CN101425544A - 薄膜晶体管以及包括薄膜晶体管的显示装置 - Google Patents
薄膜晶体管以及包括薄膜晶体管的显示装置 Download PDFInfo
- Publication number
- CN101425544A CN101425544A CNA2008101739316A CN200810173931A CN101425544A CN 101425544 A CN101425544 A CN 101425544A CN A2008101739316 A CNA2008101739316 A CN A2008101739316A CN 200810173931 A CN200810173931 A CN 200810173931A CN 101425544 A CN101425544 A CN 101425544A
- Authority
- CN
- China
- Prior art keywords
- film
- impurity element
- semiconductor film
- microcrystalline semiconductor
- donor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 224
- 239000010408 film Substances 0.000 claims abstract description 1091
- 239000004065 semiconductor Substances 0.000 claims abstract description 470
- 239000012535 impurity Substances 0.000 claims abstract description 469
- 238000001514 detection method Methods 0.000 claims abstract description 51
- 239000011248 coating agent Substances 0.000 claims description 131
- 238000000576 coating method Methods 0.000 claims description 131
- 238000001004 secondary ion mass spectrometry Methods 0.000 claims description 77
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 76
- 229910052698 phosphorus Inorganic materials 0.000 claims description 76
- 239000011574 phosphorus Substances 0.000 claims description 76
- 238000013459 approach Methods 0.000 claims description 11
- 229910052787 antimony Inorganic materials 0.000 claims description 8
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 8
- 229910052785 arsenic Inorganic materials 0.000 claims description 8
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 8
- 239000011159 matrix material Substances 0.000 claims description 8
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 210000004027 cell Anatomy 0.000 description 173
- 239000007789 gas Substances 0.000 description 150
- 239000000758 substrate Substances 0.000 description 147
- 238000005530 etching Methods 0.000 description 94
- 230000015572 biosynthetic process Effects 0.000 description 84
- 229910052581 Si3N4 Inorganic materials 0.000 description 80
- 239000001257 hydrogen Substances 0.000 description 72
- 229910052739 hydrogen Inorganic materials 0.000 description 72
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 70
- 229910052710 silicon Inorganic materials 0.000 description 70
- 239000010703 silicon Substances 0.000 description 70
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 64
- 238000000034 method Methods 0.000 description 55
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 52
- 239000012528 membrane Substances 0.000 description 48
- 238000000151 deposition Methods 0.000 description 47
- 230000008021 deposition Effects 0.000 description 46
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 44
- 229910000077 silane Inorganic materials 0.000 description 44
- 238000004519 manufacturing process Methods 0.000 description 43
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 description 41
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 41
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 39
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 38
- 229910052732 germanium Inorganic materials 0.000 description 37
- 229910052757 nitrogen Inorganic materials 0.000 description 32
- 239000004973 liquid crystal related substance Substances 0.000 description 31
- 238000010790 dilution Methods 0.000 description 24
- 239000012895 dilution Substances 0.000 description 24
- 238000012545 processing Methods 0.000 description 24
- 238000010926 purge Methods 0.000 description 24
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 22
- 125000004429 atom Chemical group 0.000 description 22
- 150000002431 hydrogen Chemical class 0.000 description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 description 19
- 230000005669 field effect Effects 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 238000005266 casting Methods 0.000 description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 15
- 239000000463 material Substances 0.000 description 15
- 239000001301 oxygen Substances 0.000 description 15
- 229910052760 oxygen Inorganic materials 0.000 description 15
- 239000002994 raw material Substances 0.000 description 15
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 14
- 230000005540 biological transmission Effects 0.000 description 14
- 229910052731 fluorine Inorganic materials 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 13
- 238000002425 crystallisation Methods 0.000 description 13
- 230000008025 crystallization Effects 0.000 description 13
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 12
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 238000009826 distribution Methods 0.000 description 12
- 239000011737 fluorine Substances 0.000 description 12
- 239000011521 glass Substances 0.000 description 12
- 239000000203 mixture Substances 0.000 description 12
- -1 ITO Chemical compound 0.000 description 11
- 239000001272 nitrous oxide Substances 0.000 description 11
- 239000004411 aluminium Substances 0.000 description 10
- 239000002800 charge carrier Substances 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 9
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 8
- 229910052750 molybdenum Inorganic materials 0.000 description 8
- 239000011733 molybdenum Substances 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- 229910021529 ammonia Inorganic materials 0.000 description 7
- 230000008859 change Effects 0.000 description 7
- 239000013078 crystal Substances 0.000 description 7
- 239000012467 final product Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- KUBDPQJOLOUJRM-UHFFFAOYSA-N 2-(chloromethyl)oxirane;4-[2-(4-hydroxyphenyl)propan-2-yl]phenol Chemical compound ClCC1CO1.C=1C=C(O)C=CC=1C(C)(C)C1=CC=C(O)C=C1 KUBDPQJOLOUJRM-UHFFFAOYSA-N 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 230000009471 action Effects 0.000 description 6
- 239000000460 chlorine Substances 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 238000002156 mixing Methods 0.000 description 6
- 230000009467 reduction Effects 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 239000002322 conducting polymer Substances 0.000 description 5
- 229920001940 conductive polymer Polymers 0.000 description 5
- 238000010276 construction Methods 0.000 description 5
- 210000002858 crystal cell Anatomy 0.000 description 5
- 239000001307 helium Substances 0.000 description 5
- 229910052734 helium Inorganic materials 0.000 description 5
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 239000013081 microcrystal Substances 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 5
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 229910052801 chlorine Inorganic materials 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 229910052736 halogen Inorganic materials 0.000 description 4
- 150000002367 halogens Chemical class 0.000 description 4
- 229910003437 indium oxide Inorganic materials 0.000 description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- 229910001930 tungsten oxide Inorganic materials 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 150000002894 organic compounds Chemical group 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000005192 partition Methods 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000005236 sound signal Effects 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 238000001237 Raman spectrum Methods 0.000 description 2
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- GPTXWRGISTZRIO-UHFFFAOYSA-N chlorquinaldol Chemical compound ClC1=CC(Cl)=C(O)C2=NC(C)=CC=C21 GPTXWRGISTZRIO-UHFFFAOYSA-N 0.000 description 2
- 229910000423 chromium oxide Inorganic materials 0.000 description 2
- 238000004040 coloring Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000009849 deactivation Effects 0.000 description 2
- 230000007850 degeneration Effects 0.000 description 2
- 238000000280 densification Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003344 environmental pollutant Substances 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 230000002550 fecal effect Effects 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 238000005984 hydrogenation reaction Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052743 krypton Inorganic materials 0.000 description 2
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052754 neon Inorganic materials 0.000 description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 231100000719 pollutant Toxicity 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- QQONPFPTGQHPMA-UHFFFAOYSA-N propylene Natural products CC=C QQONPFPTGQHPMA-UHFFFAOYSA-N 0.000 description 2
- 125000004805 propylene group Chemical group [H]C([H])([H])C([H])([*:1])C([H])([H])[*:2] 0.000 description 2
- 238000012216 screening Methods 0.000 description 2
- 150000004756 silanes Chemical class 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910017073 AlLi Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910019974 CrSi Inorganic materials 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 238000006124 Pilkington process Methods 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 206010070834 Sensitisation Diseases 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- AHLBNYSZXLDEJQ-FWEHEUNISA-N orlistat Chemical compound CCCCCCCCCCC[C@H](OC(=O)[C@H](CC(C)C)NC=O)C[C@@H]1OC(=O)[C@H]1CCCCCC AHLBNYSZXLDEJQ-FWEHEUNISA-N 0.000 description 1
- 238000007500 overflow downdraw method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920000128 polypyrrole Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 230000008313 sensitization Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 229910001256 stainless steel alloy Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明的目的在于提供一种电特性优良的薄膜晶体管、以及包括该薄膜晶体管的显示装置、及其制造方法。该薄膜晶体管包括：形成在栅电极上的栅极绝缘膜，形成在栅极绝缘膜上并含有成为供体的杂质元素的微晶半导体膜，形成在含有成为供体的杂质元素的微晶半导体膜上的一对缓冲层，形成在一对缓冲层上的含有赋予一种导电型的杂质元素的一对半导体膜，形成在含有赋予一种导电型的杂质元素的一对半导体膜上的布线，其中微晶半导体膜中的成为供体的杂质元素的浓度从栅极绝缘膜一侧至所述缓冲层降低，并且缓冲层不含有其浓度高于SIMS的检测限度的成为供体的杂质元素。
Description
技术领域
本发明涉及一种微晶半导体膜、薄膜晶体管、以及至少在像素部使用有薄膜晶体管的显示装置。
背景技术
近年来，通过使用形成在具有绝缘表面的衬底上的半导体薄膜(厚度大约为几nm至几百nm)形成薄膜晶体管的技术引人注目。薄膜晶体管广泛地应用于电子装置如IC或电光装置，尤其是作为显示装置的开关元件，正在积极地进行研究开发。
现在，采用使用非晶半导体膜的薄膜晶体管、或使用多晶半导体膜的薄膜晶体管等作为显示装置的开关元件。作为多晶半导体膜的形成方法，已知通过使用光学系统将脉冲振荡受激准分子激光束加工为线形并通过使用线形光束对非晶硅膜进行扫描及照射以实现晶化的技术。
另外，采用使用微晶半导体膜的薄膜晶体管作为显示装置的开关元件(参照专利文献1及2)。
[专利文献1]日本专利申请公开H4-242724号公报
[专利文献2]日本专利申请公开2005-49832号公报
使用多晶半导体膜的薄膜晶体管具有如下优点：与使用非晶半导体膜的薄膜晶体管相比，其场效应迁移率高两位数以上；可以在同一个衬底上一体形成显示装置的像素部和外围驱动电路。然而，与使用非晶半导体膜时相比，其制造步骤由于半导体膜的晶化步骤而被复杂化，这导致成品率的降低及成本的上升。
另外，还有如下问题：在使用微晶半导体膜的反交错型薄膜晶体管中，栅极绝缘膜及微晶半导体膜的界面区域中的结晶性低，因此薄膜晶体管的电特性不良好。
发明内容
鉴于上述问题，本发明的目的在于提供电特性优良的薄膜晶体管、以及具有该种薄膜晶体管的显示装置、及其制造方法。
本发明涉及一种微晶半导体膜，该微晶半导体膜形成在绝缘膜上，且含有成为供体的杂质元素，并且其成为供体的杂质元素的浓度从绝缘膜一侧到表面减少。
本发明涉及一种微晶半导体膜，该微晶半导体膜形成在绝缘膜上，且含有成为供体的杂质元素，并且其成为供体的杂质元素的浓度以5nm/dec至120nm/dec的倾斜度从绝缘膜一侧到表面减少。
本发明涉及一种薄膜晶体管，包括：形成在栅电极上的栅极绝缘膜；形成在栅极绝缘膜上且含有成为供体的杂质元素的微晶半导体膜；形成在含有成为供体的杂质元素的微晶半导体膜上的一对缓冲层；形成在一对缓冲层上的含有赋予一种导电类型的杂质元素的一对半导体膜；以及形成在含有赋予一种导电类型的杂质元素的一对半导体膜上的布线，其中在微晶半导体膜中的成为供体的杂质元素的浓度，从栅极绝缘膜一侧到形成一对缓冲层的一侧的表面减少，并且一对缓冲层不含有其浓度高于二次离子质谱分析法(SIMS)的检测限度的成为供体的杂质元素。
本发明涉及一种薄膜晶体管，包括：形成在栅电极上的栅极绝缘膜；形成在栅极绝缘膜上且含有成为供体的杂质元素的微晶半导体膜；形成在含有成为供体的杂质元素的微晶半导体膜上的一对缓冲层；形成在一对缓冲层上的含有赋予一种导电类型的杂质元素的一对半导体膜；以及形成在含有赋予一种导电类型的杂质元素的一对半导体膜上的布线，其中在微晶半导体膜中的所述成为供体的杂质元素的浓度以5nm/dec至120nm/dec，优选为10nm/dec至50nm/dec，更优选为15nm/dec至30nm/dec的倾斜度，从栅极绝缘膜一侧到形成一对缓冲层一侧的表面逐渐减少，其中一对缓冲层不含有其浓度高于SIMS的检测限度的成为供体的杂质元素。
注意，在栅极绝缘膜以及微晶半导体膜的界面附近，也可以具有成为供体的杂质元素的峰值浓度。
另外，所述栅极绝缘膜中也可以包含成为供体的杂质元素。
另外，在含有成为供体的杂质元素的微晶半导体膜与一对缓冲层之间，可以具有不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜。
注意，在此，栅极绝缘膜或微晶半导体膜所含有的成为供体的杂质元素的浓度为6×1015atoms/cm3以上且3×1018atoms/cm3以下，优选为1×1016atoms/cm3以上且3×1018atoms/cm3以下，更优选为3×1016atoms/cm3以上且3×1017atoms/cm3以下。此外，成为供体的杂质元素的浓度依据二次离子质谱分析法的浓度分布(浓度轮廓)的浓度来决定。
另外，成为供体的杂质元素为磷、砷、或锑。
本发明涉及一种微晶半导体膜的制造方法，其步骤如下：在等离子体CVD装置的反应室内，通入含有成为半导体的供体的杂质元素的气体之后，引入含有氧或氮的非沉积性气体和含有硅的沉积性气体，并施加高频电力，在衬底上，形成含有成为供体的杂质元素的绝缘膜，在绝缘膜上使用含有硅或锗的沉积性气体、以及氢形成含有成为供体的杂质元素的微晶半导体膜。
本发明涉及一种微晶半导体膜的制造方法，其步骤如下：在等离子体CVD装置的反应室内，引入含有氧或氮的非沉积性气体和含有硅的沉积性气体，并施加高频电力，在衬底上形成绝缘膜，在绝缘膜上流过含有成为半导体的供体的杂质元素的气体之后，在绝缘膜上使用含有硅或锗的沉积性气体以及氢形成含有成为供体的杂质元素的微晶半导体膜。
一种微晶半导体膜的制造方法，其步骤如下：引入含有氧或氮的非沉积性气体和含有硅的沉积性气体并施加高频电力，在衬底上形成第一绝缘膜，在等离子体CVD装置的反应室内，在流过含有成为半导体的供体的杂质元素的气体之后，引入含有氧或氮的非沉积性气体和含有硅的沉积性气体并施加高频电力，在第一绝缘膜上形成含有成为供体的杂质元素的第二绝缘膜，在第二绝缘膜上使用含有硅或锗的沉积性气体、以及氢形成含有成为供体的杂质元素的微晶半导体膜。
本发明涉及一种微晶半导体膜的制造方法，其步骤如下：引入含有氧或氮的非沉积性气体和含有硅的沉积性气体并施加高频电力，在衬底上形成第一绝缘膜，引入含有氧或氮的非沉积性气体和含有硅的沉积性气体并施加高频电力，在第一绝缘膜上形成第二绝缘膜之后，在等离子体CVD的反应室内，流过含有成为半导体的供体的杂质元素的气体之后，引入含有氧或氮的非沉积性气体和含有硅的沉积性气体并施加高频电力，在第二绝缘膜上形成含有成为供体的杂质元素的第三绝缘膜，在第三绝缘膜上使用含有硅或锗的沉积性气体、以及氢形成含有成为供体的杂质元素的微晶半导体膜。
本发明涉及一种微晶半导体膜的制造方法，其步骤如下：在等离子体CVD装置的反应室内，使用含有成为供体的杂质元素的气体、含有硅或锗的沉积性气体、以及氢形成保护膜之后，在所述反应室内插入衬底，在衬底上形成绝缘膜，在绝缘膜上使用含有硅或锗的沉积性气体、以及氢形成微晶半导体膜。
此外，本发明涉及使用上述微晶半导体膜的薄膜晶体管的制造方法。
当形成微晶半导体膜之际，可以以如下步骤提高与绝缘膜界面的结晶性、以及为晶半导体膜的结晶性：在衬底上形成含有成为供体的杂质元素的绝缘膜；在绝缘膜上吸着成为供体的杂质元素；将含有成为供体的杂质元素的气体用作微晶半导体膜的原料气体；或使形成微晶半导体膜的反应室内含有成为供体的杂质元素。因此，可以形成提高了与绝缘膜的界面的结晶性的微晶半导体膜。此外，将该绝缘膜用作栅极绝缘膜并将微晶半导体膜用作沟道形成区来可以制造薄膜晶体管。
此外，在与栅极绝缘膜相接触的微晶半导体膜中，通过形成含有成为供体的杂质元素的微晶半导体膜，微晶半导体膜的结晶性提高且载流子在微晶半导体膜中移动的速度上升，并且场效应迁移率变高，从而可以制造具有高导通电流的薄膜晶体管。
另外，当栅极绝缘膜或者微晶半导体膜所含有的成为供体的杂质元素的峰值浓度为6×1015atoms/cm3以上且3×1018atoms/cm3以下，优选为1×1016atoms/cm3以上且3×1018atoms/cm3以下，更优选为3×1016atoms/cm3以上且3×1017atoms/cm3以下时，可以制造积累型(Accumlate type)薄膜晶体管(即，沟道形成区为低浓度的N型的薄膜晶体管)。注意，当栅极绝缘膜或微晶半导体膜所含有的成为供体的杂质元素的峰值浓度低于6×1015atoms/cm3时，成为供体的杂质元素的含量不充分，期待不了场效应迁移率、以及导通电流的上升。另外，当栅极绝缘膜或微晶半导体膜所含有的成为供体的杂质元素的峰值浓度大于3×1018atoms/cm3时，阈值电压向负侧移动，不进行晶体管工作，所以优选成为供体的杂质元素的浓度为6×1015atoms/cm3以上且3×1018atoms/cm3以下，优选为1×1016atoms/cm3以上且3×1018atoms/cm3以下，更优选为3×1016atoms/cm3以上且3×1017atoms/cm3以下。
此外，使用本发明的微晶半导体膜，制造薄膜晶体管(TFT)，将该薄膜晶体管用于像素部、以及驱动电路制造显示装置。本发明的微晶半导体膜，由于与栅极绝缘膜的界面的结晶性高，所以使用该微晶半导体膜的薄膜晶体管的场效应迁移率为2.5cm2/V·sec至10cm2/V·sec，其具有使用非晶半导体膜的薄膜晶体管的5倍至20倍的场效应迁移率，所以可以将驱动电路的一部分或者整体与像素部在同一衬底上一体形成，形成系统型面板。
作为显示装置，包括发光装置、液晶显示装置。发光装置包括发光元件，而液晶显示装置包括液晶元件。由电流或电压控制亮度的元件包括在发光元件的范畴内，具体地说，包括有机EL(电致发光)、无机EL等。
另外，显示装置包括显示元件被密封了的面板、以及在该面板上安装有包括控制器的IC等的模块。再者，本发明之一涉及相当于在制造上述显示装置的过程中完成显示元件之前的一个方式的元件衬底，该元件衬底在多个像素中分别具备将电流提供给显示元件的单元。具体地说，元件衬底既可是只形成有显示元件的像素电极的状态，又可是在形成用作像素电极的导电膜之后且在通过蚀刻形成像素电极之前的状态，无论是任何状态都可以。
在本说明书中，显示装置指的是图像显示装置、发光装置、或光源(包括照明装置)。另外，安装有连接器如FPC(柔性印刷电路)、TAB(卷带式自动接合)带或TCP(带式载体封装)的模块、将印刷线路板设置在TAB带或TCP端部上的模块、或通过使用COG(玻璃上芯片)方式将IC(集成电路)直接安装在显示元件上的模块都包括在显示装置中。
根据本发明，可以形成结晶性从与绝缘膜的界面开始高的微晶半导体膜。此外，将该微晶半导体膜用于沟道形成区，可以制造具有良好电特性的薄膜晶体管。此外，还可以制造具有该薄膜晶体管的显示装置。根据本发明，形成结晶性高的微晶半导体膜，将该微晶半导体膜用于沟道形成区可以制造具有良好电特性的薄膜晶体管。还可以制造具有该薄膜晶体管的显示装置。
附图说明
图1A至1C是说明本发明的薄膜晶体管的截面图、以及示出叠层膜中的杂质元素的峰值浓度的图；
图2A和2B是说明本发明的薄膜晶体管的截面图、以及示出叠层膜中的杂质元素的峰值浓度的图；
图3是说明本发明的薄膜晶体管的截面图；
图4A和4B是说明本发明的薄膜晶体管的截面图、以及示出叠层膜中的杂质元素的峰值浓度的图；
图5A和5B是说明本发明的薄膜晶体管的截面图、以及示出叠层膜中的杂质元素的峰值浓度的图；
图6A和6B是说明本发明的薄膜晶体管的截面图、以及示出叠层膜中的杂质元素的峰值浓度的图；
图7A和7B是说明本发明的薄膜晶体管的截面图、以及示出叠层膜中的杂质元素的峰值浓度的图；
图8是说明形成栅极绝缘膜以及微晶半导体膜的工序的时序图的一个例子；
图9A至9C是说明本发明的显示装置的制造方法的截面图；
图10A至10C是说明本发明的显示装置的制造方法的截面图；
图11A和11B是说明本发明的显示装置的制造方法的截面图；
图12A至12C是说明本发明的显示装置的制造方法的俯视图；
图13是说明形成栅极绝缘膜以及微晶半导体膜的工序的时序图的一个例子；
图14是说明本发明的显示装置的制造方法的截面图；
图15是说明形成栅极绝缘膜以及微晶半导体膜的工序的时序图的一个例子；
图16是说明形成栅极绝缘膜以及微晶半导体膜的工序的时序图的一个例子；
图17是说明本发明的显示装置的制造方法的截面图；
图18是说明形成栅极绝缘膜以及微晶半导体膜的工序的时序图的一个例子；
图19是说明形成栅极绝缘膜以及微晶半导体膜的工序的时序图的一个例子；
图20是说明本发明的显示装置的制造方法的截面图；
图21是示出可以应用于本发明的等离子体CVD装置的结构的图；
图22A和22B是说明本发明的显示装置的制造方法的截面图；
图23A至23D是说明可以应用于本发明的多灰度掩模的图；
图24A至24C是说明本发明的显示装置的制造方法的截面图；
图25A和25B是说明本发明的显示装置的制造方法的截面图；
图26A和26B是说明本发明的显示装置的制造方法的截面图；
图27A至27C是说明本发明的显示装置的制造方法的截面图；
图28A至28C是说明本发明的显示装置的制造方法的俯视图；
图29是说明本发明的显示装置的制造方法的截面图；
图30是说明本发明的显示装置的制造方法的截面图；
图31是说明本发明的显示装置的截面图；
图32是说明本发明的显示装置的俯视图；
图33是说明本发明的显示装置的俯视图；
图34A和34B是说明本发明的显示装置的截面图和俯视图；
图35A至35C是说明本发明的显示面板的立体图；
图36A至36C是说明使用本发明的显示装置的电子设备的立体图；
图37是说明使用本发明的显示装置的电子设备的图；
图38A至38C是说明使用本发明的显示装置的电子设备的图；
图39是说明利用SIMS对本发明的微晶硅膜中的磷的浓度进行测定的结果的图；
图40是说明利用SIMS对本发明的微晶硅膜中的磷的浓度进行测定的结果的图；
图41是说明利用SIMS对本发明的微晶硅膜中的磷的浓度进行测定的结果的图。
具体实施方式
下面，参照附图说明本发明的实施方式。注意，本发明不局限于以下说明，所述技术领域的普通技术人员可以很容易地理解一个事实就是，其方式和详细内容可以在不脱离本发明的宗旨及其范围的情况下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。在以下说明的本发明的结构中，在不同的附图中共同使用表示相同部分的附图标记。
实施方式1
在此，对于在与栅极绝缘膜之间的界面以及膜整体的结晶性高，并且与沟道形成区具有一般的微晶半导体膜的薄膜晶体管相比，具有高场效应迁移率以及导通电流的薄膜晶体管的结构，参照图1A至1C进行说明。
图1A所示的薄膜晶体管，包括：在衬底50上形成的栅电极51；在栅电极上形成的栅极绝缘膜52a、52b；在栅极绝缘膜52a、52b上形成的含有成为供体的杂质元素的微晶半导体膜61；在微晶半导体膜61上形成的一对缓冲层73；在一对缓冲层73上形成的含有赋予一种导电型的杂质元素的一对半导体膜72；在含有赋予一种导电型的杂质元素的一对半导体膜72上形成的布线71a至71c。
在含有成为供体的杂质元素的微晶半导体膜61中，含有6×1015atoms/cm3以上且3×1018atoms/cm3以下，优选为1×1016atoms/cm3以上且3×1018atoms/cm3以下，更优选为3×1016atoms/cm3以上且3×1017atoms/cm3以下的成为供体的杂质元素。具体而言，如图1B的曲线27或图1C的曲线28所示，微晶半导体膜61中含有一定的浓度的成为供体的杂质元素。再者，成为供体的杂质元素的浓度从栅极绝缘膜52b一侧到形成一对缓冲层73一侧的表面相对地降低。也就是说，具有栅极绝缘膜52b一侧含有高浓度的成为供体的杂质元素的特征。但是，在SIMS的检测限度中，在逻辑上轮廓应该是平坦的，然而在实际上因为测定对象离子的在低浓度区域中的S/N(Signal/Noise)比不好，所以轮廓难以成为平坦。因此，将测定对象离子的在低浓度区域中的平均值设定为检测限度。再者，如图1C所示，在栅极绝缘膜52b以及微晶半导体膜61的界面上也可以具有成为供体的杂质元素的峰值浓度。此外，一对缓冲层73不含有其浓度高于SIMS的检测限度的成为供体的杂质元素。。图1B以及图1C是表示栅极绝缘膜52b、微晶半导体膜61、以及缓冲层73中的成为供体的杂质元素的浓度的示意图，横轴表示膜厚度，纵轴表示浓度。
作为微晶半导体膜，有微晶硅膜、含有锗的微晶硅膜等。此外，作为成为供体的杂质元素，有磷、砷、锑等。
通过将微晶半导体膜中的成为供体的杂质元素的浓度设定为所述范围内，可以提高栅极绝缘膜52b以及微晶半导体膜61的界面上的结晶性，并可以减小在界面上的微晶半导体膜61的电阻，所以可以制造具有高场效应迁移率、高导通电流的薄膜晶体管。注意，当微晶半导体膜所含有的成为供体的杂质元素的峰值浓度低于6×1015atoms/cm3时，成为供体的杂质元素的含量不充分而不能提高结晶性，其结果，期待不了场效应迁移率、以及导通电流的上升。此外，当微晶半导体种含有的成为供体的杂质元素的峰值浓度大于3×1018atoms/cm3时，阈值电压向栅极电压的负侧移动，不进行晶体管工作，所以成为供体的杂质元素的峰值浓度为6×1015atoms/cm3以上且3×1018atoms/cm3以下，优选为1×1016atoms/cm3以上且3×1018atoms/cm3以下，更优选为3×1016atoms/cm3以上且3×1017atoms/cm3以下。
在此的微晶半导体膜是指，包含非晶和结晶结构(包括单晶、多晶)的中间结构的半导体的膜。该半导体是具有在自由能方面上稳定的第三状态的半导体，并是短程有序且晶格畸变的结晶半导体，其中粒径为0.5至20nm的柱状或针状结晶沿相对于衬底表面的法线方向生长。另外，多个微晶半导体之间存在有非晶半导体。作为微晶半导体的典型例子的微晶硅的拉曼光谱偏移到比单晶硅的520cm-1低的波数一侧。就是说，微晶硅的拉曼光谱的峰值位于单晶硅的520cm-1和表示非晶硅的480cm-1之间。另外，包含至少1原子％以上的氢或卤素，以对悬空键(dangling bond)封端。再者，通过包含氦、氩、氪、氖等的稀有气体来进一步促进晶格畸变，可以获得稳定性提高的优良微晶半导体膜。上述微晶半导体膜的记载例如在美国专利4,409,134号中公开。
将含有成为供体的杂质元素的微晶半导体膜的厚度形成为5nm以上且200nm以下，优选为5nm以上且100nm以下，优选为5nm以上且50nm以下，优选为10nm以上且25nm以下。通过将含有成为供体的杂质元素的微晶半导体膜61的厚度形成为5nm以上且50nm以下可以制造完全耗尽型的薄膜晶体管。
另外，含有成为供体的杂质元素的微晶半导体膜61的氧浓度、以及氮浓度低于成为供体的杂质元素的浓度的10倍，典型地为低于3×1019atoms/cm3，更优选为低于3×1018atoms/cm3，氮浓度优选为3×1018atoms/cm3以下。通过降低微晶半导体膜中混入的氧、氮、以及碳的浓度可以抑制微晶半导体膜的缺陷的生成。再者，当微晶半导体膜中含有氧、以及氮时，难以晶化。因此，通过使微晶半导体膜中的氧浓度、氮浓度较低并包含成为供体的杂质元素，可以提高微晶半导体膜的结晶性。
此外，本实施方式的含有成为供体的杂质元素的微晶半导体膜，因为含有成为供体的杂质元素，所以对于用作薄膜晶体管的沟道形成区的微晶半导体膜，将成为受体的杂质元素与成膜同时或在成膜后添加到其中而可以控制阈值电压。作为成为受体的杂质元素，典型的有硼，将B2H6、BF3等的杂质气体以1ppm至1000ppm，优选以1ppm至100ppm的比率混入到氢化硅即可。硼的浓度为成为供体的杂质元素的十分之一左右，例如1×1014atoms/cm3至6×1016atoms/cm3即可。
另外，作为一对缓冲层73使用非晶半导体膜。或者，使用含有氮或卤素如氟、或氯等的非晶半导体膜。一对缓冲层73的厚度为50nm至200nm。作为非晶半导体膜，有非晶硅膜或者含有锗的非晶硅膜等。
由于一对缓冲层73由非晶半导体膜形成，能隙与微晶半导体膜61相比要大且电阻率高，迁移率低，即微晶半导体膜61的1/5至1/10。为此，在之后形成的薄膜晶体管中，一对缓冲层73用作高电阻区，可以降低在用作源区以及漏区的半导体膜72与微晶半导体膜61之间产生的泄漏电流。此外，可以降低截止电流。
衬底50可以使用通过利用熔融法或浮法而制造的无碱玻璃衬底如钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、铝硅酸盐玻璃等、或陶瓷衬底，还可以使用能够承受本制造步骤中的处理温度的耐热塑料衬底、等等。此外，还可以使用在不锈钢合金等金属衬底表面上设置有绝缘膜的衬底。当衬底50为母体玻璃时，衬底的尺寸可以采用第一代(320mm×400mm)、第二代(400mm×500mm)、第三代(550mm×650mm)、第四代(680mm×880mm、或730mm×920mm)、第五代(1000mm×1200mm、或1100mm×1250mm)、第六代(1500mm×1800mm)、第七代(1900mm×2200mm)、第八代(2160mm×2460mm)、第九代(2400mm×2800mm、或2450mm×3050mm)、第十代(2950mm×3400mm)、等等。
栅电极51由金属材料形成。作为金属材料可以使用铝、铬、钛、钽、钼、铜等。作为栅电极51的优选例，以铝或铝和阻挡金属的叠层结构体来形成。作为阻挡金属可以使用如钛、钼、铬等的高熔点金属。优选设置阻挡金属以防止铝的小丘以及氧化。
栅电极51以50nm以上且300nm以下的厚度形成。通过将栅电极51的厚度设定为50nm以上100nm以下，可以防止之后形成的半导体膜或布线的断裂。另外，通过将栅电极51的厚度设定为150nm以上300nm以下，可以降低栅电极51的电阻，并可以实现大面积化。
由于在栅电极51上形成半导体膜或布线，所以优选将其端部加工为锥形以防止断裂。虽然未图示，但是在上述步骤中还可以同时形成与栅电极连接的布线及电容布线。
栅极绝缘膜52a及52b可以分别通过使用厚度为50nm至150nm的氧化硅膜、氮化硅膜、氧氮化硅膜、或氮氧化硅膜而形成。这里，示出形成氮化硅膜或氮氧化硅膜作为栅极绝缘膜52a并形成氧化硅膜或氧氮化硅膜作为栅极绝缘膜52b来层叠它们的方式。注意，栅极绝缘膜可以由氧化硅膜、氮化硅膜、氧氮化硅膜、或氮氧化硅膜的单层构成，而不采用两层结构。
通过使用氮化硅膜或氮氧化硅膜形成栅极绝缘膜52a，可以提高衬底50和栅极绝缘膜52a的密接力，在使用玻璃衬底作为衬底50的情况下，可以防止来自衬底50的杂质扩散到含有成为供体的杂质元素的微晶半导体膜，并可以防止栅电极51的氧化。就是说，可以防止膜剥离的同时可以提高之后形成的薄膜晶体管的电特性。另外，栅极绝缘膜52a及52b的厚度优选分别为50nm以上，这是因为可以缓和由栅电极51的凹凸导致的覆盖度降低的缘故。
这里，氧氮化硅膜指的是在其组成上氧含量多于氮含量的物质，包含氧、氮、Si及氢，其组成范围如下：55原子％至65原子％的氧；1原子％至20原子％的氮；25原子％至35原子％的Si；以及0.1原子％至10原子％的氢。另一方面，氮氧化硅膜指的是在其组成上氮含量多于氧含量的物质，包含氧、氮、Si及氢，其组成范围如下：15原子％至30原子％的氧；20原子％至35原子％的氮；25原子％至35原子％的Si；以及15原子％至25原子％的氢。
作为含有赋予一种导电型的杂质元素的半导体膜72，当形成n沟道型的薄膜晶体管时，作为典型的杂质元素添加磷并在将氢化硅中含有PH3等的杂质元素的气体添加到原料气体中即可。另外，当形成p沟道型的薄膜晶体管时，作为典型的杂质元素添加硼并在氢化硅中添加B2H6等的杂质气体即可。通过使磷或硼的浓度为1×1019atoms/cm3至1×1021atoms/cm3，可以与布线71a至71c欧姆接触以用作源区及漏区。含有赋予一种导电型的杂质元素的半导体膜72可以由微晶半导体膜或非晶半导体形成。将含有赋予一种导电型的杂质元素的半导体膜72形成为2nm以上且50nm以下的厚度。通过将含有赋予一种导电型的杂质元素的半导体膜的膜厚度形成得较薄可以提高生产率。
布线71a至71c优选由铝、铜或添加有硅、钛、钕、钪、钼等的耐热性提高元素或小丘防止元素的铝合金的单层或叠层构成。还可以采用如下叠层结构：通过使用钛、钽、钼、钨或这些元素的氮化物形成与含有赋予一导电类型的杂质元素的半导体膜接触一侧的膜，并在其上形成铝或铝合金。再者，也可以采用如下叠层结构：铝或铝合金的上表面及下表面由钛、钽、钼、钨或这些元素的氮化物夹住。这里，示出布线71a至71c这三个层重叠的导电膜，并示出如下叠层导电膜：布线71a及71c由钼膜构成，且布线71b由铝膜构成；或者，布线71a及71c由钛膜构成，且布线71b由铝膜构成。
在此，对栅电极51施加正电压，源电极为接地电位，并且对漏电极施加正电压时的漏电流以漏电极、漏区、缓冲层、微晶半导体膜61的栅极绝缘膜52b界面附近、缓冲层、源区、源电极为通路。就是说，漏电极以及源电极之间流通的载流子的迁移通路为源电极、源区、缓冲层、微晶半导体膜61的栅极绝缘膜52b界面附近、缓冲层、漏区、漏电极。缓冲层是由厚度为0.1μm至0.3μm左右的非晶硅膜形成。另一方面，漏电极以及源电极的间距，典型的长度为3μm至6μm左右。为此，在沟道中的载流子的迁移距离比在缓冲层中的迁移距离长。通过使微晶半导体膜的电阻率极小于缓冲层的电阻率，可以实现薄膜晶体管的导通电流的上升以及场效应迁移率的增加。因此，通过对微晶半导体膜添加成为供体的杂质元素，即典型的有磷、砷、或锑，提高载流子浓度，从而可以提高微晶半导体膜的电导率。
如本实施方式所示，当对栅电极施加正电压时，通过将导电性高的微晶半导体膜用作载流子的迁移区域，可以形成导通电流以及场效应迁移率都高的薄膜晶体管。
图2A和2B示出图1A所示的薄膜晶体管以外的薄膜晶体管的结构。
在图2A所示的薄膜晶体管中，在衬底50上形成栅电极51，在栅电极51上形成栅极绝缘膜52a、52b，在栅极绝缘膜52a、52b上形成含有成为供体的杂质元素的微晶半导体膜61，在含有成为供体的杂质元素的微晶半导体膜61上形成不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜58，在不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜58上形成一对缓冲层73，在一对缓冲层73上形成含有赋予一种导电型的杂质元素的一对半导体膜72，在含有赋予一种导电型的杂质元素的一对半导体膜72上形成布线71a至71c。
接着，在图2B中，用曲线42示意性地示出：在栅极绝缘膜52a、52b、含有成为供体的杂质元素的微晶半导体膜61、不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜58、以及缓冲层73的叠层部分中的由SIMS表示的成为供体的杂质元素的浓度分布。
如图2B的曲线42所示的成为供体的杂质元素的浓度分布，成为供体的杂质元素的浓度分布的峰值位于栅极绝缘膜52b以及含有成为供体的杂质元素的微晶半导体膜61的界面附近，向着微晶半导体膜58浓度降低。
通过在含有成为供体的杂质元素的微晶半导体膜61上形成不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜58，可以防止含有成为供体的杂质元素的微晶半导体膜61所含有的成为供体的杂质元素扩散到一对缓冲层73中。若成为供体的杂质元素扩散到作为高电阻区的一对缓冲层73中，一对缓冲层73的电阻下降，含有成为供体的杂质元素的微晶半导体膜61和用作源区及漏区的半导体膜72之间产生泄漏电流，从而开关特性下降。为此，在含有成为供体的杂质元素的微晶半导体膜61以及一对缓冲层73之间优选形成不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜58。含有成为供体的杂质元素的微晶半导体膜61以及不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜58的叠层结构的厚度为5nm至50nm，优选设定为5nm至25nm的同时，提高成为供体的杂质元素的活化率，从而该区域用作沟道形成区的同时可以降低电阻，并可以提高薄膜晶体管的导通电流以及场效应迁移率。
参照图3示出上述薄膜晶体管中的栅极绝缘膜的层结构相异的薄膜晶体管。
也可以如图3所示地形成三层的栅极绝缘膜52a、52b、52c而代替图1A所示的薄膜晶体管的栅极绝缘膜52a、52b。作为第三层栅极绝缘膜52c，可以形成厚度为1nm至5nm左右的氮化硅膜或者氮氧化硅膜。
可以通过等离子体CVD法形成作为第三层栅极绝缘膜的厚度为1nm至5nm左右的氮化硅膜或者氮氧化硅膜。此外，通过对栅极绝缘膜52b进行利用高密度等离子体的氮化处理，可以在栅极绝缘膜52b的表面上形成氮化硅层。通过进行高密度等离子体氮化，也可以获得含有更高浓度的氮的氮化硅层。高密度等离子体通过利用高频率的微波，例如使用2.45GHz的微波来产生。因为其特征在于低电子温度的高密度等离子体的活性种的动能低，所以可以形成与现有的等离子体处理相比等离子体损伤少且缺陷少的层。此外，因为可以减小栅极绝缘膜52b的表面粗糙，所以可以增高载流子的迁移率。
此外，在微晶半导体膜中混在有非晶半导体及结晶半导体。因此，当非晶半导体与氧化硅或氧氮化硅接触时，包括在非晶半导体中的氢容易与氧化硅或氧氮化硅起反应，而微晶半导体膜中的氢浓度降低，同时栅极绝缘膜及微晶半导体膜的界面退化。因此，通过形成厚度薄的氮化硅膜或者氮氧化硅膜作为微晶半导体膜的基底膜，可以使该膜用作用来扩散氢的阻挡膜，并可以降低栅极绝缘膜及微晶半导体膜的界面的退化。
接下来，参照图4A和4B示出与上述相异的方式。
在图4A所示的薄膜晶体管中，在衬底50上形成栅电极51，在栅电极51上形成含有成为供体的杂质元素的栅极绝缘膜59a、59b，在含有成为供体的杂质元素的栅极绝缘膜59a、59b上形成含有成为供体的杂质元素的微晶半导体膜61，在含有成为供体的杂质元素的微晶半导体膜61上形成一对缓冲层73，在一对缓冲层73上形成含有赋予一种导电型的杂质元素的一对半导体膜72，在含有赋予一种导电型的杂质元素的一对半导体膜72上形成布线71a至71c。
在含有成为供体的杂质元素的栅极绝缘膜59a、59b以及微晶半导体膜61中，优选成为供体的杂质元素的浓度为6×1015atoms/cm3以上且3×1018atoms/cm3以下，优选为1×1016atoms/cm3以上且3×1018atoms/cm3以下，更优选为3×1016atoms/cm3以上且3×1017atoms/cm3以下。再者，成为供体的杂质元素的浓度从栅极绝缘膜到形成有一对缓冲层73一侧的表面相对地降低。就是说，栅极绝缘膜59b一侧含有高浓度的杂质元素。
接着，图4B利用曲线46示意性地示出：在含有成为供体的杂质元素的栅极绝缘膜59a、59b、含有成为供体的杂质元素的微晶半导体膜61、缓冲层73的叠层部分中的由SIMS表示的成为供体的杂质元素的浓度分布。
如图4B所示，图4A所示的薄膜晶体管的成为供体的杂质元素的浓度，在栅极绝缘膜59a、59b以及微晶半导体膜61中达到上述浓度且具有峰值。此外，峰值位置在栅电极51以及栅极绝缘膜59a的界面附近。注意，表示成为供体的杂质元素的浓度分布的曲线的形状不局限于该形状，峰值既可以分别位于含有成为供体的杂质元素的栅极绝缘膜59a、59b的中央附近，又可以位于栅极绝缘膜59a、59b的界面附近。此外，峰值还可以位于含有成为供体的杂质元素的栅极绝缘膜59b以及含有成为供体的杂质元素的微晶半导体膜61的界面附近。
接着，参照图5A和5B表示与上述相异的方式。
在图5A所示的薄膜晶体管中，在衬底50上形成栅电极51，在栅电极51上形成含有成为供体的杂质元素的栅极绝缘膜59a、59b，在含有成为供体的杂质元素的栅极绝缘膜59a、59b上形成含有成为供体的杂质元素的微晶半导体膜61，在含有成为供体的杂质元素的微晶半导体膜61上形成不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜58，在微晶半导体膜58上形成一对缓冲层73，在一对缓冲层73上形成含有赋予一种导电型的杂质元素的一对半导体膜72，在含有赋予一种导电型的杂质元素的一对半导体膜72上形成布线71a至71c。
接着，图5B利用曲线33示意性地示出：在栅极绝缘膜59a和59b、含有成为供体的杂质元素的微晶半导体膜61、不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜58、缓冲层73的叠层部分中的由SIMS表示的成为供体的杂质元素的浓度分布。
如图5B所示，图5A所示的薄膜晶体管的成为供体的杂质元素的浓度，在含有成为供体的杂质元素的栅极绝缘膜59a中具有峰值。再者，成为供体的杂质元素的浓度从栅极绝缘膜一侧到形成一对缓冲层73一侧的表面相对地降低。就是说，栅极绝缘膜59a一侧含有高浓度的成为供体的杂质元素。注意，表示成为供体的杂质元素的浓度分布的曲线33的形状不局限于该形状，峰值既可以分别位于含有成为供体的杂质元素的栅极绝缘膜59a、59b的中央附近，又可以位于栅极绝缘膜59a、59b的界面附近。此外，峰值还可以位于含有成为供体的杂质元素的栅极绝缘膜59b以及含有成为供体的杂质元素的微晶半导体膜61的界面附近。
通过在含有成为供体的杂质元素的微晶半导体膜61上形成不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜58，可以防止含有成为供体的杂质元素的微晶半导体膜61所含有的成为供体的杂质元素扩散到一对缓冲层73中。当成为供体的杂质元素扩散到高电阻区的一对缓冲层73时，一对缓冲层73的电阻降低，并且在含有成为供体的杂质元素的微晶半导体膜61和用作源区及漏区的半导体膜72之间产生泄漏电流，而开关特性降低。因此，优选在含有成为供体的杂质元素的微晶半导体膜61及一对缓冲层73之间形成不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜58。
可以如图6A所示地采用栅极绝缘膜52a、以及含有成为供体的杂质元素的栅极绝缘膜59b的叠层结构而代替图4A所示的薄膜晶体管的含有成为供体的杂质元素的栅极绝缘膜59a、59b。具体而言，可以制造一种薄膜晶体管，其中：在栅极绝缘膜52a上形成含有成为供体的杂质元素的绝缘膜59b，在该绝缘膜59b上形成含有成为供体的杂质元素的微晶半导体膜61，在该微晶半导体膜61上形成一对缓冲层73。
接着，图6B利用曲线35示意性地示出：在栅极绝缘膜52a、含有成为供体的杂质元素的栅极绝缘膜59b、含有成为供体的杂质元素的微晶半导体膜61、缓冲层73的叠层部分中的由SIMS表示的成为供体的杂质元素的浓度分布。
如图6B所示，图6A所示的薄膜晶体管的成为供体的杂质元素的浓度在含有成为供体的杂质元素的绝缘膜59b中具有峰值。此外，峰值位置在栅极绝缘膜52a及含有成为供体的杂质元素的栅极绝缘膜59b的界面附近。注意，表示成为供体的杂质元素的浓度分布的曲线的形状不局限于该形状，也可以在含有成为供体的杂质元素的栅极绝缘膜59b的中央附近、或含有成为供体的杂质元素的绝缘膜59b以及含有成为供体的杂质元素的微晶半导体膜61的界面具有峰值。
再者，可以如图7A所示地采用具有三层的栅极绝缘膜的薄膜晶体管来代替图4A所示的薄膜晶体管的上述两层的栅极绝缘膜。具体而言，在衬底50以及栅电极51上形成栅极绝缘膜52a、52b、以及含有成为供体的杂质元素的栅极绝缘膜59c。此外，在含有成为供体的杂质元素的栅极绝缘膜59c上形成含有成为供体的杂质元素的微晶半导体膜61。
第一层及第二层的栅极绝缘膜52a、52b可以与实施方式1所示地通过等离子体CVD法或溅射法且利用氮化硅膜、氮氧化硅膜、氧化硅膜、氧氮化硅膜来形成。第三层的含有成为供体的杂质元素的栅极绝缘膜59c可以通过利用厚度为1nm至5nm左右的具有磷、砷、或者锑的氮化硅膜、或者氮氧化硅膜来形成。
接着，图7B利用曲线37示意性地示出：在栅极绝缘膜52b、含有成为供体的杂质元素的栅极绝缘膜59c、含有成为供体的杂质元素的微晶半导体膜61、缓冲层73的叠层部分中的由SIMS表示的成为供体的杂质元素的浓度分布。
如图7B所示，图7A所示的薄膜晶体管的成为供体的杂质元素的浓度在含有成为供体的杂质元素的绝缘膜59c中具有峰值。此外，峰值位置在栅极绝缘膜52b及含有成为供体的杂质元素的栅极绝缘膜59c的界面附近。再者，成为供体的杂质元素的浓度从栅极绝缘膜一侧到形成有缓冲层73一侧的表面相对地降低。就是说，栅极绝缘膜59c一侧含有高浓度的成为供体的杂质元素。注意，表示成为供体的杂质元素的浓度分布的曲线的形状不局限于该形状，峰值既可以位于含有成为供体的杂质元素的栅极绝缘膜59c的中央附近，又可以位于栅极绝缘膜59c、微晶半导体膜61的界面附近。
通过在含有成为供体的杂质元素的栅极绝缘膜59c上形成含有成为供体的杂质元素的微晶半导体膜61，可以在提高微晶半导体膜61开始沉积时的结晶性的同时，由于在用作沟道的微晶半导体膜61中也含有成为供体的杂质元素，所以可以进一步降低微晶半导体膜的电阻率。因此，可以制造导通电流以及场效应迁移率都高的薄膜晶体管。
如上所述，通过形成栅极绝缘膜或微晶半导体膜的其中任一方或双方中含有成为供体的杂质元素的积累型(Accumlate type)薄膜晶体管，可以提高在栅极绝缘膜以及微晶半导体膜61的界面上的结晶性，而且，由于膜整体的结晶性也得到提高，可以降低沟道形成区的电阻率，因此可以制造场效应迁移率高且导通电流高的薄膜晶体管。
此外，通过使用微晶半导体膜构成沟道形成区，阈值电压的变动得到抑制，场效应迁移率提高，亚阈值系数(subthreshold swing:S值)也变小，所以可以实现薄膜晶体管的高功能化。由此，可以提高显示装置的驱动频率，并可以充分对应面板尺寸的大面积化以及像素的高密度化。此外，在大面积衬底中也可以制造该薄膜晶体管。
实施方式2
在本实施方式中，示出在与绝缘膜的界面以及膜整体中结晶性高的微晶半导体膜的制造方法、以及上述实施方式1所示的在与栅极绝缘膜的界面以及膜整体中结晶性高，与将一般的微晶半导体膜用作沟道形成区的薄膜晶体管相比场效应迁移率以及导通电流都高的薄膜晶体管的制造工序。
关于具有微晶半导体膜的薄膜晶体管，n型薄膜晶体管具有比p型薄膜晶体管高的场效应迁移率，因此更适合用于驱动电路。优选地是，在同一衬底上形成同一极性的薄膜晶体管，以减少制造步骤。这里，使用n沟道型薄膜晶体管进行说明。
首先，如下示出图2A所示的薄膜晶体管的制造工序。
如图9A所示，在衬底50上形成栅电极51，在栅电极51上形成栅极绝缘膜52a、52b。
栅电极51利用溅射法、CVD法、镀敷法、印刷法、液滴喷出法等由实施方式1所示的金属材料形成。在此，在衬底50上通过溅射法形成钼膜作为导电膜，使用以第一光掩模形成的抗蚀剂掩模对形成在衬底50上的导电膜进行蚀刻而形成栅电极51。
栅极绝缘膜52a及52b可以分别通过CVD法或溅射法等且利用氧化硅膜、氮化硅膜、氧氮化硅膜、或氮氧化硅膜而形成。
接着，通过在栅极绝缘膜52b上吸着成为供体的杂质元素之后，使用含有硅或锗的沉积性气体及氢且利用等离子体CVD法沉积微晶半导体膜，来形成含有成为供体的杂质元素的微晶半导体膜57。
以下，作为栅极绝缘膜52a、52b，以及含有成为供体的杂质元素的微晶半导体膜57的形成方法的典型例子，参照图8而按时间顺序地说明形成氮化硅膜、氧氮化硅膜、以及含有磷的微晶硅膜的工序。
图8是说明栅极绝缘膜52a、52b以及含有成为供体的杂质元素的微晶半导体膜57的形成工序的时序图，它表示代表性的一例。图8的说明从对在大气压下的等离子体CVD装置的反应室进行真空排气的阶段开始，并且按时间顺序地示出之后进行的预涂处理441、衬底搬入442、形成栅极绝缘膜52a的成膜处理(1)443、真空排气处理444、形成栅极绝缘膜52b的成膜处理(2)445、真空排气处理446、吹洗处理447、形成含有成为供体的杂质元素的微晶半导体膜57的成膜处理(3)448、衬底搬出449的各处理。
首先，进行使反应室内达到预定的真空度的真空排气440。在进行高真空排气的情况下，进行使用涡轮分子泵等的排气，并且进行真空排气到成为低于10-1Pa的压力的真空度。另外，也可以通过利用低温泵的排气，将反应室的压力成为低于10-5Pa的压力的超高真空。此外，优选对反应室进行加热处理以进行内墙的脱气处理。另外，也通过使加热衬底的加热器工作来使温度稳定化。衬底的加热温度为100℃至300℃、优选为120℃至220℃。
在预涂处理441中，将与栅极绝缘膜同样或者类似组成的膜预涂在等离子体CVD装置的反应室内。其结果，可以防止构成反应室的金属作为杂质而包含在栅极绝缘膜中。即，通过利用与栅极绝缘膜同样或者类似组成的膜覆盖反应室内，可以防止反应室内被等离子体蚀刻，并且可以降低包含在栅极绝缘膜中的来自反应室的杂质的浓度。
在衬底搬入442中，从连接到反应室的装载闭锁室将衬底搬入于反应室。此时的反应室的压力成为与装载闭锁室相同的压力。
在形成栅极绝缘膜52a的成膜处理(1)443中，通过引入原料气体，在此，引入氢、硅烷和氨并混合，并施加高频电力而产生的辉光放电等离子体，来形成氮化硅膜。注意，除了上述原料气体之外，还可以将氮引入于反应室内。在形成栅极绝缘膜52a后，停止上述原料气体的引入，关掉电源，停止等离子体。
在真空排气处理444中，对反应室内进行真空排气到预定的真空度。
在形成栅极绝缘膜52b的成膜处理(2)445中，通过引入原料气体，在此，引入氢、硅烷和一氧化二氮并混合，并施加高频电力而产生的辉光放电等离子体，来形成氧氮化硅膜。在形成栅极绝缘膜52b后，停止上述原料气体的引入，关掉电源，停止等离子体。
在真空排气处理446中，对反应室内进行真空排气到成为预定的真空度。
在吹洗处理447中，将含有成为供体的杂质元素的气体引入于反应室内，来将成为供体的杂质元素吸附到栅极绝缘膜52b的表面以及反应室的内墙。在此，将0.001％至1％的磷化氢(氢稀释或硅烷稀释)引入于反应室内。注意，磷化氢也可以不受到氢稀释或硅烷稀释。除了含有成为供体的杂质元素的气体之外，如虚线461所示，还可以将含有硅或锗的沉积性气体引入于反应室内，或者如虚线462所示，还可以将氢引入于反应室内。通过将含有硅或锗的沉积性气体引入于反应室内，可以将反应室内的氧、氮、氟等杂质排出到反应室外，而可以防止对于要形成的膜的污染。
在形成含有成为供体的杂质元素的微晶半导体膜57的成膜处理(3)448中，通过对反应室内引入含有硅或锗的沉积性气体，在此，引入硅烷、氢及/或稀有气体并混合，且施加高频电力而产生的辉光放电等离子体，来形成微晶硅膜。硅烷由氢及/或稀有气体稀释为10倍至2000倍。因此，需要大量的氢及/或稀有气体。衬底的加热温度为100℃至300℃，优选为120℃至220℃。为了以氢使微晶硅膜的生长表面惰性化并促进微晶硅的生长，优选以120℃至220℃进行成膜。此时，因为以吸附到栅极绝缘膜52b的表面的成为供体的杂质元素，在此，以磷为结晶核而进行微晶硅的生长，所以在半导体膜沉积的初期阶段中不形成非晶半导体，在相对于栅极绝缘膜52b的法线方向上生长结晶，可以形成其中柱状微晶半导体排列且结晶性高的微晶半导体膜。此外，因为在微晶半导体膜中含有吸附到栅极绝缘膜52b的表面的成为供体的杂质元素，可以形成高导电性的含有成为供体的杂质元素的微晶半导体膜。
作为含有硅或锗的沉积性气体，例如可以适当地使用SiH4、Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4、GeH4、Ge2H6、GeH2Cl2、GeHCl3、GeCl4、GeF4等。另外，也可以通过在硅烷等气体中混合GeH4、GeF4等的氢化锗、氟化锗，来将能带宽度调节为0.9eV至1.1eV。通过对硅添加锗可以改变薄膜晶体管的温度特性。
在衬底搬出449中，将衬底从反应室搬出于连接到反应室的装载闭锁室。此时的反应室的压力成为与装载闭锁室相同的压力。
注意，虽然在此在进行吹洗处理447之后，再进行形成含有成为供体的杂质元素的微晶半导体膜57的成膜处理(3)448，但是也可以使用以下方法来代替这些工序：不进行吹洗处理447，而如虚线465所示地通过与含有硅或锗的沉积性气体、氢及/或稀有气体一起，混合含有成为供体的杂质元素的气体，且利用辉光放电等离子体，来形成含有成为供体的杂质元素的微晶半导体膜57。
在现有的微晶半导体膜的形成方法中，由于杂质、晶格不整合等的要因，而在沉积初期阶段中形成非晶半导体层。因为在反交错型薄膜晶体管中，在栅极绝缘膜附近的微晶半导体膜中流通有载流子，所以当在界面形成非晶半导体层时，迁移率降低，同时电流量少，而薄膜晶体管的电特性降低。
但是，当利用等离子体CVD法形成含有成为供体的杂质元素的微晶半导体膜时，若反应室内存在成为供体的杂质元素，则在等离子体中硅和成为供体的杂质元素互相发生反应易形成晶核。当该晶核沉积在栅极绝缘膜上时，由于从该晶核发生晶体生长，可能减少在与栅极绝缘膜的界面上的非晶半导体膜的形成。此外，通过边吸收残留在反应室的成为供体的杂质元素，边沉积微晶半导体膜，可以促进微晶化。
再者，当使用等离子体CVD法形成含有成为供体的杂质元素的微晶半导体膜时，当将较易选择性地蚀刻非晶半导体膜的气体，典型的有氢、硅、锗等的氟化物或者氟用作原料气体的一部分时，对在形成微晶半导体膜时形成的非晶半导体选择性地进行蚀刻，可以进一步提高微晶化率，可以提高在与栅极绝缘膜的界面上的结晶性。作为具有蚀刻作用的气体的典型例的氢、硅、锗等的氟化物，有HF、SiF4、SiHF3、SiH2F2、SiH3F、Si2F6、GeF4、GeHF3、GeH2F2、GeH3F、Ge2F6等。
其结果，如本实施方式所示，通过在栅极绝缘膜上形成含有成为供体的杂质元素的微晶半导体膜，可以提高膜的厚度方向上的结晶性，同时可以提高栅极绝缘膜及微晶半导体膜的界面的结晶性。
接着，如图9A所示，在含有成为供体的杂质元素的微晶半导体膜57上形成不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜53。作为不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜53，通过在反应室中混合含有硅或锗的沉积性气体，在此，混合硅烷、氢及/或稀有气体且利用辉光放电等离子体，来形成微晶半导体膜。硅烷由氢及/或稀有气体稀释为10倍至2000倍。因此，需要大量的氢及/或稀有气体。衬底的加热温度为100℃至300℃，优选为120℃至220℃。为了以氢使微晶硅膜的生长表面惰性化并促进微晶硅的生长，优选以120℃至220℃进行成膜。注意，通过在与形成含有成为供体的杂质元素的微晶半导体膜57的反应室不同的反应室中形成微晶半导体膜53，可以形成不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜53。此外，通过不进行图8所示的衬底搬出449而继续形成微晶半导体膜，可以形成不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜53。在此情况下，优选在吹洗处理447中降低吸附到栅极绝缘膜52b及反应室内的成为供体的杂质元素的浓度。
接着，如图9B所示，在不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜53上形成缓冲层54以及含有赋予一种导电型的杂质元素的半导体膜55。接着，在含有赋予一种导电型的杂质元素的半导体膜55上形成抗蚀剂掩模56。
作为缓冲层54，可以通过利用含有硅或锗的沉积性气体的等离子体CVD法并使用非晶半导体膜而形成。或者，可以通过利用选自氦、氩、氪、氖中的一种或多种稀有气体稀释含有硅或锗的沉积性气体形成的非晶半导体膜而形成。或者，可以通过利用含有硅或锗的沉积性气体的流量的1倍以上且5倍以下的流量的氢，来形成含有氢的非晶半导体膜而形成。此外，也可以将氮、或卤素如氟或氯等添加到上述氢化半导体膜中。
此外，缓冲层54可以通过利用如下非晶半导体膜来形成，该非晶半导体膜是通过将硅、锗等半导体用作靶子且利用氢或稀有气体进行溅射而成的。
缓冲层54优选由不包含晶粒的非晶半导体膜形成。因此，在利用频率为几十MHz至几百MHz的高频等离子体CVD法、或微波等离子体CVD法形成的情况下，优选控制成膜条件，以获得不包含晶粒的非晶半导体膜。
优选将缓冲层54的厚度形成为30nm以上且500nm以下，优选为50nm以上且200nm以下。
此外，缓冲层54由非晶半导体膜、或含有氢、氮、或卤素的非晶半导体膜形成，所以能隙比微晶半导体膜53大，电阻率高，并且迁移率低，即微晶半导体膜53的1/5至1/10。因此，在之后形成的薄膜晶体管中，将在源区及漏区和微晶半导体膜61之间形成的一对缓冲层用作高电阻区，微晶半导体膜61用作沟道形成区。因此，可以降低薄膜晶体管的截止电流。另外，在将该薄膜晶体管用作显示装置的开关元件的情况下，可以提高显示装置的对比度。
另外，还可以在形成不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜53之后，通过等离子体CVD法以300℃至400℃的温度形成缓冲层54。通过该成膜处理，将氢提供给微晶半导体膜53，可以获得与使不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜53氢化相同的效果。就是说，通过在微晶半导体膜53上堆积缓冲层54，可以将氢扩散到微晶半导体膜53中，而终结悬空键。
注意，通过在形成含有成为供体的杂质元素的微晶半导体膜57之后，不形成不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜53，而形成缓冲层54，可以制造如图1A所示的薄膜晶体管。
作为含有赋予一种导电型的杂质元素的半导体膜55，在形成n沟道型薄膜晶体管的情况下，添加磷作为典型的杂质元素，以将PH3等的杂质气体添加到氢化硅中即可。另外，在形成p沟道型薄膜晶体管的情况下，可以添加硼作为典型的杂质元素，将B2H6等的杂质气体添加到氢化硅中即可。含有赋予一种导电型的杂质元素的半导体膜55可以由微晶半导体膜或非晶半导体形成。含有赋予一种导电型的杂质元素的半导体膜55以2nm以上且50nm以下的厚度形成。通过减小含有赋予一种导电型的杂质元素的半导体膜的厚度，可以提高生产率。
接着，在含有赋予一种导电型的杂质元素的半导体膜55上形成抗蚀剂掩模56。
抗蚀剂掩模56通过利用光刻技术来形成。这里，通过使用第二光掩模，对涂敷在含有赋予一种导电型的杂质元素的半导体膜55上的抗蚀剂进行曝光及显影，以形成抗蚀剂掩模56。
接着，通过利用抗蚀剂掩模56对含有成为供体的杂质元素的微晶半导体膜57、不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜53、缓冲层54、以及含有赋予一种导电型的杂质元素的半导体膜55进行蚀刻并使其分离，如图9C所示地形成含有成为供体的杂质元素的微晶半导体膜61、不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜58、缓冲层62、以及含有赋予一种导电型的杂质元素的半导体膜63。然后，去除抗蚀剂掩模56。注意，图9C(抗蚀剂掩模56除外)相当于图12A的A-B的截面图。
由于含有成为供体的杂质元素的微晶半导体膜61、不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜58、缓冲层62的端部侧面倾斜，而微晶半导体膜61和形成在缓冲层62上的源区及漏区之间具有距离，因此可以防止上述源区及漏区和微晶半导体膜61之间产生泄漏电流。还可以防止在之后形成的布线和微晶半导体膜61之间产生泄漏电流。微晶半导体膜61、微晶半导体膜58以及缓冲层62的端部侧面的倾斜角度为30°至90°、优选为45°至80°。通过采用上述角度，可以防止台阶形状所导致的布线的断裂。
接着，如图10A所示，在含有赋予一种导电型的杂质元素的半导体膜63及栅极绝缘膜52b上形成导电膜65a至65c，并在导电膜65a至65c上形成抗蚀剂掩模66。导电膜65a至65c通过利用溅射法、CVD法、印刷法、液滴喷射法、蒸镀法等形成。在此，作为导电膜，示出导电膜65a至65c三层的叠层结构的导电膜，并示出如下叠层导电膜：导电膜65a及65c由钼膜构成，且导电膜65b由铝膜构成；导电膜65a及65c由钛膜构成，且导电膜65b由铝膜构成。导电膜65a至65c通过溅射法或真空蒸镀法形成。
抗蚀剂掩模66可以与抗蚀剂掩模56同样地形成。
接着，如图10B所示，蚀刻导电膜65a至65c的一部分，以形成一对布线71a至71c(用作源电极及漏电极)。这里，使用抗蚀剂掩模66对导电膜65a至65c进行湿蚀刻，从而选择性地蚀刻导电膜65a至65c的端部，该抗蚀剂掩模66通过使用第三光掩模的光刻工序而形成。其结果，由于导电膜被各向同性地蚀刻，所以可以形成其面积比抗蚀剂掩模66小的布线71a至71c。
接着，使用抗蚀剂掩模66对含有赋予一种导电型的杂质元素的半导体膜63进行蚀刻和分离。其结果，可以如图10C所示那样形成用作一对源区及漏区的半导体膜72。注意，在该蚀刻工序中，通过也对缓冲层62进行蚀刻形成一对缓冲层73。此时，为形成一对缓冲层73，略微对不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜58的过蚀刻也无妨。此种情况下，在不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜58中形成凹部。在此之后，去除抗蚀剂掩模66。
接着，也可以在露出了的缓冲层以及不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜58不受损伤且对于该缓冲层的蚀刻速度低的条件下，进行干蚀刻。通过该工序，可以去除源区及漏区之间的缓冲层上的蚀刻渣滓物、抗蚀剂掩模的渣滓、以及用于去除抗蚀剂掩模的装置内的污染源，而可以使源区及漏区之间可靠地绝缘。其结果，可以降低薄膜晶体管的泄漏电流，而可以制造截止电流小且耐压性高的薄膜晶体管。注意，例如可以使用含有氯的气体、含有氟的气体等作为蚀刻气体。
注意，图10C(抗蚀剂掩模66除外)相当于图12B的A-B的截面图。如图12B所示，用作源区及漏区的半导体膜72的端部位于布线71c的端部的外侧。另外，缓冲层73的端部位于布线71c、以及用作源区及漏区的半导体膜72的端部的外侧。另外，一对布线71a至71c中的一方具有包围一对布线71a至71c中的另一方的形状(具体地说，U字型、C字型)。因此，可以增加载流子移动的区域的面积，从而可以增大电流量，并可以缩小薄膜晶体管的面积。另外，由于在栅电极上重叠有微晶半导体膜、布线，所以栅电极的凹凸的影响少，而可以抑制覆盖度的降低以及泄漏电流的发生。
通过上述工序，可以形成沟道蚀刻型薄膜晶体管74。
接着，如图11A所示，在布线71a至71c、用作源区及漏区的半导体膜72、一对缓冲层73、不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜58、微晶半导体膜61、以及栅极绝缘膜52b上形成保护绝缘膜76。保护绝缘膜76可以与栅极绝缘膜52a、52b同样地形成。注意，保护绝缘膜76是为了防止浮游在大气中的有机物、金属物、水蒸气等污染杂质的侵入而提供的，因此优选采用致密的膜。另外，通过将氮化硅膜用于保护绝缘膜76，可以将一对缓冲层73以及不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜58中的氧浓度设定为5×1019atoms/cm3以下，优选为1×1019atoms/cm3以下，而可以防止缓冲层87的氧化。
接着，如图11B所示通过使用利用第四光掩模而形成的抗蚀剂掩模蚀刻保护绝缘膜76的一部分，形成接触孔，并在该接触孔中形成与布线71c接触的像素电极77。注意，图11B相当于图12C的A-B的截面图。
像素电极77可以使用包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、ITO、铟锌氧化物、添加有氧化硅的铟锡氧化物等的具有透光性的导电材料。
另外，可以使用包含导电高分子(也称为导电聚合物)的导电组成物形成像素电极77。优选地是，通过使用导电组成物而形成的像素电极的薄层电阻为10000Ω/□以下，波长550nm中的透光率为70％以上。另外，包含在导电组成物中的导电高分子的电阻率优选为0.1Ω·cm以下。
作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或这些两种以上的共聚物等。
这里，作为像素电极77，在通过溅射法形成ITO之后将抗蚀剂涂敷在ITO上。接着，通过利用第五光掩模对抗蚀剂进行曝光及显影，以形成抗蚀剂掩模。然后，使用抗蚀剂掩模蚀刻ITO，以形成像素电极77。
通过上述工序，可以形成薄膜晶体管、以及能够用于显示装置的元件衬底。
接着，以下示出图6A所示的薄膜晶体管的制造工序。
与如图9A所示的工序同样，在衬底50上形成栅电极51，并且在栅电极51上形成栅极绝缘膜52a。
接着，如图17所示，在栅极绝缘膜52a上形成含有成为供体的杂质元素的栅极绝缘膜59b，并且在该栅极绝缘膜59上使用含有硅或锗的沉积性气体及氢且利用等离子体CVD法形成含有成为供体的杂质元素的微晶半导体膜57。
接着，以下示出图4A所示的薄膜晶体管的制造工序。
与如图9A所示的工序同样，在衬底50上形成栅电极51。
接着，在等离子体CVD装置的反应室内形成含有成为供体的杂质元素的膜作为保护膜之后，将衬底50搬入于反应室内，如图14所示在栅电极51上堆积含有成为供体的杂质元素的栅极绝缘膜59a、59b以及含有成为供体的杂质元素的微晶半导体膜57。在此情况下，当将反应室内成为真空时，通过进一步产生等离子体，成为供体的杂质元素从形成在反应室内的保护膜脱离到反应室内。此外，因为边吸收该脱离的成为供体的杂质元素，边形成栅极绝缘膜及微晶半导体膜，所以可以在栅电极上形成含有成为供体的杂质元素的栅极绝缘膜、以及含有成为供体的杂质元素的微晶半导体膜。
以下，作为含有成为供体的杂质元素的栅极绝缘膜59a、59b，以及微晶半导体膜57的形成方法的典型例子，参照图13而按时间顺序地说明形成含有磷的氮化硅膜、含有磷的氧氮化硅膜、以及含有磷的微晶硅膜的工序。
图13是说明含有成为供体的杂质元素的栅极绝缘膜59a、59b、含有成为供体的杂质元素的微晶半导体膜57的形成工序的时序图，它表示代表性的一例。图13的说明从对在大气压下的反应室进行真空排气的阶段440开始，并且按时间顺序地示出之后进行的预涂处理452、衬底搬入442、形成含有成为供体的杂质元素的栅极绝缘膜59a的成膜处理(1)453、真空排气处理444、形成含有成为供体的杂质元素的栅极绝缘膜59b的成膜处理(2)454、真空排气处理446、形成含有成为供体杂质元素的微晶半导体膜57的成膜处理(3)455、衬底搬出449的各处理。
在预涂处理452中，在等离子体CVD装置的反应室内预涂与含有成为供体的杂质元素的栅极绝缘膜同样或者类似的组成的膜作为保护膜。在此，通过对反应室内引入0.001％至1％的磷化氢(氢稀释或硅烷稀释)、含有硅或锗的沉积性气体，在此，将硅烷、氢、以及氨、一氧化二氮、及氮中的任一种或多种引入到反应室并混合且利用施加高频电力而产生的辉光放电等离子体，来形成含有磷的氧氮化硅膜、含有磷的氧化硅膜、含有磷的氮化硅膜、或者含有磷的氮氧化硅膜。其结果，可以防止构成反应室的金属进入栅极绝缘膜中作为杂质，同时还可以将成为供体的杂质元素添加到之后形成的栅极绝缘膜、微晶半导体膜等中。
在衬底搬入442中，从连接到反应室的装载闭锁室将衬底搬入于反应室。此外，在搬入衬底的前后，对反应室内的压力进行真空排气，此时从预涂在反应室内的保护膜中用作供体的杂质元素离解到反应室内。
在形成含有成为供体的杂质元素的栅极绝缘膜59a的成膜处理(1)453中，当通过混合原料气体，在此，混合氢、硅烷和氨且利用辉光放电等离子体，堆积氮化硅膜时，在引入离解到反应室内的成为供体的杂质元素，在此，引入磷的同时堆积氮化硅膜。此外，当辉光放电等离子体扩大到反应室的内墙时，除了上述原料气体之外，还从预涂在反应室内的保护膜成为供体的杂质元素(在此为磷)离解。因此，可以形成含有磷的氮化硅膜。注意，除了上述原料气体以外，也可以将氮引入于反应室内。在形成含有成为供体的杂质元素的栅极绝缘膜59a后，停止上述原料气体的引入，关掉电源，停止等离子体。
在真空排气处理444中，对反应室内进行真空排气到成为预定的真空度。
在形成含有成为供体的杂质元素的栅极绝缘膜59b的成膜处理(2)454中，当通过引入原料气体，在此，引入氢、硅烷和一氧化二氮并混合且利用施加高频电力而产生的辉光放电等离子体，堆积氧氮化硅膜时，在引入离解到反应室内的成为供体的杂质元素，在此，引入磷的同时，堆积氧氮化硅膜。在形成含有成为供体的杂质元素的栅极绝缘膜59b之后，停止上述原料气体的引入，关掉电源，停止等离子体。
在真空排气处理446中，对反应室内进行真空排气到成为预定的真空度。
在形成含有成为供体的杂质元素的微晶半导体膜57的成膜处理(3)455中，通过对反应室内引入含有硅或锗的沉积性气体，在此，引入硅烷、氢及/或稀有气体并混合且利用施加高频电力而产生的辉光放电等离子体，来形成微晶硅膜。硅烷由氢及/或稀有气体稀释为10倍至2000倍。因此，需要大量的氢及/或稀有气体。衬底的加热温度为100℃至300℃、优选为120℃至220℃。此时，当辉光放电等离子体扩展到反应室的内壁时，除了上述原料气体之外，还从预涂在反应室内的保护膜成为供体的杂质元素(在此为磷)离解。因此，在引入离解到反应室内的成为供体的杂质元素的同时进行堆积，所以在此形成含有磷的微晶半导体膜。其结果，在半导体膜沉积的初期阶段中不形成非晶半导体，在相对于栅极绝缘膜59b的法线方向上生长结晶，可以形成其中柱状微晶半导体排列且结晶性高的微晶半导体膜。此外，可以形成高导电性的含有成为供体的杂质元素的微晶半导体膜。另外，此时，当将具有蚀刻作用的氢、硅、锗等的氟化物或者氟用作原料气体的一部分时，对在形成微晶半导体膜时形成的非晶半导体选择性地进行蚀刻，可以进一步提高微晶化率，可以提高在与栅极绝缘膜的界面上的结晶性。
在本实施方式中，其特征在于：形成含有成为供体的杂质元素的栅极绝缘膜59a和59b、含有成为供体的杂质元素的微晶半导体膜57。成为供体的杂质元素的峰值浓度为6×1015atoms/cm3以上且3×1018atoms/cm3以下，优选为1×1016atoms/cm3以上且3×1018atoms/cm3以下，更优选为3×1016atoms/cm3以上且3×1017atoms/cm3以下。
在衬底搬出449中，将衬底从反应室搬出于连接到反应室的装载闭锁室。此时的反应室的压力成为与装载闭锁室相同的压力。
接着，如图9B所示，在含有成为供体的杂质元素的微晶半导体膜57上形成缓冲层54、含有赋予一种导电型的杂质元素的半导体膜55、以及抗蚀剂掩模56。接着，通过图9C至图10C所示的工序，可以制造如图4A所示的薄膜晶体管。此外，之后，通过图11A和11B所示的工序，可以形成能够用于显示装置的元件衬底。
注意，在含有成为供体的杂质元素的微晶半导体膜57以及缓冲层54之间形成不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜，然后通过图9B至图10C所示的工序，可以制造薄膜晶体管。此外，之后，通过图11A和11B所示的工序，可以形成能够用于显示装置的元件衬底。
接着，以下示出图4A所示的薄膜晶体管的其他制造方法。
图15是说明含有成为供体的杂质元素的栅极绝缘膜59a和59b、含有成为供体的杂质元素的微晶半导体膜57的形成工序的时序图，它表示代表性的一例。图15的说明从对在大气压下的等离子体CVD装置的反应室进行真空排气的阶段440开始，并且按时间顺序地示出之后进行的预涂处理441、衬底搬入442、吹洗处理447、形成含有成为供体的杂质元素的栅极绝缘膜59a的成膜处理(1)456、真空排气处理444、形成含有成为供体的杂质元素的栅极绝缘膜59b的成膜处理(2)457、真空排气处理446、形成含有成为供体的杂质元素的微晶半导体膜57的成膜处理(3)448、衬底搬出449的各处理。
注意，预涂处理441、衬底搬入442、真空排气处理444、真空排气处理446、形成含有成为供体的杂质元素的微晶半导体膜57的成膜处理(3)448、以及衬底搬出449与图8所示的工序同样，并且在衬底搬入442和真空排气处理446之间进行吹洗处理447、形成含有成为供体的杂质元素的栅极绝缘膜59a的成膜处理(1)456、真空排气处理444、形成含有成为供体的杂质元素的栅极绝缘膜59b的成膜处理(2)457。
在吹洗处理447中，将含有成为供体的杂质元素的气体引入于反应室内，并且将成为供体的杂质元素吸附到衬底50、栅电极51的表面以及反应室的内墙。在此，将0.001％至1％的磷化氢(氢稀释或硅烷稀释)引入于反应室内。注意，除了含有成为供体的杂质元素的气体之外，如虚线462所示，还可以将氢引入于反应室内。或者，如虚线461所示，还可以将含有硅或锗的沉积性气体引入于反应室内。通过将含有硅或锗的沉积性气体引入于反应室内，可以将反应室内的氧、氮、氟等杂质排出到反应室外，而可以防止对于要形成的膜的污染。
在形成含有成为供体的杂质元素的栅极绝缘膜59a的成膜处理(1)456中，通过混合原料气体，在此，混合氢、硅烷和氨并利用施加高频电力而产生的辉光放电等离子体，堆积氮化硅膜。注意，除了上述原料气体之外，还可以将氮引入于反应室内。此时，在引入吸附到衬底50或者栅电极51、反应室的内墙表面的成为供体的杂质元素，在此，引入磷的同时堆积氮化硅膜，所以可以形成含有磷的氮化硅膜。在形成含有成为供体的杂质元素的栅极绝缘膜59a之后，停止上述原料气体的引入，关掉电源，停止等离子体。
在真空排气处理444中，对反应室内进行真空排气到成为预定的真空度。
在形成含有成为供体的杂质元素的栅极绝缘膜59b的成膜处理(2)457中，通过混合原料气体，在此，混合氢、硅烷和一氧化二氮且利用施加高频电力而产生的辉光放电等离子体，堆积氧氮化硅膜。此时，因为在引入析出在含有成为供体的杂质元素的栅极绝缘膜59a的表面上的成为供体的杂质元素、以及吸附在反应室的内墙的表面的成为供体的杂质元素，在此，引入磷的同时，堆积氧氮化硅膜，所以可以形成含有磷的氧氮化硅膜作为含有成为供体的杂质元素的栅极绝缘膜59b。在形成含有成为供体的杂质元素的栅极绝缘膜59b之后，停止上述原料气体的引入，关掉电源，停止等离子体。
在真空排气处理446中，对反应室内进行真空排气到成为预定的真空度。
注意，在此，在进行吹洗处理447之后进行了形成含有成为供体的杂质元素的栅极绝缘膜59a的成膜处理(1)456，但是也可以使用以下方法来代替这些工序：不进行吹洗处理447，而如图15的虚线463、464所示地通过与含有硅或锗的沉积性气体和氨一起，引入含有成为供体的杂质元素的气体并混合，且利用施加高频电力而产生的辉光放电等离子体，来形成含有成为供体的杂质元素的栅极绝缘膜59a、59b。
接着，如图9A所示，形成含有成为供体的杂质元素的微晶半导体膜57。接着，如图9B所示，在含有成为供体的杂质元素的微晶半导体膜57上形成缓冲层以及含有赋予一种导电型的杂质元素的半导体膜。注意，此时，当将具有蚀刻作用的氢、硅、锗等的氟化物或者氟用作原料气体的一部分时，对在形成微晶半导体膜时形成的非晶半导体选择性地进行蚀刻，可以进一步提高微晶化率，可以提高在与栅极绝缘膜的界面上的结晶性。
在本实施方式中，其特征在于：形成含有成为供体的杂质元素的栅极绝缘膜59a和59b、微晶半导体膜57。成为供体的杂质元素的峰值浓度为6×1015atoms/cm3以上且3×1018atoms/cm3以下，优选为1×1016atoms/cm3以上且3×1018atoms/cm3以下，更优选为3×1016atoms/cm3以上且3×1017atoms/cm3以下。
接着，通过图9C至图10C所示的工序，可以制造如图4A所示的薄膜晶体管。此外，之后，通过图11A和11B所示的工序，可以形成能够用于显示装置的元件衬底。
注意，在含有成为供体的杂质元素的微晶半导体膜57以及缓冲层54之间形成不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜，然后通过图9B至图10C所示的工序，可以制造薄膜晶体管。此外，之后，通过图11A和11B所示的工序，可以形成能够用于显示装置的元件衬底。
接着，以下示出图6A所示的薄膜晶体管的制造方法。
以下，作为栅极绝缘膜52a、含有成为供体的杂质元素的栅极绝缘膜59b，以及含有成为供体的杂质元素的微晶半导体膜57的形成方法的典型例子，参照图16而按时间顺序地说明形成氮化硅膜、含有磷的氧氮化硅膜、以及含有磷的微晶硅膜的工序。
图16是说明形成栅极绝缘膜52a、含有成为供体的杂质元素的栅极绝缘膜59b、含有成为供体的杂质元素的微晶半导体膜57的工序的时序图，它表示代表性的一例。图16的说明从对在大气压下的反应室进行真空排气440的阶段开始，并且按时间顺序地示出之后进行的预涂处理441、衬底搬入442、形成栅极绝缘膜59b的成膜处理(1)443、真空排气处理444、形成含有成为供体的杂质元素的栅极绝缘膜59b的成膜处理(2)450、真空排气处理446、吹洗处理447、形成含有成为供体的杂质元素的微晶半导体膜57的成膜处理(3)451、衬底搬出449的各处理。
注意，预涂处理441、衬底搬入442、形成栅极绝缘膜52a的成膜处理(1)443、真空排气处理444、真空排气处理446、衬底搬出449与图8所示的工序同样，在真空排气处理444以及衬底搬出449之间进行形成含有成为供体的杂质元素的绝缘膜59b的成膜处理(2)450、、真空排气处理446、形成含有成为供体的杂质元素的微晶半导体膜57的成膜处理(3)451。
在形成含有成为供体的杂质元素的栅极绝缘膜59b的成膜处理(2)450中，在形成栅极绝缘膜的原料气体中引入含有成为供体的杂质元素的气体。在此，通过对反应室内引入硅烷、一氧化二氮、0.001％至1％的磷化氢(氢稀释或硅烷稀释)并混合，且利用施加高频电力而产生辉光放电等离子体，形成含有磷的氧氮化硅膜。在当形成含有成为供体的杂质元素的栅极绝缘膜59b之后，停止上述原料气体的引入，关掉电源，停止等离子体。
在形成含有成为供体的杂质元素的微晶半导体膜57的成膜处理(3)451中，通过在反应室内混合含有硅或锗的沉积性气体，在此，混合硅烷、氢及/或稀有气体且利用辉光放电等离子体，来形成微晶硅膜。硅烷由氢及/或稀有气体稀释为10倍至2000倍。因此，需要大量的氢及/或稀有气体。衬底的加热温度为100℃至300℃，优选为120℃至220℃。在形成微晶半导体膜57之后，停止上述原料气体的引入，关掉电源，停止等离子体。
在形成含有成为供体的杂质元素的栅极绝缘膜59b之后，通过在反应室中还残留有称为供体的杂质元素的状态下，在上述微晶半导体膜57的成膜条件下形成，可以沉积含有成为供体的杂质元素的微晶半导体膜。注意，此时，当将具有蚀刻作用的气体，典型地将氢、硅、锗等的氟化物或者氟用作原料气体的一部分时，对在形成微晶半导体膜时形成的非晶半导体选择性地进行蚀刻，可以进一步提高微晶化率，可以提高在与栅极绝缘膜的界面上的结晶性。
接着，在形成缓冲层之后，通过图9C至10C的工序，可以形成如图6A所示那样的薄膜晶体管，其中，在栅电极51上形成有栅极绝缘膜52a、在该栅极绝缘膜52a上形成含有成为供体的杂质元素的栅极绝缘膜59b，在该栅极绝缘膜59b上形成含有成为供体的杂质元素的微晶半导体膜61，在该微晶半导体膜61上形成有一对缓冲层的薄膜晶体管。此外，之后，通过图11A和11B所示的工序，可以形成能够用于显示装置的元件衬底。
注意，在含有成为供体的杂质元素的微晶半导体膜57以及缓冲层54之间形成不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜，然后通过图9B至图10C所示的工序，可以制造薄膜晶体管。此外，之后，通过图11A和11B所示的工序，可以形成能够用于显示装置的元件衬底。
接着，以下示出与上述不同薄膜晶体管的制造方法。
如图9A所示，在衬底50上形成栅电极51，并且在栅电极51上形成栅极绝缘膜52a。
接着，如图17所示，在栅极绝缘膜52a上形成含有成为供体的杂质元素的栅极绝缘膜59b，并且在栅极绝缘膜59b上使用含有硅或锗的沉积性气体及氢且利用等离子体CVD法形成含有成为供体的杂质元素的微晶半导体膜57。
以下，参照图18而按时间顺序地说明如下工序：作为形成栅极绝缘膜52a、含有成为供体的杂质元素的栅极绝缘膜59b、以及含有成为供体的杂质元素的微晶半导体膜57的典型例子，分别形成氮化硅膜、含有磷的氧氮化硅膜、以及含有磷的微晶硅膜。
图18是说明形成栅极绝缘膜52a、含有成为供体的杂质元素的栅极绝缘膜59b、含有成为供体的杂质元素的微晶半导体膜57的工序的时序图，它表示代表性的一例。图18的说明从对在大气压下的反应室进行真空排气的阶段440开始，并且按时间顺序地示出之后进行的预涂处理441、衬底搬入442、形成栅极绝缘膜52a的成膜处理(1)443、真空排气处理444、吹洗处理447、形成含有成为供体的杂质元素的栅极绝缘膜59b的成膜处理(2)457、真空排气处理446、形成含有成为供体的杂质元素的微晶半导体膜57的成膜处理(3)448、衬底搬出449的各处理。
注意，预涂处理441、衬底搬入442、形成栅极绝缘膜52a的成膜处理(1)443、真空排气处理444、形成含有成为供体的杂质元素的微晶半导体膜的成膜处理(3)448、衬底搬出449与图8所示的工序同样，并且在真空排气处理444和形成微晶半导体膜57的成膜处理(3)448之间进行吹洗处理447、形成含有成为供体的杂质元素的栅极绝缘膜59b的成膜处理(2)457、以及真空排气处理446。
在吹洗处理447中，将含有成为供体的杂质元素的气体引入于反应室内，并且将成为供体的杂质元素吸附到栅极绝缘膜52a的表面以及反应室的内墙。在此，将0.001％至1％的磷化氢(氢稀释或硅烷稀释)引入于反应室内。注意，除了含有成为供体的杂质元素的气体之外，如虚线462所示，还可以将氢引入于反应室内。或者，如虚线461所示，还可以将含有硅或锗的沉积性气体引入于反应室内。
在形成含有成为供体的杂质元素的栅极绝缘膜59b的成膜处理(2)457中，通过混合原料气体，在此，将氢、硅烷和一氧化二氮混合且利用施加高频电力而产生的辉光放电等离子体，形成氧氮化硅膜。此时，因为在引入析出在栅极绝缘膜52a的表面上的成为供体的杂质元素、以及吸附在反应室的内墙的表面的成为供体的杂质元素，在此，引入磷的同时堆积氧氮化硅膜，所以可以形成含有磷的氧氮化硅膜。在形成含有成为供体的杂质元素的栅极绝缘膜59b之后，停止上述原料气体的引入，关掉电源，停止等离子体。此外，还可以不进行图18所示的吹洗处理447，而与形成栅极绝缘膜原料气体一起，如图18所示的虚线463那样使用含有成为供体的杂质元素的气体来形成含有成为供体的杂质元素的栅极绝缘膜59b。
接着，如图17A所示，形成含有成为供体的杂质元素的微晶半导体膜57。注意，此时，当将具有蚀刻作用的氢、硅、锗等的氟化物或者氟用作原料气体的一部分时，对在形成微晶半导体膜时形成的非晶半导体选择性地进行蚀刻，可以进一步提高微晶化率，可以提高在与栅极绝缘膜的界面上的结晶性。之后，形成缓冲层以及含有赋予一种导电型的杂质元素的半导体膜。
接着，通过图9C至图10C所示的工序，可以制造如图6A所示那样的薄膜晶体管。此外，之后，通过图11A和11B所示的工序，可以形成能够用于显示装置的元件衬底。
注意，在含有成为供体的杂质元素的微晶半导体膜57以及缓冲层54之间形成不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜，然后通过图9B至图10C所示的工序，可以制造薄膜晶体管。此外，之后，通过图11A和11B所示的工序，可以形成能够用于显示装置的元件衬底。
接着，以下示出图7A所示的薄膜晶体管的制造工序。
与如图9A所示的工序相同地，在衬底50上形成栅电极51。接着，如图20所示，在衬底50以及栅电极51上形成栅极绝缘膜52a和52b、以及含有成为供体的杂质元素的栅极绝缘膜59c。接着，在含有成为供体的杂质元素的栅极绝缘膜59c上形成含有成为供体的杂质元素的微晶半导体膜57。
第一层及第二层的栅极绝缘膜52a、52b可以通过等离子体CVD法或溅射法且利用氮化硅膜、氮氧化硅膜、氧化硅膜、氧氮化硅膜来形成。第三层的含有成为供体的杂质元素的栅极绝缘膜59c可以通过利用厚度为1nm至5nm左右的具有磷、砷、或者锑的氮化硅膜、或者氮氧化硅膜来形成。
以下，作为栅极绝缘膜52a、52b、含有成为供体的杂质元素的栅极绝缘膜59c、以及含有成为供体的杂质元素的微晶半导体膜57的形成方法的典型例子，参照图19而按时间顺序地说明形成含有氮化硅膜、氧氮化硅膜、含有磷的氮化硅膜、以及含有磷的微晶硅膜的工序。
图19是说明形成栅极绝缘膜52a和52b、含有成为供体的杂质元素的栅极绝缘膜59c、含有成为供体的杂质元素的微晶半导体膜57的工序的时序图，它表示代表性的一例。图19的说明从对在大气压下的反应室进行真空排气的阶段440开始，并且按时间顺序地示出之后进行的预涂处理441、衬底搬入442、形成栅极绝缘膜52a的成膜处理(1)443、真空排气处理444、形成栅极绝缘膜52b的成膜处理(2)445、真空排气处理446、吹洗处理447、形成含有成为供体的杂质元素的栅极绝缘膜59c的成膜处理(4)458、真空排气处理459、形成微晶半导体膜57的成膜处理(3)448、衬底搬出449的各处理。
注意，预涂处理441、衬底搬入442、形成栅极绝缘膜52a的成膜处理(1)443、真空排气处理444、形成栅极绝缘膜52a的成膜处理(2)445、真空排气处理446、形成含有成为供体的杂质元素的微晶半导体膜57的成膜处理(3)448、衬底搬出449与图8所示的工序同样，在真空排气处理446和形成微晶半导体膜57的成膜处理(3)448之间进行吹洗处理447、形成含有成为供体的杂质元素的栅极绝缘膜59c的成膜处理(2)458、真空排气处理459。
在吹洗处理447中，将含有成为供体的杂质元素的气体引入于反应室内，并且将成为供体的杂质元素吸附到栅极绝缘膜59b的表面以及反应室的内墙。在此，将0.001％至1％的磷化氢(氢稀释或硅烷稀释)引入于反应室内。注意，除了含有成为供体的杂质元素的气体之外，如虚线462所示，还可以将氢引入于反应室内。或者，如虚线461所示，还可以将含有硅或锗的沉积性气体引入于反应室内。
在形成含有成为供体的杂质元素的栅极绝缘膜59c的成膜处理(2)458中，通过将形成栅极绝缘膜的原料气体，在此，将氢、硅烷和一氧化二氮引入并混合且利用施加高频电力而产生的辉光放电等离子体，形成氮化硅膜。此时，因为在引入析出在栅极绝缘膜52b的表面上的成为供体的杂质元素、以及吸附在反应室的内墙的表面的成为供体的杂质元素，在此，引入磷的同时堆积氮化硅膜，所以可以形成含有磷的氮化硅膜。在形成含有成为供体的杂质元素的栅极绝缘膜59c之后，停止上述原料气体的引入，关掉电源，停止等离子体。
在真空排气处理459中，对反应室内进行真空排气到成为预定的真空度。
之后，在含有成为供体的杂质元素的栅极绝缘膜52c上形成含有成为供体的杂质元素的微晶半导体膜53。
注意，作为含有成为供体的杂质元素的栅极绝缘膜59c的形成方法，可以在进行吹洗处理447之后，对栅极绝缘膜52b进行利用高密度等离子体的氮化处理，来在栅极绝缘膜52b的表面上形成含有成为供体的杂质元素的氮化硅层。高密度等离子体通过使用高频率的微波，例如2.45GHz的微波来产生。因为其特征在于低电子温度的高密度等离子体的活性种的动能低，所以可以形成与现有的等离子体处理相比等离子体损伤少且缺陷少的层。此外，因为可以减小栅极绝缘膜52b的表面粗糙，所以可以增高载流子的迁移率。
此外，也可以不进行图19所示的吹洗处理447，而与形成栅极绝缘膜的原料气体一起，如图19所示的虚线463所示，使用含有成为供体的杂质元素的气体，来形成含有成为供体的杂质元素的栅极绝缘膜59c。
再者，在形成含有成为供体的杂质元素的微晶半导体膜57时，当将具有蚀刻作用的氢、硅、锗等的氟化物或者氟用作原料气体的一部分时，对在形成微晶半导体膜时形成的非晶半导体选择性地进行蚀刻，可以进一步提高微晶化率，可以提高在与栅极绝缘膜的界面上的结晶性。
在此之后，通过图11B至图12C的工序，可以制造如图7A所示的薄膜晶体管。
注意，在含有成为供体的杂质元素的微晶半导体膜57以及缓冲层54之间形成不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜，然后通过图9B至图10C所示的工序，可以制造薄膜晶体管。此外，之后，通过图11A和11B所示的工序，可以形成能够用于显示装置的元件衬底。
注意，在本实施方式所示的工序中，通过施加1MHz至20MHz，典型为13.56MHz的高频电力；或者大于20MHz至120MHz左右的VHF带的高频电力，典型为27.12MHz、60MHz，来产生辉光放电等离子体。再者，或者通过施加大于120MHz至3GHz的UHF带，典型地是频率为1GHz、或2.45GHz的微波而进行。
此外，在微晶半导体膜的成膜处理中，除了硅烷及氢之外，还可以将氦添加到反应气体作为稀有气体。氦具有在所有的气体中最高的离子化能量即24.5eV，并且在较低于该离子化能量的大约20eV的能级中具有准稳定状态，因此在维持放电时，离子化的能量只需要差值的大约4eV。因此，其放电开始电压也示出在所有的气体中最低的值。根据如上所述的特性，氦可以稳定地维持等离子体。另外，因为可以形成均匀的等离子体，所以即使堆积微晶硅膜的衬底的面积增大，也可以发挥等离子体密度的均匀化的效果。
因为在本实施方式中制造的薄膜晶体管在栅极绝缘膜或微晶半导体膜的其中任一方或双方中含有成为供体的杂质元素，所以微晶半导体膜在与栅极绝缘膜的界面上的结晶性高，并且微晶半导体膜的结晶性提高。因此，利用微晶半导体膜的薄膜晶体管，与利用非晶半导体膜的薄膜晶体管、现有的利用微晶半导体膜的薄膜晶体管相比，场效应迁移率及导通电流都高。因此，通过利用其沟道形成区由微晶半导体膜形成的薄膜晶体管作为显示元件的开关，可以缩小沟道形成区的面积，即可以缩小薄膜晶体管的面积。由此，每个像素中的薄膜晶体管所占的面积缩小，从而可以提高像素的开口率。其结果，可以制造高分辨率的显示装置。
此外，在本实施方式中制造的薄膜晶体管的沟道形成区由微晶半导体膜形成，因此与使用非晶半导体膜而制造的沟道形成区相比电阻率低。由此，在利用微晶半导体膜57的薄膜晶体管中，示出电流电压特性的曲线的上升部分的倾斜变陡峭，作为开关元件的响应性优良，而且能够进行高速工作。另外，通过将该微晶半导体膜用于薄膜晶体管的沟道形成区，可以抑制薄膜晶体管的阈值电压的变动。因此，可以制造电特性的不均匀性低的显示装置。
再者，在本实施方式中制造的薄膜晶体管，在用作沟道形成区的微晶半导体膜和用作源区及漏区的含有赋予一种导电型的杂质元素的半导体膜之间，使用电阻率高的非晶半导体膜而形成一对缓冲层。虽然截止电流通过微晶半导体膜以及一对缓冲区域，但是由于一对缓冲层为高电阻区域，所以可以抑制截止电流。
接着，示出适合栅极绝缘膜、微晶半导体膜的成膜的结构的一例作为应用上述反应室的等离子体CVD装置的一例。
图21表示具备多个反应室的多室等离子体CVD装置的一例。该装置具备公共室423、装载/卸载室422、第一反应室400a、第二反应室400b、第三反应室400c、第四反应室400d。上述装置采用单晶片方式，即将嵌装于装载/卸载室422的盒子的衬底利用公共室423的搬送机构426从各反应室搬出或者搬入于各反应室。在公共室423和各室之间设置有闸阀425，以使各反应室内进行的处理互不干涉。
各反应室根据要形成的薄膜的种类区分。例如，第一反应室400a用来形成栅极绝缘膜等的绝缘膜的反应室，第二反应室400b用来形成构成沟道的微晶半导体膜的反应室，第三反应室400c用来形成缓冲层的反应室，第四反应室400d用来形成构成源极及漏极的含有赋予一种导电型的杂质元素的半导体膜的反应室。当然，反应室的数目不局限于此，根据需要可以任意进行增减。另外，即可以在一个反应室内形成一种膜，又可以在一个反应室内形成多种膜。
各反应室连接有涡轮分子泵419和干燥泵420作为排气单元。排气单元不局限于这些真空泵的组合，也可以应用其他真空泵只要其能够排气到大约成为10-1Pa至10-5Pa的真空度。在排气单元和各反应室之间设置有蝶阀417，由此可以遮断真空排气，并且通过利用导气阀418，控制排气速度，以调节各反应室的压力。
注意，用来形成微晶半导体膜的第二反应室400b也可以是进行真空排气到超高真空地连接低温泵421。通过利用低温泵421，可以将反应室的压力设定为低于10-5Pa的压力的超高真空。在本实施方式中，通过将反应室内设定为低于10-5Pa的压力的超高真空，可以有效于降低微晶半导体膜中的氧浓度。其结果，可以将微晶半导体膜所含有的氧的浓度变为1×1016atoms/cm3以下。通过降低微晶半导体膜中的氧浓度，可以降低膜中的缺陷，并且可以提高结晶性，所以可以提高载流子的迁移率。
气体供给单元408由填充以硅烷为代表的半导体材料气体或稀有气体等的用于工序的气体的汽缸410、停止阀412、质量流量控制器413等构成。气体供给单元408g连接到第一反应室400a并供给用来形成栅极绝缘膜的气体。气体供给单元408i连接到第二反应室400b并供给用来形成微晶半导体膜的气体。气体供给单元408b连接到第三反应室400c并供给用来形成缓冲层的气体。气体供给单元408n连接到第四反应室400d并例如供给用来形成n型半导体膜的气体。此外，作为含有成为供体的杂质元素的气体的一种的磷化氢还连接到第一反应室400a、第二反应室400b而供给气体。气体供给单元408a供给氩并且气体供给单元408f是供给用于反应室内的清洗的蚀刻气体的系统，这些单元作为各反应室公共路线而构成。
各反应室连接有用来产生等离子体的高频电力供给单元。高频电力供给单元包括高频电力404和匹配器(matching box)406。
各个反应室可以根据形成的薄膜的种类而区分使用。由于各个薄膜有各自最适合的成膜温度，通过将反应室提另分开，可以容易地对成膜温度进行管理。再者，由于可以反复地形成相同种类的膜，所以可以排除起因于之前形成的膜的残留杂质所带来的影响。尤其是可以避免微晶半导体膜所含有的成为供体的杂质元素混入到缓冲层中。其结果，可以降低缓冲层中的成为供体的杂质元素的浓度，从而可以降低薄膜晶体管的截止电流。
注意，也可以在同一个反应室内连续形成微晶半导体膜、缓冲层、含有赋予一种导电型的杂质元素的半导体膜。具体地说，将形成有栅极绝缘膜的衬底搬入于反应室内，并且在该反应室内连续地形成微晶半导体膜、缓冲层、以及含有赋予一种导电型的杂质元素的半导体膜。之后，从反应室搬出衬底，然后利用氟自由基等清洗反应室内。然而，即便对反应室内进行清洗，也会有在反应室内残留有成为供体的杂质元素的情况。若将形成有栅极绝缘膜的衬底搬入该种反应室，并形成微晶半导体膜，则成为供体的杂质元素被包含在微晶半导体膜中。从而可以形成与栅极绝缘膜的界面的结晶性高且含有成为供体的杂质元素的微晶半导体膜。注意，当形成缓冲层时，由于期望尽量地降低膜中的成为供体的杂质元素的浓度，因此不使反应室内残留有成为供体的杂质元素地进行清洗。
接着，参照图22A至图28C说明与上述方式不同的薄膜晶体管的制造方法。这里，示出使用与上述方式相比可以减少光掩模个数的工序来制造薄膜晶体管的工序。虽然在此示出图1A所示的薄膜晶体管的制造工序，但是可以将以下方式应用于图2、图3至图7B所示的薄膜晶体管的制造工序。
与图1A同样，在衬底50上形成导电膜，在导电膜上涂敷抗蚀剂，并通过使用利用第一光掩模的光刻工序而形成的抗蚀剂掩模对导电膜的一部分进行蚀刻，来形成栅电极51。接着，如图22A所示，在栅电极51上形成栅极绝缘膜52a及52b。通过与图9A同样的工序，形成含有成为供体的杂质元素的微晶半导体膜57。接着，在该微晶半导体膜57上依次形成微晶半导体膜53、缓冲层54、含有赋予一种导电型的杂质元素的半导体膜55、以及导电膜65a至65c。接着，在导电膜65c上涂敷抗蚀剂80。
抗蚀剂80可以使用正型抗蚀剂或负型抗蚀剂。这里，使用正型抗蚀剂来表示。
接着，将多灰度掩模159用作第二光掩模，对抗蚀剂80照射光，以对抗蚀剂80进行曝光。
这里，参照图23A至23D说明使用多灰度掩模159的曝光。
多灰度掩模是指，能够对曝光部分、中间曝光部分、以及未曝光部分进行三个等级的曝光的掩模，通过一次的曝光及显影工序，可以形成具有多个(典型为两种)厚度区域的抗蚀剂掩模。因此，通过使用多灰度掩模，可以减少光掩模个数。
作为多灰度掩模的典型例子，可以举出图23A所示的灰度色调掩模159a、以及图23C所示的半色调掩模159b。
如图23A所示，灰度色调掩模159a由具有透光性的衬底163、形成在其上的遮光部164、以及衍射光栅165构成。在遮光部164中，光的透过率为0％。另一方面，衍射光栅165通过将槽缝、点、网眼等的光透过部的间隔，设定为用于曝光的光的分辨率限度以下的间隔，可以控制光的透过率。注意，衍射光栅165可以使用：周期性槽缝、点、网眼；以及非周期性槽缝、点、网眼。
作为具有透光性的衬底163，可以使用石英等的具有透光性的衬底。遮光部164及衍射光栅165可以使用铬或氧化铬等的吸收光的遮光材料来形成。
当对灰度色调掩模159a照射曝光光线时，如图23B所示，在遮光部164中，光透过率166为0％，而在没有设置遮光部164及衍射光栅165的区域中，光透过率166为100％。另外，在衍射光栅165中，可以将光透过率调整为10％至70％的范围内。作为衍射光栅165中的光透过率的调整，可以通过调整衍射光栅的槽缝、点、或网眼的间隔及节距而进行。
如图23C所示，半色调掩模159b由具有透光性的衬底163、形成在其上的半透过部167、以及遮光部168构成。半透过部167可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等。遮光部168可以使用铬、氧化铬等的吸收光的遮光材料形成。
当对灰度色调掩模159b照射曝光的光时，如图23D所示，在遮光部168中，光透过率169为0％，而在没有设置遮光部168及半透过部167的区域中，光透过率169为100％。另外，在半透过部167中，可以将光透过率调整为10％至70％的范围内。半透过部167中的光的透过率可以根据半透过部167的材料而调整。
通过在使用多灰度掩模进行曝光之后进行显影，可以如图22B所示那样地形成具有不同厚度区域的抗蚀剂掩模81。
接着，通过抗蚀剂掩模81，对含有成为供体的杂质元素的微晶半导体膜57、微晶半导体膜53、缓冲层54、含有赋予一种导电型的杂质元素的半导体膜55、以及导电膜65a至65c进行蚀刻并使其分离。其结果，如图24A所示，可以形成含有成为供体的杂质元素的微晶半导体膜61、不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜58、缓冲层62、含有赋予一种导电型的杂质元素的半导体膜63、以及导电膜85a至85c。注意，图24A(抗蚀剂掩模81除外)相当于图28A的A-B的截面图。
接着，对抗蚀剂掩模81进行灰化处理。其结果，抗蚀剂的面积缩小、厚度变薄。此时，厚度薄的区域的抗蚀剂(与栅电极51的一部分重叠的区域)被去除，由此如图24A所示，可以形成被分离的抗蚀剂掩模86。
接着，使用抗蚀剂掩模86，对导电膜85a至85c进行蚀刻并使其分离。其结果，可以形成如图24B所示那样的一对布线92a至92c。通过使用抗蚀剂掩模86对导电膜85a至85c进行湿蚀刻，导电膜85a至85c的端部被选择性地蚀刻。其结果，由于导电膜被各向同性地蚀刻，所以可以形成其面积比抗蚀剂掩模86小的布线92a至92c。
接着，使用抗蚀剂掩模86，对含有赋予一种导电型的杂质元素的半导体膜63进行蚀刻来形成一对源区及漏区88。注意，在该蚀刻工序中，还通过对缓冲层62进行蚀刻来形成一对缓冲层87。此时，为形成一对缓冲层87，略微对不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜58的过蚀刻也无妨。之后，去除抗蚀剂掩模86。其结果，可以以同一工序形成一对源区以及漏区88和一对缓冲层87。这里，由于缓冲层87的一部分使用与抗蚀剂掩模81相比面积缩小了的抗蚀剂掩模86而蚀刻，所以不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜58成为突出在源区及漏区88的外侧的形状。另外，布线92a至92c的端部与源区及漏区88的端部不一致而偏离，在布线92a至92c的端部的外侧形成源区及漏区88的端部。
接着，在露出了的微晶半导体膜不受到损伤且对该微晶半导体膜的蚀刻速度低的条件下，可以进行干蚀刻。通过该工序，可以去除源区及漏区之间的缓冲层上的蚀刻渣滓物、抗蚀剂掩模的渣滓、以及用于去除抗蚀剂掩模的装置内的污染源，而可以使源区及漏区之间可靠地绝缘。其结果，可以降低薄膜晶体管的泄漏电流，从而可以制造截止电流小、且耐压性高的薄膜晶体管。注意，作为蚀刻气体可以使用例如含有氯的气体、含有氟的气体等即可。
如图24C所示，通过使布线92a至92c的端部与源区及漏区88的端部为不一致而偏离的形状，布线92a至92c的端部的距离分开，所以可以防止布线之间的泄漏电流、短路。由此，可以制造反交错型薄膜晶体管。
通过上述工序，可以形成沟道蚀刻型薄膜晶体管83。此外，可以使用两个光掩模来形成薄膜晶体管。
接着，如图25A所示，在布线92a至92c、源区及漏区88、一对缓冲层87、微晶半导体膜61、含有成为供体的杂质元素的微晶半导体膜58、以及栅极绝缘膜52b上形成保护绝缘膜76。
接着，使用利用第三光掩模而形成的抗蚀剂掩模对保护绝缘膜76的一部分进行蚀刻来形成接触孔。接着，形成在该接触孔中与布线92c接触的像素电极77。这里，作为像素电极77，在通过溅射法形成ITO之后将抗蚀剂涂敷在ITO上。接着，通过利用第四光掩模对抗蚀剂进行曝光及显影来形成抗蚀剂掩模。然后，使用抗蚀剂掩模对ITO进行蚀刻来形成像素电极77。注意，图25B相当于图28C的A-B的截面图。
通过上述工序，可以形成薄膜晶体管、以及具有该薄膜晶体管且能够使用于显示装置的元件衬底。
接着，以下示出可以以一个光掩模形成接触孔和电容元件的工序。在此，示出图28A至28C的C-D的截面图。
在图25A之后，如图26A所示，在保护绝缘膜76上形成绝缘膜101。在此，通过利用感光性有机树脂来形成绝缘膜101。接着，在利用多灰度掩模160使绝缘膜101感光之后，进行显影，如图26B所示，形成包括使覆盖薄膜晶体管的布线的保护绝缘膜76露出的凹部111a、以及电容布线51c上的凹部111b的绝缘膜102。在此，可以使用如下多灰度掩模160：在薄膜晶体管的布线上，以100％的透过光对绝缘膜101进行曝光；在电容布线51c上，以10％至70％的减弱了的透过光对绝缘膜101进行曝光。
接着，对具有凹部的绝缘膜102的整体进行蚀刻(回蚀刻)之后，对保护绝缘膜76的一部分进行蚀刻而形成保护绝缘膜76a，如图27A所示，在形成使布线露出的接触孔112a的同时在电容布线51c上形成具有凹部112b的绝缘膜103。
接着，如图27B所示，通过对绝缘膜103进行灰化处理，扩大接触孔112a以及凹部112b的面积来形成包括接触孔113a以及凹部113b的绝缘膜104。注意，由于保护绝缘膜76a不是由感光性有机树脂形成，而是由无机绝缘膜形成，因此不被灰化。为此，在布线上形成其上表面为双层的环状的接触孔113a。
此后，如图27C所示，可以在形成像素电极77的同时，形成由电容布线51c、栅极绝缘膜52a和52b、保护绝缘膜76a、以及像素电极77构成的电容元件105。
通过上述工序，可以利用一个多灰度掩模形成连接像素电极及布线的接触孔的同时，形成电容元件。
此外，在图10B或图24B中，也可以在形成布线71a至71c、布线92a至92c之后，去除抗蚀剂掩模66、86，以布线71a至71c、布线92a至92c为掩模对含有赋予一种导电型的杂质元素的半导体膜63进行蚀刻。其结果，可以形成布线71a至71c、布线92a至92c和用作源区及漏区的半导体膜72、以及88的端部为一致的薄膜晶体管。图29示出一种薄膜晶体管，其中在去除图10B的抗蚀剂掩模66之后，将布线71a至71c用作掩模对含有赋予一种导电型的杂质元素的半导体膜63进行蚀刻，而使源区以及漏区89的端部和布线71a至71c的端部相一致。注意，在此，虽然示出在图2A所示的薄膜晶体管中源区以及漏区89的端部和布线71a至71c的端部相一致的方式，但其也分别适用于图1A、图3、图4A、图5A、图6A和图7A。
注意，虽然在本实施方式中，使用沟道蚀刻型的薄膜晶体管而表示，但是可以将微晶半导体膜用作沟道保护型的薄膜晶体管的沟道形成区。
具体地说，如图9A所示，在衬底50上形成栅电极51，在栅电极51上形成栅极绝缘膜52a、52。接着，形成含有成为供体的杂质元素的微晶半导体膜57。也可以在其上形成不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜53。
如图9B所示，在含有成为供体的杂质元素的微晶半导体膜57或者不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜53上且重叠于栅电极51的区域上形成沟道保护膜。作为沟道保护膜，可以在形成氮化硅膜、氧化硅膜、氮氧化硅膜、氧氮化硅膜之后，通过光刻工序选择性地进行蚀刻来形成。或者，还可以通过喷射并焙烧包含聚酰亚胺、丙烯或硅氧烷的组合物而形成。接着，依次形成缓冲层、含有赋予一种导电型的杂质的半导体膜以及导电膜。接着，使用通过光刻工序形成的抗蚀剂掩模，对导电膜、含有赋予一种导电型的杂质元素的半导体膜、缓冲层、不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜53、含有成为供体的杂质元素的微晶半导体膜57进行蚀刻并使其分离。其结果，如图30所示，形成含有成为供体的杂质元素的微晶半导体膜61、不含有其浓度高于SIMS的检测限度的成为供体的杂质元素的微晶半导体膜58、一对缓冲层73、用作源区以及漏区的半导体膜72、以及用作源电极和漏电极的布线71a至71c。此外，形成其一部分具有凹部的沟道保护膜82。
通过以上工序可以形成沟道保护型的薄膜晶体管。
注意，在此，虽然在图2A所示的薄膜晶体管中示出沟道保护膜的方式，但是也可以分别适用于图1A、图3、图4A、图5A、图6A和图7A。
根据本实施方式，可以制造电特性优良的反交错型薄膜晶体管、以及具有电特性优良的反交错型薄膜晶体管的显示衬底。
注意，虽然在本实施方式中利用反交错型薄膜晶体管作为薄膜晶体管进行说明，但不局限于此，也可以应用于正交错型薄膜晶体管、顶栅型薄膜晶体管等。具体地说，当使用作基底膜的绝缘膜或者微晶半导体膜的其中任一方或双方中含有成为供体的杂质元素，并且在微晶半导体膜上形成栅极绝缘膜以及栅电极时，可以制造具有提高了与绝缘膜的界面的结晶性的微晶半导体膜的薄膜晶体管。因此，可以形成电特性优良的薄膜晶体管。
实施方式3
在本实施方式中，以下示出包括实施方式1以及实施方式2所示的薄膜晶体管的液晶显示装置作为显示装置的一个方式。在此，参照图31至图33说明VA(垂直取向)型液晶显示装置。VA型液晶显示装置是对液晶面板的液晶分子的排列的控制方式之一。VA型液晶显示装置采用当不施加电压时液晶分子朝向垂直于面板的方向的方式。在本实施方式中，特别设法将像素分为几个区域(子像素)，并且将分子分别放倒于不同方向上。将其称为多畴化、或者多畴设计。在以下说明中，将说明考虑到多畴设计的液晶显示装置。
图31及图32示出VA型液晶面板的像素结构。图32是衬底600的平面图，而图31示出沿图32中的切断线Y-Z的截面结构。在以下说明中，参照这两个附图进行说明。
在该像素结构中，一个像素具有多个像素电极624、626，并且各像素电极624、626通过平坦化膜622连接到薄膜晶体管628、629。各薄膜晶体管628、629以不同的栅极信号驱动。就是说，在采用多畴设计的像素中，独立控制施加到各像素电极624、626的信号。
像素电极624在接触孔623中通过布线618连接到薄膜晶体管628。此外，像素电极626在接触孔627中通过布线619连接到薄膜晶体管629。薄膜晶体管628的栅极布线602和薄膜晶体管629的栅极布线603彼此分离，以便能够提供不同的栅极信号。另一方面，薄膜晶体管628和薄膜晶体管629共同使用用作数据线的布线616。可以通过使用实施方式2所示的方法，来制造薄膜晶体管628及薄膜晶体管629。
像素电极624和像素电极626具有不同的形状，并且通过槽缝625被分离。像素电极626以围绕扩展为V字型的像素电极624的外侧的形式形成。通过根据薄膜晶体管628及薄膜晶体管629使施加到像素电极624和像素电极626的电压时序不同，来控制液晶的取向。通过对栅极布线602和栅极布线603施加不同的栅极信号，可以使薄膜晶体管628及薄膜晶体管629的工作时序互不相同。此外，在像素电极624、626上形成有取向膜648。
在相对衬底601上形成有遮光膜632、着色片636、相对电极640。此外，在着色片636和相对电极640之间形成平坦化膜637，以便防止液晶取向的错乱。此外，在相对电极640上形成取向膜646。图33示出相对衬底一侧的结构。相对电极640是在不同的像素之间共同使用的电极并且其中形成有槽缝641。通过互相咬合地配置该槽缝641和在像素电极624及像素电极626一侧的槽缝625，可以有效地产生倾斜电场来控制液晶的取向。由此，可以根据地方使液晶的取向方向不同，从而扩展视角。
在此，使用衬底、着色片、遮光膜、以及平坦化膜构成颜色滤光片。注意，遮光膜、平坦化膜的任一方、或双方可以不形成在衬底上。
此外，着色片具有使可见光的波长范围中的任意波长范围的光的成分优选地透过的功能。通常，在很多情况下，组合使红色波长范围的光、蓝色波长范围的光、以及绿色波长范围的光分别优选地透过的着色膜，而用于颜色滤光片。然而，着色膜的组合不局限于这些。
通过使像素电极624、液晶层650、以及相对电极640重叠，形成第一液晶元件。此外，通过使像素电极626、液晶层650、以及相对电极640重叠，形成第二液晶元件。此外，采用在一个像素中设置有第一液晶元件和第二液晶元件的多畴结构。
注意，虽然在此示出VA(垂直取向)型液晶显示装置作为液晶显示装置，但是也可以将使用实施方式1以及实施方式2所示的薄膜晶体管而形成的元件衬底用于FFS型液晶显示装置、IPS型液晶显示装置、TN型液晶显示装置、以及其他液晶显示装置。
通过上述工序，可以制造液晶显示装置。因为本实施方式的液晶显示装置使用截止电流少且电特性优良的反交错型薄膜晶体管，所以可以制造对比度高且可见度高的液晶显示装置。
实施方式4
在本实施方式中，以下示出包括实施方式1以及实施方式2所示的薄膜晶体管的发光显示装置作为显示装置的一个方式。在此，说明发光显示装置所包括的像素的结构。图34A表示像素的俯视图的一个方式，而图34B表示对应于图34A中的A-B的像素的截面结构的一个方式。
作为发光装置，在此使用包括利用电致发光的发光元件的显示装置而表示。利用电致发光的发光元件根据发光材料是有机化合物还是无机化合物而被区分。一般地，前者称为有机EL元件，而后者称为无机EL元件。另外，这里，作为薄膜晶体管的制造工序，可以使用实施方式2。
关于有机EL元件，通过将电压施加到发光元件，电子和空穴从一对电极分别注入到包括发光有机化合物的层中，并流过电流。并且，通过那些载流子(电子和空穴)复合，发光有机化合物形成激发态，并且当该激发态返回基态时发光。由于这种机制，这种发光元件被称为电流激发型发光元件。
无机EL元件根据其元件结构，被分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件是具有将发光材料的粒子分散在粘结剂中的发光层的，其发光机制为利用供体能级和受体能级的供体-受体复合型发光。薄膜型无机EL元件具有以电介质层夹住发光层并且它被电极夹住的结构，其发光机制为利用金属离子的内壳层电子跃迁的定域型发光。注意，这里，使用有机EL元件作为发光元件进行说明。另外，虽然使用沟道蚀刻型薄膜晶体管作为用来控制对于第一电极的信号的输入的开关薄膜晶体管、以及用来控制发光元件的驱动的驱动薄膜晶体管，但是可以适当地使用沟道保护型薄膜晶体管。
在图34A及34B中，第一薄膜晶体管74a是用来控制对于第一电极79的信号的输入的开关薄膜晶体管，而第二薄膜晶体管74b相当于用来控制对于发光元件94的电流或电压的供给的驱动薄膜晶体管。
第一薄膜晶体管74a的栅电极连接到用作扫描线的布线51a，源极及漏极中的一方连接到用作信号线的布线71a至71c，并且源极及漏极中的另一方通过布线71d至71f连接到第二薄膜晶体管74b的栅电极51b。第二薄膜晶体管74b的源极及漏极中的一方连接到电源线93a至93c，并且源极及漏极中的另一方通过布线93d至93f连接到显示装置的第一电极79。使用第二薄膜晶体管74b的栅电极、栅极绝缘膜、以及电源线93a构成电容元件96，并且第一薄膜晶体管74a的源极及漏极中的另一方连接到电容元件96。
注意，电容元件96相当于在第一薄膜晶体管74a截止时保持第二薄膜晶体管74b的栅极-源极间电压或栅极-漏极间电压(以下称为栅电压)的电容元件，并不一定需要设置。
在本实施方式中，可以通过使用实施方式1所示的薄膜晶体管来形成第一薄膜晶体管74a及第二薄膜晶体管74b。此外，虽然在此第一薄膜晶体管74a及第二薄膜晶体管74b由n沟道型薄膜晶体管形成，也可以使用n沟道型薄膜晶体管形成第一薄膜晶体管74a且使用p沟道型薄膜晶体管形成第二薄膜晶体管74b。再者，还可以使用p沟道型薄膜晶体管形成第一薄膜晶体管74a及第二薄膜晶体管74b。
在第一薄膜晶体管74a及第二薄膜晶体管74b上形成保护绝缘膜76，在保护绝缘膜76上形成平坦化膜78，形成第一电极79，该第一电极79在形成于平坦化膜78以及保护绝缘膜76中的接触孔连接到布线93f。平坦化膜78优选使用有机树脂如丙烯、聚酰亚胺、聚酰胺等、或者硅氧烷聚合物来形成。在接触孔中，第一电极79具有凹凸，所以设置覆盖该区域且具有开口部的分隔壁91。以在分隔壁91的开口部中与第一电极79接触的方式形成EL层92，以覆盖EL层92的方式形成第二电极93，并且以覆盖第二电极93及分隔壁91的方式形成保护绝缘膜95。
在此，示出顶部发射结构的发光元件94作为发光元件。因为顶部发射结构的发光元件94在第一薄膜晶体管74a、第二薄膜晶体管74b上也可以发光，所以可以增大发光面积。然而，如果EL层92的基底膜具有凹凸，就在该凹凸上膜厚度的分布不均匀，第二电极93及第一电极79短路而导致显示缺陷。因此，优选设置平坦化膜78。
由第一电极79及第二电极93夹住EL层92的区域相当于发光元件94。在图34A所示的像素的情况下，来自发光元件94的光如空心箭头所示发射到第二电极93一侧。
用作阴极的第一电极79只要是功函数小且反射光的导电膜，就可以使用已知的材料。例如，优选使用Ca、Al、CaF、MgAg、AlLi等。EL层92既可以由单层构成，又可以由多个层的叠层构成。在由多个层构成的情况下，在第一电极79上按顺序层叠电子注入层、电子传输层、发光层、空穴传输层、空穴注入层。注意，不需要一定设置所有的这些层。用作阳极的第二电极93使用透过光的透光导电材料而形成，例如也可以使用具有透光性的导电膜如含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物、ITO、铟锌氧化物、添加有氧化硅的铟锡氧化物等。
在此，示出从与衬底相反一侧的面取出发光的顶部发射结构的发光元件，但是可以适当地应用从衬底一侧的面取出发光的底部发射结构的发光元件、从衬底一侧及与衬底相反一侧取出发光的双面发射结构的发光元件。
此外，虽然在此，说明了有机EL元件作为发光元件，但是也可以设置无机EL元件作为发光元件。
注意，虽然在本实施方式中示出控制发光元件的驱动的薄膜晶体管(驱动薄膜晶体管)和发光元件电连接的一例，但是也可以采用在驱动薄膜晶体管和发光元件之间连接有电流控制薄膜晶体管的结构。
通过上述工序，可以制造发光显示装置。本实施方式的发光装置使用截止电流少且电特性优良的反交错型薄膜晶体管，所以可以制造对比度高且可见度高的发光显示装置。
实施方式5
接着，以下示出本发明的显示装置的一个方式的显示面板的结构。
在图35A中示出另外仅形成信号线驱动电路6013且与形成在衬底6011上的像素部6012连接的显示面板的方式。像素部6012及扫描线驱动电路6014使用在实施方式1以及实施方式2中所示的薄膜晶体管而形成。通过由其场效应迁移率高于将微晶半导体膜用于沟道形成区的薄膜晶体管的晶体管形成信号线驱动电路，可以使其驱动频率被要求高于扫描线驱动电路的驱动频率的信号线驱动电路的工作稳定。注意，信号线驱动电路6013可以为将单晶半导体用于沟道形成区的晶体管、将多晶半导体用于沟道形成区的薄膜晶体管、或将SOI用于沟道形成区的晶体管。电源的电位、各种信号等通过FPC6015分别供给给像素部6012、信号线驱动电路6013、扫描线驱动电路6014。再者，还可以在信号线驱动电路6013和FPC6015之间、或者在信号线驱动电路6013和像素部6012之间设置保护电路。保护电路由选自在实施方式1中所示的薄膜晶体管、二极管、电阻元件以及电容元件等中的一种或多种元件构成。此外，作为二极管，也可以使用对于实施方式1或2所示的薄膜晶体管进行二极管连接而成的二极管。
注意，也可以将信号线驱动电路及扫描线驱动电路都形成在与像素部相同的衬底上。
此外，在另外形成驱动电路的情况下，不一定需要将形成有驱动电路的衬底贴合到形成有像素部的衬底上，也可以如贴合到FPC上。在图35B中表示另外仅形成信号线驱动电路6023且与形成在衬底6021上的像素部6022及扫描线驱动电路6024连接的显示装置面板的方式。像素部6022及扫描线驱动电路6024通过使用将微晶半导体膜用于沟道形成区的薄膜晶体管而形成。信号线驱动电路6023通过FPC6025连接到像素部6022。电源的电位、各种信号等通过FPC6025分别供给给像素部6022、信号线驱动电路6023、扫描线驱动电路6024。再者，也可以在信号线驱动电路6023及FPC6025之间、或者在信号线驱动电路6023及像素部6022之间设置保护电路。
另外，也可以使用将微晶半导体膜用于沟道形成区的薄膜晶体管在与像素部相同的衬底上，仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分，另外形成其他部分且使它与像素部电连接。在图35C中表示将信号线驱动电路所具有的模拟开关6033a形成在与像素部6032、扫描线驱动电路6034相同的衬底6031上，并且将信号线驱动电路所具有的移位寄存器6033b另外形成在不同的衬底上，而彼此贴合的显示装置面板的方式。像素部6032及扫描线驱动电路6034使用将微晶半导体膜用于沟道形成区的薄膜晶体管而形成。信号线驱动电路所具有的移位寄存器6033b通过FPC6035连接到像素部6032。电源的电位、各种信号等通过FPC6035分别供给给像素部6032、信号线驱动电路、扫描线驱动电路6034。再者，也可以在信号线驱动电路及FPC6035之间、或者在信号线驱动电路及像素部6032之间设置保护电路。
如图35A至35C所示，可以在与像素部相同的衬底上，使用将微晶半导体膜用于沟道形成区域的薄膜晶体管而形成在本实施方式的显示装置的驱动电路的一部分或全部。
注意，对另外形成的衬底的连接方法没有特别的限制，可以使用已知的COG方法、引线键合方法、或TAB方法等。此外，连接的位置只要是能够电连接，就不限于图35A至35C所示的位置。另外，也可以另外形成控制器、CPU、存储器等而连接。
注意，在本发明中使用的信号线驱动电路包括移位寄存器和模拟开关。或者，在移位寄存器和模拟开关的基础上，还可以包括缓冲器、电平转移器、源极跟随器等其他电路。另外，不需要一定设置移位寄存器和模拟开关，例如即可以使用像译码器电路那样的可以选择信号线的其他电路代替移位寄存器，又可以使用锁存器等代替模拟开关。
实施方式6
通过本发明而得到的显示装置等，可以使用于有源矩阵型显示装置面板。就是说，可以在将这些都组装到显示部的所有的电子设备中实施本发明。
作为这种电子设备，可以举出影像拍摄装置如摄像机和数字照相机等、头戴式显示器(护目镜型显示器)、汽车导航、投影机、汽车音响、个人计算机、便携式信息终端(移动计算机、手机或电子书籍等)等。图36A至36D示出其一例。
图36A表示电视装置。如图36A所示，可以将显示面板组装在框体中来完成电视装置。由显示面板形成主画面2003，作为其他附属器件还具有扬声器部分2009、操作开关等。如上所述，可以完成电视装置。
如图36A所示，在框体2001中组装有利用了显示元件的显示用面板2002，并且可以由接收机2005接收普通的电视广播，而且通过调制解调器2004连接到有线或无线方式的通讯网络，从而还可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间，或者在接收者之间)的信息通讯。电视装置的操作可以由组装在框体中的开关或另外形成的遥控装置2006进行，并且该遥控装置2006也可以设置有显示输出信息的显示部2007。
另外，电视装置还可以附加有如下结构：除了主画面2003以外，使用第二显示用面板形成辅助画面2008、以及显示频道或音量等。在这种结构中，也可以利用液晶显示面板形成主画面2003，并且利用发光显示面板形成辅助画面。另外，为了优先低耗电量化，也可以采用如下结构：利用发光显示面板形成主画面2003，利用发光显示面板形成辅助画面2008，并且辅助画面2008能够点亮和熄灭。
图37是电视装置的主要结构的框图。像素部921形成在显示面板900上。也可以采用COG方式将信号线驱动电路922和扫描线驱动电路923安装在显示面板900上。
作为其它外部电路的结构，在图像信号的输入一侧具有图像信号放大电路925、图像信号处理电路926、控制电路927等。其中，该图像信号放大电路925放大调谐器924所接收的信号中的图像信号，图像信号处理电路926将从图像信号放大电路925输出的信号转换成对应于红、绿和蓝各种颜色的颜色信号，该控制电路927将该图像信号转换成驱动器IC输入规格。控制电路927将信号分别输出到扫描线一侧和信号线一侧。在进行数字驱动的情况下，可以采用如下结构：在信号线一侧设置信号分割电路928，并将输入数字信号划分成m个而供给。
由调谐器924接收的信号中的音频信号被发送到音频信号放大电路929，且其输出经过音频信号处理电路930供给到扬声器933。控制电路931从输入部932接收接收站(接收频率)或音量的控制信息，并将信号传送到调谐器924、音频信号处理电路930。
当然，本发明不局限于电视装置，还可以应用于各种用途如个人计算机的监视器、火车站或机场等中的信息显示屏、街头上的广告显示屏等大面积显示媒体。
通过在主画面2003、辅助画面2008中应用上述实施方式所说明的显示装置，可以提高电视装置的量产性。
在图36B中所示的便携式计算机包括主体2401、显示部2402等。通过在显示部2402中应用上述实施方式所说明的显示装置，可以提高便携式计算机的量产性。
图36C是桌上照明器具，包括照明部分2501、灯罩2502、可变臂2503、支柱2504、台2505和电源2506。通过对照明部分2501使用上述实施方式的发光装置来制造桌上照明器具。注意，照明器具包括固定到天花板上的照明器具、壁挂型照明器具等。通过应用上述实施方式所示的显示装置，可以提高量产性，从而可以提供廉价的桌上照明器具。
图38A至38C是应用有本发明的智能手机(Smartphone)的一个例子，图38A是平面图，图38B是后视图，图38C是滑动两个外壳时的平面图。智能手机(Smartphone)由外壳1001以及1002两个外壳构成。智能手机(Smartphone)具有手机和便携式信息终端双方的功能，且内置有计算机，除了进行声音对话外还可以处理各种各样的数据，即所谓的智能手机(Smartphone)。
智能手机(Smartphone)由外壳1001以及1002两个外壳构成。在外壳1001中备有显示部1101、扬声器1102、麦克风1103、操作键1104、定位装置1105、正面相机用透镜1106、外部连接端子用插口1107、以及耳机端子1108等，在外壳1002中备有键盘1201、外部储存器插槽1202、背面相机1203、灯1204等并由其构成。此外，天线内置在外壳1001内。
此外，在上述构成的基础上，还可以内置有非接触IC芯片、小型储存器件等。
滑动相重合的外壳1001和外壳1002(如图38A所示)，则其如图38C那样展开。作为显示部1101，可以将上述实施方式中所示的显示装置安装在其中，且根据使用方式显示方向适当地变化。由于在与显示部1101相同的一面上备有正面相机用透镜1106，所以可以进行视频通话。此外，将显示部1101用作取景器，使用背面相机以及灯1204可以进行静态图像以及动态图像的摄影。
扬声器1102以及麦克风1103不仅能够用于声音通话，还可以用于如视频通话、录音、再现等的用途。操作键1104可以进行电话的拨打和接收、电子邮件等的简单的信息输入、画面的翻滚、指针移动等。
此外，例如用于文件的作成、用作便携式信息终端等，当处理的信息较多时，使用键盘1201较方便。再者，当相重合的外壳1001和外壳1002(图38A)滑动如图38C那样展开，可以用于便携式信息终端时，可以使用键盘1201和定位装置1105顺利地进行操作。外部连接端子用插口1107可以与AC适配器以及USB电缆等的各种电缆连接，而可以进行充电以及与个人电子计算机等的信息通信。此外，通过对外部储存器接口1202插入记录介质可以进一步应对大量的信息存储以及移动。
外壳1002的背面(图38B)上备有背面相机1203以及灯1204，显示部1101用作取景器可以进行静态图像以及动态图像的摄影。
此外，在上述功能结构的基础上，还可以备有红外线通信功能、USB接口、数字电视(one-seg)接收功能、非接触IC芯片、耳机插头等。
通过使用上述实施方式所示的显示装置，可以提高手机的量产性。
实施例1
下面，通过利用SIMS测定当在玻璃衬底上形成栅极绝缘膜并利用含有成为供体的杂质元素的气体之一的磷化氢进行吹洗处理之后形成微晶硅膜时的磷的峰值浓度而得到的结果。
在如下成膜条件下，在0.7mm厚的玻璃衬底上利用等离子体CVD法形成厚度为100nm的氧氮化硅膜：RF电源频率为13.56MHz，RF电源的功率为50W，成膜温度为280℃，硅烷的流量和一氧化二氮的流量分别为30sccm、1200sccm，并且压力为40Pa。
接着，将包括磷化氢的气体引入于反应室内，进行吹洗处理。以下示出此时的条件。
(条件1)
0.1％PH3(Ar稀释)的流量500sccm
(条件2)
SiH4的流量100sccm，0.5％ PH3(H2稀释)的流量170sccm
(条件3)
SiH4的流量100sccm，H2的流量153sccm，0.5％PH3/H2的流量17sccm
接着，在如下成膜条件下，在栅极绝缘膜上利用等离子体CVD法形成厚度为50nm的微晶硅膜：RF电源功率为13.56MHz，RF电源的功率为50W，成膜温度为280℃，硅烷的流量和氢的流量分别为10sccm、1500sccm，并且压力为280Pa。
从反应室搬出衬底，利用氟自由基清洗反应室内之后，再度将衬底搬入于反应室中。
接着，在如下成膜条件下，在微晶硅膜上利用等离子体CVD法形成厚度为100nm的非晶硅膜作为缓冲层：RF电源频率为13.56MHz，RF电源的功率为60W，成膜温度为280℃，硅烷的流量和氢的流量分别为280sccm、300sccm，并且压力为170Pa。图39表示：此时的在条件1至条件3下进行吹洗处理的各衬底中，从衬底表面向深度方向的利用SIMS进行测定而得到的结果。注意，在这里使用测定点的前后各三个点(即七个点)的平均值示意性地表示近似的曲线。
在图39中，纵轴表示磷的浓度(atoms/cm3)，而横轴表示对样品蚀刻的深度(nm)。此外，直到大约70nm至80nm的深度是用作缓冲层的非晶硅膜，直到大约80nm至130nm的深度是微晶硅膜，直到大约130nm至220nm的深度是用作栅极绝缘膜的氧氮化硅膜。
在图39中，以下示出微晶硅膜中的磷的浓度。这里，直到大约80nm至115nm的深度的层用作微晶硅膜，以下示出该区域的磷的浓度。注意，当深度为大约115nm至130nm附近时，受到微晶硅膜及氧氮化硅膜的界面的影响，可以观察到硅的二次离子强度有异常，所以不对该区域的浓度进行考虑。
·条件1的样品...9.94×1016atoms/cm3至1.58×1018atoms/cm3
·条件2的样品...1.89×1017atoms/cm3至2.56×1018atoms/cm3
·条件3的样品...3.17×1016atoms/cm3至1.74×1017atoms/cm3
另外，示出在各样品中，在通过深度为80nm附近的浓度和深度为115nm附近的浓度的直线中，浓度变化(降低)一位时的膜厚度的比例(Δ膜厚度/log(Δ浓度))的绝对值。
·条件1的样品...31nm/dec
·条件2的样品...33nm/dec
·条件3的样品...50nm/dec
根据以上所述，在进行磷化氢吹洗处理之后，通过形成微晶硅膜可以形成含有磷的微晶硅膜。此外，还可知微晶硅膜中的磷的浓度从栅极绝缘膜一侧开始至形成有缓冲层的一侧的表面减少。
实施例2
以下示出通过利用SIMS测定当在玻璃衬底上形成含有成为供体的杂质元素的磷的栅极绝缘膜之后形成微晶硅膜时的磷的峰值浓度而得到的结果。在此，在包括磷的条件下形成氧氮化硅膜作为第一栅极绝缘膜，并形成氧氮化硅膜作为第二栅极绝缘膜。
在如下成膜条件下，在0.7mm的玻璃衬底上利用等离子体CVD法形成厚度为10nm的包括磷的氧氮化硅膜作为第一栅极绝缘膜：RF电源频率为13.56MHz，RF电源的功率为50W，成膜温度为280℃，并且压力为40Pa。此外，以下示出此时的原料气体的流量条件。
(条件4)
SiH4的流量30sccm，N2O的流量1200sccm，0.5％ PH3(H2稀释)的流量60sccm
(条件5)
SiH4的流量30sccm，N2O的流量1200sccm，0.5％ PH3(H2稀释)的流量6sccm
接着，在第一栅极绝缘膜上形成第二栅极绝缘膜。此时，在如下成膜条件下，在玻璃衬底上利用等离子体CVD法形成厚度为100nm的氧氮化硅膜：RF电源频率为13.56MHz，RF电源的功率为50W，成膜温度为280℃，硅烷的流量和一氧化二氮的流量分别为30sccm、1200sccm，并且压力为40Pa。
接着，在如下微晶硅膜的成膜条件下，在栅极绝缘膜上利用等离子体CVD法形成厚度为50nm的微晶硅膜：RF电源频率为13.56MHz，RF电源的功率为50W，成膜温度为280℃，硅烷的流量和氢的流量分别为10sccm、1500sccm，并且压力为280Pa。
从反应室搬出衬底，利用氟自由基清洗反应室内之后，再度将衬底搬入于反应室中。
接着，在如下成膜条件下，在微晶硅膜上利用等离子体CVD法形成厚度为100nm的非晶硅膜作为缓冲层：RF电源频率为13.56MHz，RF电源的功率为60W，成膜温度为280℃，硅烷的流量和氢的流量分别为280sccm、300sccm，并且压力为170Pa。图40表示：此时的在条件4及条件5下形成第一栅极绝缘膜的各衬底中，从衬底表面向深度方向的利用SIMS进行测定而得到的结果。注意，在这里使用测定点的前后各三个点(即七个点)的平均值示意性地表示近似的曲线。
在图40中，纵轴表示磷的浓度(atoms/cm3)，而横轴表示对样品蚀刻的深度(nm)。此外，直到大约80nm至85nm的深度是用作缓冲层的非晶硅膜，直到大约80nm至130nm的深度是微晶硅膜，且直到大约130nm至220nm的深度是用作栅极绝缘膜的氧氮化硅膜。
在图40中，以下示出微晶硅膜中的磷的浓度。这里，直到大约85nm至115nm的深度的层用作微晶硅膜，以下示出该区域的磷的浓度。注意，当深度为大约115nm至130nm附近时，受到微晶硅膜及氧氮化硅膜的界面的影响可以观察到硅的二次离子强度有异常，所以不对该区域的浓度进行考虑。
·条件4的样品...7.17×1016atoms/cm3至6.72×1017atoms/cm3
·条件5的样品...4.24×1016atoms/cm3至1.82×1017atoms/cm3
另外，示出在各样品中，在通过深度为85nm附近的浓度和深度为120nm附近的浓度的直线中，浓度变化(降低)一位时的膜厚度的比例(Δ膜厚度/log(Δ浓度))的绝对值。
·条件4的样品...38nm/dec
·条件5的样品...58nm/dec
在图40中，因为利用硅标准样品制定分量，所以不能对氧氮化硅膜中的准确的磷的浓度进行测定，但是根据峰值的形状可以预料是否包含有磷。也在200nm至230nm的深度中，由于有磷浓度的大峰值，所以可知在与微晶硅膜相分离的栅极绝缘膜中包含磷。
根据以上所述可知：通过在形成包含有磷的栅极绝缘膜之后，形成微晶硅膜，在栅极绝缘膜及微晶硅膜中也包含磷。就是说，可以形成包含有磷的栅极绝缘膜以及微晶硅膜。此外，还可知微晶硅膜中的磷的浓度从栅极绝缘膜一侧至形成有缓冲层的一侧的表面减少。
实施例3
图41示出利用SIMS，对当在等离子体CVD装置的反应室内预涂保护膜之后，将玻璃衬底引入于反应室内，形成第一栅极绝缘膜、第二栅极绝缘膜、微晶硅膜、以及用作缓冲层的非晶硅膜时的磷的峰值浓度进行测定而得到的结果。在此，形成氮化硅膜作为第一栅极绝缘膜，而形成氧氮化硅膜作为第二栅极绝缘膜。
在反应室内预涂保护膜。以下示出此时的条件。
(条件6)
作为保护膜，形成包含磷的非晶硅膜。将此时的成膜条件设定为如下，在反应室的内墙上形成厚度为50nm的包含磷的非晶硅膜：RF电源频率为13.56MHz，RF电源的功率为60W，并且压力为170Pa。此外，以下示出此时的原料气体的流量条件。
SiH4的流量100sccm，0.5％ PH3(H2稀释)的流量170sccm
(条件7)
作为保护膜，层叠氮化硅膜、氧氮化硅膜、以及非晶硅膜。将此时的成膜条件设定为如下，在反应室的内墙上形成厚度为110nm的氮化硅膜：RF电源频率为13.56MHz，RF电源的功率为370W，硅烷流量、氢流量、氮流量、氨流量分别为10sccm、500sccm、550sccm、140sccm，并且压力为100Pa。此外，在如下成膜条件下，在氮化硅膜上利用等离子体CVD法形成厚度为110nm的氧氮化硅膜：RF电源频率为13.56MHz，RF电源的功率为50W，成膜温度为280℃，硅烷的流量和一氧化二氮的流量分别为30sccm、1200sccm，并且压力为40Pa。此外，在如下成膜条件下，在氧氮化硅膜上利用等离子体CVD法形成厚度为200nm的非晶硅膜：RF电源频率为13.56MHz，RF电源的功率为120W，成膜温度为280℃，硅烷的流量为300sccm，并且压力为170Pa。
接着，在将衬底搬入于反应室内之后，在如下第一栅极绝缘膜的成膜条件下，在0.7mm的玻璃衬底上利用等离子体CVD法形成厚度为100nm的氮化硅膜：RF电源频率为13.56MHz，RF电源的功率为370W，成膜温度为280℃，硅烷流量、氢流量、氮流量、氨流量分别为10sccm、500sccm、550sccm、140sccm，并且压力为100Pa。
接着，在第一栅极绝缘膜上形成第二栅极绝缘膜。此时，在如下成膜条件下，在玻璃衬底上利用等离子体CVD法形成厚度为100nm的氧氮化硅膜：RF电源频率为13.56MHz，RF电源的功率为50W，成膜温度为280℃，硅烷的流量和一氧化二氮的流量分别为30sccm、1200sccm，并且压力为40Pa。
接着，在如下微晶硅膜的成膜条件下，在栅极绝缘膜上利用等离子体CVD法形成厚度为50nm的微晶硅膜：RF电源频率为13.56MHz，RF电源的功率为50W，成膜温度为280℃，硅烷的流量和氢的流量分别为10sccm、1500sccm，并且压力为280Pa。
从反应室搬出衬底，利用氟自由基清洗反应室内之后，再度将衬底搬入于反应室中。
接着，在如下成膜条件下，在微晶硅膜上利用等离子体CVD法形成厚度为100nm的非晶硅膜作为缓冲层：RF电源频率为13.56MHz，RF电源的功率为60W，成膜温度为280℃，硅烷气体的流量和氢的流量分别为280sccm、300sccm，并且压力为170Pa。图41表示：此时的在条件6及条件7下在反应室上预涂的各衬底中，从衬底表面向深度方向的利用SIMS进行测定而得到的结果。注意，在这里使用测定点的前后各三个点(即七个点)的平均值示意性地表示近似的曲线。
在图41中，纵轴表示磷的浓度(atoms/cm3)，而横轴表示对样品蚀刻的深度(nm)。此外，直到大约85nm的深度是用作缓冲层的非晶硅膜，直到大约85nm至135nm的深度是微晶硅膜，直到大约135nm至220nm的深度是用作栅极绝缘膜的氧氮化硅膜。
在图41中，以下示出微晶硅膜中的磷的浓度。这里，直到大约85nm至122nm的深度的层用作微晶硅膜，以下示出该区域的磷的浓度。注意，当深度为大约122nm至135nm附近时，受到微晶硅膜及氧氮化硅膜的界面的影响可以观察到硅的二次离子强度有异常，所以不对该区域的浓度进行考虑。
·条件6的样品...6.09×1016atoms/cm3至1.29×1017atoms/cm3
·条件7的样品...2.30×1016atoms/cm3至5.94×1016atoms/cm3
另外，示出在各样品中，在通过深度为85nm附近的浓度和深度为122nm附近的浓度的直线中，浓度变化(降低)一位时的膜厚度的比例(Δ膜厚度/log(Δ浓度))的绝对值。
·条件6的样品...114nm/dec
·条件7的样品...90nm/dec
根据以上所述可以知道：通过在等离子体CVD装置的反应室内预涂包含磷的非晶硅膜作为保护膜之后，形成栅极绝缘膜、以及微晶硅膜，在微晶硅膜中包含磷。此外，可知通过在等离子体CVD装置的反应室内预涂非晶硅膜作为保护膜之后，通过形成栅极绝缘膜以及微晶硅膜，在微晶硅膜中也含有磷。可以认为这是由于在预涂非晶硅膜作为保护膜之前，在同一反应室内中流过的磷化氢的残留物混入在保护膜中，其结果微晶硅膜中含有磷。此外，还可知微晶硅膜中的磷的浓度从栅极绝缘膜一侧至形成有缓冲层的一侧的表面减少。
本说明书根据2007年11月01日在日本专利局受理的日本专利申请编号2007-284717而制作，所述申请内容包括在本说明书中。
Claims (21)
1.一种薄膜晶体管，包括：
形成在栅电极上的栅极绝缘膜；
形成在所述栅极绝缘膜上的含有成为供体的杂质元素的微晶半导体膜；
形成在所述含有成为供体的杂质元素的微晶半导体膜上的一对缓冲层；
形成在所述一对缓冲层上的含有赋予一种导电型的杂质元素的一对半导体膜；以及
形成在所述含有赋予一种导电型的杂质元素的一对半导体膜上的布线，
其中，在所述微晶半导体膜中的所述成为供体的杂质元素的浓度从所述栅极绝缘膜一侧至所述一对缓冲层一侧降低。
2.根据权利要求1所述的薄膜晶体管，其中所述成为供体的杂质元素的浓度的峰值位于所述栅极绝缘膜和所述微晶半导体膜的界面或其附近。
3.根据权利要求1所述的薄膜晶体管，在所述含有成为供体的杂质元素的微晶半导体膜和所述一对缓冲层之间还包括不含有其浓度高于二次离子质谱分析法(SIMS)的检测限度的所述成为供体的杂质元素的微晶半导体膜。
4.根据权利要求1所述的薄膜晶体管，其中形成含有所述成为供体的杂质元素的栅极绝缘膜而代替所述栅极绝缘膜。
5.根据权利要求1所述的薄膜晶体管，其中根据二次离子质谱分析法(SIMS)得出的所述微晶半导体膜中的所述成为供体的杂质元素的峰值浓度为6×1015atoms/cm3以上且3×1018atoms/cm3以下。
6.根据权利要求1所述的薄膜晶体管，其中所述成为供体的杂质元素为磷、砷、或锑。
7.根据权利要求1所述的薄膜晶体管，其中所述一对缓冲层不含有其浓度高于二次离子质谱分析法(SIMS)的检测限度的所述成为供体的杂质元素。
8.一种薄膜晶体管，包括：
形成在栅电极上的栅极绝缘膜；
形成在所述栅极绝缘膜上的含有成为供体的杂质元素的微晶半导体膜；
形成在所述含有成为供体的杂质元素的微晶半导体膜上的一对缓冲层；
形成在所述一对缓冲层上的含有赋予一种导电型的杂质元素的一对半导体膜；以及
形成在所述含有赋予一种导电型的杂质元素的一对半导体膜上的布线，
其中，在所述微晶半导体膜中的所述成为供体的杂质元素的浓度以5nm/dec至120nm/dec的倾斜度从所述栅极绝缘膜一侧至所述一对缓冲层一侧降低。
9.根据权利要求8所述的薄膜晶体管，其中所述成为供体的杂质元素的浓度的峰值位于所述栅极绝缘膜和所述微晶半导体膜的界面或其附近。
10.根据权利要求8所述的薄膜晶体管，在所述含有成为供体的杂质元素的微晶半导体膜和所述一对缓冲层之间还包括不含有其浓度高于二次离子质谱分析法(SIMS)的检测限度的所述成为供体的杂质元素的微晶半导体膜。
11.根据权利要求8所述的微晶半导体膜，其中形成含有所述成为供体的杂质元素的栅极绝缘膜而代替所述栅极绝缘膜。
12.根据权利要求8所述的微晶半导体膜，其中根据二次离子质谱分析法(SIMS)得出的所述微晶半导体膜中的所述成为供体的杂质元素的峰值浓度为6×1015atoms/cm3以上且3×1018atoms/cm3以下。
13.根据权利要求8所述的薄膜晶体管，其中所述成为供体的杂质元素为磷、砷、或锑。
14.根据权利要求8所述的薄膜晶体管，其中所述一对缓冲层不含有其浓度高于二次离子质谱分析法(SIMS)的检测限度的所述成为供体的杂质元素。
15.一种有源矩阵型显示装置，包括：
薄膜晶体管；以及
电连接到所述薄膜晶体管的像素电极，
所述薄膜晶体管，包括：
形成在栅电极上的栅极绝缘膜；
形成在所述栅极绝缘膜上的含有成为供体的杂质元素的微晶半导体膜；
形成在所述含有成为供体的杂质元素的微晶半导体膜上的一对缓冲层；
形成在所述一对缓冲层上的含有赋予一种导电型的杂质元素的一对半导体膜；以及
形成在所述含有赋予一种导电型的杂质元素的一对半导体膜上的布线，
其中在所述微晶半导体膜中的所述成为供体的杂质元素的浓度从所述栅极绝缘膜一侧至所述一对缓冲层一侧降低。
16.根据权利要求15所述的有源矩阵型显示装置，其中所述成为供体的杂质元素的浓度的峰值位于所述栅极绝缘膜和所述微晶半导体膜的界面或其附近。
17.根据权利要求15所述的有源矩阵型显示装置，在所述含有成为供体的杂质元素的微晶半导体膜和所述一对缓冲层之间还包括不含有其浓度高于二次离子质谱分析法(SIMS)的检测限度的所述成为供体的杂质元素的微晶半导体膜。
18.根据权利要求15所述的有源矩阵型显示装置，其中形成含有所述成为供体的杂质元素的栅极绝缘膜而代替所述栅极绝缘膜。
19.根据权利要求15所述的有源矩阵型显示装置，其中根据二次离子质谱分析法(SIMS)得出的所述微晶半导体膜中的所述成为供体的杂质元素的峰值浓度为6×1015atoms/cm3以上且3×1018atoms/cm3以下。
20.根据权利要求15所述的有源矩阵型显示装置，其中所述成为供体的杂质元素为磷、砷、或锑。
21.根据权利要求15所述的有源矩阵型显示装置，其中所述一对缓冲层不含有其浓度高于二次离子质谱分析法(SIMS)的检测限度的所述成为供体的杂质元素。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007284717 | 2007-11-01 | ||
| JP2007284717 | 2007-11-01 | ||
| JP2007-284717 | 2007-11-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101425544A true CN101425544A (zh) | 2009-05-06 |
| CN101425544B CN101425544B (zh) | 2012-12-05 |
Family
ID=40587200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101739316A Expired - Fee Related CN101425544B (zh) | 2007-11-01 | 2008-10-31 | 薄膜晶体管以及包括薄膜晶体管的显示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8304779B2 (zh) |
| JP (1) | JP5311955B2 (zh) |
| CN (1) | CN101425544B (zh) |
| TW (1) | TWI446543B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104766859A (zh) * | 2015-04-28 | 2015-07-08 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及其结构 |
| WO2020006978A1 (zh) * | 2018-07-02 | 2020-01-09 | 惠科股份有限公司 | 一种薄膜晶体管及其制造方法、以及显示面板 |
| CN113109415A (zh) * | 2021-03-26 | 2021-07-13 | 南昌大学 | 一种适用于二次离子质谱分析的多层膜界面位置表征方法 |
| US11670646B2 (en) | 2020-07-20 | 2023-06-06 | Boe Technology Group Co., Ltd. | Display substrate, preparation method thereof and display device |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5311957B2 (ja) * | 2007-10-23 | 2013-10-09 | 株式会社半導体エネルギー研究所 | 表示装置及びその作製方法 |
| JP5436017B2 (ja) * | 2008-04-25 | 2014-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR101602252B1 (ko) * | 2008-06-27 | 2016-03-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 트랜지스터, 반도체장치 및 전자기기 |
| CN103730515B (zh) * | 2009-03-09 | 2016-08-17 | 株式会社半导体能源研究所 | 半导体器件 |
| DE102009025971A1 (de) * | 2009-06-15 | 2010-12-16 | Aixtron Ag | Verfahren zum Einrichten eines Epitaxie-Reaktors |
| KR101291395B1 (ko) * | 2009-06-30 | 2013-07-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제조 방법 |
| CN102576677B (zh) | 2009-09-24 | 2015-07-22 | 株式会社半导体能源研究所 | 半导体元件及其制造方法 |
| WO2011043163A1 (en) | 2009-10-05 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| EP2494601A4 (en) | 2009-10-30 | 2016-09-07 | Semiconductor Energy Lab | SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR |
| WO2011055644A1 (en) * | 2009-11-06 | 2011-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8598586B2 (en) * | 2009-12-21 | 2013-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof |
| KR101836067B1 (ko) * | 2009-12-21 | 2018-03-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 트랜지스터와 그 제작 방법 |
| JP5752447B2 (ja) | 2010-03-15 | 2015-07-22 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2012004471A (ja) * | 2010-06-21 | 2012-01-05 | Toshiba Corp | 半導体装置及びその製造方法 |
| CN102386072B (zh) * | 2010-08-25 | 2016-05-04 | 株式会社半导体能源研究所 | 微晶半导体膜的制造方法及半导体装置的制造方法 |
| TWI538218B (zh) * | 2010-09-14 | 2016-06-11 | 半導體能源研究所股份有限公司 | 薄膜電晶體 |
| US8338240B2 (en) | 2010-10-01 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing transistor |
| US8828859B2 (en) * | 2011-02-11 | 2014-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming semiconductor film and method for manufacturing semiconductor device |
| JP5832780B2 (ja) | 2011-05-24 | 2015-12-16 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
| CN102646676B (zh) * | 2011-11-03 | 2015-06-10 | 京东方科技集团股份有限公司 | 一种tft阵列基板 |
| CN103531639B (zh) * | 2013-10-22 | 2016-09-07 | 合肥京东方光电科技有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
Family Cites Families (63)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56122123A (en) | 1980-03-03 | 1981-09-25 | Shunpei Yamazaki | Semiamorphous semiconductor |
| USRE34658E (en) | 1980-06-30 | 1994-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device of non-single crystal-structure |
| JPS5892217A (ja) | 1981-11-28 | 1983-06-01 | Semiconductor Energy Lab Co Ltd | 半導体装置作製方法 |
| JPS60160170A (ja) | 1984-01-31 | 1985-08-21 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
| JPS6262073A (ja) | 1985-09-11 | 1987-03-18 | Ishikawajima Harima Heavy Ind Co Ltd | ポペツト弁の温度制御装置 |
| JPS6267872A (ja) | 1985-09-20 | 1987-03-27 | Toshiba Corp | 非晶質シリコン薄膜トランジスタ |
| JPS63258072A (ja) | 1987-04-15 | 1988-10-25 | Nec Corp | 電界効果トランジスタ |
| JP2650946B2 (ja) | 1988-03-04 | 1997-09-10 | 株式会社日立製作所 | 薄膜電界効果素子 |
| JPH0253941A (ja) | 1988-08-17 | 1990-02-22 | Tsudakoma Corp | 織機の運転装置 |
| US5221631A (en) | 1989-02-17 | 1993-06-22 | International Business Machines Corporation | Method of fabricating a thin film transistor having a silicon carbide buffer layer |
| JP2839529B2 (ja) | 1989-02-17 | 1998-12-16 | 株式会社東芝 | 薄膜トランジスタ |
| EP0459763B1 (en) | 1990-05-29 | 1997-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin-film transistors |
| US5514879A (en) | 1990-11-20 | 1996-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Gate insulated field effect transistors and method of manufacturing the same |
| US5849601A (en) | 1990-12-25 | 1998-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| US7115902B1 (en) | 1990-11-20 | 2006-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| KR950013784B1 (ko) | 1990-11-20 | 1995-11-16 | 가부시키가이샤 한도오따이 에네루기 겐큐쇼 | 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터 |
| JP2791422B2 (ja) | 1990-12-25 | 1998-08-27 | 株式会社 半導体エネルギー研究所 | 電気光学装置およびその作製方法 |
| US7098479B1 (en) | 1990-12-25 | 2006-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| US7576360B2 (en) | 1990-12-25 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device which comprises thin film transistors and method for manufacturing the same |
| JPH05226656A (ja) | 1992-02-13 | 1993-09-03 | Hitachi Ltd | 薄膜半導体装置及びその製造方法 |
| JP3497198B2 (ja) | 1993-02-03 | 2004-02-16 | 株式会社半導体エネルギー研究所 | 半導体装置および薄膜トランジスタの作製方法 |
| US5843225A (en) | 1993-02-03 | 1998-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating semiconductor and process for fabricating semiconductor device |
| US6835523B1 (en) | 1993-05-09 | 2004-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Apparatus for fabricating coating and method of fabricating the coating |
| JPH06326312A (ja) | 1993-05-14 | 1994-11-25 | Toshiba Corp | アクティブマトリクス型表示装置 |
| US5932302A (en) | 1993-07-20 | 1999-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating with ultrasonic vibration a carbon coating |
| TW303526B (zh) | 1994-12-27 | 1997-04-21 | Matsushita Electric Ind Co Ltd | |
| JPH08201851A (ja) | 1995-01-31 | 1996-08-09 | Sharp Corp | アクティブマトリクス基板 |
| JP2833545B2 (ja) | 1995-03-06 | 1998-12-09 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3907726B2 (ja) | 1995-12-09 | 2007-04-18 | 株式会社半導体エネルギー研究所 | 微結晶シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法 |
| KR100257158B1 (ko) | 1997-06-30 | 2000-05-15 | 김영환 | 박막 트랜지스터 및 그의 제조 방법 |
| JPH11177094A (ja) * | 1997-12-08 | 1999-07-02 | Advanced Display Inc | 半導体薄膜トランジスタおよび該半導体薄膜トランジスタを含む半導体薄膜トランジスタアレイ基板 |
| US6909114B1 (en) * | 1998-11-17 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having LDD regions |
| JP2000277439A (ja) | 1999-03-25 | 2000-10-06 | Kanegafuchi Chem Ind Co Ltd | 結晶質シリコン系薄膜のプラズマｃｖｄ方法およびシリコン系薄膜光電変換装置の製造方法 |
| JP2001217424A (ja) | 2000-02-03 | 2001-08-10 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタおよびそれを用いた液晶表示装置 |
| US7071037B2 (en) | 2001-03-06 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2004014958A (ja) | 2002-06-11 | 2004-01-15 | Fuji Electric Holdings Co Ltd | 薄膜多結晶太陽電池とその製造方法 |
| TW571342B (en) | 2002-12-18 | 2004-01-11 | Au Optronics Corp | Method of forming a thin film transistor |
| EP1445802A1 (en) | 2003-02-06 | 2004-08-11 | Centre National De La Recherche Scientifique (Cnrs) | Transistor for active matrix display, a display unit comprising the said transistor and a method for producing said transistor |
| JP4748954B2 (ja) | 2003-07-14 | 2011-08-17 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US7365361B2 (en) | 2003-07-23 | 2008-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2005050905A (ja) | 2003-07-30 | 2005-02-24 | Sharp Corp | シリコン薄膜太陽電池の製造方法 |
| JP2005167051A (ja) | 2003-12-04 | 2005-06-23 | Sony Corp | 薄膜トランジスタおよび薄膜トランジスタの製造方法 |
| US7205171B2 (en) | 2004-02-11 | 2007-04-17 | Au Optronics Corporation | Thin film transistor and manufacturing method thereof including a lightly doped channel |
| EP1624333B1 (en) * | 2004-08-03 | 2017-05-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device, manufacturing method thereof, and television set |
| CN100533746C (zh) * | 2004-08-03 | 2009-08-26 | 株式会社半导体能源研究所 | 显示器件、其制造方法以及电视机 |
| JP5013393B2 (ja) | 2005-03-30 | 2012-08-29 | 東京エレクトロン株式会社 | プラズマ処理装置と方法 |
| JP4597792B2 (ja) | 2005-06-27 | 2010-12-15 | 東京エレクトロン株式会社 | 処理ガス供給構造およびプラズマ処理装置 |
| JP4777717B2 (ja) | 2005-08-10 | 2011-09-21 | 東京エレクトロン株式会社 | 成膜方法、プラズマ処理装置および記録媒体 |
| US7576359B2 (en) * | 2005-08-12 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| KR100719566B1 (ko) * | 2005-10-22 | 2007-05-17 | 삼성에스디아이 주식회사 | 유기 박막 트랜지스터, 및 이를 구비한 평판 표시 장치 |
| TW200837956A (en) | 2007-03-14 | 2008-09-16 | Chunghwa Picture Tubes Ltd | Thin film transistor |
| JP5331389B2 (ja) | 2007-06-15 | 2013-10-30 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| JP4488039B2 (ja) * | 2007-07-25 | 2010-06-23 | ソニー株式会社 | 薄膜半導体装置の製造方法 |
| JP2009071289A (ja) | 2007-08-17 | 2009-04-02 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| KR101484297B1 (ko) | 2007-08-31 | 2015-01-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 표시장치의 제작방법 |
| US8030147B2 (en) | 2007-09-14 | 2011-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor and display device including the thin film transistor |
| KR101455304B1 (ko) | 2007-10-05 | 2014-11-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막트랜지스터, 및 박막트랜지스터를 가지는 표시장치, 및그들의 제작방법 |
| US20090090915A1 (en) | 2007-10-05 | 2009-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, display device having thin film transistor, and method for manufacturing the same |
| JP5311957B2 (ja) | 2007-10-23 | 2013-10-09 | 株式会社半導体エネルギー研究所 | 表示装置及びその作製方法 |
| JP5395415B2 (ja) | 2007-12-03 | 2014-01-22 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法 |
| TWI481029B (zh) | 2007-12-03 | 2015-04-11 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| KR101523353B1 (ko) | 2007-12-03 | 2015-05-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막트랜지스터 및 반도체 장치 |
| US7968880B2 (en) | 2008-03-01 | 2011-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device |
-
2008
- 2008-10-02 JP JP2008257711A patent/JP5311955B2/ja not_active Expired - Fee Related
- 2008-10-27 US US12/258,569 patent/US8304779B2/en not_active Expired - Fee Related
- 2008-10-29 TW TW097141662A patent/TWI446543B/zh not_active IP Right Cessation
- 2008-10-31 CN CN2008101739316A patent/CN101425544B/zh not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104766859A (zh) * | 2015-04-28 | 2015-07-08 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及其结构 |
| CN104766859B (zh) * | 2015-04-28 | 2017-09-01 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及其结构 |
| WO2020006978A1 (zh) * | 2018-07-02 | 2020-01-09 | 惠科股份有限公司 | 一种薄膜晶体管及其制造方法、以及显示面板 |
| US11670646B2 (en) | 2020-07-20 | 2023-06-06 | Boe Technology Group Co., Ltd. | Display substrate, preparation method thereof and display device |
| US11923379B2 (en) | 2020-07-20 | 2024-03-05 | Boe Technology Group Co., Ltd. | Method for preparing display substrate |
| CN113109415A (zh) * | 2021-03-26 | 2021-07-13 | 南昌大学 | 一种适用于二次离子质谱分析的多层膜界面位置表征方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200943551A (en) | 2009-10-16 |
| US8304779B2 (en) | 2012-11-06 |
| CN101425544B (zh) | 2012-12-05 |
| TWI446543B (zh) | 2014-07-21 |
| US20090114921A1 (en) | 2009-05-07 |
| JP5311955B2 (ja) | 2013-10-09 |
| JP2009135436A (ja) | 2009-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101425544B (zh) | 薄膜晶体管以及包括薄膜晶体管的显示装置 | |
| CN101527320B (zh) | 半导体装置 | |
| CN101404295B (zh) | 薄膜晶体管、及具有其的显示装置、和其制造方法 | |
| CN101369540B (zh) | 半导体装置的制造方法 | |
| CN101404294B (zh) | 薄膜晶体管、及具有其的显示装置、和其制造方法 | |
| CN101540342B (zh) | 薄膜晶体管及显示装置 | |
| CN101452961B (zh) | 薄膜晶体管、显示装置以及这些的制造方法 | |
| CN101369541B (zh) | 半导体器件的制造方法 | |
| CN101521231B (zh) | 薄膜晶体管及显示器件 | |
| CN101339960B (zh) | 发光装置 | |
| CN101540276B (zh) | 等离子体处理装置以及半导体装置的制造方法 | |
| CN101521233B (zh) | 薄膜晶体管及显示装置 | |
| CN102007585B (zh) | 薄膜晶体管及其制造方法 | |
| CN101369587B (zh) | 显示装置 | |
| CN101350331B (zh) | 显示装置的制造方法 | |
| CN101369539B (zh) | 显示装置的制造方法 | |
| CN101419980B (zh) | 微晶半导体膜,薄膜晶体管和包括薄膜晶体管的显示设备 | |
| CN102007586B (zh) | 薄膜晶体管及其制造方法 | |
| US8525170B2 (en) | Thin film transistor and manufacturing method thereof | |
| CN101447412A (zh) | 半导体装置的制造方法 | |
| CN101577280B (zh) | 显示装置 | |
| CN102077331A (zh) | 薄膜晶体管 | |
| KR20090057929A (ko) | 미결정 반도체막, 이 미결정 반도체막을 갖는 박막 트랜지스터, 및 광전 변환 장치의 제작 방법 | |
| CN102077354A (zh) | 薄膜晶体管、半导体装置及电子设备 | |
| JP5496500B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121205 Termination date: 20181031 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |