CN102077354A - 薄膜晶体管、半导体装置及电子设备 - Google Patents

薄膜晶体管、半导体装置及电子设备 Download PDF

Info

Publication number
CN102077354A
CN102077354A CN2009801247884A CN200980124788A CN102077354A CN 102077354 A CN102077354 A CN 102077354A CN 2009801247884 A CN2009801247884 A CN 2009801247884A CN 200980124788 A CN200980124788 A CN 200980124788A CN 102077354 A CN102077354 A CN 102077354A
Authority
CN
China
Prior art keywords
semiconductor layer
film transistor
thin
layer
resilient coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801247884A
Other languages
English (en)
Other versions
CN102077354B (zh
Inventor
伊佐敏行
神保安弘
手塚祐朗
大力浩二
宫入秀和
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102077354A publication Critical patent/CN102077354A/zh
Application granted granted Critical
Publication of CN102077354B publication Critical patent/CN102077354B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种薄膜晶体管包括在栅极绝缘层和源区及漏区之间且至少在源区及漏区一侧的作为缓冲层的具有氮或NH基的非晶半导体层。与其沟道形成区域中具有非晶半导体的薄膜晶体管相比，薄膜晶体管的导通电流可提高。此外，与其沟道形成区域具有微晶半导体的薄膜晶体管相比，薄膜晶体管的截止电流可降低。

Description

薄膜晶体管、半导体装置及电子设备
技术领域
本发明涉及一种薄膜晶体管及其制造方法、以及使用该薄膜晶体管的半导体装置及显示装置。
背景技术
作为场效应晶体管的一种类型，已知将沟道形成区域形成于形成在具有绝缘表面的衬底上的半导体层中的薄膜晶体管。已公开了使用非晶硅、微晶硅及多晶硅作为用于薄膜晶体管的半导体层的技术(参照专利文献1至5)。薄膜晶体管的典型应用为液晶电视装置，并且薄膜晶体管已被投入实用作为用于显示器中包括的各像素的开关晶体管。
[参考文献]
[专利文献]
[专利文献1]日本已公开专利申请No.2001-053283
[专利文献2]日本已公开专利申请No.Hei05-129608
[专利文献3]日本已公开专利申请No.2005-049832
[专利文献4]日本已公开专利申请No.Hei07-131030
[专利文献5]日本已公开专利申请No.2005-191546
使用非晶硅层形成沟道形成区的薄膜晶体管具有诸如场效应迁移率低及导通电流低的问题。另一方面，使用微晶硅层形成沟道形成区的薄膜晶体管的问题在于，虽然相比于使用非晶硅层形成沟道形成区的薄膜晶体管场效应迁移率高，但截止电流也高，从而不能得到充分的开关特性。
使用多晶硅层形成沟道形成区的薄膜晶体管具有如下特性：其场效应迁移率远高于上述两种类型的薄膜晶体管，且能够得到高导通电流。由于所述特性，这种薄膜晶体管不仅可用作设置在像素中的开关薄膜晶体管，还可用作设置在要求高速工作的驱动电路中的开关薄膜晶体管。
但是，与使用非晶硅层形成沟道形成区的薄膜晶体管相比，使用多晶硅层形成沟道形成区的薄膜晶体管需要用于半导体层的结晶化工序，从而带来制造成本较高的问题。例如，用于形成多晶硅层的工艺中涉及的激光退火技术有以下问题，即因为激光束的辐照面积小，而不能高效地生产大屏幕液晶面板。
用来制造显示面板的玻璃衬底正逐年大型化如下：第3代(如550mm×650mm)、第3.5代(如600mm×720mm或620mm×750mm)、第4代(如680mm×880mm或730mm×920mm)、第5代(如1100mm×1300mm)、第6代(如1500mm×1850mm)、第7代(如1870mm×2200mm)、第8代(如2200mm×2400mm)。预计今后玻璃衬底的尺寸将向第9代(如2400mm×2800mm或2450mm×3050mm)、第10代(如2950mm×3400mm)发展。玻璃衬底的尺寸增大是基于成本最低设计的思想。
然而，能够在诸如第10代(2950mm×3400mm)的大面积母玻璃衬底上高生产率地制造能高速工作的薄膜晶体管的技术尚未确立，这成为产业界的问题。
发明内容
鉴于上述问题，本发明的目的之一是解决与薄膜晶体管的导通电流及截止电流有关的上述问题。本发明的另一目的是提供一种能高速工作的薄膜晶体管。
在本发明中，一种薄膜晶体管包括在栅极绝缘层和源区及漏区之间且至少在源区及漏区一侧的作为缓冲层的具有NH基或NH2基的非晶半导体层。该缓冲层设置在所谓的背沟道一侧。另外，在本发明中，在薄膜晶体管中，具有NH基或NH2基的非晶半导体层在栅极绝缘层与源区及漏区之间形成。
通过使用以可以生成非晶半导体的混合比混合的半导体源气体(例如氢化硅气体、氟化硅气体、氯化硅气体、氢化锗气体、氟化锗气体、氯化锗气体等)和稀释气体作为反应气体形成具有NH基或NH2基的非晶半导体层。将该反应气体引入降低了氧浓度的超高真空反应室内，并维持预定压力以生成辉光放电等离子体。因此膜沉积在放置于反应室内的衬底上。通过在沉积初期阶段或淀积期间将氮元素及氢元素、或NH基包含在反应室中并开始膜沉积，并且用NH基交联膜中的悬空键，来形成缺陷能级减少的非晶半导体层。或者，通过在沉积初期阶段或淀积期间将氮元素及氢元素或NH2基包含在反应室中并开始膜沉积，并且以NH基端接膜中的悬空键，来形成缺陷能级减少的非晶半导体层。
包含在非晶半导体层中的氮的浓度优选为可保持半导体特性、减少缺陷能级且提高载流子迁移率的浓度。
通过将氮、典型地为NH基包含在半导体层中，并用氮、典型地为NH基交联Si原子的悬空键，该键合成为晶粒界面处的载流子的通路，因此便于载流子传输。因此，在薄膜晶体管中，通过在沟道形成区域和源区及漏区之间设置具有NH基或NH2基的非晶半导体层作为缓冲层，可以降低当对源区及漏区施加电压时的缓冲层的厚度方向上的电阻。尤其是，通过在源区及漏区正下方设置具有NH基或NH2基的非晶半导体层作为缓冲层，可以提高导通电流。因此，与在栅极绝缘层和源区及漏区之间设置非晶半导体层的薄膜晶体管相比，薄膜晶体管的导通电流可以提高。
半导体层中的悬空键为缺陷能级。但是，通过用NH基交联半导体元素的悬空键，可消除缺陷能级。另外，通过用NH2基端接半导体元素的悬空键，可消除缺陷能级。非晶半导体层具有短程有序，而没有像晶格那样的结构的一定重复模式。因此包括多个悬空键，并且该悬空键成为载流子被俘获的缺陷能级。但是，通过以NH基交联非晶半导体层中的悬空键，可以消除缺陷能级。另外，以NH2基端接非晶半导体层中的悬空键，可以消除非晶半导体层的缺陷能级。当存在缺陷能级时，在缺陷能级处，电子及空穴由于热激发而生成并重新结合，从而肖克莱-里德-霍尔(Shockley-Read-Hall)电流流过。然而，当缺陷能级被消除时，可以降低该电流。因此，通过在截止电流流过的区域中设置具有NH基或NH2基的非晶半导体层作为缓冲层，与在栅极绝缘层和源区及漏区之间设置有微晶半导体层的薄膜晶体管相比，可以降低截止电流。
如上所述，与在栅极绝缘层和源区及漏区之间设置有非晶半导体层的薄膜晶体管相比，可提高导通电流及场效应迁移率，且与在栅极绝缘层和源区及漏区之间设置有微晶半导体层的薄膜晶体管相比，可降低截止电流。
注意，降低硅中的诸如氧的减少硅的配位数且生成悬空键的杂质元素的浓度。就是说，通过二次离子质谱分析法测量的氧浓度优选为小于或等于5×1018cm-3。
注意，在此没提到测量方法的浓度是通过二次离子质谱分析法测得的浓度。
注意，导通电流是指晶体管处于导通状态时在源电极和漏电极之间流过的电流。例如，在n型晶体管的情况下，导通电流是指当栅电压高于晶体管的阈值电压时，在源电极和漏电极之间流过的电流。
另外，截止电流是指晶体管处于截止状态时在源电极和漏电极之间流过的电流。例如，在n型晶体管的情况下，截止电流是指当栅电压低于晶体管的阈值电压时，在源电极和漏电极之间流过的电流。
根据本发明，与其沟道形成区域具有非晶半导体的薄膜晶体管相比，可提高薄膜晶体管的导通电流。与其沟道形成区域具有微晶半导体的薄膜晶体管相比，可降低薄膜晶体管的截止电流。
附图说明
图1A和1B是说明根据本发明的实施例的薄膜晶体管的示例的视图；
图2A至2C是说明根据本发明的实施例的薄膜晶体管中包括的半导体层的视图；
图3是说明根据本发明的实施例的薄膜晶体管中包括的半导体层的示图；
图4是说明根据本发明的实施例的薄膜晶体管中包括的半导体层的示图；
图5是根据本发明的实施例的薄膜晶体管中包括的半导体层的说明图；
图6是说明根据本发明的实施例的薄膜晶体管中包括的半导体层的示图；
图7A和7B是说明根据本发明的实施例的薄膜晶体管的示例的视图；
图8A和8B分别是说明根据本发明的实施例的薄膜晶体管所包括的半导体层的视图；
图9A和9B是说明根据本发明的实施例的薄膜晶体管的示例的视图；
图10A至10C是说明根据本发明的实施例的薄膜晶体管的制造方法的示例的视图；
图11A至11C是说明根据本发明的实施例的薄膜晶体管的制造方法的示例的视图；
图12A和12B是说明根据本发明的实施例的薄膜晶体管的制造方法的示例的视图；
图13A和13B是说明根据本发明的实施例的薄膜晶体管的制造方法的示例的视图；
图14是说明可以应用于根据本发明的实施例的薄膜晶体管的制造方法的装置的视图；
图15是示出根据本发明的实施例的薄膜晶体管的制造方法的时序图的示例的示图；
图16是示出根据本发明的实施例的薄膜晶体管的制造方法的时序图的示例的示图；
图17是示出根据本发明的实施例的薄膜晶体管的制造方法的时序图的示例的示图；
图18是示出根据本发明的实施例的薄膜晶体管的制造方法的时序图的示例的示图；
图19是示出根据本发明的实施例的薄膜晶体管的制造方法的时序图的示例的示图；
图20A和20B是说明根据本发明的实施例的薄膜晶体管的制造方法的示例的视图；
图21A至21C是说明根据本发明的实施例的薄膜晶体管的制造方法的示例的视图；
图22A至22C是说明根据本发明的实施例的薄膜晶体管的制造方法的示例的视图；
图23A和23B是说明根据本发明的实施例的薄膜晶体管的制造方法的示例的视图；
图24(A-1)、24(A-2)、24(B-1)和24(B-2)是示出可以应用于本发明的多级灰度掩模的视图；
图25A至25C分别是说明可以应用本发明的实施例的薄膜晶体管的电子设备的视图；
图26A至26D分别是说明可以应用本发明的实施例的薄膜晶体管的电子设备的视图；
图27是说明可以应用本发明的实施例的薄膜晶体管的电子设备的视图；
图28A至28C是说明可以应用本发明的实施例的薄膜晶体管的电子设备的视图；
图29A和29B分别是说明根据本发明的实施例的薄膜晶体管的结构的视图。
具体实施方式
下面，将参照附图详细说明实施例。但是，所公开的发明不局限于以下说明。所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离所公开的发明的宗旨及其范围的情况下可以被变换为各种形式。因此，所公开的发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。另外，在使用附图对本发明的结构进行说明时，在不同附图中使用相同的附图标记来表示相同的部分。相同的阴影模式应用于相同部分，且且在一些情况下，相同部分不通过附图标记特别标注。
实施例1
在本实施例中，参照附图说明薄膜晶体管的方式的一例。
图1A及1B表示根据本实施例的薄膜晶体管的截面图。图1A所示的薄膜晶体管具有衬底101上的栅电极层103、覆盖栅电极层103的栅极绝缘层107、与栅极绝缘层107接触并用作沟道形成区的半导体层115、半导体层115上的缓冲层131、以及设置于缓冲层131上并与其一部分接触的源区及漏区129。另外，薄膜晶体管还具有设置在源区及漏区129上并与其接触的布线层123、125。布线层123、125构成源电极及漏电极。另外，各层被图案化成所希望的形状。在此，缓冲层131由具有NH基或NH2基的非晶半导体层(下面，称为具有NH基的非晶半导体层)形成。
如图1B所示，在半导体层115中，与栅电极层103交迭并设置在栅极绝缘层107一侧的区域171用作沟道。另外，在缓冲层131中，设置在与栅极绝缘层107相反一侧且不与源区及漏区129接触的区域172用作背沟道。另外，在缓冲层131中，与漏区接触的一侧的区域173成为耗尽层。另外，缓冲层131和源区或漏区接触的区域174是键合区域。
作为衬底101，除了玻璃衬底、陶瓷衬底以外，还可以使用具有可承受本制造工序中的处理温度的耐热性的塑料衬底等。另外，当衬底不需要透光性时，也可以使用在不锈钢合金等的金属衬底表面上设置绝缘层而获得的衬底。作为玻璃衬底，例如优选使用如钡硼硅酸盐玻璃、铝硼硅酸盐玻璃或铝硅酸盐玻璃等的无碱玻璃衬底。
通过使用钼、钛、铬、钽、钨、铝、铜、钕或钪等金属材料或以这些金属材料为主要成分的合金材料可将栅电极层103形成为单层或叠层。此外，也可以使用以掺杂有诸如磷等杂质元素的多晶硅为代表的半导体层或AgPdCu合金。
例如，作为栅电极层103的双层的叠层结构，在铝层上层叠钼层的双层结构、在铜层上层叠钼层的双层结构、在铜层上层叠氮化钛层或氮化钽层的双层结构或者层叠氮化钛层和钼层的双层结构是优选的。作为三层结构，其中层叠钨层或氮化钨层、铝和硅的合金或铝和钛的合金的层以及氮化钛层或钛层的结构是优选的。当在电阻低的层上层叠起阻挡层作用的金属层时，可以防止金属元素从电阻低的层扩散到半导体层中。
通过利用CVD法或溅射法等并使用氧化硅层、氮化硅层、氧氮化硅层以及氮氧化硅层的单层或叠层，可以形成栅极绝缘层107。另外，通过使用氧氮化硅层形成栅极绝缘层107，当在形成微晶半导体层作为半导体层儿5时，可以抑制薄膜晶体管的阈值电压波动。
注意，在本说明书中，氧氮化硅中的氧含量大于氮含量，且在使用卢瑟福背散射质谱测量法(RBS)及氢前向散射法(HFS)执行测量的情况下，氧氮化硅包含浓度范围为50原子％至70原子％的氧、0.5原子％至15原子％的氮、25原子％至35原子％的硅、以及0.1原子％至10原子％的氢。另外，氮氧化硅中的氮含量大于氧含量，且在使用RBS及HFS进行测量的情况下，氮氧化硅包含5原子％至30原子％的氧、20原子％至55原子％的氮、25原子％至35原子％的硅、10原子％至30原子％的氢。注意，在将氧氮化硅或氮氧化硅中包含的原子的总数定义为100原子％时，氮、氧、硅及氢的百分比落在上述范围内。
半导体层115使用微晶半导体层、非晶半导体层、或在非晶结构中具有晶体区域的半导体层而形成。作为微晶半导体层、非晶半导体层、或在非晶结构中具有晶体区域的半导体层，可以使用硅、锗、或硅锗。注意，半导体层115也可以被添加赋予n型导电性的磷或赋予p型导电性的硼。另外，半导体层115也可以被添加与硅起反应而形成硅化物的金属元素，如钛、锆、铪、钒、铌、钽、铬、钼、钨、钴、镍、铂等。当对半导体层115添加赋予n型的导电性的磷、赋予p型的导电性的硼、或与硅起反应而形成硅化物的金属元素等，可以提高半导体层的载流子迁移率。因此可以提高以该半导体层作为沟道形成区的薄膜晶体管的场效应迁移率。
微晶半导体层是包括具有非晶体和晶体结构(包括单晶、多晶)之间的中间结构的半导体的层。微晶半导体是按照自由能而言稳定的第三态的半导体，并且是具有短程有序和晶格畸变的结晶性的半导体，其中晶粒大小为大于或等于2nm且小于或等于200nm、优选为大于或等于10nm且小于或等于80nm、更优选为大于或等于20nm且小于或等于50nm的柱状或针状晶体115a在衬底表面的法线方向生长。因此，在柱状或针状晶体115a的界面处形成有晶粒界面115b。另外，在柱状或针状晶体115a之间存在有非晶结构115c(参照图2A)。
另外，通过二次离子质谱分析技术测量的微晶半导体层所包含的氧及氮浓度优选低于1×1018atoms/cm3
另外，在微晶半导体层中，也可以在与栅极绝缘层107的界面上形成非晶层115d，并且在该非晶层115d上形成柱状晶体或针状晶体115a(参照图2B)。
另外，如图2C所示，在栅极绝缘层107和半导体层115之间的界面处没有非晶结构的情况下，也可以在栅极绝缘层107的表面形成柱状或针状晶体115a。当栅极绝缘层107和半导体层115之间的界面处不存在非晶结构时，载流子在具有高结晶度的柱状或针状晶体115a中流动；因此可以提高薄膜晶体管的导通电流及场效应迁移率。
作为微晶半导体的典型示例的微晶硅的拉曼光谱向代表单晶硅的520cm-1的低波数一侧移动。即，微晶硅的拉曼光谱的峰值位于代表单晶硅的520cm-1和代表非晶硅的480cm-1之间。该半导体包含至少1原子％的氢或卤素，以端接悬空键(dangling bond)。再者，也可包含诸如氦、氩、氪或氖等稀有气体元素以进一步促进晶格畸变，从而增强稳定性并得到良好的微晶半导体层。例如，在美国专利申请4,409,134号中公开了这种微晶半导体。
在此，对本发明的主要特征之一的缓冲层131的结构进行说明。作为缓冲层131，使用具有用NH基交联Si原子的悬空键的非晶半导体层。另外，使用以NH2基端接Si原子的悬空键的非晶半导体层。非晶半导体层中没有像晶格那样的结构的一定重复模式。因此包括多个悬空键，这些悬空键的区域成为缺陷能级且成为载流子被俘获的区域和部分，从而降低载流子迁移率。但是，在本发明的缓冲层131中，以NH基交联该悬空键，或以NH2基端接Si原子的悬空键，而减少悬空键的个数。就是说，减少缓冲层131的缺陷能级。另外，通过以NH基交联该悬空键，该键合部会成为载流子的通路，因此与现有的非晶半导体层相比，提高了载流子迁移率。其结果是，在将本发明的缓冲层用于薄膜晶体管的缓冲层的情况下，可以提高薄膜晶体管的导通电流及场效应迁移率，并且降低截止电流。
注意，“以NH基交联非晶半导体层的Si原子的悬空键”是指NH基的不同键用于非晶半导体层的不同半导体元素。因此，N原子的第一键用于与H原子的键合，N原子的第二键用于与第一半导体原子的键合，N原子的第三键用于与第二半导体原子的键合。另外，“以NH2基端接非晶半导体层的Si原子的悬空键”是指NH2基与非晶半导体层中的Si原子键合。因此，N原子的第一及第二不同的键用于与不同H原子的键合，且N原子的第三键用于与Si原子的键合。
注意，作为抑制晶核的产生的杂质元素有氧及氮，但是选择在硅中不产生载流子陷阱的杂质元素(例如，氮)。另一方面，降低减少硅的配位数并产生悬空键的杂质元素(例如，氧)的浓度。从而，优选不降低氮浓度而降低氧浓度。具体而言，优选通过二次离子质谱分析法测量的氧浓度为小于或等于5×1018cm-3。
另外，氮浓度优选为非晶半导体层保持半导体性、降低悬空键并提高载流子迁移率的浓度。当氮浓度过高时，降低半导体性，从而绝缘性增高，因此降低导通电流。另外，当氮浓度过低时，与现有的非晶半导体层同样，未提高载流子迁移率，并且缺陷能级增多。
接着，下面描述当用氮(典型地为NH基)交联包含在上述非晶半导体层中的多个悬空键时，载流子容易流过的模型。
在此，分别对以下模型的非晶硅层上的有助于n型载流子迁移的能级(也就是，导带中的最低能级)的LUMO(最低未占据分子轨道)进行模拟，这些模型包括：如图3所示那样，在具有以H原子191a端接Si原子的悬空键的缺陷192的硅层中，以O原子193交联一对悬空键的模型(模型1)；如图4所示那样，在具有以H原子191a端接Si原子的悬空键的缺陷192的硅层中，以NH基194交联一对悬空键的模型(模型2)。作为用于模拟的软件，使用利用密度泛函理论的第一性原理计算软件。注意，在图4中，NH基194表示氮原子195和氢原子191b。另外，线的交点表示硅原子，线表示硅原子的键或悬空键。再者，除了以氧原子或NH基交联的悬空键之外的悬空键都以氢原子进行端接，以便评估氧原子及NH基的有效性。
图5说明使用模型1获得的计算结果，而图6表示使用模型2获得的计算结果。
图5说明以O原子交联Si原子的区域及其附近的波函数的形状，区域196及区域197的相位分别为正或负(或分别为负或正)，并且绝对值相等。在图6中表示以NH基交联Si原子的区域及其附近的波函数的形状，区域198及区域199的相位分别为正或负(或分别为负或正)，并且绝对值相等。
图5示出在以O原子交联Si原子的悬空键的情况下，由于波函数的绝对值及相位相等的区域(例如，区域196a、196b)不连续，所以载流子不容易流过。换言之，当非晶硅层中包含氧时，形成了中断载流子的传输的键，从而非晶硅层的载流子迁移率降低。
另一方面，图6示出在以NH基交联Si原子的悬空键的情况下，因为不同的Si原子之间波函数的绝对值及相位相等的区域198连接到相邻的悬空键的双侧，所以载流子容易流过。就是说，当在非晶硅层中包含NH基时，在悬空键中产生使载流子容易传输的键，从而非晶硅层中的载流子迁移率得到提高。另外，认为薄膜晶体管的迁移率得到提高。
如上所述，在非晶半导体层中，通过以NH基交联Si原子的悬空键，形成了载流子能够传输的键。另外，可以提高非晶半导体层的载流子迁移率。另外，通过降低非晶半导体层中的氧浓度，可以减少缺陷中的阻碍载流子传输的键。
在非晶半导体层中，通过降低氧浓度且控制氮浓度，并进一步包含NH基或NH2基，而可以减少非晶半导体层的缺陷能级，并且提高载流子迁移率，还可以降低肖克莱-里德-霍尔(Shockley-Read-Hall)电流。因此，通过将该非晶半导体层用于缓冲层，可以降低薄膜晶体管的截止电流，并且可以提高导通电流。
通过在缓冲层中形成具有NH基的非晶半导体层，薄膜晶体管的漏极耐压得以缓和，且可以减少薄膜晶体管的劣化。另外，在由微晶半导体层形成与栅极绝缘层接触的半导体层的情况下，将具有NH基的非晶半导体层用于缓冲层，并且连续形成微晶半导体层及具有NH基的非晶半导体层，可以防止微晶半导体层中的微晶半导体和非晶结构之间的界面的氧化，并且可以提高微晶半导体层的载流子迁移率。
参照图29A和29B对微晶半导体层和缓冲层之间的界面的结构进行说明。
如图29A所示，可以使半导体层115和缓冲层131之间的界面近似平坦。为了形成该形状的界面，只要当在半导体层115上沉积缓冲层时将氮浓度设定为较高以形成非晶半导体层即可。其结果是，可以在半导体层115的表面形成具有NH基的非晶半导体层作为缓冲层131。
另外，如图29B所示，半导体层115和缓冲层131之间的界面可具有凸部和凹部。尤其在半导体层115为微晶半导体层的情况下，晶粒表面为具有凸部和凹部。但是，半导体层115的凸部具有钝角，因此凸部的顶面和凹部的底面之间的高度差小。
作为源区及漏区129，形成添加有赋予一导电型的杂质元素的半导体层(下面表示为杂质半导体层)。在形成n沟道型薄膜晶体管的情况下，可使用磷作为赋予一导电型的杂质元素，典型地使用含有磷的非晶硅或微晶硅形成薄膜晶体管。另外，在形成p沟道型薄膜晶体管的情况下，使用硼作为赋予一导电型的杂质元素，典型地地使用含有硼的非晶硅或微晶硅。
通过将赋予一导电型的杂质元素的浓度，在此为磷或硼的浓度设定为1×1019cm-3至1×1021cm-3，可以获得与布线层123、125的欧姆接触，且该杂质半导体层起到源区及漏区的作用。
所形成的源区及漏区129具有大于或等于10nm且小于或等于100nm、优选为大于或等于30nm且小于或等于50nm的厚度。通过使源区及漏区129的厚度薄，可以提高生产量。
可以通过使用铝、铜、钛、钕、钪、钼、铬、钽或钨等以单层或叠层形成布线层123、125。也可以使用添加有防止小丘的产生的元素的铝合金(可以用于栅电极层103的Al-Nd合金等)。或者，也可以使用添加有成为供体的杂质元素的晶体硅。布线层123和125也可以采用如下叠层结构：利用钛、钽、钼、钨或这些元素的氮化物形成与添加有成为施体供体的杂质元素的结晶硅接触的一侧的层，在其上形成铝或铝合金。或者，也可以采用使用钛、钽、钼、钨或这些元素的氮化物覆盖铝或铝合金的上面及下面而成的叠层结构。例如，布线层123、125优选具有铝层被夹在钼层之间的三层叠层结构。
根据本实施方式，与其沟道形成区域具有非晶半导体的薄膜晶体管相比，可提高薄膜晶体管的导通电流。此外，与其沟道形成区域具有微晶半导体的薄膜晶体管相比，可降低薄膜晶体管的截止电流。
实施例2
在本实施例中，参照图7A和7B及8A和8B示出可用于实施例1所示的薄膜晶体管中的半导体层115的方式。图7A为薄膜晶体管的截面图，图7B为栅极绝缘层107、微晶半导体118、以及缓冲层131接触的区域的放大图。
如图7A及7B示出，在本实施例所示的薄膜晶体管中散布的微晶半导体粒子或网状的微晶半导体118在栅极绝缘层107上形成。
散布的微晶半导体粒子118a可以利用硅或硅含量高于锗含量的硅锗(SixGe1-x，0.5＜x＜1)等形成。每个散布的微晶半导体粒子如图8A所示具有圆形，且具有如图7A和7B所示的为半球形的截面形状。通过将散布的微晶半导体粒子从上面俯视的直径设定为1nm至30nm，且将其密度设定为小于1×1013/cm3、优选为小于1×1010/cm3时，可只通过沉积形成散布的微晶半导体粒子。
散布的微晶半导体粒子的直径不局限于上述尺寸，也可以是更大的尺寸。
另外，如图8B所示网状微晶半导体118b具有微晶半导体部分地连续的形状，该微晶半导体的连续部既可以规则排列(例如，格子状、锯齿状)，又可以不规则排列。在图8B中示出不规则地连续的微晶半导体的俯视形状。
通过在栅极绝缘层107上形成非晶半导体或微晶半导体，用具有使非晶半导体或微晶半导体熔融的能量的激光束照射，使半导体熔融后凝固，可以形成其中微晶半导体部分地连续的这样的网状微晶半导体118b。
通过在栅极绝缘层107和缓冲层131之间形成散布的微晶半导体粒子或网状微晶半导体118，可以提高缓冲层131和栅极绝缘层107之间的粘合力。因此，可以提高薄膜晶体管的成品率。另外，因为缓冲层131由具有NH基的非晶半导体层形成，所以散布的微晶半导体或网状微晶半导体118和缓冲层之间的界面的悬空键与NH基交联，而可以减少该界面的缺陷能级。或者，散布的微晶半导体或网状微晶半导体118和缓冲层之间的界面的悬空键被NH2基端接，而可以使减少该界面的缺陷能级。
根据本实施例，与其沟道形成区域具有非晶半导体的薄膜晶体管相比，可提高薄膜晶体管的导通电流。此外，与其沟道形成区域具有微晶半导体的薄膜晶体管相比，可以降低薄膜晶体管的截止电流。另外，通过在栅极绝缘层上形成散布的微晶半导体粒子或网状微晶半导体，提高了栅极绝缘层和缓冲层之间的粘合力，而可以提高成品率。
实施例3
在本实施例中，参照图9A和9B说明与实施例1不同的薄膜晶体管的方式。
在本实施例的薄膜晶体管中，图9A示出沿着图9B的线A-B的截面图。图9A示出的薄膜晶体管包括：衬底101上的栅电极层103；覆盖栅电极层103的栅极绝缘层107；设置在栅极绝缘层107上且与之接触并用作沟道形成区域的半导体层143；半导体层143上的缓冲层159；以及与缓冲层159的一部分接触的源区及漏区157。另外，该薄膜晶体管还包括与源区及漏区157接触的布线层153、155。布线层153、155构成源电极及漏电极。另外，各层被图案成为所需形状。在此，缓冲层159由具有NH基的非晶半导体层形成。
另外，如图9B所示，在本实施例的薄膜晶体管的上面形状中，在布线层153、155的外缘露出源区及漏区157。这种结构通过利用使用多级灰度掩模的光刻步骤而形成。
半导体层143、缓冲层159、源区及漏区157、以及布线层153、155分别可以适当地使用与实施例1所示的半导体层115、缓冲层131、源区及漏区129、以及布线层123、125同样的材料而形成。
在本实施例中，将源电极及漏电极之一方形成为U形(或倒C字型或者马蹄形)形状，其部分地包围源电极及漏电极中的另一方。源电极和漏电极之间保持大致一定的距离(参照图9B)。
通过将薄膜晶体管的源电极及漏电极的一方形成为上述形状，可以将该薄膜晶体管的沟道宽度形成得较大，从而增加薄膜晶体管导通时的电流量。另外，可以减少电特性的差异。再者，可以抑制因制造步骤中的掩模图案偏离而导致的可靠性的降低。然而，本发明不局限于此，薄膜晶体管的源电极及漏电极的一方不需要一定具有U形，源电极及漏电极的对置部也可以为直线状。另外，实施例1及实施例2的薄膜晶体管的俯视形状可以与本实施例相同。
根据本实施例，与其沟道形成区域具有非晶半导体的薄膜晶体管相比，可提高薄膜晶体管的导通电流。此外，与其沟道形成区域具有微晶半导体的薄膜晶体管相比，可以降低薄膜晶体管的截止电流。
实施例4
在本实施例中，以下描述薄膜晶体管及显示装置的像素部的制造方法。在此使用液晶显示装置作为显示装置进行说明。n型薄膜晶体管的载流子迁移率高于p型薄膜晶体管的载流子迁移率。优选使形成在同一衬底上的所有薄膜晶体管的极性一致，以减少步骤数。因此，在本实施例中说明n型薄膜晶体管的制造方法。
首先，在衬底101上形成栅电极层103及电容器布线105(参照图10A)。
作为衬底101，可以适当地使用实施例1所示的衬底101。
栅电极层103及电容器布线105适当地使用用于实施例1所示的栅电极层103、电容器布线105的材料形成。通过如下步骤可以形成栅电极层103，即通过利用溅射法或真空蒸镀法并使用上述材料在衬底101上形成导电层，利用光刻法或喷墨法等在该导电层上形成掩模，并且使用该掩模对导电层进行蚀刻。另外，也可以利用喷墨法将银、金或铜等的导电纳米浆料喷射到衬底上并进行焙烧来形成栅电极层103。另外，也可以在衬底101、栅电极层103及电容器布线105之间设置上述金属材料的氮化物层。在此，在衬底101上形成导电层，并且通过使用光掩模形成的抗蚀剂掩模进行蚀刻。
另外，优选将栅电极层103及电容器布线105的侧面形成为锥形。这是因为在后面步骤中在栅电极层103上形成半导体层及布线层，所以要防止台阶部分的连接断开的缘故。为了将栅电极层103及电容器布线105的侧面形成为锥形，使抗蚀剂掩模缩小同时进行蚀刻即可。例如，通过使蚀刻气体包含氧气体，可以使抗蚀剂掩模缩小同时进行蚀刻。
另外，在形成栅电极层103的步骤中，也可以同时形成栅极布线(扫描线)。注意，“扫描线”是指选择像素的布线，“电容器布线”是指连接到像素的存储电容的一方电极的布线。然而，不局限于此，也可以单独地形成栅极布线及电容器布线的一方或双方和栅电极层103。
接下来，形成栅极绝缘层107、半导体层109、缓冲层111及杂质半导体层113以覆盖栅电极层103。
栅极绝缘层107可以适当地使用用于实施例1所示的栅极绝缘层107的材料形成。通过利用CVD法或溅射法等，可以形成栅极绝缘层107。在通过等离子体CVD法形成栅极绝缘层107的情况下，可以通过利用1MHz至20MHz、典型的是13.56MHz的频率，或者高于20MHz且低于或等于120MHz左右、典型的是27.12MHz、60MHz的高频率。另外，也可以使用高频率(大于或等于1GHz)的微波等离子体CVD装置形成栅极绝缘层107。由于当使用微波等离子体CVD装置形成栅极绝缘层107时，可以提高栅电极和漏电极及源电极之间的耐压性，因此，可以得到可靠性高的薄膜晶体管。
在此，作为栅极绝缘层107的示例，通过对处理室内引入源气体并使它稳定，其中将SiH4的流量设定为30sccm、N2O的流量设定为1200sccm，并且在处理室内的压力为40Pa、衬底温度为280℃的条件下以50W的功率进行等离子体放电，以形成大约110nm的氧氮化硅层。然后，与氮化硅层同样只停止SiH4的引入，并且在几秒后停止等离子体放电。
所形成的半导体层109优选具有大于或等于2nm且小于或等于60nm、优选大于或等于10nm且小于或等于30nm的厚度。
在等离子体CVD装置的反应室中，通过将包含硅或锗的沉积气体和氢混合并利用辉光放电等离子体，而形成微晶半导体层作为半导体层109。通过使用氢稀释包含硅或锗的沉积气体，其中氢流量是沉积气体流量的10倍至2000倍、优选为50倍至200倍，而形成微晶半导体层。
作为包含硅或锗的沉积气体的典型示例，可以举出SiH4、Si2H6、GeH4、Ge2H6等。
在此，作为半导体层109的示例，通过对处理室内引入源气体并使它稳定，其中将SiH4的流量设定为10sccm、H2的流量设定为1500sccm，并且在处理室内的压力为280Pa、衬底温度为280℃的条件下以50W的功率进行等离子体放电，可以形成约50nm的微晶硅层。之后，与上述氧氮化硅层等的形成同样只停止SiH4的引入，并且在几秒后停止等离子体放电。
接着，说明缓冲层111的形成方法。
缓冲层111由具有NH基的非晶半导体层形成。优选以NH基交联非晶半导体层中的悬空键。以NH基的悬空键的交联可通过降低氧浓度而使氮浓度高于氧浓度来实现，由此形成缓冲层111。在此，优选的是，氮浓度比氧浓度高一个数位以上。更具体地说，通过二次离子质谱分析法测量的氧浓度小于或等于5×1018cm-3。另外，氮浓度大于或等于1×1020cm-3且小于或等于1×1021cm-3，优选大于或等于2×1020cm-3且小于或等于1×1021cm-3。
在本实施例中，采用在氮化硅层上叠层氧氮化硅层的结构作为栅极绝缘层107，形成微晶硅层作为半导体层109，并且将微晶半导体层暴露于氨中，来对半导体层109表面供应氮，优选供应NH基，以控制缓冲层的氮浓度。
在此，对形成栅极绝缘层107、半导体层109、缓冲层111以及杂质半导体层113的示例进行详细说明。使用CVD法等形成这些层。另外，栅极绝缘层107具有在氮化硅层上设置氧氮化硅层的叠层结构。通过采用这种结构，氮化硅层可以防止包含在衬底中的影响电特性的元素(当衬底为玻璃时诸如钠等的元素)进入半导体层109等中。图14示出当形成这些层时使用的CVD装置的示意图。
图14所示的等离子体CVD装置261连接到气体供应装置250及排气装置251。
图14所示的等离子体CVD装置261包括处理室241、载物台242、气体供应部243、簇射极板(shower plate)244、排气口245、上部电极246、下部电极247、交流电源248、以及温度控制部249。
处理室241由具有刚性的材料形成，且其内部可被抽至真空。处理室241设置有上部电极246和下部电极247。另外，虽然在图14示出电容耦合型(平行平板型)的结构，但是只要是通过施加两种以上的不同的高频电力可以在处理室241内部生成等离子体的结构，就可以应用电感耦合型等的其他结构。
在使用图14所示的等离子体CVD装置进行处理时，从气体供应部243供应预定的气体。被供应的气体经过簇射极板244引入到处理室241中。通过连接到上部电极246和下部电极247的交流电源248施加高频电力，以激发处理室241内的气体，由此产生等离子体。另外，通过连接到真空泵的排气口245排出处理室241内的气体。另外，通过温度控制部249，可以加热被处理物并进行等离子体处理。
气体供应装置250由填充反应气体的汽缸252、压力调节阀253、停止阀254、以及质量流量控制器255等构成。在处理室241内，在上部电极246和衬底101之间设置有加工成板状并设置有多个细孔的簇射极板。从具有中空结构的上部电极246的内部的细孔将供给给上部电极246的反应气体供给到处理室241内。
连接到处理室241的排气装置251具有进行真空排气和在引入反应气体的情况下控制处理室241内的压力以保持预定压力的功能。排气装置251包括蝶阀256、导气阀(conductance valve)257、涡轮分子泵258、干燥泵259等。在并联配置蝶阀256和导气阀257的情况下，通过关闭蝶阀256并使导气阀257工作，可以控制反应气体的排气速度而将处理室241的压力保持在预定范围内。此外，通过开放导气性高的蝶阀256，可以进行高真空排气。
另外，在对处理室241进行超高真空排气直到其压力成为低于10-5Pa的压力的情况下，优选同时使用低温泵260。此外，在进行排气到作为极限真空度的超高真空的程度的情况下，也可以对处理室241的内壁抛光成镜面，并且设置焙烧用加热器以减少从内壁的气体释放量。
另外，通过如图14所示那样形成(沉积)层以覆盖整个处理室241可进行预涂处理，以防止附着在处理室内壁的杂质元素或构成处理室内壁的杂质元素混入元件中。在本实施例中，通过预涂处理形成以硅为主要成分的层，例如形成非晶硅层等。注意，该层优选不包含氧。
以下参照图15说明从形成栅极绝缘层107直到形成杂质半导体层的一系列步骤。另外，在氮化硅层上层叠氧氮化硅层来形成栅极绝缘层107。
首先，在CVD装置的处理室241内加热其上形成了栅电极层103的衬底，并且将用来沉积氮化硅层的源气体引入处理室241内(图15的预处理201)，以形成氮化硅层。在此，作为示例，引入将SiH4的流量设定为40sccm、H2的流量设定为500sccm、N2的流量设定为550sccm、NH3的流量设定为140sccm的源气体并使它稳定，并且在处理室内的压力为100Pa，衬底温度为280℃的条件下，以370W的功率进行等离子体放电，来形成大约110nm的氮化硅层。然后，只停止SiH4的供应，并且在几秒后停止等离子体放电(图15的SiN的形成203)。这是因为如下缘故：当在SiH4存在于处理室内的状态下停止等离子体放电时，将形成以硅为主要成分的粒状物或粉状物，而成为降低成品率的原因。
接下来，排出用来沉积氮化硅层的源气体，并且将用来形成氧氮化硅层的源气体引入处理室241内(图15的气体置换205)。在此，作为示例，引入将SiH4的流量设定为30sccm、N2O的流量设定为1200sccm的源气体并使它稳定，并且在处理室内的压力为40Pa、衬底温度为280℃的条件下，以50W的功率进行等离子体放电，来形成大约110nm的氧氮化硅层。然后，与氮化硅层同样，只停止SiH4的引入，并且在几秒后停止等离子体放电(图15的SiON的形成207)。
通过上述步骤，可以形成栅极绝缘层107。在形成栅极绝缘层107之后，从处理室241取出衬底101(图15的卸载225)。
在从处理室241取出衬底101之后，例如将NF3气体引入处理室241中，以进行处理室241内的清洗(图15的清洗处理227)。然后，对处理室241进行形成非晶硅层的处理(图15的预涂处理229)。与以后说明的缓冲层111的形成同样地形成非晶硅层，但是如虚线234所示，氢也可以引入到处理室241内。或者，也可以不引入氢。通过该处理，在处理室241内壁上形成非晶硅层。然后，将衬底101传送到处理室241内(图15的装载231)。
接下来，将用来沉积半导体层109的源气体引入处理室241内(图15的气体置换209)。接着，在栅极绝缘层107的整个表面上形成半导体层109。半导体层109是在后面的步骤中被图案化成为半导体层115的。首先，对处理室内引入用来沉积半导体层109的源气体。在此，作为示例，引入将SiH4的流量设定为10sccm、H2的流量设定为1500sccm的源气体并使它稳定，并且在处理室内的压力为280Pa、衬底温度为280℃的条件下，以50W的功率进行等离子体放电，来可以形成大约50nm的微晶硅层。然后，与上述氮化硅层的形成同样，只停止SiH4的引入，并且在几秒后停止等离子体放电(图15的半导体层的形成211)。
接下来，对半导体层109的表面供应氮。在此，通过将半导体层109的表面暴露于氨气而供应氮(在此，将其称为冲洗处理)(图15中的冲洗处理213)。另外，如虚线236a所示，也可以使氨气体包含氢。另外，如虚线236b所示也可以使用氮气体代替氨气体，并且如虚线236a所示也可以使用氢气体代替氨气体。另外，也可以使用氨气体及氮气体。在此，作为示例，优选将处理室241内的压力设定为20Pa至30Pa左右，将衬底温度设定为280℃，并且将处理时间设定为60秒。另外，在进行冲洗处理之后，也可以对处理室减压或加压而控制压力，来控制处理室241内的氮量。另外，虽然在本步骤的处理中只使衬底101暴露于氨气体中，但是还可以进行等离子体处理。然后，排出这些气体，并且引入用来沉积缓冲层111的气体(图15的气体置换215)。
接着，在半导体层109的整个表面上形成缓冲层111。缓冲层111在后面的步骤中被图案化成为缓冲层131。在此，缓冲层使用具有NH基的非晶半导体层而形成。在此，作为示例，引入将SiH4的流量设定为280sccm、H2的流量设定为300sccm的源气体并使它稳定，并且在处理室内的压力为280Pa，将衬底温度为280℃的条件下，以RF电源频率为13.56MHz且RF电源的功率为60W进行等离子体放电，来可以形成大约50nm的非晶半导体层105a，在此即非晶硅层。在该步骤中，通过冲洗处理，引入到反应室内的氨气体通过等离子体放电被分解，而生成NH基或NH2基。另外，当沉积非晶半导体层时，可以交联包含在非晶半导体层中的不同的悬空键。另外，也可以端接包含在非晶半导体层中的悬空键。注意，在对反应室引入氮气作为含有氮的气体的情况下，氮气和作为非晶半导体层的原料气体的氢气通过等离子体放电起反应，而生成NH基或NH2基。另外，该NH基交联在非晶半导体层中的不同的悬空键。或者，该NH基端接包含在非晶半导体层中的不同的悬空键。然后，与上述氮化硅层等的形成同样，只停止SiH4的引入，并且在几秒后停止等离子体放电(图15的缓冲层的形成217)。然后，排出这些气体且引入用于杂质半导体层113的沉积的气体(图15的气体置换219)。
对形成本实施例的缓冲层的反应室内供应含有氮的气体。在等离子体放电的作用下，含有氮的气体生成NH基或NH2基。如上所述，NH基交联包含在非晶硅层中的悬空键。另外，该NH基也可以端接包含在非晶硅层中的悬空键。因此，在供应了含有氮的气体的反应室中，通过在半导体层109上形成缓冲层111，可以形成具有交联了悬空键的NH基的非晶半导体层。或者，也可以形成具有端接了悬空键的NH2基的非晶半导体层。
在通过这种方法形成的缓冲层111中，通过二次离子质谱分析法测量的氮浓度在半导体层109与缓冲层111之间的界面处具有峰值浓度，并在半导体层109的沉积方向上逐渐降低。
注意，如图15的虚线235a所示，在缓冲层的形成217中也可以使氨气体流入反应室内。另外，如虚线235b所示，也可以流入氮气体而代替氨气体。再者，也可以流入氨气体及氮气体。其结果是，提高了缓冲层111的氮浓度，且交联或端接包含在非晶硅层的悬空键，而降低缺陷能级。
在通过这种方法形成的缓冲层111中，通过二次离子质谱分析法测量的氮浓度在半导体层109与缓冲层111之间的界面具有峰值浓度，并在半导体层109的沉积方向上浓度恒定。
接下来，在缓冲层111的整个表面上形成杂质半导体层113。杂质半导体层113是在后面的步骤中被图案化成为源区及漏区129的层。首先，将用来沉积杂质半导体层113的源气体引入处理室241内。在此，作为示例，通过引入将SiH4的流量设定为100sccm、将使用H2将PH3稀释到0.5体积％的混合气体的流量设定为170sccm的源气体并使它稳定，并且将在处理室241内的压力设定为280Pa、衬底温度设定为280℃的条件下进行60W的等离子体放电，可以形成大约50nm的半导体层。之后，与上述的氮化硅层等的形成同样地只停止2SiH4的引入，并且在几秒后停止等离子体放电(图15的杂质半导体层的形成221)。之后，排出这些气体(图15的排气223)。
如上所说明，可以进行直到形成杂质半导体层113的步骤(参照图10A)。
接着，使用通过第二光刻步骤形成的抗蚀剂掩模，蚀刻半导体层109、缓冲层111、以及杂质半导体层113，以形成半导体层115、缓冲层117及杂质半导体层119(参照图10B)。之后，去除抗蚀剂掩模。
接着，形成覆盖半导体层115、缓冲层117及杂质半导体层119的导电层121(参照图10C)。
作为导电层121，可以适当地使用实施例1所示的导电层121的材料及叠层结构。导电层121使用CVD法、溅射法或真空蒸镀法形成。另外，也可以通过使用银、金或铜等的导电性纳米浆料并利用丝网印刷法或喷墨法等来进行配置和焙烧，而形成导电层121。然后，在导电层121上形成抗蚀剂掩模。
接下来，使用通过第三光刻步骤形成的抗蚀剂掩模对导电层121进行蚀刻，形成布线层123、125(参照图11A)。布线层123、125构成源电极及漏电极。优选使用湿法蚀刻进行导电层121的蚀刻。通过湿法蚀刻，各向同性地蚀刻导电层。其结果，使导电层的两端比抗蚀剂掩模的两端更向内缩小，而形成布线层123、125。由此，布线层123、125的侧面和被蚀刻的源区及漏区129的侧面不一致，而在布线层123、125的侧面外侧形成源区及漏区的侧面。布线层123、125不仅起到源电极及漏电极的作用，而且还起到信号线的作用。但是，不局限于此，也可以分别设置信号线和布线层123、125。
接着，使用通过第三光刻步骤形成的抗蚀剂掩模蚀刻缓冲层117的一部分和杂质半导体层119(参照图11B)。直到本步骤，形成了半导体层115、缓冲层131、以及源区及漏区129。然后去除抗蚀剂掩模。图13A示出此时的图11B的俯视图。
接着，优选进行干法蚀刻。该干法蚀刻条件使得：露出的缓冲层131不受到损伤，且对于该缓冲层131的蚀刻速度低。也就是，该条件使得：露出的缓冲层131的表面几乎不受到损伤，且露出的缓冲层131的厚度几乎不减小。作为蚀刻气体，使用基于氯的气体，典型地使用Cl2气体。此外，对于蚀刻方法没有特别的限制，可以采用感应耦合等离子体(ICP)方法、电容耦合等离子体(CCP)方法、电子回旋共振等离子体(ECR)方法、反应离子蚀刻(RIE)方法等。
在此，上述干法蚀刻条件的示例如下：Cl2气体的流量为100sccm，处理室中的压力为0.67Pa，下部电极温度为-10℃，对上部电极的线圈引入2000W的RF(13.56MHz)功率来生成等离子体，不对衬底101一侧施加功率(即无偏压0W)，并进行30秒的蚀刻。处理室内壁的温度优选大约为80℃。
接着，可用水等离子体、氨等离子体、氮等离子体等辐照缓冲层131的表面。
通过在反应空间引入以水蒸气(H2O蒸气)为代表的以水为主要成分的气体，生成等离子体，而可以进行水等离子体处理。
如上所述，通过在形成一对源区及漏区129之后，在不对缓冲层131造成损伤的条件下进一步进行干法蚀刻，可以去除存在于露出的缓冲层131上的残渣等的杂质元素。另外，通过进行干蚀刻接着进行水等离子体处理，也可以去除抗蚀剂掩模的残渣。通过进行水等离子体处理，可以使源区和漏区之间的绝缘可靠，并且降低完成的薄膜晶体管的截止电流并提高导通电流，而可以减少电特性的差异。
注意，等离子体处理等的步骤不局限于上述顺序，也可以在去除抗蚀剂掩模132之前进行在无偏压下的蚀刻、等离子体处理。
通过上述步骤，可以制造根据本实施例的薄膜晶体管。根据本实施例的薄膜晶体管可以与实施例1所说明的薄膜晶体管同样地应用于设置在以液晶显示装置为代表的显示装置的像素中的开关晶体管。因此，形成绝缘层133以覆盖该薄膜晶体管。
接着，在绝缘层133中形成开口134、136以到达由布线层212形成的源电极及漏电极。通过第四光刻步骤可以形成该开口134、136。注意，在使用感光树脂形成绝缘层133的情况下，可以通过第四光刻工序形成绝缘层133。然后，在绝缘层133上设置像素电极层135，以获得通过该开口134和开口136的连接。像这样，可以制造图12A所示的设置在显示装置的像素中的开关晶体管。
另外，可以与栅极绝缘层107同样地形成绝缘层133。优选使用致密的氮化硅层作为绝缘层133，以便可以防止大气中浮动的有机物、金属或水蒸气等的会成为污染源的杂质元素的进入。
另外，可以使用包含具有透光性的导电高分子(也称为导电聚合物)的导电组合物形成像素电极层135。优选的是，像素电极层135的薄层电阻为10000Ω/□以下，并且波长为550nm时的透光率为70％以上。另外，包含在导电组合物中的导电高分子的电阻率优选为0.1Ω·cm以下。
作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者这些的两种以上的共聚物等。
例如，可以使用包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锡氧化物(以下表示为ITO)、铟锌氧化物或添加有氧化硅的铟锡氧化物等形成像素电极层135。
与布线层123、125等同样地通过光刻法对像素电极层135进行蚀刻并图案化。
另外，虽然未图示，但是也可以在绝缘层133和像素电极层135之间具有通过旋涂法等形成的由有机树脂构成的绝缘层。另外，通过使用感光树脂形成该由有机树脂构成的绝缘层，可以缩减步骤数目。
然后，在垂直取向(VA)方式的液晶显示装置中，为了视角的扩大，在采用将像素分割成多个部分且使分割了的像素的各部分的液晶的取向不同的多畴垂直取向方式(所谓的MVA方式)的情况下，优选在像素电极层135上形成具有预定形状的突出部137。突出部137由绝缘层形成。图13B示出此时的图12B的俯视图。
在此，在涂敷包含感光丙烯酸的组合物形成厚度为0.9μm至1.0μm的组合物层之后，以90℃进行120秒的加热，来使组合物层干燥。接着，在使用光掩模曝光组合物层之后进行显影而获得预定的形状。然后以230℃进行1小时的加热，形成丙烯酸树脂层。
在像素电极层上形成突出部137的情况下，当像素电极的电压截止时，液晶分子垂直于取向膜表面而取向，但是突出部附近的液晶的取向相对于衬底面稍微倾斜。当像素电极层的电压导通时，突出部附近的取向稍微倾斜的液晶分子首先倾斜。另外，突起部附近之外的液晶分子也受到这些液晶分子的影响，依次按相同方向取向。其结果，可以在所有像素中获得稳定的取向。就是说，以突出部为起点控制整个显示部中的液晶分子的取向。
另外，也可以在像素电极中设置狭缝，而代替在像素电极层上设置突出部。在此情况下，对像素电极层施加电压时，在狭缝附近产生电场畸变，可以与将突出部设置在像素电极层上的情况同样地控制电场分布及液晶取向。
通过上述步骤，可以制造包括与其沟道形成区域具有非晶半导体的薄膜晶体管相比导通电流高且与其沟道形成区域具有微晶半导体的薄膜晶体管相比截止电流低的薄膜晶体管，并且可以应用于液晶显示装置的元件衬底。
实施例5
在本实施例中说明可以应用于实施例4的缓冲层的形成步骤。
在本实施例中，在沉积缓冲层111之前进行处理室内的清洗，然后使用氮化硅层覆盖处理室内壁而使缓冲层111包含氮，并将氧浓度抑制得较低，而使氮浓度高于氧浓度。因为从栅极绝缘层107的形成到半导体层109的形成方法与实施例4同样，所以在此，参照图16以下说明从形成半导体层109到形成杂质半导体层113的步骤。
在栅极绝缘层107的整个表面上形成半导体层109。半导体层109是在后面的步骤中被图案化成为半导体层115的。首先，对处理室内引入用来沉积半导体层109的源气体。在此，作为示例，通过与实施例4同样的方法，作为半导体层109形成大约50nm的微晶半导体层。然后，停止等离子体的放电(图16的半导体层的形成211)。然后，从处理室241取出衬底101(图16的卸载225)。
在从处理室241取出衬底101之后，例如将NF3气体引入处理室241中，以进行处理室241内的清洗(图16的清洗处理227)。然后，对处理室241进行形成氮化硅层的处理(图16的预涂处理233)。作为氮化硅层，利用与实施例4的栅极绝缘层所形成的氮化硅层同样的条件。通过该处理，在处理室241内壁上形成氮化硅层。然后，将衬底101传送到处理室241内(图16的装载231)。
接着，将用来沉积缓冲层111的源气体引入处理室241内(图16的气体置换215)。接着，在半导体层109的整个表面上形成缓冲层111。缓冲层111是在后面的步骤中被图案化成为缓冲层131的。在此，通过与实施例4同样的方法，缓冲层可以形成大约80nm的包含NH基的非晶硅层。然后，停止等离子体的放电(图16的缓冲层的形成217)。然后排出这些气体而引入用来沉积杂质半导体层113的气体(图16的气体置换219)。另外，与实施例4同样地形成杂质半导体层113(图16的杂质半导体层的形成221)。
在本实施例中的处理室241的表面上形成氮化硅层。在缓冲层111的形成步骤中，当处理室241内形成的氮化硅层暴露于等离子体时，氮优选离解为NH基或NH2基，并且可以在缓冲层111的沉积初期向缓冲层111中混入氮，优选混入NH基或NH2基。再者，当沉积非晶半导体层时，可以交联非晶半导体层的不同的悬空键。另外，当沉积非晶半导体层时，可以端接非晶半导体层的悬空键。
在通过这种方法形成的缓冲层111中，通过二次离子质谱分析法测量的氮浓度在与半导体层109和缓冲层111之间的界面处具有峰值浓度，且氮浓度在半导体层109的沉积方向上逐渐降低。
如上所述，通过至少在即将形成半导体层之前使用氮化硅层覆盖处理室的内壁，可以将氧浓度抑制得较低而使氮浓度高于氧浓度，并且可以形成具有NH基的非晶半导体层。
另外，通过使用氮化硅层覆盖处理室的内壁，也可以防止构成处理室的内壁的元素等混入到半导体层中。
注意，如图16的虚线237a所示，在缓冲层的形成217中也可以使氨气体流入反应室内。另外，如虚线237b所示，也可以将氮气体流入反应室内而代替氨气体。再者，也可以使用氨气体及氮气体。其结果是，提高了缓冲层111的氮浓度，且包含在缓冲层111的悬空键被交联或端接，从而降低缺陷能级。
在通过这种方法形成的缓冲层111中，通过二次离子质谱分析法测量的氮浓度在半导体层109与缓冲层111之间的界面处具有峰值浓度，并在半导体层109的沉积方向浓度恒定。
另外，在上述描述中，由于在与形成半导体层109的处理室相同的处理室中形成缓冲层111，因此在形成半导体层109之后进行清洗处理和预涂处理。但是，本实施例也可以与实施例4组合来实施。就是说，也可以在沉积半导体层109之后，在处理室241中形成氮化硅层，且进行冲洗处理213。
通过上述步骤，可以制造与其沟道形成区域具有非晶半导体的薄膜晶体管相比导通电流高，并且与其沟道形成区域具有微晶半导体的薄膜晶体管相比截止电流低的薄膜晶体管。
实施例6
在本实施例中，说明可以应用于实施例4的缓冲层的形成步骤。
在本实施例中，通过将氮混入于缓冲层111的沉积气体，可以将氧浓度抑制得较低而使氮浓度高于氧浓度。因为从栅极绝缘层107到半导体层109的形成方法与实施例4同样，所以在此参照图17下面说明从半导体层109到杂质半导体层113的形成。
在栅极绝缘层107的整个表面上形成半导体层109。半导体层109是在后面的步骤中被图案化成为半导体层115的。首先，对处理室内引入用来沉积半导体层109的源气体。在此，作为示例，通过与实施例4同样的方法，形成大约50nm的微晶硅层作为半导体层109。然后，停止等离子体放电(图17的半导体层的形成211)。然后，排出这些气体并引入用来沉积缓冲层111的气体(图17的气体置换215)。
接着，在半导体层109上形成缓冲层111。缓冲层111是在后面的步骤中被图案化成为缓冲层131的。在此，作为示例，引入将SiH4的流量设定为280sccm、H2的流量设定为300sccm、NH3的流量设定为20sccm的源气体并使它稳定，并且在处理室内的压力为280Pa，衬底温度为280℃的条件下，以RF电源频率为13.56MHz且RF电源的功率为60W下进行等离子体放电，来可以形成大约50nm的非晶硅层(图17的缓冲层的形成217)。然后，排出这些气体且引入用于杂质半导体层113的沉积的气体(图17的气体置换219)。另外，与实施例4同样，形成杂质半导体层113(图17的杂质半导体层的形成221)。
注意，如虚线238所示，也可以使用氮气体而代替氨气体。
本实施例中形成缓冲层111的源气体包括含有氮的气体。通过等离子体放电含有氮的气体形成NH基或NH2基。如上所述，NH基交联包含在非晶硅层中的悬空键。因此，可以形成具有交联悬空键的NH基的非晶半导体层。另外，该NH2基也可以端接包含在非晶硅层中的悬空键。因此，也可以形成具有端接悬空键的NH2基的非晶半导体层。
在通过这种步骤形成的缓冲层111中，通过二次质谱分析法测量的氮浓度恒定。
如上所说明，通过使沉积缓冲层时的气体包含氮，可以将氧浓度抑制得较低而使氮浓度高于氧浓度，从而可以形成可应用于实施例4的缓冲层。
实施例7
参照图18及图19描述氮浓度的分布与实施例4至实施例6中不同的具有NH基的非晶半导体层的制造方法。
在本实施例中，对缓冲层111添加氮(更进一步而言是NH基)按照与实施例4相同的方式进行：在形成半导体层211之后，通过冲洗处理213将含有氮的气体引入反应室内，并且在形成缓冲层111的期间如实线239c所示那样将含有氮的气体再次引入反应室内(参照图18)。作为含有氮的气体在此使用氨气体。注意，如虚线239d所示，可以使用氮气体而代替氨气体。再者，也可以使用氨气体及氮气体。其结果，在缓冲层111的沉积初期及沉积期间提高氮浓度，可以减少缓冲层111的缺陷能级。
另外，对缓冲层111添加氮(更进一步而言是NH基)按照与实施例5相似的方式进行，即在形成半导体层之后，通过预涂处理233在反应室中形成氮化硅层，并且在形成缓冲层111的期间如实线239c所示那样将含有氮的气体再次引入反应室内(参照图19)。作为含有氮的气体在此使用氨气体。注意，如虚线239d所示，可以使用氮气体而代替氨气体。再者，也可以使用氨气体及氮气体。其结果是，在缓冲层111的沉积初期及沉积期间提高了氮浓度，从而可以降低缓冲层111的缺陷能级。
如上所述，控制缓冲层的上侧即源区及漏区一侧的氮浓度，可以减少缓冲层的缺陷能级，从而降低薄膜晶体管的截止电流。
实施例8
在本实施例中，说明实施例3所示的薄膜晶体管的制造方法。在本实施例中，也说明n型薄膜晶体管的制造方法。
与实施例4同样，通过第一光刻步骤在衬底101上形成栅电极层103及电容器布线105。
接着，形成栅极绝缘层107、半导体层109、缓冲层111、杂质半导体层113以及导电层121以覆盖栅电极层103。然后，在导电层121上通过第二光刻步骤形成抗蚀剂掩模141(参照图20A)。
作为栅极绝缘层107、半导体层109、缓冲层111以及杂质半导体层113的形成方法，可应用实施例4至实施例7中的任一种方法。
抗蚀剂掩模141具有厚度不同的两个区域，它可以通过使用多色调掩模而形成。通过使用多色调掩模，缩减所使用的光掩模数量而缩减制造步骤数目，所以这是优选的。在本实施例中，在形成半导体层的图案的步骤和将半导体层分成源区和漏区的步骤中，可以利用使用多色调掩模形成的抗蚀剂掩模。
在此，多色调掩模是指可以以多个强度的光量进行曝光的掩模，代表性的可以以曝光区域、半曝光区域以及非曝光区域的三个强度的光量进行曝光。通过使用多色调掩模，可以通过一次的曝光及显影步骤形成具有多种(典型为两种)厚度的抗蚀剂掩模。由此，通过使用多色调掩模，可以缩减光掩模的数量。
图24A·1及24B·1示出典型的多色调掩模的截面图。图24A·1表示灰色调掩模180，而图24B·1表示半色调掩模185。
图24A·1所示的灰色调掩模180包括在具有透光性的衬底181上使用遮光层形成的遮光部182以及利用遮光层的图案设置的衍射光栅部183。
衍射光栅部183具有以用于曝光的光的分辨率极限以下的间隔设置的狭缝、点或网眼等，由此控制光的透过率。另外，设置在衍射光栅部183中的狭缝、点或网眼既可以是周期性的，又可以是非周期性的。
作为具有透光性的衬底181，可以使用石英衬底等。构成遮光部182及衍射光栅部183的遮光层可使用金属，优选使用铬或氧化铬等。
在对灰色调掩模180照射用来曝光的光的情况下，如图24A-2所示，与遮光部182重叠的区域的透射率成为0％，而未设置遮光部182或衍射光栅部183的区域的透射率成为100％。另外，衍射光栅部183的透射率大致在10％至70％的范围内，这可以根据衍射光栅的狭缝、点或网眼的间隔等调整。
图24B·1所示的半色调掩模185包括在具有透光性的衬底186上使用半透过层形成的半透光部187以及使用遮光层形成的遮光部188构成。
可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等的层形成半透光部187。遮光部188可使用与灰色调掩模的遮光层同样的金属，优选使用铬或氧化铬等。
在对半色调掩模185照射用来曝光的光的情况下，如图24B-2所示，与遮光部188重叠的区域的透射率成为0％，而未设置遮光部188或半透光部187的区域的透射率成为100％。另外，半透光部187的透射率大致在10％至70％的范围内，这可以根据形成的材料的种类或厚度等调整。
通过使用多色调掩模进行曝光及显影，可以形成具有厚度不同的区域的抗蚀剂掩模。
接下来，使用抗蚀剂掩模141对半导体层109、缓冲层111、杂质半导体层113及导电层121进行蚀刻。通过该步骤，半导体层109、缓冲层111、杂质半导体层113及导电层121被分离到每个元件中，从而形成半导体层143、缓冲层145、杂质半导体层147及导电层149(参照图20B)。
接着，使抗蚀剂掩模141缩退，形成抗蚀剂掩模151。作为抗蚀剂掩模的缩退，可使用利用氧等离子体的灰化。在此，对抗蚀剂掩模141进行灰化以使抗蚀剂掩模141在栅电极上分离。其结果是，抗蚀剂掩模151分离(参照图21A)。
接着，使用抗蚀剂掩模151蚀刻导电层149，形成布线层153、155(参照图21B)。布线层153、155形成源电极及漏电极。导电层121的蚀刻优选与实施例4所示的导电层149的蚀刻同样地进行。
接着，在形成有抗蚀剂掩模151的状态下，对缓冲层145的一部分及杂质半导体层147进行蚀刻，以形成缓冲层159和源区及漏区157(参照图21C)。然后，去除抗蚀剂掩模151。图23A是图21C的俯视图。
接着，优选与实施例1同样地进行干法蚀刻。再者，也可以水等离子体、氨等离子体及氮等离子体等对缓冲层159的表面进行辐照。
通过上述步骤，也可以制造根据本实施例的薄膜晶体管。根据本实施例的薄膜晶体管与实施例4所说明的薄膜晶体管同样可以应用于以液晶显示装置为代表的显示装置的像素中的开关晶体管。因此，形成绝缘层133以覆盖该薄膜晶体管(参照图22A)。
接着，在绝缘层133中形成开口134、160以到达由布线层212构成的源电极及漏电极。通过第三光刻法可以形成该开口134、160。然后，在绝缘层133上通过第四光刻步骤设置像素电极层135，以获得以通过该开口部134、160的连接。像这样，可以制造图22B所示的显示装置的像素中的开关晶体管。
另外虽然未图示，但是也可以在绝缘层133和像素电极层135之间具有通过旋涂法等形成的由有机树脂构成的绝缘层。
然后，与实施例4同样，在垂直取向(VA)方式的液晶显示装置中，为了视角的扩大，在采用将像素分割成多个部分且使分割了的像素的各部分的液晶的取向不同的多畴垂直取向方式(所谓的MVA方式)的情况下，优选在像素电极层135上形成突出部137(参照图22C)。图23B是图22C的俯视图。
通过上述步骤，利用较少掩模数量可以制造包括与其沟道形成区域具有非晶半导体的薄膜晶体管相比导通电流高且与其沟道形成区域具有微晶半导体的薄膜晶体管相比截止电流低的薄膜晶体管元件衬底，并且该元件衬底可以应用于液晶显示装置的元件衬底。
实施例9
在本实施例中，示出可以降低接触电阻的薄膜晶体管的结构。具体而言，使用含有赋予一导电型的杂质元素和NH基或NH2基的半导体层(下面示出具有NH基的杂质半导体层)形成实施例1至实施例8所示的源区及漏区。
在实施例4至实施例7中，具有NH基的杂质半导体层通过组合杂质半导体层的形成步骤和缓冲层的形成步骤而形成。具体而言，在组合图15中的实施例4所示的缓冲层的形成步骤217和杂质半导体层的形成步骤221的情况下，在缓冲层的形成217和气体置换219之间进行冲洗处理213，从而提高缓冲层表面的氮浓度，并且提高杂质半导体层的氮浓度。
另外，在组合实施例5所示的图16中的具有NH基的非晶半导体层的形成步骤和杂质半导体层的形成步骤的情况下，在缓冲层的形成217和气体置换219之间进行从卸载225到装载231的步骤，在反应室中形成氮化硅层，从而提高反应室内的氮浓度，并且提高杂质半导体层的氮浓度。
另外，在组合实施例6所示的图17中的具有NH基的非晶半导体层的形成步骤和杂质半导体层的形成步骤的情况下，在杂质半导体层的形成步骤221中引入氨气体或氮气体，从而提高杂质半导体层的氮浓度。
通过使源区及漏区含有赋予一导电型的杂质元素之外还含有NH基或NH2基，可以减少源区及漏区的缺陷能级。因此，可以提高源区及漏区的迁移率，并且可以降低接触电阻。
实施例10
实施例1至实施例3所示的薄膜晶体管可以用于发光显示装置或发光装置。作为发光显示装置或发光装置的发光元件，典型地可以举出利用电致发光的发光元件。根据利用电致发光的发光元件的发光材料是有机化合物还是无机化合物而被大致分类，一般而言，前者称为有机EL元件，后者称为无机EL元件。
另外，在实施例4至实施例9所示的元件衬底上形成发光元件来可以制造发光显示装置或发光装置。
因为在本实施例的发光显示装置及发光装置中使用导通电流高且截止电流低的薄膜晶体管作为像素晶体管，所以可以制造图像质量良好(例如高对比度)并功耗低的发光显示装置及发光装置。
实施例11
接下来，说明可以应用本发明的显示装置的显示面板的结构的示例。
图25A表示只另行形成信号线驱动电路303，并且将它连接到形成在衬底301上的像素部302的显示面板的方式。设置有像素部302、保护电路306、以及扫描线驱动电路304的元件衬底使用实施例1至实施例10中的任一个所示的薄膜晶体管而形成。信号线驱动电路303由将单晶半导体用于沟道形成区域的晶体管、将多晶半导体用于沟道形成区域的晶体管、或将绝缘体上硅(SOI)用于沟道形成区域的晶体管构成。将SOI用于沟道形成区域的晶体管包括将设置在玻璃衬底上的单晶半导体层用于沟道形成区域的晶体管。电源的电位及各种信号等通过FPC 305分别供给到像素部302、信号线驱动电路303、扫描线驱动电路304。也可以在信号线驱动电路303和FPC 305之间以及信号线驱动电路303和像素部302之间的一方或双方设置利用实施例1至实施例10中的任一个所示的薄膜晶体管形成的保护电路306。该保护电路306可以由选自其它结构的薄膜晶体管、二极管、电阻元件及电容器元件等中的一个或多个元件形成。
注意，也可以将信号线驱动电路及扫描线驱动电路形成在与像素部的像素晶体管相同的同一个衬底上。
此外，在另行形成驱动电路的情况下，并不一定需要将形成有驱动电路的衬底附连到形成有像素部的衬底上，例如也可以附连到FPC上。图25B示出只另行形成信号线驱动电路313，并且形成有形成在衬底311上的像素部312、保护电路316、以及扫描线驱动电路314的元件衬底连接至FPC 315的显示面板的方式。像素部312、保护电路316以及扫描线驱动电路314可以使用上述实施例1所示的薄膜晶体管形成。信号线驱动电路313通过FPC 315及保护电路316与像素部312连接。电源的电位及各种信号等通过FPC 315分别供给到像素部312、信号线驱动电路313、以及扫描线驱动电路314。也可以在FPC 315和像素部312之间设置保护电路316。
另外，也可以通过使用上述实施例所示的薄膜晶体管在与像素部相同的同一个衬底上形成信号线驱动电路的一部分或扫描线驱动电路的一部分，并且另行形成其它部分并使其它部分电连接到像素部。图25C示出将信号线驱动电路所包括的模拟开关323a形成在与像素部322及扫描线驱动电路324相同的衬底321上，并且将信号线驱动电路中包括的移位寄存器323b另行形成在不同的衬底上并附连至衬底321的显示面板的方式。像素部322、保护电路326及扫描线驱动电路324通过使用上述实施例所示的薄膜晶体管形成。信号线驱动电路所包括的移位寄存器323b通过模拟开关323a及保护电路326与像素部322连接。电源的电位及各种信号等通过FPC325分别供给到像素部322、信号线驱动电路、扫描线驱动电路324。也可以在FPC325和模拟开关323a之间设置保护电路326。
如图25A至25C所示，可以使用上述实施例所示的薄膜晶体管在与像素部同一个衬底上形成本实施例的显示装置的驱动电路的一部分或全部。
此外，对另行形成的衬底的连接方法没有特别的限制，可以使用已知的COG方式、引线键合方式、或者TAB方式等。此外，连接的位置只要能够电连接，就不局限于图25A至25C所示的位置。另外，也可以另行形成控制器、CPU、存储器等并进行连接。
注意，在本实施例中使用的信号线驱动电路具有移位寄存器和模拟开关。除了移位寄存器和模拟开关之外，还可以包括诸如缓冲器、电平移动电路、源极跟随器等其它电路。另外，不一定需要设置移位寄存器和模拟开关，例如既可以使用像译码器电路那样的可以选择信号线的其它电路代替移位寄存器，又可以使用锁存器等代替模拟开关。
实施例12
可以将由上述方式的薄膜晶体管构成的元件衬底、以及使用此的显示装置等用于有源矩阵型显示面板。换言之，本发明可应用于在显示部分中包括元件衬底和显示装置的所有电子设备。
作为这种电子设备，可以举出诸如摄像机和数字照相机等照相机、头戴式显示器(护目镜型显示器)、汽车导航系统、投影机、汽车音响、个人计算机、便携式信息终端(诸如移动计算机、蜂窝电话或电子书阅读器等)等。图26A至26D示出了这些装置的示例。
图26A示出电视装置。通过将应用上述实施例的显示面板包含在框体中来可以完成电视装置。由显示面板形成主屏幕333，并且还具有扬声器部339及操作开关等作为其他附件。
如图26A所示，在框体331中包括利用显示元件的显示面板332。除了通过接收器335接收普通的电视广播之外，还可通过经由调制解调器334到采用有线或无线方式的通信网络的连接进行单方向(从发送者到接收者)或双方向(在发送者和接收者之间或在接收者之间)的信息通信。通过利用组装到框体中的开关或另外的遥控装置336，可以进行电视装置的操作。也可以在该遥控装置336中设置有用于显示输出信息的显示部337。也可以在显示部337中设置有实施例1至实施例10中的任一个所示的薄膜晶体管。另外，除了主屏333之外，该电视装置还可包括由第二显示面板形成的子屏338，用于显示频道或音量等。在该结构中，可以将实施例1至实施例10中任一个所示的薄膜晶体管用于主屏333及子屏338中的一方或双方。
图27表示说明电视装置的主要结构的框图。在显示部分中设置有像素部371。信号线驱动电路372和扫描线驱动电路373也可以通过COG方法安装到显示面板。
作为其他外部电路，视频信号的输入一侧具有视频信号放大电路375、视频信号处理电路376、以及控制电路377等，该视频信号放大电路375放大由调谐器374接收的信号中的视频信号，该视频信号处理电路376将从视频信号放大电路375输出的信号转换为对应于红色、绿色、蓝色各种颜色的颜色信号，该控制电路377将所述视频信号转换为驱动器IC的输入规范。控制电路377将信号分别输出到扫描线一侧和信号线一侧。在进行数字驱动的情况下，也可以采用如下结构，即在信号线一侧设置信号分割电路378，并将输入数字信号分割为m个片段来供给。
由调谐器374接收的信号中的音频信号被传送到音频信号放大电路379，并且其输出经过音频信号处理电路380被供给到扬声器383。控制电路381从输入部382接收接收站(接收频率)、音量的控制信息，并且将信号传送到调谐器374及音频信号处理电路380。
当然，本发明不局限于电视装置，而还可以应用于个人计算机的监视器、如火车站或机场等的信息显示板或者街头上的广告显示板等大面积的显示媒体。
如上所述，通过将实施例1至实施例10中任一个所说明的薄膜晶体管应用于主屏333及子屏338的一方或双方，可以制造图像质量高且功耗低的电视装置。
图26B表示蜂窝电话341的示例。该蜂窝电话341包括显示部342、操作部343等。通过将实施例1至实施例10中任一个所说明的薄膜晶体管应用于显示部342，可以提高图像质量且降低功耗。
图26C所示的便携型计算机包括主体351、显示部352等。通过对显示部352应用实施例1等所说明的薄膜晶体管，可以提高图像质量且降低功耗。
图26D表示台灯，其包括照明部361、灯罩362、可调节臂(adjustablearm)363、支柱364、底座365、以及电源366等。通过将上述实施例所说明的发光装置应用于照明部361来制造该台灯。通过将实施例1至实施例10中任一个所说明的薄膜晶体管应用于照明部361，可以提高图像质量且降低功耗。
图28A至28C表示蜂窝电话的结构的示例，例如将具有实施例1至实施例10中任一个所示的薄膜晶体管的元件衬底及具有该元件衬底的显示装置应用于其显示部分。图28A是正视图，图28B是后视图，图28C是展开图。图28A至28C所示的蜂窝电话由两个框体，即框体394以及385构成。图28A至28C所示的蜂窝电话具有蜂窝电话和便携式信息终端两种功能，其内置有计算机，并且除了进行声音通话之外还可以处理各种各样的数据，也称为智能电话(Smartphone)。
该蜂窝电话包括两个框体394和385。框体394包括显示部386、扬声器387、话筒388、操作键389、定位装置390、前置摄像头391、外部连接端子插口392、以及耳机端子393等，而框体385包括键盘395、外部存储器插槽396、背面相机397、灯398等。此外，天线被内置在框体394中。
此外，该蜂窝电话还可以在上述结构的基础上内置有非接触IC芯片、小型存储器件等。
在图28A中，框体394和框体385相互重合并滑动，且该蜂窝电话如图28C那样展开。可以将实施例1至实施例10中任一个所示的显示装置安装到显示部386中，而其显示方向根据使用方式适当地变化。由于在与显示部386相同的面上具有前置摄像头391，该蜂窝电话可被用作视频电话。此外，通过将显示部386用作取景器，可以利用背面相机397以及灯398进行静态图像以及动态图像的摄影。
除了声音通话之外，扬声器387和话筒388可以用于视频通话、声音的录音以及再生等用途。利用操作键389可以进行电话的拨打和接收、电子邮件等的简单的信息输入、滚屏、以及指针移动等。
此外，当处理的信息较多，如制作文件、用作便携式信息终端等时，使用键盘395是较方便的。通过使相重合的框体394和框体385(图28A)滑动，该蜂窝电话可以如图28C那样展开而用作便携式信息终端。另外，通过使用键盘395及定位装置390可以顺利地进行操作。外部连接端子插口392可以与AC适配器以及USB电缆等的各种电缆连接，而经由它可以进行充电以及与个人计算机等的数据通信。此外，通过将记录媒体插入外部存储器插槽396，可以存储并传输更大量的数据。
在框体385的背面(图28B)，设置了背面相机397及灯398，并且通过将显示部386用作取景器而可以进行静态图像以及动态图像的摄影。
此外，除了上述结构之外，该蜂窝电话还可以具备红外线通信功能、USB端口、数字电视广播接收功能、非接触IC芯片或耳机插口等。
通过将实施例1至实施例10中任一个所说明的薄膜晶体管应用于像素中，可以提高图像质量且降低功耗。
本申请基于2008年6月27日向日本专利局提交的日本专利申请序列号2008·169499，还基于2008年9月5日向日本专利局提交的日本专利申请序列号2008·228242，上述专利的全部内容通过引用结合于此。

Claims (15)

1.一种薄膜晶体管，包括：
覆盖具有绝缘表面的衬底上的栅电极的栅极绝缘层；
与所述栅极绝缘层接触的第一半导体层；
层叠于所述第一半导体层上的第二半导体层；以及
与所述第二半导体层的一部分接触并形成源区和漏区的杂质半导体层，
其中所述第二半导体层包括具有NH基或NH2基的非晶半导体层。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第二半导体层所包含的不同的半导体原子与所述NH基交联。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述第二半导体层所包含的半导体原子中的不同的悬空键与所述NH2基端接。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一半导体层是微晶半导体层。
5.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一半导体层是散布的微晶半导体层或网状微晶半导体层。
6.根据权利要求1所述的薄膜晶体管，其特征在于，通过二次离子质谱分析法测得的所述第二半导体层的氧浓度小于或等于5×1018cm-3。
7.一种薄膜晶体管，包括：
与具有绝缘表面的衬底上的栅电极接触的栅极绝缘层；
与所述栅极绝缘层接触的半导体层；
形成源区和漏区的杂质半导体层；以及
在所述半导体层与所述杂质半导体层之间形成的缓冲层，
其中所述缓冲层包括具有NH基或NH2基的非晶半导体层。
8.根据权利要求7所述的薄膜晶体管，其特征在于，所述缓冲层所包含的不同的半导体原子与所述NH基交联。
9.根据权利要求7所述的薄膜晶体管，其特征在于，所述缓冲层所包含的不同的半导体原子中的不同的悬空键与所述NH2基端接。
10.根据权利要求7所述的薄膜晶体管，其特征在于，所述半导体层是微晶半导体层。
11.根据权利要求7所述的薄膜晶体管，其特征在于，所述半导体层是散布的微晶半导体层或网状微晶半导体层。
12.根据权利要求7所述的薄膜晶体管，其特征在于，通过二次离子质谱分析法测得的所述缓冲层的氧浓度小于或等于5×1018cm-3。
13.根据权利要求1或7所述的薄膜晶体管，其特征在于，形成所述源区和漏区的所述杂质半导体层中包括NH基。
14.一种半导体装置，包括：
薄膜晶体管，所述薄膜晶体管包括：
覆盖具有绝缘表面的衬底上的栅电极的栅极绝缘层；
与所述栅极绝缘层接触的第一半导体层；
层叠于所述第一半导体层上的第二半导体层；以及
与所述第二半导体层的一部分接触并形成源区和漏区的杂质半导体层，
其中所述第二半导体层包括具有NH基或NH2基的非晶半导体层。
15.一种具有根据权利要求14所述的半导体装置的电子设备，其特征在于，所述电子设备是从由电视装置、蜂窝电话、便携型计算机、以及台灯组成的组中选择的。
CN200980124788.4A 2008-06-27 2009-06-22 薄膜晶体管、半导体装置及电子设备 Expired - Fee Related CN102077354B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008-169499 2008-06-27
JP2008169499 2008-06-27
JP2008228242 2008-09-05
JP2008-228242 2008-09-05
PCT/JP2009/061794 WO2009157573A1 (en) 2008-06-27 2009-06-22 Thin film transistor, semiconductor device and electronic device

Publications (2)

Publication Number Publication Date
CN102077354A true CN102077354A (zh) 2011-05-25
CN102077354B CN102077354B (zh) 2014-08-20

Family

ID=41444633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980124788.4A Expired - Fee Related CN102077354B (zh) 2008-06-27 2009-06-22 薄膜晶体管、半导体装置及电子设备

Country Status (6)

Country Link
US (1) US8513664B2 (zh)
JP (1) JP5448604B2 (zh)
KR (1) KR101602252B1 (zh)
CN (1) CN102077354B (zh)
TW (1) TWI505472B (zh)
WO (1) WO2009157573A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109585303A (zh) * 2018-11-23 2019-04-05 合肥鑫晟光电科技有限公司 显示面板、阵列基板、薄膜晶体管及其制造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4294976B2 (ja) * 2003-02-27 2009-07-15 東京エレクトロン株式会社 基板処理装置
US9524869B2 (en) 2004-03-11 2016-12-20 Epistar Corporation Nitride-based semiconductor light-emitting device
US20140017840A1 (en) * 2004-03-11 2014-01-16 Epistar Corporation Nitride-based light-emitting device
JP5436017B2 (ja) 2008-04-25 2014-03-05 株式会社半導体エネルギー研究所 半導体装置
JP5518366B2 (ja) * 2008-05-16 2014-06-11 株式会社半導体エネルギー研究所 薄膜トランジスタ
KR101703511B1 (ko) * 2008-06-27 2017-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터
JP5498762B2 (ja) 2008-11-17 2014-05-21 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US8598586B2 (en) * 2009-12-21 2013-12-03 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
JP5602450B2 (ja) * 2010-02-12 2014-10-08 三菱電機株式会社 薄膜トランジスタ、その製造方法、及び表示装置
TWI538218B (zh) 2010-09-14 2016-06-11 半導體能源研究所股份有限公司 薄膜電晶體
KR101750430B1 (ko) * 2010-11-29 2017-06-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법
US8741677B2 (en) * 2010-11-30 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
CN102096228B (zh) * 2010-12-17 2012-07-04 湖南创图视维科技有限公司 一种显示系统和显示方法
US8629445B2 (en) 2011-02-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic appliance
CN103038887A (zh) 2011-08-09 2013-04-10 松下电器产业株式会社 薄膜半导体器件及薄膜半导体器件的制造方法
CN102646676B (zh) * 2011-11-03 2015-06-10 京东方科技集团股份有限公司 一种tft阵列基板
WO2013154195A1 (en) 2012-04-13 2013-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20220069118A (ko) 2014-07-15 2022-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
US9818880B2 (en) 2015-02-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP2016225615A (ja) * 2015-05-26 2016-12-28 株式会社半導体エネルギー研究所 半導体装置、該半導体装置の作製方法、または該半導体装置を有する表示装置

Family Cites Families (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4226898A (en) * 1978-03-16 1980-10-07 Energy Conversion Devices, Inc. Amorphous semiconductors equivalent to crystalline semiconductors produced by a glow discharge process
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
US5091334A (en) * 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US4460670A (en) * 1981-11-26 1984-07-17 Canon Kabushiki Kaisha Photoconductive member with α-Si and C, N or O and dopant
JPH0658966B2 (ja) * 1982-05-17 1994-08-03 キヤノン株式会社 半導体素子
JPS6027122A (ja) * 1983-07-22 1985-02-12 Semiconductor Energy Lab Co Ltd 光プラズマ気相反応法
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JPH0228624A (ja) * 1988-07-18 1990-01-30 Fujitsu Ltd 薄膜トランジスタ
US5221631A (en) * 1989-02-17 1993-06-22 International Business Machines Corporation Method of fabricating a thin film transistor having a silicon carbide buffer layer
JP2839529B2 (ja) * 1989-02-17 1998-12-16 株式会社東芝 薄膜トランジスタ
EP0449539B1 (en) * 1990-03-27 1996-07-03 Kabushiki Kaisha Toshiba Ohmic contact for thin film transistor
JPH03278466A (ja) * 1990-03-27 1991-12-10 Toshiba Corp 薄膜トランジスタおよびその製造方法
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7115902B1 (en) * 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
KR950013784B1 (ko) * 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US5514879A (en) * 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
US7098479B1 (en) * 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JPH04266019A (ja) * 1991-02-20 1992-09-22 Canon Inc 成膜方法
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JPH05129608A (ja) 1991-10-31 1993-05-25 Sharp Corp 半導体装置
EP0535979A3 (en) 1991-10-02 1993-07-21 Sharp Kabushiki Kaisha A thin film transistor and a method for producing the same
JPH05175503A (ja) * 1991-10-23 1993-07-13 Kyocera Corp 薄膜トランジスタおよびその製造方法
US6835523B1 (en) 1993-05-09 2004-12-28 Semiconductor Energy Laboratory Co., Ltd. Apparatus for fabricating coating and method of fabricating the coating
JP3157985B2 (ja) * 1993-06-10 2001-04-23 三菱電機株式会社 薄膜トランジスタおよびその製造方法
US5932302A (en) * 1993-07-20 1999-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating with ultrasonic vibration a carbon coating
JPH07131030A (ja) 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
US6747627B1 (en) * 1994-04-22 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Redundancy shift register circuit for driver circuit in active matrix type liquid crystal display device
JP3175503B2 (ja) 1994-11-10 2001-06-11 株式会社村田製作所 チップ型圧電共振部品
TW303526B (zh) * 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
US5677236A (en) * 1995-02-24 1997-10-14 Mitsui Toatsu Chemicals, Inc. Process for forming a thin microcrystalline silicon semiconductor film
JPH10332494A (ja) * 1997-06-03 1998-12-18 Oki Data:Kk 温度検出回路、駆動装置及びプリンタ
US5920772A (en) * 1997-06-27 1999-07-06 Industrial Technology Research Institute Method of fabricating a hybrid polysilicon/amorphous silicon TFT
US6261881B1 (en) * 1998-08-21 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit consisting of semiconductor element and method of manufacturing the same
JP2000277439A (ja) 1999-03-25 2000-10-06 Kanegafuchi Chem Ind Co Ltd 結晶質シリコン系薄膜のプラズマｃｖｄ方法およびシリコン系薄膜光電変換装置の製造方法
JP2001007024A (ja) 1999-06-18 2001-01-12 Sanyo Electric Co Ltd 多結晶シリコン膜の形成方法
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TW507258B (en) * 2000-02-29 2002-10-21 Semiconductor Systems Corp Display device and method for fabricating the same
US7633471B2 (en) * 2000-05-12 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric appliance
GB0017471D0 (en) * 2000-07-18 2000-08-30 Koninkl Philips Electronics Nv Thin film transistors and their manufacture
US6544908B1 (en) * 2000-08-30 2003-04-08 Micron Technology, Inc. Ammonia gas passivation on nitride encapsulated devices
JP4926329B2 (ja) * 2001-03-27 2012-05-09 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、電気器具
KR100764273B1 (ko) * 2001-05-31 2007-10-05 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 제조방법
JP4560245B2 (ja) 2001-06-29 2010-10-13 キヤノン株式会社 光起電力素子
TW519259U (en) * 2001-08-31 2003-01-21 Asia Vital Components Co Ltd Improved structure of DC fan bearing fixation device
CN1434493A (zh) * 2002-01-23 2003-08-06 联华电子股份有限公司 自生长疏水性纳米分子有机防扩散膜及其制备方法
KR100436181B1 (ko) * 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
JP2004014958A (ja) 2002-06-11 2004-01-15 Fuji Electric Holdings Co Ltd 薄膜多結晶太陽電池とその製造方法
US6838300B2 (en) * 2003-02-04 2005-01-04 Texas Instruments Incorporated Chemical treatment of low-k dielectric films
WO2004086487A1 (ja) * 2003-03-26 2004-10-07 Semiconductor Energy Laboratory Co. Ltd. 半導体装置およびその作製方法
US20040198046A1 (en) * 2003-04-01 2004-10-07 Lee Yu-Chou Method for decreasing contact resistance of source/drain electrodes
FR2853418B1 (fr) * 2003-04-01 2005-08-19 Commissariat Energie Atomique Dispositif optique a stabilite mecanique renforcee fonctionnant dans l'extreme ultraviolet et masque de lithographie comportant un tel dispositif
JP2004335823A (ja) * 2003-05-09 2004-11-25 Canon Inc 光起電力素子及び光起電力素子の形成方法
TWI222753B (en) * 2003-05-20 2004-10-21 Au Optronics Corp Method for forming a thin film transistor of an organic light emitting display
TWI368774B (en) * 2003-07-14 2012-07-21 Semiconductor Energy Lab Light-emitting device
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
TWI336921B (en) * 2003-07-18 2011-02-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
JP4480968B2 (ja) * 2003-07-18 2010-06-16 株式会社半導体エネルギー研究所 表示装置
JP2005050905A (ja) * 2003-07-30 2005-02-24 Sharp Corp シリコン薄膜太陽電池の製造方法
JP3887364B2 (ja) * 2003-09-19 2007-02-28 株式会社東芝 半導体装置の製造方法
JP2005123466A (ja) * 2003-10-17 2005-05-12 Sharp Corp シリコン系薄膜光電変換装置の製造方法およびその方法により製造されたシリコン系薄膜光電変換装置
JP5159021B2 (ja) 2003-12-02 2013-03-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI372463B (en) 2003-12-02 2012-09-11 Semiconductor Energy Lab Laser irradiation apparatus, laser irradiation method, and method for manufacturing semiconductor device
JP2005167051A (ja) 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
US20060079100A1 (en) * 2004-03-15 2006-04-13 Sharp Laboratories Of America, Inc. High density plasma grown silicon nitride
DE102005013537A1 (de) * 2004-03-24 2005-10-20 Sharp Kk Fotoelektrischer Wandler und Herstellverfahren für einen solchen
US7288284B2 (en) * 2004-03-26 2007-10-30 Taiwan Semiconductor Manufacturing Co., Ltd. Post-cleaning chamber seasoning method
US7125758B2 (en) * 2004-04-20 2006-10-24 Applied Materials, Inc. Controlling the properties and uniformity of a silicon nitride film by controlling the film forming precursors
TWI234288B (en) * 2004-07-27 2005-06-11 Au Optronics Corp Method for fabricating a thin film transistor and related circuits
EP1624333B1 (en) * 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
KR100643493B1 (ko) * 2004-09-23 2006-11-10 삼성전자주식회사 반도체 장치의 실리콘 산질화막을 형성하는 방법 및 장치
TWI505473B (zh) * 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
KR100722085B1 (ko) * 2005-09-12 2007-05-25 삼성전자주식회사 전기영동법으로 형성된 탄소나노튜브를 포함하는 태양 전지및 그 제조방법
US20070295399A1 (en) 2005-12-16 2007-12-27 Bp Corporation North America Inc. Back-Contact Photovoltaic Cells
JP5207598B2 (ja) * 2006-05-24 2013-06-12 パナソニック株式会社 窒化物半導体材料、半導体素子およびその製造方法
JP2008091599A (ja) * 2006-10-02 2008-04-17 Sony Corp 薄膜トランジスタおよびその製造方法ならびに表示装置
JP2008124392A (ja) 2006-11-15 2008-05-29 Sharp Corp 半導体装置、その製造方法及び表示装置
JP2008300779A (ja) 2007-06-04 2008-12-11 Elpida Memory Inc 半導体装置及びその製造方法
JP5331389B2 (ja) 2007-06-15 2013-10-30 株式会社半導体エネルギー研究所 表示装置の作製方法
JP5311955B2 (ja) * 2007-11-01 2013-10-09 株式会社半導体エネルギー研究所 表示装置の作製方法
US7812348B2 (en) * 2008-02-29 2010-10-12 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and display device
US7786485B2 (en) * 2008-02-29 2010-08-31 Semicondutor Energy Laboratory Co., Ltd. Thin-film transistor and display device
US7968880B2 (en) * 2008-03-01 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device
JP5411528B2 (ja) * 2008-03-18 2014-02-12 株式会社半導体エネルギー研究所 薄膜トランジスタ及び表示装置
US7821012B2 (en) * 2008-03-18 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US8138032B2 (en) * 2008-04-18 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor having microcrystalline semiconductor film
KR101455317B1 (ko) * 2008-04-18 2014-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 그 제작 방법
JP5416460B2 (ja) * 2008-04-18 2014-02-12 株式会社半導体エネルギー研究所 薄膜トランジスタおよび薄膜トランジスタの作製方法
US8053294B2 (en) * 2008-04-21 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor by controlling generation of crystal nuclei of microcrystalline semiconductor film
US8049215B2 (en) 2008-04-25 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JP5436017B2 (ja) * 2008-04-25 2014-03-05 株式会社半導体エネルギー研究所 半導体装置
JP5518366B2 (ja) * 2008-05-16 2014-06-11 株式会社半導体エネルギー研究所 薄膜トランジスタ
KR101703511B1 (ko) 2008-06-27 2017-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터
US8283667B2 (en) * 2008-09-05 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
WO2010035846A1 (en) * 2008-09-26 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
JP5525224B2 (ja) * 2008-09-30 2014-06-18 株式会社半導体エネルギー研究所 表示装置
CN103730515B (zh) * 2009-03-09 2016-08-17 株式会社半导体能源研究所 半导体器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109585303A (zh) * 2018-11-23 2019-04-05 合肥鑫晟光电科技有限公司 显示面板、阵列基板、薄膜晶体管及其制造方法

Also Published As

Publication number Publication date
US20090321743A1 (en) 2009-12-31
CN102077354B (zh) 2014-08-20
WO2009157573A1 (en) 2009-12-30
US8513664B2 (en) 2013-08-20
JP2010087471A (ja) 2010-04-15
JP5448604B2 (ja) 2014-03-19
KR101602252B1 (ko) 2016-03-10
KR20110023888A (ko) 2011-03-08
TW201017889A (en) 2010-05-01
TWI505472B (zh) 2015-10-21

Similar Documents

Publication Publication Date Title
CN102077354B (zh) 薄膜晶体管、半导体装置及电子设备
CN101540342B (zh) 薄膜晶体管及显示装置
CN102007586B (zh) 薄膜晶体管及其制造方法
CN102007585B (zh) 薄膜晶体管及其制造方法
CN101521233B (zh) 薄膜晶体管及显示装置
CN102077331A (zh) 薄膜晶体管
CN101527320B (zh) 半导体装置
CN101425544B (zh) 薄膜晶体管以及包括薄膜晶体管的显示装置
CN101521231B (zh) 薄膜晶体管及显示器件
CN101404295B (zh) 薄膜晶体管、及具有其的显示装置、和其制造方法
CN101369540B (zh) 半导体装置的制造方法
KR101452204B1 (ko) 박막 트랜지스터 및 상기 박막 트랜지스터를 구비하는 표시 장치
TWI696027B (zh) 液晶顯示裝置
CN101369539B (zh) 显示装置的制造方法
US8247315B2 (en) Plasma processing apparatus and method for manufacturing semiconductor device
CN101527260B (zh) 结晶半导体膜的形成方法、晶体管及显示装置的制造方法
US8039842B2 (en) Thin film transistor and display device including thin film transistor
CN101765917A (zh) 显示器件及具有该显示器件的电子设备及其制造方法
CN101551559A (zh) 显示装置及其制造方法
CN101667599A (zh) 薄膜晶体管
CN101452961A (zh) 薄膜晶体管、显示装置以及这些的制造方法
CN102349159A (zh) 薄膜晶体管
CN102386072A (zh) 微晶半导体膜的制造方法及半导体装置的制造方法
KR20090104730A (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140820