JPH0228624A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH0228624A JPH0228624A JP63179977A JP17997788A JPH0228624A JP H0228624 A JPH0228624 A JP H0228624A JP 63179977 A JP63179977 A JP 63179977A JP 17997788 A JP17997788 A JP 17997788A JP H0228624 A JPH0228624 A JP H0228624A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- added
- electrode
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 33
- 239000010408 film Substances 0.000 claims abstract description 39
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 10
- 239000012535 impurity Substances 0.000 abstract description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052785 arsenic Inorganic materials 0.000 abstract description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 3
- 239000011574 phosphorus Substances 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 2
- 229910017875 a-SiN Inorganic materials 0.000 abstract 1
- 238000010030 laminating Methods 0.000 abstract 1
- 238000003475 lamination Methods 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 24
- 238000010586 diagram Methods 0.000 description 9
- 239000007789 gas Substances 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 5
- 239000011651 chromium Substances 0.000 description 5
- 210000002858 crystal cell Anatomy 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 125000004432 carbon atom Chemical group C* 0.000 description 4
- 210000004027 cell Anatomy 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 125000004433 nitrogen atom Chemical group N* 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- OTMSDBZUPAUEDD-UHFFFAOYSA-N Ethane Chemical compound CC OTMSDBZUPAUEDD-UHFFFAOYSA-N 0.000 description 1
- 241000282376 Panthera tigris Species 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000001294 propane Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
液晶表示パネルの液晶セル駆動用の薄膜トランジスタの
構造に関し、 該薄膜トランジスタ駆動用のドレイン電流に於けるOF
F電流(ゲート電圧を負バイアスにした時のドレイン電
流)の値が、パネルの温度上昇や、パネルの表示用光源
の迷光により影響を受けて大きくなるのを防止すること
を目的とし、絶縁性基板上に形成された所定パターンの
ゲート電極上に絶縁膜を介して半導体層としての真性の
水素化アモルファスシリコン層が形成され、該水素化ア
モルファスシリコン層上に素子形成用のコンタクト層と
しての前記水素化アモルファスシリコン層よリエネルギ
ーバンドギャップの広い不純物添加型の水素化アモルフ
ァスシリコン層とオーミック電極膜とが積層形成され、
かつ前記コンタクト層とオーミック電極膜の積層膜が、
所定のパターンに分離されてソース電極およびドレイン
電極として形成されて成る構成とする。
構造に関し、 該薄膜トランジスタ駆動用のドレイン電流に於けるOF
F電流(ゲート電圧を負バイアスにした時のドレイン電
流)の値が、パネルの温度上昇や、パネルの表示用光源
の迷光により影響を受けて大きくなるのを防止すること
を目的とし、絶縁性基板上に形成された所定パターンの
ゲート電極上に絶縁膜を介して半導体層としての真性の
水素化アモルファスシリコン層が形成され、該水素化ア
モルファスシリコン層上に素子形成用のコンタクト層と
しての前記水素化アモルファスシリコン層よリエネルギ
ーバンドギャップの広い不純物添加型の水素化アモルフ
ァスシリコン層とオーミック電極膜とが積層形成され、
かつ前記コンタクト層とオーミック電極膜の積層膜が、
所定のパターンに分離されてソース電極およびドレイン
電極として形成されて成る構成とする。
本発明は液晶表示パネルの液晶セル駆動用の薄膜トラン
ジスタの構造に関する。
ジスタの構造に関する。
OA機器の普及に伴い、コンパクトでフラットな構造で
、かつ高品質な画像を呈する大型液晶表示パネルが要求
され、このため単純マトリックス型液晶表示パネルや、
アクティブマトリックス型液晶表示パネル等が開発され
ている。前者の液晶表示パネルは工程が比較的簡単で、
歩留まり良く形成できるが、フルカラーの液晶表示パネ
ルを形成する際の色の彩度や明度の品質の点で問題を生
じる。
、かつ高品質な画像を呈する大型液晶表示パネルが要求
され、このため単純マトリックス型液晶表示パネルや、
アクティブマトリックス型液晶表示パネル等が開発され
ている。前者の液晶表示パネルは工程が比較的簡単で、
歩留まり良く形成できるが、フルカラーの液晶表示パネ
ルを形成する際の色の彩度や明度の品質の点で問題を生
じる。
後者の液晶表示パネルは、薄膜トランジスタを液晶セル
の駆動に用いているため、フルカラーの液晶表示パネル
を形成する際、色の彩度や明度の点では満足できるが、
工程が煩雑で歩留まりが悪い等の難点がある。そのため
、歩留まりの良い素子構成および薄膜トランジスタの駆
動電流のマージンが大きくとれる液晶表示パネルが望ま
れている。
の駆動に用いているため、フルカラーの液晶表示パネル
を形成する際、色の彩度や明度の点では満足できるが、
工程が煩雑で歩留まりが悪い等の難点がある。そのため
、歩留まりの良い素子構成および薄膜トランジスタの駆
動電流のマージンが大きくとれる液晶表示パネルが望ま
れている。
〔従来の技術〕
第7図は薄膜トランジスタを液晶セルの駆動用素子とし
て用いたアクティブマトリックス型液晶表示パネルの斜
視図で、第1のガラス基板1上にはゲートパスライン2
と、該ゲートパスライン2と絶縁膜(図示せず)を介し
て交差するドレインパスライン3と、該ゲートパスライ
ン2とドレインパスライン3で囲まれた領域に複数の画
素(液晶セル)を形成する透明な画素電極4と、画素単
位の複数の薄膜トランジスタ5が形成されている。
て用いたアクティブマトリックス型液晶表示パネルの斜
視図で、第1のガラス基板1上にはゲートパスライン2
と、該ゲートパスライン2と絶縁膜(図示せず)を介し
て交差するドレインパスライン3と、該ゲートパスライ
ン2とドレインパスライン3で囲まれた領域に複数の画
素(液晶セル)を形成する透明な画素電極4と、画素単
位の複数の薄膜トランジスタ5が形成されている。
この薄膜トランジスタ5のゲート電極6はゲートパスラ
イン2に、ドレイン電極7はドレインパスライン3に、
ソース電極8は画素電極4にそれぞれ接続されている。
イン2に、ドレイン電極7はドレインパスライン3に、
ソース電極8は画素電極4にそれぞれ接続されている。
またこのドレイン電極7を画素電極4に接続しても良い
し、ソース電極8をドレインパスライン3に接続しても
良い。
し、ソース電極8をドレインパスライン3に接続しても
良い。
一方、第2のガラス基vi9には透明なベタの共通電極
10が形成され、このガラス基板9と第1のガラス基板
1の間には液晶が封入されて液晶表示パネルが形成され
ている。
10が形成され、このガラス基板9と第1のガラス基板
1の間には液晶が封入されて液晶表示パネルが形成され
ている。
このような液晶表示パネルの動作に付いて述べると、前
記したゲートパスライン2に所定の電圧を印加すること
でゲート電極6に所定の電圧を印加し、薄膜トランジス
タ5を導通状態にすることでドレインパスライン3のデ
ータ電圧が画素電極4に書き込まれる。即ち画素電極4
に書き込まれたデータ電圧がセル電圧になる。
記したゲートパスライン2に所定の電圧を印加すること
でゲート電極6に所定の電圧を印加し、薄膜トランジス
タ5を導通状態にすることでドレインパスライン3のデ
ータ電圧が画素電極4に書き込まれる。即ち画素電極4
に書き込まれたデータ電圧がセル電圧になる。
次いで薄膜トランジスタ5をオフ状態、即ち、非導通状
態とすることでセル電圧は、データ電圧の変動に対して
殆ど影響無く、一定の状態に保たれ、それによって大容
量の液晶表示パネルが得られる。
態とすることでセル電圧は、データ電圧の変動に対して
殆ど影響無く、一定の状態に保たれ、それによって大容
量の液晶表示パネルが得られる。
第8図は従来の薄膜トランジスタの構造を示す断面図で
あり、第1のガラス基板l上には所定パターンに形成の
チタン(Ti)膜或いはクロム(Cr)膜よりなるゲー
ト電極6が形成され、該ゲート電極6上には水素を添加
したアモルファス窒化シリコン膜、或いは二酸化シリコ
ン(Sing)膜が絶縁膜11として形成され、更にそ
の上には所定パターンの真性の水素化アモルファスシリ
コン(以下1a−Si:Hと称す)よりなる半導体層1
2が形成されている。そして更に該半導体層12上には
コンタクト層としてのN型不純物添加型水素化アモルフ
ァスシリコン(以下N ” a−Si:)lと称す)膜
13と+ Ti膜、或いはCr膜よりなるオーミック電
極14との積層膜がゲート電極6と投影的に一部オーバ
ーラップし、かつ2つに分割されたパターンにより成膜
されソース電極15およびドレイン電極16として形成
されている。
あり、第1のガラス基板l上には所定パターンに形成の
チタン(Ti)膜或いはクロム(Cr)膜よりなるゲー
ト電極6が形成され、該ゲート電極6上には水素を添加
したアモルファス窒化シリコン膜、或いは二酸化シリコ
ン(Sing)膜が絶縁膜11として形成され、更にそ
の上には所定パターンの真性の水素化アモルファスシリ
コン(以下1a−Si:Hと称す)よりなる半導体層1
2が形成されている。そして更に該半導体層12上には
コンタクト層としてのN型不純物添加型水素化アモルフ
ァスシリコン(以下N ” a−Si:)lと称す)膜
13と+ Ti膜、或いはCr膜よりなるオーミック電
極14との積層膜がゲート電極6と投影的に一部オーバ
ーラップし、かつ2つに分割されたパターンにより成膜
されソース電極15およびドレイン電極16として形成
されている。
ところで従来の薄膜トランジスタの構造では、第2図の
点線曲線に示すようにゲート電極側に十の電圧を印加し
た場合のドレイン電流CIon)は10−’A以上の値
を示して液晶パネルを明に動作させる駆動に対して問題
は無い。
点線曲線に示すようにゲート電極側に十の電圧を印加し
た場合のドレイン電流CIon)は10−’A以上の値
を示して液晶パネルを明に動作させる駆動に対して問題
は無い。
然し、ゲート電極側に−の電圧を印加した場合のドレイ
ン電流(Ioff)電流は、同点線曲線で示すようにi
o−”〜10−” Aの値で飽和状態に到達するので液
晶パネルの温度上昇や、パネルの照射光源(バックライ
ト)の迷光が薄膜トランジスタに導入されることによっ
て上記ドレイン電流の値は、容易に10− ” A程度
に上昇し、セル電圧を保持するためには確実性が無いと
いった問題がある。
ン電流(Ioff)電流は、同点線曲線で示すようにi
o−”〜10−” Aの値で飽和状態に到達するので液
晶パネルの温度上昇や、パネルの照射光源(バックライ
ト)の迷光が薄膜トランジスタに導入されることによっ
て上記ドレイン電流の値は、容易に10− ” A程度
に上昇し、セル電圧を保持するためには確実性が無いと
いった問題がある。
このことは、ゲート電極側に負の電圧を印加した場合、
半導体層とコンタクト層間に形成されたN型反転層によ
りコンタクト層内に正孔が導入され、この正孔が確実に
コンタクト層内で、ブロッキングされずにオーミック電
極側に移動し、その正孔の移動によってIoff電流値
が上昇するものと考えられる。
半導体層とコンタクト層間に形成されたN型反転層によ
りコンタクト層内に正孔が導入され、この正孔が確実に
コンタクト層内で、ブロッキングされずにオーミック電
極側に移動し、その正孔の移動によってIoff電流値
が上昇するものと考えられる。
そのため、前記したパネルの照射光源の迷光や、パネル
の温度上昇によってIoff電流が変化するため、高品
質の画像が得られない問題がある。
の温度上昇によってIoff電流が変化するため、高品
質の画像が得られない問題がある。
また薄膜トランジスタは、各画素電極に対応して複数個
設けられてあり、この温度上昇や、迷光の影響を受は腐
い薄膜トランジスタを多数、均一な特性でパネル全体(
ガラス基板全体)に形成するのは困難である。
設けられてあり、この温度上昇や、迷光の影響を受は腐
い薄膜トランジスタを多数、均一な特性でパネル全体(
ガラス基板全体)に形成するのは困難である。
本発明は上記した問題点を除去し、Ioff電流がパネ
ルの温度上昇や、照射光源からの迷光によっても影響を
受けないようにして、Ioff電流の動作マージンの大
きい薄膜トランジスタの構造の提供を目的とする。
ルの温度上昇や、照射光源からの迷光によっても影響を
受けないようにして、Ioff電流の動作マージンの大
きい薄膜トランジスタの構造の提供を目的とする。
上記目的を達成する本発明の薄膜トランジスタは、絶縁
性基板上に形成された所定パターンのゲート電極上に絶
縁膜を介して半導体層としての真性の水素化アモルファ
スシリコン層が形成され、該水素化アモルファスシリコ
ン層上に素子形成用のコンタクト層としての前記水素化
アモルファスシリコン層よリエネルギーバンドギャップ
の大きい不純物添加型の水素化アモルファスシリコン層
とオーミック電極膜とが積層形成され、かつ前記コンタ
クト層とオーミック電極膜の積層膜が、所定のパターン
に分離されてソース電極およびドレイン電極として形成
されて成ることで構成される。
性基板上に形成された所定パターンのゲート電極上に絶
縁膜を介して半導体層としての真性の水素化アモルファ
スシリコン層が形成され、該水素化アモルファスシリコ
ン層上に素子形成用のコンタクト層としての前記水素化
アモルファスシリコン層よリエネルギーバンドギャップ
の大きい不純物添加型の水素化アモルファスシリコン層
とオーミック電極膜とが積層形成され、かつ前記コンタ
クト層とオーミック電極膜の積層膜が、所定のパターン
に分離されてソース電極およびドレイン電極として形成
されて成ることで構成される。
本発明の薄膜トランジスタは、コンタクト層として従来
用いていたN” a−3i:)1層の代わりに、該N”
a−5i:Hに炭素、或いは窒素を添加し、該N0a
−5i:Hよりもエネルギーバンドギャップの大きいN
” a−3iC:H、或いはN” a−5iN:8層を
形成することで、薄膜トランジスタの半導体層とオーミ
ック電極(ドレイン領域側)との間に、ゲート電極に−
の電圧を印加した時にゲート電極からオーミック電極側
(ドレイン領域側)に正孔が導入されるのを防止するブ
ロッキング層を形成して正孔が半導体層内に溜まるよう
にし、Ioff電流がパネルの温度上昇や、パネルの照
射光源の迷光の影響をうけ難(してIoff電流値のマ
ージンを大きくとれるようにする。
用いていたN” a−3i:)1層の代わりに、該N”
a−5i:Hに炭素、或いは窒素を添加し、該N0a
−5i:Hよりもエネルギーバンドギャップの大きいN
” a−3iC:H、或いはN” a−5iN:8層を
形成することで、薄膜トランジスタの半導体層とオーミ
ック電極(ドレイン領域側)との間に、ゲート電極に−
の電圧を印加した時にゲート電極からオーミック電極側
(ドレイン領域側)に正孔が導入されるのを防止するブ
ロッキング層を形成して正孔が半導体層内に溜まるよう
にし、Ioff電流がパネルの温度上昇や、パネルの照
射光源の迷光の影響をうけ難(してIoff電流値のマ
ージンを大きくとれるようにする。
以下、図面を用いて本発明の一実施例につき詳細に説明
する。
する。
第1図は本発明の薄膜トランジスタの断面図である0図
示するように透明な第1のガラス基板21上に、所定パ
ターンのTi或いはCr膜よりなるゲート電極22が形
成されている。該ゲート電極22上には水素を添加した
アモルファス窒化シリコン(a−5iN:H)膜、或い
は二酸化シリコン(SiO□)膜よりなる絶縁膜23が
プラズマCVD法により形成されている。
示するように透明な第1のガラス基板21上に、所定パ
ターンのTi或いはCr膜よりなるゲート電極22が形
成されている。該ゲート電極22上には水素を添加した
アモルファス窒化シリコン(a−5iN:H)膜、或い
は二酸化シリコン(SiO□)膜よりなる絶縁膜23が
プラズマCVD法により形成されている。
またこの絶縁膜23上には、プラズマCVD法およびホ
トリソグラフィ法を用いて形成したホトレジスト膜をマ
スクとしたエツチングにより所定のパターンのi a−
3tsH層よりなる半導体層24が50〜1000人の
厚さに形成されている。
トリソグラフィ法を用いて形成したホトレジスト膜をマ
スクとしたエツチングにより所定のパターンのi a−
3tsH層よりなる半導体層24が50〜1000人の
厚さに形成されている。
このままでは前述した従来例に何ら変わりはないが、本
発明はこのi a−St:H層24上に燐(P)、また
は砒素(^S)のN型の不純物を添加した炭素添加型水
素化アモルファスシリコン層(N ” a−5iC:H
)、或いは上記N型の不純物を添加した窒素添加型水素
化アモルファスシリコン層(N” a−3iN:H)層
がコンタクト層25として10〜1000人の厚さでプ
ラズマCVD法により形成されている。
発明はこのi a−St:H層24上に燐(P)、また
は砒素(^S)のN型の不純物を添加した炭素添加型水
素化アモルファスシリコン層(N ” a−5iC:H
)、或いは上記N型の不純物を添加した窒素添加型水素
化アモルファスシリコン層(N” a−3iN:H)層
がコンタクト層25として10〜1000人の厚さでプ
ラズマCVD法により形成されている。
このコンタクトN25は電気伝導度σa=10(0cm
)−’程度になるようにN型不純物の添加量を制御する
。
)−’程度になるようにN型不純物の添加量を制御する
。
そしてこのコンタクト層25上にはTi膜またはCr膜
よりなるオーミック電極26が蒸着、およびエツチング
により所定のパターンに積層形成されている。
よりなるオーミック電極26が蒸着、およびエツチング
により所定のパターンに積層形成されている。
そしてこのコンタクト層25とオーミック電極26の積
層構造が前述したように所定パターンのホトレジスト膜
をマスクとしてエツチングによりパターンニングされ、
ソース電極27およびドレイン電極28として形成され
る。
層構造が前述したように所定パターンのホトレジスト膜
をマスクとしてエツチングによりパターンニングされ、
ソース電極27およびドレイン電極28として形成され
る。
このようにして形成された薄膜トランジスタの特性を第
3図に示すトランジスタのエネルギーバンド構造図を用
いて説明する。
3図に示すトランジスタのエネルギーバンド構造図を用
いて説明する。
また該トランジスタのコンタクト層25のエネルギーバ
ンド構造図を部分的に拡大した第4図を用いて説明する
。
ンド構造図を部分的に拡大した第4図を用いて説明する
。
第3図および第4図に於いて図の縦軸3工は電子のエネ
ルギー値を示し、32はゲート電極22のフェルミレベ
ル(EF ) 、23は絶縁膜、24はi a−5t:
H層よりなる半導体層、25はN′″a−3iCsH層
よりなるコンタクト層、26はオーミック電極を示す。
ルギー値を示し、32はゲート電極22のフェルミレベ
ル(EF ) 、23は絶縁膜、24はi a−5t:
H層よりなる半導体層、25はN′″a−3iCsH層
よりなるコンタクト層、26はオーミック電極を示す。
図示するように本発明の薄膜トランジスタが、従来の薄
膜トランジスタと異なる点は、本発明の薄膜トランジス
タのコンタクト層が、従来のN+a−St:H層より成
るコンタクト層に代わって該N゛a−3i sH層よリ
エネルギーバンドギャップが大きく、該N′″a−5i
:H層に炭素を添加したN” a−SiCsH層、或い
はN′″a−St:H層に窒素を添加したN′″a−S
iN:Hで形成されている点にある。
膜トランジスタと異なる点は、本発明の薄膜トランジス
タのコンタクト層が、従来のN+a−St:H層より成
るコンタクト層に代わって該N゛a−3i sH層よリ
エネルギーバンドギャップが大きく、該N′″a−5i
:H層に炭素を添加したN” a−SiCsH層、或い
はN′″a−St:H層に窒素を添加したN′″a−S
iN:Hで形成されている点にある。
図示するように、N” a−5iCsH層よりなるコン
タクト層25に於ける伝導帯のエネルギー値(H,:2
)と、オーミック電極26に於けるフェルミレベル(E
。
タクト層25に於ける伝導帯のエネルギー値(H,:2
)と、オーミック電極26に於けるフェルミレベル(E
。
32の間のエネルギーギャップの値(八[)の値は、i
a−SiCsH層に添加される燐、または砒素等のN
型の不純物の添加量によって異なり、添加量が多く成る
ほどエネルギーギャップの値は小さくなる。
a−SiCsH層に添加される燐、または砒素等のN
型の不純物の添加量によって異なり、添加量が多く成る
ほどエネルギーギャップの値は小さくなる。
またa−5i:H層に炭素を添加し、更にN型の不純物
原子を添加した本発明のN” a−SiCsH層よりな
るコンタクト層25の伝導帯のエネルギー値(Ecz)
と、価電子帯のエネルギー値(Hvz)間のバンドギャ
ップE 、tの値は、従来の半導体層を構成するN゛a
−5i:Hの891の値が1 、70eVに対して2.
OeVに迄増大する。そのため、ΔEの値が0.20e
VO値(この値は従来のコンタクト層に於けるΔEの値
と同じ)になるようにN型の不純物の添加量を制御する
と、N′″a−SiC:H層よりなるコンタクト層25
に於けるフェルミレベル32から、価電子帯のエネルギ
ー値(Ev□)迄のエネルギー値が1 、80eVとな
る。
原子を添加した本発明のN” a−SiCsH層よりな
るコンタクト層25の伝導帯のエネルギー値(Ecz)
と、価電子帯のエネルギー値(Hvz)間のバンドギャ
ップE 、tの値は、従来の半導体層を構成するN゛a
−5i:Hの891の値が1 、70eVに対して2.
OeVに迄増大する。そのため、ΔEの値が0.20e
VO値(この値は従来のコンタクト層に於けるΔEの値
と同じ)になるようにN型の不純物の添加量を制御する
と、N′″a−SiC:H層よりなるコンタクト層25
に於けるフェルミレベル32から、価電子帯のエネルギ
ー値(Ev□)迄のエネルギー値が1 、80eVとな
る。
従って従来のコンタクト層を構成するN″a−St:1
ltlのエネルギーバンドギャップI!9.の値は1.
70eVであるので、炭素原子を添加したことで、エネ
ルギーバンドギャップが従来の炭素を添加しない場合に
比較して下方向に拡大することになり、このN” a−
SiCsH層よりなるコンタクト層25内にエネルギー
値が(1,80−1,50)eVのブロッキング層33
が形成されることになり、このブロッキング層33に正
孔34が閉じ込められて、オーミック電極側に正孔34
が移動しなくなるので、Ioff電流値が第2図の実線
曲線に示すように、従来の10日Iaより10− ’
”Aに迄低下し、Ioff電流の動作マージンが増大す
る。
ltlのエネルギーバンドギャップI!9.の値は1.
70eVであるので、炭素原子を添加したことで、エネ
ルギーバンドギャップが従来の炭素を添加しない場合に
比較して下方向に拡大することになり、このN” a−
SiCsH層よりなるコンタクト層25内にエネルギー
値が(1,80−1,50)eVのブロッキング層33
が形成されることになり、このブロッキング層33に正
孔34が閉じ込められて、オーミック電極側に正孔34
が移動しなくなるので、Ioff電流値が第2図の実線
曲線に示すように、従来の10日Iaより10− ’
”Aに迄低下し、Ioff電流の動作マージンが増大す
る。
尚、上記したi a−5tsH層に炭素原子を添加した
時の伝導帯のエネルギー値(He )と価電子帯のエネ
ルギー値(EV )との差のエネルギーギツプ(E。
時の伝導帯のエネルギー値(He )と価電子帯のエネ
ルギー値(EV )との差のエネルギーギツプ(E。
の値との関係図を第5図に示す。この図で縦軸はE、の
値(eV)を示し、横軸はi a−3i:H層に添加さ
れた炭素原子の量をSi原子に対する原子%で求めた値
である。このようなa−SiC:H層を形成するにはシ
ラン(Sin<)ガスと共に炭素原子を有するメタン(
C)1.)ガス、エタン(C,H6)ガスおよびプロパ
ン(csos)ガス等のガスを同時に反応容器内に導入
してプラズマCVDで形成する。
値(eV)を示し、横軸はi a−3i:H層に添加さ
れた炭素原子の量をSi原子に対する原子%で求めた値
である。このようなa−SiC:H層を形成するにはシ
ラン(Sin<)ガスと共に炭素原子を有するメタン(
C)1.)ガス、エタン(C,H6)ガスおよびプロパ
ン(csos)ガス等のガスを同時に反応容器内に導入
してプラズマCVDで形成する。
また上記したi a−5tsH層に窒素原子を添加した
時の伝導帯のエネルギー値(EC)と、価電子帯のエネ
ルギー値(Ev )との差のエネルギーギツプ(E、)
の値との関係図を第6図に示す。図で縦軸はE、の値(
eV)を示し、横軸はi a−St=H層に添加された
窒素原子の量をSi原子に対する原子%で求めた値であ
る。
時の伝導帯のエネルギー値(EC)と、価電子帯のエネ
ルギー値(Ev )との差のエネルギーギツプ(E、)
の値との関係図を第6図に示す。図で縦軸はE、の値(
eV)を示し、横軸はi a−St=H層に添加された
窒素原子の量をSi原子に対する原子%で求めた値であ
る。
このようなa−SiNsH層を形成するには1.シラン
(5i)14)ガスと共に窒素原子を有するアンモニア
(NH:l)ガス、或いはN2ガスを反応容器内に導入
し、プラズマCvD法で形成する。
(5i)14)ガスと共に窒素原子を有するアンモニア
(NH:l)ガス、或いはN2ガスを反応容器内に導入
し、プラズマCvD法で形成する。
このような本発明の実施例の薄膜トランジスタの構造に
よれば、正孔がオーミック電極側(ソース領域側)に移
動するのを阻止するブロッキング層がN“a−5iC:
H層内に形成されるので、Ioff電流がパネルの温度
上昇や、照明光源から漏れた光によって増加し難くなり
、Ioff電流の動作マージンが増大する。従ってこれ
を用いて液晶表示パ、ネルを形成すれば高品質のパネル
が得られる。
よれば、正孔がオーミック電極側(ソース領域側)に移
動するのを阻止するブロッキング層がN“a−5iC:
H層内に形成されるので、Ioff電流がパネルの温度
上昇や、照明光源から漏れた光によって増加し難くなり
、Ioff電流の動作マージンが増大する。従ってこれ
を用いて液晶表示パ、ネルを形成すれば高品質のパネル
が得られる。
尚、本実施例ではpJ” a−SiCsH層をコンタク
ト層として用いたが、P型の不純物例えばボロン(B)
を添加してP ” a−5iCsH層をコンタクト層と
して形成して、従来と逆方向の電圧をゲート電極に印加
して用いても良い。
ト層として用いたが、P型の不純物例えばボロン(B)
を添加してP ” a−5iCsH層をコンタクト層と
して形成して、従来と逆方向の電圧をゲート電極に印加
して用いても良い。
以上の説明から明らかなように本発明によれば、駆動電
流の動作マージンの大きい薄膜トランジスタが得られる
ので、これを用いて液晶表示パネルを形成すれば、高品
質のパネルが得られる効果がある。
流の動作マージンの大きい薄膜トランジスタが得られる
ので、これを用いて液晶表示パネルを形成すれば、高品
質のパネルが得られる効果がある。
第1図は本発明の薄膜トランジスタの構成図、第2図は
本発明の薄膜トランジスタの特性図、第3図は本発明の
薄膜トランジスタのエネルギーバンド構造を示す断面図
、 第4図は第3図の要部の拡大図、 第5図はa−5i:Hに対するCの添加量とE9の関係
図、 第6図はa−5t :)Iに対するNの添加量とE、の
関係図、 第7図は薄膜トランジスタを用いたアクティブマトリク
ス型液晶表示パネルの斜視図、第8図は従来の薄膜トラ
ンジスタの断面図である。 図において、 21はガラス基板、22はゲート電極、23は絶縁膜、
24は半導体層、25はコンタクト層、26はオーミッ
ク電極、27はソース電極、28はドレイン電極、31
は電子エネルギー、32はフェルミレベル、33はブロ
ッキング層、34は正孔を示す。 J%t4rjlFl勇ドラ渉スフつ片イ主百ゴ第2図 、下チ5明、】−臭トラ〉〕゛スタnτネ^痕ハ′外′
、J1電、9不ぜケ6b6グ第 3 図 才3mの拳部℃ル夫閏 第4図 (1−5’+:Hl−7丁73cs56J)量t E7
1(i l二33第5図 a−5j:S+−りTtiNp51JrJ+ tEy
YA+’LeM第6図
本発明の薄膜トランジスタの特性図、第3図は本発明の
薄膜トランジスタのエネルギーバンド構造を示す断面図
、 第4図は第3図の要部の拡大図、 第5図はa−5i:Hに対するCの添加量とE9の関係
図、 第6図はa−5t :)Iに対するNの添加量とE、の
関係図、 第7図は薄膜トランジスタを用いたアクティブマトリク
ス型液晶表示パネルの斜視図、第8図は従来の薄膜トラ
ンジスタの断面図である。 図において、 21はガラス基板、22はゲート電極、23は絶縁膜、
24は半導体層、25はコンタクト層、26はオーミッ
ク電極、27はソース電極、28はドレイン電極、31
は電子エネルギー、32はフェルミレベル、33はブロ
ッキング層、34は正孔を示す。 J%t4rjlFl勇ドラ渉スフつ片イ主百ゴ第2図 、下チ5明、】−臭トラ〉〕゛スタnτネ^痕ハ′外′
、J1電、9不ぜケ6b6グ第 3 図 才3mの拳部℃ル夫閏 第4図 (1−5’+:Hl−7丁73cs56J)量t E7
1(i l二33第5図 a−5j:S+−りTtiNp51JrJ+ tEy
YA+’LeM第6図
Claims (1)
- 絶縁性基板(21)上に形成された所定パターンのゲ
ート電極(22)上に絶縁膜(23)を介して半導体層
(24)としての真性の水素化アモルファスシリコン層
が形成され、該半導体層(24)上に素子形成用のコン
タクト層(25)としての前記水素化アモルファスシリ
コン層よリエネルギーバンドギャップの広い不純物添加
型の水素化アモルファスシリコン層と、該コンタクト層
(25)上にオーミック電極膜(26)とが積層形成さ
れ、前記コンタクト層とオーミック電極膜の積層膜が、
所定のパターンに分離されてソース電極(27)および
ドレイン電極(28)として形成されたことを特徴とす
る薄膜トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63179977A JPH0228624A (ja) | 1988-07-18 | 1988-07-18 | 薄膜トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63179977A JPH0228624A (ja) | 1988-07-18 | 1988-07-18 | 薄膜トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0228624A true JPH0228624A (ja) | 1990-01-30 |
Family
ID=16075296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63179977A Pending JPH0228624A (ja) | 1988-07-18 | 1988-07-18 | 薄膜トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0228624A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0288250U (ja) * | 1988-12-27 | 1990-07-12 | ||
EP0449539A2 (en) * | 1990-03-27 | 1991-10-02 | Kabushiki Kaisha Toshiba | Ohmic contact for thin film transistor |
US5311040A (en) * | 1990-03-27 | 1994-05-10 | Kabushiki Kaisha Toshiba | Thin film transistor with nitrogen concentration gradient |
US5342213A (en) * | 1992-06-09 | 1994-08-30 | Minnesota Mining And Manufacturing Company | IC socket |
US5867314A (en) * | 1993-12-09 | 1999-02-02 | Fuji Electrochemical Co., Ltd. | Structure of optical passive device and assembling method therefor |
USRE36217E (en) * | 1995-02-06 | 1999-06-01 | Minnesota Mining And Manufacturing Company | Top load socket for ball grid array devices |
US7190421B2 (en) | 1999-09-30 | 2007-03-13 | Samsung Electronics, Co., Ltd | Thin film transistor array panel for a liquid crystal display and methods for manufacturing the same |
WO2009048033A1 (ja) * | 2007-10-10 | 2009-04-16 | Mitsui Mining & Smelting Co., Ltd. | 素子の接合構造 |
WO2009157573A1 (en) * | 2008-06-27 | 2009-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, semiconductor device and electronic device |
-
1988
- 1988-07-18 JP JP63179977A patent/JPH0228624A/ja active Pending
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0288250U (ja) * | 1988-12-27 | 1990-07-12 | ||
EP0449539A2 (en) * | 1990-03-27 | 1991-10-02 | Kabushiki Kaisha Toshiba | Ohmic contact for thin film transistor |
US5311040A (en) * | 1990-03-27 | 1994-05-10 | Kabushiki Kaisha Toshiba | Thin film transistor with nitrogen concentration gradient |
US5342213A (en) * | 1992-06-09 | 1994-08-30 | Minnesota Mining And Manufacturing Company | IC socket |
US5867314A (en) * | 1993-12-09 | 1999-02-02 | Fuji Electrochemical Co., Ltd. | Structure of optical passive device and assembling method therefor |
USRE36217E (en) * | 1995-02-06 | 1999-06-01 | Minnesota Mining And Manufacturing Company | Top load socket for ball grid array devices |
US7190421B2 (en) | 1999-09-30 | 2007-03-13 | Samsung Electronics, Co., Ltd | Thin film transistor array panel for a liquid crystal display and methods for manufacturing the same |
US7220991B2 (en) * | 1999-09-30 | 2007-05-22 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display |
US7675062B2 (en) | 1999-09-30 | 2010-03-09 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display |
WO2009048033A1 (ja) * | 2007-10-10 | 2009-04-16 | Mitsui Mining & Smelting Co., Ltd. | 素子の接合構造 |
JP2009094325A (ja) * | 2007-10-10 | 2009-04-30 | Mitsui Mining & Smelting Co Ltd | 素子の接合構造 |
WO2009157573A1 (en) * | 2008-06-27 | 2009-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, semiconductor device and electronic device |
US20090321743A1 (en) * | 2008-06-27 | 2009-12-31 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, semiconductor device and electronic device |
US8513664B2 (en) * | 2008-06-27 | 2013-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, semiconductor device and electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7265658B2 (ja) | 表示装置 | |
US6468839B2 (en) | Thin film semiconductor device for display and method of producing same | |
JP7098679B2 (ja) | 表示装置 | |
US7642554B2 (en) | Array substrate for liquid crystal display device | |
US10665616B2 (en) | Thin film transistor substrate and method of manufacturing thin film transistor substrate | |
JP6880116B2 (ja) | 表示装置 | |
US8158982B2 (en) | Polysilicon thin film transistor device with gate electrode thinner than gate line | |
TWI247182B (en) | Flat panel display device and method for manufacturing the same | |
US20070134883A1 (en) | Display device and a method of driving the same | |
US10361229B2 (en) | Display device | |
KR20000076747A (ko) | 반도체 장치 및 그의 제작방법 | |
US5610736A (en) | Active matrix type display device in which elongated electrodes underlie the signal lines to form capacitors with the pixel electrodes and manufacturing method | |
JP5615605B2 (ja) | Ffsモード液晶装置 | |
KR20000028785A (ko) | 전기 광학 장치, 전기 광학 장치용 구동 기판 및 이들의제조 방법 | |
US20110210347A1 (en) | Semiconductor device and method of manufacturing the same | |
US20180277661A1 (en) | Thin film transistor substrate, manufacturing method for thin film transistor substrate, and liquid crystal display | |
US5953085A (en) | Liquid crystal display device having a storage capacitor | |
CN113054036A (zh) | 薄膜晶体管及其制备方法、显示面板、显示装置 | |
JPH0228624A (ja) | 薄膜トランジスタ | |
JPH04283729A (ja) | アクティブマトリクス表示装置 | |
US10211232B2 (en) | Manufacture method of array substrate and array substrate manufactured by the method | |
US6734460B2 (en) | Active matrix substrate and method of fabricating the same | |
JP3121005B2 (ja) | 薄膜半導体装置とその製造方法及び製造装置並びに画像処理装置 | |
JPH0194670A (ja) | アクティブマトリクス型表示装置 | |
JPH1065177A (ja) | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置 |