JP7265658B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP7265658B2
JP7265658B2 JP2022017863A JP2022017863A JP7265658B2 JP 7265658 B2 JP7265658 B2 JP 7265658B2 JP 2022017863 A JP2022017863 A JP 2022017863A JP 2022017863 A JP2022017863 A JP 2022017863A JP 7265658 B2 JP7265658 B2 JP 7265658B2
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
insulating film
sub
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022017863A
Other languages
English (en)
Other versions
JP2022070929A (ja
Inventor
紘慈 楠
博之 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022070929A publication Critical patent/JP2022070929A/ja
Priority to JP2023066445A priority Critical patent/JP2023099018A/ja
Application granted granted Critical
Publication of JP7265658B2 publication Critical patent/JP7265658B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Geometry (AREA)

Description

本発明の一態様は、表示装置に関する。特に本発明の一態様は、表示素子として液晶素子
を有する表示装置に関する。
なお本発明は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は
、物、方法、または、製造方法に関するものである。または、本発明は、プロセス、マシ
ン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するもの
である。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては
、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、
それらの製造方法、を一例として挙げることができる。
近年、三原色、すなわちＲＧＢ（赤、緑、青）のカラーフィルタを備えた副画素でカラー
表示を行う構成に対して、ＲＧＢにＷ（白）の副画素を追加し、低消費電力化あるいは輝
度の向上を図る表示装置が提案されている（特許文献１参照）。
特開平１１－２９５７１７号公報
ＲＧＢ（赤、緑、青）のカラーフィルタを備えた副画素にＷの副画素を加えることで、各
副画素を制御するための配線数が増加する。配線数が増加すると、配線を駆動するための
回路面積を大きくする必要があるため、駆動するための回路を内蔵する構成で狭額縁化が
難しくなる。
あるいは、画素を構成する副画素の数は増えることで、副画素一つあたりの面積が小さく
なる。そのため、開口率の低下、あるいは容量素子において必要な容量値の確保が難しく
なる。
そこで、本発明の一態様は、副画素数が増えても配線数の増加を抑制できる、新規な構
成の表示装置等を提供することを課題の一とする。または、本発明の一態様は、狭額縁化
を実現できる、新規な構成の表示装置等を提供することを課題の一とする。または、本発
明の一態様は、開口率の低下を抑制できる、新規な構成の表示装置等を提供することを課
題の一とする。または、本発明の一態様は、容量素子において必要な容量値の確保ができ
る、新規な構成の表示装置等を提供することを課題の一とする。または、本発明の一態様
は、表示品位に優れた、新規な構成の表示装置等を提供することを課題の一とする。また
は、本発明の一態様は、新規な表示装置等を提供することを課題の一とする。
なお本発明の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題
の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及して
いない課題である。本項目で言及していない課題は、当業者であれば明細書又は図面等の
記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本
発明の一態様は、上記列挙した記載、及び／又は他の課題のうち、少なくとも一つの課題
を解決するものである。
本発明の一態様は、第１乃至第４の副画素を有する第１の画素、及び第１の画素の次行
に設けられる第１乃至第４の副画素を有する第２の画素を有し、第１の画素が有する第１
乃至第３の副画素を選択するための信号を与える第１の配線と、第１の画素が有する第４
の副画素を選択するための第２の配線と、を有し、第２の配線は、第２の画素が有する第
４の副画素を選択するための配線である表示装置である。
別の本発明の一態様は、第１乃至第４の副画素を有する第１の画素、及び第１の画素の次
行に設けられる第１乃至第４の副画素を有する第２の画素を有し、第１の画素が有する第
１乃至第３の副画素を選択するための信号を与える第１の配線と、第１の画素が有する第
４の副画素を選択するための第２の配線と、第２の画素が有する第１乃至第３の副画素を
選択するための第３の配線と、を有し、第２の配線は、第２の画素が有する第４の副画素
を選択するための配線である表示装置である。
本発明の一態様により、副画素数が増えても配線数の増加を抑制できる、新規な構成の表
示装置等を提供することができる。または、本発明の一態様は、狭額縁化を実現できる、
新規な構成の表示装置等を提供することができる。または、本発明の一態様は、開口率の
低下を抑制できる、新規な構成の表示装置等を提供することができる。または、本発明の
一態様は、容量素子において必要な容量値の確保ができる、新規な構成の表示装置等を提
供することができる。または、本発明の一態様は、表示品位に優れた、新規な構成の表示
装置等を提供することができる。または、本発明の一態様は、新規な表示装置等を提供す
ることができる。
なお本発明の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果
の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及して
いない効果である。本項目で言及していない効果は、当業者であれば明細書又は図面等の
記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本
発明の一態様は、上記列挙した効果、及び／又は他の効果のうち、少なくとも一つの効果
を有するものである。従って本発明の一態様は、場合によっては、上記列挙した効果を有
さない場合もある。
表示装置の一形態を説明するブロック図及び回路図である。 表示装置の一形態を説明する上面図である。 表示装置の一形態を説明する上面図である。 表示装置の一形態を説明する断面図である。 表示装置の作製方法の一形態を説明する断面図である。 表示装置の作製方法の一形態を説明する断面図である。 表示装置の作製方法の一形態を説明する断面図である。 表示装置の作製方法の一形態を説明する断面図である。 表示装置の作製方法の一形態を説明する断面図である。 表示装置の作製方法の一形態を説明する断面図である。 表示装置の一形態を説明する断面図である。 表示装置の一形態を説明する断面図である。 表示装置の一形態を説明する断面図である。 表示装置の一形態を説明する断面図である。 表示装置の一形態を説明する断面図である。 表示装置の一形態を説明する断面図である。 酸化物半導体の断面ＴＥＭ像および局所的なフーリエ変換像。 酸化物半導体膜のナノビーム電子回折パターンを示す図、および透過電子回折測定装置の一例を示す図。 透過電子回折測定による構造解析の一例を示す図、および平面ＴＥＭ像。 表示装置の駆動方法の一例を示す概念図である。 表示モジュールを説明する図である。 実施の形態に係る、電子機器の外観図を説明する図である。 表示装置の一形態を説明する断面図である。 表示装置の一形態を説明する断面図である。 表示装置の一形態を説明する断面図である。 表示装置の一形態を説明する断面図である。 表示装置の一形態を説明する回路図である。 表示装置の一形態を説明する断面図である。 抵抗率の温度依存性を説明する図である。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異な
る態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、
以下の実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する
発明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場
合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模
式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズに
よる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、
若しくは電流のばらつきなどを含むことが可能である。
また本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少
なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領
域又はドレイン電極）とソース（ソース端子、ソース領域又はソース電極）の間にチャネ
ル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができ
るものである。
ここで、ソースとドレインとは、トランジスタの構造又は動作条件等によって変わるため
、いずれがソース又はドレインであるかを限定することが困難である。そこで、ソースと
して機能する部分、及びドレインとして機能する部分を、ソース又はドレインと呼ばず、
ソースとドレインとの一方を第１端子と表記し、ソースとドレインとの他方を第２端子と
表記する場合がある。
なお本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同
を避けるために付したものであり、数的に限定するものではないことを付記する。
なお本明細書において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されてい
るものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的
に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在する
とき、ＡとＢとの電気信号の授受を可能とするものをいう。
なお本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関
係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は
、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語
句に限定されず、状況に応じて適切に言い換えることができる。
なお図面における各回路ブロックの配置は、説明のため位置関係を特定するものであり、
異なる回路ブロックで別々の機能を実現するよう図面で示していても、実際の回路や領域
では、同じ回路ブロック内で別々の機能を実現しうるように設けられている場合もある。
また図面における各回路ブロックの機能は、説明のため機能を特定するものであり、一つ
の回路ブロックとして示していても、実際の回路や領域では、一つの回路ブロックで行う
処理を複数の回路ブロックで行うよう設けられている場合もある。
なお電圧とは、ある電位と、基準電位（例えばグラウンド電位）との電位差のことを示す
場合が多い。よって、電圧、電位、電位差を、各々、電位、電圧、電圧差と言い換えるこ
とが可能である。なお電圧とは２点間における電位差のことをいい、電位とはある一点に
おける静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のこ
とをいう。
なお、一般に、電位や電圧は、相対的なものである。したがって、グラウンド電位は、必
ずしも、０ボルトであるとは限定されない。
また本明細書等において、「平行」とは、二つの直線が－１０°以上１０°以下の角度で
配置されている状態をいう。従って、－５°以上５°以下の場合も含まれる。また、「垂
直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従
って、８５°以上９５°以下の場合も含まれる。
また本明細書等において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。
（実施の形態１）
本実施の形態では、本発明の一態様である表示装置が有する画素の構成について図面を参
照して説明する。
図１（Ａ）に、表示装置の一例として表示装置１００を示す。図１（Ａ）に示す表示装置
１００は、画素部１１と、走査線駆動回路１２と、信号線駆動回路１６と、各々が平行ま
たは略平行に配設され、且つ走査線駆動回路１２によって電位が制御される走査線１７と
、各々が平行または略平行に配設され、且つ信号線駆動回路１６によって電位が制御され
る信号線２５と、を有する。さらに、画素部１１はマトリクス状に配設された画素１３を
有する。画素は、複数の副画素１４を有する。また、信号線２５に沿って、各々が平行ま
たは略平行に配設され、電位生成回路１８の電位を与える容量線１９を有する。
なお、表示装置は、複数の画素を駆動させる駆動回路等を含む。また、表示装置は、別の
基板上に配置された制御回路、電源回路、信号生成回路及びバックライトモジュール等を
含み、液晶モジュールとよばれることもある。なお、走査線駆動回路１２は、走査線１７
を駆動する機能を有する回路であり、単に回路という場合がある。また電位生成回路１８
は、容量線１９に与える電位を生成する機能を有する回路であり、単に回路という場合が
ある。また、信号線駆動回路１６は、信号線２５を駆動する機能を有する回路であり、単
に回路という場合がある。
画素１３は、ＲＧＢ（赤、緑、青）の３原色にＷ（白）を加えた４色の光の透過を副画素
１４にて制御し、これらの光の加法混色に従ってカラー表示を行う機能を有する。ＲＧＢ
の光の透過を制御する副画素は、光源の光を、各色を呈する光にするための、有色膜を有
する。なおＷの光の透過を制御する副画素は、光源の光が白色であれば、そのまま透過さ
せる。なお白色とは、ＲＧＢの加法混色で得られる白色の他、補色の関係の色の混色で得
られる白色でもよい。
ＲＧＢの光を透過する副画素で得られる白色は、カラーフィルタを透過した光であるため
、光源より射出された光の強度より小さくなって得られる白色である。本発明の一態様の
ように、光源の光をそのまま透過することができるＷの光を透過する副画素で得られる白
色は、光源より射出される光の強度がほとんど小さくなることなく得られる白色である。
そのため本発明の一態様で得られるＲＧＢＷの光を透過する副画素で得られる白色は、Ｒ
ＧＢの光を透過する副画素で得られる白色に比べ、光の強度が大きい白色である。言い換
えればＲＧＢＷの光を透過する副画素で得られる白色は、光の強度の低下が抑えられた白
色である。そのためＲＧＢＷの光を透過する副画素を用いる本発明の一態様による構成で
は、ＲＧＢの光を透過する副画素を有する表示装置で白色を得る場合に比べて、光源の光
を弱めることができる。その結果、表示装置は、消費電力の低減を図ることができる。
副画素１４は、走査信号を与えてトランジスタの導通状態を制御し、容量素子によってデ
ータ信号を保持し、データ信号によって与えられた電荷量に従って表示素子を駆動するこ
とで、光の透過を制御する機能を有する。なお副画素１４は、ＲＧＢＷの各色に対応する
、第１乃至第４の副画素を有する。
走査線１７は、一例として、画素部１１においてマトリクス状に配設された副画素１４の
うち、行ごとに電気的な接続が異なる。例えば、１行目の走査線１７は、１行目にある画
素１３におけるＲＧＢの光の透過を制御する副画素１４と電気的に接続される。また２行
目の走査線１７は、１行目にある画素１３におけるＷの光の透過を制御する副画素１４、
及び２行目にある画素１３におけるＷの光の透過を制御する副画素１４と電気的に接続さ
れる。また３行目の走査線１７は、２行目にある画素１３におけるＲＧＢの光の透過を制
御する副画素１４と電気的に接続される。なお走査線１７は、副画素を選択するための信
号を与える配線であり、単に配線という場合がある。
信号線２５は、一例として、画素部１１においてマトリクス状に配設された副画素１４の
うち、列ごとに電気的な接続が異なる。例えば、１列目の信号線２５は、１列目にある画
素１３におけるＲの光の透過を制御する副画素１４と電気的に接続される。また２列目の
信号線２５は、１列目にある画素１３におけるＧの光の透過を制御する副画素１４と電気
的に接続される。また３列目の信号線２５は、１列目にある信号線に電気的に接続された
画素１３におけるＢの光の透過を制御する副画素１４、及びＷの光の透過を制御する副画
素１４、と電気的に接続される。なお信号線２５は、副画素にデータ信号によるデータを
与える配線であり、単に配線という場合がある。
容量線１９は、一例として、１列目の容量線１９は、１乃至３列目にある画素１３におけ
るＲＧＢＷの光の透過を制御する副画素１４と電気的に接続される。なお容量線１９は、
副画素に固定電位を与えるための配線であり、単に配線という場合がある。
ここで図１（Ａ）に示す表示装置の副画素１４に用いることができる回路構成の一例を、
図２７（Ａ）、（Ｂ）に示している。
図２７（Ａ）に示す副画素３０１は、液晶素子３１と、トランジスタ１０３と、容量素子
１０５と、を有する。
液晶素子３１の一対の電極の一方の電位は、副画素３０１の仕様に応じて適宜設定される
。液晶素子３１は、書き込まれるデータにより配向状態が設定される。また、複数の副画
素３０１のそれぞれが有する液晶素子３１の一対の電極の一方に共通の電位（コモン電位
）を与えてもよい。また、各行の副画素３０１毎の液晶素子３１の一対の電極の一方に異
なる電位を与えてもよい。
なお、液晶素子３１は、液晶の光学的変調作用によって光の透過または非透過を制御する
素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向
の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素子３１としては、
ネマチック液晶、コレステリック液晶、スメクチック液晶、サーモトロピック液晶、ライ
オトロピック液晶、強誘電液晶、反強誘電液晶等が挙げられる。
液晶素子３１を有する表示装置の駆動方法としては、例えば、ＴＮモード、ＶＡモード、
ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ
）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇ
ｅｎｃｅ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、またはＴＢＡ（Ｔｒａｎｓｖ
ｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。ただし、これに
限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
また、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶とカイラル剤とを含む液晶組成物に
より液晶素子を構成してもよい。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と短
い。またブルー相を示す液晶は、光学的等方性であるが故に、配向処理が不要であり、且
つ視野角依存性が小さい。
図２７（Ａ）に示す副画素３０１の構成において、トランジスタ１０３のソース電極及び
ドレイン電極の一方は、信号線２５に電気的に接続され、他方は液晶素子３１の一対の電
極の他方に電気的に接続される。また、トランジスタ１０３のゲート電極は、走査線１７
に電気的に接続される。トランジスタ１０３は、オン状態またはオフ状態になることによ
り、データ信号のデータの書き込みを制御する機能を有する。
図２７（Ａ）に示す副画素３０１の構成において、容量素子１０５の一対の電極の一方は
、電位が供給される容量線１９に電気的に接続され、他方は、液晶素子３１の一対の電極
の他方に電気的に接続される。なお、容量線１９の電位の値は、副画素３０１の仕様に応
じて適宜設定される。容量素子１０５は、書き込まれたデータを保持する保持容量として
の機能を有する。
例えば、図２７（Ａ）の副画素３０１を有する表示装置では、走査線駆動回路１２により
各行の副画素３０１を順次選択し、トランジスタ１０３をオン状態にしてデータ信号のデ
ータを書き込む。
データが書き込まれた副画素３０１は、トランジスタ１０３がオフ状態になることで保持
状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図２７（Ｂ）に示す副画素３０１は、表示素子のスイッチングを行うトランジスタ
４３と、画素の駆動を制御するトランジスタ１０３と、トランジスタ４５と、容量素子１
０５と、発光素子４１と、を有する。
トランジスタ４３のソース電極及びドレイン電極の一方は、データ信号が与えられる信号
線２５に電気的に接続される。さらに、トランジスタ４３のゲート電極は、ゲート信号が
与えられる走査線１７に電気的に接続される。
トランジスタ４３は、オン状態またはオフ状態になることにより、データ信号のデータの
書き込みを制御する機能を有する。
トランジスタ１０３のソース電極及びドレイン電極の一方は、アノード線として機能する
配線４７と電気的に接続され、トランジスタ１０３のソース電極及びドレイン電極の他方
は、発光素子４１の一方の電極に電気的に接続される。さらに、トランジスタ１０３のゲ
ート電極は、トランジスタ４３のソース電極及びドレイン電極の他方、及び容量素子１０
５の一方の電極に電気的に接続される。
トランジスタ１０３は、オン状態またはオフ状態になることにより、発光素子４１に流れ
る電流を制御する機能を有する。
トランジスタ４５のソース電極及びドレイン電極の一方はデータの基準電位が与えられる
配線４９と接続され、トランジスタ４５のソース電極及びドレイン電極の他方は、発光素
子４１の一方の電極、及び容量素子１０５の他方の電極に電気的に接続される。さらに、
トランジスタ４５のゲート電極は、ゲート信号が与えられる走査線１７に電気的に接続さ
れる。
トランジスタ４５は、発光素子４１に流れる電流を調整する機能を有する。例えば、発光
素子４１が劣化等により、発光素子４１の内部抵抗が上昇した場合、トランジスタ４５の
ソース電極及びドレイン電極の一方が接続された配線４９に流れる電流をモニタリングす
ることで、発光素子４１に流れる電流を補正することができる。配線４９に与えられる電
位としては、例えば、０Ｖとすることができる。
容量素子１０５の一対の電極の一方は、トランジスタ４３のソース電極及びドレイン電極
の他方、及びトランジスタ１０３のゲート電極と電気的に接続され、容量素子１０５の一
対の電極の他方は、トランジスタ４５のソース電極及びドレイン電極の他方、及び発光素
子４１の一方の電極に電気的に接続される。
図２７（Ｂ）に示す副画素３０１の構成において、容量素子１０５は、書き込まれたデー
タを保持する保持容量としての機能を有する。
発光素子４１の一対の電極の一方は、トランジスタ４５のソース電極及びドレイン電極の
他方、容量素子１０５の一対の電極の他方、及びトランジスタ１０３のソース電極及びド
レイン電極の他方と電気的に接続される。また、発光素子４１の一対の電極の他方は、カ
ソード線として機能する配線５０に電気的に接続される。
発光素子４１としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう
）などを用いることができる。ただし、発光素子４１としては、これに限定されず、無機
材料からなる無機ＥＬ素子を用いても良い。
なお、配線４７及び配線５０の一方には、高電源電位ＶＤＤが与えられ、他方には、低電
源電位ＶＳＳが与えられる。図２７（Ｂ）に示す構成においては、配線４７に高電源電位
ＶＤＤを、配線５０に低電源電位ＶＳＳを、それぞれ与える構成としている。
図２７（Ｂ）の副画素３０１を有する表示装置では、走査線駆動回路１２により各行の副
画素３０１を順次選択し、トランジスタ４３をオン状態にしてデータ信号のデータを書き
込む。
データが書き込まれた副画素３０１は、トランジスタ４３がオフ状態になることで保持状
態になる。さらに、トランジスタ４３は、容量素子１０５と接続しているため、書き込ま
れたデータを長時間保持することが可能となる。また、トランジスタ１０３により、ソー
ス電極とドレイン電極の間に流れる電流量が制御され、発光素子４１は、流れる電流量に
応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
なお、図２７（Ａ）及び図２７（Ｂ）では、表示素子として、液晶素子３１や発光素子４
１を用いた例を示したが、本発明の実施形態の一態様は、これに限定されない。様々な表
示素子を用いることも可能である。例えば、ＥＬ（エレクトロルミネッセンス）素子（有
機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、
赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトラ
ンジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライ
トバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクト
ロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭ
Ｄ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インターフェアレンス・
モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表
示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチ
ューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化
する表示媒体を有するものがある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディ
スプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッ
ションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａ
ｃｅ－ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ－ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）な
どがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶デ
ィスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプ
レイ、投射型液晶ディスプレイ）などがある。電子インク又は電気泳動素子を用いた表示
装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射
型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極と
しての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アル
ミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、Ｓ
ＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減
することができる。
次いで図１（Ｂ）には、図２７（Ａ）で説明した回路構成を図１（Ａ）のレイアウトに適
用した際の回路構成の例を示す。
図１（Ｂ）では、画素１３として、ｍ行目（ｍは自然数）の画素として画素１３＿１、（
ｍ＋１）行目の画素として画素１３＿２を示している。
画素１３＿１は、Ｒの光の透過を制御する副画素１４Ｒ＿１、Ｇの光の透過を制御する副
画素１４Ｇ＿１、Ｂの光の透過を制御する副画素１４Ｂ＿１及びＷの光の透過を制御する
副画素１４Ｗ＿１を有する。また画素１３＿２は、Ｒの光の透過を制御する副画素１４Ｒ
＿２、Ｇの光の透過を制御する副画素１４Ｇ＿２、Ｂの光の透過を制御する副画素１４Ｂ
＿２及びＷの光の透過を制御する副画素１４Ｗ＿２を有する。
なお副画素１４Ｒ＿１及び１４Ｒ＿２は、第１の副画素という場合がある。なお副画素１
４Ｇ＿１及び１４Ｇ＿２は、第２の副画素という場合がある。なお副画素１４Ｂ＿１及び
１４Ｂ＿２は、第３の副画素という場合がある。なお副画素１４Ｗ＿１及び１４Ｗ＿２は
、第４の副画素という場合がある。
画素１３＿１及び画素１３＿２が有する、副画素１４Ｒ＿１乃至１４Ｗ＿２は、それぞれ
トランジスタ１０３、容量素子１０５及び液晶素子３１を有する。
また図１（Ｂ）では、走査線１７として、Ｍ行目（Ｍは自然数）の走査線として走査線１
７＿１、（Ｍ＋１）行目の走査線として走査線１７＿２、（Ｍ＋２）行目の走査線として
走査線１７＿３を示している。
また図１（Ｂ）では、信号線２５として、ｎ列目（ｎは自然数）の信号線として信号線２
５＿１、（ｎ＋１）列目の信号線として信号線２５＿２、（ｎ＋２）列目の信号線として
信号線２５＿３を示している。
なお副画素１４Ｒは、第１の副画素という場合がある。なお副画素１４Ｇは、第２の副画
素という場合がある。なお副画素１４Ｂは、第３の副画素という場合がある。なお副画素
１４Ｗは、第４の副画素という場合がある。
ゲート電極でもある第１のゲート線は、４つの副画素のうち、３つの副画素を選択するよ
う接続し、第２のゲート線は、残りの副画素を選択するとともに、次行の１つの副画素を
選択するよう接続する。
画素１３＿１及び１３＿２内の副画素１４Ｒ＿１及び１４Ｒ＿２を図１（Ａ）、（Ｂ）の
ように配置することで、信号線の本数をストライプ配置したＲＧＢの副画素を有する画素
の構成と同じ数とすることができる。加えて、走査線の数を２つの画素に対して３本の走
査線に抑えることができる。
例えば表示装置は液晶表示装置の場合で、ＲＧＢＷの４つの副画素をストライプ配置とす
る場合、データ線の数が４本、走査線の数が１本、容量線の数が１本で、計６本の配線を
用いて制御できるものの、信号線の数が増えてしまう。
またＲＧＢＷの４つの副画素を２行２列の配置とする場合、データ線の数が２本、走査線
の数が２本、容量線の数が１本で、計５本の配線を用いて制御できるものの、走査線の数
が１行の画素に対して増えてしまう。この場合、走査線駆動回路１２の回路構成が大きく
なり、表示装置の狭額縁化が難しくなってしまう。
一方、本発明の一態様で開示する構成では、２行に配置された画素１３＿１、１３＿２が
有する副画素１４Ｒ＿１乃至１４Ｗ＿２を３行の走査線で駆動することができる。加えて
本発明の一態様で開示する構成では、ＲＧＢの３つの副画素をストライプ配置した信号線
と同じ本数で済むため、ＲＧＢＷの４つの副画素をストライプ配置した場合に比べ信号線
の数を削減することができる。そのため、特に走査線駆動回路１２の回路構成を小さくす
ることができるため、表示装置の狭額縁化を実現することができる。
次いで図２８（Ａ）に、表示装置が有するトランジスタ１０３及び容量素子１０５の断面
図を示す。
図２８（Ａ）に示すトランジスタ１０３は、基板３０２上に設けられるゲート電極として
機能する導電膜３０４ｃと、基板３０２及び導電膜３０４ｃ上に形成されるゲート絶縁膜
５１と、ゲート絶縁膜５１を介して、導電膜３０４ｃと重なる酸化物半導体膜３０８ｂと
、酸化物半導体膜３０８ｂに接する、ソース電極及びドレイン電極として機能する一対の
導電膜３１０ｄ、３１０ｅとを有する。
また、ゲート絶縁膜５１上には、金属酸化物膜３０８ｃが設けられる。なお、金属酸化物
膜３０８ｃは、トランジスタ１０３に含まれる一対の導電膜の一方の導電膜３１０ｅと接
続する。また、トランジスタ１０３及び金属酸化物膜３０８ｃ上には無機絶縁膜５３が設
けられる。無機絶縁膜５３上には導電膜３１６ｂが設けられる。金属酸化物膜３０８ｃ、
無機絶縁膜５３、及び導電膜３１６ｂにより容量素子１０５が構成される。
また、無機絶縁膜５３及び導電膜３１６ｂ上には、有機絶縁膜３１７が設けられる。また
、無機絶縁膜５３及び有機絶縁膜３１７に設けられた開口部において、導電膜３１０ｅと
接続する導電膜３１９が、有機絶縁膜３１７上に設けられる。導電膜３１９は、画素電極
として機能する。
金属酸化物膜３０８ｃは、酸化物半導体膜３０８ｂと同時に形成された酸化物半導体膜に
、水素、ホウ素、リン、窒素、スズ、アンチモン、希ガス元素、アルカリ金属、アルカリ
土類金属等の不純物を添加し、酸素欠損を有せしめることで、導電性が向上し、導電性を
有する膜となる。なお、酸化物半導体膜は透光性を有するため、金属酸化物膜３０８ｃも
透光性を有する。
なお酸素欠損が形成された酸化物半導体は、酸素欠損サイトに水素が入ることで伝導帯近
傍にドナー準位が形成される。この結果、酸化物半導体は、導電性が高くなり、導電体化
する。導電体化された酸化物半導体を金属酸化物膜と呼ぶが、酸化物導電体という場合も
ある。一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に対して透光
性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半導体であ
る。したがって、該ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体
と同程度の透光性を有する。
また、導電膜３１６ｂ及び導電膜３１９は透光性を有する導電膜で形成される。このため
、容量素子１０５は透光性を有する。このため、画素において、容量素子の面積を大きく
することが可能であり、容量素子の容量値及び画素の開口率を高めることが可能である。
無機絶縁膜５３は、少なくとも酸化物絶縁膜を有し、さらには酸化物絶縁膜及び窒化物絶
縁膜が積層されていることが好ましい。無機絶縁膜５３において、酸化物半導体膜３０８
ｂと接する領域において、酸化物絶縁膜が形成されることで、酸化物半導体膜３０８ｂと
無機絶縁膜５３との界面における欠陥量を低減することが可能である。
また、窒化物絶縁膜は、水、水素等のバリア膜として機能する。酸化物半導体膜３０８ｂ
に水、水素等が含まれると、酸化物半導体膜３０８ｂに含まれる酸素と、水、水素等とが
反応してしまい、酸素欠損が形成される。酸素欠損により、酸化物半導体膜３０８ｂ中に
はキャリアが生成され、トランジスタのしきい値電圧がマイナスシフトし、ノーマリーオ
ン特性となってしまう。このため、無機絶縁膜５３に窒化物絶縁膜を設けることで、外部
から酸化物半導体膜３０８ｂへの水、水素等の拡散量を低減することが可能であり、酸化
物半導体膜３０８ｂの欠陥量を低減することが可能である。このため、無機絶縁膜５３に
おいて、酸化物半導体膜３０８ｂ側から順に酸化物絶縁膜及び窒化物絶縁膜が積層されて
いることで、酸化物半導体膜３０８ｂ及び無機絶縁膜５３の界面における欠陥量、及び酸
化物半導体膜３０８ｂにおける酸素欠損量を低減することが可能であり、ノーマリーオフ
特性のトランジスタを作製することが可能である。
有機絶縁膜３１７は、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂等の有機樹脂で形成
されるため、平坦性が高い。また、有機絶縁膜３１７の厚さは、５００ｎｍ以上５０００
ｎｍ以下、好ましくは１０００ｎｍ以上３０００ｎｍ以下である。
また、有機絶縁膜３１７上に形成された導電膜３１９は、トランジスタ１０３と接続する
。導電膜３１９は、画素電極として機能し、無機絶縁膜５３及び有機絶縁膜３１７に設け
られた開口部でトランジスタ１０３と接続する。即ち、導電膜３１９は、トランジスタ１
０３との距離が離れているため、トランジスタ１０３の導電膜３１０ｄの電位の影響を受
けにくい。この結果、導電膜３１９をトランジスタ１０３と重畳させることが可能であり
、画素の開口率を高めることができる。
ここで、比較例として無機絶縁膜５３上に有機絶縁膜３１７が形成されないトランジスタ
１０３を有する表示装置において、トランジスタ１０３のゲート電極として機能する導電
膜３０４ｃに負の電圧を印加した場合について、説明する。
ゲート電極として機能する導電膜３０４ｃに負の電圧が印加されると、電界が発生する。
該電界は、酸化物半導体膜３０８ｂで遮蔽されず、無機絶縁膜５３にまで影響するため、
無機絶縁膜５３の表面に弱い正の電荷が帯電する。また、ゲート電極として機能する導電
膜３０４ｃに負の電圧が印加されると、空気中に含まれる正の荷電粒子が無機絶縁膜５３
の表面に吸着し、無機絶縁膜５３の表面に弱い正の電荷が帯電する。
無機絶縁膜５３の表面に正の電荷が帯電することにより、電場が生じ、該電場が酸化物半
導体膜３０８ｂ及び無機絶縁膜５３の界面まで影響する。この結果、酸化物半導体膜３０
８ｂ及び無機絶縁膜５３の界面において、実質的に正のバイアスが印加された状態となり
、トランジスタのしきい値電圧が負にシフトしてしまう。
一方、図２８（Ａ）に示すトランジスタ１０３は、無機絶縁膜５３上に有機絶縁膜３１７
を有する。有機絶縁膜３１７は厚いため、ゲート電極として機能する導電膜３０４ｃに負
の電圧が印加されることによって発生する電場の影響が有機絶縁膜３１７の表面にまで影
響せず、有機絶縁膜３１７の表面に正の電荷が帯電しにくい。また、空気中に含まれる正
の荷電粒子が、有機絶縁膜３１７の表面に吸着しても、有機絶縁膜３１７は厚いため、有
機絶縁膜３１７の表面に吸着した正の荷電粒子の電場は、酸化物半導体膜３０８ｂ及び無
機絶縁膜５３の界面まで影響しにくい。これらの結果、酸化物半導体膜３０８ｂ及び無機
絶縁膜５３の界面において、実質的に正のバイアスが印加された状態とならず、トランジ
スタのしきい値電圧の変動が少ない。
また、有機絶縁膜３１７において、水等が拡散しやすいが、無機絶縁膜５３が窒化物絶縁
膜を有することで、窒化物絶縁膜が水のバリア膜となり、有機絶縁膜３１７に拡散した水
が酸化物半導体膜３０８ｂに拡散することを防ぐことが可能である。
以上のことから、有機絶縁膜３１７をトランジスタ上に設けることで、トランジスタの電
気特性のばらつきを低減することが可能である。また、ノーマリーオフ特性を有し、信頼
性の高いトランジスタを作製することができる。また、有機絶縁膜は、印刷法、塗布法等
を用いて形成することが可能であるため、作製時間を短縮することが可能である。また、
有機絶縁膜３１７上に画素電極として機能する導電膜を設けることで、画素における開口
率を高めることができる。
＜酸化物導電体（金属酸化物膜）について＞
ここで、酸化物半導体で形成される膜（以下、酸化物半導体膜（ＯＳ）という。）及び酸
化物導電体で形成される膜（以下、酸化物導電体膜（ＯＣ）という。）それぞれにおける
、抵抗率の温度依存性について、図２９を用いて説明する。図２９において、横軸に測定
温度を示し、縦軸に抵抗率を示す。また、酸化物半導体膜（ＯＳ）の測定結果を丸印で示
し、酸化物導電体膜（ＯＣ）の測定結果を四角印で示す。
なお、酸化物半導体膜（ＯＳ）を含む試料は、ガラス基板上に、原子数比がＩｎ：Ｇａ：
Ｚｎ＝１：１：１．２のスパッタリングターゲットを用いたスパッタリング法により厚さ
３５ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物膜を形成し、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：４：
５のスパッタリングターゲットを用いたスパッタリング法により厚さ２０ｎｍのＩｎ－Ｇ
ａ－Ｚｎ酸化物膜を形成し、４５０℃の窒素雰囲気で加熱処理した後、４５０℃の窒素及
び酸素の混合ガス雰囲気で加熱処理し、さらにプラズマＣＶＤ法で酸化窒化シリコン膜を
形成して、作製された。
また、酸化物導電体膜（ＯＣ）を含む試料は、ガラス基板上に、原子数比がＩｎ：Ｇａ：
Ｚｎ＝１：１：１のスパッタリングターゲットを用いたスパッタリング法により厚さ１０
０ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物膜を形成し、４５０℃の窒素雰囲気で加熱処理した後、
４５０℃の窒素及び酸素の混合ガス雰囲気で加熱処理し、プラズマＣＶＤ法で窒化シリコ
ン膜を形成して、作製された。
図２９からわかるように、酸化物導電体膜（ＯＣ）における抵抗率の温度依存性は、酸化
物半導体膜（ＯＳ）における抵抗率の温度依存性より小さい。代表的には、８０Ｋ以上２
９０Ｋ以下における酸化物導電体膜（ＯＣ）の抵抗率の変化率は、±２０％未満である。
または、１５０Ｋ以上２５０Ｋ以下における抵抗率の変化率は、±１０％未満である。即
ち、酸化物導電体は、縮退半導体であり、伝導帯端とフェルミ準位とが一致または略一致
していると推定される。このため、酸化物導電体膜を、配線、電極、画素電極等に用いる
ことが可能である。
＜変形例１＞
図２８（Ａ）に示すトランジスタの変形例について、図２８（Ｂ）を用いて説明する。本
変形例に示すトランジスタ１０３ｃは、多階調マスクを用いて形成された酸化物半導体膜
３０８ｅ及び一対の導電膜３１０ｆ、３１０ｇを有することを特徴とする。また、トラン
ジスタ１０３ｃ及び容量素子１０５が、画素電極として機能する導電膜３１９で接続され
ていることを特徴とする。
多階調マスクを用いることで、複数の厚さを有するレジストマスクを形成することが可能
であり、該レジストマスクを用い、酸化物半導体膜３０８ｅを形成した後、酸素プラズマ
等にレジストマスクを曝すことで、レジストマスクの一部が除去され、一対の導電膜を形
成するためのレジストマスクとなる。このため、酸化物半導体膜３０８ｅ及び一対の導電
膜３１０ｆ、３１０ｇの作製工程におけるフォトリソグラフィ工程数を削減することがで
きる。
なお、多階調マスクを用いて形成した酸化物半導体膜３０８ｅの一部は、平面形状におい
て一対の導電膜３１０ｆ、３１０ｇを超えて伸び、一対の導電膜３１０ｆ、３１０ｇに覆
われていない。つまり、酸化物半導体膜３０８ｅの一部は、一対の導電膜３１０ｆ、３１
０ｇの外側に露出している。
また、図２８（Ｂ）において、金属酸化物膜３０８ｆがゲート絶縁膜５１上に形成される
。また、金属酸化物膜３０８ｆ上に、導電膜３１０ｆ、３１０ｇと同時に導電膜３１０ｈ
が形成される。また、導電膜３１９が導電膜３１０ｇ及び導電膜３１０ｈと接続する。こ
の結果、トランジスタ１０３ｃ及び容量素子１０５が電気的に接続する。
＜変形例２＞
図２８（Ａ）に示すトランジスタの変形例について、図２８（Ｃ）を用いて説明する。本
変形例に示すトランジスタ１０３ｄは、チャネル保護構造で形成されたトランジスタであ
ることを特徴とする。
チャネル保護構造のトランジスタ１０３ｄは、絶縁膜５３ａに開口部を有し、該開口部で
酸化物半導体膜３０８ｂと、一対の導電膜３１０ｉ、３１０ｊとが接続される形状となる
。該形状とすることで、酸化物半導体膜３０８ｂへのダメージを低減することができる。
＜変形例３＞
図２８（Ａ）乃至（Ｃ）に示す表示装置において、場合によっては、または、状況に応じ
て、例えば、導電膜３１９として、光を反射する機能を有する導電膜を用いて形成しても
よい。または、導電膜３１９として、積層膜を用いて形成し、積層膜の少なくとも一つの
膜として、光を反射する機能を有する導電膜を用いてもよい。光を反射する機能を有する
導電膜の材料の一例としては、銀、アルミニウム、クロム、銅、タンタル、チタン、モリ
ブデン、タングステンなどを用いることができる。または、導電膜３１９として、銀を用
いて形成した膜の上下をＩＴＯで挟んだような積層膜を用いて形成してもよい。このよう
な場合、反射型の表示装置、半透過型の表示装置、トップエミッション構造の発光装置な
どに、図２８（Ａ）乃至（Ｃ）に示す表示装置を適用することができる。
以上説明した、本発明の一態様における表示装置では、第１乃至第４の副画素を有する第
１の画素、及び第１の画素の次行に設けられる第１乃至第４の副画素を有する第２の画素
を有する構成において、第１の画素が有する第１乃至第３の副画素を選択するための信号
を与える第１の配線と、第１の画素が有する第４の副画素を選択するための第２の配線と
、を有し、第２の配線は、第２の画素が有する第４の副画素を選択するための配線である
、とする構成とするものである。
そのため、信号線の数を、ＲＧＢの３つの副画素をストライプ配置した信号線と同じ本数
とすることができるとともに、画素２行分あたりの走査線の数を３本と削減することがで
きるため、走査線駆動回路１２の回路構成を小さくすることができる。そして表示装置の
狭額縁化を実現することができる。
加えて本発明の一態様における表示装置では、容量素子が透光性を有するため、副画素内
に容量素子を大きく（大面積に）形成することができる。従って、開口率を高めつつ、代
表的には５０％以上、好ましくは６０％以上とすることが可能であると共に、容量値を増
大させた表示装置を得ることができる。例えば、解像度の高い表示装置、例えば液晶表示
装置においては、画素の面積が小さくなり、容量素子の面積も小さくなる。このため、解
像度の高い表示装置において、容量素子に蓄積される電荷量が小さくなる。しかしながら
、本実施の形態に示す容量素子１０５は透光性を有するため、当該容量素子を画素に設け
ることで、各画素において十分な容量値を得つつ、開口率を高めることができる。
また液晶表示装置において、容量素子の容量値を大きくするほど、電界を加えた状況にお
いて、液晶素子の液晶分子の配向を一定に保つことができる期間を長くすることができる
。静止画を表示させる場合、当該期間を長くできるため、画像データを書き換える回数を
低減することが可能であり、消費電力を低減することができる。また、本実施の形態に示
す構造により、高解像度の表示装置においても、開口率を高めることができるため、バッ
クライトなどの光源の光を効率よく利用することができ、表示装置の消費電力を低減する
ことができる。
なお、画素は、Ｒの副画素と、Ｇの副画素と、Ｂの副画素と、Ｗの副画素と、という４種
類の副画素を有していてもよいが、本発明の一態様は、これに限定されない。１つの画素
は、４種類の副画素のうち、少なくとも、複数の副画素を有していればよい。また、それ
ぞれの画素が有する副画素は、画素によって、異なっていてもよい。
例えば、第１の画素は、Ｒの副画素、Ｇの副画素、Ｂの副画素を有し、第２の画素は、Ｒ
の副画素、Ｇの副画素、Ｗの副画素を有してもよい。または、第１の画素は、Ｒの副画素
、Ｇの副画素を有し、第２の画素は、Ｂの副画素、Ｗの副画素を有してもよい。または、
第１の画素は、Ｒの副画素、Ｇの副画素、Ｂの副画素を有し、第２の画素は、Ｒの副画素
と、Ｇの副画素と、Ｂの副画素と、Ｗの副画素を有してもよい。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様である表示装置及びその作製方法について、具体的
な構成を示す図面を参照して説明する。
まず表示装置に含まれる素子基板の具体的な構成について説明する。ここでは、表示装置
としてＶＡ方式の液晶表示装置を用い、該液晶表示装置に含まれる副画素１４Ｒ＿１、１
４Ｇ＿１、１４Ｂ＿１、１４Ｗ＿１、１４Ｒ＿２、１４Ｇ＿２、１４Ｂ＿２、１４Ｗ＿２
（以下、副画素１４という）の上面図を説明する。図２では、副画素１４における素子基
板側の部材の配置を表す上面図を示す。また図３では、図２に示す素子基板側の部材の上
面図に対応する、対向基板側の部材の配置を表す上面図を示す。なお図２及び図３は、図
１（Ｂ）に示す回路構成に対応する上面図である。
図２において、副画素１４Ｒ＿１、１４Ｇ＿１及び１４Ｂ＿１の走査線として機能する導
電膜３０４ｃ並びに１４Ｗ＿１及び１４Ｗ＿２の走査線として機能する導電膜３０４ｄは
、信号線として機能する導電膜に略直交する方向（図中左右方向）に延伸して設けられて
いる。信号線として機能する導電膜３１０ｄは、走査線として機能する導電膜に略直交す
る方向（図中上下方向）に延伸して設けられている。なお、走査線として機能する導電膜
３０４ｃは、走査線駆動回路１２（図１（Ａ）を参照。）と電気的に接続されており、信
号線として機能する導電膜３１０ｄは、信号線駆動回路１６（図１（Ａ）を参照。）に電
気的に接続されている。
トランジスタ１０３は、走査線として機能する導電膜及び信号線として機能する導電膜が
交差する領域に設けられている。トランジスタ１０３は、ゲート電極として機能する導電
膜３０４ｃ、ゲート絶縁膜（図２に図示せず。）、ゲート絶縁膜上に形成されたチャネル
領域が形成される酸化物半導体膜３０８ｂ、ソース電極及びドレイン電極として機能する
一対の導電膜３１０ｄ、３１０ｅにより構成される。なお、導電膜３０４ｃは、走査線と
して機能する導電膜としても機能し、酸化物半導体膜３０８ｂと重畳する領域がトランジ
スタ１０３のゲート電極として機能する。また、導電膜３１０ｄは、信号線として機能す
る導電膜としても機能し、酸化物半導体膜３０８ｂと重畳する領域がトランジスタ１０３
のソース電極またはドレイン電極として機能する。また、図２において、走査線として機
能する導電膜は、上面形状において端部が酸化物半導体膜３０８ｂの端部より外側に位置
する。このため、走査線として機能する導電膜はバックライトなどの光源からの光を遮る
遮光膜として機能する。この結果、トランジスタに含まれる酸化物半導体膜３０８ｂに光
が照射されず、トランジスタの電気特性の変動を抑制することができる。
また、金属酸化物膜３０８ｃは、トランジスタ１０３に含まれる導電膜３１０ｅと接続
する。また、金属酸化物膜３０８ｃ上において、絶縁膜を介して導電膜３１６ｂが設けら
れている。なお、金属酸化物膜３０８ｃ上に設けられる絶縁膜において、開口部３６２が
設けられている。該開口部３６２において、金属酸化物膜３０８ｃは、絶縁膜に含まれる
窒化物絶縁膜（図２に図示せず。）と接する。
容量素子１０５は、金属酸化物膜３０８ｃ及び導電膜３１６ｂが重なる領域で形成され
る。金属酸化物膜３０８ｃ及び導電膜３１６ｂは透光性を有する。即ち、容量素子１０５
は透光性を有する。
画素電極として機能する導電膜３１９は、有機絶縁膜（図２に図示せず。）を介して、
導電膜３１０ｅ及び導電膜３１６ｂ上に設けられる。また、導電膜３１９は、開口部３６
４ｃにおいて導電膜３１０ｅと接続する。すなわち、トランジスタ１０３、容量素子１０
５、及び導電膜３１９は電気的に接続する。
容量素子１０５は透光性を有するため、副画素１４内に容量素子１０５を大きく（大面
積に）形成することができる。従って、開口率を高めつつ、代表的には５０％以上、好ま
しくは６０％以上とすることが可能であると共に、容量値を増大させた表示装置を得るこ
とができる。例えば、解像度の高い表示装置、例えば液晶表示装置においては、画素の面
積が小さくなり、容量素子の面積も小さくなる。このため、解像度の高い表示装置におい
て、容量素子に蓄積される電荷量が小さくなる。しかしながら、本実施の形態に示す容量
素子１０５は透光性を有するため、当該容量素子を画素に設けることで、各画素において
十分な容量値を得つつ、開口率を高めることができる。代表的には、画素密度が２００ｐ
ｐｉ以上、さらには３００ｐｐｉ以上、更には５００ｐｐｉ以上である高解像度の表示装
置に好適に用いることができる。
また、液晶表示装置において、容量素子の容量値を大きくするほど、電界を加えた状況
において、液晶素子の液晶分子の配向を一定に保つことができる期間を長くすることがで
きる。静止画を表示させる場合、当該期間を長くできるため、画像データを書き換える回
数を低減することが可能であり、消費電力を低減することができる。また、本実施の形態
に示す構造により、高解像度の表示装置においても、開口率を高めることができるため、
バックライトなどの光源の光を効率よく利用することができ、表示装置の消費電力を低減
することができる。
また図３に示す、図２の上面図に対応する対向基板側の上面図では、副画素１４の配置例
を示している。副画素１４では、遮光部ＢＭに設けられる開口部において、有色膜Ｒ１、
Ｇ１、Ｂ１、透光性を有する層Ｗ１、有色膜Ｒ２、Ｇ２、Ｂ２、透光性を有する層Ｗ２が
設けられている。
遮光膜ＢＭとしては、特定の波長帯域の光を遮光する機能を有していればよく、金属膜、
または黒色顔料等を含んだ有機絶縁膜などを用いることができる。
有色膜Ｒ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２は、透過する光源の光を所定の色を呈する光
にするための層である。代表的には、カラーフィルタを用い、ＲＧＢの副画素の対応する
、副画素に配置すればよい。
透光性を有する層Ｗ１、Ｗ２は、光源の光を透過させるための層である。代表的には、ア
クリル樹脂、ポリイミド、エポキシ樹脂等の有機樹脂を用い、Ｗの副画素に対応する、副
画素に配置すればよい。なお透光性を有する層Ｗ１、Ｗ２は、配置しなくてもよい。ある
いは、透光性を有する層Ｗ１、Ｗ２を有する層として、特定の波長の光を吸収する層を設
ける構成としてもよい。該構成の場合、例えば、光源の光の波長によって適切な白色が得
られなくても、ホワイトバランスを調整するできるため、色純度の高い表示を行うことが
できる。
次いで、図２、図３の線Ｃ－Ｄ間における断面図を図４に示す。なお、図４において、図
１で説明した走査線駆動回路１２及び信号線駆動回路１６を含む駆動回路部（上面図を省
略する。）の断面図をＡ－Ｂに示す。本実施の形態においては、表示装置として、ＶＡ方
式の液晶表示装置について説明する。
本実施の形態に示す液晶表示装置は、一対の基板（基板３０２と基板３４２）間に液晶素
子３２２が挟持されている。
液晶素子３２２は、基板３０２の上方の導電膜３１９と、配向性を制御する膜（以下、配
向膜３２０、３５２という）と、液晶層３２１と、導電膜３５０と、を有する。なお、導
電膜３１９は、液晶素子３２２の一方の電極として機能し、導電膜３５０は、液晶素子３
２２の他方の電極として機能する。
このように、液晶表示装置とは、液晶素子を有する装置のことをいう。なお、液晶表示装
置は、複数の画素を駆動させる駆動回路等を含む。また、液晶表示装置は、別の基板上に
配置された制御回路、電源回路、信号生成回路及びバックライトモジュール等を含み、液
晶モジュールとよぶこともある。
駆動回路部において、ゲート電極として機能する導電膜３０４ａ、ゲート絶縁膜５１とし
て機能する絶縁膜３０５及び絶縁膜３０６、チャネル領域が形成される酸化物半導体膜３
０８ａ、ソース電極及びドレイン電極として機能する導電膜３１０ａ、３１０ｂによりト
ランジスタ１０２を構成する。酸化物半導体膜３０８ａは、ゲート絶縁膜５１上に設けら
れる。
画素部において、ゲート電極として機能する導電膜３０４ｃ、ゲート絶縁膜５１として機
能する絶縁膜３０５及び絶縁膜３０６、ゲート絶縁膜５１上に形成されたチャネル領域が
形成される酸化物半導体膜３０８ｂ、ソース電極及びドレイン電極として機能する導電膜
３１０ｄ、３１０ｅによりトランジスタ１０３を構成する。酸化物半導体膜３０８ｂは、
ゲート絶縁膜５１上に設けられる。また、導電膜３１０ｄ、３１０ｅ上には、無機絶縁膜
５３である絶縁膜３１２、絶縁膜３１４が保護膜として設けられている。
また、一方の電極として機能する金属酸化物膜３０８ｃ、誘電体膜として機能する絶縁膜
３１４、他方の電極として機能する導電膜３１６ｂにより容量素子１０５を構成する。金
属酸化物膜３０８ｃは、ゲート絶縁膜５１上に設けられる。
無機絶縁膜５３上に有機絶縁膜３１７が形成される。また、有機絶縁膜３１７上には、画
素電極として機能する導電膜３１９が形成される。導電膜３１９は、導電膜３１０ｅと接
続される。
また、駆動回路部において、導電膜３０４ａ、３０４ｃと同時に形成された導電膜３０４
ｂと、導電膜３１０ａ、３１０ｂ、３１０ｄ、３１０ｅと同時に形成された導電膜３１０
ｃとは、導電膜３１９と同時に形成された導電膜３１９ａで接続される。
導電膜３０４ｂ及び導電膜３１９ａは、絶縁膜３０５、絶縁膜３０６、絶縁膜３１２、絶
縁膜３１４、及び有機絶縁膜３１７に設けられた開口部において接続する。また、導電膜
３１０ｃと導電膜３１９ａは、絶縁膜３１２、絶縁膜３１４、及び有機絶縁膜３１７に設
けられた開口部において接続する。
なお、図示しないが、導電膜３１６ｂは、導電膜３１９、３１９ａと同時に形成された導
電膜により、導電膜３０４ａ、３０４ｂ、３０４ｃと同時に形成された導電膜、または導
電膜３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅと同時に形成された導電膜と電
気的に接続する。また、導電膜３０４ａ、３０４ｂ、３０４ｃと同時に形成された導電膜
、または導電膜３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅと同時に形成された
導電膜を介して、コモン電位、接地電位等の任意の電位が導電膜３１６ｂに印加される。
ここで、図４に示す表示装置の構成要素について、以下に説明する。
基板３０２上には、導電膜３０４ａ、３０４ｂ、３０４ｃが形成されている。導電膜３０
４ａは、駆動回路部のトランジスタのゲート電極としての機能を有する。また、導電膜３
０４ｂは、駆動回路部に形成され、導電膜３１０ｃと接続する。また、導電膜３０４ｃは
、画素部１１に形成され、画素部のトランジスタのゲート電極として機能する。
基板３０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の
耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サフ
ァイア基板等を、基板３０２として用いてもよい。また、シリコンや炭化シリコンを材料
とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基
板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられ
たものを、基板３０２として用いてもよい。なお、基板３０２として、ガラス基板を用い
る場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００
ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００
ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大
型の液晶表示装置を作製することができる。
また、基板３０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成
してもよい。または、基板３０２とトランジスタの間に剥離層を設けてもよい。剥離層は
、その上に素子部を一部あるいは全部完成させた後、基板３０２より分離し、他の基板に
転載するのに用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の
基板にも転載できる。
導電膜３０４ａ、３０４ｂ、３０４ｃとしては、アルミニウム、クロム、銅、タンタル、
チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成
分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる
。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用い
てもよい。また、導電膜３０４ａ、３０４ｂ、３０４ｃは、単層構造でも、二層以上の積
層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム
膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒
化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングス
テン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニ
ウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニ
ウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウ
ムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、導電膜３０４ａ、３０４ｂ、３０４ｃは、インジウム錫酸化物、酸化タングステン
を含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを
含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、
酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用するこ
ともできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とするこ
ともできる。
基板３０２、及び導電膜３０４ａ、３０４ｃ、３０４ｂ上には、絶縁膜３０５、絶縁膜３
０６が形成されている。絶縁膜３０５、絶縁膜３０６は、駆動回路部のトランジスタのゲ
ート絶縁膜５１、及び画素部１１のトランジスタのゲート絶縁膜５１としての機能を有す
る。
絶縁膜３０５としては、例えば窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒
化酸化アルミニウム等の窒化物絶縁膜を用いて形成することが好ましい。
絶縁膜３０６としては、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒
化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ－Ｚｎ系金属
酸化物などを用いればよく、積層または単層で設ける。また、絶縁膜３０６としては、ハ
フニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳ
ｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸
化ハフニウム、酸化イットリウムなどのｈｉｇｈ－ｋ材料を用いることでトランジスタの
ゲートリークを低減できる。
絶縁膜３０５及び絶縁膜３０６の合計の厚さは、５ｎｍ以上４００ｎｍ以下、より好まし
くは１０ｎｍ以上３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とすると
よい。
絶縁膜３０６上には、酸化物半導体膜３０８ａ、３０８ｂ、金属酸化物膜３０８ｃが形成
されている。酸化物半導体膜３０８ａは、導電膜３０４ａと重畳する位置に形成され、駆
動回路部のトランジスタのチャネル領域として機能する。また、酸化物半導体膜３０８ｂ
は、導電膜３０４ｃと重畳する位置に形成され、画素部のトランジスタのチャネル領域と
して機能する。金属酸化物膜３０８ｃは、トランジスタ１０３に含まれる導電膜３１０ｅ
と接続し、且つ容量素子１０５の電極として機能する。
酸化物半導体膜３０８ａ、３０８ｂ、及び金属酸化物膜３０８ｃは、代表的には、Ｉｎ－
Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｍ－Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚ
ｒ、Ｌａ、Ｃｅ、Ｎｄ、Ｓｎ、またはＨｆ）がある。なお、酸化物半導体膜３０８ａ、３
０８ｂ、及び金属酸化物膜３０８ｃは、透光性を有する。
なお、酸化物半導体膜３０８ａ、３０８ｂ、及び金属酸化物膜３０８ｃがＩｎ－Ｍ－Ｚｎ
酸化物であるとき、ＩｎとＭの原子数比率は、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％
としたときＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好まし
くはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。
酸化物半導体膜３０８ａ、３０８ｂ、及び金属酸化物膜３０８ｃは、エネルギーギャップ
が２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このよう
に、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を
低減することができる。
酸化物半導体膜３０８ａ、３０８ｂ、及び金属酸化物膜３０８ｃの厚さは、３ｎｍ以上２
００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０
ｎｍ以下とする。
酸化物半導体膜３０８ａ、３０８ｂ、及び金属酸化物膜３０８ｃとしてＩｎ：Ｇａ：Ｚｎ
＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２、または３：１：２の原子数比のＩｎ
－Ｇａ－Ｚｎ酸化物を用いることができる。なお、酸化物半導体膜３０８ａ、３０８ｂ、
及び金属酸化物膜３０８ｃの原子数比はそれぞれ、誤差として上記の原子数比のプラスマ
イナス２０％の変動を含む。
また、酸化物半導体膜３０８ａ、３０８ｂ、及び金属酸化物膜３０８ｃは、例えば非単結
晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａ
ｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、
多結晶構造、後述する微結晶構造、または非晶質構造を含む。非単結晶構造において、非
晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ－ＯＳは最も欠陥準位密度が低い。なお、
酸化物半導体膜３０８ａ、３０８ｂ、及び金属酸化物膜３０８ｃは、結晶性が同じである
。
なお、酸化物半導体膜３０８ａ、３０８ｂ、及び金属酸化物膜３０８ｃがそれぞれ、非晶
質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ－ＯＳの領域、単結晶構
造の領域の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領
域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ－ＯＳの領域、単結晶構造の領域の
いずれか二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、非晶
質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ－ＯＳの領域、単結晶構
造の領域のいずれか二種以上の領域の積層構造を有する場合がある。
酸化物半導体膜３０８ａ、３０８ｂにおいて、第１４族元素の一つであるシリコンや炭素
が含まれると、酸化物半導体膜３０８ａ、３０８ｂにおいて酸素欠損が増加し、ｎ型化し
てしまう。このため、酸化物半導体膜３０８ａ、３０８ｂにおけるシリコンや炭素の濃度
（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下
、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜３０８ａ、３０８ｂにおいて、二次イオン質量分析法により得られ
るアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下
、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土
類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオ
フ電流が増大してしまうことがある。このため、酸化物半導体膜３０８ａ、３０８ｂのア
ルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。
また、酸化物半導体膜３０８ａ、３０８ｂに窒素が含まれていると、キャリアである電子
が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物
半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半
導体膜において、窒素はできる限り低減されていることが好ましい、例えば、二次イオン
質量分析法により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすること
が好ましい。
酸化物半導体膜３０８ａ、３０８ｂとしては、キャリア密度の低い酸化物半導体膜を用い
る。例えば、酸化物半導体膜３０８ａ、３０８ｂは、キャリア密度が１×１０１７／ｃｍ
３以下、好ましくは１×１０１５／ｃｍ３以下、さらに好ましくは１×１０１３／ｃｍ３
以下、特に好ましくは８×１０１１／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ
３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０－９／ｃｍ３以上
の酸化物半導体膜を用いる。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果
移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とする
トランジスタの半導体特性を得るために、酸化物半導体膜３０８ａ、３０８ｂのキャリア
密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切な
ものとすることが好ましい。
酸化物半導体膜３０８ａ、３０８ｂは、絶縁膜３０６及び絶縁膜３１２等の、酸化物半導
体膜との界面特性を向上させることが可能な材料で形成される膜と接しているため、酸化
物半導体膜３０８ａ、３０８ｂは、半導体として機能し、酸化物半導体膜３０８ａ、３０
８ｂを有するトランジスタは、優れた電気特性を有する。
なお、酸化物半導体膜３０８ａ、３０８ｂとして、不純物濃度が低く、欠陥準位密度の低
い酸化物半導体膜を用いることで、優れた電気特性を有するトランジスタを作製すること
ができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない
）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度
真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすること
ができる場合がある。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジ
スタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になるこ
とが少ない場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体
膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度
真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャ
ネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレ
イン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導
体パラメータアナライザの測定限界以下、すなわち１×１０－１３Ａ以下という特性を得
ることができる。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタ
は、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。なお、酸化
物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あた
かも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半
導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある
。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。
金属酸化物膜３０８ｃは、酸化物半導体膜３０８ａ、３０８ｂと同時に形成された酸化物
半導体膜を加工して形成される。このため、金属酸化物膜３０８ｃは、酸化物半導体膜３
０８ａ、３０８ｂと同様の金属元素を有する膜である。また、酸化物半導体膜３０８ａ、
３０８ｂと同様の結晶構造、または異なる結晶構造を有する膜である。しかしながら、酸
化物半導体膜３０８ａ、３０８ｂと同時に形成された酸化物半導体膜に、不純物または酸
素欠損を有せしめることで、導電性を有する膜となり、容量素子の電極として機能する。
酸化物半導体膜に含まれる不純物としては、水素がある。なお、水素の代わりに不純物と
して、ホウ素、リン、スズ、アンチモン、希ガス元素、アルカリ金属、アルカリ土類金属
等が含まれていてもよい。または、金属酸化物膜３０８ｃは、酸化物半導体膜３０８ａ、
３０８ｂと同時に形成された膜であり、プラズマダメージ等により酸素欠損が形成され、
導電性が高められた膜である。または、金属酸化物膜３０８ｃは、酸化物半導体膜３０８
ａ、３０８ｂと同時に形成された膜であり、且つ不純物を含むと共に、プラズマダメージ
等により酸素欠損が形成され、導電性が高められた膜である。
このため、酸化物半導体膜３０８ａ、３０８ｂ及び金属酸化物膜３０８ｃは共に、絶縁膜
３０６上に形成されるが、不純物濃度が異なる。具体的には、酸化物半導体膜３０８ａ、
３０８ｂと比較して、金属酸化物膜３０８ｃの不純物濃度が高い。例えば、酸化物半導体
膜３０８ａ、３０８ｂに含まれる水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好
ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃ
ｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×
１０１６ａｔｏｍｓ／ｃｍ３以下であり、金属酸化物膜３０８ｃに含まれる水素濃度は、
８×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上
、より好ましくは５×１０２０ａｔｏｍｓ／ｃｍ３以上である。また、酸化物半導体膜３
０８ａ、３０８ｂと比較して、金属酸化物膜３０８ｃに含まれる水素濃度は２倍、好まし
くは１０倍以上である。
また、酸化物半導体膜３０８ａ、３０８ｂと同時に形成された酸化物半導体膜をプラズマ
に曝すことにより、酸化物半導体膜にダメージを与え、酸素欠損を形成することができる
。例えば、酸化物半導体膜上に、プラズマＣＶＤ法またはスパッタリング法で膜を成膜す
ると、酸化物半導体膜がプラズマに曝され、酸素欠損が生成される。または、絶縁膜３１
２を形成するためのエッチング処理において酸化物半導体膜がプラズマに曝されることで
、酸素欠損が生成される。または、酸化物半導体膜が水素、希ガス、アンモニア、酸素及
び水素の混合ガス等のプラズマに曝されることで、酸素欠損が生成される。この結果、酸
化物半導体膜は導電性が高くなり、導電性を有する膜となり、金属酸化物膜３０８ｃとし
て機能する。
即ち、金属酸化物膜３０８ｃは、導電性の高い酸化物半導体膜で形成されるともいえる。
また金属酸化物膜３０８ｃは、導電性の高い金属酸化物膜で形成されるともいえる。
また、絶縁膜３１４として、窒化シリコン膜を用いる場合、窒化シリコン膜は水素を含む
。このため、絶縁膜３１４の水素が酸化物半導体膜３０８ａ、３０８ｂと同時に形成され
た酸化物半導体膜に拡散すると、該酸化物半導体膜において水素は酸素と結合し、キャリ
アである電子が生成される。また、窒化シリコン膜をプラズマＣＶＤ法またはスパッタリ
ング法で成膜すると、酸化物半導体膜がプラズマに曝され、酸素欠損が生成される。当該
酸素欠損に、窒化シリコン膜に含まれる水素が入ることで、キャリアである電子が生成さ
れる。これらの結果、酸化物半導体膜は導電性が高くなり、金属酸化物膜３０８ｃとなる
。
金属酸化物膜３０８ｃは、酸化物半導体膜３０８ａ、３０８ｂより抵抗率が低い。金属酸
化物膜３０８ｃの抵抗率が、酸化物半導体膜３０８ａ、３０８ｂの抵抗率の１×１０－８
倍以上１×１０－１倍未満であることが好ましく、代表的には１×１０－３Ωｃｍ以上１
×１０４Ωｃｍ未満、さらに好ましくは、抵抗率が１×１０－３Ωｃｍ以上１×１０－１
Ωｃｍ未満であるとよい。
ただし、本発明の実施形態の一態様は、これに限定されず、金属酸化物膜３０８ｃは、場
合によっては、絶縁膜３１４と接していないことも可能である。
また、本発明の実施形態の一態様は、これに限定されず、金属酸化物膜３０８ｃは、場合
によっては、酸化物半導体膜３０８ａ、または、３０８ｂと別々の工程で形成されてもよ
い。その場合には、金属酸化物膜３０８ｃは、酸化物半導体膜３０８ａ、３０８ｂと、異
なる材質を有していても良い。例えば、金属酸化物膜３０８ｃは、インジウム錫酸化物（
以下、ＩＴＯと示す。）、または、インジウム亜鉛酸化物等を用いて形成してもよい。
本実施の形態に示す液晶表示装置は、容量素子は、透光性を有する。この結果、容量素子
の占有面積を大きくしつつ、画素の開口率を高めることができる。
導電膜３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅは、、アルミニウム、チタン
、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、ま
たはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積
層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム
膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、
銅－マグネシウム－アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒
化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を
積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜
または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミ
ニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形
成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電
材料を用いてもよい。
絶縁膜３０６、酸化物半導体膜３０８ａ、３０８ｂ、金属酸化物膜３０８ｃ、及び導電膜
３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅ上には、無機絶縁膜５３として、絶
縁膜３１２及び絶縁膜３１４が形成されている。絶縁膜３１２は、絶縁膜３０６と同様に
、酸化物半導体膜との界面特性を向上させることが可能な材料を用いることが好ましく、
酸化物絶縁膜を用いて形成することができる。ここでは、絶縁膜３１２としては、絶縁膜
３１２ａ、３１２ｂを積層して形成する。
絶縁膜３１２ａは、酸素を透過する酸化物絶縁膜である。なお、絶縁膜３１２ａは、後に
形成する絶縁膜３１２ｂを形成する際の、酸化物半導体膜３０８ａ、３０８ｂ、及び金属
酸化物膜３０８ｃへのダメージ緩和膜としても機能する。
絶縁膜３１２ａとしては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０
ｎｍ以下の酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。なお、本明細
書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多
い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い
膜を指す。
また、絶縁膜３１２ａは、酸化物絶縁膜であり、該酸化物絶縁膜は、窒素を含み、且つ欠
陥量の少ないことが好ましい。
窒素を含み、且つ欠陥量の少ない酸化物絶縁膜の代表例としては、酸化窒化シリコン膜、
酸化窒化アルミニウム膜等がある。
欠陥の少ない酸化物絶縁膜は、１００Ｋ以下のＥＳＲで測定して得られたスペクトルにお
いてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．
００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナ
ルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅、並びに第２
のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約５ｍ
Ｔである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．０
０１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下で
ある第３のシグナルのスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり
、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満
である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下の
第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．
９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０以上２以下
、好ましくは１以上２以下）起因のシグナルに相当する。窒素酸化物の代表例としては、
一酸化窒素、二酸化窒素等がある。即ち、ｇ値が２．０３７以上２．０３９以下の第１の
シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６
４以上１．９６６以下である第３のシグナルのスピンの密度の合計が少ないほど、酸化物
絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。
絶縁膜３１２ａが、上記のように、窒素酸化物の含有量が少ないと、絶縁膜３１２ａと酸
化物半導体膜との界面におけるキャリアのトラップを低減することが可能である。この結
果、表示装置に含まれるトランジスタのしきい値電圧のシフトを低減することが可能であ
り、トランジスタの電気特性の変動を低減することができる。
また、絶縁膜３１２ａは、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃ
ｔｒｏｍｅｔｒｙ）で測定される窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下である
ことが好ましい。この結果、絶縁膜３１２ａにおいて、窒素酸化物が生成されにくくなり
、絶縁膜３１２ａと、酸化物半導体膜３０８ａ、３０８ｂとの界面におけるキャリアのト
ラップを低減することが可能である。また、表示装置に含まれるトランジスタのしきい値
電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減するこ
とができる。
なお、絶縁膜３１２ａにおいて、膜中に窒素酸化物及びアンモニアが含まれると、作製工
程のプロセスにおける加熱処理において、窒素酸化物及びアンモニアが反応し、窒素酸化
物が窒素ガスとなって脱離する。この結果、絶縁膜３１２ａの窒素濃度及び窒素酸化物の
含有量を低減することができる。また、絶縁膜３１２ａと、酸化物半導体膜３０８ａ、３
０８ｂとの界面におけるキャリアのトラップを低減することが可能である。また、表示装
置に含まれるトランジスタのしきい値電圧のシフトを低減することが可能であり、トラン
ジスタの電気特性の変動を低減することができる。
なお、絶縁膜３１２ａにおいては、外部から絶縁膜３１２ａに入った酸素が全て絶縁膜３
１２ａの外部に移動せず、絶縁膜３１２ａにとどまる酸素もある。また、絶縁膜３１２ａ
に酸素が入ると共に、絶縁膜３１２ａに含まれる酸素が絶縁膜３１２ａの外部へ移動する
ことで絶縁膜３１２ａにおいて酸素の移動が生じる場合もある。
絶縁膜３１２ａとして酸素を透過する酸化物絶縁膜を形成すると、絶縁膜３１２ａ上に設
けられる、絶縁膜３１２ｂから脱離する酸素を、絶縁膜３１２ａを介して酸化物半導体膜
３０８ａ、３０８ｂに移動させることができる。
絶縁膜３１２ａに接するように絶縁膜３１２ｂが形成されている。絶縁膜３１２ｂは、化
学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学
量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部
が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、ＴＤ
Ｓ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３
以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である。
なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、また
は１００℃以上５００℃以下の範囲が好ましい。
絶縁膜３１２ｂとしては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上
４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜３１２ｂは、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定によ
り、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度
が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、更には１×１０１８ｓｐｉｎｓ／ｃｍ３以
下であることが好ましい。なお、絶縁膜３１２ｂは、絶縁膜３１２ａと比較して酸化物半
導体膜３０８ａ、３０８ｂから離れているため、絶縁膜３１２ａより、欠陥密度が多くと
もよい。
絶縁膜３１４として、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキン
グ効果を有する窒化物絶縁膜を設けることで、酸化物半導体膜３０８ａ、３０８ｂ、及び
金属酸化物膜３０８ｃからの酸素の外部への拡散を防ぐことができる。窒化物絶縁膜とし
ては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等が
ある。
なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する
窒化物絶縁膜上に、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けて
もよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アル
ミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム
、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。また、容量素
子の容量値を制御するため、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロ
ッキング効果を有する窒化物絶縁膜上に窒化物絶縁膜または酸化絶縁膜を適宜設けてもよ
い。
また、絶縁膜３１４上には導電膜３１６ｂが形成されている。導電膜３１６ｂは、絶縁膜
３１４上に形成され、容量素子の電極として機能することができる。
導電膜３１６ｂとしては、透光性を有する導電性材料を用いて形成することができる。透
光性を有する導電性材料としては、酸化タングステンを含むインジウム酸化物、酸化タン
グステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタン
を含むインジウム錫酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化ケイ素を添加したイン
ジウム錫酸化物などがある。
有機絶縁膜３１７としては、アクリル樹脂、ポリイミド、エポキシ樹脂等の有機樹脂を用
いることができる。なお、有機絶縁膜３１７は、５００ｎｍ以上５０００ｎｍ以下、好ま
しくは１０００ｎｍ以上３０００ｎｍ以下とする。有機絶縁膜３１７の厚さを上記の厚さ
とすることで、導電膜３１６ｂ上の凹部に有機絶縁膜３１７を充填させることが可能であ
り、配向膜３２０が形成される領域の凹凸を低減することができる。
有機樹脂を用いて有機絶縁膜３１７を形成することで、少なくとも導電膜３１６ｂの凹部
を有機絶縁膜３１７で充填することが可能であり、液晶層３２１を構成する液晶材料の配
向ムラを低減することが可能である。
また、有機絶縁膜３１７上には、導電膜３１９、３１９ａが形成されている。導電膜３１
９は、画素電極として機能する。導電膜３１９ａは、開口部３６４ａ（図９（Ａ）参照。
）において導電膜３０４ｂと電気的に接続され、開口部３６４ｂ（図９（Ａ）参照。）に
おいて導電膜３１０ｃと電気的に接続される。即ち、導電膜３０４ｂ及び導電膜３１０ｃ
を接続する接続電極として機能する。
有機絶縁膜３１７は、これに限定されない。例えば、有機絶縁膜３１７は、カラーフィル
タや、ブラックマトリックスの機能を有することも可能である。例えば、有機絶縁膜３１
７が、カラーフィルタの機能を有する場合には、例えば、赤色の画素、青色の画素、緑色
の画素に合わせて、各色ごとに、有色性を有する有機絶縁膜３１７を形成すればよい。
導電膜３１９、３１９ａは、導電膜３１６ｂと同様に透光性を有する導電性材料を用いて
形成することができる。
なお、導電膜３０４ｂ及び導電膜３１０ｃが直接接するような接続構造とするには、導電
膜３１０ｃを形成する前に、絶縁膜３０５、絶縁膜３０６に開口部を形成するために、パ
ターニングのためのマスクを形成する必要がある。しかしながら、図４のように、導電膜
３１９ａにより、導電膜３０４ｂ及び導電膜３１０ｃを接続することで、導電膜３０４ｂ
及び導電膜３１０ｃが直接接する接続部を作製する必要が無くなり、フォトマスクを１枚
少なくすることができる。即ち、液晶表示装置の作製工程を削減することが可能である。
配向膜３２０としては、透光性を有することが望ましく、代表的には、アクリル樹脂、ポ
リイミド、エポキシ樹脂等の有機樹脂を用いることができる。
また、基板３４２上には、有色性を有する膜（以下、有色膜３４６という。）が形成され
ている。有色膜３４６は、カラーフィルタとしての機能を有する。また、有色膜３４６に
隣接する遮光膜３４４が基板３４２上に形成される。遮光膜３４４は、ブラックマトリク
スとして機能する。また、有色膜３４６は、必ずしも設ける必要はなく、例えば、液晶表
示装置が白黒の場合等によって、有色膜３４６を設けない構成としてもよい。
有色膜３４６としては、特定の波長帯域の光を透過する有色膜であればよく、例えば、赤
色の波長帯域の光を透過する赤色（Ｒ）のカラーフィルタ、緑色の波長帯域の光を透過す
る緑色（Ｇ）のカラーフィルタ、青色の波長帯域の光を透過する青色（Ｂ）のカラーフィ
ルタなどを用いることができる。または有色膜３４６としては、光源の光をそのまま透過
する、透光性を有する層を用いることができる。例えば透光性を有する層には、アクリル
樹脂、ポリイミド、エポキシ樹脂等の有機樹脂を用いることができる。
遮光膜３４４としては、特定の波長帯域の光を遮光する機能を有していればよく、金属膜
または黒色顔料等を含んだ有機絶縁膜などを用いることができる。
また、有色膜３４６上には、絶縁膜３４８が形成されている。絶縁膜３４８は、平坦化層
としての機能、または有色膜３４６が含有しうる不純物を液晶素子側へ拡散するのを抑制
する機能を有する。
また、絶縁膜３４８上には、導電膜３５０が形成されている。導電膜３５０は、画素部の
液晶素子が有する一対の電極の他方としての機能を有する。なお、導電膜３１９、３１９
ａ上には、配向膜３２０が形成され、導電膜３５０上には、配向膜３５２が形成される。
また、導電膜３１９、３１９ａと導電膜３５０との間には、液晶層３２１が形成されてい
る。また液晶層３２１は、シール材（図示しない）を用いて、基板３０２と基板３４２の
間に封止されている。なお、シール材は、外部からの水分等の入り込みを抑制するために
、無機材料と接触する構成が好ましい。
また、導電膜３１９、３１９ａと導電膜３５０との間に液晶層３２１の厚さ（セルギャッ
プともいう）を維持するスペーサを設けてもよい。
図４に示す液晶表示装置に示す基板３０２上に設けられた素子部の作製方法について、図
５乃至図８を用いて説明する。なお、ここでは、基板３０２上に設けられた素子部として
は、基板３０２と配向膜３２０に挟まれた領域のことをさす。
トランジスタを構成する膜（絶縁膜、酸化物半導体膜、金属酸化物膜、導電膜等）は、ス
パッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ
）法を用いて形成することができる。あるいは、塗布法や印刷法で形成することができる
。成膜方法としては、スパッタリング法、プラズマ化学気相堆積（ＰＥＣＶＤ）法が代表
的であるが、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例として、ＭＯＣＶＤ（有機金属化学堆
積）法やＡＬＤ（原子層成膜）法を使ってもよい。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧ま
たは減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行
ってもよい。このように、熱ＣＶＤ法は、プラズマを発生させない成膜方法であるため、
プラズマダメージにより欠陥が生成されることが無いという利点を有する。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順
次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。
例えば、それぞれのスイッチングバルブ（高速バルブともよぶ）を切り替えて２種類以上
の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原
料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第
２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキ
ャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよ
い。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後
、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を
成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層され
て薄膜が形成される。
このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性
に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によ
って調節することができるため、精密な膜厚調節が可能であり、微細なトランジスタを作
製する場合に適している。
まず、基板３０２を準備する。ここでは、基板３０２としてガラス基板を用いる。
次に、基板３０２上に導電膜を形成し、該導電膜を所望の形状に加工することで、導電膜
３０４ａ、３０４ｂ、３０４ｃを形成する。なお、導電膜３０４ａ、３０４ｂ、３０４ｃ
の形成は、所望の領域に第１のパターニングによるマスクの形成を行い、該マスクに覆わ
れていない領域をエッチングすることで形成することができる。
また、導電膜３０４ａ、３０４ｂ、３０４ｃとしては、代表的には、スパッタリング法、
真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等を用いて形成することがで
きる。
また、ＡＬＤを利用する成膜装置により導電膜３０４ａ、３０４ｂ、３０４ｃとしてタン
グステン膜を成膜することができる。この場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次繰
り返し導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスを同時に導
入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いても
よい。
次に、基板３０２、及び導電膜３０４ａ、３０４ｂ、３０４ｃ上に、絶縁膜３０５を形成
し、絶縁膜３０５上に絶縁膜３０６を形成する（図５（Ａ）参照。）。
絶縁膜３０５及び絶縁膜３０６は、スパッタリング法、ＣＶＤ法、真空蒸着法、パルスレ
ーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等により形成することができる。なお、絶縁膜３０
５及び絶縁膜３０６は、真空中で連続して形成すると不純物の混入が抑制され好ましい。
絶縁膜３０５及び絶縁膜３０６として酸化シリコン膜または酸化窒化シリコン膜を形成す
る場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好
ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、
フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素
等がある。
また、絶縁膜３０５及び絶縁膜３０６として酸化ガリウム膜を形成する場合、ＭＯＣＶＤ
（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ
）法を用いて形成することができる。
また、絶縁膜３０５及び絶縁膜３０６として、ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法
を用いて、酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む
液体（ハフニウムアルコキシド溶液、代表的にはテトラキスジメチルアミドハフニウム（
ＴＤＭＡＨ））を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを
用いる。なお、テトラキスジメチルアミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］
４である。また、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムな
どがある。
また、絶縁膜３０５及び絶縁膜３０６として、ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法
を用いて、酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を
含む液体（トリメチルアルミニウム（ＴＭＡ）など）を気化させた原料ガスと、酸化剤と
してＨ２Ｏの２種類のガスを用いる。なお、トリメチルアルミニウムの化学式はＡｌ（Ｃ
Ｈ３）３である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、
トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６－テトラメチル－３
，５－ヘプタンジオナート）などがある。
また、絶縁膜３０５及び絶縁膜３０６として、ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法
を用いて、酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着
させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを
供給して吸着物と反応させる。
次に、絶縁膜３０６上に酸化物半導体膜３０７を形成する（図５（Ｂ）参照。）。
酸化物半導体膜３０７は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザー
アブレーション法、熱ＣＶＤ法等などを用いて形成することができる。
スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合ガ
スを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比
を高めることが好ましい。
また、ターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい。
なお、酸化物半導体膜を形成する際に、例えば、スパッタリング法を用いる場合、基板温
度を１５０℃以上７５０℃以下、好ましくは１５０℃以上４５０℃以下、さらに好ましく
は２００℃以上３５０℃以下として、酸化物半導体膜を成膜することで、ＣＡＡＣ－ＯＳ
膜を形成することができる。
また、ＣＡＡＣ－ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を抑制することで、不純物によって結晶状態が崩れることを抑制でき
る。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素及び窒素など）を低
減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が－
８０℃以下、好ましくは－１００℃以下である成膜ガスを用いる。
ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ－Ｇａ－Ｚｎ－Ｏ膜を成膜
する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ－Ｏ層を形
成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａＯ層を形成し、更
にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎＯ層を形成する。なお、これ
らの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ－Ｇａ－Ｏ層やＩｎ
－Ｚｎ－Ｏ層、Ｇａ－Ｚｎ－Ｏ層などの混合化合物層を形成してもよい。なお、Ｏ３ガス
に変えてＡｒ等の不活性ガスでバブリングしたＨ２Ｏガスを用いてもよいが、Ｈを含まな
いＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ
５）３ガスを用いてもよい。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３
ガスを用いてもよい。また、Ｚｎ（ＣＨ３）２ガスを用いてもよい。
次に、酸化物半導体膜３０７を所望の形状に加工することで、島状の酸化物半導体膜３０
８ａ、３０８ｂ、３０８ｄを形成する。なお、酸化物半導体膜３０８ａ、３０８ｂ、３０
８ｄの形成は、所望の領域に第２のパターニングによるマスクの形成を行い、該マスクに
覆われていない領域をエッチングすることで形成することができる。エッチングとしては
、ドライエッチング、ウエットエッチング、または双方を組み合わせたエッチングを用い
ることができる（図５（Ｃ）参照。）。
なお、この後、加熱処理を行って、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄに含ま
れる水素、水等を脱離させ、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄに含まれる水
素濃度及び水濃度を低減してもよい。この結果、高純度化された酸化物半導体膜３０８ａ
、３０８ｂ、３０８ｄを形成することができる。該加熱処理の温度は、代表的には、２５
０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下とする。なお、該加熱処理
の温度を、代表的には、３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以
下とすることで、大面積基板においても基板の反りやシュリンクを低減することが可能で
あり、歩留まりが向上する。
当該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いること
で、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱
処理時間を短縮することが可能であり、加熱処理中の基板の反りを低減することが可能で
あり、大面積基板において特に好ましい。
また、加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは
１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム
等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素
、水等が含まれないことが好ましい。また、窒素または希ガス雰囲気で加熱処理した後、
酸素または超乾燥空気雰囲気で加熱してもよい。この結果、酸化物半導体膜中に含まれる
水素、水等を脱離させると共に、酸化物半導体膜中に酸素を供給することができる。この
結果、酸化物半導体膜中に含まれる酸素欠損量を低減することができる。
なお、後に形成される絶縁膜３１１ａの成膜温度を２８０℃以上４００℃以下とする場合
、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄに含まれる水素、水等を脱離させること
が可能であるため、当該加熱処理は不要である。
次に、絶縁膜３０６、及び酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄ上に導電膜３０
９を形成する（図６（Ａ）参照。）。
導電膜３０９としては、スパッタリング法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）
法、熱ＣＶＤ法等を用いて形成することができる。
次に、導電膜３０９を所望の形状に加工することで、導電膜３１０ａ、３１０ｂ、３１０
ｃ、３１０ｄ、３１０ｅを形成する。なお、導電膜３１０ａ、３１０ｂ、３１０ｃ、３１
０ｄ、３１０ｅの形成は、所望の領域に第３のパターニングによるマスクの形成を行い、
該マスクに覆われていない領域をエッチングすることで、形成することができる（図６（
Ｂ）参照。）。
次に、絶縁膜３０６、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄ、及び導電膜３１０
ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅ上を覆うように、絶縁膜３１１ａ、３１１
ｂが積層された絶縁膜３１１を形成する（図６（Ｃ）参照。）。絶縁膜３１１は、スパッ
タリング法、ＣＶＤ法、蒸着法等を用いて形成することができる。
なお、絶縁膜３１１ａを形成した後、大気に曝すことなく、連続的に絶縁膜３１１ｂを形
成することが好ましい。絶縁膜３１１ａを形成した後、大気開放せず、原料ガスの流量、
圧力、高周波電力及び基板温度の一以上を調整して、絶縁膜３１１ｂを連続的に形成する
ことで、絶縁膜３１１ａ、３１１ｂにおける界面の大気成分由来の不純物濃度を低減する
ことができると共に、絶縁膜３１１ｂに含まれる酸素を酸化物半導体膜３０８ａ、３０８
ｂ、３０８ｄに移動させることが可能であり、酸化物半導体膜３０８ａ、３０８ｂ、３０
８ｄの酸素欠損量を低減することができる。
絶縁膜３１１ａとしては、堆積性気体に対する酸化性気体を２０倍より大きく１００倍未
満、好ましくは４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未満、好ましく
は５０Ｐａ以下とするＣＶＤ法を用いることで、窒素を含み、且つ欠陥量の少ない酸化物
絶縁膜を形成することができる。
絶縁膜３１１ａの原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いる
ことが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリ
シラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二
酸化窒素等がある。
上記条件を用いることで、絶縁膜３１１ａとして酸素を透過する酸化物絶縁膜を形成する
ことができる。また、絶縁膜３１１ａを設けることで、後に形成する絶縁膜３１１ｂの形
成工程において、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄへのダメージ低減が可能
である。
絶縁膜３１１ｂとしては、プラズマＣＶＤ装置の真空排気された処理室内に載置された基
板を１８０℃以上２８０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、
処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さ
らに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１
７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．
３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化
シリコン膜を形成する。
絶縁膜３１１ｂの原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いる
ことが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリ
シラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二
酸化窒素等がある。
絶縁膜３１１ｂの成膜条件として、上記圧力の反応室において上記パワー密度の高周波電
力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し
、原料ガスの酸化が進むため、絶縁膜３１１ｂ中における酸素含有量が化学量論比よりも
多くなる。しかしながら、基板温度が、上記絶縁膜３１１ｂの成膜温度であると、シリコ
ンと酸素の結合力が弱いため、加熱により酸素の一部が脱離する。この結果、化学量論的
組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁
膜を形成することができる。また、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄ上に絶
縁膜３１１ａが設けられている。このため、絶縁膜３１１ｂの形成工程において、絶縁膜
３１１ａが酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄの保護膜となる。この結果、酸
化物半導体膜３０８ａ、３０８ｂ、３０８ｄへのダメージを低減しつつ、高いパワー密度
の高周波電力を用いて絶縁膜３１１ｂを形成することができる。
なお、絶縁膜３１１ｂの成膜条件において、酸化性気体に対するシリコンを含む堆積性気
体の流量を増加することで、絶縁膜３１１ｂの欠陥量を低減することが可能である。代表
的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に
現れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましくは３×１０１
７ｓｐｉｎｓ／ｃｍ３以下、好ましくは１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下である
欠陥量の少ない酸化物絶縁膜を形成することができる。この結果トランジスタの信頼性を
高めることができる。
次に、加熱処理を行う。該加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満
、好ましくは２００℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下とす
る。なお、該加熱処理の温度を、代表的には、３００℃以上４００℃以下、好ましくは３
２０℃以上３７０℃以下とすることで、大面積基板においても基板の反りやシュリンクを
低減することが可能であり、歩留まりが向上する。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで
、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処
理時間を短縮することができる。
加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐ
ｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の
雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等
が含まれないことが好ましい。
当該加熱処理により、絶縁膜３１１ｂに含まれる酸素の一部を酸化物半導体膜３０８ａ、
３０８ｂ、３０８ｄに移動させ、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄに含まれ
る酸素欠損を低減することが可能である。この結果、酸化物半導体膜３０８ａ、３０８ｂ
、３０８ｄに含まれる酸素欠損量をさらに低減することができる。
また、絶縁膜３１１ａ、３１１ｂに水、水素等が含まる場合、水、水素等をブロッキング
する機能を有する絶縁膜３１３を後に形成し、加熱処理を行うと、絶縁膜３１１ａ、３１
１ｂに含まれる水、水素等が、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄに移動し、
酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄに欠陥が生じてしまう。しかしながら、当
該加熱により、絶縁膜３１１ａ、３１１ｂに含まれる水、水素等を脱離させることが可能
であり、トランジスタの電気特性のばらつきを低減すると共に、しきい値電圧の変動を抑
制することができる。
なお、加熱しながら絶縁膜３１１ｂを絶縁膜３１１ａ上に形成することで、酸化物半導体
膜３０８ａ、３０８ｂ、３０８ｄに酸素を移動させ、酸化物半導体膜３０８ａ、３０８ｂ
、３０８ｄに含まれる酸素欠損を低減することが可能であるため、当該加熱処理を行わな
くともよい。
また、導電膜３１０ａ、３１０ｂ、３１０ｄ、３１０ｅを形成する際、導電膜のエッチン
グによって、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄはダメージを受け、酸化物半
導体膜３０８ａ、３０８ｂのバックチャネル（酸化物半導体膜３０８ａ、３０８ｂにおい
て、ゲート電極として機能する導電膜３０４ａ、３０４ｃと対向する面と反対側の面）側
に酸素欠損が生じる。しかし、絶縁膜３１１ｂに化学量論的組成を満たす酸素よりも多く
の酸素を含む酸化物絶縁膜を適用することで、加熱処理によって当該バックチャネル側に
生じた酸素欠損を修復することができる。これにより、酸化物半導体膜３０８ａ、３０８
ｂに含まれる欠陥を低減することができるため、トランジスタの信頼性を向上させること
ができる。
なお、当該加熱処理は、後に形成される開口部３６２を形成した後に行ってもよい。
次に、絶縁膜３１１を所望の形状に加工することで、絶縁膜３１２、及び開口部３６２を
形成する。なお、絶縁膜３１２、及び開口部３６２の形成は、所望の領域に第４のパター
ニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすること
で、形成することができる（図７（Ａ）参照。）。
なお、開口部３６２は、酸化物半導体膜３０８ｄの表面が露出するように形成する。開口
部３６２の形成方法としては、例えば、ドライエッチング法を用いることができる。ドラ
イエッチング法により、絶縁膜３１１をエッチングすることが好ましい。この結果、酸化
物半導体膜３０８ｄはエッチング処理においてプラズマに曝されるため、酸化物半導体膜
３０８ｄの酸素欠損を増加させることが可能である。ただし、開口部３６２の形成方法と
しては、これに限定されず、ウエットエッチング法、またはドライエッチング法とウエッ
トエッチング法を組み合わせた形成方法としてもよい。
次に、絶縁膜３１２及び酸化物半導体膜３０８ｄ上に絶縁膜３１３を形成する（図７（Ｂ
）参照。）。
絶縁膜３１３としては、外部からの不純物、例えば、酸素、水素、水、アルカリ金属、ア
ルカリ土類金属等が、酸化物半導体膜へ拡散するのを防ぐ材料を用いることが好ましく、
更には水素を含むことが好ましく、代表的には窒素を含む無機絶縁材料、例えば窒化物絶
縁膜を用いることができる。絶縁膜３１３としては、例えば、ＣＶＤ法、スパッタリング
法を用いて形成することができる。
絶縁膜３１３をプラズマＣＶＤ法またはスパッタリング法で成膜すると、酸化物半導体膜
がプラズマに曝され、酸化物半導体膜に酸素欠損が生成される。また、絶縁膜３１３は、
外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、酸化物半導体膜
へ拡散するのを防ぐ材料で形成される膜であり、更には水素を含む。このため、絶縁膜３
１３の水素が酸化物半導体膜３０８ｄに拡散すると、該酸化物半導体膜３０８ｄにおいて
水素は酸素と結合し、キャリアである電子が生成される。または、酸化物半導体膜に含ま
れる酸素欠損に水素が入ることで、キャリアである電子が生成される。これらの結果、酸
化物半導体膜３０８ｄは、導電性が高くなり、金属酸化物膜３０８ｃとなる。
また、上記窒化絶縁膜は、ブロック性を高めるために、高温で成膜されることが好ましく
、例えば基板温度１００℃以上４００℃以下、より好ましくは３００℃以上４００℃以下
の温度で加熱して成膜することが好ましい。また高温で成膜する場合は、酸化物半導体膜
３０８ａ、３０８ｂとして用いる酸化物半導体から酸素が脱離し、キャリア濃度が上昇す
る現象が発生することがあるため、このような現象が発生しない温度とする。
次に、絶縁膜３１３上に導電膜３１５を形成する（図８（Ａ）参照。）。
導電膜３１５としては、例えば、スパッタリング法を用いて形成することができる。
次に、導電膜３１５を所望の形状に加工することで、導電膜３１６ｂを形成する。なお、
導電膜３１６ｂの形成は、所望の領域に第５のパターニングによるマスクの形成を行い、
該マスクに覆われていない領域をエッチングすることで形成することができる（図８（Ｂ
）参照。）。
次に、絶縁膜３１３、導電膜３１６ｂを覆うように有機絶縁膜３１７を形成する（図８（
Ｃ）参照。）。平坦化膜として機能する有機絶縁膜３１７は、絶縁膜３１３の一部が露出
されるように開口部を有する。
有機絶縁膜３１７としては、スピンコート法、ディップコート法等の塗布法を用いて感光
性の組成物を絶縁膜３１３及び導電膜３１６ｂ上に塗布した後、第６のフォトマスクを用
いたフォトリソグラフィ工程により組成物を露光及び現像し、その後加熱処理を行う。な
お、非感光性の組成物を絶縁膜３１３及び導電膜３１６ｂ上に塗布した場合、非感光性の
組成物上にレジストを塗布し、第６のフォトマスクを用いたフォトリソグラフィ工程によ
りレジストを加工してマスクを形成し、該マスクを用いて非感光性の組成物をエッチング
することで、有機絶縁膜３１７を形成することができる。
なお、有機絶縁膜３１７として、インクジェット法、印刷法等の湿式法を用いて形成する
ことで、フォトマスク枚数を削減することができる。
次に、有機絶縁膜３１７をマスクとして、絶縁膜３０５、絶縁膜３０６、絶縁膜３１２、
及び絶縁膜３１３それぞれの一部をエッチングして、導電膜３０４ｂを露出する開口部３
６４ａ、導電膜３１０ｃを露出する開口部３６４ｂ、及び導電膜３１０ｅを露出する開口
部３６４ｃを形成する（図９（Ａ）参照。）。
次に、導電膜３１８を形成する（図９（Ｂ）参照。）。
導電膜３１８としては、例えば、スパッタリング法を用いて形成することができる。
次に、導電膜３１８を所望の形状に加工することで、導電膜３１９、３１９ａを形成する
。なお、導電膜３１９、３１９ａの形成は、所望の領域に第７のパターニングによるマス
クの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することが
できる（図９（Ｃ）参照。）。
以上の工程で基板３０２上に、トランジスタを有する画素部及び駆動回路部を形成するこ
とができる。なお、本実施の形態に示す作製工程においては、第１乃至第７のパターニン
グ、すなわち７枚のフォトマスクで、トランジスタ及び容量素子を同時に形成することが
できる。
なお、本実施の形態では、絶縁膜３１３に含まれる水素を酸化物半導体膜３０８ｄに拡散
させて、酸化物半導体膜３０８ｄの導電性を高めたが、酸化物半導体膜３０８ａ、３０８
ｂをマスクで覆い、酸化物半導体膜３０８ｄに不純物、代表的には、水素、ホウ素、リン
、スズ、アンチモン、希ガス元素、アルカリ金属、アルカリ土類金属等を添加して、酸化
物半導体膜３０８ｄの導電性を高めてもよい。酸化物半導体膜３０８ｄに水素、ホウ素、
リン、スズ、アンチモン、希ガス元素等を添加する方法としては、イオンドーピング法、
イオン注入法等がある。一方、酸化物半導体膜３０８ｄにアルカリ金属、アルカリ土類金
属等を添加する方法としては、該不純物を含む溶液を酸化物半導体膜３０８ｄに塗布する
方法がある。
次に、基板３０２に対向して設けられる基板３４２上に設けられた素子部について、以下
説明を行う。なお、ここでは、基板３４２上に設けられた素子部としては、基板３４２と
配向膜３５２に挟まれた領域のことをさす。
まず、基板３４２を準備する。基板３４２としては、基板３０２に示す材料を援用するこ
とができる。次に、基板３４２上に遮光膜３４４、有色膜３４６を形成する（図１０（Ａ
）参照。）。
遮光膜３４４及び有色膜３４６は、様々な材料を用いて、印刷法、インクジェット法、フ
ォトリソグラフィ技術を用いたエッチング方法などでそれぞれ所望の位置に形成する。
次に、遮光膜３４４、及び有色膜３４６上に絶縁膜３４８を形成する（図１０（Ｂ）参照
。）。
絶縁膜３４８としては、例えば、アクリル樹脂、エポキシ樹脂、ポリイミド等の有機絶縁
膜を用いることができる。絶縁膜３４８を形成することによって、例えば、有色膜３４６
中に含まれる不純物等を液晶層３２１側に拡散することを抑制することができる。ただし
、絶縁膜３４８は、必ずしも設ける必要はなく、絶縁膜３４８を形成しない構造としても
よい。
次に、絶縁膜３４８上に導電膜３５０を形成する（図１０（Ｃ）参照。）。導電膜３５０
としては、導電膜３１５に示す材料を援用することができる。
以上の工程で基板３４２上に形成される構造を形成することができる。
次に、基板３０２と基板３４２上、より詳しくは基板３０２上に形成された絶縁膜３１７
、導電膜３１９、３１９ａ上と、基板３４２上に形成された導電膜３５０上とに、それぞ
れ配向膜３２０と配向膜３５２を形成する。配向膜３２０、配向膜３５２は、ラビング法
、光配向法等を用いて形成することができる。その後、基板３０２と、基板３４２との間
に液晶層３２１を形成する。液晶層３２１の形成方法としては、ディスペンサ法（滴下法
）や、基板３０２と基板３４２とを貼り合わせてから毛細管現象を用いて液晶を注入する
注入法を用いることができる。
以上の工程で、図４に示す液晶表示装置を作製することができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法など
と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、実施の形態１と異なるトランジスタを有する液晶表示装置について、
図１１乃至図１５を用いて説明する。
図１１に示す液晶表示装置は、Ａ－Ｂに示す駆動回路部において、デュアルゲート構造の
トランジスタ１０２ａを有することを特徴とする。
駆動回路部に設けられたトランジスタ１０２ａは、基板３０２上に設けられるゲート電極
として機能する導電膜３０４ａと、ゲート絶縁膜５１として機能する絶縁膜３０５、３０
６と、絶縁膜３０６上に形成される酸化物半導体膜３０８ａと、酸化物半導体膜３０８ａ
に接する、ソース電極及びドレイン電極として機能する導電膜３１０ａ、３１０ｂとを有
する。また、酸化物半導体膜３０８ａ及び導電膜３１０ａ、３１０ｂ上に無機絶縁膜５３
が形成され、無機絶縁膜５３上にゲート電極として機能する導電膜３１６ｄが形成される
。ゲート電極として機能する導電膜３１６ｄは、ゲート絶縁膜５１及び無機絶縁膜５３に
設けられた開口部（図示しない。）において、ゲート電極として機能する導電膜３０４ａ
と接続する。即ち、導電膜３０４ａ及び導電膜３１６ｄは同電位である。
このため、トランジスタ１０２ａの各ゲート電極に同電位の電圧を印加することで、初期
特性バラつきの低減、－ＧＢＴストレス試験の劣化の抑制及び異なるドレイン電圧におけ
るオン電流の立ち上がり電圧の変動の抑制が可能である。また、酸化物半導体膜３０８ａ
においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動
量が増加する。この結果、トランジスタ１０２ａのオン電流が大きくなる共に、電界効果
移動度が高くなり、代表的には電界効果移動度が２０ｃｍ２／Ｖ・ｓ以上となる。
エッチング等で加工された酸化物半導体膜の端部においては、加工におけるダメージによ
り欠陥が形成される共に、不純物付着などにより汚染されるため、電界などのストレスが
与えられることによって活性化しやすく、それによりｎ型（低抵抗）となりやすい。その
ため、ゲート電極として機能する導電膜３０４ａと重なる酸化物半導体膜３０８ａの端部
において、ｎ型化しやすくなる。当該ｎ型化された端部が、ソース電極及びドレイン電極
として機能する導電膜３１０ａ、３１０ｂの間に設けられると、ｎ型化された領域がキャ
リアのパスとなってしまい、寄生チャネルが形成される。しかしながら、チャネル幅方向
において、ゲート電極として機能する導電膜３１６ｄが、設けられることで、ゲート電極
として機能する導電膜３１６ｄの電界の影響により、酸化物半導体膜３０８ａの側面、ま
たは側面及びその近傍を含む端部における寄生チャネルの発生が抑制される。この結果、
しきい値電圧におけるドレイン電流の上昇が急峻である、電気特性の優れたトランジスタ
となる。
なお、ゲート電極として機能する導電膜３１６ｄは、実施の形態２に示す導電膜３１６ｂ
と同様の材料を適宜用いることができる。
＜変形例１＞
実施の形態３の図１１に示す液晶表示装置は、駆動回路部のトランジスタとして、デュア
ルゲート構造のトランジスタを用いて作製されているが、図１２に示すように、Ａ－Ｂに
示す駆動回路部にデュアルゲート構造のトランジスタ１０２ａを有するとともに、Ｃ－Ｄ
に示す画素部にデュアルゲート構造のトランジスタ１０３ａを用いてもよい。
トランジスタ１０３ａは、基板３０２上に設けられるゲート電極として機能する導電膜３
０４ｃと、ゲート絶縁膜５１として機能する絶縁膜３０５、３０６と、絶縁膜３０６上に
形成される酸化物半導体膜３０８ｂと、酸化物半導体膜３０８ｂに接する、ソース電極及
びドレイン電極として機能する導電膜３１０ｄ、３１０ｅとを有する。また、酸化物半導
体膜３０８ｂ及び導電膜３１０ｄ、３１０ｅ上に無機絶縁膜５３が形成され、無機絶縁膜
５３上にゲート電極として機能する導電膜３１６ｅが形成される。ゲート電極として機能
する導電膜３１６ｅは、ゲート絶縁膜５１及び無機絶縁膜５３に設けられた開口部（図示
しない。）において、ゲート電極として機能する導電膜３０４ｃと接続する。即ち、導電
膜３０４ｃ及び導電膜３１６ｅは同電位である。
駆動回路部と共に画素部に、信頼性が高く、オン電流が大きく、電界効果移動度の高い
デュアルゲート構造のトランジスタを設けることで、表示品質の優れた液晶表示装置を作
製することができる。
＜変形例２＞
実施の形態２または実施の形態３に示す液晶表示装置において、図１３に示すように、駆
動回路部に設けられたトランジスタ１０２ａと重なる領域であって、且つ有機絶縁膜３１
７上に、導電膜３１９と同時に形成された導電膜３１９ｂを設けてもよい。導電膜３１９
ｂは、コモン電位、接地電位等の任意の電位とすることができる。デュアルゲート構造の
トランジスタ１０２ａと重なる導電膜３１９ｂを設けることで、トランジスタ１０２ａの
ゲート電極として機能する導電膜３１６ｄに印加された電圧により発生する電界を導電膜
３１９ｂが遮蔽することが可能である。この結果、該電界による液晶層３２１の配向不良
を防ぐことができる。
＜変形例３＞
実施の形態２または実施の形態３において、駆動回路部及び画素部に有機絶縁膜３１７を
有する液晶表示装置を説明したが、図１４に示すように、画素部にのみ有機絶縁膜３１７
ａを設けてもよい。
なお、図１４に示す液晶表示装置において、図７（Ｂ）に示すように絶縁膜３１３を形成
した後、パターニングによるマスクの形成を行い、該マスクを用いて絶縁膜３０５、３０
６、３１２、３１３をそれぞれエッチングして、開口部を形成する。次に、図８（Ａ）に
示す導電膜３１５を形成した後、図８（Ｂ）に示す導電膜３１６ｂを形成すると同時に、
導電膜３０４ｂ及び導電膜３１０ｃを接続する導電膜３１６ａを形成する。こののち、有
機絶縁膜３１７ａ及び導電膜３１９を形成する。
なお、図１５に示すように、駆動回路部に有機絶縁膜３１７ａを設けない場合、デュアル
ゲート構造のトランジスタ１０２ａのゲート電極として機能する導電膜３１６ｄ上に、導
電膜３１９と同時に形成された導電膜３１９ｃを設けてもよい。
＜変形例４＞
なお、実施の形態２及び実施の形態３において、表示素子の一例として液晶素子を用いて
説明したが、様々な表示素子を用いることができる。一例として、有機ＥＬ素子を用いた
場合の例を、図２３、図２４、図２５、及び図２６に示す。有機ＥＬ素子を有する表示装
置は、アクリル樹脂、ポリイミド、エポキシ樹脂等の有機樹脂膜３７１、有機樹脂膜上に
設けられるＥＬ層３７３、及びＥＬ層上に設けられる共通電極３７５を有する。また、導
電膜３１９、ＥＬ層３７３、及び共通電極３７５により有機ＥＬ素子を構成する。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法など
と適宜組み合わせて用いることができる。
（実施の形態４）
実施の形態２及び実施の形態３に示すトランジスタ１０２、１０２ａ、１０３、１０３ａ
において、必要に応じて、酸化物半導体膜を積層構造とすることができる。ここでは、ト
ランジスタ１０３を用いて説明する。
図１６に示すトランジスタは、絶縁膜３０６及び導電膜３１０ｄ、３１０ｅの間に、酸化
物半導体膜を含む多層膜３３６が形成されている。
多層膜３３６は、酸化物半導体膜３３６ａ及び酸化物半導体膜３３６ｂを有する。即ち、
多層膜３３６は２層構造である。また、酸化物半導体膜３３６ａの一部がチャネル領域と
して機能する。また、多層膜３３６に接するように、絶縁膜３１２ａが形成されており、
絶縁膜３１２ａに接するように酸化物半導体膜３３６ｂが形成されている。即ち、酸化物
半導体膜３３６ａと絶縁膜３１２ａとの間に、酸化物半導体膜３３６ｂが設けられている
。
酸化物半導体膜３３６ｂは、酸化物半導体膜３３６ａを構成する元素の一種以上から構成
される。酸化物半導体膜３３６ｂは、酸化物半導体膜３３６ａを構成する元素の一種以上
から構成されるため、酸化物半導体膜３３６ａと酸化物半導体膜３３６ｂとの界面におい
て、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されない
ため、トランジスタの電界効果移動度が高くなる。
酸化物半導体膜３３６ｂは、代表的には、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物、Ｉｎ－
Ｍ－Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ
）であり、且つ酸化物半導体膜３３６ａよりも伝導帯の下端のエネルギーが真空準位に近
く、代表的には、酸化物半導体膜３３６ｂの伝導帯の下端のエネルギーと、酸化物半導体
膜３３６ａの伝導帯の下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上
、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ
以下、または０．４ｅＶ以下である。即ち、酸化物半導体膜３３６ｂの電子親和力と、酸
化物半導体膜３３６ａの電子親和力との差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０
．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下
、または０．４ｅＶ以下である。
酸化物半導体膜３３６ｂは、Ｉｎを含むことで、キャリア移動度（電子移動度）が高くな
るため好ましい。
酸化物半導体膜３３６ｂとして、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、Ｓｎ
またはＨｆをＩｎより高い原子数比で有することで、以下の効果を有する場合がある。（
１）酸化物半導体膜３３６ｂのエネルギーギャップを大きくする。（２）酸化物半導体膜
３３６ｂの電子親和力を小さくする。（３）外部からの不純物を遮蔽する。（４）酸化物
半導体膜３３６ａと比較して、絶縁性が高くなる。（５）Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、
Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆは酸素との結合力が強い金属元素であるため、Ａｌ、
Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆをＩｎより高い原子数比で有
することで、酸素欠損が生じにくくなる。
酸化物半導体膜３３６ｂがＩｎ－Ｍ－Ｚｎ酸化物であるとき、ＩｎとＭの原子数比率は、
ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたときＩｎが５０ａｔｏｍｉｃ％未満、Ｍ
が５０ａｔｏｍｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７
５ａｔｏｍｉｃ％以上とする。
また、酸化物半導体膜３３６ａ、及び酸化物半導体膜３３６ｂがＩｎ－Ｍ－Ｚｎ酸化物（
ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）の場合、酸化物
半導体膜３３６ａと比較して、酸化物半導体膜３３６ｂに含まれるＭ（Ａｌ、Ｔｉ、Ｇａ
、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）の原子数比が大きく、代表的には、酸
化物半導体膜３３６ａに含まれる上記原子と比較して、１．５倍以上、好ましくは２倍以
上、さらに好ましくは３倍以上高い原子数比である。
また、酸化物半導体膜３３６ａ、及び酸化物半導体膜３３６ｂがＩｎ－Ｍ－Ｚｎ酸化物（
ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）の場合、酸化物
半導体膜３３６ｂをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体膜３
３６ａをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／
ｘ２よりも大きく、好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上である。さ
らに好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きく、より好ましくは、ｙ１
／ｘ１がｙ２／ｘ２よりも３倍以上大きい。このとき酸化物半導体膜３３６ｂにおいて、
ｙ１がｘ１以上であると、当該酸化物半導体膜を用いたトランジスタに安定した電気特性
を付与できるため好ましい。ただし、ｙ１がｘ１の３倍以上になると、当該酸化物半導体
膜を用いたトランジスタの電界効果移動度が低下してしまうため、ｙ１はｘ１の３倍未満
であると好ましい。
例えば、酸化物半導体膜３３６ａとしてＩｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚ
ｎ＝１：１：１．２、または３：１：２の原子数比のＩｎ－Ｇａ－Ｚｎ酸化物を用いるこ
とができる。また、酸化物半導体膜３３６ｂとしてＩｎ：Ｇａ：Ｚｎ＝１：３：ｎ（ｎは
２以上８以下の整数）、１：６：ｍ（ｍは２以上１０以下の整数）、または１：９：６の
原子数比のＩｎ－Ｇａ－Ｚｎ酸化物を用いることができる。なお、酸化物半導体膜３３６
ａ、及び酸化物半導体膜３３６ｂの原子数比はそれぞれ、誤差として上記の原子数比のプ
ラスマイナス２０％の変動を含む。なお、酸化物半導体膜３３６ａにおいて、Ｚｎの割合
がＧａ以上であるとＣＡＡＣ－ＯＳが形成されやすく好ましい。
酸化物半導体膜３３６ｂは、後に形成される絶縁膜３１２ｂを形成する際の、酸化物半導
体膜３３６ａへのダメージ緩和膜としても機能する。
酸化物半導体膜３３６ｂの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５
０ｎｍ以下とする。
また、酸化物半導体膜３３６ｂは、酸化物半導体膜３３６ａと同様に、例えば非単結晶構
造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉ
ｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結
晶構造、後述する微結晶構造、または非晶質構造を含む。
なお、酸化物半導体膜３３６ａ及び酸化物半導体膜３３６ｂがそれぞれ、非晶質構造の領
域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ－ＯＳの領域、単結晶構造の領域の
二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶
構造の領域、多結晶構造の領域、ＣＡＡＣ－ＯＳの領域、単結晶構造の領域のいずれか二
種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、非晶質構造の領
域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ－ＯＳの領域、単結晶構造の領域の
いずれか二種以上の領域の積層構造を有する場合がある。
ここでは、酸化物半導体膜３３６ａ及び絶縁膜３１２ａの間に、酸化物半導体膜３３６ｂ
が設けられている。このため、酸化物半導体膜３３６ｂと絶縁膜３１２ａの間において、
不純物及び欠陥によりトラップ準位が形成されても、当該トラップ準位と酸化物半導体膜
３３６ａとの間には隔たりがある。この結果、酸化物半導体膜３３６ａを流れる電子がト
ラップ準位に捕獲されにくく、トランジスタのオン電流を増大させることが可能であると
共に、電界効果移動度を高めることができる。また、トラップ準位に電子が捕獲されると
、該電子がマイナスの固定電荷となってしまう。この結果、トランジスタのしきい値電圧
が変動してしまう。しかしながら、酸化物半導体膜３３６ａとトラップ準位との間に隔た
りがあるため、トラップ準位における電子の捕獲を低減することが可能であり、しきい値
電圧の変動を低減することができる。
また、酸化物半導体膜３３６ｂは、外部からの不純物を遮蔽することが可能であるため、
外部から酸化物半導体膜３３６ａへ移動する不純物量を低減することが可能である。また
、酸化物半導体膜３３６ｂは、酸素欠損を形成しにくい。これらのため、酸化物半導体膜
３３６ａにおける不純物濃度及び酸素欠損量を低減することが可能である。
なお、酸化物半導体膜３３６ａ及び酸化物半導体膜３３６ｂは、各膜を単に積層するので
はなく連続接合（ここでは特に伝導帯の下端のエネルギーが各膜の間で連続的に変化する
構造）が形成されるように作製する。すなわち、各膜の界面においてトラップ中心や再結
合中心のような欠陥準位を形成するような不純物が存在しないような積層構造とする。仮
に、積層された酸化物半導体膜３３６ａ及び酸化物半導体膜３３６ｂの間に不純物が混在
していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップされ、ある
いは再結合して、消滅してしまう。
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置
（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層すること
が必要となる。スパッタリング装置における各チャンバーは、酸化物半導体膜にとって不
純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプ
を用いて高真空排気（５×１０－７Ｐａ乃至１×１０－４Ｐａ程度まで）することが好ま
しい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバ
ー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい
。
なお、図１６において、多層膜３３６を酸化物半導体膜３３６ａ及び酸化物半導体膜３３
６ｂの２層構造としたが、絶縁膜３０６と酸化物半導体膜３３６ａの間に、さらに酸化物
半導体膜３３６ｂと同様の膜を設ける３層構造としてもよい。この場合、絶縁膜３０６及
び酸化物半導体膜３３６ａの間に設ける酸化物膜の膜厚は、酸化物半導体膜３３６ａより
小さいと好ましい。酸化物膜の厚さを１ｎｍ以上５ｎｍ以下、好ましくは１ｎｍ以上３ｎ
ｍ以下とすることで、トランジスタのしきい値電圧の変動量を低減することが可能である
。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法など
と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、上記実施の形態で説明した表示装置に含まれているトランジスタにお
いて、酸化物半導体膜に適用可能な一態様について説明する。
酸化物半導体膜は、単結晶構造の酸化物半導体（以下、単結晶酸化物半導体という。）、
多結晶構造の酸化物半導体（以下、多結晶酸化物半導体という。）、微結晶構造の酸化物
半導体（以下、微結晶酸化物半導体という。）、及び非晶質構造の酸化物半導体（以下、
非晶質酸化物半導体という。）の一以上で構成されてもよい。また、酸化物半導体膜は、
ＣＡＡＣ－ＯＳ膜で構成されていてもよい。また、酸化物半導体膜は、非晶質酸化物半導
体及び結晶粒を有する酸化物半導体で構成されていてもよい。以下に、代表例として、Ｃ
ＡＡＣ－ＯＳ及び微結晶酸化物半導体について説明する。
まずは、ＣＡＡＣ－ＯＳ膜について説明する。
ＣＡＡＣ－ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
ＣＡＡＣ－ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔ
ｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、明確な結晶部同士の境界、即ち結
晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡ
ＡＣ－ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ－ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察
）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子
の各層は、ＣＡＡＣ－ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸
を反映した形状であり、ＣＡＡＣ－ＯＳ膜の被形成面または上面と平行に配列する。
一方、ＣＡＡＣ－ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥ
Ｍ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列しているこ
とを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られな
い。
図１７（ａ）は、ＣＡＡＣ－ＯＳ膜の断面ＴＥＭ像である。また、図１７（ｂ）は、図１
７（ａ）をさらに拡大した断面ＴＥＭ像であり、理解を容易にするために原子配列を強調
表示している。
図１７（ｃ）は、図１７（ａ）のＡ－Ｏ－Ａ’間において、丸で囲んだ領域（直径約４ｎ
ｍ）の局所的なフーリエ変換像である。図１７（ｃ）より、各領域においてｃ軸配向性が
確認できる。また、Ａ－Ｏ間とＯ－Ａ’間とでは、ｃ軸の向きが異なるため、異なるグレ
インであることが示唆される。また、Ａ－Ｏ間では、ｃ軸の角度が１４．３°、１６．６
°、２６．４°のように少しずつ連続的に変化していることがわかる。同様に、Ｏ－Ａ’
間では、ｃ軸の角度が－１８．３°、－１７．６°、－１５．９°と少しずつ連続的に変
化していることがわかる。
なお、ＣＡＡＣ－ＯＳ膜に対し、電子回折を行うと、配向性を示すスポット（輝点）が観
測される。例えば、ＣＡＡＣ－ＯＳ膜の上面に対し、例えば１ｎｍ以上３０ｎｍ以下の電
子線を用いる電子回折（ナノビーム電子回折ともいう。）を行うと、スポットが観測され
る（図１８（Ａ）参照。）。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ－ＯＳ膜の結晶部は配向性を有して
いることがわかる。
なお、ＣＡＡＣ－ＯＳ膜に含まれるほとんどの結晶部は、一辺が１００ｎｍ未満の立方体
内に収まる大きさである。従って、ＣＡＡＣ－ＯＳ膜に含まれる結晶部は、一辺が１０ｎ
ｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ただ
し、ＣＡＡＣ－ＯＳ膜に含まれる複数の結晶部が連結することで、一つの大きな結晶領域
を形成する場合がある。例えば、平面ＴＥＭ像において、２５００ｎｍ２以上、５μｍ２
以上または１０００μｍ２以上となる結晶領域が観察される場合がある。
ＣＡＡＣ－ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装
置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳ膜
のｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが
現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属される
ことから、ＣＡＡＣ－ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概
略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ－ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ－ｐｌ
ａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは
、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化
物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）と
して試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に
帰属されるピークが６本観察される。これに対し、ＣＡＡＣ－ＯＳ膜の場合は、２θを５
６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ－ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不
規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行
な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配
列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ－ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行
った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ－ＯＳ膜の被形成面また
は上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ－ＯＳ膜の形
状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ－ＯＳ膜の被形成面
または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ－ＯＳ膜中において、ｃ軸配向した結晶部の分布が均一でなくてもよい。
例えば、ＣＡＡＣ－ＯＳ膜の結晶部が、ＣＡＡＣ－ＯＳ膜の上面近傍からの結晶成長によ
って形成される場合、上面近傍の領域は、被形成面近傍の領域よりもｃ軸配向した結晶部
の割合が高くなることがある。また、不純物の添加されたＣＡＡＣ－ＯＳ膜は、不純物が
添加された領域が変質し、部分的にｃ軸配向した結晶部の割合の異なる領域が形成される
こともある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳ膜のｏｕｔ－ｏｆ－ｐｌａｎｅ法
による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れ
る場合がある。２θが３６°近傍のピークは、ＣＡＡＣ－ＯＳ膜中の一部に、ｃ軸配向性
を有さない結晶が含まれることを示している。ＣＡＡＣ－ＯＳ膜は、２θが３１°近傍に
ピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ－ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、
シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコ
ンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化
物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる
要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径
（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の
原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純
物は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ－ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物
半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによって
キャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または
実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜
は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該
酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノー
マリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真
性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜
を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時
間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く
、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる
場合がある。
また、ＣＡＡＣ－ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性
の変動が小さい。
次に、微結晶酸化物半導体膜について説明する。
微結晶酸化物半導体膜は、ＴＥＭによる観察像では、明確に結晶部を確認することができ
ない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下
、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ
以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔ
ａｌ）を有する酸化物半導体膜を、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘ
ｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ－ＯＳ膜は、例えば、ＴＥ
Ｍによる観察像では、結晶粒界を明確に確認できない場合がある。
ｎｃ－ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上
３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳ膜は、異なる
結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従
って、ｎｃ－ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場
合がある。例えば、ｎｃ－ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装
置を用いて構造解析を行うと、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析では、結晶面を示
すピークが検出されない。また、ｎｃ－ＯＳ膜に対し、結晶部よりも大きいプローブ径（
例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行う
と、ハローパターンのような回折パターンが観測される。一方、ｎｃ－ＯＳ膜に対し、結
晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折
を行うと、スポットが観測される。また、ｎｃ－ＯＳ膜に対しナノビーム電子回折を行う
と、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ
－ＯＳ膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測
される場合がある（図１８（Ｂ）参照。）。
ｎｃ－ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。その
ため、ｎｃ－ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、
ｎｃ－ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ－Ｏ
Ｓ膜は、ＣＡＡＣ－ＯＳ膜と比べて欠陥準位密度が高くなる。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡ
ＡＣ－ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
酸化物半導体膜が複数の構造を有する場合、ナノビーム電子回折を用いることで構造解析
が可能となる場合がある。
図１８（Ｃ）に、電子銃室７０と、電子銃室７０の下の光学系７２と、光学系７２の下の
試料室７４と、試料室７４の下の光学系７６と、光学系７６の下の観察室８０と、観察室
８０に設置されたカメラ７８と、観察室８０の下のフィルム室８２と、を有する透過電子
回折測定装置を示す。カメラ７８は、観察室８０内部に向けて設置される。なお、フィル
ム室８２を有さなくても構わない。
また、図１８（Ｄ）に、図１８（Ｃ）で示した透過電子回折測定装置内部の構造を示す。
透過電子回折測定装置内部では、電子銃室７０に設置された電子銃から放出された電子が
、光学系７２を介して試料室７４に配置された物質８８に照射される。物質８８を通過し
た電子は、光学系７６を介して観察室８０内部に設置された蛍光板９２に入射する。蛍光
板９２では、入射した電子の強度に応じたパターンが現れることで透過電子回折パターン
を測定することができる。
カメラ７８は、蛍光板９２を向いて設置されており、蛍光板９２に現れたパターンを撮影
することが可能である。カメラ７８のレンズの中央、および蛍光板９２の中央を通る直線
と、蛍光板９２の上面と、の為す角度は、例えば、１５°以上８０°以下、３０°以上７
５°以下、または４５°以上７０°以下とする。該角度が小さいほど、カメラ７８で撮影
される透過電子回折パターンは歪みが大きくなる。ただし、あらかじめ該角度がわかって
いれば、得られた透過電子回折パターンの歪みを補正することも可能である。なお、カメ
ラ７８をフィルム室８２に設置しても構わない場合がある。例えば、カメラ７８をフィル
ム室８２に、電子８４の入射方向と対向するように設置してもよい。この場合、蛍光板９
２の裏面から歪みの少ない透過電子回折パターンを撮影することができる。
試料室７４には、試料である物質８８を固定するためのホルダが設置されている。ホルダ
は、物質８８を通過する電子を透過するような構造をしている。ホルダは、例えば、物質
８８をＸ軸、Ｙ軸、Ｚ軸などに移動させる機能を有していてもよい。ホルダの移動機能は
、例えば、１ｎｍ以上１０ｎｍ以下、５ｎｍ以上５０ｎｍ以下、１０ｎｍ以上１００ｎｍ
以下、５０ｎｍ以上５００ｎｍ以下、１００ｎｍ以上１μｍ以下などの範囲で移動させる
精度を有すればよい。これらの範囲は、物質８８の構造によって最適な範囲を設定すれば
よい。
次に、上述した透過電子回折測定装置を用いて、物質の透過電子回折パターンを測定する
方法について説明する。
例えば、図１８（Ｄ）に示すように物質におけるナノビームである電子８４の照射位置を
変化させる（スキャンする）ことで、物質の構造が変化していく様子を確認することがで
きる。このとき、物質８８がＣＡＡＣ－ＯＳ膜であれば、図１８（Ａ）に示したような回
折パターンが観測される。または、物質８８がｎｃ－ＯＳ膜であれば、図１８（Ｂ）に示
したような回折パターンが観測される。
ところで、物質８８がＣＡＡＣ－ＯＳ膜であったとしても、部分的にｎｃ－ＯＳ膜などと
同様の回折パターンが観測される場合がある。したがって、ＣＡＡＣ－ＯＳ膜の良否は、
一定の範囲におけるＣＡＡＣ－ＯＳ膜の回折パターンが観測される領域の割合（ＣＡＡＣ
化率ともいう。）で表すことができる場合がある。例えば、良質なＣＡＡＣ－ＯＳ膜であ
れば、ＣＡＡＣ化率は、５０％以上、好ましくは８０％以上、さらに好ましくは９０％以
上、より好ましくは９５％以上となる。なお、ＣＡＡＣ－ＯＳ膜と異なる回折パターンが
観測される領域の割合を非ＣＡＡＣ化率と表記する。
一例として、成膜直後（ａｓ－ｓｐｕｔｔｅｒｅｄと表記。）、または酸素を含む雰囲気
における４５０℃加熱処理後のＣＡＡＣ－ＯＳ膜を有する各試料の上面に対し、スキャン
しながら透過電子回折パターンを取得した。ここでは、５ｎｍ／秒の速度で６０秒間スキ
ャンしながら回折パターンを観測し、観測された回折パターンを０．５秒ごとに静止画に
変換することで、ＣＡＡＣ化率を導出した。なお、電子線としては、プローブ径が１ｎｍ
のナノビームを用いた。なお、同様の測定は６試料に対して行った。そしてＣＡＡＣ化率
の算出には、６試料における平均値を用いた。
各試料におけるＣＡＡＣ化率を図１９（Ａ）に示す。成膜直後のＣＡＡＣ－ＯＳ膜のＣＡ
ＡＣ化率は７５．７％（非ＣＡＡＣ化率は２４．３％）であった。また、４５０℃加熱処
理後のＣＡＡＣ－ＯＳ膜のＣＡＡＣ化率は８５．３％（非ＣＡＡＣ化率は１４．７％）で
あった。成膜直後と比べて、４５０℃加熱処理後のＣＡＡＣ化率が高いことがわかる。即
ち、高い温度（例えば４００℃以上）における加熱処理によって、非ＣＡＡＣ化率が低く
なる（ＣＡＡＣ化率が高くなる）ことがわかる。また、５００℃未満の加熱処理において
も高いＣＡＡＣ化率を有するＣＡＡＣ－ＯＳ膜が得られることがわかる。
ここで、ＣＡＡＣ－ＯＳ膜と異なる回折パターンのほとんどはｎｃ－ＯＳ膜と同様の回折
パターンであった。また、測定領域において非晶質酸化物半導体膜は、確認することがで
きなかった。したがって、加熱処理によって、ｎｃ－ＯＳ膜と同様の構造を有する領域が
、隣接する領域の構造の影響を受けて再配列し、ＣＡＡＣ化していることが示唆される。
図１９（Ｂ）および図１９（Ｃ）は、成膜直後および４５０℃加熱処理後のＣＡＡＣ－Ｏ
Ｓ膜の平面ＴＥＭ像である。図１９（Ｂ）と図１９（Ｃ）とを比較することにより、４５
０℃加熱処理後のＣＡＡＣ－ＯＳ膜は、膜質がより均質であることがわかる。即ち、高い
温度における加熱処理によって、ＣＡＡＣ－ＯＳ膜の膜質が向上することがわかる。
このような測定方法を用いれば、複数の構造を有する酸化物半導体膜の構造解析が可能と
なる場合がある。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法など
と適宜組み合わせて用いることができる。
（実施の形態６）
実施の形態２で述べたように、酸化物半導体膜を用いたトランジスタは、オフ状態におけ
る電流値（オフ電流値）を低く制御することができる。よって、画像信号等の電気信号の
保持時間を長くすることができ、書き込み間隔も長く設定できる。
本実施の形態の液晶表示装置は、オフ電流値の低いトランジスタを適用することで、少な
くとも２つの駆動方法（モード）で表示を行う液晶表示装置とすることができる。第１の
駆動モードは、従来の液晶表示装置の駆動方法であり、１フレームごとにデータを逐次書
き換える駆動方法である。第２の駆動モードは、データの書き込み処理を実行した後、デ
ータの書き換えを停止する駆動方法である。すなわち、リフレッシュレートを低減した駆
動モードである。
動画の表示は、第１の駆動モードにより行われる。静止画の表示は、フレームごとの画像
データに変化がないため、１フレームごとにデータの書き換えを行う必要がない。そこで
、静止画を表示する際は、第２の駆動モードで動作させると、画面のちらつきをなくすと
ともに、電力消費を削減することができる。
また、本実施の形態の液晶表示装置に適用される液晶素子は、面積の大きい容量素子を有
し、容量素子で蓄積する電荷量が大きい。このため、画素電極の電位を保持する時間を長
くすることが可能であり、リフレッシュレートを低減する駆動モードを適用できる。さら
に、液晶表示装置においてリフレッシュレートを低減する駆動モードを適用した場合であ
っても、液晶層に印加された電圧の変化を長期間抑制することが可能であるため、使用者
による画像のちらつきの知覚をより防止することができる。したがって、低消費電力化と
表示品質の向上を図ることができる。
ここで、リフレッシュレートを低減する効果に関して説明する。
目の疲労には、神経系の疲労と、筋肉系の疲労の２種類がある。神経系の疲労は、長時間
液晶表示装置の発光、点滅画面を見続けることで、その明るさが眼の網膜や神経、脳を刺
激して疲れさせるものである。筋肉系の疲労は、ピント調節のときに使用する毛様体の筋
肉を酷使することにより疲れさせるものである。
図２０（Ａ）に、従来の液晶表示装置の表示を表す模式図を示す。図２０（Ａ）に示すよ
うに、従来の液晶表示装置の表示では、１秒間に６０回の画像の書き換えが行われている
。このような画面を長時間見続けることにより、使用者の眼の網膜や神経、脳を刺激して
眼の疲労が引き起こされるおそれがあった。
本発明の一態様では、液晶表示装置の画素部に、オフ電流の極めて低いトランジスタ、例
えば酸化物半導体を用いたトランジスタを適用する。また、液晶素子は、面積の大きい容
量素子を有する。これらによって、容量素子に蓄積された電荷のリークを抑制することが
可能となるため、フレーム周波数を下げても、液晶表示装置の輝度の維持が可能となる。
つまり、図２０（Ｂ）に示すように、例えば、５秒間に１回の画像の書き換えが可能とな
るため、極力同じ映像を見ることが可能となり、使用者に視認される画面のちらつきが低
減される。これにより、使用者の眼の網膜や神経、脳の刺激が低減され、神経系の疲労が
軽減される。
本発明の一態様によれば、目に優しい液晶表示装置を提供することができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法など
と適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、本発明の一態様の表示装置が適用された電子機器の構成例について説
明する。また、本実施の形態では、本発明の一態様の表示装置を適用した表示モジュール
について、図２１を用いて説明を行う。
図２１に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との
間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された
表示パネル８００６、バックライトユニット８００７、フレーム８００９、プリント基板
８０１０、バッテリー８０１１を有する。なお、バックライトユニット８００７、バッテ
リー８０１１、タッチパネル８００４などは、設けられない場合もある。
本発明の一態様の表示装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル８
００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８
００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板
）に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル８
００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。ま
たは、表示パネル８００６の各画素内にタッチセンサ用電極を設け、容量型式のタッチパ
ネルとすることも可能である。
バックライトユニット８００７は、光源８００８を有する。光源８００８をバックライト
ユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作
により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレー
ム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号
処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても
良いし、別途設けたバッテリー８０１１による電源であってもよい。バッテリー８０１１
は、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００には、偏光板、位相差板、プリズムシートなどの部材を追
加して設けてもよい。
図２２は、本発明の一態様の表示装置を含む電子機器の外観図である。
電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機とも
いう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメ
ラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型
ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられ
る。
図２２（Ａ）は、携帯型の情報端末であり、本体１００１、筐体１００２、表示部１００
３ａ、１００３ｂなどによって構成されている。表示部１００３ｂはタッチパネルとなっ
ており、表示部１００３ｂに表示されるキーボードボタン１００４を触れることで画面操
作や、文字入力を行うことができる。勿論、表示部１００３ａをタッチパネルとして構成
してもよい。上記実施の形態で示したトランジスタをスイッチング素子として液晶パネル
や有機発光パネルを作製して表示部１００３ａ、１００３ｂに適用することにより、信頼
性の高い携帯型の情報端末とすることができる。
図２２（Ａ）に示す携帯型の情報端末は、様々な情報（静止画、動画、テキスト画像など
）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表
示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を
制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子（
イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。
また、図２２（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成としても
よい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロード
する構成とすることも可能である。
図２２（Ｂ）は、携帯音楽プレイヤーであり、本体１０２１には表示部１０２３と、耳に
装着するための固定部１０２２と、スピーカー、操作ボタン１０２４、外部メモリスロッ
ト１０２５等が設けられている。上記実施の形態で示したトランジスタをスイッチング素
子として液晶パネルや有機発光パネルを作製して表示部１０２３に適用することにより、
より信頼性の高い携帯音楽プレイヤーとすることができる。
さらに、図２２（Ｂ）に示す携帯音楽プレイヤーにアンテナやマイク機能や無線機能を持
たせ、携帯電話と連携させれば、乗用車などを運転しながらワイヤレスによるハンズフリ
ーでの会話も可能である。
図２２（Ｃ）は、携帯電話であり、筐体１０３０及び筐体１０３１の二つの筐体で構成さ
れている。筐体１０３１には、表示パネル１０３２、スピーカー１０３３、マイクロフォ
ン１０３４、ポインティングデバイス１０３６、カメラ１０３７、外部接続端子１０３８
などを備えている。また、筐体１０３０には、携帯電話の充電を行う太陽電池１０４０、
外部メモリスロット１０４１などを備えている。また、アンテナは筐体１０３１内部に内
蔵されている。上記実施の形態で説明するトランジスタを表示パネル１０３２に適用する
ことにより、信頼性の高い携帯電話とすることができる。
また、表示パネル１０３２はタッチパネルを備えており、図２２（Ｃ）には映像表示され
ている複数の操作キー１０３５を点線で示している。なお、太陽電池１０４０で出力され
る電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル１０３２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル
１０３２と同一面上にカメラ１０３７を備えているため、テレビ電話が可能である。スピ
ーカー１０３３及びマイクロフォン１０３４は音声通話に限らず、テレビ電話、録音、再
生などが可能である。さらに、筐体１０３０と筐体１０３１は、スライドし、図２２（Ｃ
）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型
化が可能である。
外部接続端子１０３８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット１０４１に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。
図２２（Ｄ）は、テレビジョン装置の一例を示している。テレビジョン装置１０５０は、
筐体１０５１に表示部１０５３が組み込まれている。表示部１０５３により、映像を表示
することが可能である。また、筐体１０５１を支持するスタンド１０５５にＣＰＵが内蔵
されている。上記実施の形態で説明するトランジスタを表示部１０５３及びＣＰＵに適用
することにより、信頼性の高いテレビジョン装置１０５０とすることができる。
テレビジョン装置１０５０の操作は、筐体１０５１が備える操作スイッチや、別体のリモ
ートコントローラにより行うことができる。また、リモコン操作機に、当該リモコン操作
機から出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置１０５０は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
また、テレビジョン装置１０５０は、外部接続端子１０５４や、記憶媒体再生録画部１０
５２、外部メモリスロットを備えている。外部接続端子１０５４は、ＵＳＢケーブルなど
の各種ケーブルと接続可能であり、パーソナルコンピュータなどとのデータ通信が可能で
ある。記憶媒体再生録画部１０５２では、ディスク状の記録媒体を挿入し、記録媒体に記
憶されているデータの読み出し、記録媒体への書き込みが可能である。また、外部メモリ
スロットに差し込まれた外部メモリ１０５６にデータ保存されている画像や映像などを表
示部１０５３に映し出すことも可能である。
また、上記実施の形態で説明するトランジスタのオフリーク電流が極めて小さい場合は、
当該トランジスタを外部メモリ１０５６やＣＰＵに適用することにより、消費電力が十分
に低減された信頼性の高いテレビジョン装置１０５０とすることができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法など
と適宜組み合わせて用いることができる。
１１ 画素部
１３ 画素
１３＿１ 画素
１３＿２ 画素
１４ 副画素
１４Ｂ 副画素
１４Ｂ＿１ 副画素
１４Ｂ＿２ 副画素
１４Ｇ 副画素
１４Ｇ＿１ 副画素
１４Ｇ＿２ 副画素
１４Ｒ 副画素
１４Ｒ＿１ 副画素
１４Ｒ＿２ 副画素
１４Ｗ＿１ 副画素
１４Ｗ＿２ 副画素
１６ 信号線駆動回路
１７ 走査線
１７＿１ 走査線
１７＿２ 走査線
１７＿３ 走査線
１８ 電位生成回路
１９ 容量線
２５ 信号線
２５＿１ 信号線
２５＿２ 信号線
２５＿３ 信号線
３１ 液晶素子
４１ 発光素子
４３ トランジスタ
４５ トランジスタ
４７ 配線
４９ 配線
５０ 配線
５１ ゲート絶縁膜
５３ 無機絶縁膜
５３ａ 絶縁膜
７０ 電子銃室
７２ 光学系
７４ 試料室
７６ 光学系
７８ カメラ
８０ 観察室
８２ フィルム室
８４ 電子
８８ 物質
９２ 蛍光板
１００ 表示装置
１０２ トランジスタ
１０２ａ トランジスタ
１０３ トランジスタ
１０３ａ トランジスタ
１０３ｄ トランジスタ
１０５ 容量素子
３０２ 基板
３０４ａ 導電膜
３０４ｂ 導電膜
３０４ｃ 導電膜
３０４ｄ 導電膜
３０５ 絶縁膜
３０６ 絶縁膜
３０７ 酸化物半導体膜
３０８ａ 酸化物半導体膜
３０８ｂ 酸化物半導体膜
３０８ｃ 金属酸化物膜
３０８ｄ 酸化物半導体膜
３０８ｅ 酸化物半導体膜
３０８ｆ 金属酸化物膜
３０９ 導電膜
３１０ａ 導電膜
３１０ｂ 導電膜
３１０ｃ 導電膜
３１０ｄ 導電膜
３１０ｅ 導電膜
３１０ｆ 導電膜
３１０ｇ 導電膜
３１０ｈ 導電膜
３１０ｉ 導電膜
３１０ｊ 導電膜
３１１ 絶縁膜
３１１ａ 絶縁膜
３１１ｂ 絶縁膜
３１２ 絶縁膜
３１２ａ 絶縁膜
３１２ｂ 絶縁膜
３１３ 絶縁膜
３１４ 絶縁膜
３１５ 導電膜
３１６ａ 導電膜
３１６ｂ 導電膜
３１６ｄ 導電膜
３１６ｅ 導電膜
３１７ 有機絶縁膜
３１７ａ 有機絶縁膜
３１８ 導電膜
３１９ 導電膜
３１９ａ 導電膜
３１９ｂ 導電膜
３２０ 配向膜
３２１ 液晶層
３２２ 液晶素子
３３６ 多層膜
３３６ａ 酸化物半導体膜
３３６ｂ 酸化物半導体膜
３４２ 基板
３４４ 遮光膜
３４６ 有色膜
３４８ 絶縁膜
３５０ 導電膜
３５２ 配向膜
３６２ 開口部
３６４ａ 開口部
３６４ｂ 開口部
３６４ｃ 開口部
３６４ｄ 開口部
３７１ 有機樹脂膜
３７３ ＥＬ層
３７５ 共通電極
１００１ 本体
１００２ 筐体
１００３ａ 表示部
１００３ｂ 表示部
１００４ キーボードボタン
１０２１ 本体
１０２２ 固定部
１０２３ 表示部
１０２４ 操作ボタン
１０２５ 外部メモリスロット
１０３０ 筐体
１０３１ 筐体
１０３２ 表示パネル
１０３３ スピーカー
１０３４ マイクロフォン
１０３５ 操作キー
１０３６ ポインティングデバイス
１０３７ カメラ
１０３８ 外部接続端子
１０４０ 太陽電池
１０４１ 外部メモリスロット
１０５０ テレビジョン装置
１０５１ 筐体
１０５２ 記憶媒体再生録画部
１０５３ 表示部
１０５４ 外部接続端子
１０５５ スタンド
１０５６ 外部メモリ
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライトユニット
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリー

Claims (3)

  1. 第１乃至第４の副画素を有する第１の画素と、前記第１の画素の次行に設けられた第５乃至第８の副画素を有する第２の画素と、を有し、
    前記第１及び第５の副画素は、同列に設けられ、且つ同色の光を制御し、
    前記第２及び第６の副画素は、同列に設けられ、且つ同色の光を制御し、
    前記第３及び第７の副画素は、同列に設けられ、且つ同色の光を制御し、
    前記第４及び第８の副画素は、同列に設けられ、且つ同色の光を制御し、
    前記第１乃至第８の副画素は、それぞれ、トランジスタと、液晶素子と、を有し、
    前記第１乃至第３の副画素のトランジスタのゲートは、第１の配線と電気的に接続され、
    前記第４及び第８の副画素のトランジスタのゲートは、第２の配線と電気的に接続され、
    前記第５乃至第７の副画素のトランジスタのゲートは、第３の配線と電気的に接続され、
    前記第１乃至第８の副画素のトランジスタのソース又はドレインの一方は、前記液晶素子と電気的に接続され、
    前記第１乃至３の配線は、平面視において、行方向に延伸しており、
    前記第２の配線は、前記平面視において、前記第１の配線と前記第３の配線との間に位置する表示装置。
  2. 第１乃至第４の副画素を有する第１の画素と、前記第１の画素の次行に設けられた第５乃至第８の副画素を有する第２の画素と、を有し、
    前記第１及び第５の副画素は、同列に設けられ、且つ同色の光を制御し、
    前記第２及び第６の副画素は、同列に設けられ、且つ同色の光を制御し、
    前記第３及び第７の副画素は、同列に設けられ、且つ同色の光を制御し、
    前記第４及び第８の副画素は、同列に設けられ、且つ同色の光を制御し、
    前記第１乃至第８の副画素は、それぞれ、トランジスタと、液晶素子と、を有し、
    前記第１乃至第３の副画素のトランジスタのゲートは、第１の配線と電気的に接続され、
    前記第４及び第８の副画素のトランジスタのゲートは、第２の配線と電気的に接続され、
    前記第５乃至第７の副画素のトランジスタのゲートは、第３の配線と電気的に接続され、
    前記第１乃至第８の副画素のトランジスタのソース又はドレインの一方は、前記液晶素子と電気的に接続され、
    前記第１乃至３の配線は、平面視において、行方向に延伸しており、
    前記第２の配線は、前記平面視において、前記第１の配線と前記第３の配線との間に位置し、
    前記第３及び第４の副画素は、前記第１及び第２の副画素より小さく、
    前記第７及び第８の副画素は、前記第５及び第６の副画素より小さい表示装置。
  3. 請求項１または請求項２において、
    前記第１及び第５の副画素は、赤の光を制御し、
    前記第２及び第６の副画素は、緑の光を制御し、
    前記第３及び第７の副画素は、青の光を制御する表示装置。
JP2022017863A 2013-11-27 2022-02-08 表示装置 Active JP7265658B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023066445A JP2023099018A (ja) 2013-11-27 2023-04-14 表示装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013245172 2013-11-27
JP2013245172 2013-11-27
JP2014038159 2014-02-28
JP2014038159 2014-02-28
JP2020139333A JP2021002044A (ja) 2013-11-27 2020-08-20 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020139333A Division JP2021002044A (ja) 2013-11-27 2020-08-20 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023066445A Division JP2023099018A (ja) 2013-11-27 2023-04-14 表示装置

Publications (2)

Publication Number Publication Date
JP2022070929A JP2022070929A (ja) 2022-05-13
JP7265658B2 true JP7265658B2 (ja) 2023-04-26

Family

ID=53181874

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2014234094A Active JP6486660B2 (ja) 2013-11-27 2014-11-19 表示装置
JP2019028258A Active JP6753970B2 (ja) 2013-11-27 2019-02-20 表示装置
JP2020139333A Withdrawn JP2021002044A (ja) 2013-11-27 2020-08-20 表示装置
JP2022017863A Active JP7265658B2 (ja) 2013-11-27 2022-02-08 表示装置
JP2023066445A Pending JP2023099018A (ja) 2013-11-27 2023-04-14 表示装置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2014234094A Active JP6486660B2 (ja) 2013-11-27 2014-11-19 表示装置
JP2019028258A Active JP6753970B2 (ja) 2013-11-27 2019-02-20 表示装置
JP2020139333A Withdrawn JP2021002044A (ja) 2013-11-27 2020-08-20 表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023066445A Pending JP2023099018A (ja) 2013-11-27 2023-04-14 表示装置

Country Status (4)

Country Link
US (1) US9880437B2 (ja)
JP (5) JP6486660B2 (ja)
KR (2) KR102240809B1 (ja)
TW (2) TWI675461B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016027597A (ja) * 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
WO2016038508A1 (en) 2014-09-12 2016-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device
CN105093611B (zh) * 2015-07-21 2018-09-11 京东方科技集团股份有限公司 一种阵列基板及其驱动方法、显示面板、显示装置
CN104991364B (zh) * 2015-07-21 2018-10-30 京东方科技集团股份有限公司 一种阵列基板及其驱动方法、显示面板、显示装置
WO2017072634A1 (en) * 2015-10-30 2017-05-04 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic device, and method for manufacturing display device and electronic device
WO2017098375A1 (en) 2015-12-11 2017-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device
US10797113B2 (en) 2016-01-25 2020-10-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device with layered electrode structures
US10249249B2 (en) * 2016-03-04 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display panel, and electronic device
JP6723109B2 (ja) * 2016-08-04 2020-07-15 株式会社半導体エネルギー研究所 表示装置
KR102583770B1 (ko) 2016-09-12 2023-10-06 삼성디스플레이 주식회사 메모리 트랜지스터 및 이를 갖는 표시장치
CN115857237A (zh) * 2016-09-12 2023-03-28 株式会社半导体能源研究所 显示装置及电子设备
CN108628044B (zh) * 2017-03-22 2021-10-26 鸿富锦精密工业（深圳）有限公司 显示面板
DE112018005219T5 (de) 2017-11-02 2020-06-18 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung und elektronisches Gerät
JP7225112B2 (ja) * 2017-11-09 2023-02-20 株式会社半導体エネルギー研究所 表示装置、電子機器
US11430846B2 (en) * 2019-03-19 2022-08-30 Innolux Corporation Display module with transistor
CN111161639B (zh) * 2020-01-03 2022-04-19 厦门天马微电子有限公司 显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040217694A1 (en) 2003-04-30 2004-11-04 Eastman Kodak Company Color oled display with improved power efficiency
JP2006075564A (ja) 2004-09-11 2006-03-23 Toru Suguro 人工指関節
JP2007041578A (ja) 2005-07-04 2007-02-15 Semiconductor Energy Lab Co Ltd 液晶表示装置及び電子機器
JP2008523446A (ja) 2004-12-07 2008-07-03 イーストマン コダック カンパニー サイズの異なる画素を備えるｏｌｅｄディスプレイ
JP2014134794A (ja) 2013-01-11 2014-07-24 Samsung Display Co Ltd 表示装置およびその駆動方法

Family Cites Families (150)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US5126865A (en) * 1990-12-31 1992-06-30 Honeywell Inc. Liquid crystal display with sub-pixels
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH11295717A (ja) 1998-04-13 1999-10-29 Hitachi Ltd 液晶表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW478014B (en) * 1999-08-31 2002-03-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing thereof
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4700156B2 (ja) * 1999-09-27 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
TWI282457B (en) * 2000-04-06 2007-06-11 Chi Mei Optoelectronics Corp Liquid crystal display component with defect restore ability and restoring method of defect
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100951350B1 (ko) * 2003-04-17 2010-04-08 삼성전자주식회사 액정 표시 장치
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20050116615A1 (en) * 2003-09-30 2005-06-02 Shoichiro Matsumoto Light emissive display device
KR101078483B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 Lcd 또는 유기 el 디스플레이의 스위칭 소자
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101090247B1 (ko) * 2004-04-19 2011-12-06 삼성전자주식회사 4색 표시 장치의 구동 장치 및 방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4476076B2 (ja) * 2004-08-26 2010-06-09 シャープ株式会社 多原色表示装置及び液晶表示装置
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR100939998B1 (ko) 2004-11-10 2010-02-03 캐논 가부시끼가이샤 비정질 산화물 및 전계 효과 트랜지스터
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
WO2006075564A1 (ja) * 2005-01-12 2006-07-20 Sharp Kabushiki Kaisha 液晶表示装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US7898623B2 (en) * 2005-07-04 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic device and method of driving display device
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577293B (zh) 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
CN101449308B (zh) * 2006-06-19 2013-03-27 夏普株式会社 显示装置
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP5403860B2 (ja) * 2006-10-10 2014-01-29 株式会社ジャパンディスプレイ カラー液晶表示装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR20080057040A (ko) * 2006-12-19 2008-06-24 엘지디스플레이 주식회사 액정패널
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009122652A (ja) * 2007-10-23 2009-06-04 Sony Corp 表示装置及び電子機器
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR20090083197A (ko) * 2008-01-29 2009-08-03 삼성전자주식회사 컬러필터기판의 제조 방법
JP5396913B2 (ja) * 2008-09-17 2014-01-22 凸版印刷株式会社 画像表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
KR101605467B1 (ko) * 2009-10-16 2016-04-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR20170024130A (ko) * 2009-10-21 2017-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
US9019186B2 (en) * 2010-01-29 2015-04-28 Sharp Kabushiki Kaisha Liquid crystal display device
WO2011148537A1 (ja) * 2010-05-24 2011-12-01 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
US8610180B2 (en) * 2010-06-11 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Gas sensor and method for manufacturing the gas sensor
JP5770073B2 (ja) 2011-11-25 2015-08-26 株式会社ジャパンディスプレイ 表示装置及び電子機器
JP6091905B2 (ja) * 2012-01-26 2017-03-08 株式会社半導体エネルギー研究所 半導体装置
KR101970783B1 (ko) * 2012-05-07 2019-04-23 삼성디스플레이 주식회사 반도체 장치
KR101411656B1 (ko) * 2012-06-27 2014-06-25 엘지디스플레이 주식회사 유기전계발광 표시장치 및 이의 제조 방법
TWI481937B (zh) * 2012-08-27 2015-04-21 Au Optronics Corp 顯示面板
KR101325325B1 (ko) * 2012-11-30 2013-11-08 엘지디스플레이 주식회사 액정표시장치와 그 제조 방법
WO2014141832A1 (ja) * 2013-03-12 2014-09-18 シャープ株式会社 アクティブマトリクス基板、及び、表示装置
JP5849981B2 (ja) * 2013-03-25 2016-02-03 ソニー株式会社 表示装置および電子機器
JP2014186257A (ja) * 2013-03-25 2014-10-02 Sony Corp 表示装置および電子機器
CN103217846B (zh) * 2013-04-23 2015-12-02 京东方科技集团股份有限公司 阵列基板及显示装置
CN103472644B (zh) * 2013-09-25 2015-11-25 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板
KR102021106B1 (ko) * 2013-11-12 2019-09-11 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
JP2015099331A (ja) * 2013-11-20 2015-05-28 株式会社ジャパンディスプレイ 液晶表示装置
TWI559048B (zh) * 2013-12-27 2016-11-21 友達光電股份有限公司 主動元件基板與應用其之顯示面板
JP6324207B2 (ja) * 2014-05-16 2018-05-16 株式会社ジャパンディスプレイ 表示装置
TWI525379B (zh) * 2014-06-04 2016-03-11 聯詠科技股份有限公司 顯示裝置及其驅動模組
CN104078490B (zh) * 2014-06-19 2016-08-24 京东方科技集团股份有限公司 基板及显示装置
JP2016061858A (ja) * 2014-09-16 2016-04-25 株式会社ジャパンディスプレイ 画像表示パネル、画像表示装置及び電子機器
JP2016085365A (ja) * 2014-10-27 2016-05-19 株式会社ジャパンディスプレイ 表示装置
JP6483411B2 (ja) * 2014-11-19 2019-03-13 株式会社ジャパンディスプレイ 表示装置
TWI574078B (zh) * 2014-12-02 2017-03-11 聯詠科技股份有限公司 顯示裝置及其驅動模組
TWI556048B (zh) * 2014-12-02 2016-11-01 聯詠科技股份有限公司 顯示裝置及其驅動模組
TWI587041B (zh) * 2014-12-02 2017-06-11 聯詠科技股份有限公司 顯示裝置及其驅動模組
JP2016161920A (ja) * 2015-03-05 2016-09-05 株式会社ジャパンディスプレイ 表示装置
JP2016200769A (ja) * 2015-04-14 2016-12-01 株式会社ジャパンディスプレイ 表示装置
KR102326806B1 (ko) * 2015-04-24 2021-11-15 엘지디스플레이 주식회사 서브 픽셀 배열 구조를 갖는 표시장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040217694A1 (en) 2003-04-30 2004-11-04 Eastman Kodak Company Color oled display with improved power efficiency
JP2004335467A (ja) 2003-04-30 2004-11-25 Eastman Kodak Co カラーｏｌｅｄディスプレイ
JP2006075564A (ja) 2004-09-11 2006-03-23 Toru Suguro 人工指関節
JP2008523446A (ja) 2004-12-07 2008-07-03 イーストマン コダック カンパニー サイズの異なる画素を備えるｏｌｅｄディスプレイ
JP2007041578A (ja) 2005-07-04 2007-02-15 Semiconductor Energy Lab Co Ltd 液晶表示装置及び電子機器
JP2014134794A (ja) 2013-01-11 2014-07-24 Samsung Display Co Ltd 表示装置およびその駆動方法

Also Published As

Publication number Publication date
KR102240809B1 (ko) 2021-04-14
KR20150061578A (ko) 2015-06-04
TW201937712A (zh) 2019-09-16
JP2022070929A (ja) 2022-05-13
JP2023099018A (ja) 2023-07-11
JP2021002044A (ja) 2021-01-07
TWI703713B (zh) 2020-09-01
US20150144945A1 (en) 2015-05-28
JP2019117384A (ja) 2019-07-18
US9880437B2 (en) 2018-01-30
KR102493175B1 (ko) 2023-01-27
TWI675461B (zh) 2019-10-21
JP6486660B2 (ja) 2019-03-20
TW201530744A (zh) 2015-08-01
KR20210036899A (ko) 2021-04-05
JP6753970B2 (ja) 2020-09-09
JP2015179250A (ja) 2015-10-08

Similar Documents

Publication Publication Date Title
JP7265658B2 (ja) 表示装置
JP6868675B2 (ja) 半導体装置
JP6995901B2 (ja) 半導体装置
TWI758755B (zh) 半導體裝置以及包括該半導體裝置的顯示裝置
JP7194772B2 (ja) 液晶表示装置
JP6608633B2 (ja) 半導体装置
JP2021093536A (ja) 表示装置
JP7302067B2 (ja) 表示装置
JP2023168348A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230414

R150 Certificate of patent or registration of utility model

Ref document number: 7265658

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150