JP2016061858A - 画像表示パネル、画像表示装置及び電子機器 - Google Patents

Abstract

【課題】画像の劣化を抑制する。
【解決手段】画像表示パネル４０は、第１副画素４９Ｂ、第２副画素４９Ｗ、第３副画素４９Ｇを有する画素４８Ａと、第１副画素４９Ｂ、第２副画素４９Ｗ、第４副画素４９Ｒを有する画素４８Ｂと、を有し、画像表示パネル４０が画像を表示する領域は、画素表示領域５０Ａ及び画素表示領域５０Ｂに区分されており、画素４８Ａの第１副画素４９Ｂ及び第２副画素４９Ｗと、第３副画素４９Ｇの一部と、第４副画素４９Ｒの一部とは、画素表示領域５０Ａ内に配置され、画素４８Ｂの第１副画素４９Ｂ及び第２副画素４９Ｗと、第３副画素４９Ｇの他の一部と、第４副画素４９Ｒの他の一部とは、画素表示領域５０Ｂ内に配置される。
【選択図】図４

Description

本開示は、画像表示パネル、画像表示装置及び電子機器に関する。

液晶表示装置などの画像表示装置には、液晶パネルの背面に配置されたバックライトから光を照射して、液晶パネルを透過した光により画像を表示する透過型の表示装置と、液晶パネルの前面から液晶パネルに向かって照射された光を反射させ、その反射光により画像を表示する反射型の表示装置とがある。

また、従来の第１から第３の副画素である赤、緑、青の副画素に第４の副画素である白の副画素を加える技術がある。そして、特許文献１に示されるように、第１、第２、第３副画素を有する第１画素と、第１、第２、第４副画素を有する第２画素とを有する画素群が、２次元マトリクス状に配列される画像表示パネルがある。

特開２０１１−１５４３２１号公報

特許文献１によると、第１画素は第４副画素を有しておらず、第２画素は第３副画素を有していない。従って、例えば第４副画素が有する色を表示しようとする場合、第１画素は、その色を表現できない。同様に、第３副画素が有する色を表示しようとする場合、第２画素は、その色を表現できない。従って、このような場合、表示する画像が劣化する可能性がある。

ここで、本発明は、上記課題を解決するために、画像の劣化を抑制する画像表示パネル、画像表示装置及び電子機器を提供することを目的とする。

本発明の画像表示パネルは、ｄを４以上の整数としたときに、少なくとも他の１つと異なる色を表示する第１副画素から第ｄ−２副画素及び第ｄ−１副画素の計ｄ−１個の副画素を有する第１画素と、前記第１画素と隣接して、少なくとも他の１つと異なる色を表示する前記第１副画素から第ｄ−２副画素及び第ｄ副画素の計ｄ−１個の副画素を有する第２画素と、が２次元マトリクス状に周期的に配列して画像を表示する画像表示パネルであって、前記画像表示パネルの画像を表示する領域は、前記画像表示パネルに入力される各入力信号が前記各入力信号の有する色情報に基づいて色を表示させようとする領域である画素表示領域毎に、２次元マトリクス状に区分されており、前記画素表示領域は、第１画素表示領域と、前記第１画素表示領域と隣接する第２画素表示領域とを有し、前記第１画素の前記第１副画素から第ｄ−２副画素と、前記第ｄ−１副画素の一部と、前記第ｄ副画素の一部とは、前記第１画素表示領域内に配置され、前記第２画素の前記第１副画素から第ｄ−２副画素と、前記第ｄ−１副画素の他の一部と、前記第ｄ副画素の他の一部とは、前記第２画素表示領域内に配置される。

図１は、実施形態１に係る表示装置の構成の一例を示すブロック図である。 図２は、実施形態１に係る画像表示パネルの概念図である。 図３は、実施形態１に係る信号処理部の構成の概要を示すブロック図である。 図４は、実施形態１に係る画像表示パネルの画素配列を示す模式図である。 図５は、実施形態１における画像表示パネルの構造を模式的に示す断面図である。 図６は、本実施形態の表示装置で再現可能な再現ＨＳＶ色空間の概念図である。 図７は、再現ＨＳＶ色空間の色相と彩度との関係を示す概念図である。 図８は、ＲＧＢ３色を有する画素のみで構成された画像表示パネルの画像表示例を示した模式図である。 図９は、比較例に係る画像表示パネルの画像表示例を示した図である。 図１０は、実施形態１に係る画像表示パネルの画像表示例を示した図である。 図１１は、実施形態２に係る信号処理部の構成を示すブロック図である。 図１２は、ＲＧＢ３色を有する画素のみで構成された画像表示パネルの画像表示例を示した模式図である。 図１３は、比較例に係る画像表示パネルの画像表示例を示した図である。 図１４は、実施形態１に係る画像表示パネルの画像表示例を示した図である。 図１５は、実施形態２に係る画像表示パネルの画像表示例を示した図である。 図１６は、実施形態３に係る画像表示パネルの画素配列を示す模式図である。 図１７は、実施形態４に係る画像表示パネルの画素配列を示す模式図である。 図１８は、実施形態５に係る画像表示パネルの画素配列を示す模式図である。 図１９は、実施形態６に係る画像表示パネルの画素配列を示す模式図である。 図２０は、実施形態７に係る画像表示パネルの画素配列を示す模式図である。 図２１は、実施形態８に係る画像表示パネルの画素配列を示す模式図である。 図２２は、変形例１に係る表示装置の構成の一例を示すブロック図である。 図２３は、変形例２に係る表示装置の構成の一例を示すブロック図である。 図２４は、変形例２における画像表示パネルの構造を模式的に示す断面図である。 図２５は、実施形態１に係る表示装置を適用する電子機器の一例を示す図である。 図２６は、実施形態１に係る表示装置を適用する電子機器の一例を示す図である。

以下に、本発明の実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

（実施形態１）
（表示装置の全体構成）
図１は、実施形態１に係る表示装置の構成の一例を示すブロック図である。図２は、実施形態１に係る画像表示パネルの概念図である。図１に示すように、実施形態１の表示装置１０は、信号処理部２０と、画像表示パネル駆動部３０と、画像表示パネル４０と、光源部５１とを有する。信号処理部２０は、制御装置１１の画像出力部１２からの入力信号（ＲＧＢデータ）が入力され、入力信号に所定のデータ変換処理を加えて生成した信号を表示装置１０の各部に送る。画像表示パネル駆動部３０は、信号処理部２０からの信号に基づいて画像表示パネル４０の駆動を制御する。画像表示パネル４０は、画像表示パネル駆動部３０からの信号に基づいて画像を表示させる。また、表示装置１０は、外光を、画像表示パネル４０で反射させることにより、画像を表示する。さらに、表示装置１０は、外光が十分でない屋外での夜間使用や暗所での使用の場合等には、光源部５１から発光される光を画像表示パネル４０で反射させることによっても、画像を表示することができる。

（信号処理部の構成）
図１に示すように、信号処理部２０は、画像表示パネル駆動部３０を介して画像表示パネル４０の動作を制御する演算処理回路である。信号処理部２０は、画像表示パネル駆動部３０及び光源部５１と接続されている。

信号処理部２０は、外部のアプリケーションプロセッサ（ホストＣＰＵ、図示せず）から入力される入力信号を処理して出力信号を生成する。信号処理部２０は、入力信号の入力値を、第１の色、第２の色、第３の色及び第４の色で再現される再現色空間（実施形態１ではＨＳＶ色空間）の再現値（出力信号）に変換して生成する。そして、信号処理部２０は、生成した出力信号を画像表示パネル駆動部３０に出力する。第１の色、第２の色、第３の色及び第４の色については後述する。また、実施形態１において、再現色空間はＨＳＶ色空間であるが、これに限られずＸＹＺ色空間、ＹＵＶ空間その他の座標系でもよい。

図３は、実施形態１に係る信号処理部の構成の概要を示すブロック図である。図３に示すように、信号処理部２０は、入力部２１と、α算出部２２と、伸長処理部２３と、間引き処理部２４と、出力部２５とを有する。

入力部２１は、制御装置１１の画像出力部１２から入力信号が入力される。α算出部２２は、入力部２１に入力された入力信号に基づき、伸長係数αを算出する。伸長係数αの算出処理については、後述する。伸長処理部２３は、α算出部２２で算出された伸長係数αと、入力部２１に入力された入力信号とを用いて、入力信号の伸長処理を行う。すなわち、伸長処理部２３は、入力信号の入力値を、第１の色、第２の色、第３の色及び第４の色で再現される再現色空間（実施形態１では、ＨＳＶ色空間）の再現値に変換して第１の色から第４の色の色情報を有する出力信号を生成する。伸長処理については後述する。間引き処理部２４は、第１の色から第４の色の色情報を有する出力信号から、第３の色の色情報又は第４の色の色情報を間引く。言い換えれば、間引き処理部２４は、第１の色から第４の色の色情報を有する出力信号から、第１の色から第３の色の色情報を有する補正出力信号、又は、第１の色、第２の色及び第４の色の色情報を有する補正出力信号を生成する。出力部２５は、間引き処理部２４が生成した補正出力信号を、画像表示パネル駆動部３０に出力する。以上説明した信号処理部２０の信号処理は、あくまで一例であって、本発明の解釈を限定するものではない。

（画像表示パネル駆動部の構成）
図１及び図２に示すように、画像表示パネル駆動部３０は、信号出力回路３１及び走査回路３２を有する。画像表示パネル駆動部３０は、信号出力回路３１によって映像信号を保持し、順次、画像表示パネル４０に出力する。より詳しくは、信号出力回路３１は、信号処理部２０からの出力信号に応じた所定の電位を有する画像出力信号を、画像表示パネル４０に出力する。信号出力回路３１は、信号線ＤＴＬによって画像表示パネル４０と電気的に接続されている。走査回路３２は、画像表示パネル４０における副画素４９の動作（光透過率）を制御するためのスイッチング素子（例えば、ＴＦＴ）のＯＮ／ＯＦＦを制御する。走査回路３２は、配線ＳＣＬによって画像表示パネル４０と電気的に接続されている。

（画像表示パネルの構成）
次に、画像表示パネル４０について説明する。最初に、画像表示パネル４０の画素配列について説明する。図４は、実施形態１に係る画像表示パネルの画素配列を示す模式図である。図２及び図４に示すように、画像表示パネル４０は、列方向に隣接する画素４８Ａ（第１画素）及び画素４８Ｂ（第２画素）を一組の画素４８（画素ユニット）として、画素４８（画素ユニット）が、Ｐ×Ｑ個（行方向にＰ個、列方向にＱ個）、２次元のマトリクス状に配列されている。図２、図４に示す例は、ＸＹの２次元座標系に複数の画素４８Ａ、画素４８Ｂが行方向及び列方向にそれぞれ交互に配列されて、画素４８がマトリクス状に配列されている例を示している。この例において、行方向がＸ方向、列方向はＹ方向である。ただし、行方向及び列方向は、これに限られず、行方向がＹ方向であって、列方向がＸ方向であってもよい。また、行方向と列方向とは、互いに異なる方向であれば、ＸＹの２次元座標系において互いに直行するＸ方向及びＹ方向でなくてもよい。

実施形態１においては、画素４８Ａ、画素４８Ｂは、Ｘ方向（行方向）及びＹ方向（列方向）にそれぞれ交互に配置されている。画素４８Ａ及び画素４８Ｂの配置は、この例に限られない。例えば、画素４８Ａ、画素４８Ｂは、Ｘ方向にそれぞれ交互に配置されるが、画素４８ＡがＹ方向に連続して配置され、画素４８ＢがＹ方向に連続して配置されてもよい。あるいは、画素４８Ａ、画素４８Ｂは、Ｙ方向にそれぞれ交互に配置されるが、画素４８ＡがＸ方向に連続して配置され、画素４８ＢがＸ方向に連続して配置されてもよい。

図４に示すように、画素４８Ａは、第１副画素４９Ｂ、第２副画素４９Ｗ、第３副画素４９Ｇ及び第４副画素４９Ｒのうち、３つの第１副画素４９Ｂ、第２副画素４９Ｗ、第３副画素４９Ｇを含む画素の配列である。画素４８Ｂは、第１副画素４９Ｂ、第２副画素４９Ｗ、第３副画素４９Ｇ及び第４副画素４９Ｒのうち、３つの第１副画素４９Ｂ、第２副画素４９Ｗ、第４副画素４９Ｒを含む画素の配列である。

このように、画素４８は、第１副画素４９Ｂと、第２副画素４９Ｗと、第３副画素４９Ｇと、第４副画素４９Ｒとを有する。第１副画素４９Ｂは、第１の色（実施形態１では原色として青色）を表示する。第２副画素４９Ｗは、第２の色（実施形態１では白色）を表示する。第３副画素４９Ｇは、第３の色（実施形態１では原色として緑色）を表示する。第４副画素４９Ｒは、第４色成分（実施形態１では原色として赤色）を表示する。以下において、第１副画素４９Ｂと、第２副画素４９Ｗと、第３副画素４９Ｇと、第４副画素４９Ｒとをそれぞれ区別する必要がない場合、副画素４９という。上述した画像出力部１２は、画素４８において第１の色、第３の色及び第４の色で表示可能なＲＧＢデータを信号処理部２０の入力信号として出力する。なお、第１の色から第４の色は、この組み合わせに限られず、また、例えば補色等の別の色であってもよい。

実施形態１においては、画素４８Ａが第４副画素４９Ｒを有さず、画素４８Ｂが第３副画素４９Ｇを有さない、いわゆるＲＧ間引きの構成をとっているが、これに限られない。例えば画素４８Ａは、第１副画素４９Ｂ、第２副画素４９Ｗ及び第３副画素４９Ｇの代わりに、第４副画素４９Ｒ、第３副画素４９Ｇ及び第１副画素４９Ｂを有していてもよい。また、画素４８Ｂは、第１副画素４９Ｂ、第２副画素４９Ｗ及び第４副画素４９Ｒの代わりに、第４副画素４９Ｒ、第３副画素４９Ｇ及び第２副画素４９Ｗを有していてもよい。この構成の場合、いわゆるＢＷ間引きの構成となる。このように、画素４８Ａが４つの副画素のうち３つを有し、画素４８Ｂが４つの副画素のうち３つを有し、かつそのうちの１つが画素４８Ａの副画素の１つと異なるものであれば、副画素の組み合わせは任意である。

実施形態１において、第１副画素４９Ｂと第２副画素４９Ｗとは、互いに同じ形状である。また、第３副画素４９Ｇと第４副画素４９Ｒとは、互いに同じ形状である。より詳しくは、第１副画素４９Ｂと、第２副画素４９Ｗと、第３副画素４９Ｇと、第４副画素４９Ｒとは、互いに同じ形状であり、かつ、矩形状となっている。ただし、第１副画素４９Ｂと、第２副画素４９Ｗと、第３副画素４９Ｇと、第４副画素４９Ｒとは、それぞれ同じ形状でなく、かつ、矩形でなくてもよい。例えば、第３副画素４９Ｇ及び第４副画素４９ＲのＹ方向における長さを、第１副画素４９Ｂ及び第２副画素４９ＷのＹ方向における長さよりも長くしてもよい。

画素４８Ａは、より詳しくは、図４に示すように、画素４８Ｓ（第３画素）と画素４８Ｔ（第４画素）とを有する。また、画素４８Ｂは、画素４８Ｕ（第５画素）と画素４８Ｖ（第６画素）とを有する。画素４８Ｓは、画素４８ＵとＹ方向に隣接しており、かつ、画素４８ＶとＸ方向に隣接している。画素４８Ｔは、画素４８ＵとＸ方向に隣接しており、かつ、画素４８ＶとＹ方向に隣接している。すなわち、画素４８Ｔは、画素４８Ｓの対角線上の位置に配置されている。実施形態１においては、画素４８Ｓ及び画素４８Ｕが同じ画素４８（画素ユニット）に属し、画素４８Ｔ及び画素４８Ｖが同じ画素４８（画素ユニット）に属する。

画素４８Ｓは、第１副画素４９Ｂとしての第１副画素４９ＳＢと、第２副画素４９Ｗとしての第２副画素４９ＳＷと、第３副画素４９Ｇとしての第３副画素４９ＳＧとを有する。画素４８Ｔは、第１副画素４９Ｂとしての第１副画素４９ＴＢと、第２副画素４９Ｗとしての第２副画素４９ＴＷと、第３副画素４９Ｇとしての第３副画素４９ＴＧとを有する。また、画素４８Ｕは、第１副画素４９Ｂとしての第１副画素４９ＵＢと、第２副画素４９Ｗとしての第２副画素４９ＵＷと、第４副画素４９Ｒとしての第４副画素４９ＵＲとを有する。また、画素４８Ｖは、第１副画素４９Ｂとしての第１副画素４９ＶＢと、第２副画素４９Ｗとしての第２副画素４９ＶＷと、第４副画素４９Ｒとしての第４副画素４９ＶＲとを有する。

ここで、副画素４９は、Ｘ方向及びＹ方向に沿って配列している。図４に示すように、副画素４９は、Ｘ方向に沿って延在する第１行、第１行の次行に配列する第２行、第２行の次行に配列する第３行に沿って配列されている。また、副画素４９は、Ｙ方向に沿って延在する第１列、第１列の次列に配列する第２列、第２列の次列に配列する第３列、第３列の次列に配列する第４列、に沿って配列されている。また、副画素４９は、第１行から第３行がＹ方向に周期的に配列しており、第１列から第４列がＸ方向に周期的に配列している。

ここで、副画素が配列する行および列において、第ｓ行であって第ｔ列に配列する副画素４９を、副画素４９（ｓ，ｔ）として、画素４８Ｓ，４８Ｔ，４８Ｕ，４８Ｖの有する副画素４９の配列について説明する。例えば、画素４８Ｓの有する第１副画素４９ＳＢは、第１行であって第１列に配置されているため、第１副画素４９ＳＢ（１，１）と記載する。ただし、各副画素の配列順を説明する必要がない場合は、上述のように第１副画素４９ＳＢと記載する。

図４に示すように、画素４８Ｓ（第３画素）は、第１副画素４９ＳＢ（１，１）、第２副画素４９ＳＷ（１，２）と、第３副画素４９ＳＧ（２，１）とを有する。すなわち、第１副画素４９ＳＢ（１，１）と第２副画素４９ＳＷ（１，２）とは、同じ第１行に配列しており、Ｘ方向において隣接する。また、第１副画素４９ＳＢ（１，１）と第３副画素４９ＳＧ（２，１）とは、Ｙ方向において隣接する。

画素４８Ｕ（第５画素）は、第１副画素４９ＵＢ（３，１）、第２副画素４９ＵＷ（３，２）と、第４副画素４９ＵＲ（２，２）とを有する。すなわち、第１副画素４９ＵＢ（３，１）と第２副画素４９ＵＷ（３，２）とは、同じ第３行に配列しており、Ｘ方向において隣接する。また、第２副画素４９ＵＷ（３，２）と第４副画素４９ＵＲ（２，２）とは、Ｙ方向において隣接する。また、第４副画素４９ＵＲ（２，２）と、画素４８Ｓの第３副画素４９ＳＧ（２，１）とは、同じ第２行に配列しており、Ｘ方向に隣接する。

画素４８Ｖ（第６画素）は、第１副画素４９ＶＢ（１，３）、第２副画素４９ＶＷ（１，４）と、第４副画素４９ＶＲ（２，４）とを有する。すなわち、第１副画素４９ＶＢ（１，３）と第２副画素４９ＶＷ（１，４）とは、同じ第１行に配列しており、Ｘ方向において隣接する。また、第２副画素４９ＶＷ（１，４）と第４副画素４９ＶＲ（２，４）とは、Ｙ方向において隣接する。また、第１副画素４９ＶＢ（１，３）は、画素４８Ｓの第２副画素４９ＳＷ（１，２）とＸ方向に隣接する。

画素４８Ｔ（第４画素）は、第１副画素４９ＴＢ（３，３）、第２副画素４９ＴＷ（３，４）と、第３副画素４９ＴＧ（２，３）とを有する。すなわち、第１副画素４９ＴＢ（３，３）と第２副画素４９ＴＷ（３，４）とは、同じ第３行に配列しており、Ｘ方向において隣接する。また、第１副画素４９ＴＢ（３，３）と第３副画素４９ＴＧ（２，３）とは、Ｙ方向において隣接する。また、第１副画素４９ＴＢ（３，３）は、画素４８Ｕの第２副画素４９ＵＷ（３，２）とＸ方向に隣接する。また、第２副画素４９ＴＷ（３，４）は、画素４８Ｖの第４副画素４９ＶＲ（２，４）とＹ方向に隣接する。また、第３副画素４９ＴＧ（２，３）は、Ｘ方向において、画素４８Ｕの第４副画素４９ＵＲ（２，２）と画素４８Ｖの第４副画素４９ＶＲ（２，４）との間に配置され、画素４８Ｕの第４副画素４９ＵＲ（２，２）と画素４８Ｖの第４副画素４９ＶＲ（２，４）とにＸ方向に隣接して配置される。また、第３副画素４９ＴＧ（２，３）は、画素４８Ｖの有する第１副画素４９ＶＢ（１，３）とＹ方向に隣接する。

このように、画像表示パネル４０は、第３副画素４９Ｇと第４副画素４９Ｒとが、Ｘ方向に互いに隣接している。ただし、第３副画素４９Ｇと第４副画素４９Ｒとは、Ｘ方向に沿って少なくとも一部が重畳していれば、互いに隣接していなくてもよい。

このように配列する各副画素４９には、スイッチング素子Ｔｒを介して、Ｘ方向に延びる走査線ＳＣＬ１、ＳＣＬ２のうちいずれかと、Ｙ方向に延びる信号線ＤＴＬ１、ＤＴＬ２、ＤＴＬ３、ＤＴＬ４、ＤＴＬ５、ＤＴＬ６のうちいずれかとが接続されている。

図４に示すように、走査線ＳＣＬ１は、画素４８Ｓの第１副画素４９ＳＢ（１，１）、第２副画素４９ＳＷ（１，２）と、第３副画素４９ＳＧ（２，１）とに接続されている。また、走査線ＳＣＬ１は、画素４８Ｖの第１副画素４９ＶＢ（１，３）、第２副画素４９ＶＷ（１，４）と、第４副画素４９ＶＲ（２，４）とに接続されている。

走査線ＳＣＬ２は、画素４８Ｕの第１副画素４９ＵＢ（３，１）、第２副画素４９ＵＷ（３，２）と、第４副画素４９ＵＲ（２，２）とに接続されている。走査線ＳＣＬ２は、画素４８Ｔの第１副画素４９ＴＢ（３，３）、第２副画素４９ＴＷ（３，４）と、第３副画素４９ＴＧ（２，３）とに接続されている。すなわち、実施形態１においては、１つの走査線ＳＣＬの制御により１画素を駆動可能にすることができる。

信号線ＤＴＬ１は、画素４８Ｓの第１副画素４９ＳＢ（１，１）、画素４８Ｕの第１副画素４９ＵＢ（３，１）と接続されている。信号線ＤＴＬ２は、画素４８Ｓの第３副画素４９ＳＧ（２，１）、画素４８Ｕの第４副画素４９ＵＲ（２，２）と接続されている。信号線ＤＴＬ３は、画素４８Ｓの第２副画素４９ＳＷ（１，２）、画素４８Ｕの第２副画素４９ＵＷ（３，２）と接続されている。信号線ＤＴＬ４は、画素４８Ｖの第１副画素４９ＶＢ（１，３）、画素４８Ｔの第１副画素４９ＴＢ（３，３）と接続されている。

信号線ＤＴＬ５は、画素４８Ｖの第４副画素４９ＶＲ（２，４）、画素４８Ｔの第３副画素４９ＴＧ（２，３）に接続されている。また、信号線ＤＴＬ６は、画素４８Ｖの第２副画素４９ＶＷ（１，４）、画素４８Ｔの第２副画素４９ＴＷ（３，４）に接続されている。

走査線ＳＣＬ及び信号線ＤＴＬは、このように各副画素４９に接続されているが、走査線ＳＣＬ及び信号線ＤＴＬの接続は、これに限られず任意に選択することができる。

ところで、制御装置１１の画像出力部１２が出力する入力信号は、１フレーム分の画像を２次元マトリクス状に区分した場合における、区分された領域のうち１つの領域（画素表示領域）の色を表示するための色情報を有している。１フレーム分の画像は、異なる画素表示領域の色情報を有する複数の入力信号により、１フレーム分の画像の色情報が集まることで表示可能となる。言い換えれば、画像表示パネル４０の画像を表示する領域は、各入力信号が自身の色情報に基づいて色を表示させようとする領域である画素表示領域毎に、２次元マトリクス状に区分されている。そして、画像表示パネル４０の画像を表示する領域は、複数の入力信号が入力されて、画像表示パネル４０の画像を表示する領域の全ての色情報が集まることにより、１フレーム分の画像を表示することが可能となる。

図４に示すように、画像表示パネル４０の画像を表示する領域を区分する画素表示領域は、画素表示領域５０Ａ（第１画素表示領域）と、画素表示領域５０Ａに隣接する画素表示領域５０Ｂ（第２画素表示領域）とを有する。実施形態１において、画素表示領域５０Ａと画素表示領域５０Ｂとは、Ｙ方向に隣接する。また、画素表示領域５０Ａと画素表示領域５０Ｂとは、同じ形状であり、かつ、矩形状である。ただし、画素表示領域５０Ａと画素表示領域５０Ｂとの形状はこれに限られず任意であり、互いに異なる形状であってもよい。

より詳しくは、画素表示領域５０Ａは、図４に示すように、画素表示領域５０Ｓ（第３画素表示領域）と、画素表示領域５０Ｔ（第４画素表示領域）とを有する。また、画素表示領域５０Ｂは、画素表示領域５０Ｕ（第５画素表示領域）と、画素表示領域５０Ｖ（第６画素表示領域）とを有する。画素表示領域５０Ｓは、画素表示領域５０ＵとＹ方向に隣接し、かつ、画素表示領域５０ＶとＸ方向で隣接する。また、画素表示領域５０Ｔは、画素表示領域５０ＵとＸ方向で隣接し、かつ、画素表示領域５０ＶとＹ方向で隣接する。すなわち、画素表示領域５０Ｔは、画素表示領域５０Ｓと対角線上に位置している。

図４に示すように、画素４８Ｓの第１副画素４９ＳＢ（１，１）及び第２副画素４９ＳＷ（１，２）が配置される領域と、画素４８Ｓの第３副画素４９ＳＧ（２，１）の一部の領域と、画素４８Ｕの第４副画素４９ＵＲ（２，２）の一部の領域とは、画素表示領域５０Ｓに配置されている。より詳しくは、画素４８Ｓの第３副画素４９ＳＧ（２，１）の一部の領域は、画素４８Ｓの第３副画素４９ＳＧ（２，１）をＹ方向に２つに区分した領域の第１の行側の領域である。また、画素４８Ｕの第４副画素４９ＵＲ（２，２）の一部の領域とは、画素４８Ｕの第４副画素４９ＵＲ（２，２）をＹ方向に２つに区分した領域の第１の行側の領域である。

画素４８Ｔの第１副画素４９ＴＢ（３，３）及び第２副画素４９ＴＷ（３，４）が配置される領域と、画素４８Ｔの第３副画素４９ＴＧ（２，３）の一部の領域と、画素４８Ｖの第４副画素４９ＶＲ（２，４）の一部の領域とは、画素表示領域５０Ｔに配置されている。より詳しくは、画素４８Ｔの第３副画素４９ＴＧ（２，３）の一部の領域は、画素４８Ｔの第３副画素４９ＴＧ（２，３）をＹ方向に２つに区分した領域の第３の行側の領域である。また、画素４８Ｖの第４副画素４９ＶＲ（２，４）の一部の領域とは、画素４８Ｖの第４副画素４９ＶＲ（２，４）をＹ方向に２つに区分した領域の第３の行側の領域である。

画素４８Ｕの第１副画素４９ＵＢ（３，１）及び第２副画素４９ＵＷ（３，２）が配置される領域と、画素４８Ｓの第３副画素４９ＳＧ（２，１）の他の一部の領域と、画素４８Ｕの第４副画素４９ＵＲ（２，２）の他の一部の領域とは、画素表示領域５０Ｕに配置されている。より詳しくは、画素４８Ｓの第３副画素４９ＳＧ（２，１）の他の一部の領域とは、画素４８Ｓの第３副画素４９ＳＧ（２，１）をＹ方向に２つに区分した領域の第３の行側の領域である。また、画素４８Ｕの第４副画素４９ＵＲ（２，２）の他の一部の領域は、画素４８Ｕの第４副画素４９ＵＲ（２，２）をＹ方向に２つに区分した領域の第３の行側の領域である。

画素４８Ｖの第１副画素４９ＶＢ（１，３）及び第２副画素４９ＶＷ（１，４）が配置される領域と、画素４８Ｔの第３副画素４９ＴＧ（２，３）の他の一部の領域と、画素４８Ｖの第４副画素４９ＶＲ（２，４）の他の一部の領域とは、画素表示領域５０Ｖに配置されている。より詳しくは、画素４８Ｔの第３副画素４９ＴＧ（２，３）の他の一部の領域は、画素４８Ｔの第３副画素４９ＴＧ（２，３）をＹ方向に２つに区分した領域の第１の行側の領域である。また、画素４８Ｖの第４副画素４９ＶＲ（２，４）の他の一部の領域は、画素４８Ｖの第４副画素４９ＶＲ（２，４）をＹ方向に２つに区分した領域の第１の行側の領域である。

上記の各副画素４９の領域と画素領域との関係は、次のように表すことができる。画素４８Ａの第１副画素４９Ｂ及び第２副画素４９Ｗの領域と、第３副画素４９Ｇの一部の領域と、第４副画素４９Ｒの一部の領域とは、画素表示領域５０Ａ内に配置される。そして、画素４８Ｂの第１副画素４９Ｂ及び第２副画素４９Ｗの領域と、画素４８Ａの第３副画素４９Ｇの他の一部の領域と、画素４８Ｂの第４副画素４９Ｒの他の一部の領域とは、画素表示領域５０Ｂ内に配置される。

さらに詳しくは、第３副画素４９Ｇ及び第４副画素４９Ｒは、Ｙ方向に２つに区分した領域のうち前行側の領域が、画素表示領域５０Ａ内に配置され、Ｙ方向に２つに区分した領域のうち次行側の領域が、画素表示領域５０Ｂ内に配置されている。第３副画素４９Ｇは、区分した２つの領域が同じ面積であることが好ましく、区分した２つの領域が同じ形状であることがより好ましい。同様に、第４副画素４９Ｒは、区分した２つの領域が同じ面積であることが好ましく、区分した２つの領域が同じ形状であることがより好ましい。ただし、第３副画素４９Ｇ及び第４副画素４９Ｒの区分分けの方法は、任意であり、第３副画素４９Ｇ及び第４副画素４９Ｒの一部と他の一部とが、異なる画素領域に配分されていればよい。

また言い換えれば、画素４８Ａは、画素４８ＡとＹ方向に対向する画素表示領域５０Ｂ内に、第３副画素４９Ｇの一部が延在している。例えば、画素４８Ａの有する画素４８Ｓの第３副画素４９ＳＧ（２，１）は、Ｙ方向に２つに区分した第３の行側の一部が、画素表示領域５０Ｕ内に延在している。また、画素４８Ｂは、Ｙ方向に対向する画素表示領域５０Ａ内に、第４副画素４９Ｒの一部が延在している。例えば、画素４８Ｂの有する画素４８Ｕの第４副画素４９ＵＲ（２，２）は、Ｙ方向に２つに区分した第１の行側の一部が、画素表示領域５０Ｓ内に延在している。

次に、画像表示パネル４０の構造について説明する。実施形態１において、画像表示パネル４０は、反射型の画像表示パネルである。図５は、実施形態１における画像表示パネルの構造を模式的に示す断面図である。図５に示すように、画像表示パネル４０は、互いに対向するアレイ基板４１と対向基板４２とを有し、アレイ基板４１と対向基板４２との間に液晶素子が封入された液晶層４３が設けられている。

アレイ基板４１は、液晶層４３側の面に、複数の画素電極４４を有する。画素電極４４は、スイッチング素子を介して信号線ＤＴＬに接続されており、映像信号としての画像出力信号が印加される。画素電極４４は、例えばアルミニウム又は銀製の反射性を有する部材であり、外光又は光源部５１からの光を反射する。すなわち、実施形態１においては、画素電極４４が反射部を構成し、反射部は、画像表示パネル４０の前面（画像を表示する側の面）から入射された光を反射して、画像を表示させる。

対向基板４２は、例えばガラス等の透明性を有する基板である。対向基板４２は、液晶層４３側の面に、対向電極４５及びカラーフィルタ４６を有する。より詳しくは、対向電極４５は、カラーフィルタ４６の液晶層４３側の面に設けられている。

対向電極４５は、例えばＩＴＯ（Indium Tin Oxide）、又はＩＺＯ（Indium Zinc Oxide）等の透明性を有する導電性材料である。対向電極４５は、画素電極４４が接続されているスイッチング素子と接続されている。画素電極４４と対向電極４５とは対向して設けられているため、画素電極４４と対向電極４５との間に画像出力信号による電圧が印加されると、画素電極４４と対向電極４５とは、液晶層４３内に電界を生じさせる。液晶層４３内に生じた電界により液晶素子がツイストして複屈折率が変化し、表示装置１０は、画像表示パネル４０から反射される光量を調整する。画像表示パネル４０は、いわゆる縦電界方式であるが、画像表示パネル４０の表示面に平行な方向に電界を発生させる横電界方式であってもよい。

カラーフィルタ４６は、画素電極４４に対応して複数設けられる。画素電極４４と、対向電極４５と、カラーフィルタ４６とは、それぞれ副画素４９を構成する。カラーフィルタ４６は、第１副画素４９Ｂに設けられて画像観察者に対し第１の色を通過させる第１カラーフィルタと、第３副画素４９Ｇに設けられて画像観察者に第３の色を通過させる第２カラーフィルタと、第４副画素４９Ｒに設けられて画像観察者に第４の色を通過させる第３カラーフィルタが配置されている。また、画像表示パネル４０は、第２副画素４９Ｗにカラーフィルタが配置されていない。第２副画素４９Ｗには、カラーフィルタの代わりに透明な樹脂層が備えられていてもよい。このように画像表示パネル４０は、透明な樹脂層を設けることで、第２副画素４９Ｗにカラーフィルタを設けないことによって第２副画素４９Ｗに大きな段差が生じることを抑制することができる。

対向基板４２の液晶層４３と反対側の面には、導光板４７が設けられている。導光板４７は、例えば、アクリル樹脂、ポリカーボネート（ＰＣ）樹脂、メタクリル酸メチル−スチレン共重合体（ＭＳ樹脂）等の透明性を有する板状部材である。導光板４７は、対向基板４２と反対側の面である上面４７Ａに、プリズム加工がなされている。

（光源部の構成）
光源部５１は、実施形態１においては、ＬＥＤである。光源部５１は、図５に示すように、導光板４７の側面４７Ｂに沿って設けられている。光源部５１は、導光板４７を介して、画像表示パネル４０の前面から、画像表示パネル４０に光を照射する。光源部５１は、画像観察者の操作、又は表示装置１０に取付けられて外光を計測する外光センサ等によって、ＯＮとＯＦＦとが切り替えられる。光源部５１は、ＯＮの場合に光を照射し、ＯＦＦの場合に光を照射しない。例えば、画像観察者が、画像が暗いと感じた場合は、画像観察者は、光源部５１をＯＮにして、光源部５１から画像表示パネル４０に光を照射させ、画像を明るくする。また、外光センサが、外光強度が所定の値より小さいと判断した場合には、例えば信号処理部２０は、光源部５１をＯＮにして、光源部５１から画像表示パネル４０に光を照射させ、画像を明るくする。実施形態１において、信号処理部２０は、光源部５１の光の輝度を、伸長係数αに応じて制御しない。すなわち、光源部５１の光の輝度は、後述する伸長係数αには無関係で設定される。ただし、光源部５１の光の輝度は、画像観察者の操作、又は外光センサの計測結果に応じて、調整されるものであってもよい。

次に、画像表示パネル４０による光の反射について説明する。図５に示すように、画像表示パネル４０には、外光ＬＯ１が入射される。外光ＬＯ１は、導光板４７及び画像表示パネル４０内を通って画素電極４４に入射される。画素電極４４に入射された外光ＬＯ１は、画素電極４４に反射され、光ＬＯ２として、画像表示パネル４０内及び導光板４７内を通って、外部に出射される。また、光源部５１をＯＮにした場合、光源部５１からの光Ｌ１は、導光板４７の側面４７Ｂから導光板４７内に入射する。導光板４７内に入射された光Ｌ１は、導光板４７の上面４７Ａで散乱して反射され、一部が光Ｌ２として、画像表示パネル４０の対向基板４２側から画像表示パネル４０内に入射し、画素電極４４に照射される。画素電極４４に照射された光Ｌ２は、画素電極４４により反射され、光Ｌ３として画像表示パネル４０及び導光板４７を通って外部に出射する。また、導光板４７の上面４７Ａで散乱した光の他の一部は、光Ｌ４として反射され、導光板４７内で反射を繰り返す。

すなわち、画素電極４４は、画像表示パネル４０の外部側（対向基板４２側）の面である前面から画像表示パネル４０に入射される外光ＬＯ１又は光Ｌ２を外部に反射する。外部に反射された光ＬＯ２及びＬ３は、液晶層４３及びカラーフィルタ４６を通る。そのため、表示装置１０は、外部に反射される光ＬＯ２，Ｌ３により、画像を表示することができる。このように、実施形態１に係る表示装置１０は、フロントライト型で、かつ、エッジライト型の光源部５１を有する反射型の表示装置である。なお、実施形態１においては、表示装置１０は、光源部５１及び導光板４７を有するが、光源部５１及び導光板４７を有さなくてもよい。この場合、表示装置１０は、外光ＬＯ１を反射した光ＬＯ２によって、画像を表示することができる。

（表示装置の処理動作）
図６は、本実施形態の表示装置で再現可能な再現ＨＳＶ色空間の概念図である。図７は、再現ＨＳＶ色空間の色相と彩度との関係を示す概念図である。信号処理部２０は、外部から表示する画像の情報である入力信号が入力される。入力信号は、各画素に対して、その位置で表示する画像（色）の情報を入力信号として含んでいる。具体的には、Ｐ×Ｑ個の画素４８（画素ユニット）がマトリクス状に配置された画像表示パネル４０において、第（ｐ、ｑ）番目の画素４８（ただし、１≦ｐ≦Ｐ、１≦ｑ≦Ｑ）の画素４８Ａに対して、信号値がｘ_{１Ａ−（ｐ、ｑ）}の第１副画素４９Ｂの入力信号、信号値がｘ_{３Ａ−（ｐ、ｑ）}の第３副画素４９Ｇの入力信号及び信号値がｘ_{４Ａ−（ｐ、ｑ）}の第４副画素４９Ｒの入力信号（図１参照）が含まれる信号が信号処理部２０に入力される。同様に、第（ｐ、ｑ）番目の画素４８（ただし、１≦ｐ≦Ｐ、１≦ｑ≦Ｑ）の画素４８Ｂに対して、信号値がｘ_{１Ｂ−（ｐ、ｑ）}の第１副画素４９Ｂの入力信号、信号値がｘ_{３Ｂ−（ｐ、ｑ）}の第３副画素４９Ｇの入力信号及び信号値がｘ_{４Ｂ−（ｐ、ｑ）}の第４副画素４９Ｒの入力信号（図１参照）が含まれる信号が信号処理部２０に入力される。

図１に示す信号処理部２０は、入力信号を処理することで、画素４８Ａの第１副画素４９Ｂの表示階調を決定するための第１副画素の出力信号（信号値Ｘ_{１Ａ−（ｐ、ｑ）}）、第３副画素４９Ｇの表示階調を決定するための第３副画素の出力信号（信号値Ｘ_{３Ａ−（ｐ、ｑ）}）、第４副画素４９Ｒの表示階調を決定するための第４副画素の出力信号（信号値Ｘ_{４Ａ−（ｐ、ｑ）}）及び第２副画素４９Ｗの表示階調を決定するための第２副画素の出力信号（信号値Ｘ_{２Ａ−（ｐ、ｑ）}）を生成し、画像表示パネル駆動部３０に出力する。同様に、信号処理部２０は、画素４８Ｂの第１副画素４９Ｂの表示階調を決定するための第１副画素の出力信号（信号値Ｘ_{１Ｂ−（ｐ、ｑ）}）、第３副画素４９Ｇの表示階調を決定するための第３副画素の出力信号（信号値Ｘ_{３Ｂ−（ｐ、ｑ）}）、第４副画素４９Ｒの表示階調を決定するための第４副画素の出力信号（信号値Ｘ_{４Ｂ−（ｐ、ｑ）}）及び第２副画素４９Ｗの表示階調を決定するための第２副画素の出力信号（信号値Ｘ_{２Ｂ−（ｐ、ｑ）}）を生成し、画像表示パネル駆動部３０に出力する。以下、画素４８Ａの入力信号と画素４８Ｂの入力信号とを区別する必要がない場合は、例えばｘ_{１Ａ−（ｐ、ｑ）}及びｘ_{１Ｂ−（ｐ、ｑ）}を、適宜ｘ_{１−（ｐ、ｑ）}と記載する。また、画素４８Ａの出力信号と画素４８Ｂの出力信号とを区別する必要がない場合は、例えばＸ_{１Ａ−（ｐ、ｑ）}及びＸ_{１Ｂ−（ｐ、ｑ）}を、適宜Ｘ_{１−（ｐ、ｑ）}と記載する。

表示装置１０は、画素４８に第２色成分（例えば白色）を出力する第２副画素４９Ｗを備えることで、図６に示すように、ＨＳＶ色空間（再現ＨＳＶ色空間）における明度のダイナミックレンジを広げることができる。つまり、図６に示すように、第１副画素４９Ｂ、第３副画素４９Ｇ及び第４副画素４９Ｒに表示することのできる円柱形状のＨＳＶ色空間に、彩度Ｓが高くなるほど明度Ｖの最大値が低くなる略台形形状となる立体が載っている形状となる。

信号処理部２０は、第２色成分（例えば白色）を加えることで、拡大されたＨＳＶ色空間における彩度Ｓを変数とした明度の最大値Ｖｍａｘ（Ｓ）が、信号処理部２０に記憶されている。つまり、信号処理部２０は、図６に示すＨＳＶ色空間の立体形状について、彩度及び色相の座標（値）毎に明度の最大値Ｖｍａｘ（Ｓ）の値を記憶している。入力信号は、第１副画素４９Ｂ、第３副画素４９Ｇ及び第４副画素４９Ｒの入力信号を有するため、入力信号のＨＳＶ色空間は、円柱形状、つまり、再現ＨＳＶ色空間の円柱形状部分と同じ形状となる。

次に、信号処理部２０は、少なくとも第１副画素４９Ｂの入力信号（信号値ｘ_{１−（ｐ、ｑ）}）及び伸長係数αに基づいて、第１副画素４９Ｂの出力信号（信号値Ｘ_{１−（ｐ、ｑ）}）を算出し、第１副画素４９Ｂへ出力する。また、信号処理部２０は、少なくとも第３副画素４９Ｇの入力信号（信号値ｘ_{３−（ｐ、ｑ）}）及び伸長係数αに基づいて第３副画素４９Ｇの出力信号（信号値Ｘ_{３−（ｐ、ｑ）}）を算出し、第３副画素４９Ｇへ出力する。また、信号処理部２０は、少なくとも第４副画素４９Ｒの入力信号（信号値ｘ_{４−（ｐ、ｑ）}）及び伸長係数αに基づいて第４副画素４９Ｒの出力信号（信号値Ｘ_{４−（ｐ、ｑ）}）を算出し、第４副画素４９Ｒへ出力する。さらに、信号処理部２０は、第１副画素４９Ｂの入力信号（信号値ｘ_{１−（ｐ、ｑ）}）、第３副画素４９Ｇの入力信号（信号値ｘ_{３−（ｐ、ｑ）}）及び第４副画素４９Ｒの入力信号（信号値ｘ_{４−（ｐ、ｑ）}）に基づいて第２副画素４９Ｗの出力信号（信号値Ｘ_{２−（ｐ、ｑ）}）を算出し、第２副画素４９Ｗへ出力する。

具体的には、信号処理部２０は、第１副画素４９Ｂの入力信号、伸長係数α及び第２副画素４９Ｗの出力信号に基づいて第１副画素４９Ｂの出力信号を算出し、第３副画素４９Ｇの入力信号、伸長係数α及び第２副画素４９Ｗの出力信号に基づいて第３副画素４９Ｇの出力信号を算出し、第４副画素４９Ｒの入力信号、伸長係数α及び第２副画素４９Ｗの出力信号に基づいて第４副画素４９Ｒの出力信号を算出する。

つまり、信号処理部２０は、χを表示装置１０に依存した定数としたとき、第（ｐ、ｑ）番目の画素（又は第１副画素４９Ｂ、第３副画素４９Ｇ及び第４副画素４９Ｒの組）への第１副画素４９Ｂの出力信号である信号値Ｘ_{１−（ｐ、ｑ）}、第３副画素４９Ｇの出力信号である信号値Ｘ_{３−（ｐ、ｑ）}及び第４副画素４９Ｒの出力信号である信号値Ｘ_{４−（ｐ、ｑ）}を、次に示す式（１）〜式（３）から求める。
Ｘ_{１−（ｐ、ｑ）}＝α・ｘ_{１−（ｐ、ｑ）}−χ・Ｘ_{２−（ｐ、ｑ）}・・・（１）
Ｘ_{３−（ｐ、ｑ）}＝α・ｘ_{３−（ｐ、ｑ）}−χ・Ｘ_{２−（ｐ、ｑ）}・・・（２）
Ｘ_{４−（ｐ、ｑ）}＝α・ｘ_{４−（ｐ、ｑ）}−χ・Ｘ_{２−（ｐ、ｑ）}・・・（３）

より具体的には、信号処理部２０は、第（ｐ、ｑ）番目の画素４８の画素４８Ａにおける第１副画素４９Ｂの出力信号値Ｘ_{１Ａ−（ｐ、ｑ）}を次の式（１−１）より求め、第３副画素４９Ｇの出力信号値Ｘ_{３Ａ−（ｐ、ｑ）}を次の式（２−１）より求める。
Ｘ_{１Ａ−（ｐ、ｑ）}＝α・ｘ_{１Ａ−（ｐ、ｑ）}−χ・Ｘ_{２Ａ−（ｐ、ｑ）}・・・（１−１）
Ｘ_{３Ａ−（ｐ、ｑ）}＝α・ｘ_{３Ａ−（ｐ、ｑ）}−χ・Ｘ_{２Ａ−（ｐ、ｑ）}・・・（２−１）

また、信号処理部２０は、第（ｐ、ｑ）番目の画素４８の画素４８Ｂにおける第１副画素４９Ｂの出力信号値Ｘ_{１Ｂ−（ｐ、ｑ）}を次の式（１−２）より求め、第４副画素４９Ｒの出力信号値Ｘ_{４Ｂ−（ｐ、ｑ）}を次の式（３−１）より求める。
Ｘ_{１Ｂ−（ｐ、ｑ）}＝α・ｘ_{１Ｂ−（ｐ、ｑ）}−χ・Ｘ_{２Ｂ−（ｐ、ｑ）}・・・（１−２）
Ｘ_{４Ｂ−（ｐ、ｑ）}＝α・ｘ_{４Ｂ−（ｐ、ｑ）}−χ・Ｘ_{２Ｂ−（ｐ、ｑ）}・・・（３−１）

信号処理部２０は、第４の色を加えることで拡大されたＨＳＶ色空間における彩度Ｓを変数とした明度の最大値Ｖｍａｘ（Ｓ）を求め、複数の画素における副画素の入力信号値に基づき、これらの複数の画素における彩度Ｓ及び明度Ｖ（Ｓ）を求め、明度Ｖ（Ｓ）と伸長係数αの積から求められた伸長された明度の値が最大値Ｖmax（Ｓ）を超える画素の全画素に対する割合が限界値β（Ｌｉｍｉｔ値）以下となるように伸長係数αを決定する。ここで、限界値βは、色相及び彩度の値の組み合わせにおいて再現ＨＳＶ色空間の明度の最大値に対して当該最大値を超える幅の割合の上限の値（割合）となる。

ここで、彩度Ｓ及び明度Ｖ（Ｓ）は、Ｓ＝（Ｍａｘ−Ｍｉｎ）／Ｍａｘ及びＶ（Ｓ）＝Ｍａｘで表される。彩度Ｓは０から１までの値をとることができ、明度Ｖ（Ｓ）は０から（２^ｎ−１）までの値をとることができ、ｎは表示階調ビット数である。また、Ｍａｘは、画素への第１副画素の入力信号値、第３副画素の入力信号値及び第４副画素の入力信号値の３つの副画素の入力信号値の最大値である。Ｍｉｎは、画素への第１副画素の入力信号値、第３副画素の入力信号値及び第４副画素の入力信号値の３つの副画素の入力信号値の最小値である。また、色相Ｈは、図７に示すように０°から３６０°で表される。０°から３６０°に向かって、赤（Ｒｅｄ）、黄色（Ｙｅｌｌｏｗ）、緑（Ｇｒｅｅｎ）、シアン（Ｃｙａｎ）、青（Ｂｌｕｅ）、マゼンタ（Ｍａｇｅｎｔａ）、赤（Ｒｅｄ）となる。本実施形態では、角度０°を含む領域が赤となり、角度１２０°を含む領域が緑となり、角度２４０°を含む領域が青となる。

本実施形態において、第２副画素４９Ｗの出力信号値Ｘ_{２−（ｐ、ｑ）}は、Ｍｉｎ_{（ｐ、ｑ）}と伸長係数αとの積に基づき求めることができる。具体的には、下記の式（４）に基づいて信号値Ｘ_{２−（ｐ、ｑ）}を求めることができる。式（４）では、Ｍｉｎ_{（ｐ、ｑ）}と伸長係数αとの積をχで除しているが、これに限定するものではない。χについては後述する。また、伸長係数αは、１画像表示フレーム毎に決定される。
Ｘ_{２−（ｐ、ｑ）}＝Ｍｉｎ_{（ｐ、ｑ）}・α／χ・・・（４）

より詳しくは、信号処理部２０は、第（ｐ、ｑ）番目の画素４８の画素４８Ａにおける第２副画素４９Ｗの出力信号値Ｘ_{２Ａ−（ｐ、ｑ）}を次の式（４−１）より求め、第（ｐ、ｑ）番目の画素４８の画素４８Ｂにおける第２副画素４９Ｗの出力信号値Ｘ_{２Ｂ−（ｐ、ｑ）}を次の式（４−２）より求める。
Ｘ_{２Ａ−（ｐ、ｑ）}＝Ｍｉｎ_{Ａ（ｐ、ｑ）}・α／χ・・・（４−１）
Ｘ_{２Ｂ−（ｐ、ｑ）}＝Ｍｉｎ_{Ｂ（ｐ、ｑ）}・α／χ・・・（４−２）

なお、Ｍｉｎ_{Ａ（ｐ、ｑ）}は、（ｘ_{１Ａ−（ｐ、ｑ）}、ｘ_{３Ａ−（ｐ、ｑ）}、ｘ_{４Ａ−（ｐ、ｑ）}）の３個の副画素４９の入力信号値の最小値である。Ｍｉｎ_{Ｂ（ｐ、ｑ）}は、（ｘ_{１Ｂ−（ｐ、ｑ）}、ｘ_{３Ｂ−（ｐ、ｑ）}、ｘ_{４Ｂ−（ｐ、ｑ）}）の３個の副画素４９の入力信号値の最小値である。

一般に、第（ｐ、ｑ）番目の画素において、第１副画素４９Ｂの入力信号（信号値ｘ_{１−（ｐ、ｑ）}）、第３副画素４９Ｇの入力信号（信号値ｘ_{３−（ｐ、ｑ）}）及び第４副画素４９Ｒの入力信号（信号値ｘ_{４−（ｐ、ｑ）}）に基づき、円柱のＨＳＶ色空間における彩度（Saturation）Ｓ_{（ｐ、ｑ）}及び明度（Brightness）Ｖ（Ｓ）_{（ｐ、ｑ）}は、次の式（５）、式（６）から求めることができる。
Ｓ_{（ｐ、ｑ）}＝（Ｍａｘ_{（ｐ、ｑ）}−Ｍｉｎ_{（ｐ、ｑ）}）／Ｍａｘ_{（ｐ、ｑ）}・・・（５）
Ｖ（Ｓ）_{（ｐ、ｑ）}＝Ｍａｘ_{（ｐ、ｑ）}・・・（６）

ここで、Ｍａｘ_{（ｐ、ｑ）}は、（ｘ_{１−（ｐ、ｑ）}、ｘ_{３−（ｐ、ｑ）}、ｘ_{４−（ｐ、ｑ）}）の３個の副画素４９の入力信号値の最大値であり、Ｍｉｎ_{（ｐ、ｑ）}は、（ｘ_{１−（ｐ、ｑ）}、ｘ_{３−（ｐ、ｑ）}、ｘ_{４−（ｐ、ｑ）}）の３個の副画素４９の入力信号値の最小値である。本実施形態ではｎ＝８とした。すなわち、表示階調ビット数を８ビット（表示階調の値を０から２５５の２５６階調）とした。

白色を表示する第２副画素４９Ｗには、カラーフィルタが配置されていない。第１副画素４９Ｂに第１副画素の出力信号の最大信号値に相当する値を有する信号が入力され、第３副画素４９Ｇに第３副画素の出力信号の最大信号値に相当する値を有する信号が入力され、第４副画素４９Ｒに第４副画素の出力信号の最大信号値に相当する値を有する信号が入力されたときの、画素４８又は画素４８の群が備える第１副画素４９Ｂ、第３副画素４９Ｇ及び第４副画素４９Ｒの集合体の輝度をＢＮ_１３４とする。また、画素４８又は画素４８の群が備える第２副画素４９Ｗに、第２副画素４９Ｗの出力信号の最大信号値に相当する値を有する信号が入力されたときの第２副画素４９Ｗの輝度をＢＮ_２としたときを想定する。すなわち、第１副画素４９Ｂ、第３副画素４９Ｇ及び第４副画素４９Ｂの集合体によって最大輝度の白色が表示され、この白色の輝度がＢＮ_１３４で表される。すると、χを表示装置１０に依存した定数としたとき、定数χは、χ＝ＢＮ_２／ＢＮ_１３４で表される。

具体的には、第１副画素４９Ｂ、第３副画素４９Ｇ及び第４副画素４９Ｒの集合体に、次の表示階調の値を有する入力信号として、信号値ｘ_{１−（ｐ、ｑ）}＝２５５、信号値ｘ_{３−（ｐ、ｑ）}＝２５５、信号値ｘ_{４−（ｐ、ｑ）}＝２５５が入力されたときにおける白色の輝度ＢＮ_１３４に対して、第２副画素４９Ｗに表示階調の値２５５を有する入力信号が入力されたと仮定したときの輝度ＢＮ_２は、例えば、１．５倍である。すなわち、本実施形態にあっては、χ＝１．５である。

ところで、信号値Ｘ_{２−（ｐ、ｑ）}が、上述した式（４）で与えられる場合、Ｖｍａｘ（Ｓ）は、次の式（７）、式（８）で表すことができる。
Ｓ≦Ｓ_０の場合、
Ｖｍａｘ（Ｓ）＝（χ＋１）・（２^ｎ−１）・・・（７）
Ｓ_０＜Ｓ≦１の場合、
Ｖｍａｘ（Ｓ）＝（２^ｎ−１）・（１／Ｓ）・・・（８）
ここで、Ｓ_０＝１／（χ＋１）である。

このようにして得られた、第２の色を加えることによって拡大されたＨＳＶ色空間における彩度Ｓを変数とした明度の最大値Ｖｍａｘ（Ｓ）が、例えば、信号処理部２０に一種のルック・アップ・テーブルとして記憶されている。あるいは、拡大されたＨＳＶ色空間における彩度Ｓを変数とした明度の最大値Ｖｍａｘ（Ｓ）は、都度、信号処理部２０において求められる。

次に、第（ｐ、ｑ）番目の画素４８の画素４８Ａにおける出力信号である信号値Ｘ_{１Ａ−（ｐ、ｑ）}、Ｘ_{２Ａ−（ｐ、ｑ）}、Ｘ_{３Ａ−（ｐ、ｑ）}、Ｘ_{４Ａ−（ｐ、ｑ）}の求め方と、第（ｐ、ｑ）番目の画素４８の画素４８Ｂにおける出力信号である信号値Ｘ_{１Ｂ−（ｐ、ｑ）}、Ｘ_{２Ｂ−（ｐ、ｑ）}、Ｘ_{３Ｂ−（ｐ、ｑ）}、Ｘ_{４Ｂ−（ｐ、ｑ）}の求め方（伸長処理）を説明する。次の処理は、（第１副画素４９Ｂ＋第２副画素４９Ｗ）によって表示される第１の色（原色）の輝度、（第３副画素４９Ｇ＋第２副画素４９Ｗ）によって表示される第３の色（原色）の輝度、（第４副画素４９Ｒ＋第２副画素４９Ｗ）によって表示される第４の色（原色）の輝度の比を保つように行われる。しかも、色調を保持（維持）するように行われる。さらには、階調−輝度特性（ガンマ特性、γ特性）を保持（維持）するように行われる。

（第１工程）
まず、信号処理部２０は、複数の画素４８Ａ及び複数の画素４８Ｂにおける副画素４９の入力信号値に基づき、複数の画素４８Ａ及び複数の画素４８Ｂにおける彩度Ｓ及び明度Ｖ（Ｓ）を求める。具体的には、第（ｐ、ｑ）番目の画素４８の画素４８Ａの第１副画素４９Ｂの入力信号である信号値ｘ_{１Ａ−（ｐ、ｑ）}、第３副画素４９Ｇの入力信号である信号値ｘ_{３Ａ−（ｐ、ｑ）}、第４副画素４９Ｒの入力信号である信号値ｘ_{４Ａ−（ｐ、ｑ）}に基づき、式（５）及び式（６）からＳ_{（ｐ、ｑ）}、Ｖ（Ｓ）_{（ｐ、ｑ）}を求める。同様に、第（ｐ、ｑ）番目の画素４８の画素４８Ｂの第１副画素４９Ｂの入力信号である信号値ｘ_{１Ｂ−（ｐ、ｑ）}、第３副画素４９Ｇの入力信号である信号値ｘ_{３Ｂ−（ｐ、ｑ）}、第４副画素４９Ｒの入力信号である信号値ｘ_{４Ｂ−（ｐ、ｑ）}に基づき、式（５）及び式（６）からＳ_{（ｐ、ｑ）}、Ｖ（Ｓ）_{（ｐ、ｑ）}を求める。信号処理部２０は、この処理を、すべての画素４８Ａ及び４８Ｂに対して行う。

（第２工程）
次いで、信号処理部２０は、複数の画素４８において求められたＶｍａｘ（Ｓ）／Ｖ（Ｓ）に基づき、式（１０）により伸長係数α（Ｓ）を求める。

α（Ｓ）＝Ｖｍａｘ（Ｓ）／Ｖ（Ｓ）・・・（１０）

（第３工程）
次に、信号処理部２０は、第（ｐ、ｑ）番目の画素４８の画素４８Ａにおける信号値Ｘ_{２Ａ−（ｐ、ｑ）}を、少なくとも、入力信号の信号値ｘ_{１Ａ−（ｐ、ｑ）}、信号値ｘ_{３Ａ−（ｐ、ｑ）}及び信号値ｘ_{４Ａ−（ｐ、ｑ）}に基づいて求める。本実施形態にあっては、信号処理部２０は、信号値Ｘ_{２Ａ−（ｐ、ｑ）}を、Ｍｉｎ_{（ｐ、ｑ）}、伸長係数α及び定数χに基づいて決定する。より具体的には、信号処理部２０は、上述したとおり、信号値Ｘ_{２Ａ−（ｐ、ｑ）}を、上記の式（４）に基づいて求める。同様に、信号処理部２０は、第（ｐ、ｑ）番目の画素４８の画素４８Ｂにおける信号値Ｘ_{２Ｂ−（ｐ、ｑ）}を、上記の式（４）に基づいて求める。信号処理部２０は、Ｐ_０×Ｑ_０個の全画素４８の画素４８Ａ及び４８Ｂにおいて信号値Ｘ_{２Ａ−（ｐ、ｑ）}及びＸ_{２Ａ−（ｐ、ｑ）}を求める。

（第４工程）
その後、信号処理部２０は、第（ｐ、ｑ）番目の画素４８の画素４８Ａにおける信号値Ｘ_{１Ａ−（ｐ、ｑ）}を、信号値ｘ_{１Ａ−（ｐ、ｑ）}、伸長係数α及び信号値Ｘ_{２Ａ−（ｐ、ｑ）}に基づき求め、信号値Ｘ_{３Ａ−（ｐ、ｑ）}を、信号値ｘ_{３Ａ−（ｐ、ｑ）}、伸長係数α及び信号値Ｘ_{２Ａ−（ｐ、ｑ）}に基づき求め、信号値Ｘ_{４Ａ−（ｐ、ｑ）}を、信号値ｘ_{４Ａ−（ｐ、ｑ）}、伸長係数α及び信号値Ｘ_{２Ａ−（ｐ、ｑ）}に基づき求める。具体的には、信号処理部２０は、第（ｐ、ｑ）番目の画素４８の画素４８Ａにおける信号値Ｘ_{１Ａ−（ｐ、ｑ）}、信号値Ｘ_{３Ａ−（ｐ、ｑ）}及び信号値Ｘ_{４Ａ−（ｐ、ｑ）}を、上記の式（１）〜（３）に基づいて求める。同様に、信号処理部２０は、第（ｐ、ｑ）番目の画素４８の画素４８Ｂにおける出力信号値Ｘ_{１Ｂ−（ｐ、ｑ）}を、入力信号値ｘ_{１Ｂ−（ｐ、ｑ）}、伸長係数α及び出力信号値Ｘ_{２Ｂ−（ｐ、ｑ）}に基づき求め、出力信号値Ｘ_{３Ｂ−（ｐ、ｑ）}を、入力信号値ｘ_{３Ｂ−（ｐ、ｑ）}、伸長係数α及び出力信号値Ｘ_{２Ｂ−（ｐ、ｑ）}に基づき求め、出力信号値Ｘ_{４Ｂ−（ｐ、ｑ）}を、入力信号値ｘ_{４Ｂ−（ｐ、ｑ）}、伸長係数α及び出力信号値Ｘ_{２Ｂ−（ｐ、ｑ）}に基づき求める。信号処理部２０は、第（ｐ、ｑ）番目の画素４８の画素４８Ｂにおける信号値Ｘ_{１Ｂ−（ｐ、ｑ）}、信号値Ｘ_{３Ｂ−（ｐ、ｑ）}及び信号値Ｘ_{４Ｂ−（ｐ、ｑ）}を、上記の式（１）〜（３）に基づいて求める。

（第５工程）
その後、信号処理部２０は、間引き処理を行う。より詳しくは、信号処理部２０は、各画素が有さない副画素を除いた副画素の出力信号を選択して、間引き後出力信号を生成する。具体的には、信号処理部２０は、第（ｐ、ｑ）番目の画素４８の画素４８Ａの、第４副画素４９Ｒの出力信号Ｘ_{４Ａ−（ｐ、ｑ）}を間引き、第１副画素４９Ｂの信号値Ｘ_{１Ａ−（ｐ、ｑ）}、第２副画素４９ＷのＸ_{２Ａ−（ｐ、ｑ）}、第３副画素４９ＧのＸ_{３Ａ−（ｐ、ｑ）}のみを有する間引き後出力信号を生成する。また、信号処理部２０は、第（ｐ、ｑ）番目の画素４８の画素４８Ｂの、第３副画素４９Ｇの出力信号Ｘ_{３Ｂ−（ｐ、ｑ）}を間引き、第１副画素４９Ｂの信号値Ｘ_{１Ｂ−（ｐ、ｑ）}、第２副画素４９ＷのＸ_{２Ｂ−（ｐ、ｑ）}、第４副画素４９ＲのＸ_{４Ｂ−（ｐ、ｑ）}のみを有する間引き後出力信号を生成する。

（表示画像例）
次に、画像表示パネル４０に画像を表示させた場合の表示画像について説明する。最初に、第１副画素４９Ｂと第３副画素４９Ｇと第４副画素４９Ｒのみを有する画像表示パネル４０Ｘによる画像表示について説明する。言い換えれば、画像表示パネル４０Ｘは、実施形態１に係る画像表示装置３０とは異なり、ＲＧＢ３色を有する画素４８Ｘのみで構成されている。

図８は、ＲＧＢ３色を有する画素のみで構成された画像表示パネルの画像表示例を示した模式図である。図８に示すように、画像表示パネル４０Ｘは、第１副画素４９Ｂと第３副画素４９Ｇと第４副画素４９Ｒを有する画素４８Ｘのみで構成されている。画素４８Ｘは、第４副画素４９Ｒ、第３副画素４９Ｇ、第１副画素４９Ｂが、Ｘ方向に沿ってこの順番でストライプ状に配置されている。画像表示パネル４０Ｘにおいて、第１副画素４９Ｂ、第３副画素４９Ｇ及び第４副画素４９Ｒの領域は、画素表示領域５０Ｘと一致する。すなわち、画素４８Ｘの領域は、画素表示領域５０Ｘと一致する。なお、画素表示領域５０Ｘは、実施形態１に係る画素表示領域５０Ｓと同じ形状である。

図８は、制御装置１１が画素配列としての１行目及び２行目に延在するＸ方向に沿った緑色の直線を表示させるように入力信号を出力した場合において、画像表示パネル４０Ｘが、入力信号に基づき画像を表示した場合を示している。図８に示すように、画像表示パネル４０Ｘは、第（ｐ、ｑ）番目の画素４８（ただし、１≦ｐ≦Ｐ、１≦ｑ≦Ｑ）を画素_{（ｐ，ｑ）}と記載した場合、画素４８_{（１，１）}、画素４８_{（１，２）}、画素４８_{（１，３）}、画素４８_{（１，４）}、画素４８_{（２，１）}、画素４８_{（２，２）}、画素４８_{（２，３）}及び画素４８_{（２，４）}の第３副画素４９Ｇが点灯している。画像表示パネル４０Ｘは、全ての画素に第３副画素４９Ｇを有し、１行目及び２行目の画素４８Ｘにおける第３副画素４９Ｇを点灯させるため、入力信号に従った、１行目及び２行目に延在するＸ方向に沿った緑色の直線を表示している。

次に、比較例に係る画像表示パネル４０Ｙが、同様に画素配列としての１行目及び２行目に延在するＸ方向に沿った緑色の直線を表示させるような入力信号に基づき、画像を表示した場合について説明する。図９は、比較例に係る画像表示パネルの画像表示例を示した図である。図９に示すように、比較例に係る画像表示パネル４０Ｙは、実施形態１に係る画像表示パネル４０と同様に、第１副画素４９Ｂと第２副画素４９Ｗと第３副画素４９Ｇと第４副画素４９Ｒとを有する。画像表示パネル４０Ｙは、第２副画素４９Ｗを有することにより、画像表示パネル４０Ｘよりも画像を明るくすることができる場合がある。

図９に示すように、画像表示パネル４０Ｙは、画素４８Ｌと画素４８ＭとがＸ方向及びＹ方向に、交互に配置されている。画素４８Ｌは、第１副画素４９ＬＢと第３副画素４９ＬＧと第２副画素４９ＬＷとが、Ｘ方向に沿ってこの順でストライプ状に配置されている。また、画素４８Ｍは、第１副画素４９ＭＢと第４副画素４９ＭＲと第２副画素４９ＭＷとが、Ｘ方向に沿ってこの順でストライプ状に配置されている。すなわち、画像表示パネル４０Ｙは、実施形態１に係る画像表示パネル４０と同様に、第３副画素４９Ｇを有さない画素と第４副画素４９Ｒを有さない画素とが、交互に配置されている。画像表示パネル４０Ｙにおいて、画素４８Ｌの領域は、画素表示領域５０Ｌと一致し、画素４８Ｍの領域は、画素表示領域５０Ｍと一致する。

図９は、制御装置１１が１行目及び２行目に延在するＸ方向に沿った緑色の直線を表示させるように入力信号を出力した場合において、画像表示パネル４０Ｙが、入力信号に基づき画像を表示した場合を示している。図９に示すように、画像表示パネル４０Ｙは、画素４８Ｌ_{（１，１）}、画素４８Ｌ_{（２，２）}、画素４８Ｌ_{（１，３）}及び画素４８Ｌ_{（２，４）}の第３副画素４９Ｇが点灯している。画像表示パネル４０Ｙは、第３副画素４９Ｇを有する画素４８Ｌと第３副画素４９Ｇを有さない画素４８Ｍとが、Ｘ方向及びＹ方向に交互に配置されている。従って、第１行及び第２行の画素４８Ｌのみが点灯して、第１行及び第２行の画素４８Ｍは点灯していない。そのため、画像表示パネル４０Ｙは、入力信号が表示させようとする直線とは異なり、ギザギザ形状である線分がＸ方向に延在する線分が表示される。このように、画像表示パネル４０Ｙのように、第３副画素４９Ｇを有さない画素と第４副画素４９Ｒを有さない画素とが交互に配置される場合、画像が劣化する場合がある。

次に、実施形態１に係る画像表示パネル４０が、同様に画素配列としての１行目及び２行目に延在するＸ方向に沿った緑色の直線を表示させるような入力信号に基づき、画像を表示した場合について説明する。図１０は、実施形態１に係る画像表示パネルの画像表示例を示した図である。図１０は、制御装置１１が画素配列としての１行目及び２行目に延在するＸ方向に沿った緑色の直線を表示させるように入力信号を出力した場合において、画像表示パネル４０が、入力信号に基づき画像を表示した場合を示している。

図１０に示すように、画像表示パネル４０は、画素４８Ｓ_{（１，１）}、画素４８Ｔ_{（２，２）}、画素４８Ｓ_{（１，３）}及び画素４８Ｔ_{（２，４）}の第３副画素４９Ｇが点灯している。画像表示パネル４０は、第３副画素４９Ｇを有する画素４８Ｌと第３副画素４９Ｇを有さない画素４８Ｍとが、Ｘ方向及びＹ方向に交互に配置されているため、点灯する画素４８の配置は、比較例に係る画像表示パネル４０と同じである。

しかし、画像表示パネル４０は、第３副画素４９Ｇが、Ｙ方向に対向する画素表示領域５０まで延在している。言い換えれば、第３副画素４９Ｇは、Ｘ方向に沿って第４副画素４９Ｒと重畳している。そのため、第３副画素４９Ｇ同士も、Ｘ方向に沿って重畳している。より詳しくは、画素４８Ｓ_{（１，１）}、画素４８Ｔ_{（２，２）}、画素４８Ｓ_{（１，３）}及び画素４８Ｔ_{（２，４）}の第３副画素４９Ｇは、副画素４９の配列において同じ行である第２行にある。すなわち、画素４８Ｓ_{（１，１）}、画素４８Ｔ_{（２，２）}、画素４８Ｓ_{（１，３）}及び画素４８Ｔ_{（２，４）}の第３副画素４９Ｇは、それぞれ、第３副画素４９ＳＧ（２，１）、第３副画素４９ＴＧ（２，３）、第３副画素４９ＳＧ（２，５）、第３副画素４９ＴＧ（２，７）である。従って、画像表示パネル４０は、副画素４９の配列において同じ行である第３副画素４９Ｇを点灯させる。画像表示パネル４０Ｙのようなギザギザ形状の線分でなく、入力信号の指示に沿ったＸ方向に延在する直線を表示することができる。そのため、画像表示パネル４０は、画像の劣化を抑制することができる。

このように、実施形態１に係る画像表示パネル４０は、画素４８Ａの第１副画素４９Ｂ及び第２副画素４９Ｗの領域と、画素４８Ａの第３副画素４９Ｒの一部の領域と、画素４８Ｂの第４副画素４９Ｒの一部の領域とは、画素表示領域５０Ａ内に配置されている。また、画素４８Ｂの第１副画素４９Ｂ及び第２副画素４９Ｗの領域と、画素４８Ａの第３副画素４９Ｒの他の一部の領域と、画素４８Ｂの第４副画素４９Ｒの他の一部の領域とは、画素表示領域５０Ｂ内に配置されている。従って、例えば、画素４８Ａと画素４８Ｂとのいずれかに含まれていない副画素（第３副画素４９Ｇ又は第４副画素４９Ｒ）の直線を表示する場合において、画像表示パネル４０は、画像の劣化を抑制することができる。

また、画像表示パネル４０において、画素表示領域５０Ａ及び画素表示領域５０Ｂとは、同じ形状である。従って、画像表示パネル４０は、入力信号に適切に対応した画像を表示することができる。また、第３副画素４９Ｇ及び第４副画素４９Ｒは、画素表示領域５０Ａ及び画素表示領域５０Ｂの双方に配置されているため、画素表示領域５０Ａ及び画素表示領域５０Ｂの形状が同じであるため、第３副画素４９Ｇ及び第４副画素４９Ｒにより表示される画像の劣化をより好適に抑制することができる。ただし、画素表示領域５０Ａ及び画素表示領域５０Ｂとは、同じ形状でなくてもよい。

また、画像表示パネル４０において、第３副画素４９Ｇの一部の領域と他の一部の領域とは、同じ面積であり、第４副画素４９Ｒの一部の領域と他の一部の領域とは、同じ面積である。第３副画素４９Ｇの一部の領域と他の一部の領域とは、それぞれ画素表示領域５０Ａと画素表示領域５０Ｂとに位置している。従って、各画素表示領域内の第３副画素４９Ｇの面積は、同じであり、各画素表示領域内の第４副画素４９Ｒの面積は、同じである。そのため、画像表示パネル４０は、各色同士のバランスが悪くなることを、好適に抑制することができる。ただし、各画素表示領域内の第３副画素４９Ｇの面積同士は同じでなくてもよく、各画素表示領域内の第４副画素４９Ｒの面積同士は同じでないことに限られない。また、各画素表示領域内の第３副画素４９Ｇの面積と各画素表示領域内の第４副画素４９Ｒの面積とは、同じであることに限られない。

また、第１副画素４９Ｂと第２副画素４９Ｗとは、互いに同じ形状であり、第３副画素４９Ｇと第４副画素４９Ｒとは、互いに同じ形状である。従って、画像表示パネル４０は、各色同士のバランスが悪くなることを抑制することができる。ただし、第１副画素４９Ｂと、第２副画素４９Ｗと、第３副画素４９Ｇと、第４副画素４９Ｒとは、それぞれ同じ形状でなくよい。

なお、画素４８は、第１副画素４９Ｂと、第２副画素４９Ｗと、第３副画素４９Ｇと、第４副画素４９Ｒとの４つの副画素を有しているが、これに限られず、互いに異なる色を表示する５つ以上の副画素を有していてもよい。すなわち、画素４８は、ｄを４以上の整数とした場合に、互いに異なる色を表示する第１副画素から第ｄ副画素の計ｄ個の副画素を有していてもよい。この場合、画素４８Ａは、第１副画素から第ｄ−２副画素及び第ｄ−１副画素を有し、画素４８Ｂは、第１副画素から第ｄ−２副画素及び第ｄ副画素を有する。また、画素４８Ａの第１副画素から第ｄ−２副画素の配置される領域と、第ｄ−１副画素の一部と、第ｄ副画素の一部とは、画素表示領域５０Ａ内に配置される。また、画素４８Ｂの第１副画素から第ｄ−２副画素の配置される領域と、第ｄ−１副画素の他の一部と、第ｄ副画素の他の一部とは、画素表示領域５０Ｂ内に配置される。

この場合、第ｄ−１副画素の一部と前記第ｄ−１副画素の他の一部とは、同じ面積を有し、前記第ｄ副画素の一部と前記第ｄ−２副画素の他の一部とは、同じ面積を有することが好ましい。また、第１副画素から前記第ｄ−２副画素はそれぞれ同じ形状であり、前記第ｄ−１副画素と前記第ｄ副画素とは互いに同じ形状であることが好ましい。また、例えば、第１副画素から第ｄ副画素は、Ｘ方向及びＹ方向に行列状に配列していることが好ましい。また、第ｄ−１副画素と第ｄ副画素とは、互いにＸ方向に重畳しており、さらに、互いに隣接することが好ましい。また、第１副画素から第ｄ副画素は、全てが互いに異なる色を表示するものでなくてもよく、例えば、少なくとも１つの副画素が他の１つの副画素と異なる色を表示ものであればよい。この場合、例えば、画素４８は、同じ色の副画素を２つ以上有していてもよい。

（実施形態２）
次に、実施形態２について説明する。実施形態２に係る表示装置１０Ａは、信号処理部２０Ａが、入力信号の平均化処理を行う点で、実施形態１に係る表示装置１０とは異なる。実施形態２に係る表示装置１０Ａは、画像表示パネル４０Ａを含む他の構成において実施形態１に係る表示装置１０と共通するため、それらの説明を省略する。

図１１は、実施形態２に係る信号処理部２０Ａの構成を示すブロック図である。図１１に示すように、信号処理部２０Ａは、伸長処理部２３と間引き処理部２４との間に、平均化処理部２６Ａを有する。平均化処理部２６Ａは、画素４８Ａの第３副画素４９Ｇの補正出力信号値を、画素４８Ａの第３副画素４９Ｇへの入力信号値と、この画素４８Ａに隣接した画素４８Ｂの第３副画素４９Ｇへの入力信号値に基づいて求める。また、信号処理部２０Ａは、画素４８Ｂの第４副画素４９Ｒの補正出力信号値を、画素４８Ａの第４副画素４９Ｒへの入力信号値と、この画素４８Ｂに隣接した画素４８Ａの第４副画素４９Ｒへの入力信号値に基づいて求める。

より詳しくは、平均化処理部２６Ａは、伸長処理部２３が算出した第（ｐ、ｑ）番目の画素４８の画素４８Ａにおける第３副画素４９Ｇの信号値Ｘ_{３Ａ−（ｐ、ｑ）}と、第（ｐ、ｑ）番目の画素４８の画素４８Ａと隣接する画素４８の画素４８Ｂにおける第３副画素４９Ｇの信号値Ｘ_{３Ｂ−（ｐ、ｑ）}とに基づいて、第（ｐ、ｑ）番目の画素４８の画素４８Ａにおける第３副画素４９Ｇの補正出力信号ＸＡ_{３Ａ−（ｐ、ｑ）}を算出する。

また、平均化処理部２６Ａは、伸長処理部２３が算出した第（ｐ、ｑ）番目の画素４８の画素４８Ｂにおける第４副画素４９Ｒの信号値Ｘ_{４Ｂ−（ｐ、ｑ）}と、第（ｐ、ｑ）番目の画素４８の画素４８Ｂと隣接する画素４８の画素４８Ａにおける第４副画素４９Ｒの信号値Ｘ_{４Ａ−（ｐ、ｑ）}とに基づいて、第（ｐ、ｑ）番目の画素４８の画素４８Ｂにおける第４副画素４９Ｒの補正出力信号ＸＡ_{４Ｂ−（ｐ、ｑ）}を算出する。

本実施形態において、平均化処理部２６Ａは、画素４８Ａの平均化処理を行う相手として、Ｙ方向において前行側に隣接する画素４８Ｂを選択する。すなわち、平均化処理部２６Ａは、前行側に隣接する画素４８Ｂが第（ｐ−１、ｑ）番目の画素４８の画素４８Ｂである場合は、第（ｐ−１、ｑ）番目の画素４８の画素４８Ｂと平均化処理を行う。また、平均化処理部２６Ａは、前行側に隣接する画素４８Ｂが第（ｐ、ｑ）番目の画素４８の画素４８Ｂである場合は、第（ｐ、ｑ）番目の画素４８の画素４８Ｂと平均化処理を行う。ただし、平均化処理部２６Ａは、第（ｐ、ｑ）番目の画素４８の画素４８Ａと隣接する画素４８Ｂとして、Ｙ方向に隣接するＸ方向とＹ方向とのいずれに隣接している画素４８Ｂを選択してもよい。

同様に、平均化処理部２６Ａは、画素４８Ｂの平均化処理する相手として、Ｙ方向において前行側に隣接する画素４８Ａを選択する。すなわち、平均化処理部２６Ａは、前行側に隣接する画素が第（ｐ−１、ｑ）番目の画素４８の画素４８Ａである場合は、第（ｐ−１、ｑ）番目の画素４８の画素４８Ａと平均化処理を行う。また、平均化処理部２６Ａは、前行側に隣接する画素が第（ｐ、ｑ）番目の画素４８の画素４８Ａである場合は、第（ｐ、ｑ）番目の画素４８の画素４８Ａと平均化処理を行う。ただし、平均化処理部２６Ａは、第（ｐ、ｑ）番目の画素４８の画素４８Ｂと隣接する画素４８Ａとして、Ｘ方向とＹ方向とのいずれに隣接している画素４８Ａを選択してもよい。

より具体的には、平均化処理部２６Ａは、次の式（１１）又は式（１２）に基づき、画素４８Ａの第３副画素４９Ｇの補正出力信号ＸＡ_{３Ａ−（ｐ、ｑ）}を算出する。平均化処理部２６Ａは、第（ｐ、ｑ）番目の画素４８の画素４８Ａと前行側に隣接する画素４８Ｂが、第（ｐ−１、ｑ）番目の画素４８の画素４８Ｂである場合は、式（１１）を使用する。また、平均化処理部２６Ａは、第（ｐ、ｑ）番目の画素４８の画素４８Ａと前行側に隣接する画素４８Ｂが、第（ｐ、ｑ）番目の画素４８の画素４８Ｂである場合は、式（１２）を使用する。

ＸＡ_{３Ａ−（ｐ、ｑ）}＝（ｆ・Ｘ_{３Ａ−（ｐ、ｑ）}＋ｇ・Ｘ_{３Ｂ−（ｐ−１、ｑ）}）／（ｆ＋ｇ）・・・（１１）
ＸＡ_{３Ａ−（ｐ、ｑ）}＝（ｆ・Ｘ_{３Ａ−（ｐ、ｑ）}＋ｇ・Ｘ_{３Ｂ−（ｐ、ｑ）}）／（ｆ＋ｇ）・・・（１２）
ここで、ｆ及びｇは所定の係数であり、実施形態１において、ｆ及びｇは、１である。ただし、ｆ及びｇは１に限られず、所定の比率で平均化処理することにより補正出力信号ＸＡ_{３Ａ−（ｐ、ｑ）}を求めるものであればよい。また、平均化処理部２６Ａによる平均化処理は、式（１１）及び式（１２）に限られず、例えば相乗平均などによって平均化処理を行ってもよい。例えば、ＸＡ_{３Ａ−（ｐ、ｑ）}は、Ｘ_{３Ａ−（ｐ、ｑ）}とＸ_{３Ｂ−（ｐ−１、ｑ）}とで値が大きい方の値以下であって、Ｘ_{３Ａ−（ｐ、ｑ）}とＸ_{３Ｂ−（ｐ−１、ｑ）}とで値が小さい方の値以上であることが好ましい。

また、平均化処理部２６Ａは、次の式（１３）又は式（１４）に基づき、画素４８Ｂの第４副画素４９Ｒの補正出力信号ＸＡ_{４Ｂ−（ｐ、ｑ）}を算出する。平均化処理部２６Ａは、第（ｐ、ｑ）番目の画素４８の画素４８Ｂと前行側に隣接する画素４８Ａが、第（ｐ−１、ｑ）番目の画素４８の画素４８Ａである場合は、式（１３）を使用する。また、平均化処理部２６Ａは、第（ｐ、ｑ）番目の画素４８の画素４８Ｂと前行側に隣接する画素４８Ａが、第（ｐ、ｑ）番目の画素４８の画素４８Ａである場合は、式（１４）を使用する。

ＸＡ_{４Ｂ−（ｐ、ｑ）}＝（ｈ・Ｘ_{４Ｂ−（ｐ、ｑ）}＋ｉ・Ｘ_{４Ａ−（ｐ−１、ｑ）}）／（ｈ＋ｉ）・・・（１３）
ＸＡ_{４Ｂ−（ｐ、ｑ）}＝（ｈ・Ｘ_{４Ｂ−（ｐ、ｑ）}＋ｉ・Ｘ_{４Ａ−（ｐ、ｑ）}）／（ｈ＋ｉ）・・・（１４）
ここで、ｈ及びｉは所定の係数であり、実施形態１において、ｈ及びｉは、１である。ただし、ｈ及びｉは１に限られず、所定の比率で平均化処理することにより補正出力信号ＸＡ_{４Ｂ−（ｐ、ｑ）}を求めるものであればよい。例えば、ｈはｆと同じ値であり、ｉはｇと同じ値であることが好ましい。また、平均化処理部２６Ａによる平均化処理は、式（１３）及び式（１４）に限られず、例えば相乗平均などによって平均化処理を行ってもよい。例えば、ＸＡ_{４Ｂ−（ｐ、ｑ）}は、Ｘ_{４Ｂ−（ｐ、ｑ）}とＸ_{４Ａ−（ｐ−１、ｑ）}とで値が大きい方の値以下であって、Ｘ_{４Ｂ−（ｐ、ｑ）}とＸ_{４Ａ−（ｐ−１、ｑ）}とで値が小さい方の値以上であることが好ましい。

次に、画像表示パネル４０Ａに画像を表示させた場合の表示画像について説明する。最初に、上述したＲＧＢ３色のみの画素で構成される画像表示パネル４０Ｘによる画像表示について説明する。図１２は、ＲＧＢ３色を有する画素のみで構成された画像表示パネルの画像表示例を示した模式図である。図１２は、制御装置１１が画素配列として１行目に延在するＸ方向に沿った緑色の直線を表示させるように入力信号を出力した場合において、画像表示パネル４０Ｘが、入力信号に基づき画像を表示した場合を示している。

図１２に示すように、画像表示パネル４０Ｘは、第（ｐ、ｑ）番目の画素４８（ただし、１≦ｐ≦Ｐ、１≦ｑ≦Ｑ）を画素_{（ｐ，ｑ）}と記載した場合、画素４８_{（１，１）}、画素４８_{（１，２）}、画素４８_{（１，３）}、画素４８_{（１，４）}の第３副画素４９Ｇが点灯している。画像表示パネル４０Ｘは、画素配列として１行目の画素４８Ｘの第３副画素４９Ｇを点灯させるため、入力信号に従った、第１の行に延在するＸ方向に沿った緑色の直線を表示している。

次に、比較例に係る画像表示パネル４０Ｙが、同様に画素配列として１行目に延在するＸ方向に沿った緑色の直線を表示させるような入力信号に基づき、画像を表示した場合について説明する。図１３は、比較例に係る画像表示パネルの画像表示例を示した図である。図１３は、制御装置１１が第１の行に延在するＸ方向に沿った緑色の直線を表示させるように入力信号を出力した場合において、画像表示パネル４０Ｙが、入力信号に基づき画像を表示した場合を示している。図１３に示すように、画像表示パネル４０Ｙは、画素４８Ｌ_{（１，１）}及び画素４８Ｌ_{（１，３）}の第３副画素４９Ｇが点灯している。画像表示パネル４０Ｙは、第３副画素４９Ｇを有する画素４８Ｌと第３副画素４９Ｇを有さない画素４８Ｍとが、Ｘ方向及びＹ方向に交互に配置されている。従って、１行目の画素４８Ｌのみが点灯して、１行目の画素４８Ｍは点灯していない。そのため、画像表示パネル４０Ｙは、１行目に延在するＸ方向に沿った緑色の直線の解像度が劣化して、画像が劣化する可能性がある。

次に、実施形態１に係る画像表示パネル４０が、同様に画素配列として１行目に延在するＸ方向に沿った緑色の直線を表示させるような入力信号に基づき、画像を表示した場合について説明する。図１４は、実施形態１に係る画像表示パネルの画像表示例を示した図である。図１４は、制御装置１１が画素配列として１行目に延在するＸ方向に沿った緑色の直線を表示させるように入力信号を出力した場合において、画像表示パネル４０が、入力信号に基づき画像を表示した場合を示している。実施形態１においては、実施形態２のように平均化処理が行われていない。

図１４に示すように、画像表示パネル４０は、画素４８Ｌ_{（１，１）}及び画素４８Ｌ_{（１，３）}の第３副画素４９Ｇが点灯している。言い換えれば、画像表示パネル４０は、第３副画素４９ＳＧ（２，１）及び第３副画素４９ＳＧ（２，５）が点灯している。すなわち、画像表示パネル４０は、例えば画素配列として１行目に延在するＸ方向に沿った緑色の直線を表示する場合においては、画像の劣化を抑制できない可能性がある。

次に、実施形態２に係る画像表示パネル４０Ａが、同様に画素配列として１行目に延在するＸ方向に沿った緑色の直線を表示させるような入力信号に基づき、画像を表示した場合について説明する。図１５は、実施形態２に係る画像表示パネルの画像表示例を示した図である。図１５は、制御装置１１が第１の行に延在するＸ方向に沿った緑色の直線を表示させるように入力信号を出力した場合において、画像表示パネル４０Ａが、入力信号に基づき画像を表示した場合を示している。

図１５に示すように、画像表示パネル４０Ａは、画素４８Ｓ_{（１，１）}、画素４８Ｔ_{（２，２）}、画素４８Ｓ_{（１，３）}及び画素４８Ｔ_{（２，４）}の第３副画素４９Ｇが点灯している。言い換えれば、画像表示パネル４０Ａは、副画素４９の配列において、第３副画素４９ＳＧ（２，１）、第３副画素４９ＴＧ（２，３）、第３副画素４９ＳＧ（２，５）、第３副画素４９ＴＧ（２，７）が点灯している。画素４８Ｔ_{（２，２）}及び画素４８Ｔ_{（２，４）}は、第３副画素４９Ｒを点灯させる入力信号が入力されていない。しかし、画素４８Ｔ_{（２，２）}は、第３副画素４９Ｒの入力信号が入力されている画素４８Ｖ_{（１，２）}と平均化処理を行っている。同様に、画素４８Ｔ_{（２，４）}は、第３副画素４９Ｒの入力信号が入力されている画素４８Ｖ_{（１，４）}と平均化処理を行っている。従って、画素４８Ｔ_{（２，２）}の第３副画素４９ＴＧ（２，３）と、画素４８Ｔ_{（２，４）}の第３副画素４９ＴＧ（２，７）とは、点灯する。なお、第３副画素４９ＳＧ（２，１）、第３副画素４９ＴＧ（２，３）、第３副画素４９ＳＧ（２，５）、第３副画素４９ＴＧ（２，７）は、１対１の相加平均に基づく平均化処理がなされている。従って、本実施形態では、平均化処理後の補正出力信号の値が、平均化処理前の出力信号の値の半分の値となっている。

このように、実施形態２に係る表示装置１０Ａは、平均化処理を行うことにより、解像度を劣化させることなく、入力信号の指示に沿ったＸ方向に延在する直線を表示することができる。すなわち、表示装置１０Ａは、画素４８Ａの第３副画素４９Ｇの補正出力信号値を、画素４８Ａの第３副画素４９Ｇへの入力信号値と、この画素４８Ａに隣接した画素４８Ｂの第３副画素４９Ｇへの入力信号値に基づいて求める。また、表示装置１０Ａは、画素４８Ｂの第４副画素４９Ｒの補正出力信号値を、画素４８Ａの第４副画素４９Ｒへの入力信号値と、この画素４８Ｂに隣接した画素４８Ａの第４副画素４９Ｒへの入力信号値に基づいて求める。従って、表示装置１０Ａは、例えば解像度を劣化させることなく第１の行に延在するＸ方向に沿った緑色の直線を表示させることができるため、画像の劣化をより好適に抑制することができる。

（実施形態３）
次に、実施形態３について説明する。実施形態３に係る表示装置１０ａは、画像表示パネル４０ａの画素配列が、実施形態１に係る表示装置１０の画像表示パネル４０と異なる。実施形態３に係る表示装置１０ａは、その他の点において、実施形態１に係る表示装置１０の構成と共通するため、これらの説明は省略する。

図１６は、実施形態３に係る画像表示パネルの画素配列を示す模式図である。図１６に示すように、画像表示パネル４０ａは、画素４８ａＳ及び画素４８ａＵを一組の画素４８ａ（画素ユニット）として、画素４８ａ（画素ユニット）が、Ｐ×Ｑ個（行方向にＰ個、列方向にＱ個）、２次元のマトリクス状に配列されている。

実施形態３においては、画素４８ａＳ、画素４８ａＵは、Ｘ方向（行方向）にそれぞれ交互に配置されている。また、画素４８ａＳ、画素４８ａＵは、Ｙ方向（列方向）に連続して配置されている。

画素４８ａＳ及び画素４８ａＳの有する副画素４９ａは、Ｘ方向及びＹ方向に沿って配列している。図１６に示すように、副画素４９ａは、Ｘ方向に沿って延在する第１行、第１行の次行に配列する第２行に沿って配列されている。また、副画素４９は、Ｙ方向に沿って延在する第１列、第１列の次列に配列する第２列、第２列の次列に配列する第３列に沿って配列されている。また、副画素４９は、第１行から第２行がＹ方向に周期的に配列しており、第１列から第３列がＸ方向に周期的に配列している。

次に、副画素が配列する行および列において、第ｓ行であって第ｔ列に配列する副画素４９を、副画素４９（ｓ，ｔ）として、画素４８ａＳ及び画素４８ａＳの有する副画素４９ａの配列について説明する。

図１６に示すように、画素４８ａＳは、第１副画素４９ａＳＢ（１，１）、第２副画素４９ａＳＷ（２，１）と、第３副画素４９ａＳＧ（１，２）とを有する。すなわち、第１副画素４９ａＳＢ（１，１）と第２副画素４９ａＳＷ（２，１）とは、同じ第１列に配列しており、Ｙ方向において隣接する。また、第１副画素４９ａＳＢ（１，１）と第３副画素４９ａＳＧ（１，２）とは、Ｘ方向において隣接する。

画素４８ａＵは、第１副画素４９ａＵＢ（１，３）、第２副画素４９ａＵＷ（２，３）と、第４副画素４９ａＵＲ（２，２）とを有する。すなわち、第１副画素４９ａＵＢ（１，３）と第２副画素４９ａＵＷ（２，３）とは、同じ第３列に配列しており、Ｙ方向において隣接する。また、第２副画素４９ａＵＷ（２，３）と第４副画素４９ａＵＲ（２，２）とは、Ｘ方向において隣接する。また、第４副画素４９ａＵＲ（２，２）と、画素４８ａＳの第３副画素４９ａＳＧ（１，２）とは、同じ第２列に配列しており、Ｙ方向に隣接する。

このように、画像表示パネル４０ａは、第３副画素４９ａＧと第４副画素４９ａＲとが、Ｙ方向に互いに隣接している。ただし、第３副画素４９ａＧと第４副画素４９ａＲとは、Ｙ方向に沿って少なくとも一部が重畳していれば、互いに隣接していなくてもよい。

このように配列する各副画素４９ａには、スイッチング素子Ｔｒを介して、Ｘ方向に延びる走査線ＳＣＬａ１、ＳＣＬａ２のうちいずれかと、Ｙ方向に延びる信号線ＤＴＬａ１、ＤＴＬａ２、ＤＴＬａ３のうちいずれかとが接続されている。

図１６に示すように、走査線ＳＣＬａ１は、画素４８ａＳの第１副画素４９ＳＢ（１，１）及び第３副画素４９ａＳＧ（１，２）と、画素４８ａＵの第１副画素４９ＵＢ（１，３）とが接続されている。また、走査線ＳＣＬａ２は、画素４８ａＳの第２副画素４９ａＳＷ（２，１）と、画素４８ａＵの第４副画素４９ＵＲ（２，２）及び第３副画素４９ＵＷ（２，３）とが接続されている。すなわち、実施形態３においては、２つの走査線ＳＣＬの制御により１画素を駆動可能にすることができる。

信号線ＤＴＬａ１は、画素４８ａＳの第１副画素４９ＳＢ（１，１）及び第２副画素４９ａＳＷ（２，１）に接続されている。信号線ＤＴＬａ２は、画素４８ａＳの第３副画素４９ＳＧ（１，２）と、画素４８ａＵの第４副画素４９ａＵＲ（２，２）とに接続されている。信号線ＤＴＬａ３は、画素４８ａＵの第１副画素４９ａＵＢ（１，３）及び第２副画素４９ａＵＷ（２，３）に接続されている。

図１６に示すように、画素表示領域５０ａＳと、画素表示領域５０ａＵとは、Ｘ方向に互いに隣接している。画素４８ａＳの第１副画素４９ａＳＢ（１，１）及び第２副画素４９ａＳＷ（２，１）が配置される領域と、画素４８ａＳの第３副画素４９ａＳＧ（１，２）をＸ方向に２つに区分した領域の第１列側の領域と、画素４８ａＵの第４副画素４９ａＵＲ（２，２）をＸ方向に２つに区分した領域の第１列側の領域とは、画素表示領域５０ａＳに配置されている。また、画素４８ａＵの第１副画素４９ａＵＢ（１，３）及び第２副画素４９ａＵＷ（２，３）が配置される領域と、画素４８ａＳの第３副画素４９ａＳＧ（１，２）をＸ方向に２つに区分した領域の第３列側の領域と、画素４８ａＵの第４副画素４９ａＵＲ（２，２）をＸ方向に２つに区分した領域の第３列側の領域とは、画素表示領域５０ａＵに配置されている。

このように、実施形態３に係る画像表示パネル４０ａは、第３副画素４９Ｇ及び第４副画素４９ＲのＸ方向に２つに区分した領域のうち前列側の領域が、画素表示領域５０ａＳ内に配置されている。また、第３副画素４９Ｇ及び第４副画素４９ＲのＸ方向に２つに区分した領域のうち次列側の領域が、画素表示領域５０ａＵ内に配置されている。従って、実施形態３に係る画像表示パネル４０ａは、実施形態１に係る画像表示パネル４０と同様に、画像の劣化を抑制することができる。

（実施形態４）
次に、実施形態４について説明する。実施形態４に係る表示装置１０ｂは、画像表示パネル４０ｂの画素配列が、実施形態１に係る表示装置１０の画像表示パネル４０と異なる。実施形態４に係る表示装置１０ｂは、その他の点において、実施形態１に係る表示装置１０の構成と共通するため、これらの説明は省略する。

図１７は、実施形態４に係る画像表示パネルの画素配列を示す模式図である。画像表示パネル４０ｂは、画素４８ｂＳ及び画素４８ｂＵを一組の画素４８ｂ（画素ユニット）として、画素４８ｂ（画素ユニット）が、Ｐ×Ｑ個（行方向にＰ個、列方向にＱ個）、２次元のマトリクス状に配列されている。

実施形態４においては、画素４８ｂＳ、画素４８ｂＵは、Ｙ方向（列方向）にそれぞれ交互に配置されている。また、画素４８ａＳ、画素４８ａＵは、Ｘ方向（行方向）に連続して配置されている。ただし、例えば、画素４８ｂＳ、画素４８ｂＵは、Ｘ方向にも交互に配置されてもよい。

図１７に示すように、画素４８ｂＳは、第１副画素４９ｂＳＢ、第２副画素４９ｂＳＷと、第３副画素４９ｂＳＧとを有する。画素４８ｂＳは、第１副画素４９ｂＳＢと第３副画素４９ｂＳＧと第２副画素４９ｂＳＷとが、Ｘ方向に沿ってこの順でストライプ状に配列している。そして、画素４８ｂＳは、第３副画素４９ｂＳＧが、他の副画素よりもＹ方向に延在している。また、画素４８ｂＳは、第３副画素４９ｂＳＧと第２副画素４９ｂＳＷとの間に副画素が存在しない空間部５５ｂＳが設けられており、第３副画素４９ｂＳＧと第２副画素４９ｂＳＷとは、Ｘ方向に沿って隣接していない。

より詳しくは、第１副画素４９ｂＳＢは、画素４８ｂＳのＸ方向に沿った一方の端部に配置されている。第１副画素４９ｂＳＢは、Ｙ方向に沿った画素４８ｂＵ側と反対側の端部である一方の端部６２ｂＳから、他方の端部６３ｂＳまで延在している。また、第１副画素４９ｂＳＢは、矩形状となっている。

第２副画素４９ｂＳＷは、画素４８ｂＳのＸ方向に沿った他方の端部に配置されている。第２副画素４９ｂＳＷは、Ｙ方向に沿った画素４８ｂＵ側と反対側の端部である一方の端部６４ｂＳから、他方の端部６５ｂＳまで延在している。第２副画素４９ｂＳＷの一方の端部６４ｂＳは、第１副画素４９ｂＳＢの一方の端部６２ｂＳと、Ｙ方向において同じ位置となっている。また、第２副画素４９ｂＳＷの他方の端部６５ｂＳは、第１副画素４９ｂＳＢの他方の端部６３ｂＳと、Ｙ方向において同じ位置となっている。従って、第２副画素４９ｂＳＷと第１副画素４９ｂＳＢとは、Ｘ方向に沿って配列している。また、第２副画素４９ｂＳＷは、第１副画素４９ｂＳＢと同じ形状であり、矩形状となっている。

第３副画素４９ｂＳＧは、第１副画素４９ｂＳＢと第２副画素４９ｂＳＷとの間に配置されている。より詳しくは、第３副画素４９ｂＳＧは、第１副画素４９ｂＳＢとＸ方向で隣接している。第３副画素４９ｂＳＧは、Ｙ方向に沿った画素４８ｂＵ側と反対側の端部である一方の端部６６ｂＳ（第３副画素の第１端部）から、他方の端部６７ｂＳ（第３副画素の第２端部）まで延在している。第３副画素４９ｂＳＧの一方の端部６６ｂＳは、第１副画素４９ｂＳＢと第２副画素４９ｂＳＷとの間にある。実施形態４において、第３副画素４９ｂＳＧの一方の端部６６ｂＳは、第１副画素４９ｂＳＢの一方の端部６２ｂＳ及び第２副画素４９ｂＳＷの一方の端部６４ｂＳとＸ方向に配列しており、Ｙ方向において同じ位置となっている。また、第３副画素４９ｂＳＧの他方の端部６７ｂＳは、第１副画素４９ｂＳＢの他方の端部６３ｂＳ及び第２副画素４９ｂＳＷの他方の端部６５ｂＳよりも、Ｙ方向において画素４８ｂＵ側に位置している。第３副画素４９ｂＳＧは、矩形状となっている。

第２副画素４９ｂＳＷと第３副画素４９ｂＳＧとの間には、副画素が存在しない空間部５５ｂＳが設けられている。すなわち、第２副画素４９ｂＳＷと第３副画素４９ｂＳＧとは、互いに隣接していない。

図１７に示すように、画素４８ｂＵは、第１副画素４９ｂＵＢ、第２副画素４９ｂＵＷと、第４副画素４９ｂＵＲとを有する。画素４８ｂＵは、第１副画素４９ｂＵＢと第４副画素４９ｂＵＲと第２副画素４９ｂＵＷとが、Ｘ方向に沿ってこの順でストライプ状に配列している。そして、画素４８ｂＵは、第４副画素４９ｂＵＲが、他の副画素よりもＹ方向に延在している。また、画素４８ｂＵは、第４副画素４９ｂＵＲと第１副画素４９ｂＵＢとの間に副画素が存在しない空間部５５ｂＵが設けられており、第４副画素４９ｂＵＲと第１副画素４９ｂＳＢとは、Ｘ方向に沿って隣接していない。

より詳しくは、第１副画素４９ｂＵＢは、画素４８ｂＵのＸ方向に沿った一方の端部に配置されている。第１副画素４９ｂＵＢは、Ｙ方向に沿った画素４８ｂＳ側と反対側の端部である一方の端部６２ｂＵから、他方の端部６３ｂＵまで延在している。また、第１副画素４９ｂＵＢは、Ｙ方向において、画素４８ｂＳの第１副画素４９ｂＳＢと隣接している。また、第１副画素４９ｂＵＢは、画素４８ｂＳの第１副画素４９ｂＳＢと同じ形状であり、矩形状となっている。

第２副画素４９ｂＵＷは、画素４８ｂＵのＸ方向に沿った他方の端部に配置されている。第２副画素４９ｂＵＷは、Ｙ方向に沿った画素４８ｂＳ側と反対側の端部である一方の端部６４ｂＵから、他方の端部６５ｂＵまで延在している。第２副画素４９ｂＵＷの一方の端部６４ｂＵは、第１副画素４９ｂＵＢの一方の端部６２ｂＵと、Ｙ方向において同じ位置となっている。また、第２副画素４９ｂＵＷの他方の端部６５ｂＵは、第１副画素４９ｂＵＢの他方の端部６３ｂＵと、Ｙ方向において同じ位置となっている。従って、第２副画素４９ｂＵＷと第１副画素４９ｂＵＢとは、Ｘ方向に沿って配列している。また、第２副画素４９ｂＳＷは、画素４８ｂＳの第２副画素４９ｂＳＷとＹ方向において隣接している。また、第２副画素４９ｂＳＷは、第１副画素４９ｂＵＢと同じ形状であり、矩形状となっている。

第４副画素４９ｂＵＲは、第１副画素４９ｂＵＢと第２副画素４９ｂＵＷとの間に配置されている。より詳しくは、第４副画素４９ｂＵＲは、第２副画素４９ｂＵＷとＸ方向で隣接している。第４副画素４９ｂＵＲは、Ｙ方向に沿った画素４８ｂＳ側と反対側の端部である一方の端部６６ｂＵ（第４副画素の第１端部）から、他方の端部６７ｂＵ（第４副画素の第２端部）まで延在している。第４副画素４９ｂＵＲの一方の端部６６ｂＵは、第１副画素４９ｂＵＢと第２副画素４９ｂＵＷとの間にある。実施形態４において、第４副画素４９ｂＵＲの一方の端部６６ｂＵは、第１副画素４９ｂＵＢの一方の端部６２ｂＵ及び第２副画素４９ｂＵＷの一方の端部６４ｂＵとＸ方向で配列しており、Ｙ方向において同じ位置となっている。また、第４副画素４９ｂＵＲの他方の端部６７ｂＵは、第１副画素４９ｂＵＢの他方の端部６３ｂＵ及び第２副画素４９ｂＵＷの他方の端部６５ｂＵよりも、Ｙ方向において画素４８ｂＳ側に位置している。

第４副画素４９ｂＵＲは、第１副画素４９ｂＵＢの他方の端部６３ｂＵ及び第２副画素４９ｂＵＷの他方の端部６５ｂＵとＹ方向において同じ位置にある中間部６８ｂＵから、他方の端部６７ｂＵまで、画素４８ｂＳの空間部５５ｂＳ内を延在している。第４副画素４９ｂＵＲは、中間部６８ｂＵから他方の端部６７ｂＵまでが、画素４８ｂＳの第２副画素４９ｂＳＷと画素４８ｂＳの第３副画素４９ｂＳＧとに、Ｘ方向で隣接している。第４副画素４９ｂＵＲの他方の端部６７ｂＵは、画素４８ｂＳの第２副画素４９ｂＳＷの一方の端部６４ｂＳと、画素４８ｂＳの第３副画素４９ｂＳＧの一方の端部６６ｂＳとＸ方向で配列しており、Ｙ方向において同じ位置に配置されている。また、第４副画素４９ｂＵＲは、第３副画素４９ｂＳＧと同じ形状であり、矩形状となっている。

第２副画素４９ｂＳＷと第４副画素４９ｂＵＲとの間には、副画素が存在しない空間部５５ｂＵが設けられている。すなわち、第２副画素４９ｂＳＷと第４副画素４９ｂＵＲとは、互いに隣接していない。

画素４８ｂＳの第３副画素４９ｂＳＧは、第１副画素４９ｂＳＢの他方の端部６３ｂＳ及び第２副画素４９ｂＳＷの他方の端部６５ｂＳとＹ方向において同じ位置にある中間部６８ｂＳから、他方の端部６７ｂＳまで、画素４８ｂＵの空間部５５ｂＵ内を延在している。第３副画素４９ｂＳＧは、中間部６８ｂＳから他方の端部６７ｂＳまでが、画素４８ｂＵの第１副画素４９ｂＵＢと画素４８ｂＵの第４副画素４９ｂＵＲとに、Ｘ方向で隣接している。第３副画素４９ｂＳＧの他方の端部６７ｂＳは、画素４８ｂＵの第１副画素４９ｂＵＢの一方の端部６２ｂＵ及び画素４８ｂＵの第４副画素４９ｂＵＲの一方の端部６６ｂＵとＸ方向で配列しており、Ｙ方向において同じ位置に配置されている。

実施形態４に係る画像表示パネル４０ｂの画素配列は、以上説明したようになっている。図１７に示すように、画素４８ｂＳの第１副画素４９ｂＳＢ及び第２副画素４９ｂＳＷの領域と、画素４８ｂＳの第３副画素４９ｂＳＧの一方の端部６６ｂＳから中間部６８ｂＳまでの領域と、画素４８ｂＵの第４副画素４９ｂＵＲの中間部６８ｂＵから他方の端部６７ｂＵまでの領域が、画素表示領域５０ｂＳ内に位置している。また、画素４８ｂＵの第１副画素４９ｂＵＢ及び第２副画素４９ｂＵＷの領域と、画素４８ｂＳの第３副画素４９ｂＳＧの中間部６８ｂＳから他方の端部６７ｂＳまでの領域と、画素４８ｂＵの第４副画素４９ｂＵＲの一方の端部６６ｂＵから中間部６８ｂＵまでの領域が、画素表示領域５０ｂＵ内に位置している。

このように、実施形態４に係る画像表示パネル４０ｂは、第３副画素４９Ｇ及び第４副画素４９Ｒの一部の領域が画素表示領域５０ｂＳ内に配置され、他の一部の領域が、画素表示領域５０ｂＵ内に配置されている。従って、実施形態４に係る画像表示パネル４０ｂは、実施形態１に係る画像表示パネル４０と同様に、画像の劣化を抑制することができる。

（実施形態５）
次に、実施形態５について説明する。実施形態５に係る表示装置１０ｃは、画像表示パネル４０ｃの画素配列において、第１副画素４９ｃＢと第２副画素４９ｃＷとが隣接している点で、実施形態４に係る表示装置１０ｂの画像表示パネル４０ｂと異なる。実施形態５に係る表示装置１０ｃは、その他の点において、実施形態４に係る表示装置１０ｂの構成と共通するため、これらの説明は省略する。

図１８は、実施形態５に係る画像表示パネルの画素配列を示す模式図である。画像表示パネル４０ｃは、画素４８ｃＳ及び画素４８ｃＵを一組の画素４８ｃ（画素ユニット）として、画素４８ｃ（画素ユニット）が、Ｐ×Ｑ個（行方向にＰ個、列方向にＱ個）、２次元のマトリクス状に配列されている。

画素４８ｃＳは、第１副画素４９ｃＳＢ、第２副画素４９ｃＳＷと、第３副画素４９ｃＳＧとを有する。第１副画素４９ｃＳＢは、画素４８ｃＳのＸ方向に沿った一方の端部に配置されている。第１副画素４９ｃＳＢは、矩形の１つの頂点部分に矩形状の空間部７１ｃＢが設けられており、空間部７１ｃＢが欠けているＬ字形状となっている。

第２副画素４９ｃＳＷは、画素４８ｃＳのＸ方向に沿った他方の端部に配置されている。第２副画素４９ｃＳＷは、矩形の１つの頂点部分に矩形状の空間部７１ｃＷが設けられており、空間部７１ｃＷが欠けているＬ字形状となっている。第２副画素４９ｃＳＷと第１副画素４９ｃＳＢとは、Ｘ方向における空間部７１ｃＢ，７１ｃＷ側の辺において、互いに隣接している。

第３副画素４９ｃＳＧは、第１副画素４９ｃＳＢと第２副画素４９ｃＳＷとの間に配置されている。より詳しくは、第３副画素４９ｃＳＧは、第１副画素４９ｃＳＢの空間部７１ｃＢに配置され、一方の端部６６ｃＳから中間部６８ｃＳを経て他方の端部６７ｃＳまでＹ方向に延在している。第３副画素４９ｃＳＧの一方の端部６６ｃＳは、第１副画素４９ｃＳＢの一方の端部６２ｃＳよりも、Ｙ方向において画素４８ｃＵ側に位置している。第３副画素４９ｃＳＧは、第１副画素４９ｃＳＢと、Ｘ方向及びＹ方向において隣接している。また、第３副画素４９ｃＳＧは、矩形状となっている。

画素４８ｃＵは、第１副画素４９ｃＵＢ、第２副画素４９ｃＵＷと、第４副画素４９ｃＵＲとを有する。第１副画素４９ｃＵＢは、画素４８ｃＵのＸ方向に沿った一方の端部に配置されている。第１副画素４９ｃＵＢは、矩形の１つの頂点部分に空間部７２ｃＢが設けられており、空間部７２ｃＢが欠けているＬ字形状となっている。

第２副画素４９ｃＵＷは、画素４８ｃＵのＸ方向に沿った他方の端部に配置されている。第２副画素４９ｃＵＷは、矩形の１つの頂点部分に空間部７２ｃＷが設けられており、空間部７２ｃＷが欠けているＬ字形状となっている。第２副画素４９ｃＵＷと第１副画素４９ｃＵＢとは、Ｘ方向における空間部７２ｃＢ，７２ｃＷ側の辺において、互いに隣接している。

第４副画素４９ｃＵＲは、第１副画素４９ｃＵＢと第２副画素４９ｃＵＷとの間に配置されている。より詳しくは、第４副画素４９ｃＵＲは、第２副画素４９ｃＵＷの空間部７２ｃＢに配置され、一方の端部６６ｃＵから中間部６８ｃＵを経て他方の端部６７ｃＵまでＹ方向に延在している。第４副画素４９ｃＵＲの一方の端部６６ｃＵは、第２副画素４９ｃＵＷの一方の端部６４ｃＵよりも、Ｙ方向において画素４８ｃＳ側に位置している。第４副画素４９ｃＵＲは、第２副画素４９ｃＵＷと、Ｘ方向及びＹ方向において隣接している。また、第４副画素４９ｃＵＲは、矩形状となっている。

第４副画素４９ｃＵＲは、中間部６８ｃＵから他方の端部６７ｃＵまで、画素４８ｃＳの第２副画素４９ｃＳＷの空間部７１ｃＷ内を延在している。第４副画素４９ｃＵＲは、他方の端部６７ｃＵにおいて、画素４８ｃＳの第２副画素４９ｃＳＷとＹ方向で隣接している。また、第４副画素４９ｃＵＲは、中間部６８ｃＵから他方の端部６７ｃＵまでが、画素４８ｃＳの第２副画素４９ｃＳＷとＸ方向で隣接している。

画素４８ｃＳの第３副画素４９ｃＳＧは、中間部６８ｃＳから他方の端部６７ｃＳまで、画素４８ｃＵの第１副画素４９ｃＵＢの空間部７２ｃＢ内を延在している。第３副画素４９ｃＳＧは、他方の端部６７ｃＳにおいて、画素４８ｃＵの第１副画素４９ｃＵＢとＹ方向で隣接している。また、第３副画素４９ｃＳＧは、中間部６８ｃＳから他方の端部６７ｃＳまでが、画素４８ｃＵの第１副画素４９ｃＵＢとＸ方向で隣接している。また、第３副画素４９ｃＳＧは、画素４８ｃＵの第４副画素４９ｃＵＲとＸ方向で隣接している。

実施形態５に係る画像表示パネル４０ｃの画素配列は、以上説明したようになっている。図１８に示すように、画素４８ｃＳの第１副画素４９ｃＳＢ及び第２副画素４９ｃＳＷの領域と、画素４８ｃＳの第３副画素４９ｃＳＧの一方の端部６６ｃＳから中間部６８ｃＳまでの領域と、画素４８ｃＵの第４副画素４９ｃＵＲの中間部６８ｃＵから他方の端部６７ｃＵまでの領域が、画素表示領域５０ｃＳ内に位置している。また、画素４８ｃＵの第１副画素４９ｃＵＢ及び第２副画素４９ｃＵＷの領域と、画素４８ｃＳの第３副画素４９ｃＳＧの中間部６８ｃＳから他方の端部６７ｃＳまでの領域と、画素４８ｃＵの第４副画素４９ｃＵＲの一方の端部６６ｃＵから中間部６８ｃＵまでの領域が、画素表示領域５０ｃＵ内に位置している。

このように、実施形態５に係る画像表示パネル４０ｃは、第３副画素４９Ｇ及び第４副画素４９Ｒの一部の領域が画素表示領域５０ｃＳ内に配置され、他の一部の領域が、画素表示領域５０ｃＵ内に配置されている。従って、実施形態５に係る画像表示パネル４０ｃは、実施形態１に係る画像表示パネル４０と同様に、画像の劣化を抑制することができる。

（実施形態６）
次に、実施形態６について説明する。実施形態６に係る表示装置１０ｄは、画像表示パネル４０ｄの画素配列において、各副画素の形状が、実施形態５に係る表示装置１０ｃの画像表示パネル４０ｃと異なる。実施形態６に係る表示装置１０ｄは、その他の点において、実施形態５に係る表示装置１０ｃの構成と共通するため、これらの説明は省略する。

図１９は、実施形態６に係る画像表示パネルの画素配列を示す模式図である。図１９に示すように、画素４８ｄＳは、第１副画素４９ｄＳＢ、第２副画素４９ｄＳＷと、第３副画素４９ｄＳＧとを有する。第１副画素４９ｄＳＢの空間部７１ｄＢは、三角形状となっている。また、第２副画素４９ｄＳＷの空間部７１ｄＷも、三角形状となっている。第３副画素４９ｄＳＧは、一方の端部６６ｄＳから中間部６８ｄＳに向かって幅が大きくなり、中間部６８ｄＳから他方の端部６７ｄＳに向かって幅が小さくなるように、Ｙ軸方向に延在している。第３副画素４９ｄＳＧは、三角形状となっている。

画素４８ｄＵは、第１副画素４９ｄＵＢ、第２副画素４９ｄＵＷと、第４副画素４９ｄＵＲとを有する。第１副画素４９ｄＵＢの空間部７２ｄＢは、三角形状となっている。また、第２副画素４９ｄＵＷの空間部７２ｄＷも、三角形状となっている。第４副画素４９ｄＵＲは、一方の端部６６ｄＵから中間部６８ｄＵに向かって幅が大きくなり、中間部６８ｄＵから他方の端部６７ｄＵに向かって幅が小さくなるように、Ｙ軸方向に延在している。第４副画素４９ｄＵＲは、三角形状となっている。

図１９に示すように、実施形態６に係る画像表示パネル４０ｄは、第３副画素４９Ｇ及び第４副画素４９Ｒの一部の領域が画素表示領域５０ｄＳ内に配置され、他の一部の領域が、画素表示領域５０ｄＵ内に配置されている。従って、実施形態６に係る画像表示パネル４０ｃは、実施形態１に係る画像表示パネル４０と同様に、画像の劣化を抑制することができる。

実施形態４から実施形態６に示したように、画像表示パネル４０は、画素のＸ方向における両端部に第１副画素４９Ｂ及び第２副画素４９Ｗが配置される画素配列の場合、第３副画素４９Ｇ及び第４副画素４９Ｒの一部の領域が画素表示領域５０Ｓ内に配置され、他の一部の領域が、画素表示領域５０Ｕ内に配置されていれば、各副画素４９の形状は任意である。実施形態４から実施形態６に示した各副画素の形状は、一例である。

（実施形態７）
次に、実施形態７について説明する。実施形態７に係る表示装置１０ｅは、画像表示パネル４０ｅの画素配列において、各副画素のＸ方向における配列がＹ方向に傾斜している点で、実施形態１に係る表示装置１０の画像表示パネル４０と異なる。実施形態７に係る表示装置１０ｅは、その他の点において、実施形態１に係る表示装置１０の構成と共通するため、これらの説明は省略する。

図２０は、実施形態７に係る画像表示パネルの画素配列を示す模式図である。図２０に示すように、画素４８ｅＡ、画素４８ｅＢは、Ｙ方向（列方向）にそれぞれ交互に配置されている。また、画素４８ｅＡ、画素４８ｅＢは、Ｘ方向（行方向）にそれぞれ交互に配置されている。ただし、Ｘ方向の配列は、Ｙ方向に傾斜している。

画素４８ｅＡは、より詳しくは、図２０に示すように、画素４８ｅＳと画素４８ｅＴとを有する。また、画素４８ｅＢは、画素４８ｅＵと画素４８ｅＶとを有する。画素４８ｅＳは、画素４８ｅＵとＹ方向に隣接しており、かつ、画素４８ｅＶとＸ方向に隣接している。画素４８ｅＴは、画素４８ｅＵとＸ方向に隣接しており、かつ、画素４８ｅＶとＹ方向に隣接している。

画素４８ｅＳは、第１副画素４９ｅＳＢと、第２副画素４９ｅＳＷと、第３副画素４９ｅＳＧとを有する。画素４８ｅＴは、第１副画素４９ｅＴＢと、第２副画素４９ｅＴＷと、第３副画素４９ｅＴＧとを有する。また、画素４８ｅＵは、第１副画素４９ｅＵＢと、第２副画素４９ｅＵＷと、第４副画素４９ｅＵＲとを有する。また、画素４８ｅＶは、第１副画素４９ｅＶＢと、第２副画素４９ｅＶＷと、第４副画素４９ｅＶＲとを有する。

ここで、副画素４９ｅは、Ｙ方向に沿って配列している。図２０に示すように、副画素４９は、Ｙ方向に沿って延在する第１列、第１列の次列に配列する第２列、第２列の次列に配列する第３列、第３列の次列に配列する第４列、に沿って配列されている。また、図２０に示すように、副画素４９ｅは、Ｘ方向にも配列しているが、その配列はＹ方向に傾斜している。より詳しくは、第１列と第２列との副画素４９ｅは、Ｘ方向に配列している。また、第３列と第４列との副画素４９ｅは、Ｘ方向に配列している。しかし、第２列と第３列との副画素４９ｅは、Ｙ方向に沿って傾斜して配列している。例えば、図２０に示すように、画素４８ｅＳは、第２列に配列している第２副画素４９ｅＳＷ（１，２）を有する。第２副画素４９ｅＳＷ（１，２）は、Ｙ方向に沿って２つに区分した領域の画素４８ｅＵの反対側の領域において、第３列に配列している第３副画素４９ｅＧ（１，３）をＹ方向に沿って２つに区分した領域の画素４８ｅＴ側の領域と、Ｘ方向において隣接している。そして、第３副画素４９ｅＧ（１，３）は、第４列に配列している画素４８ｅＶの第４副画素４９ｅＶＲ（１，４）とＸ方向に沿って配列している。すなわち、第２列の副画素４９ｅは、第３列の副画素４９ｅと、Ｘ方向に配列しているが、Ｙ方向に沿って図２０中の上側（画素４８ｅＳ）に傾斜して配列している。そのため、以下の説明では、第１副画素４９ｅＳＢ（１，１）、第２副画素４９ｅＳＷ（１，２）、第３副画素４９ｅＧ（１，３）及び第４副画素４９ｅＶＲ（１，４）のＸ方向に傾斜した配列である配列Ｘ１を、第１行と記載する。そして、第１行の次行であって、第１行の副画素４９ｅとＹ方向において図２０中の下側（画素４８ｅＵ側）に隣接する副画素のＸ方向に傾斜した配列を第２行とする。同様に、第２行の次行を第３行し、第３行の次行を第４行とする。

なお、第２列の副画素４９ｅは、同じ行の副画素４９ｅと一部が隣接するが、次行の副画素４９ｅとも他の一部が隣接する。例えば、第１副画素４９ｅＳＢ（１，１）は、第２行であって第３列の第１副画素４９ｅＶＢ（２，３）とも隣接している。次に、各副画素４９ｅの配列についてより詳しく説明する。

図２０に示すように、画素４８ｅＳは、第１副画素４９ｅＳＢ（１，１）、第２副画素４９ｅＳＷ（１，２）と、第３副画素４９ｅＳＧ（２，１）とを有する。画素４８ｅＵは、第１副画素４９ｅＵＢ（３，１）、第２副画素４９ｅＵＷ（３，２）と、第４副画素４９ｅＵＲ（２，２）とを有する。画素４８ｅＶは、第１副画素４９ｅＶＢ（２，３）、第２副画素４９ｅＶＷ（２，４）と、第４副画素４９ｅＶＲ（１，４）とを有する。画素４８ｅＴは、第１副画素４９ｅＴＢ（３，３）、第２副画素４９ｅＴＷ（３，４）と、第３副画素４９ｅＴＧ（４，３）とを有する。

画素４８ｅＳの第２副画素４９ｅＳＷ（１，２）は、Ｙ方向に区分された２つの領域の第２行側の領域において、画素４８ｅＶの第１副画素４９ｅＶＢ（２，３）のＹ方向に区分された２つの領域の第１行側の領域と隣接している。

画素４８ｅＶの第１副画素４９ｅＶＢ（２，３）は、Ｙ方向に区分された２つの領域の第３行側の領域において、画素４８ｅＵの第４副画素４９ｅＵＲ（２，２）のＹ方向に区分された２つの領域の第１行側の領域と隣接している。

画素４８ｅＵの第４副画素４９ｅＵＲ（２，２）は、Ｙ方向に区分された２つの領域の第３行側の領域において、画素４８ｅＴの第１副画素４９ｅＴＢ（３，３）のＹ方向に区分された２つの領域の第２行側の領域と隣接している。

画素４８ｅＴの第１副画素４９ｅＴＢ（３，３）は、Ｙ方向に区分された２つの領域の第４行側の領域において、画素４８ｅＵの第２副画素４９ｅＵＷ（３，２）のＹ方向に区分された２つの領域の第２行側の領域と隣接している。

画素４８ｅＵの第２副画素４９ｅＵＷ（３，２）は、Ｙ方向に区分された２つの領域の第４行側の領域において、画素４８ｅＴの第３副画素４９ｅＴＧ（４，３）のＹ方向に区分された２つの領域の第３行側の領域と隣接している。

図２０に示すように、画素４８ｅＳの第１副画素４９ｅＳＢ（１，１）及び第２副画素４９ｅＳＷ（１，２）が配置される領域と、画素４８ｅＳの第３副画素４９ｅＳＧ（２，１）をＹ方向に２つに区分した領域の第１行側の領域と、画素４８ｅＵの第４副画素４９ｅＵＲ（２，２）をＹ方向に２つに区分した領域の第１の行側の領域とは、画素表示領域５０ｅＳに配置されている。

画素４８ｅＴの第１副画素４９ｅＴＢ（３，３）及び第２副画素４９ｅＴＷ（３，４）が配置される領域と、画素４８ｅＴの第３副画素４９ｅＴＧ（４，３）をＹ方向に２つに区分した領域の第３行側の領域と、第４副画素４９ｅＲ（４，４）をＹ方向に２つに区分した領域の第３行側の領域とは、画素表示領域５０ｅＴに配置されている。

画素４８ｅＵの第１副画素４９ｅＵＢ（３，１）及び第２副画素４９ｅＵＷ（３，２）が配置される領域と、画素４８ｅＳの第３副画素４９ｅＳＧ（２，１）をＹ方向に２つに区分した領域の第３行側の領域と、画素４８ｅＵの第４副画素４９ｅＵＲ（２，２）をＹ方向に２つに区分した領域の第３行側の領域とは、画素表示領域５０ｅＵに配置されている。

画素４８ｅＶの第１副画素４９ｅＶＢ（２，３）及び第２副画素４９ｅＶＷ（２，４）が配置される領域と、第３副画素４９ｅＧ（１，３）をＹ方向に２つに区分した領域の第２行側の領域と、画素４８ｅＶの第４副画素４９ｅＶＲ（１，４）をＹ方向に２つに区分した領域の第２行側の領域とは、画素表示領域５０ｅＶに配置されている。

このように、実施形態７に係る画像表示パネル４０ｅにおいても、第３副画素４９ｅＧ及び第４副画素４９ｅＲの一部の領域が画素表示領域５０ｅＡ内に配置され、他の一部の領域が、画素表示領域５０ｅＢ内に配置されている。従って、実施形態７に係る画像表示パネル４０ｃのように、副画素の配列が傾斜している場合においても、実施形態１に係る画像表示パネル４０と同様に、画像の劣化を抑制することができる。なお、副画素の配列の傾斜は、実施形態７に示したものに限られず、第３副画素４９ｅＧ及び第４副画素４９ｅＲの一部の領域が画素表示領域５０ｅＡ内に配置され、他の一部の領域が、画素表示領域５０ｅＢ内に配置されるものであれば、傾斜の度合いは任意である。

（実施形態８）
次に、実施形態８について説明する。実施形態８に係る表示装置１０ｆは、画像表示パネル４０ｅの第１副画素４９ｆＢ及び第２副画素ｆＷの配列が、実施形態３に係る画像表示パネル４０ａと異なる。実施形態８に係る表示装置１０ｇは、その他の点において、実施形態３に係る表示装置１０ａの構成と共通するため、これらの説明は省略する。

図２１は、実施形態８に係る画像表示パネルの画素配列を示す模式図である。図２１に示すように、実施形態８に係る画像表示パネル４０ｆは、画素４８ｆＳ及び画素４８ｆＵを有する。画素４８ｆＳは、第１副画素４９ｆＳＢ、第２副画素４９ｆＳＷと、第３副画素４９ｆＳＧとを有する。画素４８ｆＵは、第１副画素４９ｆＵＢ、第２副画素４９ｆＵＷと、第４副画素４９ｆＵＲとを有する。

画素４８ｆＳは、第１副画素４９ｆＳＢと第２副画素４９ｆＳＷと第３副画素４９ｆＳＧとが、Ｘ方向に沿ってこの順で設けられている。言い換えれば、画素４８ｆＳは、第１副画素４９ｆＳＢが第１列に設けられ、第２副画素４９ｆＳＷが第２列に設けられ、第３副画素４９ｆＳＧが第３列に設けられている。より詳しくは、第１副画素４９ｆＳＢと第２副画素４９ｆＳＷとは、ストライプ状に互いに隣接して設けられている。

第３副画素４９ｆＳＧは、第２副画素４９ｆＳＷをＹ方向に沿って２つに区分した領域の一方の領域（図中の上側）とＸ方向に隣接して設けられる。すなわち、第３副画素４９ｆＳＧは、第１副画素４９ｆＳＢ及び第２副画素４９ｆＳＷよりも、Ｙ方向における長さが小さい。また、第３副画素４９ｆＳＧのＸ方向における長さＬＥ１は、第１副画素４９ｆＳＢ及び第２副画素４９ｆＳＷのＸ方向における長さよりも大きい。また、第３副画素４９ｆＳＧのＸ方向における長さＬＥ１は、第１副画素４９ｆＳＢと第２副画素４９ｆＳＷとを合わせたＸ方向における長さＬＥ２と同じ長さである。ただし、第１副画素４９ｆＳＢ、第２副画素４９ｆＳＷ、第３副画素４９ｆＳＧのＸ方向における長さは、これに限られず任意である。

画素４８ｆＵは、第４副画素４９ｆＵＲと第１副画素４９ｆＵＢと第２副画素４９ｆＵＷとが、Ｘ方向に沿ってこの順で設けられている。言い換えれば、画素４８ｆＵは、第４副画素４９ｆＵＲが第３列に設けられ、第１副画素４９ｆＵＢが第４列に設けられ、第２副画素４９ｆＵＷが第５列に設けられる。より詳しくは、第１副画素４９ｆＵＢと第２副画素４９ｆＵＷとは、ストライプ状に互いに隣接して設けられている。

第４副画素４９ｆＵＲは、第１副画素４９ｆＵＢをＹ方向に沿って２つに区分した領域の一方の領域（図中の下側）とＸ方向に隣接して設けられる。すなわち、第４副画素４９ｆＵＲは、第１副画素４９ｆＵＢ及び第２副画素４９ｆＵＷよりも、Ｙ方向における長さが小さい。また、第４副画素４９ｆＵＲのＸ方向における長さは、第３副画素４９ｆＳＧのＸ方向における長さＬＥ１である。また、第４副画素４９ｆＵＲのＸ方向における長さ（第３副画素４９ｆＳＧのＸ方向における長さＬＥ１）は、第１副画素４９ｆＵＢ及び第２副画素４９ｆＵＷのＸ方向における長さよりも大きい。また、第４副画素４９ｆＵＲのＸ方向における長さ（第３副画素４９ｆＳＧのＸ方向における長さＬＥ１）は、第１副画素４９ｆＵＢ及び第２副画素４９ｆＵＷを合わせたＸ方向における長さＬＥ３と同じ長さである。ただし、第１副画素４９ｆＵＢ、第２副画素４９ｆＵＷ、第４副画素４９ｆＵＲのＸ方向における長さは、これに限られず任意である。

画素４８ｆＳの第３副画素４９ｆＳＧは、第２副画素４９ｆＳＷと反対側の端部において、画素４８ｆＵの第１副画素４９ｆＵＢをＹ方向に沿って２つに区分した領域の他方の領域（図中の上側）と、Ｘ方向に隣接する。画素４８ｆＵの第４副画素４９ｆＵＲは、第１副画素４９ｆＵＢと反対側の端部において、画素４８ｆＳの第２副画素４９ｆＳＷをＹ方向に沿って２つに区分した領域の他方の領域（図中の下側）とＸ方向に隣接して設けられる。画素４８ｆＳの第３副画素４９ｆＳＧと画素４８ｆＵの第４副画素４９ｆＵＲとは、Ｙ方向において互いに隣接する。

画素４８ｆＳの第１副画素４９ｆＳＢ及び第２副画素４９ｆＳＷが配置される領域と、画素４８ｆＳの第３副画素４９ｆＳＧをＸ方向に２つに区分した領域の第２副画素４９ｆＳＷ側の領域と、画素４８ｆＵの第４副画素４９ｆＵＲをＸ方向に２つに区分した領域の第２副画素４９ｆＳＷ側の領域とは、画素表示領域５０ｆＳに配置されている。また、画素４８ｆＵの第１副画素４９ｆＵＢ及び第２副画素４９ｆＵＷが配置される領域と、画素４８ｆＳの第３副画素４９ｆＳＧをＸ方向に２つに区分した領域の第１副画素４９ｆＵＢ側の領域と、画素４８ｆＵの第４副画素４９ｆＵＲをＸ方向に２つに区分した領域の第１副画素４９ｆＵＢ側の領域とは、画素表示領域５０ｆＵに配置されている。

このように、実施形態８に係る画像表示パネル４０ｆは、第３副画素４９ｆＧ及び第４副画素４９ｆＲの一部の領域が画素表示領域５０ｆＳ内に配置され、他の一部の領域が、画素表示領域５０ｆＵ内に配置されている。従って、実施形態８に係る画像表示パネル４０ｆは、実施形態１に係る画像表示パネル４０と同様に、画像の劣化を抑制することができる。このように、第３副画素４９ｆＧ及び第４副画素４９ｆＲの一部の領域が画素表示領域５０ｆＳ内に配置され、他の一部の領域が画素表示領域５０ｆＵ内に配置されていれば、各副画素の配列は任意に選択することができる。例えば、実施形態８に示したように、第１副画素４９ｆＢ及び第２副画素４９ｆＷは、ストライプ配列となっていてもよい。

（変形例１）
以上説明した実施形態１に係る表示装置１０は、反射型の液晶表示装置であった。ただし、以上説明した実施形態１に係る画像表示パネル４０に係る画素配列は、他の方式の画像表示装置にも適用することができる。変形例１に係る表示装置１０ｇは、透過型の液晶表示装置である。

図２２は、変形例１に係る表示装置の構成の一例を示すブロック図である。図２２に示すように、変形例１に係る表示装置１０ｇは、信号処理部２０と、画像表示パネル駆動部３０と、画像表示パネル４０ｇと、光源装置制御部６０ｇと、光源装置６１ｇとを有する。表示装置１０ｇは、信号処理部２０が表示装置１０ｇの各部に信号を送り、画像表示パネル駆動部３０が信号処理部２０からの信号に基づいて画像表示パネル４０ｇの駆動を制御し、画像表示パネル４０ｇが画像表示パネル駆動部３０からの信号に基づいて画像を表示させ、光源装置制御部６０ｇが、信号処理部２０からの信号に基づいて光源装置６１ｇの駆動を制御し、光源装置６１ｇが光源装置制御部６０ｇの信号に基づいて画像表示パネル４０ｇを背面から照明することにより、画像を表示する。

光源装置６１ｇは、画像表示パネル４０ｇの背面に配置され、光源装置制御部６０ｇの制御により画像表示パネル４０ｇに向けて光を照射することで、画像表示パネル４０ｇを照明して、画像を表示させる。光源装置６１ｇは、画像表示パネル４０ｇに光を照射し、画像表示パネル４０ｇを明るくする。

光源装置制御部６０ｇは、光源装置６１ｇから出力する光の光量等を制御する。具体的には、光源装置制御部６０ｇは、信号処理部２０ｇから出力される光源装置制御信号ＳＢＬに基づいて、光源装置６１ｇに供給する電圧等をＰＷＭ（Pulse Width Modulation）等で調整することで、画像表示パネル４０ｇを照射する光の光量（光の強度）を制御する。

表示装置１０ｇは、実施形態１に係る表示装置１０と同様の伸長処理を行って補正入力信号から伸長係数αを算出し、入力信号及び伸長係数αから、出力信号を出力する。

表示装置１０ｇにおける出力信号は、α倍伸長されている。表示装置１０ｇは、伸長されていない状態の画像の輝度と同じ画像の輝度とするために、光源装置６１ｇの輝度を、伸長係数αに基づき減少させる場合がある。具体的には、表示装置１０ｇは、光源装置６１ｇの輝度を、（１／α）倍とする。これによって、表示装置１０ｇは、光源装置６１ｇの消費電力の低減を図ることができる。信号処理部２０は、この（１／α）を光源装置制御信号ＳＢＬとして光源装置制御部６０ｇに出力する。

なお、実施形態１に係る画像表示パネルは、各画素が第３副画素４９Ｇ又は第４副画素４９Ｒを有さない、いわゆるＲＧ間引きとしている。一方、変形例１においては、画像表示パネル４０ｇは、第１副画素４９Ｂ又は第２副画素４９Ｗを有さない、いわゆるＢＷ間引きとなっている。ただし、各画素がどの副画素を有さないかは任意に選択することができる。

（変形例２）
また、実施形態１に係る画像表示パネル４０に係る画素配列は、自発光型の画像表示装置にも適用することができる。変形例２に係る表示装置１０ｈは、有機発光ダイオード（ＯＬＥＤ）を使用した自発光型の画像表示パネル４０ｈを有している。

図２３は、変形例２に係る表示装置の構成の一例を示すブロック図である。図２４は、変形例２における画像表示パネルの構造を模式的に示す断面図である。図２３に示すように、変形例２に係る表示装置１０ｈは、電源回路３３と、画像表示パネル４０ｈとを有する。電源回路３３は、電源線ＰＣＬによって後述する自発光層へ電力を供給する。

図２４に示すように、画像表示パネル４０ｈは、基板８１と、絶縁層８２、８３と、反射層８４と、下部電極８５と、自発光層８６と、上部電極８７と、絶縁層８８と、絶縁層８９と、カラーフィルタ９１Ｂ、９１Ｗ、９１Ｇ、９１Ｒと、ブラックマトリクス９２と、基板９０とを備えている。基板８１は、画像表示パネル４０ｈの各部を形成又は保持する基板である。絶縁層８２は、電極等を保護する絶縁性を有する保護膜である。絶縁層８３は、バンクと呼ばれ、各副画素４９を区画する絶縁層である。反射層８４は、自発光層８６からの光を反射する。下部電極８５と上部電極８７とは、電源回路３３から電圧が印加されることにより、自発光層８６の有する有機発光ダイオードを発光させる。カラーフィルタ９１Ｒ、９１Ｇ、９１Ｂ、９１Ｗは、それぞれ第１の色から第４の色を透過させるものである。ブラックマトリクス９２は、遮光層である。基板９０は、基板８１と共に、画像表示パネル４０ｈの各部を保持する基板である。

変形例１及び変形例２は一例であり、実施形態１に係る画像表示パネル４０に係る画素配列は、他の様々な方式の画像表示装置にも適用することができる。

（適用例）
次に、図２５及び図２６を参照して、実施形態１で説明した表示装置１０の適用例について説明する。図２５及び図２６は、実施形態１に係る表示装置を適用する電子機器の一例を示す図である。実施形態１に係る表示装置１０は、図２５に示すカーナビゲーションシステム、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、図２６に示す携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、実施形態１に係る表示装置１０は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。電子機器は、表示装置に映像信号を供給し、表示装置の動作を制御する制御装置１１（図１参照）を備える。なお、本適用例は、実施形態１に係る表示装置１０以外でも、以上説明した他の実施形態、変形例に係る表示装置にも適用できる。

図２５に示す電子機器は、実施形態１に係る表示装置１０が適用されるカーナビゲーション装置である。表示装置１０は、自動車の車内のダッシュボード３００に設置される。具体的にはダッシュボード３００の運転席３１１と助手席３１２の間に設置される。カーナビゲーション装置の表示装置１０は、ナビゲーション表示、音楽操作画面の表示、又は、映画再生表示等に利用される。

図２６に示す電子機器は、実施形態１に係る表示装置１０が適用される携帯型コンピュータ、多機能な携帯電話、音声通話可能な携帯コンピュータまたは通信可能な携帯コンピュータとして動作し、いわゆるスマートフォン、タブレット端末と呼ばれることもある、情報携帯端末である。この情報携帯端末は、例えば筐体５６２の表面に表示部５６１を有している。この表示部５６１は、実施形態１に係る表示装置１０と外部近接物体を検出可能なタッチ検出（いわゆるタッチパネル）機能とを備えている。

以上、本発明の実施形態及び変形例を説明したが、これらの実施形態等の内容によりこれらの実施形態等が限定されるものではない。また、前述した構成要素には、当業者が容易に想定できるもの、実質的に同一のもの、いわゆる均等の範囲のものが含まれる。さらに、前述した構成要素は適宜組み合わせることが可能である。さらに、前述した実施形態等の要旨を逸脱しない範囲で構成要素の種々の省略、置換又は変更を行うことができる。

１０ 表示装置
２０ 信号処理部
３０ 画像表示パネル駆動部
４０ 画像表示パネル
４８ 画素
４９Ｂ 第１副画素
４９Ｇ 第３副画素
４９Ｒ 第４副画素
４９Ｗ 第２副画素
５０ 画素表示領域

Claims (18)

1. ｄを４以上の整数としたときに、少なくとも他の１つと異なる色を表示する第１副画素から第ｄ−２副画素及び第ｄ−１副画素の計ｄ−１個の副画素を有する第１画素と、
   前記第１画素と隣接して、少なくとも他の１つと互いに異なる色を表示する前記第１副画素から第ｄ−２副画素及び第ｄ副画素の計ｄ−１個の副画素を有する第２画素と、が２次元マトリクス状に周期的に配列して画像を表示する画像表示パネルであって、
   前記画像表示パネルの画像を表示する領域は、前記画像表示パネルに入力される各入力信号が前記各入力信号の有する色情報に基づいて色を表示させようとする領域である画素表示領域毎に、２次元マトリクス状に区分されており、
   前記画素表示領域は、第１画素表示領域と、前記第１画素表示領域と隣接する第２画素表示領域とを有し、
   前記第１画素の前記第１副画素から第ｄ−２副画素と、前記第ｄ−１副画素の一部と、前記第ｄ副画素の一部とは、前記第１画素表示領域内に配置され、
   前記第２画素の前記第１副画素から第ｄ−２副画素と、前記第ｄ−１副画素の他の一部と、前記第ｄ副画素の他の一部とは、前記第２画素表示領域内に配置される、画像表示パネル。
2. 前記第１画素表示領域と前記第２画素表示領域とは、同じ形状である、請求項１に記載の画像表示パネル。
3. 前記第ｄ−１副画素の一部と前記第ｄ−１副画素の他の一部とは、同じ面積であり、前記第ｄ副画素の一部と前記第ｄ副画素の他の一部とは、同じ面積である、請求項２に記載の画像表示パネル。
4. 前記第１副画素から前記第ｄ−２副画素はそれぞれ同じ形状であり、前記第ｄ−１副画素と前記第ｄ副画素とは互いに同じ形状である、請求項３に記載の画像表示パネル。
5. 前記第１画素と前記第２画素とは、互いに列方向に隣接して周期的に配列され、
   前記第１画素と前記第２画素の有する副画素は、それぞれ互いに列方向及び前記列方向と異なる方向である行方向に配列し、
   前記第１画素の前記第ｄ−１副画素と前記第２画素の前記第ｄ副画素とは、互いに行方向に隣接する、請求項１から請求項４のいずれか１項に記載の画像表示パネル。
6. 前記ｄは４であり、
   前記第１画素は、第１色を表示する第１副画素、第２色を表示する第２副画素及び第３色を表示する第３副画素を有し、
   前記第２画素は、前記第１副画素、前記第２副画素及び第４色を表示する第４副画素を有し、
   前記第１画素の有する前記第１副画素及び第２副画素と、前記第３副画素の一部と、前記第４副画素の一部とは、前記第１画素表示領域内に配置され、
   前記第２画素の有する前記第１副画素及び第２副画素と、前記第３副画素の他の一部と、前記第４副画素の他の一部とは、前記第２画素表示領域内に配置される、請求項５に記載の画像表示パネル。
7. 前記第１画素は、前記列方向と異なる方向である行方向に延在する第１の行に、互いに前記行方向に隣接して配置される前記第１副画素及び前記第２副画素と、前記第１の行の次行に配列する第２の行に、前記第１副画素又は前記第２副画素と前記列方向に隣接して配置される第３副画素とを有し、
   前記第２画素は、前記第２の行に、前記第３副画素と前記行方向に隣接して配置される第４副画素と、前記第２の行の次行に配列する第３の行に、互いに前記行方向に隣接して配置される前記第１副画素及び前記第２副画素とを有し、
   前記第１画素の前記第１副画素及び第２副画素の配置される領域と、前記第３副画素を前記列方向に２つに区分した領域の前記第１の行側の領域と、前記第４副画素を前記列方向に２つに区分した領域の前記第１の行側の領域とは、前記第１画素表示領域に配置され、
   前記第２画素の有する前記第１副画素及び第２副画素が配置される領域と、前記第３副画素が配置される領域を前記列方向に２つに区分した領域の前記第３の行側の領域と、前記第４副画素を前記列方向に２つに区分した領域の前記第３の行側の領域とは、前記第２画素表示領域に配置される、請求項６に記載の画像表示パネル。
8. 前記第１画素表示領域は、第３画素表示領域と第４画素表示領域とを有し、前記第２画素表示領域は、第５画素表示領域と第６画素表示領域とを有し、
   前記第１画素と前記第２画素とは、互いに前記行方向にも隣接して周期的に配列され、前記第１画素は、第３画素及び第４画素を有し、前記第２画素は、第５画素及び第６画素を有し、
   前記第３画素は、前記第５画素と前記列方向に隣接し、かつ、前記第６画素と前記行方向に隣接し、前記第４画素は、前記第５画素と前記行方向に隣接し、かつ、前記第６画素と前記列方向に隣接し、
   前記第３から第６画素の有する各副画素は、前記第１の行と前記第２の行と前記第３の行とに沿って配列され、かつ、前記列方向に沿って延在する第１の列と、前記第１の列の次列に配列する第２の列と、前記第２の列の次列に配列する第３列と、前記第３の列の次列に配列する第４の列とに沿って配列され、
   第ｓの行であって第ｔの列に配置される副画素を、副画素（ｓ，ｔ）とした場合において、
   前記第３画素は、第１副画素（１，１）と、第２副画素（１，２）と、第３副画素（２，１）とを有し、
   前記第４画素は、第１副画素（３，３）と、第２副画素（３，４）と、第３副画素（２，３）とを有し、
   前記第５画素は、第１副画素（３，１）と、第２副画素（３，２）と、第４副画素（２，２）を有し、
   前記第６画素は、第１副画素（１，３）と、第２副画素（１，４）と、第４副画素（２，４）を有し、
   前記第１副画素（１，１）及び第２副画素（１，２）の領域と、前記第３副画素（２，１）の前記列方向に２つに区分された領域の前記第１の行側の領域と、前記第４副画素（２，２）の前記列方向に区分された領域の前記第１の行側の領域と、は、前記第３画素表示領域に配置され、
   前記第１副画素（３，３）及び第２副画素（３，４）の領域と、前記第３副画素（２，３）の前記列方向に２つに区分された領域の前記第３の行側の領域と、前記第４副画素（２，４）の前記列方向に区分された領域の前記第３の行側の領域と、は、前記第４画素表示領域に配置され、
   前記第１副画素（３，１）及び第２副画素（３，２）の領域と、前記第３副画素（２，１）の前記列方向に２つに区分された領域の前記第３の行側の領域と、前記第４副画素（２，２）の前記列方向に区分された領域の前記第３の行側の領域と、は、前記第５画素表示領域に配置され、
   前記第１副画素（１，３）及び第２副画素（１，４）の領域と、前記第３副画素（２，３）の前記列方向に２つに区分された領域の前記第１の行側の領域と、前記第４副画素（２，４）の前記列方向に区分された領域の前記第１の行側の領域と、は、前記第６画素表示領域に配置される、請求項７に記載の画像表示パネル。
9. 前記ｄは４であり、
   前記第１画素は、第１色を表示する第１副画素、第２色を表示する第２副画素及び第３色を表示する第３副画素を有し、
   前記第２画素は、前記第１副画素、前記第２副画素及び第４色を表示する第４副画素を有し、
   前記第１画素の有する前記第１副画素及び第２副画素と、前記第３副画素の一部と、前記第４副画素の一部とは、前記第１画素表示領域内に配置され、
   前記第２画素の有する前記第１副画素及び第２副画素と、前記第３副画素の他の一部と、前記第４副画素の他の一部とは、前記第２画素表示領域内に配置される、請求項１から４のいずれか１項に記載の画像表示パネル。
10. 前記第１画素と前記第２画素とは、互いに列方向に隣接して周期的に配列され、
    前記第１画素の前記第１副画素は、前記列方向と異なる方向である行方向の一方の端部に位置し、
    前記第１画素の前記第２副画素は、前記行方向の他方の端部に位置し、
    前記第１画素の有する前記第３副画素は、前記第１副画素と前記第２副画素との間の第３副画素の第１端部から、前記第１副画素及び前記第２副画素の前記第２画素側の端部よりも前記第２画素側に位置する第３副画素の第２端部まで、前記列方向に沿って延在し、
    前記第２画素の有する前記第１副画素は、前記行方向の一方の端部に位置し、
    前記第２画素の有する前記第２副画素は、前記行方向の他方の端部に位置し、
    前記第２画素の有する前記第４副画素は、前記第１副画素と前記第２副画素との間の第４副画素の第１端部から、前記第１副画素及び前記第２副画素の前記第１画素側の端部よりも前記第１画素側に位置する第４副画素の第２端部まで、前記列方向に沿って延在し、
    前記第１画素の有する前記第１副画素及び前記第２副画素が位置する領域と、前記第３副画素の一部の領域であって、前記第３副画素の第１端部から前記第１画素の有する第１副画素及び前記第２副画素の前記第２画素側の端部までの領域と、前記第４副画素の一部であって、前記第２画素が有する前記第１副画素及び前記第２副画素の前記第１画素側の端部から前記第４副画素の第２端部までの領域とは、前記第１画素領域に位置し、
    前記第２画素の有する前記第１副画素及び前記第２副画素が位置する領域と、前記第３副画素の一部の領域であって、前記第１画素の有する第１副画素及び前記第２副画素の前記第２画素側の端部から前記第３副画素の第２端部までの領域と、前記第４副画素の一部であって、前記第４副画素の第１端部から前記第２画素が有する前記第１副画素及び前記第２副画素の前記第１画素側の端部までの領域とは、前記第２画素領域に位置する、請求項９に記載の画像表示パネル。
11. 前記第３副画素の第１端部は、前記第１画素の有する第１副画素及び第２副画素のいずれか一方の前記第２画素側と反対側の端部と前記行方向に沿って配列し、
    前記第３副画素の第２端部は、前記第２副画素の第１副画素及び第２副画素のいずれか一方の前記第１画素側と反対側の端部と前記行方向に沿って配列し、
    前記第４副画素の第１端部は、前記第１画素の有する第１副画素及び第２副画素の他方の前記第２画素側と反対側の端部と、前記第３副画素第２端部とに、前記行方向において配列し、
    前記第４副画素の第２端部は、前記第２副画素の第１副画素及び第２副画素の他方の前記第１画素側と反対側の端部と、前記第３副画素第１端部とに、前記行方向において配列する、請求項１０に記載の画像表示パネル。
12. 前記第１画素の有する前記第１副画素と第２副画素とは、前記第１画素の有する第１副画素及び前記第２副画素の前記第２画素側と反対側の端部から、前記第３副画素第１端部まで、前記列方向に沿って、互いに前記行方向に隣接しており、
    前記第２画素の有する前記第１副画素と第２副画素とは、前記第２画素の有する第１副画素及び前記第２副画素の前記第１画素側と反対側の端部から、前記第４副画素第１端部まで、前記列方向に沿って、互いに前記行方向に隣接する、請求項１０に記載の画像表示パネル。
13. 前記第１画素表示領域は、第３画素表示領域と第４画素表示領域とを有し、前記第２画素表示領域は、第５画素表示領域と第６画素表示領域とを有し、
    前記第１画素と前記第２画素とは、行方向及び前記行方向とは異なる方向である列方向に互いに隣接して周期的に配列され、
    前記第１画素は、第３画素及び第４画素を有し、前記第２画素は、第５画素及び第６画素を有し、
    前記第３画素は、前記第５画素と前記列方向に隣接し、かつ、前記第６画素と前記行方向に隣接し、前記第４画素は、前記第５副画素と前記行方向に隣接し、かつ、前記第６副画素と前記列方向に隣接し、
    前記第３から第６画素の有する各副画素は、前記行方向に延在する第１の行と、前記第１の行の次行に配列する第２の行と、前記第２の行の次行に配列する第３の行とに沿って配列され、かつ、前記列方向に延在する第１の列と、前記第１列の次列に配列する第２の列と、前記第２の列の次列に配列する第３の列と、前記第３の列の次列に配列する第４の列とに沿って配列され、
    第ｓの行であって第ｔの列に配置される副画素を、副画素（ｓ，ｔ）とした場合において、
    前記第３画素は、第１副画素（１，１）と、第２副画素（１，２）と、第３副画素（２，１）とを有し、
    前記第５画素は、第１副画素（３，１）と、第２副画素（３，２）と、第４副画素（２，２）を有し、
    前記第６画素は、第１副画素（２，３）と、第２副画素（２，４）と、第４副画素（１，４）とを有し、前記第１副画素（２，３）が、前記第２副画素（１，２）の前記列方向の区分された２つの領域の前記第２の行側の領域と前記行方向に隣接し、
    前記第４画素は、第１副画素（３，３）と、第２副画素（３，４）と、第３副画素（４，３）とを有し、前記第１副画素（３，３）が、前記第４副画素（２，２）の前記列方向の区分された２つの領域の前記第３の行側の領域と前記行方向に隣接し、前記第３副画素（４，３）が、前記第２副画素（３，２）の前記列方向の区分された２つの領域の前記第４行側の領域と前記行方向に隣接し、
    前記第１副画素（１，１）及び前記第２副画素（１，２）の領域と、前記第３副画素（２，１）の前記列方向に区分された２つの領域のうち前記第１の行側の領域と、前記第４副画素（２，２）の前記列方向に区分された２つの領域のうち前記第１の行側の領域とは、前記第３画素表示領域に位置し、
    前記第１副画素（３，３）及び前記第２副画素（３，４）の領域と、前記第３副画素（４，３）の前記列方向に区分された２つの領域のうち前記第３の行側の領域と、第４副画素（４，４）の前記列方向に区分された２つの領域のうち前記第３行側の領域とは、前記第４画素表示領域に位置し、
    前記第１副画素（３，１）及び前記第２副画素（３，２）の領域と、前記第３副画素（２，１）の前記列方向に区分された２つ領域のうち前記第３の行側の領域と、前記第４副画素（２，２）の列方向に区分された２つの領域のうち前記第３の行側の領域とは、前記第５画素表示領域に位置し、
    前記第１副画素（２，３）の領域と、前記第２副画素（２，４）の領域と、第３副画素（１，３）の列方向に区分された２つの領域のうち前記第２の行側の領域と、前記第４副画素（１，４）の列方向に区分された２つの領域のうち前記第２の行側の領域とは、前記第６画素表示領域に位置する、請求項９に記載の画像表示パネル。
14. 前記第１画素と前記第２画素とは、互いに列方向に隣接して周期的に配列され、
    前記第１画素は、前記列方向と異なる方向である行方向に延在する第１の行に配置される前記第１副画素と、前記第１の行の次行に配列する第２の行に配置される前記第２副画素と、前記第２の行の次行に配列する第３の行であって、前記第２副画素を前記行方向に区分した２つの領域のうちの一方の領域と前記列方向に隣接して配置される第３副画素と、を有し、
    前記第２画素は、前記第３の行であって、前記第３副画素と前記行方向に隣接して配置される第４副画素と、前記第３の行の次行に配列する第４の行に配置される前記第２副画素と、前記第４の行の次行に配列する第５の行に配置される前記第１副画素と、を有し、
    前記第１画素の有する前記第１副画素及び前記第２副画素が配置される領域と、前記第３副画素及び前記第４副画素が配置される領域を前記列方向に２つに区分した領域の前記第２の行側の領域とは、前記第１画素領域に位置し、
    前記第２画素の有する前記第１副画素及び前記第２副画素が配置される領域と、前記第３副画素及び前記第４副画素が配置される領域を前記列方向に２つに区分した領域の前記第４の行側の領域とは、前記第２画素表示領域に位置する、請求項９に記載の画像表示パネル。
15. 前記第１副画素は青色を表示し、前記第２副画素は白色を表示し、前記第３副画素は緑色を表示し、前記第４副画素は赤色を表示する、請求項６から請求項１４のいずれか１項に記載の画像表示パネル。
16. 請求項１から請求項１５に記載の画像表示パネルと、前記画像表示パネルの動作を制御する制御部と、を有する画像表示装置。
17. 請求項６から請求項１５に記載の画像表示パネルと、信号処理部とを有し、
    前記画像表示パネルは、前記第１画素及び前記第２画素を有する画素ユニットが、行方向にＰ個、前記行方向とは異なる方向である列方向にＱ個の合計、Ｐ×Ｑ個、２次元マトリクス状に配列されており、
    前記信号処理部は、
    前記第１画素への第１副画素・出力信号を、前記第１画素への第１副画素・入力信号に基づき求め、前記第１画素の第１副画素へ出力し、
    前記第１画素への第２副画素・出力信号を、前記第１画素への第１副画素・入力信号、第３副画素・入力信号及び第４副画素・入力信号に基づき求め、前記第１画素の第２副画素へ出力し、
    前記第２画素への第１副画素・出力信号を、前記第２画素への第１副画素・入力信号に基づき求め、前記第２画素の第１副画素へ出力し、
    前記第２画素への第２副画素・出力信号を、前記第２画素への第１副画素・入力信号、第３副画素・入力信号及び第４副画素・入力信号に基づき求め、前記第２画素の第４副画素へ出力し、
    第（ｐ，ｑ）番目［但し、ｐ＝１，２・・・Ｐであり、ｑ＝１，２・・・，Ｑである］の第１の画素における第３副画素・出力信号を、前記第（ｐ，ｑ）番目の第１の画素における第３副画素・入力信号と、前記第（ｐ，ｑ）番目の第１の画素と隣接した第２の画素における第３副画素・入力信号と、に基づいて求め、前記第１画素の第３副画素へ出力し、
    第（ｐ，ｑ）番目［但し、ｐ＝１，２・・・Ｐであり、ｑ＝１，２・・・，Ｑである］の第２の画素における第４副画素・出力信号を、前記第（ｐ，ｑ）番目の第２の画素における第４副画素・入力信号と、前記第（ｐ，ｑ）番目の第２の画素と隣接した第１の画素における第４副画素・入力信号と、に基づいて求め、前記第２画素の第４副画素へ出力する、画像表示装置。
18. 請求項１６又は請求項１７に記載の画像表示装置と、
    前記画像表示装置に前記入力信号を供給する制御装置とを有する電子機器。

Images