KR20170024130A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20170024130A
KR20170024130A KR1020177004916A KR20177004916A KR20170024130A KR 20170024130 A KR20170024130 A KR 20170024130A KR 1020177004916 A KR1020177004916 A KR 1020177004916A KR 20177004916 A KR20177004916 A KR 20177004916A KR 20170024130 A KR20170024130 A KR 20170024130A
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
oxide semiconductor
oxide
halogen element
Prior art date
Application number
KR1020177004916A
Other languages
English (en)
Inventor
？뻬이 야마자끼
šœ뻬이 야마자끼
구니히꼬 스즈끼
마사히로 다까하시
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20170024130A publication Critical patent/KR20170024130A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

목적은, 산화물 반도체를 이용하는 안정된 전기적 특성을 갖는 반도체 장치를 제공하는 것이다. 불소 또는 염소로 대표되는 할로겐 원소에 의해, 수소 또는 수분(예를 들어 수소 원자 또는 H2O 등의 수소 원자를 함유하는 화합물) 등의 불순물을 산화물 반도체층으로부터 제거하여 산화물 반도체층 내의 불순물 농도를 저감시킨다. 산화물 반도체층과 접하여 제공되는 게이트 절연층 및/또는 절연층은 할로겐 원소를 함유하도록 형성할 수 있다. 또한, 할로겐 원소를 함유하는 가스 분위기하에서의 플라즈마 처리에 의해 산화물 반도체층에 할로겐 원소를 부착시킬 수 있다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
산화물 반도체를 포함하는 반도체 장치 및 반도체 장치를 제조하기 위한 방법에 관한 것이다.
본 명세서 중에 있어서 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리키고, 전자 광학 장치, 반도체 회로 및 전자 장치는 모두 반도체 장치에 포함됨을 알아야 한다.
절연 표면을 갖는 기판 위에 형성된 반도체 박막을 이용하여 박막 트랜지스터(TFT)를 형성하는 기술이 주목받고 있다. 박막 트랜지스터는 액정 텔레비전 장치로 대표되는 표시 장치에 이용되고 있다. 박막 트랜지스터에 적용 가능한 반도체 박막으로서 규소계 반도체 재료가 공지되어 있지만, 박막 트랜지스터에 적용가능한 그 밖의 재료로서 산화물 반도체가 주목받고 있다.
산화물 반도체의 재료로서는, 산화 아연 및 산화 아연을 성분으로 함유하는 재료가 알려져 있다. 또한, 전자 캐리어 농도가 1018/㎤ 미만인 비정질 산화물(산화물 반도체)을 이용해 형성된 박막 트랜지스터가 개시되어 있다(특허문헌 1 내지 3 참조).
일본 특허 공개번호 제2006-165527호 공보 일본 특허 공개번호 제2006-165528호 공보 일본 특허 공개번호 제2006-165529호 공보
그러나 산화물 반도체는 박막 형성 공정에 있어서 화학양론적 조성으로부터 의 어긋남이 생겨버린다. 예를 들면, 산소의 과잉 또는 부족으로 인하여 산화물 반도체의 전기 전도도가 변한다. 또한, 산화물 반도체의 박막 형성 중에 산화물 반도체 박막에 혼입되는 수소 또는 수분이 O-H(산소-수소) 결합을 형성하여 전자 공여체가 되고, 이는 전기 전도도를 변화시키는 요인이 된다. 또한 O-H 결합이 극성 분자이므로, 산화물 반도체에 의해 제조되는 박막 트랜지스터와 같은 능동 장치에 대하여 특성의 변동 요인이 된다.
이러한 문제에 감안하여 본 발명의 한 실시형태는, 안정된 전기적 특성을 갖는, 산화물 반도체를 이용한 반도체 장치를 제공하는 것을 목적으로 한다.
산화물 반도체층을 이용하는 박막 트랜지스터의 전기적 특성 변동을 억제하기 위해서, 산화물 반도체층과 상기 산화물 반도체층에 접하여 제공되는 절연층 간의 계면으로부터, 변동 요인이 되는 수소, 수분, 수산기 또는 수소화물(수소 화합물이라고도 함) 등의 불순물을 제거한다.
불소 또는 염소로 대표되는 할로겐 원소에 의해, 수소 또는 수분(예를 들어 수소 원자 또는 H2O 등 수소 원자를 함유하는 화합물) 등의 불순물을, 산화물 반도체층으로부터 제거하고, 산화물 반도체층 내의 불순물 농도를 저감시킨다. 본 명세서에 있어서, 할로겐 원소란 주기율표에 있어서 17족 원소(불소(F), 염소(Cl), 브롬(Br), 또는 요오드(I) 등)를 의미하고, 대표적으로는, 불소 또는 염소를 이용할 수 있고, 한 종류의 할로겐 원소 또는 복수의 종류의 할로겐 원소를 이용할 수 있다.
할로겐 원소는 산화물 반도체층과 접하여 제공되는 게이트 절연층 및 보호 절연층이 되는 절연층에 포함시켜서 형성할 수 있다. 또한, 할로겐 원소를 함유하는 가스 분위기하에서의 플라즈마 처리에 의해 산화물 반도체층에 할로겐 원소를 부착시킬 수 있다.
할로겐 원소는 성막 중에 게이트 절연층 및 절연층에 포함되도록 성막 가스(스퍼터링 가스)에 도입할 수 있다. 대안으로, 전 공정에 있어서의 크리닝 처리에 의해 처리 챔버에 잔류된 할로겐 원소를 게이트 절연층 및 절연층에 포함시켜도 된다. 대안으로, 성막 후에 게이트 절연층 및 절연층에 할로겐 원소를 첨가해도 된다. 또한, 플라즈마 처리에 의해 게이트 절연층과 산화물 반도체층 간의 계면 및 절연층과 산화물 반도체층 간의 계면에 할로겐 원소를 부착시켜도 된다. 게이트 절연층 및 절연층에 할로겐 원소를 포함시키는 경우, 게이트 절연층 및 절연층 내에 있어서의 할로겐 원소의 농도는 대략 5×1018atoms/㎤ 내지 1×1020atoms/㎤일 수 있다.
임의의 상술한 방법으로, 할로겐 원소에 의해, 산화물 반도체층에 포함되는 수소, 수분, 수산기 또는 수소화물 등의 불순물을 게이트 절연층 및/또는 절연층으로 확산시켜 산화물 반도체층 내의 불순물 농도를 저감시킨다.
절연층은 산소를 과잉으로 함유하고, 댕글링 본드(dangling bond)로 대표되는 결함을 많이 포함하는 것이 바람직하다. 결함을 많이 포함하는 절연층은, 주로 수소에 대하여 결합 에너지가 보다 커지고, 산화물 반도체층으로부터 절연층으로의 불순물의 확산이 보다 촉진되어, 절연층에 있어서 불순물을 안정화시킬 수 있으므로 바람직하다.
또한, 게이트 절연층, 산화물 반도체층, 또는 산화물 반도체층에 접하는 절연층을, 크라이오펌프(cryopump)를 이용하여 배기시켜서 불순물 농도가 저감된 성막 챔버 내에서, 형성할 수 있다.
게이트 절연층, 산화물 반도체층, 및 산화물 반도체층에 접하는 절연층을 성막할 때에 이용하는 스퍼터링 가스(할로겐 원소를 함유하는 가스를 포함함)로서, 수소, 물, 수산기 또는 수소화물 등의 불순물이 불순물 농도 수준 "ppm" 또는 "ppb" 단위로 표현되는 정도로 감소된 고순도 가스를 이용하는 것이 바람직하다.
본 명세서에서 개시하는 발명의 한 실시형태는, 게이트 전극층과, 게이트 전극층 위의 할로겐 원소를 함유하는 게이트 절연층과, 할로겐 원소를 함유하는 게이트 절연층 위의 산화물 반도체층과, 산화물 반도체층 위의 소스 전극층 및 드레인 전극층과, 산화물 반도체층, 소스 전극층 및 드레인 전극층 위의 산화물 반도체층의 일부와 접하는 절연층을 포함하는 반도체 장치이다.
본 명세서에서 개시하는 발명의 다른 한 실시형태는, 게이트 전극층과, 게이트 전극층 위의 게이트 절연층과, 게이트 절연층 위의 산화물 반도체층과, 산화물 반도체층 위의 소스 전극층 및 드레인 전극층과, 산화물 반도체층, 소스 전극층 및 드레인 전극층 위의 산화물 반도체층의 일부와 접하는 할로겐 원소를 함유하는 절연층을 포함하는 반도체 장치이다.
본 명세서에서 개시하는 발명의 다른 한 실시형태는, 게이트 전극층과, 게이트 전극층 위의 할로겐 원소를 함유하는 게이트 절연층과, 할로겐 원소를 함유하는 게이트 절연층 위의 산화물 반도체층과, 산화물 반도체층 위의 소스 전극층 및 드레인 전극층과, 산화물 반도체층, 소스 전극층 및 드레인 전극층 위의 산화물 반도체층의 일부와 접하는 할로겐 원소를 함유하는 절연층을 포함하는 반도체 장치이다.
상술한 구조에 있어서, 또한 절연층을 덮는 보호 절연층을 제공할 수 있다. 게이트 절연층은 적층 구조를 가질 수 있고, 게이트 전극층 위에 질화물 절연층 및 산화물 절연층을 이러한 순서로 적층한다. 이러한 경우, 적어도 산화물 반도체층과 접하는 산화물 절연층이 할로겐 원소를 함유할 수 있다.
본 명세서에서 개시하는 발명의 다른 한 실시형태는, 기판 위에 게이트 전극층을 형성하고, 상기 기판을 할로겐 원소를 함유하는 가스를 이용하여 크리닝 처리하고 감압 상태로 유지된 제1 처리 챔버에 도입하고, 게이트 전극층을 덮는 할로겐 원소를 함유하는 게이트 절연층을 형성하고, 상기 기판을 감압 상태로 유지된 제2 처리 챔버에 도입하고, 제2 처리 챔버 내의 잔류 수분을 제거한 상태에서 수소 및 수분이 제거된 스퍼터링 가스를 도입하고, 제2 처리 챔버 내에 장착된 금속 산화물 타깃을 이용하여 할로겐 원소를 함유하는 게이트 절연층 위에 산화물 반도체층을 형성하고, 산화물 반도체층 위에 소스 전극층 및 드레인 전극층을 형성하고, 상기 기판을 제3 처리 챔버에 도입하고, 제3 처리 챔버 내의 잔류 수분을 제거한 상태에서 수소 및 수분이 제거된 산소를 함유하는 스퍼터링 가스를 도입하고, 제3 처리 챔버 내에 장착된 규소를 함유하는 타깃을 이용하여 산화물 반도체층 위에 절연층을 형성하고, 상기 기판을 100℃ 내지 400℃로 가열하여 산화물 반도체층 내에 포함되는 수소 혹은 수분을 할로겐 원소를 함유하는 게이트 절연층으로 확산시키는 단계들을 포함하는 반도체 장치의 제조 방법이다.
상술한 구조에서, 산화물 반도체층 내에 포함되는 수소 혹은 수분을 할로겐 원소를 함유하는 게이트 절연층으로 확산시키는 가열 처리의 타이밍은 할로겐 원소를 함유하는 게이트 절연층 위에 산화물 반도체층이 형성된 후라면 특별한 제한이 없고, 가열 처리는 절연층의 형성 전에 행해도 된다.
본 명세서에서 개시하는 발명의 다른 한 실시형태는, 기판 위에 게이트 전극층 및 상기 게이트 전극층을 덮는 게이트 절연층을 형성하고, 상기 기판을 감압 상태로 유지된 제1 처리 챔버에 도입하고, 제1 처리 챔버 내의 잔류 수분을 제거한 상태에서 수소 및 수분이 제거된 스퍼터링 가스를 도입하고, 제1 처리 챔버 내에 장착된 금속 산화물 타깃을 이용하여 게이트 절연층 위에 산화물 반도체층을 형성하고, 산화물 반도체층 위에 소스 전극층 및 드레인 전극층을 형성하고, 상기 기판을 제2 처리 챔버에 도입하고, 제2 처리 챔버 내의 잔류 수분을 제거한 상태에서 수소 및 수분이 제거된 산소 및 할로겐 원소를 함유하는 스퍼터링 가스를 도입하고, 제2 처리 챔버 내에 장착된 규소를 함유하는 타깃을 이용하여 산화물 반도체층 위에 할로겐 원소를 함유하는 절연층을 형성하고, 상기 기판을 100℃ 내지 400℃로 가열하여 산화물 반도체층 내에 포함되는 수소 또는 수분을 할로겐 원소를 함유하는 절연층으로 확산시키는 단계들을 포함하는 반도체 장치의 제조 방법이다.
본 명세서에서 개시하는 발명의 다른 한 실시형태는, 기판 위에 게이트 전극층 및 상기 게이트 전극층을 덮는 게이트 절연층을 형성하고, 상기 기판을 감압 상태로 유지된 제1 처리 챔버에 도입하고, 제1 처리 챔버 내의 잔류 수분을 제거한 상태에서 수소 및 수분이 제거된 스퍼터링 가스를 도입하고, 제1 처리 챔버 내에 장착된 금속 산화물 타깃을 이용하여 게이트 절연층 위에 산화물 반도체층을 형성하고, 산화물 반도체층 위에 소스 전극층 및 드레인 전극층을 형성하고, 산화물 반도체층에 대하여 할로겐 원소를 함유하는 가스 분위기하에서 플라즈마 처리를 행하여 산화물 반도체층의 표면에 할로겐 원소를 부착시키고, 상기 기판을 제2 처리 챔버에 도입하고, 제2 처리 챔버 내의 잔류 수분을 제거한 상태에서 수소 및 수분이 제거된 산소를 함유하는 스퍼터링 가스를 도입하고, 제2 처리 챔버 내에 장착된 규소를 함유하는 타깃을 이용하여 산화물 반도체층 위에 절연층을 형성하고, 상기 기판을 100℃ 내지 400℃로 가열하여 산화물 반도체층 내에 포함되는 수소 또는 수분을 절연층으로 확산시키는 단계들을 포함하는 반도체 장치의 제조 방법이다.
반도체 장치의 제조 방법에 있어서, 절연층을 형성할 때의 기판 온도는 0℃ 내지 50℃로 설정할 수 있다.
반도체 장치의 제조 방법에 있어서, 게이트 절연층 및/또는 산화물 반도체층 및/또는 절연층을 형성할 때, 제1 처리 챔버 및/또는 제2 처리 챔버 및/또는 제3 처리 챔버의 배기는 흡착형(entrapment) 진공 펌프를 이용하는 것이 바람직하다. 예를 들면, 크라이오펌프, 이온 펌프, 티타늄 서블리메이션(sublimation) 펌프를 이용하는 것이 바람직하다. 흡착형 진공 펌프는, 게이트 절연층 및/또는 산화물 반도체층 및/또는 절연층에 포함되는 수소, 물, 수산기 또는 수소화물의 양을 저감시키도록 작용한다.
반도체 장치의 제조 방법에 있어서, 산화물 반도체층을 형성하기 위한 타깃은, 산화 아연을 주성분으로 함유하는 금속 산화물을 이용할 수 있다. 대안으로, 타깃으로서, 인듐, 갈륨 및 아연을 함유하는 금속 산화물을 이용할 수 있다.
반도체 장치의 제조 방법에 있어서, 절연층으로서 산화 규소층을 형성하기 위한 규소를 함유하는 타깃은, 규소 반도체 타깃 또는 합성 석영의 타깃을 이용할 수 있다.
상술한 구조는 상기 목적 중 적어도 하나를 달성한다.
산화물 반도체층은 InMO3(ZnO)m(m＞0)의 박막이다. 그 박막을 산화물 반도체층으로서 이용한 박막 트랜지스터를 제조한다. M은, Ga, Fe, Ni, Mn 및 Co로부터 선택된 하나의 금속 원소 또는 복수의 금속 원소를 나타냄을 알아야 한다. 예를 들면 M은 Ga일 수 있거나, Ga 외의 상술한 금속 원소를 포함할 수 있고, 예를 들어 M은 Ga와 Ni 또는 Ga와 Fe일 수 있다. 또한, 상술한 산화물 반도체에 있어서, 몇몇의 경우, M으로서 함유되는 금속 원소 외에, 천이 금속 원소, 예컨대 Fe 또는 Ni 또는 천이 금속의 산화물이 불순물 원소로서 함유된다. 본 명세서에 있어서는, InMO3(ZnO)m(m＞0)로 표기되는 조성식의 산화물 반도체층에서, M으로서 Ga를 포함하는 산화물 반도체를 In-Ga-Zn-O계 산화물 반도체라고 부르고, 그 박막을 In-Ga-Zn-O계 비단결정막으로 부른다.
산화물 반도체층에 적용하는 금속 산화물로서 상술한 것 외에도, In-Sn-O계, In-Sn-Zn-O계, In-Al-Zn-O계, Sn-Ga-Zn-O계, Al-Ga-Zn-O계, Sn-Al-Zn-O계, In-Zn-O계, Sn-Zn-O계, Al-Zn-O계, In-O계, Sn-O계, Zn-O계의 금속 산화물을 적용할 수 있다. 임의의 상술한 금속 산화물로 이루어지는 산화물 반도체층에 산화규소를 함유시킬 수 있다.
또한, 산화물 반도체층과 소스 전극 및 드레인 전극의 사이에, 산화물 도전층을 형성해도 된다. 산화물 도전층과 소스 전극 및 드레인 전극을 형성하기 위한 금속층은 연속으로 형성할 수 있다.
박막 트랜지스터는 정전기 등에 의해 파괴되기 쉬우므로, 게이트선 또는 소스선에 대하여, 화소부의 박막 트랜지스터를 보호하기 위한 보호 회로를 동일한 기판 위에 제공하는 것이 바람직하다. 보호 회로는, 산화물 반도체층을 포함하는 비선형소자를 이용하여 형성하는 것이 바람직하다.
본 명세서에서, "제1", "제2"와 같은 서수사는 편의상 이용하는 것이며, 공정 순서 및 적층 순서를 나타내는 것은 아님을 알아야 한다. 또한, 본 명세서에 있어서 서수사는 본 발명을 특정하는 고유한 명칭을 나타내는 것은 아니다.
안정된 전기적 특성을 갖는 산화물 반도체를 이용한 반도체 장치를 제공할 수 있다.
도 1a 내지 1f는 반도체 장치 및 반도체 장치의 제조 방법을 예시한다.
도 2a 내지 2f는 반도체 장치 및 반도체 장치의 제조 방법을 예시한다.
도 3a 내지 3f는 반도체 장치 및 반도체 장치의 제조 방법을 예시한다.
도 4a 내지 4d는 반도체 장치 및 반도체 장치의 제조 방법을 예시한다.
도 5a 내지 5e는 반도체 장치 및 반도체 장치의 제조 방법을 예시한다.
도 6a 내지 6c는 반도체 장치 및 반도체 장치의 제조 방법을 예시한다.
도 7은 반도체 장치를 예시한다.
도 8은 반도체 장치의 화소 등가 회로를 예시한다.
도 9a 내지 9c는 반도체 장치를 예시한다.
도 10a 및 10b는 반도체 장치를 예시한다.
도 11은 반도체 장치를 예시한다.
도 12는 반도체 장치를 예시한다.
도 13은 반도체 장치를 예시한다.
도 14는 반도체 장치를 예시한다.
도 15는 반도체 장치의 화소 등가 회로를 예시한다.
도 16a 내지 16c는 반도체 장치를 예시한다.
도 17a 및 17b는 전자 장치를 예시한다.
도 18a 및 18b는 전자 장치를 예시한다.
도 19는 전자 장치를 예시한다.
도 20은 전자 장치를 예시한다.
도 21은 전자 장치를 예시한다.
도 22는 성막 장치의 일례를 예시한다.
도 23은 성막 장치의 일례를 예시한다.
도 24는 성막 장치의 일례를 예시한다.
도 25는 산화물 반도체를 이용한 역스태거형 박막 트랜지스터의 종단면도이다.
도 26a 및 26b는 도 25의 A-A' 라인에 따른 단면의 에너지 밴드 다이어그램(개략도)이다.
도 27a는 게이트(G1)에 플러스 전위(+VG)가 인가된 상태를 나타내고, 도 27 b는 게이트(G1)에 마이너스 전위(-VG)가 인가된 상태를 나타낸다.
도 28은 진공 준위와 금속의 일함수(φM) 간의 관계 및 진공 준위와 산화물 반도체의 전자 친화력(χ) 간의 관계를 나타낸다.
도 29는 반도체 장치를 예시한다.
도 30은 계산 모델의 개략도이다.
이하에서는, 본 발명의 실시형태에 대해서 첨부한 도면을 참조하여 상세하게 설명할 것이다. 본 발명은 이하의 설명에 한정되지 않고, 통상의 기술자라면 본 발명의 사상 및 범위를 벗어나지 않는 다양한 방식으로 그 모드 및 상세한 내용을 변경할 수 있음을 쉽게 이해하게 됨을 알아야 한다. 그러므로 본 발명은 이하에 기재하는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
[실시형태 1]
본 실시형태의 반도체 장치 및 반도체 장치의 제조 방법의 한 형태를, 도 1a 내지 1f를 참조하여 설명한다. 본 실시형태에서 나타내는 반도체 장치는 박막 트랜지스터이다.
도 1a 내지 1f에 반도체 장치의 단면 구조의 일례를 도시한다. 도 1a 내지 1f에 도시하는 박막 트랜지스터(110)는, 보텀 게이트 구조의 하나이며 역스태거형 박막 트랜지스터라고도 한다.
도 1a 내지 1f에 도시하는 박막 트랜지스터(110)는, 절연 표면을 갖는 기판(100) 위에, 게이트 전극층(101), 게이트 절연층(131), 게이트 절연층(132), 산화물 반도체층(112), 소스 전극층(115a), 및 드레인 전극층(115b)을 포함한다. 또한, 박막 트랜지스터(110)를 덮고, 산화물 반도체층(112)에 접하는 산화물 절연층(116)이 제공되고, 그 위에 보호 절연층(103)이 적층되어 있다.
산화물 반도체층을 이용하는 박막 트랜지스터의 전기적 특성 변동을 억제하기 위해서, 산화물 반도체층과 상기 산화물 반도체층에 접하여 제공되는 게이트 절연층 간의 계면 및/또는 산화물 반도체층과 상기 산화물 반도체층에 접하여 제공되는 절연층 간의 계면으로부터, 변동 요인이 되는 수소, 수분, 수산기 또는 수소화물(수소 화합물이라고도 함) 등의 불순물을 제거한다. 구체적으로는, 산화물 반도체층과 상기 산화물 반도체층에 접하여 제공되는 절연층 간의 계면에 있어서의 수소 농도는 5×1019atoms/㎤ 이하, 바람직하게는 1×1019atoms/㎤ 이하이다.
불소 또는 염소로 대표되는 할로겐 원소에 의해, 수소 또는 수분(예를 들어 수소 원자 또는 H2O 등 수소 원자를 함유하는 화합물) 등의 불순물을, 산화물 반도체층으로부터 제거하여, 산화물 반도체층 내의 불순물 농도를 저감시킨다. 게이트 절연층 및 절연층에 할로겐 원소를 함유시키는 경우, 게이트 절연층 및 절연층 내에 있어서의 할로겐 원소의 농도는 대략 5×1018atoms/㎤ 내지 1×1020atoms/㎤일 수 있다.
수소 농도 및 할로겐 원소 농도는 2차 이온 질량 분광분석법(SIMS)에 의한 정량화된 결과로부터 얻은 값이다.
산화물 반도체층과 접하여 제공되는 게이트 절연층 및 절연층은 할로겐 원소를 함유하도록 형성할 수 있다. 또한, 할로겐 원소를 함유하는 가스 분위기하에서의 플라즈마 처리에 의해 산화물 반도체층에 할로겐 원소를 부착시켜도 된다. 할로겐 원소를 반도체 장치에 함유시키는 상술한 방법(성막 중에 게이트 절연층에 할로겐 원소를 함유시키고, 성막 중에 절연층에 할로겐 원소를 함유시키고, 플라즈마 처리에 의해 절연층과 산화물 반도체층 간의 계면에 할로겐 원소를 부착시킴) 중 적어도 하나를 이용할 수 있고, 물론 복수의 상술한 방법을 이용할 수 있다.
상술한 적어도 하나의 방법으로, 할로겐 원소에 의해, 산화물 반도체층에 포함되는 수소, 수분, 수산기 또는 수소화물 등의 불순물을, 게이트 절연층 및/또는 절연층으로 확산시켜, 산화물 반도체층 내의 불순물 농도를 저감시킨다.
할로겐 원소가 수소 등의 불순물에 끼치는 영향을 결합 에너지의 계산에 의해 검증하였다. 할로겐 원소로서는 불소(F)를 이용하였고, 할로겐 원소가 함유되는 절연층으로서는 산화규소(SiOｘ)를 이용하였다.
계산에는, 가우시안 기저를 이용한 밀도 함수 이론(DFT)을 이용하였음을 알아야 한다. DFT에서, 교환-상관 상호 작용은 전자 밀도로 표현된 한 전자 포텐셜의 함수(즉, 또 다른 함수의 함수임)에 의해 근사화되어 계산은 고속이고 정밀도가 높다. 여기서, 하이브리드 함수인 B3LYP를 이용하여, 교환-상관 에너지에 관한 각 파라미터의 가중치를 규정하였다. 또한, 기저 함수로서, 6-311G(각각의 원자가 궤도에 3개의 단축 함수를 이용하는 트리플-스플릿 원자가 기저 세트의 기저 함수)를 모든 원자에 적용하였다. 상술한 기저 함수에 의해, 예를 들면, 수소 원자의 경우에는 1s 내지 3s의 궤도가 고려되는 한편 산소 원자의 경우에는 1s 내지 4s 및 2p 내지 4p의 궤도가 고려된다. 또한, 계산 정밀도 향상을 위하여, 편광 기저 세트인 p 함수 및 d 함수를 각각 수소 원자 및 수소 원자 외의 원자에 부가하였다. 양자 화학 계산 프로그램으로서 Gaussian 03을 사용하였음을 알아야 한다. 계산은 고성능 컴퓨터(SGI Japan, Ltd.에 의해 제조된 Altix 4700)를 사용하였다.
불소가 도핑된 SiO2에 수소가 이동한 경우, 수소가 불소, 산화규소(SiO2) 내의 산소, 또는 SiO2 내의 규소에 결합되는지에 대하여 계산을 행하였다. 구체적으로는, 불소를 첨가한 SiO2 내에 수소가 존재할 때, 수소가 불소, 산소 또는 규소와 결합하기 적합한지에 대하여 계산하였다. 도 30은 계산 모델의 개략도이다. 표 1은 H-F 결합, H-O 결합, 및 H-Si 결합의 결합 에너지를 나타낸다.
Figure pat00001
표 1에 나타낸 바와 같이, H는 산소 및 규소와 결합하기보다는 불소와 결합하기 쉽다. 따라서, 불소가 첨가된 SiOｘ를 이용함으로써, 가열 처리에 의해 이동하는 수소는 SiOｘ 내의 불소와 결합하여 안정화되고 쉽게 포착된다.
불소 또는 염소로 대표되는 할로겐 원소는 전기 음성도가 높고, 할로겐 원소의 전기 음성도와 불순물인 수소의 전기 음성도 간의 차가 크므로, 할로겐 원소와 수소 간의 이온 결합의 결합력이 높다.
따라서, 게이트 절연층 및/또는 절연층에 함유되는 할로겐 원소에 의해, 산화물 반도체층 내의 수소 또는 수분(예를 들어 수소 원자 또는 H2O 등 수소 원자를 함유하는 화합물) 등의 불순물을 게이트 절연층 및/또는 절연층으로 효과적으로 확산시켜, 불순물을 산화물 반도체층으로부터 제거할 수 있다.
본 실시형태에서는, 게이트 절연층에 할로겐 원소를 함유시키는 예이며, 따라서 산화물 반도체층(112)에 접하여 제공되는 게이트 절연층(132)은 할로겐 원소를 함유한다.
도 25는, 산화물 반도체를 이용한 역스태거형 박막 트랜지스터의 종단면도를 도시한다. 게이트 전극(GE1) 위에 게이트 절연막(GI)을 개재해서 산화물 반도체층(OS)이 제공되고, 그 위에 소스 전극(S) 및 드레인 전극(D)이 제공되어 있다.
도 26a 및 26b는 도 25의 A-A' 라인을 따른 단면에 있어서의 박막 트랜지스터의 층들의 에너지 밴드 다이어그램(개략도)을 도시한다. 도 26a는 소스와 드레인이 동일한 전위(VD=0V)의 전압을 갖는 경우를 나타낸다. 도 26b는 플러스 전위가 드레인(VD＞0V)에 인가되는 반면 플러스 전위가 소스에 인가되지 않는 경우를 나타낸다.
도 27a 및 27b는 도 25의 B-B' 라인을 따른 단면에 있어서의 박막 트랜지스터의 층들의 에너지 밴드 다이어그램(개략도)이다. 도 27a는 게이트(G1)에 플러스 전위(+VG)가 인가된 상태, 즉 박막 트랜지스터가 소스와 드레인의 사이에서 캐리어(전자)가 흐르는 온 상태를 나타내고 있다. 또한, 도 27b는 게이트(G1)에 마이너스 전위(-VG)가 인가된 상태, 즉 박막 트랜지스터가 오프 상태(소수 캐리어는 흐르지 않음)인 경우를 나타낸다.
도 28은, 진공 준위와 금속의 일함수(φM) 간의 관계 및 진공 준위와 산화물 반도체의 전자 친화력(χ) 간의 관계를 나타낸다.
금속 내의 전자는 축퇴되어 있고, 페르미 준위는 전도대 내에 위치한다. 종래의 산화물 반도체는 일반적으로 n형이며, 그 경우의 페르미 준위(EF)는, 밴드갭 중앙에 위치하는 진성 페르미 준위(Ei)에서 떨어져, 전도대에 더 가깝게 위치하고 있다. 산화물 반도체에 있어서 몇몇 수소는 도너를 형성하고, 산화물 반도체를 n형 산화물 반도체가 되게 하는 요인일 수 있다.
대조적으로, 본 발명에 따른 산화물 반도체는, 산화물 반도체의 주성분 외의 불순물이 가능한 한 많이 함유되지 않도록 n형 불순물인 수소의 제거에 의해 고순도화함으로써, 진성(i형) 반도체가 되거나 가능한 한 진성 반도체에 가깝게 되는 산화물 반도체이다. 즉, 본 발명에 따른 산화물 반도체는 불순물을 첨가하는 것이 아니라 수소 또는 물 등의 불순물을 가능한 한 많이 제거함으로써 고순도화된 i형(진성) 반도체 또는 진성 반도체에 근접하게 된다는 점에 특징이 있다. 그 결과, 페르미 준위(EF)는 진성 페르미 준위(Ei)와 동일한 수준일 수 있다.
산화물 반도체의 밴드갭(Eg)이 3.15eV인 경우, 산화물 반도체의 전자 친화력(χ)은 4.3eV라고 하고 있다. 소스 전극 및 드레인 전극을 형성하는 티타늄(Ti)의 일함수는, 산화물 반도체의 전자 친화력(χ)과 실질적으로 동일하다. 티타늄을 소스 전극 및 드레인 전극에 사용하는 경우, 금속과 산화물 반도체 간의 계면에 쇼트키 전자 장벽은 형성되지 않는다.
즉, 금속의 일함수(φM)와 산화물 반도체의 전자 친화력(χ)이 실질적으로 동일할 때, 금속과 산화물 반도체가 서로 접촉하는 경우에는 도 26a와 같은 에너지 밴드 다이어그램(개략도)을 얻는다.
도 26b에 있어서 검은 동그라미(●)는 전자를 나타낸다. 드레인에 플러스 전위가 인가되면, 전자는 배리어(h)를 넘어 산화물 반도체에 주입되어, 드레인을 향하여 흐른다. 이러한 경우, 배리어(h)의 높이는, 게이트 전압과 드레인 전압에 따라 변한다. 플러스 드레인 전압이 인가된 경우에는, 배리어(h)의 높이는 전압 인가 없는 도 26a의 배리어(h)의 높이보다 작고, 즉 배리어(h)의 높이는 밴드갭(Eg)의 1/2보다 작다.
이 경우, 도 27a에서 도시한 바와 같이, 전자는 게이트 절연막과 고순도화된 산화물 반도체와의 계면에서 산화물 반도체의 에너지적으로 안정된 최저부를 따라 이동한다.
도 27b에 있어서, 게이트 전극(G1)에 마이너스 전위(역바이어스)가 인가되면, 소수 캐리어인 정공의 수는 실질적으로 0이므로, 전류 값은 매우 0에 가까운 값이 된다.
예를 들면, 박막 트랜지스터의 채널폭(W)이 1×104㎛이고 채널 길이가 3㎛인 경우에도 10-13A 이하의 오프 전류 및 0.1V／dec.의 문턱이하(subthreshold) 값(S 값)(게이트 절연막 두께: 100㎚)을 얻을 수 있다.
이와 같이, 산화물 반도체의 주성분 외의 불순물이 가능한 한 거의 포함되지 않도록 고순도화함으로써, 박막 트랜지스터의 동작을 양호한 것으로 할 수 있다.
박막 트랜지스터(110)는 싱글 게이트 박막 트랜지스터를 이용하여 설명하지만, 필요에 따라, 복수의 채널 형성 영역을 포함하는 멀티 게이트 박막 트랜지스터를 형성할 수 있다.
도 1a 내지 1f를 참조하여 기판(100) 위에 박막 트랜지스터(110)를 형성하는 공정을 설명한다.
우선, 절연 표면을 갖는 기판(100) 위에 도전막을 형성한 후, 제1 포토리소그래피 공정 및 에칭 공정에 의해 게이트 전극층(101)을 형성한다(도 1a 참조). 형성된 게이트 전극층의 단부가 테이퍼 형상이면, 위에 적층하는 게이트 절연층의 피복성이 향상되므로 바람직하다. 레지스트 마스크를 잉크제트법으로 형성할 수 있음을 알아야 한다. 레지스트 마스크를 잉크제트법으로 형성하면 포토마스크를 사용하지 않으므로, 제조 비용을 저감시킬 수 있다.
절연 표면을 갖는 기판(100)으로서 사용할 수 있는 기판에 큰 제한은 없지만, 기판은 적어도 나중의 가열 처리에 견딜 수 있는 충분한 내열성을 가질 필요가 있다. 절연 표면을 갖는 기판(100)으로서, 바륨 보로실리케이트 유리, 알루미노보로실리케이트 유리 등으로 형성된 유리 기판을 이용할 수 있다.
유리 기판으로서, 나중의 가열 처리의 온도가 높을 경우에는, 왜곡점(strain point)이 730℃ 이상인 유리 기판을 이용할 수 있다. 유리 기판의 재료로서, 알루미노실리케이트 유리, 알루미노보로실리케이트 유리, 또는 바륨 보로실리케이트 유리 등의 유리 재료가 이용되고 있다. 붕산보다는 산화 바륨(BaO)을 많이 함유시킴으로써, 유리 기판은 내열적이고 더욱 실용적인 용도의 유리 기판임을 알아야 한다. 그러므로 B２O３보다 BaO를 많이 함유하는 유리 기판을 이용하는 것이 바람직하다.
상술한 유리 기판 대신, 세라믹 기판, 석영 기판, 또는 사파이어 기판 등의 절연체로 이루어진 기판을 이용할 수 있음을 알아야 한다. 대안으로, 결정화 유리 등을 이용할 수 있다. 또한, 플라스틱 기판 등도 적절히 이용할 수 있다.
기초막(base film)이 되는 절연막을 기판(100)과 게이트 전극층(101) 사이에 제공할 수 있다. 기초막은, 기판(100)으로부터의 불순물 원소의 확산을 방지하는 기능이 있고, 질화 규소막, 산화 규소막, 질화 산화 규소막, 또는 산화 질화 규소막의 단층 또는 적층 구조를 갖도록 형성할 수 있다.
게이트 전극층(101)은, 몰리브덴, 티타늄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 또는 스칸듐 등의 금속 재료 또는 이러한 재료 중 임의의 재료를 주성분으로서 함유하는 합금 재료를 이용하여 단층 또는 적층 구조를 갖도록 형성할 수 있다.
예를 들면, 게이트 전극층(101)의 2층의 적층 구조로서는 다음의 구조가 바람직하다: 알루미늄층 위에 몰리브덴층을 적층한 2층 구조, 구리층 위에 몰리브덴층을 적층한 2층 구조, 구리층 위에 질화 티타늄층 혹은 질화 탄탈층을 적층한 2층 구조, 및 질화 티타늄층과 몰리브덴층의 2층 구조. 대안으로, 3층의 적층 구조로서는, 텅스텐층 또는 질화 텅스텐층, 알루미늄-규소 합금층 또는 알루미늄-티타늄 합금층, 및 질화 티타늄층 또는 티타늄층의 3층 구조, 또는 몰리브덴층, 알루미늄층, 및 몰리브덴층의 3층 구조를 이용할 수 있다. 투광성 도전막을 이용하여 게이트 전극층을 또한 형성할 수 있음을 알아야 한다. 투광성 도전막으로서, 투광성 도전성 산화물막 등을 제공할 수 있다.
다음으로, 게이트 전극층(101) 위에 게이트 절연층을 형성한다. 본 실시형태에서는, 게이트 절연층에 할로겐 원소를 함유시킨다. 게이트 절연층이 적층 구조인 경우, 적어도 산화물 반도체층에 접하는 게이트 절연층에 할로겐 원소를 함유시킨다.
게이트 절연층은, 플라즈마 CVD법, 스퍼터링법 등을 이용하여, 산화 규소층, 질화 규소층, 산화 질화 규소층, 질화 산화 규소층, 또는 산화 알루미늄층을 이용하여 단층 또는 적층 구조를 갖도록 형성할 수 있다. 스퍼터링법으로 산화 규소층을 형성하는 경우에는, 타깃으로서 규소 타깃 또는 석영 타깃을 이용하고, 스퍼터링 가스로서 산소 또는 산소 및 아르곤의 혼합 가스를 이용한다.
여기서, 불순물을 제거함으로써, 진성 산화물 반도체 또는 실질적으로 진성 산화물 반도체(고순도화된 산화물 반도체)는 계면 상태 및 계면 전하에 매우 민감하므로, 산화물 반도체와 게이트 절연층과의 계면은 중요하다. 그러므로 고순도화된 산화물 반도체에 접하는 게이트 절연층(GI)은 고품질화가 요구된다.
예를 들면, 마이크로파(2.45㎓)를 이용한 고밀도 플라즈마 CVD는 바람직하게는 치밀하고, 높은 내압을 갖고, 높은 품질을 갖는 절연층을 형성할 수 있는 경우에 이용한다. 고순도화된 산화물 반도체와 고품질 게이트 절연층이 서로 밀접함으로써, 계면 상태 밀도를 저감시켜 양호한 계면 특성을 얻을 수 있다.
물론, 게이트 절연층으로서 양질의 절연층을 형성할 수 있는 방법이라면, 스퍼터링법 또는 플라즈마 CVD법 등의 다른 성막 방법을 적용할 수 있다. 또한, 절연층의 형성 후의 가열 처리에 의해 막 품질 및 게이트 절연층과 산화물 반도체와의 계면 특성이 개질되는 절연층이 게이트 절연층으로서 형성될 수 있다. 어쨌든, 게이트 절연층으로서의 막 품질이 양호한 것은 물론, 절연층이 절연층과 산화물 반도체와의 계면의 계면 상태 밀도의 저감 및 양호한 계면의 형성을 가능하게 하는 특성이 있는 한 임의의 절연층을 이용할 수 있다.
또한, 온도가 85℃이고, 게이트에 인가된 전압이 2×106V/㎝인 조건하에서 불순물을 함유하는 산화물 반도체를 12시간 동안 게이트 바이어스-온도 스트레스 시험(BT 시험)하는 경우, 불순물이 산화물 반도체에 첨가되어 있으면, 불순물과 산화물 반도체의 주성분과의 결합이 강전계(B: 바이어스) 및 고온(T: 온도)에 의해 절단되어, 생성된 댕글링 본드는 임계 전압(Vth)의 드리프트를 유발한다.
대조적으로, 본 명세서에 개시하는 본 발명은, 산화물 반도체의 불순물, 특히 수소, 물 등을 가능한 한 많이 제거하여, 상술한 바와 같이 산화물 반도체막과 게이트 절연층과의 계면 특성을 양호하게 함으로써, BT 시험에 대해서 안정된 박막 트랜지스터를 얻을 수 있다.
본 실시형태에서는, 게이트 전극층(101) 위에 게이트 절연층(131) 및 게이트 절연층(132)이 이러한 순서로 적층되는 구조를 갖도록 게이트 절연층을 형성한다(도 1b 참조). 게이트 절연층의 적층 구조로서, 게이트 전극층(101) 위에 질화 규소층과 산화 규소층의 적층 구조를 이용할 수 있다. 게이트 절연층(131)으로서 스퍼터링법으로 두께 50㎚ 이상 200㎚ 이하의 질화 규소층(SiNy(y＞0))을 형성하고, 게이트 절연층(131) 위에 게이트 절연층(132)으로서 두께 5㎚ 이상 300㎚ 이하의 할로겐 원소를 함유하는 산화 규소층(SiOx(x＞0))을 형성하여, 게이트 절연층은 100㎚ 두께의 구조를 갖는다.
할로겐 원소는 성막 중에 게이트 절연층에 함유되도록 성막 가스(스퍼터링 가스)에 도입할 수 있다. 대안으로, 전 공정에 있어서의 크리닝 처리에 의해 처리 챔버에 잔류된 할로겐 원소를 게이트 절연층에 함유시킬 수 있다. 또한, 성막 후에 할로겐 원소를 게이트 절연층에 첨가할 수 있다.
성막 중에 도입되는 할로겐 원소를 함유하는 성막 가스(스퍼터링 가스)로서, NF３ 등을 이용할 수 있다. 성막을 행하는 처리 챔버의 크리닝 처리에 상술한 NF３과 같은 할로겐 원소를 함유하는 가스를 이용하여, 게이트 절연층이 처리 챔버 내에 잔류하는 불소 등의 할로겐 원소를 함유하도록 형성할 수 있다. 상술한 바와 같이 성막 중에 할로겐 원소를 게이트 절연층에 첨가하면, 공정 수를 증가시키지 않으면서 할로겐 원소를 함유하는 게이트 절연층을 형성할 수 있다.
할로겐 원소를 함유하는 가스로서, 불소를 함유하는 가스(불소계 가스, 예컨대 사불화탄소(CF４), 육불화황(SF６), 불화질소(NF３), 또는 트리플루오로메탄(CHF３)), 염소를 함유하는 가스(염소계 가스, 예컨대 염소(Cl２), 염화붕소(BCl３), 염화규소(SiCl４), 사염화탄소(CCl４)) 등을 적절히 이용할 수 있다.
게이트 절연층을 성막할 때 이용하는 성막 가스(할로겐 원소를 함유하는 가스를 포함함)로서, 수소, 물, 수산기 또는 수소화물 등의 불순물이 단위 "ppm" 또는 "ppb"로 표현되는 불순물 농도 수준 정도로 감소된 고순도 가스를 이용하는 것이 바람직하다.
게이트 절연층(131) 및 게이트 절연층(132)에 수소, 수산기 및 수분이 되도록이면 함유되지 않는 것이 바람직하므로, 성막의 전처리로서 스퍼터링 장치의 예비 가열 챔버에서 게이트 전극층(101)이 형성되는 기판(100)을 200℃ 이상으로 가열하여, 기판(100)에 부착된 불순물을 제거할 수 있는 것이 바람직하다.
이어서, 게이트 절연층(131) 및 게이트 절연층(132) 위에, 두께 2㎚ 이상 200㎚ 이하의 산화물 반도체막을 형성한다.
산화물 반도체막을 스퍼터링법으로 형성하기 전에, 아르곤 가스를 도입하여 플라즈마를 발생시키는 역스퍼터링에 의해 게이트 절연층(132)의 표면 위의 먼지를 제거하는 것이 바람직함을 알아야 한다. 역스퍼터링은, 타깃 측에 전압을 인가하지 않고, 아르곤 분위기에서 기판 측에 RF 전원을 이용하여 전압을 인가하고 기판 근방에 플라즈마를 발생시켜 표면을 개질시키는 방법을 의미한다. 아르곤 분위기 대신 질소 분위기, 헬륨 분위기, 산소 분위기 등을 이용할 수 있음을 알아야 한다.
산화물 반도체막은 스퍼터링법으로 형성한다. 산화물 반도체막은, In-Ga-Zn-O계 비단결정막, In-Sn-Zn-O계, In-Al-Zn-O계, Sn-Ga-Zn-O계, Al-Ga-Zn-O계, Sn-Al-Zn-O계, In-Zn-O계, Sn-Zn-O계, Al-Zn-O계, In-O계, Sn-O계, 또는 Zn-O계의 산화물 반도체막을 이용하여 형성한다. 본 실시형태에서는, 산화물 반도체막을 In-Ga-Zn-O계 산화물 반도체 타깃을 이용하여 스퍼터링법으로 형성한다. 산화물 반도체막은, 스퍼터링 가스로서 희가스(대표적으로 아르곤), 산소, 또는 희가스(대표적으로 아르곤) 및 산소를 이용하여, 스퍼터링 가스를 포함하는 분위기하에서 스퍼터링법으로 형성할 수 있다. 스퍼터링법을 이용할 경우, SiO２를 2중량% 이상 10중량% 이하 함유하는 타깃을 이용하여 성막을 수행할 수 있다.
산화물 반도체막을 성막할 때 이용하는 스퍼터링 가스로서, 수소, 물, 수산기 또는 수소화물 등의 불순물이 단위 "ppm" 또는 "ppb"로 표현되는 불순 농도 수준 정도로 감소된 고순도 가스를 이용하는 것이 바람직하다.
산화물 반도체막을 스퍼터링법으로 형성하기 위한 타깃으로서, 산화 아연을 주성분으로 함유하는 금속 산화물 타깃을 이용할 수 있다. 금속 산화물 타깃의 또 다른 예로서, In, Ga, 및 Zn을 함유하는 산화물 반도체 타깃(조성비로서, In２O３:Ga２O３:ZnO=1:1:1[몰 비율], In:Ga:Zn=1:1:0.5[원자 비율])을 이용할 수 있다. 또한, In, Ga, 및 Zn을 함유하는 산화물 반도체 타깃으로서, In：Ga：Zn=1：1：1 [원자 비율], 또는 In：Ga：Zn=1：1：2 [원자 비율]의 조성비를 갖는 타깃을 이용할 수 있다. 산화물 반도체 타깃의 충전율은 90% 이상 100% 이하, 바람직하게는 95% 이상 99.9% 이하이다. 충전율이 높은 산화물 반도체 타깃을 이용함으로써, 치밀한 산화물 반도체막을 형성한다.
감압 상태로 유지된 처리 챔버 내에 기판을 유지하고, 기판을 400℃ 미만의 온도로 가열한다. 이어서, 처리 챔버 내의 잔류 수분을 제거하면서 수소 및 수분이 제거된 스퍼터링 가스를 처리 챔버에 도입하고, 금속 산화물을 타깃으로 이용하여 기판(100) 위에 산화물 반도체막을 성막한다. 처리 챔버 내의 잔류 수분을 제거하기 위해서는, 흡착형 진공 펌프를 이용하는 것이 바람직하다. 예를 들면, 크라이오펌프, 이온 펌프, 또는 티타늄 서블리메이션 펌프를 이용하는 것이 바람직하다. 또한, 배기 유닛은 콜드 트랩(cold trap)을 구비한 터보 분자 펌프일 수 있다. 크라이오펌프를 이용하여 배기된 성막 챔버에서, 수소 원자, H２O 등 수소 원자를 함유하는 화합물, 탄소 원자를 함유하는 화합물 등이 배기되므로, 성막 챔버에서 형성된 산화물 반도체막에 포함되는 불순물의 농도를 저감시킬 수 있다.
성막 조건의 일례로서, 기판과 타깃의 사이의 거리는 100㎜이고, 압력은 0.6㎩이고, 직류(DC) 전원은 0.5㎾이고, 분위기는 산소 분위기(산소 유량 비율은 100%임)이다. 펄스 직류(DC) 전원이 바람직한데, 이는 먼지를 감소시킬 수 있고 필름 두께가 균일할 수 있기 때문임을 알아야 한다. 산화물 반도체막의 두께는 바람직하게는 5㎚ 이상 30㎚ 이하이다. 산화물 반도체 재료에 따라 적절한 두께가 변하고, 재료에 따라 두께를 적절하게 설정할 수 있음을 알아야 한다.
상술한 바와 같이 산화물 반도체막을 스퍼터링법으로 형성함으로써, 2차 이온 질량 분광분석법(SIMS)에 의해 측정된 수소 농도의 정량 결과가 5×1019atoms/㎤ 이하, 바람직하게는 1×1019atoms/㎤ 이하(더욱 바람직하게는 5×1018atoms/㎤ 이하)로 감소된 산화물 반도체막을 얻을 수 있다.
산화물 반도체막은, 성막 중에 막에 손상을 주지 않는 스퍼터링 조건으로 형성한다. 또한, 기판을 400℃ 미만의 온도로 하여 성막함으로써, 고온의 가열 처리에 의한 산화물 반도체막의 품질의 변화(예를 들면, In-Ga-Zn-O계 비단결정막이라면, ZnO가 막의 외부로 분리됨)를 방지할 수 있다.
스퍼터링법에는 스퍼터링 전원에 고주파 전원을 이용하는 RF 스퍼터링법, DC 스퍼터링법, 및 펄스 방식으로 바이어스를 인가하는 펄스 DC 스퍼터링법이 있다. RF 스퍼터링법은 주로 절연막을 형성하는 경우에 이용되고, DC 스퍼터링법은 주로 금속막을 형성하는 경우에 이용된다.
또한, 재료가 상이한 복수의 타깃을 설치할 수 있는 다원 스퍼터링 장치도 있다. 다원 스퍼터링 장치를 이용하여, 동일한 챔버로 상이한 재료막을 적층하여 형성할 수 있거나, 동일한 챔버에서 전자 방전에 의해 복수의 종류의 재료막을 형성 할 수 있다.
또한, 챔버 내부에 자석 시스템을 구비한 마그네트론 스퍼터링법을 이용하는 스퍼터링 장치, 및 글로우(glow) 방전을 사용하지 않고 마이크로파를 이용하여 발생시킨 플라즈마를 이용하는 ECR 스퍼터링법을 이용하는 스퍼터링 장치가 있다.
또한, 스퍼터링법을 이용하는 성막 방법으로서, 성막 중에 타깃 물질과 스퍼터링 가스 성분을 서로 화학 반응시켜서 그것들의 화합물의 박막을 형성하는 반응성 스퍼터링법, 및 성막 중에 기판에도 전압을 인가하는 바이어스 스퍼터링법도 있다.
이어서, 산화물 반도체막을 제2 포토리소그래피 공정 및 에칭 공정으로 섬 형상의 산화물 반도체층(121)으로 가공한다(도 1c 참조). 섬 형상의 산화물 반도체층(121)을 형성하기 위한 레지스트 마스크를 잉크제트법으로 형성할 수 있다. 레지스트 마스크를 잉크제트법으로 형성하면 포토마스크를 사용하지 않으므로, 제조 비용을 저감시킬 수 있다.
게이트 절연층(132)에 컨택트 홀을 형성할 경우, 그 공정은 산화물 반도체층(121)의 형성 시에 형성할 수 있다.
산화물 반도체막의 에칭은 건식 에칭, 습식 에칭, 또는 건식 에칭과 습식 에칭 둘 다일 수 있음을 알아야 한다.
건식 에칭에 이용하는 에칭 가스로서, 염소를 함유하는 가스(염소계 가스, 예컨대 염소(Cl２), 염화붕소(BCl３), 염화규소(SiCl４), 사염화탄소(CCl４))를 이용하는 것이 바람직하다.
대안으로, 불소를 함유하는 가스(불소계 가스, 예컨대 사불화탄소(CF４), 육불화황(SF６), 불화질소(NF３), 트리플루오로메탄(CHF３)), 브롬화수소(HBr), 산소(O２), 이러한 임의의 가스에 헬륨(He) 또는 아르곤(Ar) 등의 희가스를 첨가한 가스 등을 이용할 수 있다.
건식 에칭법으로서, 평행 플레이트 RIE(반응성 이온 에칭)법 또는 ICP(유도 결합형 플라즈마) 에칭법을 이용할 수 있다. 원하는 형상으로 막을 에칭하기 위하여, 에칭 조건(코일형의 전극에 인가되는 전력량, 기판 측 위의 전극에 인가되는 전력량, 기판 측 위의 전극 온도 등)을 적절히 조절한다.
습식 에칭에 이용하는 에칭액으로서, 인산, 아세트산 및 질산을 혼합한 용액, 암모니아 퍼옥시드 혼합물(31중량% 과산화수소수：28중량% 암모니아수：물＝5：2：2) 등을 이용할 수 있다. 또한, ITO-07N(KANTO CHEMICAL CO.,INC. 제품)을 사용할 수 있다.
습식 에칭 후의 에칭액은 에칭된 재료와 함께 세정에 의해 제거된다. 그 제거된 재료를 함유하는 에칭액의 폐액을 정제할 수 있고, 폐액에 함유되는 재료를 재이용할 수 있다. 에칭 후의 폐액으로부터 산화물 반도체층에 함유되는 인듐 등의 재료를 수집하여 재이용하는 경우, 자원을 효과적으로 활용하여 비용을 저감할 수 있다.
막을 원하는 형상으로 에칭하기 위하여, 재료에 따라 에칭 조건(예컨대 에칭액, 에칭 시간, 온도 등)을 적절히 조절한다.
다음 공정에서 도전막을 형성하기 전에 역스퍼터링을 행하여, 산화물 반도체층(121) 및 게이트 절연층(132)의 표면에 부착되어 있는 레지스트 잔류물을 제거하는 것이 바람직함을 알아야 한다.
이어서, 게이트 절연층(132) 및 산화물 반도체층(121) 위에 도전막을 형성한다. 도전막을 스퍼터링법이나 진공 증착법으로 형성할 수 있다. 도전막의 재료로서, Al, Cr, Cu, Ta, Ti, Mo, 또는 W로부터 선택된 원소, 상술한 원소를 성분으로 함유하는 합금, 상술한 원소를 조합한 합금막 등을 제공할 수 있다. 대안으로, 망간, 마그네슘, 지르코늄, 베릴륨, 및 토륨으로부터 선택된 하나 이상의 재료를 이용할 수 있다. 또한, 금속 도전막은 단층 구조 또는 2층 이상의 적층 구조를 가질 수 있다. 예를 들면, 규소를 함유하는 알루미늄막의 단층 구조, 알루미늄막 위에 티타늄막을 적층하는 2층 구조, Ti막, 그 위에 적층한 알루미늄막, 및 그 위에 적층한 Ti막의 3층 구조를 제공할 수 있다. 대안으로, 알루미늄 및 티타늄(Ti), 탄탈(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 네오디뮴(Nd), 또는 스칸듐(Sc)으로부터 선택된 하나 이상의 원소를 함유하는 막, 이러한 원소들 중 임의의 원소를 함유하는 합금막, 또는 이러한 원소들 중 임의의 원소를 함유하는 질화막을 사용할 수 있다.
제3 포토리소그래피 공정을 수행한다. 도전막 위에 레지스트 마스크를 형성하고, 선택적으로 에칭을 행하여 소스 전극층(115a) 및 드레인 전극층(115b)을 형성한 후, 레지스트 마스크를 제거한다(도 1d 참조).
도전막의 에칭 시에, 산화물 반도체층(121)은 제거되지 않도록 층의 재료 및 에칭 조건을 적절히 조절한다.
본 실시형태에서는, 도전막으로서 Ti막을 이용하고, 산화물 반도체층(121)에는 In-Ga-Zn-O계 산화물을 이용하고, 에칭액으로서 암모니아 과산화수소 용액(암모니아, 물, 과산화수소 용액의 혼합액)을 이용한다.
제3 포토리소그래피 공정 후의 에칭 공정에서, 산화물 반도체층(121)은 일부만이 에칭되고, 그루브(오목부)를 갖는 산화물 반도체층이 형성되는 경우도 있음을 알아야 한다. 또한, 소스 전극층(115a) 및 드레인 전극층(115b)을 형성하기 위한 레지스트 마스크를 잉크제트법으로 형성할 수 있다. 레지스트 마스크를 잉크제트법으로 형성하면 포토마스크를 사용하지 않으므로, 제조 비용을 저감시킬 수 있다.
포토리소그래피 공정에서 이용하는 포토마스크 수 및 공정 수를 삭감하기 위해서, 투과된 광이 복수의 세기를 갖는 노광 마스크인 멀티-톤 마스크에 의해 형성된 레지스트 마스크를 이용하여 에칭 공정을 행할 수 있다. 멀티-톤 마스크를 이용하여 형성한 레지스트 마스크는 복수의 두께를 갖고, 에칭을 행함으로써 더욱 형상을 변형시킬 수 있으므로, 상이한 패턴을 제공하는 복수의 에칭 공정에 이용할 수 있다. 그러므로 1장의 멀티-톤 마스크에 의해, 적어도 2종류 이상의 다른 패턴에 대응하는 레지스트 마스크를 형성할 수 있다. 따라서, 노광 마스크 수를 삭감할 수 있고, 대응하는 포토리소그래피 공정도 삭감할 수 있으므로, 공정의 간략화가 가능해진다.
N２O, N２, 또는 Ar 등의 가스를 이용한 플라즈마 처리에 의해, 산화물 반도체층의 노출된 부분의 표면에 부착된 물을 제거할 수 있다. 또한, 산소와 아르곤의 혼합 가스를 이용하여 플라즈마 처리를 행할 수 있다.
플라즈마 처리를 행한 경우, 대기에 노출하는 일 없이, 산화물 반도체층의 일부에 접하는 보호 절연막이 되는 산화물 절연층으로서 산화물 절연층(116)을 형성한다. 본 실시형태에서는, 산화물 반도체층(121)이 소스 전극층(115a)과 겹치지 않고 드레인 전극층(115b)과도 겹치지 않는 영역에 있어서, 산화물 반도체층(121)과 산화물 절연층(116)이 서로 접한다(도 1e 참조).
산화물 절연층(116)으로서, 섬 형상의 산화물 반도체층(121), 소스 전극층(115a), 및 드레인 전극층(115b)까지 형성된 기판(100)을 100℃ 미만의 온도로 가열하고, 수소 및 수분이 제거된 고순도 산소를 함유하는 스퍼터링 가스를 도입하고, 규소 반도체 타깃을 이용하는 방식으로 산화 규소층을 형성한다. 산화물 절연층(116)은 결함을 포함하는 산화 규소층이 되도록 형성하는 것이 바람직함을 알아야 한다.
산화물 절연층(116)을 성막할 때에 이용하는 스퍼터링 가스로서, 수소, 물, 수산기 또는 수소화물 등의 불순물이 단위 "ppm" 또는 "ppb"로 표현되는 불순물 농도 수준 정도로 감소된 고순도 가스를 이용하는 것이 바람직하다.
예를 들면, 순도가 6N(99.9999%)인 붕소 도핑된 규소 타깃(저항값 0.01Ω㎝)을 이용하고, 타깃과 기판의 사이의 거리(T-S 거리)가 89㎜이고, 압력이 0.4㎩이고, 직류(DC) 전원이 6㎾이고, 분위기가 산소 분위기(산소 유량 비율 100%)인 조건하에서 펄스 DC 스퍼터링법으로 산화 규소층을 형성한다. 막 두께는 300㎚으로 한다. 규소 타깃 대신 석영(바람직하게는 합성 석영)을 산화 규소층을 형성하기 위한 타깃으로서 이용할 수 있음을 알아야 한다. 스퍼터링 가스로서 산소 또는 산소와 아르곤의 혼합 가스를 이용함을 알아야 한다.
이러한 경우에 있어서, 처리 챔버 내의 잔류 수분을 제거하면서 산화물 절연층(116)을 성막하는 것이 바람직하다. 이는 산화물 반도체층(121) 및 산화물 절연층(116)에 수소, 수산기 또는 수분이 함유되지 않도록 방지하기 위한 것이다.
산화물 절연층(116)으로서, 산화 규소층 대신, 산화 질화 규소층, 산화 알루미늄층, 산화 질화 알루미늄층 등을 이용할 수 있음을 알아야 한다.
다음으로, 할로겐 원소를 함유하는 산화물 절연층인 게이트 절연층(132)과 산화물 반도체층(121)을 서로 접한 상태에서 100℃ 내지 400℃로 가열 처리를 행한다. 이 가열 처리에 의해, 산화물 반도체층(121) 내에 포함되는 수소 혹은 수분을 할로겐 원소를 함유하는 산화물 절연층인 게이트 절연층(132)으로 확산시킬 수 있다. 게이트 절연층(132)은 할로겐 원소를 함유하므로, 섬 형상의 산화물 반도체층(121)에 포함되는 수소, 수산기 또는 수분 등의 불순물은 산화물 반도체층(121)과 게이트 절연층(132) 사이의 계면을 통해 게이트 절연층(132)으로 확산된다. 구체적으로는, 산화물 반도체층(121) 내의 수소 원자, H２O 등의 수소 원자를 함유하는 화합물, 또는 탄소 원자를 함유하는 화합물이 게이트 절연층(132)으로 쉽게 확산된다.
산화물 절연층(116)은 바람직하게는 과잉 산소를 함유하고, 댕글링 본드으로 대표되는 결함을 많이 포함한다. 결함을 많이 포함하는 산화물 절연층(116)은 주로 수소에 대하여 더 높은 결합 에너지를 갖고, 산화물 반도체층으로부터 산화물 절연층(116)으로의 불순물의 확산이 촉진되어, 산화물 절연층(116)에 있어서 불순물을 안정화시킬 수 있다.
이상의 공정에서, 수소 또는 수분 등의 불순물을 제거하고, 수소 또는 수분 등의 불순물의 농도를 가능한 한 낮춤으로써, 백(back) 채널 측, 즉 산화물 반도체층의 표층부에서의 기생 채널의 발생을 억제할 수 있다.
그러므로 수소 및 수소화물의 농도가 저감된 산화물 반도체층(112)을 포함하는 박막 트랜지스터(110)를 제조할 수 있다(도 1f 참조).
상술한 바와 같이 산화물 반도체막을 형성할 때, 반응 분위기 내의 잔류 수분을 제거함으로써, 산화물 반도체막 내의 수소 및 수소화물의 농도를 저감시킬 수 있다. 따라서, 산화물 반도체막을 안정화할 수 있다.
산화물 절연층 위에 보호 절연층을 형성할 수 있다. 본 실시형태에서는, 보호 절연층(103)을 산화물 절연층(116) 위에 형성한다. 보호 절연층(103)으로서, 질화 규소막, 질화 산화 규소막, 질화 알루미늄막 등을 이용한다.
보호 절연층(103)으로서, 산화물 절연층(116)까지 형성된 기판(100)을 100℃ 내지 400℃의 온도로 가열하고, 수소 및 수분이 제거된 고순도 질소를 함유하는 스퍼터링 가스를 도입하고, 규소 반도체 타깃을 이용함으로써 질화 규소막을 형성한다. 이러한 경우에 있어서도, 산화물 절연층(116)과 마찬가지로, 처리 챔버 내의 잔류 수분을 제거하면서 보호 절연층(103)을 형성하는 것이 바람직하다.
보호 절연층(103)을 형성할 경우, 보호 절연층(103)의 성막 시에 100℃ 내지 400℃의 온도로 기판(100)을 가열함으로써, 산화물 반도체층 내에 포함되는 수소 혹은 수분을 할로겐 원소를 함유하는 게이트 절연층에 확산시킬 수 있다. 이러한 경우, 산화물 절연층(116)의 형성 후에 가열 처리는 불필요하다.
산화물 절연층(116) 및 보호 절연층(103)으로서 질화 규소층을 적층할 경우, 산화 규소층과 질화 규소층을 동일한 처리 챔버에서 공통인 규소 타깃을 이용해서 형성할 수 있다. 먼저, 산소를 함유하는 스퍼터링 가스를 도입하고, 처리 챔버 내에 장착된 규소 타깃을 이용해서 산화 규소층을 형성하고, 이어서 스퍼터링 가스를 질소를 함유하는 스퍼터링 가스로 전환하고, 동일한 규소 타깃을 이용해서 질화 규소층을 형성한다. 산화 규소층과 질화 규소층을 대기에 노출시키지 않고 연속해서 형성할 수 있으므로, 산화 규소층의 표면에 수소 또는 수분 등의 불순물이 흡착되는 것을 방지할 수 있다. 이러한 경우, 산화물 절연층(116) 및 보호 절연층(103)으로서 질화 규소층을 적층한 후, 산화물 반도체층 내에 포함되는 수소 혹은 수분을 할로겐 원소를 함유하는 게이트 절연층으로 확산시키는 가열 처리(온도 100℃ 내지 400℃)를 행할 수 있다.
보호 절연층의 형성 후, 대기에서 100℃ 이상 200℃ 이하의 가열 처리를 1시간 내지 30시간 동안 추가로 수행할 수 있다. 이 가열 처리는 고정된 가열 온도에서 수행할 수 있고, 대안으로 가열 온도에서의 다음의 변화를 복수 회 반복적으로 수행할 수 있는데, 가열 온도는 실온으로부터 100℃ 이상 200℃ 이하의 온도로 증가하고, 이어서 실온으로 감소한다. 또한, 이러한 가열 처리를 산화물 절연막의 형성 전에 감압하에서 행할 수 있다. 감압하에서, 가열 처리 시간을 단축시킬 수 있다. 이러한 가열 처리로 인해, 노멀리-오프(normally-off) 박막 트랜지스터를 얻을 수 있다. 따라서, 반도체 장치의 신뢰성을 향상시킬 수 있다.
기판을 가열한 상태에서 질화 규소층을 형성하는 경우, 산화물 반도체층으로부터 할로겐 원소를 함유하는 게이트 절연층으로 수소 또는 수분을 확산시키고, 동시에 외부 대기로부터 수분의 침입을 방지하는 배리어막을 제공할 수 있다.
게이트 절연층 위에 채널 형성 영역으로 기능하는 산화물 반도체층을 형성할 때, 반응 분위기 내의 잔류 수분을 제거함으로써, 산화물 반도체층 내의 수소 및 수소화물의 농도를 저감시킬 수 있다. 산화물 반도체층에 접하여 할로겐 원소를 함유하는 게이트 절연층을 제공함으로써, 산화물 반도체층 내의 수소 또는 수분을 산화 규소막으로 확산시켜 산화물 반도체층의 수소 및 수소화합물의 농도를 저감시킬 수 있다.
도 23은 산화물 반도체막 및 산화물 반도체막을 이용한 반도체 장치의 제조에 이용할 수 있는 성막 장치(1000)의 일례를 도시한다.
성막 장치(1000)는 로드 챔버(1110) 및 언로드 챔버(1120)를 포함한다. 로드 챔버(1110) 및 언로드 챔버(1120)는 각각 처리 전의 기판을 수납하는 카세트(1111) 및 처리 후의 기판을 수납하는 카세트(1121)를 구비한다. 로드 챔버(1110)와 언로드 챔버(1120) 사이에는 제1 반송 챔버(1100)가 제공되고, 기판을 반송하는 반송 유닛(1101)이 제공되어 있다.
성막 장치(1000)는 제2 반송 챔버(1200)를 구비한다. 제2 반송 챔버(1200)는 반송 유닛(1201)을 구비한다. 4개의 처리 챔버(제1 처리 챔버(1210), 제2 처리 챔버(1220), 제3 처리 챔버(1230), 및 제4 처리 챔버(1240))는 게이트 밸브를 개재하여 제2 반송 챔버(1200)에 서로 접속되어 있고, 제2 반송 챔버(1200) 주위에 배열되어 있다. 제1 처리 챔버(1210)의 한 측은 게이트 밸브를 개재하여 제1 반송 챔버(1100)와 접속되고, 제1 처리 챔버(1210)의 다른 측은 게이트 밸브를 개재하여 제2 반송 챔버(1200)와 접속되어 있음을 알아야 한다.
제2 반송 챔버(1200), 제1 처리 챔버(1210), 제2 처리 챔버(1220), 제3 처리 챔버(1230), 및 제4 처리 챔버(1240)는 각각 배기 유닛(1205), 배기 유닛(1215), 배기 유닛(1225), 배기 유닛(1235), 및 배기 유닛(1245)을 구비한다. 배기 유닛은 각 처리 챔버의 사용 용도에 따라 선택할 수 있지만, 특히 크라이오펌프와 같은 배기 유닛이 바람직하다. 대안으로, 배기 유닛으로서, 콜드 트랩을 구비한 터보 분자 펌프를 사용할 수 있다.
산화물 반도체막을 형성할 경우, (물론, 산화물 반도체막을 형성하는 처리 챔버를 포함하는) 처리 챔버 내에 불순물로서 잔류 수분이 혼입되는 것을 방지하기 위하여, 산화물 반도체막에 접하는 막의 형성 전후 공정 및 산화물 반도체막의 형성 전후 공정에서 크라이오펌프 등의 배기 유닛을 이용하는 것이 바람직하다.
제1 처리 챔버(1210)에는 기판 가열 유닛(1211)이 제공되어 있다. 제1 처리 챔버(1210)는 대기압 상태의 제1 반송 챔버(1100)로부터 감압 상태의 제2 반송 챔버(1200)로 기판을 반송하는 전달 챔버의 역할을 한다. 전달 챔버를 설치함으로써, 제2 반송 챔버(1200)를 대기로 인한 오염으로부터 지킬 수 있다.
제2 처리 챔버(1220), 제3 처리 챔버(1230), 및 제4 처리 챔버(1240)에는 각각 스퍼터링법으로 질화 규소막을 형성하기 위한 구조, 스퍼터링법으로 산화 규소막을 형성하기 위한 구조, 및 스퍼터링법으로 산화물 반도체막을 형성하기 위한 구조가 제공되어 있다. 즉, 각 처리 챔버에는 타깃 및 기판 가열 유닛이 구비되어 있고, 스퍼터링 가스를 도입하는 가스 공급 유닛 및 글로우 방전 생성 유닛이 제공되어 있다.
다음으로, 성막 장치(1000)의 동작의 일례에 대해서 설명한다. 여기서, 게이트 전극층(101)이 형성된 기판 위에 게이트 절연층과 산화물 반도체층을 연속 성막하는 방법에 대해서 설명한다.
반송 유닛(1101)은 게이트 전극층(101)이 형성된 기판(100)을 카세트(1111)로부터 제1 처리 챔버(1210)로 반송한다. 다음으로, 게이트 밸브를 닫아 제1 처리 챔버(1210)에서 기판(100)을 예비 가열하고, 기판에 부착된 불순물을 제거하여 배기한다. 불순물은, 예를 들면, 수소 원자, H２O 등의 수소 원자를 함유하는 화합물, 탄소 원자를 함유하는 화합물 등을 포함한다.
다음으로, 기판(100)을 제2 처리 챔버(1220)로 반송하여 질화 규소층을 형성한다. 이어서, 기판(100)을 제3 처리 챔버(1230)로 반송하여 할로겐 원소를 함유하는 산화 규소층을 형성한다. 이러한 방식으로, 게이트 절연층(131 및 132)을 형성한다. 제2 처리 챔버(1220) 및 제3 처리 챔버(1230)는 바람직하게는 크라이오펌프 등에 의해 배기되어, 처리 챔버 내의 불순물 농도가 저감될 수 있다. 불순물 농도가 저감된 처리 챔버 내에서 적층된 질화 규소막과 산화 규소막은 수소, 수산기, 수분 등이 억제된 게이트 절연층(131 및 132)으로서 이용한다.
성막 중에, 제3 처리 챔버(1230)에 할로겐 원소를 함유하는 가스를 도입하여 게이트 절연층(132)은 할로겐 원소를 함유할 수 있다. 대안으로, 게이트 절연층(132)을 형성하는 제3 처리 챔버(1230)를 할로겐 원소를 함유하는 가스를 이용하여 크리닝 처리하고, 할로겐 원소를 잔류시킨 상태에서 제3 처리 챔버(1230)에 기판(100)을 반송하고, 잔류시킨 할로겐 원소를 함유하도록 게이트 절연층(132)을 형성하는 방식으로, 게이트 절연층(132)은 할로겐 원소를 함유할 수 있다.
그 후, 기판(100)을 제4 처리 챔버(1240)로 반송한다. 제4 처리 챔버(1240)는 산화물 반도체용 타깃을 구비하고 있고, 제4 처리 챔버(1240)는 배기 유닛으로서 크라이오펌프를 구비하고 있다. 제4 처리 챔버(1240)에서 산화물 반도체층을 형성한다.
제4 처리 챔버(1240)에 있어서 산화물 반도체막을 형성하는 방법을 도 22를 이용하여 설명한다. 도 22에 도시한 바와 같이, 제4 처리 챔버(1240)는 배기 챔버(5002)를 개재하여 메인 밸브에 의해 배기 유닛(1245)과 접속된다. 제4 처리 챔버(1240)는 전원(5003), 드라이 펌프(5001), 캐소드(5005), 스테이지 승강기(5006), 기판 스테이지(5007), 게이트 밸브(5008), 냉각수(5009), 유량 조절기(5010), 및 가스 탱크(5011)를 포함한다. 기판 스테이지(5007) 위에 기판(100)이 유지되고, 캐소드(5005) 측에 산화물 반도체용 타깃(5004)이 장착되어 있다.
우선, 제4 처리 챔버(1240)는 드라이 펌프(5001)에 의해 배기 챔버(5002)를 개재하여 배기되어, 제4 처리 챔버(1240) 내의 압력이 감소한다. 이어서, 크라이오펌프인 배기 유닛(1245)에 의해 추가로 배기되어, 제4 처리 챔버(1240) 내의 수소, 수분, 수소화물, 수소 화합물 등의 불순물을 제거한다. 크라이오펌프 대신, 터보 분자 펌프를 이용할 수 있고, 이 경우 터보 분자 펌프의 흡기구 위에 수분 등을 흡착시키기 위한 콜드 트랩을 제공할 수 있다.
게이트 절연층(132)까지 형성된 기판(100)을 게이트 밸브(5008)를 통하여 제4 처리 챔버(1240)로 반송하고, 기판 스테이지(5007) 위에 유지한다. 스퍼터링 가스는 유량 조절기(5010)에 의해 유량 제어되면서 가스 탱크(5011)로부터 제4 처리 챔버(1240)로 도입하고, 전원(5003)에 의해 캐소드에 전압을 인가하여 플라즈마를 발생시키고, 타깃(5004)을 이용하여 기판(100) 위에 산화물 반도체막을 형성한다.
도 22를 참조하여 제4 처리 챔버를 예로서 설명하지만, 본 명세서에 있어서의 막 형성 장치의 임의의 처리 챔버에 도 22의 방법을 적절히 적용할 수 있다.
제4 처리 챔버(1240)에서는 잔류하는 수분이 크라이오펌프에 의해 제거되어, 산화물 반도체막의 수소 농도를 저감시킬 수 있다. 산화물 반도체막은 기판을 가열하는 상태에서 형성한다. 크라이오펌프에 의해 처리 챔버 내에 잔류하는 수분을 제거한 상태에서 스퍼터링법에 의한 성막을 행함으로써, 산화물 반도체막을 형성할 때의 기판 온도는 400℃ 이하일 수 있다.
상술한 방식으로, 성막 장치(1000)에 의해 게이트 절연층(132) 및 산화물 반도체막을 연속하여 형성할 수 있다. 도 23에서는 3개 이상의 처리 챔버가 반송 챔버를 개재하여 접속하는 구조를 이용하지만, 또 다른 구조를 이용할 수 있다. 예를 들면, 기판을 위한 반입구 및 반출구가 구비되어 있고, 각 처리 챔버가 서로 접속되는 소위 인-라인(in-line) 구조를 이용할 수 있다.
도 24는 도 1e 및 1f에서 도시한 바와 같이 섬 형상의 산화물 반도체층(121) 위에 산화물 절연층(116) 및 보호 절연층(103)을 형성하기 위한 성막 장치(3000)의 일례를 나타낸다.
성막 장치(3000)는 로드 챔버(3110) 및 언로드 챔버(3120)를 포함한다. 로드 챔버(3110) 및 언로드 챔버(3120)는 각각 처리 전의 기판을 수납하는 카세트(3111) 및 처리 후의 기판을 수납하는 카세트(3121)를 구비한다.
성막 장치(3000)는 제1 반송 챔버(3100)를 포함한다. 제1 반송 챔버(3100)는 제1 반송 유닛(3101)을 구비한다. 5개의 처리 챔버(제1 처리 챔버(3210), 제2 처리 챔버(3220), 제3 처리 챔버(3230), 제4 처리 챔버(3240), 및 제5 처리 챔버(3250))는 게이트 밸브를 개재하여 제1 반송 챔버(3100)에 접속되어 있고, 제1 반송 챔버(3100) 주위에 배열되어 있다.
로드 챔버(3110), 언로드 챔버(3120), 제1 반송 챔버(3100), 제1 처리 챔버(3210), 제2 처리 챔버(3220), 제3 처리 챔버(3230), 제4 처리 챔버(3240), 및 제5 처리 챔버(3250)는 각각 배기 유닛(3115), 배기 유닛(3125), 배기 유닛(3105), 배기 유닛(3215), 배기 유닛(3225), 배기 유닛(3235), 배기 유닛(3245), 및 배기 유닛(3255)이 설치되어 있어, 감압을 실현할 수 있다. 배기 유닛은 각 처리 챔버의 사용 용도에 따라 선택할 수 있지만, 특히 크라이오펌프와 같은 배기 유닛이 바람직하다. 대안으로, 콜드 트랩을 구비한 터보 분자 펌프를 사용할 수 있다.
로드 챔버(3110) 및 언로드 챔버(3120)는 각각 제1 반송 챔버(3100)에 기판을 반송하는 전달 챔버의 역할을 한다. 전달 챔버를 제공함으로써, 제1 반송 챔버(3100)를 대기에 의한 오염으로부터 지킬 수 있다.
제1 처리 챔버(3210) 및 제4 처리 챔버(3240)는 각각 기판 가열 유닛(3211) 및 기판 가열 유닛(3241)을 구비한다. 제2 처리 챔버(3220) 및 제3 처리 챔버(3230)는 각각 스퍼터링법으로 산화 규소막을 형성하기 위한 구조 및 스퍼터링법으로 질화 규소막을 형성하기 위한 구조를 구비한다. 즉, 각 처리 챔버는 타깃 및 기판 가열 유닛을 구비하고, 스퍼터링 가스를 도입하는 가스 공급 유닛 및 글로우 방전 생성 유닛을 구비한다. 또한, 제5 처리 챔버(3250)는 냉각 유닛(3251)을 구비한다.
다음으로, 성막 장치(3000)의 동작의 일례에 대해서 설명한다. 여기서, 섬 형상의 산화물 반도체층(121) 위에 산화물 절연층(116) 및 보호 절연층(103)을 형성하는 방법에 대해서 설명한다.
우선, 로드 챔버(3110)을 배기하여, 로드 챔버(3110)의 압력을 제1 반송 챔버(3100)의 압력과 실질적으로 동일하게 하면, 게이트 밸브를 열고 제1 반송 챔버(3100)을 개재하여 로드 챔버(3110)로부터 제1 처리 챔버(3210)로 기판(100)을 반송한다.
기판(100)을 제1 처리 챔버(3210)의 기판 가열 유닛(3211)으로 예비 가열하여, 기판에 부착된 불순물을 제거하여 배기하는 것이 바람직하다. 불순물은 예를 들면, 수소 원자, H２O 등의 수소 원자를 함유하는 화합물, 탄소 원자를 함유하는 화합물을 포함한다. 예비 가열의 온도는 100℃ 이상 400℃ 이하, 바람직하게는 150℃ 이상 300℃ 이하임을 알아야 한다. 제1 처리 챔버(3210)에 제공된 배기 유닛으로서, 크라이오펌프를 사용하는 것이 바람직하다. 기판(100)에 부착되어 있는 불순물이 예비 가열에 의해 제거되고, 제1 처리 챔버(3210)로 확산되므로, 크라이오펌프를 이용하여 불순물을 제1 처리 챔버(3210)로부터 배기해야 한다. 이러한 예비 가열 처리는 생략할 수 있음을 알아야 한다.
다음으로, 기판(100)을 제2 처리 챔버(3220)로 반송하고, 산화물 절연층(116)을 형성한다. 예를 들면, 산화물 절연층(116)으로서 산화 규소막을 형성한다. 제2 처리 챔버(3220)는 크라이오펌프 등에 의해 배기되어, 처리 챔버 내의 불순물 농도가 저감되어 있다. 불순물이 저감된 처리 챔버에서 형성된 산화물 절연막은 불순물 농도가 억제된다. 구체적으로는, 산화물 절연막에 함유되는 수소 농도를 저감시킬 수 있다. 산화물 절연층(116)은 기판(100)을 가열하는 상태에서 형성할 수 있지만, 산화물 절연층(116)을 0℃ 내지 약 50℃, 바람직하게는 실온에서 형성하여 산화물 절연층(116)에 결함을 포함시키는 것이 바람직하다.
스퍼터링법으로 산화물 절연층(116)으로서 산화 규소막을 형성하는 경우, 타깃으로서 석영 타깃 또는 규소 타깃을 이용할 수 있다. 규소 타깃을 이용하여, 산소 및 희가스를 포함하는 분위기하에서 스퍼터링법에 의해 형성된 산화 규소막은 규소 원자 또는 산소 원자의 댕글링 본드를 포함할 수 있다.
산화물 절연층에 할로겐 원소를 함유시키는 경우에는, 성막 중에 제2 처리 챔버(3220)에 할로겐 원소를 함유하는 가스를 도입하여 산화물 절연층에 할로겐 원소를 함유시킬 수 있다. 대안으로, 산화물 절연층을 형성하는 제2 처리 챔버(3220)를 할로겐 원소를 함유하는 가스를 이용하여 크리닝 처리하고, 할로겐 원소를 잔류시킨 상태에서 기판(100)을 제2 처리 챔버(3220)에 반송하고, 그 잔류시킨 할로겐 원소를 함유하도록 산화물 절연층을 형성하는 방식으로 산화물 절연층에 할로겐 원소를 함유시킬 수 있다.
다음으로, 기판(100)을 제3 처리 챔버(3230)로 반송하고, 산화물 절연층(116) 위에 보호 절연층(103)을 형성한다. 보호 절연층(103)으로서, 불순물 원소의 확산을 방지하는 기능이 있는 막이 사용되는데, 예를 들면 질화 규소막, 질화 산화 규소막 등을 이용할 수 있다. 제3 처리 챔버(3230)는 바람직하게는 크라이오펌프 등에 의해 배기되어 처리 챔버 내의 불순물 농도가 저감될 수 있다.
보호 절연층(103)은 박막 트랜지스터(110)의 외부 분위기로부터 불순물이 확산되어 침입하는 것을 방지한다. 불순물은 예를 들면 수소, H２O 등 수소 원자를 함유하는 화합물, 탄소 원자를 함유하는 화합물 등을 포함한다.
스퍼터링법으로 보호 절연층(103)으로서 질화 규소막을 형성하는 경우, 예를 들면, 규소 타깃을 이용하고, 제3 처리 챔버(3230)에 질소와 아르곤의 혼합 가스를 도입하고, 반응성 스퍼터링을 실행하는 방식으로 보호 절연층(103)을 형성한다. 기판 온도는 100℃ 이상 400℃ 이하, 예를 들면 200℃ 이상 350℃ 이하로 설정한다. 가열하는 상태에서 막 형성을 수행하는 경우, 수소, 수산기 또는 수분 등의 수소 원자를 포함하는 불순물을 할로겐 원소를 함유하는 게이트 절연층(132)으로 확산시켜, 섬 형상의 산화물 반도체층(121)에 있어서의 불순물 농도를 저감시킬 수 있다. 특히, 수소 원자의 확산이 촉진될 수 있도록 200℃ 이상 350℃ 이하의 기판 온도가 바람직하다.
산화물 절연층(116) 및 보호 절연층(103)으로서 질화 규소층을 적층하는 경우, 산화 규소층과 질화 규소층을 동일한 처리 챔버에서 공통의 규소 타깃을 이용해서 형성할 수 있다. 먼저, 산소를 함유하는 스퍼터링 가스를 도입하고, 처리 챔버 내에 장착된 규소 타깃을 이용해서 산화 규소층을 형성하고, 이어서 스퍼터링 가스를 질소를 함유하는 스퍼터링 가스로 전환하여 동일한 규소 타깃을 이용해서 질화 규소층을 형성한다. 산화 규소층과 질화 규소층을 대기에 노출시키지 않고 연속해서 형성할 수 있으므로, 산화 규소층의 표면에 수소 또는 수분 등의 불순물이 흡착되는 것을 방지할 수 있다. 이러한 경우, 산화물 절연층(116) 및 보호 절연층(103)으로서 질화 규소층을 적층한 후, 산화물 반도체층 내에 포함되는 수소 혹은 수분을 할로겐 원소를 함유하는 게이트 절연층(132)으로 확산시키는 가열 처리(온도 100℃ 내지 400℃)를 수행할 수 있다.
수소, 수산기 또는 수분 등 수소 원자를 포함하는 불순물을 할로겐 원소를 함유하는 게이트 절연층(132)으로 확산시키고, 섬 형상의 산화물 반도체층(121)에 있어서의 불순물 농도를 저감시키기 위해서, 보호 절연층(103)을 형성한 후에 가열 처리를 수행할 수 있음을 알아야 한다.
예를 들면, 도 24에서 도시한 바와 같이, 기판(100)을 제4 처리 챔버(3240)로 반송하고, 성막 후 가열 처리를 행한다. 성막 후 가열 처리의 기판 온도는 100℃ 이상 400℃ 이하이다. 가열 처리에 의해, 산화물 반도체층에 포함되는 불순물을 섬 형상의 산화물 반도체층(121)과 할로겐 원소를 함유하는 게이트 절연층(132) 사이의 계면을 개재하여 할로겐 원소를 함유하는 게이트 절연층(132)으로 쉽게 확산시킬 수 있다. 구체적으로는, 섬 형상의 산화물 반도체층(121) 내의 수소 원자 또는 H２O 등 수소 원자를 함유하는 화합물이 할로겐 원소를 함유하는 게이트 절연층(132)으로 쉽게 확산된다. 그 결과, 산화물 반도체층의 불순물 농도가 저감된다.
대안으로, 산화물 반도체층 내에 포함되는 수소 혹은 수분을 할로겐 원소를 함유하는 게이트 절연층(132)으로 확산시키는 가열 처리는 산화물 절연층(116)의 형성 전에 수행할 수 있다.
가열 처리 후, 기판(100)을 제5 처리 챔버(3250)로 반송한다. 성막 후 가열 처리의 기판 온도(T)부터 물 등의 불순물의 재혼입을 억제하는 충분히 낮은 온도까지 기판(100)을 냉각시킨다. 구체적으로는, 온도가 가열 처리의 기판 온도(T)보다 100℃ 이하로 될 때까지 서냉시킨다. 냉각은 헬륨, 네온, 아르곤 등을 제5 처리 챔버(3250)에 도입하여 행할 수 있다. 냉각에 이용하는 질소 또는 희가스, 예컨대 헬륨, 네온, 또는 아르곤에 물, 수소 등이 포함되지 않는 것이 바람직함을 알아야 한다. 질소 또는 희가스, 예컨대 헬륨, 네온, 또는 아르곤의 순도는 바람직하게는 6N(99.9999%) 이상, 더욱 바람직하게는 7N(99.99999%) 이상(즉, 불순물 농도는 1ppm 이하, 바람직하게는 0.1ppm 이하임)이다.
크라이오펌프와 같은 배기 유닛을 적용한 성막 장치(3000)를 이용함으로써, 처리 챔버 내의 불순물을 저감시킬 수 있다. 처리 챔버의 내벽에 부착되어 있던 불순물이 제거되고, 성막 중의 기판 및 막 내에 불순물이 혼입되는 것을 저감시킬 수 있다. 또한, 예비 가열 중의 분위기로부터 제거되는 불순물을 배기하여, 불순불이 기판에 다시 부착되는 현상을 방지할 수 있다.
상술한 방식으로 형성한 산화물 반도체층 내의 불순물 농도를 저감시킬 수 있다. 따라서, 예를 들면, 채널 형성 영역으로 기능하는 산화물 반도체층이 본 실시형태에서 예시하는 성막 장치를 이용하여 형성한 게이트 절연층 및 산화물 절연층과 접하는 박막 트랜지스터에서, 게이트 전극에 전압을 인가하지 않는 상태, 즉 오프 상태에서 채널 형성 영역의 캐리어 농도가 감소하므로, 박막 트랜지스터는 낮은 오프 전류를 갖고, 양호한 특성을 갖는다.
도 24에서 3개 이상의 처리 챔버가 반송 챔버를 개재하여 접속하는 구조를 이용하지만, 또 다른 구조를 이용할 수 있다. 예를 들면, 기판의 반입구 및 반출구를 구비하고, 각 처리 챔버가 서로 접속하는 소위 인-라인 구조를 이용할 수 있다.
본 실시형태에서 기술한 공정은 액정 표시 패널, 전계발광 표시 패널, 전자 잉크를 이용한 표시 장치 등의 백플레인(박막 트랜지스터가 형성된 기판)의 제조에 이용할 수 있다. 본 실시형태에서 기술한 공정은 400℃ 이하의 온도에서 행해지므로, 상술한 공정은 두께가 1㎜ 이하이고 한 변이 1m을 초과하는 유리 기판을 이용하는 제조 공정에 적용할 수 있다. 400℃ 이하의 온도에서 모든 공정을 행할 수 있으므로, 표시 패널을 제조하기 위해서 많은 에너지를 필요로 하지 않는다.
상술한 방식으로, 산화물 반도체층을 이용하는 박막 트랜지스터를 포함하는, 안정된 전기적 특성을 갖는 높은 신뢰성의 반도체 장치를 제공할 수 있다.
[실시형태 2]
본 실시형태에서는, 본 명세서에서 개시하는 반도체 장치에 적용할 수 있는 박막 트랜지스터의 다른 예를 설명할 것이다. 상술한 실시형태 1에서 기술한 것과 동일한 부분 또는 유사한 기능을 갖는 부분은 실시형태 1에서 기술한 유사한 방식으로 형성할 수 있고, 또한 실시형태 1의 공정과 유사한 공정은 실시형태 1에서 기술한 공정과 유사한 방식으로 수행할 수 있으므로, 반복 설명은 생략한다. 동일한 부분의 상세한 설명은 생략한다.
도 2a 내지 2f에 반도체 장치의 단면 구조의 일례를 도시한다. 도 2a 내지 2f에 도시하는 박막 트랜지스터(130)는 보텀 게이트 구조의 종류이고, 역스태거형 박막 트랜지스터라고도 한다.
도 2a 내지 2f에 도시하는 박막 트랜지스터(130)는 절연 표면을 갖는 기판(100) 위에 게이트 전극층(101), 게이트 절연층(131), 게이트 절연층(102), 산화물 반도체층(112), 소스 전극층(115a), 및 드레인 전극층(115b)을 포함한다. 또한, 박막 트랜지스터(130)를 덮고, 산화물 반도체층(112)에 접하는 산화물 절연층(136)이 제공되고, 그 위에 보호 절연층(103)이 적층되어 있다.
산화물 반도체층을 이용하는 박막 트랜지스터의 전기적 특성의 변동을 억제하기 위해서, 산화물 반도체층과 상기 산화물 반도체층에 접하여 제공되는 산화물 절연층(산화 규소층) 사이의 계면으로부터 변동 요인인 수소, 수분, 수산기 또는 수소화물(수소 화합물이라고도 함) 등의 불순물을 제거한다. 구체적으로는, 산화물 반도체층과 상기 산화물 반도체층에 접하여 제공되는 산화물 절연층 사이의 계면은 5×1019atoms/㎤ 이하, 바람직하게는 1×1019atoms/㎤ 이하의 수소 농도를 갖는다.
불소 또는 염소로 대표되는 할로겐 원소에 의해, 수소 또는 수분(예를 들어 수소 원자 또는 H２O 등 수소 원자를 함유하는 화합물) 등의 불순물을 산화물 반도체층으로부터 제거하여, 산화물 반도체층 내의 불순물 농도를 저감시킨다. 게이트 절연층 및 산화물 절연층에 할로겐 원소를 함유시키는 경우, 게이트 절연층 및 산화물 절연층 내의 할로겐 원소 농도는 대략 5×1018atoms/㎤ 내지 1×1020atoms/㎤일 수 있다.
불소 또는 염소로 대표되는 할로겐 원소는 전기 음성도가 높고, 할로겐 원소의 전기 음성도와 불순물인 수소의 전기 음성도 간의 차이가 크므로, 할로겐 원소와 수소 간의 이온 결합의 결합력이 높다. 그러므로 게이트 절연층 및/또는 산화물 절연층에 함유되는 할로겐 원소에 의해, 산화물 반도체층 내의 수소 또는 수분(예를 들어 수소 원자 또는 H２O 등 수소 원자를 함유하는 화합물) 등의 불순물을 게이트 절연층 및/또는 산화물 절연층으로 효과적으로 확산시켜, 산화물 반도체층으로부터 불순물을 제거할 수 있다.
산화물 반도체층과 접하여 제공되는 게이트 절연층 및 산화물 절연층은 할로겐 원소를 함유하도록 형성할 수 있다. 또한, 할로겐 원소를 함유하는 가스 분위기하에서의 플라즈마 처리에 의해 산화물 반도체층에 할로겐 원소를 부착시킬 수 있다. 할로겐 원소를 반도체 장치에 함유시키는 상술한 방법(성막 중에 게이트 절연층에 할로겐 원소를 함유시키고, 성막 중에 산화물 절연층에 할로겐 원소를 함유시키고, 플라즈마 처리에 의해 산화물 절연층과 산화물 반도체층 간의 계면에 할로겐 원소를 부착시킴) 중 적어도 하나를 이용할 수 있고, 물론 복수의 상술한 방법을 이용할 수 있다.
상술한 방법 중 적어도 한 방법으로, 할로겐 원소에 의해, 산화물 반도체층에 포함되는 수소, 수분, 수산기 또는 수소화물 등의 불순물을 게이트 절연층 및/또는 산화물 절연층으로 확산시켜, 산화물 반도체층 내의 불순물 농도를 저감시킨다.
본 실시형태에서는 보호 절연층으로서 기능하는 산화물 절연층(136)에 할로겐 원소를 함유시키는 예를 이용하므로, 산화물 반도체층(112)에 접하여 제공되는 산화물 절연층(136)은 할로겐 원소를 함유한다.
박막 트랜지스터(130)는 싱글 게이트 박막 트랜지스터를 이용하여 설명하지만, 필요에 따라, 복수의 채널 형성 영역을 포함하는 멀티 게이트 박막 트랜지스터를 형성할 수 있다.
도 2a 내지 2f를 참조하여 기판(100) 위에 박막 트랜지스터(130)를 형성하는 공정을 설명한다.
우선, 절연 표면을 갖는 기판(100) 위에 도전막을 형성한 후, 제１ 포토리소그래피 공정 및 에칭 공정에 의해 게이트 전극층(101)을 형성한다(도 2a 참조).
다음으로, 게이트 전극층(101) 위에 게이트 절연층(131) 및 게이트 절연층(102)을 형성한다.
게이트 절연층은, 플라즈마 CVD법, 스퍼터링법 등을 이용하여, 산화 규소층, 질화 규소층, 산화 질화 규소층, 질화 산화 규소층, 산화 알루미늄층, 산화 질화 알루미늄층, 또는 질화 산화 알루미늄층을 이용하여 단층 또는 적층 구조를 갖도록 형성할 수 있다. 마이크로파(2.45㎓)를 이용한 고밀도 플라즈마 CVD는, 치밀하고, 내압이 높고, 고품질의 절연층을 형성할 수 있으므로 특히 바람직하다.
본 실시형태에서, 게이트 절연층은 게이트 전극층(101) 위에 게이트 절연층(131) 및 게이트 절연층(102)이 이러한 순서로 적층되어 있는 구조를 갖도록 형성한다(도 2b 참조). 게이트 절연층의 적층 구조로서, 게이트 전극층(101) 위에 질화 규소층 및 산화 규소층이 적층되어 있는 구조를 이용할 수 있다. 100㎚ 두께의 게이트 절연층은, 게이트 절연층(131)으로서 스퍼터링법으로 두께가 50㎚ 이상 200㎚ 이하인 질화 규소층(SiNｙ(y＞0))을 형성하고, 게이트 절연층(131) 위에 게이트 절연층(102)으로서 두께가 5㎚ 이상 300㎚ 이하인 산화 규소층(SiOｘ(x＞0))을 형성하는 구조를 갖는다.
게이트 절연층(131 및 102)을 성막할 때 이용하는 성막 가스(할로겐 원소를 함유하는 가스를 포함함)로서, 수소, 물, 수산기 또는 수소화물 등의 불순물이 단위 "ppm" 또는 "ppb"로 표현되는 불순물 농도 수준 정도로 감소한 고순도 가스를 이용하는 것이 바람직하다.
다음으로, 게이트 절연층(131) 및 게이트 절연층(102) 위에 산화물 반도체막을 형성하고, 제2 포토리소그래피 공정 및 에칭 공정에 의해 섬 형상의 산화물 반도체층(121)으로 가공한다(도 2c 참조). 본 실시형태에서, 산화물 반도체막은 In-Ga-Zn-O계 산화물 반도체 타깃을 이용하여 스퍼터링법에 의해 형성한다.
다음으로, 게이트 절연층(102) 및 산화물 반도체층(121) 위에 도전막을 형성한다. 제3 포토리소그래피 공정을 수행한다. 도전막 위에 레지스트 마스크를 형성하고, 선택적으로 에칭을 행하여 소스 전극층(115a) 및 드레인 전극층(115b)을 형성한 후, 레지스트 마스크를 제거한다(도 2d 참조).
이어서, 게이트 절연층(102), 산화물 반도체층(121), 소스 전극층(115a), 및 드레인 전극층(115b) 위에 산화물 절연층(136)을 형성한다(도 2e 참조).
산화물 반도체층을 이용하는 박막 트랜지스터의 전기적 특성의 변동을 억제하기 위해서, 본 실시형태에서는 산화물 절연층(136)으로서 할로겐 원소를 함유하는 산화 절연층(불소를 함유하는 산화 규소층)을 형성한다.
본 실시형태에서, 소스 전극층(115a) 및 드레인 전극층(115b)까지 형성된 기판(100)을 100℃ 미만의 온도로 가열하고, 수소 및 수분이 제거된 고순도 산소 및 할로겐 원소를 함유하는 스퍼터링 가스를 도입하고, 규소 반도체 타깃을 이용하는 방식으로 산화물 절연층(136)으로서 할로겐 원소를 함유하는 산화 규소층을 형성한다.
할로겐 원소는 성막 중에 산화물 절연층(136)에 함유되도록 성막 가스(스퍼터링 가스)에 도입할 수 있다. 대안으로, 전 공정에 있어서의 크리닝 처리에 의해 처리 챔버에 잔류하는 할로겐 원소를 산화물 절연층(136)에 함유시킬 수 있다. 또한, 성막 후에 게이트 절연층 및 산화물 절연층에 할로겐 원소를 첨가할 수 있다.
성막 중에 도입되는 할로겐 원소를 함유하는 성막 가스(스퍼터링 가스)로서 NF３ 등을 이용할 수 있다. 성막을 위한 처리 챔버의 크리닝 처리에 상술한 NF３과 같은 할로겐 원소를 함유하는 가스를 이용하여, 처리 챔버 내에 잔류하는 불소 등의 할로겐 원소를 함유하도록 산화물 절연층(136)을 형성할 수 있다.
할로겐 원소를 함유하는 가스로서, 불소를 함유하는 가스(불소계 가스, 예컨대 사불화탄소(CF４), 육불화황(SF６), 불화질소(NF３), 또는 트리플루오로메탄(CHF３)), 염소를 함유하는 가스(염소계 가스, 예컨대 염소(Cl２), 염화붕소(BCl３), 염화규소(SiCl４), 또는 사염화탄소(CCl４)) 등을 적절히 이용할 수 있다.
산화물 절연층(136)을 성막할 때 이용하는 성막 가스(할로겐 원소를 함유하는 가스를 포함함)로서, 수소, 물, 수산기 또는 수소화물 등의 불순물이 단위 "ppm" 또는 "ppb"로 표현되는 불순물 농도 수준 정도로 감소한 고순도 가스를 이용하는 것이 바람직하다.
이러한 경우에 있어서, 처리 챔버 내의 잔류 수분은 바람직하게는 산화물 절연층(136)의 성막 시 제거한다. 이는, 산화물 반도체층(121) 및 산화물 절연층(136)에 수소, 수산기 또는 수분이 함유되는 것을 방지하기 위한 것이다.
산화물 절연층(136)으로서, 산화 규소층 대신 산화 질화 규소층, 산화 알루미늄층, 산화 질화 알루미늄층 등을 이용할 수 있음을 알아야 한다.
다음으로, 할로겐 원소를 함유하는 산화물 절연층(136) 및 산화물 반도체층(121)을 서로 접한 상태에서 100℃ 내지 400℃로 가열 처리를 행한다. 이 가열 처리에 의해, 산화물 반도체층(121) 내에 포함되는 수소 혹은 수분을 할로겐 원소를 함유하는 게이트 절연층(136)으로 확산시킬 수 있다. 산화물 절연층(136)은 할로겐 원소를 함유하므로, 섬 형상의 산화물 반도체층(121)에 포함되는 수소, 수산기 또는 수분 등의 불순물은 산화물 반도체층(121)과 산화물 절연층(136) 간의 계면을 개재하여 산화물 절연층(136)으로 확산된다. 구체적으로는, 산화물 반도체층(121)에 포함되는 수소 원자, H２O 등 수소 원자를 함유하는 화합물, 탄소 원자를 함유하는 화합물이 산화물 절연층(136)으로 쉽게 확산된다.
산화물 절연층(136)은 바람직하게는 과잉 산소를 함유하고, 댕글링 본드으로 대표되는 결함을 많이 포함한다. 결함을 많이 포함하는 산화물 절연층(136)은 주로 수소에 대하여 결합 에너지가 높고, 산화물 반도체층으로부터 산화물 절연층(136)으로의 불순물의 확산이 촉진되고, 산화물 절연층(136)에 있어서 불순물을 안정화시킬 수 있으므로 바람직하다.
다음으로, 보호 절연층(103)을 산화물 절연층(136) 위에 형성한다. 보호 절연층(103)로서, 질화 규소막, 질화 산화 규소막, 질화 알루미늄막 등을 이용한다. 보호 절연층(103)으로서, 산화물 절연층(136)까지 형성된 기판(100)을 100℃ 내지 400℃의 온도로 가열하고, 수소 및 수분이 제거된 고순도 질소를 함유하는 스퍼터링 가스를 도입하고, 규소 반도체 타깃을 이용함으로써 질화 규소막을 형성한다.
상술한 공정을 통해, 수소 또는 수분 등의 불순물을 제거하고, 수소 또는 수분 등의 불순물의 농도를 가능한 한 많이 저감함으로써, 백 채널 측, 즉 산화물 반도체층의 표층부의 기생 채널의 발생을 억제할 수 있다.
그러므로 수소 및 수소화물의 농도가 저감된 산화물 반도체층(112)을 포함하는 박막 트랜지스터(130)를 제조할 수 있다(도 2f 참조).
할로겐 원소를 함유하는 산화물 절연층(136)을 산화물 반도체층(112)과 접하여 제공함으로써, 산화물 반도체층(112) 내의 수소, 수산기 또는 수분 등의 수소 원자를 함유하는 불순물을 할로겐 원소를 함유하는 산화물 절연층(136)으로 확산시킬 수 있어, 산화물 반도체층(112)에 있어서의 전기 특성의 변동 요인이 되는 불순물 농도를 저감시킬 수 있다.
상술한 방식으로, 산화물 반도체층을 이용하는 박막 트랜지스터를 포함하는, 안정된 전기적 특성을 갖는 높은 신뢰성의 반도체 장치를 제공할 수 있다.
[실시형태 3]
본 실시형태에서는, 본 명세서에서 개시하는 반도체 장치에 적용할 수 있는 박막 트랜지스터의 다른 예를 설명할 것이다. 상술한 실시형태들에서 기술한 것과 동일한 부분 또는 유사한 기능을 갖는 부분은 실시형태들에서 기술한 유사한 방식으로 형성할 수 있고, 또한 실시형태들의 공정과 유사한 공정은 실시형태들에서 기술한 공정과 유사한 방식으로 수행할 수 있으므로, 반복 설명은 생략한다. 동일한 부분의 상세한 설명은 생략한다.
도 3a 내지 3f에 반도체 장치의 단면 구조의 일례를 도시한다. 도 3a 내지 3f에 도시하는 박막 트랜지스터(135)는 보텀 게이트 구조의 종류이고, 역스태거형 박막 트랜지스터라고도 한다.
도 3a 내지 3f에 도시하는 박막 트랜지스터(135)는 절연 표면을 갖는 기판(100) 위에 게이트 전극층(101), 게이트 절연층(131), 게이트 절연층(132), 산화물 반도체층(112), 소스 전극층(115a) 및 드레인 전극층(115b)을 포함한다. 또한, 박막 트랜지스터(135)를 덮고, 산화물 반도체층(112)에 접하는 산화물 절연층(136)이 제공되고, 그 위에 보호 절연층(103)이 적층되어 있다.
산화물 반도체층을 이용하는 박막 트랜지스터의 전기적 특성의 변동을 억제하기 위해서, 산화물 반도체층과 상기 산화물 반도체층에 접하여 제공되는 산화물 절연층(산화 규소층) 간의 계면으로부터 변동 요인이 되는 수소, 수분, 수산기 또는 수소화물(수소 화합물이라고도 함) 등의 불순물을 제거한다. 구체적으로는, 산화물 반도체층과 상기 산화물 반도체층에 접하여 제공되는 산화물 절연층 간의 계면에 있어서의 수소 농도는 5×1019atoms/㎤ 이하, 바람직하게는 1×1019atoms/㎤ 이하이다.
불소 또는 염소로 대표되는 할로겐 원소에 의해, 수소 또는 수분(예를 들어 수소 원자 또는 H2O 등 수소 원자를 함유하는 화합물) 등의 불순물을 산화물 반도체층으로부터 제거하여 산화물 반도체층 내의 불순물 농도를 저감시킨다. 게이트 절연층 및 산화물 절연층에 할로겐 원소를 함유시키는 경우, 게이트 절연층 및 산화물 절연층 내에 있어서의 할로겐 원소의 농도는 대략 5×1018atoms/㎤ 내지 1×1020atoms/㎤일 수 있다.
불소 또는 염소로 대표되는 할로겐 원소는 전기 음성도가 높고, 할로겐 원소의 전기 음성도와 불순물인 수소의 전기 음성도 간의 차이가 크므로, 할로겐 원소와 수소 간의 이온 결합의 결합력이 높다. 그러므로 게이트 절연층 및/또는 산화물 절연층에 함유되는 할로겐 원소에 의해, 산화물 반도체층 내의 수소 또는 수분(예를 들어 수소 원자 또는 H2O 등 수소 원자를 함유하는 화합물) 등의 불순물을 게이트 절연층 및/또는 산화물 절연층으로 효과적으로 확산시킬 수 있어 불순물을 산화물 반도체층으로부터 제거할 수 있다.
산화물 반도체층과 접하여 제공되는 게이트 절연층 및 산화물 절연층은 할로겐 원소를 함유하도록 형성할 수 있다. 또한, 할로겐 원소를 함유하는 가스 분위기하에서의 플라즈마 처리에 의해 산화물 반도체층에 할로겐 원소를 부착할 수 있다. 할로겐 원소를 반도체 장치에 함유시키는 상술한 방법(성막 중에 게이트 절연층에 할로겐 원소를 함유시키고, 성막 중에 산화물 절연층에 할로겐 원소를 함유시키고, 플라즈마 처리에 의해 산화물 절연층과 산화물 반도체층 간의 계면에 할로겐 원소를 부착시킴) 중 적어도 하나를 이용할 수 있고, 물론 복수의 상술한 방법을 이용할 수 있다.
상술한 방법 중 적어도 하나의 방법으로, 할로겐 원소에 의해, 산화물 반도체층에 포함되는 수소, 수분, 수산기 또는 수소화물 등의 불순물을 게이트 절연층 및/또는 산화물 절연층으로 확산시켜 산화물 반도체층 내의 불순물 농도를 저감시킨다.
본 실시형태에서는 게이트 절연층(132) 및 보호 절연층으로서 기능하는 산화물 절연층(136)에 할로겐 원소를 함유시키는 예를 이용하고, 따라서 산화물 반도체층(112)에 접하여 제공되는 게이트 절연층(132) 및 산화물 절연층(136)은 할로겐 원소를 함유한다.
박막 트랜지스터(135)는 싱글 게이트 박막 트랜지스터를 이용하여 설명하지만, 필요에 따라, 복수의 채널 형성 영역을 포함하는 멀티 게이트 박막 트랜지스터를 형성할 수 있다.
도 3a 내지 3f를 참조하여 기판(100) 위에 박막 트랜지스터(135)를 형성하는 공정을 설명한다.
우선, 절연 표면을 갖는 기판(100) 위에 도전막을 형성한 후, 제１ 포토리소그래피 공정 및 에칭 공정에 의해 게이트 전극층(101)을 형성한다(도 3a 참조).
다음으로, 게이트 전극층(101) 위에 게이트 절연층(131) 및 게이트 절연층(132)을 형성한다. 본 실시형태에서, 게이트 절연층에 할로겐 원소를 함유시킨다. 게이트 절연층이 적층 구조를 갖는 경우, 적어도 산화물 반도체층에 접하는 게이트 절연층에 할로겐 원소를 함유시킨다.
게이트 절연층은, 플라즈마 CVD법, 스퍼터링법 등을 이용하여, 산화 규소층, 질화 규소층, 산화 질화 규소층, 질화 산화 규소층, 산화 알루미늄층, 산화 질화 알루미늄층, 또는 질화 산화 알루미늄층을 이용하는 단층 또는 적층 구조를 갖도록 형성할 수 있다. 마이크로파(2.45㎓)를 이용한 고밀도 플라즈마 CVD법을 이용하는 것은 치밀하고, 내압이 높은 고품질의 절연층을 형성할 수 있으므로 바람직하다.
본 실시형태에서, 게이트 전극층(101) 위에 게이트 절연층(131) 및 게이트 절연층(132)을 이러한 순서로 적층하는 구조를 갖도록 게이트 절연층을 형성한다(도 3b 참조). 게이트 절연층의 적층 구조로서, 게이트 전극층(101) 위에 질화 규소층 및 산화 규소층이 적층되어 있는 구조를 이용할 수 있다. 100㎚의 두께를 갖는 게이트 절연층은, 스퍼터링법으로 게이트 절연층(131)으로서 두께 50㎚ 이상 200㎚ 이하의 질화 규소층(SiNｙ(y＞0))을 형성하고, 게이트 절연층(131) 위에 게이트 절연층(132)으로서 두께 5㎚ 이상 300㎚ 이하의 할로겐 원소를 함유하는 산화 규소층(SiOｘ(x＞0))을 형성하는 구조를 갖는다.
성막 중에 도입되는 할로겐 원소를 함유하는 성막 가스(스퍼터링 가스)로서, NF３ 등을 이용할 수 있다. 성막을 위한 처리 챔버의 크리닝 처리에 상술한 NF３과 같은 할로겐 원소를 함유하는 가스를 이용하여, 처리 챔버 내에 잔류하는 불소 등의 할로겐 원소를 함유하도록 게이트 절연층을 형성할 수 있다. 상술한 바와 같이 성막 중에 할로겐 원소를 게이트 절연층에 첨가하면, 공정 수를 증가시키지 않고, 할로겐 원소를 함유하는 게이트 절연층을 형성할 수 있다.
할로겐 원소를 함유하는 가스로서, 불소를 함유하는 가스(불소계 가스, 예컨대 사불화탄소(CF４), 육불화황(SF６), 불화질소(NF３), 또는 트리플루오로메탄(CHF３)), 염소를 함유하는 가스(염소계 가스, 예컨대 염소(Cl２), 염화붕소(BCl３), 염화규소(SiCl４), 또는 사염화탄소(CCl４)) 등을 적절히 이용할 수 있다.
게이트 절연층(131 및 132)을 성막할 때 이용하는 스퍼터링 가스(할로겐 원소를 함유하는 가스를 포함함)로서, 수소, 물, 수산기 또는 수소화물 등의 불순물이 단위 "ppm" 또는 "ppb"로 표현되는 불순물 농도 수준 정도로 감소한 고순도 가스를 이용하는 것이 바람직하다.
다음으로, 게이트 절연층(131) 및 게이트 절연층(132) 위에 산화물 반도체막을 형성하고, 제2 포토리소그래피 공정 및 에칭 공정에 의해 섬 형상의 산화물 반도체층(121)으로 가공한다(도 3c 참조). 본 실시형태에서, 산화물 반도체막은 In-Ga-Zn-O계 산화물 반도체 타깃을 이용하여 스퍼터링법에 의해 형성된다.
이어서, 게이트 절연층(132) 및 산화물 반도체층(121) 위에 도전막을 형성한다. 제3 포토리소그래피 공정을 수행한다. 도전막 위에 레지스트 마스크를 형성하고, 선택적으로 에칭을 행하여 소스 전극층(115a) 및 드레인 전극층(115b)을 형성한 후, 레지스트 마스크를 제거한다(도 3d 참조).
이어서, 게이트 절연층(132), 산화물 반도체층(121), 소스 전극층(115a), 및 드레인 전극층(115b) 위에 산화물 절연층(136)을 형성한다(도 3e 참조).
산화물 반도체층을 이용하는 박막 트랜지스터의 전기적 특성의 변동을 억제하기 위해서, 본 실시형태에서는 산화물 절연층(136)으로서 할로겐 원소를 함유하는 산화물 절연층(불소를 함유하는 산화 규소층)을 형성한다.
본 실시형태에서, 산화물 절연층(136)으로서, 소스 전극층(115a) 및 드레인 전극층(115b)까지 형성된 기판(100)을 100℃ 미만의 온도로 가열하고, 수소 및 수분이 제거된 고순도 산소 및 할로겐 원소를 함유하는 스퍼터링 가스를 도입하고, 규소 반도체 타깃을 이용하는 방식으로 할로겐 원소를 함유하는 산화 규소층을 형성한다.
할로겐 원소는 성막 중에 산화물 절연층(136)에 함유되도록 성막 가스(스퍼터링 가스)에 도입할 수 있다. 대안으로, 전 공정에 있어서의 크리닝 처리에 의해 처리 챔버에 잔류된 할로겐 원소를 산화물 절연층(136)에 함유시킬 수 있다. 또한, 성막 후에 게이트 절연층 및 산화물 절연층에 첨가할 수 있다.
성막 중에 도입되는 할로겐 원소를 함유하는 성막 가스(스퍼터링 가스)로, NF３ 등을 이용할 수 있다. 성막을 위한 처리 챔버의 크리닝 처리에 상술한 NF３과 같은 할로겐 원소를 함유하는 가스를 이용하여, 처리 챔버 내에 잔류하는 불소 등의 할로겐 원소를 함유하도록 산화물 절연층(136)을 형성할 수 있다.
할로겐 원소를 함유하는 가스로서, 불소를 함유하는 가스(불소계 가스, 예컨대 사불화탄소(CF４), 육불화황(SF６), 불화질소(NF３), 또는 트리플루오로메탄(CHF３)), 염소를 함유하는 가스(염소계 가스, 예컨대 염소(Cl２), 염화붕소(BCl３), 염화규소(SiCl４), 또는 사염화탄소(CCl４)) 등을 적절히 이용할 수 있다.
산화물 절연층(136)을 성막할 때 이용하는 성막 가스(할로겐 원소를 함유하는 가스를 포함함)로서, 수소, 물, 수산기 또는 수소화물 등의 불순물이 단위 "ppm" 또는 "ppb"로 표현되는 불순물 농도 수준 정도로 감소한 고순도 가스를 이용하는 것이 바람직하다.
이러한 경우에 있어서, 처리 챔버 내의 잔류 수분을 제거하여 산화물 절연층(136)을 성막하는 것이 바람직하다. 이는, 산화물 반도체층(121) 및 산화물 절연층(136)에 수소, 수산기 또는 수분이 함유되지 않도록 하기 위한 것이다.
산화물 절연층(136)로서, 산화 규소층 대신 산화 질화 규소층, 산화 알루미늄층, 산화 질화 알루미늄층 등을 이용할 수 있음을 알아야 한다.
다음으로, 할로겐 원소를 함유하는 게이트 절연층(132) 및 할로겐 원소를 함유하는 산화물 절연층(136)이 산화물 반도체층(121)과 접한 상태에서 100℃ 내지 400℃로 가열 처리를 행한다. 이 가열 처리에 의해, 산화물 반도체층(121) 내에 포함되는 수소 혹은 수분을 할로겐 원소를 함유하는 게이트 절연층(132) 및 할로겐 원소를 함유하는 산화물 절연층(136)으로 확산시킬 수 있다. 게이트 절연층(132) 및 산화물 절연층(136) 각각은 할로겐 원소를 함유하므로, 섬 형상의 산화물 반도체층(121)에 포함되는 수소, 수산기 또는 수분 등의 불순물은 산화물 반도체층(121)과 게이트 절연층(132) 간의 계면 또는 산화물 반도체층(121)과 산화물 절연층(136) 간의 계면을 개재하여 게이트 절연층(132) 또는 산화물 절연층(136)으로 확산된다. 구체적으로는, 산화물 반도체층(121)에 포함되는 수소 원자, H２O 등 수소 원자를 함유하는 화합물, 또는 탄소 원자를 함유하는 화합물 등이 게이트 절연층(132) 및 산화물 절연층(136)으로 쉽게 확산된다.
산화물 절연층(136)은 바람직하게는 과잉 산소를 함유하고, 댕글링 본드과 같은 결함을 많이 포함한다. 결함을 많이 포함하는 산화물 절연층(136)은 주로 수소에 대하여 결합 에너지가 높고, 산화물 반도체층으로부터 산화물 절연층(136)으로의 불순물의 확산이 촉진되어, 산화물 절연층(136)에 있어서 불순물을 안정화시킬 수 있으므로 바람직하다.
다음으로, 보호 절연층(103)을 산화물 절연층(136) 위에 형성한다. 보호 절연층(103)으로서, 질화 규소막, 질화 산화 규소막, 질화 알루미늄막 등을 이용한다. 보호 절연층(103)으로서, 산화물 절연층(136)까지 형성된 기판(100)을 100℃ 내지 400℃의 온도로 가열하고, 수소 및 수분이 제거된 고순도 질소를 함유하는 스퍼터링 가스를 도입하고, 규소 반도체 타깃을 이용해서 질화 규소막을 형성한다.
상술한 공정을 통해, 수소 또는 수분 등의 불순물을 제거하고, 수소 또는 수분 등의 불순물의 농도를 가능한 한 많이 저감함으로써, 백 채널 측, 즉 산화물 반도체층의 표층부의 기생 채널의 발생을 억제할 수 있다.
그러므로 수소 및 수소화물의 농도가 저감된 산화물 반도체층(112)을 포함하는 박막 트랜지스터(135)를 제조할 수 있다(도 3f 참조).
할로겐 원소를 함유하는 게이트 절연층(132) 및 할로겐 원소를 함유하는 산화물 절연층(136)을 산화물 반도체층(112)에 접하여 제공함으로써, 산화물 반도체층(112) 내의 수소, 수산기 또는 수분 등의 수소 원자를 함유하는 불순물을 할로겐 원소를 함유하는 게이트 절연층(132) 및 할로겐 원소를 함유하는 산화물 절연층(136)으로 확산시킬 수 있어 산화물 반도체층(112)에 있어서의 전기적 특성의 변동 요인이 되는 불순물 농도를 저감시킬 수 있다.
상술한 방식으로, 산화물 반도체층을 이용하는 박막 트랜지스터를 포함하는, 안정된 전기적 특성을 갖는 높은 신뢰성의 반도체 장치를 제공할 수 있다.
[실시형태 4]
본 실시형태에서는, 본 명세서에서 개시하는 반도체 장치에 적용할 수 있는 박막 트랜지스터의 다른 예를 설명할 것이다. 상술한 실시형태들에서 기술한 것과 동일한 부분 또는 유사한 기능을 갖는 부분은 실시형태들에서 기술한 유사한 방식으로 형성할 수 있고, 또한 실시형태들의 공정과 유사한 공정은 실시형태들에서 기술한 공정과 유사한 방식으로 수행할 수 있으므로, 반복 설명은 생략한다. 동일한 부분의 상세한 설명은 생략한다.
도 4a 내지 4d에 반도체 장치의 단면 구조의 일례를 나타낸다. 도 4a 내지 4d에 도시하는 박막 트랜지스터(180)는 보텀 게이트 구조의 종류이고, 역스태거형 박막 트랜지스터라고도 한다.
도 4a 내지 4d에 도시하는 박막 트랜지스터(180)는 절연 표면을 갖는 기판(100) 위에 게이트 전극층(101), 게이트 절연층(131), 게이트 절연층(102), 산화물 반도체층(112), 소스 전극층(115a), 및 드레인 전극층(115b)을 포함한다. 또한, 박막 트랜지스터(180)를 덮고, 산화물 반도체층(112)에 접하는 산화물 절연층(116)이 제공되고, 그 위에 보호 절연층(103)이 적층되어 있다.
산화물 반도체층을 이용하는 박막 트랜지스터의 전기적 특성의 변동을 억제하기 위해서, 산화물 반도체층과 상기 산화물 반도체층에 접하여 제공되는 산화물 절연층(산화 규소층) 간의 계면으로부터 변동 요인이 되는 수소, 수분, 수산기 또는 수소화물(수소 화합물이라고도 함) 등의 불순물을 제거한다. 구체적으로는, 산화물 반도체층과 상기 산화물 반도체층에 접하여 제공되는 산화물 절연층 간의 계면에 있어서의 수소 농도는 5×1019atoms/㎤ 이하, 바람직하게는 1×1019atoms/㎤ 이하이다.
불소 또는 염소로 대표되는 할로겐 원소에 의해, 수소 또는 수분(예를 들어 수소 원자 또는 H2O 등 수소 원자를 함유하는 화합물) 등의 불순물을 산화물 반도체층으로부터 제거하여 산화물 반도체층 내의 불순물 농도를 저감시킨다.
불소 또는 염소로 대표되는 할로겐 원소는 전기 음성도가 높고, 할로겐 원소의 전기 음성도와 불순물인 수소의 전기 음성도 간의 차이가 크므로, 할로겐 원소와 수소 간의 이온 결합의 결합력이 높다. 따라서, 게이트 절연층 및/또는 산화물 절연층에 함유되는 할로겐 원소에 의해, 산화물 반도체층 내의 수소 또는 수분(예를 들어 수소 원자 또는 H2O 등 수소 원자를 함유하는 화합물) 등의 불순물을 게이트 절연층 및/또는 산화물 절연층으로 효과적으로 확산시켜 불순물을 산화물 반도체층으로부터 제거할 수 있다.
산화물 반도체층과 접하여 제공되는 게이트 절연층 및 산화물 절연층은 할로겐 원소를 함유하도록 형성할 수 있다. 또한, 할로겐 원소를 함유하는 가스 분위기하에서의 플라즈마 처리에 의해 산화물 반도체층에 할로겐 원소를 부착시킬 수 있다. 할로겐 원소를 반도체 장치에 함유시키는 상술한 방법(성막 중에 게이트 절연층에 할로겐 원소를 함유시키고, 성막 중에 산화물 절연층에 할로겐 원소를 함유시키고, 플라즈마 처리에 의해 산화물 절연층과 산화물 반도체층 간의 계면에 할로겐 원소를 부착시킴) 중 적어도 하나를 이용할 수 있고, 물론 복수의 상술한 방법을 이용할 수 있다.
상술한 방법 중 적어도 하나의 방법으로, 할로겐 원소에 의해, 산화물 반도체층에 포함되는 수소, 수분, 수산기 또는 수소화물 등의 불순물을 게이트 절연층 및/또는 산화물 절연층으로 확산시켜 산화물 반도체층 내의 불순물 농도를 저감시킨다.
본 실시형태에서, 할로겐 원소를 함유하는 가스 분위기하에서의 플라즈마 처리에 의해 산화물 반도체층(112)에 할로겐 원소(133)를 부착시킨다.
박막 트랜지스터(180)는 싱글 게이트 박막 트랜지스터를 이용하여 설명하지만, 필요에 따라, 복수의 채널 형성 영역을 포함하는 멀티 게이트 박막 트랜지스터를 형성할 수 있다.
도 4a 내지 4d를 참조하여 기판(100) 위에 박막 트랜지스터(180)를 형성하는 공정을 설명한다.
우선, 절연 표면을 갖는 기판(100) 위에 도전막을 형성한 후, 제1 포토리소그래피 공정 및 에칭 공정에 의해 게이트 전극층(101)을 형성한다.
다음으로, 게이트 전극층(101) 위에 게이트 절연층(131) 및 게이트 절연층(102)의 적층 구조를 갖도록 게이트 절연층을 형성한다. 게이트 절연층의 적층 구조로서, 게이트 전극층(101) 위에 질화 규소층 및 산화 규소층이 적층되어 있는 구조를 이용할 수 있다.
다음으로, 게이트 절연층(131) 및 게이트 절연층(102) 위에 산화물 반도체막을 형성하고, 제2 포토리소그래피 공정 및 에칭 공정에 의해 섬 형상의 산화물 반도체층(121)으로 가공한다. 본 실시형태에서, 산화물 반도체막은 In-Ga-Zn-O계 산화물 반도체 타깃을 이용하여 스퍼터링법에 의해 형성된다.
다음으로, 게이트 절연층(102) 및 산화물 반도체층(121) 위에 도전막을 형성한다. 제3 포토리소그래피 공정을 수행한다. 도전막 위에 레지스트 마스크를 형성하고, 선택적으로 에칭을 행해서 소스 전극층(115a) 및 드레인 전극층(115b)을 형성한 후, 레지스트 마스크를 제거한다(도 4a 참조).
다음으로, 산화물 반도체층(121)을 할로겐 원소를 함유하는 가스 분위기하에서 플라즈마 처리하여 할로겐 원소(133)를 산화물 반도체층(121)에 부착시킬 수 있다.
할로겐 원소를 부착시키는 플라즈마 처리는 소스 전극층(115a) 및 드레인 전극층(115b)을 형성하기 위한 레지스트 마스크를 제거하기 전에 수행할 수 있다.
할로겐 원소를 함유하는 가스로서, 불소를 함유하는 가스(불소계 가스, 예컨대 사불화탄소(CF４), 육불화황(SF６), 불화질소(NF３), 또는 트리플루오로메탄(CHF３)), 염소를 함유하는 가스(염소계 가스, 예컨대 염소(Cl２), 염화붕소(BCl３), 염화규소(SiCl４), 또는 사염화탄소(CCl４)) 등을 적절히 이용할 수 있다.
이어서, 게이트 절연층(102), 산화물 반도체층(121), 소스 전극층(115a), 및 드레인 전극층(115b) 위에 산화물 절연층(116)을 형성한다(도 4c 참조).
본 실시형태에서, 산화물 절연층(116)으로서, 소스 전극층(115a) 및 드레인 전극층(115b)까지 형성된 기판(100)을 100℃ 미만의 온도로 가열하고, 수소 및 수분이 제거된 고순도 산소 및 할로겐 원소를 함유하는 스퍼터링 가스를 도입하고, 규소 반도체 타깃을 이용하는 방식으로 할로겐 원소를 함유하는 산화 규소층을 형성한다.
다음으로, 산화물 절연층(116) 및 산화물 반도체층(121)이 서로 접하고, 그 사이의 계면이 할로겐 원소(133)를 갖는 상태에서 100℃ 내지 400℃로 가열 처리를 행한다. 이 가열 처리에 의해, 산화물 반도체층(121) 내에 포함되는 수소 혹은 수분을 할로겐 원소에 의해 산화물 절연층(116)으로 확산시킬 수 있다. 계면에 존재하는 할로겐 원소 때문에, 섬 형상의 산화물 반도체층(121)에 포함되는 수소, 수산기 또는 수분 등의 불순물은 산화물 반도체층(121)과 산화물 절연층(116) 간의 계면을 개재하여 산화물 절연층(116)으로 확산된다. 구체적으로는, 산화물 반도체층(121)에 포함되는 수소 원자, H2O 등 수소 원자를 함유하는 화합물, 또는 탄소 원자를 함유하는 화합물이 산화물 절연층(116)으로 쉽게 확산된다.
다음으로, 보호 절연층(103)을 산화물 절연층(116) 위에 형성한다. 보호 절연층(103)으로서, 질화 규소막, 질화 산화 규소막, 질화 알루미늄막 등을 이용한다. 보호 절연층(103)으로서, 산화물 절연층(116)까지 형성된 기판(100)을 100℃ 내지 400℃의 온도로 가열하고, 수소 및 수분이 제거된 고순도 질소를 함유하는 스퍼터링 가스를 도입하고, 규소 반도체 타깃을 이용하는 방식으로 질화 규소막을 형성한다.
상술한 공정을 통해, 수소 또는 수분 등의 불순물을 제거하고, 수소 또는 수분 등의 불순물의 농도를 가능한 한 많이 저감함으로써, 백 채널 측, 즉 산화물 반도체층의 표층부의 기생 채널의 발생을 억제할 수 있다.
그러므로 수소 및 수소화물의 농도가 저감된 산화물 반도체층(112)을 포함하는 박막 트랜지스터(180)를 제조할 수 있다(도 4d 참조).
할로겐 원소를 산화물 절연층(116)과 산화물 반도체층(112) 간의 계면에 제공함으로써, 산화물 반도체층(112) 내의 수소, 수산기 또는 수분 등의 수소 원자를 함유하는 불순물은 할로겐 원소에 의해 산화물 절연층(116)으로 확산할 수 있어 산화물 반도체층(112)에 있어서의 전기적 특성의 변동 요인이 되는 불순물 농도를 저감시킬 수 있다.
상술한 방식으로, 산화물 반도체층을 이용하는 박막 트랜지스터를 포함하는, 안정된 전기적 특성을 갖는 높은 신뢰성의 반도체 장치를 제공할 수 있다.
본 실시형태는 임의의 다른 실시형태와 적절히 조합하여 실시할 수 있다.
[실시형태 5]
본 실시형태에서, 본 명세서에서 개시하는 반도체 장치에 적용할 수 있는 박막 트랜지스터의 다른 예를 설명한다.
본 실시형태에서, 반도체 장치 및 반도체 장치의 제조 방법의 한 실시형태는 도 5a 내지 5e를 참조하여 설명한다.
도 5a 내지 5e에 반도체 장치의 단면 구조의 일례를 나타낸다. 도 5a 내지 5e에 도시하는 박막 트랜지스터(160)는 채널 보호형(채널 스톱형)이라고 불리는 보텀 게이트 구조의 종류이고, 역스태거형 박막 트랜지스터라고도 한다.
산화물 반도체층을 이용하는 박막 트랜지스터의 전기적 특성의 변동을 억제하기 위해서, 산화물 반도체층과 상기 산화물 반도체층에 접하여 제공되는 산화물 절연층(산화 규소층) 간의 계면으로부터 변동 요인이 되는 수소, 수분, 수산기 또는 수소화물(수소 화합물이라고도 함) 등의 불순물을 제거한다. 구체적으로는, 산화물 반도체층과 상기 산화물 반도체층에 접하여 제공되는 산화물 절연층 간의 계면에 있어서의 수소 농도는 5×1019atoms/㎤ 이하, 바람직하게는 1×1019atoms/㎤ 이하이다.
불소 또는 염소로 대표되는 할로겐 원소에 의해, 수소 또는 수분(예를 들어 수소 원자 또는 H2O 등 수소 원자를 함유하는 화합물) 등의 불순물을 산화물 반도체층으로부터 제거하여 산화물 반도체층 내의 불순물 농도를 저감시킨다.
산화물 반도체층과 접하여 제공되는 게이트 절연층 및 산화물 절연층은 할로겐 원소를 함유하도록 형성할 수 있다. 또한, 할로겐 원소를 함유하는 가스 분위기하에서의 플라즈마 처리에 의해 산화물 반도체층에 할로겐 원소를 부착시킬 수 있다. 할로겐 원소를 반도체 장치에 함유시키는 상술한 방법(성막 중에 게이트 절연층에 할로겐 원소를 함유시키고, 성막 중에 산화물 절연층에 할로겐 원소를 함유시키고, 플라즈마 처리에 의해 산화물 절연층과 산화물 반도체층 간의 계면에 할로겐 원소를 부착시킴) 중 적어도 하나를 이용할 수 있고, 물론 복수의 상술한 방법을 이용할 수 있다.
게이트 절연층 및 산화물 절연층에 할로겐 원소를 함유시키는 경우, 게이트 절연층 및 산화물 절연층 내에 있어서의 할로겐 원소의 농도는 대략 5×1018atoms/㎤ 내지 1×1020atoms/㎤이다.
상술한 방법 중 적어도 하나의 방법으로, 할로겐 원소에 의해, 산화물 반도체층에 포함되는 수소, 수분, 수산기 또는 수소화물 등의 불순물을 게이트 절연층 및/또는 산화물 절연층에 확산시켜 산화물 반도체층 내의 불순물 농도를 저감시킨다.
박막 트랜지스터(160)는 싱글 게이트 박막 트랜지스터를 이용하여 설명하지만, 필요에 따라, 복수의 채널 형성 영역을 포함하는 멀티 게이트 박막 트랜지스터를 형성할 수 있다.
도 5a 내지 5e를 참조하여 기판(150) 위에 박막 트랜지스터(160)를 형성하는 공정을 설명한다.
우선, 절연 표면을 갖는 기판(150) 위에 도전막을 형성한 후, 제1 포토리소그래피 공정 및 에칭 공정에 의해 게이트 전극층(151)을 형성한다. 레지스트 마스크를 잉크제트법으로 형성할 수 있음을 알아야 한다. 레지스트 마스크를 잉크제트법으로 형성하면 포토마스크를 사용하지 않으므로, 제조 비용을 저감시킬 수 있다.
게이트 전극층(151)은 금속 재료, 예컨대 몰리브덴, 티타늄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 또는 스칸듐, 또는 임의의 이러한 재료를 주성분으로서 함유하는 합금 재료를 이용하여 단층 구조 또는 적층 구조를 갖도록 형성할 수 있다.
다음으로, 게이트 전극층(151) 위에 게이트 절연층(154) 및 게이트 절연층(152)을 형성한다. 게이트 절연층(152)으로서, 할로겐 원소를 함유하는 산화물 절연층을 형성할 수 있다.
할로겐 원소는 성막 중에 게이트 절연층에 함유되도록 성막 가스(스퍼터링 가스)에 도입할 수 있다. 대안으로, 전 공정에 있어서의 크리닝 처리에 의해 처리 챔버에 잔류된 할로겐 원소를 게이트 절연층에 함유시킬 수 있다. 또한, 성막 후에 게이트 절연층 및 산화물 절연층에 할로겐 원소를 첨가할 수 있다.
성막 중에 도입되는 할로겐 원소를 함유하는 성막 가스(스퍼터링 가스)로서, NF３ 등을 이용할 수 있다. 성막을 위한 처리 챔버의 크리닝 처리에 상술한 NF３과 같은 할로겐 원소를 함유하는 가스를 이용하여, 처리 챔버 내에 잔류하는 불소 등의 할로겐 원소를 함유하도록 게이트 절연층을 형성할 수 있다.
본 실시형태에서, 게이트 절연층(154)으로서 스퍼터링법으로 질화 규소층을 형성하고, 게이트 절연층(152)으로서 스퍼터링법으로 산화 규소층을 형성한다.
다음으로, 게이트 절연층(152) 위에 산화물 반도체막을 형성하고, 제２ 포토리소그래피 공정 및 에칭 공정에 의해 섬 형상의 산화물 반도체층(171)으로 가공한다. 본 실시형태에서, 산화물 반도체막은 In-Ga-Zn-O계 산화물 반도체 타깃을 이용하여 스퍼터링법에 의해 형성된다.
감압 상태로 유지된 처리 챔버 내에 기판을 유지하고, 기판을 400℃ 미만의 온도로 가열한다. 이어서, 잔류 수분이 제거된 처리 챔버 내에 수소 및 수분이 제거된 스퍼터링 가스를 도입하고, 금속 산화물 타깃에 의해 기판(150) 위에 산화물 반도체막을 성막한다. 처리 챔버 내의 잔류 수분을 제거하기 위해서는, 흡착형 진공 펌프를 이용하는 것이 바람직하다. 예를 들면, 크라이오펌프, 이온 펌프, 또는 티탄 서블리메이션 펌프를 이용하는 것이 바람직하다. 배기 유닛은 콜드 트랩이 구비된 터보 분자 펌프일 수 있다. 크라이오펌프를 이용하여 배기시킨 성막 챔버에서, 수소 원자, H2O 등 수소 원자를 함유하는 화합물, 탄소 원자를 함유하는 화합물 등이 제거되므로, 성막 챔버에서 형성된 산화물 반도체막 내의 불순물의 농도를 저감시킬 수 있다.
성막 조건의 일례로서, 기판과 타깃 간의 거리는 100㎜이고, 압력은 0.6㎩이고, 직류(DC) 전원은 0.5㎾이고, 분위기는 산소 분위기(산소 유량 비율 100%)이다. 펄스 직류(DC) 전원을 이용하면, 먼지를 경감시킬 수 있고, 막 두께가 균일해지므로 바람직함을 알아야 한다. 산화물 반도체막의 두께는 바람직하게는 5㎚ 이상 30㎚ 이하이다. 산화물 반도체 재료에 따라 적절한 두께는 상이하고, 재료에 따라 두께를 적절히 설정할 수 있음을 알아야 한다.
산화물 반도체층(171)을 할로겐 원소를 함유하는 가스 분위기하에서의 플라즈마 처리하여, 불소 또는 염소 등의 할로겐 원소를 산화물 반도체층(171)에 부착시킬 수 있다.
다음으로, 게이트 절연층(152) 및 산화물 반도체층(171) 위에 산화물 절연층(173)을 형성한다(도 5b 참조).
산화물 절연층(173)으로서, 섬 형상의 산화물 반도체층(171)까지 형성된 기판(150)을 100℃ 미만의 온도로 가열하고, 수소 및 수분이 제거된 고순도 산소를 함유하는 스퍼터링 가스를 도입하고, 규소 반도체 타깃을 이용하는 방식으로 산화 규소층을 형성한다.
산화물 반도체층을 이용하는 박막 트랜지스터의 전기적 특성의 변동을 억제하기 위해서, 본 실시형태에서는 산화물 절연층(173)으로서 할로겐 원소를 함유하는 산화물 절연층을 형성한다.
할로겐 원소는 성막 중에 산화물 절연층(173)에 함유되도록 성막 가스(스퍼터링 가스)에 도입할 수 있다. 대안으로, 전 공정에 있어서의 크리닝 처리에 의해 처리 챔버에 잔류된 할로겐 원소를 산화물 절연층(173)에 함유시킬 수 있다. 또한, 성막 후에 게이트 절연층 및 산화물 절연층에 할로겐 원소를 첨가할 수 있다.
성막 중에 도입되는 할로겐 원소를 함유하는 성막 가스(스퍼터링 가스)로서, NF３ 등을 이용할 수 있다. 성막을 위한 처리 챔버의 크리닝 처리에 상술한 NF３과 같은 할로겐 원소를 함유하는 가스를 이용하여, 처리 챔버 내에 잔류하는 불소 등의 할로겐 원소를 함유하도록 산화물 절연층(173)을 형성할 수 있다.
산소 댕글링 본드를 결함으로서 많이 포함하는 산화물 절연층(173)은, 수소 혹은 수소를 함유하는 불순물을 산화물 반도체층(171)으로부터 산화물 절연층(173)으로 더욱 확산시킬 수 있으므로 바람직하다.
예를 들면, 순도가 6N(99.9999%)인 붕소 도핑된 규소 타깃(저항률 0.01Ω㎝)을 이용하고, 타깃과 기판의 사이의 거리(T-S 거리)가 89㎜이고, 압력이 0.4㎩이고, 직류(DC) 전원이 6㎾이고, 분위기가 산소 분위기(산소 유량 비율 100%)인 조건하에서 펄스 DC 스퍼터링법으로 산화물 절연층(173)을 형성한다. 막 두께는 300㎚이다. 규소 타깃 대신 석영(바람직하게는 합성 석영)을 산화물 절연층(173)을 형성하기 위한 타깃으로서 이용할 수 있음을 알아야 한다. 산화물 절연층(173)은 기판(150)을 가열하는 상태에서 형성할 수 있지만, 산화물 절연층(173)이 결함을 포함하도록 산화물 절연층(173)을 바람직하게는 0℃ 내지 약 50℃, 더욱 바람직하게는 실온에서 형성한다.
이러한 경우, 처리 챔버 내의 잔류 수분은 바람직하게는 산화물 절연층(173)의 성막 중에 제거된다. 이는, 산화물 반도체층(171) 및 산화물 절연층(173)에 수소, 수산기 또는 수분이 함유되지 않도록 하기 위한 것이다.
산화물 절연층(173)으로서, 산화 규소층 대신 산화 질화 규소층, 산화 알루미늄층, 산화 질화 알루미늄층 등을 이용할 수 있음을 알아야 한다.
다음으로, 할로겐 원소를 함유하는 산화물 절연층(173)과 산화물 반도체층(171)이 서로 접한 상태에서 100℃ 내지 400℃로 가열 처리를 행한다. 이 가열 처리에 의해, 산화물 반도체층(171) 내에 포함되는 수소 혹은 수분을 할로겐 원소를 함유하는 산화물 절연층(173)으로 확산시킬 수 있다. 산화물 절연층(173)은 할로겐 원소를 함유하므로, 섬 형상의 산화물 반도체층(171)에 포함되는 수소, 수산기 또는 수분 등의 불순물은 산화물 반도체층(171)과 산화물 절연층(173) 간의 계면을 개재하여 산화물 절연층(173)으로 확산된다. 구체적으로는, 산화물 반도체층(171) 내의 수소 원자, H2O 등 수소 원자를 함유하는 화합물, 또는 탄소 원자를 함유하는 화합물이 산화물 절연층(173)으로 쉽게 확산된다.
수소 및 수소화물의 농도가 저감된 산화물 반도체층(162)을 형성할 수 있다. 구체적으로는, 산화물 반도체층(162) 및 산화물 절연층(173) 간의 계면에 있어서의 수소 농도는 5×1019atoms/㎤ 이하, 바람직하게는 1×1019atoms/㎤ 이하이다.
제3 포토리소그래피 공정을 수행한다. 산화물 절연층(173) 위에 레지스트 마스크를 형성하고, 선택적으로 에칭을 행하여 산화물 절연층(166)을 형성한 후, 레지스트 마스크를 제거한다(도 5c 참조).
다음으로, 게이트 절연층(154), 게이트 절연층(152), 산화물 반도체층(162), 및 산화물 절연층(166) 위에 도전막을 형성한다. 그 후, 제4 포토리소그래피 공정에 의해 레지스트 마스크를 형성하고, 선택적으로 에칭을 행하여 소스 전극층(165a) 및 드레인 전극층(165b)을 형성한다. 이어서, 레지스트 마스크를 제거한다(도 5d 참조).
소스 전극층(165a) 및 드레인 전극층(165b)의 재료로서, Al, Cr, Cu, Ta, Ti, Mo, 또는 W로부터 선택된 원소, 임의의 이러한 원소를 성분으로서 함유하는 합금, 임의의 이러한 원소를 조합한 합금막 등을 제공할 수 있다. 또한, 금속 도전막은 단층 구조 또는 2층 이상의 적층 구조를 가질 수 있다.
상술한 공정을 통해, 수소 및 수소화물의 농도가 저감된 산화물 반도체층(162)을 포함하는 박막 트랜지스터(160)를 제조할 수 있다(도 5d 참조).
상술한 방식으로 산화물 반도체막을 형성하는 경우, 반응 분위기 속의 잔류 수분을 제거함으로써, 산화물 반도체막 내의 수소 및 수소화물의 농도를 저감시킬 수 있다. 따라서, 산화물 반도체막을 안정화시킬 수 있다.
산화물 절연층 위에 보호 절연층을 제공할 수 있다. 본 실시형태에서, 보호 절연층(153)을 산화물 절연층(166), 소스 전극층(165a), 및 드레인 전극층(165b) 위에 형성한다. 보호 절연층(153)으로서, 질화 규소막, 질화 산화 규소막, 질화 알루미늄막 등을 이용한다. 본 실시형태에서, 보호 절연층(153)은 질화 규소막을 이용하여 형성한다(도 5e 참조).
소스 전극층(165a), 드레인 전극층(165b), 및 산화물 절연층(166) 위에 또한 산화물 절연층을 형성할 수 있고, 산화물 절연층 위에 보호 절연층(153)을 적층할 수 있다. 또한, 보호 절연층(153) 위에 평탄화 절연층을 형성할 수 있다.
기판을 가열하는 상태에서 규소 절연층 위에 질화 규소층을 형성하는 경우, 수소 또는 수분은 산화물 반도체층으로부터 산화물 절연층으로 또한 확산될 수 있고, 동시에 외부 대기로부터의 수분의 침입을 막는 배리어막을 제공할 수 있다.
게이트 절연층 위에 채널 형성 영역으로 기능하는 산화물 반도체층을 형성하는 경우, 반응 분위기 속의 잔류 수분을 제거함으로써, 산화물 반도체층 내의 수소 및 수소화물의 농도를 저감시킬 수 있다. 산화물 반도체층에 접하여 할로겐 원소를 함유하는 절연층을 제공함으로써, 산화물 반도체층 내의 수소 또는 수분을 할로겐 원소를 함유하는 절연층으로 확산시킬 수 있어 산화물 반도체층의 수소 및 수소화물의 농도를 저감시킬 수 있다.
본 실시형태는 임의의 다른 실시형태와 적절히 조합하여 실시할 수 있다.
상술한 방식으로, 산화물 반도체층을 이용하는 박막 트랜지스터를 포함하는, 안정된 전기적 특성을 갖는 높은 신뢰성의 반도체 장치를 제공할 수 있다.
[실시형태 6]
본 실시형태에서, 본 명세서에서 개시하는 반도체 장치에 적용할 수 있는 박막 트랜지스터의 다른 예를 설명한다.
본 실시형태에서, 반도체 장치 및 반도체 장치의 제조 방법의 한 실시형태는 도 6a 내지 6c를 참조하여 설명한다.
산화물 반도체층을 이용하는 박막 트랜지스터의 전기적 특성의 변동을 억제하기 위해서, 산화물 반도체층과 상기 산화물 반도체층에 접하여 제공되는 산화물 절연층(산화 규소층) 간의 계면으로부터 변동 요인이 되는 수소, 수분, 수산기 또는 수소화물(수소 화합물이라고도 함) 등의 불순물을 제거한다. 구체적으로는, 산화물 반도체층과 상기 산화물 반도체층에 접하여 제공되는 산화물 절연층 간의 계면에 있어서의 수소 농도는 5×1019atoms/㎤ 이하, 바람직하게는 1×1019atoms/㎤ 이하이다.
불소 또는 염소로 대표되는 할로겐 원소에 의해, 수소 또는 수분(예를 들어 수소 원자 또는 H2O 등 수소 원자를 함유하는 화합물) 등의 불순물을 산화물 반도체층으로부터 제거하여 산화물 반도체층 내의 불순물 농도를 저감시킨다.
산화물 반도체층과 접하여 제공되는 게이트 절연층 및 산화물 절연층은 할로겐 원소를 함유하도록 형성할 수 있다. 또한, 할로겐 원소를 함유하는 가스 분위기하에서의 플라즈마 처리에 의해 산화물 반도체층에 할로겐 원소를 부착시킬 수 있다. 할로겐 원소를 반도체 장치에 함유시키는 상술한 방법(성막 중에 게이트 절연층에 할로겐 원소를 함유시키고, 성막 중에 산화물 절연층에 할로겐 원소를 함유시키고, 플라즈마 처리에 의해 산화물 절연층과 산화물 반도체층 간의 계면에 할로겐 원소를 부착시킴) 중 적어도 하나를 이용할 수 있고, 물론 복수의 상술한 방법을 이용할 수 있다.
게이트 절연층 및 산화물 절연층에 할로겐 원소를 함유시키는 경우, 게이트 절연층 및 산화물 절연층 내에 있어서의 할로겐 원소의 농도는 대략 5×1018atoms/㎤ 내지 1×1020atoms/㎤이다.
상술한 방법 중 적어도 하나의 방법으로, 할로겐 원소에 의해, 산화물 반도체층에 포함되는 수소, 수분, 수산기 또는 수소화물 등의 불순물을 게이트 절연층 및/또는 산화물 절연층에 확산시켜 산화물 반도체층 내의 불순물 농도를 저감시킨다.
박막 트랜지스터(190)는 싱글 게이트 박막 트랜지스터를 이용하여 설명하지만, 필요에 따라, 복수의 채널 형성 영역을 포함하는 멀티 게이트 박막 트랜지스터를 형성할 수 있다.
도 6a 내지 6c를 참조하여 기판(140) 위에 박막 트랜지스터(190)를 형성하는 공정을 설명한다.
우선, 절연 표면을 갖는 기판(140) 위에 도전막을 형성한 후, 제1 포토리소그래피 공정 및 에칭 공정에 의해 게이트 전극층(181)을 형성한다. 본 실시형태에서, 게이트 전극층(181)으로서 150㎚의 두께를 갖는 텅스텐 막을 스퍼터링법을 이용하여 형성한다.
다음으로, 게이트 전극층(181) 위에 게이트 절연층(143) 및 게이트 절연층(142)을 형성한다. 게이트 절연층(142)으로서, 할로겐 원소를 함유하는 산화물 절연층을 형성할 수 있다.
할로겐 원소는 성막 중에 게이트 절연층에 함유되도록 성막 가스(스퍼터링 가스)에 도입할 수 있다. 대안으로, 전 공정에 있어서의 크리닝 처리에 의해 처리 챔버에 잔류된 할로겐 원소를 게이트 절연층에 함유시킬 수 있다. 또한, 성막 후에 게이트 절연층 및 산화물 절연층에 할로겐 원소를 첨가할 수 있다.
성막 중에 도입되는 할로겐 원소를 함유하는 성막 가스(스퍼터링 가스)로서, NF３ 등을 이용할 수 있다. 성막을 위한 처리 챔버의 크리닝 처리에 상술한 NF３과 같은 할로겐 원소를 함유하는 가스를 이용하여, 처리 챔버 내에 잔류하는 불소 등의 할로겐 원소를 함유하도록 게이트 절연층을 형성할 수 있다.
본 실시형태에서, 플라스마 CVD법으로, 게이트 절연층(143)으로서 질화 규소층을 형성하고, 게이트 절연층(142)으로서 산화 규소층을 형성한다.
다음으로, 게이트 절연층(142) 위에 도전막을 형성한다. 그 후, 제2 포토리소그래피 공정에 의해, 도전막 위에 레지스트 마스크를 형성하고, 선택적으로 에칭을 행하여 소스 전극층(195a) 및 드레인 전극층(195b)을 형성한다. 이어서, 레지스트 마스크를 제거한다.
다음으로, 산화물 반도체막을 형성하고, 제3 포토리소그래피 공정 및 에칭 공정에 의해 섬 형상의 산화물 반도체층(141)으로 가공한다(도 6a 참조). 본 실시형태에서, 산화물 반도체막은 In-Ga-Zn-O계 산화물 반도체 타깃을 이용하여 스퍼터링법에 의해 형성된다.
감압 상태로 유지된 처리 챔버 내에 기판을 유지하고, 기판을 400℃ 미만의 온도로 가열한다. 이어서, 잔류 수분이 제거된 처리 챔버 내에 수소 및 수분이 제거된 스퍼터링 가스를 도입하고, 금속 산화물 타깃에 의해 기판(140) 위에 산화물 반도체막을 성막한다. 처리 챔버 내의 잔류 수분을 제거하기 위해서는, 흡착형 진공 펌프를 이용하는 것이 바람직하다. 예를 들면, 크라이오펌프, 이온 펌프, 또는 티타늄 서블리메이션 펌프를 이용하는 것이 바람직하다. 배기 유닛은 콜드 트랩이 구비된 터보 분자 펌프일 수 있다. 크라이오펌프를 이용하여 배기시킨 성막 챔버에서, 수소 원자, H2O 등 수소 원자를 함유하는 화합물, 탄소 원자를 함유하는 화합물 등이 제거되므로, 성막 챔버에서 형성된 산화물 반도체막 내의 불순물 농도를 저감시킬 수 있다.
성막 조건의 일례로서, 기판과 타깃 간의 거리는 100㎜이고, 압력은 0.6㎩이고, 직류(DC) 전원은 0.5㎾이고, 분위기는 산소 분위기(산소 유량 비율 100%)이다. 펄스 직류(DC) 전원을 이용하면, 먼지를 경감시킬 수 있고, 막 두께가 균일해지므로 바람직함을 알아야 한다. 산화물 반도체막의 두께는 바람직하게는 5㎚ 이상 30㎚ 이하이다. 산화물 반도체 재료에 따라 적절한 두께는 상이하고, 재료에 따라 두께를 적절히 설정할 수 있음을 알아야 한다.
산화물 반도체층(141)을 불소 또는 염소 등의 할로겐 원소를 함유하는 가스 분위기하에서 플라즈마 처리하여, 불소 또는 염소 등의 할로겐 원소를 산화물 반도체층(141)에 부착시킬 수 있다.
이어서, 게이트 절연층(142), 산화물 반도체층(141), 소스 전극층(195a), 및 드레인 전극층(195b) 위에 산화물 절연층(196)을 형성한다.
산화물 절연층(196)으로서, 섬 형상의 산화물 반도체층(192)까지 형성된 기판(140)을 100℃ 미만의 온도로 가열하고, 수소 및 수분이 제거된 고순도 산소를 함유하는 스퍼터링 가스를 도입하고, 규소 반도체 타깃을 이용하는 방식으로 산화 규소층을 형성한다.
산화물 반도체층을 이용하는 박막 트랜지스터의 전기적 특성의 변동을 억제하기 위해서, 본 실시형태에서는 산화물 절연층(196)으로서 할로겐 원소를 함유하는 산화물 절연층(불소를 함유하는 산화 규소층)을 형성한다.
할로겐 원소는 성막 중에 산화물 절연층(196)에 함유되도록 성막 가스(스퍼터링 가스)에 도입할 수 있다. 대안으로, 전 공정에 있어서의 크리닝 처리에 의해 처리 챔버에 잔류된 할로겐 원소를 산화물 절연층(196)에 함유시킬 수 있다. 또한, 성막 후에 게이트 절연층 및 산화물 절연층에 할로겐 원소를 첨가할 수 있다.
성막 중에 도입되는 할로겐 원소를 함유하는 성막 가스(스퍼터링 가스)로서, NF３ 등을 이용할 수 있다. 성막을 위한 처리 챔버의 크리닝 처리에 상술한 NF３과 같은 할로겐 원소를 함유하는 가스를 이용하여, 처리 챔버 내에 잔류하는 불소 등의 할로겐 원소를 함유하도록 산화물 절연층(196)을 형성할 수 있다.
산소 댕글링 본드를 결함으로서 많이 포함하는 산화물 절연층(196)은, 수소 혹은 수소를 함유하는 불순물을 산화물 반도체층(141)으로부터 산화물 절연층(196)으로 더욱 확산시킬 수 있으므로 바람직하다.
예를 들면, 순도가 6N(99.9999%)인 붕소 도핑된 규소 타깃(저항률 0.01Ω㎝)을 이용하고, 타깃과 기판 사이의 거리(T-S 거리)가 89㎜이고, 압력이 0.4㎩이고, 직류(DC) 전원이 6㎾이고, 분위기가 산소 분위기(산소 유량 비율 100%)인 조건하에서 펄스 DC 스퍼터링법으로 산화물 절연층(196)을 형성한다. 막 두께는 300㎚이다. 규소 타깃 대신 석영(바람직하게는 합성 석영)을 산화물 절연층(196)을 형성하기 위한 타깃으로서 이용할 수 있음을 알아야 한다. 산화물 절연층(196)은 기판(140)을 가열하는 상태에서 형성할 수 있지만, 산화물 절연층(196)이 결함을 포함하도록 산화물 절연층(196)을 바람직하게는 0℃ 내지 약 50℃, 더욱 바람직하게는 실온에서 형성한다.
이러한 경우, 처리 챔버 내의 잔류 수분은 바람직하게는 산화물 절연층(196)의 성막 중에 제거된다. 이는, 산화물 반도체층(141) 및 산화물 절연층(196)에 수소, 수산기 또는 수분이 함유되지 않도록 하기 위한 것이다.
산화물 절연층(196)으로서, 산화 규소층 대신 산화 질화 규소층, 산화 알루미늄층, 산화 질화 알루미늄층 등을 이용할 수 있음을 알아야 한다.
다음으로, 보호 절연층(183)을 산화물 절연층(196) 위에 형성한다. 보호 절연층(183)으로서, 질화 규소막, 질화 산화 규소막, 질화 알루미늄막 등을 이용한다. 보호 절연층(183)으로서, 산화물 절연층(196)까지 형성된 기판(140)을 100℃ 내지 400℃의 온도로 가열하고, 수소 및 수분이 제거된 고순도 질소를 함유하는 스퍼터링 가스를 도입하고, 규소 반도체 타깃을 이용하는 방식으로 질화 규소막을 형성한다.
보호 절연층(183)의 성막 시에 100℃ 내지 400℃의 온도로 기판(140)을 가열함으로써, 산화물 반도체층 내에 포함되는 수소 혹은 수분을 할로겐 원소를 함유하는 산화물 절연층(196)으로 확산시킬 수 있다. 산화물 절연층(196)은 할로겐 원소를 함유하므로, 섬 형상의 산화물 반도체층(141)에 포함되는 수소, 수산기 또는 수분 등의 불순물은 산화물 반도체층(141)과 할로겐 원소를 함유하는 산화물 절연층(196) 간의 계면을 개재하여 할로겐 원소를 함유하는 산화물 절연층(196)으로 확산된다. 구체적으로는, 산화물 반도체층(141) 내의 수소 원자, H2O 등 수소 원자를 함유하는 화합물, 또는 탄소 원자를 함유하는 화합물이 할로겐 원소를 함유하는 산화물 절연층(196)으로 쉽게 확산된다.
상술한 공정을 통해, 수소 및 수소화물의 농도가 저감된 산화물 반도체층(192)을 포함하는 박막 트랜지스터(190)를 제조할 수 있다(도 6c 참조). 구체적으로는, 산화물 반도체층(141)과 산화물 절연층(196) 간의 계면에 있어서의 수소 농도는 5×1019atoms/㎤ 이하, 바람직하게는 1×1019atoms/㎤ 이하이다.
본 실시형태는 임의의 다른 실시형태와 적절히 조합하여 실시할 수 있다.
상술한 방식으로, 산화물 반도체층을 이용하는 박막 트랜지스터를 포함하는, 안정된 전기적 특성을 갖는 높은 신뢰성의 반도체 장치를 제공할 수 있다.
[실시형태 7]
본 실시형태에서, 본 명세서에서 개시하는 반도체 장치에 적용할 수 있는 박막 트랜지스터의 예를 설명한다.
본 실시형태에서, 게이트 전극층, 소스 전극층 및 드레인 전극층에 투광성을 갖는 도전 재료를 이용하는 예를 설명한다. 그러므로 본 실시형태의 일부는 상술한 실시형태들의 일부와 유사한 방식으로 수행할 수 있고, 상술한 실시형태들에서 기술한 것과 동일한 부분 또는 유사한 기능을 갖는 부분의 반복적인 설명 및 그러한 부분을 제조하기 위한 공정은 생략할 것이다. 또한, 동일한 부분의 상세한 설명은 반복하지 않는다.
예를 들면, 게이트 전극층, 소스 전극층, 및 드레인 전극층의 재료는 가시광을 투과시키는 도전 재료일 수 있고, 예를 들면 In-Sn-O계, In-Sn-Zn-O계, In-Al-Zn-O계, Sn-Ga-Zn-O계, Al-Ga-Zn-O계, Sn-Al-Zn-O계, In-Zn-O계, Sn-Zn-O계, Al-Zn-O계, In-O계, Sn-O계, 및 Zn-O계의 금속 산화물 중 임의의 금속 산화물을 적용할 수 있다. 그 두께는 50㎚ 이상 300㎚ 이하의 범위 내에서 적절히 설정할 수 있다. 게이트 전극층, 소스 전극층, 및 드레인 전극층에 이용하는 금속 산화물의 성막 방법으로서, 스퍼터링법, 진공 증착법(전자빔 증착법 등), 아크 방전 이온 플래팅법, 또는 스프레이법 등을 이용한다. 스퍼터링법을 이용하는 경우, 2중량％ 이상 10중량％ 이하의 SiO2를 포함하는 타깃을 이용하여 성막을 수행하여, 투광성 도전막에 결정화를 저해하는 SiOｘ(x＞0)를 함유시키는 것이 바람직하고, 이러한 방식으로 나중에 행하는 가열 처리 시에 산화물 반도체막이 결정화되는 것을 방지할 수 있다.
투광성 도전막의 조성비의 단위는 원자％이고, 조성비는 전자 프로브 X선 마이크로애널라이저(EPMA)를 이용한 분석에 의해 평가된다.
박막 트랜지스터를 구비한 화소에서, 가시광을 투과하는 도전막을 이용하여 화소 전극층, 또 다른 전극층(예컨대 커패시터 전극층), 또는 배선층(예를 들어 커패시터 배선층)을 형성하는 경우, 높은 개구율을 갖는 표시 장치를 실현할 수 있다. 물론, 화소에 존재하는 게이트 절연층, 산화물 절연층, 보호 절연층, 및 평탄화 절연층도 각각 가시광을 투과하는 막을 이용하여 형성하는 것이 바람직하다.
본 명세서에 있어서, 가시광을 투과시키는 막은 가시광의 투과율이 75% 내지 100%인 두께를 갖는 막을 의미한다. 막이 도전성을 갖는 경우, 막은 투명한 도전막이라고도 부른다. 또한, 게이트 전극층, 소스 전극층, 드레인 전극층, 화소 전극층, 또 다른 전극층, 또는 또 다른 배선층에 적용하는 금속 산화물에 대하여, 가시광에 대하여 반투명인 도전막을 이용할 수 있다. 가시광에 대하여 반투명인 도전막은 가시광의 투과율이 50% 내지 75%인 막을 나타낸다.
박막 트랜지스터가 투광성을 갖는 경우, 개구율을 향상시킬 수 있다. 특히 10인치 이하의 소형 액정 표시 패널에 있어서, 예를 들어 게이트 배선의 개수를 증가시킴으로써 표시 화상의 고정밀도(high definition)를 실현하기 위하여, 화소의 크기가 감소해도 높은 개구율을 달성할 수 있다. 또한, 박막 트랜지스터의 컴포넌트에 투광성을 갖는 막을 이용함으로써, 넓은 시야각을 실현하기 위하여, 1화소를 복수의 서브-화소로 분할해도 높은 개구율을 달성할 수 있다. 즉, 고밀도의 박막 트랜지스터군을 제공해도 높은 개구율을 유지할 수 있어, 표시 영역의 면적을 충분히 확보할 수 있다. 예를 들면, 하나의 화소가 2개 내지 4개의 서브-화소를 포함하는 경우, 박막 트랜지스터가 투광성을 가지므로 개구율을 향상시킬 수 있다. 또한, 박막 트랜지스터의 컴포넌트와 동일한 공정으로 동일한 재료를 이용하여 축적 커패시터를 형성할 수 있어 축적 커패시터가 투광성을 가질 수 있고, 이로 인해 더욱 개구율을 향상시킬 수 있다.
본 실시형태는 임의의 다른 실시형태와 적절히 조합하여 실시할 수 있다.
[실시형태 8]
본 실시형태에서, 본 명세서에서 개시하는 반도체 장치에 적용할 수 있는 박막 트랜지스터의 다른 예를 설명한다.
본 실시형태에서, 단면에서 볼 때 산화물 반도체층을 질화물 절연층으로 둘러싸는 예를 도 7을 참조하여 설명한다. 도 7은 산화물 절연층의 상면 형상, 산화물 절연층의 단부의 위치, 및 게이트 절연층의 구조를 제외하고는 도 23과 동일하다. 따라서, 동일한 부분은 동일한 참조부호로 표기하고, 동일한 부분의 상세한 설명은 생략한다.
도 7에 도시하는 박막 트랜지스터(139)는 보텀 게이트 박막 트랜지스터이고, 절연 표면을 갖는 기판(100) 위에 게이트 전극층(101), 질화물 절연층을 이용하여 형성한 게이트 절연층(131), 할로겐 원소를 함유하는 산화물 절연층을 이용하여 형성한 게이트 절연층(137), 산화물 반도체층(112), 소스 전극층(115a), 및 드레인 전극층(115b)을 포함한다. 또한, 박막 트랜지스터(139)를 덮고, 산화물 반도체층(112)의 채널 형성 영역에 접하는 할로겐 원소를 함유하는 산화물 절연층(138)이 제공되어 있다. 산화물 절연층(138) 위에는 또한 질화물 절연층을 이용하여 형성한 보호 절연층(103)이 제공되어 있다. 보호 절연층(103)은 질화물 절연층을 이용하여 형성한 게이트 절연층(131)과 접한다.
본 실시형태의 박막 트랜지스터(139)에 있어서, 게이트 절연층은 게이트 전극층 위에 질화물 절연층 및 산화물 절연층이 적층되어 있는 적층 구조를 갖는다. 또한, 질화물 절연층인 보호 절연층(103)을 형성하기 전에, 할로겐 원소를 함유하는, 산화물 절연층인 산화물 절연층(138) 및 게이트 절연층(137)을 선택적으로 제거하여 질화물 절연층인 게이트 절연층(131)을 노출한다.
적어도 산화물 절연층(138)의 상면의 면적 및 게이트 절연층(137)의 상면의 면적은 산화물 반도체층(112)의 상면의 면적보다 크고, 산화물 절연층(138)의 상면의 면적 및 게이트 절연층(137)의 상면의 면적은 바람직하게는 박막 트랜지스터(139)를 덮는다.
또한, 질화물 절연층인 보호 절연층(103)은 산화물 절연층(138)의 상면 및 산화물 절연층(138)의 측면 및 게이트 절연층(137)의 측면을 덮고, 질화물 절연층인 게이트 절연층(131)에 접한다.
질화물 절연층을 이용하여 각각 형성되는 보호 절연층(103) 및 게이트 절연층(131)의 경우, 수분, 수소 이온, 또는 OH- 등의 불순물을 함유하지 않고, 불순물이 외부로부터 침입하는 것을 차단하는 무기 절연막을 이용하고, 예를 들면 스퍼터링법 또는 플라즈마 CVD법으로 얻은 질화 규소막, 산화 질화 규소막, 질화 알루미늄막, 또는 산화 질화 알루미늄막을 이용한다.
본 실시형태에서, 질화물 절연층을 이용하여 형성되는 보호 절연층(103)으로서, 산화물 반도체층(112)의 하면, 상면, 및 측면을 덮기 위하여, RF 스퍼터링법을 이용하여 100㎚의 두께를 갖는 질화 규소층을 형성한다.
도 7에 도시하는 구조에 의해, 산화물 반도체층을 둘러싸고 산화물 반도체층에 접하도록 제공되는, 할로겐 원소를 함유하는 게이트 절연층(137) 및 할로겐 원소를 함유하는 산화물 절연층(138)에 의해 산화물 반도체층 내의 수소, 수분, 수산기 또는 수소화물 등의 불순물이 저감되고, 질화물 절연층을 이용하여 각각 형성되는 게이트 절연층(131) 및 보호 절연층(103)에 의해 산화물 반도체층이 둘러싸이기 때문에 보호 절연층(103)의 형성 후의 제조 공정에서 외부로부터의 수분의 침입을 방지할 수 있다. 또한, 반도체 장치, 예를 들면 표시 장치로서 장치가 완성된 후에도 장기적으로 외부로부터의 수분의 침입을 방지할 수 있어 장치의 신뢰성을 장기간 향상시킬 수 있다.
본 실시형태에서, 하나의 박막 트랜지스터를 질화물 절연층으로 둘러싸는 구조를 설명하지만, 본 발명의 한 실시양태는 이러한 구조에 한정되지 않는다. 복수의 박막 트랜지스터를 질화물 절연층으로 덮을 수 있거나, 화소부의 복수의 박막 트랜지스터를 통합하여 질화물 절연층으로 덮을 수 있다. 적어도 액티브 매트릭스 기판의 화소부를 둘러싸도록 보호 절연층(103) 및 게이트 절연층(131)이 서로 접하는 영역을 형성할 수 있다.
본 실시형태는 임의의 다른 실시형태와 적절히 조합하여 실시할 수 있다.
[실시형태 9]
본 실시형태에서, 실시형태 1 내지 8 중 임의의 실시형태에서 기술한 반도체 장치에 있어서 박막 트랜지스터 및 전계발광을 이용하는 발광 소자를 이용하여 액티브 매트릭스 발광 표시 장치를 제조하는 일례를 설명한다.
전계발광을 이용하는 발광 소자는 발광 재료가 유기 화합물 또는 무기 화합물인지에 따라 구별된다. 일반적으로, 전자는 유기 EL 소자, 후자는 무기 EL 소자라고 부른다.
유기 EL 소자에서, 발광 소자에 전압을 인가함으로써, 한 쌍의 전극으로부터 전자 및 정공이 발광성 유기 화합물을 함유하는 층에 개별적으로 주입되어 전류가 흐른다. 이어서, 캐리어(전자 및 정공)들이 재결합하여 발광성 유기 화합물이 여기 상태가 된다. 발광성 유기 화합물은 여기 상태로부터 기저 상태로 되돌아갈 때 광을 방출한다. 이러한 메커니즘에 의해 이러한 발광 소자는 전류-여기형 발광 소자라고 불린다.
무기 EL 소자는 그 소자 구조에 따라 분산형 무기 EL 소자 및 박막형 무기 EL 소자로 분류된다. 분산형 무기 EL 소자는 발광 재료의 입자를 바인더 내로 분산시킨 발광층을 갖고, 그 발광 메커니즘은 도너(donor) 준위와 억셉터(acceptor) 준위를 이용하는 도너-억셉터 재결합형 광 방출이다. 박막형 무기 EL 소자는 전극층들 사이에 개재되어 있는 유전체층들 사이에 발광층이 개재되어 있는 구조를 갖고, 그 발광 메커니즘은 금속 이온의 내각 전자 천이를 이용하는 국지형 광 방출이다. 본 실시형태에서는 발광 소자로서 유기 EL 소자를 이용하여 설명함을 알아야 한다.
도 8은 반도체 장치의 예로서 디지털 시간 그레이스케일 구동을 적용할 수 있는 화소 구성의 일례를 나타낸다.
디지털 시간 그레이스케일 구동을 적용할 수 있는 화소의 구성 및 동작에 대해서 설명한다. 본 실시형태에서는 1개의 화소가 산화물 반도체층을 채널 형성 영역에 이용하는 2개의 n채널 트랜지스터를 포함하는 예를 설명한다.
화소(6400)는 스위칭 트랜지스터(6401), 구동용 트랜지스터(6402), 발광 소자(6404) 및 커패시터(6403)를 포함한다. 스위칭 트랜지스터(6401)에서, 게이트는 주사선(6406)에 접속되고, 제1 전극(소스 전극 및 드레인 전극 중 하나)은 신호선(6405)에 접속되고, 제2 전극(소스 전극 및 드레인 전극 중 다른 하나)은 구동용 트랜지스터(6402)의 게이트에 접속되어 있다. 구동용 트랜지스터(6402)에서, 게이트는 커패시터(6403)를 개재하여 전원선(6407)에 접속되고, 제1 전극은 전원선(6407)에 접속되고, 제2 전극은 발광 소자(6404)의 제1 전극(화소 전극)에 접속되어 있다. 발광 소자(6404)의 제2 전극은 공통 전극(6408)에 대응한다. 공통 전극(6408)은 동일한 기판 위에 제공되는 공통 전위선에 전기적으로 접속된다.
발광 소자(6404)의 제2 전극(공통 전극(6408))은 저 전원 전위로 설정되어 있음을 알아야 한다. 저 전원 전위는 전원선(6407)에 설정되는 고 전원 전위에 대하여 저 전원 전위＜고 전원 전위를 충족하는 전위임을 알아야 한다. 저 전원 전위로서, 예를 들면 GND, 0V 등을 이용할 수 있다. 고 전원 전위와 저 전원 전위 간의 차를 발광 소자(6404)에 인가하여 발광 소자(6404)에 전류를 흐르게 함으로써, 발광 소자(6404)가 광을 방출한다. 따라서, 고 전원 전위와 저 전원 전위 간의 차가 발광 소자(6404)의 순방향 임계 전압 이상이 되도록 각각의 전위를 설정한다.
구동용 트랜지스터(6402)의 게이트 용량을 커패시터(6403)에 대한 대용으로서 이용하는 경우, 커패시터(6403)를 생략할 수 있다. 구동용 트랜지스터(6402)의 게이트 용량은 채널 영역과 게이트 전극 사이에서 형성될 수 있다.
전압 입력 전압 구동 방법을 이용하는 경우, 구동용 트랜지스터(6402)의 게이트에 비디오 신호를 입력하여, 구동용 트랜지스터(6402)는 충분히 온 되는지 또는 오프 되는지의 두 가지 상태 중 하나로 된다. 즉, 구동용 트랜지스터(6402)는 선형 영역에서 동작하고, 따라서 전원선(6407)의 전압보다 높은 전압을 구동용 트랜지스터(6402)의 게이트에 인가한다. 신호선(6405)에는 (전원선 전압 + 구동용 트랜지스터(6402)의 Vth) 이상의 전압을 인가함을 알아야 한다.
디지털 시간 그레이스케일 구동 대신 아날로그 그레이스케일 구동을 행하는 경우, 신호를 상이한 방식으로 입력함으로써, 도 8과 동일한 화소 구성을 이용할 수 있다.
아날로그 그레이스케일 구동을 행하는 경우, 구동용 트랜지스터(6402)의 게이트에는 (발광 소자(6404)의 순방향 전압 + 구동용 트랜지스터(6402)의 Vth) 이상의 전압을 인가한다. 발광 소자(6404)의 순방향 전압은 원하는 휘도를 얻는 전압을 의미하고, 적어도 순방향 임계 전압을 포함한다. 구동용 트랜지스터(6402)가 포화 영역에서 동작하게 하는 비디오 신호를 입력함으로써, 발광 소자(6404)에 전류를 공급할 수 있다. 구동용 트랜지스터(6402)가 포화 영역에서 동작할 수 있기 위하여, 전원선(6407)의 전위는 구동용 트랜지스터(6402)의 게이트 전위보다도 높게 설정한다. 아날로그 비디오 신호를 이용하는 경우, 발광 소자(6404)에 비디오 신호에 따른 전류를 공급할 수 있고, 아날로그 그레이스케일 구동을 행할 수 있다.
화소 구성은 도 8에 나타내는 화소 구성에 한정되지 않음을 알아야 한다. 예를 들면, 도 8에 나타내는 화소는 스위치, 저항 소자, 커패시터, 트랜지스터, 논리 회로 등을 더 포함할 수 있다.
다음으로, 발광 소자의 구성을 도 9a 내지 9c를 참조하여 설명한다. 여기서, n-채널 구동용 TFT를 예로 들어 화소의 단면 구조를 설명한다. 도 9a, 9b, 및 9c의 반도체 장치에 각각 이용하는 구동용 TFT(7001, 7011, 및 7021)는 실시형태 1 내지 8 중 임의의 실시형태에서 기술한 박막 트랜지스터와 유사한 방식으로 제조할 수 있다. 본 실시형태에서, 실시형태 2 또는 7에서 기술한 박막 트랜지스터를 이용하고, 실시형태 2 또는 7과 유사한 방식으로 제조할 수 있는, 산화물 반도체층을 포함하는 투광성 박막 트랜지스터를 예로서 설명한다.
구동용 TFT(7001, 7011, 및 7021)에서, 실시형태 2와 같이 할로겐 원소를 함유하는 절연층(7031, 7041, 및 7051)을 각각 적층하고, 산화물 반도체층 내의 수소 또는 물은 가열 처리에 의해 절연층(7031, 7041, 및 7051)으로 확산되어, 산화물 반도체층 내의 수소 또는 물이 저감되어 있다. 따라서, 구동용 TFT(7001, 7011, 및 7021)는 안정된 전기적 특성을 갖는 높은 신뢰성의 박막 트랜지스터이다.
산화물 반도체층과 접하여 제공되는 게이트 절연층 및 절연층은 할로겐 원소를 함유하도록 형성할 수 있다. 또한, 할로겐 원소를 함유하는 가스 분위기하에서의 플라즈마 처리에 의해 산화물 반도체층에 할로겐 원소를 부착시킬 수 있다. 할로겐 원소를 반도체 장치에 함유시키는 상술한 방법(성막 중에 게이트 절연층에 할로겐 원소를 함유시키고, 성막 중에 절연층에 할로겐 원소를 함유시키고, 플라즈마 처리에 의해 절연층과 산화물 반도체층 간의 계면에 할로겐 원소를 부착시킴) 중 적어도 하나를 이용할 수 있고, 물론 복수의 상술한 방법을 이용할 수 있다.
발광 소자로부터 방출된 광을 추출하기 위하여, 양극 및 음극 중 적어도 하나는 광을 투과시켜야 한다. 박막 트랜지스터 및 발광 소자는 기판 위에 형성한다. 발광 소자는 기판에 대향하는 표면을 통해 광이 추출되는 상면 방출 구조, 기판 측의 표면을 통해 광이 추출되는 하면 방출 구조, 또는 기판에 대향하는 표면 및 기판 측의 표면을 통해 광이 추출되는 이중 방출 구조를 가질 수 있다. 화소 구성은 이러한 방출 구조 중 임의의 구조를 갖는 발광 소자에 적용할 수 있다.
하면 방출 구조의 발광 소자는 도 9a를 참조하여 설명한다.
도 9a는, 구동용 TFT(7011)가 n형이고, 광이 발광 소자(7012)로부터 제1 전극(7013) 측으로 방출되는 경우의 화소의 단면도이다. 도 9a에서, 구동용 TFT(7011)의 드레인 전극층에 전기적으로 접속되는 투광성 도전막(7017) 위에 발광 소자(7012)의 제1 전극(7013)이 형성되고, 제1 전극(7013) 위로 EL층(7014) 및 제2 전극(7015)이 이러한 순서로 적층된다.
투광성 도전막(7017)으로서, 투광성 도전막, 예컨대 산화 텅스텐을 함유하는 인듐 산화물, 산화 텅스텐을 함유하는 인듐 아연 산화물, 산화 티타늄을 함유하는 인듐 산화물, 산화 티타늄을 함유하는 인듐 주석 산화물, 인듐 주석 산화물, 인듐 아연 산화물, 또는 산화 규소를 첨가한 인듐 주석 산화물의 막을 사용할 수 있다.
발광 소자의 제1 전극(7013)은 다양한 재료를 이용하여 형성할 수 있다. 예를 들면, 제1 전극(7013)을 음극으로서 이용하는 경우, 낮은 일함수를 갖는 재료, 예를 들면 Li 또는 Cs 등의 알칼리 금속, Mg, Ca, 또는 Sr 등의 알칼리 토류금속, 및 이들 중 임의의 것을 함유하는 합금(Mg:Ag, Al:Li 등), Yb 또는 Er 등의 희토류 금속 등을 사용하는 것이 바람직하다. 도 9a에서, 제1 전극(7013)의 두께는 대략 광을 투과시키는 두께(바람직하게는, 대략 5㎚ 내지 30㎚)이다. 예를 들면 20㎚의 두께를 갖는 알루미늄막을 제1 전극(7013)으로서 이용한다.
투광성 도전막 및 알루미늄막을 적층할 수 있고, 선택적으로 에칭하여 투광성 도전막(7017) 및 제1 전극(7013)을 형성할 수 있고, 이러한 경우는 동일한 마스크를 이용하여 투광성 도전막(7017) 및 제1 전극(7013)을 에칭할 수 있으므로 바람직하다는 것을 알아야 한다.
제1 전극(7013)의 주연부는 격벽(7019)으로 덮는다. 격벽(7019)은 폴리이미드, 아크릴, 폴리아미드, 또는 에폭시 등의 유기 수지막, 무기 절연막, 또는 유기 폴리실록산을 이용하여 형성한다. 격벽(7019)은 감광성 수지 재료를 이용하여 제1 전극(7013) 위에 개구부를 갖도록 형성하여, 개구부의 측벽이 연속된 곡률을 갖는 경사면으로서 형성되는 것이 바람직하다. 격벽(7019)에 대하여 감광성 수지 재료를 이용하는 경우, 레지스트 마스크를 형성하는 공정을 생략할 수 있다.
제1 전극(7013) 및 격벽(7019) 위에 형성하는 EL층(7014)은 적어도 발광층을 포함하는 한, 단층 또는 적층된 복수의 층을 이용하여 형성할 수 있다. EL층(7014)이 복수의 층을 이용하여 형성되는 경우, 음극으로서 기능하는 제1 전극(7013) 위에 전자 주입층, 전자 수송층, 발광층, 정공 수송층, 및 정공 주입층을 이러한 순서로 적층함으로써 EL층(7014)을 형성한다. 이러한 층을 모두 제공할 필요는 없음을 알아야 한다.
적층 순서는 상술한 적층 순서에 한정되지 않는다. 제1 전극(7013)은 양극으로서 기능할 수 있고, 제1 전극(7013) 위에 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 및 전자 주입층을 이러한 순서로 적층할 수 있다. 그러나 소비 전력을 비교하는 경우, 제1 전극(7013)은 음극으로서 기능하고, 제1 전극(7013) 위에 전자 주입층, 전자 수송층, 발광층, 정공 수송층, 및 정공 주입층을 이러한 순서로 적층하는 것이 바람직한데, 이는 구동 회로부의 전압 상승을 억제할 수 있고, 소비 전력을 저감할 수 있기 때문이다.
EL층(7014) 위에 형성된 제2 전극(7015)으로서, 다양한 재료를 이용할 수 있다. 예를 들면, 제2 전극(7015)을 양극으로서 이용하는 경우, 높은 일함수를 갖는 재료, 예컨대 ZrN, Ti, W, Ni, Pt, 또는 Cr, 또는 투광성 도전성 재료, 예컨대 ITO, IZO, 또는 ZnO를 사용하는 것이 바람직하다. 제2 전극(7015) 위의 차광막(7016)으로서, 광을 차단하는 금속, 광을 반사하는 금속 등을 이용한다. 본 실시형태에서, 제2 전극(7015)에 대하여 ITO막을 이용하고, 차광막(7016)에 대하여 Ti막을 이용한다.
발광 소자(7012)는 발광층을 포함하는 EL층(7014)이 제1 전극(7013)과 제2 전극(7015) 사이에 개재되어 있는 영역에 대응한다. 도 9a에 도시한 소자 구조의 경우, 화살표로 나타낸 바와 같이 광은 발광 소자(7012)로부터 제１ 전극(7013) 측으로 방출된다.
도 9a에서는, 게이트 전극층으로서 투광성 도전막을 이용하고, 소스 전극층 및 드레인 전극층으로서 투광성 박막을 이용하는 예를 나타내고 있음을 알아야 한다. 발광 소자(7012)로부터 방출된 광은 컬러 필터층(7033)을 통과하고, 기판을 통과하여 방출될 수 있다.
컬러 필터층(7033)은 잉크제트법 등의 액적 토출법, 인쇄법, 포토리소그래피, 에칭 등으로 형성한다.
컬러 필터층(7033)은 오버코트층(7034)으로 덮고, 또한 보호 절연층(7035)으로 덮는다. 도 9a에서는 얇은 두께를 갖는 오버코트층(7034)을 도시하지만, 오버코트층(7034)은 컬러 필터층(7033)에 기인하는 요철을 갖는 표면을 평탄화하는 기능이 있음을 알아야 한다.
보호 절연층(7035), 절연층(7032), 및 절연층(7031)에 형성되고, 드레인 전극층에 도달하는 컨택트 홀은 격벽(7019)과 겹치는 부분에 제공된다.
다음으로, 이중 방출 구조를 갖는 발광 소자는 도 9b를 참조하여 설명한다.
도 9b에서, 구동용 TFT(7021)의 드레인 전극층에 전기적으로 접속되는 투광성 도전막(7027) 위에 발광 소자(7022)의 제1 전극(7023)이 형성되어 있고, 제1 전극(7023) 위에 EL층(7024) 및 제2 전극(7025)이 이러한 순서로 적층되어 있다.
투광성 도전막(7027)으로서, 산화 텅스텐을 함유하는 인듐 산화물, 산화 텅스텐을 함유하는 인듐 아연 산화물, 산화 티타늄을 함유하는 인듐 산화물, 산화 티타늄을 함유하는 인듐 주석 산화물, 인듐 주석 산화물, 인듐 아연 산화물, 산화 규소를 첨가한 인듐 주석 산화물 등의 투광성 도전막을 이용할 수 있다.
제1 전극(7023)은 다양한 재료를 이용하여 형성할 수 있다. 예를 들면, 제1 전극(7023)을 음극으로서 이용하는 경우, 낮은 일함수를 갖는 재료, 구체적으로 Li 또는 Cs 등의 알칼리 금속, Mg, Ca, 또는 Sr 등의 알칼리 토류금속, 및 이들 중 임의의 것을 함유하는 합금(Mg:Ag, Al:Li 등), Yb 또는 Er 등의 희토류 금속 등이 바람직하다. 본 실시형태에서, 제1 전극(7023)은 음극으로서 사용하고, 제1 전극(7023)의 두께는 광을 투과시킬 수 있는 두께(바람직하게는, 대략 5㎚ 내지 30㎚)까지 형성된다. 예를 들면 20㎚의 두께를 갖는 알루미늄막을 음극으로서 이용한다.
투광성 도전막 및 알루미늄막을 적층할 수 있고, 이어서 선택적으로 에칭하여 투광성 도전막(7027) 및 제1 전극(7023)을 형성할 수 있음을 알아야 한다. 이러한 경우는 동일한 마스크를 이용하여 에칭을 수행할 수 있으므로 바람직하다.
제1 전극(7023)의 주연부는 격벽(7029)으로 덮는다. 격벽(7029)은 폴리이미드, 아크릴, 폴리아미드, 또는 에폭시 등의 유기 수지막, 무기 절연막, 또는 유기 폴리실록산을 이용하여 형성한다. 격벽(7029)은 감광성 수지 재료를 이용하여 제1 전극(7023) 위에 개구부를 갖도록 형성하여, 개구부의 측벽이 연속된 곡률을 갖는 경사면으로서 형성되는 것이 바람직하다. 격벽(7029)에 대하여 감광성 수지 재료를 이용하는 경우, 레지스트 마스크를 형성하는 공정을 생략할 수 있다.
제1 전극(7023) 및 격벽(7029) 위에 형성하는 EL층(7024)은 적어도 발광층을 포함하는 한, 단층 또는 적층된 복수의 층을 이용하여 형성할 수 있다. EL층(7024)이 복수의 층을 이용하여 형성되는 경우, 음극으로서 기능하는 제1 전극(7023) 위에 전자 주입층, 전자 수송층, 발광층, 정공 수송층, 및 정공 주입층을 이러한 순서로 적층함으로써 EL층(7024)을 형성한다. 이러한 층을 모두 제공할 필요는 없음을 알아야 한다.
적층 순서는 상술한 적층 순서에 한정되지 않는다. 제1 전극(7023)은 양극으로서 기능할 수 있고, 양극 위에 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 및 전자 주입층을 이러한 순서로 적층할 수 있다. 그러나 소비 전력을 비교하는 경우, 낮은 전력 소비를 위하여, 제1 전극(7023)은 음극으로서 기능하고, 음극 위에 전자 주입층, 전자 수송층, 발광층, 정공 수송층, 및 정공 주입층을 이러한 순서로 적층하는 것이 바람직하다.
EL층(7024) 위에 형성된 제2 전극(7025)으로서, 다양한 재료를 이용할 수 있다. 예를 들면, 제2 전극(7025)을 양극으로서 이용하는 경우, 높은 일함수를 갖는 재료, 예를 들면 ITO, IZO, ZnO의 투광성 도전성 재료 등을 사용하는 것이 바람직할 수 있다. 본 실시형태에서, 제2 전극(7025)은 양극으로서 사용하고, 산화 규소를 함유하는 ITO막이 제2 전극(7025)으로서 형성된다.
발광 소자(7022)는 발광층을 포함하는 EL층(7024)이 제1 전극(7023)과 제2 전극(7025) 사이에 개재되어 있는 영역에 대응한다. 도 9b에 도시한 소자 구조의 경우, 화살표로 나타낸 바와 같이 광은 발광 소자(7022)로부터 제2 전극(7025) 측과 제１ 전극(7023) 측 둘 다로 방출된다.
도 9b에서는, 게이트 전극층으로서 투광성 도전막을 이용하고, 소스 전극층 및 드레인 전극층으로서 투광성 박막을 이용하는 예를 나타내고 있음을 알아야 한다. 발광 소자(7022)로부터 제1 전극(7023) 측으로 방출된 광은 컬러 필터층(7043)을 통과하고, 기판을 통과하여 추출될 수 있다.
컬러 필터층(7043)은 잉크제트법 등의 액적 토출법, 인쇄법, 포토리소그래피, 에칭 등으로 형성한다.
컬러 필터층(7043)은 오버코트층(7044)으로 덮고, 또한 보호 절연층(7045)으로 덮는다.
보호 절연층(7045), 절연층(7042), 및 절연층(7041)에 형성되고, 드레인 전극층에 도달하는 컨택트 홀은 격벽(7029)과 겹치는 부분에 제공된다.
이중 방출 구조의 발광 소자를 이용하고, 풀 컬러 표시를 양쪽 표시 면에 수행하는 경우, 제2 전극(7025) 측으로부터의 광은 컬러 필터층(7043)을 통과하지 않으므로, 또 다른 컬러 필터층을 구비한 밀봉 기판을 제2 전극(7025) 위에 제공하는 것이 바람직함을 알아야 한다.
다음으로, 상면 방출 구조를 갖는 발광 소자는 도 9c를 참조하여 설명한다.
도 9c는, 구동용 TFT(7001)가 n형이고, 광이 발광 소자(7002)로부터 제2 전극(7005) 측으로 방출되는 경우의 화소의 단면도이다. 도 9c에서, 구동용 TFT(7001)의 드레인 전극층 및 제1 전극(7003)이 서로 접하고, 구동용 TFT(7001) 및 발광 소자(7002)의 제1 전극(7003)은 서로 전기적으로 접속된다. 제1 전극(7003) 위로 EL층(7004) 및 제2 전극(7005)이 이러한 순서로 적층된다.
제1 전극(7003)은 다양한 재료를 이용하여 형성할 수 있다. 예를 들면, 제1 전극(7003)을 음극으로서 이용하는 경우, 낮은 일함수를 갖는 재료, 구체적으로 Li 또는 Cs 등의 알칼리 금속, Mg, Ca, 또는 Sr 등의 알칼리 토류금속, 및 이들 중 임의의 것을 함유하는 합금(Mg:Ag, Al:Li 등), Yb 또는 Er 등의 희토류 금속 등이 바람직하다.
제1 전극(7003)의 주연부는 격벽(7009)으로 덮는다. 격벽(7009)은 폴리이미드, 아크릴, 폴리아미드, 또는 에폭시 등의 유기 수지막, 무기 절연막, 또는 유기 폴리실록산을 이용하여 형성한다. 격벽(7009)은 감광성 수지 재료를 이용하여 제1 전극(7003) 위에 개구부를 갖도록 형성하여, 개구부의 측벽이 연속된 곡률을 갖는 경사면으로서 형성되는 것이 바람직하다. 격벽(7009)에 대하여 감광성 수지 재료를 이용하는 경우, 레지스트 마스크를 형성하는 공정을 생략할 수 있다.
제1 전극(7003) 및 격벽(7009) 위에 형성하는 EL층(7004)은 적어도 발광층을 포함하는 한, 단층 또는 적층된 복수의 층을 이용하여 형성할 수 있다. EL층(7004)이 복수의 층을 이용하여 형성되는 경우, 음극으로서 기능하는 제1 전극(7003) 위에 전자 주입층, 전자 수송층, 발광층, 정공 수송층, 및 정공 주입층을 이러한 순서로 적층함으로써 EL층(7004)을 형성한다. 이러한 층을 모두 제공할 필요는 없음을 알아야 한다.
적층 순서는 상술한 적층 순서에 한정되지 않고, 양극으로서 이용하는 제1 전극(7003) 위에 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 및 전자 주입층을 이러한 순서로 적층할 수 있다.
도 9c에서, Ti막, 알루미늄막, Ti막의 순서로 적층되어 있는 적층막 위에 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 및 전자 주입층의 순서로 적층하고, 그 위에 Mg:Ag 합금 박막과 ITO의 적층을 형성한다.
그러나 구동용 TFT(7001)가 n형인 경우, 구동 회로에 있어서의 전압 상승을 억제할 수 있고, 전력 소비를 줄일 수 있기 때문에, 제1 전극(7003) 위에 전자 주입층, 전자 수송층, 발광층, 정공 수송층, 및 정공 주입층을 이러한 순서로 적층하는 것이 바람직하다.
제2 전극(7005)은 광을 투과시킬 수 있는 투광성 도전성 재료, 예를 들면 산화 텅스텐을 함유하는 인듐 산화물, 산화 텅스텐을 함유하는 인듐 아연 산화물, 산화 티타늄을 함유하는 인듐 산화물, 산화 티타늄을 함유하는 인듐 주석 산화물, 인듐 주석 산화물, 인듐 아연 산화물, 산화 규소를 첨가한 인듐 주석 산화물 등의 투광성 도전막을 이용하여 형성한다.
발광 소자(7002)는 EL층(7004)이 제1 전극(7003)과 제2 전극(7005) 사이에 개재되어 있는 영역에 대응한다. 도 9c에 도시한 화소의 경우, 화살표로 나타낸 바와 같이 광은 발광 소자(7002)로부터 제2 전극(7005) 측으로 방출된다.
도 9c에서, 구동용 TFT(7001)의 드레인 전극층은, 절연층(7051), 보호 절연층(7052), 평탄화 절연층(7056), 평탄화 절연층(7053), 및 절연층(7055)에 제공된 컨택트 홀을 개재하여 제1 전극(7003)과 전기적으로 접속한다. 평탄화 절연층(7036, 7046, 7053, 및 7056)은 폴리이미드, 아크릴, 벤조시클로부텐, 폴리아미드, 또는 에폭시 등의 수지 재료를 이용하여 형성할 수 있다. 이러한 수지 재료 외에, 저유전율 재료(저-k 재료), 실록산계 수지, 포스포실리케이트 유리(PSG), 보로포스포실리케이트 유리(BPSG) 등을 이용하는 것이 또한 바람직하다. 이러한 재료로 형성되는 복수의 절연막을 적층함으로써 평탄화 절연층(7036, 7046, 7053, 및 7056)을 형성할 수 있음을 알아야 한다. 평탄화 절연층(7036, 7046, 7053, 및 7056)의 형성 방법은 특별히 한정되지 않고, 평탄화 절연층(7036, 7046, 7053, 및 7056)은 그 재료에 따라 스퍼터링법, 스핀 코팅법, 디핑법, 스프레이 코팅법, 액적 토출법(예컨대 잉크제트법, 스크린인쇄법, 오프셋인쇄법), 롤 코팅법, 커튼 코팅법, 나이프 코팅법 등으로 형성할 수 있다.
제1 전극(7003)을 인접 화소의 제1 전극으로부터 절연하기 위해서 격벽(7009)을 제공한다. 격벽(7009)은 폴리이미드, 아크릴, 폴리아미드, 또는 에폭시 등의 유기 수지막, 무기 절연막 또는 유기 폴리실록산을 이용하여 형성한다. 격벽(7009)은 감광성 수지 재료를 이용하여 제1 전극(7003) 위에 개구부를 갖도록 형성하고, 개구부의 측벽이 연속된 곡률을 갖는 경사면으로서 형성되는 것이 바람직하다. 격벽(7009)에 대하여 감광성 수지 재료를 이용할 경우, 레지스트 마스크를 형성하는 공정을 생략할 수 있다.
도 9c의 구조에 있어서, 풀 컬러 표시를 행할 경우, 예를 들면 발광 소자(7002)를 녹색 발광 소자로서 이용하고, 인접하는 발광 소자들 중 하나를 적색 발광 소자로서 이용하고, 다른 하나의 발광 소자를 청색 발광 소자로서 이용한다. 대안으로, 세 종류의 발광 소자뿐만 아니라 백색 발광 소자를 포함하는 네 종류의 발광 소자를 사용하여 풀 컬러 표시를 할 수 있는 발광 표시 장치를 제조할 수 있다.
도 9c의 구조에 있어서, 배치하는 복수의 발광 소자가 모두 백색 발광 소자이고, 발광 소자(7002) 위에 컬러 필터 등을 갖는 밀봉 기판을 배치하는 방식으로 풀 컬러 표시를 할 수 있는 발광 표시 장치를 제조할 수 있다. 백색 등의 단색의 광을 나타내는 재료를 형성할 수 있고, 컬러 필터 또는 색 변환층과 조합할 수 있어, 풀 컬러 표시를 행할 수 있다.
물론, 단색광의 표시를 또한 수행할 수 있다. 예를 들면, 백색 광 방출을 이용하여 조명 장치를 형성할 수 있거나, 단색 광 방출을 이용하여 에어리어 컬러 발광 장치를 형성할 수 있다.
필요하면, 원 편광판을 포함하는 편광 필름 등의 광학 필름을 제공할 수 있다.
여기서는, 발광 소자로서 유기 EL 소자를 설명하지만, 발광 소자로서 무기 EL 소자를 또한 제공할 수 있다.
발광 소자의 구동을 제어하는 박막 트랜지스터(구동용 TFT)가 발광 소자와 전기적으로 접속되어 있는 예를 설명하지만, 구동용 TFT와 발광 소자 사이에 전류 제어용 TFT가 접속되어 있는 구조를 이용할 수 있음을 알아야 한다.
본 실시형태는 임의의 다른 실시형태와 적절히 조합하여 실시할 수 있다.
[실시형태 10]
본 실시형태에서, 발광 표시 패널(발광 패널이라고도 함)의 외관 및 단면을 도 10a 및 10b를 참조하여 설명한다. 도 10a는 박막 트랜지스터 및 발광 소자가 제1 기판과 제2 기판 사이에 밀봉재로 밀봉된 패널의 평면도이다. 도 10b는 도 10a의 라인 H-I에 따른 단면도이다.
제1 기판(4501) 위에 제공되는 화소부(4502), 신호선 구동 회로(4503a), 신호선 구동 회로(4503b), 주사선 구동 회로(4504a), 및 주사선 구동 회로(4504b)를 둘러싸도록 밀봉재(4505)가 제공되어 있다. 또한, 화소부(4502), 신호선 구동 회로(4503a 및 4503b), 및 주사선 구동 회로(4504a 및 4504b) 위에 제２ 기판(4506)이 제공되어 있다. 따라서, 화소부(4502), 신호선 구동 회로(4503a 및 4503b), 및 주사선 구동 회로(4504a 및 4504b)는 제１ 기판(4501), 밀봉재(4505), 및 제２ 기판(4506)에 의해 충전재(4507)와 함께 밀봉되어 있다. 표시 장치가 외부 대기에 노출되지 않도록, 기밀성이 높고, 탈가스가 적은 보호 필름(예컨대 접합 필름 또는 자외선 경화 수지 필름) 또는 커버 재료로 표시 장치를 패키징(봉입)하는 것이 바람직하다.
제1 기판(4501) 위에 제공된 화소부(4502), 신호선 구동 회로(4503a 및 4503b), 및 주사선 구동 회로(4504a 및 4504b) 각각은 복수의 박막 트랜지스터를 포함하고, 도 10b에서는 화소부(4502)에 포함되는 박막 트랜지스터(4510) 및 신호선 구동 회로(4503a)에 포함되는 박막 트랜지스터(4509)를 예로서 예시하고 있다.
박막 트랜지스터(4509 및 4510)는 실시형태 1 내지 8 중 어느 하나의 박막 트랜지스터를 적절히 이용할 수 있고, 실시형태 1 내지 8 중 어느 하나의 박막 트랜지스터와 유사한 공정 및 재료를 이용하여 형성할 수 있다. 박막 트랜지스터(4509 및 4510) 각각에서, 할로겐 원소를 함유하는 산화물 절연층 및/또는 할로겐 원소를 함유하는 게이트 절연층은 산화물 반도체층에 접하여 제공되고, 가열 처리에 의해 산화물 반도체층 내에 포함되는 수소 또는 물은 산화물 절연층 및/또는 게이트 절연층으로 확산되어, 산화물 반도체층 내의 수소 또는 물이 저감된다. 따라서, 박막 트랜지스터(4509 및 4510)는 안정된 전기적 특성을 갖는 신뢰성이 높은 박막 트랜지스터이다.
산화물 반도체층과 접하여 제공되는 게이트 절연층 및 절연층은 할로겐 원소를 함유하도록 형성할 수 있다. 또한, 할로겐 원소를 함유하는 가스 분위기하에서의 플라즈마 처리에 의해 산화물 반도체층에 할로겐 원소를 부착시킬 수 있다. 할로겐 원소를 반도체 장치에 함유시키는 상술한 방법(성막 중에 게이트 절연층에 할로겐 원소를 함유시키고, 성막 중에 절연층에 할로겐 원소를 함유시키고, 플라즈마 처리에 의해 절연층과 산화물 반도체층 간의 계면에 할로겐 원소를 부착시킴) 중 적어도 하나를 이용할 수 있고, 물론 복수의 상술한 방법을 이용할 수 있다.
구동 회로용 박막 트랜지스터(4509)는 박막 트랜지스터의 산화물 반도체층의 채널 형성 영역과 겹치는 위치에 도전층을 구비한다. 본 실시형태에 있어서, 박막 트랜지스터(4509 및 4510)는 n채널 박막 트랜지스터이다.
구동 회로용 박막 트랜지스터(4509)의 산화물 반도체층의 채널 형성 영역과 겹치도록 산화물 절연층(4542) 위에 도전층(4540)이 제공된다. 도전층(4540)을 산화물 반도체층의 채널 형성 영역과 겹치도록 제공함으로써, BT 시험 전후의 박막 트랜지스터(4509)의 임계 전압의 변화량을 저감할 수 있다. 도전층(4540)의 전위는 박막 트랜지스터(4509)의 게이트 전극층의 전위와 동일하거나 상이할 수 있다. 도전층(4540)은 제2 게이트 전극층으로서 기능할 수 있다. 대안으로, 도전층(4540)의 전위는 GND 또는 0V일 수 있거나, 도전층(4540)은 플로팅 상태일 수 있다.
또한, 도전층(4540)은 외부 전계를 차폐하는(특히, 정전기를 차폐하는), 즉 외부 전계가 내부(박막 트랜지스터를 포함하는 회로부)에 작용하지 않도록 하는 기능이 있다. 도전층(4540)의 차폐 기능에 의해, 정전기 등의 외부 전계의 영향으로 인하여 박막 트랜지스터의 전기적인 특성이 변동되는 것을 방지할 수 있다.
또한, 박막 트랜지스터(4510)의 산화물 반도체층을 덮는 산화물 절연층(4542)이 형성되어 있다. 박막 트랜지스터(4510)의 소스 전극층 또는 드레인 전극층은 박막 트랜지스터 위에 형성되는 산화물 절연층(4542) 및 절연층(4551)에 형성된 개구에서 배선층(4550)과 전기적으로 접속되어 있다. 배선층(4550)은 제1 전극(4517)과 접하여 형성되어 있고, 박막 트랜지스터(4510)와 제1 전극(4517)은 배선층(4550)을 개재하여 서로 전기적으로 접속되어 있다.
산화물 절연층(4542)이 할로겐 원소를 함유하는 경우, 산화물 절연층(4542)은 실시형태 2에서 기술한 산화물 절연층(136)과 유사한 재료 및 방법을 이용하여 형성할 수 있다.
발광 소자(4511)의 발광 영역과 중첩되도록 컬러 필터층(4545)은 절연층(4551) 위에 형성된다.
또한, 컬러 필터층(4545)의 표면 거칠기를 저감시키기 위하여, 평탄화 절연막으로서 기능하는 오버코트층(4543)으로 컬러 필터층(4545)을 덮는다.
또한, 오버코트층(4543) 위에 절연층(4544)이 형성되어 있다. 절연층(4544)은 실시형태 1에서 기술한 보호 절연층(103)과 유사한 방식으로 형성할 수 있고, 예를 들면 질화 규소막을 스퍼터링법으로 형성할 수 있다.
참조부호 4511은 발광 소자를 표기하고, 발광 소자(4511)에 포함되는 화소 전극인 제1 전극(4517)은 배선층(4550)을 개재하여 박막 트랜지스터(4510)의 소스 전극층 또는 드레인 전극층과 전기적으로 접속되어 있다. 발광 소자(4511)의 구조는, 제1 전극(4517), 전계발광층(4512), 및 제2 전극(4513)을 포함하는, 예시한 구조에 한정되지 않음을 알아야 한다. 발광 소자(4511)로부터 추출되는 광의 방향 등에 따라 발광 소자(4511)의 구조는 적절히 바꿀 수 있다.
격벽(4520)은 유기 수지막, 무기 절연막 또는 유기 폴리실록산을 이용하여 형성한다. 격벽(4520)은 감광성 수지 재료를 이용하여 제1 전극(4517) 위에 개구부를 갖도록 형성하여, 개구부의 측벽이 연속된 곡률을 갖는 경사면으로서 형성되는 것이 바람직하다.
전계발광층(4512)은 단층 또는 적층된 복수의 층을 이용하여 형성할 수 있다.
발광 소자(4511)에 산소, 수소, 수분, 이산화탄소 등이 침입하는 것을 방지하기 위하여, 제2 전극(4513) 및 격벽(4520) 위에 보호막을 형성할 수 있다. 보호막으로서, 질화 규소막, 질화 산화 규소막, DLC막 등을 형성할 수 있다.
또한, 다양한 신호 및 전위는 FPC(4518a 및 4518b)로부터 신호선 구동 회로(4503a 및 4503b), 주사선 구동 회로(4504a 및 4504b), 또는 화소부(4502)에 공급된다.
접속 단자 전극(4515)은 발광 소자(4511)에 포함되는 제1 전극(4517)과 동일한 도전막을 이용하여 형성되고, 단자 전극(4516)은 박막 트랜지스터(4509)에 포함되는 소스 전극층 및 드레인 전극층과 동일한 도전막을 이용하여 형성된다.
접속 단자 전극(4515)은 이방성 도전막(4519)을 개재하여 FPC(4518a)에 포함된 단자와 전기적으로 접속되어 있다.
발광 소자(4511)로부터의 광의 추출 방향에 위치하는 제2 기판은 투광성을 가질 필요가 있다. 그러한 경우에는, 유리판, 플라스틱판, 폴리에스테르 필름 또는 아크릴 필름과 같은 투광성 재료를 이용한다.
충전재(4507)로서, 질소 또는 아르곤 등의 불활성 기체 외에, 자외선 경화 수지 또는 열 경화 수지를 이용할 수 있다. 예를 들면, PVC(폴리비닐 클로라이드), 아크릴, 폴리이미드, 에폭시 수지, 실리콘 수지, PVB(폴리비닐 부티랄) 또는 EVA(에틸렌 비닐 아세테이트)를 이용할 수 있다. 예를 들면 충전재로서 질소를 이용한다.
또한, 필요하다면, 발광 소자의 발광면 위에 편광판, 원 편광판(타원 편광판을 포함), 또는 위상차판(λ/4판, λ/2판) 등의 광학 필름을 적절히 제공할 수 있다. 또한, 편광판 또는 원 편광판에 반사 방지막을 제공할 수 있다. 예를 들면, 표면 위의 볼록부 및 오목부에 의해 반사광을 확산시켜 글레어(glare)를 저감시킬 수 있는 안티-글래어 처리를 수행할 수 있다.
밀봉재는 스크린 인쇄법, 잉크제트 장치 또는 디스펜싱 장치를 이용하여 형성할 수 있다. 밀봉재로서, 대표적으로는 가시광 경화성 수지, 자외선 경화성 수지 또는 열경화성 수지를 포함하는 재료를 이용할 수 있다. 또한, 충전재를 포함할 수 있다.
신호선 구동 회로(4503a 및 4503b) 및 주사선 구동 회로(4504a 및 4504b)는 별도로 준비된 기판 위에 단결정 반도체막 또는 다결정 반도체막을 이용하여 형성한 구동 회로로서 장착될 수 있다. 대안으로, 신호선 구동 회로만 혹은 신호선 구동 회로의 일부, 또는 주사선 구동 회로만 혹은 주사선 구동 회로의 일부를 별도로 형성하여 장착할 수 있다. 본 실시형태는 도 10a 및 10b에 도시한 구조에 한정되지 않는다.
상술한 공정을 통해, 반도체 장치로서 신뢰성이 높은 발광 표시 장치(표시 패널)를 제조할 수 있다.
본 실시형태는 임의의 다른 실시형태와 적절히 조합하여 실시할 수 있다.
[실시형태 11]
반도체 장치의 한 실시형태인 액정 표시 패널의 외관 및 단면을 도 16a 내지 16c를 참조하여 설명할 것이다. 도 16a 및 16c는 박막 트랜지스터(4010 및 4011) 및 액정 소자(4013)가 제1 기판(4001)과 제2 기판(4006) 사이에 밀봉재(4005)로 밀봉된 패널의 평면도이다. 도 16b는 도 16a 및 16c의 라인 M-N에 따른 단면도이다.
제1 기판(4001) 위에 제공되는 화소부(4002)와 주사선 구동 회로(4004)를 둘러싸도록 밀봉재(4005)가 제공된다. 화소부(4002)와 주사선 구동 회로(4004) 위에 제2 기판(4006)이 제공된다. 그러므로 화소부(4002)와 주사선 구동 회로(4004)는 제1 기판(4001), 밀봉재(4005), 및 제2 기판(4006)에 의해 액정층(4008)과 함께 밀봉된다. 제1 기판(4001) 위의 밀봉재(4005)에 의해 둘러싸인 영역과는 상이한 영역에, 별도로 준비된 기판 위의 단결정 반도체막 또는 다결정 반도체막으로 형성된 신호선 구동 회로(4003)가 장착되어 있다.
별도로 형성하는 구동 회로의 접속 방법은 특별히 한정되는 것이 아니고, COG법, 와이어 본딩법, TAB법 등을 이용할 수 있음을 알아야 한다. 도 16a는 COG법에 의해 신호선 구동 회로(4003)를 장착하는 예를 나타내고, 도 16c는 TAB법에 의해 신호선 구동 회로(4003)를 장착하는 예를 나타낸다.
제1 기판(4001) 위에 제공된 화소부(4002)와 주사선 구동 회로(4004)는 각각 복수의 박막 트랜지스터를 포함하고, 도 16b는 화소부(4002)에 포함되는 박막 트랜지스터(4010) 및 주사선 구동 회로(4004)에 포함되는 박막 트랜지스터(4011)를 예로서 나타낸다. 박막 트랜지스터(4010 및 4011) 위에 절연층(4041, 4042, 및 4021)이 제공된다.
박막 트랜지스터(4010 및 4011)는 실시형태 1 내지 8 중 어느 하나의 박막 트랜지스터를 적절히 이용할 수 있고, 실시형태 1 내지 8의 박막 트랜지스터와 유사한 공정 및 재료를 이용하여 형성할 수 있다. 박막 트랜지스터(4010 및 4011) 각각에서, 할로겐 원소를 함유하는 절연층(4041) 및/또는 할로겐 원소를 함유하는 게이트 절연층(4020)은 산화물 반도체층에 접하여 제공되고, 가열 처리에 의해 산화물 반도체층 내에 포함되는 수소 또는 물은 산화물 절연층 및/또는 게이트 절연층으로 확산되어, 산화물 반도체층 내의 수소 또는 물이 저감된다. 따라서, 박막 트랜지스터(4010 및 4011)는 안정된 전기적 특성을 갖는 신뢰성이 높은 박막 트랜지스터이다.
산화물 반도체층과 접하여 제공되는 게이트 절연층 및 절연층은 할로겐 원소를 함유하도록 형성할 수 있다. 또한, 할로겐 원소를 함유하는 가스 분위기하에서의 플라즈마 처리에 의해 산화물 반도체층에 할로겐 원소를 부착시킬 수 있다. 할로겐 원소를 반도체 장치에 함유시키는 상술한 방법(성막 중에 게이트 절연층에 할로겐 원소를 함유시키고, 성막 중에 절연층에 할로겐 원소를 함유시키고, 플라즈마 처리에 의해 절연층과 산화물 반도체층 간의 계면에 할로겐 원소를 부착시킴) 중 적어도 하나를 이용할 수 있고, 물론 복수의 상술한 방법을 이용할 수 있다.
구동 회로용 박막 트랜지스터(4011)의 산화물 반도체층의 채널 형성 영역과 겹치도록 절연층(4021) 위에 도전층(4040)이 제공된다. 도전층(4040)을 산화물 반도체층의 채널 형성 영역과 겹치도록 제공함으로써, BT 시험 전후의 박막 트랜지스터(4011)의 임계 전압의 변화량을 저감할 수 있다. 또한, 도전층(4040)의 전위는 박막 트랜지스터(4011)의 게이트 전극층의 전위와 동일하거나 상이할 수 있다. 도전층(4040)은 제2 게이트 전극층으로서 기능할 수 있다. 대안으로, 도전층(4040)의 전위는 GND 또는 0V일 수 있거나, 도전층(4040)은 플로팅 상태일 수 있다.
또한, 액정 소자(4013)의 화소 전극층(4030)은 박막 트랜지스터(4010)의 소스 전극층 또는 드레인 전극층과 전기적으로 접속되어 있다. 액정 소자(4013)의 대향 전극층(4031)은 제2 기판(4006) 위에 형성되어 있다. 화소 전극층(4030), 대향 전극층(4031) 및 액정층(4008)이 서로 겹쳐져 있는 부분은 액정 소자(4013)에 대응한다. 화소 전극층(4030) 및 대향 전극층(4031)은 배향막으로서 기능하는 절연층(4032) 및 절연층(4033)을 구비하고, 액정층(4008)은 절연층(4032 및 4033)을 개재하여 화소 전극층(4030)과 대향 전극층(4031) 사이에 개재되어 있음을 알아야 한다.
제1 기판(4001) 및 제2 기판(4006)으로서, 투광성 기판을 이용할 수 있고, 유리, 세라믹, 또는 플라스틱 등을 이용할 수 있음을 알아야 한다. 플라스틱으로서, 섬유유리-강화 플라스틱(FRP)판, 폴리비닐 플루오라이드(PVF) 필름, 폴리에스테르 필름, 또는 아크릴 수지 필름을 이용할 수 있다.
참조부호 4035는 절연막을 선택적으로 에칭함으로써 얻은 주상형 스페이서를 표기하고, 화소 전극층(4030)과 대향 전극층(4031) 사이의 거리(셀 갭)를 제어하도록 제공한다. 대안으로, 구형 스페이서를 또한 사용할 수 있다. 또한, 대향 전극층(4031)은 박막 트랜지스터(4010)와 동일한 기판 위에 형성된 공통 전위선과 전기적으로 접속된다. 공통 접속부를 이용하여, 한 쌍의 기판 사이에 배치되는 도전성 입자를 통해 대향 전극층(4031)과 공통 전위선을 서로 전기적으로 접속할 수 있다. 도전성 입자는 밀봉재(4005)에 포함됨을 알아야 한다.
대안으로, 배향막이 불필요한 블루(blue) 상을 나타내는 액정을 사용할 수 있다. 블루 상은 액정 상 중 하나이고, 콜레스테릭 액정의 온도를 증가시키면서 콜레스테릭 상이 등방(isotropic) 상으로 변하기 직전에 발생하는 상이다. 블루 상은 좁은 온도 범위 내에서만 발생하므로, 온도 범위를 개선하기 위하여 키랄제(chiral agent)를 5중량% 이상으로 함유하는 액정 조성물을 액정층(4008)에 사용한다. 블루 상을 나타내는 액정 및 키랄제를 포함하는 액정 조성물은 1㎳ 이하의 짧은 응답 속도를 갖고, 광학적으로 등방성이다. 따라서, 배향 처리가 불필요하고, 시야각 의존성이 작다. 또한, 배향막을 제공할 필요가 없으므로, 러빙(rubbing) 처리가 불필요하다. 따라서, 러빙 처리에 의해 야기되는 정전 방전 손상을 방지할 수 있고, 제조 공정 중의 액정 표시 장치의 불량 또는 파손을 경감시킬 수 있다. 따라서, 액정 표시 장치의 생산성을 높일 수 있다. 산화물 반도체층을 이용하는 박막 트랜지스터는 특히 정전기의 영향에 의해 박막 트랜지스터의 전기적인 특성이 현저하게 변동할 수 있고 설계 범위를 일탈할 수 있다. 따라서, 산화물 반도체층을 이용하는 박막 트랜지스터를 포함하는 액정 표시 장치에 대해서는 블루 상을 나타내는 액정 재료를 이용하는 것이 더욱 효과적이다.
본 실시형태는 투과형 액정 표시 장치 외에 반투과형 액정 표시 장치에도 적용할 수 있음을 알아야 한다.
액정 표시 장치의 예에서, 기판의 외부 표면(뷰어 측)에 편광판을 제공하고, 기판의 내부 표면에 착색층 및 표시 소자에 이용하는 전극층을 제공하지만, 편광판은 기판의 내부 표면에 제공할 수 있다. 편광판과 착색층의 적층 구조는 본 실시형태에 한정되지 않고, 편광판과 착색층의 재료 또는 제조 공정 조건에 따라 적절하게 설정할 수 있다. 또한, 블랙 매트릭스로서 기능하는 차광막은 표시부 외의 부분에 제공할 수 있다.
박막 트랜지스터(4011 및 4010) 위에, 산화물 반도체층에 접하여 절연층(4041)이 형성되어 있다. 절연층(4041)이 할로겐 원소를 함유하는 경우, 실시형태 2에서 기술한 산화물 절연층(136)과 유사한 재료 및 방법을 이용하여 절연층(4041)을 형성할 수 있다. 본 실시형태에서, 절연층(4041)으로서, 실시형태 2를 참조하여 스퍼터링법으로 할로겐 원소를 함유하는 산화 규소층을 형성한다. 또한, 절연층(4041) 위에 접하여 절연층(4042)을 형성한다. 보호 절연층(4042)은 실시형태 1에서 기술한 보호 절연층(103)과 동일한 방식으로 형성할 수 있고, 예를 들면 질화 규소층을 이용할 수 있다. 또한, 박막 트랜지스터에 기인한 표면 거칠기를 저감하기 위하여, 보호 절연층(4042)은 평탄화 절연막으로서 기능하는 절연층(4021)으로 덮는다.
평탄화 절연막으로서 절연층(4021)을 형성한다. 절연층(4021)으로서, 내열성 유기 재료, 예컨대 폴리이미드, 아크릴, 벤조시클로부텐, 폴리아미드, 또는 에폭시를 사용할 수 있다. 그러한 유기 재료 외에, 저-유전율 재료(낮은-k 재료), 실록산계 수지, 포스포실리케이트 유리(PSG), 보로포스포실리케이트 유리(BPSG) 등을 또한 사용할 수 있다. 이러한 재료로부터 형성되는 복수의 절연막을 적층함으로써 절연층(4021)을 형성할 수 있음을 알아야 한다.
절연층(4021)의 형성 방법은 특별히 한정하지 않고, 절연층(4021)은 재료에 따라 스퍼터링법, 스핀 코팅법, 디핑법, 스프레이 코팅법, 액적 토출법(예를 들면, 잉크제트법, 스크린 인쇄법, 또는 오프셋 인쇄법), 롤 코팅법, 커튼 코팅법, 나이프 코팅법 등으로 형성할 수 있다. 절연층(4021)의 소성 공정(baking step)은 또한 반도체층의 어닐링(annealing)의 역할을 하고, 이로 인해 효율적으로 반도체 장치를 제조할 수 있다.
화소 전극층(4030) 및 대향 전극층(4031)은 산화 텅스텐을 함유하는 인듐 산화물, 산화 텅스텐을 함유하는 인듐 아연 산화물, 산화 티타늄을 함유하는 인듐 산화물, 산화 티타늄을 함유하는 인듐 주석 산화물, 인듐 주석 산화물(이하에서, ITO로 칭함), 인듐 아연 산화물, 또는 산화 규소를 첨가한 인듐 주석 산화물과 같은 투광성을 갖는 도전성 재료를 이용하여 형성할 수 있다.
화소 전극층(4030) 및 대향 전극층(4031)에 대하여 도전성 고분자(도전성 중합체로도 칭함)를 포함하는 도전성 조성물을 사용할 수 있다. 도전성 조성물을 이용해서 형성한 화소 전극은 바람직하게는 10000Ω/□ 이하의 시트 저항 및 550㎚ 파장에서 70% 이상의 투광률을 갖는다. 또한, 도전성 조성물에 포함되는 도전성 고분자의 저항률은 바람직하게는 0.1Ωㆍ㎝ 이하이다.
도전성 고분자로서, 소위 π-전자 공액형 도전성 고분자를 사용할 수 있다. 예를 들면, 폴리아닐린 또는 그 유도체, 폴리피롤 또는 그 유도체, 폴리티오펜 또는 그 유도체, 이러한 재료 중 둘 이상의 공중합체 등을 들 수 있다.
또한, 다양한 신호 및 전위는 FPC(4018)로부터, 별도로 형성되는 신호선 구동 회로(4003), 주사선 구동 회로(4004), 또는 화소부(4002)에 공급된다.
접속 단자 전극(4015)은 액정 소자(4013)에 포함된 화소 전극층(4030)과 동일한 도전막을 이용하여 형성하고, 단자 전극(4016)은 박막 트랜지스터(4010 및 4011)에 포함된 소스 전극층 및 드레인 전극층과 동일한 도전막을 이용하여 형성한다.
접속 단자 전극(4015)은 이방성 도전막(4019)을 통해 FPC(4018)에 포함된 단자와 전기적으로 접속되어 있다.
도 16a 내지 16c는, 신호선 구동 회로(4003)를 별도로 형성하고, 제1 기판(4001) 위에 장착하는 예를 나타내고 있지만, 구조는 이러한 구조에 한정되지 않음을 알아야 한다. 주사선 구동 회로는 별도로 형성한 후 장착할 수 있거나, 신호선 구동 회로의 일부만 또는 주사선 구동 회로의 일부만을 별도로 형성한 후 장착할 수 있다.
블랙 매트릭스(차광층), 광학 부재(광학 기판), 예컨대 편광 부재, 위상차 부재, 또는 반사방지 부재 등은 적절히 제공한다. 예를 들면, 편광 기판 및 위상차 기판을 사용함으로써 원 편광을 이용할 수 있다. 또한, 광원으로서 백라이트, 사이드 라이트 등을 이용할 수 있다.
액티브 매트릭스 액정 표시 장치에 있어서, 매트릭스 형태로 배치된 화소 전극을 구동하여 스크린에 표시 패턴을 형성한다. 구체적으로는, 선택된 화소 전극과 화소 전극에 대응하는 대향 전극 사이에 전압을 인가하여, 화소 전극과 대향 전극 사이에 제공된 액정층이 광학적으로 변조되고, 이러한 광학적인 변조가 표시 패턴으로서 관찰자에게 인식된다.
동화상 표시에 있어서, 액정 표시 장치는 액정 분자 자체의 긴 응답 시간이 동화상의 잔상 또는 흐려짐(blurring)을 야기하는 문제점이 있다. 액정 표시 장치의 동화상 특성을 개선하기 위해서, 전체 스크린에 흑색을 1프레임 기간 걸러서 표시하는 흑색 삽입으로 불리는 구동 방법을 이용한다.
또한, 수직 동기 주파수를 통상적인 수직 동기 주파수의 1.5배 이상 혹은 2배 이상 높게 함으로써 응답 속도를 높이는, 소위 더블 프레임 속도 구동으로 불리는 구동 방법을 이용할 수 있다.
대안으로, 액정 표시 장치의 동화상 특성을 개선하기 위해서, 복수의 LED(발광 다이오드) 또는 복수의 EL 광원을 이용하여 백라이트로서 면 광원을 형성하고, 면 광원의 각 광원을 독립적으로 1프레임 기간 내에 펄스 방식으로 구동하는 구동 방법을 이용할 수 있다. 면 광원으로서, 세 종류 이상의 LED를 이용할 수 있고, 백색 광을 방출하는 LED를 또한 이용할 수 있다. 복수의 LED를 독립적으로 제어할 수 있으므로, LED의 발광 타이밍을 액정층이 광학적으로 변조되는 전환 타이밍에 동기화할 수 있다. 이러한 구동 방법에 따르면, LED를 부분적으로 소등할 수 있으므로, 특히 흑색이 표시되는 부분이 많은 화상을 표시하는 경우 전력 소비를 저감하는 효과를 얻을 수 있다.
이러한 구동 방법을 조합함으로써, 액정 표시 장치의 표시 특성, 예컨대 동화상 특성을 통상적인 액정 표시 장치의 표시 특성에 비해 개선할 수 있다.
박막 트랜지스터는 정전기 등에 의해 파괴되기 쉬우므로, 화소부 또는 구동 회로와 동일한 기판 위에 보호 회로를 추가로 제공하는 것이 바람직하다. 보호 회로는 산화물 반도체층을 포함하는 비선형 소자를 이용하여 형성하는 것이 바람직하다. 예를 들면, 보호 회로는 화소부와 주사선 입력 단자 사이 그리고 화소부와 신호선 입력 단자 사이에 제공되어 있다. 본 실시형태에서는 복수의 보호 회로를 제공하여, 정전기 등에 기인한 서지 전압이 주사선, 신호선 및 커패시터 버스선에 인가될 때 화소 트랜지스터 등의 파괴를 방지한다. 그러므로 보호 회로는 서지 전압이 보호 회로에 인가될 때 공통 배선에 전하를 놓아주도록 형성한다. 또한, 보호 회로는 주사선에 대하여 서로 병렬로 배치된 비선형 소자들을 포함한다. 비선형 소자는 다이오드와 같은 2-단자 소자 또는 트랜지스터와 같은 3-단자 소자를 포함한다. 예를 들면, 비선형 소자는 화소부에 제공된 박막 트랜지스터와 동일한 공정을 통해 형성할 수 있고, 비선형 소자의 게이트 단자와 드레인 단자를 접속함으로써 다이오드와 동일한 특성을 갖게 할 수 있다.
액정 표시 모듈의 경우 TN(twisted nematic)모드, IPS(in-plane-switching) 모드, FFS(fringe field switching) 모드, ASM(axially symmetric aligned micro-cell) 모드, OCB(optical compensated birefringence) 모드, FLC(ferroelectric liquid crystal) 모드, AFLC(antiferroelectric liquid crystal) 모드 등을 이용할 수 있다.
이와 같이, 본 명세서에 개시되는 반도체 장치는 특별히 한정되지 않고, TN 액정, OCB 액정, STN 액정, VA 액정, ECB 액정, GH 액정, 고분자 분산형 액정, 디스코틱(discotic) 액정 등을 포함하는 액정을 이용할 수 있다. 그 중에서, 노멀리(normally) 블랙 액정 패널, 예컨대 수직 배향(VA) 모드를 이용하는 투과형 액정 표시 장치가 바람직하다. 수직 배향 모드로서 몇 가지 예를 든다. 예를 들면, 멀티-도메인 수직 배향(MVA) 모드, 패턴 수직 배향(PVA) 모드, ASV 모드 등을 이용할 수 있다.
이하에서 VA 액정 표시 장치의 일례를 설명한다.
VA 액정 표시 장치는 액정 표시 패널의 액정 분자의 배열을 제어하는 형태의 한 종류이다. VA 액정 표시 장치에서, 전압이 인가되지 않고 있을 때 액정 분자는 패널 표면에 대하여 수직 방향으로 배열된다. 본 실시형태에서, 특히 화소는 몇 개의 영역(서브화소)으로 나누고, 분자들은 개별 영역에서 상이한 방향으로 배열된다. 이는 멀티-도메인 또는 멀티-도메인 설계로서 칭한다. 이하에서, 멀티-도메인 설계의 액정 표시 장치를 설명한다.
도 12 및 도 13은 VA 액정 표시 패널의 화소 구조를 나타내고 있다. 도 13은 기판(600)의 평면도이다. 도 12는 도 13의 라인 Y-Z에 따른 단면 구조를 나타낸다. 이러한 도면들을 참조하여 설명할 것이다.
이러한 화소 구조에서, 하나의 화소에 복수의 화소 전극층이 제공되고, 각각의 화소 전극층은 TFT에 접속되어 있다. 각각의 TFT는 상이한 게이트 신호로 구동된다. 즉, 멀티-도메인 설계의 화소에서, 개별 화소 전극층에 인가하는 신호들은 개별적으로 제어한다.
화소 전극층(624)은 산화물 절연층(620)과 절연막(622) 둘 다를 관통하는 컨택트 홀(623)에서 배선(618)을 통해 TFT(628)와 접속되어 있다. 화소 전극층(626)은 산화물 절연층(620)과 및 절연막(622) 둘 다를 관통하는 컨택트 홀(627)에서 배선(619)을 통해 TFT(629)와 접속되어 있다. TFT(628)의 게이트 배선(602)이 TFT(629)의 게이트 배선(603)으로부터 분리되어 있어 상이한 게이트 신호가 공급될 수 있다. 한편, 데이터선으로서 기능하는 소스 전극층 또는 드레인 전극층(616)은 TFT(628 및 629)에 의해 공유된다. 게이트 배선(602 및 603) 위에는 게이트 절연층(606a) 및 게이트 절연층(606b)이 형성되어 있음을 알아야 한다.
TFT(628 및 629)로서, 실시형태 1 내지 8에서 기술한 어느 하나의 박막 트랜지스터를 적절히 이용할 수 있다. 본 실시형태의 TFT(628 및 629)는 실시형태 3에서 기술한 박막 트랜지스터와 같이 산화물 반도체층과 접하는 게이트 절연층(606b) 및 산화물 절연층(620)에 할로겐 원소가 함유되어 있는 예이다. 할로겐 원소를 함유하는 게이트 절연층 및 산화물 절연층은 산화물 반도체층과 접하여 형성하고, 가열 처리를 행한다. 따라서, 산화물 반도체층에 포함되는 수소, 수분, 수산기 또는 수소화물 등의 불순물이 저감된다. 그러므로 TFT(628 및 629)는 안정된 전기적 특성을 갖고 신뢰성이 높다.
산화물 반도체층과 접하여 제공되는 게이트 절연층 및 절연층은 할로겐 원소를 함유하도록 형성할 수 있다. 또한, 할로겐 원소를 함유하는 가스 분위기하에서의 플라즈마 처리에 의해 산화물 반도체층에 할로겐 원소를 부착시킬 수 있다. 할로겐 원소를 반도체 장치에 함유시키는 상술한 방법(성막 중에 게이트 절연층에 할로겐 원소를 함유시키고, 성막 중에 절연층에 할로겐 원소를 함유시키고, 플라즈마 처리에 의해 절연층과 산화물 반도체층 간의 계면에 할로겐 원소를 부착시킴) 중 적어도 하나를 이용할 수 있고, 물론 복수의 상술한 방법을 이용할 수 있다.
또한, 커패시터 배선(690), 유전체로서의 게이트 절연층(606a 및 606b)의 적층, 및 화소 전극층 또는 화소 전극층과 전기적으로 접속하는 커패시터 전극을 이용하여 축적 커패시터를 형성한다.
화소 전극층(624)의 형상은 화소 전극층(626)의 형상과는 상이하고, 화소 전극층들은 슬릿(625)에 의해 분리되어 있다. V 형상으로 넓어지는 화소 전극층(624)의 외부 측을 둘러싸도록 화소 전극층(626)이 형성되어 있다. 화소 전극층(624 및 626)에 인가하는 전압의 타이밍을 TFT(628 및 629)에서 상이하게 함으로써, 액정의 배향을 제어한다. 도 15는 이러한 화소 구조의 등가 회로이다. TFT(628 및 629)는 둘 다 소스 전극층 또는 드레인 전극층(616)과 접속되어 있다. 게이트 배선(602 및 603)에 상이한 게이트 신호를 공급하는 경우 액정 소자(651 및 652)의 동작은 상이할 수 있다. 즉, TFT(628 및 629)의 동작을 개별적으로 제어하는 경우, 액정의 배향을 정밀하게 제어할 수 있고, 따라서 시야각을 넓힐 수 있다.
대향 기판(601)에는 차광막(632), 제2 착색막(636), 및 대향 전극층(640)이 제공되어 있다. 제2 착색막(636)과 대향 전극층(640) 사이에 오버코트막으로도 불리는 평탄화 막(637)이 형성되어 액정의 배향 흐트러짐을 방지하고 있다. 도 14는 대향 기판 측의 구조를 나타낸다. 대향 전극층(640)은 상이한 화소에 의해 공유되고, 슬릿(641)이 형성되어 있다. 슬릿(641) 및 화소 전극층(624 및 626) 측의 슬릿(625)을 교대로 맞물리는 방식으로 배치하고, 따라서 경사 전계가 효과적으로 발생하고, 액정의 배향이 제어될 수 있다. 따라서, 액정의 배향이 서로 다른 장소에서 변할 수 있어 시야각이 넓어진다.
대향 전극층(640)은 화소부에 제공되는 제1 대향 전극층이고, 구동 회로부에 제공되는 개구 패턴을 갖는 제2 대향 전극층과 동일한 전위를 갖는다. 개구 패턴을 갖는 제2 대향 전극층을 구동 회로부에 제공하는 경우, 낮은 전력 소비를 갖는 신뢰성이 높은 반도체 장치를 제조할 수 있다.
화소 전극층(624), 액정층(650), 및 대향 전극층(640)이 서로 중첩하여 제1 액정 소자가 형성되어 있다. 또한, 화소 전극층(626), 액정층(650), 및 대향 전극층(640)이 서로 중첩하여 제2 액정 소자가 형성되어 있다. 또한, 하나의 화소에 제1 액정 소자 및 제2 액정 소자가 제공되어 있는 멀티-도메인 구조를 이용한다.
본 실시형태는 임의의 다른 실시형태와 적절히 조합하여 실시할 수 있다.
[실시형태 12]
본 실시형태에서, 본 발명의 한 실시형태인 반도체 장치로서 전자 페이퍼의 예를 설명한다.
도 11은 본 발명의 한 실시형태를 적용하는 반도체 장치의 예로서 액티브 매트릭스 전자 페이퍼를 도시한다. 반도체 장치에 이용되는 박막 트랜지스터(581)로서, 실시형태 1 내지 8에서 기술한 어느 하나의 박막 트랜지스터를 적절히 이용할 수 있고, 실시형태 1 내지 8에서 기술한 어느 하나의 박막 트랜지스터와 유사한 공정 및 재료를 이용할 수 있다.
본 실시형태의 박막 트랜지스터(581)는, 실시형태 1에서 기술한 박막 트랜지스터와 같이 산화물 반도체층과 접하는 게이트 절연층(582)에 할로겐 원소가 함유되어 있는 예이다. 할로겐 원소를 함유하는 게이트 절연층은 산화물 반도체층과 접하여 형성하고, 가열 처리를 행한다. 따라서, 산화물 반도체층에 포함되는 수소, 수분, 수산기 또는 수소화물 등의 불순물이 저감된다. 그러므로 박막 트랜지스터(581)는 안정된 전기적 특성을 갖는 신뢰성이 높은 박막 트랜지스터이다.
산화물 반도체층과 접하여 제공되는 게이트 절연층 및 절연층은 할로겐 원소를 함유하도록 형성할 수 있다. 또한, 할로겐 원소를 함유하는 가스 분위기하에서의 플라즈마 처리에 의해 산화물 반도체층에 할로겐 원소를 부착시킬 수 있다. 할로겐 원소를 반도체 장치에 함유시키는 상술한 방법(성막 중에 게이트 절연층에 할로겐 원소를 함유시키고, 성막 중에 절연층에 할로겐 원소를 함유시키고, 플라즈마 처리에 의해 절연층과 산화물 반도체층 간의 계면에 할로겐 원소를 부착시킴) 중 적어도 하나를 이용할 수 있고, 물론 복수의 상술한 방법을 이용할 수 있다.
도 11의 전자 페이퍼는 트위스팅 볼(twisting ball) 표시 시스템을 이용하는 표시 장치의 예이다. 트위스팅 볼 표시 시스템은 각각 흑색과 백색인 구형 입자들을 전극층들인 제1 전극층과 제2 전극층 사이에 배치하고, 제1 전극층과 제2 전극층 사이의 전위차를 발생시켜 구형 입자들의 배향을 제어함으로써 표시를 수행하는 방법을 칭한다.
기판(580) 위에 제공된 박막 트랜지스터(581)는 보텀-게이트 구조를 갖는데, 소스 전극층 또는 드레인 전극층은 산화물 절연층(583), 보호 절연층(584), 및 절연층(585)에 형성되는 개구에서 제1 전극층(587)과 접하여 전기적으로 접속되어 있다.
제1 전극층(587)과 제2 전극층(588) 사이에 구형 입자들이 제공되어 있다. 각 구형 입자는 흑색 영역(590a), 백색 영역(590b), 및 흑색 영역(590a)과 백색 영역(590b) 둘레에 액체로 충전된 캐비티(594)를 포함한다. 입자의 주위는 수지 등의 충전재(595)로 충전되어 있다(도 11 참조). 본 실시형태에서, 제1 전극층(587)은 화소 전극에 대응하고, 대향 기판(596)에 제공된 제2 전극층(588)은 공통 전극에 대응한다.
또한, 트위스팅 볼 대신, 전기 영동 소자를 또한 사용할 수 있다. 투명한 액체, 플러스 대전된 백색 미립자 및 마이너스 대전된 흑색 미립자가 캡슐화되어 있는 약 10㎛ 내지 200㎛의 직경을 갖는 마이크로캡슐을 사용한다. 제1 전극층과 제2 전극층 사이에 제공되는 마이크로캡슐에서, 제1 전극층과 제2 전극층에 의해 전계가 인가되면, 백색 미립자와 흑색 미립자가 반대 측으로 이동하여 백색 또는 흑색을 표시할 수 있다. 이러한 원리를 이용하는 표시 소자가 전기 영동 표시 소자이고, 일반적으로 전자 페이퍼라고 한다. 전기 영동 표시 소자는 액정 표시 소자보다 높은 반사율을 갖고, 따라서 보조광은 불필요하고, 소비 전력이 작고, 흐릿한 장소에서도 표시부를 인식할 수 있다. 또한, 표시부에 전원이 공급되지 않는 경우에도, 한 번 표시된 화상을 유지할 수 있다. 따라서, 표시 기능을 갖는 반도체 장치(간단히 표시 장치 또는 표시 장치를 구비하는 반도체 장치로 칭할 수 있음)가 전파 공급원으로부터 멀리 있는 경우에도, 표시된 화상을 보존할 수 있다.
상술한 공정을 통해, 반도체 장치로서 신뢰성이 높은 전자 페이퍼를 제조할 수 있다.
본 실시형태는 임의의 다른 실시형태와 적절히 조합하여 실시할 수 있다.
[실시형태 13]
본 명세서에 개시하는 반도체 장치는 다양한 전자 장치(게임기 포함)에 적용할 수 있다. 전자 장치의 예로는 텔레비전 세트(텔레비전 또는 텔레비전 수신기로도 칭함), 컴퓨터 등의 모니터, 카메라, 예컨대 디지털 카메라 또는 디지털 비디오 카메라, 디지털 포토 프레임, 휴대 전화 핸드셋(휴대 전화 또는 휴대 전화 장치로도 칭함), 휴대형 게임기, 휴대 정보 단말기, 음향 재생 장치, 대형 게임기, 예컨대 파친고 머신 등이 있다.
도 17a는 휴대 전화의 일례인 휴대 전화(1600)를 도시하고 있다. 휴대 전화(1600)는 하우징(1601)에 포함된 표시부(1602), 조작 버튼(1603a 및 1603b), 외부 접속 포트(1604), 스피커(1605), 마이크로폰(1606) 등을 구비하고 있다.
도 17a에 도시하는 휴대 전화(1600)는 표시부(1602)를 손가락 등으로 터치하는 경우 데이터를 입력할 수 있다. 또한, 전화를 걸거나 메일을 쓰는 등의 조작은 표시부(1602)를 손가락 등으로 터치할 때 행할 수 있다.
표시부(1602)의 화면은 주로 세 가지 모드가 있다. 제1 모드는 화상을 표시하기 위한 표시 모드이다. 제2 모드는 주로 텍스트 등의 데이터를 입력하기 위한 입력 모드이다. 제3 모드는 표시 모드와 입력 모드의 두 가지 모드가 조합되어 있는 표시-입력 모드이다.
예를 들면, 전화를 걸거나 메일을 작성하는 경우, 표시부(1602)를 텍스트의 입력을 주로 하는 텍스트 입력 모드로 선택하여, 화면에 표시되는 텍스트를 입력할 수 있다. 이 경우, 표시부(1602)의 화면의 거의 모든 영역에 키보드 또는 번호 버튼을 표시하는 것이 바람직하다.
휴대 전화(1600) 내부에, 자이로스코프 또는 가속도 센서 등의 기울기를 검출하는 센서를 포함하는 검출 장치를 제공하는 경우, 휴대 전화(1600)의 방향(휴대 전화(1600)가 랜드스케이프 모드(landscape mode) 또는 포트레이트 모드(portrait mode)에 대하여 수평으로 또는 수직으로 놓여있는지 여부)을 판정함으로써 표시부(1602)의 화면의 표시를 자동으로 전환할 수 있다.
화면 모드의 전환은 표시부(1602)를 터치하거나 하우징(1601)의 조작 버튼(1603a 및 1603b)을 조작함으로써 수행한다. 대안으로, 표시부(1602)에 표시되는 화상의 종류에 따라 화면 모드를 전환할 수 있다. 예를 들면, 표시부에 표시하는 화상 신호가 동화상 데이터의 신호인 경우, 화면 모드는 표시 모드로 변한다. 신호가 텍스트 데이터의 신호인 경우, 화면 모드는 입력 모드로 변한다.
또한, 입력 모드에 있어서, 표시부(1602)의 광 센서에 의해 검출된 신호를 검출하고, 표시부(1602)의 터치 조작에 의한 입력이 특정 기간 동안 없는 경우, 입력 모드로부터 표시 모드로 전환하도록 화면 모드를 제어할 수 있다.
표시부(1602)는 이미지 센서로서 기능할 수 있다. 예를 들면, 표시부(1602)를 손바닥 또는 손가락으로 터치하는 경우, 손금, 지문 등을 촬상함으로써, 본인 인증을 행할 수 있다. 또한, 표시부에 근 적외선 광을 방출하는 백라이트 또는 센싱 광원을 제공함으로써, 손가락 정맥, 손바닥 정맥 등을 촬상할 수 있다.
표시부(1602)에는 상술한 실시형태들에서 기술한 임의의 반도체 장치를 적용할 수 있다. 예를 들면, 화소의 스위칭 소자로서, 상술한 실시형태들에서 기술한 복수의 박막 트랜지스터를 배치할 수 있다.
도 17b도 휴대 전화의 일례를 나타낸다. 도 17b에서 일례로 나타내는 휴대 정보 단말기는 복수의 기능을 갖출 수 있다. 예를 들면, 전화 기능 외에, 그러한 휴대 정보 단말기는 컴퓨터를 포함함으로써 다양한 데이터를 처리하는 기능을 갖출 수 있다.
도 17b에 도시하는 휴대 정보 단말기는 하우징(1800) 및 하우징(1801)으로 형성되어 있다. 하우징(1800)은 표시 패널(1802), 스피커(1803), 마이크로폰(1804), 포인팅 디바이스(1806), 카메라 렌즈(1807), 외부 접속 단자(1808) 등을 포함한다. 하우징(1801)은 키보드(1810), 외부 메모리 슬롯(1811) 등을 포함한다. 또한, 안테나는 하우징(1801)에 포함되어 있다.
또한, 표시 패널(1802)은 터치 패널을 구비하고 있다. 도 17b에는 화상으로서 표시되어 있는 복수의 조작키(1805)를 점선으로 도시하고 있다.
또한, 상술한 구조 외에, 비접촉 IC 칩, 소형 메모리 장치 등을 포함할 수 있다.
상술한 실시형태들에서 기술한 반도체 장치는 표시 패널(1802)에 이용할 수 있고, 표시 방향은 사용 모드에 따라 적절히 변한다. 또한, 반도체 장치는 표시 패널(1802)과 동일한 표면 위에 카메라 렌즈(1807)를 구비하고 있으므로, 비디오 전화로서 사용할 수 있다. 스피커(1803) 및 마이크로폰(1804)은 음성 통화뿐만 아니라 영상 통화, 녹음, 및 재생 등에 이용할 수 있다. 또한, 하우징(1800 및 1801)은 도 17b에 도시한 바와 같이 전개되어 있는 상태에서 시프트할 수 있어, 슬라이딩(sliding)에 의해 서로 중첩되므로 휴대 정보 단말기의 크기가 줄어들 수 있고, 이는 휴대 정보 단말기를 휴대하기 적합하게 한다.
외부 접속 단자(1808)는 AC 어댑터 및 USB 케이블 등의 각종 케이블과 접속 가능하고, 충전 및 퍼스널 컴퓨터와의 데이터 통신이 가능하다. 또한, 외부 메모리 슬롯(1811)에 기록 매체를 삽입할 수 있어 대량의 데이터를 보존할 수 있고 이동시킬 수 있다.
또한, 상술한 기능 외에, 적외선 통신 기능, 텔레비전 수신 기능 등을 제공할 수 있다.
도 18a는 텔레비전 세트의 예인 텔레비전 세트(9600)를 나타내고 있다. 텔레비전 세트(9600)에서, 표시부(9603)는 하우징(9601)에 포함되어 있다. 표시부(9603)는 화상을 표시할 수 있다. 여기서, 스탠드(9605)에 의해 하우징(9601)이 지지된다.
텔레비전 세트(9600)는 하우징(9601)의 조작 스위치 또는 별도의 원격 조작기(9610)로 조작할 수 있다. 원격 조작기(9610)의 조작 키(9609)로 채널 및 음량을 조절할 수 있어 표시부(9603)에 표시된 화상을 조절할 수 있다. 또한, 원격 조작기(9610)는 원격 조작기(9610)로부터 출력된 데이터를 표시하기 위한 표시부(9607)를 구비할 수 있다.
텔레비전 세트(9600)는 수신기, 모뎀 등을 구비함을 알아야 한다. 수신기를 사용하면, 일반적인 텔레비전 방송을 수신할 수 있다. 또한, 텔레비전 세트가 모뎀을 통해 유선 또는 무선으로 통신 네트워크에 접속되는 경우, 한 방향(송신자로부터 수신자에게로) 또는 쌍방향(송신자와 수신자 사이 또는 수신자들 사이) 정보 통신을 수행할 수 있다.
표시부(9603)에는 상술한 실시형태들에서 기술한 임의의 반도체 장치를 적용할 수 있다. 예를 들면, 화소의 스위칭 소자로서, 상술한 실시형태들에서 기술한 복수의 박막 트랜지스터를 배치할 수 있다.
도 18b는 디지털 포토 프레임의 예인 디지털 포토 프레임(9700)을 나타내고 있다. 예를 들면, 디지털 포토 프레임(9700)에서, 표시부(9703)는 하우징(9701)에 포함되어 있다. 표시부(9703)는 다양한 화상을 표시할 수 있다. 예를 들면, 표시부(9703)는 디지털 카메라 등으로 촬영한 화상 데이터를 표시할 수 있고, 통상적인 사진 액자로서 기능할 수 있다.
표시부(9703)에는 상술한 실시형태들에서 기술한 임의의 반도체 장치를 적용할 수 있다. 예를 들면, 화소의 스위칭 소자로서, 상술한 실시형태들에서 기술한 복수의 박막 트랜지스터를 배치할 수 있다.
디지털 포토 프레임(9700)은 조작부, 외부 접속 단자(USB 단자, 다양한 케이블, 예컨대 USB 케이블과 접속할 수 있는 단자 등), 기록 매체 삽입부 등을 구비함을 알아야 한다. 이러한 컴포넌트는 표시부가 제공되는 표면 위에 제공할 수 있지만, 디지털 포토 프레임(9700)의 디자인을 위하여 측면 또는 뒷면에 제공하는 것이 바람직하다. 예를 들면, 디지털 포토 프레임(9700)의 기록 매체 삽입부에는 디지털 카메라로 촬영한 화상 데이터를 저장하는 메모리가 삽입되고, 이로 인해 화상 데이터를 표시부(9703)에 표시할 수 있다.
디지털 포토 프레임(9700)은 데이터를 무선으로 송수신할 수 있다. 원하는 화상 데이터를 무선으로 전달하여 표시하는 구조를 이용할 수 있다.
도 19는 2개의 하우징인 하우징(9881) 및 하우징(9891)을 포함하는 휴대형 오락기를 나타낸다. 하우징(9881 및 9891)이 연결부(9893)에 의해 연결되어 있어 휴대형 오락기는 접을 수 있다. 하우징(9881) 및 하우징(9891)에는 표시부(9882) 및 표시부(9883)가 각각 포함되어 있다.
표시부(9883)에는 상술한 실시형태들에서 기술한 임의의 반도체 장치를 적용할 수 있다. 예를 들면, 화소의 스위칭 소자로서, 상술한 실시형태들에서 기술한 복수의 박막 트랜지스터를 배치할 수 있다.
또한, 도 19에 도시하는 휴대형 오락기는 스피커부(9884), 기록 매체 삽입부(9886), LED 램프(9890), 입력 유닛(조작 키(9885), 접속 단자(9887), 센서(9888)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액, 자기, 온도, 화학 물질, 음성, 시간, 경도, 전계, 전류, 전압, 전력, 방사선, 유량, 습도, 기울기, 진동, 냄새, 또는 적외선을 측정하는 기능이 있는 센서), 및 마이크로폰(9889)) 등을 구비하고 있다. 물론, 휴대형 오락기의 구조는 전술한 것에 한정되지 않고, 적어도 본 명세서에 개시하는 박막 트랜지스터를 구비한 다른 구조를 사용할 수 있다. 휴대형 오락기는 추가 부속 장비를 적절하게 포함할 수 있다. 도 19에 도시하는 휴대형 오락기는 기록 매체에 기록되어 있는 프로그램 또는 데이터를 읽어내서 표시부에 표시하는 기능, 및 또 다른 휴대형 오락기와 무선 통신으로 정보를 공유하는 기능을 갖는다. 도 19에 도시하는 휴대형 오락기는 상술한 기능에 한정되지 않고, 다양한 기능을 가질 수 있다.
도 21은, 상술한 임의의 실시형태를 이용하여 형성되는 반도체 장치의 일례인 발광 장치를 실내 조명 장치(3001)로서 이용하는 예를 나타낸다. 본 명세서에 나타내는 발광 장치는 대면적화할 수 있으므로, 발광 장치는 대면적 조명 장치로서 이용할 수 있다. 또한, 상술한 실시형태들에서 기술한 발광 장치는 탁상 램프(3002)로서 이용할 수 있다. 조명 장치는 천장 조명 및 탁상 램프 외에 벽걸이형 조명, 차내용 조명, 유도 조명 등을 그 카테고리에 포함함을 알아야 한다.
상술한 방식으로, 실시형태 1 내지 12 중 어느 하나에서 기술한 반도체 장치는 상술한 바와 같은 다양한 전자 장치의 표시 패널에 적용할 수 있어 신뢰성이 높은 전자 장치를 제공할 수 있다.
[실시형태 14]
본 명세서에 개시하는 반도체 장치는 전자 페이퍼에 적용할 수 있다. 전자 페이퍼는 데이터를 표시할 수 있는 한 다양한 분야의 전자 장치에 이용할 수 있다. 예를 들면, e-북 판독기(전자책), 포스터, 전철 등의 운송수단의 광고, 또는 신용카드 등의 각종 카드의 표시에 전자 페이퍼를 적용할 수 있다. 전자 장치의 예를 도 20에 나타낸다.
도 20은 e-북 판독기의 예인 e-북 판독기(2700)를 나타내고 있다. 예를 들면, e-북 판독기(2700)는 2개의 하우징, 즉 하우징(2701) 및 하우징(2703)을 포함한다. 하우징(2701) 및 하우징(2703)은 힌지(2711)에 의해 조합되어, e-북 판독기(2700)를 힌지(2711)를 축으로 개폐할 수 있다. 이러한 구조로, e-북 판독기(2700)는 종이책처럼 동작할 수 있다.
하우징(2701) 및 하우징(2703)에는 각각 표시부(2705) 및 표시부(2707)가 포함되어 있다. 표시부(2705) 및 표시부(2707)는 하나의 화상 또는 상이한 화상들을 표시할 수 있다. 표시부(2705) 및 표시부(2707)가 상이한 화상들을 표시하는 경우, 예를 들면 우측 표시부(도 20의 표시부(2705))는 텍스트를 표시하고, 좌측 표시부(도 20의 표시부(2707))는 그래픽을 표시할 수 있다.
도 20은 하우징(2701)이 조작부 등을 구비한 예를 나타내고 있다. 예를 들면, 하우징(2701)은 전원 스위치(2721), 조작 키(2723), 스피커(2725) 등을 구비하고 있다. 조작 키(2723)에 의해 페이지를 보낼 수 있다. 표시부가 제공되는 하우징의 표면에 키보드, 포인팅 디바이스 등을 또한 제공할 수 있음을 알아야 한다. 또한, 하우징의 뒷면 또는 측면에 외부 접속 단자(이어폰 단자, USB 단자, 각종 케이블, 예컨대 AC 어댑터 및 USB 케이블과 접속할 수 있는 단자 등), 기록 매체 삽입부 등을 제공할 수 있다. 또한, e-북 판독기(2700)는 전자사전의 기능을 가질 수 있다.
e-북 판독기(2700)는 데이터를 무선으로 송수신할 수 있다. 무선 통신을 통해, 전자책 서버로부터 원하는 책 데이터 등을 구입 및 다운로드할 수 있다.
본 실시형태는 임의의 다른 실시형태와 적절히 조합하여 실시할 수 있다.
[실시형태 15]
본 실시형태에서, 본 명세서에서 개시하는 반도체 장치에 적용할 수 있는 박막 트랜지스터의 예를 설명한다.
본 실시형태에서, 산화물 반도체층에 접하는 게이트 절연층 및/또는 보호 절연층이 질화물 절연층을 이용하여 형성되는 구조의 예를 도 29를 참조하여 설명한다. 따라서, 본 실시형태의 박막 트랜지스터는 그 구조를 제외하고는 상술한 실시형태들에서 기술한 임의의 박막 트랜지스터와 동일하므로, 동일한 부분은 동일한 참조부호로 표기하고, 동일한 부분의 상세한 설명은 반복하지 않는다.
도 29에 도시하는 박막 트랜지스터(175)는 보텀 게이트 박막 트랜지스터이고, 절연 표면을 갖는 기판(100) 위에 게이트 전극층(101), 게이트 절연층(176), 산화물 반도체층(112), 소스 전극층(115a), 및 드레인 전극층(115b)을 포함한다. 또한, 박막 트랜지스터(175)를 덮고, 산화물 반도체층(112)의 채널 형성 영역에 접하는 절연층(178)은 보호 절연층으로서 제공되어 있다.
산화물 반도체층을 이용하는 박막 트랜지스터의 전기적 특성의 변동을 억제하기 위해서, 산화물 반도체층과 상기 산화물 반도체층에 접하여 제공되는 절연층 간의 계면으로부터 변동 요인이 되는 수소, 수분, 수산기 또는 수소화물(수소 화합물이라고도 함) 등의 불순물을 제거한다. 구체적으로는, 산화물 반도체층과 상기 산화물 반도체층에 접하여 제공되는 절연층 간의 계면에 있어서의 수소 농도는 5×1019atoms/㎤ 이하, 바람직하게는 1×1019atoms/㎤ 이하이다.
불소 또는 염소로 대표되는 할로겐 원소에 의해, 수소 또는 수분(예를 들어 수소 원자 또는 H2O 등 수소 원자를 함유하는 화합물) 등의 불순물을 산화물 반도체층으로부터 제거하여 산화물 반도체층 내의 불순물 농도를 저감시킨다. 게이트 절연층 및 절연층이 할로겐 원소를 함유하는 경우, 게이트 절연층 및 절연층 내에 있어서의 할로겐 원소의 농도는 대략 5×1018atoms/㎤ 내지 1×1020atoms/㎤ 이다.
산화물 반도체층과 접하여 제공되는 게이트 절연층 및 절연층은 할로겐 원소를 함유하도록 형성할 수 있다. 또한, 할로겐 원소를 함유하는 가스 분위기하에서의 플라즈마 처리에 의해 산화물 반도체층에 할로겐 원소를 부착시킬 수 있다. 할로겐 원소를 반도체 장치에 함유시키는 상술한 방법(성막 중에 게이트 절연층에 할로겐 원소를 함유시키고, 성막 중에 절연층에 할로겐 원소를 함유시키고, 플라즈마 처리에 의해 산화물 절연층과 산화물 반도체층 간의 계면에 할로겐 원소를 부착시킴) 중 적어도 하나를 이용할 수 있고, 물론 복수의 상술한 방법을 이용할 수 있다.
상술한 방법 중 적어도 하나의 방법으로, 할로겐 원소에 의해, 산화물 반도체층에 포함되는 수소, 수분, 수산기 또는 수소화물 등의 불순물을 게이트 절연층 및/또는 절연층으로 확산시켜 산화물 반도체층 내의 불순물 농도를 저감시킨다.
본 실시형태에서, 게이트 절연층(176) 및 절연층(178)이 할로겐 원소를 함유하는 예를 이용하고, 따라서 산화물 반도체층(112)에 접하여 제공되는 게이트 절연층(176) 및 절연층(178)은 할로겐 원소를 함유한다.
본 실시형태에서, 산화물 반도체층과 접하는 게이트 절연층(176) 및/또는 절연층(178)은 질화물 절연층을 이용하여 형성한다. 게이트 절연층(176) 및 절연층(178) 둘 다는 질화물 절연층을 이용하여 형성할 수 있다. 대안으로, 그들 중 하나는 질화물 절연층을 이용하여 형성할 수 있고, 다른 하나는 산화물 절연층을 이용하여 형성할 수 있다. 게이트 절연층(176)은 질화물 절연층을 이용하여 형성하고, 절연층(178)은 산화물 절연층을 이용하여 형성하는 구조(예를 들면, 게이트 절연층(176)은 질화 규소층을 이용하여 형성하고, 절연층(178)은 산화 규소층을 이용하여 형성함), 게이트 절연층(176)은 산화물 절연층을 이용하여 형성하고, 절연층(178)은 질화물 절연층을 이용하여 형성하는 구조(예를 들면, 게이트 절연층(176)은 산화 규소층을 이용하여 형성하고, 절연층(178)은 질화 규소층을 이용하여 형성함) 등을 이용할 수 있다.
질화물 절연층을 이용하면, 외부로부터의 수분의 침입을 막을 수 있어 장치의 장기간 신뢰성을 향상시킬 수 있다.
게이트 절연층(176) 및 절연층(178)은 플라즈마 CVD법, 스퍼터링법 등으로 형성할 수 있다. 마이크로파(2.45㎓)를 이용한 고밀도 플라즈마 CVD는, 치밀하고, 내압이 높은 고품질의 절연층을 형성할 수 있으므로 바람직하다.
게이트 절연층(176) 및 절연층(178)에 이용할 수 있는 질화물 절연층으로서, 질화 규소층, 질화 산화 규소층, 질화 알루미늄층, 질화 산화 알루미늄층 등의 단층 구조 또는 적층 구조를 이용할 수 있다.
게이트 절연층(176) 및 절연층(178)에 이용할 수 있는 산화물 절연층으로서, 산화 규소층, 산화 질화 규소층, 산화 알루미늄층, 산화 질화 알루미늄층 등의 단층 구조 또는 적층 구조를 이용할 수 있다.
본 실시형태에서, 게이트 절연층(176)은 마이크로파(2.45㎓)를 이용한 고밀도 플라즈마 CVD법으로 할로겐 원소를 함유하는 질화 규소층을 이용하여 형성하고, 절연층(178)은 스퍼터링법으로 할로겐 원소를 함유하는 질화 규소층을 이용하여 형성한다.
할로겐 원소를 함유하는 게이트 절연층(176) 및 할로겐 원소를 함유하는 절연층(178)을 산화물 반도체층(112)에 접하여 제공함으로써, 산화물 반도체층(112) 내의 수소, 수산기 또는 수분 등의 수소 원자를 함유하는 불순물은 할로겐 원소를 함유하는 게이트 절연층(176) 및 할로겐 원소를 함유하는 절연층(178)으로 확산시킬 수 있어, 산화물 반도체층(112)에 있어서의 특성의 변동 요인이 되는 불순물 농도를 저감시킬 수 있다.
상술한 방식으로, 산화물 반도체층을 이용하는 박막 트랜지스터를 포함하는, 안정된 전기적 특성을 갖는 신뢰성이 높은 반도체 장치를 제공할 수 있다.
본 실시형태는 임의의 다른 실시형태와 적절히 조합하여 실시할 수 있다.
본원은 그 전반적인 내용이 본원에 참조로서 포함되는, 일본특허청에 2009년 10월 21일에 출원한 일본특허 출원번호 2009-242777에 기초한다.
100: 기판, 101: 게이트 전극층, 102: 게이트 절연층, 103: 보호 절연층, 110: 박막 트랜지스터, 112: 산화물 반도체층, 115a: 소스 전극층, 115b: 드레인 전극층, 116: 산화물 절연층, 121: 산화물 반도체층, 130: 박막 트랜지스터, 131: 게이트 절연층, 132: 게이트 절연층, 133: 할로겐 원소, 135: 박막 트랜지스터, 136: 산화물 절연층, 137: 게이트 절연층, 138: 산화물 절연층, 139: 박막 트랜지스터, 140: 기판, 141: 산화물 반도체층, 142: 게이트 절연층, 143: 게이트 절연층, 150: 기판, 151: 게이트 전극층, 152: 게이트 절연층, 153: 보호 절연층, 154: 게이트 절연층, 160: 박막 트랜지스터, 162: 산화물 반도체층, 165a: 소스 전극층, 165b: 드레인 전극층, 166: 산화물 절연층, 171: 산화물 반도체층, 173: 산화물 절연층, 175: 박막 트랜지스터, 176: 게이트 절연층, 178: 절연층, 180: 박막 트랜지스터, 181: 게이트 전극층, 183: 보호 절연층, 190: 박막 트랜지스터, 192: 산화물 반도체층, 195a: 소스 전극층, 195b: 드레인 전극층, 196: 산화물 절연층, 580: 기판, 581: 박막 트랜지스터, 582: 게이트 절연층, 583: 산화물 절연층, 584: 보호 절연층, 585: 절연층, 587: 제1 전극층, 588: 제2 전극층, 590a: 흑색 영역, 590b: 백색 영역, 594: 캐비티, 595: 충전재, 596: 대향 기판, 600: 기판, 601: 대향 기판, 602: 게이트 배선, 603: 게이트 배선, 606a: 게이트 절연층, 606b: 게이트 절연층, 616: 소스 또는 드레인 전극층, 618: 배선, 619: 배선, 620: 산화물 절연층, 622: 절연막, 623: 컨택트 홀, 624: 화소 전극층, 625: 슬릿, 626: 화소 전극층, 627: 컨택트 홀, 628: TFT, 629: TFT, 632: 차광막, 636: 착색막, 637: 편광막, 640: 대향 전극층, 641: 슬릿, 650: 액정층, 651: 액정 소자, 652: 액정 소자, 690: 커패시터 배선, 1000: 성막 장치, 1100: 반송 챔버, 1101: 반송 유닛, 1110: 로드 챔버, 1111: 카세트, 1120: 언로드 챔버, 1121: 카세트, 1200: 반송 챔버, 1201: 반송 유닛, 1205: 배기 유닛, 1210: 처리 챔버, 1211: 기판 가열 유닛, 1215: 배기 유닛, 1220: 처리 챔버, 1225: 배기 유닛, 1230: 처리 챔버, 1235: 배기 유닛, 1240: 처리 챔버, 1245: 배기 유닛, 1600: 휴대 전화, 1601: 하우징, 1602: 표시부, 1603a: 조작 버튼, 1603b: 조작 버튼, 1604: 외부 접속 포트, 1605: 스피커, 1606: 마이크로폰, 1800: 하우징, 1801: 하우징, 1802: 표시 패널, 1803: 스피커, 1804: 마이크로폰, 1805: 조작 키, 1806: 포인팅 디바이스, 1807: 카메라 렌즈, 1808: 외부 접속 단자, 1810: 키보드, 1811: 외부 메모리 슬롯, 2700: e-북 판독기, 2701: 하우징, 2703: 하우징, 2705: 표시부, 2707: 표시부, 2711: 힌지, 2721: 전원 스위치, 2723: 조작 키, 2725: 스피커, 3000: 성막 장치, 3001: 조명 장치, 3002: 탁상 램프, 3100: 반송 챔버, 3101: 반송 유닛, 3105: 배기 유닛, 3110: 로드 챔버, 3111: 카세트, 3115: 배기 유닛, 3120: 언로드 챔버, 3121: 카세트, 3125: 배기 유닛, 3210: 처리 챔버, 3211: 기판 가열 유닛, 3215: 배기 유닛, 3220: 처리 챔버, 3225: 배기 유닛, 3230: 처리 챔버, 3235: 배기 유닛, 3240: 처리 챔버, 3241: 기판 가열 유닛, 3245: 배기 유닛, 3250: 처리 챔버, 3251: 냉각 유닛, 3255: 배기 유닛, 4001: 제1 기판, 4002: 화소부, 4003: 신호선 구동 회로, 4004: 주사선 구동 회로, 4005: 밀봉재, 4006: 제2 기판, 4008: 액정층, 4010: 박막 트랜지스터, 4011: 박막 트랜지스터, 4013: 액정 소자, 4015: 접속 단자 전극, 4016: 단자 전극, 4018: FPC, 4019: 이방성 도전막, 4020: 게이트 절연층, 4021: 절연층, 4030: 화소 전극층, 4031: 대향 전극층, 4032: 절연층, 4040: 도전층, 4041: 절연층, 4042: 보호 절연층, 4501: 제1 기판, 4502: 화소부, 4503a: 신호선 구동 회로, 4503b: 신호선 구동 회로, 4504a: 주사선 구동 회로, 4504b: 주사선 구동 회로, 4505: 밀봉재, 4506: 제2 기판, 4507: 충전재, 4509: 박막 트랜지스터, 4510: 박막 트랜지스터, 4511: 발광 소자, 4512: 전계발광층, 4513: 제2 전극, 4515: 접속 단자 전극, 4516: 단자 전극, 4517: 제1 전극, 4518a: FPC, 4518b: FPC, 4519: 이방성 도전막, 4520: 격벽, 4540: 도전층, 4542: 산화물 절연층, 4543: 오버코트층, 4544: 절연층, 4545: 컬러 필터층, 4550: 배선층, 4551: 절연층, 5001: 드라이 펌프, 5002: 배기 챔버, 5003: 전원, 5004: 타깃, 5005: 캐소드, 5006: 스테이지 승강기, 5007: 기판 스테이지, 5008: 게이트 밸브, 5009: 냉각수, 5010: 유량 조절기, 5011: 가스 탱크, 6400: 화소, 6401: 스위칭 트랜지스터, 6402: 구동용 트랜지스터, 6403: 커패시터, 6404: 발광 소자, 6405: 신호선, 6406: 주사선, 6407: 전원선, 6408: 공통 전극, 7001: 구동용 TFT, 7002: 발광 소자, 7003: 제1 전극, 7004: EL층, 7005: 제2 전극, 7009: 격벽, 7011: 구동용 TFT, 7012: 발광 소자, 7013: 제1 전극, 7014: EL층, 7015: 제2 전극, 7016: 차광막, 7017: 도전막, 7019: 격벽, 7021: 구동용 TFT, 7022: 발광 소자, 7023: 제1 전극, 7024: EL층, 7025: 제2 전극, 7027: 도전막, 7029: 격벽, 7031: 절연층, 7032: 절연층, 7033: 컬러 필터층, 7034: 오버코트층, 7035: 보호 절연층, 7036: 평탄화 절연층, 7042: 절연층, 7043: 컬러 필터층, 7044: 오버코트층, 7045: 보호 절연층, 7051: 절연층, 7052: 보호 절연층, 7053: 평탄화 절연층, 7055: 절연층, 7056: 평탄화 절연층, 9600: 텔레비전 세트, 9601: 하우징, 9603: 표시부, 9605: 스탠드, 9607: 표시부, 9609: 조작 키, 9610: 원격 조작기, 9700: 디지털 포토 프레임, 9701: 하우징, 9703: 표시부, 9881: 하우징, 9882: 표시부, 9883: 표시부, 9884: 스피커부, 9885: 조작 키, 9886: 기록 매체 삽입부, 9887: 접속 단자, 9888: 센서, 9889: 마이크로폰, 9890: LED 램프, 9891: 하우징, 및 9893: 연결부

Claims (10)

  1. 반도체 장치로서,
    산화물 반도체층과,
    상기 산화물 반도체층과 접하는 영역을 포함하는 절연층을 포함하고,
    상기 절연층은 할로겐 원소를 함유하고,
    상기 절연층은 상기 할로겐 원소의 농도가 5×1018atoms/cm3 내지 1×1020atoms/cm3인 영역을 포함하는 것을 특징으로 하는, 반도체 장치.
  2. 반도체 장치로서,
    산화물 반도체층과,
    상기 산화물 반도체층 위의 절연층을 포함하고,
    상기 절연층은 할로겐 원소를 함유하고,
    상기 절연층은 상기 할로겐 원소의 농도가 5×1018atoms/cm3 내지 1×1020atoms/cm3인 영역을 포함하는 것을 특징으로 하는, 반도체 장치.
  3. 반도체 장치로서,
    절연층과,
    상기 절연층 위의 산화물 반도체층을 포함하고,
    상기 절연층은 할로겐 원소를 함유하고,
    상기 절연층은 상기 할로겐 원소의 농도가 5×1018atoms/cm3 내지 1×1020atoms/cm3인 영역을 포함하는 것을 특징으로 하는, 반도체 장치.
  4. 반도체 장치로서,
    제1 절연층과,
    상기 제1 절연층 위의 산화물 반도체층과,
    상기 산화물 반도체층 위의 제2 절연층을 포함하고,
    상기 제1 절연층은 제1 할로겐 원소를 함유하고,
    상기 제2 절연층은 제2 할로겐 원소를 함유하고,
    상기 제1 절연층은 상기 제1 할로겐 원소의 농도가 5×1018atoms/cm3 내지 1×1020atoms/cm3인 영역을 포함하고,
    상기 제2 절연층은 상기 제2 할로겐 원소의 농도가 5×1018atoms/cm3 내지 1×1020atoms/cm3인 영역을 포함하는 것을 특징으로 하는, 반도체 장치.
  5. 반도체 장치로서,
    산화물 반도체층과,
    상기 산화물 반도체층과 접하는 영역을 포함하는 절연층을 포함하고,
    상기 절연층은 할로겐 원소를 함유하고,
    상기 절연층은 상기 할로겐 원소의 농도가 5×1018atoms/cm3 내지 1×1020atoms/cm3인 영역을 포함하고,
    상기 할로겐 원소는 불소, 염소, 브롬 또는 요오드인 것을 특징으로 하는, 반도체 장치.
  6. 반도체 장치로서,
    산화물 반도체층과,
    상기 산화물 반도체층 위의 절연층을 포함하고,
    상기 절연층은 할로겐 원소를 함유하고,
    상기 절연층은 상기 할로겐 원소의 농도가 5×1018atoms/cm3 내지 1×1020atoms/cm3인 영역을 포함하고,
    상기 할로겐 원소는 불소, 염소, 브롬 또는 요오드인 것을 특징으로 하는, 반도체 장치.
  7. 반도체 장치로서,
    절연층과,
    상기 절연층 위의 산화물 반도체층을 포함하고,
    상기 절연층은 할로겐 원소를 함유하고,
    상기 절연층은 상기 할로겐 원소의 농도가 5×1018atoms/cm3 내지 1×1020atoms/cm3인 영역을 포함하고,
    상기 할로겐 원소는 불소, 염소, 브롬 또는 요오드인 것을 특징으로 하는, 반도체 장치.
  8. 반도체 장치로서,
    제1 절연층과,
    상기 제1 절연층 위의 산화물 반도체층과,
    상기 산화물 반도체층 위의 제2 절연층을 포함하고,
    상기 제1 절연층은 제1 할로겐 원소를 함유하고,
    상기 제2 절연층은 제2 할로겐 원소를 함유하고,
    상기 제1 절연층은 상기 제1 할로겐 원소의 농도가 5×1018atoms/cm3 내지 1×1020atoms/cm3인 영역을 포함하고,
    상기 제2 절연층은 상기 제2 할로겐 원소의 농도가 5×1018atoms/cm3 내지 1×1020atoms/cm3인 영역을 포함하고,
    상기 제1 할로겐 원소는 불소, 염소, 브롬 또는 요오드이고,
    상기 제2 할로겐 원소는 불소, 염소, 브롬 또는 요오드인 것을 특징으로 하는, 반도체 장치.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 산화물 반도체층은 인듐, 갈륨 또는 아연을 함유하는 것을 특징으로 하는, 반도체 장치.
  10. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 할로겐 원소의 농도 값은 2차 이온 질량 분광분석법(SIMS)에 의한 것을 특징으로 하는, 반도체 장치.
KR1020177004916A 2009-10-21 2010-10-01 반도체 장치 및 그 제조 방법 KR20170024130A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2009-242777 2009-10-21
JP2009242777 2009-10-21
PCT/JP2010/067697 WO2011048959A1 (en) 2009-10-21 2010-10-01 Semiconductor device and method for manufacturing the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020127006654A Division KR101847656B1 (ko) 2009-10-21 2010-10-01 반도체 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20170024130A true KR20170024130A (ko) 2017-03-06

Family

ID=43878611

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020137010433A KR101291488B1 (ko) 2009-10-21 2010-10-01 반도체 장치
KR1020177004916A KR20170024130A (ko) 2009-10-21 2010-10-01 반도체 장치 및 그 제조 방법
KR1020127006654A KR101847656B1 (ko) 2009-10-21 2010-10-01 반도체 장치 및 그 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020137010433A KR101291488B1 (ko) 2009-10-21 2010-10-01 반도체 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020127006654A KR101847656B1 (ko) 2009-10-21 2010-10-01 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (3) US8642412B2 (ko)
JP (11) JP5460552B2 (ko)
KR (3) KR101291488B1 (ko)
TW (2) TWI562245B (ko)
WO (1) WO2011048959A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190052925A (ko) 2017-11-09 2019-05-17 엘지디스플레이 주식회사 수소 차단막을 갖는 박막 트랜지스터 및 이를 포함하는 표시장치

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011048959A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2494601A4 (en) * 2009-10-30 2016-09-07 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
KR102268217B1 (ko) 2010-03-05 2021-06-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011108382A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
DE112011101069B4 (de) * 2010-03-26 2018-05-03 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN103500709B (zh) 2010-04-23 2015-09-23 株式会社半导体能源研究所 半导体装置的制造方法
WO2011132625A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101806271B1 (ko) 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9496405B2 (en) 2010-05-20 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including step of adding cation to oxide semiconductor layer
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011145484A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8441010B2 (en) * 2010-07-01 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8642380B2 (en) * 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5778960B2 (ja) * 2011-03-29 2015-09-16 株式会社Ｊｏｌｅｄ 表示パネル、表示装置および電子機器
JP5766491B2 (ja) * 2011-04-11 2015-08-19 株式会社Ｊｏｌｅｄ 発光パネル、表示装置および電子機器
JP6004308B2 (ja) * 2011-08-12 2016-10-05 Ｎｌｔテクノロジー株式会社 薄膜デバイス
CN102629574A (zh) * 2011-08-22 2012-08-08 京东方科技集团股份有限公司 一种氧化物tft阵列基板及其制造方法和电子器件
KR101506303B1 (ko) * 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101976212B1 (ko) 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6045285B2 (ja) 2011-10-24 2016-12-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5933895B2 (ja) 2011-11-10 2016-06-15 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
TWI621185B (zh) 2011-12-01 2018-04-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR102412138B1 (ko) * 2012-01-25 2022-06-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP2013201428A (ja) * 2012-02-23 2013-10-03 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP6035195B2 (ja) * 2012-05-01 2016-11-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN110581070B (zh) * 2012-06-29 2022-12-20 株式会社半导体能源研究所 半导体装置
TWI495943B (zh) * 2012-07-10 2015-08-11 Innocom Tech Shenzhen Co Ltd 液晶顯示面板、其驅動方法及包含其之液晶顯示器
KR102008956B1 (ko) * 2012-07-18 2019-08-09 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102343715B1 (ko) * 2012-07-20 2021-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
TWI637517B (zh) 2012-10-24 2018-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN103022149B (zh) * 2012-12-14 2015-06-10 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及制造方法和显示器件
WO2014150237A1 (en) * 2013-03-15 2014-09-25 Applied Materials, Inc. Buffer layers for metal oxide semiconductors for tft
JP6108898B2 (ja) 2013-03-19 2017-04-05 株式会社東芝 表示装置、薄膜トランジスタ、表示装置の製造方法及び薄膜トランジスタの製造方法
TWI679772B (zh) 2013-05-16 2019-12-11 日商半導體能源研究所股份有限公司 半導體裝置
JP6326270B2 (ja) * 2013-06-28 2018-05-16 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
US20150079727A1 (en) * 2013-09-17 2015-03-19 Intermolecular, Inc. Amorphous IGZO Devices and Methods for Forming the Same
CN103500711B (zh) * 2013-10-15 2017-06-06 深圳市华星光电技术有限公司 薄膜晶体管的制造方法
KR20150060448A (ko) * 2013-11-26 2015-06-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
JP6486660B2 (ja) * 2013-11-27 2019-03-20 株式会社半導体エネルギー研究所 表示装置
JP6556998B2 (ja) * 2013-11-28 2019-08-07 株式会社半導体エネルギー研究所 表示装置
JP2016027597A (ja) * 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
CN104752516A (zh) * 2013-12-27 2015-07-01 昆山工研院新型平板显示技术中心有限公司 氧化物半导体薄膜晶体管及其制造方法
CN103730373B (zh) 2013-12-31 2016-09-07 京东方科技集团股份有限公司 一种半导体器件的制备方法及半导体器件
KR101536174B1 (ko) * 2014-02-11 2015-07-14 연세대학교 산학협력단 산소 확산을 억제할 수 있는 반도체 소자 제조 방법
JP6412322B2 (ja) * 2014-03-13 2018-10-24 東京エレクトロン株式会社 半導体デバイス、その製造方法、及びその製造装置
JP6375654B2 (ja) * 2014-03-17 2018-08-22 株式会社デンソー 有機トランジスタ
WO2015194176A1 (ja) * 2014-06-20 2015-12-23 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、薄膜トランジスタの製造方法及び有機ｅｌ表示装置
JP6392061B2 (ja) * 2014-10-01 2018-09-19 東京エレクトロン株式会社 電子デバイス、その製造方法、及びその製造装置
CN107004602A (zh) * 2014-10-20 2017-08-01 株式会社半导体能源研究所 半导体装置、其制造方法、显示装置以及显示模块
WO2016063159A1 (en) * 2014-10-20 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, module, and electronic device
WO2016067161A1 (ja) * 2014-10-28 2016-05-06 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
CN111477657B (zh) * 2014-10-28 2024-03-05 株式会社半导体能源研究所 功能面板、功能面板的制造方法、模块、数据处理装置
US20160155849A1 (en) * 2014-12-02 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, module, and electronic device
US10192995B2 (en) 2015-04-28 2019-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN107690696A (zh) * 2015-06-30 2018-02-13 硅显示技术有限公司 氧化物半导体薄膜晶体管及其制造方法
WO2017013691A1 (ja) * 2015-07-17 2017-01-26 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び薄膜トランジスタの製造方法
US20180219097A1 (en) * 2015-07-27 2018-08-02 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
CN105137660A (zh) * 2015-09-25 2015-12-09 京东方科技集团股份有限公司 一种光配向膜杂质去除装置和方法
JP2017076788A (ja) * 2015-10-12 2017-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10121759B2 (en) * 2015-11-04 2018-11-06 Kulicke And Soffa Industries, Inc. On-bonder automatic overhang die optimization tool for wire bonding and related methods
KR20180116291A (ko) 2016-02-18 2018-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이의 제작 방법, 표시 장치, 및 전자 기기
KR101874822B1 (ko) 2016-04-01 2018-07-06 주식회사 테스 실리콘산화막의 선택적 식각 방법
JP6179912B2 (ja) * 2016-06-10 2017-08-16 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 薄膜デバイス及びその製造方法
KR102627305B1 (ko) * 2016-12-30 2024-01-18 한양대학교 산학협력단 박막 트랜지스터 기판 및 표시 장치
JP6753450B2 (ja) * 2018-11-12 2020-09-09 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置、電子機器
TWI692816B (zh) * 2019-05-22 2020-05-01 友達光電股份有限公司 顯示裝置及其製作方法
JP7182577B2 (ja) * 2020-03-24 2022-12-02 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7418703B2 (ja) * 2020-07-01 2024-01-22 日新電機株式会社 薄膜トランジスタ
JP2022038209A (ja) 2020-08-26 2022-03-10 キオクシア株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165529A (ja) 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物、及び電界効果型トランジスタ
JP2006165527A (ja) 2004-11-10 2006-06-22 Canon Inc 電界効果型トランジスタ
JP2006165528A (ja) 2004-11-10 2006-06-22 Canon Inc 画像表示装置

Family Cites Families (163)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
TW237562B (ko) * 1990-11-09 1995-01-01 Semiconductor Energy Res Co Ltd
JP3071851B2 (ja) * 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
JPH0567782A (ja) * 1991-09-09 1993-03-19 Hitachi Ltd 薄膜トランジスタとその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US7465679B1 (en) 1993-02-19 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Insulating film and method of producing semiconductor device
JP3564505B2 (ja) * 1993-02-19 2004-09-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR0143873B1 (ko) 1993-02-19 1998-08-17 순페이 야마자끼 절연막 및 반도체장치 및 반도체 장치 제조방법
JP2796049B2 (ja) * 1993-11-26 1998-09-10 菱電セミコンダクタシステムエンジニアリング株式会社 薄膜トランジスタおよびその製造方法
JP3117872B2 (ja) * 1994-06-02 2000-12-18 株式会社半導体エネルギー研究所 薄膜半導体集積回路の作製方法
JP3468848B2 (ja) * 1994-06-09 2003-11-17 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法、並びに液晶表示装置およびその作製方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6100562A (en) * 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JPH10303128A (ja) 1997-04-30 1998-11-13 Fujitsu Ltd 成膜方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3241708B2 (ja) * 2000-08-07 2001-12-25 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002368009A (ja) * 2001-06-05 2002-12-20 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよび液晶表示装置
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004311702A (ja) * 2003-04-07 2004-11-04 Sumitomo Heavy Ind Ltd 薄膜トランジスタの製造方法および薄膜トランジスタ
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP3923458B2 (ja) * 2003-09-10 2007-05-30 株式会社半導体エネルギー研究所 半導体装置
WO2005048222A1 (en) 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device, method for manufacturing the same, and tv set
JP4877867B2 (ja) * 2003-11-14 2012-02-15 株式会社半導体エネルギー研究所 表示装置の作製方法
JP2005167019A (ja) * 2003-12-03 2005-06-23 Sharp Corp トランジスタおよびそのゲート絶縁膜の成膜に用いるｃｖｄ装置
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US8158517B2 (en) * 2004-06-28 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring substrate, thin film transistor, display device and television device
JP4854994B2 (ja) * 2004-06-28 2012-01-18 株式会社半導体エネルギー研究所 配線基板の作製方法及び薄膜トランジスタの作製方法
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
BRPI0517560B8 (pt) * 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP3970891B2 (ja) * 2005-06-06 2007-09-05 株式会社半導体エネルギー研究所 半導体装置
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
TWI267195B (en) * 2005-06-20 2006-11-21 Au Optronics Corp Switching device for a pixel electrode and methods for fabricating the same
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073558A (ja) 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
CN101258607B (zh) 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) * 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015470B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP2007242895A (ja) * 2006-03-08 2007-09-20 Mitsubishi Electric Corp 薄膜トランジスタ装置及びその製造方法
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5135709B2 (ja) * 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
JP4277874B2 (ja) * 2006-05-23 2009-06-10 エプソンイメージングデバイス株式会社 電気光学装置の製造方法
WO2007142167A1 (en) * 2006-06-02 2007-12-13 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR20080095538A (ko) * 2007-04-25 2008-10-29 엘지전자 주식회사 박막 트랜지스터 및 그 제조방법, 이를 포함하는평판표시장치
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8566502B2 (en) 2008-05-29 2013-10-22 Vmware, Inc. Offloading storage operations to storage hardware using a switch
KR101402189B1 (ko) 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
KR101576813B1 (ko) 2007-08-17 2015-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8461583B2 (en) 2007-12-25 2013-06-11 Idemitsu Kosan Co., Ltd. Oxide semiconductor field effect transistor and method for manufacturing the same
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
JP5467728B2 (ja) * 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP2010056541A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI476921B (zh) * 2008-07-31 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI450399B (zh) * 2008-07-31 2014-08-21 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI642113B (zh) * 2008-08-08 2018-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
EP2172804B1 (en) * 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101631454B1 (ko) * 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
WO2011010541A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101672072B1 (ko) * 2009-09-04 2016-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN102598278B (zh) * 2009-10-09 2015-04-08 株式会社半导体能源研究所 半导体器件
WO2011048959A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101995704B1 (ko) * 2009-11-20 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5731244B2 (ja) * 2010-03-26 2015-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8207025B2 (en) * 2010-04-09 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8629438B2 (en) * 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI521612B (zh) * 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165529A (ja) 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物、及び電界効果型トランジスタ
JP2006165527A (ja) 2004-11-10 2006-06-22 Canon Inc 電界効果型トランジスタ
JP2006165528A (ja) 2004-11-10 2006-06-22 Canon Inc 画像表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190052925A (ko) 2017-11-09 2019-05-17 엘지디스플레이 주식회사 수소 차단막을 갖는 박막 트랜지스터 및 이를 포함하는 표시장치
US11011650B2 (en) 2017-11-09 2021-05-18 Lg Display Co., Ltd. Thin-film transistor having hydrogen-blocking layer and display apparatus including the same

Also Published As

Publication number Publication date
JP2020057798A (ja) 2020-04-09
JP2014123748A (ja) 2014-07-03
TW201133850A (en) 2011-10-01
JP2022087237A (ja) 2022-06-09
JP5460552B2 (ja) 2014-04-02
JP2015073113A (ja) 2015-04-16
US8642412B2 (en) 2014-02-04
JP5566546B2 (ja) 2014-08-06
JP2017168863A (ja) 2017-09-21
JP2011109078A (ja) 2011-06-02
KR101291488B1 (ko) 2013-07-31
US20140138683A1 (en) 2014-05-22
JP6334033B2 (ja) 2018-05-30
KR20120099379A (ko) 2012-09-10
TW201541527A (zh) 2015-11-01
TWI514571B (zh) 2015-12-21
JP5870159B2 (ja) 2016-02-24
JP2014195121A (ja) 2014-10-09
US20110089416A1 (en) 2011-04-21
JP2013038428A (ja) 2013-02-21
KR101847656B1 (ko) 2018-05-24
JP7394909B2 (ja) 2023-12-08
TWI562245B (en) 2016-12-11
US9679768B2 (en) 2017-06-13
JP2018113491A (ja) 2018-07-19
US20150079731A1 (en) 2015-03-19
WO2011048959A1 (en) 2011-04-28
KR20130052033A (ko) 2013-05-21
JP5220944B2 (ja) 2013-06-26
JP2016181719A (ja) 2016-10-13
JP2015084426A (ja) 2015-04-30
JP6154049B2 (ja) 2017-06-28
JP5959604B2 (ja) 2016-08-02

Similar Documents

Publication Publication Date Title
JP7394909B2 (ja) 半導体装置
JP6669911B2 (ja) テレビジョン装置
JP6612941B2 (ja) 半導体装置の作製方法
KR101928402B1 (ko) 반도체 장치 및 반도체 장치의 제작방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application