TWI679772B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI679772B
TWI679772B TW107126664A TW107126664A TWI679772B TW I679772 B TWI679772 B TW I679772B TW 107126664 A TW107126664 A TW 107126664A TW 107126664 A TW107126664 A TW 107126664A TW I679772 B TWI679772 B TW I679772B
Authority
TW
Taiwan
Prior art keywords
film
oxide semiconductor
oxide
semiconductor film
transistor
Prior art date
Application number
TW107126664A
Other languages
English (en)
Other versions
TW201914034A (zh
Inventor
山崎舜平
Shunpei Yamazaki
三宅博之
Hiroyuki Miyake
岡崎健一
Kenichi Okazaki
早川昌彥
Masahiko Hayakawa
松田慎平
Shinpei Matsuda
Original Assignee
日商半導體能源研究所股份有限公司
Semiconductor Energy Laboratory Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司, Semiconductor Energy Laboratory Co., Ltd. filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201914034A publication Critical patent/TW201914034A/zh
Application granted granted Critical
Publication of TWI679772B publication Critical patent/TWI679772B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明的目的是：提供一種具有電特性優良的電晶體的半導體裝置；提供一種孔徑比高且具有能夠增大電荷容量的電容元件的半導體裝置。一種半導體裝置，包括：閘極電極；與閘極電極重疊的氧化物半導體膜；與氧化物半導體膜接觸的氧化物絕緣膜；設置在閘極電極與氧化物半導體膜之間的第一阻氧膜；以及與第一阻氧膜接觸的第二阻氧膜，其中在第一阻氧膜及第二阻氧膜的內側設置有氧化物半導體膜及氧化物絕緣膜。

Description

半導體裝置
本發明係關於一種具備具有氧化物半導體膜的電晶體的半導體裝置及其製造方法。
使用形成在基板上的半導體薄膜構成電晶體(也稱為薄膜電晶體(TFT))的技術引人矚目。該電晶體被廣泛地應用於如積體電路(IC)、影像顯示裝置(顯示裝置)等的電子裝置。作為可以應用於電晶體的半導體薄膜，矽類半導體材料已被周知，但是作為其他材料，氧化物半導體引人矚目。
例如，已公開有作為電晶體的活化層使用包含銦(In)、鎵(Ga)以及鋅(Zn)的氧化物半導體的電晶體(參照專利文獻1)。
另外，已公開有採用疊層結構的氧化物半導體層以提高載子移動率的技術(參照專利文獻2及3)。
[專利文獻1]日本專利申請公開第2006-165528號公報
[專利文獻2]日本專利申請公開第2011-138934號公報
[專利文獻3]日本專利申請公開第2011-124360號公報
氧化物半導體膜所包含的缺陷之一是氧缺損。例如，使用其中包含氧缺損的氧化物半導體膜的電晶體的臨界電壓容易向負方向變動，而容易具有常導通(normally-on)特性。這是因為由於在氧化物半導體膜中含有氧缺損而產生電荷以導致低電阻化的緣故。當電晶體具有常導通特性時，產生各種問題，諸如在工作時容易產生工作故障或者在非工作時耗電量增大等。另外，還有如下問題：由於受到隨時變化或應力測試的影響，電晶體的電特性，典型為臨界電壓的變動量增大。
鑒於上述問題，本發明的一實施方式的目的是：提供一種具有電特性優良的電晶體的半導體裝置；提供一種孔徑比高且具有能夠增大電荷容量的電容元件的半導體裝置。
本發明的一實施方式是一種半導體裝置，包括：閘極電極；與閘極電極重疊的氧化物半導體膜；與氧化物半導體膜接觸的氧化物絕緣膜；設置在閘極電極與氧化物半導體膜之間的第一阻氧膜；以及與第一阻氧膜接觸的第二阻氧膜，其中在第一阻氧膜及第二阻氧膜的內側設置有氧化物半導體膜及氧化物絕緣膜。
本發明的另一實施方式是一種半導體裝置，包括：第一閘極電極；與第一閘極電極重疊的氧化物半導體膜；設置在第一閘極電極與氧化物半導體膜之間的第一阻氧膜；與氧化物半導體膜接觸的氧化物絕緣膜；與氧化物絕緣膜接觸的第二阻氧膜；以及隔著氧化物絕緣膜及第二阻氧膜與氧化物半導體膜重疊的第二閘極電極，其中第一阻氧膜與第二阻氧膜接觸，在第一阻氧膜及第二阻氧膜的內側設置有氧化物半導體膜及氧化物絕緣膜，並且氧化物半導體膜的側面與第二閘極電極相對。
另外，第一閘極電極與第二閘極電極也可以在第一阻氧膜及第二阻氧膜的開口部中連接。
另外，與氧化物半導體膜接觸的氧化物絕緣膜也可以具有其氧含量超過化學計量組成的氧化物絕緣膜。其氧含量超過化學計量組成的氧化物絕緣膜是指如下膜：在進行TDS(Thermal Desorption Spectroscopy：熱脫附譜)分析時，表面溫度為100℃以上且700℃以下或100℃以上且500℃以下的加熱處理中的氧原子脫離量為1.0×1018atoms/cm3以上或3.0×1020atoms/cm3以上。
另外，上述半導體裝置也可以具有與氧化物半導體膜接觸的第一導電膜。該第一導電膜被用作一對電極。另外，上述半導體裝置也可以具有與第二阻氧膜及第一導電膜接觸的第二導電膜。該第二導電膜被用作像素電極。
另外，在上述半導體裝置中，也可以利用第 一阻氧膜上的具有導電性的膜、與該具有導電性的膜接觸的第二阻氧膜以及第二導電膜構成電容元件。
具有導電性的膜是具有包含在氧化物半導體膜中的金屬元素的金屬氧化物膜，該具有導電性的膜還具有雜質。作為該雜質，有氫、硼、磷、錫、銻、稀有氣體元素、鹼金屬、鹼土金屬等。
因為第一阻氧膜與第二阻氧膜在其內側設置有氧化物半導體膜及氧化物絕緣膜的狀態下接觸，所以可以抑制包含在氧化物絕緣膜中的氧遷移到第一阻氧膜及第二阻氧膜的外側。其結果是，可以將包含在氧化物絕緣膜中的氧高效地移動到氧化物半導體膜以降低包含在氧化物半導體膜中的氧缺損量。
另外，在具有第一閘極電極及第二閘極電極的電晶體中，被分離的氧化物絕緣膜與氧化物半導體膜重疊。再者，在通道寬度方向上的剖面圖中，氧化物絕緣膜的端部位於氧化物半導體膜的外側，並且氧化物半導體膜的側面與第一閘極電極或第二閘極電極相對。其結果是，借助於第一閘極電極或第二閘極電極的電場的影響，可以抑制在氧化物半導體膜的端部發生寄生通道。
另外，在本發明的一實施方式的半導體裝置的元件基板上，在形成電晶體的氧化物半導體膜的同時形成電容元件的一個電極。將用作像素電極的導電膜用於電容元件的另一個電極。由此，不需要重新形成導電膜以形成電容元件，從而可以減少製程。另外，因為一對電極具 有透光性，所以電容元件具有透光性。其結果是，可以在增大電容元件的佔有面積的同時提高像素的孔徑比。
根據本發明的一實施方式，可以提供：一種具有電特性優良的電晶體的半導體裝置；一種孔徑比高且具有能夠增大電荷容量的電容元件的半導體裝置。
11‧‧‧基板
12‧‧‧導電膜
13‧‧‧導電膜
15‧‧‧阻氧膜
16‧‧‧氧化物絕緣膜
17‧‧‧氧化物絕緣膜
18‧‧‧氧化物半導體膜
19‧‧‧氧化物半導體膜
19a‧‧‧氧化物半導體膜
19b‧‧‧具有導電性的膜
19c‧‧‧氧化物半導體膜
19d‧‧‧低電阻區域
19e‧‧‧低電阻區域
20‧‧‧導電膜
21a‧‧‧導電膜
21b‧‧‧導電膜
21c‧‧‧導電膜
22‧‧‧氧化物絕緣膜
23‧‧‧氧化物絕緣膜
24‧‧‧氧化物絕緣膜
25‧‧‧氧化物絕緣膜
26‧‧‧膜
27‧‧‧阻氧膜
28‧‧‧導電膜
29‧‧‧導電膜
29a‧‧‧導電膜
32‧‧‧氧化物半導體膜
37a‧‧‧多層膜
37b‧‧‧多層膜
38a‧‧‧多層膜
38b‧‧‧多層膜
39a‧‧‧氧化物半導體膜
41‧‧‧開口部
41a‧‧‧開口部
49a‧‧‧氧化物半導體膜
49b‧‧‧氧化物半導體膜
65‧‧‧電晶體
101‧‧‧像素部
102‧‧‧電晶體
102a‧‧‧電晶體
102b‧‧‧電晶體
102c‧‧‧電晶體
103‧‧‧像素
104‧‧‧掃描線驅動電路
105‧‧‧電容元件
105a‧‧‧電容元件
105b‧‧‧電容元件
105c‧‧‧電容元件
106‧‧‧信號線驅動電路
107‧‧‧掃描線
109‧‧‧信號線
115‧‧‧電容線
121‧‧‧液晶元件
131‧‧‧發光元件
133‧‧‧電晶體
135‧‧‧電晶體
137‧‧‧佈線
139‧‧‧佈線
141‧‧‧佈線
201‧‧‧閘極電極
203‧‧‧絕緣膜
205‧‧‧氧化物半導體膜
207‧‧‧電極
208‧‧‧電極
209‧‧‧絕緣膜
213‧‧‧閘極電極
231‧‧‧閘極電極
233‧‧‧閘極絕緣膜
235‧‧‧氧化物半導體膜
237‧‧‧電極
238‧‧‧電極
239‧‧‧絕緣膜
901‧‧‧基板
902‧‧‧像素部
903‧‧‧信號線驅動電路
904‧‧‧掃描線驅動電路
905‧‧‧密封材料
906‧‧‧基板
908‧‧‧液晶層
910‧‧‧電晶體
911‧‧‧電晶體
913‧‧‧液晶元件
915‧‧‧連接端子電極
916‧‧‧端子電極
917‧‧‧導電膜
918‧‧‧FPC
919‧‧‧各向異性導電劑
921‧‧‧平坦化膜
924‧‧‧氧化物絕緣膜
925‧‧‧密封材料
926‧‧‧氧化物半導體膜
927‧‧‧阻氧膜
930‧‧‧電極
931‧‧‧電極
932‧‧‧絕緣膜
933‧‧‧絕緣膜
935‧‧‧間隔物
936‧‧‧密封材料
960‧‧‧隔壁
961‧‧‧發光層
963‧‧‧發光元件
964‧‧‧填充材料
在圖式中：圖1A至1C是說明半導體裝置的一實施方式的方塊圖及電路圖；圖2是說明半導體裝置的一實施方式的俯視圖；圖3是說明半導體裝置的一實施方式的剖面圖；圖4A至4D是說明半導體裝置的製造方法的一實施方式的剖面圖；圖5A至5D是說明半導體裝置的製造方法的一實施方式的剖面圖；圖6A和6B是說明半導體裝置的製造方法的一實施方式的剖面圖；圖7A和7B是說明半導體裝置的製造方法的一實施方式的剖面圖；圖8是說明半導體裝置的一實施方式的俯視圖；圖9是說明半導體裝置的一實施方式的剖面圖；圖10A至10C是說明半導體裝置的製造方法的一實 施方式的剖面圖；圖11A和11B是說明電晶體的結構的剖面圖；圖12A和12B是說明計算出電流電壓曲線的結果的圖；圖13A和13B是說明計算出電晶體的電勢的結果的圖；圖14A和14B是說明模型的圖；圖15A至15C是說明模型的圖；圖16A至16C是說明計算出電流電壓曲線的結果的圖；圖17是說明電晶體的一實施方式的剖面圖；圖18A和18B是說明半導體裝置的一實施方式的剖面圖；圖19A至19C是說明電晶體的能帶結構的圖；圖20是示出氧化物半導體的奈米束電子繞射圖案的圖；圖21A至21C是說明半導體裝置的一實施方式的俯視圖；圖22A和22B是說明半導體裝置的一實施方式的剖面圖。
以下，將參照圖式詳細說明本發明的實施方式。但是，本發明不侷限於以下說明，所屬技術領域的普 通技術人員可以很容易地理解一個事實就是其實施方式和詳細內容在不脫離本發明的精神及其範圍下可以被變換為各種形式。因此，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。在以下說明的實施方式中，在不同的圖式之間使用同一符號或同一陰影線表示同一部分或具有同樣功能的部分，而省略重複說明。
在本說明書所說明的每一個圖式中，有時為了容易理解，誇大地表示各構成要素的大小、膜厚度、區域。因此，實際上的尺度並不一定限定於該尺度。
在本說明書中使用的“第一”、“第二”、“第三”等序數詞是為了避免構成要素的混同而附加的，而不是為了在數目方面上進行限定。因此，例如可以將“第一”適當地替換為“第二”或“第三”等來進行說明。
“源極”和“汲極”的功能在電路工作中的電流方向變化等時有可能互換。因此，在本說明書中，“源極”和“汲極”這兩個詞語可以互換使用。
電壓是指兩個點之間的電位差，而電位是指某一點的靜電場中的某單位電荷所具有的靜電能(電位能量)。但是，一般來說，將某一點的電位與標準的電位(例如接地電位)之間的電位差簡單地稱為電位或電壓，通常，電位和電壓是同義詞。因此，在本說明書中，除了特別指定的情況以外，既可將“電位”稱為“電壓”，又可將“電壓”稱為“電位”。
在本說明書中，當在進行光微影製程之後進行蝕刻製程時，去除在光微影製程中所形成的遮罩。
實施方式1
在本實施方式中，參照圖式對本發明的一實施方式的半導體裝置進行說明。以下以顯示裝置為例子說明本發明的一實施方式的半導體裝置，並以氧化物半導體膜為半導體膜進行說明。
圖1A示出半導體裝置的一個例子。圖1A所示的半導體裝置包括：像素部101；掃描線驅動電路104；信號線驅動電路106；各個平行或大致平行地配置且其電位由掃描線驅動電路104控制的m個掃描線107；以及各個平行或大致平行地配置且其電位由信號線驅動電路106控制的n個信號線109。像素部101具有配置為矩陣狀的多個像素103。另外，還有沿著信號線109各個平行或大致平行地配置的電容線115。注意，該電容線115也可以沿著掃描線107各個平行或大致平行地配置。另外，有時將掃描線驅動電路104及信號線驅動電路106總稱為驅動電路部。
各掃描線107與在像素部101中配置為m行n列的像素103中的配置在任一行的n個像素103電連接，而各信號線109與配置為m行n列的像素103中的配置在任一列的m個像素103電連接。m、n都是1以上的整數。各電容線115與配置為m行n列的像素103中 的配置在任一行的n個像素103電連接。另外，當電容線115沿著信號線109各個平行或大致平行地配置時，電容線115與配置為m行n列的像素103中的配置在任一列的m個像素103電連接。
圖1B及圖1C示出可以應用於圖1A所示的顯示裝置的像素103的電路結構的一個例子。
圖1B所示的像素103具有液晶元件121、電晶體102和電容元件105。
根據像素103的規格適當地設定液晶元件121的一對電極中的一個的電位。根據被寫入的資料設定液晶元件121的配向狀態。對於多個像素103的每一個所具有的液晶元件121的一對電極中的一個，既可供應共用電位(共用電位)又可供應各行不同的電位。
液晶元件121是利用液晶的光學調變作用來控制光的透過或非透過的元件。液晶的光學調變作用由施加到液晶的電場(包括橫向電場、縱向電場或傾斜方向電場)控制。作為液晶元件121，可以舉出向列液晶、膽固醇相(cholesteric)液晶、層列型液晶、熱致液晶、溶致液晶、鐵電液晶、反鐵電液晶等。
例如，作為具有液晶元件121的顯示裝置的驅動方法也可以使用如下模式：TN模式；VA模式；ASM(Axially Symmetric Aligned Micro-cell：軸對稱排列微單元)模式；OCB(Optically Compensated Birefringence：光學補償彎曲)模式；MVA模式；PVA(Patterned Vertical Alignment：垂直配向構型)模式；IPS模式；FFS模式；或TBA(Transverse Bend Alignment：橫向彎曲配向)模式等。但是，不侷限於此，作為液晶元件及其驅動方式可以使用各種液晶元件及驅動方式。
另外，也可以使用包含呈現藍相(Blue Phase)的液晶和手性試劑的液晶組成物構成液晶元件。呈現藍相的液晶的回應速度快，為1msec以下，並且由於其具有光學各向同性，所以不需要配向處理，且視角依賴性小。
在圖1B所示的像素103的結構中，電晶體102的源極電極和汲極電極中的一個與信號線109電連接，源極電極和汲極電極中的另一個與液晶元件121的一對電極中的另一個電連接。電晶體102的閘極電極與掃描線107電連接。電晶體102具有藉由成為導通狀態或截止狀態而對資料信號的寫入進行控制的功能。
在圖1B所示的像素103的結構中，電容元件105的一對電極中的一個與被供應電位的電容線115電連接，另一個與液晶元件121的一對電極中的另一個電連接。根據像素103的規格適當地設定電容線115的電位值。電容元件105被用作儲存被寫入的資料的儲存電容器。
例如，在具有圖1B的像素103的顯示裝置中，藉由使用掃描線驅動電路104依次選擇各行的像素103，使電晶體102成為導通狀態而寫入資料信號。
藉由使電晶體102成為截止狀態，使被寫入了資料的像素103成為保持狀態。藉由按行依次進行上述步驟，可以顯示影像。
另外，圖1C所示的像素103具有用來進行顯示元件的開關的電晶體133、用來控制像素的驅動的電晶體102、電晶體135、電容元件105以及發光元件131。
電晶體133的源極電極和汲極電極中的一個與被供應資料信號的信號線109電連接。並且，電晶體133的閘極電極與被供應閘極信號的掃描線107電連接。
電晶體133具有藉由成為導通狀態或截止狀態而對資料信號的寫入進行控制的功能。
電晶體102的源極電極和汲極電極中的一個與用作陽極線的佈線137電連接，電晶體102的源極電極和汲極電極中的另一個與發光元件131中的一個電極電連接。電晶體102的閘極電極與電晶體133的源極電極和汲極電極中的另一個及電容元件105中的一個電極電連接。
電晶體102具有藉由成為導通狀態或截止狀態而對流過發光元件131的電流進行控制的功能。
電晶體135的源極電極和汲極電極中的一個與被供應資料的參考電位的佈線139連接，電晶體135的源極電極和汲極電極中的另一個與發光元件131中的一個電極及電容元件105的另一個電極電連接。電晶體135的閘極電極與被供應閘極信號的掃描線107電連接。
電晶體135具有對流過發光元件131的電流 進行調整的功能。例如，在因劣化等而增加發光元件131的內部電阻的情況下，藉由監視流過與電晶體135的源極電極和汲極電極中的一個連接的佈線139的電流，可以校正流過發光元件131的電流。例如，被施加到佈線139的電位可以為0V。
電容元件105的一對電極中的一個與電晶體102的閘極電極、電晶體133的源極電極和汲極電極中的另一個電連接，電容元件105的一對電極中的另一個與電晶體135的源極電極和汲極電極中的另一個及發光元件131的一個電極電連接。
在圖1C所示的像素103的結構中，電容元件105被用作儲存被寫入的資料的儲存電容器。
發光元件131的一對電極中的一個與電晶體135的源極電極和汲極電極中的另一個、電容元件105的另一個電極以及電晶體102的源極電極和汲極電極中的另一個電連接。發光元件131的一對電極中的另一個與用作陰極線的佈線141電連接。
作為發光元件131，例如可以使用有機電致發光元件(也稱為有機EL元件)等。但是，發光元件131不侷限於此，也可以採用由無機材料構成的無機EL元件。
另外，對佈線137和佈線141中的一個施加高電源電位VDD，對另一個施加低電源電位VSS。在圖1C所示的像素103的結構中，對佈線137和佈線141分 別施加高電源電位VDD和低電源電位VSS。
在具有圖1C所示的像素103的顯示裝置中，藉由使用掃描線驅動電路104依次選擇各行的像素103，使電晶體133成為導通狀態而寫入資料信號。
當電晶體133成為截止狀態時，被寫入了資料的像素103成為保持狀態。再者，因為電晶體133與電容元件105連接，所以能夠在長時間內保持被寫入的資料。而且，根據電晶體133控制流過電晶體102的源極電極與汲極電極之間的電流量，發光元件131以對應於流過的電流量的亮度發光。藉由按行依次進行上述步驟，可以顯示影像。
接著，說明顯示裝置所包括的元件基板的具體結構。在此，對將液晶元件用於像素103的液晶顯示裝置的具體例子進行說明。這裡，圖2示出圖1B所示的像素103的俯視圖。
在圖2中，用作掃描線的導電膜13在與信號線大致正交的方向(圖式中的左右方向)上延伸地設置。用作信號線的導電膜21a在與掃描線大致正交的方向(圖式中的上下方向)上延伸地設置。用作電容線的導電膜21c在與信號線平行的方向上延伸地設置。用作掃描線的導電膜13與掃描線驅動電路104(參照圖1A)電連接，而用作信號線的導電膜21a及用作電容線的導電膜21c與信號線驅動電路106(參照圖1A)電連接。
電晶體102設置在掃描線和信號線的交叉區 域。電晶體102由用作閘極電極的導電膜13、閘極絕緣膜(在圖2中未圖示)、形成在閘極絕緣膜上的形成有通道區域的氧化物半導體膜19a、用作一對電極的導電膜21a及21b構成。導電膜13還被用作掃描線，其中與氧化物半導體膜19a重疊的區域被用作電晶體102的閘極電極。導電膜21a還被用作信號線，其中與氧化物半導體膜19a重疊的區域被用作電晶體102的源極電極或汲極電極。在圖2的頂面形狀中，掃描線的端部位於氧化物半導體膜19a的端部的外側。由此，掃描線被用作阻擋來自背光等光源的光的遮光膜。其結果是，電晶體所包括的氧化物半導體膜19a不被照射光而電晶體的電特性的變動可以得到抑制。
導電膜21b在開口部41中與用作像素電極的透光導電膜29電連接。
電容元件105與用作電容線的導電膜21c連接。電容元件105由形成在閘極絕緣膜上的具有導電性的膜19b、設置在電晶體102上的介電膜以及用作像素電極的透光導電膜29構成。介電膜使用阻氧膜形成。形成在閘極絕緣膜上的具有導電性的膜19b具有透光性。就是說，電容元件105具有透光性。
因為電容元件105具有透光性，所以可以在像素103中形成較大(大面積)的電容元件105。由此，可以獲得孔徑比得到提高(典型地提高到50%以上，55%以上或60%以上)且電荷容量增大的半導體裝置。例如， 解析度高的如液晶顯示裝置之類的半導體裝置在像素的面積小時電容元件的面積也小。因此，在解析度高的半導體裝置中，儲存在電容元件中的電荷容量變小。但是，由於本實施方式所示的電容元件105具有透光性，所以藉由將該電容元件設置在像素中，可以在各像素中獲得充分的電荷容量的同時提高孔徑比。典型的是，電容元件105可以適當地應用於像素密度為200ppi以上，300ppi以上或500ppi以上的高解析度半導體裝置。
本發明的一實施方式在高解析度的顯示裝置中也可以提高孔徑比，因此可以有效地利用背光等光源的光，由此可以降低顯示裝置的耗電量。
接著，圖3示出沿著圖2的點劃線A-B、點劃線C-D的剖面圖。圖2所示的電晶體102是通道蝕刻型電晶體。注意，沿著點劃線A-B的剖面圖示出通道長度方向上的電晶體102、電晶體102與用作像素電極的導電膜29的連接部以及電容元件105，沿著點劃線C-D的剖面圖示出通道寬度方向上的電晶體102。
圖3所示的電晶體102是具有單閘極結構的電晶體，其包括：設置在基板11上的用作閘極電極的導電膜13；形成在基板11及用作閘極電極的導電膜13上的阻氧膜15；形成在阻氧膜15上的氧化物絕緣膜17；隔著阻氧膜15及氧化物絕緣膜17與用作閘極電極的導電膜13重疊的氧化物半導體膜19a；以及與氧化物半導體膜19a接觸的用作一對電極的導電膜21a及21b。在氧化物 絕緣膜17、氧化物半導體膜19a、用作一對電極的導電膜21a及21b上形成有氧化物絕緣膜23，在氧化物絕緣膜23上形成有氧化物絕緣膜25。在阻氧膜15、氧化物絕緣膜17、氧化物絕緣膜23、氧化物絕緣膜25、導電膜21a及21b上形成有阻氧膜27。另外，在阻氧膜27上還形成有與用作一對電極的導電膜21a及21b中的一個(這裡，導電膜21b)連接的導電膜29。導電膜29被用作像素電極。
圖3所示的電容元件105具有形成在氧化物絕緣膜17上的具有導電性的膜19b、阻氧膜27以及用作像素電極的導電膜29。
在本實施方式所示的電晶體102上形成有被分離的氧化物絕緣膜23及25，該被分離的氧化物絕緣膜23及25與氧化物半導體膜19a重疊。另外，阻氧膜15與阻氧膜27在其內側設置有氧化物半導體膜19a、氧化物絕緣膜23及25的狀態下彼此接觸。
阻氧膜15及27可以使用具有低透氧性的絕緣膜。另外，阻氧膜15及27還可以使用具有低透氧性、低透氫性以及低透水性的絕緣膜。作為具有低透氧性的絕緣膜、具有低透氧性、低透氫性以及低透水性的絕緣膜，有如氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜等氮化物絕緣膜。另外，作為具有低透氧性的絕緣膜、具有低透氧性、低透氫性以及低透水性的絕緣膜，還有如氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧氮化鎵膜、氧化釔膜、氧 氮化釔膜、氧化鉿膜、氧氮化鉿膜等氧化物絕緣膜。
氧化物半導體膜19a使用典型為In-Ga氧化物膜、In-Zn氧化物膜、In-M-Zn氧化物膜(M為Al、Ga、Y、Zr、La、Ce或Nd)而形成。
另外，設置在氧化物半導體膜19a上的氧化物絕緣膜23或氧化物絕緣膜25是其氧含量超過化學計量組成的氧化物絕緣膜。其氧含量超過化學計量組成的氧化物絕緣膜因被加熱而釋放氧的一部分。其氧含量超過化學計量組成的氧化物絕緣膜是指如下膜：在進行TDS分析時，表面溫度為100℃以上且700℃以下或100℃以上且500℃以下的加熱處理中的氧原子脫離量為1.0×1018atoms/cm3以上或3.0×1020atoms/cm3以上。
藉由使氧化物絕緣膜23或氧化物絕緣膜25包括其氧含量超過化學計量組成的氧化物絕緣膜，可以將包含在氧化物絕緣膜23或氧化物絕緣膜25中的氧的一部分移動到氧化物半導體膜19a，以降低包含在氧化物半導體膜19a中的氧缺損。
另外，阻氧膜15與阻氧膜27在其內側設有氧化物半導體膜19a、氧化物絕緣膜23及25的狀態下彼此接觸。
使用其中包含氧缺損的氧化物半導體膜的電晶體的臨界電壓容易向負方向變動，而容易具有常導通特性。這是因為由於在氧化物半導體膜中含有氧缺損而產生電荷以導致低電阻化的緣故。當電晶體具有常導通特性 時，產生各種問題，諸如在工作時容易產生工作故障或者在非工作時耗電量增大等。另外，還有如下問題：由於受到隨時變化或應力測試的影響，電晶體的電特性，典型為臨界電壓的變動量增大。
但是，在本實施方式所示的電晶體102中，設置在氧化物半導體膜19a上的氧化物絕緣膜23或氧化物絕緣膜25是其氧含量超過化學計量組成的氧化物絕緣膜。再者，由阻氧膜15及阻氧膜27包圍氧化物半導體膜19a、氧化物絕緣膜23以及氧化物絕緣膜25。其結果是，包含在氧化物絕緣膜23或氧化物絕緣膜25中的氧高效地移動到氧化物半導體膜19a，使得氧化物半導體膜19a的氧缺損減少。由此，得到具有常關閉(normally-off)特性的電晶體。另外，還可以降低起因於隨時變化或應力測試的電晶體的電特性，典型為臨界電壓的變動量。
另外，在電容元件105中，具有導電性的膜19b是與氧化物半導體膜19a同時形成的膜，且是藉由包含雜質來提高導電性的膜。或者，具有導電性的膜19b是與氧化物半導體膜19a同時形成的膜，且是藉由包含雜質並因電漿損傷等而形成氧缺損來提高導電性的膜。
在本實施方式所示的半導體裝置的元件基板上，在形成電晶體的氧化物半導體膜的同時形成電容元件的一個電極。將用作像素電極的導電膜用於電容元件的另一個電極。由此，不需要重新形成導電膜以形成電容元 件，從而可以減少製程。另外，因為一對電極具有透光性，所以電容元件具有透光性。其結果是，可以在增大電容元件的佔有面積的同時提高像素的孔徑比。
以下對電晶體102的結構的詳細內容進行說明。
雖然對基板11的材料等沒有特別的限制，但是至少需要具有能夠承受後續的加熱處理的耐熱性。例如，作為基板11，可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。另外，還可以利用以矽或碳化矽等為材料的單晶半導體基板或多晶半導體基板、以矽鍺等為材料的化合物半導體基板、SOI(Silicon On Insulator：絕緣體上矽)基板等，並且也可以將在這些基板上設置有半導體元件的基板用作基板11。當作為基板11使用玻璃基板時，藉由使用第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm)、第10代(2950mm×3400mm)等的大面積基板，可以製造大型顯示裝置。
作為基板11，也可以使用撓性基板，並且在撓性基板上直接形成電晶體102。或者，也可以在基板11與電晶體102之間設置剝離層。剝離層可以在如下情況下使用，即在剝離層上製造半導體裝置的一部分或全部，然後將其從基板11分離並轉置到其他基板上的情況。此時，也可以將電晶體102轉置到耐熱性低的基板或撓性基板上。
用作閘極電極的導電膜13可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的金屬元素或者以上述金屬元素為成分的合金或組合上述金屬元素的合金等來形成。另外，還可以使用選自錳和鋯中的一種或多種的金屬元素。用作閘極電極的導電膜13可以具有單層結構或兩層以上的疊層結構。例如，可以舉出包含矽的鋁膜的單層結構、在鈦膜上層疊鋁膜的兩層結構、在氮化鈦膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鎢膜的兩層結構、在氮化鉭膜或氮化鎢膜上層疊鎢膜的兩層結構、在鈦膜上層疊銅膜的兩層結構以及依次層疊鈦膜、鋁膜及鈦膜的三層結構等。另外，還可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、鈦、鈧中的元素的一種或多種而形成的合金膜或氮化膜。
用作閘極電極的導電膜13也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等透光導電材料。另外，還可以採用上述透光導電材料與上述金屬元素的疊層結構。
阻氧膜15可以使用具有低透氧性的絕緣膜。另外，阻氧膜15還可以使用具有低透氧性、低透氫性以及低透水性的絕緣膜。作為具有低透氧性的絕緣膜、具有低透氧性、低透氫性以及低透水性的絕緣膜，有如氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜等氮化物絕緣 膜。另外，作為具有低透氧性的絕緣膜、具有低透氧性、低透氫性以及低透水性的絕緣膜，還有如氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧氮化鎵膜、氧化釔膜、氧氮化釔膜、氧化鉿膜、氧氮化鉿膜等氧化物絕緣膜。
阻氧膜15的厚度較佳為5nm以上且100nm以下，或者為20nm以上且80nm以下。
氧化物絕緣膜17例如使用氧化矽、氧氮化矽、氧化鋁、氧化鉿、氧化鎵或者Ga-Zn類金屬氧化物等即可，並且以疊層結構或單層結構來設置。
另外，藉由使用矽酸鉿(HfSiOx)、添加有氮的矽酸鉿(HfSixOyNz)、添加有氮的鋁酸鉿(HfAlxOyNz)、氧化鉿、氧化釔等high-k材料來形成氧化物絕緣膜17，可減少電晶體的閘極洩漏電流。
氧化物絕緣膜17的厚度較佳為5nm以上且400nm以下，為10nm以上且300nm以下，或者為50nm以上且250nm以下。
氧化物半導體膜19a使用典型為In-Ga氧化物、In-Zn氧化物、In-M-Zn氧化物(M為Al、Ga、Y、Zr、La、Ce或Nd)而形成。
在氧化物半導體膜19a為In-M-Zn氧化物膜的情況下，假設為In與M之和為100atomic%，則In與M的原子數比為如下：In的原子數比為25atomic%以上且M的原子數比低於75atomic%，或者為如下：In的原子數比為34atomic%以上且M的原子數比低於66atomic%。
氧化物半導體膜19a的能隙為2eV以上，為2.5eV以上，或者為3eV以上。如此，藉由使用能隙較寬的氧化物半導體，可以降低電晶體102的關態電流(off-state current)。
氧化物半導體膜19a的厚度為3nm以上且200nm以下，為3nm以上且100nm以下，或者為3nm以上且50nm以下。
當氧化物半導體膜19a為In-M-Zn氧化物膜(M為Al、Ga、Y、Zr、La、Ce或Nd)時，較佳為用來形成In-M-Zn氧化物膜的濺射靶材的金屬元素的原子數比滿足In
Figure TWI679772B_D0001
M及Zn
Figure TWI679772B_D0002
M。這種濺射靶材的金屬元素的原子數比較佳為In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=3：1：2。注意，所形成的氧化物半導體膜19a的原子數比分別包含上述濺射靶材中的金屬元素的原子數比的±40%的範圍內的誤差。
作為氧化物半導體膜19a使用載子密度較低的氧化物半導體膜。例如，氧化物半導體膜19a使用載子密度為1×1017個/cm3以下，為1×1015個/cm3以下，為1×1013個/cm3以下，或者為1×1011個/cm3以下的氧化物半導體膜。
本發明不侷限於上述記載，可以根據所需的電晶體的半導體特性及電特性(場效移動率、臨界電壓等)來使用具有適當的組成的材料。另外，較佳為適當地設定氧化物半導體膜19a的載子密度、雜質濃度、缺陷密 度、金屬元素與氧的原子數比、原子間距離、密度等，以得到所需的電晶體的半導體特性。
藉由作為氧化物半導體膜19a使用雜質濃度低且缺陷態密度低的氧化物半導體膜，可以製造具有更優良的電特性的電晶體，所以是較佳的。這裡，將雜質濃度低且缺陷態密度低(氧缺損少)的狀態稱為“高純度本質”或“實質上高純度本質”。因為高純度本質或實質上高純度本質的氧化物半導體的載子發生源較少，所以有可能降低載子密度。因此，在該氧化物半導體膜中形成有通道區域的電晶體很少具有負臨界電壓的電特性(也稱為常導通特性)。因為高純度本質或實質上高純度本質的氧化物半導體膜具有較低的缺陷態密度，所以有可能具有較低的陷阱態密度。高純度本質或實質上高純度本質的氧化物半導體膜的關態電流顯著小，即便是通道寬度為1×106μm、通道長度L為10μm的元件，當源極電極與汲極電極間的電壓(汲極電壓)在1V至10V的範圍時，關態電流也可以為半導體參數分析儀的測量極限以下，即1×10-13A以下。因此，在該氧化物半導體膜中形成有通道區域的電晶體的電特性變動小，該電晶體有可能成為可靠性高的電晶體。被氧化物半導體膜的陷阱能階俘獲的電荷被釋放所需的時間較長，有時像固定電荷那樣動作。因此，有時在陷阱態密度高的氧化物半導體膜中形成有通道區域的電晶體的電特性不穩定。作為雜質有氫、氮、鹼金屬或鹼土金屬等。
包含在氧化物半導體膜中的氫與鍵合於金屬 原子的氧起反應生成水，與此同時在發生氧脫離的晶格(或氧脫離的部分)中形成氧缺損。當氫進入該氧缺損時，有時生成作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，使用包含氫的氧化物半導體的電晶體容易具有常導通特性。
由此，較佳為盡可能減少氧化物半導體膜19a中的氧缺損及氫。明確而言，在氧化物半導體膜19a中，利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測得的氫濃度為5×1019atoms/cm3以下，為1×1019atoms/cm3以下，為5×1018atoms/cm3以下，為1×1018atoms/cm3以下，為5×1017atoms/cm3以下，或者為1×1016atoms/cm3以下。
當氧化物半導體膜19a包含第14族元素之一的矽或碳時，氧化物半導體膜19a中氧缺損增加，使得氧化物半導體膜19a被n型化。因此，氧化物半導體膜19a中的矽或碳的濃度(利用二次離子質譜分析法得到的濃度)為2×1018atoms/cm3以下，或者為2×1017atoms/cm3以下。
另外，在氧化物半導體膜19a中，利用二次離子質譜分析法測得的鹼金屬或鹼土金屬的濃度為1×1018atoms/cm3以下，或者為2×1016atoms/cm3以下。有時當鹼金屬及鹼土金屬與氧化物半導體鍵合時生成載子而使電晶體的關態電流增大。由此，較佳為降低氧化物半導 體膜19a的鹼金屬或鹼土金屬的濃度。
當在氧化物半導體膜19a中含有氮時，生成作為載子的電子，載子密度增加，使得氧化物半導體膜19a容易被n型化。其結果是，使用含有氮的氧化物半導體的電晶體容易具有常導通特性。因此，在該氧化物半導體膜中，較佳為盡可能地減少氮，例如，利用二次離子質譜分析法測得的氮濃度較佳為5×1018atoms/cm3以下。
氧化物半導體膜19a例如可以具有非單晶結構。非單晶結構例如包括下述CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶結構、下述微晶結構或非晶結構。在非單晶結構中，非晶結構的缺陷態密度最高，而CAAC-OS的缺陷態密度最低。
氧化物半導體膜19a例如也可以具有非晶結構。非晶結構的氧化物半導體膜例如具有無秩序的原子排列且不具有結晶成分。或者，非晶結構的氧化物膜例如是完全的非晶結構且不具有結晶部。
另外，氧化物半導體膜19a也可以為具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的混合膜。混合膜有時例如具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域。另外，混合膜有時例如具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC- OS的區域和單晶結構的區域中的兩種以上的區域的疊層結構。
具有導電性的膜19b是對與氧化物半導體膜19a同時形成的氧化物半導體膜進行加工而形成的。因此，具有導電性的膜19b是具有與氧化物半導體膜19a同樣的金屬元素的膜。並且，具有導電性的膜19b是具有與氧化物半導體膜19a相同或不同的結晶結構的膜。藉由使與氧化物半導體膜19a同時形成的氧化物半導體膜包含雜質或氧缺損，形成具有導電性的膜19b。作為包含在氧化物半導體膜中的雜質有氫。另外，作為雜質也可以包含硼、磷、錫、銻、稀有氣體元素、鹼金屬、鹼土金屬等代替氫。
總之，雖然氧化物半導體膜19a和具有導電性的膜19b都形成在氧化物絕緣膜17上，但是它們的雜質濃度不同。明確而言，具有導電性的膜19b的雜質濃度高於氧化物半導體膜19a的雜質濃度。例如，氧化物半導體膜19a中的氫濃度為5×1019atoms/cm3以下，為5×1018atoms/cm3以下，為1×1018atoms/cm3以下，為5×1017atoms/cm3以下，或者為1×1016atoms/cm3以下，而具有導電性的膜19b中的氫濃度為8×1019atoms/cm3以上，為1×1020atoms/cm3以上，或者為5×1020atoms/cm3以上。具有導電性的膜19b中的氫濃度為氧化物半導體膜19a中的氫濃度的2倍或10倍以上。
另外，藉由將與氧化物半導體膜19a同時形 成的氧化物半導體膜暴露於電漿，可以使氧化物半導體膜受到損傷而形成氧缺損。例如，藉由在氧化物半導體膜上利用電漿CVD法或濺射法形成膜，將氧化物半導體膜暴露於電漿而形成氧缺損。或者，藉由進行用來形成氧化物絕緣膜23及25的蝕刻處理，將氧化物半導體膜暴露於電漿而形成氧缺損。或者，將氧化物半導體膜暴露於氧和氫的混合氣體、氫、稀有氣體、氨等的電漿形成氧缺損。其結果是，氧化物半導體膜的導電性得到提高，從而成為具有導電性的膜19b。
就是說，具有導電性的膜19b也可以說是：高導電性氧化物半導體膜或高導電性金屬氧化物膜。
另外，在使用氮化矽膜作為阻氧膜27時，氮化矽膜包含氫。由此，當阻氧膜27的氫擴散到與氧化物半導體膜19a同時形成的氧化物半導體膜中時，在該氧化物半導體膜中氫和氧鍵合而生成作為載子的電子。藉由利用電漿CVD法或濺射法形成氮化矽膜作為阻氧膜27，將氧化物半導體膜暴露於電漿，而生成氧缺損。氮化矽膜中的氫進入該氧缺損，由此生成作為載子的電子。其結果是，氧化物半導體膜的導電性增高，而成為具有導電性的膜19b。
具有導電性的膜19b的電阻率低於氧化物半導體膜19a的電阻率。具有導電性的膜19b的電阻率較佳為氧化物半導體膜19a的電阻率的1×10-8倍以上且低於1×10-1倍，典型地為1×10-3Ωcm以上且低於1×104Ωcm， 或者為1×10-3Ωcm以上且低於1×10-1Ωcm。
用作一對電極的導電膜21a、22b使用選自鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭和鎢中的金屬或以這些元素為主要成分的合金的單層結構或疊層結構。例如，可以舉出包含矽的鋁膜的單層結構、在鈦膜上層疊鋁膜的兩層結構、在鎢膜上層疊鋁膜的兩層結構、在銅-鎂-鋁合金膜上層疊銅膜的兩層結構、在鈦膜上層疊銅膜的兩層結構、在鎢膜上層疊銅膜的兩層結構、依次層疊鈦膜或氮化鈦膜、鋁膜或銅膜以及鈦膜或氮化鈦膜的三層結構、以及依次層疊鉬膜或氮化鉬膜、鋁膜或銅膜以及鉬膜或氮化鉬膜的三層結構等。另外，也可以使用包含氧化銦、氧化錫或氧化鋅的透明導電材料。
作為氧化物絕緣膜23或氧化物絕緣膜25，較佳為使用其氧含量超過化學計量組成的氧化物絕緣膜。這裡，作為氧化物絕緣膜23形成具有透氧性的氧化物絕緣膜，作為氧化物絕緣膜25形成其氧含量超過化學計量組成的氧化物絕緣膜。
氧化物絕緣膜23為具有透氧性的氧化物絕緣膜。由此，可以將從設置在氧化物絕緣膜23上的氧化物絕緣膜25脫離的氧經過氧化物絕緣膜23移動到氧化物半導體膜19a。另外，當在後面形成氧化物絕緣膜25時，氧化物絕緣膜23被用作緩和對氧化物半導體膜19a造成的損傷的膜。
作為氧化物絕緣膜23，可以使用厚度為5nm 以上且150nm以下，或者為5nm以上且50nm以下的氧化矽膜、氧氮化矽膜等。在本說明書中，“氧氮化矽膜”是指在其組成中含氧量多於含氮量的膜，而“氮氧化矽膜”是指在其組成中含氮量多於含氧量的膜。
較佳的是，氧化物絕緣膜23中的缺陷量較少，典型的是，利用ESR測得的起因於矽的懸空鍵的在g=2.001處出現的信號的自旋密度為3×1017spins/cm3以下。這是因為若氧化物絕緣膜23中含有的缺陷密度較高，則氧與該缺陷鍵合，氧化物絕緣膜23中的氧透過量有可能減少。
較佳的是，在氧化物絕緣膜23與氧化物半導體膜19a之間的介面的缺陷量較少，典型的是，利用ESR測得的起因於氧化物半導體膜19a中的缺陷的在g=1.93處出現的信號的自旋密度為1×1017spins/cm3以下，更佳為檢測下限以下。
在氧化物絕緣膜23中，有時從外部進入氧化物絕緣膜23的氧的全部移動到氧化物絕緣膜23的外部。或者，有時從外部進入氧化物絕緣膜23的氧的一部分殘留在氧化物絕緣膜23中。或者，有時在氧從外部進入氧化物絕緣膜23的同時，氧化物絕緣膜23中含有的氧移動到氧化物絕緣膜23的外部，而在氧化物絕緣膜23中發生氧的移動。
氧化物絕緣膜25以與氧化物絕緣膜23接觸的方式來形成。氧化物絕緣膜25使用其氧含量超過化學 計量組成的氧化物絕緣膜形成。由於其氧含量超過化學計量組成的氧化物絕緣膜被加熱，一部分的氧脫離。在其氧含量超過化學計量組成的氧化物絕緣膜中，藉由TDS分析，表面溫度為100℃以上且700℃以下或100℃以上且500℃以下的加熱處理中的氧原子脫離量為1.0×1018atoms/cm3以上，或者為3.0×1020atoms/cm3以上。
作為氧化物絕緣膜25可以使用厚度為30nm以上且500nm以下，或者為50nm以上且400nm以下的氧化矽膜、氧氮化矽膜等。
較佳的是，氧化物絕緣膜25中的缺陷量較少，典型的是，利用ESR測得的起因於矽的懸空鍵的在g=2.001處出現的信號的自旋密度低於1.5×1018spins/cm3，更佳為1×1018spins/cm3以下。由於氧化物絕緣膜25與氧化物絕緣膜23相比離氧化物半導體膜19a更遠，所以氧化物絕緣膜25的缺陷密度可以高於氧化物絕緣膜23。
阻氧膜27可以使用具有低透氧性的絕緣膜。另外，阻氧膜27還可以使用具有低透氧性、低透氫性以及低透水性的絕緣膜。作為具有低透氧性的絕緣膜、具有低透氧性、低透氫性以及低透水性的絕緣膜，有如氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜等氮化物絕緣膜。另外，作為具有低透氧性的絕緣膜、具有低透氧性、低透氫性以及低透水性的絕緣膜，還有如氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧氮化鎵膜、氧化釔膜、氧氮化釔 膜、氧化鉿膜、氧氮化鉿膜等氧化物絕緣膜。
因為阻氧膜15與阻氧膜27在其內側設置有氧化物半導體膜19a及氧化物絕緣膜23及25的狀態下接觸，所以可以抑制包含在氧化物絕緣膜23或25中的氧遷移到阻氧膜15及27的外側。其結果是，可以將包含在氧化物絕緣膜23或25中的氧高效地移動到氧化物半導體膜19a以降低包含在氧化物半導體膜中的氧缺損量。
阻氧膜27的厚度較佳為50nm以上且300nm以下，或者為100nm以上且200nm以下。
導電膜29使用透光導電膜。透光導電膜可以使用包含氧化鎢的銦氧化物膜、包含氧化鎢的銦鋅氧化物膜、包含氧化鈦的銦氧化物膜、包含氧化鈦的銦錫氧化物膜、銦錫氧化物(以下稱為ITO)膜、銦鋅氧化物膜、添加有氧化矽的銦錫氧化物膜等。
接著，參照圖4A至圖7B對圖3所示的電晶體102及電容元件105的製造方法進行說明。
如圖4A所示，在基板11上形成將成為導電膜13的導電膜12。導電膜12藉由濺射法、CVD法、蒸鍍法等而形成。
在此，作為基板11使用玻璃基板。作為導電膜12，利用濺射法形成厚度為100nm的鎢膜。
接著，在導電膜12上經使用第一光罩的光微影製程形成遮罩。接著，用該遮罩對導電膜12的一部分進行蝕刻來形成圖4B所示的用作閘極電極的導電膜13。 然後，去除遮罩。
另外，對於用作閘極電極的導電膜13，也可以利用電鍍法、印刷法、噴墨法等來代替上述形成方法。
這裡，利用乾蝕刻法對鎢膜進行蝕刻來形成用作閘極電極的導電膜13。
接著，如圖4C所示，在用作閘極電極的導電膜13上形成阻氧膜15及將成為氧化物絕緣膜17的氧化物絕緣膜16。接著，在氧化物絕緣膜16上形成將成為氧化物半導體膜19a及具有導電性的膜19b的氧化物半導體膜18。
阻氧膜15及氧化物絕緣膜16藉由濺射法、CVD法、蒸鍍法等而形成。
這裡，作為阻氧膜15，藉由以矽烷、氮以及氨為源氣體的電漿CVD法形成厚度為300nm的氮化矽膜。
當作為氧化物絕緣膜16形成氧化矽膜、氧氮化矽膜或氮氧化矽膜時，作為源氣體，較佳為使用包含矽的沉積氣體及氧化性氣體。包含矽的沉積氣體的典型例子為矽烷、乙矽烷、丙矽烷、氟化矽烷等。氧化性氣體的例子為氧、臭氧、一氧化二氮、二氧化氮等。
當作為氧化物絕緣膜16形成氧化鎵膜時，可以利用MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬氣相沉積)法來形成。
這裡，作為氧化物絕緣膜16，藉由以矽烷及 一氧化二氮為源氣體的電漿CVD法形成厚度為50nm的氧氮化矽膜。
氧化物半導體膜18可以利用濺射法、塗佈法、脈衝雷射沉積法、雷射燒蝕法等來形成。
在利用濺射法形成氧化物半導體膜的情況下，作為用來生成電漿的電源裝置，可以適當地使用RF電源裝置、AC電源裝置、DC電源裝置等。
作為濺射氣體，適當地使用稀有氣體(典型的是氬)、氧氣體、稀有氣體和氧的混合氣體。當採用稀有氣體和氧的混合氣體時，較佳為提高相對於稀有氣體的氧的比例。
根據所形成的氧化物半導體膜的組成而適當地選擇靶材即可。
為了獲得高純度本質或實質上高純度本質的氧化物半導體膜，不僅需要使處理室內高真空抽氣，而且還需要使濺射氣體高度純化。作為濺射氣體的氧氣體或氬氣體，使用露點為-40℃以下，為-80℃以下，為-100℃以下，或者為-120℃以下的高純度氣體，由此能夠盡可能地防止水分等混入氧化物半導體膜。
在此，利用使用In-Ga-Zn氧化物靶材(In：Ga：Zn=3：1：2)的濺射法形成厚度為35nm的In-Ga-Zn氧化物膜以作為氧化物半導體膜。
接著，在氧化物半導體膜18上經使用第二光罩的光微影製程形成遮罩，然後使用該遮罩對氧化物半導 體膜部分進行蝕刻，如圖4D所示那樣，形成被進行了元件分離的氧化物半導體膜19a及19c。此後去除遮罩。
接著，如圖5A所示，形成將成為導電膜21a、導電膜21b以及導電膜21c的導電膜20。
導電膜20藉由濺射法、CVD法、蒸鍍法等而形成。
這裡，利用濺射法依次層疊厚度為50nm的鎢膜和厚度為300nm的銅膜。
接著，在導電膜20上經使用第三光罩的光微影製程形成遮罩，然後使用該遮罩對導電膜20進行蝕刻，如圖5B所示那樣，形成用作一對電極的導電膜21a及導電膜21b、用作電容線的導電膜21c。此後去除遮罩。
這裡，在銅膜上經光微影製程形成遮罩。接著，使用該遮罩對鎢膜及銅膜進行蝕刻，來形成導電膜21a、導電膜21b以及導電膜21c。注意，首先使用濕蝕刻法對銅膜進行蝕刻，再使用利用SF6的乾蝕刻法對鎢膜進行蝕刻，由此在銅膜的表面上形成氟化物。借助於該氟化物，來自銅膜的銅元素的擴散被抑制，而可以降低氧化物半導體膜19a中的銅濃度。
接著，如圖5C所示，在氧化物半導體膜19a及19c、導電膜21a、21b以及21c上形成將成為氧化物絕緣膜23的氧化物絕緣膜22及將成為氧化物絕緣膜25的氧化物絕緣膜24。
較佳的是，在形成氧化物絕緣膜22之後，在不暴露於大氣的狀態下連續地形成氧化物絕緣膜24。在形成氧化物絕緣膜22之後，在不暴露於大氣的狀態下，調節源氣體的流量、壓力、高頻電力和基板溫度中的一個以上以連續地形成氧化物絕緣膜24，由此可以在減少氧化物絕緣膜22與氧化物絕緣膜24之間的介面的來源於大氣成分的雜質濃度的同時使包含於氧化物絕緣膜24中的氧移動到氧化物半導體膜19a中，而可以減少氧化物半導體膜19a的氧缺損量。
可以在如下條件下形成氧化矽膜或氧氮化矽膜作為氧化物絕緣膜22：在280℃以上且400℃以下的溫度下保持設置在電漿CVD設備的抽成真空的處理室內的基板，將源氣體導入處理室，將處理室內的壓力設定為20Pa以上且250Pa以下，或者為100Pa以上且250Pa以下，並對設置在處理室內的電極供應高頻電力。
作為氧化物絕緣膜22的源氣體，較佳為使用含有矽的沉積氣體及氧化性氣體。含有矽的沉積氣體的典型例子為矽烷、乙矽烷、丙矽烷、氟化矽烷等。氧化性氣體的例子為氧、臭氧、一氧化二氮、二氧化氮等。
藉由採用上述條件，可以形成具有透氧性的氧化物絕緣膜作為氧化物絕緣膜22。另外，藉由設置氧化物絕緣膜22，在後續形成氧化物絕緣膜25的製程中，可以降低對氧化物半導體膜19a造成的損傷。
可以在如下條件下形成氧化矽膜或氧氮化矽 膜作為氧化物絕緣膜22：在280℃以上且400℃以下的溫度下保持設置在電漿CVD設備的抽成真空的處理室內的基板，將源氣體導入處理室，將處理室內的壓力設定為100Pa以上且250Pa以下，並對設置在處理室內的電極供應高頻電力。
在上述成膜條件下，藉由將基板溫度設定為上述溫度，矽與氧的鍵合力變強。其結果是，作為氧化物絕緣膜22可以形成具有透氧性，緻密且硬的氧化物絕緣膜，典型的是，在25℃下利用0.5wt.%氫氟酸時的蝕刻速率為10nm/分鐘以下，或者為8nm/分鐘以下的氧化矽膜或氧氮化矽膜。
由於邊進行加熱邊形成氧化物絕緣膜22，所以在該製程中可以使包含在氧化物半導體膜19a中的氫、水等脫離。包含在氧化物半導體膜19a中的氫與在電漿中產生的氧自由基鍵合，而成為水。由於在氧化物絕緣膜22的形成製程中對基板進行加熱，所以因氧與氫的鍵合而產生的水從氧化物半導體膜脫離。就是說，藉由使用電漿CVD法形成氧化物絕緣膜22，可以減少包含在氧化物半導體膜19a中的水及氫。
另外，由於邊進行加熱邊形成氧化物絕緣膜22，所以氧化物半導體膜19a被露出的狀態下的加熱時間短，由此可以減少因加熱處理從氧化物半導體膜脫離的氧量。就是說，可以減少包含在氧化物半導體膜中的氧缺損量。
再者，藉由將處理室的壓力設定為100Pa以上且250Pa以下，可以降低氧化物絕緣膜22中的含水量，從而可以在減少電晶體102的電特性的不均勻的同時抑制臨界電壓的變動。
另外，藉由將處理室的壓力設定為100Pa以上且250Pa以下，可以在形成氧化物絕緣膜22時降低對氧化物半導體膜19a造成的損傷，由此可以降低氧化物半導體膜19a中的氧缺損量。尤其是，當提高形成氧化物絕緣膜22或後續形成的氧化物絕緣膜24時的成膜溫度，典型地設定為高於220℃時，氧化物半導體膜19a所包含的氧的一部分脫離，容易形成氧缺損。當為了提高電晶體的可靠性而採用用來降低在後面形成的氧化物絕緣膜24中的缺陷量的成膜條件時，氧的脫離量容易降低。其結果是，有時難以減少氧化物半導體膜19a中的氧缺損。但是，藉由將處理室的壓力設定為100Pa以上且250Pa以下以降低在形成氧化物絕緣膜22時對氧化物半導體膜19a造成的損傷，即使從氧化物絕緣膜24脫離的氧量較低也可以減少氧化物半導體膜19a中的氧缺損。
另外，藉由將氧化性氣體量設定為包含矽的沉積氣體量的100倍以上，可以減少氧化物絕緣膜22中的含氫量。其結果是，可以減少混入氧化物半導體膜19a的氫量，由此可以抑制電晶體的臨界電壓的負向漂移。
在此，作為氧化物絕緣膜22，利用電漿CVD法形成厚度為50nm的氧氮化矽膜的條件如下：將流量為 30sccm的矽烷及流量為4000sccm的一氧化二氮用作源氣體；將處理室的壓力設定為200Pa；將基板溫度設定為220℃；利用27.12MHz的高頻電源將150W的高頻電力供應到平行平板電極。藉由採用上述條件，可以形成具有透氧性的氧氮化矽膜。
可以在如下條件下形成氧化矽膜或氧氮化矽膜作為氧化物絕緣膜24：在180℃以上且280℃以下，或者為200℃以上且240℃以下的溫度下保持設置在電漿CVD設備的抽成真空的處理室內的基板，將源氣體導入處理室，將處理室內的壓力設定為100Pa以上且250Pa以下，或者為100Pa以上且200Pa以下，並對設置在處理室內的電極供應0.17W/cm2以上且0.5W/cm2以下，或者為0.25W/cm2以上且0.35W/cm2以下的高頻電力。
作為氧化物絕緣膜24的源氣體，較佳為使用包含矽的沉積氣體及氧化性氣體。包含矽的沉積氣體的典型例子為矽烷、乙矽烷、丙矽烷、氟化矽烷等。氧化性氣體的例子為氧、臭氧、一氧化二氮、二氧化氮等。
作為氧化物絕緣膜24的成膜條件，在上述壓力的處理室中供應具有上述功率密度的高頻電力，由此在電漿中源氣體的分解效率得到提高，氧自由基增加，且促進源氣體的氧化，使得氧化物絕緣膜24中的含氧量超過化學計量組成。另一方面，在上述基板溫度下形成的膜中，由於矽與氧的鍵合力較低，因此，因後面製程的加熱處理而使膜中的氧的一部分脫離。其結果是，可以形成其 氧含量超過化學計量組成且因加熱而釋放氧的一部分的氧化物絕緣膜。另外，因為在氧化物半導體膜19a上設置有氧化物絕緣膜22，所以在氧化物絕緣膜24的形成製程中，氧化物絕緣膜22被用作氧化物半導體膜19a的保護膜。其結果是，可以在減少對氧化物半導體膜19a造成的損傷的同時使用功率密度高的高頻電力形成氧化物絕緣膜24。
在此，作為氧化物絕緣膜24，利用電漿CVD法形成厚度為400nm的氧氮化矽膜的條件如下：將流量為200sccm的矽烷及流量為4000sccm的一氧化二氮用作源氣體，將處理室的壓力設定為200Pa，將基板溫度設定為220℃，使用27.12MHz的高頻電源將1500W的高頻電力供應到平行平板電極。電漿CVD設備是電極面積為6000cm2的平行平板型電漿CVD設備，將所供應的電功率的換算為每單位面積的電功率(電功率密度)為0.25W/cm2。
另外，當形成用作一對電極的導電膜21a及導電膜21b時，由於導電膜的蝕刻，氧化物半導體膜19a會受到損傷而在氧化物半導體膜19a的背通道(在氧化物半導體膜19a中與對置於用作閘極電極的導電膜13的表面相反一側的表面)一側產生氧缺損。但是，藉由作為氧化物絕緣膜24使用其氧含量超過化學計量組成的氧化物絕緣膜，可以利用加熱處理修復產生在該背通道一側的氧缺損。由此，可以減少氧化物半導體膜19a中的缺陷，因 此，可以提高電晶體102的可靠性。
接著，在氧化物絕緣膜24上經使用第四光罩的光微影製程形成遮罩。然後，使用該遮罩對氧化物絕緣膜22及24部分進行蝕刻，如圖5D所示那樣，形成氧化物絕緣膜23及25。此後去除遮罩。
在上述製程中，較佳為使用乾蝕刻法對氧化物絕緣膜22及24進行蝕刻。其結果是，在蝕刻處理中氧化物半導體膜19c被暴露於電漿，從而可以增加氧化物半導體膜19c的氧缺損。
注意，對氧化物絕緣膜22及24進行蝕刻處理，以在沿著A-B的剖面圖所示的通道長度方向上使氧化物絕緣膜23及25的端部位於氧化物半導體膜19a的外側，而在沿著C-D的剖面圖所示的通道寬度方向上使氧化物絕緣膜23及25的端部位於氧化物半導體膜19a的外側。其結果是，可以形成被分離的氧化物絕緣膜23及25。另外，在對氧化物絕緣膜23進行蝕刻的同時，氧化物絕緣膜16的一部分也被進行蝕刻，來形成氧化物絕緣膜17。其結果是，阻氧膜15被露出。
接著，進行加熱處理。將該加熱處理的溫度典型地設定為150℃以上且400℃以下，為300℃以上且400℃以下，或者為320℃以上且370℃以下。
該加熱處理可以使用電爐、RTA裝置等來進行。藉由使用RTA裝置，可只在短時間內在基板的應變點以上的溫度下進行加熱處理。由此，可以縮短加熱處理 時間。
加熱處理可以在氮、氧、超乾燥空氣(含水量為20ppm以下，1ppm以下，或者，10ppb以下的空氣)或稀有氣體(氬、氦等)的氛圍下進行。上述氮、氧、超乾燥空氣或稀有氣體較佳為不含有氫、水等。
藉由該加熱處理，可以將氧化物絕緣膜25中所含的氧的一部分移動到氧化物半導體膜19a中以減少氧化物半導體膜19a中的氧缺損量。
在氧化物絕緣膜23及氧化物絕緣膜25包含水、氫等且後面形成的阻氧膜26具有阻水性及阻氫性等的情況下，若後續形成阻氧膜26並進行加熱處理，則氧化物絕緣膜23及氧化物絕緣膜25所包含的水、氫等移動到氧化物半導體膜19a中，而在氧化物半導體膜19a中產生缺陷。然而，藉由進行上述加熱處理，可以使氧化物絕緣膜23及氧化物絕緣膜25所包含的水、氫等脫離，由此在可以減少電晶體102的電特性的不均勻的同時抑制臨界電壓的變動。
注意，邊進行加熱邊在氧化物絕緣膜22上形成氧化物絕緣膜24，從而可以將氧移動到氧化物半導體膜19a中來減少氧化物半導體膜19a中的氧缺損，由此不必須一定要進行上述加熱處理。
雖然也可以在形成氧化物絕緣膜22及氧化物絕緣膜24之後進行上述加熱處理，但是較佳為在形成氧化物絕緣膜23及氧化物絕緣膜25之後進行上述加熱處 理。這是因為可以以如下方式形成具有導電性的膜的緣故：避免氧移動到氧化物半導體膜19c；因為氧化物半導體膜19c被露出，氧從氧化物半導體膜19c脫離而形成氧缺損。
在此，在氮及氧氛圍下，以350℃進行1小時的加熱處理。
接著，如圖6A所示，形成將成為阻氧膜27的膜26。
將成為阻氧膜27的膜26藉由濺射法、CVD法等而形成。藉由使用濺射法、CVD法等形成將成為阻氧膜27的膜26，可以將氧化物半導體膜19c暴露於電漿，來增加氧化物半導體膜19c的氧缺損。
經上述製程，阻氧膜15與將成為阻氧膜27的膜26在其內側設置有氧化物半導體膜19a及氧化物絕緣膜23及25的狀態下接觸。
氧化物半導體膜19c成為具有導電性的膜19b。在使用電漿CVD法形成氮化矽膜作為將成為阻氧膜27的膜26的情況下，包含在氮化矽膜中的氫擴散到氧化物半導體膜19c，由此可以形成具有高導電性的膜19b。
當作為將成為阻氧膜27的膜26利用電漿CVD法來形成氮化矽膜時，藉由在300℃以上且400℃以下，或者，320℃以上且370℃以下的溫度下保持設置在電漿CVD設備的抽成真空的處理室中的基板，可以形成緻密的氮化矽膜，所以是較佳的。
當形成氮化矽膜時，較佳為使用包含矽的沉積氣體、氮及氨作為源氣體。藉由使用相對於氮量的氨量少的源氣體，在電漿中氨發生解離而產生活性種，該活性種切斷包含矽的沉積氣體中含有的矽與氫的鍵合及氮的三鍵。其結果是，可以促進矽與氮的鍵合，而形成矽與氫的鍵合較少、缺陷較少且緻密的氮化矽膜。另一方面，在使用相對於氮量的氨量多的源氣體時，包含矽的沉積氣體及氮各自的分解不進展，矽與氫的鍵合殘留，導致形成缺陷較多且不緻密的氮化矽膜。由此，在源氣體中，較佳為將氨與氮的流量比設定為1：5以上且1：50以下，或者為1：10以上且1：50以下。
在此，作為將成為阻氧膜27的膜26，利用電漿CVD法形成厚度為50nm的氮化矽膜的條件如下：在電漿CVD設備的處理室中，將流量為50sccm的矽烷、流量為5000sccm的氮以及流量為100sccm的氨用作源氣體，將處理室的壓力設定為100Pa，將基板溫度設定為350℃，用27.12MHz的高頻電源對平行平板電極供應1000W的高頻電力。電漿CVD設備是電極面積為6000cm2的平行平板型電漿CVD設備，將所供應的電功率的換算為每單位面積的電功率(電功率密度)為1.7×10-1W/cm2。
接著，也可以進行加熱處理。將該加熱處理的溫度典型地設定為150℃以上且400℃以下，為300℃以上且400℃以下，或者為320℃以上且370℃以下。在 上述加熱處理中，因為氧化物半導體膜19a及氧化物絕緣膜23及25設置在由彼此接觸的阻氧膜15與阻氧膜26圍繞的區域內，所以可以防止氧從氧化物半導體膜19a及氧化物絕緣膜23及25移動到外部。其結果是，可以降低臨界電壓的負向漂移。另外，還可以降低臨界電壓的變動量。
接著，在將成為阻氧膜27的膜26上經使用第五光罩的光微影製程形成遮罩，然後使用該遮罩對將成為阻氧膜27的膜26進行蝕刻，如圖6B所示那樣，形成具有開口部41的阻氧膜27。
接著，如圖7A所示，在導電膜21b及阻氧膜27上形成將成為導電膜29的導電膜28。
導電膜28藉由濺射法、CVD法、蒸鍍法等而形成。
接著，在導電膜28上經使用第六光罩的光微影製程形成遮罩，然後使用該遮罩對導電膜28部分進行蝕刻，如圖7B所示那樣，形成導電膜29。此後去除遮罩。
經上述製程，可以在製造電晶體102的同時製造電容元件105。
在本實施方式所示的電晶體中，阻氧膜15與阻氧膜27在其內側設置有氧化物半導體膜19a及氧化物絕緣膜23及25的狀態下接觸，並且氧化物絕緣膜23和氧化物絕緣膜25中的至少一方使用其氧含量超過化學計 量組成的氧化物絕緣膜而形成。由此，可以抑制包含在氧化物絕緣膜23或25中的氧遷移到阻氧膜15及27的外側。其結果是，可以將包含在氧化物絕緣膜23或25中的氧高效地移動到氧化物半導體膜19a以降低包含在氧化物半導體膜19a中的氧缺損量。
另外，在本實施方式所示的半導體裝置的元件基板上，在形成電晶體的氧化物半導體膜的同時形成電容元件的一個電極。將用作像素電極的導電膜用於電容元件的另一個電極。由此，不需要重新形成導電膜以形成電容元件，從而可以減少製程。另外，因為一對電極具有透光性，所以電容元件具有透光性。其結果是，可以在增大電容元件的佔有面積的同時提高像素的孔徑比。
在本實施方式中，由於在以280℃以上且400℃以下的溫度進行加熱的同時利用電漿CVD法形成將成為氧化物絕緣膜23及25的氧化物絕緣膜，所以可以使氧化物半導體膜19a中的氫、水等脫離。在該製程中，氧化物半導體膜被露出的狀態下的加熱時間短，即使將加熱處理溫度設定為400℃以下，也可以製造其臨界電壓的變動量與在高溫下進行加熱處理而成的電晶體相等的電晶體。其結果是，可以縮減半導體裝置的成本。
經上述製程，可以獲得其電特性得到提高的使用氧化物半導體膜的半導體裝置。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合而實施。
實施方式2
在本實施方式中，參照圖式對與實施方式1不同的半導體裝置及其製造方法進行說明。本實施方式與實施方式1的不同之處如下：在電晶體中，在不同的閘極電極之間設置有氧化物半導體膜，即採用雙閘極結構。而與實施方式1相同的結構省略說明。
以下，說明顯示裝置所包括的元件基板的具體結構。在此，對將液晶元件用於像素103的液晶顯示裝置的具體例子進行說明。這裡，圖8示出圖1B所示的像素103的俯視圖。
在圖8所示的像素103的俯視圖中，本實施方式與實施方式1的不同之處是具有用作閘極電極的導電膜29a，該導電膜29a與用作閘極電極的導電膜13、氧化物半導體膜19a、導電膜21a及21b以及氧化物絕緣膜25的每一部分或全部重疊。用作閘極電極的導電膜29a在開口部41a中與用作閘極電極的導電膜13連接。
接著，圖9示出沿著圖8的點劃線A-B、點劃線C-D的剖面圖。圖9所示的電晶體102a是通道蝕刻型電晶體。注意，沿著點劃線A-B的剖面圖示出通道長度方向上的電晶體102a、電晶體102a與用作像素電極的導電膜29的連接部以及電容元件105a，沿著點劃線C-D的剖面圖示出通道寬度方向上的電晶體102a及用作閘極電極的導電膜13與用作閘極電極的導電膜29a的連接部。
圖9所示的電晶體102a是具有雙閘極結構的電晶體，其包括：設置在基板11上的用作閘極電極的導電膜13；形成在基板11及用作閘極電極的導電膜13上的阻氧膜15；形成在阻氧膜15上的氧化物絕緣膜17；隔著阻氧膜15及氧化物絕緣膜17與用作閘極電極的導電膜13重疊的氧化物半導體膜19a；以及與氧化物半導體膜19a接觸的用作一對電極的導電膜21a及21b。在氧化物絕緣膜17、氧化物半導體膜19a、用作一對電極的導電膜21a及21b上形成有氧化物絕緣膜23，在氧化物絕緣膜23上形成有氧化物絕緣膜25。在阻氧膜15、氧化物絕緣膜17、氧化物絕緣膜23、氧化物絕緣膜25、導電膜21a及21b上形成有阻氧膜27。另外，在阻氧膜27上還形成有與用作一對電極的導電膜21a及21b中的一個(這裡，導電膜21b)連接的導電膜29及用作閘極電極的導電膜29a。
如沿著點劃線C-D的剖面圖所示，在設置在阻氧膜15及阻氧膜27中的開口部41a中，用作閘極電極的導電膜29a與用作閘極電極的導電膜13連接。就是說，用作閘極電極的導電膜13的電位與用作閘極電極的導電膜29a的電位相等。
由此，藉由對電晶體102a的各閘極電極施加同一電位的電壓，可以降低初期特性的不均勻並抑制由-GBT應力測試導致的劣化及受到汲極電壓左右的通態電流(on-state current)的上升電壓變動。另外，在氧化物 半導體膜19a中，還可以在膜厚度方向上進一步增大載子流動的區域，使得載子的遷移量增多。其結果是，電晶體102a的通態電流變高，並且場效移動率變高，典型為20cm2/V．s以上。
在本實施方式所示的電晶體102a上形成有被分離的氧化物絕緣膜23及25，該被分離的氧化物絕緣膜23及25與氧化物半導體膜19a重疊。在圖9中的通道寬度方向上，氧化物絕緣膜23及25的端部位於氧化物半導體膜19a的外側。並且，用作閘極電極的導電膜29a隔著氧化物絕緣膜23及25與氧化物半導體膜19a的側面相對。
在藉由蝕刻等而被加工的氧化物半導體膜的端部中，在由於受到加工時的損傷而形成缺陷的同時，由於雜質附著等而被污染。由此，氧化物半導體膜的端部在被施加電場等壓力時容易被活化而成為n型(低電阻)。因此，與用作閘極電極的導電膜13重疊的氧化物半導體膜19a的端部容易被n型化。在該被n型化的端部被設置在用作一對電極的導電膜21a與導電膜21b之間時，被n型化的區域成為載子的路徑而形成寄生通道。但是，藉由如沿著點劃線C-D的剖面圖所示那樣在通道寬度方向上使用作閘極電極的導電膜29a隔著氧化物絕緣膜23及25與氧化物半導體膜19a的側面相對，借助於用作閘極電極的導電膜29a的電場的影響，可以抑制寄生通道發生在氧化物半導體膜19a的側面或包含該側面及其附近的區域中。 其結果是，成為臨界電壓中的汲極電流的上升陡峭的電特性優良的電晶體。
另外，設置在氧化物半導體膜19a上的氧化物絕緣膜23或氧化物絕緣膜25是其氧含量超過化學計量組成的氧化物絕緣膜。
藉由使氧化物絕緣膜23或氧化物絕緣膜25包括其氧含量超過化學計量組成的氧化物絕緣膜，可以將包含在氧化物絕緣膜23或氧化物絕緣膜25中的氧的一部分移動到氧化物半導體膜19a，以降低包含在氧化物半導體膜19a中的氧缺損。
另外，阻氧膜15與阻氧膜27在其內側設有氧化物半導體膜19a、氧化物絕緣膜23及25的狀態下彼此接觸。由此，可以抑制包含在氧化物絕緣膜23或25中的氧遷移到阻氧膜15及27的外側。其結果是，可以將包含在氧化物絕緣膜23或25中的氧高效地移動到氧化物半導體膜19a以降低包含在氧化物半導體膜中的氧缺損量。
使用其中包含氧缺損的氧化物半導體膜的電晶體的臨界電壓容易向負方向變動，而容易具有常導通特性。這是因為由於氧化物半導體膜所包含的氧缺損而產生電荷以導致低電阻化的緣故。當電晶體具有常導通特性時，產生各種問題，諸如在工作時容易產生工作故障或者在非工作時耗電量增大等。另外，還有如下問題：由於受到隨時變化或應力測試的影響，電晶體的電特性，典型為臨界電壓的變動量增大。
但是，在本實施方式所示的電晶體102a中，設置在氧化物半導體膜19a上的氧化物絕緣膜23或氧化物絕緣膜25是其氧含量超過化學計量組成的氧化物絕緣膜。再者，由阻氧膜15及阻氧膜27包圍氧化物半導體膜19a、氧化物絕緣膜23以及氧化物絕緣膜25。其結果是，包含在氧化物絕緣膜23或氧化物絕緣膜25中的氧高效地移動到氧化物半導體膜19a，使得氧化物半導體膜19a的氧缺損減少。由此，得到具有常關閉特性的電晶體。另外，還可以降低起因於隨時變化或應力測試的電晶體的電特性，典型為臨界電壓的變動量。
另外，在電容元件105a中，具有導電性的膜19b是與氧化物半導體膜19a同時形成的膜，且是藉由包含雜質來提高導電性的膜。或者，具有導電性的膜19b是與氧化物半導體膜19a同時形成的膜，且是藉由包含雜質並因電漿損傷等而形成氧缺損來提高導電性的膜。
在本發明的一實施方式的半導體裝置的元件基板上，在形成電晶體的氧化物半導體膜的同時形成電容元件的一個電極。將用作像素電極的導電膜用於電容元件的另一個電極。由此，不需要重新形成導電膜以形成電容元件，從而可以減少製程。另外，因為一對電極具有透光性，所以電容元件具有透光性。其結果是，可以在增大電容元件的佔有面積的同時提高像素的孔徑比。
以下對電晶體102a的結構的詳細內容進行說明。而使用與實施方式1相同的符號表示的結構省略說 明。
用作閘極電極的導電膜29a可以適當地使用與實施方式1所示的導電膜29同樣的材料。
接著，參照圖4A至圖6A及圖10A至10C對圖9所示的電晶體102a及電容元件105a的製造方法進行說明。
與實施方式1同樣，經圖4A至圖6A所示的製程，在基板11上分別形成用作閘極電極的導電膜13、阻氧膜15、氧化物絕緣膜16、氧化物半導體膜19a、具有導電性的膜19b、用作一對電極的導電膜21a及21b、氧化物絕緣膜23、氧化物絕緣膜25以及將成為阻氧膜27的膜26。在上述製程中，進行使用第一光罩至第四光罩的光微影製程。
接著，在將成為阻氧膜27的膜26上經使用第五光罩的光微影製程形成遮罩，然後使用該遮罩對將成為阻氧膜27的膜26部分進行蝕刻，如圖10A所示那樣，形成具有開口部41及41a的阻氧膜27。
接著，如圖10B所示，在用作閘極電極的導電膜13、導電膜21b及阻氧膜27上形成將成為導電膜29及29a的導電膜28。
接著，在導電膜28上經使用第六光罩的光微影製程形成遮罩。接著，用該遮罩對導電膜28的一部分進行蝕刻來形成圖10C所示的用作像素電極的導電膜29及用作閘極電極的導電膜29a。然後，去除遮罩。
經上述製程，可以在製造電晶體102a的同時製造電容元件105a。
在本實施方式所示的電晶體中，藉由在通道寬度方向上使用作閘極電極的導電膜29a隔著氧化物絕緣膜23及25與氧化物半導體膜19a的側面相對，借助於用作閘極電極的導電膜29a的電場的影響，可以抑制寄生通道發生在氧化物半導體膜19a的側面或包含該側面及其附近的區域中。其結果是，成為臨界電壓中的汲極電流的上升陡峭的電特性優良的電晶體。
在本實施方式所示的電晶體中，阻氧膜15與阻氧膜27在其內側設置有氧化物半導體膜19a及氧化物絕緣膜23及25的狀態下接觸，並且氧化物絕緣膜23和氧化物絕緣膜25中的至少一方使用其氧含量超過化學計量組成的氧化物絕緣膜而形成。由此，可以抑制包含在氧化物絕緣膜23或25中的氧遷移到阻氧膜15及27的外側。其結果是，可以將包含在氧化物絕緣膜23或25中的氧高效地移動到氧化物半導體膜19a以降低包含在氧化物半導體膜19a中的氧缺損量。
另外，在本實施方式所示的半導體裝置的元件基板上，在形成電晶體的氧化物半導體膜的同時形成電容元件的一個電極。將用作像素電極的導電膜用於電容元件的另一個電極。由此，不需要重新形成導電膜以形成電容元件，從而可以減少製程。另外，因為一對電極具有透光性，所以電容元件具有透光性。其結果是，可以在增大 電容元件的佔有面積的同時提高像素的孔徑比。
在本實施方式中，由於在以280℃以上且400℃以下的溫度進行加熱的同時利用電漿CVD法形成將成為氧化物絕緣膜23及25的氧化物絕緣膜，所以可以使氧化物半導體膜19a中的氫、水等脫離。在該製程中，氧化物半導體膜被露出的狀態下的加熱時間短，即使將加熱處理溫度設定為400℃以下，也可以製造其臨界電壓的變動量與在高溫下進行加熱處理而成的電晶體相等的電晶體。其結果是，可以縮減半導體裝置的成本。
經上述製程，可以獲得其電特性得到提高的使用氧化物半導體膜的半導體裝置。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合而實施。
實施方式3
在本實施方式中參照圖9以及圖11A至圖16C說明連接不同的閘極電極且使它們具有相同的電位時的實施方式2所示的雙閘極結構的電晶體的電特性。
注意，在此將使圖9所示的用作閘極電極的導電膜13和用作閘極電極的導電膜29a電短路並施加閘極電壓的驅動方法稱為雙閘極(Dual Gate)驅動。換言之，在進行雙閘極驅動時，用作閘極電極的導電膜13的電壓和用作閘極電極的導電膜29a的電壓總是相等。
在此，對電晶體的電特性進行計算。圖11A 和11B示出用於計算的電晶體的結構。另外，在計算時使用元件模擬軟體Atlas(由Silvaco公司製造)。
圖11A所示的結構1的電晶體是雙閘極結構的電晶體。
結構1的電晶體的結構如下：在閘極電極201上形成絕緣膜203，在絕緣膜203上形成氧化物半導體膜205，在絕緣膜203及氧化物半導體膜205上形成一對電極207、208，在氧化物半導體膜205及一對電極207、208上形成絕緣膜209，在絕緣膜209上形成閘極電極213，並且閘極電極201和閘極電極213藉由形成在絕緣膜203及絕緣膜209中的開口部(未圖示)連接。
圖11B所示的結構2的電晶體是單閘極結構的電晶體。
結構2的電晶體的結構如下：在閘極電極201上形成絕緣膜203，在絕緣膜203上形成氧化物半導體膜205，在絕緣膜203及氧化物半導體膜205上形成一對電極207、208，並且在氧化物半導體膜205及一對電極207、208上形成絕緣膜209。
注意，在計算時採用的條件如下：將閘極電極201的功函數ΦM設定為5.0eV；將絕緣膜203設定為介電常數為4.1的100nm厚的膜；作為氧化物半導體膜205設想In-Ga-Zn氧化物膜(In：Ga：Zn=1：1：1)單層；將In-Ga-Zn氧化物膜的能帶間隙Eg設定為3.15eV，電子親和力χ設定為4.6eV，相對介電常數設定為15，電子移 動率設定為10cm2/Vs，施體密度Nd設定為3×1017atoms/cm3；將一對電極207、208的功函數Φsd設定為4.6eV並使該一對電極207、208與氧化物半導體膜205形成歐姆接觸；將絕緣膜209的相對介電常數設定為4.1，將其厚度設定為100nm。注意，不考慮氧化物半導體膜205的缺陷能階或表面散射等的模型。此外，分別將電晶體的通道長度及通道寬度設定為10μm以及100μm。
〈初始特性偏差的減少〉
藉由採用如結構1所示的電晶體那樣的雙閘極驅動，可以減少初始特性的偏差。這是因為藉由採用雙閘極驅動使Id-Vg特性的臨界電壓Vth的變動量小於結構2所示的電晶體。
在此，作為一個例子說明半導體膜的n型化所導致的Id-Vg特性的臨界電壓的負向漂移。
氧化物半導體膜中的施體離子的電荷量的總計為Q(C)，由閘極電極201、絕緣膜203及氧化物半導體膜205形成的電容為CBottom，由氧化物半導體膜205、絕緣膜209及閘極電極213形成的電容為CTop。算式1示出此時的結構1所示的電晶體的Vth的變動量△V。此外，算式2示出結構2所示的電晶體的Vth的變動量△V。
Figure TWI679772B_D0003
Figure TWI679772B_D0004
如算式1所示，因為在如結構1所示的電晶體那樣的雙閘極驅動中，氧化物半導體膜中的施體離子與閘極電極之間的電容為CBottom和CTop的總和，所以臨界電壓的變動量減小。
此外，圖12A和12B示出分別在結構1及結構2的電晶體中計算汲極電壓為0.1V及1V時的電流電壓曲線而得到的結果。注意，圖12A是結構1所示的電晶體的電流電壓曲線，圖12B是結構2所示的電晶體的電流電壓曲線。在汲極電壓Vd為0.1V時，結構1所示的電晶體的臨界電壓為-2.26V，結構2所示的電晶體的臨界電壓為-4.73V。
藉由如結構1所示的電晶體那樣採用雙閘極驅動，減少臨界電壓的變動量。因此，在同時減少多個電晶體中的電特性的偏差。
另外，在此考慮到氧化物半導體膜中的施體離子所引起的臨界電壓的負向漂移，但是同樣地抑制絕緣膜203及絕緣膜209中的固定電荷、可動電荷或負的電荷 (被與受體相似的能階俘獲的電子等)所引起的臨界電壓的正向漂移，所以減少偏差。
〈-GBT應力測試時的劣化的抑制〉
此外，藉由採用如結構1所示的電晶體那樣的雙閘極驅動，可以減少-GBT應力測試時的劣化。下面說明可以減少-GBT應力測試時的劣化的理由。
作為第一理由有藉由採用雙閘極驅動不產生靜電壓力的點。圖13A示出標繪出在結構1的電晶體中分別對閘極電極201及閘極電極213施加-30V時的電勢等高線的圖。此外，圖13B示出對應於圖13A的A-B剖面的電勢。
氧化物半導體膜205是本質半導體，其中在對閘極電極201、213施加負的電壓而完全空乏化時，在閘極電極201和213之間完全不存在電荷。當在這種狀態下使閘極電極201和閘極電極213具有相同的電位時，如圖13B所示，閘極電極201-閘極電極213間的電位完全相同。因為電位相同，所以絕緣膜203、氧化物半導體膜205及絕緣膜209不受到靜電壓力。其結果是，不產生引起-GBT應力測試時的劣化的現象諸如可動離子或絕緣膜203及絕緣膜209中的載子的俘獲/釋放等。
作為第二理由有藉由採用雙閘極驅動，遮蔽來自FET的外部的電場的點。在此，圖14A和14B示出分別在圖11A所示的結構1的電晶體及圖11B所示的結 構2的電晶體中，空氣中的帶電粒子附著到絕緣膜209或閘極電極213上的模型。
如圖14B所示，在結構2所示的電晶體中，空氣中的帶正電粒子附著到絕緣膜209的表面上。當閘極電極201被施加負的電壓時，帶正電粒子附著到絕緣膜209。其結果是，如圖14B的箭頭所示，帶正電粒子的電場影響到氧化物半導體膜205與絕緣膜209的之間介面而造成實質上被施加正的偏壓的狀態。其結果是，臨界電壓漂移到負一側。
另一方面，如圖14A所示，在結構1所示的電晶體中即使帶正電粒子附著到閘極電極213的表面上，帶正電粒子也不影響到電晶體的電特性，因為如圖14A的箭頭所示閘極電極213遮蔽帶正電粒子的電場。也就是說，藉由包括閘極電極213可以避免電晶體受到外部電荷的影響，從而-GBT應力測試時的劣化得到抑制。
根據上述兩個理由，在雙閘極驅動的電晶體中抑制-GBT應力測試時的劣化。
〈汲極電壓不同時的通態電流的上升電壓的變動的抑制〉
在此說明採用結構2的情況下的汲極電壓不同時的通態電流的上升電壓的變動及其原因。
圖15A至15C所示的電晶體的結構如下：在閘極電極231上設置閘極絕緣膜233，在閘極絕緣膜233上設置氧化物半導體膜235，在氧化物半導體膜235上設 置一對電極237、238，並且在閘極絕緣膜233、氧化物半導體膜235及一對電極237、238上設置絕緣膜239。
注意，在計算時採用的條件如下：將閘極電極231的功函數ΦM設定為5.0eV；將閘極絕緣膜233設定為介電常數為7.5的400nm厚的膜和介電常數為4.1的50nm厚的膜的疊層結構；作為氧化物半導體膜235設想In-Ga-Zn氧化物膜(In：Ga：Zn=1：1：1)單層；將In-Ga-Zn氧化物膜的能帶間隙Eg設定為3.15eV，電子親和力χ設定為4.6eV，相對介電常數設定為15，電子移動率設定為10cm2/Vs，施體密度Nd設定為1×1013atoms/cm3；將一對電極237、238的功函數Φsd設定為4.6eV並使該一對電極237、238與氧化物半導體膜235形成歐姆接觸；將絕緣膜239的相對介電常數設定為3.9，將其厚度設定為550nm。注意，不考慮氧化物半導體膜235的缺陷能階或表面散射等的模型。此外，分別將電晶體的通道長度及通道寬度設定為3μm以及50μm。
接著，圖15B及15C示出在圖15A所示的電晶體中帶正電粒子附著到絕緣膜239的表面上的模型。另外，圖15B具有假設為在絕緣膜239的表面上均勻地存在著正的固定電荷的結構，而圖15C具有假設為在絕緣膜239的表面上部分地存在著正的固定電荷的結構。
圖16A至16C示出計算圖15A至15C所示的電晶體的電特性而得到的結果。
如圖16A所示，當在圖15A所示的電晶體的 絕緣膜239上不存在著正的固定電荷時，汲極電壓(Vd)為1V及10V時的上升電壓大致一致。
另一方面，如圖16B所示，當在圖15B所示的電晶體的絕緣膜239上均勻地存在著正的固定電荷時，臨界電壓負向漂移。此外，汲極電壓(Vd)為1V及10V時的上升電壓大致一致。
如圖16C所示，當在圖15C所示的電晶體的絕緣膜239上部分地存在著正的固定電荷時，汲極電壓(Vd)為1V及10V時的上升電壓互不相同。
另一方面，因為在結構1所示的電晶體中設置有閘極電極213，所以如上述〈-GBT應力測試時的劣化的抑制〉中說明那樣閘極電極213遮蔽來自外部的帶電粒子的電場，帶電粒子不影響到電晶體的電特性。也就是說，藉由包括閘極電極213可以避免電晶體受到外部電荷的影響，從而可以抑制汲極電壓不同時的通態電流的上升電壓的變動。
根據上述記載，藉由採用雙閘極結構並對各閘極電極施加任意電壓，可以抑制-GBT應力測試時的劣化及汲極電壓不同時的通態電流的上升電壓的變動。此外，藉由採用雙閘極結構並對各閘極電極施加具有相同電位的電壓，可以減少初始特性的偏差並抑制-GBT應力測試時的劣化及汲極電壓不同時的通態電流的上升電壓的變動。
本實施方式所示的結構及方法等可以與其他 實施方式所示的結構及方法等適當地組合而使用。
實施方式4
在實施方式1至實施方式3所示的電晶體中，可以根據需要在基板11與用作閘極電極的導電膜13之間設置基底絕緣膜。作為基底絕緣膜的材料，可以舉出氧化矽、氧氮化矽、氮化矽、氮氧化矽、氧化鎵、氧化鉿、氧化釔、氧化鋁、氧氮化鋁等。藉由作為基底絕緣膜的材料使用氮化矽、氧化鎵、氧化鉿、氧化釔、氧化鋁等，可以抑制雜質，典型的為鹼金屬、水、氫等從基板11擴散到氧化物半導體膜19a中。
基底絕緣膜可以利用濺射法、CVD法等來形成。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合而使用。
實施方式5
作為設置在實施方式1至實施方式4所示的電晶體中的用作一對電極的導電膜21a、21b，可以使用鎢、鈦、鋁、銅、鉬、鉻或鉭或者其合金等容易與氧鍵合的導電材料。其結果是，氧化物半導體膜19a中所含的氧與用作一對電極的導電膜21a、21b中所含的導電材料鍵合，氧缺損區域形成在氧化物半導體膜19a中。此外，有時形成用作一對電極的導電膜21a、21b的導電材料的構成元素的 一部分混入氧化物半導體膜19a。其結果是，如圖17所示，低電阻區域19d、19e形成在氧化物半導體膜19a中的與用作一對電極的導電膜21a、21b接觸的區域附近。低電阻區域19d、19e與用作一對電極的導電膜21a、21b接觸並形成在氧化物絕緣膜17與用作一對電極的導電膜21a、21b之間。低電阻區域19d、19e由於導電性高，所以可以降低氧化物半導體膜19a與用作一對電極的導電膜21a、21b之間的接觸電阻，因此可以增大電晶體的通態電流。
另外，用作一對電極的導電膜21a、21b也可以具有上述容易與氧鍵合的導電材料和氮化鈦、氮化鉭、釕等不容易與氧鍵合的導電材料的疊層結構。藉由採用上述疊層結構，能夠防止用作一對電極的導電膜21a、21b與氧化物絕緣膜23之間的介面處的用作一對電極的導電膜21a、21b的氧化，由此能夠抑制用作一對電極的導電膜21a、21b被高電阻化。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合而使用。
實施方式6
在本實施方式中，參照圖式對包括與實施方式1及實施方式2相比能夠進一步減少氧化物半導體膜中的缺陷量的電晶體的半導體裝置進行說明。本實施方式所說明的電晶體與實施方式1及實施方式2之間的不同點在於，本實 施方式所示的電晶體包括層疊有氧化物半導體膜的多層膜。在此，參照實施方式1說明電晶體的詳細內容。
圖18A和18B示出半導體裝置所具有的元件基板的剖面圖。圖18A和18B是沿著圖2的點劃線A-B及C-D的剖面圖。
圖18A所示的電晶體102b具有隔著阻氧膜15及氧化物絕緣膜17與用作閘極電極的導電膜13重疊的多層膜37a、與多層膜37a接觸的用作一對電極的導電膜21a及21b。在阻氧膜15及氧化物絕緣膜17、多層膜37a以及用作一對電極的導電膜21a及21b上形成有氧化物絕緣膜23、氧化物絕緣膜25以及阻氧膜27。
圖18A所示的電容元件105b具有形成在氧化物絕緣膜17上的多層膜37b、與多層膜37b接觸的阻氧膜27以及與阻氧膜27接觸的導電膜29。多層膜37b還與用作電容線的導電膜21c接觸。另外，阻氧膜15與阻氧膜27接觸，多層膜37b設置在阻氧膜15與阻氧膜27之間。
在本實施方式所示的電晶體102b中，多層膜37a包括氧化物半導體膜19a及氧化物半導體膜39a。即，多層膜37a為兩層結構。另外，將氧化物半導體膜19a的一部分用作通道區域。此外，以與氧化物半導體膜39a接觸的方式形成有氧化物絕緣膜23，以與氧化物絕緣膜23接觸的方式形成有氧化物絕緣膜25。即，在氧化物半導體膜19a與氧化物絕緣膜23之間設置有氧化物半導 體膜39a。
氧化物半導體膜39a是由構成氧化物半導體膜19a的元素中的一種以上構成的膜。因此，由於氧化物半導體膜19a與氧化物半導體膜39a之間的介面不容易產生介面散射。由此，由於在該介面中載子的移動不被阻礙，因此電晶體的場效移動率得到提高。
作為氧化物半導體膜39a典型是In-Ga氧化物膜、In-Zn氧化物膜或In-M-Zn氧化物膜(M是Al、Ga、Y、Zr、La、Ce或Nd)，並且與氧化物半導體膜19a相比，氧化物半導體膜39a的導帶底端的能量較接近於真空能階，典型的是，氧化物半導體膜39a的導帶底端的能量和氧化物半導體膜19a的導帶底端的能量之間的差異較佳為0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上，且2eV以下、1eV以下、0.5eV以下或0.4eV以下。換而言之，氧化物半導體膜39a的電子親和力與氧化物半導體膜19a的電子親和力之差為0.05eV以上、0.07eV以上、0.1eV以上或者0.15eV以上，且2eV以下、1eV以下、0.5eV以下或者0.4eV以下。
氧化物半導體膜39a藉由包含In提高載子移動率(電子移動率)，所以是較佳的。
藉由使氧化物半導體膜39a具有其原子數比高於In的原子數比的Al、Ga、Y、Zr、La、Ce或Nd，有時具有如下效果：(1)增大氧化物半導體膜39a的能隙。(2)減小氧化物半導體膜39a的電子親和力。(3) 遮蔽來自外部的雜質。(4)絕緣性比氧化物半導體膜19a高。(5)由於Al、Ga、Y、Zr、La、Ce或Nd是與氧的鍵合力強的金屬元素，所以不容易產生氧缺損。
在氧化物半導體膜39a為In-M-Zn氧化物膜的情況下，當In和M之總和為100atomic%時，In及M的原子數比如下：In為低於50atomic%且M為50atomic%以上，或者In為低於25atomic%且M為75atomic%以上。
另外，當氧化物半導體膜19a及氧化物半導體膜39a為In-M-Zn氧化物膜(M為Al、Ga、Y、Zr、La、Ce或Nd)時，氧化物半導體膜39a中所含的M(Al、Ga、Y、Zr、La、Ce或Nd)的原子數比大於氧化物半導體膜19a中所含的M的原子數比，典型的是，氧化物半導體膜39a中所含的M的原子數比為氧化物半導體膜19a中所含的M的原子數比的1.5倍以上，2倍以上或3倍以上。
另外，當氧化物半導體膜19a及氧化物半導體膜39a為In-M-Zn氧化物膜(M為Al、Ga、Y、Zr、La、Ce或Nd)時，並且氧化物半導體膜39a的原子數比為In：M：Zn=x1：y1：z1，且氧化物半導體膜19a的原子數比為In：M：Zn=x2：y2：z2的情況下，y1/x1大於y2/x2或y1/x1為y2/x2的1.5倍以上。或者，y1/x1為y2/x2的2倍以上，並且y1/x1為y2/x2的3倍以上。此時，當在氧化物半導體膜中y2為x2以上時，可以使使用該氧化物半導 體膜的電晶體具有穩定的電特性，因此是較佳的。
當氧化物半導體膜19a是In-M-Zn氧化物膜(M是Al、Ga、Y、Zr、La、Ce或Nd)時，在用於形成氧化物半導體膜19a的靶材中，假設金屬元素的原子數比為In：M：Zn=x1：y1：z1時，x1/y1較佳為1/3以上且6以下，更佳為1以上且6以下，z1/y1較佳為1/3以上且6以下，更佳為1以上且6以下。注意，藉由使z1/y1為1以上且6以下，可以使用作氧化物半導體膜19a的CAAC-OS膜容易形成。作為靶材的金屬元素的原子數比的典型例子，可以舉出In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=3：1：2等。
當氧化物半導體膜39a是In-M-Zn氧化物膜(M是Al、Ga、Y、Zr、La、Ce或Nd)時，在用於形成氧化物半導體膜39a的靶材中，假設金屬元素的原子數比為In：M：Zn=x2：y2：z2時，x2/y2<x1/y1，z2/y2較佳為1/3以上且6以下，更佳為1以上且6以下。注意，藉由使z2/y2為1以上且6以下，可以使用作氧化物半導體膜39a的CAAC-OS膜容易形成。作為靶材的金屬元素的原子數比的典型例子，可以舉出In：M：Zn=1：3：2、In：M：Zn=1：3：4、In：M：Zn=1：3：6、In：M：Zn=1：3：8等。
另外，氧化物半導體膜19a及氧化物半導體膜39a的原子數比作為誤差包括上述原子數比的±40%的變動。
當在後面形成氧化物絕緣膜25時，氧化物半導體膜39a還用作緩和對氧化物半導體膜19a所造成的損傷的膜。
將氧化物半導體膜39a的厚度設定為3nm以上且100nm以下或3nm以上且50nm以下。
另外，氧化物半導體膜39a與氧化物半導體膜19a同樣地例如可以具有非單晶結構。非單晶結構例如包括下述CAAC-OS、多晶結構、下述微晶結構或非晶結構。
氧化物半導體膜39a例如也可以具有非晶結構。非晶結構的氧化物半導體膜例如具有無秩序的原子排列且不具有結晶成分。或者，非晶結構的氧化物膜例如是完全的非晶結構且不具有結晶部。
此外，也可以在氧化物半導體膜19a及氧化物半導體膜39a中分別構成具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的混合膜。混合膜有時採用例如具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的單層結構。另外，混合膜有時採用例如層疊有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的疊層結構。
在此，在氧化物半導體膜19a與氧化物絕緣 膜23之間設置有氧化物半導體膜39a。因此，在氧化物半導體膜39a與氧化物絕緣膜23之間即使因雜質及缺陷形成陷阱能階，也在該陷阱能階與氧化物半導體膜19a之間有間隔。其結果是，在氧化物半導體膜19a中流過的電子不容易被陷阱能階俘獲，所以不僅能夠增大電晶體的通態電流，而且能夠提高場效移動率。此外，當電子被陷阱能階俘獲時，該電子成為固定負電荷。其結果是，導致電晶體的臨界電壓發生變動。然而，當氧化物半導體膜19a與陷阱能階之間有間隔時，能夠抑制電子被陷阱能階俘獲，從而能夠抑制臨界電壓的變動。
此外，由於氧化物半導體膜39a能夠遮蔽來自外部的雜質，所以可以減少從外部移動到氧化物半導體膜19a中的雜質量。另外，在氧化物半導體膜39a中不容易形成氧缺損。由此，能夠減少氧化物半導體膜19a中的雜質濃度及氧缺損量。
此外，氧化物半導體膜19a及氧化物半導體膜39a不以簡單地層疊各膜的方式來形成，而是以形成連續接合(在此，特指在各膜之間導帶底端的能量產生連續的變化的結構)的方式來形成。換而言之，採用在各膜之間的介面不存在雜質的疊層結構，該雜質會形成俘獲中心或再結合中心等缺陷能階。如果雜質混入層疊有的氧化物半導體膜19a與氧化物半導體膜39a之間，則能帶則失去連續性，因此，載子在介面被俘獲或者因再結合而消失。
為了形成連續接合，需要使用具備負載鎖定 室的多室成膜裝置(濺射裝置)以使各膜不暴露於大氣中的方式連續地進行層疊。在濺射裝置的各室中，較佳為使用低溫泵等吸附式真空抽氣泵進行高真空抽氣(抽空到5×10-7Pa至1×10-4Pa左右)以盡可能地去除對氧化物半導體膜來說是雜質的水等。或者，較佳為組合渦輪分子泵和冷阱來防止氣體，尤其是包含碳或氫的氣體從抽氣系統倒流到處理室內。
另外，如圖18B所示的電晶體102c那樣，也可以具有多層膜38a代替多層膜37a。
另外，如圖18B所示的電容元件105c那樣，也可以具有多層膜38b代替多層膜37b。
多層膜38a包括氧化物半導體膜49a、氧化物半導體膜19a及氧化物半導體膜39a。即，多層膜38a具有三層結構。此外，氧化物半導體膜19a用作通道區域。
此外，氧化物絕緣膜17與氧化物半導體膜49a相接觸。即，在氧化物絕緣膜17與氧化物半導體膜19a之間設置有氧化物半導體膜49a。
此外，多層膜38a與氧化物絕緣膜23相接觸。另外，氧化物半導體膜39a與氧化物絕緣膜23相接觸。即，在氧化物半導體膜19a與氧化物絕緣膜23之間設置有氧化物半導體膜39a。
氧化物半導體膜49a可以適當地使用與氧化物半導體膜39a同樣的材料及形成方法。
較佳為氧化物半導體膜49a的厚度比氧化物 半導體膜19a的厚度薄。藉由將氧化物半導體膜49a的厚度設定為1nm以上且5nm以下或1nm以上且3nm以下，可以減少電晶體的臨界電壓的變動量。
本實施方式所示的電晶體在氧化物半導體膜19a與氧化物絕緣膜23之間設置有氧化物半導體膜39a。因此，在氧化物半導體膜39a與氧化物絕緣膜23之間即使因雜質及缺陷形成陷阱能階，也在該陷阱能階與氧化物半導體膜19a之間有間隔。其結果是，在氧化物半導體膜19a中流過的電子不容易被陷阱能階俘獲，所以不僅能夠增大電晶體的通態電流，而且能夠提高場效移動率。此外，當電子被陷阱能階俘獲時，該電子成為固定負電荷。其結果是，導致電晶體的臨界電壓發生變動。然而，當氧化物半導體膜19a與陷阱能階之間有間隔時，能夠抑制電子被陷阱能階俘獲，從而能夠抑制臨界電壓的變動。
此外，由於氧化物半導體膜39a能夠遮蔽來自外部的雜質，所以可以減少從外部移動氧化物半導體膜19a的雜質量。此外，在氧化物半導體膜39a中不容易形成氧缺損。由此，能夠減少氧化物半導體膜19a中的雜質濃度及氧缺損量。
另外，由於在氧化物絕緣膜17與氧化物半導體膜19a之間設置有氧化物半導體膜49a，並且在氧化物半導體膜19a與氧化物絕緣膜23之間設置有氧化物半導體膜39a，因此，能夠降低氧化物半導體膜49a與氧化物半導體膜19a之間的介面附近的矽或碳的濃度、氧化物半 導體膜19a中的矽或碳的濃度或者氧化物半導體膜39a與氧化物半導體膜19a之間的介面附近的矽或碳的濃度。其結果是，在多層膜38a中，利用恆定光電流法導出的吸收係數低於1×10-3/cm或低於1×10-4/cm，即定域態密度極低。
在具有這種結構的電晶體102b及102c中，因為包括氧化物半導體膜32的多層膜38a中的缺陷極少，因此，能夠提高電晶體的電特性，典型的是能夠實現通態電流的增大及場效移動率的提高。另外，當進行應力測試的一個例子，即BT應力測試及光BT應力測試時，臨界電壓的變動量少，由此可靠性較高。
<電晶體的能帶結構>
接著，參照圖19A至19C說明設置在圖18A所示的電晶體102b中的多層膜37a以及設置在圖18B所示的電晶體102c的多層膜38a的能帶結構。
這裡，作為例子，使用能隙為3.15eV的In-Ga-Zn氧化物作為氧化物半導體膜19a，使用能隙為3.5eV的In-Ga-Zn氧化物作為氧化物半導體膜39a。可以利用光譜橢圓偏光計(HORIBA JOBIN YVON公司製造的UT-300)測量能隙。
氧化物半導體膜19a及氧化物半導體膜39a的真空能階與價帶頂端之間的能量差(也稱為游離電位)分別為8eV及8.2eV。另外，真空能階與價帶頂端之間的 能量差可以利用紫外線光電子能譜(UPS：Ultraviolet Photoelectron Spectroscopy)裝置(PHI公司製造的VersaProbe)來測量。
因此，氧化物半導體膜19a及氧化物半導體膜39a的真空能階與導帶底端之間的能量差(也稱為電子親和力)分別為4.85eV及4.7eV。
圖19A示意性地示出多層膜37a的能帶結構的一部分。這裡，對以與多層膜37a接觸的方式設置氧化矽膜的情況進行說明。圖19A所示的EcI1表示氧化矽膜的導帶底端的能量，EcS1表示氧化物半導體膜19a的導帶底端的能量，EcS2表示氧化物半導體膜39a的導帶底端的能量，EcI2表示氧化矽膜的導帶底端的能量。此外，EcI1在圖18A中相當於氧化物絕緣膜17，EcI2在圖18A中相當於氧化物絕緣膜23。
如圖19A所示那樣，在氧化物半導體膜19a及氧化物半導體膜39a中，導帶底端的能量沒有障壁而產生平緩的變化。換言之，可以說導帶底端的能量產生連續的變化。這是由於如下緣故：多層膜37a含有與氧化物半導體膜19a相同的元素，氧在氧化物半導體膜19a與氧化物半導體膜39a之間移動而可以形成混合層。
從圖19A可知，多層膜37a的氧化物半導體膜19a成為阱(well)，在使用多層膜37a的電晶體中通道區域形成在氧化物半導體膜19a中。另外，由於多層膜37a的導帶底端的能量產生連續的變化，所以也可以說氧 化物半導體膜19a與氧化物半導體膜39a連續地接合。
另外，如圖19A所示那樣，雖然在氧化物半導體膜39a與氧化物絕緣膜23之間的介面附近有可能形成起因於雜質或缺陷的陷阱能階，但是藉由設置氧化物半導體膜39a，可以使氧化物半導體膜19a與該陷阱能階離開。注意，當EcS1與EcS2之間的能量差小時，有時氧化物半導體膜19a的電子越過該能量差到達陷阱能階。因電子在陷阱能階中被俘獲，在與氧化物絕緣膜介面產生負的電荷，導致電晶體的臨界電壓漂移到正方向。因此，藉由將EcS1與EcS2之間的能量差設定為0.1eV以上或0.15eV以上，電晶體的臨界電壓變動得到降低而使電晶體具有穩定的電特性，所以是較佳的。
此外，圖19B示意性地示出多層膜37a的能帶結構的一部分，其是圖19A所示的能帶結構的變形例子。這裡，對以與多層膜37a接觸的方式設置氧化矽膜的情況進行說明。圖19B所示的EcI1表示氧化矽膜的導帶底端的能量，EcS1表示氧化物半導體膜19a的導帶底端的能量，EcI2表示氧化矽膜的導帶底端的能量。此外，EcI1在圖18A中相當於氧化物絕緣膜17，EcI2在圖18A中相當於氧化物絕緣膜23。
在圖18A所示的電晶體中，當形成用作一對電極的導電膜21a、21b時，有時多層膜37a的上方，即氧化物半導體膜39a被蝕刻。另一方面，在氧化物半導體膜19a的頂面上，有時在形成氧化物半導體膜39a時形成 氧化物半導體膜19a與氧化物半導體膜39a的混合層。
例如，在氧化物半導體膜19a是藉由將原子數比為In：Ga：Zn=1：1：1的In-Ga-Zn氧化物或者原子數比為In：Ga：Zn=3：1：2的In-Ga-Zn氧化物用作濺射靶材形成，且氧化物半導體膜39a是藉由將原子數比為In：Ga：Zn=1：3：2的In-Ga-Zn氧化物、原子數比為In：Ga：Zn=1：3：4的In-Ga-Zn氧化物或者原子數比為In：Ga：Zn=1：3：6的In-Ga-Zn氧化物用作濺射靶材形成時，氧化物半導體膜39a中的Ga的含量比氧化物半導體膜19a中的Ga的含量多，從而在氧化物半導體膜19a的頂面上有可能形成GaOx層或其Ga含量比氧化物半導體膜19a多的混合層。
因此，在氧化物半導體膜39a被蝕刻時，EcS1的位於EcI2一側的導帶底端的能量也會變高，有時成為如圖19B所示那樣的能帶結構。
當形成如圖19B所示那樣的能帶結構時，多層膜37a有時在觀察通道區域的剖面時外觀上被觀察到只包括氧化物半導體膜19a。然而，因為實質上在氧化物半導體膜19a上形成有其Ga含量多於氧化物半導體膜19a中的Ga含量的混合層，所以可以將該混合層認為1.5層。另外，例如在藉由EDX分析等對多層膜37a所包含的元素進行測量時，可以對氧化物半導體膜19a的上方的組成進行分析來確認該混合層。例如，當氧化物半導體膜19a的上方的組成中的Ga含量多於氧化物半導體膜19a 的組成中的Ga含量時可以確認該混合層。
圖19C示意性地示出多層膜38a的能帶結構的一部分。這裡，對以與多層膜38a接觸的方式設置氧化矽膜的情況進行說明。圖19C所示的EcI1表示氧化矽膜的導帶底端的能量，EcS1表示氧化物半導體膜19a的導帶底端的能量，EcS2表示氧化物半導體膜39a的導帶底端的能量，EcS3表示氧化物半導體膜49a的導帶底端的能量，EcI2表示氧化矽膜的導帶底端的能量。此外，EcI1在圖18B中相當於氧化物絕緣膜17，EcI2在圖18B中相當於氧化物絕緣膜23。
如圖19C所示那樣，在氧化物半導體膜49a、氧化物半導體膜19a及氧化物半導體膜39a中，導帶底端的能量沒有障壁而產生平緩的變化。換言之，可以說導帶底端的能量產生連續的變化。這是由於如下緣故：多層膜38a含有與氧化物半導體膜19a相同的元素，且氧在氧化物半導體膜19a與氧化物半導體膜49a之間及在氧化物半導體膜19a與氧化物半導體膜39a之間移動而可以形成混合層。
從圖19C可知，多層膜38a的氧化物半導體膜19a成為阱(well)，在使用多層膜38a的電晶體中通道區域形成在氧化物半導體膜19a中。另外，由於多層膜38a的導帶底端的能量產生連續的變化，所以也可以說氧化物半導體膜49a、氧化物半導體膜19a與氧化物半導體膜39a連續地接合。
另外，在依次層疊有氧化物絕緣膜17、氧化物半導體膜19a以及氧化物絕緣膜23的情況下，在氧化物半導體膜19a與氧化物絕緣膜23之間的介面附近、氧化物半導體膜19a與氧化物絕緣膜17之間的介面附近有可能形成起因於雜質或缺陷的陷阱能階，但是如圖19C所示，藉由設置氧化物半導體膜39a、49a，可以使氧化物半導體膜19a與該陷阱能階離開。注意，當EcS1與EcS2之間的能量差及EcS1與EcS3之間的能量差小時，有時氧化物半導體膜19a的電子越過該能量差到達陷阱能階。因電子在陷阱能階中被俘獲，在與氧化物絕緣膜介面產生負的電荷，導致電晶體的臨界電壓漂移到正方向。因此，藉由將EcS1與EcS2之間的能量差及EcS1與EcS3之間的能量差設定為0.1eV以上或0.15eV以上，電晶體的臨界電壓變動得到降低而使電晶體具有穩定的電特性，所以是較佳的。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合而使用。
實施方式7
在本實施方式中，對能夠用於包含在上述實施方式所說明的半導體裝置中的電晶體的氧化物半導體膜的一實施方式進行說明。
氧化物半導體膜可以由如下氧化物半導體構成：單晶結構的氧化物半導體(以下，稱為單晶氧化物半 導體)、多晶結構的氧化物半導體(以下，稱為多晶氧化物半導體)、微晶結構的氧化物半導體(以下，稱為微晶氧化物半導體)及非晶結構的氧化物半導體(以下，稱為非晶氧化物半導體)中的一種以上；CAAC-OS膜；非晶氧化物半導體及具有晶粒的氧化物半導體。以下對單晶氧化物半導體、CAAC-OS、多晶氧化物半導體、微晶氧化物半導體以及非晶氧化物半導體進行說明。
〈單晶氧化物半導體〉
單晶氧化物半導體膜是雜質濃度低且缺陷態密度低(氧缺損少)的氧化物半導體膜。由此，可以降低載子密度。因此，使用單晶氧化物半導體膜的電晶體很少成為常導通電特性。此外，因為單晶氧化物半導體膜的雜質濃度低且缺陷態密度低，所以載子陷阱有時變少。因此，使用單晶氧化物半導體膜的電晶體的電特性變動小，而成為可靠性高的電晶體。
注意，氧化物半導體膜的缺陷越少其密度越高。氧化物半導體膜的結晶性越高其密度越高。氧化物半導體膜的氫等雜質的濃度越低其密度越高。單晶氧化物半導體膜的密度比CAAC-OS膜的密度高。CAAC-OS膜的密度比微晶氧化物半導體膜的密度高。多晶氧化物半導體膜的密度比微晶氧化物半導體膜的密度高。微晶氧化物半導體膜的密度比非晶氧化物半導體膜的密度高。
〈CAAC-OS〉
CAAC-OS膜是包含多個結晶部的氧化物半導體膜之一。包括在CAAC-OS膜中的結晶部具有c軸配向性。在平面TEM影像中，包括在CAAC-OS膜中的結晶部的面積為2500nm2以上，5μm2以上或1000μm2以上；在剖面TEM影像中，該結晶部的含量為50%以上、80%以上或95%以上，則成為其物理性質類似於單晶的薄膜。
在CAAC-OS膜的透射電子顯微鏡(TEM：Transmission Electron Microscope)圖像中，觀察不到結晶部與結晶部之間的明確的邊界，即晶界(grain boundary)。因此，在CAAC-OS膜中，不容易發生起因於晶界的電子移動率的降低。
根據從大致平行於樣本面的方向觀察的CAAC-OS膜的TEM影像(剖面TEM影像)可知在結晶部中金屬原子排列為層狀。各金屬原子層具有反映著形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的形狀並以平行於CAAC-OS膜的被形成面或頂面的方式排列。在本說明書中，“平行”是指兩條直線形成的角度為-10°以上且10°以下，因此也包括角度為-5°以上且5°以下的情況。“垂直”是指兩條直線形成的角度為80°以上且100°以下，因此也包括角度為85°以上且95°以下的情況。
另一方面，根據從大致垂直於樣本面的方向觀察的CAAC-OS膜的TEM影像(平面TEM影像)可知 在結晶部中金屬原子排列為三角形狀或六角形狀。但是，在不同的結晶部之間金屬原子的排列沒有規律性。
此外，在對CAAC-OS膜進行電子繞射分析時，觀察到表示配向性的斑點(亮點)。
由剖面TEM圖像及平面TEM圖像可知，CAAC-OS膜的結晶部具有配向性。
使用X射線繞射(XRD：X-Ray Diffraction)裝置對CAAC-OS膜進行結構分析。例如，當利用out-of-plane法分析CAAC-OS膜時，在繞射角(2θ)為31°附近時常出現峰值。由於該峰值來源於InGaZn氧化物的(00x)面(x為整數)，由此可知CAAC-OS膜中的結晶具有c軸配向性，並且c軸朝向大致垂直於CAAC-OS膜的被形成面或頂面的方向。
另一方面，當利用從大致垂直於c軸的方向使X線入射到樣本的in-plane法分析CAAC-OS膜時，在2θ為56°附近時常出現峰值。該峰值來源於InGaZn氧化物的結晶的(110)面。在此，將2θ固定為56°附近並在以樣本面的法線向量為軸(Φ軸)旋轉樣本的條件下進行分析(Φ掃描)。當該樣本是InGaZn氧化物的單晶氧化物半導體膜時，出現六個峰值。該六個峰值來源於相等於(110)面的結晶面。另一方面，當該樣本是CAAC-OS膜時，即使在將2θ固定為56°附近的狀態下進行Φ掃描也不能觀察到明確的峰值。
由上述結果可知，在具有c軸配向的CAAC- OS膜中，雖然a軸及b軸的配向在不同的結晶部之間沒有規律性，但是c軸都朝向平行於被形成面或頂面的法線向量的方向。因此，在上述剖面TEM影像中觀察到的排列為層狀的各金屬原子層相當於與結晶的a-b面平行的面。
結晶是在形成CAAC-OS膜時或在進行加熱處理等晶化處理時形成的。如上所述，結晶的c軸朝向平行於CAAC-OS膜的被形成面或頂面的法線向量的方向。由此，例如，當CAAC-OS膜的形狀因蝕刻等而發生改變時，結晶的c軸不一定平行於CAAC-OS膜的被形成面或頂面的法線向量。
此外，CAAC-OS膜中的結晶度不一定均勻。例如，當CAAC-OS膜的結晶部是由於CAAC-OS膜的頂面附近的結晶成長而形成時，有時頂面附近的結晶度高於被形成面附近的結晶度。另外，還有如下情況：當對CAAC-OS膜添加雜質時，被添加了雜質的區域的結晶度改變，所以CAAC-OS膜中的結晶度根據區域而不同。
當利用out-of-plane法分析CAAC-OS膜時，除了在2θ為31°附近的峰值之外，有時還在2θ為36°附近觀察到峰值。2θ為36°附近的峰值意味著CAAC-OS膜的一部分中含有不具有c軸配向的結晶部。較佳的是，在CAAC-OS膜中在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
CAAC-OS膜是雜質濃度低的氧化物半導體 膜。雜質是指氫、碳、矽以及過渡金屬元素等氧化物半導體膜的主要成分以外的元素。尤其是，某一種元素如矽等與氧的鍵合力比構成氧化物半導體膜的金屬元素與氧的鍵合力強，該元素會奪取氧化物半導體膜中的氧，從而打亂氧化物半導體膜的原子排列，導致結晶性下降。另外，由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以如果包含在氧化物半導體膜內，也會打亂氧化物半導體膜的原子排列，導致結晶性下降。包含在氧化物半導體膜中的雜質有時成為載子陷阱或載子發生源。
CAAC-OS膜是缺陷態密度低的氧化物半導體膜。例如，氧化物半導體膜中的氧缺損有時成為載子陷阱，或因俘獲氫而成為載子發生源。
將雜質濃度低且缺陷態密度低(氧缺損少)的狀態稱為“高純度本質”或“實質上高純度本質”。在高純度本質或實質上高純度本質的氧化物半導體膜中載子發生源少，所以可以降低載子密度。因此，採用該氧化物半導體膜的電晶體很少具有負臨界電壓的電特性(也稱為常導通)。此外，在高純度本質或實質上高純度本質的氧化物半導體膜中載子陷阱少。因此，採用該氧化物半導體膜的電晶體的電特性變動小，於是成為可靠性高的電晶體。被氧化物半導體膜的載子陷阱俘獲的電荷直到被釋放需要的時間長，有時像固定電荷那樣動作。所以，採用雜質濃度高且缺陷態密度高的氧化物半導體膜的電晶體有時電特性 不穩定。
此外，在使用CAAC-OS膜的電晶體中，起因於可見光或紫外光的照射的電特性的變動小。
〈多晶氧化物半導體〉
在使用TEM觀察的多晶氧化物半導體膜的影像中，可以觀察到晶粒。多晶氧化物半導體膜所包括的晶粒例如在使用TEM的觀察影像中，在大多數情況下，粒徑為2nm以上且300nm以下、3nm以上且100nm以下或5nm以上且50nm以下。此外，例如在使用TEM觀察的多晶氧化物半導體膜的影像中，有時可以確認到晶界。
多晶氧化物半導體膜具有多個晶粒，該多個晶粒有時晶體配向不同。此外，多晶氧化物半導體膜例如使用XRD裝置並採用out-of-plane法進行分析，有時出現一個或多個峰值。例如，在多晶IGZO膜中，有時出現表示配向的2θ為31°附近的峰值或多個表示配向的峰值。
因為多晶氧化物半導體膜具有高結晶性，所以有時具有高電子移動率。因此，使用多晶氧化物半導體膜的電晶體具有高場效移動率。但是，多晶氧化物半導體膜有時在晶界產生雜質的偏析。多晶氧化物半導體膜的晶界成為缺陷能階。由於多晶氧化物半導體膜的晶界有時成為載子發生源、陷阱能階，因此有時與使用CAAC-OS膜的電晶體相比，使用多晶氧化物半導體膜的電晶體的電特性變動大，且可靠性低。
〈微晶氧化物半導體〉
在使用TEM觀察的微晶氧化物半導體膜的影像中，有時不能明確地觀察到結晶部。微晶氧化物半導體膜中含有的結晶部的尺寸大多為1nm以上且100nm以下，或1nm以上且10nm以下。尤其是，將具有尺寸為1nm以上且10nm以下或1nm以上且3nm以下的微晶的奈米晶體(nc：nanocrystal)的氧化物半導體膜稱為nc-OS(nanocrystalline Oxide Semiconductor)膜。例如，在使用TEM觀察nc-OS膜時，有時不能明確地確認到晶界。
nc-OS膜在微小區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中其原子排列具有週期性。另外，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。因此，在膜整體上觀察不到配向性。所以，有時nc-OS膜在某些分析方法中與非晶氧化物半導體膜沒有差別。例如，在藉由其中利用使用其束徑比結晶部大的X射線的XRD裝置的out-of-plane法對nc-OS膜進行結構分析時，檢測不出表示結晶面的峰值。在對nc-OS膜進行使用其束徑比結晶部大(例如，50nm以上)的電子射線的電子繞射(也稱為選區電子繞射)時，觀察到類似於光暈圖案的繞射圖案。另一方面，在對nc-OS膜進行使用其束徑近於結晶部或者比結晶部小(例如，1nm以上且30nm以下)的電子射線的電子繞射(也稱為奈米束電子繞射)時，觀察到斑點。在對nc-OS 膜進行奈米束電子繞射時，還有時觀察到如圓圈那樣的(環狀的)亮度高的區域。在對nc-OS膜進行奈米束電子繞射時，還有時還觀察到環狀的區域內的多個斑點。
圖20示出對具有nc-OS膜的樣本以改變測量位置的方式進行了奈米束電子繞射的例子。在此，將樣本沿著垂直於nc-OS膜的被形成面的方向截斷，使其厚度減薄以使其厚度為10nm以下。在此，使電子束徑為1nm的電子線從垂直於樣本的截斷面的方向入射。從圖20可知，藉由對具有nc-OS膜的樣本進行奈米束電子繞射，獲得表示晶面的繞射圖案，但是觀察不到特定方向上的晶面的配向性。
nc-OS膜是其規律性比非晶氧化物半導體膜高的氧化物半導體膜。因此，nc-OS膜的缺陷態密度比非晶氧化物半導體膜低。但是，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。所以，nc-OS膜的缺陷態密度比CAAC-OS膜高。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合而使用。
實施方式8
在上述實施方式所示的電晶體的製造方法中，可在形成用作一對電極的導電膜21a、22b之後，將氧化物半導體膜19a暴露於產生在氧化氛圍中的電漿，來對氧化物半導體膜19a供應氧。氧化氛圍的例子為氧、臭氧、一氧化 二氮、二氧化氮等的氛圍。而且，在該電漿處理中，較佳為將氧化物半導體膜19a暴露於在對基板11一側不施加偏壓的狀態下產生的電漿中。其結果是，能夠不使氧化物半導體膜19a受損傷，且能供應氧，可減少氧化物半導體膜19a中的氧缺損量。此外，藉由蝕刻處理可以去除殘留在氧化物半導體膜19a的表面上的雜質諸如氟、氯等鹵素等。較佳為邊進行300℃以上的加熱邊進行該電漿處理。電漿中的氧與氧化物半導體膜19a中的氫鍵合而成為水。由於對基板進行加熱，所以該水從氧化物半導體膜19a脫離。其結果是，可以減少氧化物半導體膜19a中的含氫量及含水量。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合而使用。
實施方式9
雖然上述實施方式所公開的氧化物半導體膜可以利用濺射法形成，但是也可以利用熱CVD法等其他方法形成。作為熱CVD法的例子，可以舉出MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬化學氣相沉積)法或ALD(Atomic Layer Deposition：原子層沉積)法。
由於熱CVD法是不使用電漿的成膜方法，因此具有因不產生電漿損傷所引起的缺陷的優點。
可以以如下方法進行利用熱CVD法的成膜： 將源氣體及氧化劑同時供應到處理室內，將處理室內的壓力設定為大氣壓或減壓，使其在基板附近或在基板上起反應。
另外，可以以如下方法進行利用ALD法的成膜：將處理室內的壓力設定為大氣壓或減壓，將用於反應的源氣體依次引入處理室，並且按該順序反復地引入氣體。例如，藉由切換各開關閥(也稱為高速閥)來將兩種以上的源氣體依次供應到處理室內。為了防止多種源氣體混合，例如，在引入第一源氣體的同時或之後引入惰性氣體(氬或氮等)等，然後引入第二源氣體。注意，當同時引入第一源氣體及惰性氣體時，惰性氣體用作載子氣體，另外，可以在引入第二源氣體的同時引入惰性氣體。另外，也可以利用真空抽氣將第一源氣體排出來代替引入惰性氣體，然後引入第二源氣體。第一源氣體附著到基板表面形成第一層，之後引入的第二源氣體與該第一層起反應，由此第二層層疊在第一層上而形成薄膜。藉由按該順序反復多次地引入氣體直到獲得所希望的厚度為止，可以形成步階覆蓋性良好的薄膜。由於薄膜的厚度可以根據按順序反復引入氣體的次數來進行調節，因此，ALD法可以準確地調節厚度而適用於形成微型FET。
利用MOCVD法或ALD法等熱CVD法可以形成以上所示的實施方式所公開的金屬膜、氧化物半導體膜、無機絕緣膜等各種膜，例如，當形成InGaZnO膜時，使用三甲基銦、三甲基鎵及二甲基鋅。三甲基銦的化 學式為In(CH3)3。三甲基鎵的化學式為Ga(CH3)3。二甲基鋅的化學式為Zn(CH3)2。但是，不侷限於上述組合，也可以使用三乙基鎵(化學式為Ga(C2H5)3)代替三甲基鎵，並使用二乙基鋅(化學式為Zn(C2H5)2)代替二甲基鋅。
例如，在使用利用ALD的成膜裝置形成氧化物半導體膜如In-Ga-Zn-O膜時，依次反復引入In(CH3)3氣體和O3氣體形成In-O層，然後同時引入Ga(CH3)3氣體和O3氣體形成GaO層，之後同時引入Zn(CH3)2和O3氣體形成ZnO層。注意，這些層的順序不侷限於上述例子。此外，也可以混合這些氣體來形成混合化合物層如In-Ga-O層、In-Zn-O層、Ga-Zn-O層等。注意，雖然也可以使用利用Ar等惰性氣體進行起泡而得到的H2O氣體代替O3氣體，但是較佳為使用不包含H的O3氣體。另外，也可以使用In(C2H5)3氣體代替In(CH3)3氣體。也可以使用Ga(C2H5)3氣體代替Ga(CH3)3氣體。也可以使用In(C2H5)3氣體代替In(CH3)3氣體。也可以使用Zn(CH3)2氣體。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合而使用。
實施方式10
藉由使用在上述實施方式中示出一個例子的電晶體可以製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，藉由將包括電晶體的驅動電路的一部分或整個部分 形成在與像素部相同的基板上，可以形成系統整合型面板(system-on-panel)。在本實施方式中，參照圖21A至22B來說明使用了在上述實施方式中示出一個例子的電晶體的顯示裝置的例子。注意，圖22A和22B是示出沿著圖21B中的M-N的點劃線的剖面結構的剖面圖。
在圖21A中，以圍繞設置在第一基板901上的像素部902的方式設置有密封材料905，並且，使用第二基板906進行密封。在圖21A中，在第一基板901上的與被密封材料905圍繞的區域不同的區域中，安裝有使用單晶半導體或多晶半導體形成在另行準備的基板上的信號線驅動電路903和掃描線驅動電路904。此外，供應給信號線驅動電路903、掃描線驅動電路904或者像素部902的各種信號及電位由FPC(Flexible printed circuit：撓性印刷電路)918來供應。
在圖21B和21C中，以圍繞設置在第一基板901上的像素部902和掃描線驅動電路904的方式設置有密封材料905。此外，在像素部902和掃描線驅動電路904上設置有第二基板906。因此，像素部902和掃描線驅動電路904與顯示元件一起被第一基板901、密封材料905以及第二基板906密封。在圖21B和21C中，在第一基板901上的與被密封材料905圍繞的區域不同的區域中，安裝有使用單晶半導體或多晶半導體形成在另行準備的基板上的信號線驅動電路903。在圖21B和21C中，供應給信號線驅動電路903、掃描線驅動電路904或者像素 部902的各種信號及電位由FPC918來供應。
此外，圖21B和21C示出了另行形成信號線驅動電路903並將其安裝到第一基板901的示例，但是並不侷限於該結構。既可以另行形成掃描線驅動電路並進行安裝，又可以僅另行形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並進行安裝。
另外，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG(Chip On Glass，玻璃覆晶封裝)方法、引線鍵合方法、或者TAB(Tape Automated Bonding，卷帶式自動接合)方法等。圖21A是利用COG方法來安裝信號線驅動電路903和掃描線驅動電路904的示例，圖21B是利用COG方法來安裝信號線驅動電路903的示例，圖21C是利用TAB方法來安裝信號線驅動電路903的示例。
顯示裝置包括密封有顯示元件的面板和在該面板中安裝有包括控制器的IC等的模組。
本說明書中的顯示裝置是指影像顯示裝置或顯示裝置。另外，顯示裝置還包括：安裝有連接器諸如FPC或TCP的模組；在TCP的端部上設置有印刷佈線板的模組；利用COG方式將IC(積體電路)直接安裝到顯示元件的模組。
此外，設置在第一基板上的像素部及掃描線驅動電路包括多個電晶體，可應用上述實施方式所示的電晶體。還可以將上述實施方式所示的電晶體應用於掃描線 驅動電路所包括的緩衝電路。
作為設置在顯示裝置中的顯示元件，可使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。對於發光元件，將由電流或電壓來控制亮度的元件包括在其範疇內，明確而言，包括無機EL(Electro Luminescence；電致發光)元件、有機EL元件等。此外，也可應用電子墨水等因電作用而改變對比度的顯示媒介。圖22A示出了使用液晶元件來作為顯示元件的液晶顯示裝置的示例，圖22B示出了使用發光元件來作為顯示元件的發光顯示裝置的示例。
如圖22A和22B所示，半導體裝置包括連接端子電極915及端子電極916，並且，連接端子電極915及端子電極916藉由各向異性導電劑919而電連接到FPC918所包括的端子。
連接端子電極915由與第一電極930相同的導電膜來形成，並且，端子電極916由與電晶體910及電晶體911的一對電極相同的導電膜來形成。
此外，設置在第一基板901上的像素部902和掃描線驅動電路904包括多個電晶體，在圖22A和22B中示出了像素部902所包括的電晶體910和掃描線驅動電路904所包括的電晶體911。在圖22A中，在電晶體910及電晶體911上設置有氧化物絕緣膜924，在氧化物絕緣膜924上設置有阻氧膜927，在圖22B中，在阻氧膜927上還設置有平坦化膜921。
在本實施方式中，作為電晶體910及電晶體911可使用上述實施方式所示的電晶體。藉由將上述實施方式所示的電晶體用作電晶體910及電晶體911，可製造高顯示品質的顯示裝置。
此外，圖22B示出了在阻氧膜927上的與驅動電路用電晶體911的氧化物半導體膜926的通道區域重疊的位置設置有導電膜917的示例。在本實施方式中，由與第一電極930相同的導電膜來形成導電膜917。藉由將導電膜917設置在與氧化物半導體膜926的通道區域重疊的位置，可進一步減少BT應力測試前後的電晶體911的臨界電壓的變動量。此外，導電膜917的電位既可以與電晶體911的閘極電極的電位相同，也可以不同，並且，還可以將導電膜用作第二閘極電極。此外，導電膜917的電位也可以為GND、0V、浮動狀態、或與驅動電路的最低電位(Vss，例如以源極電極的電位為標準時的源極電極的電位)相等的電位或與其大致相等的電位。
此外，導電膜917還具有遮蔽外部的電場的功能。就是說，導電膜917還具有不使外部的電場作用到內部(包括電晶體的電路部)的功能(尤其是遮蔽靜電的靜電遮蔽功能)。利用導電膜917的遮蔽功能，可以防止由於靜電等外部電場的影響而使電晶體的電特性發生變動。導電膜917可以用於上述實施方式所示的任一電晶體。
設置在像素部902中的電晶體910電連接到 顯示元件以構成顯示面板。只要可以進行顯示就對顯示元件沒有特別的限制，可以使用各種各樣的顯示元件。
在圖22A中，作為顯示元件的液晶元件913包括第一電極930、第二電極931以及液晶層908。另外，以夾持液晶層908的方式設置有用作配向膜的絕緣膜932及絕緣膜933。此外，第二電極931設置在第二基板906一側，並且第一電極930隔著液晶層908與第二電極931重疊。
此外，間隔物935是藉由對絕緣膜選擇性地進行蝕刻而得到的柱狀間隔物，且是為了控制第一電極930與第二電極931之間的間隔(單元間隙)而設置的。另外，也可以使用球狀間隔物。
另外，也可以採用不使用配向膜的呈現藍相的液晶。藍相是液晶相中之一種，當使膽固醇相液晶的溫度升高時，在即將由膽固醇相轉變成各向同性相之前呈現為藍相。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將混合手性試劑的液晶組成物用於液晶層。由於包括呈現藍相的液晶和手性試劑的液晶組成物的回應時間較短，為1msec以下，並且因為它具有光學各向同性，所以不需要配向處理且視角依賴性較低。另外，因不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，由此可以降低製程中的液晶顯示裝置的不良和破損。因此，可以提高液晶顯示裝置的生產率。
第一基板901和第二基板906被密封材料925固定。作為密封材料925，可以使用熱固性樹脂、光硬化性樹脂等有機樹脂。
另外，上述實施方式中使用的包含氧化物半導體膜的電晶體具有優良的開關特性。另外，由於能夠得到較高的場效移動率，因此能夠進行高速驅動。由此，藉由在具有顯示功能的半導體裝置的像素部中使用上述電晶體，可提供高品質的影像。另外，因為可以使用上述電晶體在同一基板上分別製造驅動電路和像素部，所以可縮減半導體裝置的部件數量。
考慮到配置在像素部中的電晶體的洩汲電流等，將設置在液晶顯示裝置中的儲存電容器的大小設定為能夠在指定期間中保存電荷。藉由使用包括高純度的氧化物半導體膜的電晶體，由於設置具有各像素中的液晶電容的1/3以下或1/5以下的電容的儲存電容器就已足夠，所以可提高像素的孔徑比。
此外，在顯示裝置中，適當地設置黑矩陣(遮光膜)、偏振構件、相位差構件、抗反射構件等光學構件(光學基板)等。例如，也可使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可使用背光、側光等。
此外，作為像素部中的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，作為當進行彩色顯示時在像素中控制的顏色因素，不侷限於RGB(R表示 紅色，G表示綠色，B表示藍色)這三種顏色。例如，也可以採用RGBW(W表示白色)或對RGB追加黃色(yellow)、青色(cyan)、洋紅色(magenta)等中的一種以上的顏色。另外，也可以按每個顏色因素的點使其顯示區的大小不同。但是，本發明的一實施方式不侷限於彩色顯示的顯示裝置，而也可以應用於黑白顯示的顯示裝置。
在圖22B中，作為顯示元件的發光元件963與設置在像素部902中的電晶體910電連接。發光元件963的結構是第一電極930、發光層961以及第二電極931的疊層結構，但是，不侷限於所示的結構。根據從發光元件963取出光的方向等，可適當地改變發光元件963的結構。
隔壁960使用有機絕緣材料或無機絕緣材料來形成。尤其較佳為藉由如下方法來形成隔壁960：即，使用感光樹脂材料並在第一電極930上形成開口部，且將該開口部的側壁形成為具有連續曲率的傾斜面。
發光層961可以由單層來構成，也可以由包含多個層的疊層來構成。
為了防止氧、氫、水分、二氧化碳等侵入發光元件963，也可在第二電極931及隔壁960上形成保護膜。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜、DLC膜等。此外，在由第一基板901、第二基板906以及密封材料 936所密封的空間中設置有填充材料964並被密封。如此，為了不暴露於外部氣體中，較佳為使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線硬化性樹脂薄膜等)、覆蓋材料來進行封裝(封入)。
作為密封材料936，可以使用熱固性樹脂或光硬化性樹脂等有機樹脂或者包括低熔點玻璃的玻璃粉等。上述玻璃粉對水或氧等雜質具有高阻擋性，所以是較佳的。此外，當使用玻璃粉來作為密封材料936時，如圖22B所示，藉由在氧化物絕緣膜924上設置玻璃粉，可以提高附著性。
作為填充材料964，除了氮或氬等惰性氣體以外，也可以使用紫外線硬化性樹脂或熱固性樹脂，例如可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)或EVA(乙烯-醋酸乙烯酯)。例如，作為填充材料使用氮即可。
另外，如果需要，也可在發光元件的射出面上適當地設置諸如偏光板或者圓偏光板(包括橢圓偏光板)、相位差板(λ/4板，λ/2板)、濾色片等光學薄膜。此外，也可在偏光板或者圓偏光板上設置防反射膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸來擴散反射光以降低眩光的處理。
關於對顯示元件施加電壓的第一電極及第二電極(也稱為像素電極、共用電極、反電極等)，根據所取出的光的方向、設置電極的地方、以及電極的圖案結構 來選擇其透光性、反射性即可。
作為第一電極930、第二電極931，可以使用包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、ITO、氧化銦鋅、添加有氧化矽的氧化銦錫等具有透光性的導電材料。
此外，第一電極930和第二電極931可以使用鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、銀(Ag)等金屬、其合金或者其金屬氮化物中的一種或多種來形成。
此外，作為第一電極930和第二電極931，可以使用包含導電高分子(也稱為導電聚合體)的導電組成物來形成。作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物，聚吡咯或其衍生物，或者由苯胺、吡咯及噻吩中的兩種以上構成的共聚物等。
此外，由於電晶體容易因靜電等而損壞，所以較佳為設置用來保護驅動電路的保護電路。保護電路較佳為使用非線性元件來構成。
如上所述，藉由應用上述實施方式所示的電晶體，可以提供具有顯示功能的可靠性高的半導體裝置。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合而使用。

Claims (5)

  1. 一種顯示裝置，具有：像素部；前述像素部具有複數像素；各複數像素具有：第一電晶體、第二電晶體、第三電晶體、發光元件、電容；前述第一電晶體的源極或汲極中的一者與信號線電連接；前述第一電晶體的源極或汲極的另一者與前述電容的第一電極電連接；前述第一電晶體的閘極與掃描線電連接；前述第二電晶體的源極或汲極的一者與第一佈線電連接；前述第二電晶體的源極或汲極中的另一者與前述發光元件的第一電極、前述電容的第二電極、前述第三電晶體的源極或汲極的一者電連接；前述第三電晶體的源極或汲極的另一者與第二佈線電連接；前述發光元件的第二電極與第三佈線電連接；前述第二電晶體具有：基板上的第一閘極；前述第一閘極之上的具有通道形成區域的氧化物半導體膜；以及前述氧化物半導體膜上的第二閘極；前述信號線在第一方向延伸設置；前述掃描線在與前述第一方向交叉的方向延伸設置；前述第一佈線具有在前述第一方向平行設置的區域；前述第二佈線具有在前述第一方向平行設置的區域。
  2. 如請求項1的顯示裝置，其中，前述第一電晶體及前述第三電晶體的至少一者包含：具有通道形成區域的氧化物半導體膜。
  3. 如請求項1的顯示裝置，其中，前述第三電晶體的閘極與前述掃描線電連接。
  4. 如請求項1或請求項2的顯示裝置，其中，前述氧化物半導體膜包含In、Ga、及Zn。
  5. 如請求項1的顯示裝置，其中，前述第二電晶體，在前述氧化物半導體膜與前述第二閘極間具有氧化物絕緣膜。
TW107126664A 2013-05-16 2014-04-30 半導體裝置 TWI679772B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013103716 2013-05-16
JP2013-103716 2013-05-16

Publications (2)

Publication Number Publication Date
TW201914034A TW201914034A (zh) 2019-04-01
TWI679772B true TWI679772B (zh) 2019-12-11

Family

ID=51895087

Family Applications (5)

Application Number Title Priority Date Filing Date
TW108142529A TWI809225B (zh) 2013-05-16 2014-04-30 半導體裝置
TW112126122A TW202414844A (zh) 2013-05-16 2014-04-30 半導體裝置
TW107126664A TWI679772B (zh) 2013-05-16 2014-04-30 半導體裝置
TW110129656A TWI809474B (zh) 2013-05-16 2014-04-30 半導體裝置
TW103115529A TWI639235B (zh) 2013-05-16 2014-04-30 半導體裝置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW108142529A TWI809225B (zh) 2013-05-16 2014-04-30 半導體裝置
TW112126122A TW202414844A (zh) 2013-05-16 2014-04-30 半導體裝置

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW110129656A TWI809474B (zh) 2013-05-16 2014-04-30 半導體裝置
TW103115529A TWI639235B (zh) 2013-05-16 2014-04-30 半導體裝置

Country Status (4)

Country Link
US (1) US9437741B2 (zh)
JP (1) JP6407558B2 (zh)
KR (7) KR102220810B1 (zh)
TW (5) TWI809225B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9853053B2 (en) 2012-09-10 2017-12-26 3B Technologies, Inc. Three dimension integrated circuits employing thin film transistors
US9754971B2 (en) 2013-05-18 2017-09-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015195327A (ja) 2013-06-05 2015-11-05 株式会社半導体エネルギー研究所 半導体装置
US9293480B2 (en) 2013-07-10 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP6400961B2 (ja) 2013-07-12 2018-10-03 株式会社半導体エネルギー研究所 表示装置
TWI632688B (zh) 2013-07-25 2018-08-11 半導體能源研究所股份有限公司 半導體裝置以及半導體裝置的製造方法
KR102244553B1 (ko) 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
US9461126B2 (en) 2013-09-13 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Transistor, clocked inverter circuit, sequential circuit, and semiconductor device including sequential circuit
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
US9882014B2 (en) 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI666770B (zh) 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
US9379192B2 (en) 2013-12-20 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6488124B2 (ja) 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置
US9780226B2 (en) 2014-04-25 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9766517B2 (en) * 2014-09-05 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Display device and display module
CN107112049A (zh) 2014-12-23 2017-08-29 3B技术公司 采用薄膜晶体管的三维集成电路
US10249644B2 (en) * 2015-02-13 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US9653613B2 (en) * 2015-02-27 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN104934442B (zh) * 2015-04-30 2018-02-27 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板及显示装置
US9837547B2 (en) * 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
CN104992925B (zh) 2015-07-13 2019-02-22 合肥鑫晟光电科技有限公司 导电过孔结构、阵列基板和显示装置的制作方法
US11024725B2 (en) 2015-07-24 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including metal oxide film
KR102465559B1 (ko) * 2015-12-28 2022-11-11 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
CN106653814B (zh) * 2016-12-28 2020-02-14 上海天马微电子有限公司 一种阵列基板、显示面板与显示装置
CN107369716B (zh) * 2017-07-17 2021-02-12 京东方科技集团股份有限公司 薄膜晶体管及制作方法、显示装置
US11152513B2 (en) * 2017-09-05 2021-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP7048292B2 (ja) * 2017-12-14 2022-04-05 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
JP7472100B2 (ja) * 2019-03-15 2024-04-22 株式会社半導体エネルギー研究所 半導体装置
US11444025B2 (en) * 2020-06-18 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor and fabrication method thereof
US11695037B2 (en) * 2021-01-12 2023-07-04 Win Semiconductors Corp. Semiconductor structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070120785A1 (en) * 2005-11-30 2007-05-31 Semiconductor Energy Laboratory Co., Ltd. Display device
US20120169798A1 (en) * 2010-04-05 2012-07-05 Panasonic Corporation Organic el display device and control method thereof

Family Cites Families (155)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
FR2679057B1 (fr) 1991-07-11 1995-10-20 Morin Francois Structure d'ecran a cristal liquide, a matrice active et a haute definition.
US6849872B1 (en) 1991-08-26 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07104312A (ja) 1993-09-30 1995-04-21 Sanyo Electric Co Ltd 液晶表示装置の製造方法
TW347477B (en) 1994-09-30 1998-12-11 Sanyo Electric Co Liquid crystal display with storage capacitors for holding electric charges
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH08306926A (ja) 1995-05-07 1996-11-22 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3634089B2 (ja) 1996-09-04 2005-03-30 株式会社半導体エネルギー研究所 表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
KR100940342B1 (ko) * 2001-11-13 2010-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 구동방법
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
TWI226712B (en) 2003-12-05 2005-01-11 Au Optronics Corp Pixel structure and fabricating method thereof
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US8144146B2 (en) * 2004-05-21 2012-03-27 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US20060118869A1 (en) * 2004-12-03 2006-06-08 Je-Hsiung Lan Thin-film transistors and processes for forming the same
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
US7745798B2 (en) 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5148912B2 (ja) * 2006-04-06 2013-02-20 株式会社半導体エネルギー研究所 液晶表示装置及び半導体装置、並びに電子機器
EP2924498A1 (en) 2006-04-06 2015-09-30 Semiconductor Energy Laboratory Co, Ltd. Liquid crystal desplay device, semiconductor device, and electronic appliance
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5406449B2 (ja) * 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
TWI357530B (en) 2007-09-11 2012-02-01 Au Optronics Corp Pixel structure and liquid crystal display panel
KR101375831B1 (ko) 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5602390B2 (ja) 2008-08-19 2014-10-08 富士フイルム株式会社 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
KR101497425B1 (ko) 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
EP2202802B1 (en) 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
JP5590877B2 (ja) 2008-12-26 2014-09-17 株式会社半導体エネルギー研究所 半導体装置
KR101681884B1 (ko) * 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 표시장치 및 전자기기
KR101422362B1 (ko) 2009-07-10 2014-07-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 패널 및 전자 기기
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102526493B1 (ko) * 2009-07-31 2023-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102473734B (zh) 2009-07-31 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法
KR20190141791A (ko) 2009-07-31 2019-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2011071476A (ja) 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
KR101680047B1 (ko) 2009-10-14 2016-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101402294B1 (ko) 2009-10-21 2014-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR101847656B1 (ko) 2009-10-21 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101995704B1 (ko) * 2009-11-20 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
WO2011070901A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
CN105047669B (zh) * 2009-12-28 2018-08-14 株式会社半导体能源研究所 存储器装置和半导体装置
KR101399609B1 (ko) 2010-02-05 2014-05-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
KR101403409B1 (ko) * 2010-04-28 2014-06-03 한국전자통신연구원 반도체 장치 및 그 제조 방법
KR101806271B1 (ko) * 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US8546161B2 (en) * 2010-09-13 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and liquid crystal display device
US9230994B2 (en) 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8841664B2 (en) * 2011-03-04 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013051328A (ja) * 2011-08-31 2013-03-14 Japan Display Central Co Ltd アクティブマトリックス型表示素子およびその製造方法
US20140014948A1 (en) 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR20150040873A (ko) 2012-08-03 2015-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070120785A1 (en) * 2005-11-30 2007-05-31 Semiconductor Energy Laboratory Co., Ltd. Display device
US20120169798A1 (en) * 2010-04-05 2012-07-05 Panasonic Corporation Organic el display device and control method thereof

Also Published As

Publication number Publication date
KR20230137860A (ko) 2023-10-05
KR102696003B1 (ko) 2024-08-19
JP2014241403A (ja) 2014-12-25
TW202145586A (zh) 2021-12-01
US20140339539A1 (en) 2014-11-20
JP6407558B2 (ja) 2018-10-17
KR20220163329A (ko) 2022-12-09
TW202414844A (zh) 2024-04-01
US9437741B2 (en) 2016-09-06
KR20140135636A (ko) 2014-11-26
TW201501314A (zh) 2015-01-01
KR102582722B1 (ko) 2023-09-26
KR20240125540A (ko) 2024-08-19
KR102292702B1 (ko) 2021-08-24
KR102220810B1 (ko) 2021-02-26
KR20220019740A (ko) 2022-02-17
KR20210023933A (ko) 2021-03-04
TWI809474B (zh) 2023-07-21
TW201914034A (zh) 2019-04-01
KR20210105322A (ko) 2021-08-26
TW202025495A (zh) 2020-07-01
TWI809225B (zh) 2023-07-21
KR102472174B1 (ko) 2022-11-29
TWI639235B (zh) 2018-10-21

Similar Documents

Publication Publication Date Title
KR102292702B1 (ko) 반도체 장치
JP7324826B2 (ja) 半導体装置
JP7329575B2 (ja) 半導体装置
TWI633666B (zh) 半導體裝置