JP2014241403A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014241403A
JP2014241403A JP2014099394A JP2014099394A JP2014241403A JP 2014241403 A JP2014241403 A JP 2014241403A JP 2014099394 A JP2014099394 A JP 2014099394A JP 2014099394 A JP2014099394 A JP 2014099394A JP 2014241403 A JP2014241403 A JP 2014241403A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
oxide
oxygen
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014099394A
Other languages
English (en)
Other versions
JP6407558B2 (ja
JP2014241403A5 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
三宅　博之
Hiroyuki Miyake
博之 三宅
岡崎　健一
Kenichi Okazaki
健一 岡崎
早川　昌彦
Masahiko Hayakawa
昌彦 早川
慎平 松田
Shimpei Matsuda
慎平 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014099394A priority Critical patent/JP6407558B2/ja
Publication of JP2014241403A publication Critical patent/JP2014241403A/ja
Publication of JP2014241403A5 publication Critical patent/JP2014241403A5/ja
Application granted granted Critical
Publication of JP6407558B2 publication Critical patent/JP6407558B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Abstract

【課題】電気特性の優れたトランジスタを有する半導体装置を提供する。または、開口率が高く、且つ電荷容量を増大させることが可能な容量素子を有する半導体装置を提供する。【解決手段】ゲート電極と、ゲート電極と重なる酸化物半導体膜と、酸化物半導体膜に接する酸化物絶縁膜と、ゲート電極及び酸化物半導体膜の間に設けられる酸素に対する第１のバリア膜と、酸素に対する第１のバリア膜に接する酸素に対する第２のバリア膜とを有し、酸素に対する第１のバリア膜と酸素に対する第２のバリア膜の内側に、酸化物半導体膜及び酸化物絶縁膜が設けられている半導体装置である。【選択図】図１

Description

酸化物半導体膜を有するトランジスタを備えた半導体装置及びその作製方法に関する。
基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジスタ（ＴＦＴ）ともいう。）を構成する技術が注目されている。該トランジスタは、集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、トランジスタの活性層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）を含む酸化物半導体を用いたトランジスタが開示されている（特許文献１参照。）。
また、酸化物半導体層を、積層構造とすることで、キャリアの移動度を向上させる技術が開示されている（特許文献２、特許文献３参照）。
特開２００６−１６５５２８号公報 特開２０１１−１３８９３４号公報 特開２０１１−１２４３６０号公報
酸化物半導体膜に含まれる欠陥として、酸素欠損がある。例えば、酸化物半導体膜中に酸素欠損が含まれている酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナス方向に変動しやすく、ノーマリーオン特性となりやすい。これは、酸化物半導体膜に含まれる酸素欠損に起因して電荷が生じ、低抵抗化するためである。トランジスタがノーマリーオン特性を有すると、動作時に動作不良が発生しやすくなる、または非動作時の消費電力が高くなるなどの、様々な問題が生じる。また、経時変化やストレス試験による、トランジスタの電気特性、代表的にはしきい値電圧の変動量が増大するという問題がある。
そこで、本発明の一態様は、電気特性の優れたトランジスタを有する半導体装置を提供する。または、開口率が高く、且つ電荷容量を増大させることが可能な容量素子を有する半導体装置を提供する。
本発明の一態様は、ゲート電極と、ゲート電極と重なる酸化物半導体膜と、酸化物半導体膜に接する酸化物絶縁膜と、ゲート電極及び酸化物半導体膜の間に設けられる酸素に対する第１のバリア膜と、酸素に対する第１のバリア膜に接する酸素に対する第２のバリア膜とを有し、酸素に対する第１のバリア膜と酸素に対する第２のバリア膜の内側に、酸化物半導体膜及び酸化物絶縁膜が設けられている半導体装置である。
また、本発明の一態様は、第１のゲート電極と、第１のゲート電極と重なる酸化物半導体膜と、第１のゲート電極及び酸化物半導体膜の間に設けられる酸素に対する第１のバリア膜と、酸化物半導体膜に接する酸化物絶縁膜と、酸化物絶縁膜に接する酸素に対する第２のバリア膜と、酸化物絶縁膜及び酸素に対する第２のバリア膜を介して酸化物半導体膜と重なる第２のゲート電極を有し、酸素に対する第１のバリア膜及び酸素に対する第２のバリア膜は接しており、酸素に対する第１のバリア膜と酸素に対する第２のバリア膜の内側に、酸化物半導体膜及び酸化物絶縁膜が設けられており、さらに、酸化物半導体膜の側面と第２のゲート電極とが対向する半導体装置である。
なお、第１のゲート電極及び第２のゲート電極は、酸素に対する第１のバリア膜及び酸素に対する第２のバリア膜の開口部において接続してもよい。
また、酸化物半導体膜に接する酸化物絶縁膜は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を有していてもよい。なお、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析において、表面温度が１００℃以上７００℃以下、または１００℃以上５００℃以下の加熱処理における酸素原子の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である。
また、上記半導体装置において、酸化物半導体膜に接する第１の導電膜を有してもよい。該第１の導電膜は、一対の電極として機能する。また、酸素に対する第２のバリア膜及び第１の導電膜に接する第２の導電膜を有してもよい。該第２の導電膜は、画素電極として機能する。
また、上記半導体装置において、酸素に対する第１のバリア膜上の導電性を有する膜と、導電性を有する膜に接する酸素に対する第２のバリア膜と、第２の導電膜とで容量素子を構成してもよい。
なお、導電性を有する膜は、酸化物半導体膜に含まれる金属元素を有する金属酸化物膜であり、さらに、不純物を有する。該不純物として、水素、ホウ素、リン、スズ、アンチモン、希ガス元素、アルカリ金属、アルカリ土類金属等がある。
酸素に対する第１のバリア膜と、酸素に対する第２のバリア膜とが、酸化物半導体膜及び酸化物絶縁膜を内側に有しつつ、接している。このため、酸化物絶縁膜に含まれる酸素が、酸素に対する第１のバリア膜及び酸素に対する第２のバリア膜より外側に移動することを抑制することができる。この結果、酸化物絶縁膜に含まれる酸素を効率よく酸化物半導体膜に移動させ、酸化物半導体膜に含まれる酸素欠損量を低減することができる。
また、第１のゲート電極及び第２のゲート電極を有するトランジスタにおいて、分離された酸化物絶縁膜が酸化物半導体膜と重畳する。さらに、チャネル幅方向の断面図において、酸化物半導体膜の外側に酸化物絶縁膜の端部が位置し、酸化物半導体膜の側面と第１のゲート電極または第２のゲート電極とが対向する。この結果、第１のゲート電極または第２のゲート電極の電界の影響により、酸化物半導体膜の端部における寄生チャネルの発生が抑制される。
また、本発明の一態様の半導体装置の素子基板は、トランジスタの酸化物半導体膜と同時に、容量素子の一方となる電極が形成される。また、画素電極として機能する導電膜を容量素子の他方の電極として用いる。これらのため、容量素子を形成するために、新たに導電膜を形成する工程が不要であり、作製工程を削減できる。また、一対の電極が透光性を有するため、容量素子は透光性を有する。この結果、容量素子の占有面積を大きくしつつ、画素の開口率を高めることができる。
本発明の一態様により、電気特性の優れたトランジスタを有する半導体装置を提供することができる。または、開口率が高く、且つ電荷容量を増大させることが可能な容量素子を有する半導体装置を提供することができる。
半導体装置の一形態を説明するブロック図及び回路図である。 半導体装置の一形態を説明する上面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の一形態を説明する上面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 トランジスタの構造を説明する断面図である。 電流電圧曲線を計算した結果を説明する図である。 トランジスタのポテンシャルを計算した結果を説明する図である。 モデルを説明する図である。 モデルを説明する図である。 電流電圧曲線を計算した結果を説明する図である。 トランジスタの一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 トランジスタのバンド構造を説明する図である。 酸化物半導体の極微電子線回折パターンを示す図である。 半導体装置の一形態を説明する上面図である。 半導体装置の一形態を説明する断面図である。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。また、以下に説明する実施の形態において、同一部分または同様の機能を有する部分には、同一の符号または同一のハッチパターンを異なる図面間で共通して用い、その繰り返しの説明は省略する。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。
また、「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。
本明細書において、フォトリソグラフィ工程を行った後にエッチング工程を行う場合は、フォトリソグラフィ工程で形成したマスクは除去するものとする。
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置について、図面を用いて説明する。なお、本実施の形態では、表示装置を例にして本発明の一態様である半導体装置を説明する。また、本実施の形態では、半導体膜として酸化物半導体膜を用いて説明する。
図１（Ａ）に、半導体装置の一例を示す。図１（Ａ）に示す半導体装置は、画素部１０１と、走査線駆動回路１０４と、信号線駆動回路１０６と、各々が平行または略平行に配設され、且つ走査線駆動回路１０４によって電位が制御されるｍ本の走査線１０７と、各々が平行または略平行に配設され、且つ信号線駆動回路１０６によって電位が制御されるｎ本の信号線１０９と、を有する。さらに、画素部１０１はマトリクス状に配設された複数の画素１０３を有する。また、信号線１０９に沿って、各々が平行または略平行に配設された容量線１１５を有する。なお、容量線１１５は、走査線１０７に沿って、各々が平行または略平行に配設されていてもよい。また、走査線駆動回路１０４及び信号線駆動回路１０６をまとめて駆動回路部という場合がある。
各走査線１０７は、画素部１０１においてｍ行ｎ列に配設された画素１０３のうち、いずれかの行に配設されたｎ個の画素１０３と電気的に接続される。また、各信号線１０９は、ｍ行ｎ列に配設された画素１０３のうち、いずれかの列に配設されたｍ個の画素１０３に電気的と接続される。ｍ、ｎは、ともに１以上の整数である。また、各容量線１１５は、ｍ行ｎ列に配設された画素１０３のうち、いずれかの行に配設されたｎ個の画素１０３と電気的に接続される。なお、容量線１１５が、信号線１０９に沿って、各々が平行または略平行に配設されている場合は、ｍ行ｎ列に配設された画素１０３のうち、いずれかの列に配設されたｍ個の画素１０３に電気的と接続される。
図１（Ｂ）、（Ｃ）は、図１（Ａ）に示す表示装置の画素１０３に用いることができる回路構成の一例を示している。
図１（Ｂ）に示す画素１０３は、液晶素子１２１と、トランジスタ１０２と、容量素子１０５と、を有する。
液晶素子１２１の一対の電極の一方の電位は、画素１０３の仕様に応じて適宜設定される。液晶素子１２１は、書き込まれるデータにより配向状態が設定される。また、複数の画素１０３のそれぞれが有する液晶素子１２１の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素１０３毎の液晶素子１２１の一対の電極の一方に異なる電位を与えてもよい。
なお、液晶素子１２１は、液晶の光学的変調作用によって光の透過または非透過を制御する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素子１２１としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、サーモトロピック液晶、ライオトロピック液晶、強誘電液晶、反強誘電液晶等が挙げられる。
液晶素子１２１を有する表示装置の駆動方法としては、例えば、ＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、またはＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
また、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶とカイラル剤とを含む液晶組成物により液晶素子を構成してもよい。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。
図１（Ｂ）に示す画素１０３の構成において、トランジスタ１０２のソース電極及びドレイン電極の一方は、信号線１０９に電気的に接続され、他方は液晶素子１２１の一対の電極の他方に電気的に接続される。また、トランジスタ１０２のゲート電極は、走査線１０７に電気的に接続される。トランジスタ１０２は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
図１（Ｂ）に示す画素１０３の構成において、容量素子１０５の一対の電極の一方は、電位が供給される容量線１１５に電気的に接続され、他方は、液晶素子１２１の一対の電極の他方に電気的に接続される。なお、容量線１１５の電位の値は、画素１０３の仕様に応じて適宜設定される。容量素子１０５は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図１（Ｂ）の画素１０３を有する表示装置では、走査線駆動回路１０４により各行の画素１０３を順次選択し、トランジスタ１０２をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素１０３は、トランジスタ１０２がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図１（Ｃ）に示す画素１０３は、表示素子のスイッチングを行うトランジスタ１３３と、画素の駆動を制御するトランジスタ１０２と、トランジスタ１３５と、容量素子１０５と、発光素子１３１と、を有する。
トランジスタ１３３のソース電極及びドレイン電極の一方は、データ信号が与えられる信号線１０９に電気的に接続される。さらに、トランジスタ１３３のゲート電極は、ゲート信号が与えられる走査線１０７に電気的に接続される。
トランジスタ１３３は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
トランジスタ１０２のソース電極及びドレイン電極の一方は、アノード線として機能する配線１３７と電気的に接続され、トランジスタ１０２のソース電極及びドレイン電極の他方は、発光素子１３１の一方の電極に電気的に接続される。さらに、トランジスタ１０２のゲート電極は、トランジスタ１３３のソース電極及びドレイン電極の他方、及び容量素子１０５の一方の電極に電気的に接続される。
トランジスタ１０２は、オン状態またはオフ状態になることにより、発光素子１３１に流れる電流を制御する機能を有する。
トランジスタ１３５のソース電極及びドレイン電極の一方はデータの基準電位が与えられる配線１３９と接続され、トランジスタ１３５のソース電極及びドレイン電極の他方は、発光素子１３１の一方の電極、及び容量素子１０５の他方の電極に電気的に接続される。さらに、トランジスタ１３５のゲート電極は、ゲート信号が与えられる走査線１０７に電気的に接続される。
トランジスタ１３５は、発光素子１３１に流れる電流を調整する機能を有する。例えば、発光素子１３１が劣化等により、発光素子１３１の内部抵抗が上昇した場合、トランジスタ１３５のソース電極及びドレイン電極の一方が接続された配線１３９に流れる電流をモニタリングすることで、発光素子１３１に流れる電流を補正することができる。配線１３９に与えられる電位としては、例えば、０Ｖとすることができる。
容量素子１０５の一対の電極の一方は、トランジスタ１０２のゲート電極、及びトランジスタ１３３のソース電極及びドレイン電極の他方と電気的に接続され、容量素子１０５の一対の電極の他方は、トランジスタ１３５のソース電極及びドレイン電極の他方、及び発光素子１３１の一方の電極に電気的に接続される。
図１（Ｃ）に示す画素１０３の構成において、容量素子１０５は、書き込まれたデータを保持する保持容量としての機能を有する。
発光素子１３１の一対の電極の一方は、トランジスタ１３５のソース電極及びドレイン電極の他方、容量素子１０５の他方、及びトランジスタ１０２のソース電極及びドレイン電極の他方と電気的に接続される。また、発光素子１３１の一対の電極の他方は、カソードとして機能する配線１４１に電気的に接続される。
発光素子１３１としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子１３１としては、これに限定されず、無機材料からなる無機ＥＬ素子を用いても良い。
なお、配線１３７及び配線１４１の一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。図１（Ｃ）に示す構成においては、配線１３７に高電源電位ＶＤＤを、配線１４１に低電源電位ＶＳＳを、それぞれ与える構成としている。
図１（Ｃ）の画素１０３を有する表示装置では、走査線駆動回路１０４により各行の画素１０３を順次選択し、トランジスタ１３３をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素１０３は、トランジスタ１３３がオフ状態になることで保持状態になる。さらに、トランジスタ１３３は、容量素子１０５と接続しているため、書き込まれたデータを長時間保持することが可能となる。また、トランジスタ１３３により、トランジスタ１０２のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子１３１は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
次に、表示装置に含まれる素子基板の具体的な構成について説明する。ここでは、画素１０３に液晶素子を用いた液晶表示装置の具体的な例について説明する。ここでは、図１（Ｂ）に示す画素１０３の上面図を図２に示す。
図２において、走査線として機能する導電膜１３は、信号線に略直交する方向（図中左右方向）に延伸して設けられている。信号線として機能する導電膜２１ａは、走査線に略直交する方向（図中上下方向）に延伸して設けられている。容量線として機能する導電膜２１ｃは、信号線と平行方向に延伸して設けられている。なお、走査線として機能する導電膜１３は、走査線駆動回路１０４（図１（Ａ）を参照。）と電気的に接続されており、信号線として機能する導電膜２１ａ及び容量線として機能する導電膜２１ｃは、信号線駆動回路１０６（図１（Ａ）を参照。）に電気的に接続されている。
トランジスタ１０２は、走査線及び信号線が交差する領域に設けられている。トランジスタ１０２は、ゲート電極として機能する導電膜１３、ゲート絶縁膜（図２に図示せず。）、ゲート絶縁膜上に形成されたチャネル領域が形成される酸化物半導体膜１９ａ、一対の電極として機能する導電膜２１ａ、２１ｂにより構成される。なお、導電膜１３は、走査線としても機能し、酸化物半導体膜１９ａと重畳する領域がトランジスタ１０２のゲート電極として機能する。また、導電膜２１ａは、信号線としても機能し、酸化物半導体膜１９ａと重畳する領域がトランジスタ１０２のソース電極またはドレイン電極として機能する。また、図２において、走査線は、上面形状において端部が酸化物半導体膜１９ａの端部より外側に位置する。このため、走査線はバックライトなどの光源からの光を遮る遮光膜として機能する。この結果、トランジスタに含まれる酸化物半導体膜１９ａに光が照射されず、トランジスタの電気特性の変動を抑制することができる。
また、導電膜２１ｂは、開口部４１において、画素電極として機能する透光性を有する導電膜２９と電気的に接続されている。
容量素子１０５は、容量線として機能する導電膜２１ｃと接続されている。また、容量素子１０５は、ゲート絶縁膜上に形成される導電性を有する膜１９ｂと、トランジスタ１０２上に設けられる誘電体膜と、画素電極として機能する透光性を有する導電膜２９とで構成されている。誘電体膜は、酸素に対するバリア膜で形成される。ゲート絶縁膜上に形成される導電性を有する膜１９ｂは透光性を有する。即ち、容量素子１０５は透光性を有する。
このように容量素子１０５は透光性を有するため、画素１０３内に容量素子１０５を大きく（大面積に）形成することができる。従って、開口率を高めつつ、代表的には５０％以上、５５％以上、または６０％以上とすることが可能であると共に、電荷容量を増大させた半導体装置を得ることができる。例えば、解像度の高い半導体装置、例えば液晶表示装置においては、画素の面積が小さくなり、容量素子の面積も小さくなる。このため、解像度の高い半導体装置において、容量素子に蓄積される電荷容量が小さくなる。しかしながら、本実施の形態に示す容量素子１０５は透光性を有するため、当該容量素子を画素に設けることで、各画素において十分な電荷容量を得つつ、開口率を高めることができる。代表的には、画素密度が２００ｐｐｉ以上、さらには３００ｐｐｉ以上、更には５００ｐｐｉ以上である高解像度の半導体装置に好適に用いることができる。
また、本発明の一態様は、高解像度の表示装置においても、開口率を高めることができるため、バックライトなどの光源の光を効率よく利用することができ、表示装置の消費電力を低減することができる。
次いで、図２の一点鎖線Ａ−Ｂ、Ｃ−Ｄにおける断面図を図３に示す。図２に示すトランジスタ１０２は、チャネルエッチ型のトランジスタである。なお、一点破線Ａ−Ｂは、トランジスタ１０２のチャネル長方向、トランジスタ１０２と画素電極として機能する導電膜２９の接続部、及び容量素子１０５の断面図であり、Ｃ−Ｄにおける断面図は、トランジスタ１０２のチャネル幅方向の断面図である。
図３に示すトランジスタ１０２は、シングルゲート構造のトランジスタであり、基板１１上に設けられるゲート電極として機能する導電膜１３を有する。また、基板１１及びゲート電極として機能する導電膜１３上に形成される酸素に対するバリア膜１５と、酸素に対するバリア膜１５上に形成される酸化物絶縁膜１７と、酸素に対するバリア膜１５及び酸化物絶縁膜１７を介して、ゲート電極として機能する導電膜１３と重なる酸化物半導体膜１９ａと、酸化物半導体膜１９ａに接する、一対の電極として機能する導電膜２１ａ、２１ｂとを有する。また、酸化物絶縁膜１７、酸化物半導体膜１９ａ、及び一対の電極として機能する導電膜２１ａ、２１ｂ上には、酸化物絶縁膜２３が形成され、酸化物絶縁膜２３上には酸化物絶縁膜２５が形成される。酸素に対するバリア膜１５、酸化物絶縁膜１７、酸化物絶縁膜２３、酸化物絶縁膜２５、導電膜２１ａ、及び導電膜２１ｂ上には酸素に対するバリア膜２７が形成される。また、一対の電極として機能する導電膜２１ａ、２１ｂの一方、ここでは導電膜２１ｂに接続する導電膜２９が、酸素に対するバリア膜２７上に形成される。なお、導電膜２９は画素電極として機能する。
また、図３に示す容量素子１０５は、酸化物絶縁膜１７上に形成される導電性を有する膜１９ｂと、酸素に対するバリア膜２７と、画素電極として機能する導電膜２９とを有する。
本実施の形態に示すトランジスタ１０２上には分離された酸化物絶縁膜２３、２５が形成される。分離された酸化物絶縁膜２３、２５が酸化物半導体膜１９ａと重畳する。また、酸素に対するバリア膜１５と、酸素に対するバリア膜２７とが、酸化物半導体膜１９ａ及び酸化物絶縁膜２３、２５を内側に有しつつ、接している。
酸素に対するバリア膜１５、２７は、酸素の透過性の低い絶縁膜を用いることが可能である。更には、酸素、水素、及び水の透過性の低い絶縁膜を用いることが可能である。酸素の透過性の低い絶縁膜、酸素、水素、及び水の透過性の低い絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜等の窒化物絶縁膜がある。また、酸素の透過性の低い絶縁膜、酸素、水素、及び水の透過性の低い絶縁膜としては、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化窒化ガリウム膜、酸化イットリウム膜、酸化窒化イットリウム膜、酸化ハフニウム膜、酸化窒化ハフニウム膜等の酸化物絶縁膜がある。
酸化物半導体膜１９ａは、代表的には、Ｉｎ−Ｇａ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、Ｉｎ−Ｍ−Ｚｎ酸化物膜（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）等で形成される。
また、酸化物半導体膜１９ａ上に設けられる酸化物絶縁膜２３または酸化物絶縁膜２５は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜である。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ分析において、表面温度が１００℃以上７００℃以下、または１００℃以上５００℃以下の加熱処理における酸素原子の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である。
酸化物絶縁膜２３または酸化物絶縁膜２５において、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜が含まれると、酸化物絶縁膜２３または酸化物絶縁膜２５に含まれる酸素の一部を酸化物半導体膜１９ａに移動させ、酸化物半導体膜１９ａに含まれる酸素欠損を低減することが可能である。
また、酸素に対するバリア膜１５と、酸素に対するバリア膜２７とが、酸化物半導体膜１９ａ及び酸化物絶縁膜２３、２５を内側に有しつつ、接している。
酸化物半導体膜中に酸素欠損が含まれている酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナス方向に変動しやすく、ノーマリーオン特性となりやすい。これは、酸化物半導体膜に含まれる酸素欠損に起因して電荷が生じ、低抵抗化するためである。トランジスタがノーマリーオン特性を有すると、動作時に動作不良が発生しやすくなる、または非動作時の消費電力が高くなるなどの、様々な問題が生じる。また、経時変化やストレス試験による、トランジスタの電気特性、代表的にはしきい値電圧の変動量が増大するという問題がある。
しかしながら、本実施の形態に示すトランジスタ１０２は、酸化物半導体膜１９ａ上に設けられる酸化物絶縁膜２３または酸化物絶縁膜２５が、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜である。さらに、酸化物半導体膜１９ａ、酸化物絶縁膜２３、及び酸化物絶縁膜２５を、酸素に対するバリア膜１５及び酸素に対するバリア膜２７で包み込む。この結果、酸化物絶縁膜２３または酸化物絶縁膜２５に含まれる酸素が、効率よく酸化物半導体膜１９ａに移動し、酸化物半導体膜１９ａの酸素欠損が低減される。この結果、ノーマリーオフ特性を有するトランジスタとなる。また、経時変化やストレス試験により、トランジスタの電気特性、代表的にはしきい値電圧の変動量を低減することができる。
また、容量素子１０５において、導電性を有する膜１９ｂは、酸化物半導体膜１９ａと同時に形成された膜であり、且つ不純物を含むことにより導電性が高められた膜である。または、導電性を有する膜１９ｂは、酸化物半導体膜１９ａと同時に形成された膜であり、且つ不純物を含むと共に、プラズマダメージ等により酸素欠損が形成され、導電性が高められた膜である。
本実施の形態に示す半導体装置の素子基板は、トランジスタの酸化物半導体膜と同時に、容量素子の一方となる電極が形成される。また、画素電極として機能する導電膜を容量素子の他方の電極として用いる。これらのため、容量素子を形成するために、新たに導電膜を形成する工程が不要であり、作製工程を削減できる。また、一対の電極が透光性を有するため、容量素子は透光性を有する。この結果、容量素子の占有面積を大きくしつつ、画素の開口率を高めることができる。
以下に、トランジスタ１０２の構成の詳細について説明する。
基板１１の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１１として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１１として用いてもよい。なお、基板１１として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。
また、基板１１として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１０２を形成してもよい。または、基板１１とトランジスタ１０２の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１１より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１０２は耐熱性の劣る基板や可撓性の基板にも転載できる。
ゲート電極として機能する導電膜１３は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、ゲート電極として機能する導電膜１３は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、ゲート電極として機能する導電膜１３は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
酸素に対するバリア膜１５は、酸素の透過性の低い絶縁膜を用いることが可能である。更には、酸素、水素、及び水の透過性の低い絶縁膜を用いることが可能である。酸素の透過性の低い絶縁膜、酸素、水素、及び水の透過性の低い絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜等の窒化物絶縁膜がある。また、酸素の透過性の低い絶縁膜、酸素、水素、及び水の透過性の低い絶縁膜としては、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化窒化ガリウム膜、酸化イットリウム膜、酸化窒化イットリウム膜、酸化ハフニウム膜、酸化窒化ハフニウム膜等の酸化物絶縁膜がある。
酸素に対するバリア膜１５の厚さは、５ｎｍ以上１００ｎｍ以下、または２０ｎｍ以上８０ｎｍ以下とするとよい。
酸化物絶縁膜１７は、例えば酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属酸化物などを用いればよく、積層または単層で設ける。
また、酸化物絶縁膜１７として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
酸化物絶縁膜１７の厚さは、５ｎｍ以上４００ｎｍ以下、１０ｎｍ以上３００ｎｍ以下、または５０ｎｍ以上２５０ｎｍ以下とするとよい。
酸化物半導体膜１９ａは、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）を用いて形成する。
なお、酸化物半導体膜１９ａがＩｎ−Ｍ−Ｚｎ酸化物膜であるとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％とした場合、ＩｎとＭの原子数比率はＩｎが２５ａｔｏｍｉｃ％以上及びＭが７５ａｔｏｍｉｃ％未満、またはＩｎが３４ａｔｏｍｉｃ％以上及びＭが６６ａｔｏｍｉｃ％未満とする。
酸化物半導体膜１９ａは、エネルギーギャップが２ｅＶ以上、２．５ｅＶ以上、または３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ１０２のオフ電流を低減することができる。
酸化物半導体膜１９ａの厚さは、３ｎｍ以上２００ｎｍ以下、３ｎｍ以上１００ｎｍ以下、または３ｎｍ以上５０ｎｍ以下とする。
酸化物半導体膜１９ａがＩｎ−Ｍ−Ｚｎ酸化物膜（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物膜を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２が好ましい。なお、成膜される酸化物半導体膜１９ａの原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
酸化物半導体膜１９ａとしては、キャリア密度の低い酸化物半導体膜を用いる。例えば、酸化物半導体膜１９ａは、キャリア密度が１×１０１７個／ｃｍ３以下、１×１０１５個／ｃｍ３以下、１×１０１３個／ｃｍ３以下、または１×１０１１個／ｃｍ３以下の酸化物半導体膜を用いる。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜１９ａのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
なお、酸化物半導体膜１９ａとして、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。
酸化物半導体膜に含まれる水素は金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損が形成される。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。
このため、酸化物半導体膜１９ａは酸素欠損と共に、水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜１９ａにおいて、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３以下、１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、１×１０１８ａｔｏｍｓ／ｃｍ３以下、５×１０１７ａｔｏｍｓ／ｃｍ３以下、または１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
酸化物半導体膜１９ａにおいて、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜１９ａにおいて酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体膜１９ａにおけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、または２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜１９ａにおいて、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、または２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜１９ａのアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。
また、酸化物半導体膜１９ａに窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、酸化物半導体膜１９ａは、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ−Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
酸化物半導体膜１９ａは、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、酸化物半導体膜１９ａが、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合がある。
導電性を有する膜１９ｂは、酸化物半導体膜１９ａと同時に形成された酸化物半導体膜を加工して形成される。このため、導電性を有する膜１９ｂは、酸化物半導体膜１９ａと同様の金属元素を有する膜である。また、酸化物半導体膜１９ａと同様の結晶構造、または異なる結晶構造を有する膜である。しかしながら、酸化物半導体膜１９ａと同時に形成された酸化物半導体膜に、不純物または酸素欠損を有せしめることで、導電性を有する膜１９ｂとなる。酸化物半導体膜に含まれる不純物としては、水素がある。なお、水素の代わりに不純物として、ホウ素、リン、スズ、アンチモン、希ガス元素、アルカリ金属、アルカリ土類金属等が含まれていてもよい。
このため、酸化物半導体膜１９ａ及び導電性を有する膜１９ｂは共に、酸化物絶縁膜１７上に形成されるが、不純物濃度が異なる。具体的には、酸化物半導体膜１９ａと比較して、導電性を有する膜１９ｂの不純物濃度が高い。例えば、酸化物半導体膜１９ａに含まれる水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、１×１０１８ａｔｏｍｓ／ｃｍ３以下、５×１０１７ａｔｏｍｓ／ｃｍ３以下、または１×１０１６ａｔｏｍｓ／ｃｍ３以下であり、導電性を有する膜１９ｂ含まれる水素濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３以上、１×１０２０ａｔｏｍｓ／ｃｍ３以上、または５×１０２０ａｔｏｍｓ／ｃｍ３以上である。また、酸化物半導体膜１９ａと比較して、導電性を有する膜１９ｂに含まれる水素濃度は２倍、または１０倍以上である。
また、酸化物半導体膜１９ａと同時に形成された酸化物半導体膜をプラズマに曝すことにより、酸化物半導体膜にダメージを与え、酸素欠損を形成することができる。例えば、酸化物半導体膜上に、プラズマＣＶＤ法またはスパッタリング法で膜を成膜すると、酸化物半導体膜がプラズマに曝され、酸素欠損が生成される。または、酸化物絶縁膜２３及び酸化物絶縁膜２５を形成するためのエッチング処理において酸化物半導体膜がプラズマに曝されることで、酸素欠損が生成される。または、酸化物半導体膜が、酸素及び水素の混合ガス、水素、希ガス、アンモニア等のプラズマに曝されることで、酸素欠損が生成される。この結果、酸化物半導体膜は導電性が高くなり、導電性を有する膜１９ｂとなる。
即ち、導電性を有する膜１９ｂは、導電性の高い酸化物半導体膜ともいえる。また、導電性を有する膜１９ｂは、導電性の高い金属酸化物膜ともいえる。
また、酸素に対するバリア膜２７として、窒化シリコン膜を用いる場合、窒化シリコン膜は水素を含む。このため、酸素に対するバリア膜２７の水素が酸化物半導体膜１９ａと同時に形成された酸化物半導体膜に拡散すると、該酸化物半導体膜において水素は酸素と結合し、キャリアである電子が生成される。また、酸素に対するバリア膜２７として、窒化シリコン膜をプラズマＣＶＤ法またはスパッタリング法で成膜すると、酸化物半導体膜がプラズマに曝され、酸素欠損が生成される。当該酸素欠損に、窒化シリコン膜に含まれる水素が入ることで、キャリアである電子が生成される。これらの結果、酸化物半導体膜は導電性が高くなり、導電性を有する膜１９ｂとなる。
導電性を有する膜１９ｂは、酸化物半導体膜１９ａより抵抗率が低い。導電性を有する膜１９ｂの抵抗率が、酸化物半導体膜１９ａの抵抗率の１×１０−８倍以上１×１０−１倍未満であることが好ましく、代表的には１×１０−３Ωｃｍ以上１×１０４Ωｃｍ未満、または抵抗率が１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満であるとよい。
一対の電極として機能する導電膜２１ａ、２１ｂは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
酸化物絶縁膜２３または酸化物絶縁膜２５として、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いることが好ましい。ここでは、酸化物絶縁膜２３として、酸素を透過する酸化物絶縁膜を形成し、酸化物絶縁膜２５として、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を形成する。
酸化物絶縁膜２３は、酸素を透過する酸化物絶縁膜である。このため、酸化物絶縁膜２３上に設けられる、酸化物絶縁膜２５から脱離する酸素を、酸化物絶縁膜２３を介して酸化物半導体膜１９ａに移動させることができる。また、酸化物絶縁膜２３は、後に形成する酸化物絶縁膜２５を形成する際の、酸化物半導体膜１９ａへのダメージ緩和膜としても機能する。
酸化物絶縁膜２３としては、厚さが５ｎｍ以上１５０ｎｍ以下、または５ｎｍ以上５０ｎｍ以下の酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。なお、本明細書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。
また、酸化物絶縁膜２３は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、酸化物絶縁膜２３に含まれる欠陥密度が多いと、当該欠陥に酸素が結合してしまい、酸化物絶縁膜２３における酸素の透過量が減少してしまうためである。
また、酸化物絶縁膜２３と酸化物半導体膜１９ａとの界面における欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、酸化物半導体膜１９ａの欠陥に由来するｇ＝１．９３に現れる信号のスピン密度が１×１０１７ｓｐｉｎｓ／ｃｍ３以下、さらには検出下限以下であることが好ましい。
なお、酸化物絶縁膜２３においては、外部から酸化物絶縁膜２３に入った酸素が全て酸化物絶縁膜２３の外部に移動する場合がある。または、外部から酸化物絶縁膜２３に入った酸素の一部が、酸化物絶縁膜２３にとどまる場合もある。また、外部から酸化物絶縁膜２３に酸素が入ると共に、酸化物絶縁膜２３に含まれる酸素が酸化物絶縁膜２３の外部へ移動することで、酸化物絶縁膜２３において酸素の移動が生じる場合もある。
酸化物絶縁膜２３に接するように酸化物絶縁膜２５が形成されている。酸化物絶縁膜２５は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ分析において、表面温度が１００℃以上７００℃以下、または１００℃以上５００℃以下の加熱処理における酸素原子の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である。
酸化物絶縁膜２５としては、厚さが３０ｎｍ以上５００ｎｍ以下、または５０ｎｍ以上４００ｎｍ以下の、酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。
また、酸化物絶縁膜２５は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、更には１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。なお、酸化物絶縁膜２５は、酸化物絶縁膜２３と比較して酸化物半導体膜１９ａから離れているため、酸化物絶縁膜２３より、欠陥密度が多くともよい。
酸素に対するバリア膜２７は、酸素の透過性の低い絶縁膜を用いることが可能である。更には、酸素、水素、及び水の透過性の低い絶縁膜を用いることが可能である。酸素の透過性の低い絶縁膜、酸素、水素、及び水の透過性の低い絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜等の窒化物絶縁膜がある。また、酸素の透過性の低い絶縁膜、酸素、水素、及び水の透過性の低い絶縁膜としては、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化窒化ガリウム膜、酸化イットリウム膜、酸化窒化イットリウム膜、酸化ハフニウム膜、酸化窒化ハフニウム膜等の酸化物絶縁膜がある。
酸素に対するバリア膜１５と、酸素に対するバリア膜２７とが、酸化物半導体膜１９ａ及び酸化物絶縁膜２３、２５を内側に有しつつ、接して設けられている。このため、酸化物絶縁膜２３または酸化物絶縁膜２５に含まれる酸素が、酸素に対するバリア膜１５及び酸素に対するバリア膜２７より外部に移動することを抑制することができる。この結果、酸化物絶縁膜２３または酸化物絶縁膜２５に含まれる酸素を効率よく酸化物半導体膜１９ａに移動させ、酸化物半導体膜に含まれる酸素欠損量を低減することができる。
酸素に対するバリア膜２７の厚さは、５０ｎｍ以上３００ｎｍ以下、または１００ｎｍ以上２００ｎｍ以下とすることができる。
導電膜２９は、透光性を有する導電膜を用いる。透光性を有する導電膜は、酸化タングステンを含むインジウム酸化物膜、酸化タングステンを含むインジウム亜鉛酸化物膜、酸化チタンを含むインジウム酸化物膜、酸化チタンを含むインジウム錫酸化物膜、インジウム錫酸化物（以下、ＩＴＯと示す。）膜、インジウム亜鉛酸化物膜、酸化ケイ素を添加したインジウム錫酸化物膜等がある。
次に、図３に示すトランジスタ１０２及び容量素子１０５の作製方法について、図４乃至図７を用いて説明する。
図４（Ａ）に示すように、基板１１上に導電膜１３となる導電膜１２を形成する。導電膜１２は、スパッタリング法、ＣＶＤ法、蒸着法等により形成する。
ここでは、基板１１としてガラス基板を用いる。また、導電膜１２として、厚さ１００ｎｍのタングステン膜をスパッタリング法により形成する。
次に、導電膜１２上に、第１のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜１２の一部をエッチングして、図４（Ｂ）に示すように、ゲート電極として機能する導電膜１３を形成する。この後、マスクを除去する。
なお、ゲート電極として機能する導電膜１３は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェット法等で形成してもよい。
ここでは、ドライエッチング法によりタングステン膜をエッチングして、ゲート電極として機能する導電膜１３を形成する。
次に、図４（Ｃ）に示すように、ゲート電極として機能する導電膜１３上に、酸素に対するバリア膜１５と、後に酸化物絶縁膜１７となる酸化物絶縁膜１６を形成する。次に、酸化物絶縁膜１６上に、後に酸化物半導体膜１９ａ、導電性を有する膜１９ｂとなる酸化物半導体膜１８を形成する。
酸素に対するバリア膜１５及び酸化物絶縁膜１６は、スパッタリング法、ＣＶＤ法、蒸着法等で形成する。
ここでは、シラン、窒素、及びアンモニアを原料ガスとしたプラズマＣＶＤ法を用いて、酸素に対するバリア膜１５として、厚さ３００ｎｍの窒化シリコン膜を形成する。
酸化物絶縁膜１６として酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
酸化物絶縁膜１６として酸化ガリウム膜を形成する場合、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成することができる。
ここでは、シラン及び一酸化二窒素を原料ガスとしたプラズマＣＶＤ法を用いて、酸化物絶縁膜１６として、厚さ５０ｎｍの酸化窒化シリコン膜を形成する。
酸化物半導体膜１８は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法等を用いて形成することができる。
スパッタリング法で酸化物半導体膜を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。
スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素ガス、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。
また、ターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい。
高純度真性または実質的に高純度真性である酸化物半導体膜を得るためには、チャンバー内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、−８０℃以下、−１００℃以下、または−１２０℃以下にまで高純度化したガスを用いることで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。
ここでは、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝３：１：２）を用いたスパッタリング法により、酸化物半導体膜として厚さ３５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成する。
次に、酸化物半導体膜１８上に、第２のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて酸化物半導体膜の一部をエッチングすることで、図４（Ｄ）に示すような、素子分離された酸化物半導体膜１９ａ、１９ｃを形成する。この後、マスクを除去する。
次に、図５（Ａ）に示すように、のちに導電膜２１ａ、２１ｂ、２１ｃとなる導電膜２０を形成する。
導電膜２０は、スパッタリング法、ＣＶＤ法、蒸着法等で導電膜を形成する。
ここでは、厚さ５０ｎｍのタングステン膜及び厚さ３００ｎｍの銅膜を順にスパッタリング法により積層する。
次に、導電膜２０上に第３のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜２０をエッチングして、図５（Ｂ）に示すように、一対の電極として機能する導電膜２１ａ、２１ｂと、容量線として機能する導電膜２１ｃとを形成する。この後、マスクを除去する。
ここでは、銅膜上にフォトリソグラフィ工程によりマスクを形成する。次に、当該マスクを用いてタングステン膜及び銅膜をエッチングして、導電膜２１ａ、２１ｂ、２１ｃを形成する。なお、ウエットエッチング法を用いて銅膜をエッチングする。次に、ＳＦ６を用いたドライエッチング法により、タングステン膜をエッチングすることで、該エッチングにおいて、銅膜の表面にフッ化物が形成される。該フッ化物により、銅膜からの銅元素の拡散が低減され、酸化物半導体膜１９ａにおける銅濃度を低減することができる。
次に、図５（Ｃ）に示すように、酸化物半導体膜１９ａ、１９ｃ、及び導電膜２１ａ、２１ｂ、２１ｃ上に、後に酸化物絶縁膜２３となる酸化物絶縁膜２２、及び後に酸化物絶縁膜２５となる酸化物絶縁膜２４を形成する。
なお、酸化物絶縁膜２２を形成した後、大気に曝すことなく、連続的に酸化物絶縁膜２４を形成することが好ましい。酸化物絶縁膜２２を形成した後、大気開放せず、原料ガスの流量、圧力、高周波電力及び基板温度の一以上を調整して、酸化物絶縁膜２４を連続的に形成することで、酸化物絶縁膜２２及び酸化物絶縁膜２４における界面の大気成分由来の不純物濃度を低減することができると共に、酸化物絶縁膜２４に含まれる酸素を酸化物半導体膜１９ａに移動させることが可能であり、酸化物半導体膜１９ａの酸素欠損量を低減することができる。
酸化物絶縁膜２２としては、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、または１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
酸化物絶縁膜２２の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
上記条件を用いることで、酸化物絶縁膜２２として酸素を透過する酸化物絶縁膜を形成することができる。また、酸化物絶縁膜２２を設けることで、後に形成する酸化物絶縁膜２５の形成工程において、酸化物半導体膜１９ａへのダメージ低減が可能である。
なお、酸化物絶縁膜２２は、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
当該成膜条件において、基板温度を上記温度とすることで、シリコン及び酸素の結合力が強くなる。この結果、酸化物絶縁膜２２として、酸素が透過し、緻密であり、且つ硬い酸化物絶縁膜、代表的には、２５℃において０．５重量％のフッ酸に対するエッチング速度が１０ｎｍ／分以下、または８ｎｍ／分以下である酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
また、加熱をしながら酸化物絶縁膜２２を形成するため、当該工程において酸化物半導体膜１９ａに含まれる水素、水等を脱離させることができる。酸化物半導体膜１９ａに含まれる水素は、プラズマ中で発生した酸素ラジカルと結合し、水となる。酸化物絶縁膜２２の成膜工程において基板が加熱されているため、酸素及び水素の結合により生成された水は、酸化物半導体膜から脱離する。即ち、プラズマＣＶＤ法によって酸化物絶縁膜２２を形成することで、酸化物半導体膜１９ａに含まれる水及び水素の含有量を低減することができる。
また、酸化物絶縁膜２２を形成する工程において加熱するため、酸化物半導体膜１９ａが露出された状態での加熱時間が少なく、加熱処理による酸化物半導体膜からの酸素の脱離量を低減することができる。即ち、酸化物半導体膜中に含まれる酸素欠損量を低減することができる。
さらには、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、酸化物絶縁膜２２に含まれる水の含有量が少なくなるため、トランジスタ１０２の電気特性のばらつきを低減すると共に、しきい値電圧の変動を抑制することができる。
また、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、酸化物絶縁膜２２を成膜する際に、酸化物半導体膜１９ａへのダメージを低減することが可能であり、酸化物半導体膜１９ａに含まれる酸素欠損量を低減することができる。特に、酸化物絶縁膜２２または後に形成される酸化物絶縁膜２４の成膜温度を高くする、代表的には２２０℃より高い温度とすることで、酸化物半導体膜１９ａに含まれる酸素の一部が脱離し、酸素欠損が形成されやすい。また、トランジスタの信頼性を高めるため、後に形成する酸化物絶縁膜２４の欠陥量を低減するための成膜条件を用いると、酸素脱離量が低減しやすい。これらの結果、酸化物半導体膜１９ａの酸素欠損を低減することが困難な場合がある。しかしながら、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とし、酸化物絶縁膜２２の成膜時における酸化物半導体膜１９ａへのダメージを低減することで、酸化物絶縁膜２４からの少ない酸素脱離量でも酸化物半導体膜１９ａ中の酸素欠損を低減することが可能である。
なお、シリコンを含む堆積性気体に対する酸化性気体量を１００倍以上とすることで、酸化物絶縁膜２２に含まれる水素含有量を低減することが可能である。この結果、酸化物半導体膜１９ａに混入する水素量を低減できるため、トランジスタのしきい値電圧のマイナスシフトを抑制することができる。
ここでは、酸化物絶縁膜２２として、流量３０ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃とし、２７．１２ＭＨｚの高周波電源を用いて１５０Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、厚さ５０ｎｍの酸化窒化シリコン膜を形成する。当該条件により、酸素が透過する酸化窒化シリコン膜を形成することができる。
酸化物絶縁膜２４としては、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２８０℃以下、または２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、または１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、または０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
酸化物絶縁膜２４の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
酸化物絶縁膜２４の成膜条件として、上記圧力の処理室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、酸化物絶縁膜２４中における酸素含有量が化学量論比よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。また、酸化物半導体膜１９ａ上に酸化物絶縁膜２２が設けられている。このため、酸化物絶縁膜２４の形成工程において、酸化物絶縁膜２２が酸化物半導体膜１９ａの保護膜となる。この結果、酸化物半導体膜１９ａへのダメージを低減しつつ、パワー密度の高い高周波電力を用いて酸化物絶縁膜２４を形成することができる。
ここでは、酸化物絶縁膜２４として、流量２００ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃とし、２７．１２ＭＨｚの高周波電源を用いて１５００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、厚さ４００ｎｍの酸化窒化シリコン膜を形成する。なお、プラズマＣＶＤ装置は電極面積が６０００ｃｍ２である平行平板型のプラズマＣＶＤ装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると０．２５Ｗ／ｃｍ２である。
また、一対の電極として機能する導電膜２１ａ、２１ｂを形成する際、導電膜のエッチングによって、酸化物半導体膜１９ａはダメージを受け、酸化物半導体膜１９ａのバックチャネル（酸化物半導体膜１９ａにおいて、ゲート電極として機能する導電膜１３と対向する面と反対側の面）側に酸素欠損が生じる。しかし、酸化物絶縁膜２４に化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を適用することで、加熱処理によって当該バックチャネル側に生じた酸素欠損を修復することができる。これにより、酸化物半導体膜１９ａに含まれる欠陥を低減することができるため、トランジスタ１０２の信頼性を向上させることができる。
次に、酸化物絶縁膜２４上に、第４のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて酸化物絶縁膜２２及び酸化物絶縁膜２４の一部をエッチングして、図５（Ｄ）に示すように、酸化物絶縁膜２３及び酸化物絶縁膜２５を形成する。この後、マスクを除去する。
当該工程において、ドライエッチング法により、酸化物絶縁膜２２及び酸化物絶縁膜２４をエッチングすることが好ましい。この結果、酸化物半導体膜１９ｃはエッチング処理においてプラズマに曝されるため、酸化物半導体膜１９ｃの酸素欠損を増加させることが可能である。
なお、Ａ−Ｂの断面図に示すように、チャネル長方向において、酸化物半導体膜１９ａの外側に酸化物絶縁膜２３及び酸化物絶縁膜２５の端部が位置するように、また、Ｃ−Ｄの断面図に示すように、チャネル幅方向において、酸化物半導体膜１９ａの外側に酸化物絶縁膜２３及び酸化物絶縁膜２５の端部が位置するように、酸化物絶縁膜２２及び酸化物絶縁膜２４をそれぞれエッチングする。この結果、分離された酸化物絶縁膜２３及び酸化物絶縁膜２５を形成することができる。なお、酸化物絶縁膜２３のエッチングと共に、酸化物絶縁膜１６の一部もエッチングされ、酸化物絶縁膜１７が形成される。この結果、酸素に対するバリア膜１５が露出する。
次に、加熱処理を行う。該加熱処理の温度は、代表的には、１５０℃以上４００℃以下、３００℃以上４００℃以下、または３２０℃以上３７０℃以下とする。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、１ｐｐｍ以下、または１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。
当該加熱処理により、酸化物絶縁膜２５に含まれる酸素の一部を酸化物半導体膜１９ａに移動させ、酸化物半導体膜１９ａに含まれる酸素欠損を低減することが可能である。
また、酸化物絶縁膜２３及び酸化物絶縁膜２５に水、水素等が含まれる場合であって、のちに形成される酸素に対するバリア膜となる膜２６が、さらに水、水素等に対するバリア性を有する場合、酸素に対するバリア膜となる膜２６を後に形成し、加熱処理を行うと、酸化物絶縁膜２３及び酸化物絶縁膜２５に含まれる水、水素等が、酸化物半導体膜１９ａに移動し、酸化物半導体膜１９ａに欠陥が生じてしまう。しかしながら、当該加熱により、酸化物絶縁膜２３及び酸化物絶縁膜２５に含まれる水、水素等を脱離させることが可能であり、トランジスタ１０２の電気特性のばらつきを低減すると共に、しきい値電圧の変動を抑制することができる。
なお、加熱しながら酸化物絶縁膜２４を、酸化物絶縁膜２２上に形成することで、酸化物半導体膜１９ａに酸素を移動させ、酸化物半導体膜１９ａに含まれる酸素欠損を低減することが可能であるため、当該加熱処理を行わなくともよい。
また、当該加熱処理は、酸化物絶縁膜２２及び酸化物絶縁膜２４を形成した後に行ってもよいが、酸化物絶縁膜２３及び酸化物絶縁膜２５を形成した後の加熱処理の方が、酸化物半導体膜１９ｃへの酸素の移動が生じないと共に、酸化物半導体膜１９ｃが露出されているため酸化物半導体膜１９ｃから酸素が脱離し、酸素欠損が形成されるため、導電性を有する膜を形成でき、好ましい。
ここでは、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行う。
次に、図６（Ａ）に示すように、後に酸素に対するバリア膜２７となる膜２６を形成する。
後に酸素に対するバリア膜２７となる膜２６は、スパッタリング法、ＣＶＤ法等により形成する。後に酸素に対するバリア膜２７となる膜２６をスパッタリング法、ＣＶＤ法等により形成することで、酸化物半導体膜１９ｃがプラズマに曝されるため、酸化物半導体膜１９ｃの酸素欠損を増加させることができる。
当該工程により、酸化物半導体膜１９ａ、酸化物絶縁膜２３、及び酸化物絶縁膜２５を内側に設けて、酸素に対するバリア膜１５及び後に酸素に対するバリア膜２７となる膜２６が接する。
また、酸化物半導体膜１９ｃが、導電性を有する膜１９ｂとなる。なお、後に酸素に対するバリア膜２７となる膜２６として、プラズマＣＶＤ法により窒化シリコン膜を形成すると、窒化シリコン膜に含まれる水素が酸化物半導体膜１９ｃに拡散するため、より導電性を有する膜１９ｂを形成することができる。
後に酸素に対するバリア膜２７となる膜２６としてプラズマＣＶＤ法で窒化シリコン膜を形成する場合、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を３００℃以上４００℃以下、または３２０℃以上３７０℃以下に保持することで、緻密な窒化シリコン膜を形成できるため好ましい。
窒化シリコン膜を形成する場合、シリコンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いることが好ましい。原料ガスとして、窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性種が発生する。当該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。一方、原料ガスにおいて、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒素それぞれの分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに対する窒素の流量比を５以上５０以下、または１０以上５０以下とすることが好ましい。
ここでは、プラズマＣＶＤ装置の処理室に、流量５０ｓｃｃｍのシラン、流量５０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアを原料ガスとし、処理室の圧力を１００Ｐａ、基板温度を３５０℃とし、２７．１２ＭＨｚの高周波電源を用いて１０００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、後に酸素に対するバリア膜２７となる膜２６として、厚さ５０ｎｍの窒化シリコン膜を形成する。なお、プラズマＣＶＤ装置は電極面積が６０００ｃｍ２である平行平板型のプラズマＣＶＤ装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると１．７×１０−１Ｗ／ｃｍ２である。
次に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、１５０℃以上４００℃以下、３００℃以上４００℃以下、または３２０℃以上３７０℃以下とする。なお、当該加熱処理において、酸化物半導体膜１９ａ、酸化物絶縁膜２３、及び酸化物絶縁膜２５は、酸素に対するバリア膜１５及び酸素に対するバリア膜２６が接する領域内に設けられているため、酸化物半導体膜１９ａ、酸化物絶縁膜２３、及び酸化物絶縁膜２５から外部への酸素の移動を防ぐことができる。この結果、しきい値電圧のマイナスシフトを低減することができる。また、しきい値電圧の変動量を低減することができる。
次に、後に酸素に対するバリア膜２７となる膜２６上に第５のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて、後に酸素に対するバリア膜２７となる膜２６をエッチングして、図６（Ｂ）に示すように、開口部４１を有する酸素に対するバリア膜２７を形成する。
次に、図７（Ａ）に示すように、導電膜２１ｂ及び酸素に対するバリア膜２７上に、後に導電膜２９となる導電膜２８を形成する。
導電膜２８は、スパッタリング法、ＣＶＤ法、蒸着法等により導電膜を形成する。
次に、導電膜２８上に、第６のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜２８の一部をエッチングして、図７（Ｂ）に示すように、導電膜２９を形成する。この後、マスクを除去する。
以上の工程により、トランジスタ１０２を作製すると共に、容量素子１０５を作製することができる。
本実施の形態に示すトランジスタは、酸素に対するバリア膜１５と、酸素に対するバリア膜２７とが、酸化物半導体膜１９ａ及び酸化物絶縁膜２３、２５を内側に有しつつ、接している。また、酸化物絶縁膜２３、２５の少なくとも一方として、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成されている。これらのため、酸化物絶縁膜２３または酸化物絶縁膜２５に含まれる酸素が、酸素に対するバリア膜１５及び酸素に対するバリア膜２７より外部に移動することを抑制することができる。この結果、酸化物絶縁膜２３または酸化物絶縁膜２５に含まれる酸素を効率よく酸化物半導体膜１９ａに移動させ、酸化物半導体膜１９ａに含まれる酸素欠損量を低減することができる。
また、本実施の形態に示す半導体装置の素子基板は、トランジスタの酸化物半導体膜と同時に、容量素子の一方となる電極が形成される。また、画素電極として機能する導電膜を容量素子の他方の電極として用いる。これらのため、容量素子を形成するために、新たに導電膜を形成する工程が不要であり、作製工程を削減できる。また、一対の電極が透光性を有するため、容量素子は透光性を有する。この結果、容量素子の占有面積を大きくしつつ、画素の開口率を高めることができる。
また、本実施の形態では、２８０℃以上４００℃以下に加熱をしながら、プラズマＣＶＤ法を用いて酸化物絶縁膜２３、２５となる酸化物絶縁膜を形成するため、酸化物半導体膜１９ａに含まれる水素、水等を脱離させることができる。また、当該工程においては、酸化物半導体膜が露出された状態での加熱時間が少なく、加熱処理温度を４００℃以下としても、高温で加熱処理したトランジスタと、しきい値電圧の変動量が同等であるトランジスタを作製することができる。この結果、半導体装置のコスト削減が可能である。
上記より、酸化物半導体膜を用いた半導体装置において電気特性が向上した半導体装置を得ることができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、実施の形態１と異なる半導体装置及びその作製方法について図面を参照して説明する。本実施の形態では、トランジスタにおいて異なるゲート電極の間に酸化物半導体膜が設けられている構造、即ちデュアルゲート構造のトランジスタである点が実施の形態１と異なる。なお、実施の形態１と重複する構成は説明を省略する。
表示装置に含まれる素子基板の具体的な構成について説明する。ここでは、画素１０３に液晶素子を用いた液晶表示装置の具体的な例について説明する。ここでは、図１（Ｂ）に示す画素１０３の上面図を図８に示す。
図８に示す画素１０３の上面図において、ゲート電極として機能する導電膜１３、酸化物半導体膜１９ａ、導電膜２１ａ、２１ｂ、及び酸化物絶縁膜２５それぞれの一部または全部に重なるゲート電極として機能する導電膜２９ａを有する点が実施の形態１と異なる。ゲート電極として機能する導電膜２９ａは、開口部４１ａにおいて、ゲート電極として機能する導電膜１３と接続する。
次いで、図８の一点鎖線Ａ−Ｂ、Ｃ−Ｄにおける断面図を図９に示す。図９に示すトランジスタ１０２ａは、チャネルエッチ型のトランジスタである。なお、一点破線Ａ−Ｂは、トランジスタ１０２ａのチャネル長方向、トランジスタ１０２ａと画素電極として機能する導電膜２９の接続部、及び容量素子１０５ａの断面図であり、Ｃ−Ｄにおける断面図は、トランジスタ１０２ａのチャネル幅方向の断面図、及びゲート電極として機能する導電膜１３及びゲート電極として機能する導電膜２９ａの接続部における断面図である。
図９に示すトランジスタ１０２ａは、デュアルゲート構造のトランジスタであり、基板１１上に設けられるゲート電極として機能する導電膜１３を有する。また、基板１１及びゲート電極として機能する導電膜１３上に形成される酸素に対するバリア膜１５と、酸素に対するバリア膜１５上に形成される酸化物絶縁膜１７と、酸素に対するバリア膜１５及び酸化物絶縁膜１７を介して、ゲート電極として機能する導電膜１３と重なる酸化物半導体膜１９ａと、酸化物半導体膜１９ａに接する、一対の電極として機能する導電膜２１ａ、２１ｂとを有する。また、酸化物絶縁膜１７、酸化物半導体膜１９ａ、及び一対の電極として機能する導電膜２１ａ、２１ｂ上には、酸化物絶縁膜２３が形成され、酸化物絶縁膜２３上には酸化物絶縁膜２５が形成される。酸素に対するバリア膜１５、酸化物絶縁膜１７、酸化物絶縁膜２３、酸化物絶縁膜２５、導電膜２１ａ、２１ｂ上には酸素に対するバリア膜２７が形成される。また、一対の電極として機能する導電膜２１ａ、２１ｂの一方、ここでは導電膜２１ｂに接続する導電膜２９、及びゲート電極として機能する導電膜２９ａが酸素に対するバリア膜２７上に形成される。
Ｃ−Ｄにおける断面図に示すように、酸素に対するバリア膜１５及び酸素に対するバリア膜２７に設けられる開口部４１ａにおいて、ゲート電極として機能する導電膜２９ａは、ゲート電極として機能する導電膜１３と接続する。即ち、ゲート電極として機能する導電膜１３及びゲート電極として機能する導電膜２９ａは同電位である。
このため、トランジスタ１０２ａの各ゲート電極に同電位の電圧を印加することで、初期特性バラつきの低減、−ＧＢＴストレス試験の劣化の抑制及び異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動の抑制が可能である。また、酸化物半導体膜１９ａにおいてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ１０２ａのオン電流が大きくなると共に、電界効果移動度が高くなり、代表的には電界効果移動度が２０ｃｍ２／Ｖ・ｓ以上となる。
本実施の形態に示すトランジスタ１０２ａ上には分離された酸化物絶縁膜２３、２５が形成される。分離された酸化物絶縁膜２３、２５が酸化物半導体膜１９ａと重畳する。また、チャネル幅方向の断面図において、酸化物半導体膜１９ａの外側に酸化物絶縁膜２３及び酸化物絶縁膜２５の端部が位置する。また、図９に示すチャネル幅方向において、ゲート電極として機能する導電膜２９ａは、酸化物絶縁膜２３及び酸化物絶縁膜２５を介して、酸化物半導体膜１９ａの側面と対向する。
エッチング等で加工された酸化物半導体膜の端部においては、加工におけるダメージにより欠陥が形成されると共に、不純物付着などにより汚染される。このため、電界などのストレスが与えられることによって、酸化物半導体膜の端部は、活性化しやすく、それによりｎ型（低抵抗）となりやすい。そのため、ゲート電極として機能する導電膜１３と重なる酸化物半導体膜１９ａの端部において、ｎ型化しやすくなる。当該ｎ型化された端部が、一対の電極として機能する導電膜２１ａ、２１ｂの間に設けられると、ｎ型化された領域がキャリアのパスとなってしまい、寄生チャネルが形成される。しかしながら、Ｃ−Ｄの断面図に示すように、チャネル幅方向において、ゲート電極として機能する導電膜２９ａが、酸化物絶縁膜２３、２５を介して、酸化物半導体膜１９ａの側面と対向すると、ゲート電極として機能する導電膜２９ａの電界の影響により、酸化物半導体膜１９ａの側面、または側面及びその近傍を含む領域における寄生チャネルの発生が抑制される。この結果、しきい値電圧におけるドレイン電流の上昇が急峻である、電気特性の優れたトランジスタとなる。
また、酸化物半導体膜１９ａ上に設けられる酸化物絶縁膜２３または酸化物絶縁膜２５は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜である。
酸化物絶縁膜２３または酸化物絶縁膜２５において、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜が含まれると、酸化物絶縁膜２３または酸化物絶縁膜２５に含まれる酸素の一部を酸化物半導体膜１９ａに移動させ、酸化物半導体膜１９ａに含まれる酸素欠損を低減することが可能である。
また、酸素に対するバリア膜１５と、酸素に対するバリア膜２７とが、酸化物半導体膜１９ａ及び酸化物絶縁膜２３、２５を内側に有しつつ、接している。このため、酸化物絶縁膜２３または酸化物絶縁膜２５に含まれる酸素が、酸素に対するバリア膜１５及び酸素に対するバリア膜２７より外部に移動することを抑制することができる。この結果、酸化物絶縁膜２３または酸化物絶縁膜２５に含まれる酸素を効率よく酸化物半導体膜１９ａに移動させ、酸化物半導体膜に含まれる酸素欠損量を低減することができる。
酸化物半導体膜中に酸素欠損が含まれている酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナス方向に変動しやすく、ノーマリーオン特性となりやすい。これは、酸化物半導体膜に含まれる酸素欠損に起因して電荷が生じ、低抵抗化するためである。トランジスタがノーマリーオン特性を有すると、動作時に動作不良が発生しやすくなる、または非動作時の消費電力が高くなるなどの、様々な問題が生じる。また、経時変化やストレス試験による、トランジスタの電気特性、代表的にはしきい値電圧の変動量が増大するという問題がある。
しかしながら、本実施の形態に示すトランジスタ１０２ａは、酸化物半導体膜１９ａ上に設けられる酸化物絶縁膜２３または酸化物絶縁膜２５が、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜である。さらに、酸化物半導体膜１９ａ、酸化物絶縁膜２３、及び酸化物絶縁膜２５を酸素に対するバリア膜１５及び酸素に対するバリア膜２７で包み込む。この結果、酸化物絶縁膜２３または酸化物絶縁膜２５に含まれる酸素が、効率よく酸化物半導体膜１９ａに移動し、酸化物半導体膜１９ａの酸素欠損を低減することが可能である。この結果、ノーマリーオフ特性を有するトランジスタとなる。また、経時変化やストレス試験により、トランジスタの電気特性、代表的にはしきい値電圧の変動量を低減することができる。
また、容量素子１０５ａにおいて、導電性を有する膜１９ｂは、酸化物半導体膜１９ａと同時に形成された膜であり、且つ不純物を含むことにより導電性が高められた膜である。または、導電性を有する膜１９ｂは、酸化物半導体膜１９ａと同時に形成された膜であり、且つ不純物を含むと共に、プラズマダメージ等により酸素欠損が形成され、導電性が高められた膜である。
本実施の形態に示す半導体装置の素子基板は、トランジスタの酸化物半導体膜と同時に、容量素子の一方となる電極が形成される。また、画素電極として機能する導電膜を容量素子の他方の電極として用いる。これらのため、容量素子を形成するために、新たに導電膜を形成する工程が不要であり、作製工程を削減できる。また、一対の電極が透光性を有するため、容量素子は透光性を有する。この結果、容量素子の占有面積を大きくしつつ、画素の開口率を高めることができる。
以下に、トランジスタ１０２ａの構成の詳細について説明する。なお、実施の形態１と同じ符号の構成については、説明を省略する。
ゲート電極として機能する導電膜２９ａは、実施の形態１に示す導電膜２９と同様の材料を適宜用いることができる。
次に、図９に示すトランジスタ１０２ａ及び容量素子１０５ａの作製方法について、図４乃至図６、及び図１０を用いて説明する。
実施の形態１と同様に、図４乃至図６（Ａ）の工程を経て、基板１１上にゲート電極として機能する導電膜１３、酸素に対するバリア膜１５、酸化物絶縁膜１６、酸化物半導体膜１９ａ、導電性を有する膜１９ｂ、一対の電極として機能する導電膜２１ａ、２１ｂ、酸化物絶縁膜２３、酸化物絶縁膜２５、及び酸素に対するバリア膜２７となる膜２６をそれぞれ形成する。当該工程においては、第１のフォトマスク乃至第４のフォトマスクを用いたフォトリソグラフィ工程を行う。
次に、酸素に対するバリア膜２７となる膜２６上に第５のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて酸素に対するバリア膜２７となる膜２６の一部をエッチングして、図１０（Ａ）に示すように、開口部４１及び開口部４１ａを有する酸素に対するバリア膜２７を形成する。
次に、図１０（Ｂ）に示すように、ゲート電極として機能する導電膜１３、導電膜２１ｂ、及び酸素に対するバリア膜２７上に、後に導電膜２９、２９ａとなる導電膜２８を形成する。
次に、導電膜２８上に、第６のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜２８の一部をエッチングして、図１０（Ｃ）に示すように、画素電極として機能する導電膜２９及びゲート電極として機能する導電膜２９ａを形成する。この後、マスクを除去する。
以上の工程により、トランジスタ１０２ａを作製すると共に、容量素子１０５ａを作製することができる。
本実施の形態に示すトランジスタは、チャネル幅方向において、ゲート電極として機能する導電膜２９ａが、酸化物絶縁膜２３、２５を介して酸化物半導体膜１９ａの側面と対向すると、ゲート電極として機能する導電膜２９ａの電界の影響により、酸化物半導体膜１９ａの側面、または側面及びその近傍を含む領域における寄生チャネルの発生が抑制される。この結果、しきい値電圧におけるドレイン電流の上昇が急峻である、電気特性の優れたトランジスタとなる。
また、本実施の形態に示すトランジスタは、酸素に対するバリア膜１５と、酸素に対するバリア膜２７とが、酸化物半導体膜１９ａ及び酸化物絶縁膜２３、２５を内側に有しつつ、接している。また、酸化物絶縁膜２３、２５の少なくとも一方が、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成されている。これらのため、酸化物絶縁膜２３または酸化物絶縁膜２５に含まれる酸素が、酸素に対するバリア膜１５及び酸素に対するバリア膜２７より外部に移動することを抑制することができる。この結果、酸化物絶縁膜２３または酸化物絶縁膜２５に含まれる酸素を効率よく酸化物半導体膜１９ａに移動させ、酸化物半導体膜１９ａに含まれる酸素欠損量を低減することができる。
また、本実施の形態に示す半導体装置の素子基板は、トランジスタの酸化物半導体膜と同時に、容量素子の一方となる電極が形成される。また、画素電極として機能する導電膜を容量素子の他方の電極として用いる。これらのため、容量素子を形成するために、新たに導電膜を形成する工程が不要であり、作製工程を削減できる。また、一対の電極が透光性を有するため、容量素子は透光性を有する。この結果、容量素子の占有面積を大きくしつつ、画素の開口率を高めることができる。
また、本実施の形態では、２８０℃以上４００℃以下に加熱をしながら、プラズマＣＶＤ法を用いて酸化物絶縁膜２３、２５となる酸化物絶縁膜を形成するため、酸化物半導体膜１９ａに含まれる水素、水等を脱離させることができる。また、当該工程においては、酸化物半導体膜が露出された状態での加熱時間が少なく、加熱処理温度を４００℃以下としても、高温で加熱処理したトランジスタと、しきい値電圧の変動量が同等であるトランジスタを作製することができる。この結果、半導体装置のコスト削減が可能である。
上記より、酸化物半導体膜を用いた半導体装置において電気特性が向上した半導体装置を得ることができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、実施の形態２に示すデュアルゲート構造のトランジスタにおいて、異なるゲート電極を接続し、同電位とした場合のトランジスタの電気特性について、図９、及び図１１乃至図１６を用いて説明する。
なお、ここでは、図９に示すゲート電極として機能する導電膜１３と、ゲート電極として機能する導電膜２９ａとを、電気的に短絡させてゲート電圧を加えるような駆動方法を、Ｄｕａｌ Ｇａｔｅ駆動という。即ち、Ｄｕａｌ Ｇａｔｅ駆動では、常にゲート電極として機能する導電膜１３の電圧と、ゲート電極として機能する導電膜２９ａの電圧とが等しくなる。
ここで、トランジスタの電気特性について計算した。図１１に計算で用いたトランジスタの構造を示す。なお、計算にはデバイスシミュレーションソフト Ａｔｌａｓ（Ｓｉｌｖａｃｏ社製）を用いた。
図１１（Ａ）に示す構造１のトランジスタは、デュアルゲート構造のトランジスタである。
構造１のトランジスタは、ゲート電極２０１上に絶縁膜２０３が形成され、絶縁膜２０３上に酸化物半導体膜２０５が形成される。絶縁膜２０３及び酸化物半導体膜２０５上に一対の電極２０７、２０８が形成され、酸化物半導体膜２０５及び一対の電極２０７、２０８上に絶縁膜２０９が形成される。絶縁膜２０９上にゲート電極２１３が形成される。また、ゲート電極２０１及びゲート電極２１３は、絶縁膜２０３及び絶縁膜２０９に形成される開口部（図示しない。）において、接続される。
図１１（Ｂ）に示す構造２のトランジスタはシングルゲート構造のトランジスタである。
構造２のトランジスタは、ゲート電極２０１上に絶縁膜２０３が形成され、絶縁膜２０３上に酸化物半導体膜２０５が形成される。絶縁膜２０３及び酸化物半導体膜２０５上に一対の電極２０７、２０８が形成され、酸化物半導体膜２０５及び一対の電極２０７、２０８上に絶縁膜２０９が形成される。
なお、計算において、ゲート電極２０１の仕事関数φＭを５．０ｅＶと設定した。絶縁膜２０３を、誘電率が４．１である厚さ１００ｎｍの膜と設定した。酸化物半導体膜２０５としてはＩｎ−Ｇａ−Ｚｎ酸化物膜（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）単層を想定し、Ｉｎ−Ｇａ−Ｚｎ酸化物膜のバンドギャップＥｇを３．１５ｅＶ、電子親和力χを４．６ｅＶ、比誘電率を１５、電子移動度を１０ｃｍ２／Ｖｓとし、ドナー密度Ｎｄを３×１０１７ａｔｏｍｓ／ｃｍ３と設定した。一対の電極２０７、２０８の仕事関数φｓｄを４．６ｅＶとし、酸化物半導体膜２０５とオーミック接合と設定した。絶縁膜２０９の比誘電率を４．１とし、厚さを１００ｎｍと設定した。なお、酸化物半導体膜２０５における欠陥準位や表面散乱などのモデルは考慮していない。また、トランジスタのチャネル長及びチャネル幅をそれぞれ１０μｍ及び１００μｍとした。
＜初期特性バラつきの低減＞
構造１に示すトランジスタのようにＤｕａｌ Ｇａｔｅ駆動とすることで、初期特性のバラつきを低減することができる。これは、Ｄｕａｌ Ｇａｔｅ駆動とすることで、Ｉｄ−Ｖｇ特性のしきい値電圧Ｖｔｈの変動量が、構造２に示すトランジスタに比べて小さくなることに起因する。
ここで、一例として、半導体膜がｎ型化したことによるＩｄ−Ｖｇ特性のしきい値電圧のマイナスシフトについて説明する。
酸化物半導体膜中のドナーイオンの電荷量の合計をＱ（Ｃ）とし、ゲート電極２０１、絶縁膜２０３、及び酸化物半導体膜２０５で形成される容量をＣＢｏｔｔｏｍとし、酸化物半導体膜２０５、絶縁膜２０９、及びゲート電極２１３で形成される容量をＣＴｏｐとする。このとき、構造１に示すトランジスタのＶｔｈの変動量ΔＶを数式（１）に示す。また、構造２に示すトランジスタのＶｔｈの変動量ΔＶを式（２）に示す。
（１）
（２）
数式（１）に示すように、構造１に示すトランジスタのようなＤｕａｌ Ｇａｔｅ駆動では、酸化物半導体膜中のドナーイオンとゲート電極の間の容量が、ＣＢｏｔｔｏｍ、及びＣＴｏｐの和となるため、しきい値電圧の変動量が小さくなる。
また、構造１及び構造２のトランジスタそれぞれにおいて、ドレイン電圧が０．１Ｖ及び１Ｖのときの電流電圧曲線を計算した結果を図１２に示す。なお、図１２（Ａ）は、構造１に示すトランジスタの電流電圧曲線であり、図１２（Ｂ）は、構造２に示すトランジスタの電流電圧曲線である。ドレイン電圧Ｖｄが０．１Ｖのとき、構造１に示すトランジスタのしきい値電圧は−２．２６Ｖであり、構造２に示すトランジスタのしきい値電圧は−４．７３Ｖであった。
構造１に示すトランジスタのように、Ｄｕａｌ Ｇａｔｅ駆動を採用すると、しきい値電圧の変動量が低減される。このため、複数のトランジスタにおける電気特性のバラつきも同時に低減される。
なお、ここでは酸化物半導体膜中のドナーイオンによるしきい値電圧のマイナスシフトを考慮したが、絶縁膜２０３及び絶縁膜２０９中の固定電荷、可動電荷、あるいは負の電荷（アクセプターライクな準位にトラップされた電子など）によるしきい値電圧のプラスシフトも同様に抑制されるため、バラつきが低減すると考えられる。
＜−ＧＢＴストレス試験の劣化の抑制＞
また、構造１に示すトランジスタのようにＤｕａｌ Ｇａｔｅ駆動とすることで、−ＧＢＴストレス試験の劣化を低減することができる。以下に、−ＧＢＴストレス試験の劣化を低減することができる理由について説明する。
一つ目の理由としては、Ｄｕａｌ Ｇａｔｅ駆動とすることで、静電ストレスが生じない点がある。図１３（Ａ）に、構造１のトランジスタにおいて、ゲート電極２０１及びゲート電極２１３それぞれに−３０Ｖを印加したときの、ポテンシャル等高線をプロットした図を示す。また、図１３（Ｂ）に、図１３（Ａ）のＡ−Ｂ断面におけるポテンシャルを示す。
酸化物半導体膜２０５は真性半導体であり、ゲート電極２０１、２１３に負の電圧が印加され、完全空乏化した時は、ゲート電極２０１、２１３の間には、一切の電荷が存在しない。この状態で、ゲート電極２０１及びゲート電極２１３を等電位にすると、図１３（Ｂ）に示すように、ゲート電極２０１及びゲート電極２１３の間は完全に等電位となる。電位が等しいため、絶縁膜２０３、酸化物半導体膜２０５、及び絶縁膜２０９に静電ストレスは生じない。この結果、可動イオンや、絶縁膜２０３及び絶縁膜２０９におけるキャリアのトラップ・デトラップなど、−ＧＢＴストレス試験の劣化の原因となる現象が発生しない。
二つ目の理由としては、Ｄｕａｌ Ｇａｔｅ駆動とすることで、ＦＥＴの外部からの電場が遮蔽されることである。ここでは、図１１（Ａ）に示す構造１のトランジスタ、及び図１１（Ｂ）に示す構造２のトランジスタそれぞれにおいて、絶縁膜２０９またはゲート電極２１３上に空気中の荷電粒子が吸着するモデルを、図１４に示す。
図１４（Ｂ）に示すように、構造２に示すトランジスタにおいては、絶縁膜２０９表面に空気中の正の荷電粒子が吸着する。ゲート電極２０１に負の電圧が印加されると、正の荷電粒子が絶縁膜２０９に吸着される。この結果、図１４（Ｂ）の矢印で示すように、正の荷電粒子の電場が酸化物半導体膜２０５の絶縁膜２０９の界面まで影響し、実質的に正のバイアスが印加された状態となる。この結果、しきい値電圧が負にシフトすると考えられる。
一方、図１４（Ａ）に示すように、構造１に示すトランジスタにおいては、ゲート電極２１３表面に、正の荷電粒子が付着したとしても、図１４（Ａ）の矢印で示すように、ゲート電極２１３が正の荷電粒子の電場を遮蔽するため、トランジスタの電気特性に正の荷電粒子が影響しない。即ち、ゲート電極２１３を有すると、外部からの電荷から、トランジスタを電気的に保護することが可能であり、−ＧＢＴストレス試験の劣化が抑制される。
以上の、二つの理由からＤｕａｌ Ｇａｔｅ駆動のトランジスタにおいて、−ＧＢＴストレス試験の劣化が抑制される。
＜異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動の抑制＞
ここで、構造２とした場合の、異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動、及びその原因について説明する。
図１５に示すトランジスタは、ゲート電極２３１上にゲート絶縁膜２３３が設けられ、ゲート絶縁膜２３３上に酸化物半導体膜２３５が設けられる。酸化物半導体膜２３５上に一対の電極２３７、２３８が設けられ、ゲート絶縁膜２３３、酸化物半導体膜２３５、及び一対の電極２３７、２３８上に、絶縁膜２３９が設けられる。
なお、計算において、ゲート電極２３１の仕事関数φＭを５．０ｅＶと設定した。ゲート絶縁膜２３３を、誘電率が７．５である厚さ４００ｎｍの膜と、誘電率が４．１である厚さ５０ｎｍの膜の積層構造と設定した。酸化物半導体膜２３５としてはＩｎ−Ｇａ−Ｚｎ酸化物膜（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）単層を想定し、Ｉｎ−Ｇａ−Ｚｎ酸化物膜のバンドギャップＥｇを３．１５ｅＶ、電子親和力χを４．６ｅＶ、比誘電率を１５、電子移動度を１０ｃｍ２／Ｖｓとし、ドナー密度Ｎｄは１×１０１３／ｃｍ３と設定した。一対の電極２３７、２３８の仕事関数φｓｄを４．６ｅＶとし、酸化物半導体膜２３５とオーミック接合と設定した。絶縁膜２３９の比誘電率を３．９とし、厚さを５５０ｎｍと設定した。なお、酸化物半導体膜２３５における欠陥準位や表面散乱などのモデルは考慮していない。また、トランジスタのチャネル長及びチャネル幅をそれぞれ３μｍ及び５０μｍとした。
次に、図１５（Ａ）に示すトランジスタにおいて、絶縁膜２３９表面に正の荷電粒子が吸着したトランジスタのモデルを図１５（Ｂ）及び図１５（Ｃ）に示す。なお、図１５（Ｂ）においては、絶縁膜２３９の表面に正の固定電荷を一様に仮定した構造であり、図１５（Ｃ）においては、絶縁膜２３９の表面に正の固定電荷を部分的に仮定した構造である。
図１５（Ａ）乃至図１５（Ｃ）に示すトランジスタの電気特性を計算した結果を図１６（Ａ）乃至図１６（Ｃ）に示す。
図１６（Ａ）に示すように、図１５（Ａ）に示すトランジスタの絶縁膜２３９に正の固定電荷を仮定しない場合において、ドレイン電圧（Ｖｄ）が１Ｖ及び１０Ｖ、それぞれの立ち上がり電圧が略一致している。
一方、図１６（Ｂ）に示すように、図１５（Ｂ）に示すトランジスタの絶縁膜２３９に正の固定電荷を一様に仮定した場合は、しきい値電圧がマイナスシフトしている。一方、ドレイン電圧（Ｖｄ）が１Ｖ及び１０Ｖ、それぞれの立ち上がり電圧が略一致している。
また、図１６（Ｃ）に示すように、図１５（Ｃ）に示すトランジスタの絶縁膜２３９に正の固定電荷を部分的に仮定した場合は、ドレイン電圧（Ｖｄ）が１Ｖ及び１０Ｖ、それぞれの立ち上がり電圧が異なっている。
一方、構造１に示すトランジスタにおいては、ゲート電極２１３が設けられているため、上記＜−ＧＢＴストレス試験の劣化の抑制＞で説明したように、ゲート電極２１３が外部の荷電粒子の電場を遮蔽するため、トランジスタの電気特性に荷電粒子が影響しない。即ち、ゲート電極２１３を有すると、外部からの電荷から、トランジスタを電気的に保護することが可能であり、異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動を抑制することができる。
以上のことから、デュアルゲート構造とし、各ゲート電極に任意の電圧を印加することで、−ＧＢＴストレス試験の劣化の抑制及び異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動の抑制が可能である。また、デュアルゲート構造とし、各ゲート電極に同電位の電圧を印加することで、初期特性のバラつきの低減、−ＧＢＴストレス試験の劣化の抑制及び異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動の抑制が可能である。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態４）
実施の形態１乃至実施の形態３に示すトランジスタにおいて、必要に応じて、基板１１及びゲート電極として機能する導電膜１３の間に下地絶縁膜を設けることができる。下地絶縁膜の材料としては、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウム等がある。なお、下地絶縁膜の材料として、窒化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム等を用いることで、基板１１から不純物、代表的にはアルカリ金属、水、水素等の酸化物半導体膜１９ａへの拡散を抑制することができる。
下地絶縁膜は、スパッタリング法、ＣＶＤ法等により形成することができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態５）
実施の形態１乃至実施の形態４に示すトランジスタに設けられる一対の電極として機能する導電膜２１ａ、２１ｂとして、タングステン、チタン、アルミニウム、銅、モリブデン、クロム、またはタンタル単体若しくは合金等の酸素と結合しやすい導電材料を用いることができる。この結果、酸化物半導体膜１９ａに含まれる酸素と一対の電極として機能する導電膜２１ａ、２１ｂに含まれる導電材料とが結合し、酸化物半導体膜１９ａにおいて、酸素欠損領域が形成される。また、酸化物半導体膜１９ａに一対の電極として機能する導電膜２１ａ、２１ｂを形成する導電材料の構成元素の一部が混入する場合もある。これらの結果、図１７に示すように、酸化物半導体膜１９ａにおいて、一対の電極として機能する導電膜２１ａ、２１ｂと接する領域近傍に、低抵抗領域１９ｄ、１９ｅが形成される。低抵抗領域１９ｄ、１９ｅは、一対の電極として機能する導電膜２１ａ、２１ｂに接し、且つ酸化物絶縁膜１７と、一対の電極として機能する導電膜２１ａ、２１ｂの間に形成される。低抵抗領域１９ｄ、１９ｅは、導電性が高いため、酸化物半導体膜１９ａと一対の電極として機能する導電膜２１ａ、２１ｂとの接触抵抗を低減することが可能であり、トランジスタのオン電流を増大させることが可能である。
また、一対の電極として機能する導電膜２１ａ、２１ｂを、上記酸素と結合しやすい導電材料と、窒化チタン、窒化タンタル、ルテニウム等の酸素と結合しにくい導電材料との積層構造としてもよい。このような積層構造とすることで、一対の電極として機能する導電膜２１ａ、２１ｂと酸化物絶縁膜２３との界面において、一対の電極として機能する導電膜２１ａ、２１ｂの酸化を防ぐことが可能であり、一対の電極として機能する導電膜２１ａ、２１ｂの高抵抗化を抑制することが可能である。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、実施の形態１及び実施の形態２と比較して、酸化物半導体膜の欠陥量をさらに低減することが可能なトランジスタを有する半導体装置について図面を参照して説明する。本実施の形態で説明するトランジスタは、実施の形態１及び実施の形態２と比較して、酸化物半導体膜が積層された多層膜を有する点が異なる。ここでは、実施の形態１を用いて、トランジスタの詳細を説明する。
図１８に、半導体装置が有する素子基板の断面図を示す。図１８は、図２の一点鎖線Ａ−Ｂ、Ｃ−Ｄ間の断面図である。
図１８（Ａ）に示すトランジスタ１０２ｂは、酸素に対するバリア膜１５及び酸化物絶縁膜１７を介して、ゲート電極として機能する導電膜１３と重なる多層膜３７ａと、多層膜３７ａに接する一対の電極として機能する導電膜２１ａ、２１ｂとを有する。また、酸素に対するバリア膜１５及び酸化物絶縁膜１７、多層膜３７ａ、及び一対の電極として機能する導電膜２１ａ、２１ｂ上には、酸化物絶縁膜２３、酸化物絶縁膜２５、及び酸素に対するバリア膜２７が形成される。
図１８（Ａ）に示す容量素子１０５ｂは、酸化物絶縁膜１７上に形成される多層膜３７ｂと、多層膜３７ｂに接する酸素に対するバリア膜２７と、酸素に対するバリア膜２７に接する導電膜２９とを有する。また、多層膜３７ｂは、容量線として機能する導電膜２１ｃと接する。また、酸素に対するバリア膜１５及び酸素に対するバリア膜２７は接しており、酸素に対するバリア膜１５及び酸素に対するバリア膜２７の間に、多層膜３７ｂが設けられる。
本実施の形態に示すトランジスタ１０２ｂにおいて、多層膜３７ａは、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａを有する。即ち、多層膜３７ａは２層構造である。また、酸化物半導体膜１９ａの一部がチャネル領域として機能する。また、酸化物半導体膜３９ａに接するように、酸化物絶縁膜２３が形成されており、酸化物絶縁膜２３に接するように酸化物絶縁膜２５が形成されている。即ち、酸化物半導体膜１９ａと酸化物絶縁膜２３との間に、酸化物半導体膜３９ａが設けられている。
酸化物半導体膜３９ａは、酸化物半導体膜１９ａを構成する元素の一種以上から構成される膜である。このため、酸化物半導体膜１９ａと酸化物半導体膜３９ａとの界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
酸化物半導体膜３９ａは、代表的には、Ｉｎ−Ｇａ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、またはＩｎ−Ｍ−Ｚｎ酸化物膜（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）であり、且つ酸化物半導体膜１９ａよりも伝導帯の下端のエネルギーが真空準位に近く、代表的には、酸化物半導体膜３９ａの伝導帯の下端のエネルギーと、酸化物半導体膜１９ａの伝導帯の下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。即ち、酸化物半導体膜３９ａの電子親和力と、酸化物半導体膜１９ａの電子親和力との差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。
酸化物半導体膜３９ａは、Ｉｎを含むことで、キャリア移動度（電子移動度）が高くなるため好ましい。
酸化物半導体膜３９ａとして、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄをＩｎより高い原子数比で有することで、以下の効果を有する場合がある。（１）酸化物半導体膜３９ａのエネルギーギャップを大きくする。（２）酸化物半導体膜３９ａの電子親和力を小さくする。（３）外部からの不純物を遮蔽する。（４）酸化物半導体膜１９ａと比較して、絶縁性が高くなる。（５）Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄは、酸素との結合力が強い金属元素であるため、酸素欠損が生じにくくなる。
酸化物半導体膜３９ａがＩｎ−Ｍ−Ｚｎ酸化物膜であるとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、ＩｎとＭの原子数比率は、Ｉｎが５０ａｔｏｍｉｃ％未満及びＭが５０ａｔｏｍｉｃ％以上、またはＩｎが２５ａｔｏｍｉｃ％未満及びＭが７５ａｔｏｍｉｃ％以上とする。
また、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａが、Ｉｎ−Ｍ−Ｚｎ酸化物膜（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜１９ａと比較して、酸化物半導体膜３９ａに含まれるＭ（Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の原子数比が大きく、代表的には、酸化物半導体膜１９ａに含まれる上記原子と比較して、１．５倍以上、２倍以上、または３倍以上高い原子数比である。
また、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａが、Ｉｎ−Ｍ−Ｚｎ酸化物膜（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜３９ａをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体膜１９ａをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きく、またはｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上である。さらには、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きく、または、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以上大きい。このとき、酸化物半導体膜において、ｙ２がｘ２以上であると、当該酸化物半導体膜を用いたトランジスタに安定した電気特性を付与できるため好ましい。
酸化物半導体膜１９ａがＩｎ−Ｍ−Ｚｎ酸化物膜（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜１９ａを成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１とすると、ｘ１／ｙ１は、１／３以上６以下、さらには１以上６以下であって、ｚ１／ｙ１は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ１／ｙ１を１以上６以下とすることで、酸化物半導体膜１９ａとしてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等がある。
酸化物半導体膜３９ａがＩｎ−Ｍ−Ｚｎ酸化物膜（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜３９ａを成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜ｘ１／ｙ１であって、ｚ２／ｙ２は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ２／ｙ２を１以上６以下とすることで、酸化物半導体膜３９ａとしてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８等がある。
なお、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス４０％の変動を含む。
酸化物半導体膜３９ａは、後に形成する酸化物絶縁膜２５を形成する際の、酸化物半導体膜１９ａへのダメージ緩和膜としても機能する。
酸化物半導体膜３９ａの厚さは、３ｎｍ以上１００ｎｍ以下、または３ｎｍ以上５０ｎｍ以下とする。
また、酸化物半導体膜３９ａは、酸化物半導体膜１９ａと同様に、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ、多結晶構造、後述する微結晶構造、または非晶質構造を含む。
酸化物半導体膜３９ａは、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａそれぞれにおいて、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、及び単結晶構造の領域の二種以上を有する混合膜を構成してもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上が積層した積層構造を有する場合がある。
ここでは、酸化物半導体膜１９ａ及び酸化物絶縁膜２３の間に、酸化物半導体膜３９ａが設けられている。このため、酸化物半導体膜３９ａと酸化物絶縁膜２３の間において、不純物及び欠陥によりトラップ準位が形成されても、当該トラップ準位と酸化物半導体膜１９ａとの間には隔たりがある。この結果、酸化物半導体膜１９ａを流れる電子がトラップ準位に捕獲されにくく、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。また、トラップ準位に電子が捕獲されると、該電子がマイナスの固定電荷となってしまう。この結果、トランジスタのしきい値電圧が変動してしまう。しかしながら、酸化物半導体膜１９ａとトラップ準位との間に隔たりがあるため、トラップ準位における電子の捕獲を低減することが可能であり、しきい値電圧の変動を低減することができる。
また、酸化物半導体膜３９ａは、外部からの不純物を遮蔽することが可能であるため、外部から酸化物半導体膜１９ａへ移動する不純物量を低減することが可能である。また、酸化物半導体膜３９ａは、酸素欠損を形成しにくい。これらのため、酸化物半導体膜１９ａにおける不純物濃度及び酸素欠損量を低減することが可能である。
なお、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａは、各膜を単に積層するのではなく連続接合（ここでは特に伝導帯の下端のエネルギーが各膜の間で連続的に変化する構造）が形成されるように作製する。すなわち、各膜の界面にトラップ中心や再結合中心のような欠陥準位を形成する不純物が存在しないような積層構造とする。仮に、積層された酸化物半導体膜１９ａ及び酸化物半導体膜３９ａの間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップされ、あるいは再結合して、消滅してしまう。
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体膜にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気（５×１０−７Ｐａ乃至１×１０−４Ｐａ程度まで）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。
なお、多層膜３７ａの代わりに、図１８（Ｂ）に示すトランジスタ１０２ｃのように、多層膜３８ａを有してもよい。
また、多層膜３７ｂの代わりに、図１８（Ｂ）に示す容量素子１０５ｃのように、多層膜３８ｂを有してもよい。
多層膜３８ａは、酸化物半導体膜４９ａ、酸化物半導体膜１９ａ、及び酸化物半導体膜３９ａを有する。即ち、多層膜３８ａは３層構造である。また、酸化物半導体膜１９ａがチャネル領域として機能する。
また、酸化物絶縁膜１７及び酸化物半導体膜４９ａが接する。即ち、酸化物絶縁膜１７と酸化物半導体膜１９ａとの間に、酸化物半導体膜４９ａが設けられている。
また、多層膜３８ａ及び酸化物絶縁膜２３が接する。また、酸化物半導体膜３９ａ及び酸化物絶縁膜２３が接する。即ち、酸化物半導体膜１９ａと酸化物絶縁膜２３との間に、酸化物半導体膜３９ａが設けられている。
酸化物半導体膜４９ａは、酸化物半導体膜３９ａと同様の材料及び形成方法を適宜用いることができる。
酸化物半導体膜４９ａは、酸化物半導体膜１９ａより膜厚が小さいと好ましい。酸化物半導体膜４９ａの厚さを１ｎｍ以上５ｎｍ以下、または１ｎｍ以上３ｎｍ以下とすることで、トランジスタのしきい値電圧の変動量を低減することが可能である。
本実施の形態に示すトランジスタは、酸化物半導体膜１９ａ及び酸化物絶縁膜２３の間に、酸化物半導体膜３９ａが設けられている。このため、酸化物半導体膜３９ａと酸化物絶縁膜２３の間において、不純物及び欠陥によりトラップ準位が形成されても、当該トラップ準位と酸化物半導体膜１９ａとの間には隔たりがある。この結果、酸化物半導体膜１９ａを流れる電子がトラップ準位に捕獲されにくく、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。また、トラップ準位に電子が捕獲されると、該電子がマイナスの固定電荷となってしまう。この結果、トランジスタのしきい値電圧が変動してしまう。しかしながら、酸化物半導体膜１９ａとトラップ準位との間に隔たりがあるため、トラップ準位における電子の捕獲を低減することが可能であり、しきい値電圧の変動を低減することができる。
また、酸化物半導体膜３９ａは、外部からの不純物を遮蔽することが可能であるため、外部から酸化物半導体膜１９ａへ移動する不純物量を低減することが可能である。また、酸化物半導体膜３９ａは、酸素欠損を形成しにくい。これらのため、酸化物半導体膜１９ａにおける不純物濃度及び酸素欠損量を低減することが可能である。
また、酸化物絶縁膜１７と酸化物半導体膜１９ａとの間に、酸化物半導体膜４９ａが設けられており、酸化物半導体膜１９ａと酸化物絶縁膜２３との間に、酸化物半導体膜３９ａが設けられているため、酸化物半導体膜４９ａと酸化物半導体膜１９ａとの界面近傍におけるシリコンや炭素の濃度、酸化物半導体膜１９ａにおけるシリコンや炭素の濃度、または酸化物半導体膜３９ａと酸化物半導体膜１９ａとの界面近傍におけるシリコンや炭素の濃度を低減することができる。これらの結果、多層膜３８ａにおいて、一定光電流測定法で導出される吸収係数は、１×１０−３／ｃｍ未満、または１×１０−４／ｃｍ未満となり、局在準位が極めて少ない。
このような構造を有するトランジスタ１０２ｂ、１０２ｃは、酸化物半導体膜３２を含む多層膜３８ａにおいて欠陥が極めて少ないため、トランジスタの電気特性を向上させることが可能であり、代表的には、オン電流の増大及び電界効果移動度の向上が可能である。また、ストレス試験の一例であるＢＴストレス試験及び光ＢＴストレス試験におけるしきい値電圧の変動量が少なく、信頼性が高い。
＜トランジスタのバンド構造＞
次に、図１８（Ａ）に示すトランジスタ１０２ｂに設けられる多層膜３７ａ、及び図１８（Ｂ）に示すトランジスタ１０２ｃに設けられる多層膜３８ａのバンド構造について、図１９を用いて説明する。
ここでは、例として、酸化物半導体膜１９ａとしてエネルギーギャップが３．１５ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物を用い、酸化物半導体膜３９ａとしてエネルギーギャップが３．５ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物を用いる。エネルギーギャップは、分光エリプソメータ（ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ−３００）を用いて測定することができる。
酸化物半導体膜１９ａ及び酸化物半導体膜３９ａの真空準位と価電子帯上端のエネルギー差（イオン化ポテンシャルともいう。）は、それぞれ８ｅＶ及び８．２ｅＶである。なお、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社 ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。
したがって、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａの真空準位と伝導帯下端のエネルギー差（電子親和力ともいう。）は、それぞれ４．８５ｅＶ及び４．７ｅＶである。
図１９（Ａ）は、多層膜３７ａのバンド構造の一部を模式的に示している。ここでは、多層膜３７ａに酸化シリコン膜を接して設けた場合について説明する。なお、図１９（Ａ）に表すＥｃＩ１は酸化シリコン膜の伝導帯下端のエネルギーを示し、ＥｃＳ１は酸化物半導体膜１９ａの伝導帯下端のエネルギーを示し、ＥｃＳ２は酸化物半導体膜３９ａの伝導帯下端のエネルギーを示し、ＥｃＩ２は酸化シリコン膜の伝導帯下端のエネルギーを示す。また、ＥｃＩ１は、図１８（Ａ）において、酸化物絶縁膜１７に相当し、ＥｃＩ２は、図１８（Ａ）において、酸化物絶縁膜２３に相当する。
図１９（Ａ）に示すように、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａにおいて、伝導帯下端のエネルギーは障壁が無くなだらかに変化する。換言すると、連続的に変化するともいうことができる。これは、多層膜３７ａは、酸化物半導体膜１９ａと共通の元素を含み、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａの間で、酸素が相互に移動することで混合層が形成されるためであるということができる。
図１９（Ａ）より、多層膜３７ａの酸化物半導体膜１９ａがウェル（井戸）となり、多層膜３７ａを用いたトランジスタにおいて、チャネル領域が酸化物半導体膜１９ａに形成されることがわかる。なお、多層膜３７ａは、伝導帯下端のエネルギーが連続的に変化しているため、酸化物半導体膜１９ａと酸化物半導体膜３９ａとが連続接合している、ともいえる。
なお、図１９（Ａ）に示すように、酸化物半導体膜３９ａと、酸化物絶縁膜２３との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得るものの、酸化物半導体膜３９ａが設けられることにより、酸化物半導体膜１９ａと該トラップ準位とを遠ざけることができる。ただし、ＥｃＳ１とＥｃＳ２とのエネルギー差が小さい場合、酸化物半導体膜１９ａの電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、酸化物絶縁膜界面にマイナスの電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、ＥｃＳ１とＥｃＳ２とのエネルギー差を、０．１ｅＶ以上、または０．１５ｅＶ以上とすると、トランジスタのしきい値電圧の変動が低減され、安定した電気特性となるため好適である。
また、図１９（Ｂ）は、多層膜３７ａのバンド構造の一部を模式的に示し、図１９（Ａ）に示すバンド構造の変形例である。ここでは、多層膜３７ａに酸化シリコン膜を接して設けた場合について説明する。なお、図１９（Ｂ）に表すＥｃＩ１は酸化シリコン膜の伝導帯下端のエネルギーを示し、ＥｃＳ１は酸化物半導体膜１９ａの伝導帯下端のエネルギーを示し、ＥｃＩ２は酸化シリコン膜の伝導帯下端のエネルギーを示す。また、ＥｃＩ１は、図１８（Ａ）において、酸化物絶縁膜１７に相当し、ＥｃＩ２は、図１８（Ａ）において、酸化物絶縁膜２３に相当する。
図１８（Ａ）に示すトランジスタにおいて、一対の電極として機能する導電膜２１ａ、２１ｂの形成時に多層膜３７ａの上方、すなわち酸化物半導体膜３９ａがエッチングされる場合がある。一方、酸化物半導体膜１９ａの上面は、酸化物半導体膜３９ａの成膜時に酸化物半導体膜１９ａと酸化物半導体膜３９ａの混合層が形成される場合がある。
例えば、酸化物半導体膜１９ａが、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、またはＩｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物をスパッタリングターゲットに用いて成膜した酸化物半導体膜であり、酸化物半導体膜３９ａが、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、またはＩｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物をスパッタリングターゲットに用いて成膜した酸化物半導体膜である場合、酸化物半導体膜１９ａよりも酸化物半導体膜３９ａのＧａの含有量が多いため、酸化物半導体膜１９ａの上面には、ＧａＯｘ層または酸化物半導体膜１９ａよりもＧａを多く含む混合層が形成されうる。
したがって、酸化物半導体膜３９ａがエッチングされた場合においても、ＥｃＳ１のＥｃＩ２側の伝導帯下端のエネルギーが高くなり、図１９（Ｂ）に示すバンド構造のようになる場合がある。
図１９（Ｂ）に示すバンド構造のようになる場合、チャネル領域の断面観察時において、多層膜３７ａは、酸化物半導体膜１９ａのみと見かけ上観察される場合がある。しかしながら、実質的には、酸化物半導体膜１９ａ上には、酸化物半導体膜１９ａよりもＧａを多く含む混合層が形成されているため、該混合層を１．５層として、捉えることができる。なお、該混合層は、例えば、ＥＤＸ分析等によって、多層膜３７ａに含有する元素を測定した場合、酸化物半導体膜１９ａの上方の組成を分析することで確認することができる。例えば、酸化物半導体膜１９ａの上方の組成が、酸化物半導体膜１９ａ中の組成よりもＧａの含有量が多い構成となることで確認することができる。
図１９（Ｃ）は、多層膜３８ａのバンド構造の一部を模式的に示している。ここでは、多層膜３８ａに酸化シリコン膜を接して設けた場合について説明する。なお、図１９（Ｃ）に表すＥｃＩ１は酸化シリコン膜の伝導帯下端のエネルギーを示し、ＥｃＳ１は酸化物半導体膜１９ａの伝導帯下端のエネルギーを示し、ＥｃＳ２は酸化物半導体膜３９ａの伝導帯下端のエネルギーを示し、ＥｃＳ３は酸化物半導体膜４９ａの伝導帯下端のエネルギーを示し、ＥｃＩ２は酸化シリコン膜の伝導帯下端のエネルギーを示す。また、ＥｃＩ１は、図１８（Ｂ）において、酸化物絶縁膜１７に相当し、ＥｃＩ２は、図１８（Ｂ）において、酸化物絶縁膜２３に相当する。
図１９（Ｃ）に示すように、酸化物半導体膜４９ａ、酸化物半導体膜１９ａ、及び酸化物半導体膜３９ａにおいて、伝導帯下端のエネルギーは障壁が無くなだらかに変化する。換言すると、連続的に変化するともいうことができる。これは、多層膜３８ａは、酸化物半導体膜１９ａと共通の元素を含み、酸化物半導体膜１９ａ及び酸化物半導体膜４９ａの間で、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａの間で、酸素が相互に移動することで混合層が形成されるためであるということができる。
図１９（Ｃ）より、多層膜３８ａの酸化物半導体膜１９ａがウェル（井戸）となり、多層膜３８ａを用いたトランジスタにおいて、チャネル領域が酸化物半導体膜１９ａに形成されることがわかる。なお、多層膜３８ａは、伝導帯下端のエネルギーが連続的に変化しているため、酸化物半導体膜４９ａと、酸化物半導体膜１９ａと、酸化物半導体膜３９ａとが連続接合している、ともいえる。
なお、酸化物絶縁膜１７、酸化物半導体膜１９ａ、及び酸化物絶縁膜２３が順に積層される場合、酸化物半導体膜１９ａと、酸化物絶縁膜２３との界面近傍、酸化物半導体膜１９ａと、酸化物絶縁膜１７との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得るものの、図１９（Ｃ）に示すように、酸化物半導体膜３９ａ、４９ａが設けられることにより、酸化物半導体膜１９ａと該トラップ準位とを遠ざけることができる。ただし、ＥｃＳ１とＥｃＳ２とのエネルギー差、及びＥｃＳ１とＥｃＳ３とのエネルギー差が小さい場合、酸化物半導体膜１９ａの電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、酸化物絶縁膜界面にマイナスの電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、ＥｃＳ１とＥｃＳ２とのエネルギー差、及びＥｃＳ１とＥｃＳ３とのエネルギー差を、０．１ｅＶ以上、または０．１５ｅＶ以上とすると、トランジスタのしきい値電圧の変動が低減され、安定した電気特性となるため好適である。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、上記実施の形態で説明した半導体装置に含まれているトランジスタにおいて、酸化物半導体膜に適用可能な一態様について説明する。
酸化物半導体膜は、単結晶構造の酸化物半導体（以下、単結晶酸化物半導体という。）、多結晶構造の酸化物半導体（以下、多結晶酸化物半導体という。）、微結晶構造の酸化物半導体（以下、微結晶酸化物半導体という。）、及び非晶質構造の酸化物半導体（以下、非晶質酸化物半導体という。）の一以上で構成されてもよい。また、酸化物半導体膜は、ＣＡＡＣ−ＯＳ膜で構成されていてもよい。また、酸化物半導体膜は、非晶質酸化物半導体及び結晶粒を有する酸化物半導体で構成されていてもよい。以下に、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体、及び非晶質酸化物半導体について説明する。
＜単結晶酸化物半導体＞
単結晶酸化物半導体膜は、不純物濃度が低く、欠陥準位密度が低い（酸素欠損が少ない）酸化物半導体膜である。そのため、キャリア密度を低くすることができる。従って、単結晶酸化物半導体膜を用いたトランジスタは、ノーマリーオンの電気特性になることが少ない。また、単結晶酸化物半導体膜は、不純物濃度が低く、欠陥準位密度が低いため、キャリアトラップが少なくなる場合がある。従って、単結晶酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
なお、酸化物半導体膜は、欠陥が少ないと密度が高くなる。また、酸化物半導体膜は、結晶性が高いと密度が高くなる。また、酸化物半導体膜は、水素などの不純物濃度が低いと密度が高くなる。単結晶酸化物半導体膜は、ＣＡＡＣ−ＯＳ膜よりも密度が高い。また、ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも密度が高い。また、多結晶酸化物半導体膜は、微結晶酸化物半導体膜よりも密度が高い。また、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも密度が高い。
＜ＣＡＡＣ−ＯＳ＞
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つである。また、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸配向性を有する。平面ＴＥＭ像において、ＣＡＡＣ−ＯＳ膜に含まれる結晶部の面積が２５００ｎｍ２以上、５μｍ２以上、または１０００μｍ２以上である。また、断面ＴＥＭ像において、該結晶部を５０％以上、８０％以上、または９５％以上有することで、単結晶に近い物性の薄膜となる。
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
なお、ＣＡＡＣ−ＯＳ膜に対し、電子線回折を行うと、配向性を示すスポット（輝点）が観測される。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、ＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎ酸化物の結晶の（００ｘ）面（ｘは整数）に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎ酸化物の結晶の（１１０）面に帰属される。ＩｎＧａＺｎ酸化物の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａ−ｂ面に平行な面である。
なお、結晶は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
なお、ＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶部が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
＜多結晶酸化物半導体＞
多結晶酸化物半導体膜は、ＴＥＭによる観察像で、結晶粒を確認することができる。多結晶酸化物半導体膜に含まれる結晶粒は、例えば、ＴＥＭによる観察像で、２ｎｍ以上３００ｎｍ以下、３ｎｍ以上１００ｎｍ以下または５ｎｍ以上５０ｎｍ以下の粒径であることが多い。また、多結晶酸化物半導体膜は、ＴＥＭによる観察像で、結晶粒界を確認できる場合がある。
多結晶酸化物半導体膜は、複数の結晶粒を有し、当該複数の結晶粒間において結晶の方位が異なっている場合がある。また、多結晶酸化物半導体膜は、例えば、ＸＲＤ装置を用いｏｕｔ−ｏｆ−ｐｌａｎｅ法による分析を行うと、単一または複数のピークが現れる場合がある。例えば多結晶のＩＧＺＯ膜では、配向を示す２θが３１°近傍のピーク、または複数種の配向を示すピークが現れる場合がある。
多結晶酸化物半導体膜は、高い結晶性を有するため、高い電子移動度を有する場合がある。従って、多結晶酸化物半導体膜を用いたトランジスタは、高い電界効果移動度を有する。ただし、多結晶酸化物半導体膜は、粒界に不純物が偏析する場合がある。また、多結晶酸化物半導体膜の粒界は欠陥準位となる。多結晶酸化物半導体膜は、粒界がキャリア発生源、トラップ準位となる場合があるため、多結晶酸化物半導体膜を用いたトランジスタは、ＣＡＡＣ−ＯＳ膜を用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジスタとなる場合がある。
＜微結晶酸化物半導体＞
微結晶酸化物半導体膜は、ＴＥＭによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、ＴＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さい径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。
図２０は、ｎｃ−ＯＳ膜を有する試料に対し、測定箇所を変えてナノビーム電子線回折を行った例である。ここでは、試料を、ｎｃ−ＯＳ膜の被形成面に垂直な方向に切断し、厚さが１０ｎｍ以下となるように薄片化する。また、ここでは、径が１ｎｍの電子線を、試料の切断面に垂直な方向から入射させる。図２０より、ｎｃ−ＯＳ膜を有する試料に対し、ナノビーム電子線回折を行うと、結晶面を示す回折パターンが得られるが、特定方向の結晶面への配向性は見られないことがわかった。
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態８）
上記実施の形態に示すトランジスタの作製方法において、一対の電極として機能する導電膜２１ａ、２１ｂを形成した後、酸化物半導体膜１９ａを酸化雰囲気で発生させたプラズマに曝し、酸化物半導体膜１９ａに酸素を供給することができる。酸化雰囲気としては、酸素、オゾン、一酸化二窒素、二酸化窒素等の雰囲気がある。さらに、当該プラズマ処理において、基板１１側にバイアスを印加しない状態で発生したプラズマに酸化物半導体膜１９ａを曝すことが好ましい。この結果、酸化物半導体膜１９ａにダメージを与えず、且つ酸素を供給することが可能であり、酸化物半導体膜１９ａに含まれる酸素欠損量を低減することができる。また、エッチング処理により酸化物半導体膜１９ａの表面に残存する不純物、例えば、フッ素、塩素等のハロゲン等を除去することができる。また、当該プラズマ処理を３００℃以上で加熱しながら行うことが好ましい。プラズマ中の酸素と酸化物半導体膜１９ａに含まれる水素が結合し、水となる。基板が加熱されているため、当該水は酸化物半導体膜１９ａから脱離する。この結果、酸化物半導体膜１９ａに含まれる水素及び水の含有量を低減することができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態９）
上記実施の形態で開示された酸化物半導体膜はスパッタリングにより形成することができるが、他の方法、例えば、熱ＣＶＤ法により形成してもよい。熱ＣＶＤ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を使っても良い。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示された金属膜、酸化物半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、ＩｎＧａＺｎＯ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態１０）
上記実施の形態で一例を示したトランジスタを用いて表示機能を有する半導体装置（表示装置ともいう。）を作製することができる。また、トランジスタを含む駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。本実施の形態では、上記実施の形態で一例を示したトランジスタを用いた表示装置の例について、図２１及び図２２を用いて説明する。なお、図２２（Ａ）及び図２２（Ｂ）は、図２１（Ｂ）中でＭ−Ｎの一点鎖線で示した部位の断面構成を示す断面図である。
図２１（Ａ）において、第１の基板９０１上に設けられた画素部９０２を囲むようにして、シール材９０５が設けられ、第２の基板９０６によって封止されている。図２１（Ａ）においては、第１の基板９０１上のシール材９０５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体または多結晶半導体で形成された信号線駆動回路９０３、及び走査線駆動回路９０４が実装されている。また、信号線駆動回路９０３、走査線駆動回路９０４、または画素部９０２に与えられる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）９１８から供給されている。
図２１（Ｂ）及び図２１（Ｃ）において、第１の基板９０１上に設けられた画素部９０２と、走査線駆動回路９０４とを囲むようにして、シール材９０５が設けられている。また画素部９０２と、走査線駆動回路９０４の上に第２の基板９０６が設けられている。よって画素部９０２と、走査線駆動回路９０４とは、第１の基板９０１とシール材９０５と第２の基板９０６とによって、表示素子と共に封止されている。図２１（Ｂ）及び図２１（Ｃ）においては、第１の基板９０１上のシール材９０５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体または多結晶半導体で形成された信号線駆動回路９０３が実装されている。図２１（Ｂ）及び図２１（Ｃ）においては、信号線駆動回路９０３、走査線駆動回路９０４、または画素部９０２に与えられる各種信号及び電位は、ＦＰＣ９１８から供給されている。
また図２１（Ｂ）及び図２１（Ｃ）においては、信号線駆動回路９０３を別途形成し、第１の基板９０１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、またはワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図２１（Ａ）は、ＣＯＧ方法により信号線駆動回路９０３、走査線駆動回路９０４を実装する例であり、図２１（Ｂ）は、ＣＯＧ方法により信号線駆動回路９０３を実装する例であり、図２１（Ｃ）は、ＴＡＢ方法により信号線駆動回路９０３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書における表示装置とは、画像表示デバイスまたは表示デバイスを指す。また、コネクター、例えばＦＰＣもしくはＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
また、第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、上記実施の形態で示したトランジスタを適用することができる。また、走査線駆動回路に含まれるバッファ回路に上記実施の形態で示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素子（発光表示素子ともいう。）を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。図２２（Ａ）に、表示素子として液晶素子を用いた液晶表示装置の例を示し、図２２（Ｂ）に、表示素子として発光素子を用いた発光表示装置の例を示す。
図２２（Ａ）及び図２２（Ｂ）で示すように、半導体装置は接続端子電極９１５及び端子電極９１６を有しており、接続端子電極９１５及び端子電極９１６はＦＰＣ９１８が有する端子と異方性導電剤９１９を介して、電気的に接続されている。
接続端子電極９１５は、第１の電極９３０と同じ導電膜から形成され、端子電極９１６は、トランジスタ９１０、９１１の一対の電極と同じ導電膜で形成されている。
また、第１の基板９０１上に設けられた画素部９０２と、走査線駆動回路９０４は、トランジスタを複数有しており、図２２（Ａ）及び図２２（Ｂ）では、画素部９０２に含まれるトランジスタ９１０と、走査線駆動回路９０４に含まれるトランジスタ９１１とを例示している。図２２（Ａ）では、トランジスタ９１０及びトランジスタ９１１上には、酸化物絶縁膜９２４が設けられ、酸化物絶縁膜９２４上には、酸素に対するバリア膜９２７が設けられ、図２２（Ｂ）では、酸素に対するバリア膜９２７上にさらに平坦化膜９２１が設けられている。
本実施の形態では、トランジスタ９１０、トランジスタ９１１として、上記実施の形態で示したトランジスタを適宜適用することができる。トランジスタ９１０及びトランジスタ９１１として、上記実施の形態で示したトランジスタを用いることで、高画質な表示装置を作製することができる。
また、図２２（Ｂ）では、酸素に対するバリア膜９２７上において、駆動回路用のトランジスタ９１１の酸化物半導体膜９２６のチャネル領域と重なる位置に導電膜９１７が設けられている例を示している。本実施の形態では、導電膜９１７を第１の電極９３０と同じ導電膜で形成する。導電膜９１７を酸化物半導体膜のチャネル領域と重なる位置に設けることによって、ＢＴストレス試験前後におけるトランジスタ９１１のしきい値電圧の変動量をさらに低減することができる。また、導電膜９１７の電位は、トランジスタ９１１のゲート電極と同じでもよいし、異なっていても良く、導電膜を第２のゲート電極として機能させることもできる。また、導電膜９１７の電位は、ＧＮＤ、０Ｖ、フローティング状態、または駆動回路の最低電位（Ｖｓｓ、例えばソース電極の電位を基準とする場合、ソース電極の電位）と同電位若しくはそれと同等電位であってもよい。
また、導電膜９１７は外部の電場を遮蔽する機能も有する。すなわち外部の電場が内部（トランジスタを含む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。導電膜９１７の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な特性が変動することを防止することができる。導電膜９１７は、上記実施の形態で示した、いずれのトランジスタにも適用可能である。
画素部９０２に設けられたトランジスタ９１０は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。
図２２（Ａ）において、表示素子である液晶素子９１３は、第１の電極９３０、第２の電極９３１、及び液晶層９０８を含む。なお、液晶層９０８を挟持するように配向膜として機能する絶縁膜９３２、絶縁膜９３３が設けられている。また、第２の電極９３１は第２の基板９０６側に設けられ、第１の電極９３０と第２の電極９３１とは液晶層９０８を介して重なる構成となっている。
またスペーサ９３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、第１の電極９３０と第２の電極９３１との間隔（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するためにカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。
第１の基板９０１及び第２の基板９０６はシール材９２５によって固定されている。シール材９２５は、熱硬化樹脂、光硬化樹脂などの有機樹脂を用いることができる。
また、上記実施の形態で用いる酸化物半導体膜を用いたトランジスタは、スイッチング特性が優れている。また、比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、表示機能を有する半導体装置の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。また、同一基板上に駆動回路部または画素部を作り分けて作製することが可能となるため、半導体装置の部品点数を削減することができる。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。高純度の酸化物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して１／３以下、または１／５以下の容量の大きさを有する保持容量を設ければ充分であるため、画素における開口率を高めることができる。
また、表示装置において、ブラックマトリクス（遮光膜）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す。）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す。）、またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明の一態様はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
図２２（Ｂ）において、表示素子である発光素子９６３は、画素部９０２に設けられたトランジスタ９１０と電気的に接続している。なお、発光素子９６３の構成は、第１の電極９３０、発光層９６１、第２の電極９３１の積層構造であるが、示した構成に限定されない。発光素子９６３から取り出す光の方向などに合わせて、発光素子９６３の構成は適宜変えることができる。
隔壁９６０は、有機絶縁材料、または無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極９３０上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
発光層９６１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
発光素子９６３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極９３１及び隔壁９６０上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、ＤＬＣ膜等を形成することができる。また、第１の基板９０１、第２の基板９０６、及びシール材９３６によって封止された空間には充填材９６４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
シール材９３６は熱硬化樹脂、光硬化樹脂などの有機樹脂や、低融点ガラスを含むフリットガラスなどを用いることができる。フリットガラスは、水や酸素などの不純物に対してバリア性が高いため好ましい。また、シール材９３６としてフリットガラスを用いる場合、図２２（Ｂ）に示すように、酸化物絶縁膜９２４上にフリットガラスを設けることで密着性を高めることができるため好ましい。
充填材９６４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよい。
また、必要であれば、発光素子の射出面に偏光板、または円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
表示素子に電圧を印加する第１の電極及び第２の電極（画素電極、共通電極、対向電極などともいう）においては、取り出す光の方向、電極が設けられる場所、及び電極のパターン構造によって透光性、反射性を選択すればよい。
第１の電極９３０、第２の電極９３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、第１の電極９３０、第２の電極９３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、またはその合金、若しくはその金属窒化物から一つ、または複数種を用いて形成することができる。
また、第１の電極９３０及び第２の電極９３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、若しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように上記実施の形態で示したトランジスタを適用することで、表示機能を有する信頼性のよい半導体装置を提供することができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。

Claims (11)

  1. ゲート電極と、
    前記ゲート電極と重なる酸化物半導体膜と、
    前記ゲート電極及び前記酸化物半導体膜の間の、酸素に対する第１のバリア膜と、
    前記酸化物半導体膜に接する一対の電極として機能する第１の導電膜と、
    前記酸化物半導体膜と接する酸化物絶縁膜と、
    前記酸素に対する第１のバリア膜、及び前記酸化物絶縁膜と接する、酸素に対する第２のバリア膜とを有し、
    前記酸素に対する第１のバリア膜及び前記酸素に対する第２のバリア膜の間に、前記酸化物半導体膜及び前記酸化物絶縁膜が設けられることを特徴とする半導体装置。
  2. 絶縁表面上にトランジスタ及び容量素子を有し、
    前記トランジスタは、
    ゲート電極と、
    前記ゲート電極と重なる酸化物半導体膜と、
    前記ゲート電極及び前記酸化物半導体膜の間の、酸素に対する第１のバリア膜と、
    前記酸化物半導体膜に接する一対の電極として機能する第１の導電膜と、を有し、
    前記トランジスタにおいて、
    前記酸化物半導体膜に接する酸化物絶縁膜と、
    前記酸素に対する第１のバリア膜及び前記酸化物絶縁膜に接する、酸素に対する第２のバリア膜と、
    前記酸素に対する第２のバリア膜の開口部において、前記第１の導電膜に接する、画素電極として機能する第２の導電膜と、を有し、
    前記容量素子は、
    前記酸素に対する第１のバリア膜上の導電性を有する膜と、
    前記導電性を有する膜に接する前記酸素に対する第２のバリア膜と、
    前記画素電極として機能する第２の導電膜とを有することを特徴とする半導体装置。
  3. 第１のゲート電極と、
    前記第１のゲート電極と重なる酸化物半導体膜と、
    前記第１のゲート電極及び前記酸化物半導体膜の間の、酸素に対する第１のバリア膜と、
    前記酸化物半導体膜に接する一対の電極として機能する第１の導電膜と、
    前記酸化物半導体膜に接する酸化物絶縁膜と、
    前記酸素に対する第１のバリア膜、及び前記酸化物絶縁膜と接する、酸素に対する第２のバリア膜と、
    前記第２のバリア膜上であって、前記酸化物半導体膜と重なる第２のゲート電極と、を有し、
    前記酸素に対する第１のバリア膜及び前記酸素に対する第２のバリア膜の間に、前記酸化物半導体膜及び前記酸化物絶縁膜が設けられることを特徴とする半導体装置。
  4. 絶縁表面上にトランジスタ及び容量素子を有し、
    前記トランジスタは、
    第１のゲート電極と、
    前記第１のゲート電極と重なる酸化物半導体膜と、
    前記第１のゲート電極及び前記酸化物半導体膜の間の、酸素に対する第１のバリア膜と、
    前記酸化物半導体膜に接する一対の電極として機能する第１の導電膜と、
    前記酸化物半導体膜に接する酸化物絶縁膜と、
    前記酸素に対する第１のバリア膜及び前記酸化物絶縁膜に接する、酸素に対する第２のバリア膜と、
    前記酸素に対する第２のバリア膜上であって、前記酸化物半導体膜と重なる第２のゲート電極と、を有し、
    前記酸素に対する第２のバリア膜の開口部において、前記第１の導電膜に接する、画素電極として機能する第２の導電膜を有し、
    前記容量素子は、
    前記酸素に対する第１のバリア膜上の導電性を有する膜と、
    前記導電性を有する膜に接する前記酸素に対する第２のバリア膜と、
    前記画素電極として機能する第２の導電膜とを有することを特徴とする半導体装置。
  5. 請求項３または請求項４において、前記第１のゲート電極及び前記第２のゲート電極は、前記酸素に対する第１のバリア膜と、前記酸素に対する第２のバリア膜に形成される開口部において接続することを特徴とする半導体装置。
  6. 請求項１乃至請求項５のいずれか一項において、前記酸化物絶縁膜は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を有することを特徴とする半導体装置。
  7. 請求項６において、前記化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上であることを特徴とする半導体装置。
  8. 請求項１乃至請求項７のいずれか一項において、前記第１の導電膜は、前記酸素に対する第１のバリア膜と前記酸化物半導体膜との間に設けられることを特徴とする半導体装置。
  9. 請求項１乃至請求項７のいずれか一項において、前記第１の導電膜は、前記酸化物半導体膜と前記酸化物絶縁膜との間に設けられることを特徴とする半導体装置。
  10. 請求項２、請求項４、及び請求項５乃至請求項９のいずれか一項において、前記導電性を有する膜は、前記酸化物半導体膜に含まれる金属元素を有する金属酸化物膜であることを特徴とする半導体装置。
  11. 請求項２、請求項４、及び請求項５乃至請求項１０のいずれか一項において、
    前記酸化物半導体膜及び前記導電性を有する膜は、Ｉｎを含む金属酸化物膜であることを特徴とする半導体装置。
JP2014099394A 2013-05-16 2014-05-13 半導体装置 Active JP6407558B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014099394A JP6407558B2 (ja) 2013-05-16 2014-05-13 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013103716 2013-05-16
JP2013103716 2013-05-16
JP2014099394A JP6407558B2 (ja) 2013-05-16 2014-05-13 半導体装置

Publications (3)

Publication Number Publication Date
JP2014241403A true JP2014241403A (ja) 2014-12-25
JP2014241403A5 JP2014241403A5 (ja) 2017-06-22
JP6407558B2 JP6407558B2 (ja) 2018-10-17

Family

ID=51895087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014099394A Active JP6407558B2 (ja) 2013-05-16 2014-05-13 半導体装置

Country Status (4)

Country Link
US (1) US9437741B2 (ja)
JP (1) JP6407558B2 (ja)
KR (6) KR102220810B1 (ja)
TW (4) TWI679772B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016164979A (ja) * 2015-02-27 2016-09-08 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2017120893A (ja) * 2015-12-28 2017-07-06 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ基板
JP2019106331A (ja) * 2017-12-14 2019-06-27 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
JP2021002053A (ja) * 2015-02-13 2021-01-07 株式会社半導体エネルギー研究所 表示装置

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9853053B2 (en) 2012-09-10 2017-12-26 3B Technologies, Inc. Three dimension integrated circuits employing thin film transistors
US9754971B2 (en) 2013-05-18 2017-09-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015195327A (ja) 2013-06-05 2015-11-05 株式会社半導体エネルギー研究所 半導体装置
US9293480B2 (en) 2013-07-10 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US9818763B2 (en) 2013-07-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
TWI632688B (zh) 2013-07-25 2018-08-11 半導體能源研究所股份有限公司 半導體裝置以及半導體裝置的製造方法
KR102244553B1 (ko) 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
US9461126B2 (en) 2013-09-13 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Transistor, clocked inverter circuit, sequential circuit, and semiconductor device including sequential circuit
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
US9882014B2 (en) 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI721409B (zh) 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
US9379192B2 (en) 2013-12-20 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9472678B2 (en) 2013-12-27 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9780226B2 (en) 2014-04-25 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9766517B2 (en) * 2014-09-05 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Display device and display module
CN107112049A (zh) 2014-12-23 2017-08-29 3B技术公司 采用薄膜晶体管的三维集成电路
CN104934442B (zh) * 2015-04-30 2018-02-27 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板及显示装置
US9837547B2 (en) * 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
CN104992925B (zh) 2015-07-13 2019-02-22 合肥鑫晟光电科技有限公司 导电过孔结构、阵列基板和显示装置的制作方法
US11024725B2 (en) 2015-07-24 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including metal oxide film
CN106653814B (zh) * 2016-12-28 2020-02-14 上海天马微电子有限公司 一种阵列基板、显示面板与显示装置
CN107369716B (zh) * 2017-07-17 2021-02-12 京东方科技集团股份有限公司 薄膜晶体管及制作方法、显示装置
JP7163294B2 (ja) * 2017-09-05 2022-10-31 株式会社半導体エネルギー研究所 半導体装置
US11444025B2 (en) * 2020-06-18 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor and fabrication method thereof
US11695037B2 (en) * 2021-01-12 2023-07-04 Win Semiconductors Corp. Semiconductor structure

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005077822A (ja) * 2003-09-01 2005-03-24 Casio Comput Co Ltd トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
JP2007298976A (ja) * 2006-04-06 2007-11-15 Semiconductor Energy Lab Co Ltd 液晶表示装置及び半導体装置、並びに電子機器
JP2011129895A (ja) * 2009-11-20 2011-06-30 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2011142316A (ja) * 2009-12-11 2011-07-21 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2011233889A (ja) * 2010-04-28 2011-11-17 Electronics And Telecommunications Research Institute 半導体装置及びその製造方法
JP2012199526A (ja) * 2011-03-04 2012-10-18 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013051328A (ja) * 2011-08-31 2013-03-14 Japan Display Central Co Ltd アクティブマトリックス型表示素子およびその製造方法

Family Cites Families (150)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
FR2679057B1 (fr) 1991-07-11 1995-10-20 Morin Francois Structure d'ecran a cristal liquide, a matrice active et a haute definition.
US6849872B1 (en) 1991-08-26 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07104312A (ja) 1993-09-30 1995-04-21 Sanyo Electric Co Ltd 液晶表示装置の製造方法
TW347477B (en) 1994-09-30 1998-12-11 Sanyo Electric Co Liquid crystal display with storage capacitors for holding electric charges
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH08306926A (ja) 1995-05-07 1996-11-22 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3634089B2 (ja) 1996-09-04 2005-03-30 株式会社半導体エネルギー研究所 表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
KR100940342B1 (ko) * 2001-11-13 2010-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 구동방법
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TWI226712B (en) 2003-12-05 2005-01-11 Au Optronics Corp Pixel structure and fabricating method thereof
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1751734A4 (en) * 2004-05-21 2007-10-17 Semiconductor Energy Lab DISPLAY DEVICE AND ELECTRONIC INSTRUMENT
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US20060118869A1 (en) * 2004-12-03 2006-06-08 Je-Hsiung Lan Thin-film transistors and processes for forming the same
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US7745798B2 (en) 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
US7692610B2 (en) * 2005-11-30 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
EP2924498A1 (en) 2006-04-06 2015-09-30 Semiconductor Energy Laboratory Co, Ltd. Liquid crystal desplay device, semiconductor device, and electronic appliance
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5406449B2 (ja) * 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
TWI357530B (en) 2007-09-11 2012-02-01 Au Optronics Corp Pixel structure and liquid crystal display panel
KR101375831B1 (ko) 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5602390B2 (ja) 2008-08-19 2014-10-08 富士フイルム株式会社 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
KR101497425B1 (ko) 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
EP2202802B1 (en) 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
JP5590877B2 (ja) 2008-12-26 2014-09-17 株式会社半導体エネルギー研究所 半導体装置
KR101681884B1 (ko) * 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 표시장치 및 전자기기
WO2011004755A1 (en) 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN105097946B (zh) 2009-07-31 2018-05-08 株式会社半导体能源研究所 半导体装置及其制造方法
KR102251729B1 (ko) * 2009-07-31 2021-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103489871B (zh) 2009-07-31 2016-03-23 株式会社半导体能源研究所 半导体装置及其制造方法
JP2011071476A (ja) 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
KR101779349B1 (ko) 2009-10-14 2017-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011048959A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101402294B1 (ko) 2009-10-21 2014-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
IN2012DN05057A (ja) * 2009-12-28 2015-10-09 Semiconductor Energy Lab
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR102172343B1 (ko) 2010-02-05 2020-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
WO2011125107A1 (ja) * 2010-04-05 2011-10-13 パナソニック株式会社 有機ｅｌ表示装置及びその制御方法
KR101806271B1 (ko) * 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US8546161B2 (en) * 2010-09-13 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and liquid crystal display device
US9230994B2 (en) 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US20140014948A1 (en) 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
DE112013007566B3 (de) 2012-08-03 2018-02-22 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005077822A (ja) * 2003-09-01 2005-03-24 Casio Comput Co Ltd トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
JP2007298976A (ja) * 2006-04-06 2007-11-15 Semiconductor Energy Lab Co Ltd 液晶表示装置及び半導体装置、並びに電子機器
JP2011129895A (ja) * 2009-11-20 2011-06-30 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2011142316A (ja) * 2009-12-11 2011-07-21 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2011233889A (ja) * 2010-04-28 2011-11-17 Electronics And Telecommunications Research Institute 半導体装置及びその製造方法
JP2012199526A (ja) * 2011-03-04 2012-10-18 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013051328A (ja) * 2011-08-31 2013-03-14 Japan Display Central Co Ltd アクティブマトリックス型表示素子およびその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021002053A (ja) * 2015-02-13 2021-01-07 株式会社半導体エネルギー研究所 表示装置
JP2022075800A (ja) * 2015-02-13 2022-05-18 株式会社半導体エネルギー研究所 半導体装置
JP7073594B1 (ja) 2015-02-13 2022-05-23 株式会社半導体エネルギー研究所 半導体装置
JP2022116032A (ja) * 2015-02-13 2022-08-09 株式会社半導体エネルギー研究所 半導体装置
JP7145354B2 (ja) 2015-02-13 2022-09-30 株式会社半導体エネルギー研究所 表示装置
JP2022176225A (ja) * 2015-02-13 2022-11-25 株式会社半導体エネルギー研究所 表示装置
JP7274656B2 (ja) 2015-02-13 2023-05-16 株式会社半導体エネルギー研究所 表示装置
JP2016164979A (ja) * 2015-02-27 2016-09-08 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2017120893A (ja) * 2015-12-28 2017-07-06 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ基板
US9954014B2 (en) 2015-12-28 2018-04-24 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
JP2019106331A (ja) * 2017-12-14 2019-06-27 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
JP7048292B2 (ja) 2017-12-14 2022-04-05 株式会社ジャパンディスプレイ 有機ｅｌ表示装置

Also Published As

Publication number Publication date
TW202145586A (zh) 2021-12-01
KR20220019740A (ko) 2022-02-17
KR20210105322A (ko) 2021-08-26
KR20210023933A (ko) 2021-03-04
US20140339539A1 (en) 2014-11-20
TW201914034A (zh) 2019-04-01
US9437741B2 (en) 2016-09-06
TW202025495A (zh) 2020-07-01
TWI679772B (zh) 2019-12-11
JP6407558B2 (ja) 2018-10-17
TWI809474B (zh) 2023-07-21
KR20140135636A (ko) 2014-11-26
KR102292702B1 (ko) 2021-08-24
KR102472174B1 (ko) 2022-11-29
TW201501314A (zh) 2015-01-01
TWI639235B (zh) 2018-10-21
KR102220810B1 (ko) 2021-02-26
TWI809225B (zh) 2023-07-21
KR102582722B1 (ko) 2023-09-26
KR20220163329A (ko) 2022-12-09
KR20230137860A (ko) 2023-10-05

Similar Documents

Publication Publication Date Title
KR102292702B1 (ko) 반도체 장치
JP7324826B2 (ja) 半導体装置
JP6974401B2 (ja) 半導体装置
TW202414844A (zh) 半導體裝置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170509

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180919

R150 Certificate of patent or registration of utility model

Ref document number: 6407558

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250