JP2019106331A - 有機ｅｌ表示装置 - Google Patents

有機ｅｌ表示装置 Download PDF

Info

Publication number
JP2019106331A
JP2019106331A JP2017239363A JP2017239363A JP2019106331A JP 2019106331 A JP2019106331 A JP 2019106331A JP 2017239363 A JP2017239363 A JP 2017239363A JP 2017239363 A JP2017239363 A JP 2017239363A JP 2019106331 A JP2019106331 A JP 2019106331A
Authority
JP
Japan
Prior art keywords
conductive layer
insulating layer
layer
organic
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017239363A
Other languages
English (en)
Other versions
JP7048292B2 (ja
Inventor
雅和 軍司
Masakazu Gunji
雅和 軍司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2017239363A priority Critical patent/JP7048292B2/ja
Priority to US16/203,747 priority patent/US10581031B2/en
Publication of JP2019106331A publication Critical patent/JP2019106331A/ja
Application granted granted Critical
Publication of JP7048292B2 publication Critical patent/JP7048292B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

【課題】画素内に、少ないスペースで十分な容量の画素容量を有する有機ＥＬ表示装置を提供すること。【解決手段】有機ＥＬ表示装置は、薄膜トランジスタと、前記薄膜トランジスタを覆う第１絶縁層と、前記第１絶縁層の上の第１導電層と、前記第１導電層の上の第２絶縁層と、前記第２絶縁層の上の第２導電層と、前記第１導電層、前記第２絶縁層及び前記第２導電層で構成される画素容量と、前記第２導電層の上に設けられ、平面視において前記第２導電層の一部と重なる位置に開口部を有する第３絶縁層と、前記第３絶縁層の前記開口部を覆い、発光層を含む有機層と、を備え、前記第１絶縁層は、平面視において前記第３絶縁層と重なる位置に第１溝部を有し、前記画素容量の一部は、前記第１溝部の内側に位置する。【選択図】図２

Description

本発明は、発光素子として有機ＥＬ（エレクトロルミネセンス）素子を有する有機ＥＬ表示装置に関する。
近年、携帯情報端末等の表示画面として、有機ＥＬ表示装置を用いる製品が増えている。有機ＥＬ表示装置は、各々発光素子を有する複数の画素を制御して画像を形成する自発光型表示装置であり、視野角依存性が小さいという利点を有する。有機ＥＬ表示装置の各画素には、映像信号を書き込むためのスイッチングトランジスタと発光素子に流れる電流を制御するための駆動トランジスタとが配置される。
駆動トランジスタのゲートは、スイッチングトランジスタの出力端子（ソース又はドレイン）に接続される。これにより、駆動トランジスタのゲートに入力される映像信号は、スイッチングトランジスタのオン／オフ動作により制御される。一般的に、駆動トランジスタのゲートとスイッチングトランジスタの出力端子との間には、電荷を蓄積する受動素子としての画素容量が接続される。画素容量に保持された電圧は、駆動トランジスタのゲートに印加され、この電圧に応じた電流が発光素子に流れる（特許文献１）。
特開２００８−５１９９０号公報
上述の画素容量は、画素を構成する薄膜の一部を積層することにより形成される。例えば、絶縁層を介して一対の導電層を向かい合わせに配置することにより、画素容量として機能するコンデンサを形成することができる。しかしながら、近年、表示装置の高精細化が進むにつれて画素の面積が小さくなり、画素内に十分な容量の画素容量を形成することが困難となっている。
本発明の一実施形態の課題の一つは、画素内に、少ないスペースで十分な容量の画素容量を有する有機ＥＬ表示装置を提供することにある。
本発明の一実施形態における有機ＥＬ表示装置は、薄膜トランジスタと、前記薄膜トランジスタを覆う第１絶縁層と、前記第１絶縁層の上の第１導電層と、前記第１導電層の上の第２絶縁層と、前記第２絶縁層の上の第２導電層と、前記第１導電層、前記第２絶縁層及び前記第２導電層で構成される画素容量と、前記第２導電層の上に設けられ、平面視において前記第２導電層の一部と重なる位置に開口部を有する第３絶縁層と、前記第３絶縁層の前記開口部を覆い、発光層を含む有機層と、を備え、前記第１絶縁層は、平面視において前記第３絶縁層と重なる位置に第１溝部を有し、前記画素容量の一部は、前記第１溝部の内側に位置する。
第１実施形態の有機ＥＬ表示装置の構成を示す平面図である。 第１実施形態の有機ＥＬ表示装置における画素の構成を示す断面図である。 第１実施形態の有機ＥＬ表示装置における画素の構成を示す平面図である。 第１実施形態の有機ＥＬ表示装置における画素電極の構成を示す断面図である。 第１実施形態の有機ＥＬ表示装置の製造工程を示す断面図である。 第１実施形態の有機ＥＬ表示装置の製造工程を示す断面図である。 第１実施形態の有機ＥＬ表示装置の製造工程を示す断面図である。 第１実施形態の有機ＥＬ表示装置の製造工程を示す断面図である。 第１実施形態の有機ＥＬ表示装置の製造工程を示す断面図である。 第２実施形態の有機ＥＬ表示装置における画素の構成を示す断面図である。 第３実施形態の有機ＥＬ表示装置における画素の構成を示す断面図である。 第４実施形態の有機ＥＬ表示装置における画素の構成を示す断面図である。 第４実施形態の有機ＥＬ表示装置の製造工程を示す断面図である。 第４実施形態の有機ＥＬ表示装置の製造工程を示す断面図である。 第５実施形態の有機ＥＬ表示装置における画素の構成を示す断面図である。 第６実施形態の有機ＥＬ表示装置における画素の構成を示す平面図である。 第６実施形態の有機ＥＬ表示装置における画素の構成を示す平面図である。 第６実施形態の有機ＥＬ表示装置における画素の構成を示す平面図である。
以下、本発明の実施形態について、図面等を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図面において、既出の図面に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。
本明細書および特許請求の範囲において、「上」及び「下」とは、基板における発光素子が形成される側の面（以下、単に「表面」という。）を基準とした相対的な位置関係を指す。例えば、本明細書では、基板の表面から発光素子に向かう方向を「上」と言い、その逆の方向を「下」と定義する。また、本明細書および特許請求の範囲において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。
基板上に形成された薄膜を加工して、複数の薄膜パターンを形成した場合、これら複数の薄膜パターンは、異なる機能又は役割を有することがある。しかしながら、これら複数の薄膜パターンは、同一の工程で形成された薄膜によって構成されるものであり、同一の材料又は同一の層構造で構成される。したがって、これら複数の薄膜パターンは、同一の層に存在しているものと定義する。
（第１実施形態）
＜表示装置の構成＞
図１は、第１実施形態の有機ＥＬ表示装置１００の構成を示す平面図である。図１において、アレイ基板１０は、画素部１１、走査線駆動回路１２、映像信号線駆動回路１３、及び端子部１４を含む。アレイ基板１０は、支持基板１０１（図２参照）の上に薄膜を積層して各種回路及び有機ＥＬ素子７０（図２参照）を形成した基板であり、アクティブマトリクス基板とも呼ばれる。端子部１４には、フレキシブルプリント回路基板１５が電気的に接続されている。本実施形態では、フレキシブルプリント回路基板１５は、走査線駆動回路１２及び映像信号線駆動回路１３に各種信号を伝達する集積回路１６を含む。
画素部１１には、有機ＥＬ素子を含む画素２０が複数配置される。具体的には、画素２０は、図１に示されるＤ１方向（行方向）及びＤ２方向（列方向）に並び、全体としてマトリクス状に配置される。画素２０の詳細な構造については後述する。
走査線駆動回路１２は、画素部１１に配置された走査線（ゲート線）にゲート信号を供給する駆動回路である。本実施形態では、画素部１１の両脇に走査線駆動回路１２を設け、左右の両方からゲート信号を供給できるように構成されている。走査線駆動回路１２には、例えばシフトレジスタ回路が含まれる。
映像信号線駆動回路１３は、画素部に配置された映像信号線（データ信号線）に映像信号を供給する駆動回路である。本実施形態では、映像信号線駆動回路１３として、アナログスイッチ回路及びシフトレジスタ回路を配置しているが、これに限られるものではない。例えば、映像信号線駆動回路１３は、アナログ映像信号を諧調電圧に変換する回路を有していてもよい。
端子部１４は、走査線駆動回路１２及び映像信号線駆動回路１３から延びる複数の配線に信号を供給する端子を有する。端子部１４には、複数の配線が集約され、それらの配線に対してフレキシブルプリント回路基板１５が電気的に接続される。フレキシブルプリント回路基板１５を介して集積回路１６から伝達された信号（例えば、クロック信号や映像信号など）は、端子部１４から延びる複数の配線を介して走査線駆動回路１２及び映像信号線駆動回路１３に伝達される。
前述のとおり、本実施形態では、フレキシブルプリント回路基板１５に対して走査線駆動回路１２及び映像信号線駆動回路１３に各種信号を伝達する集積回路１６が実装されている。集積回路１６は、走査線駆動回路１２に対してクロック、スタートパルスなどの制御信号を送ったり、映像信号に対して所定の信号処理を施したりする役割を有する。なお、本実施形態では、集積回路１６をフレキシブルプリント回路基板１５に実装する例を示したが、支持基板１０１（図２参照）の上に直接的に実装することも可能である。
次に、本実施形態における有機ＥＬ表示装置１００の画素２０の構成について説明する。図１に示した画素２０は、実際には、ＲＧＢの３つ色に対応した３つの副画素（サブピクセル）で構成される。しかしながら、ここでは説明の便宜上、１つの副画素について説明する。
図２は、第１実施形態の有機ＥＬ表示装置１００における画素２０の構成を示す断面図である。図３は、第１実施形態の有機ＥＬ表示装置１００における画素２０の構成を示す平面図である。なお、図２に示す断面図は、図３において、一点鎖線II−II'で画素２０を切断した断面を表している。ここでは、必要に応じて図２及び図３の両方を参照して画素２０の構成について説明する。
なお、本明細書において、「画素」とは、画像を構成する１つの単位を意味する概念である。したがって、説明の便宜上、図３では画素２０の輪郭を図示しているが、隣接する画素間に、明確な境界があるとは限らない。本明細書では、発光素子（本実施形態では、有機ＥＬ素子７０）と、その発光素子に、映像信号に応じた電流を流すための半導体素子（本実施形態では、薄膜トランジスタ５０）とを含む単位を画素と呼ぶ。
図２において、支持基板１０１上には、下地絶縁層１０２を介して薄膜トランジスタ５０が設けられている。本実施形態では、支持基板１０１としてガラス基板を用いるが、アクリル、ポリイミド等の樹脂材料で構成される基板を用いてもよい。下地絶縁層１０２としては、酸化シリコン（ＳｉＯ）、窒化シリコン（ＳｉＮ）、酸化窒化シリコン（ＳｉＯＮ）などの無機材料で構成される絶縁層を用いることができる。
薄膜トランジスタ５０は、いわゆるトップゲート型の薄膜トランジスタである。しかし、これに限らず、どのようなタイプの薄膜トランジスタを設けてもよい。図２に示す薄膜トランジスタ５０は、後述する有機ＥＬ素子７０に対して電流を供給する駆動用トランジスタとして機能する。また、本実施形態では、薄膜トランジスタ５０として、Ｎチャネル型トランジスタを用いる。なお、薄膜トランジスタ５０の構造は、公知の構造であるため、ここでの詳細な説明は省略する。
薄膜トランジスタ５０には、画素容量５５が接続される。画素容量５５は、薄膜トランジスタ５０を構成する、２つの導電層とその間に設けられた絶縁層とを利用して構成することができる。例えば、本実施形態の画素容量５５は、薄膜トランジスタ５０の活性層を構成する半導体層、ゲート絶縁層、及び容量電極（ゲート電極と同時に形成される電極）を用いて形成することができる。ただし、画素容量５５の構造は、これに限られるものではない。
薄膜トランジスタ５０は、有機絶縁層１０４で覆われている。有機絶縁層１０４は、薄膜トランジスタ５０の形状に起因する起伏を平坦化する平坦化膜として機能する。本実施形態では、有機絶縁層１０４として、アクリル樹脂、ポリイミド樹脂などの樹脂材料を含む絶縁層を用いる。
有機絶縁層１０４には、開口部１０６が設けられている。開口部１０６は、画素電極として機能する導電層１１８を薄膜トランジスタ５０に接続するためのコンタクトホールとして機能する。具体的には、導電層１１８は、酸化物導電層１１０を介して薄膜トランジスタ５０に接続される。本実施形態では、酸化物導電層１１０として、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｉｘｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｉｘｄｅ）等の金属酸化物材料で構成される薄膜をパターン化したものを用いる。しかし、これに限らず、他の材料で構成される酸化物導電層を用いてもよい。酸化物導電層１１０は、開口部１０６によって露出した薄膜トランジスタ５０の一部（具体的には、ソース電極）に接続される。
酸化物導電層１１０と導電層１１８との間には、絶縁層１１４が配置されている。絶縁層１１４は、例えば窒化シリコン、酸化シリコン、酸化窒化シリコンなどの無機材料で構成される。本実施形態では、絶縁層１１４が、後述する画素容量６０の誘電体として機能するため、誘電率の高い窒化シリコン層を用いることが望ましい。導電層１１８は、絶縁層１１４に設けられた開口部１１６を介して酸化物導電層１１０に接続される。
有機絶縁層１０４は、前述の開口部１０６とは別に、溝部１０８を有する。具体的には、図２及び図３に示されるように、溝部１０８は、平面視において有機絶縁層１２０と重なる位置に設けられる。溝部１０８は、開口部１０６の形成と同時に有機絶縁層１０４に形成された凹部である。
図３に示されるように、溝部１０８は、平面視において、有機絶縁層１２０に設けられた開口部１２０ａに沿って配置される。具体的には、本実施形態の溝部１０８は、開口部１２０ａの周囲に二重に配置される。ただし、溝部１０８を配置する構成は、図３に示す例に限られるものではない。例えば、溝部１０８を開口部１２０ａの周囲に三重以上に配置することも可能である。
有機絶縁層１０４の上には、平面視において溝部１０８と重なるように、酸化物導電層１１２が設けられている。酸化物導電層１１２は、酸化物導電層１１０と同一の材料で形成された導電層である。酸化物導電層１１２は、溝部１０８の形状に沿って溝部１０８の内側にも設けられる。さらに、有機絶縁層１０４の上には、平面視において溝部１０８と重なるように、前述の絶縁層１１４及び導電層１１８が設けられる。これらの絶縁層１１４及び導電層１１８は、いずれも溝部１０８の形状に沿って溝部１０８の内側に設けられる。つまり、図２に示されるように、溝部１０８の内側において、酸化物導電層１１２、絶縁層１１４及び導電層１１８が積層される。すなわち、溝部１０８の内側には、酸化物導電層１１２、絶縁層１１４及び導電層１１８で構成される容量が形成される。
溝部１０８の内側に形成された容量は、その一部に、画素電極として機能する導電層１１８を含むため、画素電極と電気的に接続される。この画素電極は、有機ＥＬ素子７０のアノード電極として機能する。つまり、溝部１０８の内側に形成された容量は、薄膜トランジスタ５０及び有機ＥＬ素子７０と電気的に接続された受動素子として機能する。本実施形態では、溝部１０８の内側に形成された容量を、画素容量６０として用いる。
なお、酸化物導電層１１２、絶縁層１１４及び導電層１１８は、平面視において有機絶縁層１２０に設けられた開口部１２０ａと重なる領域（すなわち、有機ＥＬ素子７０と重なる位置）においても重なっている。すなわち、平面視において開口部１２０ａと重なる領域にも、平板状の画素容量６０が形成される。
このように、本実施形態では、画素容量６０の一部が、平面視において開口部１２０ａと重なる領域に位置するとともに、溝部１０８の内側にも位置する。したがって、画素２０の面積を最大限に利用して画素容量６０を形成することができる。さらに、画素容量６０のうち溝部１０８の内側に位置する部分は、溝部１０８の側面及び底面を利用して形成されている。そのため、有機絶縁層１０４の深さ方向にも画素容量６０を形成することが可能となり、画素容量６０として機能する容量の総面積を大幅に増やすことができる。
以上のとおり、本実施形態の表示装置１００では、有機絶縁層１０４に設けられた溝部１０８を画素容量６０の形成に利用することにより、画素２０内に、少ないスペースで十分な容量の画素容量６０を確保することができる。また、絶縁層１１４が、他の酸化シリコン層等に比較して誘電率の高い窒化シリコン層であることも、少ない面積で画素容量６０の容量を大きく確保することに寄与している。
なお、本実施形態では、画素容量６０の一部を構成する酸化物導電層１１２が、絶縁層５０ｄの上に設けられた導電層１０７と電気的に接続されている。導電層１０７は、薄膜トランジスタ５０のソース電極５０ｅ及びドレイン電極５０ｆと同一の材料で形成された導電層である。図示は省略しているが、本実施形態において、導電層１０７は、薄膜トランジスタ５０のゲート電極５０ｃと電気的に接続されている。導電層１０７とゲート電極５０ｃは、絶縁層５０ｄに設けられたコンタクトホール（図示せず）を介して電気的に接続することができる。
本実施形態では、導電層１０７と酸化物導電層１１２とが電気的に接続されるため、画素容量６０は、薄膜トランジスタ５０のゲート電極５０ｃに接続される。すなわち、本実施形態では、薄膜トランジスタ５０のゲート電極５０ｃ、画素容量６０及び有機ＥＬ素子７０が電気的に接続される。ただし、これに限らず、画素容量６０は、薄膜トランジスタ５０の他の部位に接続されてもよいし、薄膜トランジスタ５０とは異なる他の半導体素子に接続されてもよい。
また、本実施形態では、導電層１０７が平面視において溝部１０８の全体と重なる位置に配置されている。つまり、図２に示されるように、導電層１０７と酸化物導電層１１２とが複数個所で電気的に接続される。このような構造とすると、いずれかの箇所でコンタクト不良が発生した場合であっても、他の箇所で電気的接続を確保することができるという利点がある。
上述の有機絶縁層１２０は、画素電極として機能する導電層１１８の上に設けられ、平面視において導電層１１８の一部と重なる位置に開口部１２０ａを有する。すなわち、導電層１１８のうち、開口部１２０ａによって露出された部分が、有機ＥＬ素子７０の発光領域７０ａ（図３参照）として機能する。なお、有機絶縁層１２０を構成する有機材料としては、感光性アクリル樹脂又はポリイミド樹脂等の樹脂材料を用いることができるが、これに限られるものではない。
このように、有機絶縁層１２０は、発光領域７０ａを画定する役割を果たし、バンク又はリブと呼ばれる。つまり、逆に言えば、平面視において有機絶縁層１２０と重なる領域は、発光しないデッドスペースとなる。しかしながら、本実施形態では、平面視において有機絶縁層１２０と重なる領域にも画素容量６０を形成することにより、限られた画素内の面積を有効に活用することができる。
また、本実施形態では、画素電極として機能する導電層１１８が、図４に示されるように、酸化物導電層１１８ａと酸化物導電層１１８ｃとで銀又は銀合金を含む導電層１１８ｂを挟んだ積層構造を有する。前述のように、酸化物導電層１１８ａ及び１１８ｃとしては、ＩＴＯ、ＩＺＯ等の透光性を有する金属酸化物を含む薄膜を用いることができる。また、銀又は銀合金を含む導電層１１８ｂとしては、銀薄膜又は銀合金薄膜を用いることができる。酸化物導電層１１８ｃは、仕事関数が高いため、有機ＥＬ素子７０のアノード電極に適している。
また、有機ＥＬ素子７０から発した光は、導電層１１８に含まれる銀又は銀合金を含む導電層１１０ｂよって反射される。つまり、本実施形態の有機ＥＬ表示装置１００は、有機ＥＬ素子７０から発した光が、支持基板１０１とは反対側に向かう方向（すなわち、上方に向かう方向）に出射する構成となっている。したがって、本実施形態では、平面視において有機ＥＬ素子７０に重なる領域も画素容量６０として活用することができる。
上述の有機ＥＬ素子７０は、画素電極（すなわち、有機ＥＬ素子７０のアノード電極）として機能する導電層１１８、有機絶縁層１２０の開口部１２０ａを覆う有機ＥＬ層１２２、及び共通電極（すなわち、有機ＥＬ素子７０のカソード電極）として機能する導電層１２４を含む。
図示は省略するが、有機ＥＬ層１２２は、少なくとも発光層を含む有機層であり、その他に、電子注入層、電子輸送層、電子ブロッキング層、正孔注入層、正孔輸送層、正孔ブロッキング層のいずれか、又は全てを含むことができる。有機ＥＬ層１２２は、例えば赤色、青色、緑色のいずれかに発光する有機ＥＬ材料を用いることができる。
なお、本実施形態では、画素ごとに発光色の異なる発光層を設ける構成を例示するが、これに限るものではない。例えば、図示は省略するが、白色発光の有機ＥＬ層を複数の画素にわたって設けることができる。この場合、白色の光を各画素に設けたカラーフィルタでＲＧＢの各色に分離する。また、電子注入層、電子輸送層、電子ブロッキング層、正孔注入層、正孔輸送層、正孔ブロッキング層といった機能層については、複数の画素にわたって設けられていてもよい。
共通電極として機能する導電層１２４は、アルカリ金属又はアルカリ土類金属を含む導電層である。アルカリ金属又はアルカリ土類金属としては、例えばマグネシウム（Ｍｇ）、リチウム（Ｌｉ）などを用いることができる。本実施形態では、導電層１２４として、マグネシウムと銀の合金であるＭｇＡｇ膜を用いる。導電層１２４は、複数の画素にわたって設けられる。
有機ＥＬ層１２２からの出射光を上面側、つまり導電層１２４側に取り出すトップエミッション型の表示装置とする場合、導電層１２４には光に対する透過性が要求される。導電層１２４として前述のアルカリ金属又はアルカリ土類金属を含む導電層を用いる場合、光に対する透過性を付与するために、導電層１２４の膜厚を出射光が透過する程度に薄くする。具体的には、導電層１２４の膜厚を１０ｎｍ以上３０ｎｍ以下とすることで光に対する透過性を付与することができる。
導電層１２４の上（つまり、有機ＥＬ素子７０の上）には、封止層１２６が設けられる。本実施形態の封止層１２６は、下方から順に、無機材料で構成される第１封止層１２６ａ、有機材料で構成される第２封止層１２６ｂ及び無機材料で構成される第３封止層１２６ｃの三層で構成されている。封止層１２６は、外部からの水分等の侵入を防ぎ、有機ＥＬ層１２２及び導電層１２４の劣化を防ぐ役割を果たす。
本実施形態では、第１封止層１２６ａ及び第３封止層１２６ｃとして、窒化シリコン層を用いる。しかし、これに限らず、窒化シリコン層に代えて酸化シリコン層や酸化窒化シリコン層を用いてもよい。つまり、第１封止層１２６ａ及び第３封止層１２６ｃとしては、無機絶縁層を用いることができる。無機絶縁層としては、特にシリコン窒化物を含む絶縁層を用いることが好ましい。
また、第２封止層１２６ｂとして、樹脂材料で構成された有機絶縁層を用いる。本実施形態では、第２封止層１２６ｂとして樹脂材料で構成される有機絶縁層を用いることにより、有機絶縁層１２０の開口部１２０ａにより形成された起伏を平坦化することができる。第１封止層１２６ａは、膜厚が１μｍ前後であるため、開口部１２０ａの傾斜面に沿って形成される。これに対し、第２封止層１２６ｂは、１０μｍ前後の膜厚で形成されるため、開口部１２０ａの段差を十分に埋めることが可能である。
＜表示装置の製造方法＞
次に、本実施形態の有機ＥＬ表示装置１００の製造方法について説明する。図５〜図９は、第１実施形態の有機ＥＬ表示装置１００の製造工程を示す断面図である。
まず、図５に示されるように、支持基板１０１上に薄膜トランジスタ５０及び画素容量５５を形成する。薄膜トランジスタ５０及び画素容量５５の形成方法は、特に限定されず、公知の方法で形成することができる。支持基板１０１として、本実施形態ではガラス基板を用いるが、他の絶縁基板を用いてもよい。
なお、支持基板１０１として、樹脂材料で構成されるフレキシブル基板を用いる場合は、ガラス基板等の支持基板上にポリイミド等の樹脂層を形成し、その樹脂膜の上に薄膜トランジスタ５０及び画素容量５５を形成する。そして、最終的に、図２に示した第１封止層１２６ａ、第２封止層１２６ｂ及び第３封止層１２６ｃを形成した後に支持基板から樹脂層を剥離すればよい。
本実施形態では、支持基板１０１上に下地絶縁層１０２を設け、その上に半導体層５０ａを形成する。次に、半導体層５０ａを覆うゲート絶縁層５０ｂを形成する。ゲート絶縁層５０ｂを形成したら、ゲート絶縁層５０ｂの上の、半導体層５０ａと重畳する領域にゲート電極５０ｃを形成する。さらに、ゲート電極５０ｃの形成と同時に、画素容量５５の一部を構成する容量電極５５ａを形成する。
次に、ゲート電極５０ｃ及び容量電極５５ａを覆う絶縁層５０ｄを形成し、その後、ゲート絶縁層５０ｂ及び絶縁層５０ｄに形成されたコンタクトホールを介して半導体層５０ａに接続されるソース電極５０ｅ及びドレイン電極５０ｆを形成する。このとき、ソース電極５０ｅは、平面視において容量電極５５ａと重なるように形成される。こうして、支持基板１０１上に、薄膜トランジスタ５０及び画素容量５５が形成される。
また、ソース電極５０ｅ及びドレイン電極５０ｆの形成と同時に、絶縁層５０ｄの上に導電層１０７を形成する。本実施形態では、導電層１０７とゲート電極５０ｃとが電気的に接続されるように、予め絶縁層５０ｄにコンタクトホール（図示せず）を形成しておく。
次に、図６に示されるように、薄膜トランジスタ５０及び画素容量５５を形成した後、有機絶縁層１０４を形成する。本実施形態では、有機絶縁層１０４を構成する材料として、ポジ型の感光性を有するアクリル樹脂材料を用いる。より詳細には、有機絶縁層１０４を構成するアクリル樹脂材料を塗布した後、フォトリソグラフィにより開口部１０６及び溝部１０８を形成する領域を選択的に感光させてパターニングを行い、不要なアクリル樹脂材料を除去する。これにより、別途エッチング処理を行うことなく、開口部１０６及び溝部１０８を有する有機絶縁層１０４を形成することができる。なお、図６に示されるように、開口部１０６は、薄膜トランジスタ５０の一部（具体的にはソース電極５０ｅ）を露出させるように形成される。また、溝部１０８は、導電層１０７の一部を露出させるように形成される。このとき、ソース電極５０ｅ及び導電層１０７は、有機絶縁層１０４を除去する際のエッチングストッパーとして機能する。
有機絶縁層１０４に対して開口部１０６及び溝部１０８を形成した後、図７に示されるように、有機絶縁層１０４の上に、ＩＴＯ等の金属酸化物材料で構成される酸化物導電層１１０及び酸化物導電層１１２を形成する。酸化物導電層１１０は、開口部１０６を覆うように形成され、薄膜トランジスタ５０のソース電極５０ｅと電気的に接続される。また、酸化物導電層１１２は、溝部１０８を覆うように形成され、導電層１０７と電気的に接続される。このとき、酸化物導電層１１２は、平面視において、後に有機ＥＬ素子７０が形成される領域と重なる領域にも位置するように形成される。
次に、酸化物導電層１１０及び酸化物導電層１１２を形成した後、無機材料（本実施形態では、窒化シリコン）で構成される絶縁層１１４を形成する。絶縁層１１４を形成したら、フォトリソグラフィにより開口部１１６を形成する。開口部１１６は、平面視において酸化物導電層１１０と重なる位置に形成される。本実施形態では、開口部１１６は、平面視において有機絶縁層１０４に設けられた開口部１０６と重なる位置に形成されるが、重ならない位置に形成されてもよい。
このとき、絶縁層１１４は、溝部１０８の内側において酸化物導電層１１２に積層される。絶縁層１１４は、有機絶縁層１０４から発生する水分等が有機ＥＬ素子７０に影響を与えることを防ぐ保護膜として機能すると共に、画素容量６０を構成する誘電体としても機能する。
絶縁層１１４に対して開口部１１６を形成した後、図８に示されるように、絶縁層１１４の上に導電層１１８を形成する。導電層１１８は、開口部１１６を介して酸化物導電層１１０と電気的に接続される。すなわち、導電層１１８は、酸化物導電層１１０を介して薄膜トランジスタ５０と電気的に接続される。これにより、導電層１１８は、画素電極として機能させることができる。
また、導電層１１８を形成した時点で、酸化物導電層１１２、絶縁層１１４及び導電層１１８で構成される画素容量６０が形成される。このとき、導電層１１８は、有機絶縁層１０４に設けられた開口部１０６から溝部１０８に至るまで設けられる。したがって、画素容量６０は、溝部１０８の内側に位置する第１部分６０ａと、平面視において有機ＥＬ素子７０と重なる領域に位置する第２部分６０ｂとを含む。
なお、導電層１１８は、図４に示した酸化物導電層１１８ａと酸化物導電層１１８ｃとで銀又は銀合金を含む導電層１１８ｂを挟んだ積層構造を有する。このような積層構造を有する導電層１１８は、各導電層を連続的に積層した後、一括してエッチングすることにより形成してもよいし、各導電層で構成されるパターンを個別に積層して形成してもよい。
次に、導電層１１８を形成した後、図９に示されるように、バンクとして機能する有機絶縁層１２０を形成する。本実施形態では、有機絶縁層１２０を構成する材料として、感光性のアクリル樹脂材料を用いる。有機絶縁層１２０には、導電層１１８の一部と重なる位置に開口部１２０ａが形成される。開口部１２０ａは、導電層１１８の上面に、有機ＥＬ素子７０が形成される領域（発光領域７０ａ）を画定する。
有機絶縁層１２０を形成したら、次に、有機ＥＬ層１２２及び共通電極として機能する導電層１２４を形成する。本実施形態では、有機ＥＬ層１２２及び導電層１２４の形成に蒸着法を用い、画素ごとに分けて形成する例を示すが、これに限られるものではない。例えば、発光層以外の電子輸送層又は正孔輸送層などの機能層については、複数の画素に対して共通に設けてもよい。本実施形態において使用し得る有機ＥＬ層１２２については特に制限はなく、公知の材料を用いることが可能である。
本実施形態では、導電層１２４としてマグネシウムと銀とを含む合金で構成されたＭｇＡｇ膜を用いる。このようなアルカリ金属又はアルカリ土類金属を含む導電層は、有機ＥＬ層１２２と同様に水分等に弱い。そのため、有機ＥＬ層１２２の蒸着と導電層１２４の蒸着は、大気開放せずに行うことが望ましい。この場合、真空を維持したまま連続的に蒸着処理を行うことが好ましいが、これに限らず、窒素雰囲気等の不活性雰囲気を維持したままに連続的に蒸着処理を行うことも有効である。
この時点において、有機絶縁層１２０に設けられた開口部１２０ａの内側には、画素電極として機能する導電層１１８、有機ＥＬ層１２２及び導電層１２４で構成される有機ＥＬ素子７０が形成される。
この後は、窒化シリコン層で構成される第１封止層１２６ａ、樹脂材料で構成される第２封止層１２６ｂ、及び窒化シリコン層で構成される第３封止層１２６ｃをこの順に積層して図２に示した断面構造の有機ＥＬ表示装置１００を形成することができる。
（第２実施形態）
本実施形態では、溝部１０８の下方に配置する導電層の構成を第１実施形態とは異ならせた例について説明する。なお、本実施形態では、第１実施形態の有機ＥＬ表示装置１００と共通する部分には、同一の符号を付して説明を省略する。
図１０は、第２実施形態の有機ＥＬ表示装置における画素２０ａの構成を示す断面図である。第１実施形態では、平面視において溝部１０８と重なる位置に導電層１０７が配置されていたが、本実施形態では、溝部１０８の一部と重なる位置に導電層１０７ａを配置している。なお、本実施形態では、説明の便宜上、図１０に示される溝部１０８の断面を溝部１０８ａと溝部１０８ｂとに分けて説明する。
図１０に示されるように、本実施形態では、導電層１０７ａが平面視において溝部１０８ａと重なる位置に配置され、溝部１０８ｂと重なる位置には配置されない。この場合、導電層１０７ａと酸化物導電層１１２とは、平面視において溝部１０８ａと重なる位置において電気的に接続される。なお、本実施形態では、第１実施形態と同様に、導電層１０７ａは、薄膜トランジスタ５０のゲート電極５０ｃに接続される。
以上ように、画素容量６０と導電層１０７ａとの接続部分は、溝部１０８の一部と重なる位置にあってもよい。
（第３実施形態）
本実施形態では、画素電極として機能する導電層を少なくとも二層に分けて形成する例について説明する。なお、本実施形態では、第１実施形態の有機ＥＬ表示装置１００と共通する部分には、同一の符号を付して説明を省略する。
図１１は、第３実施形態の有機ＥＬ表示装置における画素２０ｂの構成を示す断面図である。第１実施形態では、画素電極として機能する導電層として、図４に示す三層構造で構成される導電層１１８を用いる例を示した。本実施形態では、三層構造で構成される導電層１１８を二層に分けて形成する。すなわち、図１１では、図４に示す酸化物導電層１１８ａを酸化物導電層１１９ａとし、導電層１１８ｂ及び酸化物導電層１１８ｃで構成される積層構造を導電層１１９ｂとする。
図１１において、酸化物導電層１１９ａは、金属酸化物材料で構成される導電層であり、画素容量６０を構成する一対の電極の一方として機能する。つまり、酸化物導電層１１９ａは、有機絶縁層１０４の開口部１０６から溝部１０８に重なる位置まで設けられている。
これに対し、導電層１１９ｂは、銀又は銀合金を含む導電層と金属酸化物材料で構成される導電層との積層構造を有し、画素電極として機能する。つまり、導電層１１９ｂは、有機絶縁層１０４の開口部１０６から平面視において有機絶縁層１２０の開口部１２０ａに重なる位置まで設けられている。
以上のように、図４に示す三層構造で構成される導電層１１８は、各々の導電層の機能に応じて形成する領域を分けることが可能である。
（第４実施形態）
本実施形態では、平面視において有機絶縁層１２０の開口部１２０ａと重なる領域にも溝部１０９を配置した例について説明する。なお、本実施形態では、第１実施形態の有機ＥＬ表示装置１００と共通する部分には、同一の符号を付して説明を省略する。
図１２は、第３実施形態の有機ＥＬ表示装置における画素２０ｃの構成を示す断面図である。第１実施形態では、平面視において有機絶縁層１２０と重なる位置に溝部１０８を設け、開口部１２０ａと重なる位置には溝部を設けない構成としていた。これに対し、本実施形態では、平面視において有機絶縁層１２０の開口部１２０ａと重なる領域にも溝部１０９を設けた構成としている。
本実施形態では、溝部１０８の内側だけでなく、溝部１０９の内側にも酸化物導電層１１２、絶縁層１１４及び酸化物導電層１１９ａで構成される容量が形成される。すなわち、本実施形態では、画素容量６０−１が、溝部１０８の内側に位置する部分と、溝部１０９の内側に位置する部分とを含む。また、本実施形態では、平面視において溝部１０８及び溝部１０９と重なる領域に導電層１０７ｂが配置されている。導電層１０７ｂは、第１実施形態と同様に、薄膜トランジスタ５０のゲート電極５０ｃと電気的に接続されている。
このように、本実施形態では、平面視において有機絶縁層１２０の開口部１２０ａと重なる領域（すなわち、有機ＥＬ素子７０と重なる領域）にも溝部１０９を設け、その内側に画素容量６０−１の一部を形成する。これにより、有機ＥＬ素子７０の下方のデッドスペースをより有効に活用することができ、画素容量６０−１の容量を第１実施形態よりも増やすことができる。
なお、本実施形態の構造とした場合、有機ＥＬ素子７０の下方には溝部１０９の形状に沿った凹部が生じてしまう。このような凹部が存在すると、有機ＥＬ素子７０のアノード電極の平坦性が損なわれ、有機ＥＬ素子７０から発する光が様々な方向に散乱してしまう。その結果、有機ＥＬ素子７０から発する光の取り出し効率が低下する虞がある。
そこで、本実施形態では、溝部１０９に起因する凹部を樹脂材料で構成される充填材１２８で埋める構成としている。なお、本実施形態では、溝部１０８に起因する凹部及び有機絶縁層１０４の開口部１０６に起因する凹部も充填材１３０で埋める構成としている。ただし、溝部１０８に起因する凹部及び有機絶縁層１０４の開口部１０６に起因する凹部は、有機絶縁層１２０で埋めることも可能であるため、充填材１２８で埋めない構成としてもよい。
また、本実施形態では、溝部１０８及び溝部１０９の内側を用いて画素容量６０−１を形成するとともに、有機ＥＬ素子７０の平坦性（特に、アノード電極の平坦性）を確保する構成としている。具体的には、第３実施形態で説明したように、画素電極として機能する導電層を、酸化物導電層１１９ａと導電層１１９ｂとに分けて形成する。そのため、本実施形態の画素２０ｃは、酸化物導電層１１９ａと導電層１１９ｂとの間に充填材１２８が挟まれた構造となっている。
実際には、第１実施形態で説明したように、図７に示す状態まで形成したら、図１３に示されるように、金属酸化物材料で構成される酸化物導電層１１９ａを形成する。その後、溶液塗布法などの方法により樹脂層１２８ａを酸化物導電層１１９ａの上に形成する。これにより、有機絶縁層１０４の溝部１０８、溝部１０９及び開口部１０６に起因する凹部が、樹脂層１２８ａで充填される。
樹脂層１２８ａを形成したら、図１４に示されるように、酸化物導電層１１９ａの上面が露出するまで樹脂層１２８ａをエッチングする。樹脂層１２８ａのエッチングは、例えば、酸素を含むガスを用いたアッシング等の技術を用いればよい。酸化物導電層１１９ａが露出した時点でエッチング処理を止めると、溝部１０８、溝部１０９及び開口部１０６に起因する凹部に樹脂材料が残り、図１２に示した充填材１２８として機能する。
以上の工程を経て、有機絶縁層１０４の溝部１０８、溝部１０９及び開口部１０６に起因する凹部を充填材１２８によって平坦化することができる。これにより、画素電極（アノード電極）として機能する導電層１１９ｂの平坦性を確保することができ、有機ＥＬ素子７０から発する光の取り出し効率を向上させることができる。
（第５実施形態）
本実施形態では、溝部１０８及び溝部１０９の下方に配置する導電層の構成を第４実施形態とは異ならせた例について説明する。なお、本実施形態では、第１実施形態及び第４実施形態の有機ＥＬ表示装置と共通する部分には、同一の符号を付して説明を省略する。
図１５は、第５実施形態の有機ＥＬ表示装置における画素２０ｄの構成を示す断面図である。第４実施形態では、平面視において溝部１０８及び溝部１０９と重なる位置に導電層１０７ｂが配置されていたが、本実施形態では、溝部１０９の一部と重なる位置に導電層１０７ｃを配置している。なお、本実施形態では、説明の便宜上、図１５に示される溝部１０９の断面を溝部１０９ａ、溝部１０９ｂ及び溝部１０９ｃに分けて説明する。
図１５に示されるように、本実施形態では、導電層１０７ｃが平面視において溝部１０９ａと重なる位置に配置され、溝部１０９ｂ及び溝部１０９ｃと重なる位置には配置されない。この場合、導電層１０７ｃと酸化物導電層１１２とは、平面視において溝部１０９ａと重なる位置において電気的に接続される。なお、本実施形態では、第１実施形態と同様に、導電層１０７ｃは、薄膜トランジスタ５０のゲート電極５０ｃに接続される。
以上ように、画素容量６０−１と導電層１０７ｃとの接続部分は、溝部１０９の一部と重なる位置にあってもよい。また、図示は省略するが、画素容量６０−１と導電層１０７ｃとの接続部分の冗長性を高めるために、導電層１０７ｃと電気的に接続された他の導電層を溝部１０８と重なる位置に設けることも可能である。
（第６実施形態）
本実施形態では、平面視における溝部１０８のレイアウトを第１実施形態とは異ならせた例について説明する。なお、本実施形態では、第１実施形態の有機ＥＬ表示装置と共通する部分には、同一の符号を付して説明を省略する。
図１６は、第６実施形態の有機ＥＬ表示装置における画素２０ｅの構成を示す平面図である。図１７は、第６実施形態の有機ＥＬ表示装置における画素２０ｆの構成を示す平面図である。図１８は、第６実施形態の有機ＥＬ表示装置における画素２０ｇの構成を示す平面図である。
図１６に示す画素２０ｅの構成では、溝部１０８−１が、有機絶縁層１２０の開口部１２０ａだけでなく、有機絶縁層１０４の開口部１０６をも囲むように配置される。このように溝部１０８の長さをできるだけ長く確保することにより、図３に示されるように二重に配置しなくても必要な容量を確保することができる。また、溝部１０８−１を形成するのに必要なスペースが減るため、発光領域７０ａを大きく確保することができる。
図１７に示す画素２０ｆの構成では、溝部１０８−２は、有機絶縁層１２０の開口部１２０ａに沿って配置された第１部分１０８−２ａと、第１部分１０８−２ａの長手方向と交差する方向に延びる第２部分１０８−２ｂとを有する。つまり、溝部１０８−２は、図３に示される溝部１０８に対して、第２部分１０８−２ｂを加えた構成を有する。このような構成とすることにより、第１実施形態に比べてより容量を大きく確保することが可能となる。
図１８に示す画素２０ｇの構成では、有機絶縁層１２０の開口部１２０ａの一辺に沿って溝部１０８−３が配置される。このように、必要な容量が足りる限りにおいて、溝部１０８−３の長さを短くしてもよい。本実施形態では、溝部１０８−３の長さは短くなるものの、有機絶縁層１０４の深さ方向に画素容量が形成されるため、平面的に画素容量を形成するよりも大きな容量を確保することができる。
本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態の表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
また、上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
１０…アレイ基板、１１…画素部、１２…走査線駆動回路、１３…映像信号線駆動回路、１４…端子部、１５…フレキシブルプリント回路基板、１６…集積回路、２０、２０ａ〜２０ｇ…画素、５０…薄膜トランジスタ、５０ａ…半導体層、５０ｂ…ゲート絶縁層、５０ｃ…ゲート電極、５０ｄ…絶縁層、５０ｅ…ソース電極、５０ｆ…ドレイン電極、５５…画素容量、５５ａ…容量電極、６０、６０−１…画素容量、６０ａ…第１部分、６０ｂ…第２部分、７０…有機ＥＬ素子、７０ａ…発光領域、１００…表示装置、１０１…支持基板、１０２…下地絶縁層、１０４…有機絶縁層、１０６…開口部、１０７、１０７ａ〜１０７ｃ…導電層、１０８、１０８−１、１０８−２…溝部、１０８−２ａ…第１部分、１０８−２ｂ…第２部分、１０８−３…溝部、１０８ａ、１０８ｂ、１０９ａ〜１−９ｃ…溝部、１１０…酸化物導電層、１１０ｂ…導電層、１１２…酸化物導電層、１１４…絶縁層、１１６…開口部、１１８…導電層、１１８ａ…酸化物導電層、１１８ｂ…導電層、１１８ｃ…酸化物導電層、１１９ａ…酸化物導電層、１１９ｂ…導電層、１２０…有機絶縁層、１２０ａ…開口部、１２２…有機ＥＬ層、１２４…導電層、１２６…封止層、１２６ａ…第１封止層、１２６ｂ…第２封止層、１２６ｃ…第３封止層、１２８…充填材、１２８ａ…樹脂層、１３０…充填材

Claims (15)

  1. 薄膜トランジスタと、
    前記薄膜トランジスタを覆う第１絶縁層と、
    前記第１絶縁層の上の第１導電層と、
    前記第１導電層の上の第２絶縁層と、
    前記第２絶縁層の上の第２導電層と、
    前記第１導電層、前記第２絶縁層及び前記第２導電層で構成される画素容量と、
    前記第２導電層の上に設けられ、平面視において前記第２導電層の一部と重なる位置に開口部を有する第３絶縁層と、
    前記第３絶縁層の前記開口部を覆い、発光層を含む有機層と、
    を備え、
    前記第１絶縁層は、平面視において前記第３絶縁層と重なる位置に第１溝部を有し、
    前記画素容量の一部は、前記第１溝部の内側に位置する、有機ＥＬ表示装置。
  2. 前記画素容量の他の一部は、平面視において前記開口部と重なる領域に位置する、請求項１に記載の有機ＥＬ表示装置。
  3. 前記画素容量の他の一部は、前記第１絶縁層の上に設けられた平板状の容量である、請求項２に記載の有機ＥＬ表示装置。
  4. 前記第１絶縁層は、平面視において前記開口部と重なる位置に第２溝部を有し、
    前記画素容量の他の一部は、前記第２溝部の内側に位置する、請求項２に記載の有機ＥＬ表示装置。
  5. 前記第２溝部の内側に、前記第２溝部を平坦化する第４絶縁層を有する、請求項４に記載の有機ＥＬ表示装置。
  6. 前記第２導電層は、少なくとも二層の積層構造を有し、
    前記第４絶縁層は、前記積層構造のうちの下層側導電層と上層側導電層との間に位置する、請求項５に記載の有機ＥＬ表示装置。
  7. 前記第４絶縁層は、樹脂材料で構成される、請求項５又は６に記載の有機ＥＬ表示装置。
  8. 前記第２導電層は、少なくとも二層の積層構造を有し、
    平面視において、前記積層構造のうちの下層側導電層は、前記積層構造のうちの上層側導電層と重ならない部分を有する、請求項１乃至７のいずれか一項に記載の有機ＥＬ表示装置。
  9. 前記第１絶縁層及び前記第３絶縁層は、樹脂材料で構成される、請求項１乃至８のいずれか一項に記載の有機ＥＬ表示装置。
  10. 前記第２絶縁層は、無機材料で構成される、請求項１乃至９のいずれか一項に記載の有機ＥＬ表示装置。
  11. 前記上層側導電層は、銀又は銀合金を含み、
    前記下層側導電層は、透光性を有する金属酸化物を含む、請求項６又は８に記載の有機ＥＬ表示装置。
  12. 前記第１溝部は、平面視において前記開口部に沿って配置される、請求項１乃至１１のいずれか一項に記載の有機ＥＬ表示装置。
  13. 薄膜トランジスタと、
    前記薄膜トランジスタを覆う第１絶縁層と、
    前記第１絶縁層の上の第１導電層と、
    前記第１導電層の上の第２絶縁層と、
    前記第２絶縁層の上の第２導電層と、
    前記第２導電層の上に設けられ、平面視において前記第２導電層の一部と重なる位置に開口部を有する第３絶縁層と、
    前記第３絶縁層の前記開口部を覆い、発光層を含む有機層と、
    を備え、
    前記第１絶縁層は、平面視において前記第３絶縁層と重なる位置に第１溝部を有し、
    前記第１導電層の一部と前記第２絶縁層の一部と前記第２導電層の一部とは、前記第１溝部の内側に位置する、有機ＥＬ表示装置。
  14. 前記第１絶縁層は、平面視において前記開口部と重なる位置に第２溝部を有し、
    前記第１導電層の他の一部と前記第２絶縁層の他の一部と前記第２導電層の他の一部とは、前記第２溝部の内側に位置する、請求項１３に記載の有機ＥＬ表示装置。
  15. 前記第１絶縁層の前記第１導電層とは反対の側に、第３導電層が位置し、
    前記第１溝部は、前記第３導電層の一部を露出し、
    前記第１導電層は、前記第３導電層の前記一部と接している、請求項１３に又は請求項１４に記載の有機ＥＬ表示装置。
JP2017239363A 2017-12-14 2017-12-14 有機ｅｌ表示装置 Active JP7048292B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017239363A JP7048292B2 (ja) 2017-12-14 2017-12-14 有機ｅｌ表示装置
US16/203,747 US10581031B2 (en) 2017-12-14 2018-11-29 Organic EL display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017239363A JP7048292B2 (ja) 2017-12-14 2017-12-14 有機ｅｌ表示装置

Publications (2)

Publication Number Publication Date
JP2019106331A true JP2019106331A (ja) 2019-06-27
JP7048292B2 JP7048292B2 (ja) 2022-04-05

Family

ID=66814748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017239363A Active JP7048292B2 (ja) 2017-12-14 2017-12-14 有機ｅｌ表示装置

Country Status (2)

Country Link
US (1) US10581031B2 (ja)
JP (1) JP7048292B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102638296B1 (ko) * 2018-03-19 2024-02-20 삼성디스플레이 주식회사 유기발광표시장치
CN110289308B (zh) * 2019-06-28 2022-08-26 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
KR20210035357A (ko) * 2019-09-23 2021-04-01 삼성디스플레이 주식회사 표시 장치
CN110993817B (zh) * 2019-11-26 2020-12-25 武汉华星光电半导体显示技术有限公司 Oled显示面板
CN111584577A (zh) 2020-05-14 2020-08-25 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
KR20230103682A (ko) * 2021-12-31 2023-07-07 엘지디스플레이 주식회사 스토리지 커패시터를 포함하는 디스플레이 장치

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05265034A (ja) * 1992-03-17 1993-10-15 Sharp Corp 溝付きガラス基板
JP2002311857A (ja) * 2001-01-17 2002-10-25 Semiconductor Energy Lab Co Ltd 発光装置
WO2006030762A1 (ja) * 2004-09-13 2006-03-23 Sumitomo Metal Mining Co., Ltd. 透明導電膜及びその製造方法、並びに透明導電性基材、発光デバイス
JP2006208541A (ja) * 2005-01-26 2006-08-10 Seiko Epson Corp 電気光学装置、電子機器及び電気光学装置の製造方法
JP2006208540A (ja) * 2005-01-26 2006-08-10 Seiko Epson Corp 電気光学装置、電子機器及び電気光学装置の製造方法
JP2008211184A (ja) * 2007-01-29 2008-09-11 Canon Inc アクティブマトリクス表示装置
JP2011124205A (ja) * 2009-12-10 2011-06-23 Samsung Mobile Display Co Ltd 有機発光表示装置及びその製造方法
JP2012155118A (ja) * 2011-01-26 2012-08-16 Seiko Epson Corp 電気光学装置及び電子機器
JP2014163991A (ja) * 2013-02-21 2014-09-08 Japan Display Inc 表示装置
JP2014241403A (ja) * 2013-05-16 2014-12-25 株式会社半導体エネルギー研究所 半導体装置
US20150179724A1 (en) * 2013-12-23 2015-06-25 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
JP2017536646A (ja) * 2014-09-24 2017-12-07 アップル インコーポレイテッド シリコン及び半導体酸化物の薄膜トランジスタディスプレイ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008051990A (ja) 2006-08-24 2008-03-06 Sony Corp 表示装置
KR102025836B1 (ko) * 2011-11-07 2019-09-27 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
JP6400961B2 (ja) * 2013-07-12 2018-10-03 株式会社半導体エネルギー研究所 表示装置
EP3018726B1 (en) * 2014-11-10 2023-09-06 LG Display Co., Ltd. Organic light-emitting diode display having multi-mode cavity structure
US9964799B2 (en) * 2015-03-17 2018-05-08 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
JP6756560B2 (ja) * 2016-09-27 2020-09-16 株式会社ジャパンディスプレイ 表示装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05265034A (ja) * 1992-03-17 1993-10-15 Sharp Corp 溝付きガラス基板
JP2002311857A (ja) * 2001-01-17 2002-10-25 Semiconductor Energy Lab Co Ltd 発光装置
WO2006030762A1 (ja) * 2004-09-13 2006-03-23 Sumitomo Metal Mining Co., Ltd. 透明導電膜及びその製造方法、並びに透明導電性基材、発光デバイス
JP2006208541A (ja) * 2005-01-26 2006-08-10 Seiko Epson Corp 電気光学装置、電子機器及び電気光学装置の製造方法
JP2006208540A (ja) * 2005-01-26 2006-08-10 Seiko Epson Corp 電気光学装置、電子機器及び電気光学装置の製造方法
JP2008211184A (ja) * 2007-01-29 2008-09-11 Canon Inc アクティブマトリクス表示装置
JP2011124205A (ja) * 2009-12-10 2011-06-23 Samsung Mobile Display Co Ltd 有機発光表示装置及びその製造方法
JP2012155118A (ja) * 2011-01-26 2012-08-16 Seiko Epson Corp 電気光学装置及び電子機器
JP2014163991A (ja) * 2013-02-21 2014-09-08 Japan Display Inc 表示装置
JP2014241403A (ja) * 2013-05-16 2014-12-25 株式会社半導体エネルギー研究所 半導体装置
US20150179724A1 (en) * 2013-12-23 2015-06-25 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
JP2017536646A (ja) * 2014-09-24 2017-12-07 アップル インコーポレイテッド シリコン及び半導体酸化物の薄膜トランジスタディスプレイ

Also Published As

Publication number Publication date
US10581031B2 (en) 2020-03-03
US20190189974A1 (en) 2019-06-20
JP7048292B2 (ja) 2022-04-05

Similar Documents

Publication Publication Date Title
JP7048292B2 (ja) 有機ｅｌ表示装置
KR101073552B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
TWI604597B (zh) 有機發光二極體顯示器
US9991462B2 (en) Organic light emitting display device
JP4262902B2 (ja) エレクトロルミネッセンス表示装置
US9887252B2 (en) Transparent display apparatus
JP2018097361A (ja) 有機発光表示装置およびその製造方法
JP5167932B2 (ja) 有機エレクトロルミネッセンス装置
US10937838B2 (en) Organic light emitting display device
KR101890469B1 (ko) 표시장치 및 그 제조 방법
JP2009015344A (ja) 有機電界発光素子とその製造方法
JP2012043583A (ja) 表示装置およびその製造方法
TW201724496A (zh) 有機發光二極體顯示器
KR20150113848A (ko) 표시장치
KR20230028744A (ko) 표시 장치 및 그 제조 방법
CN107863369B (zh) 包括具有不平坦表面的钝化层的显示装置
KR20200094264A (ko) 유기 발광 표시 장치
KR20190118221A (ko) 유기 발광 표시 장치
KR20200093718A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
JP2019016504A (ja) 表示装置、及び表示装置の製造方法
JP4300195B2 (ja) 平板表示装置および有機電界発光表示装置
JP4639662B2 (ja) 電気光学装置および電子機器
KR20200144189A (ko) 표시 장치 및 이의 제조 방법
JP2023098646A (ja) 発光表示装置およびその製造方法
CN111903187B (zh) 显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220324

R150 Certificate of patent or registration of utility model

Ref document number: 7048292

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150