KR20200144189A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20200144189A
KR20200144189A KR1020190071660A KR20190071660A KR20200144189A KR 20200144189 A KR20200144189 A KR 20200144189A KR 1020190071660 A KR1020190071660 A KR 1020190071660A KR 20190071660 A KR20190071660 A KR 20190071660A KR 20200144189 A KR20200144189 A KR 20200144189A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
insulating
layer
insulating pattern
Prior art date
Application number
KR1020190071660A
Other languages
English (en)
Inventor
신흥 이
김대현
조현민
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190071660A priority Critical patent/KR20200144189A/ko
Priority to US17/619,762 priority patent/US20220359478A1/en
Priority to EP20827282.3A priority patent/EP3985734A4/en
Priority to PCT/KR2020/005264 priority patent/WO2020256270A1/ko
Priority to CN202080044570.4A priority patent/CN113994472A/zh
Publication of KR20200144189A publication Critical patent/KR20200144189A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24991—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25174—Stacked arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25177—Combinations of a plurality of arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82106—Forming a build-up interconnect by subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0549—Oxides composed of metals from groups of the periodic table being a combination of two or more materials provided in the groups H01L2924/0531 - H01L2924/0546
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치 및 이의 제조 방법이 제공된다. 본 발명의 일 실시예에 따른 표시 장치는 기판, 기판 상에 제공되고, 상호 이격된 제1 전극 및 제2 전극, 기판 상에 제공되고, 제1 단부와 제2 단부를 갖는 발광 소자, 발광 소자 상에 제공되며, 제1 전극과 발광 소자의 제1 단부를 연결하는 제3 전극, 제3 전극 상에 제공되며, 발광 소자의 제2 단부를 노출하는 절연 패턴, 및 기판 상에 제공되며, 제2 전극과 발광 소자의 제2 단부를 연결하는 제4 전극을 포함하고, 발광 소자와 절연 패턴 사이에 공동(空洞)이 형성된다.

Description

표시 장치 및 이의 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 발광 소자를 포함하는 표시 장치 및 표시 장치의 제조 방법에 관한 것이다.
발광 다이오드(Light Emitting Diode, 이하 LED라 함)는 열악한 환경조건에서도 비교적 양호한 내구성을 나타내며, 수명 및 휘도 측면에서도 우수한 성능을 보유한다. 최근, 이러한 발광 다이오드를 다양한 표시 장치에 적용하기 위한 연구가 활발히 진행되고 있다.
이러한 연구의 일환으로서, 무기 결정 구조, 일 예로 질화물계 반도체를 성장시킨 구조를 이용하여 마이크로 스케일이나 나노 스케일 정도로 작은 초소형의 막대형 발광 다이오드를 제작하는 기술이 개발되고 있다. 일 예로, 막대형 발광 다이오드는 자발광 표시 장치의 화소 등을 구성할 수 있을 정도로 작은 크기로 제작될 수 있다.
본 발명이 해결하고자 하는 과제는 발광 소자의 컨택 불량을 최소화하고, 제조 공정이 간소화된 표시 장치 및 표시 장치의 제조 방법을 제공하는 데 목적이 있다.
본 발명의 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판; 상기 기판 상에 제공되고, 상호 이격된 제1 전극 및 제2 전극; 상기 기판 상에 제공되고, 제1 단부와 제2 단부를 갖는 발광 소자; 상기 발광 소자 상에 제공되며, 상기 제1 전극과 상기 발광 소자의 상기 제1 단부를 연결하는 제3 전극; 상기 제3 전극 상에 제공되며, 상기 발광 소자의 상기 제2 단부를 노출하는 절연 패턴; 및 상기 기판 상에 제공되며, 상기 제2 전극과 상기 발광 소자의 상기 제2 단부를 연결하는 제4 전극을 포함하고, 상기 발광 소자와 상기 절연 패턴 사이에 공동(空洞)이 형성된다.
상기 절연 패턴은 상기 발광 소자와 중첩하고 상기 제2 전극에 인접한 제1 측면을 포함하고, 상기 제3 전극은 상기 발광 소자와 중첩하고 상기 제2 전극에 인접한 제2 측면을 포함하며, 평면 상에서 볼 때, 상기 제2 측면은 상기 제1 측면보다 상기 제1 전극에 인접할 수 있다.
상기 공동은 상기 발광 소자의 일부, 상기 제3 전극의 일부, 상기 절연 패턴의 일부 및 상기 제4 전극의 일부에 둘러싸여 형성될 수 있다.
상기 절연 패턴은 유기 재료로 이루어진 유기 절연막을 포함하고, 상기 제3 전극의 상기 제2 측면의 적어도 일부를 덮을 수 있다.
상기 절연 패턴은 실리콘 옥사이드(SiOx), 실리콘 나이트라이드(SiNx), 및 실리콘 옥시나이트라이드(SiON) 중 적어도 하나로 이루어진 무기 절연막을 포함하고, 상기 제3 전극의 상기 제2 측면을 덮지 않을 수 있다.
상기 제1 전극 및 상기 제2 전극 상에 제공된 절연층을 더 포함하고, 상기 절연층은 상기 제1 전극의 일부를 노출하는 제1 컨택 홀 및 상기 제2 전극의 일부를 노출하는 제2 컨택 홀을 포함할 수 있다.
상기 제3 전극은 상기 제1 컨택 홀을 통해 상기 제1 전극에 연결되고, 상기 제4 전극은 상기 제2 컨택 홀을 통해 상기 제2 전극에 연결되며, 상기 제3 전극과 상기 제4 전극은 전기적으로 분리될 수 있다.
상기 절연층은 무기 재료로 이루어진 무기 절연막을 포함하고, 상기 절연막과 상기 발광 소자 사이에 홈이 형성될 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 기판; 상기 기판 상에 제공되고, 상호 이격된 제1 전극 및 제2 전극; 상기 기판 상에 제공되고, 제1 단부와 제2 단부를 갖는 발광 소자; 상기 발광 소자 상에 제공되며, 상기 제1 전극과 상기 발광 소자의 상기 제1 단부를 연결하는 제3 전극; 상기 제3 전극 상에 제공되며, 상기 발광 소자의 상기 제2 단부를 노출하는 절연 패턴; 및 상기 기판 상에 제공되며, 상기 제2 전극과 상기 발광 소자의 상기 제2 단부를 연결하는 제4 전극을 포함하고, 상기 절연 패턴은 상기 발광 소자와 적어도 일부가 접촉한다.
상기 절연 패턴은 상기 발광 소자와 중첩하고 상기 제2 전극에 인접한 제1 측면을 포함하고, 상기 제3 전극은 상기 발광 소자와 중첩하고 상기 제2 전극에 인접한 제2 측면을 포함하며, 평면 상에서 볼 때, 상기 제2 측면은 상기 제1 측면보다 상기 제1 전극에 인접할 수 있다.
상기 절연 패턴은 유기 재료로 이루어진 유기 절연막을 포함하고, 상기 제3 전극의 상기 제2 측면의 적어도 일부를 덮을 수 있다.
상기 제1 전극 및 상기 제2 전극 상에 제공된 절연층을 더 포함하고, 상기 절연층은 상기 제1 전극의 일부를 노출하는 제1 컨택 홀 및 상기 제2 전극의 일부를 노출하는 제2 컨택 홀을 포함할 수 있다.
상기 제3 전극은 상기 제1 컨택 홀을 통해 상기 제1 전극에 연결되고, 상기 제4 전극은 상기 제2 컨택 홀을 통해 상기 제2 전극에 연결되며, 상기 제3 전극과 상기 제4 전극은 전기적으로 분리될 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 기판 상에 제1 전극 및 제2 전극을 형성하는 단계; 상기 제1 전극, 상기 제2 전극, 및 상기 기판 상에 제1 절연 물질층을 형성하는 단계; 상기 제1 절연 물질층을 패터닝하여 상기 제1 전극의 일부 및 상기 제2 전극의 일부를 노출하는 제1 절연층을 형성하는 단계; 상기 제1 절연층 상에 발광 소자들을 공급하고, 자가 정렬시키는 단계; 상기 발광 소자들 및 상기 제1 절연층 상에 도전 물질층 및 제2 절연 물질층을 순차적으로 형성하는 단계; 제1 식각 공정을 통해 상기 도전 물질층 및 상기 제2 절연 물질층을 패터닝하여 상기 발광 소자의 일 단부를 노출하는 절연 패턴을 형성하는 단계; 상기 절연 패턴을 마스크로 사용한 제2 식각 공정을 통해 상기 패터닝된 도전 물질층을 식각하여 상기 발광 소자와 중첩하는 일 측 단부가 언더 컷 형상으로 이루어지고 상기 제1 전극 및 상기 발광 소자의 타 단부와 전기적으로 연결되는 제3 전극을 형성하는 단계; 및 상기 제1 절연층 상에 상기 제2 전극 및 상기 발광 소자의 상기 일 단부와 전기적으로 연결되는 제4 전극을 형성하는 단계를 포함한다.
상기 제1 식각 공정은 건식 식각 공정을 포함하고, 상기 제2 식각 공정은 습식 식각 공정을 포함할 수 있다.
상기 절연 패턴은 유기 재료로 이루어지는 유기 절연막을 포함하되, 상기 표시 장치의 제조 방법은 상기 제3 전극을 형성하는 단계 및 상기 제4 전극을 형성하는 단계 사이에서, 상기 절연 패턴을 큐어링(curing)하는 단계를 더 포함하고, 상기 절연 패턴은 상기 제3 전극의 상기 언더 컷 형상의 적어도 일부를 채울 수 있다.
상기 절연 패턴은 상기 발광 소자와 적어도 일부가 접촉할 수 있다.
상기 절연 패턴은 무기 재료로 이루어지는 무기 절연막을 포함하되, 상기 제4 전극을 형성하는 단계에서, 상기 발광 소자의 일부, 상기 제3 전극의 일부, 상기 절연 패턴의 일부, 및 상기 제4 전극의 일부에 둘러싸인 공동(空洞)이 형성될 수 있다.
상기 제3 전극은 상기 제4 전극과 전기적으로 분리될 수 있다.
상기 표시 장치의 제조 방법은 상기 제3 전극 및 상기 제4 전극 상에, 상기 제3 전극 및 상기 제4 전극을 커버하는 제2 절연층을 형성하는 단계를 더 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 일 실시예에 따르면, 발광 소자의 컨택 불량을 방지할 수 있고, 제조 공정이 간소화된 표시 장치 및 표시 장치의 제조 방법이 제공될 수 있다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 발광 소자를 나타내는 사시도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 표시 장치의 단위 발광 영역을 나타내는 회로도이다.
도 3은 표시 장치의 단위 발광 영역을 나타내는 평면도이다.
도 4a 및 도 4b는 도 3의 A-A' 선을 따라 자른 단면도이다.
도 5a는 도 4a의 Q 영역의 확대 단면도이다.
도 5b 및 도 5c는 도 5a에 도시된 구조의 변형예들이다.
도 6a 내지 도 6f는 도 3의 표시 장치의 제조 방법을 순차적으로 도시한 개략적인 평면도들이다.
도 7a 내지 도 7k는 도 4a에 도시된 표시 장치의 제조 방법을 순차적으로 도시한 단면도들이다.
도 8은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타내는 평면도이다.
도 9는 도 8에 도시된 화소들 중 하나의 화소에 포함된 제1 내지 제3 서브 화소들을 개략적으로 도시한 평면도이다.
도 10은 도 9의 B-B' 선을 따라 자른 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 발광 소자를 나타내는 사시도이다. 도 1a 및 도 1b에 있어서, 원 기둥 형상의 발광 소자(LD)를 도시하였으나, 본 발명이 이에 한정되지는 않는다.
도 1a 및 도 1b를 참조하면, 본 발명의 일 실시예에 의한 발광 소자(LD)는 제1 도전성 반도체층(11)과, 제2 도전성 반도체층(13)과, 상기 제1 및 제2 도전성 반도체층(11, 13) 사이에 개재된 활성층(12)을 포함할 수 있다.
일 예로, 상기 발광 소자(LD)는 상기 제1 도전성 반도체층(11), 상기 활성층(12), 및 상기 제2 도전성 반도체층(13)이 순차적으로 적층된 적층체로 구현될 수 있다.
본 발명의 일 실시예에 따르면, 상기 발광 소자(LD)는 일 방향을 따라 연장된 막대 형상으로 제공될 수 있다. 상기 발광 소자(LD)의 연장 방향을 길이 방향이라고 하면, 상기 발광 소자(LD)는 상기 길이 방향을 따라 일측 단부와 타측 단부를 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 일측 단부에는 상기 제1 및 제2 도전성 반도체층(11, 13) 중 하나, 상기 타측 단부에는 상기 제1 및 제2 도전성 반도체층(11, 13) 중 나머지 하나가 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 발광 소자(LD)는 원 기둥 형상으로 제공될 수 있다. 그러나, 여기서 "막대형"이라고 함은 원기둥, 다각 기둥 등과 같이, 상기 길이 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 혹은 바 형상(bar-like shape)을 포함할 수 있다. 예컨대, 상기 발광 소자(LD)의 길이는 그 직경보다 클 수 있다.
상기 발광 소자(LD)는 일 예로 마이크로 스케일 혹은 나노 스케일 정도의 직경 및/또는 길이를 가질 정도로 작게 제작될 수 있다.
다만, 본 발명의 일 실시예에 의한 상기 발광 소자(LD)의 크기가 이에 한정되는 것은 아니며, 상기 발광 소자(LD)가 적용되는 표시 장치의 요구 조건에 부합되도록 상기 발광 소자(LD)의 크기가 변경될 수도 있다.
상기 제1 도전성 반도체층(11)(또는, 제1 반도체층)은 일 예로 적어도 하나의 n형 반도체층을 포함할 수 있다. 예컨대, 상기 제1 도전성 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전성 도펀트가 도핑된 반도체층을 포함할 수 있다.
상기 제1 도전성 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 상기 제1 도전성 반도체층(11)을 구성할 수 있다.
상기 활성층(12)은 상기 제1 도전성 반도체층(11) 상에 형성되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 본 발명의 일 실시예에 따르면, 상기 활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있다. 일 예로, 상기 클래드층은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다. 그 외에 AlGaN, AlInGaN 등의 물질도 상기 활성층(12)으로 이용될 수 있음을 물론이다.
상기 발광 소자(LD)의 양단에 소정 전압 이상의 전계를 인가하게 되면, 상기 활성층(12)에서 전자-정공 쌍이 결합하면서 상기 발광 소자(LD)가 발광하게 된다.
상기 제2 도전성 반도체층(13)(또는, 제2 반도체층)은 상기 활성층(12) 상에 제공되며, 상기 제1 도전성 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 상기 제2 도전성 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다. 예컨대, 상기 제2 도전성 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전성 도펀트가 도핑된 반도체층을 포함할 수 있다.
상기 제2 도전성 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 상기 제2 도전성 반도체층(13)을 구성할 수 있다.
본 발명의 일 실시예에 따르면, 상기 발광 소자(LD)는 상술한 상기 제1 도전성 반도체층(11), 상기 활성층(12), 및 상기 제2 도전성 반도체층(13) 외에도 각 층의 상부 및/또는 하부에 다른 형광체층, 활성층, 반도체층 및/또는 전극층을 더 포함할 수 있다.
일 실시예로, 발광 소자(LD)는 제2 도전성 반도체층(13)의 일단(일 예로, 상부면) 측 또는 제1 도전성 반도체층(11)의 일단(일 예로, 하부면) 측에 배치되는 적어도 하나의 전극층을 더 포함할 수 있다.
예를 들어, 발광 소자(LD)는 도 1b에 도시된 바와 같이, 제2 도전성 반도체층(13)의 일단 측에 배치된 전극층(15)을 더 포함할 수 있다. 전극층(15)은 오믹(Ohmic) 컨택 전극일 수 있으나, 이에 한정되지는 않는다. 또한, 전극층(15)은 금속 또는 금속 산화물을 포함할 수 있으며, 일 예로, 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 금(Au), 니켈(Ni), ITO 및 이들의 산화물 또는 합금 등을 단독 또는 혼합하여 사용할 수 있으나, 이에 한정되지 않는다. 또한, 실시예에 따라, 전극층(15)은 실질적으로 투명 또는 반투명할 수 있다. 이에 따라, 발광 소자(LD)에서 생성되는 빛이 전극층(15)을 투과하여 발광 소자(LD)의 외부로 방출될 수 있다.
또한, 상기 발광 소자(LD)는 절연성 피막(14)을 더 포함할 수 있다. 다만, 본 발명의 일 실시예에 따르면 상기 절연성 피막(14)은 생략될 수도 있으며, 상기 제1 도전성 반도체층(11), 상기 활성층(12), 및 상기 제2 도전성 반도체층(13) 중 일부만을 덮도록 제공될 수도 있다.
예를 들어, 상기 절연성 피막(14)은 상기 발광 소자(LD)의 양 단부를 제외한 부분에 제공됨으로써 상기 발광 소자(LD)의 양 단부가 노출될 수도 있다.
설명의 편의를 위해, 도 1a 및 도 1b에서는 상기 절연성 피막(14)의 일부를 삭제한 모습을 도시한 것으로서, 실제 발광 소자(LD)는 측면이 모두 상기 절연성 피막(14)으로 둘러싸일 수 있다.
상기 절연성 피막(14)은 상기 제1 도전성 반도체층(11), 상기 활성층(12) 및/또는 상기 제2 도전성 반도체층(13)의 외주면 적어도 일부를 감싸도록 제공될 수 있다. 일 예로, 상기 절연성 피막(14)은 적어도 상기 활성층(12)의 외주면을 감싸도록 제공될 수도 있다. 또한, 발광 소자(LD)가 전극층(15)을 포함할 경우, 절연성 피막(14)은 전극층(15)의 외주면 적어도 일부를 감싸도록 제공될 수도 있다.
본 발명의 일 실시예에 따르면, 상기 절연성 피막(14)은 투명한 절연 물질을 포함할 수 있다. 예를 들어, 상기 절연성 피막(14)은 SiO2, Si3N4, Al2O3 및 TiO2로 이루어지는 군으로부터 선택된 하나 이상의 절연물질을 포함할 수 있으나, 이에 한정되지는 않으며, 절연성을 갖는 다양한 재료가 사용될 수 있다.
상기 절연성 피막(14)이 상기 발광 소자(LD)에 제공되면, 상기 활성층(12)이 도시되지 않은 제1 및/또는 제2 전극과 단락되는 것을 방지할 수 있다.
또한, 상기 절연성 피막(14)을 형성함에 의해 상기 발광 소자(LD)의 표면 결함을 최소화하여 수명과 효율을 향상시킬 수 있다. 또한, 복수의 발광 소자들(LD)이 밀접하여 배치되는 경우, 상기 절연성 피막(14)은 발광 소자들(LD)의 사이에서 발생할 수 있는 원치 않은 단락을 방지할 수 있다.
상술한 발광 소자(LD)는, 다양한 표시 장치의 발광원으로 이용될 수 있다. 일 예로, 상기 발광 소자(LD)는, 조명 장치나 자발광 표시 장치의 광원 소자로 이용될 수 있다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 표시 장치의 단위 발광 영역을 나타내는 회로도이다.
특히, 도 2a 및 도 2b는 능동형 발광 표시 패널을 구성하는 화소의 일 예를 도시하였다. 본 발명의 일 실시예에 있어서, 상기 단위 발광 영역은 하나의 서브 화소가 제공되는 화소 영역일 수 있다.
도 2a를 참조하면, 서브 화소(SP)는 하나 이상의 발광 소자(LD)와, 이에 접속되어 상기 발광 소자(LD)를 구동하는 화소 구동 회로(144)를 포함할 수 있다.
상기 발광 소자(LD)의 제1 전극(예컨대, 애노드 전극)은 상기 화소 구동 회로(144)를 경유하여 제1 구동 전원(VDD)에 접속되고, 상기 발광 소자(LD)의 제2 전극(예컨대, 캐소드 전극)은 제2 구동 전원(VSS)에 접속된다.
상기 제1 구동 전원(VDD) 및 상기 제2 구동 전원(VSS)은 서로 다른 전위를 가질 수 있다. 일 예로, 상기 제2 구동 전원(VSS)은 상기 제1 구동 전원(VDD)의 전위보다 상기 발광 소자(LD)의 문턱전압 이상 낮은 전위를 가질 수 있다.
상기 발광 소자(LD)들 각각은 상기 화소 구동 회로(144)에 의해 제어되는 구동 전류에 상응하는 휘도로 발광할 수 있다.
한편, 도 2a에서는 상기 서브 화소(SP)에 하나의 상기 발광 소자(LD)만이 포함되는 실시예를 개시하였으나, 본 발명이 이에 한정되지는 않는다. 예컨대, 상기 서브 화소(SP)는 서로 병렬 연결되는 복수의 상기 발광 소자(LD)들을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 화소 구동 회로(144)는 제1 및 제2 트랜지스터(M1, M2)와 스토리지 커패시터(Cst)를 포함할 수 있다. 다만, 상기 화소 구동 회로(144)의 구조가 도 2a에 도시된 실시예에 한정되지는 않는다.
상기 제1 트랜지스터(M1, 스위칭 트랜지스터)의 제1 전극은 데이터선(Dj)에 접속되고, 제2 전극은 제1 노드(N1)에 접속된다. 여기서, 상기 제1 트랜지스터(M1)의 상기 제1 전극과 상기 제2 전극은 서로 다른 전극으로, 예컨대 상기 제1 전극이 소스 전극이면 상기 제2 전극은 드레인 전극일 수 있다. 그리고, 상기 제1 트랜지스터(M1)의 게이트 전극은 주사선(Si)에 접속된다.
이와 같은 상기 제1 트랜지스터(M1)는, 상기 주사선(Si)으로부터 상기 제1 트랜지스터(M1)가 턴-온될 수 있는 전압(예컨대, 로우 전압)의 주사신호가 공급될 때 턴-온되어, 상기 데이터선(Dj)과 상기 제1 노드(N1)를 전기적으로 연결한다. 이때, 상기 데이터선(Dj)으로는 해당 프레임의 데이터 신호가 공급되고, 이에 따라 상기 제1 노드(N1)로 상기 데이터 신호가 전달된다. 상기 제1 노드(N1)로 전달된 상기 데이터 신호는 상기 스토리지 커패시터(Cst)에 충전된다.
상기 제2 트랜지스터(M2, 구동 트랜지스터)의 제1 전극은 상기 제1 구동 전원(VDD)에 접속되고, 제2 전극은 상기 발광 소자(LD)들 각각의 상기 제1 전극에 전기적으로 연결된다. 상기 제2 트랜지스터(M2)의 게이트 전극은 상기 제1 노드(N1)에 접속된다. 이와 같은 상기 제2 트랜지스터(M2)는 상기 제1 노드(N1)의 전압에 대응하여 상기 발광 소자(LD)들로 공급되는 구동 전류의 양을 제어한다.
상기 스토리지 커패시터(Cst)의 일 전극은 상기 제1 구동 전원(VDD)에 접속되고, 다른 전극은 상기 제1 노드(N1)에 접속된다. 이와 같은 상기 스토리지 커패시터(Cst)는 상기 제1 노드(N1)로 공급되는 상기 데이터 신호에 대응하는 전압을 충전하고, 다음 프레임의 데이터 신호가 공급될 때까지 충전된 전압을 유지한다.
편의상, 도 2a에서는 상기 데이터 신호를 상기 서브 화소(SP) 내부로 전달하기 위한 상기 제1 트랜지스터(M1)와, 상기 데이터 신호의 저장을 위한 상기 스토리지 커패시터(Cst)와, 상기 데이터 신호에 대응하는 구동 전류를 상기 발광 소자(LD)로 공급하기 위한 상기 제2 트랜지스터(M2)를 포함한 비교적 단순한 구조의 상기 구동 회로(144)를 도시하였다.
하지만, 본 발명이 이에 한정되는 것은 아니며 상기 구동 회로(144)의 구조는 다양하게 변경 실시될 수 있다. 일 예로, 상기 구동 회로(144)는 상기 제2 트랜지스터(M2)의 문턱전압을 보상하기 위한 트랜지스터 소자, 상기 제1 노드(N1)를 초기화하기 위한 트랜지스터 소자, 및/또는 상기 발광 소자(LD)의 발광 시간을 제어하기 위한 트랜지스터 소자 등과 같은 적어도 하나의 트랜지스터 소자나, 상기 제1 노드(N1)의 전압을 부스팅하기 위한 부스팅 커패시터 등과 같은 다른 회로소자들을 추가적으로 더 포함할 수 있음을 물론이다.
또한, 도 2a에서는 상기 구동 회로(144)에 포함되는 트랜지스터들, 예컨대 상기 제1 및 제2 트랜지스터들(M1, M2)을 모두 P타입의 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 즉, 상기 구동 회로(144)에 포함되는 상기 제1 및 제2 트랜지스터들(M1, M2) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.
도 2b를 참조하면, 본 발명의 일 실시예에 따르면 제1 및 제2 트랜지스터들(M1, M2)은 N타입의 트랜지스터로 구현될 수 있다. 도 2b에 도시된 구동 회로(144)는 트랜지스터 타입 변경으로 인한 일부 구성요소들의 접속 위치 변경을 제외하고는 그 구성이나 동작이 도 2a의 구동 회로(144)와 유사하다. 따라서, 이에 대한 상세한 설명은 생략하기로 한다.
도 3은 표시 장치의 단위 발광 영역을 나타내는 평면도이고, 도 4a 및 도 4b는 도 3의 A-A'선에 따른 단면도이며, 도 5a는 도 4a의 Q 영역의 확대 단면도이다. 도 5b 및 도 5c는 도 5a에 도시된 구조의 변형예들이다.
도 3에 있어서, 편의를 위하여 복수의 발광 소자들이 제1 방향(DR1)으로 정렬된 것으로 도시하였으나, 상기 발광 소자들의 배열이 이에 한정되지는 않는다. 예를 들어, 상기 발광 소자들은 제1 및 제2 반사 전극 사이에 사선 방향으로 정렬되어 있을 수도 있다. 또한, 도 3에 있어서, 단위 발광 영역은 발광 표시 패널에 포함된 하나의 서브 화소의 화소 영역일 수 있다.
도 1a 내지 도 5c를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 기판(SUB), 배리어층(BRL), 제1 및 제2 격벽(PW1, PW2), 제1 및 제2 반사 전극(REL1, REL2), 제1 및 제2 전원 배선(PL1, PL2), 복수의 발광 소자(LD)들, 제1 및 제2 컨택 전극(CNE1, CNE2)을 포함할 수 있다.
상기 기판(SUB)은 유리, 유기 고분자, 수정 등과 같은 절연성 재료를 포함할 수 있다. 또한, 상기 기판(SUB)은 휘거나 접힘이 가능하도록 가요성(flexibility)을 갖는 재료로 이루어질 수 있고, 단층 구조나 다층 구조를 가질 수 있다.
상기 배리어층(BRL)은 상기 기판(SUB) 상에 전체적으로 배치되어 기판(SUB)을 보호할 수 있으나, 실시예에 따라 배치되지 않을 수 있다.
상기 제1 및 제2 격벽(PW1, PW2)은 상기 기판(SUB) 상에 제공되며 상기 표시 장치의 단위 발광 영역을 구획할 수 있다.
상기 제1 및 제2 격벽(PW1, PW2)은 상기 기판(SUB) 상에서 일정 간격 이격될 수 있다. 예를 들어, 상기 제1 및 제2 격벽(PW1, PW2)은 하나의 발광 소자(LD)의 길이 이상으로 상기 기판(SUB) 상에서 이격될 수 있다.
상기 제1 및 제2 격벽(PW1, PW2)은 무기 재료 또는 유기 재료를 포함하는 절연 물질일 수 있으나, 이에 본 발명이 한정되는 것은 아니다.
상기 제1 및 제2 격벽(PW1, PW2)은 측면이 소정 각도로 경사진 사다리꼴 형상을 가질 수 있으나, 본 발명이 이에 한정되는 것은 아니며, 반타원형, 원형, 사각형 등의 다양한 형상을 가질 수 있다.
상기 제1 반사 전극(REL1)(또는, 제1 전극)과 상기 제2 반사 전극(REL2)(또는, 제2 전극) 각각은 대응하는 격벽 상에 제공될 수 있다. 예를 들어, 상기 제1 반사 전극(REL1)은 상기 제1 격벽(PW1) 상에 제공되고, 상기 제2 반사 전극(REL2)은 상기 제2 격벽(PW2) 상에 제공될 수 있다.
상기 제1 및 제2 반사 전극(REL1, REL2)은 상기 제1 및 제2 격벽(PW1, PW2)의 형상에 대응되게 제공될 수 있다. 따라서, 상기 제1 반사 전극(REL1)은 상기 제1 격벽(PW1)의 경사도에 대응되는 형상을 가질 수 있고, 상기 제2 반사 전극(REL2)은 상기 제2 격벽(PW2)의 경사도에 대응되는 형상을 가질 수 있다.
상기 제1 및 제2 반사 전극(REL1, REL2)은 상기 기판(SUB) 상에서 상기 하나의 발광 소자(LD)를 사이에 두고 서로 이격되도록 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 반사 전극(REL1)은 상기 발광 소자(LD)들 각각의 제1 단부(EP1)에 인접하게 배치되고, 상기 제1 컨택 전극(CNE1)을 통해 상기 발광 소자(LD)들 각각에 전기적으로 연결될 수 있다. 상기 제2 반사 전극(REL2)은 상기 발광 소자(LD)들 각각의 제2 단부(EP2)에 인접하게 배치되고, 상기 제2 컨택 전극(CNE2)을 통해 상기 발광 소자(LD)들 각각에 전기적으로 연결될 수 있다.
상기 제1 반사 전극(REL1)과 상기 제2 반사 전극(REL2)은 동일 평면 상에 배치될 수 있으며, 동일한 높이를 가질 수 있다. 상기 제1 반사 전극(REL1)과 상기 제2 반사 전극(REL2)이 동일한 높이를 가지면, 상기 하나의 발광 소자(LD)가 상기 제1 및 제2 반사 전극(REL1, REL2)에 보다 안정적으로 연결될 수 있다.
상기 제1 및 제2 반사 전극(REL1, REL2)은 도전성 재료로 이루어질 수 있다. 상기 도전성 재료로는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Ti, 이들의 합금과 같은 금속 등이 포함될 수 있다.
또한, 상기 제1 및 제2 반사 전극(REL1, REL2)은 단일막으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 다중막으로 형성될 수 있다.
여기서, 상기 제1 및 제2 반사 전극(REL1, REL2)의 재료는 상술한 재료들에 한정되는 것은 아니다. 예를 들어, 상기 제1 및 제2 반사 전극(REL1, REL2)은 상기 발광 소자(LD)의 양 단부(EP1, EP2)에서 출사되는 광이 화상이 표시되는 방향(일 예로, 정면 방향)으로 진행되도록 일정한 반사율을 갖는 도전성 재료로 이루어질 수 있다.
특히, 상기 제1 및 제2 반사 전극(REL1, REL2)은 상기 제1 및 제2 격벽(PW1, PW2)의 형상에 대응되는 형상을 갖기 때문에, 상기 발광 소자(LD)들 각각의 양 단부(EP1, EP2)에서 출사된 광은 상기 제1 및 제2 반사 전극(REL1, REL2)에 의해 반사되어 상기 정면 방향으로 더욱 진행될 수 있다. 따라서, 상기 발광 소자(LD)들 각각에서 출사된 광의 효율이 향상될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 및 제2 격벽(PW1, PW2)은 그 상부에 제공된 상기 제1 및 제2 반사 전극(REL1, REL2)과 함께 상기 발광 소자(LD)들 각각에서 출사된 광의 효율을 향상시키는 반사 부재로 기능할 수 있다.
상기 제1 및 제2 반사 전극(REL1, REL2) 중 어느 하나의 반사 전극은 애노드 전극일 수 있으며, 나머지 하나의 반사 전극은 캐소드 전극일 수 있다. 본 발명의 일 실시예에 있어서, 상기 제1 반사 전극(REL1)이 애노드 전극이고, 상기 제2 반사 전극(REL2)이 캐소드 전극일 수 있다.
설명의 편의를 위해, 상기 제1 및 제2 반사 전극(REL1, REL2)이 상기 기판(SUB) 상에 바로 제공되는 것으로 도시하였으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 제1 및 제2 반사 전극(REL1, REL2)과 상기 기판(SUB) 사이에는 상기 표시 장치가 패시브 매트릭스 또는 액티브 매트릭스로 구동되기 위한 구성 요소가 더 제공될 수 있다.
상기 제1 반사 전극(REL1)은 제1 연결 배선(CNL1)을 통해 상기 제1 전원 배선(PL1)에 연결될 수 있고, 상기 제2 반사 전극(REL2)은 제2 연결 배선(CNL2)을 통해 상기 제2 전원 배선(PL2)에 연결될 수 있다.
상기 제1 연결 배선(CNL1)은 상기 제1 반사 전극(REL1)과 일체로 제공될 수 있고, 상기 제2 연결 배선(CNL2)은 상기 제2 반사 전극(REL2)과 일체로 제공될 수 있다.
상기 제1 전원 배선(PL1)은 상기 제1 반사 전극(REL1)과 동일한 층에 배치될 수 있고, 상기 제2 전원 배선(PL2)은 상기 제2 반사 전극(REL2)과 동일한 층에 배치될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
예를 들어, 상기 제1 및 제2 전원 배선(PL1, PL2) 각각은 대응하는 반사 전극과 상이한 층에 제공될 수 있다. 이러한 경우, 상기 제1 및 제2 전원 배선(PL1, PL2) 각각은 컨택 홀 등을 통해 상기 대응하는 반사 전극에 전기적으로 연결될 수도 있다.
본 발명의 일 실시예에 있어서, 상기 제1 및 제2 전원 배선(PL1, PL2)은 상기 기판(SUB) 상에 상기 발광 소자(LD)들을 정렬시킬 때 상기 제1 및 제2 반사 전극(REL1, REL2)으로 정렬 전압을 공급하기 위한 정렬 배선으로 동작할 수 있다.
상기 제1 반사 전극(REL1) 상에는 제1 캡핑층(CPL1)이 제공될 수 있고, 상기 제2 반사 전극(REL2) 상에는 제2 캡핑층(CPL2)이 제공될 수 있다.
상기 제1 및 제2 캡핑층(CPL1, CPL2) 각각은 표시 장치의 제조 공정 중 상기 제1 및 제2 반사 전극(REL1, REL2)의 손상을 방지할 수 있다.
상기 제1 및 제2 캡핑층(CPL1, CPL2)은, 상기 발광 소자(LD)들에서 출사되어 상기 제1 및 제2 반사 전극(REL1, REL2)에 의해 상기 정면 방향으로 반사된 광의 손실을 줄이기 위해 투명한 도전성 재료로 이루어질 수 있다.
상기 제1 캡핑층(CPL1)은 상기 제1 반사 전극(REL1) 상에 직접 제공되어, 상기 제1 반사 전극(REL1)에 전기적으로 연결될 수 있다. 상기 제2 캡핑층(CPL2)은 상기 제2 반사 전극(REL2) 상에 직접 제공되어, 상기 제2 반사 전극(REL2)에 전기적으로 연결될 수 있다.
상기 제1 및 제2 캡핑층(CPL1, CPL2) 상에는 제1 절연층(INS1)이 제공될 수 있다. 상기 제1 절연층(INS1)은 상기 기판(SUB)과 상기 발광 소자(LD)들 각각의 사이에 제공될 수 있다.
일 실시예로, 제1 절연층(INS1)은 유기 물질을 포함할 수 있고, 상기 제1 절연층(INS1)은 상기 기판(SUB)과 상기 하나의 발광 소자(LD) 사이의 공간을 메우며 상기 하나의 발광 소자(LD)를 안정적으로 지지할 수 있다.
다른 실시예로, 제1 절연층(INS1)은 무기 재료로 이루어진 무기 절연막을 포함할 수 있다. 이 경우, 도 4b에 도시된 바와 같이, 제1 절연층(INS1)과 발광 소자(LD) 사이에는 홈(GRV)이 형성될 수도 있다. 실시예에 따라, 홈(GRV)을 채우는 유기층이 더 배치될 수 있으나, 이에 제한되는 것은 아니다.
상기 제1 절연층(INS1)은 상기 제1 캡핑층(CPL1)의 일부를 외부로 노출하는 제1 컨택 홀(CH1)과 상기 제2 캡핑층(CPL2)의 일부를 외부로 노출하는 제2 컨택 홀(CH2)을 포함할 수 있다.
실시예에 따라, 상기 제1 및 제2 캡핑층(CPL1, CPL2)이 생략되는 경우, 상기 제1 절연층(INS1)은 상기 제1 및 제2 반사 전극(REL1, REL2) 상에 직접 제공될 수 있다. 이러한 경우, 상기 제1 절연층(INS1)의 제1 컨택 홀(CH1)은 상기 제1 반사 전극(REL1)의 일부를 외부로 노출하고 상기 제1 절연층(INS1)의 제2 컨택 홀(CH2)은 상기 제2 반사 전극(REL2)의 일부를 외부로 노출할 수 있다.
발광 소자(LD)들은 상기 기판(SUB) 상에서 상기 제1 및 제2 반사 전극(REL1, REL2) 사이에 제공될 수 있다. 상기 발광 소자(LD)들은 상기 제1 및 제2 반사 전극(REL1, REL2) 사이에 형성된 전계에 의해 자가 정렬이 유도될 수 있다. 여기서, 상기 발광 소자(LD)들은 제1 방향(DR1)으로 연장된 막대 형상으로 제공될 수 있다.
상기 제1 절연층(INS1) 및 발광 소자(LD) 상에는 상기 제1 및 제2 컨택 전극(CNE1, CNE2)이 제공될 수 있다.
상기 제1 컨택 전극(CNE1)(또는, 제3 전극)은, 평면 상에서 볼 때, 상기 제1 반사 전극(REL1)을 커버하며 상기 제1 반사 전극(REL1)에 중첩될 수 있다.
또한, 상기 제1 컨택 전극(CNE1)은 각 발광 소자(LD)의 양 단부(EP1, EP2) 중 하나의 단부에 부분적으로 중첩될 수 있다. 예를 들어, 상기 제1 컨택 전극(CNE1)은 상기 각 발광 소자(LD)의 제1 단부(EP1)에 부분적으로 중첩될 수 있다.
상기 제1 컨택 전극(CNE1)은 상기 제1 절연층(INS1)의 제1 컨택 홀(CH1)을 통해 상기 제1 캡핑층(CPL1)에 전기적으로 연결될 수 있다. 상기 제1 캡핑층(CPL1)이 상기 제1 반사 전극(REL1)에 전기적으로 연결되므로, 상기 제1 컨택 전극(CNE1)은 상기 제1 반사 전극(REL1)에 연결될 수 있다.
실시예에 따라, 상기 제1 캡핑층(CPL1)이 생략되는 경우, 상기 제1 컨택 전극(CNE1)은 상기 제1 절연층(INS1)의 제1 컨택 홀(CH1)을 통해 상기 제1 반사 전극(REL1)에 바로 연결될 수 있다.
상기 제2 컨택 전극(CNE2)(또는, 제4 전극)은, 평면 상에서 볼 때, 상기 제2 반사 전극(REL2)을 커버하며 상기 제2 반사 전극(REL2)에 중첩될 수 있다.
상기 제2 컨택 전극(CNE2)은 상기 제1 절연층(INS1)의 제2 컨택 홀(CH2)을 통해 상기 제2 캡핑층(CPL2)에 전기적으로 연결될 수 있다. 상기 제2 캡핑층(CPL2)이 상기 제2 반사 전극(REL2)에 전기적으로 연결되므로, 상기 제2 컨택 전극(CNE2)은 상기 제2 반사 전극(REL2)에 연결될 수 있다.
실시예에 따라, 상기 제2 캡핑층(CPL2)이 생략되는 경우, 상기 제2 컨택 전극(CNE2)은 상기 제1 절연층(INS1)의 제2 컨택 홀(CH2)을 통해 상기 제2 반사 전극(REL2)에 바로 연결될 수 있다.
상기 제1 및 제2 컨택 전극(CNE1, CNE2) 각각은 상기 발광 소자(LD)들 각각으로부터 출사된 광이 손실 없이 상기 정면 방향으로 진행될 수 있도록 투명한 도전성 재료로 구성될 수 있다. 예를 들어, 상기 투명한 도전성 재료로는 ITO, IZO, ITZO 등을 포함할 수 있다. 상기 제1 및 제2 컨택 전극(CNE1, CNE2)의 재료는 상술한 재료들에 한정되는 것은 아니다.
본 발명의 일 실시예에 있어서, 상기 제1 및 제2 컨택 전극(CNE1, CNE2)은 동일 평면 상에 제공될 수 있다.
절연 패턴(INSP)은 상기 제1 컨택 전극(CNE1) 상에 제공될 수 있다. 상기 절연 패턴(INSP)은 상기 제1 컨택 전극(CNE1)에 부분적으로 중첩될 수 있다. 상기 절연 패턴(INSP)은 일 실시예로 유기 재료로 이루어진 유기 절연막을 포함할 수 있고, 다른 실시예로 무기 재료로 이루어진 무기 절연막을 포함할 수 있다. 상기 유기 재료는 일 예로 PI(Polyimide)일 수 있으나, 이에 제한되는 것은 아니다. 또한, 상기 무기 재료는 일 예로 실리콘 옥사이드(SiOx), 실리콘 나이트라이드(SiNx), 및 실리콘 옥시나이트라이드(SiON) 중 어느 하나일 수 있으나, 이에 제한되는 것은 아니다.
상기 절연 패턴(INSP)은 상기 제1 방향(DR1)에 교차하는 제2 방향(DR2)을 따라 연장된 형상으로 이루어질 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
평면 상에서 볼 때, 상기 절연 패턴(INSP)은 상기 제2 컨택 전극(CNE2)에 인접하는 제1 측면(S1)과 상기 제1 측면(S1)에 마주보며 상기 제2 컨택 전극(CNE2)에 이격된 제2 측면(S2)을 포함할 수 있다.
평면 상에서 볼 때, 상기 제1 컨택 전극(CNE1)은 상기 제2 컨택 전극(CNE2)에 인접하는 제3 측면(S3)과 상기 제3 측면(S3)에 마주보며 상기 제2 컨택 전극(CNE2)에 이격된 제4 측면(S4)을 포함할 수 있다.
상기 절연 패턴(INSP)의 제1 측면(S1)은 상기 제1 컨택 전극(CNE1)의 제3 측면(S3)보다 상기 제2 컨택 전극(CNE2)에 인접하게 배치될 수 있다.
상기 제1 컨택 전극(CNE1)의 제3 측면(S3)은 상기 절연 패턴(INSP)의 제1 측면(S1)에서 볼 때 언더 컷(under-cut) 형상으로 제공될 수 있다. 상기 제1 컨택 전극(CNE1)의 제3 측면(S3)이 언더 컷 형상으로 제공됨에 따라, 각각의 상기 발광 소자(LD)들 상에는 공동(VO, 空洞)이 제공될 수 있다.
도 5a에 도시된 바와 같이, 제1 컨택 전극(CNE1)은 언더 컷 형상을 포함할 수 있고, 절연 패턴(INSP)의 제1 측면(S1)이 컨택 전극(CNE1)의 제3 측면(S3)보다 제2 컨택 전극(CNE2)에 인접하도록 형성될 수 있다.
상기 발광 소자(LD)들 각각의 제1 도전성 반도체층(11)과 절연 패턴(INSP) 사이에는 공동(VO, 空洞)이 제공될 수 있다.
상기 공동(VO, 空洞)은 상기 발광 소자(LD)들 각각의 제1 도전성 반도체층(11) 일부(또는, 절연성 피막(14)의 일부), 상기 제1 컨택 전극(CNE1)의 일부, 상기 절연 패턴(INSP)의 일부, 및 상기 제2 컨택 전극(CNE2)에 의해 둘러싸여 제공될 수 있다.
다른 실시예로, 도 5b에 도시된 바와 같이, 절연 패턴(INSPa)은 제1 컨택 전극(CNE1)의 제3 측면(S3)의 적어도 일부를 덮도록 형성될 수 있고, 상기 발광 소자(LD)들 각각의 제1 도전성 반도체층(11) 상에는 공동(VOa, 空洞)이 제공될 수 있다.
또 다른 실시예로, 도 5c에 도시된 바와 같이, 절연 패턴(INSPb)은 제1 컨택 전극(CNE1)의 제3 측면(S3)의 전부를 덮도록 형성될 수 있다. 이 경우, 상술한 실시예들과 달리 상기 제1 도전성 반도체층(11) 상에는 공동(VO, 空洞)이 제공되지 않을 수 있다. 즉, 절연 패턴(INSPb)은 제1 컨택 전극(CNE1)에 형성된 언더 컷 형상을 채울 수 있다. 절연 패턴(INSPb)은 발광 소자(LD)의 적어도 일부와 접촉할 수 있다.
도 5b 및 도 5c에 도시된 절연 패턴(INSPa, ISNPb)은 유기 재료로 이루어진 유기 절연막을 포함할 수 있다. 유기 절연막을 포함하는 절연 패턴(INSPa, ISNPb)은 후술할 큐어링(curing) 공정에 의해 일부분이 리플로우(reflow)하여 제1 컨택 전극(CNE1)의 측면(예컨대, 제3 측면(S3))의 적어도 일부를 덮을 수 있다. 즉, 유기 절연막을 포함하는 절연 패턴(INSPa, ISNPb)은 큐어링 공정에 의해 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)의 쇼트 불량을 더욱 효과적으로 방지할 수 있다.
상기 제2 컨택 전극(CNE2)은 상기 공동(VO, 空洞)에 의해 제1 컨택 전극(CNE1)과 전기적으로 분리될 수 있다.
상기 제2 컨택 전극(CNE2)은 상기 제1 컨택 전극(CNE1)과의 전기적 분리가 이루어지는 범위 내에서 상기 절연 패턴(INSP)과 중첩되는 면적을 일정 수준 이상으로 확보할 수 있다.
일 실시예로, 상기 제2 컨택 전극(CNE2)은 평면 상에서 볼 때 상기 제1 컨택 전극(CNE1)과 일정 간격 중첩하고 상기 절연 패턴(INSP) 상에 배치될 수 있다. 이로 인해, 상기 제1 컨택 전극(CNE1)과 상기 제2 컨택 전극(CNE2)은 전기적으로 분리될 수 있다. 다른 실시예로, 상기 제2 컨택 전극(CNE2)은 평면 상에서 볼 때 상기 제1 컨택 전극(CNE1)과 일정 간격 이격되고 상기 절연 패턴(INSP) 상에 배치될 수 있다.
상기 절연 패턴(INSP) 및 상기 제1 및 제2 컨택 전극(CNE1, CNE2) 상에는 제2 절연층(INS2)이 제공될 수 있다.
상기 제2 절연층(INS2)은 상기 제1 및 제2 컨택 전극(CNE1, CNE2)을 외부로 노출되지 않게 하여 상기 제1 및 제2 컨택 전극(CNE1, CNE2)의 부식을 방지할 수 있다.
상기 제2 절연층(INS2)은 일 실시예로 무기 재료로 이루어진 무기 절연막을 포함할 수 있고, 다른 실시예로 유기 재료로 이루어진 유기 절연막을 포함할 수 있다. 상기 제2 절연층(INS2)은 도면에 도시된 바와 같이 단일층으로 이루어질 수 있으나, 이에 한정되는 것은 아니며, 다중층으로 이루어질 수 있다.
상기 제2 절연층(INS2) 상에는 오버 코트층(OC)이 제공될 수 있다.
상기 오버 코트층(OC)은 그 하부에 배치된 상기 제1 및 제2 격벽(PW1, PW2), 상기 제1 및 제2 반사 전극(REL1, REL2), 상기 제1 및 제2 컨택 전극(CNE1, CNE2) 등에 의해 발생된 단차를 완화시키는 평탄화층일 수 있다.
또한, 상기 오버 코트층(OC)은 상기 발광 소자(LD)들로 산소 및 수분 등이 침투하는 것을 방지하는 봉지층일 수 있다.
실시예에 따라, 상기 오버 코트층(OC)이 생략될 수 있다. 상기 오버 코트층(OC)이 생략된 경우, 상기 제2 절연층(INS2)이 상기 발광 소자들(LD)로 산소 및 수분 등이 침투하는 것을 방지하는 봉지층의 역할을 할 수 있다.
하기에서는 도 3 내지 도 5a를 참조하여, 본 발명의 일 실시예에 따른 표시 장치의 구조에 대해 적층 순서에 따라 설명한다.
상기 배리어층(BRL)이 제공된 상기 기판(SUB) 상에 상기 제1 및 제2 격벽(PW1, PW2)이 제공될 수 있다.
상기 제1 격벽(PW1) 상에 상기 제1 반사 전극(REL1)이 제공되고, 상기 제2 격벽(PW2) 상에 상기 제2 반사 전극(REL2)이 제공될 수 있다. 상기 제1 및 제2 반사 전극(REL1, REL2)은 대응하는 격벽 상의 동일 평면 상에 제공되어, 상기 대응하는 격벽의 형상에 대응되는 형상을 가질 수 있다.
상기 제1 반사 전극(REL1) 상에 상기 제1 캡핑층(CPL1)이 제공되고, 상기 제2 반사 전극(REL2) 상에 상기 제2 캡핑층(CPL2)이 제공될 수 있다.
상기 제1 및 제2 캡핑층(CPL1, CPL2)을 포함한 상기 기판(SUB) 상에 상기 제1 절연층(INS1)이 제공될 수 있다. 상기 제1 절연층(INS1)은 상기 제1 및 제2 컨택 홀(CH1, CH2)을 포함할 수 있다.
상기 제1 및 제2 반사 전극(REL1, REL2) 사이에 대응되도록 상기 제1 절연층(INS1) 상에 상기 발광 소자(LD)들이 정렬될 수 있다.
상기 발광 소자(LD)들 상에 제1 도전층(미도시) 및 절연 물질층(미도시)을 순차적으로 도포한 후, 식각 공정을 진행하여 상기 제1 컨택 전극(CNE1)과 상기 절연 패턴(INSP)이 형성될 수 있다. 상기 식각 공정에 의해 상기 제1 컨택 전극(CNE1)의 제3 측면(S3)은 상기 절연 패턴(INSP)의 제1 측면(S1)으로부터 상기 제1 반사 전극(REL1) 방향으로 일정 간격 이격될 수 있다. 이로 인해, 상기 제1 컨택 전극(CNE1)의 일 측면(S3)은 상기 절연 패턴(INSP)의 제1 측면(S1)에서 볼 때 상기 언더 컷 형상을 가질 수 있다.
상기 절연 패턴(INSP)을 포함한 상기 기판(SUB) 상에, 상기 제2 반사 전극(REL2)에 중첩되는 상기 제2 컨택 전극(CNE2)이 제공될 수 있다. 상기 제2 컨택 전극(CNE2)은 상기 제1 컨택 전극(CNE1)과 동일한 층에 제공되며, 동일한 물질을 포함할 수 있다.
상기 제1 및 제2 컨택 전극(CNE1, CNE2) 상에는 상기 제2 절연층(INS2)이 제공되고, 상기 제2 절연층(INS2) 상에는 상기 오버 코트층(OC)이 제공될 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 표시 장치의 상기 제2 컨택 전극(CNE2)은 상기 공동(VO, 空洞) 및 절연 패턴(INSP)에 의해 제1 컨택 전극(CNE1)과 전기적으로 분리될 수 있다.
일 실시예에 따른 표시 장치는 상기 제1 컨택 전극(CNE1)과 상기 절연 패턴(INSP)을 상기 발광 소자(LD)들 각각의 상부에 배치하여 상기 제1 및 제2 컨택 전극(CNE1, CNE2) 각각의 유효 면적을 확보할 수 있고, 상기 제1 및 제2 컨택 전극(CNE1, CNE2) 각각의 유효 면적이 확보됨에 따라, 상기 제1 및 제2 컨택 전극(CNE1, CNE2)의 쇼트 불량이 줄어들 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치는 상기 제1 및 제2 컨택 전극(CNE1, CNE2)의 쇼트 불량에 기인한 상기 발광 소자(LD)들의 컨택 불량을 최소화할 수 있다.
도 6a 내지 도 6f는 도 3의 표시 장치의 제조 방법을 순차적으로 도시한 개략적인 평면도들이며, 도 7a 내지 도 7k는 도 4a에 도시된 표시 장치의 제조 방법을 순차적으로 도시한 단면도들이다.
도 3, 도 4a, 도 6a, 도 7a, 및 도 7b를 참조하면, 각 단위 발광 영역의 기판(SUB) 상에 제2 방향(DR2)으로 연장된 제1 및 제2 격벽(PW1, PW2)을 형성할 수 있다. 상기 제1 및 제2 격벽(PW1, PW2)은 상기 기판(SUB) 상에서 일정 간격 이격될 수 있다.
이어, 상기 제1 및 제2 격벽(PW1, PW2)이 제공된 상기 기판(SUB) 상에 제1 및 제2 반사 전극(REL1, REL2), 제1 및 제2 연결 배선(CNL1, CNL2), 제1 및 제2 전원 배선(PL1, PL2)을 형성할 수 있다.
상기 제1 반사 전극(REL1)은 상기 제2 방향(DR2)에 교차하는 제1 방향(DR1)으로 연장된 상기 제1 연결 배선(CNL1)으로부터 상기 제2 방향(DR2)을 따라 분기될 수 있다. 상기 제1 반사 전극(REL1)은 상기 제1 격벽(PW1)과 중첩할 수 있다.
상기 제1 연결 배선(CNL1)은 상기 제2 방향(DR2)으로 연장된 상기 제1 전원 배선(PL1)에 연결될 수 있다.
상기 제1 연결 배선(CNL1)은 발광 소자(LD)들을 정렬시킬 때 상기 제1 전원 배선(PL1)으로 인가된 정렬 전압을 상기 제1 반사 전극(REL2)으로 전달할 수 있다. 또한, 상기 제1 연결 배선(CNL1)은 상기 발광 소자(LD)들을 구동시킬 때 상기 제1 전원 배선(PL1)으로 인가된 구동 전압을 상기 제1 반사 전극(REL1)으로 전달할 수 있다.
상기 제2 반사 전극(REL2)은 상기 제1 방향(DR1)으로 연장된 상기 제2 연결 배선(CNL2)으로부터 상기 제2 방향(DR2)을 따라 분기될 수 있다. 상기 제2 반사 전극(REL2)은 상기 제2 격벽(PW2)과 중첩할 수 있다.
상기 제2 연결 배선(CNL2)은 상기 제2 방향(DR2)으로 연장된 상기 제2 전원 배선(PL2)에 연결될 수 있다.
상기 제2 연결 배선(CNL2)은 상기 발광 소자(LD)들을 정렬할 때 상기 제2 전원 배선(PL2)으로 인가된 정렬 전압을 상기 제2 반사 전극(REL2)으로 전달할 수 있다. 또한, 상기 제2 연결 배선(CNL2)은 상기 발광 소자(LD)들을 구동시킬 때 상기 제2 전원 배선(PL2)으로 인가된 구동 전압을 상기 제2 반사 전극(REL2)으로 전달할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 및 제2 반사 전극(REL1, REL2), 상기 제1 및 제2 연결 배선(CNL1, CNL2), 상기 제1 및 제2 전원 배선(PL1, PL2)은 동일 평면 상에 제공될 수 있다.
또한, 상기 제1 및 제2 반사 전극(REL1, REL2), 상기 제1 및 제2 연결 배선(CNL1, CNL2), 상기 제1 및 제2 전원 배선(PL1, PL2)은 동일한 물질을 포함할 수 있다. 예를 들어, 상기 제1 및 제2 반사 전극(REL1, REL2), 상기 제1 및 제2 연결 배선(CNL1, CNL2), 상기 제1 및 제2 전원 배선(PL1, PL2)은 일정한 반사율을 갖는 도전성 재료를 포함할 수 있다.
도 3, 도 4a, 도 6b, 및 도 7a 내지 도 7c를 참조하면, 상기 제1 및 제2 반사 전극(REL1, REL2) 등이 제공된 상기 기판(SUB) 상에 제1 및 제2 캡핑층(CPL1, CPL2)을 형성할 수 있다.
상기 제1 및 제2 캡핑층(CPL1, CPL2)은 동일한 물질을 포함할 수 있다. 예를 들어, 상기 제1 및 제2 캡핑층(CPL1, CPL2)은 투명한 도전성 재료를 포함할 수 있다.
평면 상에서 볼 때, 상기 제1 캡핑층(CPL1)은 상기 제1 반사 전극(REL1)과 상기 제1 연결 배선(CNL1)에 중첩되고, 상기 제2 캡핑층(CPL2)은 상기 제2 반사 전극(REL2) 및 제2 연결 배선(CNL2)에 중첩될 수 있다.
도 3, 도 4a, 도 6c, 및 도 7a 내지 도 7e를 참조하면, 상기 제1 및 제2 캡핑층(CPL1, CPL2)이 제공된 상기 기판(SUB) 상에 제1 절연 물질층(INS1')을 형성하고, 마스크 공정을 통해 상기 제1 절연 물질층(INS1')을 패터닝하여 상기 제1 및 제2 캡핑층(CPL1, CPL2) 각각의 일부를 노출하는 제1 컨택 홀(CH1)과 제2 컨택 홀(CH2)을 구비한 제1 절연층(INS1)을 형성할 수 있다.
도 3, 도 4a, 6d, 및 도 7a 내지 도 7f를 참조하면, 상기 제1 및 제2 전원 배선(PL1, PL2)을 통해 상기 제1 및 제2 반사 전극(REL1, REL2) 각각에 정렬 전압을 인가하여 상기 제1 및 제2 반사 전극(REL1, REL2) 사이에 전계를 형성할 수 있다.
상기 제1 및 제2 반사 전극(REL1, REL2) 사이에 전계가 인가된 상태에서 잉크젯 프린팅 방식 등을 이용하여 상기 기판(SUB) 상에 발광 소자(LD)들을 투입할 수 있다.
상기 발광 소자(LD)들이 상기 기판(SUB) 상에 투입되는 경우, 상기 제1 반사 전극(REL1)과 상기 제2 반사 전극(REL2) 사이에 형성된 전계로 인해 상기 발광 소자들(LD)의 자가 정렬이 유도될 수 있다. 이에 따라, 상기 제1 및 제2 반사 전극(REL1, REL2) 사이에 상기 발광 소자(LD)들이 정렬될 수 있다.
도 3, 도 4a, 및 도 7a 내지 도 7g를 참조하면, 상기 발광 소자(LD)들이 정렬된 상기 기판(SUB) 상에 도전 물질층(CNE1') 및 제2 절연 물질층(INSP')을 순차적으로 형성할 수 있다.
상기 도전 물질층(CNE1’)은 상기 발광 소자(LD)들 각각에서 출사된 광의 손실을 최소화하기 위해 투명한 도전성 재료로 이루어질 수 있다.
상기 제2 절연 물질층(INSP')은 상기 도전 물질층(CNE1’) 상에 제공되고, 무기 재료로 이루어진 무기 절연막을 포함할 수 있다. 다만, 이에 제한되는 것은 아니고 다른 실시예로 제2 절연 물질층(INSP')은 유기 재료로 이루어진 유기 절연막을 포함할 수 있다.
도 3, 도 4a, 도 5a 내지 도 5b, 6e, 및 도 7a 내지 도 7h를 참조하면, 제1 및 제2 식각 공정을 연속으로 진행하여 상기 도전 물질층(CNE1’)과 상기 제2 절연 물질층(INSP')을 동시에 패터닝함으로써 제1 컨택 전극(CNE1)과 절연 패턴(INSP)을 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 식각 공정은 건식 식각 공정을 포함할 수 있고, 상기 제2 식각 공정은 습식 식각 공정을 포함할 수 있다.
우선, 상기 제1 식각 공정을 진행하여, 상기 제1 절연층(INS1)의 일부와 각 발광 소자(LD)의 일부가 외부로 노출되도록 상기 제2 절연 물질층(INSP')과 상기 도전 물질층(CNE1’)을 패터닝하여 상기 절연 패턴(INSP)과 도전 패턴(미도시)을 형성할 수 있다.
도면 상에 직접적으로 도시하지 않았으나, 상기 제1 식각 공정에 의해 패터닝된 상기 절연 패턴(INSP)의 일 측면과 상기 도전 패턴의 일 측면은 서로 일치할 수 있다.
이어, 상기 절연 패턴(INSP)을 식각 마스크로 하여 상기 제2 식각 공정을 진행할 수 있다. 상기 제2 식각 공정에서 사용되는 식각액은 상기 절연 패턴(INSP)의 하부에 배치된 상기 도전 패턴을 식각할 수 있는 용매를 사용할 수 있다.
상기 제2 식각 공정에 의해, 상기 도전 패턴은 상기 절연 패턴(INSP)의 일 측면(S1) 아래에서 언더 컷 형상을 형성하여 상기 절연 패턴(INSP)의 일 측면으로부터 내측 방향으로 이격되는 일 측면(S3)을 갖는 제1 컨택 전극(CNE1)이 될 수 있다.
평면 상에서 볼 때, 상기 제1 컨택 전극(CNE1)의 일 측면(S3)은 상기 제2 반사 전극(REL2)으로부터 일정 간격 이격될 수 있다.
또한, 상기 제1 컨택 전극(CNE1)은 상기 각 발광 소자(LD)의 일부를 제외한 나머지 부분에 중첩될 수 있다. 여기서, 상기 제1 컨택 전극(CNE1)은 상기 발광 소자(LD)들 각각의 일 단부와 전기적으로 연결될 수 있다.
도 3, 도 4a, 도 6f, 및 도 7a 내지 도 7i를 참조하면, 상기 절연 패턴(INSP)이 제공된 상기 기판(SUB) 상에 제2 도전층(미도시)을 형성한 후 마스크 공정을 진행하여 제2 컨택 전극(CNE2)을 형성할 수 있다.
상기 제1 및 제2 컨택 전극(CNE1, CNE2)은 동일 평면 상에 제공되며, 일정 간격 이격되어 전기적으로 서로 분리될 수 있다.
상기 제1 컨택 전극(CNE1)은 상기 제1 컨택 홀(CH1)을 포함하는 상기 제1 절연층(INS1) 상에 배치될 수 있다.
상기 제1 컨택 전극(CNE1)은 상기 제1 컨택 홀(CH1)을 통해 상기 제1 캡핑층(CPL1)에 전기적으로 연결될 수 있다. 또한, 상기 제1 컨택 전극(CNE1)은 상기 각 발광 소자(LD)의 일 단부와 전기적으로 연결될 수 있다.
상기 제2 컨택 전극(CNE2)은 상기 제2 컨택 홀(CH2)을 포함하는 상기 제1 절연층(INS1) 및 상기 절연 패턴(INSP)의 일부 상에 배치될 수 있다.
상기 제2 컨택 전극(CNE2)은 상기 제2 컨택 홀(CH2)을 통해 상기 제2 캡핑층(CPL2)에 전기적으로 연결될 수 있다. 또한, 상기 제2 컨택 전극(CNE2)은 상기 각 발광 소자(LD)의 타 단부와 전기적으로 연결될 수 있다.
도 3, 도 4a, 및 도 7j를 참조하면, 상기 제1 및 제2 컨택 전극(CNE1, CNE2) 상에 제2 절연층(INS2)을 형성할 수 있다. 이어, 상기 제2 절연층(INS2) 상에 오버 코트층(OC)을 형성할 수 있다.
도 7k를 더 참조하면, 절연 패턴(INSP)이 유기 재료로 이루어진 유기 절연막을 포함하는 경우, 상기 제1 식각 공정 및 제2 식각 공정을 진행하여 제1 컨택 전극(CNE1) 및 절연 패턴(INSP)을 형성한 뒤, 제2 컨택 전극(CNE2)을 형성하기 전, 큐어링(curing) 공정이 더 실시될 수 있다.
상기 큐어링 공정은 절연 패턴(INSP)을 경화 및 안정화시키는 공정일 수 있다. 예를 들어, 큐어링 공정은 절연 패턴(INSP)에 일정 온도 이상으로 일정 시간 이상 열을 가하는 공정일 수 있다.
실시예에 따라, 상기 큐어링 공정에 의해 절연 패턴(INSP)의 형상은 변화할 수 있다. 구체적으로, 상기 큐어링 공정으로 인해 절연 패턴(INSP)은 리플로우(reflow)할 수 있고, 절연 패턴(INSP)의 리플로우에 따라 적어도 일부의 절연 패턴(INSP)의 형상이 변화될 수 있다.
앞서, 도 5b 및 도 5c를 참조하여 설명한 바와 같이, 절연 패턴(INSPa, INSPb)은 제1 컨택 전극(CNE1)의 측면의 일부 또는 전체를 덮도록 형성될 수 있고, 상기 발광 소자(LD)들 상에는 공동이 제공될 수 있다. 즉, 절연 패턴(INSPa, INSPb)은 제1 컨택 전극(CNE1)에 형성된 언더 컷 형상을 채우도록 리플로우 될 수 있다.
유기 절연막을 포함하는 절연 패턴(INSPa, ISNPb)은 상기 큐어링 공정에 의해 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)의 쇼트 불량을 더욱 효과적으로 방지할 수 있다.
도 8은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타내는 평면도이다.
도 1a 및 도 8을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 기판(SUB), 상기 기판(SUB) 상에 제공된 화소들(PXL), 상기 기판(SUB) 상에 제공되며 상기 화소들(PXL)을 구동하는 구동부, 및 상기 화소들(PXL)과 상기 구동부를 연결하는 배선부(미도시)를 포함할 수 있다.
상기 기판(SUB)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다.
상기 표시 영역(DA)은 영상을 표시하는 상기 화소들(PXL)이 제공되는 영역일 수 있다. 상기 비표시 영역(NDA)은 상기 화소들(PXL)을 구동하기 위한 구동부, 및 상기 화소들(PXL)과 상기 구동부를 연결하는 배선부(미도시)의 일부가 제공되는 영역일 수 있다.
상기 표시 영역(DA)은 다양한 형상을 가질 수 있다. 예를 들어, 상기 표시 영역(DA)은 직선으로 이루어진 변을 포함하는 닫힌 형태의 다각형, 곡선으로 이루어진 변을 포함하는 원, 타원 등, 직선과 곡선으로 이루어진 변을 포함하는 반원, 반타원 등 다양한 형상으로 제공될 수 있다.
상기 표시 영역(DA)이 복수 개의 영역을 포함하는 경우, 각 영역 또한 직선의 변을 포함하는 닫힌 형태의 다각형, 곡선의 변을 포함하는 반원, 반타원 등 다양한 형상으로 제공될 수 있다. 또한, 상기 복수의 영역들의 면적은 서로 동일하거나 서로 다를 수 있다.
본 발명의 일 실시예에서는, 상기 표시 영역(DA)이 직선의 변을 포함하는 사각 형상을 가지는 하나의 영역으로 제공된 경우를 예로서 설명한다.
상기 비표시 영역(NDA)은 상기 표시 영역(DA)의 적어도 일측에 제공될 수 있다. 본 발명의 일 실시예에 있어서, 상기 비표시 영역(NDA)은 상기 표시 영역(DA)의 둘레를 둘러쌀 수 있다.
상기 화소들(PXL)은 상기 기판(SUB) 상의 상기 표시 영역(DA) 내에 제공될 수 있다. 상기 화소들(PXL) 각각은 영상을 표시하는 최소 단위로서 복수 개로 제공될 수 있다.
상기 화소들(PXL)은 백색 광 및/또는 컬러 광을 출사하는 적어도 하나의 발광 소자(LD)들을 포함할 수 있다. 각 화소(PXL)는 적색, 녹색, 및 청색 중 어느 하나의 색을 출사할 수 있으나, 이에 한정되는 것은 아니다. 예를 들면, 각 화소(PXL)는 시안, 마젠타, 옐로우, 및 백색 중 하나의 색을 출사할 수도 있다.
상기 화소들(PXL)은 복수 개로 제공되어 제1 방향(DR1)으로 연장된 행과 상기 제1 방향(DR1)에 교차하는 제2 방향(DR2)으로 연장된 열을 따라 매트릭스(matrix) 형태로 배열될 수 있다. 그러나, 상기 화소들(PXL)의 배열 형태는 특별히 한정된 것은 아니며, 다양한 형태로 배열될 수 있다.
상기 구동부는 상기 배선부를 통해 각 화소(PXL)에 신호를 제공하며, 이에 따라 상기 화소(PXL)의 구동을 제어할 수 있다. 도 8에는 설명의 편의를 위해 상기 배선부가 생략되었다.
상기 구동부는 스캔 라인을 통해 상기 화소들(PXL)에 스캔 신호를 제공하는 스캔 구동부(SDV), 발광 제어 라인을 통해 상기 화소들(PXL)에 발광 제어 신호를 제공하는 발광 구동부(EDV), 및 데이터 라인을 통해 상기 화소들(PXL)에 데이터 신호를 제공하는 데이터 구동부(DDV), 및 타이밍 제어부(미도시)를 포함할 수 있다. 상기 타이밍 제어부는 상기 스캔 구동부(SDV), 상기 발광 구동부(EDV), 및 상기 데이터 구동부(DDV)를 제어할 수 있다.
도 9는 도 8에 도시된 화소들 중 하나의 화소에 포함된 제1 내지 제3 서브 화소를 개략적으로 도시한 평면도이며, 도 10은 도 9의 B-B'선을 따라 자른 단면도이다. 본 발명의 일 실시예에 있어서, 중복된 설명을 피하기 위하여 상술한 일 실시예와 상이한 점을 위주로 설명한다. 본 실시예에서 특별히 설명하지 않는 부분은 상술한 일 실시예에 따르며, 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성요소를 나타낸다.
도 9에 있어서, 편의를 위하여 상기 발광 소자들에 연결되는 트랜지스터 및 상기 트랜지스터에 연결된 신호 배선들의 도시를 생략하였다. 도 9에 있어서, 단위 발광 영역은 하나의 서브 화소의 화소 영역일 수 있다.
도 8 내지 도 10을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 복수의 화소(PXL)들이 제공된 기판(SUB)을 포함할 수 있다.
상기 화소(PXL)들 각각은 상기 기판(SUB) 상에 제공된 제1 서브 화소(SP1), 제2 서브 화소(SP2), 및 제3 서브 화소(SP3)를 포함할 수 있다.
상기 제1 내지 제3 서브 화소(SP1, SP2, SP3) 각각은 상기 기판(SUB), 상기 기판(SUB) 상에 제공된 화소 회로부(PCL), 및 상기 화소 회로부(PCL) 상에 제공된 표시 소자층(DPL)을 포함할 수 있다.
상기 화소 회로부(PCL)는 상기 기판(SUB) 상에 배치된 버퍼층(BFL), 상기 버퍼층(BFL) 상에 배치된 제1 및 제2 트랜지스터(T1, T2), 구동 전압 배선(DVL)을 포함할 수 있다. 또한, 상기 화소 회로부(PCL)는 상기 제1 및 제2 트랜지스터(T1, T2)와 상기 구동 전압 배선(DVL) 상에 제공된 보호층(PSV)을 더 포함할 수 있다.
상기 표시 소자층(DPL)은 상기 보호층(PSV) 상에 제공된 제1 및 제2 격벽(PW1, PW2), 제1 및 제2 반사 전극(REL1, REL2), 제1 및 제2 연결 배선(CNL1, CNL2), 발광 소자(LD)들, 제1 및 제2 컨택 전극(CNE1, CNE2)을 포함할 수 있다.
편의를 위하여, 상기 화소 회로부(PCL)를 우선 설명한 후 상기 표시 소자층(DPL)을 설명한다.
상기 버퍼층(BFL)은 상기 기판(SUB) 상에 제공되며, 상기 제1 및 제2 트랜지스터(T1, T2)에 불순물이 확산되는 것을 방지할 수 있다. 상기 버퍼층(BFL)은 단일층으로 제공될 수 있으나, 적어도 2중층 이상의 다중층으로 제공될 수도 있다.
상기 버퍼층(BFL)이 다중층으로 제공될 경우, 각 층은 동일한 재료로 형성되거나 또는 서로 다른 재료로 형성될 수 있다. 상기 버퍼층(BFL)은 상기 기판(SUB)의 재료 및 공정 조건에 따라 생략될 수도 있다.
상기 제1 트랜지스터(T1)는 상기 표시 소자층(DPL)에 구비된 상기 발광 소자(LD)들 중 일부에 전기적으로 연결되어 대응하는 발광 소자(LD)를 구동하는 구동 트랜지스터이고, 상기 제2 트랜지스터(T2)는 상기 제1 트랜지스터(T1)를 스위칭하는 스위칭 트랜지스터일 수 있다.
상기 제1 및 제2 트랜지스터(T1, T2) 각각은 반도체층(SCL), 게이트 전극(GE), 제1 및 제2 트랜지스터 전극(EL1, EL2)을 포함할 수 있다.
상기 반도체층(SCL)은 상기 버퍼층(BFL) 상에 배치될 수 있다. 상기 반도체층(SCL)은 상기 제1 트랜지스터 전극(EL1)에 접촉되는 제1 영역과 상기 제2 트랜지스터 전극(EL2)에 접촉되는 제2 영역을 포함할 수 있다. 상기 제1 영역과 상기 제2 영역 사이의 영역은 채널 영역일 수 있다. 본 발명의 일 실시예에 있어서, 상기 제1 영역은 소스 영역 및 드레인 영역 중 하나의 영역일 수 있고, 상기 제2 영역은 나머지 하나의 영역일 수 있다.
상기 반도체층(SCL)은 폴리 실리콘, 아몰퍼스 실리콘, 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다. 상기 채널 영역은 불순물로 도핑되지 않는 반도체 패턴으로서, 진성 반도체일 수 있다. 상기 제1 영역 및 상기 제2 영역은 상기 불순물이 도핑된 반도체 패턴일 수 있다.
상기 게이트 전극(GE)은 게이트 절연층(GI)을 사이에 두고 상기 반도체층(SCL) 상에 제공될 수 있다.
상기 제1 트랜지스터 전극(EL1)과 상기 제2 트랜지스터 전극(EL2) 각각은 층간 절연층(ILD)과 상기 게이트 절연층(GI)을 관통하는 컨택 홀을 통해 상기 반도체층(SCL)의 제1 영역 및 제2 영역에 접촉될 수 있다.
상기 구동 전압 배선(DVL)은 상기 층간 절연층(ILD) 상에 제공될 수 있으나, 이에 한정되는 것은 아니며, 실시예에 따라 상기 화소 회로부(PCL) 내에 포함된 절연층 중 어느 하나의 절연층 상에 제공될 수 있다. 상기 구동 전압 배선(DVL)에는 제2 구동 전원(VSS)이 인가될 수 있다.
상기 보호층(PSV)은 상기 제1 트랜지스터(T1)의 제1 트랜지스터 전극(EL1)을 노출하는 관통 홀(TH) 및 상기 구동 전압 배선(DVL)을 노출하는 비아 홀(VH)을 포함할 수 있다.
상기 제1 및 제2 격벽(PW1, PW2)은 상기 보호층(PSV) 상에서 일정 간격 이격될 수 있다. 상기 제1 및 제2 격벽(PW1, PW2)은 측면이 소정 각도로 경사진 사다리꼴 형상으로 제공될 수 있으나, 이에 한정되는 것은 아니다.
상기 제1 격벽(PW1) 상에는 상기 제1 반사 전극(REL1)이 제공되고, 상기 제2 격벽(PW2) 상에는 상기 제2 반사 전극(REL2)이 제공될 수 있다. 상기 제1 반사 전극(REL1)은 상기 제1 격벽(PW1)의 형상에 대응되는 형상을 가지며, 상기 제2 반사 전극(REL2)은 상기 제2 격벽(PW2)의 형상에 대응되는 형상을 가질 수 있다.
상기 제1 반사 전극(REL1)은 제1 방향(DR1)으로 연장된 상기 제1 연결 배선(CNL1)으로부터 상기 제1 방향(DR1)에 교차하는 제2 방향(DR2)으로 분기될 수 있다. 상기 제2 반사 전극(REL2)은 상기 제1 방향(DR1)으로 연장된 상기 제2 연결 배선(CNL2)으로부터 상기 제2 방향(DR2)으로 분기될 수 있다.
상기 제1 서브 화소(SP1) 내에 제공된 상기 제1 연결 배선(CNL1)은 상기 제1 서브 화소(SP1)와 인접하게 배치된 상기 제2 서브 화소(SP2) 내에 제공된 제1 연결 배선(CNL1)과 전기적으로 분리될 수 있다. 또한, 상기 제2 서브 화소(SP2) 내에 제공된 상기 제1 연결 배선(CNL1)은 상기 제2 서브 화소(SP2)와 인접하게 배치된 상기 제3 서브 화소(SP3) 내에 제공된 제1 연결 배선(CNL1)과 전기적으로 분리될 수 있다.
결국, 하나의 서브 화소 내에 제공된 상기 제1 연결 배선(CNL1)은 상기 하나의 서브 화소에 인접하게 배치된 서브 화소 내에 제공된 상기 제1 연결 배선(CNL1)과 전기적으로 분리될 수 있다. 이로 인해, 상기 제1 내지 제3 서브 화소(SP1 ~ SP3) 각각은 개별적으로 구동될 수 있다.
상기 제1 서브 화소(SP1) 내에 제공된 상기 제2 연결 배선(CNL2)은 상기 제1 서브 화소(SP1)에 인접한 상기 제2 및 제3 서브 화소(SP2, SP3)에 공통으로 제공될 수 있다.
평면 상에서 볼 때, 상기 제1 및 제2 반사 전극(REL1, REL2)은 상기 발광 소자(LD)들을 사이에 두고 일정 간격 이격될 수 있다. 상기 제1 반사 전극(REL1)은 각 발광 소자(LD)의 양 단부(EP1, EP2) 중 어느 하나에 인접하게 배치되고, 상기 제2 반사 전극(REL2)은 상기 각 발광 소자(LD)의 양 단부(EP1, EP2) 중 나머지 하나에 인접하게 배치될 수 있다.
상기 제1 및 제2 반사 전극(REL1, REL2)은 동일 평면 상에 제공될 수 있다.
상기 제1 반사 전극(REL1)은 상기 보호층(PSV)의 관통 홀(TH)을 통해 상기 제1 트랜지스터(T1)의 제1 트랜지스터 전극(EL1)에 전기적으로 연결될 수 있다. 이로 인해, 상기 제1 트랜지스터(T1)에 인가된 전압이 상기 제1 반사 전극(REL1)으로 전달될 수 있다.
상기 제2 반사 전극(REL2)은 상기 보호층(PSV)의 비아 홀(VH)을 통해 상기 구동 전압 배선(DVL)에 전기적으로 연결될 수 있다.
상기 제1 반사 전극(REL1) 상에는 제1 캡핑층(CPL1)이 제공될 수 있고, 상기 제2 반사 전극(REL2) 상에는 제2 캡핑층(CPL2)이 제공될 수 있다.
상기 제1 및 제2 캡핑층(CPL1, CPL2) 상에는 제1 절연층(INS1)이 제공될 수 있다. 상기 제1 절연층(INS1)은 무기 절연막 또는 유기 절연막을 포함할 수 있다.
상기 제1 절연층(INS1)은 상기 제1 캡핑층(CPL1)의 일부를 노출하는 제1 컨택 홀(CH1) 및 상기 제2 캡핑층(CPL2)의 일부를 노출하는 제2 컨택 홀(CH2)을 포함할 수 있다.
상기 발광 소자(LD)들 각각은 상기 제1 및 제2 반사 전극(REL1, REL2) 사이에 정렬되도록 상기 제1 절연층(INS1) 상에 제공될 수 있다.
상기 발광 소자(LD)들 각각은 길이 방향으로 제1 및 제2 단부(EP1, EP2)를 포함할 수 있다.
상기 제1 반사 전극(REL1) 상에는 상기 제1 반사 전극(REL1)과 상기 각 발광 소자(LD)의 제1 단부(EP1)를 전기적 및/또는 물리적으로 안정되게 연결하기 위한 상기 제1 컨택 전극(CNE1)이 제공될 수 있다.
상기 제1 컨택 전극(CNE1) 상에는 절연 패턴(INSP)이 제공될 수 있다. 상기 절연 패턴(INSP)은 상기 제1 컨택 전극(CNE1)을 커버하여 상기 제1 컨택 전극(CNE1)이 외부로 노출되는 것을 방지하면서 상기 제1 컨택 전극(CNE1)과 상기 제2 컨택 전극(CNE2)을 전기적으로 분리시킬 수 있다.
상기 제2 반사 전극(REL2) 상에는 상기 제2 반사 전극(REL2)과 상기 각 발광 소자(LD)의 제2 단부(EP2)를 전기적으로 연결하기 위한 상기 제2 컨택 전극(CNE2)이 제공될 수 있다.
상기 발광 소자(LD)들 및 절연 패턴(INSP) 사이에는 공동(VO, 空洞)이 형성될 수 있다.
상기 공동(VO, 空洞)은 각각의 상기 발광 소자(LD)들의 일부, 상기 제1 컨택 전극(CNE1)의 일부, 상기 절연 패턴(INSP)의 일부, 및 상기 제2 컨택 전극(CNE2)에 의해 둘러싸여 제공될 수 있다.
상기 제1 내지 제3 서브 화소(SP1 ~ SP3) 각각에서, 상기 제1 컨택 전극(CNE1)은 평면 상에서 볼 때 상기 제2 반사 전극(REL2)에 이격되며 상기 제1 반사 전극(REL1)에 부분적으로 중첩되게 제공될 수 있다.
상기 제1 컨택 전극(CNE1)은 상기 각 발광 소자(LD)의 제1 단부(EP1)와 전기적으로 연결될 수 있다.
상기 각 발광 소자(LD)에 소정 전압 이상의 전계가 인가되어, 상기 각 발광 소자(LD)가 발광할 수 있다.
상기 제1 및 제2 컨택 전극(CNE1, CNE2) 상에는 제2 절연층(INS2)이 제공될 수 있다. 상기 제2 절연층(INS2)은 그 하부에 배치되는 상기 제1 및 제2 컨택 전극(CNE1, CNE2)을 외부로 노출되지 않게 커버할 수 있다.
상기 제2 절연층(INS2) 상에는 오버 코트층(OC)이 제공될 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 표시 장치의 상기 제2 컨택 전극(CNE2)은 상기 공동(VO, 空洞) 및 절연 패턴(INSP)에 의해 제1 컨택 전극(CNE1)과 전기적으로 분리될 수 있다.
즉, 본 발명의 일 실시예에 따른 표시 장치는 상기 각 발광 소자(LD)의 제1 단부(EP1)에 연결되는 상기 제1 컨택 전극(CNE1)의 유효 면적과 상기 각 발광 소자(LD)의 제2 단부(EP2)에 연결되는 상기 제2 컨택 전극(CNE2)의 유효 면적을 충분히 확보할 수 있다.
상기 제1 및 제2 컨택 전극(CNE1, CNE2) 각각의 유효 면적이 확보됨에 따라, 상기 제1 및 제2 컨택 전극(CNE1, CNE2)의 쇼트 불량이 줄어들 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치는 상기 제1 및 제2 컨택 전극(CNE1, CNE2)의 쇼트 불량에 기인한 상기 발광 소자(LD)들의 컨택 불량을 최소화할 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 다양한 전자 기기에 채용될 수 있다. 예를 들어, 표시 장치는 텔레비젼, 노트북, 휴대폰, 스마트폰, 스마트패드(PD), 피엠피(PMP), 피디에이(PDA), 내비게이션, 스마트 워치와 같은 각종 웨어러블 기기, 등에 적용될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
LD: 발광 소자
SUB: 기판
PCL: 화소 회로부
DPL: 표시 소자층
INSP, INSPa: 절연 패턴
CPL1, CPL2: 제1 및 제2 캡핑층
INS1, INS2: 제1 및 제2 절연층
REL1, REL2: 제1 및 제2 반사 전극
CNE1, CNE2: 제1 및 제2 컨택 전극
OC: 오버 코트층
VO, VOa: 공동

Claims (20)

  1. 기판;
    상기 기판 상에 제공되고, 상호 이격된 제1 전극 및 제2 전극;
    상기 기판 상에 제공되고, 제1 단부와 제2 단부를 갖는 발광 소자;
    상기 발광 소자 상에 제공되며, 상기 제1 전극과 상기 발광 소자의 상기 제1 단부를 연결하는 제3 전극;
    상기 제3 전극 상에 제공되며, 상기 발광 소자의 상기 제2 단부를 노출하는 절연 패턴; 및
    상기 기판 상에 제공되며, 상기 제2 전극과 상기 발광 소자의 상기 제2 단부를 연결하는 제4 전극을 포함하고,
    상기 발광 소자와 상기 절연 패턴 사이에 공동(空洞)이 형성되는 표시 장치.
  2. 제1 항에 있어서,
    상기 절연 패턴은 상기 발광 소자와 중첩하고 상기 제2 전극에 인접한 제1 측면을 포함하고,
    상기 제3 전극은 상기 발광 소자와 중첩하고 상기 제2 전극에 인접한 제2 측면을 포함하며,
    평면 상에서 볼 때, 상기 제2 측면은 상기 제1 측면보다 상기 제1 전극에 인접한 표시 장치.
  3. 제2 항에 있어서,
    상기 공동은 상기 발광 소자의 일부, 상기 제3 전극의 일부, 상기 절연 패턴의 일부 및 상기 제4 전극의 일부에 둘러싸여 형성되는 표시 장치.
  4. 제3 항에 있어서,
    상기 절연 패턴은 유기 재료로 이루어진 유기 절연막을 포함하고, 상기 제3 전극의 상기 제2 측면의 적어도 일부를 덮는 표시 장치.
  5. 제3 항에 있어서,
    상기 절연 패턴은 실리콘 옥사이드(SiOx), 실리콘 나이트라이드(SiNx), 및 실리콘 옥시나이트라이드(SiON) 중 적어도 하나로 이루어진 무기 절연막을 포함하고, 상기 제3 전극의 상기 제2 측면을 덮지 않는 표시 장치.
  6. 제1 항에 있어서,
    상기 제1 전극 및 상기 제2 전극 상에 제공된 절연층을 더 포함하고,
    상기 절연층은 상기 제1 전극의 일부를 노출하는 제1 컨택 홀 및 상기 제2 전극의 일부를 노출하는 제2 컨택 홀을 포함하는 표시 장치.
  7. 제6 항에 있어서,
    상기 제3 전극은 상기 제1 컨택 홀을 통해 상기 제1 전극에 연결되고, 상기 제4 전극은 상기 제2 컨택 홀을 통해 상기 제2 전극에 연결되며, 상기 제3 전극과 상기 제4 전극은 전기적으로 분리된, 표시 장치.
  8. 제6 항에 있어서,
    상기 절연층은 무기 재료로 이루어진 무기 절연막을 포함하고, 상기 절연막과 상기 발광 소자 사이에 홈이 형성되는 표시 장치.
  9. 기판;
    상기 기판 상에 제공되고, 상호 이격된 제1 전극 및 제2 전극;
    상기 기판 상에 제공되고, 제1 단부와 제2 단부를 갖는 발광 소자;
    상기 발광 소자 상에 제공되며, 상기 제1 전극과 상기 발광 소자의 상기 제1 단부를 연결하는 제3 전극;
    상기 제3 전극 상에 제공되며, 상기 발광 소자의 상기 제2 단부를 노출하는 절연 패턴; 및
    상기 기판 상에 제공되며, 상기 제2 전극과 상기 발광 소자의 상기 제2 단부를 연결하는 제4 전극을 포함하고,
    상기 절연 패턴은 상기 발광 소자와 적어도 일부가 접촉하는 표시 장치.
  10. 제9 항에 있어서,
    상기 절연 패턴은 상기 발광 소자와 중첩하고 상기 제2 전극에 인접한 제1 측면을 포함하고,
    상기 제3 전극은 상기 발광 소자와 중첩하고 상기 제2 전극에 인접한 제2 측면을 포함하며,
    평면 상에서 볼 때, 상기 제2 측면은 상기 제1 측면보다 상기 제1 전극에 인접한 표시 장치.
  11. 제10 항에 있어서,
    상기 절연 패턴은 유기 재료로 이루어진 유기 절연막을 포함하고, 상기 제3 전극의 상기 제2 측면의 적어도 일부를 덮는 표시 장치.
  12. 제9 항에 있어서,
    상기 제1 전극 및 상기 제2 전극 상에 제공된 절연층을 더 포함하고,
    상기 절연층은 상기 제1 전극의 일부를 노출하는 제1 컨택 홀 및 상기 제2 전극의 일부를 노출하는 제2 컨택 홀을 포함하는 표시 장치.
  13. 제12 항에 있어서,
    상기 제3 전극은 상기 제1 컨택 홀을 통해 상기 제1 전극에 연결되고, 상기 제4 전극은 상기 제2 컨택 홀을 통해 상기 제2 전극에 연결되며, 상기 제3 전극과 상기 제4 전극은 전기적으로 분리된, 표시 장치.
  14. 기판 상에 제1 전극 및 제2 전극을 형성하는 단계;
    상기 제1 전극, 상기 제2 전극, 및 상기 기판 상에 제1 절연 물질층을 형성하는 단계;
    상기 제1 절연 물질층을 패터닝하여 상기 제1 전극의 일부 및 상기 제2 전극의 일부를 노출하는 제1 절연층을 형성하는 단계;
    상기 제1 절연층 상에 발광 소자들을 공급하고, 자가 정렬시키는 단계;
    상기 발광 소자들 및 상기 제1 절연층 상에 도전 물질층 및 제2 절연 물질층을 순차적으로 형성하는 단계;
    제1 식각 공정을 통해 상기 도전 물질층 및 상기 제2 절연 물질층을 패터닝하여 상기 발광 소자의 일 단부를 노출하는 절연 패턴을 형성하는 단계;
    상기 절연 패턴을 마스크로 사용한 제2 식각 공정을 통해 상기 패터닝된 도전 물질층을 식각하여 상기 발광 소자와 중첩하는 일 측 단부가 언더 컷 형상으로 이루어지고 상기 제1 전극 및 상기 발광 소자의 타 단부와 전기적으로 연결되는 제3 전극을 형성하는 단계; 및
    상기 제1 절연층 상에 상기 제2 전극 및 상기 발광 소자의 상기 일 단부와 전기적으로 연결되는 제4 전극을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  15. 제14 항에 있어서,
    상기 제1 식각 공정은 건식 식각 공정을 포함하고, 상기 제2 식각 공정은 습식 식각 공정을 포함하는 표시 장치의 제조 방법.
  16. 제15 항에 있어서,
    상기 절연 패턴은 유기 재료로 이루어지는 유기 절연막을 포함하되,
    상기 제3 전극을 형성하는 단계 및 상기 제4 전극을 형성하는 단계 사이에서, 상기 절연 패턴을 큐어링(curing)하는 단계를 더 포함하고,
    상기 절연 패턴은 상기 제3 전극의 상기 언더 컷 형상의 적어도 일부를 채우는 표시 장치의 제조 방법.
  17. 제16 항에 있어서,
    상기 절연 패턴은 상기 발광 소자와 적어도 일부가 접촉하는 표시 장치의 제조 방법.
  18. 제15 항에 있어서,
    상기 절연 패턴은 무기 재료로 이루어지는 무기 절연막을 포함하되,
    상기 제4 전극을 형성하는 단계에서, 상기 발광 소자의 일부, 상기 제3 전극의 일부, 상기 절연 패턴의 일부, 및 상기 제4 전극의 일부에 둘러싸인 공동(空洞)이 형성되는 표시 장치의 제조 방법.
  19. 제14 항에 있어서,
    상기 제3 전극은 상기 제4 전극과 전기적으로 분리된 표시 장치의 제조 방법.
  20. 제14 항에 있어서,
    상기 제3 전극 및 상기 제4 전극 상에, 상기 제3 전극 및 상기 제4 전극을 커버하는 제2 절연층을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
KR1020190071660A 2019-06-17 2019-06-17 표시 장치 및 이의 제조 방법 KR20200144189A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190071660A KR20200144189A (ko) 2019-06-17 2019-06-17 표시 장치 및 이의 제조 방법
US17/619,762 US20220359478A1 (en) 2019-06-17 2020-04-21 Display device and method for manufacturing same
EP20827282.3A EP3985734A4 (en) 2019-06-17 2020-04-21 DISPLAY DEVICE AND METHOD OF MANUFACTURE THEREOF
PCT/KR2020/005264 WO2020256270A1 (ko) 2019-06-17 2020-04-21 표시 장치 및 이의 제조 방법
CN202080044570.4A CN113994472A (zh) 2019-06-17 2020-04-21 显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190071660A KR20200144189A (ko) 2019-06-17 2019-06-17 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20200144189A true KR20200144189A (ko) 2020-12-29

Family

ID=74037300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190071660A KR20200144189A (ko) 2019-06-17 2019-06-17 표시 장치 및 이의 제조 방법

Country Status (5)

Country Link
US (1) US20220359478A1 (ko)
EP (1) EP3985734A4 (ko)
KR (1) KR20200144189A (ko)
CN (1) CN113994472A (ko)
WO (1) WO2020256270A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022255585A1 (ko) * 2021-06-03 2022-12-08 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230033473A (ko) * 2021-09-01 2023-03-08 엘지디스플레이 주식회사 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR102633079B1 (ko) * 2016-10-28 2024-02-01 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR102316326B1 (ko) * 2017-03-07 2021-10-22 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
KR102446139B1 (ko) * 2017-12-06 2022-09-22 삼성디스플레이 주식회사 발광 다이오드 장치 및 이의 제조 방법
KR102552602B1 (ko) * 2018-07-10 2023-07-10 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR102657129B1 (ko) * 2018-10-11 2024-04-16 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022255585A1 (ko) * 2021-06-03 2022-12-08 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20220359478A1 (en) 2022-11-10
EP3985734A4 (en) 2023-07-05
EP3985734A1 (en) 2022-04-20
WO2020256270A1 (ko) 2020-12-24
CN113994472A (zh) 2022-01-28

Similar Documents

Publication Publication Date Title
KR102517560B1 (ko) 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법
KR102493479B1 (ko) 표시 장치의 제조 방법
US20210020819A1 (en) Display device and method of manufacturing the same
JP7157231B2 (ja) 発光装置及びこれを備えた表示装置
KR102552602B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR102503168B1 (ko) 표시 장치 및 그의 제조 방법
EP3855495A1 (en) Display device and manufacturing method thereof
KR20180072909A (ko) 발광 장치 및 이를 구비한 표시 장치
KR20200078398A (ko) 표시 장치
KR20200006209A (ko) 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
KR20210044938A (ko) 표시 장치
EP3863058A1 (en) Display apparatus and method for manufacturing same
KR102553231B1 (ko) 표시 장치 및 그의 제조 방법
JP2019106331A (ja) 有機ｅｌ表示装置
US20230207770A1 (en) Display device
EP3985734A1 (en) Display device and method for manufacturing same
KR20210086816A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20210059107A (ko) 표시 장치
KR20210074456A (ko) 표시 장치 및 이의 제조 방법
US20230012528A1 (en) Display device and method of manufacturing the same
KR20230083396A (ko) 표시 장치 및 그 제조 방법
KR20220135287A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right