KR20230033473A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230033473A
KR20230033473A KR1020210116484A KR20210116484A KR20230033473A KR 20230033473 A KR20230033473 A KR 20230033473A KR 1020210116484 A KR1020210116484 A KR 1020210116484A KR 20210116484 A KR20210116484 A KR 20210116484A KR 20230033473 A KR20230033473 A KR 20230033473A
Authority
KR
South Korea
Prior art keywords
light emitting
wires
layer
disposed
emitting elements
Prior art date
Application number
KR1020210116484A
Other languages
English (en)
Inventor
강민재
곽용석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210116484A priority Critical patent/KR20230033473A/ko
Priority to GB2211596.8A priority patent/GB2611858A/en
Priority to CN202210949790.2A priority patent/CN115732531A/zh
Priority to US17/895,768 priority patent/US20230066130A1/en
Publication of KR20230033473A publication Critical patent/KR20230033473A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/244—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24991—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82909—Post-treatment of the connector or the bonding area
    • H01L2224/82951—Forming additional members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95133—Active alignment, i.e. by apparatus steering by applying an electromagnetic field
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 장치는, 기판, 기판 상에 배치되고, 서로 이격된 복수의 제1 배선, 기판 상에 배치되고, 복수의 제1 배선 각각의 사이에 배치된 복수의 제2 배선, 복수의 제1 배선 및 복수의 제2 배선 상에 배치된 복수의 발광 소자, 및 복수의 발광 소자 상에 배치된 복수의 제3 배선을 포함하고, 복수의 발광 소자 각각은, 복수의 제1 배선에 중첩하는 제1 반도체층, 제1 반도체층의 일측에 배치된 발광층, 발광층의 일측에 배치된 제2 반도체층, 제2 반도체층의 일측에 배치되고, 복수의 제3 배선과 접하는 도체층, 및 도체층의 일측에 배치되고, 복수의 제2 배선에 중첩하는 부도체층을 포함한다. 따라서, 복수의 제1 배선과 복수의 제2 배선을 이용하여 복수의 발광 소자를 기판 상에 자가 정렬시킬 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 LED(Light Emitting Diode)를 이용한 표시 장치에 관한 것이다.
컴퓨터의 모니터나 TV, 핸드폰 등에 사용되는 표시 장치에는 스스로 광을 발광하는 유기 발광 표시 장치(Organic Light Emitting Display; OLED) 등과 별도의 광원을 필요로 하는 액정 표시 장치(Liquid Crystal Display; LCD)등이 있다.
표시 장치는 컴퓨터의 모니터 및 TV 뿐만 아니라 개인 휴대 기기까지 그 적용 범위가 다양해지고 있으며, 넓은 표시 면적을 가지면서도 감소된 부피 및 무게를 갖는 표시 장치에 대한 연구가 진행되고 있다.
또한, 최근에는, LED를 포함하는 표시 장치가 차세대 표시 장치로 주목받고 있다. LED는 유기 물질이 아닌 무기 물질로 이루어지므로, 신뢰성이 우수하여 액정 표시 장치나 유기 발광 표시 장치에 비해 수명이 길다. 또한, LED는 점등 속도가 빠를 뿐만 아니라, 발광 효율이 뛰어나고, 내충격성이 강해 안정성이 뛰어나며, 고휘도의 영상을 표시할 수 있다.
본 발명이 해결하고자 하는 과제는 발광 소자의 자가 정렬이 가능한 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 발광 소자의 반도체층의 정렬 방향에 제한되지 않고, 발광 소자에 정상적으로 배선 연결이 가능한 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 발광 소자와 배선 연결 위치를 변형하여 발광 소자의 조립률을 향상시킨 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 발광 소자의 조립률을 향상시켜 제조 비용을 절감한 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 발광 소자의 자가 정렬을 위한 배선을 발광 소자의 구동을 위한 배선으로 활용한 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 표시 장치는, 기판, 기판 상에 배치되고, 서로 이격된 복수의 제1 배선, 기판 상에 배치되고, 복수의 제1 배선 각각의 사이에 배치된 복수의 제2 배선, 복수의 제1 배선 및 복수의 제2 배선 상에 배치된 복수의 발광 소자, 및 복수의 발광 소자 상에 배치된 복수의 제3 배선을 포함하고, 복수의 발광 소자 각각은, 복수의 제1 배선에 중첩하는 제1 반도체층, 제1 반도체층의 일측에 배치된 발광층, 발광층의 일측에 배치된 제2 반도체층, 제2 반도체층의 일측에 배치되고, 복수의 제3 배선과 접하는 도체층, 및 도체층의 일측에 배치되고, 복수의 제2 배선에 중첩하는 부도체층을 포함한다. 따라서, 복수의 제1 배선과 복수의 제2 배선을 이용하여 복수의 발광 소자를 기판 상에 자가 정렬시킬 수 있다.
본 발명의 다른 실시예에 따른 표시 장치는, 복수의 서브 화소가 정의된 기판, 기판 상에서 복수의 서브 화소 각각에 배치된 구동 트랜지스터, 기판 상에서 복수의 서브 화소 각각에 배치된 복수의 발광 소자, 구동 트랜지스터와 복수의 발광 소자 사이에 배치되고, 구동 트랜지스터와 전기적으로 연결된 복수의 제1 배선, 구동 트랜지스터와 복수의 발광 소자 사이에서 복수의 제1 배선 사이에 배치되고, 구동 트랜지스터와 전기적으로 연결된 복수의 제2 배선, 및 복수의 발광 소자 상에 배치되고, 복수의 발광 소자 각각의 중심부에 접하는 복수의 제3 배선을 포함하고, 복수의 발광 소자 각각은, 복수의 제1 배선 및 복수의 제2 배선과 전기적으로 연결되는 제1 반도체층, 제1 반도체층의 일측에 배치되고, 복수의 제3 배선과 전기적으로 연결되는 제2 반도체층, 적어도 일부가 중심부에 중첩하고, 제2 반도체층의 일측에 배치된 도체층, 및 도체층의 일측에 배치된 부도체층을 포함한다. 따라서, 복수의 발광 소자의 정렬 방향에 제한되지 않고 복수의 발광 소자를 구동 트랜지스터 및 복수의 제3 배선에 전기적으로 연결하여 복수의 발광 소자를 정상 구동할 수 있으므로, 제조 비용을 절감할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 발광 소자의 반도체층의 정렬 방향에 관계없이 발광 소자와 배선을 연결하여 발광 소자를 구동할 수 있다.
본 발명은 발광 소자의 자가 정렬을 위한 배선을 발광 소자의 구동을 위한 배선으로도 활용할 수 있다.
본 발명은 발광 소자의 일부분을 덮는 보호막을 형성하여 발광 소자와 구동 회로 연결 시 쇼트 불량이 발생하는 것을 최소화할 수 있다.
본 발명은 발광 소자의 조립률을 향상시켜 제조 비용을 절감하고, 고휘도의 광을 구현할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 서브 화소의 회로도이다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 표시 장치의 서브 화소의 개략적인 평면도이다.
도 4a 및 도 4b는 도 3a의 IV-IV'에 따른 단면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 발광 소자의 사시도이다.
도 6a 내지 도 6c는 본 발명의 일 실시예에 따른 표시 장치의 발광 소자의 제조 방법을 설명하기 위한 공정도들이다.
도 7a 내지 도 7e는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 공정도들이다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치의 발광 소자의 사시도이다.
도 9는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 10a 내지 도 10e는 본 발명의 다른 실시예에 따른 표시 장치의 발광 소자의 제조 방법을 설명하기 위한 공정도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 면적, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 제한되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
또한 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 발명의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 면적 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 면적 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 도면을 참조하여 본 발명에 대해 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 개략적인 평면도이다. 도 1에서는 설명의 편의를 위해 표시 장치(100)의 다양한 구성 요소 중 기판(110) 및 복수의 서브 화소(SP)만을 도시하였다.
기판(110)은 표시 장치(100)에 포함된 다양한 구성 요소를 지지하기 위한 구성으로, 절연 물질로 이루어질 수 있다. 예를 들어, 기판(110)은 유리 또는 수지 등으로 이루어질 수 있다. 또한, 기판(110)은 고분자 또는 플라스틱을 포함하여 이루어질 수도 있고, 플렉서빌리티(flexibility)를 갖는 물질로 이루어질 수도 있다.
기판(110)은 표시 영역(AA) 및 비표시 영역(NA)을 포함한다.
표시 영역(AA)은 복수의 서브 화소(SP)가 배치되어 영상이 표시되는 영역이다. 복수의 서브 화소(SP) 각각은 빛을 발광하는 개별 단위로, 복수의 서브 화소(SP) 각각에는 발광 소자(130) 및 구동 회로가 형성된다. 예를 들어, 복수의 서브 화소(SP)는 적색 서브 화소, 녹색 서브 화소, 청색 서브 화소 및/또는 백색 서브 화소 등을 포함할 수 있으며, 이에 제한되는 것은 아니다.
비표시 영역(NA)은 영상이 표시되지 않는 영역으로, 표시 영역(AA)에 배치된 서브 화소(SP)를 구동하기 위한 다양한 배선, 구동 IC 등이 배치되는 영역이다. 예를 들어, 비표시 영역(NA)에는 게이트 드라이버 IC, 데이터 드라이버 IC와 같은 다양한 IC 및 구동 회로 등이 배치될 수 있다. 한편, 비표시 영역(NA)은 기판(110)의 배면, 즉, 서브 화소(SP)가 없는 면에 위치되거나 생략될 수도 있으며, 도면에 도시된 바에 제한되지 않는다.
이하에서는 복수의 서브 화소(SP)에 대한 보다 상세한 설명을 위해 도 2를 함께 참조한다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 서브 화소의 회로도이다. 도 2를 참조하면, 복수의 서브 화소(SP) 각각은 스위칭 트랜지스터(ST), 구동 트랜지스터(DT), 스토리지 커패시터(SC) 및 발광 소자(130)를 포함하고, 복수의 서브 화소(SP)에 각종 신호를 공급하는 복수의 배선은 게이트 배선(GL), 데이터 배선(DL), 고전위 전원 배선(VDD) 및 공통 배선(CL)을 포함한다.
복수의 서브 화소(SP) 각각의 스위칭 트랜지스터(ST) 및 구동 트랜지스터(DT)는 게이트 전극, 소스 전극 및 드레인 전극을 포함한다. 스위칭 트랜지스터(ST) 및 구동 트랜지스터(DT)는 P 타입 박막 트랜지스터 또는 N 타입 박막 트랜지스터일 수 있다. 예를 들어, P 타입 박막 트랜지스터는 소스 전극에서 드레인 전극으로 정공(Hole)이 이동하므로, 소스 전극에서 드레인 전극으로 전류가 흐를 수 있다. N 타입 박막 트랜지스터는 소스 전극에서 드레인 전극으로 전자(Electron)가 이동하므로, 드레인 전극에서 소스 전극으로 전류가 흐를 수 있다. 이하에서는 스위칭 트랜지스터(ST) 및 구동 트랜지스터(DT)가 소스 전극에서 드레인 전극으로 전류가 흐르는 P 타입 박막 트랜지스터인 것으로 가정하여 설명하기로 하나, 이에 제한되지 않는다.
먼저 스위칭 트랜지스터(ST)는 데이터 전압을 구동 트랜지스터(DT)의 게이트 전극으로 전달하는 트랜지스터이다. 스위칭 트랜지스터(ST)는 게이트 배선(GL)에 연결된 게이트 전극, 데이터 배선(DL)에 연결된 소스 전극 및 구동 트랜지스터(DT)의 게이트 전극에 연결된 드레인 전극을 포함한다. 스위칭 트랜지스터(ST)는 게이트 배선(GL)으로부터 신호에 의해 턴-온 될 수 있고, 데이터 배선(DL)으로부터 데이터 전압은 턴-온 된 스위칭 트랜지스터(ST)를 통해 구동 트랜지스터(DT)의 게이트 전극으로 전달될 수 있다.
구동 트랜지스터(DT)는 구동 전류를 발광 소자(130)로 공급하는 트랜지스터이다. 구동 트랜지스터(DT)는 스위칭 트랜지스터(ST)와 연결된 게이트 전극, 고전위 전원 배선(VDD)에 연결된 소스 전극 및 발광 소자(130)와 연결된 드레인 전극을 포함한다. 구동 트랜지스터(DT)는 스위칭 트랜지스터(ST)를 통해 전달된 데이터 전압에 기초하여 턴-온 될 수 있다. 그리고 턴-온 된 구동 트랜지스터(DT)는 발광 소자(130)로 흐르는 구동 전류를 제어할 수 있다.
스토리지 커패시터(SC)는 발광 소자(130)가 발광하는 동안 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 사이의 전위차를 저장하여 발광 소자(130)에 일정한 전류가 공급되도록 할 수 있다. 스토리지 커패시터(SC)는 복수의 전극을 포함한다. 스토리지 커패시터(SC)의 일부 전극은 구동 트랜지스터(DT)의 게이트 전극에 연결되고, 나머지 전극은 구동 트랜지스터(DT)의 소스 전극에 연결될 수 있다.
하나의 서브 화소(SP)에 복수의 발광 소자(130)가 배치된다. 복수의 발광 소자(130)는 전류에 의해 빛을 발광하는 발광 소자(130)이다. 복수의 발광 소자(130)는 적색 광, 녹색 광, 청색 광 등을 발광하는 발광 소자(130)를 포함할 수 있고, 이들의 조합으로 백색을 포함하는 다양한 색상의 광을 구현할 수 있다. 또한, 특정 색상의 광을 발광하는 발광 소자(130)와 발광 소자(130)로부터 광을 다른 색상의 광으로 변환시키는 광변환 부재를 사용하여 다양한 색상의 광을 구현할 수도 있다. 예를 들어, 발광 소자(130)는 LED(Light Emitting Diode) 또는 마이크로 LED일 수 있으나, 이에 제한되지 않는다.
발광 소자(130)는 제1 반도체층, 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이의 발광층을 포함한다. 발광 소자(130)의 제1 반도체층은 구동 트랜지스터(DT)와 연결되고, 제2 반도체층은 공통 배선(CL)과 연결된다. 발광 소자(130)는 구동 트랜지스터(DT)로부터 구동 전류를 공급받아 발광할 수 있다.
하나의 서브 화소(SP)에서 복수의 발광 소자(130)는 병렬로 연결될 수 있다. 즉, 복수의 발광 소자(130) 각각의 제1 반도체층은 동일한 구동 트랜지스터(DT)의 드레인 전극에 연결되고, 제2 반도체층은 동일한 공통 배선(CL)에 연결될 수 있다.
한편, 도 2에서는 본 발명의 일 실시예에 따른 표시 장치(100)의 서브 화소(SP)의 구동 회로가 2개의 트랜지스터(ST, DT) 및 1개의 스토리지 커패시터(SC)를 포함하는 구조인 것으로 설명하였으나, 트랜지스터 및 스토리지 커패시터의 개수 및 연결 관계는 설계에 따라 다양하게 변경될 수 있으며, 이에 제한되지 않는다.
이하에서는 복수의 서브 화소(SP)에 대한 보다 상세한 설명을 위해 도 3a 내지 도 5를 함께 참조한다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 표시 장치의 서브 화소의 개략적인 평면도이다. 도 4a 및 도 4b는 도 3a의 IV-IV'에 따른 단면도이다. 도 5는 본 발명의 일 실시예에 따른 표시 장치의 발광 소자의 사시도이다. 도 3a에는 서브 화소(SP)의 구성 중 복수의 발광 소자(130), 복수의 제1 배선(121), 복수의 제2 배선(122) 및 복수의 제3 배선(123)만을 도시하였고, 도 3b에는 서브 화소(SP)의 구성 중 복수의 발광 소자(130), 복수의 제1 배선(121), 복수의 제2 배선(122), 복수의 제3 배선(123) 및 연결 전극(CE)만을 도시하였다. 그리고 도 4a 및 도 4b에서는 설명의 편의를 위해, 구동 회로의 구성 중 구동 트랜지스터(DT) 및 공통 배선(CL)만을 도시하였다.
도 3a 및 도 4a를 참조하면, 기판(110) 상에 버퍼층(111)이 배치된다. 버퍼층(111)은 기판(110)을 통한 수분 또는 불순물의 침투를 저감할 수 있다. 버퍼층(111)은 예를 들어, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다. 다만, 버퍼층(111)은 기판(110)의 종류나 박막 트랜지스터의 종류에 따라 생략될 수도 있으며, 이에 제한되지 않는다.
버퍼층(111) 상에 구동 트랜지스터(DT)가 배치된다. 구동 트랜지스터(DT)는 액티브층(ACT), 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)을 포함한다.
먼저 버퍼층(111) 상에 액티브층(ACT)이 배치된다. 액티브층(ACT)은 산화물 반도체, 비정질 실리콘 또는 폴리 실리콘과 같은 반도체 물질로 이루어질 수 있으나, 이에 제한되지 않는다.
액티브층(ACT) 상에 게이트 절연층(112)이 배치된다. 게이트 절연층(112)은 액티브층(ACT)과 게이트 전극(GE)을 절연시키기 위한 절연층으로, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
게이트 절연층(112) 상에 게이트 전극(GE)이 배치된다. 게이트 전극(GE)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
게이트 전극(GE) 상에 제1 절연층(113)이 배치된다. 제1 절연층(113)에는 소스 전극(SE) 및 드레인 전극(DE) 각각이 액티브층(ACT)에 접속하기 위한 컨택홀이 형성된다. 제1 절연층(113)은 제1 절연층(113) 하부의 구성을 보호하기 위한 절연층으로, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
제1 절연층(113) 상에 소스 전극(SE) 및 드레인 전극(DE)이 배치된다. 소스 전극(SE) 및 드레인 전극(DE) 각각은 제1 절연층(113)에 형성된 컨택홀을 통해 액티브층(ACT)과 전기적으로 연결될 수 있다. 소스 전극(SE) 및 드레인 전극(DE)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
제1 절연층(113) 상에 게이트 연결 전극(GEa) 및 공통 배선(CL)이 배치된다. 게이트 연결 전극(GEa)은 구동 트랜지스터(DT)의 게이트 전극(GE)을 스위칭 트랜지스터(ST)와 연결하기 위한 전극이고, 공통 배선(CL)은 발광 소자(130)를 구동시키기 위해 발광 소자(130)의 제2 반도체층(133)에 연결되는 배선이다. 게이트 연결 전극(GEa) 및 공통 배선(CL)은 소스 전극(SE) 및 드레인 전극(DE)과 동일 물질 및 동일 공정으로 형성될 수 있다. 예를 들어, 게이트 연결 전극(GEa) 및 공통 배선(CL)은 도전성 물질인 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금 등으로 구성될 수 있으나, 이에 제한되지 않는다. 다만, 게이트 연결 전극(GEa)은 설계에 따라 생략될 수도 있으며, 이에 제한되지 않는다.
구동 트랜지스터(DT), 게이트 연결 전극(GEa) 및 공통 배선(CL) 상에 제2 절연층(114)이 배치된다. 제2 절연층(114)은 제2 절연층(114) 하부의 구성을 보호하는 절연층으로, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다. 또한, 제2 절연층(114)은 구동 트랜지스터(DT)의 상부를 평탄화하는 평탄화층으로 기능할 수 있다. 이 경우, 제2 절연층(114)은 단층 또는 복층으로 구성될 수 있으며, 예를 들어, 아크릴(acryl)계 유기 물질로 이루어질 수 있으나, 이에 제한되지 않는다.
도 3a 및 도 4a를 참조하면, 제2 절연층(114) 상에 복수의 제1 배선(121), 복수의 제2 배선(122), 제1 연결 배선(121a) 및 제2 연결 배선(122a)이 배치된다.
복수의 제1 배선(121) 및 복수의 제2 배선(122)은 표시 장치(100) 제조 시, 복수의 발광 소자(130)를 자가 정렬하기 위한 전기장을 발생시키고, 표시 장치(100)의 구동 시 복수의 발광 소자(130)와 구동 트랜지스터(DT)를 전기적으로 연결하는 배선이다. 복수의 제1 배선(121)은 서로 이격되어 있고, 복수의 제2 배선(122) 각각은 복수의 제1 배선(121) 사이의 영역에 배치될 수 있다. 즉, 복수의 제1 배선(121)과 복수의 제2 배선(122)은 교대로 배치될 수 있다. 하나의 서브 화소(SP)에서 복수의 제1 배선(121)과 복수의 제2 배선(122)이 교대로 배치될 수 있다.
복수의 제1 배선(121) 또는 복수의 제2 배선(122) 중 어느 하나가 제2 절연층(114)에 형성된 컨택홀을 통해 구동 트랜지스터(DT)에 연결될 수 있다. 예를 들어, 도 4a에 도시된 바와 같이, 복수의 제1 배선(121)이 구동 트랜지스터(DT)의 드레인 전극(DE)에 직접 연결될 수도 있고, 복수의 제2 배선(122)이 구동 트랜지스터(DT)의 드레인 전극(DE)에 연결될 수도 있다.
복수의 제1 배선(121)과 복수의 제2 배선(122)은 도전성 물질, 예를 들어, 구리(Cu), 크롬(Cr), 몰리브덴(Mo), 몰리브덴 티타늄(MoTi) 등의 물질로 이루어질 수 있으며, 이에 제한되는 것은 아니다.
복수의 제1 배선(121) 각각은 제1 연결 배선(121a)에 의해 전기적으로 연결되고, 복수의 제2 배선(122) 각각은 제2 연결 배선(122a)에 의해 전기적으로 연결될 수 있다. 예를 들어, 복수의 제1 배선(121)은 열 방향으로 연장되고, 제1 연결 배선(121a)은 행 방향으로 연장되어 복수의 제1 배선(121)과 연결될 수 있다. 복수의 제2 배선(122)은 열 방향으로 연장되고, 제2 연결 배선(122a)은 행 방향으로 연장되어 복수의 제2 배선(122)과 연결될 수 있다.
복수의 제1 배선(121) 및 복수의 제2 배선(122) 상에 제3 절연층(115)이 배치된다. 제3 절연층(115)은 제3 절연층(115) 하부의 구성을 보호하는 절연층이다. 또한, 제3 절연층(115)은 표시 장치(100) 제조 시, 복수의 제1 배선(121)과 복수의 제2 배선(122) 간의 마이그레이션(migration)에 의한 쇼트 불량을 방지하는 절연층으로도 기능할 수 있다. 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
도 3a, 도 4a 및 도 5를 함께 참조하면, 제3 절연층(115) 상에 복수의 발광 소자(130)가 배치된다. 복수의 발광 소자(130) 각각은 복수의 제1 배선(121)과 복수의 제2 배선(122) 사이의 공간에 배치된다. 복수의 발광 소자(130)는 양측 단부 중 어느 하나의 단부가 복수의 제1 배선(121)을 향해 배치되고, 나머지 하나의 단부가 복수의 제2 배선(122)을 향해 배치될 수 있다. 예를 들어, 복수의 발광 소자(130) 각각은 양측 단부가 복수의 제1 배선(121) 및 복수의 제2 배선(122)에 중첩하도록 배치될 수 있다. 그리고 복수의 발광 소자(130)는 정렬 방향에 따라 일측 단부가 복수의 제1 배선(121)에 중첩하고, 타측 단부는 복수의 제2 배선(122)에 중첩하도록 배치되는 경우와 일측 단부가 복수의 제2 배선(122)에 중첩하고, 타측 단부는 복수의 제1 배선(121)에 중첩하도록 배치되는 경우 두 가지로 나눠 배치될 수 있다.
복수의 발광 소자(130)의 자가 정렬 시, 복수의 발광 소자(130) 각각의 양측 단부를 제1 배선(121)과 제2 배선(122)을 향해 정렬하는 과정에서 발광 소자(130)의 정렬 방향이 달라지게 되며, 발광 소자(130)의 자가 정렬 과정은 도 7a 내지 도 7e를 참조하여 후술하기로 한다.
복수의 발광 소자(130) 중 일부의 발광 소자(130)는 제1 반도체층(131)이 복수의 제1 배선(121)을 향해 배치되고, 다른 일부의 발광 소자(130)는 제1 반도체층(131)이 복수의 제2 배선(122)을 향해 배치될 수 있다.
복수의 발광 소자(130) 각각은 제1 반도체층(131), 발광층(132), 제2 반도체층(133), 도체층(134) 및 부도체층(135)을 포함한다.
제1 반도체층(131)의 일측에 제2 반도체층(133)이 배치된다. 제1 반도체층(131) 및 제2 반도체층(133)은 특정 물질에 n형 및 p형 불순물을 도핑하여 형성된 층일 수 있다. 예를 들어, 제1 반도체층(131) 및 제2 반도체층(133)은 질화 갈륨(GaN), 인듐 알루미늄 인화물(InAlP), 갈륨 비소(GaAs) 등과 같은 물질에 p형 또는 n형의 불순물이 도핑된 층일 수 있다. 그리고 p형의 불순물은 마그네슘(Mg), 아연(Zn), 베릴륨(Be) 등일 수 있고, n형의 불순물은 실리콘(Si), 게르마늄(Ge), 주석(Sn) 등일 수 있으나, 이에 제한되지 않는다.
발광층(132)은 제1 반도체층(131)과 제2 반도체층(133) 사이에 배치된다. 발광층(132)은 제1 반도체층(131) 및 제2 반도체층(133)으로부터 정공 및 전자를 공급받아 빛을 발광할 수 있다. 발광층(132)은 단층 또는 다중 양자 우물(Multi-Quantum Well, MQW) 구조로 이루어질 수 있고, 예를 들어, 인듐 갈륨 질화물(InGaN) 또는 질화갈륨(GaN) 등으로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
제2 반도체층(133)의 일측에 도체층(134)이 배치된다. 도체층(134)은 제2 반도체층(133)과 후술할 복수의 제3 배선(123)을 전기적으로 연결하기 위한 구성으로, 도전성 물질로 이루어질 수 있다. 예를 들어, 도체층(134)은 니켈 골드나 티타늄 골드와 같은 금 합금으로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
도체층(134) 일측에 부도체층(135)이 배치된다. 부도체층(135)은 절연 물질, 예를 들어, 산화 실리콘(SiO2) 등으로 이루어질 수 있으나, 이에 제한되지 않는다. 부도체층(135)은 복수의 발광 소자(130)의 정렬 방향에 관계없이 발광 소자(130)와 구동 회로를 연결시키기 위해 배치된 일종의 더미층이다. 구체적으로, 일반적인 LED의 경우, 일측 단부에는 제1 반도체층이 배치되고, 타측 단부에는 제2 반도체층이 배치되는 구조를 갖는다. 이 경우, 발광 소자(130)의 양측 단부에 연결 전극(CE)을 연결하는 경우, 제1 반도체층 및 제2 반도체층 둘 다 연결 전극(CE)과 연결되어 불량이 발생할 수 있다. 그러나, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 발광 소자(130)의 일측 단부에 부도체층(135)을 형성하여, 발광 소자(130)의 양측 단부에 후술할 연결 전극(CE)을 형성하더라도 쇼트 불량이 발생하지 않는다. 또한, 발광 소자(130)의 양측 단부의 정렬 방향에 관계없이 발광 소자(130)의 제1 반도체층(131)을 구동 트랜지스터(DT)에 전기적으로 연결하고, 발광 소자(130)의 제2 반도체층(133)을 공통 배선(CL)에 전기적으로 연결하여, 발광 소자(130)를 정상적으로 구동시킬 수 있다. 이에 대하여 도 7a 내지 도 7e를 참조하여 후술하기로 한다.
도 5를 참조하면, 부도체층(135)의 두께(T2)는 제1 반도체층(131)의 두께, 발광층(132)의 두께 및 제2 반도체층(133)의 두께의 합(T1)과 유사하거나 동일할 수 있다. 부도체층(135)의 두께(T2)가 제1 반도체층(131)의 두께, 발광층(132)의 두께 및 제2 반도체층(133)의 두께의 합(T1)과 유사한 수준으로 구성됨에 따라, 부도체층(135)과 제2 반도체층(133) 사이에 배치된 도체층(134)은 발광 소자(130)의 중심부에 배치될 수 있다. 제2 반도체층(133)과 접하는 도체층(134)을 발광 소자(130)의 중심부에 배치하여 발광 소자(130)의 제2 반도체층(133)을 복수의 제3 배선(123)과 용이하게 연결시킬 수 있으며, 이에 대하여 후술하기로 한다.
도 3b 및 도 4a를 함께 참조하면, 복수의 발광 소자(130) 상에 연결 전극(CE)이 배치된다. 연결 전극(CE)은 복수의 발광 소자(130) 각각의 양측 단부를 덮도록 배치된다. 그리고 연결 전극(CE)은 제3 절연층(115)에 형성된 컨택홀을 통해 복수의 제1 배선(121) 및 복수의 제2 배선(122)과 전기적으로 연결될 수 있다. 따라서, 연결 전극(CE)을 통해 복수의 발광 소자(130) 각각은 복수의 제1 배선(121) 및 복수의 제2 배선(122)과 구동 트랜지스터(DT)의 드레인 전극(DE)에 전기적으로 연결될 수 있다.
연결 전극(CE)은 하나의 서브 화소(SP)에 배치된 복수의 제1 배선(121) 및 복수의 제2 배선(122) 모두와 전기적으로 연결될 수 있고, 이에 따라 하나의 서브 화소(SP)에 배치된 복수의 제1 배선(121) 및 복수의 제2 배선(122) 모두 구동 트랜지스터(DT) 및 복수의 발광 소자(130)와 전기적으로 연결될 수 있다. 예를 들어, 구동 트랜지스터(DT)와 전기적으로 연결된 복수의 제1 배선(121)은 연결 전극(CE)을 통해 복수의 제2 배선(122)과 전기적으로 연결될 수 있다.
연결 전극(CE)은 복수의 발광 소자(130) 각각의 양측 단부를 덮는다. 연결 전극(CE)은 복수의 발광 소자(130)의 양측 단부에 배치된 제1 반도체층(131) 및 부도체층(135)을 덮도록 배치된다. 그리고 제1 반도체층(131)은 연결 전극(CE)을 통해 복수의 제1 배선(121), 복수의 제2 배선(122) 및 구동 트랜지스터(DT)와 전기적으로 연결될 수 있다. 다만, 연결 전극(CE)으로 덮힌 부도체층(135)은 절연 물질로 이루어지므로, 부도체층(135)과 이웃한 도체층(134), 도체층(134)과 이웃한 제2 반도체층(133)은 연결 전극(CE)과 전기적으로 절연될 수 있다. 따라서, 연결 전극(CE)은 복수의 발광 소자(130)의 양측 단부에 접하도록 배치되나, 복수의 발광 소자(130) 각각의 제1 반도체층(131)만이 연결 전극(CE)을 통해 복수의 제1 배선(121), 복수의 제2 배선(122) 및 구동 트랜지스터(DT)에 전기적으로 연결될 수 있다.
마지막으로, 복수의 발광 소자(130) 상에 복수의 제3 배선(123)이 배치된다. 복수의 제3 배선(123)은 복수의 발광 소자(130)의 제2 반도체층(133)과 공통 배선(CL)을 전기적으로 연결하는 배선이다. 복수의 제3 배선(123)은 복수의 제1 배선(121)과 복수의 제2 배선(122) 각각의 사이에서 복수의 발광 소자(130)의 중심부를 덮도록 배치된다. 예를 들어, 교대로 배치된 복수의 제1 배선(121) 및 복수의 제2 배선(122)이 열 방향으로 연장되는 경우, 복수의 제3 배선(123)은 복수의 제1 배선(121)과 복수의 제2 배선(122) 사이의 영역에서 열 방향으로 연장되어 배치될 수 있다.
복수의 제3 배선(123)은 복수의 발광 소자(130)의 중심부에 배치된 도체층(134)에 접하여 도체층(134) 및 도체층(134)과 이웃한 제2 반도체층(133)에 전기적으로 연결될 수 있다. 예를 들어, 복수의 제3 배선(123)은 복수의 발광 소자(130)의 중심부에 배치된 도체층(134)에 접하는 동시에 도체층(134)과 이웃한 부도체층(135)의 일부분 또는 도체층(134)과 이웃한 제2 반도체층(133)의 일부분에 접할 수도 있다.
이때, 복수의 제3 배선(123)은 복수의 발광 소자(130) 양측 단부의 연결 전극(CE)과는 이격되어 배치될 수 있다. 복수의 제3 배선(123)이 제1 반도체층(131) 및 구동 트랜지스터(DT)와 전기적으로 연결된 연결 전극(CE)에 접하는 경우, 쇼트 불량이 발생할 수도 있으므로, 복수의 제3 배선(123)은 연결 전극(CE)과 이격되어 배치될 수 있다.
그리고 복수의 제3 배선(123) 각각은 제3 절연층(115) 및 제2 절연층(114)에 형성된 컨택홀을 통해 공통 배선(CL)에 전기적으로 연결될 수 있다. 따라서, 복수의 제3 배선(123)을 통해 공통 배선(CL)과 복수의 발광 소자(130)의 제2 반도체층(133)이 전기적으로 연결될 수 있다.
한편, 공정 오차 등에 의해 복수의 제3 배선(123)이 제1 반도체층(131)에 접하도록 형성된 경우가 발생할 수도 있다. 이 경우, 복수의 제3 배선(123)이 발광 소자(130)의 제1 반도체층(131)과 제2 반도체층(133) 둘 다에 접하여 쇼트 불량이 발생할 수 있다. 이를 방지하기 위해, 복수의 발광 소자(130) 상에 추가 절연층을 형성한 후, 복수의 제3 배선(123)을 형성할 수 있다.
구체적으로, 도 4b를 참조하면, 복수의 발광 소자(130) 및 연결 전극(CE) 상에 추가 절연층으로 제4 절연층(116)이 배치된다. 제4 절연층(116)은 복수의 발광 소자(130)의 구성 중 적어도 제1 반도체층(131) 및 발광층(132)을 덮을 수 있다. 그리고 제4 절연층(116)은 복수의 발광 소자(130) 각각의 중심부를 노출시키는 컨택홀을 포함한다. 제4 절연층(116)의 컨택홀을 통해 복수의 발광 소자(130) 중심부에 위치한 도체층(134)이 노출될 수 있고, 경우에 따라 도체층(134)과 이웃한 부도체층(135) 및 제2 반도체층(133)이 제4 절연층(116)으로부터 노출될 수도 있다.
그리고 제4 절연층(116) 상에 복수의 제3 배선(123)이 배치된다. 복수의 제3 배선(123)은 제4 절연층(116)의 컨택홀을 통해 복수의 발광 소자(130)와 전기적으로 연결될 수 있다. 이때, 복수의 제3 배선(123)은 제4 절연층(116)에 의해 복수의 발광 소자(130)의 제1 반도체층(131)에 접하지 못하고, 오직 복수의 발광 소자(130)의 도체층(134)과 도체층(134)에 이웃한 부도체층(135) 또는 제2 반도체층(133)에만 접할 수 있다. 다만, 제4 절연층(116)은 설계에 따라 생략될 수도 있으며, 이에 제한되지 않는다.
이하에서는 도 6a 내지 도 7e를 참조하여 복수의 발광 소자(130)와 표시 장치(100)의 제조 과정을 설명하기로 한다.
도 6a 내지 도 6c는 본 발명의 일 실시예에 따른 표시 장치의 발광 소자의 제조 방법을 설명하기 위한 공정도들이다. 도 7a 내지 도 7e는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 공정도들이다.
도 6a를 참조하면, 성장 기판(WF) 상에 에피층(EPI)을 형성한다. 에피층(EPI)은 복수의 발광 소자(130)를 형성하기 위해 성장 기판(WF) 상에 형성된 층으로, 제1 반도체층(131)을 형성하기 위한 제1 반도체 물질층(131m), 발광층(132)을 형성하기 위한 발광 물질층(132m) 및 제2 반도체층(133)을 형성하기 위한 제2 반도체 물질층(133m)이 순차적으로 적층된 구조일 수 있다.
구체적으로, 성장 기판(WF) 상에 반도체 결정을 성장시켜 제1 반도체 물질층(131m)을 형성할 수 있다. 그리고 제1 반도체 물질층(131m) 상에 반도체 결정을 성장시켜 발광 물질층(132m) 및 제2 반도체 물질층(133m)을 순차적으로 형성할 수 있다. 이 경우, 발광 물질층(132m)은 제1 반도체 물질층(131m)의 결정성을 이어받아 성장할 수 있고, 제2 반도체 물질층(133m)은 발광 물질층(132m)의 결정성을 이어받아 성장할 수 있다. 따라서, 성장 기판(WF) 상에 제1 반도체 물질층(131m), 발광 물질층(132m) 및 제2 반도체 물질층(133m)을 형성하여 에피층(EPI)을 형성할 수 있다.
에피층(EPI)은 유기 금속 화학 증착법 (Metal Organic Chemical Vapor Depositon, MOCVD) 또는 스퍼터링 등의 방식으로 성장 기판(WF) 상에 성장될 수 있으나, 에피층(EPI)의 성장 방식은 이에 제한되지 않는다.
이어서, 에피층(EPI) 상에서 성장 기판(WF) 전면에 도체층(134) 및 부도체층(135)을 형성한다. 에피층(EPI) 상에 도전성 물질을 형성하여 도체층(134)을 형성하고, 도체층(134) 상에 절연 물질을 형성하여 부도체층(135)을 형성할 수 있다.
이어서, 부도체층(135) 상에 마스크(MS)를 형성한다. 마스크(MS)는 에피층(EPI), 도체층(134) 및 부도체층(135)을 패터닝하여 복수의 발광 소자(130)를 형성하기 위해 형성되는 구성이다. 마스크(MS)에 비중첩하는 에피층(EPI)의 일부분, 도체층(134)의 일부분 및 부도체층(135)의 일부분은 패터닝되어 마스크(MS)에 중첩하는 에피층(EPI)의 일부분, 도체층(134)의 일부분 및 부도체층(135)의 일부분만이 성장 기판(WF)에 남을 수 있다.
이때, 성장 기판(WF) 상에는 성장 기판(WF)에 인접한 하측의 일부 제1 반도체 물질층(131m')이 패터닝되지 않고 남을 수 있다. 제1 반도체 물질층(131m)의 두께가 제2 반도체 물질층(133m)이나 발광 물질층(132m)과 비교하여 두꺼운 점에서 성장 기판(WF)에 인접한 제1 반도체 물질층(131m') 일부분은 패터닝되지 않고 남아 있을 수 있다. 다만, 공정에 따라 마스크(MS)에 중첩하지 않는 제1 반도체 물질층(131m)이 모두 패터닝되어 성장 기판(WF)이 노출될 수도 있으며, 이에 제한되지 않는다.
이어서, 도 6b 및 도 6c를 참조하면, 발광 소자(130)의 형성이 완료되면, 마스크(MS)를 제거하고 복수의 발광 소자(130)를 성장 기판(WF)으로부터 분리한다. 예를 들어, 레이저 리프트 오프(Laser Lift Off, LLO) 기술을 통해 성장 기판(WF)과 복수의 발광 소자(130)를 분리할 수 있다. 레이저 리프트 오프 기술의 경우, 레이저를 성장 기판(WF)에 조사하면 제1 반도체 물질층(131m')과 성장 기판(WF)의 계면에서 레이저 흡수가 일어나 복수의 발광 소자(130) 각각의 제1 반도체 물질층(131m')과 성장 기판(WF)이 분리될 수 있다. 다만, 성장 기판(WF)과 복수의 발광 소자(130)는 레이저 리프트 오프 방식 외에 다른 방식, 예를 들어, 케미컬 리프트 오프(Chemical Lift Off, CLO) 기술이나 스탬프 등을 이용하여 분리될 수도 있으며, 이에 제한되지 않는다.
이하에서는 도 7a 내지 도 7e를 참조하여 기판(110) 상에 발광 소자(130)를 자가 정렬하여 표시 장치(100)를 제조하는 과정을 설명하기로 한다.
도 7a를 참조하면, 기판(110) 상에 버퍼층(111)을 형성한다. 기판(110)으로부터 수분 또는 불순물이 표시 장치(100) 내부로 확산되지 않도록 기판(110)을 덮는 버퍼층(111)을 형성할 수 있다.
이어서, 버퍼층(111) 상에 구동 트랜지스터(DT)를 형성한다. 구체적으로, 버퍼층(111) 상에 액티브층(ACT)을 형성하고, 액티브층(ACT) 상에 게이트 절연층(112) 및 게이트 전극(GE)을 순차적으로 형성할 수 있다.
이어서, 액티브층(ACT), 게이트 절연층(112) 및 게이트 전극(GE)을 덮는 제1 절연층(113)을 형성한다.
그리고 제1 절연층(113) 상에 소스 전극(SE), 드레인 전극(DE), 게이트 연결 전극(GEa) 및 공통 배선(CL)을 형성할 수 있다. 소스 전극(SE), 드레인 전극(DE), 게이트 연결 전극(GEa) 및 공통 배선(CL)은 동일 물질로 동시에 형성될 수 있다. 따라서, 구동 트랜지스터(DT)의 형성을 완료할 수 있다.
다음으로, 구동 트랜지스터(DT) 및 공통 배선(CL) 상에 제2 절연층(114)을 형성하고, 제2 절연층(114) 상에 복수의 제1 배선(121) 및 복수의 제2 배선(122)과 제1 연결 배선(121a) 및 제2 연결 배선(122a)을 형성한다. 서로 이격되어 배치된 복수의 제1 배선(121)과 복수의 제1 배선(121)을 서로 연결하는 제1 연결 배선(121a)을 형성할 수 있다. 이와 동시에 복수의 제1 배선(121) 사이에 복수의 제2 배선(122)을 형성하고, 복수의 제2 배선(122)을 서로 연결하는 제2 연결 배선(122a)을 형성할 수 있다.
이어서, 복수의 제1 배선(121), 복수의 제2 배선(122), 제1 연결 배선(121a) 및 제2 연결 배선(122a) 상에 제3 절연층(115)을 형성한다. 기판(110) 전면에 제3 절연층(115)을 이루는 물질을 형성하고, 복수의 제1 배선(121)의 일부분, 복수의 제2 배선(122)의 일부분 및 공통 배선(CL)을 노출시키는 컨택홀을 형성하여 제3 절연층(115)을 형성할 수 있다.
이어서, 도 7c를 참조하면, 노즐(NZ)을 이용해 복수의 발광 소자(130)가 분산된 용액(SL)을 복수의 제1 배선(121) 및 복수의 제2 배선(122)이 형성된 기판(110) 상에 도포한다. 그리고 복수의 제1 배선(121) 및 복수의 제2 배선(122)에 전압을 인가하여 복수의 발광 소자(130)를 자가 정렬할 수 있다.
구체적으로, 도 7d를 참조하면, 복수의 제1 배선(121)과 복수의 제2 배선(122)에 교류 전압을 인가하여 전기장을 형성할 수 있다. 이러한 전기장에 의해 발광 소자(130)는 유전 분극되어 극성을 가질 수 있다. 그리고 유전 분극된 발광 소자(130)는 유전 영동(Dielectrophoresis, DEP), 즉, 전기장에 의해 특정 방향으로 이동하거나 고정될 수 있다. 따라서, 유전 영동을 이용하여 복수의 발광 소자(130)를 복수의 제1 배선(121)과 복수의 제2 배선(122) 사이에 정렬하여 고정시킬 수 있다.
구체적으로, 복수의 발광 소자(130) 중 일부의 발광 소자(130)는 일측 단부가 복수의 제1 배선(121)을 향해 정렬되고, 타측 단부가 제1 배선(121)과 이웃한 제2 배선(122)을 향해 정렬될 수 있다. 그리고 다른 일부의 발광 소자(130)는 일측 단부가 복수의 제2 배선(122)을 향해 정렬되고, 타측 단부가 제2 배선(122)과 이웃한 제1 배선(121)을 향해 정렬될 수 있다. 예를 들어, 일부의 발광 소자(130)는 제1 반도체층(131)이 제1 배선(121)을 향해 정렬되고, 부도체층(135)이 제2 배선(122)을 향해 정렬될 수 있다. 다른 일부의 발광 소자(130)는 제1 반도체층(131)이 제2 배선(122)을 향해 정렬되고, 부도체층(135)이 제1 배선(121)을 향해 정렬될 수 있다.
이때, 발광 소자(130)를 정렬하기 위한 전기장 형성 시, 복수의 제1 배선(121)을 연결하는 제1 연결 배선(121a) 및 복수의 제2 배선(122)을 연결하는 제2 연결 배선(122a)을 이용하여 복수의 제1 배선(121)과 복수의 제2 배선(122)에 용이하게 서로 다른 전압을 인가할 수 있다. 예를 들어, 도면에 도시되지는 않았으나 표시 장치(100)의 제조 과정에서 제1 연결 배선(121a) 및 제2 연결 배선(122a) 각각은 비표시 영역(NA)으로 연장될 수 있고, 외부로부터 전압을 복수의 서브 화소(SP) 각각의 복수의 제1 배선(121) 및 복수의 제2 배선(122)으로 전달하여 전기장을 형성할 수 있다. 따라서, 복수의 제1 배선(121)과 복수의 제2 배선(122)에 서로 다른 전압을 인가하여 복수의 발광 소자(130)를 정렬하는 전기장을 형성할 수 있다.
다만, 본 명세서에서는 복수의 제1 배선(121)과 복수의 제2 배선(122) 각각이 제1 연결 배선(121a) 및 제2 연결 배선(122a)과 연결되는 것으로 설명하였으나, 제1 연결 배선(121a)과 제2 연결 배선(122a) 없이 복수의 제1 배선(121) 및 복수의 제2 배선(122) 각각이 비표시 영역(NA)으로 연장되어 전압을 인가받을 수도 있으며, 복수의 제1 배선(121) 및 복수의 제2 배선(122) 간의 전기장 형성을 위한 전압 인가 방식은 이에 제한되지 않는다.
이어서, 복수의 발광 소자(130)의 자가 정렬이 완료된 후, 복수의 발광 소자(130) 상에 연결 전극(CE)을 형성한다. 복수의 발광 소자(130)의 양측 단부, 복수의 제1 배선(121)과 복수의 제2 배선(122)에 접하도록 연결 전극(CE)을 형성할 수 있다. 연결 전극(CE)은 복수의 발광 소자(130) 양측 단부의 제1 반도체층(131) 및 부도체층(135)에 접하도록 형성될 수 있다. 이때, 제1 반도체층(131)에 접하는 연결 전극(CE)을 통해 복수의 발광 소자(130)와 복수의 제1 배선(121), 복수의 제2 배선(122) 및 구동 트랜지스터(DT)가 전기적으로 연결될 수 있다.
이어서, 복수의 발광 소자(130)의 중심부와 공통 배선(CL)을 연결하는 복수의 제3 배선(123)을 형성한다. 복수의 제3 배선(123)은 복수의 제1 배선(121)과 복수의 제2 배선(122) 사이에서 복수의 발광 소자(130)의 중심부에 접하도록 형성될 수 있다. 복수의 제3 배선(123)은 복수의 발광 소자(130)의 중심부에 위치한 도체층(134)에 접할 수 있으며, 공정 설계 등에 따라 도체층(134)에 이웃한 제2 반도체층(133) 및 부도체층(135)에까지 접하도록 형성될 수도 있다. 그러므로, 복수의 제3 배선(123)은 도체층(134)을 통해 제2 반도체층(133)과 전기적으로 연결될 수 있다.
그리고 복수의 제3 배선(123)은 제3 절연층(115) 및 제2 절연층(114)에 형성된 컨택홀에서 노출된 공통 배선(CL)에 접하도록 형성될 수 있다. 따라서, 복수의 제3 배선(123)을 통해 복수의 발광 소자(130)의 제2 반도체층(133)과 공통 배선(CL)이 전기적으로 연결될 수 있다.
따라서, 본 발명의 일 실시예에 따른 표시 장치(100) 및 표시 장치(100)의 제조 방법에서는 구동 트랜지스터(DT)가 형성된 기판(110) 상에 복수의 발광 소자(130)를 정렬하기 위한 복수의 제1 배선(121) 및 복수의 제2 배선(122)을 형성하고, 복수의 발광 소자(130)를 자가 정렬할 수 있다. 구체적으로, 복수의 제1 배선(121)과 복수의 제2 배선(122)에 교류 전압을 인가하여 기판(110) 상에 전기장을 형성할 수 있다. 그리고 기판(110) 상에 도포된 복수의 발광 소자(130)는 복수의 제1 배선(121)과 복수의 제2 배선(122) 간의 전기장에 의해 복수의 제1 배선(121)과 복수의 제2 배선(122) 상에 자가 정렬할 수 있다. 그러므로, 복수의 발광 소자(130)를 특정 위치에 정렬하여 전사하는 전사 공정이 간소화될 수 있다. 그리고 자가 정렬된 복수의 발광 소자(130) 상에 연결 전극(CE) 및 복수의 제3 배선(123)을 형성하여 복수의 발광 소자(130)를 구동 트랜지스터(DT) 및 공통 배선(CL)을 용이하게 연결할 수 있고, 복수의 발광 소자(130)를 구동할 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치(100) 및 표시 장치(100)의 제조 방법에서는 복수의 발광 소자(130)를 기판(110)의 특정 위치에 자가 정렬하여 발광 소자(130)의 전사 공정을 간소화하고 제조 비용을 절감할 수 있다.
본 발명의 일 실시예에 따른 표시 장치(100) 및 표시 장치(100)의 제조 방법에서는 복수의 발광 소자(130)를 전기장을 형성하는 복수의 제1 배선(121) 및 복수의 제2 배선(122) 상에 도포하여 자가 정렬시킬 수 있다. 이때, 복수의 발광 소자(130)는 양측 단부가 제1 배선(121)과 제2 배선(122) 각각을 향해 정렬되는 과정에서 제1 반도체층(131)이 제1 배선(121) 측을 향해 정렬될 수도 있고, 제1 반도체층(131)이 제2 배선(122) 측을 향해 정렬될 수도 있다. 만약, 제1 배선(121)을 제1 반도체층(131)에 전압을 인가하는 배선으로만 사용하고, 제2 배선(122)을 제2 반도체층(133)에 전압을 인가하는 배선으로만 사용한다면 제2 반도체층(133)이 제1 배선(121) 측을 향해 정렬된 복수의 발광 소자(130)는 배선 연결이 어렵고, 정상적으로 구동이 어려울 수 있다.
이에, 본 발명의 일 실시예에 따른 표시 장치(100) 및 표시 장치(100)의 제조 방법에서는 복수의 발광 소자(130)의 제2 반도체층(133) 일측에 도체층(134) 및 부도체층(135)을 형성하여 복수의 발광 소자(130)의 정렬 방향에 제한되지 않고 복수의 발광 소자(130)와 구동 회로를 연결할 수 있다. 먼저, 발광 소자(130)의 양측 단부에는 제1 반도체층(131) 및 부도체층(135)이 배치된다. 그리고 발광 소자(130)의 양측 단부 둘 다에 연결 전극(CE)을 형성하여, 발광 소자(130)의 제1 반도체층(131)과 복수의 제1 배선(121), 복수의 제2 배선(122) 및 구동 트랜지스터(DT)를 서로 전기적으로 연결시킬 수 있다. 발광 소자(130) 양측 단부에 모두 연결 전극(CE)을 형성하므로 제1 반도체층(131)의 정렬 방향에 제한되지 않고, 제1 반도체층(131)과 구동 트랜지스터(DT)를 전기적으로 연결시킬 수 있다. 그리고 복수의 발광 소자(130) 각각의 중심부를 덮는 복수의 제3 배선(123)을 형성하여 제2 반도체층(133)과 공통 배선(CL)을 전기적으로 연결할 수 있다. 이때, 발광 소자(130)의 일측 단부에는 부도체층(135)이 배치되므로, 부도체층(135)을 덮는 연결 전극(CE)이 형성되더라도 연결 전극(CE)과 제2 반도체층(133)을 전기적으로 절연시킬 수 있다. 또한, 제2 반도체층(133)의 일측에 부도체층(135)이 배치되므로 발광 소자(130)의 제2 반도체층(133)이 발광 소자(130)의 중심부에 배치될 수 있고, 제2 반도체층(133)과 복수의 제3 배선(123)을 용이하게 연결할 수 있다. 아울러, 제2 반도체층(133)과 부도체층(135) 사이에 도체층(134)이 배치되어, 복수의 제3 배선(123)과 제2 반도체층(133)의 전기적 연결이 보다 용이할 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 자가 정렬된 복수의 발광 소자(130)의 양측 단부에 연결 전극(CE)을 연결하고, 복수의 발광 소자(130)의 중심부에 복수의 제3 배선(123)을 연결함으로써 발광 소자(130)의 정렬 방향에 제한되지 않고 발광 소자(130)와 구동 회로를 연결할 수 있고, 발광 소자(130)의 조립율을 향상시키고 제조 비용을 절감할 수 있다. 또한, 복수의 서브 화소(SP) 각각에 조립된 발광 소자(130)의 개수가 증가하여 고휘도의 광을 구현할 수 있다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치의 발광 소자의 사시도이다. 도 9는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다. 도 8 및 도 9의 표시 장치(800)는 도 1 내지 도 7e의 표시 장치(100)와 비교하여 발광 소자(830)가 보호막(836)을 더 포함할 뿐, 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다.
도 8 및 도 9를 참조하면, 복수의 발광 소자(830) 각각은 순차적으로 배치된 제1 반도체층(131), 발광층(132), 제2 반도체층(133), 도체층(134) 및 부도체층(135)과 이들의 일부분을 둘러싸는 보호막(836)을 포함한다.
보호막(836)은 제1 반도체층(131)과 제2 반도체층(133)을 보호하기 위한 절연막이다. 보호막(836)은 제1 반도체층(131)과 제2 반도체층(133)을 둘러싸 제1 반도체층(131)과 복수의 제3 배선(123)이 전기적으로 연결되거나, 제2 반도체층(133)과 연결 전극(CE)이 전기적으로 연결되는 것을 방지할 수 있다.
보호막(836)은 제2 반도체층(133)의 측면 전체, 발광층(132)의 측면 전체 및 발광층(132)과 인접한 제1 반도체층(131)의 측면 일부분을 둘러싸도록 배치될 수 있다. 보호막(836)은 적어도 발광층(132)으로부터 연장된 제1 반도체층(131)의 일부분과 발광층(132)으로부터 연장된 제2 반도체층(133)의 일부분을 둘러싸도록 배치될 수 있다. 제1 반도체층(131)을 둘러싸는 보호막(836)에 의해 복수의 발광 소자(830)의 중심부에 형성되는 복수의 제3 배선(123)과 제1 반도체층(131)이 전기적으로 연결되는 것을 방지할 수 있다. 또한, 제2 반도체층(133)을 둘러싸는 보호막(836)에 의해 복수의 발광 소자(830)의 양측 단부에 형성되는 연결 전극(CE)과 제2 반도체층(133)이 전기적으로 연결되는 것을 방지할 수 있다.
만약, 제2 반도체층(133)에만 전기적으로 연결되어야 하는 복수의 제3 배선(123)이 제1 반도체층(131)에까지 연결되거나, 제1 반도체층(131)에만 전기적으로 연결되어야 하는 연결 전극(CE)이 제2 반도체층(133)에까지 전기적으로 연결되는 경우, 표시 장치(800)의 불량으로 이어질 수 있다. 따라서, 복수의 발광 소자(830)의 제1 반도체층(131), 발광층(132) 및 제2 반도체층(133)을 덮는 보호막(836)을 형성하여 복수의 발광 소자(830)를 보호할 수 있다.
이때, 보호막(836)은 발광 소자(830) 단부에 위치한 제1 반도체층(131)의 일부분은 덮지 않아 보호막(836)으로부터 제1 반도체층(131)의 일부분이 노출될 수 있다. 제1 반도체층(131) 일부분이 보호막(836) 외측으로 노출되어야, 복수의 발광 소자(830)의 양측 단부를 덮는 연결 전극(CE)과 제1 반도체층(131)을 전기적으로 연결시킬 수 있다. 따라서, 보호막(836)은 발광층(132)에 인접한 제1 반도체층(131)의 측면 일부분만 덮고 나머지 부분은 덮지 않는다.
한편, 보호막(836)은 제2 반도체층(133)의 측면 일부분만 덮을 수도 있지만 제2 반도체층(133)의 측면 전체를 덮을 수 있다. 제2 반도체층(133) 일측의 도체층(134)을 통해 제2 반도체층(133)과 복수의 제3 배선(123)을 연결시킬 수 있으므로, 보호막(836)은 제2 반도체층(133) 측면 전체를 덮을 수 있다. 다만, 설계에 따라 보호막(836)은 제2 반도체층(133)의 일부분만 덮을 수도 있으며, 이에 제한되지 않는다.
본 발명의 다른 실시예에 따른 표시 장치(800)에서는 복수의 발광 소자(830)의 제1 반도체층(131)과 제2 반도체층(133)을 둘러싸는 보호막(836)을 형성하여, 복수의 발광 소자(830)와 복수의 제3 배선(123) 및 연결 전극(CE) 간의 쇼트 불량을 방지할 수 있다. 복수의 발광 소자(830) 양측 단부를 덮는 연결 전극(CE)은 복수의 발광 소자(830)의 일측 단부의 제1 반도체층(131)과 전기적으로 연결되고, 복수의 발광 소자(830)의 중심부를 덮는 복수의 제3 배선(123)은 제2 반도체층(133)과 전기적으로 연결될 수 있다. 다만, 공정 오차 등에 의해 연결 전극(CE)이 발광 소자(830) 중심부의 제2 반도체층(133)까지 접하도록 형성되거나, 복수의 제3 배선(123)이 발광 소자(830) 단부의 제1 반도체층(131)까지 접하도록 형성되는 경우 쇼트 불량이 발생할 수도 있다. 그러므로, 연결 전극(CE)과 연결되는 최외측 단부를 제외한 제1 반도체층(131)의 일부분, 발광층(132) 및 제2 반도체층(133)을 둘러싸는 보호막(836)을 형성하여, 복수의 발광 소자(830)와 복수의 제3 배선(123) 및 연결 전극(CE) 간의 쇼트 불량을 방지할 수 있다. 또한, 보호막(836)이 제2 반도체층(133)을 모두 덮도록 형성되더라도 제2 반도체층(133) 일측의 도체층(134)을 통해 복수의 제3 배선(123)과 제2 반도체층(133)을 용이하게 연결할 수 있다. 따라서, 본 발명의 다른 실시예에 따른 표시 장치(800)에서는 복수의 발광 소자(830)의 제1 반도체층(131) 및 제2 반도체층(133)을 덮는 보호막(836)을 형성하여 복수의 발광 소자(830)에 연결 전극(CE) 및 복수의 제3 배선(123)을 연결하는 과정에서 발생하는 쇼트 불량을 방지할 수 있다.
이하에서는 도 10a 내지 도 10e를 참조하여 본 발명의 다른 실시예에 따른 표시 장치(800)의 발광 소자(830)의 제조 방법을 설명하기로 한다.
도 10a 내지 도 10e는 본 발명의 다른 실시예에 따른 표시 장치의 발광 소자의 제조 방법을 설명하기 위한 공정도들이다.
도 10a를 참조하면, 성장 기판(WF) 상에 에피층(EPI)을 형성한다. 구체적으로, 성장 기판(WF) 상에 제1 반도체 물질층(131m), 발광 물질층(132m) 및 제2 반도체 물질층(133m)을 형성한다.
도 10a 및 도 10b를 참조하면, 에피층(EPI) 상에 발광 소자(830)와 대응되는 마스크(MS)를 형성한다. 마스크(MS)를 형성하여 에피층(EPI)을 패터닝할 수 있고, 복수의 발광 소자(830)의 제1 반도체층(131), 발광층(132) 및 제2 반도체층(133)을 형성할 수 있다.
이어서, 성장 기판(WF) 상에서 제1 반도체층(131)의 측면, 발광층(132)의 측면 및 제2 반도체층(133)의 측면에 보호막(836)을 형성한다. 보호막(836)을 이루는 물질을 성장 기판(WF) 상에 형성하여 제1 반도체층(131)의 측면, 발광층(132)의 측면 및 제2 반도체층(133)의 측면을 덮는 보호막(836)을 형성할 수 있다. 이때, 도 10b에서는 보호막(836)이 제1 반도체층(131)의 측면, 발광층(132)의 측면 및 제2 반도체층(133)의 측면에만 형성된 것으로 도시하였으나, 공정 조건 등에 따라 보호막(836)이 성장 기판(WF) 전면에 형성되어 제1 반도체층(131) 각각의 사이의 제1 반도체 물질층(131m)의 상면까지 형성될 수도 있으며, 이에 제한되지 않는다.
이어서, 도 10c를 참조하면, 보호막(836)을 형성한 후, 마스크(MS)를 제거하고 성장 기판(WF) 전면에 임시 보호층(PR)을 형성한다. 임시 보호층(PR)을 형성한 후, 제2 반도체층(133) 상에 도체층(134)과 부도체층(135)을 순차적으로 형성한다. 임시 보호층(PR)은 예를 들어, 포토 레지스트일 수 있으나, 이에 제한되지 않는다.
임시 보호층(PR)은 제1 반도체층(131), 발광층(132) 및 제2 반도체층(133) 사이의 빈 공간을 채우도록 배치된다. 임시 보호층(PR)을 발광 소자(830)의 보호막(836) 사이의 빈 공간에 형성하여 도체층(134)이 제2 반도체층(133) 상부에만 형성되도록 할 수 있다. 만약, 임시 보호층(PR)이 없는 상태에서 성장 기판(WF) 상에 도체층(134) 및 부도체층(135)을 형성하는 경우, 보호막(836) 사이의 공간에까지 도체층(134) 및 부도체층(135)이 형성될 수 있으므로, 임시 보호층(PR)을 형성하여 도체층(134) 및 부도체층(135)이 제2 반도체층(133)의 일면 상에만 배치되도록 할 수 있다.
도 10d를 참조하면, 마스크(MS)를 이용하여 제2 반도체층(133)에 중첩하지 않는 도체층(134) 및 부도체층(135)의 일부분을 패터닝하고, 임시 보호층(PR)을 제거하여 제1 반도체층(131), 발광층(132), 제2 반도체층(133), 도체층(134), 부도체층(135) 및 보호층을 포함하는 복수의 발광 소자(830)를 형성한다.
제2 반도체층(133)에 중첩하지 않는 도체층(134)과 부도체층(135)의 일부분을 패터닝하여 성장 기판(WF) 상에는 제2 반도체층(133)에 중첩하는 도체층(134)과 부도체층(135)만 남을 수 있다. 그리고 제2 반도체층(133)에 중첩하지 않는 도체층(134)과 부도체층(135)을 제거한 후, 보호막(836) 사이의 빈 공간에 형성된 임시 보호층(PR)을 제거할 수 있다.
마지막으로, 도 10e를 참조하면, 복수의 발광 소자(830)를 성장 기판(WF)으로부터 분리한다. 예를 들어, 레이저 리프트 오프 기술, 케미컬 리프트 오프 기술 또는 스탬프 등을 이용해 복수의 발광 소자(830)와 성장 기판(WF)을 분리할 수 있으나, 이에 제한되지 않는다.
이때, 제1 반도체층(131)의 측면 중 하측 부분(A)에 배치된 보호막(836) 일부분은 발광 소자(830)와 성장 기판(WF) 분리 과정에서 소실될 수 있다. 제1 반도체층(131) 측면 중 하측 부분(A)을 덮는 보호막(836) 일부분은 성장 기판(WF)과 함께 제1 반도체층(131)으로부터 분리될 수 있다. 이에, 제1 반도체층(131)의 최외측 단부가 보호막(836)으로부터 노출된 구조가 형성될 수 있다. 따라서, 보호막(836)으로부터 노출된 제1 반도체층(131)의 측면 중 하측 부분(A)을 통해 연결 전극(CE)과 제1 반도체층(131)을 전기적으로 연결할 수 있다.
따라서, 본 발명의 다른 실시예에 따른 표시 장치(800) 및 표시 장치(800)의 제조 방법에서는 임시 보호층(PR)을 이용하여 복수의 발광 소자(830)의 제1 반도체층(131), 발광층(132) 및 제2 반도체층(133)의 측면에만 보호막(836)을 형성할 수 있다. 먼저, 임시 기판(110) 상에 에피층(EPI)을 성장시켜 제1 반도체층(131), 발광층(132) 및 제2 반도체층(133)을 형성할 수 있다. 이 상태에서 제1 반도체층(131), 발광층(132) 및 제2 반도체층(133)의 측면을 둘러싸는 보호막(836)을 형성하고, 보호막(836) 사이의 빈 공간에 임시 보호층(PR)을 형성할 수 있다. 그리고 임시 보호층(PR)과 제2 반도체층(133) 상에 도체층(134) 및 부도체층(135)을 형성하여 복수의 발광 소자(830)의 형성을 완료할 수 있다. 만약, 에피층(EPI) 상에 도체층(134) 및 부도체층(135)을 형성하고, 이들을 모두 한 번에 패터닝한 후 보호막(836)을 형성한다면, 제1 반도체층(131), 발광층(132) 및 제2 반도체층(133)의 측면에만 선택적으로 보호막(836) 형성이 어려울 수 있다. 이와 달리, 본 발명의 다른 실시예에 따른 표시 장치(800) 및 표시 장치(800)의 제조 방법에서는 제1 반도체층(131), 발광층(132) 및 제2 반도체층(133)만 형성된 상태에서 보호막(836)을 미리 형성하고, 보호막(836) 사이의 빈 공간에 임시 보호층(PR)을 형성하여 제2 반도체층(133) 상부에만 도체층(134) 및 부도체층(135)이 형성되도록 하여, 제1 반도체층(131), 발광층(132) 및 제2 반도체층(133)을 보호하는 보호막(836)을 용이하게 형성할 수 있다.
본 발명의 다양한 실시예들에 따른 표시 장치는 다음과 같이 설명될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는, 기판, 기판 상에 배치되고, 서로 이격된 복수의 제1 배선, 기판 상에 배치되고, 복수의 제1 배선 각각의 사이에 배치된 복수의 제2 배선, 복수의 제1 배선 및 복수의 제2 배선 상에 배치된 복수의 발광 소자, 및 복수의 발광 소자 상에 배치된 복수의 제3 배선을 포함하고, 복수의 발광 소자 각각은, 복수의 제1 배선에 중첩하고, 상기 복수의 제1 배선 및 복수의 제2 배선과 전기적으로 연결된 제1 반도체층, 제1 반도체층의 일측에 배치된 발광층, 발광층의 일측에 배치된 제2 반도체층, 제2 반도체층의 일측에 배치되고, 복수의 제3 배선과 접하는 도체층, 및 도체층의 일측에 배치되고, 복수의 제2 배선에 중첩하는 부도체층을 포함한다.
본 발명의 다른 특징에 따르면, 발광층은 복수의 발광 소자의 양측 단부 중 제1 반도체층이 배치된 일측 단부에 더 인접하게 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 도체층은 복수의 발광 소자의 중심부에 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 발광 소자 각각은, 제1 반도체층, 발광층 및 제2 반도체층을 둘러싸는 보호막을 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 제1 배선 및 복수의 제2 배선과 복수의 발광 소자 사이에 배치된 절연층, 및 복수의 발광 소자 상에 배치되어, 복수의 발광 소자와 복수의 제1 배선 및 복수의 제2 배선을 전기적으로 연결하는 연결 전극을 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 연결 전극은 절연층의 컨택홀을 통해 노출된 복수의 제1 배선의 일부분 및 복수의 제2 배선의 일부분과 복수의 발광 소자의 양측 단부에 배치된 제1 반도체층 및 부도체층에 접할 수 있다.
본 발명의 또 다른 특징에 따르면, 기판 상에 배치되고, 복수의 제1 배선 및 복수의 제2 배선과 전기적으로 연결된 구동 트랜지스터, 및 기판 상에 배치되고, 복수의 제3 배선과 전기적으로 연결된 공통 배선을 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 발광 소자와 복수의 제3 배선 사이에 배치된 추가 절연층을 더 포함하고, 복수의 제3 배선은 추가 절연층의 컨택홀을 통해 복수의 발광 소자의 중심부에 접할 수 있다.
본 발명의 다른 실시예에 따른 표시 장치는, 복수의 서브 화소가 정의된 기판, 기판 상에서 복수의 서브 화소 각각에 배치된 구동 트랜지스터, 기판 상에서 복수의 서브 화소 각각에 배치된 복수의 발광 소자, 구동 트랜지스터와 복수의 발광 소자 사이에 배치되고, 구동 트랜지스터와 전기적으로 연결된 복수의 제1 배선, 구동 트랜지스터와 복수의 발광 소자 사이에서 복수의 제1 배선 사이에 배치되고, 구동 트랜지스터와 전기적으로 연결된 복수의 제2 배선, 및 복수의 발광 소자 상에 배치되고, 복수의 발광 소자 각각의 중심부에 접하는 복수의 제3 배선을 포함하고, 복수의 발광 소자 각각은, 복수의 제1 배선 및 복수의 제2 배선과 전기적으로 연결되는 제1 반도체층, 제1 반도체층의 일측에 배치되고, 복수의 제3 배선과 전기적으로 연결되는 제2 반도체층, 적어도 일부가 중심부에 중첩하고, 제2 반도체층의 일측에 배치된 도체층, 및 도체층의 일측에 배치된 부도체층을 포함한다.
본 발명의 다른 특징에 따르면, 복수의 발광 소자 각각은 제1 반도체층의 일부분 및 제2 반도체층을 덮는 보호막을 더 포함하고, 제1 반도체층의 최외측 단부는 보호막으로부터 노출될 수 있다.
본 발명의 또 다른 특징에 따르면, 구동 트랜지스터와 복수의 제1 배선 및 복수의 제2 배선 사이에 배치된 평탄화층, 및 복수의 제1 배선 및 복수의 제2 배선과 복수의 발광 소자 사이에 배치된 절연층을 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 평탄화층 아래에 배치된 공통 배선을 더 포함하고, 복수의 제3 배선은 절연층 및 평탄화층의 컨택홀을 통해 공통 배선과 전기적으로 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 절연층 및 복수의 발광 소자 상에 배치되고, 절연층의 컨택홀을 통해 복수의 제1 배선 및 복수의 제2 배선에 접하는 연결 전극을 더 포함하고, 복수의 제1 배선은 평탄화층의 컨택홀을 통해 구동 트랜지스터에 접하고, 복수의 제2 배선은 연결 전극 및 복수의 제1 배선을 통해 구동 트랜지스터와 전기적으로 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 연결 전극은 복수의 발광 소자 각각의 제1 반도체층과 부도체층을 덮을 수 있다.
본 발명의 또 다른 특징에 따르면, 연결 전극 상에 배치되고, 복수의 발광 소자의 중심부가 노출되는 컨택홀을 포함하는 추가 절연층을 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 서브 화소 중 하나의 서브 화소에 배치된 복수의 발광 소자는 제1 반도체층이 복수의 제1 배선을 향해 배치된 일부의 발광 소자와 제1 반도체층이 복수의 제2 배선을 향해 배치된 다른 일부의 발광 소자로 이루어질 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100, 800: 표시 장치
110: 기판
111: 버퍼층
112: 게이트 절연층
113: 제1 절연층
114: 제2 절연층
115: 제3 절연층
116: 제4 절연층
121: 제1 배선
121a: 제1 연결 배선
122: 제2 배선
122a: 제2 연결 배선
123: 제3 배선
CE: 연결 전극
130, 830: 발광 소자
131: 제1 반도체층
132: 발광층
133: 제2 반도체층
134: 도체층
135: 부도체층
836: 보호막
SP: 서브 화소
AA: 표시 영역
NA: 비표시 영역
GL: 게이트 배선
DL: 데이터 배선
CL: 공통 배선
VDD: 고전위 전원 배선
ST: 스위칭 트랜지스터
DT: 구동 트랜지스터
ACT: 액티브층
GE: 게이트 전극
GEa: 게이트 연결 전극
SE: 소스 전극
DE: 드레인 전극
SC: 커패시터
WF: 성장 기판
EPI: 에피층
131m, 131m': 제1 반도체 물질층
132m: 발광 물질층
133m: 제2 반도체 물질층
MS: 마스크
NZ: 노즐
SL: 용액
PR: 임시 보호층

Claims (16)

  1. 기판;
    상기 기판 상에 배치되고, 서로 이격된 복수의 제1 배선;
    상기 기판 상에 배치되고, 상기 복수의 제1 배선 각각의 사이에 배치된 복수의 제2 배선;
    상기 복수의 제1 배선 및 상기 복수의 제2 배선 상에 배치된 복수의 발광 소자; 및
    상기 복수의 발광 소자 상에 배치된 복수의 제3 배선을 포함하고,
    상기 복수의 발광 소자 각각은,
    상기 복수의 제1 배선에 중첩하고, 상기 복수의 제1 배선 및 상기 복수의 제2 배선과 전기적으로 연결된 제1 반도체층;
    상기 제1 반도체층의 일측에 배치된 발광층;
    상기 발광층의 일측에 배치된 제2 반도체층;
    상기 제2 반도체층의 일측에 배치되고, 상기 복수의 제3 배선과 접하는 도체층; 및
    상기 도체층의 일측에 배치되고, 상기 복수의 제2 배선에 중첩하는 부도체층을 포함하는, 표시 장치.
  2. 제1항에 있어서,
    상기 발광층은 상기 복수의 발광 소자의 양측 단부 중 상기 제1 반도체층이 배치된 일측 단부에 더 인접하게 배치되는, 표시 장치.
  3. 제1항에 있어서,
    상기 도체층은 상기 복수의 발광 소자의 중심부에 배치되는, 표시 장치.
  4. 제1항에 있어서,
    상기 복수의 발광 소자 각각은, 상기 제1 반도체층, 상기 발광층 및 상기 제2 반도체층을 둘러싸는 보호막을 더 포함하는, 표시 장치.
  5. 제1항에 있어서,
    상기 복수의 제1 배선 및 상기 복수의 제2 배선과 상기 복수의 발광 소자 사이에 배치된 절연층; 및
    상기 복수의 발광 소자 상에 배치되어, 상기 복수의 발광 소자와 상기 복수의 제1 배선 및 상기 복수의 제2 배선을 전기적으로 연결하는 연결 전극을 더 포함하는, 표시 장치.
  6. 제5항에 있어서,
    상기 연결 전극은 상기 절연층의 컨택홀을 통해 노출된 상기 복수의 제1 배선의 일부분 및 상기 복수의 제2 배선의 일부분과 상기 복수의 발광 소자의 양측 단부에 배치된 상기 제1 반도체층 및 상기 부도체층에 접하는, 표시 장치.
  7. 제5항에 있어서,
    상기 기판 상에 배치되고, 상기 복수의 제1 배선 및 상기 복수의 제2 배선과 전기적으로 연결된 구동 트랜지스터; 및
    상기 기판 상에 배치되고, 상기 복수의 제3 배선과 전기적으로 연결된 공통 배선을 더 포함하는, 표시 장치.
  8. 제1항에 있어서,
    상기 복수의 발광 소자와 상기 복수의 제3 배선 사이에 배치된 추가 절연층을 더 포함하고,
    상기 복수의 제3 배선은 상기 추가 절연층의 컨택홀을 통해 상기 복수의 발광 소자의 중심부에 접하는, 표시 장치.
  9. 복수의 서브 화소가 정의된 기판;
    상기 기판 상에서 상기 복수의 서브 화소 각각에 배치된 구동 트랜지스터;
    상기 기판 상에서 상기 복수의 서브 화소 각각에 배치된 복수의 발광 소자;
    상기 구동 트랜지스터와 상기 복수의 발광 소자 사이에 배치되고, 상기 구동 트랜지스터와 전기적으로 연결된 복수의 제1 배선;
    상기 구동 트랜지스터와 상기 복수의 발광 소자 사이에서 상기 복수의 제1 배선 사이에 배치되고, 상기 구동 트랜지스터와 전기적으로 연결된 복수의 제2 배선; 및
    상기 복수의 발광 소자 상에 배치되고, 상기 복수의 발광 소자 각각의 중심부에 접하는 복수의 제3 배선을 포함하고,
    상기 복수의 발광 소자 각각은,
    상기 복수의 제1 배선 및 상기 복수의 제2 배선과 전기적으로 연결되는 제1 반도체층;
    상기 제1 반도체층의 일측에 배치되고, 상기 복수의 제3 배선과 전기적으로 연결되는 제2 반도체층;
    적어도 일부가 상기 중심부에 중첩하고, 상기 제2 반도체층의 일측에 배치된 도체층; 및
    상기 도체층의 일측에 배치된 부도체층을 포함하는, 표시 장치.
  10. 제9항에 있어서,
    상기 복수의 발광 소자 각각은 상기 제1 반도체층의 일부분 및 상기 제2 반도체층을 덮는 보호막을 더 포함하고,
    상기 제1 반도체층의 최외측 단부는 상기 보호막으로부터 노출된, 표시 장치.
  11. 제9항에 있어서,
    상기 구동 트랜지스터와 상기 복수의 제1 배선 및 상기 복수의 제2 배선 사이에 배치된 평탄화층; 및
    상기 복수의 제1 배선 및 상기 복수의 제2 배선과 상기 복수의 발광 소자 사이에 배치된 절연층을 더 포함하는, 표시 장치.
  12. 제11항에 있어서,
    상기 평탄화층 아래에 배치된 공통 배선을 더 포함하고,
    상기 복수의 제3 배선은 상기 절연층 및 상기 평탄화층의 컨택홀을 통해 상기 공통 배선과 전기적으로 연결되는, 표시 장치.
  13. 제11항에 있어서,
    상기 절연층 및 상기 복수의 발광 소자 상에 배치되고, 상기 절연층의 컨택홀을 통해 상기 복수의 제1 배선 및 상기 복수의 제2 배선에 접하는 연결 전극을 더 포함하고,
    상기 복수의 제1 배선은 상기 평탄화층의 컨택홀을 통해 상기 구동 트랜지스터에 접하고,
    상기 복수의 제2 배선은 상기 연결 전극 및 상기 복수의 제1 배선을 통해 상기 구동 트랜지스터와 전기적으로 연결되는, 표시 장치.
  14. 제13항에 있어서,
    상기 연결 전극은 상기 복수의 발광 소자 각각의 상기 제1 반도체층과 상기 부도체층을 덮는, 표시 장치.
  15. 제13항에 있어서,
    상기 연결 전극 상에 배치되고, 상기 복수의 발광 소자의 중심부가 노출되는 컨택홀을 포함하는 추가 절연층을 더 포함하는, 표시 장치.
  16. 제9항에 있어서,
    상기 복수의 서브 화소 중 하나의 서브 화소에 배치된 상기 복수의 발광 소자는 상기 제1 반도체층이 상기 복수의 제1 배선을 향해 배치된 일부의 발광 소자와 상기 제1 반도체층이 상기 복수의 제2 배선을 향해 배치된 다른 일부의 발광 소자로 이루어진, 표시 장치.
KR1020210116484A 2021-09-01 2021-09-01 표시 장치 KR20230033473A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210116484A KR20230033473A (ko) 2021-09-01 2021-09-01 표시 장치
GB2211596.8A GB2611858A (en) 2021-09-01 2022-08-09 Display device
CN202210949790.2A CN115732531A (zh) 2021-09-01 2022-08-09 显示装置和制造显示装置的方法
US17/895,768 US20230066130A1 (en) 2021-09-01 2022-08-25 Display device and method of manufacturing display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210116484A KR20230033473A (ko) 2021-09-01 2021-09-01 표시 장치

Publications (1)

Publication Number Publication Date
KR20230033473A true KR20230033473A (ko) 2023-03-08

Family

ID=84546151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210116484A KR20230033473A (ko) 2021-09-01 2021-09-01 표시 장치

Country Status (4)

Country Link
US (1) US20230066130A1 (ko)
KR (1) KR20230033473A (ko)
CN (1) CN115732531A (ko)
GB (1) GB2611858A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102509929B1 (ko) * 2018-09-05 2023-03-14 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200103925A (ko) * 2019-02-25 2020-09-03 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102668651B1 (ko) * 2019-06-17 2024-05-24 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
CN115732531A (zh) 2023-03-03
GB2611858A (en) 2023-04-19
GB202211596D0 (en) 2022-09-21
US20230066130A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
US10607515B2 (en) Display device using semiconductor light emitting device and method for manufacturing the same
KR102064806B1 (ko) 표시 장치 및 표시 장치의 제조 방법
US11239215B2 (en) Display device using semiconductor light emitting device and method for manufacturing the same
US20210376283A1 (en) Display device
US11670737B2 (en) Display device
US11764254B2 (en) Display apparatus
US20220181381A1 (en) Light emitting element and display device
US20220020812A1 (en) Display device and method of manufacturing the same
KR20200056628A (ko) 표시 장치 및 표시 장치의 제조 방법
US20140021496A1 (en) Thin film transistor array and el display employing thereof
US20230135290A1 (en) Display device using semiconductor light-emitting diodes, and method for manufacturing same
KR20230033473A (ko) 표시 장치
CN114914265A (zh) 显示装置和制造该显示装置的方法
US20230215975A1 (en) Nanorod light emitting element and display device including the same
US20240128243A1 (en) Display device
US20240204146A1 (en) Display device
US20240186471A1 (en) Display device
US20240145634A1 (en) Display device
KR101472125B1 (ko) 유기발광다이오드 표시장치
KR20240065670A (ko) 발광 소자 및 발광 소자를 포함하는 표시 장치
KR20240094825A (ko) 표시 장치
KR20230141985A (ko) 표시 장치 및 이의 제조 방법
CN118263258A (en) Display device
CN114503274A (zh) 显示基板及显示装置
CN115312568A (zh) 显示面板以及具备其的显示装置