CN110289308B - 薄膜晶体管及其制备方法、阵列基板、显示装置 - Google Patents

薄膜晶体管及其制备方法、阵列基板、显示装置 Download PDF

Info

Publication number
CN110289308B
CN110289308B CN201910579865.0A CN201910579865A CN110289308B CN 110289308 B CN110289308 B CN 110289308B CN 201910579865 A CN201910579865 A CN 201910579865A CN 110289308 B CN110289308 B CN 110289308B
Authority
CN
China
Prior art keywords
substrate
thin film
electrode
film transistor
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910579865.0A
Other languages
English (en)
Other versions
CN110289308A (zh
Inventor
朱夏明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910579865.0A priority Critical patent/CN110289308B/zh
Publication of CN110289308A publication Critical patent/CN110289308A/zh
Priority to US16/909,017 priority patent/US11695075B2/en
Application granted granted Critical
Publication of CN110289308B publication Critical patent/CN110289308B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种薄膜晶体管及其制备方法、阵列基板、显示装置，属于显示技术领域，其可解决现有的薄膜晶体管容易因为弯折而产生裂纹或者断裂的问题。本发明的薄膜晶体管，包括：基底和设于所述基底上的有源层，所述有源层背离所述基底的表面上设有凹槽。

Description

薄膜晶体管及其制备方法、阵列基板、显示装置
技术领域
本发明涉及显示技术领域，具体地，涉及一种薄膜晶体管及其制备方法、阵列基板、显示装置。
背景技术
可弯折基板作为显示领域的一种新型基板因其可弯折的性能受到了广泛的关注，被应用于可弯折手机、可穿戴设备等技术领域。
目前，可弯折基板的可弯折程度有所限制，例如，弯折的曲率半径不能小于1mm，造成上述限制的原因之一是在可弯折基板弯折过程中，可弯折基板内位于弯折区域的驱动电路的各种结构的膜层会产生应力，可弯折基板的弯折程度越大，则膜层产生的应力也越大，因此，当可弯折基板进行较大程度的弯折时容易造成膜层(尤其是无机膜层)产生裂纹或者断裂，从而造成驱动电路的电学性能的劣化或者失效。
发明内容
本发明至少部分解决现有的驱动电路的膜层容易因为弯折而产生裂纹或者断裂的问题，提供了一种提升了耐弯折性能的薄膜晶体管及其制备方法、阵列基板、显示装置。
本发明实施例提供一种薄膜晶体管，包括：基底和设于所述基底上的有源层，
所述有源层背离所述基底的表面上设有凹槽。
可选地，薄膜晶体管还包括第一电极、第二电极，所述有源层包括分别与所述第一电极和所述第二电极对应接触的两个接触部以及位于两所述接触部之间的中间部；
所述凹槽均设置在所述中间部。
可选地，所述凹槽为条状，具有长度方向，所述长度方向垂直于从所述第一电极指向所述第二电极的方向；
所述凹槽槽底靠近所述基底的一侧设置有导电增强结构，所述导电增强结构的导电性能大于所述中间部的其它部分的导电性能。
可选地，所述导电增强结构在垂直所述基底的方向上贯穿所述有源层。
可选地，所述导电增强结构为导体化的半导体材料。
可选地，薄膜晶体管还包括设于所述有源层远离所述基底一侧的栅绝缘层，设于所述栅绝缘层远离所述基底一侧的栅极；
所述栅极在所述基底上的正投影与所述凹槽在所述基底上的正投影不交叠。
可选地，所述有源层设有多个凹槽，所述多个凹槽沿从所述第一电极指向所述第二电极的方向间隔排布。
可选地，所述凹槽具有与所述长度方向垂直的宽度方向，所述凹槽在所述宽度方向上的尺寸为8nm至500nm。
可选地，薄膜晶体管还包括：
设于所述有源层远离所述基底一侧的栅绝缘层，设于所述栅绝缘层远离所述基底一侧的栅极，部分所述栅绝缘层位于所述凹槽内。
可选地，形成所述栅绝缘层的材料包含高致密材料，所述栅绝缘层的厚度为5nm至50nm。
可选地，所述凹槽内填充有有机绝缘膜。
本发明实施例提供一种阵列基板，包括多个薄膜晶体管，
所述薄膜晶体管为上述的薄膜晶体管。
可选地，所述基底为可弯折基底并具有预定弯折方向，在平行所述基底方向上，所述凹槽为条状，具有长度方向，且所述长度方向垂直于所述预定弯折方向。
本发明实施例提供一种显示装置，包括上述的阵列基板。
本发明实施例提供一种薄膜晶体管的制备方法，包括：
提供一基底；
在所述基底上形成有源层，在所述有源层背离所述基底的表面形成有凹槽。
可选地，所述凹槽通过纳米压印工艺形成。
附图说明
图1为相关技术中薄膜晶体管的结构示意图；
图2为本发明实施例1中薄膜晶体管的一种结构示意图；
图3为本发明实施例1中薄膜晶体管的另一种结构示意图；
图4为本发明实施例1中薄膜晶体管的一种结构的俯视示意图；
图5为本发明实施例3中阵列基板的一种结构的俯视示意图；
其中的附图标记说明：1、可弯折基底；11、缓冲层；2、有源层；21、接触部；22、中间部；23、凹槽；24、导电增强结构； 3、栅绝缘层；4、栅极；51、层间绝缘层；52、有机绝缘膜；61、第一电极；62、第二电极；a、凹槽槽底；b、凹槽槽口；C、第一方向。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明所提供的一种显示单元、显示基板及其驱动方法和显示装置作进一步详细描述。
名词解释
在本申请中，如无特殊说明，以下技术词语应按照下述的解释理解：
多个膜层“层叠设置”是指多个膜层是按照一定的顺序依次形成的，但不代表它们在所有位置上都有空间意义上的层叠关系，也不代表它们两两相互接触。
A位于B上方，是指A的所在层在B的所在层后形成，故从层叠关系上看A比B更远离基底，但这并不表示在所有位置 B都叠置在A上，例如B也可设于没有A存在的位置。
实施例1：
参见图2至4，本实施例提供一种薄膜晶体管，包括：基底和设于基底上的有源层2，有源层2背离基底的表面上设有凹槽 23。
发明人发现，当薄膜晶体管的基底发生弯折时，由于外力作用弯折区附近的膜层将会发生形变并产生弯折应力，使位于弯折区附近的膜层受到挤压或者拉伸，薄膜晶体管的有源层2通常为无机材料，无机材料具有较大的脆性，因此，有源层2受到多次弯折受力后容易发生裂纹或者断裂，引起薄膜晶体管劣化或失效。
本发明实施例的方案中，凹槽23(例如应力释放槽)一方面使得其所在位置的有源层2的厚度减小，故有源层2被弯折时，其产生的弯折应力会较未设置凹槽的有源层2小；另一方面凹槽 23增加了有源层2的表面积，故有源层2被弯折时，其产生的弯折应力可以在更大面积范围内释放，从而减小了单位面积上的弯折应力；由此，凹槽23可以减少有源层2产生裂纹或者折断的几率，提升了薄膜晶体管的耐弯折性能。
参见图1，薄膜晶体管具体的基底上可层叠设置缓冲层11、有源层2、栅绝缘层3、栅极4、层间绝缘层(Inter Layer Dielectric，简称ILD)51，以及设置在层间绝缘层51上的第一电极61和第二电极62(即源极和漏极)等结构。
其中，有源层2包括分别与第一电极61和第二电极62对应的两个接触部(欧姆接触区)21，以及位于接触部(欧姆接触区) 21之间的中间部(沟道区)22。
可选地，凹槽23均设于以上中间部22。
这是因为，接触部21是直接与第一电极61和第二电极62 接触的，故有源层2中真正起到开关通道作用的是中间部(沟道区)22，故中间部22若产生裂纹对薄膜晶体管的电学性能造成的影响大于接触部21产生裂纹造成的影响。
当以上基底为可弯折基底1时，薄膜晶体管可发生的变形程度更大，从而凹槽23可更有效的发挥作用，提高可弯折基底1 能达到的曲率半径(例如R≤1mm)。为了方便，以下均以基底是可弯折基底1为例进行说明(当然基底也可为其它刚性基底)。
参见图2至4，可弯折基底1可以是具有预定弯折方向的，即可弯折基底1不能在任意方向上随意弯折，而只能在预定弯折方向上弯折，该预定弯折方向是指可弯折基底1弯折时发生的变形所在的方向。例如，预定弯折方向可平行于从第一电极61指向第二电极62的第一方向C，即图2、图3中，当薄膜晶体管按照预定弯折方向弯折时，左右两端可朝上朝中部运动而相互靠近，或朝下朝中部运动而相互靠近。
当然，虽然本发明实施例中以预定弯折方向平行于从第一电极61指向第二电极62的方向为例进行说明，但若预定弯折方向具体位置其它方向(例如垂直于从第一电极61指向第二电极62 的方向)，也是可行的。
可选地，凹槽23为条状，具有长度方向，且长度方向垂直于从第一电极61指向第二电极62的方向(即预定弯折方向)。
可见，凹槽23的长度方向垂直于预定弯折方向，则薄膜晶体管受到弯折时，凹槽23能够提供一定的弯折空间，从而相当于削弱了弯折操作带来的应力集中现象，因此，不易产生裂纹或折断。
为更好地减小有源层2产生的弯折应力，可选地，凹槽23 在长度方向上具有两对置的侧开口，即凹槽23由有源层2的一端面贯穿至与该端面对应的另一端面，其结构示意图参见图4。
另外，还可以根据实际需要设置凹槽槽底a和凹槽槽口b 的宽度尺寸，例如凹槽槽口b的宽度尺寸大于凹槽槽底a的宽度尺寸，其结构示意图参见图4。
可选地，凹槽23具有与长度方向垂直的宽度方向，凹槽23 在宽度方向上的尺寸为8nm至500nm。
为了尽可能地降低凹槽23对有源层2的电学性能的影响，凹槽23的宽度是越小越好，但是，为了有效地减小有源层2所受的弯折应力，凹槽23的宽度越大越好，故上述对凹槽23的宽度尺寸的设置，在对有源层2的电学性能影响在可接受范围内的前提下，最大限度地减小了有源层2因被弯折而产生的弯折应力。
可选地，有源层2设有多个凹槽23，多个凹槽23沿从第一电极61指向第二电极62的方向(即预定弯折方向)间隔排布。
根据上述方案，每一个凹槽23各自用于其所在区域周围的有源层2受到弯折时，提供弯折空间及释放应力，故当有源层2 受到弯折时，越多的凹槽23能够提供更多的弯折空间以及更好的释放应力。
可选地，多个凹槽23等间距排布在有源层2上。
可选地，当凹槽23为条状且长度方向垂直于第一电极61 指向第二电极62的方向时；
凹槽槽底a靠近可弯折基底1的一侧设置有导电增强结构导电增强结构24，导电增强结构24的导电性能大于中间部22的其它部分的导电性能。
进一步的，导电增强结构24在垂直基底1的方向上贯穿有源层2。
可见，有源层2(具体为中间部22)对应凹槽槽底a处的部分厚度比有源层2的其它部分薄，故该部分若是和其它部分相同的半导体，则该部分的实际导电性能小于其它部分的导电性能。
本发明实施例的方案中，将中间部22对应凹槽槽底a处的部分设置为导电性能更好的导电增强结构24，更优选是将其替换为导电增强结构24。这样，一方面维持中间部22的导电性能与其上未设有凹槽时一致，另一方面保证了中间部22各部分导电性能的一致。
可选地，导电增强结构24为导体化的半导体材料。
为了不增加薄膜晶体管的膜层数量和制备工艺难度，可将中间部22位于与凹槽槽底a处的部分直接导体化形成该导电增强结构24。
可选地，栅极4在可弯折基底1上的正投影与凹槽23在可弯折基底1上的正投影不交叠。
参见图3，凹槽将有源层2分隔为多个区间，若凹槽槽底a 处为导电增强结构24，则该位置不需要与栅极4对应，因此栅极4也可为分体结构，即仅位于没有凹槽23的位置，而凹槽23 处则没有栅极4。
此时，形成于栅极4上方的层间绝缘层51可为有机绝缘材料，从而该层间绝缘层51可填充至凹槽23(因为凹槽23处无栅极)内。当然，此时在凹槽23处也可没有层间绝缘层51(可为有机绝缘材料)，即层间绝缘层51也可不进入凹槽23中。
可选地，薄膜晶体管还包括：设于有源层2远离可弯折基底 1一侧的栅绝缘层3，设于栅绝缘层3远离可弯折基底1一侧的栅极4，部分栅绝缘层3位于凹槽23内。
上述方案中，部分栅绝缘层3位于凹槽23内，则随着凹槽 23形成了起伏结构，这样一来使得栅绝缘层3被弯折时，其上的弯折应力可以沿着起伏方向分散，因此，起伏结构的栅绝缘层 3所受的弯折应力比平坦结构的栅绝缘层3的弯折应力小。
可选地，形成栅绝缘层3的材料包含高致密材料，栅绝缘层 3的厚度为5nm至50nm。
栅绝缘层3用于隔绝栅极4和有源层2，因此，栅绝缘层3 要有一定的厚度。
上述方案中的高致密材料是指致密度高于特定值的材料。
可见，要达到相同的绝缘效果，采用高致密材料(例如，氧化铝)所需的厚度比传统栅绝缘层3(例如，氮化硅)更薄，厚度小于凹槽23的深度，以确保凹槽23在覆盖栅绝缘层3后仍然有足够的空间容纳有源层2受弯折后产生的形变，同时更薄的栅绝缘层3受到弯折时，其产生的内部应力也会减小，进而降低了栅绝缘层3因弯折产生裂纹或者断裂的风险。
可选地，栅绝缘层3采用的高致密材料可以包括氧化铝 (Al2O3)、氧化硅(SiO2)、氧化锆(ZrO2)、氧化铪(HfO2)、氧化钛(TiO2)之一或组合。
可选地，凹槽23内填充有有机绝缘膜52。
上述方案中，有机绝缘膜52填充了凹槽23内的空间，故可使有源层2表面相对平整，有利于凹槽23上方的其它无机膜层(栅极4)的形成。同时，有机绝缘膜52的杨氏模量较无机绝缘膜小很多，其弹性、韧性、强度都好于无机膜层，因此，有机绝缘膜52填充在凹槽23中不影响应力释放，甚至提升了有源层 2的耐弯折性能。
可选地，凹槽23内填满有机绝缘膜52。
参见图2，凹槽23被有机绝缘膜52填满(填平)，栅极4 形成于有机绝缘膜52上方。
可选地，凹槽23通过纳米压印技术形成。
纳米压印技术(nano-imprint lithography；简称NIL)是目前纳米沟槽加工的主要技术，可大面积地制备纳米级图形。同时，这项技术所用的设备简单制备时间短。
传统的光刻技术的光刻的尺寸极限最小为微米级别。
上述方案中，凹槽23在其宽度方向上的尺寸较小，优选为纳米(nm)级别的，因此，采用纳米压印工艺形成凹槽23优于采用传统的光刻技术。
当然，当凹槽23与栅极4不存在重叠时，则栅极4也可通过纳米压印技术形成，即可通过纳米压印技术在有源层2中形成凹槽23，并将栅极4对应凹槽23的部分去除。
实施例2
参见图2至4，本实施例提供一种上述实施例的薄膜晶体管的制备方法，该制备方法包括：
S301、提供基底(优选是可弯折基底1)。
S302、在基底上形成有源层2，在有源层2背离基底的表面形成有凹槽23。
可选地，凹槽23可通过米压印技术形成。
实施例3
参见图2至5，本实施例提供一种阵列基板，包括多个薄膜晶体管，薄膜晶体管包括上述实施例中记载的薄膜晶体管的结构。
由于采用上述实施例中所记载的薄膜晶体管，故薄膜晶体管因弯折发生损坏的概率降低，从而提升了阵列基板的耐弯折性，进而延长了该阵列基板的使用寿命。
可选地，基底为可弯折基底1并具有预定弯折方向，在平行基底的方向上凹槽23为条状，并具有长度方向，且长度方向垂直于预定弯折方向。
也就是说，当采用具有预定弯折方向的可弯折基底1时，凹槽23的长度方向优选是与预定弯折方向垂直的，以更好的释放应力。
当然，该预定弯折方向优选平行于薄膜晶体管的第一电极61指向第二电极62的方向。
实施例4
本实施例提供一种显示装置，其包括上述实施例的阵列基板。
具体的，该显示装置可为液晶显示面板(LCD)、有机发光二极管(OLED)显示面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其它变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其它要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (14)

1.一种薄膜晶体管，包括：基底和设于所述基底上的有源层，其特征在于，
所述有源层背离所述基底的表面上设有凹槽；
所述薄膜晶体管还包括第一电极、第二电极，所述有源层包括分别与所述第一电极和所述第二电极对应接触的两个接触部以及位于两所述接触部之间的中间部；
所述凹槽均设置在所述中间部；
所述薄膜晶体管还包括设于所述有源层远离所述基底一侧的栅绝缘层，设于所述栅绝缘层远离所述基底一侧的栅极；
所述栅极在所述基底上的正投影与所述凹槽在所述基底上的正投影不交叠。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述凹槽为条状，具有长度方向，所述长度方向垂直于从所述第一电极指向所述第二电极的方向；
所述凹槽槽底靠近所述基底的一侧设置有导电增强结构，所述导电增强结构的导电性能大于所述中间部的其它部分的导电性能。
3.根据权利要求2所述的薄膜晶体管，其特征在于，
所述导电增强结构在垂直所述基底的方向上贯穿所述有源层。
4.根据权利要求3所述的薄膜晶体管，其特征在于，
所述导电增强结构为导体化的半导体材料。
5.根据权利要求1所述的薄膜晶体管，其特征在于，
所述有源层设有多个凹槽，所述多个凹槽沿从所述第一电极指向所述第二电极的方向间隔排布。
6.根据权利要求1所述的薄膜晶体管，其特征在于，
所述凹槽具有与长度方向垂直的宽度方向，所述凹槽在所述宽度方向上的尺寸为8nm至500nm。
7.根据权利要求1所述的薄膜晶体管，其特征在于，还包括：
设于所述有源层远离所述基底一侧的栅绝缘层，设于所述栅绝缘层远离所述基底一侧的栅极，部分所述栅绝缘层位于所述凹槽内。
8.根据权利要求7所述的薄膜晶体管，其特征在于，
形成所述栅绝缘层的材料包含高致密材料，所述栅绝缘层的厚度为5nm至50nm。
9.根据权利要求7所述的薄膜晶体管，其特征在于，
所述凹槽内填充有有机绝缘膜。
10.一种阵列基板，包括多个薄膜晶体管，其特征在于，
所述薄膜晶体管为权利要求1至9中任一所述的薄膜晶体管。
11.根据权利要求10所述的阵列基板，其特征在于，
所述基底为可弯折基底并具有预定弯折方向，在平行所述基底方向上，所述凹槽为条状，具有长度方向，且所述长度方向垂直于所述预定弯折方向。
12.一种显示装置，包括如权利要求10或11所述的阵列基板。
13.一种薄膜晶体管的制备方法，包括：
提供一基底；
在所述基底上形成有源层，其特征在于，在所述有源层背离所述基底的表面形成有凹槽;
所述制备方法还包括形成薄膜晶体管的第一电极、第二电极和栅极的步骤；其中，
所述有源层包括分别与所述第一电极和所述第二电极对应接触的两个接触部以及位于两所述接触部之间的中间部；所述凹槽均设置在所述中间部；
在所述有源层远离所述基底一侧形成有的栅绝缘层，所述栅极形成于所述栅绝缘层远离所述基底一侧；所述栅极在所述基底上的正投影与所述凹槽在所述基底上的正投影不交叠。
14.根据权利要求13所述的制备方法，其特征在于，
所述凹槽通过纳米压印工艺形成。
CN201910579865.0A 2019-06-28 2019-06-28 薄膜晶体管及其制备方法、阵列基板、显示装置 Active CN110289308B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910579865.0A CN110289308B (zh) 2019-06-28 2019-06-28 薄膜晶体管及其制备方法、阵列基板、显示装置
US16/909,017 US11695075B2 (en) 2019-06-28 2020-06-23 Thin film transistor and manufacturing method thereof, array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910579865.0A CN110289308B (zh) 2019-06-28 2019-06-28 薄膜晶体管及其制备方法、阵列基板、显示装置

Publications (2)

Publication Number Publication Date
CN110289308A CN110289308A (zh) 2019-09-27
CN110289308B true CN110289308B (zh) 2022-08-26

Family

ID=68020155

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910579865.0A Active CN110289308B (zh) 2019-06-28 2019-06-28 薄膜晶体管及其制备方法、阵列基板、显示装置

Country Status (2)

Country Link
US (1) US11695075B2 (zh)
CN (1) CN110289308B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114220830B (zh) * 2021-12-08 2023-06-30 深圳市华星光电半导体显示技术有限公司 柔性显示面板
CN115117093A (zh) * 2022-06-14 2022-09-27 厦门天马微电子有限公司 显示面板及其制造方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013172143A1 (ja) * 2012-05-16 2013-11-21 ソニー株式会社 半導体デバイス、表示装置、電子機器、及び、半導体デバイスの製造方法
CN104779171A (zh) * 2015-05-05 2015-07-15 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及制作方法、阵列基板、显示装置
CN104900709A (zh) * 2015-06-04 2015-09-09 福州大学 一种高性能底栅型tft器件结构及其制备方法
CN108364961A (zh) * 2018-02-24 2018-08-03 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板
CN109713043A (zh) * 2017-10-25 2019-05-03 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、电子装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9799752B1 (en) * 2016-10-31 2017-10-24 Eastman Kodak Company Method for forming a thin-film transistor
US10211270B2 (en) * 2016-11-30 2019-02-19 Lg Display Co., Ltd. Thin film transistor and display panel using the same having serially connected gates
CN107086227B (zh) * 2017-05-11 2020-02-21 京东方科技集团股份有限公司 发光电路、电子装置、薄膜晶体管及其制备方法
JP7048292B2 (ja) * 2017-12-14 2022-04-05 株式会社ジャパンディスプレイ 有機ｅｌ表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013172143A1 (ja) * 2012-05-16 2013-11-21 ソニー株式会社 半導体デバイス、表示装置、電子機器、及び、半導体デバイスの製造方法
CN104779171A (zh) * 2015-05-05 2015-07-15 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及制作方法、阵列基板、显示装置
CN104900709A (zh) * 2015-06-04 2015-09-09 福州大学 一种高性能底栅型tft器件结构及其制备方法
CN109713043A (zh) * 2017-10-25 2019-05-03 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、电子装置
CN108364961A (zh) * 2018-02-24 2018-08-03 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板

Also Published As

Publication number Publication date
US11695075B2 (en) 2023-07-04
CN110289308A (zh) 2019-09-27
US20200411696A1 (en) 2020-12-31

Similar Documents

Publication Publication Date Title
CN106601133B (zh) 一种柔性显示面板、其制作方法及显示装置
US10014491B2 (en) Organic light-emitting diode display and manufacturing method thereof
WO2019148909A1 (zh) 柔性显示面板及其制备方法、显示装置
KR101482627B1 (ko) 평판 표시 장치 및 그 제조 방법
JP5352333B2 (ja) アクティブマトリクス型表示装置
US9508755B2 (en) Pixel unit and method of fabricating the same, array substrate and display device
KR101270705B1 (ko) 박막 트랜지스터 기판과 이의 제조 방법 및 이를 구비한액정표시패널
CN108022944B (zh) 一种阵列基板和柔性显示面板
CN110289308B (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
TWI323945B (en) Thin-film transistor panel and method for manufacturing the same
TWI440186B (zh) 驅動基板及使用其之顯示裝置
KR20200037765A (ko) 가요성 표시 장치 및 그 제조 방법
US20140071391A1 (en) Liquid crystal display apparatus
JP4368769B2 (ja) 薄膜トランジスタアレイとその製造方法
TW201207485A (en) Flat panel display device and method of manufacturing the same
TW201533891A (zh) 顯示面板及顯示裝置
WO2020196085A1 (ja) フレキシブルパネル装置
WO2014069260A1 (ja) アクティブマトリクス基板および液晶表示装置
TW201120550A (en) Display device and method of manufacturing the same
US20100157225A1 (en) Liquid crystal display unit and electronic device
US9508855B2 (en) Liquid crystal display and manufacturing method thereof
TWI534682B (zh) 顯示面板
JP2015145907A (ja) 表示装置の製造方法
KR102281844B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US11793027B2 (en) Display panel and method for manufacturing the same, and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant