CN108364961A - 一种阵列基板及其制作方法、显示面板 - Google Patents
一种阵列基板及其制作方法、显示面板 Download PDFInfo
- Publication number
- CN108364961A CN108364961A CN201810157036.9A CN201810157036A CN108364961A CN 108364961 A CN108364961 A CN 108364961A CN 201810157036 A CN201810157036 A CN 201810157036A CN 108364961 A CN108364961 A CN 108364961A
- Authority
- CN
- China
- Prior art keywords
- recess
- drain electrode
- source
- underlay substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 144
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 238000005452 bending Methods 0.000 claims abstract description 71
- 239000010409 thin film Substances 0.000 claims abstract description 34
- 238000009826 distribution Methods 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 174
- 238000000034 method Methods 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 27
- 239000010408 film Substances 0.000 claims description 27
- 239000011229 interlayer Substances 0.000 claims description 16
- 238000009413 insulation Methods 0.000 claims description 15
- 230000004888 barrier function Effects 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000005516 engineering process Methods 0.000 abstract description 4
- 239000002184 metal Substances 0.000 description 20
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000004069 differentiation Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000035772 mutation Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明涉及显示技术领域，公开了一种阵列基板及其制作方法、显示面板，该阵列基板，包括：衬底基板，衬底基板具有弯折区域和非弯折区域；阵列分布于衬底基板上的薄膜晶体管开关，每一个薄膜晶体管包括源漏电极层和位于源漏电极层与衬底基板之间的功能结构层，其中:至少一部分位于弯折区域的薄膜晶体管开关具有的源漏电极层形成有开口方向背离衬底基板的第一凹陷。上述阵列基板通过改变自身结构为位于弯折区域的薄膜晶体管内的源漏电极提供了一个应力预补偿，使得弯折区域在弯折时可以更好的释放应力，可提高阵列基板的耐弯折性能，提高显示面板的产品良率。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板及其制作方法、显示面板。
背景技术
由于现在市场对全屏产品的需求很大，因此市面上很多公司开发了进行全屏不边框的项目，具体的实施全屏不边框的方法是：把柔性电路板等通过弯折区域区弯折至屏幕背面，从而提高屏占比。
但是，在弯折区弯折的过程中，由于应力的原因，会使源漏电极的走线发生断裂，因而对产品的良率造成了极大的损失。
发明内容
本发明提供了一种阵列基板及其制作方法、显示面板，上述阵列基板通过改变自身结构为位于弯折区域的薄膜晶体管内的源漏电极提供了一个应力预补偿，使得弯折区域在弯折时可以更好的释放应力，可提高阵列基板的耐弯折性能，提高显示面板的产品良率。
为达到上述目的，本发明提供以下技术方案：
一种阵列基板，包括：
衬底基板，所述衬底基板具有弯折区域和非弯折区域；
阵列分布于所述衬底基板上的薄膜晶体管开关，每一个所述薄膜晶体管包括源漏电极层和位于所述源漏电极层与所述衬底基板之间的功能结构层，其中:
至少一部分位于所述弯折区域的所述薄膜晶体管开关具有的源漏电极层形成有开口方向背离所述衬底基板的第一凹陷。
在弯折上述阵列基板时，由于位于衬底基板的弯折区内的至少一部分薄膜晶体管开关的源漏电极金属层具有用于补偿弯折区域在弯折状态下受力的第一凹陷，且该第一凹陷的开口方向朝向背离衬底基板方向，则当对弯折区域进行弯折操作时，减小了水平方向对源漏电极金属层的拉力，提前形成了对位于弯折区域的源漏电极金属层的一个应力预补偿，降低了源漏电极金属层的断裂的可能性，使得源漏电极金属层可以更好的释放应力，从而可提高耐弯折性能，提高产品良率。
因此，上述阵列基板通过改变自身结构为位于弯折区域的薄膜晶体管内的源漏电极提供了一个应力预补偿，使得弯折区域在弯折时可以更好的释放应力，可提高阵列基板的耐弯折性能，提高显示面板的产品良率。
优选地，每一个源漏电极层形成第一凹陷的薄膜晶体管中，功能结构层设有位于所述源漏电极层与所述衬底基板之间的通孔，所述通孔内填充有填充层，且所述填充层背离所述衬底基板的表面形成有与所述源漏电极层的第一凹陷形状对应的第二凹陷。
优选地，所述第一凹陷的表面形成有多个第一子凹陷，每个所述第一子凹陷的开口朝向背离所述衬底基方向。
优选地，每一个源漏电极层形成第一凹陷的薄膜晶体管中，所述通孔包括贯穿一部分所述功能结构层的第一通孔和位于所述第一通孔背离所述衬底基板一侧的且贯穿另一部分功能结构层的第二通孔，且所述第一通孔与所述第二通孔连通，所述第二通孔的孔径大于所述第一通孔的孔径。
优选地，所述第一通孔朝向所述衬底基板一侧的孔径尺寸小于所述第一通孔背离所述衬底基板一侧的孔径尺寸；和/或，
所述第二通孔朝向所述衬底基板一侧的孔径尺寸小于所述第二通孔背离所述衬底基板一侧的孔径尺寸。
优选地，每一个位于所述弯折区域的薄膜晶体管开关内的源漏电极层均具有所述第一凹陷。
优选地，所述功能结构层包括：
设于所述衬底基板朝向所述源漏电极层一侧的遮挡层；
设于所述遮挡层朝向所述源漏电极层一侧的有源层；
设于所述有源层朝向所述源漏电极层一侧的栅绝缘层；
设于所述栅绝缘层朝向所述源漏电极层一侧的层间绝缘层。
本发明还提供一种显示面板，包括如上述技术方案中提供的任意一种阵列板。
本发明还提供上述技术方案中提供的任意一种阵列基板的制作方法，包括：
在具有弯折区域和非弯折区域的衬底基板的一侧形成阵列分布的薄膜晶体管开关，每一个所述薄膜晶体管包括源漏电极层和位于所述源漏电极层与所述衬底基板之间的功能结构层，其中:
至少一部分位于所述弯折区域的所述薄膜晶体管开关具有的源漏电极层形成有开口方向背离所述衬底基板的第一凹陷。
优选地，当所述功能结构层包括遮挡层、有源层、栅绝缘层、层间绝缘层时，形成具有所述第一凹陷的所述薄膜集体管开关的方法，包括：
采用一次构图工艺形成贯穿一部分所述层间绝缘层以及部分刻蚀所述栅绝缘层的第二通孔；
采用二次构图工艺形成位于所述第二通孔朝向所述衬底基板一侧的且部分刻蚀未被所述一次构图工艺刻蚀的所述栅绝缘层并贯穿所述有源层以及遮挡层的第一通孔，且所述第一通孔与所述第二通孔连通，所述第二通孔的孔径大于所述第一通孔的孔径；
在所述第一通孔和所述第二通孔内填充填充层，所述填充层通过所述第一通孔与所述衬底基板连接；
采用掩膜板对所述填充层进行曝光刻蚀，且在所述填充层背离所述衬底基板的表面形成开口朝向背离所述衬底基板方向的第二凹陷；
在所述层间绝缘层上形成源漏电极层，且所述源漏电极层与所述第二凹陷对应的位置上形成开口朝向背离所述衬底方向的第一凹陷。
优选地，所述采用掩膜板对所述填充层进行曝光刻蚀，且在所述填充层背离所述衬底基板的表面形成开口朝向背离所述衬底基板方向的第二凹陷时：
所述曝光刻蚀的曝光率呈线性变化、且所述曝光率沿所述第一凹陷的两端至中心方向逐渐增大。
优选地，所述采用掩膜板对所述填充层进行曝光刻蚀，且在所述填充层背离所述衬底基板的表面形成开口朝向背离所述衬底基板方向的第二凹陷时：
所述曝光刻蚀的曝光率存在呈线性变化且用于形成所述第二凹陷的递变区和多个突变区，多个所述突变区沿所述衬底基板的延伸方向分布于所述递变区，并将所述递变区分隔成多个小递变区，其中：
沿所述第一凹陷的两端指向中心方向，每个所述突变区的曝光率大于与其相邻的两个小递变区中与所述突变区相邻的边缘位置的曝光率。
优选地，形成具有所述第一凹陷的所述薄膜集体管开关的方法，包括：
采用掩膜板对所述填充层进行曝光刻蚀，且在所述填充层背离所述衬底基板的表面形成第二凹陷和多个第二子凹陷；
在所述层间绝缘层上形成源漏电极层，且所述源漏电极层与所述第二凹陷对应的位置上形成开口朝向背离所述衬底方向的第一凹陷，所述源漏电极层与所述第二子凹陷对应的位置上形成开口朝向背离所述衬底方向的第一子凹陷。
附图说明
图1为本发明实施例提供的阵列基板的结构示意图；
图2为本发明实施例提供的阵列基板的又一结构示意图；
图3为本发明实施例提供的制作阵列基板的工艺流程结构图；
图4为图3中后续工艺流程结构图；
图5为图3中又一后续工艺流程结构图。
图标：1-衬底基板；2-源漏电极层；21-第一凹陷；211-第一子凹陷；3-功能结构层；31-遮挡层；32-有源层；33-栅绝缘层；34-层间绝缘层；35-第一通孔；36-第二通孔；37-填充层；371-第二凹陷；3711-第二子凹陷。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1，本发明提供一种阵列基板，包括：
衬底基板1，衬底基板1具有弯折区域和非弯折区域；
阵列分布于衬底基板1上的薄膜晶体管开关，每一个薄膜晶体管包括源漏电极层2和位于源漏电极层2与衬底基板1之间的功能结构层3，其中:
至少一部分位于弯折区域的薄膜晶体管开关具有的源漏电极层2形成有开口方向背离衬底基板1的第一凹陷21。
在弯折上述阵列基板时，由于位于衬底基板1的弯折区内的至少一部分薄膜晶体管开关的源漏电极金属层具有用于补偿弯折区域在弯折状态下受力的第一凹陷21，且该第一凹陷21的开口方向朝向背离衬底基板1方向，则当对弯折区域进行弯折操作时，减小了水平方向对源漏电极金属层的拉力，提前形成了对位于弯折区域的源漏电极金属层的一个应力预补偿，降低了源漏电极金属层的断裂的可能性，使得源漏电极金属层可以更好的释放应力，从而可提高耐弯折性能，提高产品良率。
因此，上述阵列基板通过改变自身结构为位于弯折区域的薄膜晶体管内的源漏电极提供了一个应力预补偿，使得弯折区域在弯折时可以更好的释放应力，可提高阵列基板的耐弯折性能，提高显示面板的产品良率。
在上述技术方案的基础上，每一个源漏电极层2形成第一凹陷21的薄膜晶体管中，功能结构层3设有位于源漏电极层2与衬底基板1之间的通孔，通孔内填充有填充层37，且填充层37背离衬底基板1的表面形成有与源漏电极层2的第一凹陷21形状对应的第二凹陷371。
在上述技术方案的基础上，为了进一步为弯折状态的源漏电极层2提供应力预补偿，作为一种优选实施方案，请参考图2，第一凹陷21的表面形成有多个第一子凹陷211，每个第一子凹陷211的开口朝向背离衬底基方向。
在上述技术方案的基础上，需要说明的是，每个第一子凹陷211的结构存在多种可能，至少为以下结构中的一种：
结构一：每个第一子凹陷211的底部与衬底基板1的延伸表面平行。
结构二：每个第一子凹陷211的底面为斜面，且每个第一子凹陷211的两侧壁沿垂直衬底基板1方向的尺寸相同。
需要说明的是，结构一中技术方案内的第一子凹陷211的底部为平面，该结构使得第一子凹陷211便制备，降低了生产难度；结构二中技术方案内的第一子凹陷211两侧壁的尺寸相同，该结构使得凹陷内部的均匀性较好。
在上述技术方案的基础上，请参考图3，每一个源漏电极层2形成第一凹陷21的薄膜晶体管中，通孔包括贯穿一部分功能结构层3的第一通孔35和位于第一通孔35背离衬底基板1一侧的且贯穿另一部分功能结构层3的第二通孔36，且第一通孔35与第二通孔36连通，第二通孔36的孔径大于第一通孔35的孔径。
需要说明的是，本实施例中取代单一通孔采用第一通孔35和第二通孔36的结构，降低了在上述功能结构层33打孔的难度，便于提高生产效率。
在上述技术方案的基础上，第一通孔35朝向衬底基板1一侧的孔径尺寸小于第一通孔35背离衬底基板1一侧的孔径尺寸；和/或，
第二通孔36朝向衬底基板1一侧的孔径尺寸小于第二通孔36背离衬底基板1一侧的孔径尺寸。
在上述技术方案的基础上，为了更好的减小位于弯折区域的源漏电极层2在弯折时断裂的可能性，优选的，每一个位于弯折区域的薄膜晶体管开关内的源漏电极层2均具有第一凹陷21。
在上述技术方案的基础上，具体的，请继续参考图1，功能结构层33包括：
设于衬底基板1朝向源漏电极层2一侧的遮挡层31；
设于遮挡层31朝向源漏电极层2一侧的有源层32；
设于有源层32朝向源漏电极层2一侧的栅绝缘层33；
设于栅绝缘层33朝向源漏电极层2一侧的层间绝缘层34。
本发明还提供一种显示面板，包括如上述技术方案中提供的任意一种阵列板。
本发明还提供上述技术方案中提供的任意一种阵列基板的制作方法，包括：
请参考图1，在具有弯折区域和非弯折区域的衬底基板1的一侧形成阵列分布的薄膜晶体管开关，每一个薄膜晶体管包括源漏电极层2和位于源漏电极层2与衬底基板1之间的功能结构层3，其中:
至少一部分位于弯折区域的薄膜晶体管开关具有的源漏电极层2形成有开口方向背离衬底基板1的第一凹陷21。
在弯折上述阵列基板的制作方法制造的阵列基板时，由于位于衬底基板1的弯折区内的至少一部分薄膜晶体管开关的源漏电极金属层具有用于补偿弯折区域在弯折状态下受力的第一凹陷21，且该第一凹陷21的开口方向朝向背离衬底基板1方向，则当对弯折区域进行弯折操作时，减小了水平方向对源漏电极金属层的拉力，提前形成了对位于弯折区域的源漏电极金属层的一个应力预补偿，降低了源漏电极金属层的断裂的可能性，使得源漏电极金属层可以更好的释放应力，从而可提高耐弯折性能，提高产品良率。
在上述技术方案的基础上，请继续参考图1，当功能结构层33包括遮挡层31、有源层32、栅绝缘层33、层间绝缘层34时，形成具有第一凹陷21的薄膜集体管开关的方法，包括：
请参考图3，采用一次构图工艺形成贯穿一部分层间绝缘层34以及部分刻蚀栅绝缘层33的第二通孔36；
请继续参考图3，采用二次构图工艺形成位于第二通孔36朝向衬底基板1一侧的且部分刻蚀未被一次构图工艺刻蚀的栅绝缘层33并贯穿有源层32以及遮挡层31的第一通孔35，且第一通孔35与第二通孔36连通，第二通孔36的孔径大于第一通孔35的孔径；
请继续参考图3以及请参考图4，在第一通孔35和第二通孔36内填充填充层37，填充层37通过第一通孔35与衬底基板1连接；
请继续参考图4，采用掩膜板对填充层37进行曝光刻蚀，且在填充层37背离衬底基板1的表面形成开口朝向背离衬底基板1方向的第二凹陷371；
请继续参考图1，在层间绝缘层34上形成源漏电极层2，且源漏电极层2与第二凹陷371对应的位置上形成开口朝向背离衬底方向的第一凹陷21。
需要说明的是，根据对填充层37曝光率的改变，存在以下几种方法：
方法一：采用掩膜板对填充层37进行曝光刻蚀，且在填充层37背离衬底基板1的表面形成开口朝向背离衬底基板1方向的第二凹陷371时：
曝光刻蚀的曝光率呈线性变化、且曝光率沿第一凹陷21的两端至中心方向逐渐增大。
需要说明的是，方法一中使用的掩膜板的透光率沿该掩膜板的两端至中心方向逐渐增大，且呈线性变化。采用方法一种方法形成的阵列基板内位于弯折区域的至少一部分薄膜晶体管开关的源漏电极层2具有开口朝向背离衬底基板1方向的第一凹陷21。在弯折上述阵列基板时，由于位于衬底基板1的弯折区内的至少一部分薄膜晶体管开关的源漏电极金属层具有用于补偿弯折区域在弯折状态下受力的第一凹陷21，且该第一凹陷21的开口方向朝向背离衬底基板1方向，则当对弯折区域进行弯折操作时，减小了水平方向对源漏电极金属层的拉力，提前形成了对位于弯折区域的源漏电极金属层的一个应力预补偿，降低了源漏电极金属层的断裂的可能性，使得源漏电极金属层可以更好的释放应力，从而可提高耐弯折性能，提高产品良率。
方法二：采用掩膜板对填充层37进行曝光刻蚀，且在填充层37背离衬底基板1的表面形成开口朝向背离衬底基板1方向的第二凹陷371时：
曝光刻蚀的曝光率存在呈线性变化且用于形成第二凹陷371的递变区和多个突变区，多个突变区沿衬底基板1的延伸方向分布于递变区，并将递变区分隔成多个小递变区，其中：
沿第一凹陷21的两端指向中心方向，每个突变区的曝光率大于与其相邻的两个小递变区中与突变区相邻的边缘位置的曝光率。
在上述方法二中技术方案的基础上，具体的，形成具有第一凹陷21的薄膜集体管开关的方法，包括：
请参考图5，采用掩膜板对填充层37进行曝光刻蚀，且在填充层37背离衬底基板1的表面形成第二凹陷371和多个第二子凹陷3711；
请继续参考图2，在层间绝缘层34上形成源漏电极层2，且源漏电极层2与第二凹陷371对应的位置上形成开口朝向背离衬底方向的第一凹陷21，源漏电极层2与第二子凹陷3711对应的位置上形成开口朝向背离衬底方向的第一子凹陷211。
需要说明的是，与方法一中技术方案形成的阵列基板的相比，方法二中的技术方案在形成第一凹陷21的同时形成了多个第一子凹陷211，多个第一子凹陷211可以进一步减小弯折状态下对位于弯折区域的源漏电极层2的水平方向的拉力，为弯折状态的源漏电极层2提供应力预补偿，从而更好的防止位于弯折区域的源漏电极层2的断裂。
显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (13)
1.一种阵列基板，其特征在于，包括：
衬底基板，所述衬底基板具有弯折区域和非弯折区域；
阵列分布于所述衬底基板上的薄膜晶体管开关，每一个所述薄膜晶体管包括源漏电极层和位于所述源漏电极层与所述衬底基板之间的功能结构层，其中:
至少一部分位于所述弯折区域的所述薄膜晶体管开关具有的源漏电极层形成有开口方向背离所述衬底基板的第一凹陷。
2.根据权利要求1所述的阵列基板，其特征在于，每一个源漏电极层形成第一凹陷的薄膜晶体管中，功能结构层设有位于所述源漏电极层与所述衬底基板之间的通孔，所述通孔内填充有填充层，且所述填充层背离所述衬底基板的表面形成有与所述源漏电极层的第一凹陷形状对应的第二凹陷。
3.根据权利要求2所述的阵列基板，其特征在于，所述第一凹陷的表面形成有多个第一子凹陷，每个所述第一子凹陷的开口朝向背离所述衬底基方向。
4.根据权利要求2所述的阵列基板，其特征在于，每一个源漏电极层形成第一凹陷的薄膜晶体管中，所述通孔包括贯穿一部分所述功能结构层的第一通孔和位于所述第一通孔背离所述衬底基板一侧的且贯穿另一部分功能结构层的第二通孔，且所述第一通孔与所述第二通孔连通，所述第二通孔的孔径大于所述第一通孔的孔径。
5.根据权利要求4所述的阵列基板，其特征在于，所述第一通孔朝向所述衬底基板一侧的孔径尺寸小于所述第一通孔背离所述衬底基板一侧的孔径尺寸；和/或，
所述第二通孔朝向所述衬底基板一侧的孔径尺寸小于所述第二通孔背离所述衬底基板一侧的孔径尺寸。
6.根据权利要求1-5任一项所述的阵列基板，其特征在于，每一个位于所述弯折区域的薄膜晶体管开关内的源漏电极层均具有所述第一凹陷。
7.根据权利要求6所述的阵列基板，其特征在于，所述功能结构层包括：
设于所述衬底基板朝向所述源漏电极层一侧的遮挡层；
设于所述遮挡层朝向所述源漏电极层一侧的有源层；
设于所述有源层朝向所述源漏电极层一侧的栅绝缘层；
设于所述栅绝缘层朝向所述源漏电极层一侧的层间绝缘层。
8.一种显示面板，其特征在于，包括如权利要求1-7任一项所述的阵列板。
9.一种如权利要求1-7任一项所述的阵列基板的制作方法，其特征在于，包括：
在具有弯折区域和非弯折区域的衬底基板的一侧形成阵列分布的薄膜晶体管开关，每一个所述薄膜晶体管包括源漏电极层和位于所述源漏电极层与所述衬底基板之间的功能结构层，其中:
至少一部分位于所述弯折区域的所述薄膜晶体管开关具有的源漏电极层形成有开口方向背离所述衬底基板的第一凹陷。
10.根据权利要求9所述的方法，其特征在于，当所述功能结构层包括遮挡层、有源层、栅绝缘层、层间绝缘层时，形成具有所述第一凹陷的所述薄膜集体管开关的方法，包括：
采用一次构图工艺形成贯穿一部分所述层间绝缘层以及部分刻蚀所述栅绝缘层的第二通孔；
采用二次构图工艺形成位于所述第二通孔朝向所述衬底基板一侧的且部分刻蚀未被所述一次构图工艺刻蚀的所述栅绝缘层并贯穿所述有源层以及遮挡层的第一通孔，且所述第一通孔与所述第二通孔连通，所述第二通孔的孔径大于所述第一通孔的孔径；
在所述第一通孔和所述第二通孔内填充填充层，所述填充层通过所述第一通孔与所述衬底基板连接；
采用掩膜板对所述填充层进行曝光刻蚀，且在所述填充层背离所述衬底基板的表面形成开口朝向背离所述衬底基板方向的第二凹陷；
在所述层间绝缘层上形成源漏电极层，且所述源漏电极层与所述第二凹陷对应的位置上形成开口朝向背离所述衬底方向的第一凹陷。
11.根据权利要求10所述的方法，其特征在于，所述采用掩膜板对所述填充层进行曝光刻蚀，且在所述填充层背离所述衬底基板的表面形成开口朝向背离所述衬底基板方向的第二凹陷时：
所述曝光刻蚀的曝光率呈线性变化、且所述曝光率沿所述第一凹陷的两端至中心方向逐渐增大。
12.根据权利要求10所述的方法，其特征在于，所述采用掩膜板对所述填充层进行曝光刻蚀，且在所述填充层背离所述衬底基板的表面形成开口朝向背离所述衬底基板方向的第二凹陷时：
所述曝光刻蚀的曝光率存在呈线性变化且用于形成所述第二凹陷的递变区和多个突变区，多个所述突变区沿所述衬底基板的延伸方向分布于所述递变区，并将所述递变区分隔成多个小递变区，其中：
沿所述第一凹陷的两端指向中心方向，每个所述突变区的曝光率大于与其相邻的两个小递变区中与所述突变区相邻的边缘位置的曝光率。
13.根据权利要求12所述的方法，其特征在于，形成具有所述第一凹陷的所述薄膜集体管开关的方法，包括：
采用掩膜板对所述填充层进行曝光刻蚀，且在所述填充层背离所述衬底基板的表面形成第二凹陷和多个第二子凹陷；
在所述层间绝缘层上形成源漏电极层，且所述源漏电极层与所述第二凹陷对应的位置上形成开口朝向背离所述衬底方向的第一凹陷，所述源漏电极层与所述第二子凹陷对应的位置上形成开口朝向背离所述衬底方向的第一子凹陷。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810157036.9A CN108364961B (zh) | 2018-02-24 | 2018-02-24 | 一种阵列基板及其制作方法、显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810157036.9A CN108364961B (zh) | 2018-02-24 | 2018-02-24 | 一种阵列基板及其制作方法、显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108364961A true CN108364961A (zh) | 2018-08-03 |
| CN108364961B CN108364961B (zh) | 2024-03-01 |
Family
ID=63002457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810157036.9A Active CN108364961B (zh) | 2018-02-24 | 2018-02-24 | 一种阵列基板及其制作方法、显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108364961B (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110289308A (zh) * | 2019-06-28 | 2019-09-27 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
| CN110444549A (zh) * | 2019-08-14 | 2019-11-12 | 京东方科技集团股份有限公司 | 柔性显示面板及其制造方法 |
| CN112002702A (zh) * | 2020-08-06 | 2020-11-27 | 武汉华星光电半导体显示技术有限公司 | 柔性显示面板及可卷曲显示装置 |
| CN112038355A (zh) * | 2020-08-28 | 2020-12-04 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及显示装置 |
| CN112099664A (zh) * | 2020-08-25 | 2020-12-18 | 合肥维信诺科技有限公司 | 触控显示面板 |
| WO2021022658A1 (zh) * | 2019-08-08 | 2021-02-11 | 武汉华星光电半导体显示技术有限公司 | 柔性阵列基板及显示装置 |
| WO2021027164A1 (zh) * | 2019-08-14 | 2021-02-18 | 武汉华星光电半导体显示技术有限公司 | 显示器及其制造方法 |
| WO2021035947A1 (zh) * | 2019-08-28 | 2021-03-04 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板及显示装置 |
| CN113066797A (zh) * | 2021-03-05 | 2021-07-02 | Tcl华星光电技术有限公司 | 阵列基板和显示面板 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4483814A (en) * | 1982-06-04 | 1984-11-20 | Rohm Gmbh | Method and apparatus for forming stretched resin sheet |
| CN101276817A (zh) * | 2007-03-27 | 2008-10-01 | 国际商业机器公司 | 增强沟道应力的晶体管结构和方法 |
| CN204983545U (zh) * | 2015-06-29 | 2016-01-20 | 浙江晶美建材科技有限公司 | 一种高耐磨防滑塑胶地板 |
| CN106997883A (zh) * | 2017-04-19 | 2017-08-01 | 上海天马微电子有限公司 | 阵列基板及显示面板 |
| CN107369693A (zh) * | 2017-08-04 | 2017-11-21 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板 |
| CN107424520A (zh) * | 2017-07-26 | 2017-12-01 | 京东方科技集团股份有限公司 | 基板及其制备方法、显示面板、显示装置 |
-
2018
- 2018-02-24 CN CN201810157036.9A patent/CN108364961B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4483814A (en) * | 1982-06-04 | 1984-11-20 | Rohm Gmbh | Method and apparatus for forming stretched resin sheet |
| CN101276817A (zh) * | 2007-03-27 | 2008-10-01 | 国际商业机器公司 | 增强沟道应力的晶体管结构和方法 |
| CN204983545U (zh) * | 2015-06-29 | 2016-01-20 | 浙江晶美建材科技有限公司 | 一种高耐磨防滑塑胶地板 |
| CN106997883A (zh) * | 2017-04-19 | 2017-08-01 | 上海天马微电子有限公司 | 阵列基板及显示面板 |
| CN107424520A (zh) * | 2017-07-26 | 2017-12-01 | 京东方科技集团股份有限公司 | 基板及其制备方法、显示面板、显示装置 |
| CN107369693A (zh) * | 2017-08-04 | 2017-11-21 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板 |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11695075B2 (en) * | 2019-06-28 | 2023-07-04 | Boe Technology Group Co., Ltd. | Thin film transistor and manufacturing method thereof, array substrate and display device |
| CN110289308A (zh) * | 2019-06-28 | 2019-09-27 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
| US20200411696A1 (en) * | 2019-06-28 | 2020-12-31 | Boe Technology Group Co., Ltd. | Thin film transistor and manufacturing method thereof, array substrate and display device |
| CN110289308B (zh) * | 2019-06-28 | 2022-08-26 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
| WO2021022658A1 (zh) * | 2019-08-08 | 2021-02-11 | 武汉华星光电半导体显示技术有限公司 | 柔性阵列基板及显示装置 |
| CN110444549B (zh) * | 2019-08-14 | 2021-09-21 | 京东方科技集团股份有限公司 | 柔性显示面板及其制造方法 |
| CN110444549A (zh) * | 2019-08-14 | 2019-11-12 | 京东方科技集团股份有限公司 | 柔性显示面板及其制造方法 |
| WO2021027164A1 (zh) * | 2019-08-14 | 2021-02-18 | 武汉华星光电半导体显示技术有限公司 | 显示器及其制造方法 |
| WO2021035947A1 (zh) * | 2019-08-28 | 2021-03-04 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板及显示装置 |
| CN112002702A (zh) * | 2020-08-06 | 2020-11-27 | 武汉华星光电半导体显示技术有限公司 | 柔性显示面板及可卷曲显示装置 |
| CN112099664A (zh) * | 2020-08-25 | 2020-12-18 | 合肥维信诺科技有限公司 | 触控显示面板 |
| CN112099664B (zh) * | 2020-08-25 | 2023-11-21 | 合肥维信诺科技有限公司 | 触控显示面板 |
| WO2022041496A1 (zh) * | 2020-08-28 | 2022-03-03 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及显示装置 |
| CN112038355B (zh) * | 2020-08-28 | 2022-05-31 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及显示装置 |
| CN112038355A (zh) * | 2020-08-28 | 2020-12-04 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及显示装置 |
| US11837610B2 (en) | 2020-08-28 | 2023-12-05 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate and display device |
| CN113066797A (zh) * | 2021-03-05 | 2021-07-02 | Tcl华星光电技术有限公司 | 阵列基板和显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108364961B (zh) | 2024-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108364961A (zh) | 一种阵列基板及其制作方法、显示面板 | |
| CN207780442U (zh) | 一种阵列基板及显示面板 | |
| CN106297566B (zh) | 显示装置及其制造方法 | |
| CN108231800B (zh) | 一种柔性显示面板及其制备方法、显示装置 | |
| CN106684243B (zh) | 一种柔性显示面板及显示装置 | |
| CN107342375B (zh) | 柔性显示面板的制作方法及柔性显示面板 | |
| CN109585514A (zh) | 显示面板及具有该显示面板的显示装置 | |
| CN104765502B (zh) | 一种触控显示面板及其制备方法、控制方法 | |
| CN108428705A (zh) | 一种阵列基板及其制备方法、显示面板、显示装置 | |
| CN103681488A (zh) | 阵列基板及其制作方法，显示装置 | |
| CN103293774B (zh) | Tft阵列基板、tft液晶显示面板及制作方法 | |
| CN101644863A (zh) | Tft-lcd像素结构及其制造方法 | |
| CN105161499B (zh) | 一种显示基板及其制作方法和显示装置 | |
| CN105590896A (zh) | 阵列基板的制作方法及制得的阵列基板 | |
| CN102929060B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103901672B (zh) | 一种阵列基板、液晶面板及显示装置 | |
| CN104678643B (zh) | 显示基板及显示面板的制作方法 | |
| CN104216182A (zh) | 阵列基板及其制造方法和显示面板 | |
| CN105047722A (zh) | 一种薄膜晶体管及其制作方法、阵列基板、显示面板 | |
| CN105702687A (zh) | Tft基板及其制作方法 | |
| CN108336120A (zh) | 一种阵列基板、显示面板及显示装置 | |
| CN106783628A (zh) | 薄膜晶体管的制作方法、薄膜晶体管及显示器 | |
| CN102033370A (zh) | 液晶显示基板及其制造方法 | |
| CN106020544B (zh) | 一种触控显示面板及其制作方法、触控显示装置 | |
| WO2020073415A1 (zh) | 显示面板的制程和显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |