CN102598278B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN102598278B
CN102598278B CN201080045729.0A CN201080045729A CN102598278B CN 102598278 B CN102598278 B CN 102598278B CN 201080045729 A CN201080045729 A CN 201080045729A CN 102598278 B CN102598278 B CN 102598278B
Authority
CN
China
Prior art keywords
insulating barrier
layer
electrode
wiring
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080045729.0A
Other languages
English (en)
Other versions
CN102598278A (zh
Inventor
山崎舜平
小山润
高桥正弘
岸田英幸
宫永昭治
中村康男
菅尾惇平
鱼地秀贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201510102867.2A priority Critical patent/CN104733540B/zh
Publication of CN102598278A publication Critical patent/CN102598278A/zh
Application granted granted Critical
Publication of CN102598278B publication Critical patent/CN102598278B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

一个目的是提供以具有良好的显示质量的显示器件为代表的半导体器件，其中抑制产生于半导体层与电极之间的连接部分中的寄生电阻并且防止诸如电压降低、到像素的信号布线中的缺陷、灰度级中的缺陷等的由于布线电阻的不利影响。为了达到上述目的，根据本发明的半导体器件可具有将薄膜晶体管连接至具有低电阻的布线的结构，在所述薄膜晶体管中包含具有高氧亲和性的金属的源极电极及漏极电极被连接至具有被抑制的杂质浓度的氧化物半导体层。此外，包含氧化物半导体的薄膜晶体管可由绝缘膜围绕以便密封。

Description

半导体器件
技术领域
本发明涉及包含薄膜晶体管(以下也被称作TFT)的半导体器件。
在本说明书中，半导体器件通常指能使用半导体特性而起作用的器件，且电光器件、半导体电路以及电器均为半导体器件。
背景技术
近年来，通过使用形成于具有绝缘表面的衬底上的半导体薄膜(具有大约几纳米至几百纳米的厚度)来形成薄膜晶体管(也被称作TFT)的技术受到关注。薄膜晶体管广泛应用于电子器件诸如IC或电光器件，特别是推动了待用作图像显示器件中的开关元件中的薄膜晶体管的迅速发展。
薄膜晶体管主要使用半导体材料诸如非晶硅或多晶硅来制造。使用非晶硅的TFT具有低的场效应迁移率，但能形成于大的玻璃衬底上。另一方面，使用多晶硅的TFT具有高的场效应迁移率，但要求结晶化步骤诸如激光退火且不总是适合形成于大的玻璃衬底上。
因此，使用氧化物半导体作为半导体材料形成TFT且应用于电子器件或光学器件的技术受到瞩目。例如，专利文献1及2各公开了这样的技术，其中使用氧化锌或In-Ga-Zn-O基氧化物半导体作为半导体材料形成TFT且用作图像显示器件中的开关元件等。
在氧化物半导体中配备有沟道形成区(也被称作沟道区域)的TFT能具有比使用非晶硅的TFT更高的场效应迁移率。能通过溅射法等在300℃或更低的温度形成氧化物半导体膜，且其制造过程比使用多晶硅的TFT简单。
期待使用玻璃衬底、塑料衬底等上的这种氧化物半导体形成的TFT应用于显示器件诸如液晶显示器、电致发光显示器(也被称作EL显示器)以及电子纸。
此外，以液晶显示器件为代表的有源矩阵半导体器件有向着更大屏幕例如对角线60英寸的屏幕的倾向，且另外，有源矩阵半导体器件的发展还以对角线120英寸或者更大的屏幕尺寸为目标。此外，屏幕的分辨率倾向更高的清晰度，例如，高清晰度(HD)图像质量(1366×768)或全高清晰度(FHD)图像质量(1920×1080)，且也推动了具有3840×2048或4096×2180的分辨率的所谓的4K数字影院显示器件的迅速发展。
作为具有更高清晰度的显示器件，其需要的像素的数量显著增加。其结果是，一个像素的写入时间缩短，且因此要求薄膜晶体管具有高速操作特性、大的导通电流等。与此同时，近年来，能源枯竭问题引起抑制了功率消耗的显示器件的需要。因此，还要求薄膜晶体管具有低的截止电流且抑制不必要的泄漏电流。
屏幕尺寸或清晰度的增加倾向于增加显示部分中的布线电阻。布线电阻的增加引起信号线的向末端部分的信号传输的延迟、电源线的电压下降等。其结果是，引起显示质量的劣化诸如显示不均匀或灰度级缺陷，或引起功率消耗增加。
为了抑制布线电阻的增加，考虑使用铜(Cu)形成低电阻布线层的技术(例如，参照专利文献3及4)。
专利文献1：日本专利申请公开第2007-123861号
专利文献2：日本专利申请公开第2007-96055号
专利文献3：日本专利申请公开第2004-133422号
专利文献4：日本专利申请公开第2004-163901号
发明内容
由于薄膜晶体管中在源极电极与半导体层之间以及漏极电极与半导体层之间产生的寄生电阻引起导通电流的降低，所以考虑减小寄生电阻的技术。特别是包含氧化物半导体层的薄膜晶体管具有高电阻氧化膜形成于氧化物半导体与金属之间的连接界面的问题。
还考虑抑制薄膜晶体管的截止电流的技术。特别是包含氧化物半导体层的薄膜晶体管具有留在氧化物半导体层中的载流子影响晶体管特性的问题。此外，存在着长期使用后杂质从外部进入薄膜晶体管的内部从而导致晶体管特性诸如阈值的变化的问题。
为了防止布线电阻的增加，考虑使用铜(Cu)形成低电阻布线层的技术。然而，由于Cu容易扩散入半导体或氧化硅，半导体器件的操作可能不稳定且成品率可能显著地减小。
本发明的一个实施例的目的在于，提供以具有更高显示质量的显示器件为代表的半导体器件，其中防止由于布线电阻的不利影响诸如电压下降、写入至像素的信号缺陷、灰度级缺陷等。
本发明的一个实施例的另一个目的在于，实现半导体器件的高速操作。
本发明的一个实施例的另一个目的在于，实现半导体器件的功率消耗的减小。
本发明的一个实施例的另一个目的在于，提供薄膜晶体管及稳定地操作以及包含薄膜晶体管的半导体器件。
本发明的一个实施例的另一个目的在于，实现具有优异的成品率的半导体器件。
为了达到上述目的，根据本发明的半导体器件可具有这样的结构：低电阻布线连接至薄膜晶体管，薄膜晶体管中包含具有高氧亲和性的金属的源极电极及漏极电极连接至具有被抑制的杂质浓度的氧化物半导体层。另外，使用氧化物半导体的薄膜晶体管可由绝缘膜围绕以密封。
即，在本说明书中公开的本发明的一实施例是半导体器件，包含：第一绝缘层，包含氮化硅，在衬底上；栅极布线，使用具有低电阻的第一导电层形成且设置在第一绝缘层上；栅极电极层，使用第一导电层形成；第二绝缘层，在栅极电极层上，包含氮化硅；第三绝缘层，包含氧化硅，在第二绝缘层上；岛状氧化物半导体层，在第三绝缘层上；第二导电层，设置在岛状氧化物半导体层上且作为源极电极及漏极电极起作用；第四绝缘层，包含氧化硅，在第二导电层及氧化物半导体层上；第五绝缘层，包含氮化硅，在第四绝缘层上；第三导电层，通过设置在第四绝缘层及第五绝缘层的开口与作为源极电极及漏极电极起作用的第二导电层的一个电接触；第六绝缘层，包含覆盖第三导电层及第五绝缘层的氮化硅；以及第四导电层，通过设置在第四绝缘层、第五绝缘层及第六绝缘层的开口与作为源极电极及漏极电极起作用的第二导电层的另一个电接触，其中第二导电层具有氧亲和性。
在本说明书中公开的本发明的另一个实施例是上述半导体器件，其中，第一绝缘层上的栅极布线使用包含Cu的导电层以及覆盖包含Cu的导电层的、包含具有高熔点的金属的导电层形成，且其中栅极电极层使用具有高熔点的金属形成。
在本说明书中公开的本发明的另一个实施例是还包含存储电容器部分的上述半导体器件，在该存储电容器部分中第二绝缘层及第三绝缘层夹在第一导电层与第二导电层之间。
在本说明书中公开的本发明另一个实施例是上述半导体器件，其中氧化物半导体层包含铟、镓及锌的至少一个。
在本说明书中公开的本发明的另一个实施例是上述半导体器件，其中第二导电层包含选自W、Ta、Mo、Ti、Cr、Al、Zr及Ca的至少一个元素。
在本说明书中公开的本发明的另一个实施例是用于制造半导体器件的方法，包含下列步骤：在衬底上形成包含氮化硅的第一绝缘层；在第一绝缘层上使用具有低电阻的第一导电层形成栅极布线及栅极电极层；在栅极电极层上形成包含氮化硅的第二绝缘层；在第二绝缘层上形成包含氧化硅的第三绝缘层；在高于或等于100℃且低于或等于600℃下加热衬底的同时，在第三绝缘层上形成氧化物半导体层；在氧化物半导体层上使用具有氧亲和性的导电层形成作为源极电极及漏极电极起作用的第二导电层；在第二导电层及氧化物半导体层上形成包含氧化硅的第四绝缘层；在第四绝缘层上形成包含氮化硅的第五绝缘层；在第四绝缘层及第五绝缘层中形成开口；形成通过开口与作为源极电极及漏极电极起作用的第二导电层的一个电接触的第三导电层；形成包含覆盖第三导电层及第五绝缘层的氮化硅的第六绝缘层；在第四绝缘层、第五绝缘层及第六绝缘层形成开口；以及形成通过开口与作为源极电极及漏极电极起作用的第二导电层的另一个电接触的第四导电层。
请注意，在本说明书中栅极是指整个栅极电极及栅极布线或其一部分。栅极布线是用于将至少一个晶体管的栅极电极电连接至另一个电极或另一个布线的布线，且在其范畴中包含例如显示器件中的扫描线。
源极是指整个源极区域、源极电极及源极布线或其一部分。源极区域指示半导体层中的区域，其中电阻率小于或等于给定值。源极电极指示连接至源极区域的导电层的一部分。源极布线是用于将至少一个晶体管的源极电极电连接至另一个电极或另一个布线的布线。例如，在显示器件中的信号线电连接至源极电极的情况下，源极布线在其范畴中包含信号线。
漏极是指整个漏极区域、漏极电极及漏极布线或其一部分。漏极区域指示半导体层中的区域，其中电阻率小于或等于给定值。漏极电极指示连接至漏极区域的导电层的一部分。漏极布线是用于将至少一个晶体管的漏极电极电连接至另一个电极或另一个布线的布线。例如，在显示器件中的信号线电连接至漏极电极的情况下，漏极布线在其范畴中包含信号线。
此外，在本文档(说明书、权利要求的范围、图等)中，依据晶体管结构、操作条件等而相互交换晶体管的源极及漏极；因此，难以确定哪个是源极及哪个是漏极。因此，在本文档(说明书、权利要求的范围、图等)中，将自由地选自源极及漏极的一个端子称作源极及漏极的一个，而将另一个端子称作源极及漏极的另一个。
请注意，在本说明书中，发光器件意味着图像显示器件、发光器件或光源(包含发光器件)。此外，发光器件在其范畴中包含下列模块的任一个：在其中将连接器诸如柔性印刷电路(FPC)、带式自动接合(TAB)带或带式载体封装件(TCP)附接至发光器件的模块；具有在其末端配备有印刷布线板的TAB带或TCP的模块；以及具有直接装配于在其上通过玻璃上芯片(COG)法形成有发光元件的衬底上的集成电路(IC)的模块。
提供能高速操作的半导体器件。此外，提供具有低功率消耗的半导体器件。此外，提供稳定地操作的高度可靠的半导体器件。
附图说明
在附图中：
图1A及1B图示根据一实施例的显示器件的结构；
图2A至2C图示根据一实施例的显示器件的像素结构的一个例子；
图3图示根据一实施例的显示器件的像素结构的一个例子；
图4A至4D图示根据一实施例的显示器件的像素部分的制造过程；
图5A至5C图示根据一实施例的显示器件的像素部分的制造过程；
图6A至6D图示灰阶掩模及半色调掩模；
图7A至7E图示根据一实施例的显示器件的像素部分的制造过程；
图8A至8C图示根据一实施例的倒相电路；
图9A及9B图示根据一实施例的保护电路；
图10图示根据一实施例的保护电路；
图11A及11B图示根据一实施例的连接部分；
图12A1、12A2、12B1及12B2图示根据一实施例的端子部分；
图13A1、13A2、13B1及13B2图示根据一实施例的端子部分；
图14A1、14A2及14B图示半导体器件；
图15A及15B图示半导体器件；
图16图示半导体器件的像素等效电路；
图17A至17C图示半导体器件；
图18A至18B是各图示显示器件的框图；
图19A图示信号线驱动器电路的配置，且图19B是图示其操作的时序图；
图20A至20C是图示移位寄存器的配置的电路图；
图21A是移位寄存器的电路图，且图21B是图示其操作的时序图；
图22图示半导体器件；
图23图示半导体器件；
图24A及24B图示电子纸的应用；
图25图示电子书阅读器的一个例子的外视图；
图26A及26B是分别图示电视机及数码相框的外视图；
图27A及27B是各图示娱乐机器的一个例子的外视图；
图28A及28B是分别图示便携式计算机的一个例子及蜂窝式电话的一个例子的外视图；
图29图示半导体器件；
图30图示半导体器件；
图31图示半导体器件；
图32图示半导体器件；
图33图示半导体器件；
图34图示半导体器件；
图35图示半导体器件；
图36图示半导体器件；
图37图示半导体器件；
图38图示根据一实施例的显示器件的像素结构的一个例子；
图39A至39C图示根据一实施例的显示器件的像素结构的一个例子；
图40A至40C图示根据一实施例的显示器件的像素部分的制造过程；
图41A至41C图示IGZO中的金属及氧的晶体结构；
图42A及42B示出在钨膜与氧化物半导体膜之间的界面附近中的金属原子及氧原子的结构模型；
图43A及43B示出在钼膜与氧化物半导体膜之间的界面附近中的金属原子及氧原子的结构模型；
图44A及44B示出在钛膜与氧化物半导体膜之间的界面附近中的金属原子及氧原子的结构模型；
图45示出具有金红石结构的二氧化钛的晶体结构；
图46示出具有金红石结构的二氧化钛的状态密度；
图47示出氧缺陷状态下的二氧化钛的状态密度；
图48示出一氧化钛的状态密度；以及
图49图示本发明的一个实施例的能带图表。
具体实施方式
参照图详细描述实施例。请注意本发明并不限于以下描述，且本领域技术人员容易理解，可以各种方式改变模式及细节，而没有背离本发明的精神和范围。因此，本发明不应理解为限定于以下的实施例中的描述。请注意，在以下描述的本发明的结构中，不同图中的相同部分或具有相似的功能的部分由相同参考标号指代，且省略对这样的部分的描述。
(实施例1)
在本实施例中，参照图1A及1B描述显示器件的一个实施例，其中，形成有像素部分以及包含氧化物半导体且设置于像素部分的外围的半导体元件。
图1A图示显示器件30的结构。显示器件30包含衬底100上的栅极端子部分7及源极端子部分8。显示器件30配备有包含栅极布线20_1及栅极布线20_2的栅极布线(20_1至20_n(请注意n是自然数))，以及包含源极布线60_1及源极布线60_2的源极布线(60_1至60_m(请注意m是自然数))。另外，在显示器件30的像素区域94中，像素93排列为矩阵。请注意像素93的每一个连接至至少一个栅极布线及一个源极布线。
另外，显示器件30包含公共布线44、公共布线45、公共布线46以及公共布线65。例如，公共布线45通过连接部分95连接至公共布线65。公共布线彼此电连接以具有相同电位。
此外，公共布线44、公共布线45、公共布线46及公共布线65分别连接至端子71、端子75、端子81及端子85。公共布线各包含能电连接至对衬底(counter substrate)的公共连接部分96。
另外，栅极端子部分7的栅极信号线端子(70_1至70_i(请注意i是自然数))各连接至栅极驱动器电路91(以下也被称作扫描线驱动器电路)且通过保护电路97连接至公共布线46。此外，端子74连接至栅极驱动器电路91且将外部电源(未图示)连接至栅极驱动器电路91。请注意栅极布线(20_1至20_n(请注意n是自然数))各通过保护电路97连接至公共布线65。
另外，源极端子部分8的源极信号线端子(80_1至80_k(请注意k是自然数))各连接至源极驱动器电路92(以下也被称作信号线驱动器电路)，且通过保护电路97连接至公共布线44。此外，端子84连接至源极驱动器电路92且将外部电源(未图示)连接至源极驱动器电路92。源极布线(60_1至60_m(请注意m是自然数))各通过保护电路97连接至公共布线45。
通过使用在本说明书中公开的薄膜晶体管，栅极驱动器电路及源极驱动器电路可同时形成为像素区域。此外，栅极驱动器电路及源极驱动器电路的一个或者两个可形成于通过使用单晶半导体膜或多晶半导体膜而单独准备的衬底上，然后通过COG法、引线接合法、TAB方法等进行装配。
在图1B中图示能应用于像素93的等效电路的一个例子。图1B中图示的等效电路是在液晶元件用作像素93中的显示器元件的情况下一个例子。
接着，参照图2A至2C描述图1A及1B中图示的显示器件的像素结构的一个例子。图2A是图示像素的平面结构的俯视图，以及图2B及2C是各图示像素的叠层结构的截面图。请注意图2A中的点划线A1-A2、B1-B2及C1-C2分别对应于图2B中的截面A1-A2、B1-B2及C1-C2。图2A中的点划线D1-D2对应于图2C中的截面D1-D2。
在截面A1-A2及截面D1-D2中，图示用于像素部分的薄膜晶体管250的叠层结构。薄膜晶体管250是具有底部栅极结构的薄膜晶体管的一个实施例。
在截面A1-A2及截面D1-D2中，图示有：设置在衬底200上的绝缘层201，设置在绝缘层201上的栅极布线202，设置在栅极布线202上的栅极布线203，设置在栅极布线203上的绝缘层204，设置在绝缘层204上的半导体层205，设置在半导体层205上一对电极207a及207b，设置在电极207a、电极207b及半导体层205上绝缘层208，通过设置在绝缘层208中的开口与电极207a接触的源极布线209，设置在源极布线209上源极布线210，设置在源极布线210上绝缘层211，以及通过设置在绝缘层211及绝缘层208中的开口与电极207b接触的电极212。
另外，在截面B1-B2中，图示存储电容器(也被称作Cs电容器)的叠层结构。在截面B1-B2中，图示有：衬底200上的绝缘层201，绝缘层201上的存储电容器布线213，存储电容器布线213上的存储电容器布线214，存储电容器布线214上的绝缘层204，绝缘层204上的电极207b，电极207b上的绝缘层208，绝缘层208上的绝缘层211，以及绝缘层211上的电极212。
另外，在截面C1-C2中，图示栅极布线及源极布线的布线交叉中的叠层结构。在截面C1-C2中，图示有：衬底200上的绝缘层201，绝缘层201上的栅极布线202，栅极布线202上的栅极布线203，栅极布线203上的绝缘层204，绝缘层204上的绝缘层208，绝缘层208上的源极布线209，源极布线209上的源极布线210，以及源极布线210上的绝缘层211。请注意在布线交叉中，半导体层可形成于绝缘层204与绝缘层208之间。
此外，本发明的一个实施例不限于图2B中图示的像素结构。图3图示像素结构不同于图2B的像素结构的一个例子。图3中图示的薄膜晶体管251是具有底部栅极结构的薄膜晶体管的一个实施例，且被称为沟道保护薄膜晶体管。
薄膜晶体管251包含：设置于衬底200上的绝缘层201，设置于绝缘层201上的栅极布线202，设置于栅极布线202上的栅极布线203，设置于栅极布线203上的绝缘层204，设置于绝缘层204上的半导体层205，设置于半导体层205上的沟道保护层225，设置于沟道保护层225上的一对电极207a及207b，设置于电极207a、电极207b及半导体层205上的绝缘层208，通过设置于绝缘层208中的开口与电极207a接触的源极布线209，设置于源极布线209上的源极布线210，设置于源极布线210上的绝缘层211，通过设置于绝缘层211及绝缘层208中的开口与电极207b接触的电极212。
图39A至39C图示像素结构不同于图2B或图3中的像素结构。在图39A至39C中作为一个例子图示的薄膜晶体管252包含：设置于衬底200上的绝缘层201，设置于绝缘层201上的栅极布线203，设置于栅极布线203上的绝缘层204，设置于绝缘层204上的半导体层205，设置于半导体层205上的一对电极207a及207b，设置于电极207a、电极207b及半导体层205上的绝缘层208，通过设置于绝缘层208中的开口与电极207a接触的源极布线209，设置于源极布线209上的绝缘层211，以及通过设置于绝缘层211及绝缘层208中的开口与电极207b接触的电极212。
请注意，布线材料可依照显示器件的性能需要而适当地选择。例如，仅有需要具有比栅极布线更高的导电性质的源极布线209可使用包含Cu的布线形成。
在主要包含Al作为具有低电阻的布线材料的导电膜用于栅极布线203的情况下，薄膜晶体管的栅极电极可具有与图39A至39C中图示的栅极布线203相同的结构。
形成在本实施例中作为一个例子描述的像素的存储电容器，以便绝缘层204被夹在电极207b与存储电容器布线之间，其中存储电容器布线使用与栅极布线相同的层形成。由于与电极212及源极布线210相比电极207b在厚度方向上接近存储电容器布线，所以电极207b适合于存储电容器。
通过使用包含Cu的导电材料形成栅极布线202及源极布线210，能防止布线电阻的增加。另外，当使用包含具有比Cu更高熔点的元素诸如W、Ta、Mo、Ti或Cr的导电材料形成栅极布线203以便接触且覆盖栅极布线202时，能抑制栅极布线202的迁移且改善半导体器件的可靠性。而且，通过在包含Cu的导电层之上及之下设置包含氮化硅的绝缘层作为绝缘层以便包含Cu的栅极布线202可夹在绝缘层之间或由绝缘层围绕，能防止Cu扩散。
此外，栅极布线202以不与在其中形成有薄膜晶体管的沟道的半导体层205重叠的方式设置，且与栅极布线202接触的栅极布线203的一部分延伸以与半导体层205重叠且作为栅极电极起作用。通过这样的结构，能防止栅极布线202中包含的Cu对薄膜晶体管的影响。
在布线交叉中，至少将绝缘层204及绝缘层208夹在栅极布线与源极布线之间，由此能增加布线之间在厚度方向上的距离。其结果是，能减小布线交叉中的寄生电容。
请注意此实施例可适当地与本说明书中的任何其他实施例组合。
(实施例2)
在本实施例中，参照图4A至4D及图5A至5C描述实施例1中的显示器件的像素部分的制造过程。请注意图4A至4D及图5A至5C中的截面A1-A2、截面B1-B2、截面C1-C2以及截面D1-D2分别是沿着图2A中的点划线A1-A2、B1-B2、C1-C2及D1-D2的截面图。
首先，将在衬底200上包含氮化硅的绝缘层201形成为大于或等于50nm且小于或等于300nm、优选大于或等于100nm且小于或等于200nm的厚度。除玻璃衬底及陶瓷衬底以外，还能使用具有耐热性以承受此制造过程的处理温度的塑料衬底等作为衬底200。在衬底不需要透光性质的情况下，可使用在其表面配备有绝缘膜的金属衬底诸如不锈钢合金衬底。作为玻璃衬底，例如，可使用硼硅酸钡玻璃、硼硅酸铝玻璃、硅酸铝玻璃等无碱玻璃衬底。备选地，能使用石英衬底、蓝宝石衬底等。另外，作为衬底200，能使用具有任一下列尺寸的玻璃衬底：第3代(550mm×650mm)、第3.5代(600mm×720mm或620mm×750mm)、第4代(680×880mm或730mm×920mm)、第5代(1100mm×1300mm)、第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm  或2450mm×3050mm)或第10代(2950mm×3400mm)。在本实施例中，硼硅酸铝玻璃用于衬底200。
绝缘层201能形成为氮化硅膜和/或氮氧化硅膜的单层或叠层。请注意在本说明书中，氮氧化硅是指包含的氮比氧多的硅，在使用RBS及HFS进行测量的情况下，包含的氧、氮、硅及氢的浓度的范围分别为从5at.％至30at.％、20at.％至55at.％、25at.％至35at.％及10at.％至30at.％。能通过溅射法、CVD法、覆盖法、印刷法等适当地形成绝缘层201。在本实施例中，将100nm厚的氮化硅膜形成为绝缘层201。请注意该膜可掺杂有磷(P)或硼(B)。
接着，通过溅射法、真空蒸镀法或电镀法在绝缘层201上将包含Cu的导电膜形成为大于或等于100nm且小于或等于500nm、优选大于或等于200nm且小于或等于300nm的厚度。通过光刻法、喷墨法等在导电膜上形成掩模且使用掩模蚀刻导电膜；从而，形成栅极布线202及存储电容器布线213。为了改善栅极布线202的附着，可在绝缘层201与栅极布线202之间形成包含W、Ta、Mo、Ti、Cr等的金属层；包含任意这些的组合的合金层，或任意这些的氮化物或氧化物的层。
请注意，当使用喷墨法形成抗蚀剂掩模时不使用光掩模，这导致制造成本的降低。另外，当通过喷墨法将铜等的导电纳米膏排出在衬底上并烘烤时，能以低成本形成栅极布线202及存储电容器布线213。
在本实施例中，在绝缘层201上形成250nm厚的Cu膜，且使用通过第一光刻步骤形成的抗蚀剂掩模选择性地蚀刻Cu膜，由此形成栅极布线202及存储电容器布线213(参照图4A)。
接着，通过溅射法、真空蒸镀法等在栅极布线202上将具有比Cu更高熔点的元素诸如W、Ta、Mo、Ti或Cr、或包含任意这些元素的组合的合金等的导电膜，形成为大于或等于5nm且小于或等于200nm、优选大于或等于10nm且小于或等于100nm的厚度。导电膜不限于包含任意上述元素的单层膜且能为两个或者更多层的叠层膜。在本实施例中，200nm厚的钨的单层形成为导电膜。
接着，通过光刻法、喷墨法等在导电膜上形成掩模，然后使用掩模蚀刻导电膜；从而，能形成栅极布线203及存储电容器布线214。在本实施例中，使用通过第二光刻步骤形成的抗蚀剂掩模选择性地蚀刻导电膜，由此形成栅极布线203及存储电容器布线214(参照图4B)。
栅极布线及存储电容器布线形成为具有在其中包含具有比Cu更高熔点的元素的导电层覆盖包含Cu的导电材料的结构。通过这样的结构，抑制包含Cu的层的迁移，且因此能改善半导体器件的可靠性。
接着，在栅极布线203上将作为栅极绝缘层起作用的绝缘层204形成为大于或等于50nm且小于或等于800nm、优选大于或等于100nm且小于或等于600nm的厚度。在本实施例中，通过将绝缘层204a及绝缘层204b按照此顺序层叠来形成绝缘层204。通过溅射法形成氮化硅(SiNy(y＞0))层作为绝缘层204a，且在绝缘层204a上形成氧化硅(SiOx(x＞0))层作为绝缘层204b；从而，形成具有100nm的厚度的栅极绝缘层204。
绝缘层204也作为保护层起作用。提供在包含Cu的导电层之上及之下设置包含氮化硅的绝缘层作为该绝缘层以便包含Cu的导电层可夹在绝缘层之间或由绝缘层围绕，能防止Cu扩散。
接着，在绝缘层204上形成半导体层205。作为起到半导体层205的作用的氧化物半导体膜，使用In-Ga-Zn-O基氧化物半导体膜、In-Sn-Zn-O基氧化物半导体膜、In-Al-Zn-O基氧化物半导体膜、Sn-Ga-Zn-O基氧化物半导体膜、Al-Ga-Zn-O基氧化物半导体膜、Sn-Al-Zn-O基氧化物半导体膜、In-Zn-O基氧化物半导体膜、Sn-Zn-O基氧化物半导体膜、Al-Zn-O基氧化物半导体膜、In-O基氧化物半导体膜、Sn-O基氧化物半导体膜或Zn-O基氧化物半导体膜。此外，能通过溅射法在稀有气体(典型地为氩)气氛、氧气氛或稀有气体(典型地为氩)与氧的混合气氛中形成氧化物半导体膜。
在使用溅射法的情况下，使用包含大于或等于2重量％且小于或等于10重量％的氧化硅(SiO2)的靶进行沉积，以便在氧化物半导体膜中可包含阻止结晶化的SiOx(x＞0)，由此能抑制结晶化。在后续步骤中进行热处理的情况下，这特别有效。
此处，使用包含In、Ga及Zn(组成比：In2O3∶Ga2O3∶ZnO＝1∶1∶1[mol％]，In∶Ga∶Zn＝1∶1∶0.5[at.％])的金属氧化物靶在衬底与靶之间的距离为100mm、压力为0.6Pa、直流(DC)电源为0.5kW以及气氛为氧气氛(氧流率(flow rate)为100％)的条件下进行沉积。请注意因为能降低沉积期间产生的粉末物质(也称作粒子或尘埃)且膜厚度能一致，所以优选使用脉冲式直流(DC)电源。在本实施例中，作为氧化物半导体膜，使用In-Ga-Zn-O基金属氧化物靶通过溅射法形成In-Ga-Zn-O基膜。
氧化物半导体靶的填充率高于或等于90％且低于或等于100％、优选高于或等于95％且低于或等于99.9％。通过使用具有高填充率的氧化物半导体靶，形成致密的氧化物半导体膜。
氧化物半导体膜优选具有大于或等于5nm且小于或等于30nm的厚度。请注意合适的厚度随着氧化物半导体材料而不同，且可取决于材料适当地设定厚度。
在本实施例中，在栅极绝缘层204上连续地形成氧化物半导体膜。此处使用配备有硅或氧化硅(人造水晶)靶及用于氧化物半导体膜的靶的多室溅射装置。配备有用于氧化物半导体膜的靶的沉积室还配备有至少低温泵作为排气单元。请注意可使用涡轮分子泵代替低温泵，且可设置冷阱以便水分等可吸附至涡轮分子泵的入口。
在通过低温泵排气的沉积室中，移除氢原子、包含氢原子的化合物诸如H2O、包含碳原子的化合物等，由此能减小在沉积室中形成的氧化物半导体膜中包含的杂质的浓度。
在衬底被加热的状态下形成氧化物半导体膜。在本实施例中，衬底温度设定为高于或等于100℃且低于或等于600℃，优选高于或等于200℃且低于或等于400℃。通过在衬底被加热的状态下形成氧化物半导体膜，能减小形成的氧化物半导体膜中包含的杂质的浓度。另外，为了控制氧化物半导体中包含的元素的组成比，优选加热温度尽可能低。在氧化物半导体包含锌的情况下，例如，因为锌具有高的蒸汽压力，所以高温下形成的半导体层中包含的锌的比率降低。请注意溅射条件尽可能温和地设定，以便不损坏氧化物半导体膜。
溅射法的例子包含在其中高频电源用作溅射电源的RF溅射法、DC溅射法以及在其中以脉冲方式施加偏置的脉冲式DC溅射法。在形成绝缘膜的情况下主要使用RF溅射法，以及在形成金属导电膜的情况下主要使用DC溅射法。
此外，也有多源溅射装置，在其中能设定不同材料的多个靶。通过多源溅射装置，在同一室内能形成待层叠的不同材料的膜，或能通过放电在同一室内同时形成多种材料的膜。
此外，有在室内部配备有磁体系统且用于磁控管溅射法的溅射装置，以及用于在其中使用借助于微波而不使用辉光放电产生的等离子体的ECR溅射法的溅射装置。
而且，作为通过溅射的沉积方法，也有反应溅射法，其中在沉积期间靶物质与溅射气体成分彼此化学反应以形成薄的其化合物膜，以及偏压溅射法，其中在沉积期间也将电压施加至衬底。
请注意在通过溅射法形成氧化物半导体膜之前，优选进行在其中引入氩气体且产生等离子体的逆溅射，以移除附着在栅极绝缘层204的表面的尘埃。逆溅射是指这样的方法，其中在氩气氛中RF电源用于到衬底侧的电压的施加，且在衬底附近产生等离子体以修改表面。请注意可使用氮气氛、氦气氛、氧气氛等代替氩气氛。
接着，通过光刻法、喷墨法等在氧化物半导体膜上形成掩模且使用该掩模选择性地蚀刻氧化物半导体膜以设置具有岛状的半导体层205。在本实施例中，使用通过第三光刻步骤形成的抗蚀剂掩模选择性地蚀刻氧化物半导体膜以成为具有岛状的半导体层205(参照图4C)。
接着，虽未在图2A至2C、图3、图4A至4D及图5A至5C图示，在绝缘层204中形成以后描述的用于将栅极布线203连接至电极207a或电极207b的开口(也被称作接触孔)。通过由光刻法、喷墨法等在绝缘层204上形成掩模、然后使用该掩模选择性地蚀刻绝缘层204而形成接触孔。此处，使用通过第四光刻步骤形成的抗蚀剂掩模选择性地蚀刻绝缘层204，由此形成接触孔。
请注意，可在绝缘层204形成之后且半导体层205形成之前，通过第四光刻步骤形成接触孔。
接着，在氧化物半导体层205上形成导电膜。W、Ta、Mo、Ti、Cr、Al、在组合中包含任意这些元素的合金等能用于导电膜。备选地，金属氮化物诸如氮化钛、氮化钽或氮化钨可用于导电膜。请注意，导电膜能具有两个或者更多层的叠层结构。
请注意在200℃至600℃下进行热处理的情况下，优选导电膜具有耐热性以承受此热处理。例如，优选使用将防止小丘的元素加入至其中的铝合金，或与耐热导电膜层叠的导电膜。
对于与氧化物半导体层205接触的导电膜，优选包含具有高氧亲和性的金属的材料。
作为具有高氧亲和性的金属，优选选自钛(Ti)、锰(Mn)、铝(Al)、镁(Mg)、锆(Zr)、铍(Be)及钍(Th)的一个或多个材料。在本实施例中，使用钛膜。
当氧化物半导体层及具有高氧亲和性的导电膜彼此接触地形成时，界面附近的载流子密度增加且形成低电阻区域，由此能减小氧化物半导体层与导电膜之间的接触电阻。这是因为具有高氧亲和性的导电膜从氧化物半导体层吸取氧且因此一个或两个层过量地包含氧化物半导体层中的金属(这样的层被称作复合层)且在氧化物半导体层与导电膜的界面中形成氧化的导电膜。例如，在In-Ga-Zn-O基氧化物半导体层与钛膜接触的结构中，在一些情况下铟过量的层及钛氧化物层形成于氧化物半导体层与钛膜接触的界面附近。在其他情况下，铟过量的层及钛氧化物层的一个形成于氧化物半导体层与钛膜接触的界面附近。铟过量的层是具有高导电率的氧缺陷In-Ga-Zn-O基氧化物半导体层；因此，能减小氧化物半导体层与导电膜之间的接触电阻。
请注意具有导电率的钛氧化膜可用作与氧化物半导体层接触的导电膜。在那种情况下，在In-Ga-Zn-O基氧化物半导体层与钛氧化膜接触的结构中，可在氧化物半导体层与钛氧化膜接触的界面附近形成铟过量的层。
请注意在使用上述In-Ga-Zn-O基氧化物半导体膜作为薄膜晶体管的有源层的沟道蚀刻薄膜晶体管中，在实施例14中详细描述这一现象：在In-Ga-Zn-O基氧化物半导体膜与用于源极电极及漏极电极的金属膜的之间的界面附近形成有比另一个区域包含更高浓度的铟的层(In富裕层)及钛氧化物(TiOx)膜。
导电膜形成为大于或等于100nm且小于或等于500nm、优选大于或等于200nm且小于或等于300nm的厚度。作为导电膜的形成方法，使用溅射法、真空蒸镀法(诸如电子束蒸镀法)、弧光放电离子电镀法或喷雾法。备选地，可通过由丝网印刷法、喷墨法等排出银、金、铜等的导电纳米膏且烘烤该纳米膏形成导电膜。
接着，通过光刻法、喷墨法等在导电膜上形成掩模且使用该掩模蚀刻导电膜；从而，能形成起到源极电极的作用的电极207a及起到漏极电极的作用的电极207b。在本实施例中，通过溅射法形成200nm厚的Ti膜作为导电膜，然后通过干法蚀刻法使用由第五光刻步骤形成的抗蚀剂掩模选择性地蚀刻导电膜，由此形成电极207a及207b。
通过第五光刻步骤，仅移除在氧化物半导体层上且与其接触的一部分导电膜。当氨水过氧化物混合物(以重量比率，过氧化氢∶氨水∶水＝5∶2∶2)等用作碱性蚀刻剂，以便仅移除在氧化物半导体层上且与其接触的该部分导电膜时，能选择性地移除金属导电膜且留下包含In-Ga-Zn-O基氧化物半导体的氧化物半导体层。
另外，取决于蚀刻条件，在一些情况下氧化物半导体层的暴露的区域被第五光刻步骤蚀刻。在那种情况下，源极电极层与漏极电极层(参考标号207a与207b之间的区域)之间的区域中的氧化物半导体层的厚度小于在栅极布线203上与源极电极层重叠的区域中的氧化物半导体层的厚度或在栅极布线203上与漏极电极层重叠的区域中的氧化物半导体层的厚度(参考图4D)。
接着，绝缘层208形成于栅极绝缘层204及氧化物半导体层205上。绝缘层208不包含杂质诸如水分、氢离子或OH-且使用防止这些从外部进入的无机绝缘膜来形成。此外，使用抑制从后续步骤中形成的源极布线的包含Cu的层的迁移的无机绝缘膜来形成绝缘层208。在本实施例中，通过将绝缘层208a及绝缘层208b按照此顺序层叠来形成绝缘层208。
氧化物绝缘膜用于与氧化物半导体层205接触的绝缘层208a。能通过使杂质诸如水或氢不混入氧化物绝缘膜的方法诸如溅射法、合适的地将绝缘层208a形成为至少1nm的厚度。典型地，硅氧化膜、氮化硅氧化膜、铝氧化膜、铝氧氮化物膜等的任意的单层或叠层用于该形成。
沉积中的衬底温度可高于或等于室温且低于或等于300℃，且在本实施例中为100℃。能在稀有气体(典型地为氩)气氛、氧气氛、或稀有气体(典型地为氩)及氧的气氛中通过溅射法形成硅氧化膜。请注意通过溅射法形成的氧化物绝缘膜特别致密并且即使氧化物绝缘膜的单层也能用作用于抑制杂质扩散至与其接触的层的现象的保护膜。此外，能使用掺杂有磷(P)或硼(B)的靶，以便将磷(P)或硼(B)添加至氧化物绝缘膜。
作为靶，能使用氧化硅靶或硅靶，且特别优选硅靶。通过溅射法在氧及稀有气体气氛中使用硅靶形成的硅氧化膜包含硅原子或氧原子的大量悬空键。
由于绝缘层208a包含多个悬空键，氧化物半导体层205中所包含的杂质更有可能通过氧化物半导体层205与绝缘层208a接触的界面扩散至绝缘层208a。具体地，氧化物半导体层205中的氢原子、包含氢原子的化合物诸如H2O、包含碳原子的化合物等更有可能扩散且移动至绝缘层208a中并固定在绝缘层208a中。
在本实施例中，使用掺杂硼且具有6N的纯度的柱状多晶硅靶(电阻率为0.01Ω·cm)在以下条件下通过脉冲式DC溅射法进行沉积：衬底与靶之间的距离(T-S距离)为89mm，压力为0.4Pa，直流(DC)电源为6kW，且气氛为氧气氛(氧流率为100％)。其膜厚度为300nm。
在此阶段，形成氧化物半导体层205与氧化物绝缘层208a接触的区域。氧化物半导体层205的与栅极电极重叠且夹在栅极绝缘层204与绝缘层208a之间且与它们接触的区域，起到沟道形成区的作用。此外，绝缘层208a作为沟道保护层起作用。
包含氮的绝缘膜用于在绝缘层208a上形成的绝缘层208b。通过用杂质诸如水或氢没有混入绝缘膜的方法、诸如溅射法适当地将绝缘层208b形成为至少1nm的厚度。典型地，使用氮化硅膜、氮氧化硅膜、氮化铝膜等。在本实施例中，通过RF溅射法形成氮化硅膜作为绝缘层208b。
在本实施例中，形成400nm厚的氮化硅膜作为绝缘层208b。
接着，在绝缘层208中形成用于将电极207a连接至源极布线209的开口216(也被称作接触孔)。通过在绝缘层208上由光刻法、喷墨法等形成掩模、然后使用该掩模选择性地蚀刻绝缘层208而形成接触孔。在本实施例中，使用通过第六光刻步骤形成的抗蚀剂掩模选择性地蚀刻绝缘层208，由此形成接触孔。
接着，使用具有比Cu更高熔点的元素诸如W、Ta、Mo、Ti或Cr或者包含任意这些元素的组合的合金等，通过溅射法、真空蒸镀法等，以大于或等于5nm且小于或等于200nm、优选大于或等于10nm且小于或等于100nm的厚度，形成用于形成源极布线209的导电膜。备选地，可通过反应溅射法形成氮化钽(TaN)、氮化钛(TiN)等的膜。
接着，通过溅射法、真空蒸镀法或电镀法将包含Cu的导电膜形成为大于或等于100nm且小于或等于500nm、优选大于或等于200nm且小于或等于300nm的厚度。通过光刻法、喷墨法等在导电膜上形成掩模且使用该掩模蚀刻包含Cu的导电膜及用于形成源极布线209的导电膜；从而能形成源极布线209及源极布线210。
在本实施例中，50nm厚的氮化钛膜用作用于形成源极布线209的导电膜，且250nm厚的Cu膜用作用于形成源极布线210的导电膜，以及使用通过第七光刻步骤形成的抗蚀剂掩模选择性地蚀刻导电膜，由此形成源极布线209及源极布线210(参照图5A)。
通过用具有包含Cu的层及包含具有比Cu更高熔点的元素的层的叠层结构形成源极布线，抑制包含Cu的层的迁移；因此，能改善半导体器件的可靠性。另外，也可以接受这种结构，其中包含具有比Cu更高熔点的元素的另一个层形成于源极布线210上，以便包含Cu的层被夹在包含具有比Cu更高熔点的元素的层之间。请注意取决于半导体器件的使用环境或使用条件，可使用仅包含Cu的层形成源极布线。
接着，将绝缘层211形成为大于或等于50nm且小于或等于300nm、优选大于或等于100nm且小于或等于200nm的厚度。能通过类似于用于形成绝缘层201的方法形成绝缘层211。在本实施例中，形成10nm厚的氮化硅膜作为绝缘层211。绝缘层211也起到保护层的作用。通过设置包含氮化硅的绝缘层作为包含Cu的导电层之上及之下的绝缘层，以便包含Cu的导电层可被夹在绝缘层之间或由绝缘层围绕，能防止Cu扩散(参照图5B)。
接着，在绝缘层211及绝缘层208中形成用于将电极207b连接至起到像素电极的作用电极212的接触孔。通过由光刻法、喷墨法等在绝缘层211上形成掩模，然后使用该掩模选择性地蚀刻绝缘层211及208而形成接触孔。在本实施例中，使用通过第八光刻步骤形成的抗蚀剂掩模选择性地蚀刻绝缘层211及208，由此形成接触孔(开口217)。
接着，通过溅射法、真空蒸镀法等将透光导电膜形成为大于或等于30nm且小于或等于200nm、优选大于或等于50nm且小于或等于100nm的厚度。通过光刻法、喷墨法等在导电膜上形成掩模，然后使用该掩模蚀刻导电膜；从而，形成起到像素电极的作用的电极212。
透光导电材料诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(以下称作ITO)、氧化铟锌(以下也称作IZO)或加入了氧化硅的氧化铟锡能用于透光导电膜。
备选地，能使用包含导电高分子的导电组合物(也被称作导电聚合物)形成透光导电膜。优选使用具有10000Ω/方块(square)或更小的片电阻及在550nm的波长具有70％或者更大的透光率的导电组合物形成像素电极。另外，导电组合物中包含的导电高分子的电阻率优选为0.1Ω·cm或更小。
在本实施例中，形成80nm厚的ITO膜作为透光导电膜，然后使用由第九光刻步骤形成的抗蚀剂掩模选择性地蚀刻透光导电膜，由此形成起到像素电极的作用的电极212(参照图5C)。
尽管在本实施例中栅极绝缘层204及氧化物半导体层205连续地形成，但形成的栅极绝缘层204能暴露于空气，然后可形成氧化物半导体层205。在那种情况下，优选栅极绝缘层204在惰性气体气氛中(诸如氮、氦、氖或氩)经受热处理(在高于或等于400℃且低于衬底的应变点)。通过此热处理，在形成氧化物半导体膜之前，能移除栅极绝缘层204中所包含的杂质诸如氢及水。
可通过等离子体CVD法代替溅射法形成氧化硅层、氮化硅层、氧氮化硅层或氮氧化硅层。例如，可通过等离子体CVD法使用SiH4、氧及氮作为沉积气体形成氧氮化硅层。栅极绝缘层204的厚度大于或等于100nm且小于或等于500nm。在叠层结构的情况下，将具有大于或等于50nm且小于或等于200nm的厚度的第一栅极绝缘层、以及具有大于或等于5nm且小于或等于300nm的厚度的第二栅极绝缘层按照该顺序层叠。当通过等离子体CVD法等形成的膜包含杂质诸如氢或水时，优选进行上述热处理以便移除杂质，然后形成氧化物半导体膜。
尽管在本实施例中通过第四光刻步骤选择性蚀刻栅极绝缘层以形成到达栅极布线层(未图示)的接触孔，本发明的实施例不限于此方法。例如，在形成栅极绝缘层204之后，在栅极绝缘层形成抗蚀剂掩模且可形成到达栅极布线层的接触孔。
在氧化物半导体层205的形成之后，氧化物半导体层205可经受脱水或脱氢。
在高于或等于400℃且低于750℃、优选425℃或更高的温度进行用于脱水或脱氢的第一热处理。请注意尽管当温度低于425℃时进行长于1小时的热处理，但当其温度高于或等于425℃时，可进行短于1小时或更短的热处理。在第一热处理中，将衬底引入至作为一个热处理装置的电炉，且在氮气氛中对氧化物半导体层进行热处理。接着，不将氧化物半导体层暴露至空气，这防止水及氢再次进入氧化物半导体层；从而，获取氧化物半导体层。从氧化物半导体层经受脱水或脱氢的加热温度T至足以防止水再次进入的温度，使用相同炉子；具体地，在氮气氛中进行缓冷直到温度从加热温度T降低100℃或者更多。而且，不限于氮气氛，脱水或脱氢在稀有气体诸如氦、氖或氩的气氛中进行。
请注意热处理装置不限于电炉；例如，能使用快速热退火(RTA)装置诸如气体快速热退火(GRTA)装置或灯快速热退火(LRTA)装置。LRTA装置是通过从灯发射的光的辐射(电磁波)来加热待处理对象的装置，灯诸如卤素灯、金属卤化物灯、氙弧灯、碳弧灯、高压钠灯或高压汞灯。GRTA装置是通过从上述灯发射的光的热辐射以及来自由灯发射的光加热的气体的热传导来加热待处理对象的装置。作为该气体，使用与待由热处理处理的对象不起反应的惰性气体，诸如氮或类似氩的稀有气体。LRTA装置或GRTA装置可不仅配备有灯，而且配备有用于通过来自诸如电阻加热器的加热器的热传导或热辐射来加热待处理对象的器件。
在第一热处理中，优选水、氢等不包含于氮或稀有气体诸如氦、氖或氩。优选引入至热处理装置的氮或稀有气体诸如氦、氖或氩的纯度为6N(99.9999％)或更高，优选为7N(99.99999％)或更高(即，杂质浓度为1ppm或更低，优选为0.1ppm或更低)。
请注意取决于第一热处理的条件或氧化物半导体层的材料，氧化物半导体层可结晶化为微晶膜或多晶膜。例如，氧化物半导体层可结晶化为具有90％或更高、或者80％或更高的结晶化程度的微晶氧化物半导体膜。另外，取决于第一热处理的条件或氧化物半导体层的材料，氧化物半导体层可为不包含晶体组分的非晶氧化物半导体膜。
在第一热处理之后，氧化物半导体层变为氧缺陷及低电阻氧化物半导体层。第一热处理之后的氧化物半导体膜的载流子浓度高于刚沉积之后的氧化物半导体膜；优选氧化物半导体层具有1×1018/cm3或更高的载流子浓度。
在将氧化物半导体膜处理为岛状氧化物半导体层之前能进行用于氧化物半导体层的第一热处理。在那种情况下，在第一热处理之后，将衬底取出加热装置且进行第三光刻步骤。
在形成绝缘层208之后，可在惰性气体气氛或氮气体气氛中进行第二热处理(优选在高于或等于200℃且低于或等于400℃，例如，在高于或等于250℃且低于或等于350℃)。
例如，在氮气氛中在250℃进行第二热处理1小时。在第二热处理中，在氧化物半导体层205的一部分与氧化物绝缘层208a接触且氧化物半导体层205的另一部分与电极207a及电极207b接触的状态下进行加热。
当在其电阻通过第一热处理而降低的氧化物半导体层205与氧化物绝缘层208a接触的状态下进行第二热处理时，使氧化物半导体层205与氧化物绝缘层208a接触的区域成为氧过剩的状态。其结果是，在厚度方向上从与氧化物绝缘层208a接触的区域，氧化物半导体层205变为高电阻(i型)氧化物半导体层。
具体地，在氧化物半导体层205中，高电阻(i型)区域从氧化物半导体层205与氧化物绝缘层208a接触的界面形成至绝缘层204。
由于在本实施例中将高电阻(i型)氧化物半导体层形成于所制造的薄膜晶体管的沟道形成区，所以阈值电压为正值且薄膜晶体管表现为增强型薄膜晶体管。
当对氧化物半导体层205与使用具有高氧亲和性的金属导电膜形成的电极207a及电极207b接触的区域进行第二热处理时，氧容易移动至金属导电膜侧且与具有高氧亲和性的金属导电膜接触的区域中的氧化物半导体层变为n型。作为具有高氧亲和性的金属的一个例子，能给出Ti。
第二热处理的时机不限于紧接第六光刻步骤之后，只要在第六光刻步骤之后即可。
请注意使用多色调(multi-tone)掩模的光刻步骤也能应用于本实施例。参照图6A至6D及图7A至7E描述使用多色调掩模的光刻步骤。
多色调掩模是能进行三个等级的曝光以获取曝光部分、半曝光部分及非曝光部分的光掩模。在穿过多色调掩模之后，光具有多种强度。用多色调掩模的一次曝光及显影过程能形成具有多个厚度的区域的抗蚀剂掩模(典型地，两种厚度)。因此，通过使用多色调掩模，能减小光掩模的数量。
作为多色调掩模的典型例子，给出图6A中图示的灰阶(gray tone)掩模801a及图6C中图示的半色调(half tone)掩模801b。
如图6A所图示，灰阶掩模801a包含透光衬底802、以及形成于透光衬底802上的遮光部分803及衍射光栅804。遮光部分803的透光率为0％。另一方面，衍射光栅804具有带有等于或小于用于曝光的光的分辨极限的间隔的狭缝形式、点形式、网孔形式等的透光部分；因此，能控制透光率。衍射光栅804能具有规则地排列的狭缝、点或网孔，或者不规则地排列的狭缝、点或网孔。
作为透光衬底802，能使用透光衬底诸如石英衬底。遮光部分803及衍射光栅804能使用诸如铬或氧化铬的吸收光的遮光材料形成。
如图6B所示，当将用于曝光的光照射至灰阶掩模801a时，遮光部分803的透光率805为0％而未设置遮光部分803及衍射光栅804的区域的透光率805为100％。配备有衍射光栅804的区域的透光率805能控制在10％至70％的范围。能通过调整衍射光栅的狭缝、点或网孔的间隔及间距来控制衍射光栅804的透光率。
如图6C所示，将包含透光衬底802、半透光部分807以及遮光部分806的半色调掩模801b形成于透光衬底802上。能使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等形成半透光部分807。能使用吸收光的遮光材料诸如铬或氧化铬形成遮光部分806。
如图6D所示，当将用于曝光的光照射至半色调掩模801b时，遮光部分806的透光率808为0％且未设置遮光部分806及半透光部分807的区域的透光率808为100％。配备有半透光部分807的区域的透光率808能控制在10％至70％的范围。能通过半透光部分807的材料来控制半透光部分807的透光率。
接着，参照图7A至7E，描述在其中使用多色调掩模的一个光刻步骤来代替第三光刻步骤及第五光刻步骤的一个例子。
在本实施例的第三光刻步骤中，半导体层205形成于绝缘层204上，且接着处理为岛状半导体层。然而在此例子中，不将半导体层205处理为岛状半导体层，并且接连着半导体层205的形成而在其上形成电极层207。接着，使用多色调掩模将具有凹陷部分及突出部分的抗蚀剂掩模231形成于电极层207上(参照图7A)。
抗蚀剂掩模231也能称作包含具有不同厚度的多个区域的抗蚀剂掩模(此处，两个区域)。在抗蚀剂掩模231中，厚的区域称为抗蚀剂掩模231的突出部分，以及薄的区域称为抗蚀剂掩模231的凹陷部分。
在抗蚀剂掩模231中，在形成有起到源极电极的作用的电极207a和起到漏极电极作用的电极207b的区域中形成突出部分，以及在电极207a与电极207b之间的区域中形成凹陷部分。
接着，使用抗蚀剂掩模231同时选择性地蚀刻电极层207及半导体层205以形成具有岛状的半导体层205(参照图7B)。
接着，减小(缩小)抗蚀剂掩模231以形成抗蚀剂掩模231a及231b。为了减小(缩小)抗蚀剂掩模，可进行氧等离子体灰化等。当抗蚀剂掩模减小(缩小)时，夹在抗蚀剂掩模231a与231b之间的电极层207的部分露出(参照图7C)。
接着，使用抗蚀剂掩模231a及231b选择性地蚀刻夹在抗蚀剂掩模231a及231b之间的电极层207的部分，以设置电极207a及电极207b。请注意，此时部分蚀刻半导体层205以成为具有槽(凹陷部分)的半导体层。此外，半导体层205的边沿延伸至超过电极207a及电极207b的边沿(参照图7D)。接着，移除抗蚀剂掩模231a及231b(参照图7E)。
通过使用多色调掩模，能用一个光刻步骤代替多个光刻步骤。因此，能改善半导体器件的生产率。
在本实施例中，薄膜晶体管253可形成为具有下述结构。在通过第六光刻步骤形成用于电极207a与源极布线209之间的连接的接触孔时，在绝缘层204b、绝缘层208a及绝缘层208b中形成开口，以便围绕薄膜晶体管，且绝缘层211通过该开口与绝缘层204a接触。在图38中图示薄膜晶体管253的截面图的一个例子。
在图38中图示的薄膜晶体管253是类似于薄膜晶体管250的沟道蚀刻薄膜晶体管，且包含设置于衬底200上的绝缘层201，设置于绝缘层201上的栅极布线202，设置于栅极布线202上的栅极布线203，设置于栅极布线203上的绝缘层204a，设置于绝缘层204a上的绝缘层204b，设置于绝缘层204b上的半导体层205，设置于半导体层205上的一对电极207a及207b，设置于电极207a、电极207b及半导体层205上的绝缘层208a，设置于绝缘层208a上的绝缘层208b，通过设置于绝缘层208a及绝缘层208b中的开口与电极207a接触的源极布线209，设置于源极布线209上的源极布线210，设置于源极布线210上的绝缘层211，以及通过设置于绝缘层211、绝缘层208a及绝缘层208b中的开口与电极207b接触的电极212。
此处，在绝缘层204b、绝缘层208a及绝缘层208b中，通过第六光刻步骤选择性地形成开口，以便露出绝缘层204a，且绝缘层211覆盖绝缘层208b的上表面及端面、绝缘层208a的端面、以及绝缘层204b，且通过开口与绝缘层204a接触。
此处，使用包含氮的绝缘膜形成绝缘层211及绝缘层204a，且其为不包含诸如水分、氢离子或OH-的杂质的无机绝缘膜，且阻止这些从外部的进入。
因此，用图38中图示的结构，能用使用包含氮的绝缘膜形成的绝缘层211及绝缘层204a来密封薄膜晶体管253；因此，在绝缘层211的形成之后的制造过程中能防止来自外部的水分的进入。另外，即使器件作为显示器件诸如液晶显示器件而完成后，能长期防止来自外部的水分的进入；因此，能改善器件的长期可靠性。
在本实施例中，描述在其中一个薄膜晶体管被包含氮的绝缘膜围绕的结构；然而，本发明的实施例并未特别限定于此。多个薄膜晶体管可被包含氮的绝缘膜围绕，或像素部分中的多个薄膜晶体管可被包含氮的绝缘膜共同地围绕。可形成绝缘层211与绝缘层204a彼此接触的区域，以便至少围绕有源矩阵衬底的像素部分的外围。
另外，主要包含Al作为具有低电阻的布线材料的导电膜能用于栅极布线203及源极布线209。参照图39A至39C描述图1A及1B中图示的显示器件的像素结构的一个例子。图39A是图示像素的平面结构的俯视图，以及图39B及39C是各图示像素的叠层结构的截面图。请注意图39A中的点划线A1-A2、B1-B2及C1-C2分别对应于图39B中的截面A1-A2、B1-B2及C1-C2。图39A中的点划线D1-D2对应于图39C中的截面D1-D2。
在截面A1-A2及截面D1-D2中，图示出用于像素部分的薄膜晶体管252的叠层结构。薄膜晶体管252是具有底部栅极结构的薄膜晶体管的一个实施例。
在截面A1-A2及截面D1-D2中，图示有：设置于衬底200上的绝缘层201，设置于绝缘层201上的栅极布线203，设置于栅极布线203上的绝缘层204，设置于绝缘层204上的半导体层205，设置于半导体层205上的一对电极207a及207b，设置于电极207a、电极207b及半导体层205上的绝缘层208，通过设置于绝缘层208中的开口与电极207a接触的源极布线209，设置于源极布线209上的绝缘层211，以及通过设置于绝缘层211及绝缘层208中的开口与电极207b接触的电极212。
另外，在截面B1-B2中，图示出存储电容器(也被称作Cs电容器)的叠层结构。在截面B1-B2中，图示出衬底200上的绝缘层201，绝缘层201上的存储电容器布线213，存储电容器布线213上的绝缘层204，绝缘层204上的电极207b，电极207b上的绝缘层208，绝缘层208上的绝缘层211，以及绝缘层211上的电极212。
另外，在截面C1-C2中，图示出栅极布线及源极布线的布线交叉中的叠层结构。在截面C1-C2中，图示出：衬底200上的绝缘层201，绝缘层201上的栅极布线203，栅极布线203上的绝缘层204，绝缘层204上的绝缘层208，绝缘层208上的源极布线209，以及源极布线209上的绝缘层211。请注意在布线交叉中，半导体层可形成于绝缘层204与绝缘层208之间。
纯铝可用于主要包含Al作为具有低电阻的布线材料的导电膜；然而，优选使用包含以下成分铝合金：改善耐热性的元素或防止小丘的元素诸如钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)、钪(Sc)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、碳(C)或硅(Si)，或者包含任意这些元素作为主要组分的合金材料或化合物。备选地，能使用主要包含Al的导电膜和包含具有比Al更高熔点的元素诸如W、Ta、Mo、Ti或Cr的导电膜的层叠。
在图39A至39C中图示的显示器件的像素结构的例子中，可使用在其中将钼膜、主要包含Al的导电膜以及钼膜按照该顺序层叠的具有三层结构的导电膜，或者在其层叠中钛及铝的导电膜。
栅极电极形成于底部栅极晶体管的工序的早期阶段。因此，需要考虑到栅极电极的形成之后的工序中的热处理的耐性而选择应用于栅极电极的材料。然而，在本实施例中描述的工序中的热处理在温和条件下进行；因此，能应用于栅极电极的材料的范围宽，且能依照显示器件所要求的性能选择材料。例如，尽管由于其相对低电阻、廉价及优异的加工性，主要包含Al的导电膜是可用的，但是其耐热性相对低。因此，根据本实施例的工序，即使主要包含Al的导电膜也能用于栅极电极。
另外，能提供透光薄膜晶体管。此处，描述在设置于实施例1及2中描述的显示器件的像素部分中的薄膜晶体管中使用透光氧化物半导体层205以及透光导电膜被应用于栅极布线203、电极207a及电极207b的情况。
当图2B中图示的像素结构中包含的薄膜晶体管是透光薄膜晶体管时，能提供包含下述部分的透光薄膜晶体管，即：设置于衬底200上的绝缘层201，设置于绝缘层201上的栅极布线202，设置于栅极布线202上的透光栅极布线203，设置于栅极布线203上的绝缘层204，设置于绝缘层204上的半导体层205，设置于半导体层205上的一对透光电极207a及207b，设置于电极207a、电极207b及半导体层205上的绝缘层208，通过设置于绝缘层208中的开口与电极207a接触的源极布线209，设置于源极布线209上的源极布线210，设置于源极布线210上的绝缘层211，以及通过设置于绝缘层211及绝缘层208中的开口与电极207b接触的电极212。
备选地，在图3中作为一个例子图示的包含沟道保护层的底部栅极薄膜晶体管，可为透光薄膜晶体管。具体地，能提供包含下述部分的透光薄膜晶体管，即：设置于衬底200上的绝缘层201，设置于绝缘层201上的栅极布线202，设置于栅极布线202上的透光栅极布线203，设置于透光栅极布线203上的绝缘层204，设置于绝缘层204上的半导体层205，设置于半导体层205上的沟道保护层225，设置于沟道保护层225上的一对透光电极207a及207b，设置于电极207a、电极207b及半导体层205上的绝缘层208，通过设置于绝缘层208中的开口与电极207a接触的源极布线209，设置于源极布线209上的源极布线210，设置于源极布线210上的绝缘层211，以及通过设置于绝缘层211及绝缘层208中的开口与电极207b接触的电极212。
能应用于实施例2中描述的氧化物半导体层205的大部分氧化物半导体透射可见光。能通过溅射法等形成包含透光导电材料的膜且应用于栅极布线203、电极207a以及电极207b；透光导电材料例如为：包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(以下称作ITO)、氧化铟锌、加入氧化硅的氧化铟锡、In-Sn-Zn-O基氧化物半导体、In-Al-Zn-O基氧化物半导体、Sn-Ga-Zn-O基氧化物半导体、Al-Ga-Zn-O基氧化物半导体、Sn-Al-Zn-O基氧化物半导体、Sn-Zn-O基氧化物半导体、Al-Zn-O基氧化物半导体、In-O基氧化物半导体、Sn-O基氧化物半导体、Zn-O基氧化物半导体等。
由于使用透光氧化物半导体层205且将透光导电膜应用于栅极布线203、电极207a及电极207b的薄膜晶体管具有透光性质，所以像素部分中的孔径比不减小。
请注意在与氧化物半导体层接触的区域中，透光导电氧化物作为n+层起作用；因此，薄膜晶体管能具有低的接触电阻及寄生电阻。
通过上述过程，能提供以具有高的显示质量的显示器件为代表的半导体器件，在其中抑制了布线电阻的增加。此外，能提供高度可靠的半导体器件，在其中形成包含氮化硅的绝缘层作为位于包含Cu的导电层之上及之下的绝缘层，以便包含Cu的导电层被夹在绝缘层之间或由绝缘层围绕，由此防止Cu扩散。
当使用通过在本实施例中作为一个例子描述的方法形成的氧化物半导体层且抑制其杂质浓度时，能提供高度可靠的半导体元件。具体地，能提供包含其阈值电压受控的氧化物半导体的薄膜晶体管。此外，能提供包含具有高的操作速度及足够的可靠性且能通过相对简单的工序制造的氧化物半导体的薄膜晶体管。
而且，根据本实施例，能提供用于制造包含其阈值电压受控且具有高的操作速度及足够的可靠性且能通过相对简单的工序制造的氧化物半导体的薄膜晶体管的方法。
请注意本实施例能与本说明书中的任何其他实施例适当地组合。
(实施例3)
在本实施例中，参照图1A及1B描述用于在实施例1中描述的显示器件30的栅极驱动器电路91或源极驱动器电路92的薄膜晶体管的结构的一个例子。
使用倒相电路、电容器、电阻器等形成用于驱动像素部分的驱动器电路。在本实施例中，描述包含两个薄膜晶体管的倒相电路的结构作为用于驱动器电路的薄膜晶体管。当使用两个n沟道TFT的组合形成倒相电路时，存在具有两个增强型TFT(以下被称作EEMOS电路)的倒相电路、以及具有增强型晶体管及耗尽型晶体管的组合(以下被称作EDMOS电路)的倒相电路。请注意，在本说明书通篇，其阈值电压为正的n沟道TFT被称作增强型晶体管，以及其阈值电压为负的n沟道TFT被称作耗尽型晶体管。
图8A图示驱动器电路的倒相电路的截面结构。另外，图8C是驱动器电路的倒相电路的俯视图。沿着图8C中的点划线Z1-Z2的截面对应于图8A。请注意图8A至8C中图示的第一薄膜晶体管430a及第二薄膜晶体管430b是反交错(inverted staggered)的具有底部栅极结构的薄膜晶体管。
在图8A中图示的第一薄膜晶体管430a中，第一栅极布线401a设置于配备有绝缘层410的衬底400上，绝缘层411及绝缘层412设置于第一栅极布线401a上，第一半导体层403a设置于绝缘层412上，以及电极405a及电极405b设置于第一半导体层403a上。以相似的方式，在第二薄膜晶体管430b中，第二栅极布线401b设置于配备有绝缘层410的衬底400上，绝缘层411及绝缘层412设置于第二栅极布线401b上，第二半导体层403b设置于绝缘层412上，以及电极405b及电极405c设置于第二半导体层403b上。此处，电极405c通过形成于绝缘层411及绝缘层412中的接触孔404直接连接至第二栅极布线401b。另外，绝缘层413、绝缘层414及绝缘层415形成于电极405a、电极405b及电极405c上。请注意电极405a至405c如图8C中图示那样地延伸，且也作为将驱动器电路中的薄膜晶体管电连接的布线起作用。
此处，能使用与实施例1或2中描述的栅极布线203的材料及方法相似的材料及方法形成第一栅极布线401a及第二栅极布线401b。能使用与实施例1或2中描述的半导体层205的材料及方法相似的材料及方法形成第一半导体层403a及第二半导体层403b。能使用与实施例1或2中描述的一对电极207a及207b的材料及方法相似的材料及方法形成电极405a、电极405b及电极405c。能分别使用与实施例1或2中描述的绝缘层201、绝缘层204a及204b、绝缘层208a及208b以及绝缘层211的材料及方法相似的材料及方法形成绝缘层410至415。
另外，以如下方式形成接触孔404：通过实施例2中描述的第四光刻步骤，在绝缘层412上形成掩模且该掩模用于选择性地蚀刻绝缘层412及绝缘层411。通过由接触孔404直接连接电极405c与第二栅极布线401b之间，能获取良好的接触，这引起接触电阻的减小。此外，与电极405c通过另一个导电膜诸如透明导电膜连接至第二栅极布线401b的情况相比，能减少接触孔的数量；因此，能减小由薄膜晶体管占据的面积且能缩短驱动器电路中的薄膜晶体管之间的距离。
如上所述，能缩短驱动器电路中的薄膜晶体管之间的距离且能充分地降低布线电阻；因此，并不一定需要包含Cu的导电层用作电连接至薄膜晶体管的布线。因此，驱动器电路中的薄膜晶体管与包含Cu的导电层之间的距离能足够长，由此能防止Cu扩散至氧化物半导体层。然而，将电源电位供给至每一个薄膜晶体管的电源线或相对较长的布线诸如公共布线相对容易受到布线电阻影响。因此，优选使用包含Cu的导电层形成的布线用于这样的布线。
此外，如实施例2中描述的，由于在温和条件下进行实施例3中描述的工序中的热处理，能应用于栅极电极的材料的范围宽且能依照显示器件所要求的性能来选择材料。例如，尽管因为其相对低电阻、廉价及优异的加工性，主要包含Al的导电膜是可用的，但是其耐热性相对低。然而，根据本实施例的工序，即使主要包含Al的导电膜也能用于栅极电极。
如实施例1中描述的，使用包含Cu的导电层形成连接至栅极布线(20_1至20_n(请注意n是自然数))的栅极驱动器电路91及连接至源极布线(60_1至60_m(请注意m是自然数))的源极驱动器电路92；以及栅极布线(20_1至20_n(请注意n是自然数))及源极布线(60_1至60_m(请注意m是自然数))。因此，即使在由布线引起的距离较长的显示部分中，布线电阻也能充分地减小。
电极405a是处于地电位的电源线(地电源线)。此处于地电位的电源线可为将负电压VDL施加至其的电源线(负电源线)。电极405c电连接至将正电压VDD施加至其的电源线(正电源线)。
在图8B中图示EEMOS电路的等效电路。作为一个例子，图8A及8C中图示的电路连接对应于图8B中图示的等效电路，且第一薄膜晶体管430a及第二薄膜晶体管430b是增强型n沟道晶体管。
请注意栅极电极可设置于氧化物半导体层的之上及之下且阈值电压可受控，以便第一薄膜晶体管430a及第二薄膜晶体管430b可表现为增强型n沟道晶体管。
另外，不限于EEMOS电路，也能通过将第一薄膜晶体管430a形成为增强型n沟道晶体管且将第二薄膜晶体管430b形成为耗尽型n沟道晶体管来制造EDMOS电路。在那种情况下，将电极405b代替电极405c连接至第二栅极布线401b。
为了在一个衬底上制造增强型n沟道晶体管及耗尽型n沟道晶体管，例如，使用不同材料或在不同条件下形成第一半导体层403a及第二半导体层403b。EDMOS电路可用如下方式形成：将用于控制阈值的栅极电极设置于氧化物半导体层上以控制阈值且将电压施加至用于控制阈值的栅极电极，以便TFT的一个常导通而另一个TFT常截止。
请注意在本实施例中描述的结构能与任何其他实施例中描述的结构适当地组合。
(实施例4)
在本实施例中，参照图9A、9B及图10描述使用半导体元件的保护电路。此外，参照图11A及11B描述不同公共布线连接的连接部分的结构，在公共布线之间配备有绝缘膜。
在图9A中图示能应用于保护电路97的电路的一个例子。此保护电路包含非线性元件170a及170b。非线性元件170a及170b各包含两端子元件诸如二极管或者三端子元件诸如晶体管。例如，能通过与像素部分中的晶体管相同的工序形成非线性元件。例如，能通过将栅极端子连接至非线性元件的漏极端子而获取与二极管的特性相似的特性。
非线性元件170a的第一端子(栅极)及第三端子(漏极)连接至公共布线45，且其第二端子(源极)连接至源极布线60_1。非线性元件170b的第一端子(栅极)及第三端子(漏极)连接至源极布线60_1，且其第二端子(源极)连接至公共布线45。即，图9A中图示的保护电路具有在其中两个晶体管各连接至公共布线45及源极布线60_1的结构，以便具有相反的整流方向。换句话说，将整流方向从公共布线45至源极布线60_1的晶体管以及整流方向从源极布线60_1至公共布线45的晶体管连接于公共布线45与源极布线60_1之间。
在上述保护电路中，当源极布线60_1由于静电等而带正电荷或负电荷时，电流沿抵消电荷的方向流动。例如，当源极布线60_1带正电荷时，电流沿正电荷释放至公共布线45的方向流动。由于此操作，能防止连接至带电的源极布线60_1的像素晶体管的静电破坏或阈值电压的偏移。此外，能防止彼此交叉且绝缘层置于其间的带电源极布线60_1与另一个布线之间的绝缘层的绝缘破坏。
注意保护电路不限于上述结构。例如，可使用在其中连接有整流方向从公共布线45至源极布线60_1的多个晶体管以及整流方向从源极布线60_1至公共布线45的多个晶体管的结构。通过用多个非线性元件连接公共布线45及源极布线60_1，不仅在浪涌电压施加至源极布线60_1的情况下，而且在公共布线45由于静电等而带电的情况下，能防止电荷直接施加至源极布线60_1。此外，能使用奇数数量的非线性元件来配置保护电路。
尽管图9A图示在其中配备有用于源极布线60_1及公共布线45的保护电路的一个例子，能将相似的配置应用于保护电路的另一部分。请注意能通过将本发明的一个实施例的半导体元件应用于非线性元件170a及非线性元件170b来形成图9A的保护电路。
接着，参照图9B及图10描述在其中使用本发明的一个实施例的半导体元件在衬底上形成保护电路的一个例子。请注意图9B是布线及布线之间的连接部分的俯视图的一个例子，以及图10是沿着图9B中的线Q1-Q2、线Q3-Q4及线Q5-Q6的截面图。
图9B是与非线性元件170a及非线性元件170b连接的公共布线45及源极布线60_1的一部分的俯视图，且图示出保护电路97的结构的一个例子。
非线性元件170a包含栅极布线111a，且栅极布线111a连接至公共布线45。非线性元件170a的源极电极及漏极电极的一个连接至源极布线60_1，且其另一个由第一电极115a形成。另外，第一电极115a连接至公共布线45。
非线性元件170b包含栅极布线111b，且栅极布线111b通过接触孔126、第二电极115b及接触孔125连接至源极布线60_1。非线性元件170b的源极电极及漏极电极由第一电极115a及第二电极115b形成。另外，非线性元件170b包含半导体层113。
接着，参照图10描述公共布线45、源极布线60_1及非线性元件170b的结构。
使用与栅极布线相同的布线层形成公共布线45。以在设置于衬底100上的绝缘膜101上层叠栅极布线45a及栅极布线45b的方式形成公共布线45。请注意绝缘层102形成于栅极布线45b上，绝缘层117设置于绝缘层102上，以及绝缘层118形成于绝缘层117上。
源极布线60_1形成于绝缘层102上。以将源极布线60_1a及源极布线60_1b按照该顺序层叠的方式形成源极布线60_1。请注意在源极布线60_1上形成绝缘膜119。
非线性元件170b包含：在衬底100上设置的绝缘膜101上的栅极布线111b、以及栅极布线111b上的绝缘层102。另外，非线性元件170b包含将绝缘层102置于其间的栅极布线111b上的半导体层113，以及与半导体层113接触且其末端部分与栅极布线111b重叠的电极115a及电极115b。绝缘层117形成为与栅极布线111b重叠且与在电极115a与电极115b的末端部分之间的半导体层113接触，以及绝缘层118形成于绝缘层117上。请注意，绝缘层102形成为绝缘层102a与绝缘层102b的层叠。
电极115b通过设置于绝缘层102中的接触孔125直接连接至栅极布线111b。电极115b通过接触孔126连接至源极布线60_1。绝缘膜119形成于绝缘层118及源极布线60_1上。
选自Ti、Mo、W、Al、Cr、Cu及Ta的元素、或者包含任何这些元素作为组分的合金、在组合中包含任何这些元素的合金等能用于起到电极115a及电极115b的作用的导电膜。导电膜不限于包含上述元素的单层且可为两层或者更多层的层叠。
对于与半导体层113接触的导电膜特别优选具有氧亲和性的金属，以便形成具有氧亲和性的金属与氧化物半导体的结。在具有氧亲和性的金属之中特别优选钛。在本实施例中，形成在其中层叠有钛膜(具有100nm的厚度)、铝膜(具有200nm的厚度)以及钛膜(具有100nm的厚度)的三层导电膜。可使用氮化钛膜代替钛膜。
通过在半导体层113与电极115a之间以及半导体层113与电极115b之间设置这种结的结构，非线性元件170a及非线性元件170b的操作稳定。即，热稳定性增加，以使稳定操作成为可能。从而，增强保护电路的功能且能使操作稳定。此外，减小结泄漏的量，由此能减小非线性元件170a及非线性元件170b中的寄生电阻以及寄生电阻的变化。
请注意非线性元件170a及非线性元件170b在主要部分具有相同结构。非线性元件170b能具有与实施例1中描述的像素部分中的薄膜晶体管相同的结构。因此，在本实施例中省略非线性元件170a及非线性元件170b的详细说明。此外，能通过相同工序在一个衬底上制造非线性元件170a及170b以及上述薄膜晶体管。
参照图11A及11B描述在公共布线之间的连接一个例子。请注意，图11A是布线及布线之间的连接部分的俯视图的一个例子，且图11B是沿着图11A中的线R1-R2及线R3-R4的截面图。
如上所述，公共布线45具有在其中将栅极布线45a及栅极布线45b按照该顺序层叠的结构。公共布线65具有与源极布线60_1相同的结构。即，公共布线65具有在其中将源极布线65a及源极布线65b按照该顺序层叠的结构。使用与源极布线60_1a相同的导电膜形成源极布线65a，且使用与源极布线60_1b相同的导电膜形成源极布线65b。
在连接部分95中，公共布线45及公共布线65彼此电连接。参照图11B描述连接部分95。公共布线45及公共布线65通过形成于绝缘层102、绝缘层117及绝缘层118中的接触孔127彼此连接。
在连接部分95中，包含导电材料的栅极布线45b及源极布线65a彼此连接，所述导电材料包含具有比Cu更高熔点的元素，因此实现了高度可靠的连接。而且，使用包含Cu的导电材料形成的栅极布线45a及源极布线65b抑制布线电阻。
公共连接部分96设置在像素部分之外的区域中，并且是通过导电粒子(诸如镀金的塑料粒子)与面向公共连接部分96设置的具有连接部分的衬底电连接的连接部分。参照图11B描述在其中在将栅极布线45a及栅极布线45b按照该顺序层叠的导电层上形成有公共连接部分96的一个例子。
公共连接部分96电连接至公共布线45。在将栅极布线45a及栅极布线45b按照该顺序层叠的导电层上，隔着绝缘层102、绝缘层117及绝缘层118，形成电极115c。电极115c通过形成于绝缘层102、绝缘层117及绝缘层118的接触孔128电连接至导电层。与公共布线65具有相同的结构的导电层66层叠在电极115c上，然后使用与作为像素电极起作用的电极212相同的透明导电膜形成导电层129。
使用包含Cu且具有低的布线电阻的导电材料形成连接至在本实施例中作为一个例子描述的保护电路的栅极布线45a及源极布线60_1b。
使用包含具有比Cu更高熔点的元素诸如W、Ta、Mo、Ti或Cr的导电材料形成栅极布线45b，以便与栅极布线45a接触并覆盖栅极布线45a，由此能抑制栅极布线45a的迁移且改善半导体器件的可靠性。另外，通过在包含Cu的栅极布线45a之上及之下设置包含氮化硅的绝缘层作为绝缘层，以便包含Cu的栅极布线45a可夹在绝缘层之间或由绝缘层围绕，能防止Cu扩散。
在本实施例中作为一个例子描述的保护电路具有一种结构，其中非线性元件的第一端子(栅极)通过一个接触孔直接连接至其第二端子(源极)或第三端子(漏极)。其结果是，对于一个连接，仅形成一个界面及一个接触孔，这少于通过另一个布线层形成连接的情况的界面及接触孔的数量。
请注意，连接所需要的界面的数量较少时，能抑制电阻。此外，当连接所需要的接触孔的数量较少时，能抑制由连接部分占据的面积。
因此，在本实施例中作为一个例子描述的保护电路中，能抑制连接电阻，这导致保护电路的稳定操作。此外，由于仅使用一个接触孔形成连接，能减小由保护电路占据的面积且因此能减小显示器件的尺寸。
请注意本实施例能与本说明书中的任何其他实施例适当地组合。
(实施例5)
在本实施例中，关于参照图1A及1B在实施例1中描述的显示器件，描述栅极端子部分7中的栅极信号线端子及源极端子部分8中的源极信号线端子的结构的例子。
图12A1及12A2分别是栅极信号线端子的截面图及俯视图。图12A1是沿着图12A2中的线C1-C2的截面图。在栅极信号线端子中：如图12A1中图示的，在衬底300上形成绝缘层360；在绝缘层360上形成栅极布线351；形成栅极布线351b以覆盖栅极布线351a的末端部分；在栅极布线351b上形成绝缘层361、绝缘层362、绝缘层363、绝缘层364以及绝缘层365；以及在绝缘层365及栅极布线351b上形成透明导电层355。此处，将栅极布线351a及栅极布线351b统称作栅极布线351，且栅极布线351b作为栅极信号线端子的第一端子起作用。此外，对绝缘层361至365的末端部分进行构图，以便露出栅极布线351b的末端部分且其与透明导电层355直接接触。与第一端子即栅极布线351b的末端部分直接接触的透明导电层355是作为输入端子起作用的连接端子电极。此处，分别能使用与实施例1及2中描述的栅极布线202、栅极布线203及电极212的材料及方法相似的材料及方法形成栅极布线351a、栅极布线351b及透明导电层355。此外，能分别使用与实施例1及2中描述的绝缘层201、绝缘层204a及204b、绝缘层208a及208b、以及绝缘层211的材料及方法相似的材料及方法形成绝缘层360至365。
通过使用包含Cu的导电材料形成栅极布线351a，能减小栅极信号线端子及从栅极信号线端子引入的布线中的布线电阻。另外，使用包含具有比Cu更高熔点的元素诸如W、Ta、Mo、Ti或Cr的导电材料形成的栅极布线351b，以便与栅极布线351a接触且覆盖栅极布线351a，由此能抑制栅极布线351a的迁移且能改善半导体器件的可靠性。而且，包含Cu的栅极布线351a被夹在包含氮化硅的绝缘层360与361之间，由此能防止来自栅极布线351a的Cu扩散。
另外，图12B1及12B2分别是源极信号线端子的截面图及俯视图。图12B1是沿着图12B2中的线D1-D2的截面图。在源极信号线端子中，如图12B1图示的，绝缘层360、绝缘层361、绝缘层362形成于衬底300上，电极352形成于绝缘层362上，绝缘层363及绝缘层364形成于电极352上，源极布线354a形成于绝缘层364上，源极布线354b形成于源极布线354a上，绝缘层365形成于源极布线354b上，以及透明导电层355形成于绝缘层365及电极352上。此处，将源极布线354a及源极布线354b统称作源极布线354。此外，对绝缘层363至365的末端部分进行构图，以便露出电极352末端部分且其与透明导电层355直接接触。在绝缘层363及绝缘层364中形成接触孔，通过该接触孔作为源极信号线端子的第二端子起作用的电极352与源极布线354彼此连接。与第二端子即电极352的末端部分直接接触的透明导电层355是作为输入端子起作用的连接端子电极。此处，能分别使用与实施例1及2中描述的一对电极207a及207b、源极布线209、源极布线210以及电极212的材料及方法相似的材料及方法形成电极352、源极布线354a、源极布线354b以及透明导电层355。另外，能分别使用与实施例1及2中描述的绝缘层201、绝缘层204a及204b、绝缘层208a及208b以及绝缘层211的材料及方法相似的材料及方法形成绝缘层360至365。
通过使用包含Cu的导电材料形成源极布线354b，能减小源极信号线端子及从源极信号线端子引入的布线中的布线电阻。另外，使用包含具有比Cu更高熔点的元素诸如W、Ta、Mo、Ti或Cr，或者在组合中包含任意这些元素的合金，氮化钽(TaN)、氮化钛(TiN)、氮化钼(MoN)等的导电材料形成源极布线354a，以便与源极布线354b接触，由此能抑制源极布线354b的迁移且能改善半导体器件的可靠性。而且，包含Cu的源极布线354b被夹在包含氮化硅的绝缘层364与365之间，由此能防止来自源极布线354b的Cu扩散。
在本实施例中描述的一个例子中，在本实施例中描述是第一端子且包含于栅极布线351的栅极布线351b，具有连接至作为输入端子起作用的透明导电层355的叠层结构；然而，本实施例不限于此。如图13A1及13A2中图示的，可使用在其中第一端子仅由栅极布线351a组成且栅极布线351a与透明导电层355直接接触的结构。此处，图13A1是沿着图13A2中的线C1-C2的截面图。
而且，在本实施例中描述在其中是第二端子的源极布线354通过电极352连接至作为输入端子起作用的透明导电层355的一个例子；然而，本实施例不限于此不限于此。如图13B1及13B2图示的，在作为第二端子起作用的源极布线354中，源极布线354b可与透明导电层355直接接触。此处，图13B1是沿着图13B2中的线D1-D2的截面图。
取决于像素密度而设置多个栅极布线、源极布线及电容器布线。在端子部分中，排列有：与栅极布线处于相同电位的多个第一端子、与源极布线处于相同电位的多个第二端子、与电容器布线处于相同电位的多个第三端子等。每种端子的数量可为任意数量，且端子的数量可由从业者适当地确定。
请注意，在本实施例中描述的结构能与任何其他实施例中描述的结构适当地组合。
(实施例6)
在本实施例中，以下描述在其中在一个衬底上形成至少一部分驱动器电路及置于像素部分中的薄膜晶体管的一个例子。
根据实施例1至4的任一个形成置于像素部分中的薄膜晶体管。另外，实施例1至4的任一个中描述的薄膜晶体管是n沟道TFT。因此，驱动器电路中的能使用n沟道TFT形成的一部分驱动器电路与像素部分的薄膜晶体管形成于相同衬底上。
图18A是有源矩阵显示器件的框图的一个例子。在显示器件中的衬底5300上，配备有像素部分5301、第一扫描线驱动器电路5302、第二扫描线驱动器电路5303以及信号线驱动器电路5304。在像素部分5301中，配备有从信号线驱动器电路5304延伸的多个信号线，且配备有从第一扫描线驱动器电路5302及第二扫描线驱动器电路5303延伸的多个扫描线。请注意，在扫描线及信号线彼此交叉的各自的区域中，包含显示元件的像素以矩阵设置。另外，显示器件中的衬底5300通过连接部分诸如柔性印刷电路(FPC)连接至定时控制电路5305(也被称作控制器或控制器IC)。
在图18A中，在与像素部分5301相同的衬底5300形成第一扫描线驱动器电路5302、第二扫描线驱动器电路5303以及信号线驱动器电路5304。因此，减小设置于外部的驱动器电路等部件的数量，由此能实现成本的降低。另外，如果驱动器电路设置于衬底5300之外，会需要布线延伸且布线的连接的数量会增加，但是通过在衬底5300上提供驱动器电路，能减小布线的连接的数量。因此，能实现可靠性和成品率的改进。
请注意定时控制电路5305例如将第一扫描线驱动器电路起始信号(GSP1)及扫描线驱动器电路时钟信号(GCLK1)供给至第一扫描线驱动器电路5302。定时控制电路5305例如将第二扫描线驱动器电路起始信号(GSP2)(也被称作起始脉冲)及扫描线驱动器电路时钟信号(GCLK2)供给至第二扫描线驱动器电路5303。定时控制电路5305将信号线驱动器电路起始信号(SSP)、信号线驱动器电路时钟信号(SCLK)、视频信号数据(DATA)(也简称作视频信号)以及锁存信号(LAT)供给至信号线驱动器电路5304。请注意每个时钟信号可为周期不同或可与反转的时钟信号(CKB)一起供给的多个时钟信号。请注意可省略第一扫描线驱动器电路5302及第二扫描线驱动器电路5303的一个。
图18B图示出一种结构，其中具有低驱动频率的电路(例如，第一扫描线驱动器电路5302及第二扫描线驱动器电路5303)形成于与像素部分5301相同的衬底5300上，且在不同于在其上形成有像素部分5301的衬底5300的衬底上，形成有信号线驱动器电路5304。用此结构，形成于衬底5300上的驱动器电路能通过使用与使用单晶半导体形成的晶体管相比而具有较低场效应迁移率的薄膜晶体管组成。因此，能实现显示器件的尺寸的增加、步骤的数量的降低、成本的减小、成品率的提高等。
实施例1至4的任一个中描述的薄膜晶体管为n沟道TFT。在图19A及19B中，作为一个例子描述使用n沟道TFT形成的信号线驱动器电路的结构及操作的一个例子。
信号线驱动器电路包含移位寄存器5601及开关电路5602。开关电路5602包含多个开关电路5602_1至5602_N(N是自然数)。开关电路5602_1至5602_N各包含多个薄膜晶体管5603_1至5603_k(k是自然数)。将描述在其中薄膜晶体管5603_1至5603_k为n沟道TFT的一个例子。
通过使用开关电路5602_1作为一个例子来描述信号线驱动器电路的连接关系。薄膜晶体管5603_1至5603_k的第一端子分别连接至布线5604_1至5604_k。薄膜晶体管5603_1至5603_k的第二端子分别连接至信号线S1至Sk。薄膜晶体管5603_1至5603_k的栅极连接至布线5605_1。
移位寄存器5601具有通过顺序地输出H电平信号(也称作H信号或处于高电源电位电平的信号)到布线5605_1至5605_N而顺序地选择开关电路5602_1至5602_N的功能。
例如，开关电路5602_1具有控制布线5604_1至5604_k与信号线S1至Sk之间的导电状态(第一端子与第二端子之间的导电状态)的功能，即，控制是否将布线5604_1至5604_k的电位供给至信号线S1至Sk的功能。以此方式，开关电路5602_1作为选择器起作用。薄膜晶体管5603_1至5603_k具有控制布线5604_1至5604_k与信号线S1至Sk之间的导电状态的功能，即，将布线5604_1至5604_k的电位分别供给至信号线S1至Sk的功能。以此方式，薄膜晶体管5603_1至5603_k各作为开关起作用。
请注意，视频信号数据(DATA)输入至布线5604_1至5604_k的各个。在多种情况下，视频信号数据(DATA)为对应于图像数据或图像信号的模拟信号。
接着，参照图19B中的时序图来描述图19A中的信号线驱动器电路的操作。图19B图示信号Sout_1至Sout_N及信号Vdata_1至Vdata_k的例子。信号Sout_1至Sout_N是移位寄存器5601的输出信号的例子，以及信号Vdata_1至Vdata_k是输入到布线5604_1至5604_k的信号的例子。请注意信号线驱动器电路的一个操作期间对应于显示器件中的一个栅极选择期间。例如，一个栅极选择期间被分为期间T1至TN。期间T1至TN是用于将视频信号数据(DATA)写入至属于选择的行的像素的期间。
请注意在一些情况下为简单起见，在本实施例中图等中图示的各个结构中的信号波形失真等被夸大。因此，本实施例不必限于图等中图示的刻度。
在期间T1至TN，移位寄存器5601顺序地输出H电平信号到布线5605_1至5605_N。例如，在期间T1，移位寄存器5601输出H电平信号至布线5605_1。接着，使薄膜晶体管5603_1至5603_k导通，以便使布线5604_1至5604_k及信号线S1至Sk导电。在此情况下，分别将Data(S1)至Data(Sk)输入到布线5604_1至5604_k。分别通过薄膜晶体管5603_1至5603_k将Data(S1)至Data(Sk)输入到第一至第k列中的选择的行中的像素。因此，在期间T1至TN，顺序地将视频信号数据(DATA)写入至每k列的选择的行中的像素。
通过将视频信号数据(DATA)写入至每多个列的像素，能减小视频信号数据(DATA)的数量或布线的数量。因此，能减少到外电路的连接。通过将视频信号写入至每多个列的像素，能延长写入时间且能防止视频信号的不充分的写入。
请注意作为移位寄存器5601及开关电路5602，能使用实施例3中描述的包含薄膜晶体管的电路。在此情况下，移位寄存器5601可仅由n沟道晶体管或仅由p沟道晶体管组成。
参照图20A至20C以及图21A及21B描述用于扫描线驱动器电路和/或信号线驱动器电路的一部分的移位寄存器的一个实施例。
所述扫描线驱动器电路包含移位寄存器。在一些情况下扫描线驱动器电路也可包含电平移动器、缓冲器等。在扫描线驱动器电路中，当将时钟信号(CK)及起始脉冲信号(SP)输入至移位寄存器时，产生选择信号。产生的选择信号由缓冲器缓冲且放大，且将所得到的信号供给至对应的扫描线。一个线的像素中的晶体管的栅极电极连接至扫描线。由于需要使一个线的像素中的晶体管同时导通，所以需要使用能供给大的电流的缓冲器。
移位寄存器包含第一至第N脉冲输出电路10_1至10_N(N是3或者更大的自然数)(参照图20A)。将来自第一布线11的第一时钟信号CK1、来自第二布线12的第二时钟信号CK2、来自第三布线13的第三时钟信号CK3、以及来自第四布线14的第四时钟信号CK4供给至图20A中图示的移位寄存器的第一至第N脉冲输出电路10_1至10_N。将来自第五布线15的起始脉冲SP1(第一起始脉冲)输入至第一脉冲输出电路10_1。将来自前级的脉冲输出电路的信号(这样的信号被称作前级信号OUT(n-1))(n是大于或等于2的自然数)输入至第二级或后级的第n脉冲输出电路10_n(n是大于或等于2且小于或等于N的自然数)。来自第一脉冲输出电路10_1的两级后的第三脉冲输出电路10_3的信号输入至第一脉冲输出电路10_1。以相似的方式，将来自下一级之后的级的第(n+2)脉冲输出电路10_(n+2)的信号(这样的信号被称作后级信号OUT(n+2))输入至第二级或后级的第n脉冲输出电路10_n。因此，各级脉冲输出电路输出待输入至各后级的脉冲输出电路和/或前一级之前的级的脉冲输出电路的第一输出信号(OUT(1)(SR)至OUT(N)(SR))以及待电连接至另一个布线等的第二输出信号(OUT(1)至OUT(N))。请注意如图20A中图示的，后级信号OUT(n+2)未输入至移位寄存器的最后两级；作为一个例子，可将分别来自第六布线16及第七布线17的第二起始脉冲SP2及第三起始脉冲SP3额外地输入至移位寄存器的最后两级。备选地，可使用移位寄存器之内额外地产生的信号。例如，可设置未对到像素部分的脉冲输出作出贡献的第(N+1)脉冲输出电路10_(N+1)及第(N+2)脉冲输出电路10_(N+2)(这样的电路也称作伪级)，以便在伪级中产生对应于第二起始脉冲(SP2)及第三起始脉冲(SP3)的信号。
请注意，时钟信号(CK)是在H电平与L电平(也被称作L信号或处于低电源电位电平的信号)之间以规则的间隔交替的信号。第一至第四时钟信号(CK1)至(CK4)顺序地延迟1/4周期。在本实施例中，通过使用第一至第四时钟信号(CK1)至(CK4)，进行脉冲输出电路等的驱动的控制。请注意依照将时钟信号输入的驱动器电路，时钟信号也称为GCLK或SCLK；然而，使用CK作为时钟信号进行描述。
第一输入端子21、第二输入端子22及第三输入端子23电连接至第一至第四布线11至14的任一个。例如，在图20A中，第一脉冲输出电路10_1的第一输入端子21电连接至第一布线11，第一脉冲输出电路10_1的第二输入端子22电连接至第二布线12，以及第一脉冲输出电路10_1的第三输入端子23电连接至第三布线13。第二脉冲输出电路10_2的第一输入端子21电连接至第二布线12，第二脉冲输出电路10_2的第二输入端子22电连接至第三布线13，以及第二脉冲输出电路10_2的第三输入端子23电连接至第四布线14。
第一至第N脉冲输出电路10_1至10_N各包含第一输入端子21、第二输入端子22、第三输入端子23、第四输入端子24、第五输入端子25、第一输出端子26、以及第二输出端子27(参照图20B)。在第一脉冲输出电路10_1中，第一时钟信号CK1输入至第一输入端子21，第二时钟信号CK2输入至第二输入端子22，第三时钟信号CK3输入至第三输入端子23，起始脉冲输入至第四输入端子24，后级信号OUT(3)输入至第五输入端子25，从第一输出端子26输出第一输出信号OUT(1)(SR)，以及从第二输出端子27输出第二输出信号OUT(1)。
接着，参照图20C描述脉冲输出电路的具体的电路配置的一个例子。
第一脉冲输出电路10_1包含第一至第十一晶体管31至41(参照图20C)。将来自供给第一高电源电位VDD的电源线51、供给第二高电源电位VCC的电源线52、以及供给低电源电位VSS的电源线53的信号或电源电位供给到第一至第十一晶体管31至41，此外供给到上述第一至第五输入端子21至25以及第一及第二输出端子26及27。此处，图20C中的电源线的电源电位的量的关系如下：第一电源电位VDD高于或等于第二电源电位VCC，且第二电源电位VCC高于第三电源电位VSS。请注意第一至第四时钟信号(CK1)至(CK4)均为在H电平及L电平之间以规则的间隔交替的信号；处于H电平的时钟信号是VDD，且处于L电平的时钟信号是VSS。请注意当电源线51的电位VDD设定为高于电源线52的电位VCC时，能减小施加至晶体管的栅极电极的电位而不影响操作；因此，能减小晶体管的阈值的偏移且能抑制劣化。
在图20C中，第一晶体管31的第一端子电连接至电源线51，第一晶体管31的第二端子电连接至第九晶体管39的第一端子，以及第一晶体管31的栅极电极电连接至第四输入端子24。第二晶体管32的第一端子电连接至电源线53，第二晶体管32的第二端子电连接至第九晶体管39的第一端子，以及第二晶体管32的栅极电极电连接至第四晶体管34的栅极电极。第三晶体管33的第一端子电连接至第一输入端子21，以及第三晶体管33的第二端子电连接至第一输出端子26。第四晶体管34的第一端子电连接至电源线53，以及第四晶体管34的第二端子电连接至第一输出端子26。第五晶体管35的第一端子电连接至电源线53，第五晶体管35的第二端子电连接至第二晶体管32的栅极电极及第四晶体管34的栅极电极，以及第五晶体管35的栅极电极电连接至第四输入端子24。第六晶体管36的第一端子电连接至电源线52，第六晶体管36的第二端子电连接至第二晶体管32的栅极电极及第四晶体管34的栅极电极，以及第六晶体管36的栅极电极电连接至第五输入端子25。第七晶体管37的第一端子电连接至电源线52，第七晶体管37的第二端子电连接至第八晶体管38的第二端子，以及第七晶体管37的栅极电极电连接至第三输入端子23。第八晶体管38的第一端子电连接至第二晶体管32的栅极电极及第四晶体管34的栅极电极，以及第八晶体管38的栅极电极电连接至第二输入端子22。第九晶体管39的第一端子电连接至第一晶体管31的第二端子及第二晶体管32的第二端子，第九晶体管39的第二端子电连接至第三晶体管33的栅极电极及第十晶体管40的栅极电极，以及第九晶体管39的栅极电极电连接至电源线52。第十晶体管40的第一端子电连接至第一输入端子21、第十晶体管40的第二端子电连接至第二输出端子27、以及第十晶体管40的栅极电极电连接至第九晶体管39的第二端子。第十一晶体管41的第一端子电连接至电源线53，第十一晶体管41的第二端子电连接至第二输出端子27，以及第十一晶体管41的栅极电极电连接至第二晶体管32的栅极电极及第四晶体管34的栅极电极。
在图20C中，连接有第三晶体管33的栅极电极、第十晶体管40的栅极电极、以及第九晶体管39的第二端子的部分被称作结点A。此外，第二晶体管32的栅极电极、第四晶体管34的栅极电极、第五晶体管35的第二端子、第六晶体管36的第二端子、第八晶体管38的第一端子、第十一晶体管41的栅极电极的部分被称作结点B(参照图21A)。
在图21A中，图示出当图20C图示的脉冲输出电路应用于第一脉冲输出电路10_1时，输入至第一至第五输入端子21至25、第一输出端子26及第二输出端子27的信号或者从其输出的信号。
具体地，第一时钟信号CK1输入至第一输入端子21，第二时钟信号CK2输入至第二输入端子22，第三时钟信号CK3输入至第三输入端子23，起始脉冲输入至第四输入端子24，后级信号OUT(3)输入至第五输入端子25，从第一输出端子26输出第一输出信号OUT(1)(SR)，且从第二输出端子27输出第二输出信号OUT(1)。
请注意薄膜晶体管是具有至少栅极、漏极、源极这三个端子的元件。薄膜晶体管具有在其中在与栅极重叠的区域中形成有沟道区域的半导体，且通过沟道区域流动在漏极与源极之间的电流能通过控制栅极的电位来控制。此处，由于取决于薄膜晶体管的结构、操作条件等薄膜晶体管的源极及漏极可交换，所以难以确定哪个是源极及哪个是漏极。因此，在一些情况下，作为源极或漏极起作用的区域并不被称为源极或漏极。在那种情况下，例如，这样的区域可被称作第一端子及第二端子。
此处，图21B是图21A中图示的包含多个脉冲输出电路的移位寄存器的时序图。请注意当扫描线驱动器电路中包含移位寄存器时，图21B中的期间61及期间62分别对应于垂直回扫期间及栅极选择期间。
请注意如图21A图示的，通过设置将第二电源电位VCC施加至其栅极的第九晶体管39，在自举操作之前或之后获取以下描述的优点。
不使用对其栅极供给第二电源电位VCC的第九晶体管39，如果结点A的电位通过自举操作而升高，第一晶体管31的第二端子即源极的电位增加至高于第一电源电位VDD的值。接着，第一晶体管31的源极切换至第一端子，即电源线51侧上的端子。因此，在第一晶体管31中，施加大的偏置电压且因此在栅极与源极之间以及栅极与漏极之间施加显著的压力，这能引起晶体管的劣化。通过设置对其栅极供给第二电源电位VCC的第九晶体管39，结点A的电位通过自举操作而升高，但是能防止第一晶体管31的第二端子的电位的增加。换句话说，通过设置第九晶体管39，能减小施加至第一晶体管31的栅极与源极之间的负偏置电压。因此，用本实施例的电路配置，能减小施加至第一晶体管31的栅极与源极之间的负偏置电压，从而能进一步抑制由于压力的第一晶体管31的劣化。
请注意设置第九晶体管39，以便通过其第一端子及第二端子被连接在第一晶体管31的第二端子与第三晶体管33的栅极之间。当使用本实施例中描述的包含多个脉冲输出电路的移位寄存器时，在比扫描线驱动器电路具有更多级的信号线驱动器电路中，可省略第九晶体管39，这能在减小晶体管的数量上有优势。
当氧化物半导体用于第一至第十一晶体管31至41的半导体层时，能减小薄膜晶体管的截止电流，能增加导通电流及场效应迁移率，且能降低劣化程度；因此能减小电路中的故障。与使用非晶硅形成的晶体管相比，使用氧化物半导体形成的晶体管的由将高电位施加至栅极电极引起的劣化程度较小。因此，即使当将第一电源电位VDD供给至供给第二电源电位VCC的电源线时，也能进行相似的操作，且能减小电路中设置的电源线的数量，从而电路能小型化。
请注意即使改变布线连接以便从第三输入端子23施加至第七晶体管37的栅极电极的时钟信号以及从第二输入端子22施加至第八晶体管38的栅极电极的时钟信号分别是从第二输入端子22施加至第七晶体管37的栅极电极的时钟信号以及从第三输入端子23施加至第八晶体管38的栅极电极的时钟信号，也能获取相似的效果。此时，在图21A中图示的移位寄存器中，在使第七晶体管37及第八晶体管38都导通之后，使第七晶体管37截止且第八晶体管38仍然导通，然后第七晶体管37仍然截止且使第八晶体管38截止。因此，因为第七晶体管37的栅极电极的电位的降低以及第八晶体管38的栅极电极的电位的降低，所以由第二输入端子22及第三输入端子23的电位的降低引起的结点B的电位的降低发生两次。另一方面，当图21A中图示的移位寄存器中的第七晶体管37及第八晶体管38的状态变化以便第七晶体管37及第八晶体管38两者导通、接着第七晶体管37导通且第八晶体管38截止、然后第七晶体管37及第八晶体管38截止时，能将由第二输入端子22及第三输入端子23的电位的降低引起的结点B的电位降低的数量减小至一次，这由第八晶体管38的栅极电极的电位的降低而引起。因此，优选在其中将时钟信号CK3从第三输入端子23供给至第七晶体管37的栅极电极且将时钟信号CK2从第二输入端子22供给至第八晶体管38的栅极电极的连接关系。这是因为能减小结点B的电位的变化的次数，由此能减小噪声。
以此方式，在其期间第一输出端子26及第二输出端子27的电位保持为L电平的期间，H电平信号总是供给至结点B；因此，能抑制脉冲输出电路的故障。
本实施例能与任何其他实施例描述的结构适当地组合。
(实施例7)
当制造薄膜晶体管并用于像素部分并且还用于驱动器电路时，能制造具有显示功能的半导体器件(也被称作显示器件)。而且，当在相同衬底上形成驱动器电路的一部分或整个驱动器电路作为像素部分时，能获取面板上系统。
显示器件包含显示元件。作为显示元件，能使用液晶元件(也被称作液晶显示元件)或发光元件(也被称作发光显示元件)。发光元件在其范畴中包含其亮度受电流或电压控制的元件，具体地包含无机电致发光(EL)元件、有机EL元件等。而且，能使用其对比度由电作用改变的显示介质诸如电子墨。
将包含在其中密封有显示元件的面板，以及在其中包含控制器的IC等模块的显示器件装配在面板上。在显示器件的制造过程中，显示器件与元件衬底的显示元件完成之前的一个实施例相关，且元件衬底配备有将电流供给至多个像素的每一个中的显示元件的装置。具体地，元件衬底可处于仅显示元件的像素电极(也被称作像素电极层)形成之后的状态，待成为像素电极的导电膜形成之后且蚀刻导电膜以形成像素电极之前的状态，或者任一其他状态。
请注意在本说明书中的显示器件是指图像显示器件、显示器件或光源(包含发光器件)。而且，显示器件在其范畴中也包含下列模块：在其中将连接器诸如柔性印刷电路(FPC)、带式自动接合(TAB)带或带式载体封装件(TCP)附接至发光器件的模块；具有在其末端配备有印刷布线板的TAB带或TCP的模块；以及在其中集成电路(IC)通过玻璃上芯片(COG)法直接装配于显示元件上的模块。
参照图14A1、14A2及14B描述半导体器件的一个实施例的液晶显示器面板的外观及截面。图14A1及14A2各是在其中用密封剂4005将薄膜晶体管4010及4011以及液晶元件4013密封在第一衬底4001与第二衬底4006之间的面板的平面图。图14B是沿着图14A1及14A2的线M-N的截面图。
以围绕设置于第一衬底4001上的像素部分4002及扫描线驱动器电路4004的方式设置密封剂4005。第二衬底4006设置于像素部分4002及扫描线驱动器电路4004上。因此，通过第一衬底4001、密封剂4005及第二衬底4006将像素部分4002及扫描线驱动器电路4004与液晶层4008一起密封。在单独准备的衬底上使用单晶半导体膜或多晶半导体膜形成的信号线驱动器电路4003装配于第一衬底4001上的与由密封剂4005围绕的区域不同的区域。
请注意对于单独地形成的驱动器电路的连接方法没有特别限制，能使COG法、引线接合法、TAB法等。图14A1图示通过COG法装配信号线驱动器电路4003的一个例子，以及图14A2图示通过TAB法装配信号线驱动器电路4003的一个例子。
设置于第一衬底4001上的像素部分4002及扫描线驱动器电路4004各包含多个薄膜晶体管。图14B作为一个例子图示出像素部分4002中包含的薄膜晶体管4010及扫描线驱动器电路4004中包含的薄膜晶体管4011。绝缘层4041、4020、4042及4021设置于薄膜晶体管4010及4011上。另外，绝缘层4043设置于第一衬底4001上，以及绝缘层4044及绝缘层4045设置于薄膜晶体管的栅极电极层上。源极布线4046设置于绝缘层4020上且通过在绝缘层4020及绝缘层4041形成的接触孔连接至薄膜晶体管4010的源极电极或漏极电极。
作为薄膜晶体管4010及4011，能使用实施例1至4的任一个中描述的包含氧化物半导体层的高度可靠的薄膜晶体管。在本实施例中，薄膜晶体管4010及4011为n沟道薄膜晶体管。
导电层4040设置于绝缘层4021上，其与用于驱动器电路的薄膜晶体管4011中的氧化物半导体层的沟道形成区重叠。导电层4040设置于与氧化物半导体层的沟道形成区重叠的位置，由此能减小BT测试之前及之后的薄膜晶体管4011的阈值电压的偏移量。导电层4040的电位可与薄膜晶体管4011的栅极电极层的电位相同或不同。导电层4040也能作为第二栅极电极层起作用。备选地，导电层4040的电位可为GND或0V，或者导电层4040可处于浮动状态。
请注意依照实施例2中描述的工序制造的薄膜晶体管包含高度纯化的氧化物半导体层。具体地，为了防止杂质(例如，氢原子、包含氢原子的化合物诸如H2O，或包含碳原子的化合物)的进入，在形成氧化物半导体层的同时，用低温泵等进行排气。另外，氧化物半导体层在其形成之后，经受用于脱水或脱氢的热处理。而且，氧化物绝缘膜形成于形成有所谓的薄膜晶体管的背部沟道的区域中，由此将杂质从氧化物半导体层移动到氧化物绝缘膜。
此外，通过在与沟道形成区重叠的位置处设置导电层4040，将薄膜晶体管从静电屏蔽。当薄膜晶体管被从静电屏蔽时，能减小由于静电的载流子的数量。
当氧化物半导体层高度纯化且从静电屏蔽时，能减小氧化物半导体层的载流子密度。例如，能将氧化物半导体层的载流子密度抑制至1×1014/cm3或更低。以此方式，通过将具有被抑制的载流子密度的氧化物半导体层用于薄膜晶体管，晶体管能具有小的截止电流(Ioff)。此外，通过将其截止电流(Ioff)被抑制的薄膜晶体管应用于显示器件，显示器件能具有低的功率消耗。
液晶元件4013中所包含的像素电极层4030电连接至薄膜晶体管4010。在第二衬底4006上形成液晶元件4013的对电极(counterelectrode)层4031。像素电极层4030、对电极层4031及液晶层4008彼此重叠的部分对应于液晶元件4013。请注意在像素电极层4030及对电极层4031分别配备有绝缘层4032及绝缘层4033，其每一个作为取向膜起作用。液晶层4008隔着绝缘层4032及4033被夹在像素电极层4030与对电极层4031之间。
请注意作为第一衬底4001及第二衬底4006，能使用透光衬底，且能使用玻璃、陶瓷或塑料。作为塑料，能使用纤维玻璃增强塑料(FRP)板、聚氟乙烯(PVF)膜、聚酯膜或丙烯酸树脂膜。
隔离件4035是通过选择性地蚀刻绝缘膜而获取的柱状隔离件，且为了控制像素电极层4030与对电极层4031之间的距离(单元间隙)而设置。请注意球形隔离件可用作隔离件4035。对电极层4031电连接至设置在与薄膜晶体管4010相同衬底上的公共电位线。通过使用公共连接部分，对电极层4031能通过设置于一对衬底之间的导电粒子电连接至公共电位线。请注意导电粒子包含于密封剂4005中。
备选地，可使用不一定需要取向膜的展示蓝相的液晶。蓝相是液晶相的一个，当胆甾液晶的温度升高时，其产生于胆甾相即将变为均质相之前。由于蓝相产生于狭窄的温度范围，为了改善温度范围而将包含5重量％或者更多的手性试剂的液晶组合物用于液晶层4008。包含展示蓝相的液晶及手性试剂的液晶组合物具有1msec或更小的短响应时间，具有光学均质性，使得不需要取向处理，且具有小的观察角度依赖性。
除了透射式液晶显示器件以外，本发明的实施例也能应用于半透半反式液晶显示器件。
描述在其中将起偏振片设置于衬底的外表面(在观察者侧)、且将用于显示元件的着色层(滤色器)及电极层设置于衬底的内表面上的按照该顺序设置的液晶显示器件的一个例子；然而，起偏振片可设置于衬底的内表面上。起偏振片及着色层的叠层结构不限于本实施例且可依照起偏振片及着色层的材料或制造工序的条件适当地设定。
在薄膜晶体管4010及4011上，绝缘层4041形成为与包含沟道形成区的半导体层接触的保护绝缘膜。例如，可使用与实施例1及2中描述的绝缘层208的材料及方法相似的材料及方法形成绝缘层4041。此处，通过溅射法以与实施例1及2的方式相似的方式形成氧化硅膜作为绝缘层4041。
为了减小薄膜晶体管的表面粗糙度，在绝缘层4020上形成作为平面化绝缘膜起作用的绝缘层4021。作为绝缘层4021，能使用具有耐热性的有机材料诸如聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺或环氧。除了这样的有机材料以外，也能使用低介电常数材料(低k材料)、硅氧烷基树脂、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)，等。请注意可通过层叠使用任意这些材料形成的多个绝缘膜而形成绝缘层4021。
请注意硅氧烷基树脂是以硅氧烷基材料作为起始材料且具有Si-O-Si键的树脂。硅氧烷基树脂可包含有机基(例如，烷基或芳基)或氟代基作为取代基。有机基可包含氟代基。
对用于形成绝缘层4021的方法没有特别限制，并且取决于材料能通过溅射法、SOG法，旋涂、浸渍、喷涂、液滴排出法(诸如喷墨法、丝网印刷或胶印)，或用工具诸如刮刀、辊涂机、幕涂机或刮刀涂布机形成绝缘层4021。当绝缘层4021的烘烤步骤也起到半导体层的退火步骤的作用时，能高效率地制造半导体器件。
能使用透光导电材料诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(以下称作ITO)、氧化铟锌或加入了氧化硅的氧化铟锡来形成像素电极层4030及对电极层4031。
包含导电高分子的导电组合物(也被称作导电聚合物)能用于像素电极层4030及对电极层4031。使用导电组合物形成的像素电极优选具有10000欧姆每方块或更小的片电阻且在550nm的波长具有70％或更高的透光率。而且，优选导电组合物中所包含的导电高分子的电阻率为0.1Ω·cm或更低。
作为导电高分子，能使用所谓的π-电子共轭导电聚合物。例如，能使用聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或两种或者更多种它们的共聚物。
将信号及电位的变化从FPC 4018供给至单独地形成的信号线驱动器电路4003、以及扫描线驱动器电路4004或像素部分4002。
从与液晶元件4013中所包含的像素电极层4030相同的导电膜形成连接端子电极4015，且从与薄膜晶体管4010及4011的源极电极层及漏极电极层相同的导电膜形成端子电极4016。
连接端子电极4015通过各向异性导电膜4019电连接至FPC 4018中所包含的端子。
图14A1、14A2及14B图示出在其中信号线驱动器电路4003单独地形成且装配于第一衬底4001上的一个例子；然而，本实施例不限于此结构。扫描线驱动器电路可单独地形成然后装配，或仅一部分信号线驱动器电路或一部分扫描线驱动器电路可单独地形成然后装配。
图23图示出使用依照本说明书中公开的制造方法制造的TFT衬底2600来形成液晶显示器模块作为半导体器件的一个例子。
图23图示液晶显示器模块的一个例子，在其中用密封剂2602将TFT衬底2600及对衬底(counter substrate)2601彼此结合，且在衬底之间设置包含TFT等的像素部分2603、包含液晶层的显示元件2604以及着色层2605以形成显示区域。需要着色层2605以进行彩色显示。在RGB系统的情况下，为各像素提供分别对应于红、绿及蓝的颜色的各着色层。起偏振片2606及2607以及扩散片2613设置于TFT衬底2600及对衬底2601之外。光源包含冷阴极板2610及反射片2611。电路板2612通过柔性布线板2609连接至TFT衬底2600的布线电路部分2608且包含外电路诸如控制电路或电源电路。起偏振片及液晶层可层叠且在其间放入延迟片(retardation plate)。
扭转向列(TN)模式、共面转换(IPS)模式、边缘场转换(FFS)模式、多畴垂直取向(MVA)模式、图案垂直取向(PVA)模式、轴对称取向微单元(ASM)模式、光学补偿双折射(OCB)模式、铁电液晶(FLC)模式、反铁电液晶(AFLC)模式等能用于液晶显示器模块。
通过上述工序，能制造高度可靠的液晶显示器面板作为半导体器件。
通过使用实施例1至5的任一个中描述的显示器件制造上述液晶显示器件，能使用包含Cu的导电材料形成栅极布线或源极布线；因此，能防止布线电阻的增加。因此，能实现上述液晶显示器件的高速操作及低功率消耗，且因此液晶显示器件能具有大尺寸的屏幕或高清晰度屏幕。
本实施例能与任何其他实施例中描述的结构适当地组合。
(实施例8)
在本实施例中，描述电子纸的一个例子作为半导体器件的一个实施例。
实施例1的薄膜晶体管可用于在其中电子墨由电连接至开关元件的元件驱动的电子纸。电子纸也被称作电泳显示器件(电泳显示器)且优点在于，其具有与普通纸相同水平的可读性，其具有比其他显示器件更低的功率消耗，且能将其做得薄且重量轻。
电泳显示器能具有各种模式。电泳显示器包含分散在溶剂或溶质中的多个微囊，且每一个微囊包含带正电荷的第一粒子及带负电荷的第二粒子。通过将电场施加至微囊，微囊中的粒子在相反的方向移动且仅显示聚集在一侧的粒子的颜色。请注意第一粒子及第二粒子各包含色素且在没有电场时不移动。此外，第一粒子及第二粒子具有不同颜色(其也可为无色的)。
因此，电泳显示器是利用所谓的介电电泳效应的显示器，通过介电电泳效应具有高介电常数的物质移动至高电场区域。
在其中将上述微囊分散于溶剂中的溶液称为电子墨。能将此电子墨印刷在玻璃、塑料、布、纸等的表面上。而且，通过使用滤色器或具有色素的粒子，还能实现彩色显示。
此外，如果多个上述微囊以放在两个电极之间的方式在有源矩阵衬底上适当地排列，能完成有源矩阵显示器件且通过将电场施加至微囊来进行显示。例如，能使用通过实施例1中描述的薄膜晶体管而获取的有源矩阵衬底。
请注意微囊中的第一粒子及第二粒子可使用选自导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电材料、电致发光材料、电致变色材料及磁泳材料的单个材料形成，或者使用任意这些材料的复合材料形成。
图22图示有源矩阵电子纸作为半导体器件的一个例子。用于半导体器件的薄膜晶体管581能以与实施例1及2中描述的薄膜晶体管的方式相似的方式制造，且为包含氧化物半导体层的高度可靠的薄膜晶体管。
图22中的电子纸是使用扭转球显示器系统的显示器件的一个例子。扭转球显示器系统涉及在其中将每一个着色为黑色及白色的球形粒子排列在用于显示元件的电极层的第一电极层与第二电极层之间的方法，且在第一电极层与第二电极层之间产生电位差以控制球形粒子的定向，从而进行显示。
形成于衬底580上的薄膜晶体管581是具有底部栅极结构且用与半导体层接触的绝缘层583覆盖的薄膜晶体管。在衬底580上形成有绝缘层591，在薄膜晶体管的栅极电极层上形成有绝缘层592及绝缘层582，在绝缘层583上形成有绝缘层597及绝缘层598。另外，源极布线599a及源极布线599b形成于绝缘层583上，且通过在绝缘层583及绝缘层597中形成的接触孔连接至薄膜晶体管581的源极电极或漏极电极。薄膜晶体管581的源极电极层或漏极电极层通过形成于绝缘层585中的开口与第一电极层587接触，由此薄膜晶体管581电连接至第一电极层587。球形粒子589设置于在衬底596上形成的第一电极层587与第二电极层588之间。各个球形粒子589包含黑色区域590a、白色区域590b以及黑色区域590a与白色区域590b周围的填充有液体的空腔594。球形粒子589周围的空间由填充物595诸如树脂(参照图22)填充。第一电极层587对应于像素电极，且第二电极层588对应于公共电极。第二电极层588电连接至设置于与薄膜晶体管581相同的衬底上的公共电位线。通过使用公共连接部分，能通过设置于一对衬底之间的导电粒子将第二电极层588电连接至公共电位线。
能使用电泳元件代替扭转球。使用有大约10mm至200mm的直径的在其中封装有透明液体、带正电荷的白色微粒以及带负电荷的黑色微粒的微囊。在设置于第一电极层与第二电极层之间的微囊中，当将电场施加至第一电极层与第二电极层之间时，白色微粒及黑色微粒移动至彼此的相反侧，从而能显示白色或黑色。使用此原理的显示元件为电泳显示元件且通常称为电子纸。电泳显示元件具有比液晶显示元件更高的反射率，且因此，不不一定需要辅助光，能使功率消耗较低，且即使在昏暗的环境中也能识别显示部分。此外，即使没有将电力施加至显示部分，能维持曾经显示过的图像。因此，即使具有显示功能(其可被简称作配备有显示器件的显示器件或半导体器件)的半导体器件从电波源分离，也能存储显示的图像。
通过上述过程，能制造高度可靠的电子纸作为半导体器件。
在使用实施例1至3中描述的任一用于制造薄膜晶体管的方法来制造上述电子纸的像素部分中的薄膜晶体管的情况下，能抑制由于各像素的薄膜晶体管的阈值电压中的变动引起的显示不均匀。
通过使用实施例1至5中描述的显示器件来制造上述电子纸，能使用包含Cu的导电材料来形成栅极布线或源极布线；因此，能防止布线电阻的增加。因此，能实现上述电子纸的高速操作及低功率消耗，且因此电子纸能具有大尺寸屏幕或高清晰度屏幕。
本实施例能与任何其他实施例中描述的结构适当地组合。
(实施例9)
描述发光显示器件作为半导体器件的一个例子。作为显示器件中所包含的显示元件，在此处描述利用电致发光的发光元件。根据发光材料是有机化合物还是无机化合物，对利用电致发光的发光元件进行分类。一般而言，前者被称作有机EL元件且后者被称作无机EL元件。
在有机EL元件中，通过将电压施加至发光元件，电子及空穴从一对电极单独地注入至包含发光有机化合物的层，且流过电流。接着，载流子(电子及空穴)复合，从而激发发光有机化合物。发光有机化合物从激发态返回基态，从而发光。由于这样的机制，此发光元件被称作电流激励发光元件。
根据其元件结构将无机EL元件分类为分散型无机EL元件及薄膜无机EL元件。分散型无机EL元件具有发光材料的粒子分散于粘合剂的发光层，且其光发射机制为利用施主能级及受主能级的施主-受主复合型发光。薄膜无机EL元件具有将发光层夹在介电层之间且介电层进一步夹在电极之间的结构，且其发光机制是利用金属离子的内电子层电子的跃迁的局部型发光。请注意此处使用有机EL元件作为发光元件进行描述。
图16图示像素配置的一个例子作为半导体器件的一个例子，其能通过数字时间灰度级(digital time grayscale)方法驱动。
描述能通过数字时间灰度级方法驱动的像素的配置及操作。此处描述在其中一个像素包含两个在沟道形成区中使用氧化物半导体层的n沟道晶体管的一个例子。
像素6400包含开关晶体管6401、发光元件驱动晶体管6402、发光元件6404以及电容器6403。开关晶体管6401的栅极连接至扫描线6406，开关晶体管6401的第一电极(源极电极及漏极电极的一个)连接至信号线6405，以及开关晶体管6401的第二电极(源极电极及漏极电极的另一个)连接至发光元件驱动晶体管6402的栅极。发光元件驱动晶体管6402的栅极通过电容器6403连接至电源线6407，发光元件驱动晶体管6402的第一电极连接至电源线6407，以及发光元件驱动晶体管6402的第二电极连接至发光元件6404的第一电极(像素电极)。发光元件6404的第二电极对应于公共电极6408。公共电极6408电连接至形成于相同衬底上的公共电位线。
请注意将发光元件6404的第二电极(公共电极6408)设定为低电源电位。当高电源电位为参考时，低电源电位低于供给至电源线6407的高电源电位。例如，可将GND及0V设定为低电源电位。将高电源电位与低电源电位之间的电位差施加至发光元件6404，从而电流流过发光元件6404，由此发光元件6404发光。因此，设定各电位从而高电源电位与低电源电位之间的电位差大于或等于发光元件6404的正向阈值电压。
当使用发光元件驱动晶体管6402的栅极电容作为电容器6403的替代时，可省略电容器6403。发光元件驱动晶体管6402的栅极电容可形成于沟道区域与栅极电极之间。
此处，在使用电压输入电压驱动方法的情况下，将视频信号输入至发光元件驱动晶体管6402的栅极，从而使发光元件驱动晶体管6402充分地导通或截止。即，发光元件驱动晶体管6402操作于线性区域，且因此将高于电源线6407的电压的电压施加至发光元件驱动晶体管6402的栅极电极。请注意将高于或等于(电源线电压+发光元件驱动晶体管6402的Vth)的电压施加至信号线6405。
在使用模拟灰度级方法来代替数字时间灰度级方法的情况下，通过以不同方式输入信号，能使用与图16中相同的像素配置。
在使用模拟灰度级方法的情况下，将高于或等于(发光元件6404的正向电压+发光元件驱动晶体管6402的Vth)的电压施加至发光元件驱动晶体管6402的栅极电极。发光元件6404的正向电压是指在此获取所希望的亮度的电压，且包含至少正向阈值电压。通过输入视频信号以使发光元件驱动晶体管6402操作于饱和区域内，能将电流施加至发光元件6404。为使发光元件驱动晶体管6402能操作于饱和区域中，设定电源线6407的电位高于发光元件驱动晶体管6402的栅极电位。由于视频信号为模拟信号，根据视频信号的电流流入发光元件6404，且能进行模拟灰度级驱动。
请注意，像素配置不限于图16中图示的。例如，图16中图示的像素还能包含开关、电阻器、电容器、晶体管、逻辑电路等。
接着，参照图17A至17C描述发光元件的结构。此处，通过以n沟道驱动器TFT作为一个例子描述像素的截面结构。用于图17A至17C图示的半导体器件的发光元件驱动TFT 7001、7011及7021能以实施例1及2中描述的薄膜晶体管的方式相似的方式制造且为各包含氧化物半导体层的高度可靠的薄膜晶体管。
为了从发光元件取出发射的光，要求阳极及阴极的至少一个透射光。在衬底上形成薄膜晶体管及发光元件。发光元件可具有在其中光发射从与衬底相反的表面取出的顶部发射结构；在其中光发射从衬底侧的表面取出的底部发射结构；或在其中通过与衬底相反的表面及衬底侧的表面取出光发射的双发射结构。像素配置能应用于具有任意这些发射结构的发光元件。
参照图17A描述具有底部发射结构的发光元件。
图17A是发光元件驱动TFT 7011是n沟道TFT且光从发光元件7012发射至阴极7013侧的情况下的像素的截面图。在图17A中，发光元件7012的阴极7013形成于电连接至发光元件驱动TFT 7011的透光导电膜7017上，且EL层7014及阳极7015按照该顺序在阴极7013上层叠。另外，绝缘层7031形成于衬底上，绝缘层7032及绝缘层7036形成于发光元件驱动TFT 7011的栅极电极层上，以及绝缘层7037、7038及7039形成于发光元件驱动TFT 7011的源极电极层及漏极电极层上。源极布线7018a及源极布线7018b形成于绝缘层7038上且通过形成于绝缘层7037及绝缘层7038中的接触孔连接至发光元件驱动TFT 7011的源极电极层。请注意透光导电膜7017通过形成于绝缘层7037、7038及7039的接触孔电连接至发光元件驱动TFT 7011的漏极电极。
作为透光导电膜7017，能使用透光导电膜诸如下列的膜，即：包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(以下称作ITO)、氧化铟锌、或加入了氧化硅的氧化铟锡。
能使用各种材料形成阴极7013，且优选具有低的功函数的材料，例如，碱金属诸如Li或Cs，碱土金属诸如Mg、Ca或Sr，包含任意这些(诸如Mg:Ag或Al:Li)的合金，稀土金属诸如Yb或Er等。在图17A中，阴极7013的厚度大约为透射光的厚度(优选大约5nm至30nm)。例如，具有20nm的厚度的铝膜用于阴极7013。
请注意可层叠并选择性地蚀刻透光导电膜及铝膜以形成透光导电膜7017及阴极7013；在此情况下，能优选使用相同的掩模进行蚀刻。
阴极7013的外围部分由隔壁7019覆盖。使用聚酰亚胺、丙烯酸、聚酰胺、环氧等有机树脂膜；无机绝缘膜；或有机聚硅氧烷来形成隔壁7019。特别优选使用光敏树脂材料将隔壁7019形成为在阴极7013上具有开口，从而开口的侧壁形成为具有连续曲率的倾斜表面。在光敏树脂材料用于隔壁7019的情况下，可省略形成抗蚀剂掩模的步骤。
形成于阴极7013及隔壁7019上的EL层7014可形成为单层或层叠多个层。当EL层7014形成为多个层时，在阴极7013上将电子注入层、电子输送层、发光层、空穴输送层及空穴注入层按照该顺序层叠。请注意并不需要设置所有的这些层。
层叠顺序不限于上述层叠顺序，且可在阴极7013将空穴注入层、空穴输送层、发光层、电子输送层及电子注入层按照该顺序层叠。然而，当比较功率消耗时，由于较低的功率消耗，所以优选在阴极7013上将电子注入层、电子输送层、发光层、空穴输送层及空穴注入层按照该顺序层叠。
对于形成于EL层7014上的阳极7015，能使用各种材料，且优选使用例如具有高的功函数的材料诸如氮化钛、ZrN、Ti、W、Ni、Pt或Cr；或透光导电材料诸如ITO、IZO(氧化铟氧化锌)或ZnO。对于阳极7015上的遮光膜7016，例如，使用遮光的金属、反射光的金属等。在本实施例中，ITO膜用于阳极7015，且Ti膜用于遮光膜7016。
发光元件7012对应于EL层7014被夹在阴极7013与阳极7015之间的区域。在图17A中图示的元件结构的情况下，如箭头指示那样，光从发光元件7012发射至阴极7013侧。
请注意在图17A中图示出在其中透光导电膜用作栅极电极层的一个例子，且光从发光元件7012通过滤色器层7033发射。
通过液滴排出法诸如喷墨法、印刷法、使用光刻技术的蚀刻法等形成滤色器层7033。
用外涂层7034覆盖滤色器层7033，且还用保护绝缘层7035覆盖。请注意在图17A中图示出具有较薄的厚度的外涂层7034；然而，外涂层7034具有使有由于滤色器层7033的不均匀的表面平面化的功能。
在与隔壁7019重叠的位置中设置接触孔，接触孔形成于保护绝缘层7035、外涂层7034以及绝缘层7037、7038及7039中且到达漏极电极层。在图17A中，到达漏极电极层7030的接触孔与隔壁7019彼此重叠，由此能改善孔径比。
接着，参照图17B描述具有双发射结构的发光元件。
在图17B中，在电连接至发光元件驱动TFT 7021的透光导电膜7027上形成发光元件7022的阴极7023，且在阴极7023上将按照该顺序层叠EL层7024及阳极7025按照该顺序层叠。另外，在衬底上形成绝缘层7041，在发光元件驱动TFT 7021的栅极电极层上形成绝缘层7042及绝缘层7046，以及在发光元件驱动TFT 7021的源极电极层及漏极电极层上形成绝缘层7047、7048及7049。源极布线7028a及源极布线7028b形成于绝缘层7048上且通过形成于绝缘层7047及绝缘层7048中的接触孔连接至发光元件驱动TFT 7021的源极电极层。请注意透光导电膜7027通过形成于绝缘层7047、7048及7049中的接触孔电连接至发光元件驱动TFT 7021的漏极电极层。
对于透光导电膜7027，能使用下列的透光导电膜，即：包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡，氧化铟锡(以下称作ITO)、氧化铟锌、加入了氧化硅的氧化铟锡等。
能使用多种材料形成阴极7023，且优选具有低的功函数的材料，例如，碱金属诸如Li或Cs；碱土金属诸如Mg、Ca或Sr；或包含任意这些的合金(诸如Mg:Ag或Al:Li)；稀土金属诸如Yb或Er；等。在本实施例中，阴极7023的厚度是大约透射光的厚度(优选大约5nm至30nm)。例如，具有20nm的厚度的铝膜用于阴极7023。
请注意可层叠且选择性地蚀刻透光导电膜及铝膜以形成透光导电膜7027及阴极7023。在此情况下，优选能使用相同的掩模来进行蚀刻。
阴极7023的外围部分由隔壁7029覆盖。使用聚酰亚胺、丙烯酸、聚酰胺、环氧等的有机树脂膜；无机绝缘膜；或有机聚硅氧烷形成隔壁7029。特别优选使用光敏树脂材料将隔壁7029形成为在阴极7023在具有开口，以便开口的侧壁形成为具有连续曲率的倾斜表面。在光敏树脂材料用于隔壁7029的情况下，可省略形成抗蚀剂掩模的步骤。
在阴极7023上形成的EL层7024以及隔壁7029可形成为单层或层叠的多个层。当EL层7024形成为多个层时，在阴极7023上将电子注入层、电子输送层、发光层、空穴输送层及空穴注入层按照该顺序层叠。请注意并不需要设置所有的这些层。
层叠顺序不限于上述层叠顺序，且可在阴极7023上将空穴注入层、空穴输送层、发光层、电子输送层及电子注入层按照该顺序层叠。然而，当比较功率消耗时，由于较低功率消耗，所以优选在阴极7023上将电子注入层、电子输送层、发光层、空穴输送层及空穴注入层按照该顺序层叠。
对于形成于EL层7024上的阳极7025，能使用各种材料，且优选具有高的功函数的材料，例如，透光导电材料诸如ITO、IZO或ZnO。在本实施例中，包含氧化硅的ITO膜用于阳极7025。
发光元件7022对应于被夹在阴极7023与阳极7025之间的EL层7024的区域。在图17B中图示的元件结构的情况下，如箭头所指示那样，光从发光元件7022发射至阳极7025侧及阴极7023侧两者。
请注意在图17B中图示出在其中透光导电膜用作栅极电极层的一个例子，且光从发光元件7022通过滤色器层7043发射至阴极7023侧。
通过液滴排出法诸如喷墨法、印刷法、使用光刻技术的蚀刻法等形成滤色器层7043。
滤色器层7043由外涂层7044覆盖，且还由保护绝缘层7045覆盖。
在与隔壁7029重叠的位置中设置接触孔，接触孔设置于保护绝缘层7045、外涂层7044及绝缘层7047、7048及7049中且到达漏极电极层。到达漏极电极层的接触孔与隔壁7029彼此重叠，由此阳极7025侧的孔径比能与阴极7023侧的孔径比大体上相同。
在与隔壁7029重叠的位置设置接触孔，接触孔形成于保护绝缘层7045及绝缘层7042中，且到达透光导电膜7027。
请注意当使用具有双发射结构的发光元件且在显示器的两个表面进行全色显示时，来自阳极7025侧的光不穿过滤色器层7043；因此，优选配备有另一个滤色器层的密封衬底设置于阳极7025上。
接着，参照图17C描述具有顶部发射结构的发光元件。
图17C是发光元件驱动TFT 7001为n沟道TFT且光从发光元件7002发射至阳极7005侧的情况下的像素的截面图。在图17C中，形成电连接至发光元件驱动TFT 7001的发光元件7002的阴极7003，且在阴极7003上将EL层7004及阳极7005按照该顺序层叠。另外，在衬底上形成绝缘层7051，在发光元件驱动TFT 7001的栅极电极层上形成绝缘层7052及绝缘层7056，且在发光元件驱动TFT 7001的源极电极层及漏极电极层上形成绝缘层7057、7058及7059。源极布线7008a及源极布线7008b形成于绝缘层7058上且通过形成于绝缘层7057及绝缘层7058中的接触孔连接至发光元件驱动TFT 7001的源极电极层。请注意阴极7003通过形成于绝缘层7057、7058及7059中的接触孔电连接至发光元件驱动TFT 7001的漏极电极层。
能使用各种材料形成阴极7003，且优选具有低的功函数的材料，例如，碱金属诸如Li或Cs；碱土金属诸如Mg、Ca或Sr；包含任意这些的合金(诸如Mg:Ag或Al:Li)；稀土金属诸如Yb或Er；等。
阴极7003的外围部分由隔壁7009覆盖。使用聚酰亚胺、丙烯酸、聚酰胺、环氧等的有机树脂膜；无机绝缘膜；或有机聚硅氧烷形成隔壁7009。特别优选使用光敏树脂材料将隔壁7009形成为在阴极7003上具有开口，从而开口的侧壁形成为具有连续曲率的倾斜表面。在光敏树脂材料用于隔壁7009的情况下，可省略形成抗蚀剂掩模的步骤。
形成于阴极7003上的EL层7004以及隔壁7009可使用单层或层叠的多个层来形成。当使用多个层形成EL层7004时，在阴极7003上将电子注入层、电子输送层、发光层、空穴输送层及空穴注入层按照该顺序层叠。请注意，并不需要设置所有的这些层。
层叠顺序不限于上述层叠顺序，且可在阴极7003上将空穴注入层、空穴输送层、发光层、电子输送层及电子注入层按照该顺序层叠。在按照该顺序层叠这些层的情况下，阴极7003作为阳极起作用。
在图17C中，在其中Ti膜、铝膜及Ti膜按照该顺序形成的层叠膜上，将空穴注入层、空穴输送层、发光层、电子输送层及电子注入层按照该顺序层叠，且在其上形成有Mg:Ag合金薄膜及ITO膜的叠层。
然而，当比较功率消耗时，由于较低功率消耗，所以优选在阴极7003上将电子注入层、电子输送层、发光层、空穴输送层及空穴注入层按照该顺序层叠。
使用透射光的透光导电材料形成阳极7005，且可使用例如这些的透光导电膜，即：包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡、氧化铟锌、加入了氧化硅的氧化铟锡等。
发光元件7002对应于EL层7004被夹在阴极7003与阳极7005之间的区域。在图17C中图示的像素的情况下，如箭头指示那样，光从发光元件7002发射至阳极7005侧。
在图17C中，发光元件驱动TFT 7001的漏极电极层通过形成于绝缘层7057、7058及7059中的接触孔电连接至阴极7003。能使用树脂材料诸如聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺或环氧形成平面化绝缘层7053。除了这样的树脂材料之外，也能使用低介电常数材料(低k材料)、硅氧烷基树脂、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)等。请注意能通过层叠使用任意这些材料形成的多个绝缘膜来形成平面化绝缘层7053。对于用于形成平面化绝缘层7053的方法没有特别限制，且取决于材料能通过方法诸如溅射法、SOG法、旋涂、浸渍、喷涂、或液滴排出法(诸如喷墨法、丝网印刷或胶印)、或用工具诸如刮刀、辊涂机、幕涂机或刮刀涂布机来形成平面化绝缘层7053。
设置隔壁7009以便隔离阴极7003与邻接像素的阴极。使用聚酰亚胺、丙烯酸、聚酰胺、环氧等的有机树脂膜；无机绝缘膜；或有机聚硅氧烷形成隔壁7009。特别优选使用光敏树脂材料将隔壁7009形成为在阴极7003上具有开口，从而开口的侧壁形成为具有连续曲率的倾斜表面。在光敏树脂材料用于隔壁7009的情况下，可省略形成抗蚀剂掩模的步骤。
在图17C的结构中，当进行全色显示时，例如，发光元件7002用作绿色发光元件，邻接的发光元件的一个用作红色发光元件，且另一个用作蓝色发光元件。备选地，能全色显示的发光显示器件可使用四种发光元件来制造，其包含白色发光元件以及三种发光元件。
在图17C的结构中，能全色显示的发光显示器件可用以下方式制造，即排列的所有多个发光元件为白色发光元件且在发光元件7002上设置具有滤色器等的密封衬底。形成有展示单个颜色诸如白色的材料且与滤色器或颜色转换层组合，由此能进行全色显示。
不必说，可进行单色光发射的显示。例如，可通过使用白光发射形成发光器件，或可通过使用单个彩色光发射形成背景色发光器件。
如有必要，可设置光学膜诸如包含圆偏振片的偏振膜。
尽管此处将有机EL元件描述为发光元件，但也能设置无机EL元件作为发光元件。
请注意，本例子描述在其中控制电连接至发光元件的发光元件的驱动的薄膜晶体管(发光元件驱动TFT)；然而，可使用在其中用于电流控制的TFT连接至发光元件驱动TFT与发光元件之间的结构。
当未设置发光元件及隔壁时，本发明的一个实施例也能应用于液晶显示器件。在图37中描述液晶显示器件的情况。
描述发光元件驱动TFT 7061是n沟道TFT的情况。在图37中，设置了电连接至发光元件驱动TFT 7061的透光导电膜7067。另外，绝缘层7071形成于衬底上，绝缘层7072及绝缘层7076形成于发光元件驱动TFT 7061的栅极电极层上，绝缘层7077、7078及7079形成于发光元件驱动TFT 7061的源极电极层及漏极电极层上。源极布线7068a及源极布线7068b形成于绝缘层7077及7078上，且通过形成于绝缘层7077及绝缘层7078中的接触孔连接至发光元件驱动TFT 7061的源极电极层。透光导电膜7067通过形成于绝缘层7077、7078及7079中的接触孔电连接至发光元件驱动TFT 7061的漏极电极层。
作为透光导电膜7067，能使用下列的透光导电膜，即：包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(以下称作ITO)、氧化铟锌、加入了氧化硅的氧化铟锡等。
请注意在图37中，从背光等通过滤色器层7063发射光。通过液滴排出法诸如喷墨法、印刷法、使用光刻技术的蚀刻法等形成滤色器层7063。
用外涂层7064覆盖滤色器层7063，且还用保护绝缘层7065覆盖。请注意在图37中图示出具有较薄的厚度的外涂层7064；然而，外涂层7064具有使有由于滤色器层7063的不均匀的表面平面化的功能。
能将在其中液晶层设置于透光导电膜7067上的结构应用于液晶显示器件。
接着，参照图15A及15B描述半导体器件的一个实施例的发光显示器面板(也被称作发光面板)的外观及截面。图15A是在其中将形成于第一衬底上的薄膜晶体管及发光元件用密封剂密封于第一衬底与第二衬底之间的面板的平面图。图15B是沿着图15A的线H-I的截面图。
设置密封剂4505以围绕设置于第一衬底4501上的像素部分4502、信号线驱动器电路4503a、信号线驱动器电路4503b、扫描线驱动器电路4504a及扫描线驱动器电路4504b。此外，在像素部分4502、信号线驱动器电路4503a及4503b，以及扫描线驱动器电路4504a及4504b上设置第二衬底4506。因此，通过第一衬底4501、密封剂4505及第二衬底4506将像素部分4502、信号线驱动器电路4503a及4503b、以及扫描线驱动器电路4504a及4504b与填充物4507一起密封。优选显示器件如此与具有高的气密性及小的脱气的保护膜(诸如接合膜或紫外线固化树脂膜)或覆盖材料封装(密封)，从而显示器件不露出至外部空气。
形成于第一衬底4501上的像素部分4502、信号线驱动器电路4503a及4503b、以及扫描线驱动器电路4504a及4504b各包含多个薄膜晶体管，且图15B中作为一个例子图示出像素部分4502中所包含的薄膜晶体管4510及信号线驱动器电路4503a中所包含的薄膜晶体管4509。在薄膜晶体管4509及4510上设置绝缘层4541、4542及4543。在薄膜晶体管4510上设置绝缘层4544。另外，在第一衬底4501上设置绝缘层4545，且在薄膜晶体管的栅极电极层上设置绝缘层4546及绝缘层4547。源极布线4548设置在绝缘层4542上且通过形成于绝缘层4541及绝缘层4542中的接触孔连接至薄膜晶体管4510的源极电极层或漏极电极层。
作为薄膜晶体管4509及4510，能使用实施例1至3的任一个中描述的包含氧化物半导体层的高度可靠的薄膜晶体管。在本实施例中，薄膜晶体管4509及4510是n沟道薄膜晶体管。
在绝缘层4543上设置导电层4540，以便与用于驱动器电路的薄膜晶体管4509的氧化物半导体层的沟道形成区重叠。当在与氧化物半导体层的沟道形成区重叠的位置处设置导电层4540时，能减小BT测试之前及之后的薄膜晶体管4509的阈值电压的偏移的量。导电层4540可具有与薄膜晶体管4509的栅极电极层相同或不同的电位，且能作为第二栅极电极层起作用。导电层4540的电位可为GND或0V，或导电层4540可处于浮动状态。
在薄膜晶体管4509中，绝缘层4541形成为待与包含沟道形成区的半导体层接触的保护绝缘膜。可使用与实施例1中描述的绝缘层208的材料及方法相似的材料及方法形成绝缘层4541。此外，为了减小薄膜晶体管的表面粗糙度，用作为平面化绝缘膜起作用的绝缘层4544覆盖薄膜晶体管4510。此处，通过溅射法以与实施例1中描述的绝缘层208的方式相似的方式形成氧化硅膜作为绝缘层4541。
另外，形成绝缘层4544作为平面化绝缘膜。可使用与实施例7中描述的绝缘层4021的材料及方法相似的材料及方法形成绝缘层4544。此处，将丙烯酸类物质用于起到平面化绝缘层的作用的绝缘层4544。
参考标号4511指代发光元件，且作为发光元件4511中所包含的像素电极的第一电极层4517电连接至薄膜晶体管4510的源极电极层或漏极电极层。请注意发光元件4511的结构不限于这样的结构，即第一电极层4517、电致发光层4512及第二电极层4513的叠层结构。取决于光从发光元件4511取出的方向等，发光元件4511的结构能适当地改变。
使用有机树脂膜、无机绝缘膜或有机聚硅氧烷形成隔壁4520。特别优选使用光敏材料将隔壁4520形成为在第一电极层4517上具有开口，以便开口的侧壁形成为具有连续曲率的倾斜表面。
电致发光层4512可形成为单层或层叠的多个层。
为了防止氧、氢、水分、二氧化碳等进入发光元件4511，在第二电极层4513及隔壁4520上形成保护膜。作为保护膜，能形成氮化硅膜、氮氧化硅膜、DLC膜等。
将多种信号及电位从FPC 4518a及FPC 4518b供给至信号线驱动器电路4503a及4503b、扫描线驱动器电路4504a及4504b、或像素部分4502。
从与发光元件4511中包含的第一电极层4517相同的导电膜形成连接端子电极4515，且从薄膜晶体管4509及4510中包含的源极电极层及漏极电极层相同的导电膜形成端子电极4516。
连接端子电极4515通过各向异性导电膜4519电连接至FPC 4518a的端子。
位于光从发光元件4511取出的方向上的第二衬底需要具有透光性质。在那种情况下，使用透光材料诸如玻璃板、塑料板、聚酯膜或丙烯酸膜。
作为填充物4507，除了惰性气体诸如氮或氩以外，能使用紫外线固化树脂或热固性树脂。例如，能使用聚氯乙烯(PVC)、丙烯酸、聚酰亚胺、环氧树脂、硅树脂、聚乙烯醇缩丁醛(PVB)或乙烯-醋酸乙烯(EVA)。例如，氮可用于填充物。
如果需要，可在发光元件的发光表面上适当地设置光学膜诸如起偏振片、圆偏振片(包含椭圆偏振片)、延迟片(四分之一波片或半波片)或滤色器。而且，起偏振片或圆偏振片可配备有防反射膜。例如，能进行防眩光处理，通过其能由表面上的凸出及凹陷部扩散反射的光，以便减小眩光。
可装配信号线驱动器电路4503a及4503b以及扫描线驱动器电路4504a及4504b作为使用单独准备的衬底上的单晶半导体膜或多晶半导体膜形成的驱动器电路。备选地，仅信号线驱动器电路或其一部分，或者仅扫描线驱动器电路或其一部分可单独地形成及装配。本实施例不限于图15A及15B中图示的结构。
通过上述过程，能制造高度可靠的发光显示器件(显示面板)作为半导体器件。
通过使用实施例1至5中的任一个描述的显示器件来制造上述发光显示器件，能使用包含Cu的导电材料形成栅极布线或源极布线；因此，能防止布线电阻的增加。因此，能实现上述发光显示器件的高速操作及低功率消耗，且因此能具有大尺寸的屏幕或高清晰度屏幕的发光显示器件。
本实施例能与任何其他实施例中描述的结构适当地组合。
(实施例10)
在本说明书中公开的半导体器件能应用于电子纸。电子纸能用于各种领域中的电器，只要其能显示数据。例如，电子纸能应用于电子书阅读器(e-book reader)、海报、车辆诸如列车中的广告、或各种卡诸如信用卡的显示。图24A、24B及图25中图示出这样的电器的例子。
图24A图示使用电子纸的海报2631。在广告介质是印刷的纸的情况下，通过手来更换广告；然而，通过使用电子纸，广告显示能在短时间内变化。而且，能获取没有显示缺陷的稳定的图像。请注意海报可具有能无线发送及接收数据的配置。
通过使用实施例1至5的任一个中描述的显示器件来制造海报2631，能使用包含Cu的导电材料形成栅极布线或源极布线；因此，能防止布线电阻的增加。因此，能实现上述显示器件的高速操作及低功率消耗，且因此海报2631能具有大尺寸的屏幕或高清晰度屏幕。
图24B图示车辆诸如火车中的广告2632。在广告介质是印刷的纸的情况下，通过手来更换广告；然而，通过使用电子纸，不需要大量人力且广告显示能在短时间内变化。而且，能获取没有显示缺陷的稳定的图像。请注意车辆中的广告可具有能无线发送及接收数据的配置。
通过使用实施例1至5的任一个中描述的显示器件来制造车辆中的广告2632，能使用包含Cu的导电材料来形成栅极布线或源极布线；因此，能防止布线电阻的增加。因此，能实现上述显示器件的高速操作及低功率消耗，且因此车辆中的广告2632能具有大尺寸的屏幕或高清晰度屏幕。
图25图示电子书阅读器的一个例子。例如，电子书阅读器2700包含两个壳体，壳体2701及壳体2703。壳体2701及壳体2703通过铰链2711而结合，从而电子书阅读器2700能以铰链2711为轴进行打开及关闭。通过这样的结构，电子书阅读器2700能类似于纸质书地操作。
显示部分2705及显示部分2707分别结合在壳体2701及壳体2703中。显示部分2705及显示部分2707可显示一个图像或不同图像。在显示部分2705及显示部分2707显示不同图像的情况下，例如，文本能显示在显示部分的右侧(图25中的显示部分2705)且图形能显示在显示部分的左侧(图25中的显示部分2707)。
图25图示在其中配备有操作部分等的壳体2701的一个例子。例如，壳体2701配备有电源开关2721、操作键2723、扬声器2725等。通过操作键2723能翻页。请注意可在壳体的表面设置键盘、指针装置等，显示部分设置于该表面。而且，外部连接端子(诸如耳机端子、USB端子或能连接至类似于AC适配器及USB缆线的各种缆线的端子)、记录介质插入部分等可设置于壳体的背面或端面。此外，电子书阅读器2700可具有电子词典的功能。
电子书阅读器2700可具有能无线发送及接收数据的配置。通过无线通信，能从电子书服务器购买并下载所希望的书数据等。
(实施例11)
在本说明书中公开的半导体器件能应用于多种电器(包含娱乐机器)。电器的例子包含电视机(也称作电视或电视接收器)、计算机的监测器等、照相机诸如数码相机及数码摄像机、数码相框、蜂窝式电话(也称作移动电话或移动电话机)、便携式游戏控制台、便携式信息终端、声音再现装置、大型游戏机器诸如弹球机器等。
图26A图示电视机的一个例子。在电视机9600中，显示部分9603结合在至壳体9601。能在显示部分9603显示图像。此处，壳体9601由支架9605支撑。
能用壳体9601的操作开关或单独的遥控器9610来操作电视机9600。能用遥控器9610的操作键9609来控制频道及音量，以便能控制显示部分9603所显示的图像。而且，遥控器9610可配备有用于显示来自遥控器9610的数据输出的显示部分9607。
请注意电视机9600配备有接收器、调制解调器等。用接收器，能接收一般的电视广播。而且，当电视机9600经由调制解调器通过有线或无线连接而连接至通信网络时，能进行单向(从发射器至接收器)或双向(在发射器与接收器之间，在多个接收器之间等)数据通信。
通过使用实施例1至5的任一个中描述的显示器件来制造电视机9600，能使用包含Cu的导电材料来形成栅极布线或源极布线；因此，能防止布线电阻的增加。因此，能实现上述显示器件的高速操作及低功率消耗，且因此电视机9600能具有大尺寸的屏幕或高清晰度屏幕。
图26B图示数码相框的一个例子。例如，在数码相框9700中，显示部分9703结合到壳体9701中。能在显示部分9703显示各种图像。例如，能显示通过数码相机等拍摄的图像的数据，且数码相框能用作普通相框。
请注意数码相框9700配备有操作部分、外部连接部分(诸如USB端子或能连接至类似于USB缆线的各种缆线的端子)、记录介质插入部分等。尽管这些部件可在设置有显示部分的表面设置，为了数码相框9700的设计，优选将其设置于端面或背面。例如，将存储通过数码相机拍摄的图像的数据的存储器插入数码相框的记录介质插入部分中，由此能下载图像数据且在显示部分9703显示。
数码相框9700可具有能无线发送及接收数据的配置。通过无线通信，能下载待显示的所希望的图像数据。
图27A图示包含两个壳体的便携式娱乐机器，壳体9881及壳体9891。以打开及关闭的方式用连接部分9893连接壳体9881及9891。显示部分9882及显示部分9883分别结合到壳体9881及壳体9891。此外，图27A中图示的便携式娱乐机器包含扬声器部分9884、记录介质插入部分9886、LED灯9890、输入装置(操作键9885、连接端子9887、传感器9888(具有测量力、位移、位置、速度、加速度、角速度、转动频率、距离、光、液体、磁性、温度、化学物质、声音、时间、硬度、电场、电流、电压、功率、辐射、流率、湿度、梯度、振荡、气味或红外线的功能)以及麦克风9889)等。不必说，便携式娱乐机器的结构不限于上述且能使用在本说明书中公开的至少配备有半导体器件的其他结构。便携式娱乐机器可适当地包含其他辅助设备。图27A中图示的便携式娱乐机器具有读取存储在记录介质中的程序或数据以将其在显示部分显示的功能，以及通过无线通信与另一个便携式娱乐机器共享信息的功能。图27A中图示的便携式娱乐机器能具有不限于上述的各种功能。
图27B图示大型娱乐机器即投币式游戏机的一个例子。在投币式游戏机9900中，显示部分9903结合到壳体9901。此外，投币式游戏机9900包含操作装置诸如起动杆或停止开关、投币口、扬声器等。不必说，投币式游戏机9900的结构不限于上述且可使用在本说明书中公开的配备有至少半导体器件的其他结构。投币式游戏机9900可适当地包含其他辅助设备。
图28A是图示便携式计算机的一个例子的透视图。
在图28A的便携式计算机中，通过关闭连接顶部壳体9301及底部壳体9302的铰链单元，具有显示部分9303的顶部壳体9301及具有键盘9304的底部壳体9302能彼此重叠。图28A的便携式计算机能便于携带，且在使用键盘来输入的情况下，铰链单元打开且用户能看着显示部分9303而进行输入。
除了键盘9304以外，底部壳体9302包含能进行输入的指针装置9306。另外，当显示部分9303是触摸输入面板时，能通过触摸显示部分的一部分而进行输入。底部壳体9302包含算术功能部分诸如CPU或硬盘。此外，底部壳体9302包含外部连接端口9305，在其中插入另一个器件诸如与USB通信标准一致的通信缆线。
顶部壳体9301还包含显示部分9307，其可通过滑动至顶部壳体9301而容纳于顶部壳体9301中。因此，能实现大的显示屏幕。此外，用户能调整可容纳显示部分9307的屏幕的方位。当可容纳显示部分9307是触摸输入面板时，能通过触摸可容纳显示部分的一部分来进行输入。
使用液晶显示面板、发光显示面板诸如有机发光元件或无机发光元件等的图像显示器件来形成显示部分9303或可容纳显示部分9307。
此外，能配备有接收器等的图28A的便携式计算机，能接收电视广播以在显示部分显示图像。当连接顶部壳体9301及底部壳体9302的铰链单元保持关闭时，通过滑出显示部分9307而露出显示部分9307的整个屏幕，且调整屏幕的角度；因此，用户能观看电视广播。在此情况下，铰链单元不打开且在显示部分9303不进行显示。此外，仅进行显示电视广播的电路的启动。因此，能最小化功率消耗，这对电池容量有限的便携式计算机有优势。
图28B是图示用户能类似于手表地戴在手腕的蜂窝式电话的一个例子的透视图。
蜂窝式电话由下列形成：主体，包含通信装置以及电池，通信装置至少含有电话功能；带部分9204，使得主体能戴在手腕；调整部分9205，用于调整对于手腕固定的带部分的固定；显示部分9201；扬声器9207；以及麦克风9208。
此外，主体包含操作开关9203。操作开关9203除了起到打开电源的开关、移动显示器的开关、指示开始拍摄图像的开关等的作用以外，例如起到按压开关时，启动用于因特网的程序的开关的作用，且能使用以便对应于每个功能。
通过用手指或输入笔触摸显示部分9201、操作该操作开关9203、或将声音输入至麦克风9208来对此蜂窝式电话进行输入。请注意图28B中图示出显示于显示部分9201的所显示的按钮9202。能通过用手指等触摸显示的按钮9202来进行输入。
另外，主体包含照相机部分9206，照相机部分9206包含图像拾取装置，图像拾取装置具有将通过照相机透镜形成的对象的图像转换为电子图像信号的功能。请注意并不一定要设置照相机部分。
图28B中图示的蜂窝式电话配备有电视广播等的接收器，且能通过接收电视广播而在显示部分9201显示图像。此外，图28B中图示的蜂窝式电话配备有诸如存储器的存储器装置等，且能将电视广播记录在存储器中。图28B中图示的蜂窝式电话可具有收集位置信息的功能诸如GPS。
液晶显示面板、发光显示面板诸如有机发光元件或无机发光元件等的图像显示器件用作显示部分9201。图28B中图示的蜂窝式电话紧凑且重量轻，且其电池容量有限。因此，能用低的功率消耗来驱动的面板优选用作用于显示部分9201的显示器件。
请注意图28B图示出戴在手腕的电器；然而，只要使用便携式形状，本实施例就不限于此。
(实施例12)
在本实施例中，参照图29、图30、图31及图32将包含实施例1中描述的薄膜晶体管的显示器件的例子描述为半导体器件的一个实施例。在本实施例中，参照图29、图30、图31及图32描述使用液晶元件作为显示元件的液晶显示器件的一个例子。实施例1及2中描述的任一个薄膜晶体管能应用到用于图29、图30、图31及图32中图示的液晶显示器件的TFT 628及TFT 629，且TFT 628及TFT 629能通过与实施例2中描述的工序相似的工序来制造并具有高的电特性及高可靠性。TFT 628及TFT 629各是包含氧化物半导体层作为沟道形成区的薄膜晶体管。参照图29、图30、图31及图32描述图1A及1B中图示的薄膜晶体管用作薄膜晶体管的一个例子的情况，但本发明的实施例不限于此。
描述垂直取向的(VA)液晶显示器件。VA液晶显示器件具有在其中液晶显示面板的液晶分子的取向受控的一种形式。VA液晶显示器件具有在其中当不施加电压时，液晶分子垂直于面板表面的形式。在本实施例中，特别地，像素被分割为多个区域(子像素)，且在其各自的区域中分子按不同的方向取向。这称作域倍增或多畴(multi-domain)设计。在下文描述中，描述具有多畴设计的液晶显示器件。
图30及图31分别图示像素电极及对电极。图30是配备有像素电极的衬底侧的平面图。图29图示沿图30的线E-F的截面结构。图31是配备有对电极的衬底侧的平面图。以下，参照这些图进行描述。
图29图示如下状态，即：在其中配备有TFT 628、电连接至其的像素电极层624以及存储电容器部分630的衬底600与配备有对电极层640等的对衬底601重叠，且在其间注入液晶。
提供了着色膜636(第一着色膜、第二着色膜及第三着色膜(未图示))及对电极层640形成于对衬底601配备有隔离件(未图示)的位置，且凸出644形成于对电极层640上。用此结构，使用于控制液晶的取向的凸出644的高度不同于隔离件的高度。取向膜648形成于像素电极层624上。以相似的方式，对电极层640及凸出644配备有取向膜646。液晶层650形成于衬底600与对衬底601之间。
作为隔离件，可使用柱状隔离件或可分散有珠隔离件(beadspacer)。另外，隔离件也可形成于设置在衬底600的上的像素电极层624上。
TFT 628、电连接至其的像素电极层624、及存储电容器部分630形成于配备有绝缘层661的衬底600上。像素电极层624通过接触孔623连接至布线618，接触孔623穿透覆盖TFT 628的绝缘层664、源极布线616、及存储电容器部分630、绝缘层664上的绝缘层665、绝缘层665上的绝缘层666、以及绝缘层666上的绝缘层622。另外，包含源极布线616a及源极布线616b的层叠的源极布线616形成于绝缘层665上且通过形成于绝缘层665及绝缘层664中的接触孔连接TFT628的源极电极层或漏极电极层。此处，实施例1中描述的薄膜晶体管能适当地用作TFT 628。
存储电容器部分630包含与TFT 628的栅极布线602同时形成的第一电容器布线604、栅极布线602上的绝缘层662及663、以及与布线618同时形成的第二电容器布线617。此处，栅极布线602是栅极布线602a及602b的层叠，且栅极布线602b作为TFT 628的栅极电极层起作用。电容器布线604也是电容器布线604a及604b的层叠。
通过叠加像素电极层624、液晶层650及对电极层640来形成液晶元件。
图30图示衬底600上的平面结构。使用实施例1中描述的材料形成像素电极层624。像素电极层624配备有狭缝(slit)625。设置狭缝625以控制液晶的取向。
图30中图示的TFT 629、电连接至其的像素电极层626及存储电容器部分631分别能以与TFT 628、像素电极层624及存储电容器部分630的方式相似的方式形成。请注意存储电容器部分631中包含的电容器布线605也是电容器布线605a及605b的层叠，这与电容器布线604的情况相似。此处，TFT 628及TFT 629两者连接至源极布线616及栅极布线602。此液晶显示面板的像素包含像素电极层624及626。像素电极层624及626各在子像素中。
图31图示对衬底侧的平面结构。优选使用与像素电极层624的材料相似的材料形成对电极层640。对电极层640配备有凸出644以控制液晶的取向。请注意在图31中，用虚线指示形成于衬底600上的像素电极层624及626，且对电极层640与像素电极层624及626重叠。
图32图示此像素结构的等效电路。TFT 628及TFT 629两者连接至栅极布线602及源极布线616。在此情况下，当电容器布线604及电容器布线605的电位彼此不同时，液晶元件651及液晶元件652的操作能彼此不同。即，精确地控制液晶的取向且通过单独地控制电容器布线604及605的电位，增加了观察角度。
当将电压施加至配备有狭缝625的像素电极层624时，在狭缝625的附近产生电场失真(斜电场)。狭缝625及凸出644在对衬底601侧以啮合的方式交替布置，且因此有效率地产生斜电场以控制液晶的取向，从而液晶的取向方向取决于位置而变化。即，通过域倍增而增加液晶显示面板的观察角度。
接着，参照图33、图34、图35及图36描述不同于上述的另一个VA液晶显示器件。在以下给出的本发明的结构中，在不同图中，用相同的参考标号来指代与上述VA液晶显示器件相同的部分或者具有与上述VA液晶显示器件的功能相似的功能的部分，且省略其重复描述。
图33及图34各图示VA液晶显示面板的像素结构。图34是衬底600的平面图。图33图示沿着图34的线Y-Z的截面结构。
在此像素结构中，一个像素中包含多个像素电极，且像素电极各连接至各个TFT。各个TFT由不同的栅极信号驱动。即，此为在其中在多畴像素中个别地控制施加至每个像素电极的信号的结构。
通过穿透绝缘层664、绝缘层665及绝缘层666的接触孔623，像素电极层624经由布线618连接至TFT 628。通过穿透绝缘层664、绝缘层665及绝缘层666的接触孔627，像素电极层626经由布线619连接至TFT 629。TFT 628的栅极布线602及TFT 629的栅极布线603分开，以便能将不同栅极信号施加至其。并且，作为数据线起作用的源极布线616通过形成于绝缘层664及绝缘层665中的接触孔连接至TFT 628及TFT 629的源极电极层，且在TFT 628与TFT 629之间共同使用。作为各个TFT 628及629，能适当地使用实施例1中描述的薄膜晶体管。还设置有电容器布线690。请注意类似于上述VA液晶显示面板的像素结构，栅极布线602是栅极布线602a及602b的层叠，栅极布线603是栅极布线603a及603b的层叠，源极布线616是源极布线616a及616b的层叠，以及电容器布线690是电容器布线690a及690b的层叠。此外，绝缘层661至666与上述VA液晶显示面板的像素结构同样地形成。
具有不同形状的像素电极层624及626由狭缝625分开。以围绕具有V形状的像素电极层624的方式形成像素电极层626。为了控制液晶的取向，使施加至像素电极层624与626之间的电压由TFT 628及629而变化。图36图示此像素结构的等效电路。TFT 628连接至栅极布线602。TFT 629连接至栅极布线603。TFT 628及629两者连接至源极布线616。当将不同栅极信号供给至栅极布线602及603时，液晶元件651及652操作能不同。换句话说，当单独地控制TFT 628及629的操作以精确控制液晶元件651及652中的液晶的取向时，能增加观察角度。
对衬底601配备有着色膜636及对电极层640。此外，在着色膜636与对电极层640之间形成平面化膜637以防止液晶的取向混乱。图35图示对衬底侧上的平面结构。在不同像素之间公共使用的狭缝641形成于对电极层640中。像素电极层624及626侧的狭缝641及625以啮合的方式交替布置；因此，有效率地产生斜电场，且能控制液晶的取向。因此，在其中液晶取向的方向能取决于位置而变化，且增加观察角度。请注意在图32中，通过虚线指示形成于衬底600上的像素电极层624及626，且对电极层640与像素电极层624及626叠加。
在像素电极层624及像素电极层626上形成取向膜648。以相似的方式，对电极层640配备有取向膜646。液晶层650形成于衬底600与对衬底601之间。另外，像素电极层624、液晶层650及对电极层640彼此重叠，从而形成液晶元件651。像素电极层626、液晶层650及对电极层640彼此重叠，从而形成液晶元件652。图33至图36中图示的显示面板的像素结构是多畴结构，在其中液晶元件651及液晶元件652设置于一个像素中。
通过使用实施例1至5的任一个中描述的显示器件，能制造与上述类似的液晶显示器件。尽管描述垂直取向(VA)的液晶显示器件，但本实施例不限于此。例如，可使用在其中将水平电场施加至单元中的液晶分子、由此驱动液晶以表达灰度级的处于水平电场模式的液晶显示器件(例如，IPS液晶显示器件)，或TN液晶显示器件。
通过使用实施例1至5的任一个中描述的显示器件来制造上述液晶显示器件，能使用包含Cu的导电材料形成栅极布线或源极布线；因此，能防止布线电阻的增加。因此，能实现显示器件的高速操作及低功率消耗，且因此液晶显示器件能具有大尺寸的屏幕或高清晰度屏幕。
(实施例13)
在本实施例中，以下描述制造显示面板的一个例子，在其中配备有薄膜晶体管的第一衬底及起到对衬底的作用的第二衬底彼此接合。
在液晶显示面板或EL显示面板的生产工序中，静电可能不利地影响电子电路，这导致电特性的变动或电路的破坏。此外，存在静电容易引起灰尘附着至产品的问题。
特别地，绝缘衬底容易带静电荷。绝缘衬底使用容易带静电荷的材料诸如玻璃或树脂形成。
请注意静电是指处于下述状态的电荷：当两个物体一起摩擦、彼此接触、或彼此分开时，一个带正电荷而另一个带负电荷。通过由于摩擦等在两个物体之间的电子移动而产生电荷；这样的现象称为起电。在物体的材料是绝缘体的情况下，当引起起电时，产生的电荷不流动且作为静电存储。
此外，包含氧化物半导体层的薄膜晶体管具有这种可能性，即薄膜晶体管的电特性可能由于静电的影响而波动且从设计的范围脱离。
因此，在配备有薄膜晶体管的第一衬底及起到对衬底的作用的第二衬底彼此接合时，在下述状态下进行热处理：存储于薄膜晶体管中的静电逐渐释放至地侧且静电的带电量逐渐降低，从而更容易消除静电。当此热处理也用作制造显示面板中进行的至少一个热处理时，能减小静电的带电量而不增加步骤的数量。
以下参照图40A至40C描述制造液晶显示面板的情况。
首先，依照实施例2准备第一衬底701，在其上形成有包含氧化物半导体层及像素电极730的薄膜晶体管710。另外，在第一衬底701上设置驱动器电路，且通过与薄膜晶体管710相同的工序制造驱动器电路中的薄膜晶体管711。薄膜晶体管711由层间绝缘膜742覆盖，且像素电极730形成于层间绝缘膜742上。在驱动器电路中的薄膜晶体管711上形成导电层740以遮蔽静电。请注意使用与像素电极730相同的材料形成导电层740。
在形成像素电极之后，进行清洗然后在150℃进行2分钟的干燥。接着，形成取向膜。以这种方式形成取向膜，即通过胶印法、丝网印刷法等选择性地施加用于形成水平取向膜的液体材料(或用于形成垂直取向膜的液体材料)、诸如聚酰亚胺，并烘烤。用热板在80℃下进行2分钟的预烘烤，然后用洁净炉(clean oven)在230℃下进行40分钟的烘烤。在烘烤后，进行研磨处理。接着，进行清洗，且在150℃下进行2分钟的干燥。
以下描述在第二衬底706上形成起到对衬底的作用的滤色器、取向膜、密封剂等的过程。
首先，在第二衬底706上形成起到黑色矩阵的作用的黑色树脂层图案。接着，形成绿色树脂层图案、蓝色树脂层图案及红色树脂层图案。绿色树脂层图案、蓝色树脂层图案及红色树脂层图案形成滤色器。接着，形成外涂层以覆盖这些树脂层图案。
接着，通过溅射法在外涂层上形成包含加入了氧化硅的氧化铟锡的对电极731。为了减小对电极731的电阻，在250℃进行1小时的加热。
接着，在对电极731上形成柱状隔离件735。通过选择性地蚀刻有机树脂膜诸如丙烯酸树脂膜而获取柱状隔离件735。
接着，进行清洁，且在150℃下进行2分钟的干燥。接着，在隔离件735上形成取向膜。以这样的方式形成取向膜，即通过胶印法、丝网印刷法等选择性地施加用于形成水平取向膜的液体材料(或用于形成垂直取向膜的液体材料)、诸如聚酰亚胺，并烘烤。用热板在80℃下进行2分钟的预烘烤，然后用洁净炉在230℃下进行40分钟的烘烤。在烘烤之后，进行摩擦处理。接着，进行清洗，且在150℃下进行2分钟的干燥。
接着，通过丝网印刷法，或者使用喷墨装置或剂量装置(dispensingapparatus)形成密封剂。对于密封剂，可使用丙烯酸基光固化树脂等。作为密封剂，使用包含填充物(具有6mm至24mm的直径)的密封剂且具有40Pa·s至400Pa·s的粘性。请注意优选选择不溶于以后密封剂与其接触的液晶的密封剂。将此密封剂形成为闭环且围绕显示区域。
为了将对电极731电连接至设置于第一衬底上的公共连接部分702，还是用喷墨装置或剂量装置形成包含导电粒子的密封剂704。公共连接部分702设置于与用于接合第一衬底及第二衬底的密封剂重叠的位置，且通过密封剂中的导电粒子电连接至对电极。备选地，公共连接部分设置于不与密封剂重叠的位置(除了像素部分)且包含导电粒子的膏与密封剂单独地设置，以便与公共连接部分重叠，由此公共连接部分电连接至对电极。使用与像素电极730及导电层740相同的材料且通过相同的工序形成公共连接部分702。
由于元件诸如薄膜晶体管尚未形成，所以如果第二衬底706带静电荷直到密封剂的形成是不要紧的；然而，由于在以后的步骤中，第二衬底706接合至第一衬底，所以优选在即将接合前减小第二衬底706的带电量。在此情况下，可用离子发生器等来减小第二衬底706的带电量，或者可在对电极731电连接至固定电位例如地电位的状态下，进行诸如上述烘烤的热处理。
接着，将液晶滴在第二衬底706的取向膜上。使用喷墨装置或剂量装置在大气压力下进行液晶材料的滴下。对于液晶材料没有特别限制，且能使用TN液晶、OCB液晶、STN液晶、VA液晶、ECB液晶、GH液晶、聚合物分散型液晶、盘状(discotic)液晶等。
接着，在减小的压力下，将一对衬底彼此接合。将滴有液晶的第二衬底706接合至配备有薄膜晶体管710的第一衬底701。紧接衬底的接合之后，用紫外线照射密封剂705。
接着，为了进一步使密封剂705固化，在高于或等于80℃且低于或等于200℃下进行长于或等于0.5小时且短于或等于10小时的热处理。请注意在此热处理中，如图40A中所图示，将彼此接合的一对衬底放入加热装置的炉子780。炉子780设在不锈钢底盘上且与不锈钢底盘接触，不锈钢底盘电连接至地电位以便将炉子780电连接至地电位。接着，在连接至地电位的外部端子716与电连接至公共连接部分702的公共连接端子715连接时，进行加热。备选地，炉子780及公共连接部分702可电连接至不限于地电位(也称作GND)的固定电位。能通过此热处理同时进行密封剂705的固化及存储的静电的适当移除。
在本实施例中，在120℃下进行1小时的加热。
请注意，图40B是在连接至地电位的状态下经受热处理的显示区域的放大截面图。如图40B中所图示的，在电连接至地电位的对电极731与电连接至薄膜晶体管710的像素电极730之间设置液晶层708。通过加热液晶层708，存储于薄膜晶体管710中的静电790通过液晶层708释放至地侧。图40C是简单图示上述状态的示意图。图40C为使用等效电路的示意图，图示出路径791，通过其将所存储于薄膜晶体管710中的静电790通过液晶层释放至地侧。通过热处理，将存储的静电通过路径791释放至地侧且逐渐降低以容易地消除。
通过将对电极设定为地电位而进行热处理，能稳定地制造常截止薄膜晶体管；因此，能改善液晶显示面板的成品率。
在从一个衬底制造多个面板的情况下，在一对衬底接合后，使用切割装置诸如划线装置、切断装置或辊刀具来切割第一衬底或两衬底。因此，能从一个衬底制造多个面板。
接着，进行用于使液晶取向的热处理，即进行重取向处理(例如，在80℃至200℃下进行10分钟至1小时，优选在100℃至170℃下进行10分钟至1小时)。
在本实施例中，在120℃下进行1小时的加热作为重取向处理。如图40A中所图示的，可用将对电极设定为地电位来进行此热处理。另外，在本实施例中，通过分别的热处理来进行密封剂的固化及液晶的取向作为一个例子，但也可通过一个热处理来进行。
通过上述工序，能形成液晶显示面板。
此外，不限于液晶显示器件，在实施例8中描述能在电子墨被驱动的显示面板诸如电子纸上进行用于减小所存储的静电的热处理。例如，当设置于第二衬底上的电极电连接至地电位时，可将用于电子墨的密封的第二衬底固定至配备有薄膜晶体管的第一衬底，而进行用于固化密封剂的热处理。当将设置于第二衬底上的电极设定为地电位而进行热处理时，能稳定地制造常截止薄膜晶体管；因此，能改善有源矩阵电子纸的成品率。
而且，不限于液晶显示器件，能对实施例9中描述的EL显示面板进行用于减小所存储的静电的热处理。
在制造EL显示面板的情况下，依照实施例2在第一衬底上形成电连接至包含氧化物半导体层的薄膜晶体管的第一电极以及覆盖第一电极的外围的隔壁，然后进行加热。以下述方式执行此加热：热处理在氮气氛中200℃下进行1小时，进而在真空中在150℃下进行1小时，然后在第一衬底的第一电极上蒸镀包含有机化合物的层。
接着，通过蒸镀法或溅射法在包含有机化合物的层上形成第二电极。第二电极设置于显示区域中的薄膜晶体管上且与其重叠。另外，第二电极也能设置于驱动器电路中的薄膜晶体管上且与其重叠。当第二电极处于公共电位时，优选在以后进行的热处理期间，第二电极电连接至地电位。
接着，用密封剂将具有设置有干燥剂的凹陷部的第二衬底固定至第一衬底，且进行用于固化密封剂的热处理。在EL显示面板的情况下，在加热温度高于80℃下发光元件可能劣化；因此，在80℃进行长于或等于0.5小时且短于或等于10小时的热处理。
通过将第二电极设定为地电位而进行热处理，能稳定地制造常截止薄膜晶体管；因此，能改善EL显示面板的成品率。
在使用具有小的厚度的不锈钢衬底作为第二衬底进行发光元件的密封时，当不锈钢衬底电连接至地电位时，在用于固定不锈钢衬底的粘合剂(诸如环氧树脂)固化的时刻，进行热处理。在使用不锈钢衬底的情况下，包含导电材料的不锈钢衬底与所有薄膜晶体管重叠，所有薄膜晶体管包含在形成于一个衬底上的显示区域中的薄膜晶体管以及驱动器电路中的薄膜晶体管。通过将与薄膜晶体管重叠的不锈钢衬底设定为固定电位诸如地电位而进行热处理，能稳定地制造常截止薄膜晶体管；因此，能改善柔性的EL显示面板的成品率。
通过将与薄膜晶体管重叠的电极设定为固定电位诸如地电位而进行热处理，能较好地移除在半导体器件的制造过程中存储在衬底中的静电。
(实施例14)
在本实施例中，对于实施例2中描述的在其中In-Ga-Zn-O基氧化物半导体膜用作有源层的沟道蚀刻薄膜晶体管，通过计算科学来检查下述现象：以比另一个区域更高浓度包含铟的层(In富裕层)及氧化钛(TiOx)膜形成于In-Ga-Zn-O基氧化物半导体膜与用于源极电极或漏极电极的金属膜之间的界面附近。
首先，计算In-Ga-Zn-O基氧化物半导体中包含的各个铟、镓及锌的氧化物形成氧缺陷状态所需要的能量(缺陷形成能量Edef)，且研究容易形成氧缺陷状态的金属氧化物。
请注意用下面的式1表达缺陷形成能量Edef。A代表铟；镓；锌；以及铟、镓及锌的组合的任一个。请注意E(O)代表氧原子的半能量(half energy)，且E(AmOn-1)代表具有氧缺陷的氧化物AmOn-1的能量。
(式1)
Edef＝(E(AmOn-1)+E(O))-E(AmOn)
通过下面的式2表达缺陷n的浓度与缺陷形成能量Edef之间的近似关系。请注意N代表位于未形成缺陷的状态下的氧的数量，kB代表玻尔兹曼常数，且T代表温度。
(式2)
n＝N×exp(-Edef/kBT)
使用CASTEP来进行该计算，CA步骤是使用密度泛函理论的程序。平面波基本赝势法用作密度泛函理论，且GGA-PBE用于泛函。截止能为500eV。在k-点的格子数量如下地设置：对于IGZO为3×3×1；对于In2O3为2×2×2；对于Ga2O3为2×3×2；以及对于ZnO为4×4×1。
作为IGZO晶体的晶体结构，使用这样的结构，即在其中通过使对称性R-3(国际号码：148)结构中的a轴及b轴为2倍而获取的84原子以最小化Ga及Zn的能量的方式布置的结构。对于In2O3，使用80原子的方铁锰矿结构；对于Ga2O3，使用80原子的β-Gallia结构；以及对于ZnO，使用80原子的纤维锌矿结构。
从式2，发现当缺陷形成能量Edef增加时，氧缺陷n的浓度即氧缺陷的量降低。下面的表1示出A为铟的情况下、A为镓的情况下、A为锌的情况下；以及A为铟、镓及锌的组合的情况下的缺陷形成能量Edef的值。
IGZO(模型1)示出在晶体中与三个铟原子及一个锌原子邻接的氧的缺陷形成能量Edef的值。在图41A中图示出此结构。
IGZO(模型2)示出在晶体中与三个铟原子及一个镓原子邻接的氧的缺陷形成能量Edef的值。在图41B中图示出此结构。
IGZO(模型3)示出在晶体中与两个铟原子及两个镓原子邻接的氧的缺陷形成能量Edef的值。在图41C中图示出此结构。
[表1]
  化合物   Edef(eV)
  In2O3   3.06
  ZnO   3.75
  IGZO(模型1)   3.73
  IGZO(模型2)   3.98
  IGZO(模型3)   4.08
  Ga2O3   4.18
缺陷形成能量Edef的值越大，形成氧缺陷状态需要越多的能量；即，这指示与氧的接合倾向于强。因此，表1中所示的缺陷形成能量Edef的值指示铟具有与氧的最弱的接合且氧容易从铟附近释放。
认为In-Ga-Zn-O基氧化物半导体中的氧缺陷状态是由用于源极电极或漏极电极的金属从氧化物半导体的氧的取出而形成。由于氧化物半导体的导电率通过氧缺陷状态的形成而增加，所以期望与金属膜的界面附近的氧化物半导体膜的导电率通过氧的取出而增加。
接着，为了确认氧是否被金属从氧化物半导体取出，对In-Ga-Zn-O基氧化物半导体膜与金属膜的叠层结构进行量子分子动力学(QMD)模拟。
以下述方式形成用于模拟的结构。首先，对通过经典分子动力学(CMD)法形成的非晶In-Ga-Zn-O基氧化物半导体(In∶Ga∶Zn∶O＝1∶1∶1∶4，总共84原子)使用第一原理计算进行结构性优化。在通过切割经受了结构性优化的单元格子而获取的a-IGZO层上层叠金属原子(W、Mo及Ti)的晶体，且进行结构性优化。使用此结构作为初始结构在623.0K进行量子分子动力学(QMD)模拟。请注意所述a-IGZO层的下端及所述金属层的顶端固定，以便仅界面的互相作用会被估计。
在以下示出古典分子动力学模拟的条件。Materials Explorer用作计算程序。在下述条件下形成所述a-IGZO。以In∶Ga∶Zn∶O＝1∶1∶1∶4的比率将所有84原子在一边1nm的模拟单元中随机布置，且密度设定为5.9g/cm3。用NVT系综(ensemble)将温度从5500K逐渐降低至1K，然后在1K下进行10ns的结构弛豫(structural relaxation)。时间间隔为0.1fs，且总共计算时间为10ns。对于电位，将Born-Mayer-Huggins电位施加至金属-氧与氧-氧之间，且将Lennard-Jones电位施加至金属-金属之间。如下地设定电荷：In为+3，Ga为+3，Zn为+2，且O为-2。
以下示出QMD模拟的条件。第一原理计算软件CASTEP用作计算程序。GGA-PBE用作泛函，且Ultrasoft用作赝势。截止能量为260eV，且k点设定为1×1×1。使用NVT系综在623K的温度下进行MD模拟。总共模拟时间为2.0ps且时间间隔为1.0fs。
图42A及42B、图43A及43B、以及图44A及44B示出上述模拟的结果。在图42A及42B、图43A及43B、以及图44A及44B中，白色球体代表金属原子，且黑色球体代表氧原子。图42A及42B示出使用包含W的金属层的情况下的结构。图42A示出QMD模拟之前的结构，且图42B示出QMD模拟之后的结构。图43A及43B示出使用包含Mo的金属层的情况下的结构。图43A示出QMD模拟之前的结构，且图43B示出QMD模拟之后的结构。图44A及44B示出使用包含Ti的金属层的情况下的结构。图44A示出QMD模拟之前的结构，且图44B示出QMD模拟之后的结构。
从图43A及图44A，在Mo及Ti的情况下，在结构性优化时已经观测了移动至金属层的氧。通过比较图42B、图43B及图44B，发现在Ti的情况下，氧更加频繁地移动。因此，认为Ti适合于a-IGZO中引起氧缺陷的电极。
假设被钛取出的氧与钛反应且因此形成氧化钛。因此，检查在氧化物半导体膜与钛膜之间形成钛氧化膜是否具有导电性。
二氧化钛具有几个晶体结构诸如金红石结构(高温正方晶体)、锐钛矿结构(低温正方晶体)、以及板钛矿结构(斜方晶体)。由于通过加热锐钛矿结构及板钛矿结构两者变化为金红石结构，金红石结构为最稳定的结构，所以假设上述二氧化钛具有金红石结构。图45示出具有金红石结构的二氧化钛的晶体结构。金红石结构为正方晶体且代表晶体的对称性的空间群组为P42/mnm。
通过使用GGA-PBE泛函的密度泛函理论对二氧化钛的上述结构进行用于获取状态密度的模拟。维持对称性而将包含单元结构的二氧化钛的结构优化，且计算状态密度。引入了平面波赝势法的CASTEP代码用于密度泛函模拟。截止能量为380eV。
图46示出具有金红石结构的二氧化钛的状态密度。如图46中所示，因为具有金红石结构的二氧化钛具有带隙二氧化钛具有类似于绝缘体或半导体的状态密度。请注意通过密度泛函理论倾向于估计更窄带隙；因此，二氧化钛的实际带隙大约为3.0eV，这比示出状态密度的图46中的带隙宽。
图47示出在包含氧缺陷的情况下的具有金红石结构的二氧化钛的状态密度。具体地，将通过从包含24个Ti原子及48个O原子的氧化钛移除一个O原子而获取的包含24个Ti原子及47个O原子的氧化钛用于模拟作为模型。图47中所示的状态密度指示费米能级移动至导带，这类似于金属，且在包含氧缺陷的情况下二氧化钛具有n型导电性。
图48示出一氧化钛(TiO)的状态密度。从图48发现一氧化钛具有类似于金属的状态密度。
因此，从图46中所示的二氧化钛的状态密度，图47中所示的包含氧缺陷的二氧化钛的状态密度，以及图48中所示的一氧化钛的状态密度，能作出下述假设：二氧化钛包含0＜δ＜1的范围内的具有n型导电性的氧缺陷(TiO2-δ)。因此，认为当包含氧缺陷的一氧化钛或二氧化钛包含于钛氧化膜的组合物时，钛氧化膜不太可能展示流动于In-Ga-Zn-O基氧化物半导体膜与钛膜之间的电流。
图49是示出薄膜晶体管的源极电极及漏极电极之间的能带的图表。请注意图49是在In-Ga-Zn-O基(IGZO)膜用作氧化物半导体膜且TiOx膜设置于氧化物半导体膜与源极电极之间以及氧化物半导体膜与漏极电极之间的薄膜晶体管的情况下的图表。请注意各个TiOx膜的厚度大于或等于0.1nm且小于或等于10nm。此外，上述氧化物半导体膜包含许多金属(诸如In、Ga及Zn)且配备有与一对TiOx膜接触的一对复合层。除了复合层以外的区域中的In-Ga-Zn-O基(IGZO)膜的电子亲和性为4.3eV，TiOx膜的电子亲和性为4.3eV，作为源极电极或漏极电极的Ti的电子亲和性为4.1eV，以及复合层的电子亲和性为4.5eV。请注意在图49中，每种物质的能带的位置变化以便费米能级的位置是公共的。因为IGZO具有小的数量的载流子，所以当不施加栅极电压时IGZO中的费米能级在带隙的中心附近，然而因为具有大的数量的载流子，所以TiOx膜及复合层中的费米能级位于导带附近。因此，在图49中，每种物质的导带的位置的值不同于电子亲和性的上述相对值。如图49中所示，复合层具有电子亲和性中的小的变化；因此，在所述氧化物半导体膜与所述源极电极之间以及所述氧化物半导体膜与所述漏极电极之间能实现良好的连接结构。
本申请基于2009年10月9日向日本专利局提交的序列号为2009-235792的日本专利申请，通过引用而将其整个内容结合于此。

Claims (12)

1.一种半导体器件，包括：
包含氮化硅的第一绝缘层；
所述第一绝缘层上的第一导电层；
所述第一导电层上的第二导电层；
所述第一导电层及所述第二导电层上的包含氮化硅的第二绝缘层；
所述第二绝缘层上的包含氧化硅的第三绝缘层；
所述第三绝缘层上的氧化物半导体层；
源极电极及漏极电极，设置于所述氧化物半导体层上；
所述源极电极、所述漏极电极及所述氧化物半导体层上的包含氧化硅的第四绝缘层；
所述第四绝缘层上的包含氮化硅的第五绝缘层；
所述第五绝缘层上的并且电连接至所述源极电极及所述漏极电极的一个的第三导电层；
所述第三导电层上的包含氮化硅的第六绝缘层；以及
所述第六绝缘层上的并且电连接至所述源极电极及所述漏极电极的另一个的第四导电层，
其中所述第一导电层不与所述氧化物半导体层重叠，以及
其中所述第二导电层与所述氧化物半导体层重叠。
2.一种半导体器件，包括：
包含氮化硅的第一绝缘层；
所述第一绝缘层上的第一导电层；
所述第一导电层上的第二导电层；
所述第一导电层及所述第二导电层上的包含氮化硅的第二绝缘层；
所述第二绝缘层上的包含氧化硅的第三绝缘层；
所述第三绝缘层上的氧化物半导体层；
源极电极及漏极电极，设置于所述氧化物半导体层上；
所述源极电极、所述漏极电极及所述氧化物半导体层上的包含氧化硅的第四绝缘层；
所述第四绝缘层上的包含氮化硅的第五绝缘层；
所述第五绝缘层上的并且电连接至所述源极电极及所述漏极电极的一个的第三导电层；
所述第三导电层上的包含氮化硅的第六绝缘层；以及
所述第六绝缘层上的并且电连接至所述源极电极及所述漏极电极的另一个的第四导电层，
其中所述第一导电层不与所述氧化物半导体层重叠，以及
其中所述第二导电层与所述氧化物半导体层重叠。
3.一种半导体器件，包括：
包含氮化硅的第一绝缘层；
所述第一绝缘层上的第一导电层；
所述第一导电层上的第二导电层；
所述第一导电层及所述第二导电层上的包含氮化硅的第二绝缘层；
所述第二绝缘层上的包含氧化硅的第三绝缘层；
所述第三绝缘层上的氧化物半导体层；
源极电极及漏极电极，设置于所述氧化物半导体层上；
所述源极电极、所述漏极电极及所述氧化物半导体层上的包含氧化硅的第四绝缘层；
所述第四绝缘层上的包含氮化硅的第五绝缘层；
所述第五绝缘层上的并且电连接至所述源极电极及所述漏极电极的一个的第三导电层；
所述第三导电层上的包含氮化硅的第六绝缘层；以及
所述第六绝缘层上的并且电连接至所述源极电极及所述漏极电极的另一个的第四导电层，
其中所述第一导电层的熔点小于所述第二导电层的熔点，
其中所述第一导电层不与所述氧化物半导体层重叠，以及
其中所述第二导电层与所述氧化物半导体层重叠。
4.根据权利要求1至3的任一项所述的半导体器件，还包括存储电容器部分，所述存储电容器部分包括：
第五导电层，包含与所述第一导电层相同的材料，其中所述第五导电层与所述第一导电层在相同的层上并且与所述相同的层接触；
第六导电层，包含与所述源极电极及所述漏极电极相同的材料，其中所述第六导电层以及所述源极电极及所述漏极电极在相同的层上并且与所述相同的层接触；以及
所述第二绝缘层的一部分及所述第三绝缘层的一部分，夹在所述第五导电层与所述第六导电层之间。
5.根据权利要求1至3的任一项所述的半导体器件，其中所述氧化物半导体层包含铟、镓及锌的至少一个。
6.根据权利要求1至3的任一项所述的半导体器件，其中所述源极电极及所述漏极电极包含选自包括W、Ta、Mo、Ti、Cr、Zr及Ca的组的至少一个元素。
7.根据权利要求1-3的任一项所述的半导体器件，其中所述第二导电层包含选自包括W、Ta、Mo、Ti及Cr的组的一个元素。
8.根据权利要求1-3的任一项所述的半导体器件，其中所述第一导电层包括Cu。
9.根据权利要求1至3的任一项所述的半导体器件，还包括第五导电层，其包括所述第三导电层上的Cu。
10.根据权利要求1至3的任一项所述的半导体器件，还包括第五导电层，其包括所述第三导电层上的Cu，
其中所述第三导电层包含TiN。
11.根据权利要求1至3的任一项所述的半导体器件，还包括所述氧化物半导体层上的并且与所述氧化物半导体层接触的沟道保护层。
12.根据权利要求1至3的任一项所述的半导体器件，其中所述第三导电层是源极布线。
CN201080045729.0A 2009-10-09 2010-09-15 半导体器件 Active CN102598278B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510102867.2A CN104733540B (zh) 2009-10-09 2010-09-15 半导体器件

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009235792 2009-10-09
JP2009-235792 2009-10-09
PCT/JP2010/066468 WO2011043195A1 (en) 2009-10-09 2010-09-15 Semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510102867.2A Division CN104733540B (zh) 2009-10-09 2010-09-15 半导体器件

Publications (2)

Publication Number Publication Date
CN102598278A CN102598278A (zh) 2012-07-18
CN102598278B true CN102598278B (zh) 2015-04-08

Family

ID=43854116

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201080045729.0A Active CN102598278B (zh) 2009-10-09 2010-09-15 半导体器件
CN201510102867.2A Active CN104733540B (zh) 2009-10-09 2010-09-15 半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201510102867.2A Active CN104733540B (zh) 2009-10-09 2010-09-15 半导体器件

Country Status (7)

Country Link
US (3) US8344374B2 (zh)
EP (1) EP2486595B1 (zh)
JP (8) JP2011100995A (zh)
KR (6) KR101940962B1 (zh)
CN (2) CN102598278B (zh)
TW (2) TWI590468B (zh)
WO (1) WO2011043195A1 (zh)

Families Citing this family (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8115206B2 (en) * 2005-07-22 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI491048B (zh) 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
KR101968855B1 (ko) * 2009-06-30 2019-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
EP2486595B1 (en) * 2009-10-09 2019-10-23 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102314748B1 (ko) 2009-10-16 2021-10-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011048959A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011048925A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101517944B1 (ko) 2009-11-27 2015-05-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
JP5453303B2 (ja) * 2010-02-22 2014-03-26 パナソニック株式会社 発光装置とその製造方法
WO2011108382A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8207025B2 (en) * 2010-04-09 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9142573B1 (en) 2010-05-24 2015-09-22 Sharp Kabushiki Kaisha Thin film transistor substrate and method for producing same
US8642380B2 (en) 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5739257B2 (ja) 2010-08-05 2015-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20120026970A (ko) 2010-09-10 2012-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 발광 장치
US8957418B2 (en) * 2010-12-08 2015-02-17 Sharp Kabushiki Kaisha Semiconductor device and display apparatus
JP5429718B2 (ja) * 2011-03-08 2014-02-26 合同会社先端配線材料研究所 酸化物半導体用電極、その形成方法
KR101209163B1 (ko) * 2011-04-19 2012-12-06 주식회사 세미콘라이트 반도체 발광소자
CN102185070A (zh) * 2011-05-06 2011-09-14 西安神光安瑞光电科技有限公司 发光二极管及其制备方法
US8804344B2 (en) 2011-06-10 2014-08-12 Scott Moncrieff Injection molded control panel with in-molded decorated plastic film
WO2012173035A1 (ja) * 2011-06-13 2012-12-20 シャープ株式会社 半導体装置およびその製造方法
US9412705B2 (en) * 2011-06-27 2016-08-09 Thin Film Electronics Asa Short circuit reduction in a ferroelectric memory cell comprising a stack of layers arranged on a flexible substrate
CN107039484B (zh) * 2011-06-27 2020-09-15 薄膜电子有限公司 具有横向尺寸改变吸收缓冲层的电子部件及其生产方法
US8673426B2 (en) 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
KR101415684B1 (ko) * 2011-07-07 2014-08-07 엘지디스플레이 주식회사 유기전계 발광소자용 기판 및 그 제조 방법
WO2013042608A1 (ja) * 2011-09-20 2013-03-28 シャープ株式会社 半導体装置およびその製造方法
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP5717607B2 (ja) 2011-10-28 2015-05-13 株式会社ジャパンディスプレイ 電気光学装置および表示装置
US20130140671A1 (en) * 2011-12-06 2013-06-06 Win Semiconductors Corp. Compound semiconductor integrated circuit with three-dimensionally formed components
JP5981711B2 (ja) * 2011-12-16 2016-08-31 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
WO2013111225A1 (ja) * 2012-01-26 2013-08-01 パナソニック株式会社 薄膜トランジスタアレイ装置及びそれを用いたｅｌ表示装置
JP5951329B2 (ja) * 2012-04-10 2016-07-13 株式会社ジャパンディスプレイ 液晶表示装置
US9519164B2 (en) * 2012-06-08 2016-12-13 Apple Inc. Systems and methods for mura calibration preparation
KR102213518B1 (ko) * 2012-06-29 2021-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9742378B2 (en) * 2012-06-29 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit and semiconductor device
TWI596778B (zh) 2012-06-29 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI611511B (zh) * 2012-08-31 2018-01-11 半導體能源研究所股份有限公司 半導體裝置
TWI627483B (zh) * 2012-11-28 2018-06-21 半導體能源研究所股份有限公司 顯示裝置及電視接收機
KR102209871B1 (ko) * 2012-12-25 2021-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103066017A (zh) * 2012-12-28 2013-04-24 北京京东方光电科技有限公司 一种阵列基板的制备方法
CN103117224A (zh) * 2013-01-21 2013-05-22 京东方科技集团股份有限公司 一种薄膜晶体管和阵列基板的制作方法
KR102069192B1 (ko) * 2013-02-08 2020-01-23 삼성디스플레이 주식회사 나노 결정 형성 방법 및 나노 결정의 형성된 박막을 포함한 유기 발광 표시 장치의 제조 방법
TWI611566B (zh) * 2013-02-25 2018-01-11 半導體能源研究所股份有限公司 顯示裝置和電子裝置
JP2014186200A (ja) * 2013-03-25 2014-10-02 Seiko Epson Corp 電気光学装置、及び電子機器
US10566455B2 (en) 2013-03-28 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6300589B2 (ja) * 2013-04-04 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20140374744A1 (en) 2013-06-19 2014-12-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102290801B1 (ko) 2013-06-21 2021-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6386323B2 (ja) 2013-10-04 2018-09-05 株式会社半導体エネルギー研究所 半導体装置
US9882014B2 (en) 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20150155313A1 (en) 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2016027597A (ja) 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
US9397149B2 (en) 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE112014006046T5 (de) 2013-12-27 2016-09-15 Semiconductor Energy Laboratory Co., Ltd. Licht emittierende Vorrichtung
JP6506545B2 (ja) * 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
CN103760730B (zh) * 2014-01-08 2017-03-22 京东方科技集团股份有限公司 一种黑矩阵及其制造方法、显示面板及显示装置
US9704888B2 (en) 2014-01-08 2017-07-11 Apple Inc. Display circuitry with reduced metal routing resistance
US9530801B2 (en) 2014-01-13 2016-12-27 Apple Inc. Display circuitry with improved transmittance and reduced coupling capacitance
US9443876B2 (en) 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
JP2015158572A (ja) * 2014-02-24 2015-09-03 株式会社Ｊｏｌｅｄ 表示装置、電子機器
TWI532154B (zh) 2014-02-25 2016-05-01 群創光電股份有限公司 顯示面板及顯示裝置
CN108663862B (zh) * 2014-02-25 2020-02-07 群创光电股份有限公司 显示面板
JP6585354B2 (ja) 2014-03-07 2019-10-02 株式会社半導体エネルギー研究所 半導体装置
JP2015173177A (ja) * 2014-03-11 2015-10-01 株式会社東芝 半導体発光素子
KR102354008B1 (ko) 2014-05-29 2022-01-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법 및 전자 기기
US10297653B2 (en) * 2014-07-23 2019-05-21 Sony Corporation Display device, method of manufacturing display device, and electronic apparatus
TWI552321B (zh) 2014-09-30 2016-10-01 群創光電股份有限公司 顯示面板及顯示裝置
KR102226601B1 (ko) 2014-12-02 2021-03-15 삼성디스플레이 주식회사 터치 패널 및 그 제조방법
JP6444745B2 (ja) * 2015-01-22 2018-12-26 東芝メモリ株式会社 半導体装置及びその製造方法
US10403646B2 (en) * 2015-02-20 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6609970B2 (ja) * 2015-04-02 2019-11-27 アイシン精機株式会社 周辺監視装置
US10192995B2 (en) * 2015-04-28 2019-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102314738B1 (ko) 2015-05-04 2021-10-20 삼성디스플레이 주식회사 표시장치 및 그 제조방법
JP6851166B2 (ja) 2015-10-12 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2018032839A (ja) * 2015-12-11 2018-03-01 株式会社半導体エネルギー研究所 トランジスタ、回路、半導体装置、表示装置および電子機器
WO2017111910A1 (en) * 2015-12-21 2017-06-29 Intel Corporation High performance integrated rf passives using dual lithography process
JP6746937B2 (ja) * 2016-02-15 2020-08-26 セイコーエプソン株式会社 電気光学装置、および電子機器
WO2017149413A1 (en) * 2016-03-04 2017-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6827270B2 (ja) 2016-03-28 2021-02-10 株式会社ジャパンディスプレイ 半導体装置の作製方法
JP6668455B2 (ja) 2016-04-01 2020-03-18 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
CN107452748B (zh) * 2016-06-01 2020-03-17 群创光电股份有限公司 元件基板以及显示装置
US10483285B2 (en) 2016-06-01 2019-11-19 Innolux Corporation Element substrate and display device
JP6802653B2 (ja) * 2016-07-15 2020-12-16 株式会社ジャパンディスプレイ 表示装置
US10916430B2 (en) 2016-07-25 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20180033385A (ko) * 2016-09-23 2018-04-03 엘지디스플레이 주식회사 플렉서블 표시장치
KR20180062254A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 유기 발광 표시 패널
US10700011B2 (en) * 2016-12-07 2020-06-30 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an integrated SIP module with embedded inductor or package
KR102575531B1 (ko) * 2017-01-31 2023-09-06 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR102343573B1 (ko) * 2017-05-26 2021-12-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
KR102517092B1 (ko) * 2017-08-02 2023-04-04 삼성전자주식회사 가요성 디스플레이 패널을 포함하는 전자 장치
JP2019102153A (ja) * 2017-11-29 2019-06-24 株式会社ジャパンディスプレイ 発光素子、および表示装置
CN108231794B (zh) * 2018-01-02 2020-07-17 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板
US11600240B2 (en) * 2018-02-28 2023-03-07 Kyocera Corporation Display apparatus with pixel structure on glass substrate and glass substrate
JP6706653B2 (ja) * 2018-03-20 2020-06-10 シャープ株式会社 アクティブマトリクス基板
JP2019169660A (ja) * 2018-03-26 2019-10-03 三菱電機株式会社 薄膜トランジスタ基板、表示装置、および、薄膜トランジスタ基板の製造方法
JP7069937B2 (ja) 2018-03-27 2022-05-18 日本電産トーソク株式会社 電動アクチュエータ
KR102628795B1 (ko) * 2018-07-30 2024-01-25 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
CN110600381A (zh) * 2019-08-26 2019-12-20 深圳市华星光电半导体显示技术有限公司 阵列基板和阵列基板的制备方法
JP2021086380A (ja) * 2019-11-27 2021-06-03 双葉電子工業株式会社 タッチパネル
KR20210091390A (ko) * 2020-01-13 2021-07-22 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN113556882B (zh) * 2020-04-23 2022-08-16 鹏鼎控股(深圳)股份有限公司 透明电路板的制作方法以及透明电路板
KR20220006164A (ko) * 2020-07-07 2022-01-17 삼성디스플레이 주식회사 표시 장치
TWI732626B (zh) * 2020-07-14 2021-07-01 友達光電股份有限公司 顯示面板及其製造方法
KR20220034294A (ko) * 2020-09-10 2022-03-18 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1801479A (zh) * 2005-01-03 2006-07-12 三星电子株式会社 制造包括塑料基板的柔性薄膜晶体管阵列板的方法

Family Cites Families (168)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4447272A (en) 1982-11-22 1984-05-08 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating MNOS structures utilizing hydrogen ion implantation
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05129760A (ja) 1991-11-06 1993-05-25 Fujitsu Ltd 導体パターンの形成方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07326756A (ja) 1994-05-30 1995-12-12 Kyocera Corp 薄膜トランジスタおよびその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3896624B2 (ja) * 1997-02-14 2007-03-22 ソニー株式会社 薄膜半導体装置及びそれを用いた表示装置
US6218219B1 (en) 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JPH11274504A (ja) 1998-03-20 1999-10-08 Advanced Display Inc Ｔｆｔおよびその製法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
EP1063693B1 (en) * 1998-12-14 2016-06-29 LG Display Co., Ltd. Method for manufacturing a wiring member on a thin-film transistor substate suitable for a liquid crystal display
JP3356159B2 (ja) * 1999-05-20 2002-12-09 日本電気株式会社 薄膜トランジスタの製造方法
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6828587B2 (en) * 2000-06-19 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
SG138468A1 (en) 2001-02-28 2008-01-28 Semiconductor Energy Lab A method of manufacturing a semiconductor device
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002353245A (ja) 2001-03-23 2002-12-06 Seiko Epson Corp 電気光学基板装置及びその製造方法、電気光学装置、電子機器、並びに基板装置の製造方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
KR100415617B1 (ko) * 2001-12-06 2004-01-24 엘지.필립스 엘시디 주식회사 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR100866976B1 (ko) 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
JP4439861B2 (ja) * 2002-09-20 2010-03-24 株式会社半導体エネルギー研究所 表示装置の作製方法
TWI357616B (en) * 2002-09-20 2012-02-01 Semiconductor Energy Lab Display device and manufacturing method thereof
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100883769B1 (ko) 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
KR20050001936A (ko) * 2003-06-28 2005-01-07 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조 방법과 이를 이용한 박막트랜지스터 어레이 기판 및 그 제조 방법
KR100939560B1 (ko) * 2003-06-30 2010-01-29 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US6987059B1 (en) 2003-08-14 2006-01-17 Lsi Logic Corporation Method and structure for creating ultra low resistance damascene copper wiring
US7495644B2 (en) 2003-12-26 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR20070116888A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
KR101086477B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
KR101219038B1 (ko) * 2004-10-26 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5118811B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR20060064264A (ko) 2004-12-08 2006-06-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
JP4696576B2 (ja) * 2005-02-04 2011-06-08 セイコーエプソン株式会社 電気光学装置及び電子機器
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP5117667B2 (ja) * 2005-02-28 2013-01-16 カシオ計算機株式会社 薄膜トランジスタパネル
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US7732330B2 (en) * 2005-06-30 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using an ink-jet method of the same
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998375A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
US7615495B2 (en) * 2005-11-17 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR101206033B1 (ko) 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR101232159B1 (ko) * 2006-06-12 2013-02-12 엘지디스플레이 주식회사 터널링 효과 박막 트랜지스터 및 그 제조 방법과 그를이용한 유기 전계발광 표시장치
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4884864B2 (ja) 2006-07-19 2012-02-29 三菱電機株式会社 Ｔｆｔアレイ基板及びその製造方法、並びにこれを用いた表示装置
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5214125B2 (ja) * 2006-09-11 2013-06-19 三星ディスプレイ株式會社 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
TWI456663B (zh) 2007-07-20 2014-10-11 Semiconductor Energy Lab 顯示裝置之製造方法
US7897971B2 (en) 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20090011704A (ko) 2007-07-27 2009-02-02 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
US8686412B2 (en) * 2007-07-31 2014-04-01 Hewlett-Packard Development Company, L.P. Microelectronic device
KR101576813B1 (ko) 2007-08-17 2015-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5388500B2 (ja) * 2007-08-30 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2009105390A (ja) 2007-10-05 2009-05-14 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP5380037B2 (ja) * 2007-10-23 2014-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2009123957A (ja) 2007-11-15 2009-06-04 Sumitomo Chemical Co Ltd 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ
KR101446249B1 (ko) * 2007-12-03 2014-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
EP2073255B1 (en) 2007-12-21 2016-08-10 Semiconductor Energy Laboratory Co., Ltd. Diode and display device comprising the diode
KR101425131B1 (ko) * 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5409024B2 (ja) 2008-02-15 2014-02-05 株式会社半導体エネルギー研究所 表示装置
JP2009216977A (ja) * 2008-03-11 2009-09-24 Epson Imaging Devices Corp 電気光学装置及び電子機器
JP2009231664A (ja) * 2008-03-25 2009-10-08 Idemitsu Kosan Co Ltd 電界効果トランジスタ及びその製造方法
TWI491048B (zh) 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
TWI495108B (zh) 2008-07-31 2015-08-01 Semiconductor Energy Lab 半導體裝置的製造方法
KR101499239B1 (ko) 2008-08-26 2015-03-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
RU2510712C2 (ru) 2009-07-28 2014-04-10 Шарп Кабушики Каиша Монтажная плата, способ ее изготовления, дисплейная панель и дисплейное устройство
WO2011027649A1 (en) 2009-09-02 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a transistor, and manufacturing method of semiconductor device
KR101927922B1 (ko) * 2009-09-16 2018-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2486595B1 (en) * 2009-10-09 2019-10-23 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
WO2011048925A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2011100669A (ja) 2009-11-06 2011-05-19 Toshiba Corp 二次電池装置及びその組電池交換方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1801479A (zh) * 2005-01-03 2006-07-12 三星电子株式会社 制造包括塑料基板的柔性薄膜晶体管阵列板的方法

Also Published As

Publication number Publication date
US9865742B2 (en) 2018-01-09
KR101940962B1 (ko) 2019-01-21
JP6294449B2 (ja) 2018-03-14
KR20170085148A (ko) 2017-07-21
KR102295450B1 (ko) 2021-08-27
KR102070268B1 (ko) 2020-01-29
KR102145488B1 (ko) 2020-08-18
JP2018120223A (ja) 2018-08-02
US8344374B2 (en) 2013-01-01
CN104733540B (zh) 2019-11-12
TWI590468B (zh) 2017-07-01
KR20120093864A (ko) 2012-08-23
US20130113044A1 (en) 2013-05-09
US20180047852A1 (en) 2018-02-15
JP2023062012A (ja) 2023-05-02
JP2021179612A (ja) 2021-11-18
US20110084268A1 (en) 2011-04-14
TW201611302A (zh) 2016-03-16
KR20190008433A (ko) 2019-01-23
KR20200010597A (ko) 2020-01-30
EP2486595B1 (en) 2019-10-23
JP2017097359A (ja) 2017-06-01
JP2013009003A (ja) 2013-01-10
EP2486595A4 (en) 2014-04-16
JP6567711B2 (ja) 2019-08-28
CN102598278A (zh) 2012-07-18
JP5192604B2 (ja) 2013-05-08
KR20200098724A (ko) 2020-08-20
JP2015156499A (ja) 2015-08-27
EP2486595A1 (en) 2012-08-15
TWI562381B (en) 2016-12-11
JP2011100995A (ja) 2011-05-19
US10290742B2 (en) 2019-05-14
TW201131777A (en) 2011-09-16
JP2020004977A (ja) 2020-01-09
CN104733540A (zh) 2015-06-24
KR20180014171A (ko) 2018-02-07
WO2011043195A1 (en) 2011-04-14
JP6067768B2 (ja) 2017-01-25

Similar Documents

Publication Publication Date Title
CN102598278B (zh) 半导体器件
CN102169906B (zh) 半导体装置
CN102484140B (zh) 半导体器件的制造方法
TWI512998B (zh) 半導體裝置及其製造方法
CN102576736B (zh) 半导体器件及其制造方法
CN102473733B (zh) 半导体装置以及制造半导体装置的方法
CN102496628B (zh) 显示装置
CN102751295B (zh) 半导体装置与用于制造半导体装置的方法
CN101728435B (zh) 半导体器件及其制造方法
CN101997007B (zh) 半导体装置及制造半导体装置的方法
CN101640221B (zh) 半导体装置以及半导体装置的制造方法
CN104134673A (zh) 显示装置及其制造方法
CN103545342A (zh) 半导体装置
CN103022053A (zh) 显示装置、半导体装置及该半导体装置的制造方法
CN102473735A (zh) 半导体装置及其制造方法
CN102473734A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant