TWI512998B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI512998B
TWI512998B TW099133862A TW99133862A TWI512998B TW I512998 B TWI512998 B TW I512998B TW 099133862 A TW099133862 A TW 099133862A TW 99133862 A TW99133862 A TW 99133862A TW I512998 B TWI512998 B TW I512998B
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
conductive layer
wiring
conductive
Prior art date
Application number
TW099133862A
Other languages
English (en)
Other versions
TW201131779A (en
Inventor
Shunpei Yamazaki
Jun Koyama
Masahiro Takahashi
Hideyuki Kishida
Akiharu Miyanaga
Junpei Sugao
Hideki Uochi
Yasuo Nakamura
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201131779A publication Critical patent/TW201131779A/zh
Application granted granted Critical
Publication of TWI512998B publication Critical patent/TWI512998B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Description

半導體裝置及其製造方法
本發明係相關於半導體裝置，其包括使用氧化物半導體膜的薄膜電晶體(下面亦稱作TFT)；以及製造半導體裝置之方法。
在此說明書中，半導體裝置通常意指能夠藉由利用半導體特性來運作之裝置，及電光裝置、半導體電路、和電子用品都是半導體裝置。
近年來，藉由使用形成在具有絕緣表面之基板上的半導體薄膜(具有厚度約幾奈米至幾百奈米)來形成薄膜電晶體(TFT)之技術已引起關注。薄膜電晶體被應用到諸如IC或電光裝置等廣泛的電子裝置，尤其是正推動促進欲使用作為影像顯示裝置中的交換元件之薄膜電晶體的發展。各種金屬氧化物被用於各種應用。例如，氧化銦為眾所皆知的材料，及被使用作為液晶顯示等所需的透光電極之材料。
一些金屬氧化物具有半導體特性。具有半導體特性之此種金屬氧化物的例子包括氧化鎢、氧化錫、氧化銦、氧化鋅等。已知有使用具有半導體特性的此種金屬氧化物來形成通道形成區之薄膜電晶體(專利文件1及2)。
而且，以液晶顯示裝置為代表之主動矩陣式半導體裝置具有朝大螢幕發展的趨勢，如、對角線60英吋螢幕，另外，主動矩陣式半導體裝置的發展甚至針對對角線120英吋或更大之螢幕尺寸。此外，螢幕解析度的趨勢係朝更高的清晰度，如、高清晰度(HD)影像品質(1366×768)或全高清晰度(FHD)影像品質(1920×1080)，及亦推動促進具有3840×2048或4096×2180之所謂4K數位電影顯示裝置的發展。
螢幕尺寸或清晰度的增加傾向在顯示部中增加配線電阻。配線電阻的增加導致信號傳送到信號線的端部位之延遲、供電線的電壓下降等。結果，導致諸如顯示不均勻或灰階缺陷等顯示品質的退化，或者電力消耗增加。
為了抑制配線電阻的增加，建議有藉由使用銅(Cu)形成低電阻配線層之技術(例如，見專利文件3及4)。
[參考] [專利文件]
[專利文件1]日本已出版專利申請案號2007-123861
[專利文件2]日本已出版專利申請案號2007-96055
[專利文件3]日本已出版專利申請案號2004-133422
[專利文件4]日本已出版專利申請案號2004-163901
為了防止配線電阻的增加，建議有藉由使用銅(Cu)形成低電阻配線層之技術。然而，因為Cu容易擴散到半導體或氧化矽，所以半導體裝置的操作會不穩定以及產量會明顯降低。
本發明的一實施例之目的係用以設置具有較高顯示品質的以顯示裝置為代表之半導體裝置，其中可防止由於配線電阻所導致之諸如壓降、寫入到像素的信號缺陷、灰階的缺陷等不利影響。
本發明的一實施例之另一目的係用以實現半導體的高速操作。
本發明的一實施例之另一目的係用以實現降低半導體裝置的電力消耗。
本發明的一實施例之另一目的係用以實現提高半導體裝置的清晰度。
本發明的一實施例之另一目的係用以設置包括氧化物半導體膜並且穩定操作之薄膜電晶體，以及包括薄膜電晶體之半導體裝置。
此說明書所揭示之本發明的一實施例為半導體裝置，其包括：含氮化矽之第一絕緣層，其在基板上；含銅之第一導電層，其在第一絕緣層上；第二導電層，其設置在第一導電層上並且覆蓋第一導電層；含氮化矽之第二絕緣層，其在第二導電層上；含氧化矽之第三絕緣層，其在第二絕緣層上；島型氧化物半導體層，其在第三絕緣層上；第三導電層，其設置在氧化物半導體層上並且充作源極電極和汲極電極；含氧化矽之第四絕緣層，其在第三導電層上；含氮化矽之第五絕緣層，其在第四絕緣層上；第四導電層，其經由設置在第四絕緣層和第五絕緣層中之開口，電連接到充作源極電極和汲極電極之第三導電層的其中之一；第五導電層，其含Cu且覆蓋第四導電層；含氮化矽之第六絕緣層，其覆蓋第五導電層；以及第六導電層，其經由設置在第四絕緣層、第五絕緣層、和第六絕緣層中之開口，電連接到充作源極電極和汲極電極之第三導電層的其中另一個，其中第一導電層和第五導電層未與島型氧化物半導體層重疊。
需注意的是，第一導電層或第五導電層含選自鎢、鉭、鉬、鈦、鉻、鋯、及鈣的至少一元素較佳。此外，第二導電層含具有比銅高的熔點之元素較佳。
此說明書所揭示之本發明的另一實施例為製造半導體裝置之方法，包括以下步驟：將含氮化矽之第一絕緣層形成在基板上；將含銅之第一導電層形成在第一絕緣層上；將第二導電層形成在第一導電層上，以覆蓋第一導電層；將含氮化矽之第二絕緣層形成在第二導電層上；將含氧化矽之第三絕緣層形成在第二絕緣層上；將島型氧化物半導體層形成在第三絕緣層上；將充作源極電極和汲極電極之第三導電層形成在島型氧化物半導體層上；將含氧化矽之第四絕緣層形成在第三導電層上；將含氮化矽之第五絕緣層形成在第四絕緣層上；形成第四導電層，其經由設置在第四絕緣層和第五絕緣層中之開口，電連接到充作源極電極和汲極電極之第三導電層的其中之一；形成含Cu之第五導電層，其與第四導電層重疊；形成含氮化矽之第六絕緣層，其覆蓋第五導電層；以及形成第六導電層，其經由設置在第四絕緣層、第五絕緣層、和第六絕緣層中之開口，電連接到充作源極電極和汲極電極之第三導電層的其中另一個，其中在形成氧化物半導體層之後，藉由第一熱處理將氧化物半導體層脫水或除氫，以及其中第一導電層和第五導電層未與氧化物半導體層重疊。
需注意的是，在稀有氣體或氮大氣中，以高於或等於400℃及低於750℃的溫度，藉由RTA法來執行第一熱處理較佳。此外，在形成第四絕緣層之後，以低於第一熱處理的溫度之溫度來執行第二熱處理較佳。
此說明書所揭示之本發明的另一實施例為半導體裝置，其包括：含氮化矽之基座絕緣層，其在基板上；閘極配線，其形成在基座絕緣層上，及係使用含Cu的導電層和包括具有高熔點的金屬且覆蓋含Cu的導電層之導電層的堆疊所形成；閘極絕緣層，其形成在閘極配線上，及係使用含氮化矽之絕緣層和含氧化矽之絕緣層的堆疊所形成；島型氧化物半導體層，其在閘極絕緣層上；源極電極和汲極電極，其在島型半導體層上；中間層絕緣層，其形成在源極電極和汲極電極上，及係使用含氧化矽之絕緣層和含氮化矽之絕緣層的堆疊所形成；源極配線，其形成在中間層絕緣層上，及係使用具有導電性之屏障層和設置在屏障層上的含Cu之導電層的堆疊所形成，其中經由設置在中間層絕緣層中之開口，源極配線電連接到源極電極；含氮化矽之鈍化層，其在源極配線上；以及鈍化層上之導電層，其經由設置在鈍化層和中間層絕緣層中之開口電連接到汲極電極，其中閘極配線中的含Cu之導電層和源極配線中的含Cu之導電層未與形成薄膜電晶體的通道之半導體層重疊。
此說明書所揭示之本發明的另一實施例為半導體裝置，其包括：在基板上之主動矩陣式電路、驅動器電路、和保護電路，其中主動矩陣式電路中之源極配線、閘極配線、共同電位配線、和供電線包括含Cu之配線層，其中含Cu之配線層未與主動矩陣式電路中之薄膜電晶體的半導體層重疊，其中在未使用含Cu的配線層之下將驅動器電路和保護電路中的薄膜電晶體連接，以及其中含Cu之配線層夾置在含氮化矽的絕緣層之間。
就半導體層而言，可使用以InMO3 (ZnO) m (m >0及m 非自然數)表示的氧化物半導體。需注意的是，M表示選自Ga(鎵)、Fe(鐵)、Ni(鎳)、Mn(錳)、及Co(鈷)的一金屬元素或複數個金屬元素。例如，使用下面的任一個：In-Ga-Zn-O基的氧化物半導體膜、In-Sn-Zn-O基的氧化物半導體膜、In-Al-Zn-O基的氧化物半導體膜、Sn-Ga-Zn-O基的氧化物半導體膜、Al-Ga-Zn-O基的氧化物半導體膜、Sn-Al-Zn-O基的氧化物半導體膜、In-Zn-O基的氧化物半導體膜、Sn-Zn-O基的氧化物半導體膜、Al-Zn-O基的氧化物半導體膜、In-O基的氧化物半導體膜、Sn-O基的氧化物半導體膜、及Zn-O基的氧化物半導體膜。
藉由將含Cu之導電層用於長引出配線，諸如傳送視頻信號到各個像素TFT之源極配線；控制各個像素TFT之開/關的閘極配線；儲存電容器線；設置在主動矩陣式電路中之供電線；設置在驅動器電路中之供電線、共同電位線、和來自執行信號輸入和輸出至及自外部的終端部之引線等，可抑制配線電阻的增加。
藉由以其未與形成TFT的通道區之半導體層重疊的此種方式設置含Cu之導電層，可防止由於Cu的擴散所導致之不利影響。
藉由將含氮化矽之絕緣層設置在含Cu之導電層上方和下方，使得含Cu之導電層夾置在絕緣層之間或由絕緣層包圍，可防止Cu的擴散。
需注意的是，此說明書中的閘極意指整個閘極電極和閘極配線或其部分。閘極配線為用以電連接至少一電晶體的閘極電極到另一電極或另一配線之配線，及例如包括顯示裝置中的掃描現在其種類中。
源極意指整個源極區、源極電極、和源極配線或其部分。源極區表示半導體層中的區域，其中電阻率低於或等於給定值。源極電極表示連接到源極區之導電層的部分。源極配線為用以電連接至少一電晶體的源極電極到另一電極或另一配線之配線。例如，在顯示裝置中的信號線電連接到源極電極之例子中，源極配線包括信號現在其種類中。
汲極意指整個汲極區、汲極電極、和汲極配線或其部分。汲極區表示半導體層中之區域，其中電阻率低於或等於給定值。汲極電極表示連接到汲極區之導電層的部分。汲極配線為用以電連接至少一電晶體的汲極電極到另一電極或另一配線之配線。例如，在顯示裝置中的信號線電連接到汲極電極之例子中，汲極配線包括信號現在其種類中。
此外，在此文件中(說明書、申請專利範圍的範疇、圖式等)，電晶體的源極和汲極依據電晶體的結構、操作條件等而互換；因此，難以決定哪一個是源極或哪一個是汲極。因此，在此文件中(說明書、申請專利範圍的範疇、圖式等)，從源極和汲極自由選擇之一終端被稱作源極和汲極的其中之一，反之另一終端被稱作源極和汲極的其中另一個。
需注意的是，此說明書中的發光裝置意指影像顯示裝置、發光裝置、或光源(包括照明裝置)。此外，發光裝置包括下面模組在其種類中：包括連接器裝附到發光裝置之模組，諸如撓性印刷電路(FPC)、捲帶式自動接合(TAB)捲帶、或捲帶式載子封裝(TCP)等；具有被設置有印刷配線板在其端部的TAB捲帶或TCP之模組；以及藉由玻璃上晶片(COG)法將積體電路(IC)直接安裝在設置有顯示元件的基板上之模組。
在以顯示裝置為代表之半導體裝置中，藉由使用包括氧化物半導體膜及具有令人滿意的電特性之高度可靠的薄膜電晶體以及使用含Cu之導電層所形成的源極配線和閘極配線，甚至在像素部的面積增加之大尺寸螢幕上仍可執行令人滿意的顯示。根據本發明的實施例，可大幅降低像素部中的配線電阻；如此，可將本發明的實施例應用到甚至大尺寸螢幕，諸如60英吋對角線螢幕或120英吋對角線螢幕等。而且，本發明的實施例亦可應用到全高清晰度的高清晰度螢幕或4K數位電影。
將參考圖式詳細說明實施例。需注意的是，本發明並不侷限於下面說明，精於本技藝之人士應容易明白，在不違背本發明的精神和範疇之下，可以各種方式改變模式和細節。因此，本發明不應被闡釋作侷限於下面實施例中的說明。需注意的是，在下面所說明之發明的結構中，在不同圖式中以相同參考號碼表示相同部位或具有類似功能之部位，及不再重複此種部位的說明。
(實施例1)
在此實施例中，將參考圖1A及1B說明顯示裝置的一實施例，其中包括氧化物半導體並且設置在像素和像素部的周邊之半導體元件被形成。
圖1A圖解顯示裝置30的結構。顯示裝置30包括閘極終端部7和源極終端部8在基板100上。顯示裝置30被設置有包括閘極配線20_1及閘極配線20_2之閘極配線(20_1至20_n (需注意的是，n 為自然數))；以及包括源極配線60_1及源極配線60_2之源極配線(60_1至60_n (需注意的是，n 為自然數))。另外，在顯示裝置30的像素區94中，像素93被排列成矩陣。需注意的是，像素93的每一個連接到至少一閘極配線和一源極配線。
另外，顯示裝置30包括共同配線44、共同配線45、共同配線46、及共同配線65。例如，共同配線45經由連接部95連接到共同配線65。共同配線彼此電連接以具有相同電位。
此外，共同配線44、共同配線45、共同配線46、及共同配線65連接到終端71、終端75、終端81、及終端85。共同配線各個包括共同連接部96，其可電連接到相對基板。
另外，閘極終端部7之閘極信號線終端(70_1至70_i (需注意的是i 為自然數))的每一個連接到閘極驅動器電路91(下面亦稱作掃描線驅動器電路)，並且經由保護電路97連接到共同配線46。此外，終端74連接到閘極驅動器電路91，及將外部電源(未圖示)連接到閘極驅動器電路91。需注意的是，閘極配線(20_1至20_n (需注意的是，n 為自然數))的每一個經由保護電路97連接到共同配線65。
另外，源極終端部8之源極信號線終端(80_1至80_k (需注意的是k 為自然數))的每一個連接到源極驅動器電路92(下面亦稱作信號線驅動器電路)，並且經由保護電路97連接到共同配線44。此外，終端84連接到源極驅動器電路92，及將外部電源(未圖示)連接到源極驅動器電路92。需注意的是，源極配線(60_1至60_m (需注意的是，m 為自然數))的每一個經由保護電路97連接到共同配線45。
藉由使用此說明書所揭示之薄膜電晶體，可與像素同時形成閘極驅動器電路和源極驅動器電路。而且，閘極驅動器電路和源極驅動器電路的其中之一或二者係可形成在單晶半導體膜或複晶半導體膜分開備製的基板上，然後以COG法、配線接合法、TAB法等安裝。
圖1B圖解可應用到像素93之等效電路的例子。圖1B所示之等效電路為使用液晶元件作為像素93中的顯示元件時之例子。
接著，參考圖2A至2C說明圖1A及1B所示之顯示裝置的像素結構之例子。圖2A為像素的平面結構之平面圖，而圖2B及2C各個為像素的疊層結構之橫剖面圖。需注意的是，圖2A中的鏈線A1-A2、B1-B2、及C1-C2分別對應於圖2B中的橫剖面A1-A2、B1-B2、及C1-C2。圖2A中的鏈線D1-D2對應於圖2C中的橫剖面D1-D2。
在橫剖面A1-A2和橫剖面D1-D2中，圖解像素部所使用之薄膜電晶體250的疊層結構。薄膜電晶體250為具有底閘極結構之薄膜電晶體的一實施例。
在橫剖面A1-A2和橫剖面D1-D2中，圖解設置在基板200上之絕緣層201，設置在絕緣層201上之閘極配線202，設置在閘極配線202上之閘極配線203，設置在閘極配線203上之絕緣層204，設置在絕緣層204上之半導體層205，設置在半導體層205上之一對電極207a及207b，設置在電極207a、電極207b、及半導體層205上之絕緣層208，經由設置在絕緣層208中之開口與電極207a接觸的源極配線209，設置在源極配線209上之源極配線210，設置在源極配線210上之絕緣層211，以及經由設置在絕緣層211和絕緣層208中之開口與電極207b接觸的電極212。
另外，在橫剖面B1-B2中，圖解儲存電容器(亦稱作Cs電容器)的疊層結構。在橫剖面B1-B2中，圖解基板200上之絕緣層201，絕緣層201上之儲存電容器配線213，儲存電容器配線213上之儲存電容器配線214，儲存電容器配線214上之絕緣層204，絕緣層204上之電極207b，電極207b上之絕緣層208，絕緣層208上之絕緣層211，絕緣層211上之電極212。此處，使用氧化物半導體作為半導體層205較佳。關於用於半導體層205之氧化物半導體的細節，可參考實施例2。
另外，在橫剖面C1-C2中，圖解閘極配線和源極配線的配線交叉點之疊層結構。在橫剖面C1-C2中，圖解基板200上之絕緣層201，絕緣層201上之閘極配線202，閘極配線202上之閘極配線203，閘極配線203上之絕緣層204，絕緣層204上之絕緣層208，絕緣層208上之源極配線209，源極配線209上之源極配線210，以及源極配線210上之絕緣層211。
需注意的是，關於各個部位的材料等之細節可參考實施例2。
需注意的是，在配線交叉點中，半導體層可形成在絕緣層204和絕緣層208之間。利用此種結構，可增加閘極配線和源極配線之間的膜厚度方向中之距離，及如此可降低配線交叉點中的寄生電容。
此外，本發明的一實施例並不侷限於圖2B所示之像素結構。圖3圖解不同於圖2B的像素結構之像素結構的例子。圖3所示之薄膜電晶體251為具有底閘極結構之薄膜電晶體的一實施例，及可被稱作通道保護薄膜電晶體。
薄膜電晶體251包括設置在基板200上之絕緣層201，設置在絕緣層201上之閘極配線202，設置在閘極配線202上之閘極配線203，設置在閘極配線203上之絕緣層204，設置在絕緣層204上之半導體層205，設置在半導體層205上之通道保護層225，設置在通道保護層225和半導體層205上之一對電極207a及207b，設置在電極207a、電極207b、和半導體層205上之絕緣層208，經由設置在絕緣層208中之開口與電極207a接觸的源極配線209，設置在源極配線209上之源極配線210，設置在源極配線210上之絕緣層211，以及經由設置在絕緣層211和絕緣層208中之開口與電極207b接觸的電極212。
被說明作為此實施例的例子之像素的儲存電容器被形成，使得絕緣層204夾置在電極207b和使用與閘極配線相同層所形成的儲存電容器配線213及214之間。因為與電極212和源極配線210比較，電極207b在厚度方向上接近儲存電容器配線213及214，所以電極207b適用於儲存電容器。
藉由使用含Cu之導電材料來形成閘極配線202和源極配線210，可防止配線電阻的增加。另外，當使用諸如W、Ta、Mo、Ti、或Cr等包括具有高於Cu的熔點之元素的導電材料形成閘極配線203以與閘極配線202接觸且覆蓋閘極配線202時，可抑制閘極配線202的移動，並且可提高半導體裝置的可靠性。而且，藉由設置含氮化矽之絕緣層作為含Cu的閘極配線202上方和下方之絕緣層，使得含Cu閘極配線202可夾置在絕緣層之間或由絕緣層包圍，能夠防止含在閘極配線202中之Cu的擴散。
此外，以其未與形成薄膜電晶體的通道之半導體層205重疊，及與閘極配線202接觸之閘極配線203的部分延伸以與半導體層205重疊且充作閘極電極之此種方式來設置閘極配線202。利用此種結構，可進一步降低含在包括包含氧化物半導體導體層的薄膜電晶體上的閘極配線202中之Cu的影響。
至少絕緣層204和絕緣層208夾置在配線交叉點中的閘極配線和源極配線之間，藉以可增加配線之間的厚度方向上之距離。結果，可降低配線交叉點中的寄生電容。
需注意的是，此實施例可與此說明書中之其他實施例的任一個適當組合。
(實施例2)
在此實施例中，將參考圖4A至4D及圖5A至5C說明實施例1所說明之顯示裝置中的像素部之製造處理。需注意的是，圖4A至4D及圖5A至5C中之橫剖面A1-A2、橫剖面B1-B2、橫剖面C1-C2、及橫剖面D1-D2分別為沿著圖2A的鏈線A1-A2、B1-B2、C1-C2、及D1-D2所取之橫剖面圖。
首先，作為基座絕緣層，在基板200上，將含氮化矽之絕緣層201形成厚度大於或等於50 nm和小於或等於300 nm，大於或等於100 nm和小於或等於200 nm較佳。作為基板200，除了玻璃基板和陶瓷基板之外，還可使用具有能夠承受此製造處理的處理溫度之耐熱性的塑膠基板等。在基板不需要透光特性時，可使用被設置有絕緣膜在其表面上之諸如不鏽鋼合金基板等金屬基板。作為玻璃基板，例如，可使用鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋁矽酸鹽玻璃等的未含鹼玻璃基板。另一選擇是，可使用石英基板、藍寶石基板等。另外，作為基板200，可使用具有下面尺寸的任一個之玻璃基板：第三代(550 mm×650 mm)、第三點五代(600 mm×720 mm或620 mm×750 mm)、第四代(680×880 mm或730 mm×920 mm)、第五代(1100 mm×1300 mm)、第六代(1500 mm×1850 mm)、第七代(1870 mm×2200 mm)、第八代(2200 mm×2400 mm)、第九代(2400 mm×2800 mm或2450 mm×3050 mm)、第十代(2950 mm×3400 mm)。在此實施例中，將鋁硼矽酸鹽用於基板200。
絕緣層201可被形成作為氮化矽膜及/或氧氮化矽膜的單層或疊層。需注意的是，在此說明書中，氧氮化矽膜意指含有氮多於氧之矽，在使用盧瑟福背向散射光譜儀(RBS)和氫正向散射光譜儀(HFS)執行測量之例子中，包括濃度範圍分別從5 at.%(原子百分比)至30 at.%、20 at.%至55 at.%、25 at.%至35 at.%、及10 at.%至30 at.%的氧、氮、矽、及氫。可適當藉由濺鍍法、CVD法、塗佈法、印刷法等來形成絕緣層201。在此實施例中，100 nm厚的氮化矽膜被形成作為絕緣層201。需注意的是，膜可摻雜有磷(P)或硼(B)。
然後，藉由濺鍍法、真空蒸發法、或電鍍法，在絕緣層201上，將含Cu之導電膜形成厚度大於或等於100 nm和小於或等於500 nm，大於或等於200 nm和小於或等於300 nm較佳。藉由光致微影法、噴墨法等將遮罩形成在導電膜上，及使用遮罩來蝕刻導電膜；如此，可形成閘極配線202和儲存電容器配線213。
為了提高閘極配線202的黏附性，可將含W、Ta、Mo、Ti、Cr等的金屬層、包括組合這些的任一個之合金層、或這些的任一個之氮化物或氧化物的層形成在絕緣層201和閘極配線202之間。
另外，在藉由濺鍍法形成含Cu之導電膜時，目標材料並不侷限於純銅材料、及可使用以10 weight%(重量百分比)或更少，2 weight%或更少較佳來單獨或組合添加諸如W、Ta、Mo、Ti、Cr、Al、Zr、或Ca等元素到銅之銅合金。藉由使用銅合金材料，可提高銅配線的黏附性，或可使諸如小丘等移動較少發生。
以Ar(氬)為代表之稀有氣體可被使用作為濺鍍氣體；若使用添加氧之稀有氣體作為濺鍍氣體，則氧化銅係形成在與下面層的介面中，藉以可提高黏附性。此時，藉由使用添加比銅更容易氧化之元素的目標材料，可進一步提高黏附性。需注意的是，因為氧化銅具有比銅還高的電阻，所以只有在濺鍍一開始使用添加氧之稀有氣體作為濺鍍氣體，然後只有稀有氣體被用於濺鍍較佳。
需注意的是，當以噴墨法形成抗蝕遮罩時未使用光遮罩，如此降低製造成本。另外，當以噴墨法將銅的導電奈米漿糊排放在基板上且烘烤時，能夠以低成本形成閘極配線202和儲存電容器配線213。
在此實施例中，在絕緣層201上以濺鍍法形成250 nm厚的銅膜，及使用以第一光致微影步驟所形成之抗蝕遮罩選擇性蝕刻銅膜，藉以形成閘極配線202和儲存電容器配線213(見圖4A)。
然後，在閘極配線202上，以濺鍍法、真空蒸發法等，將具有比Cu的熔點高之諸如W、Ta、Mo、Ti、或Cr等元素的導電膜，或包括這些元素的任一個之組合的合金等形成厚度大於或等於5 nm和小於或等於200 nm，大於或等於10 nm和小於或等於100 nm較佳。導電膜並不侷限於包括上述元素的任一個之單層膜，而可以是兩或多層之疊層膜。在此實施例中，200 nm厚的單層鎢被形成作為導電膜。需注意的是，導電膜具有承受稍後執行之至少第一熱處理和第二熱處理的足夠耐熱性較佳。
另外，含有銦、錫、和鋅的任一個之透明導電氧化物可被用於導電膜。例如，使用氧化銦(1n2 O3 )或氧化銦-氧化錫合金(1n2 O3 -SnO2 ，縮寫成ITO)較佳。另一選擇是，可使用添加諸如氧化矽等絕緣氧化物的透明導電氧化物。當透明導電氧化物被用於導電膜時，可提高顯示裝置的孔徑比。
然後，以光致微影法、噴墨法等將遮罩形成在導電膜上，然後使用遮罩來蝕刻導電膜；如此，可形成閘極配線203和儲存電容器配線214。在此實施例中，使用以第二光致微影步驟所形成之抗蝕遮罩來選擇性蝕刻導電膜，藉以形成閘極配線203和儲存電容器配線214(見圖4B)。
閘極配線和儲存電容器配線被形成具有包括具有比銅的熔點高之元素的導電層覆蓋含Cu之導電層的結構。藉由此種結構，可抑制含Cu之層的移動，如此可提高半導體裝置的可靠性。尤其是，當容易受到下面步驟的熱負載或堆疊膜的應力影響之底閘極薄膜電晶體的閘極配線具有上述結構以較少受其影響時，可提高半導體裝置的可靠性。
然後，在閘極配線203上，將充作閘極絕緣層之絕緣層204形成厚度大於或等於50 nm和小於或等於800 nm，大於或等於100 nm和小於或等於600 nm較佳。在此實施例中，藉由以絕緣層204a和絕緣層204b的順序加以堆疊來形成絕緣層204。以濺鍍法將氮化矽(SiNy (y>0))層形成作為絕緣層204a，及將氧化矽(SiOx (x>0))層形成在絕緣層204a上作為絕緣層204b；如此，形成具有厚度100 nm之絕緣層204。
絕緣層204亦充作保護層。藉由設置含氮化矽之絕緣層作為位在含Cu之閘極配線202上方和下方的絕緣層之絕緣層201和絕緣層204a，使得含Cu之閘極配線202可夾置在絕緣層之間或由絕緣層包圍，可防止含在閘極配線202中之Cu的擴散。
接著，半導體層205形成在絕緣層204上。作為欲成為半導體層205之氧化物半導體膜，使用In-Ga-Zn-O基的氧化物半導體膜、In-Sn-Zn-O基的氧化物半導體膜、In-Al-Zn-O基的氧化物半導體膜、Sn-Ga-Zn-O基的氧化物半導體膜、Al-Ga-Zn-O基的氧化物半導體膜、Sn-Al-Zn-O基的氧化物半導體膜、In-Zn-O基的氧化物半導體膜、Sn-Zn-O基的氧化物半導體膜、Al-Zn-O基的氧化物半導體膜、In-O基的氧化物半導體膜、Sn-O基的氧化物半導體膜、及Zn-O基的氧化物半導體膜。此外，可在稀有氣體(典型上為氬)大氣、氧大氣、或稀有氣體(典型上為氬)和氧之混合大氣中，以濺鍍法形成氧化物半導體膜。
在使用濺鍍法之例子中，可使用含大於或等於2 weight%和小於或等於10 weight%的氧化矽(SiO2 )之目標來執行沈積，使得可將抑制結晶之SiO x (x >0)含在氧化物半導體膜中。
此處，在基板和目標之間的距離為100 mm、壓力為0.6 Pa、直流(DC)電力為0.5 Kw、及大氣為氧大氣(氧流率為100%)的條件下，使用用以形成含In、Ga、及Zn之氧化物半導體膜(組成比：In2 O3 :Ga2 O3 :ZnO=1:1:1[mol%(莫耳百分比)]，In:Ga:Zn=1:1:0.5[at.%])的目標來執行沈積。需注意的是，使用脈衝式直流電(DC)電源較佳，因為沈積期間所產生之粉末物質(亦稱作粒子或粉塵)可降低，及可使膜厚度均勻。在此實施例中，作為氧化物半導體膜，藉由使用用以形成In-Ga-Zn-O基的氧化物半導體膜之目標，以濺鍍法形成In-Ga-Zn-O基的膜。
用以形成氧化物半導體膜之目標的充填率高於或等於90%及小於或等於100%，高於或等於95%及小於或等於99.9%較佳。藉由使用具有高充填率之用以形成氧化物半導體膜的目標形成濃密的氧化物半導體膜。
氧化物半導體膜具有厚度大於或等於5 nm及小於或等於30 nm較佳。需注意的是，適當厚度視氧化物半導體材料而不同，及依據材料可適當設定厚度。
此外，氧化物半導體膜被連續形成在絕緣層204上較佳。此處所使用的多室濺鍍設備被提供有矽或氧化矽的目標(人工夸脫)和用以形成氧化物半導體膜之目標。被提供有用以形成氧化物半導體膜之目標的沈積室另外被設置有至少低溫泵作為排空單元。需注意的是，可使用渦輪分子泵取代低溫泵，及可設置冷凝阱使得濕氣等可被吸附到渦輪分子泵的入口上。
在利用低溫泵排空之沈積室中，氫原子、諸如H2 O等含氫原子之化合物、含碳原子之化合物等被去除，藉以可降低形成在沈積室中的氧化物半導體所含之雜質的濃度。
可在加熱基板的狀態中形成氧化物半導體膜。此時，基板溫度被設定成高於或等於100℃及低於或等於600℃，高於或等於200℃及低於或等於400℃較佳。藉由在加熱基板的狀態中形成氧化物半導體膜，可降低所形成之氧化物半導體膜所含的雜質濃度。
濺鍍法的例子包括RF濺鍍法，其中使用高頻電源作為濺鍍電源；DC濺鍍法，其中使用直流電源；以及脈衝式DC濺鍍法，其中以脈衝方式施加偏壓。RF濺鍍法主要用於形成絕緣膜時，而DC濺鍍法主要用於形成金屬導電膜時。
此外，亦具有多源濺鍍設備，其中可設定複數個不同材料的目標。利用多源濺鍍設備，可在同一室中將不同材料的膜形成堆疊的，或者在同一室中同時藉由引進複數種材料和放電來形成膜。
此外，具有濺鍍設備，其被設置有磁性系統在室內且用於磁電管濺鍍法；以及用於ECR濺鍍法之濺鍍設備，其中在未使用輝光放電之下使用藉由使用微波所產生的電漿。
而且，作為藉由濺鍍之沈積法，亦具有反應性濺鍍法，其中在沈積期間目標物質和濺鍍氣體成分彼此起化學反應，以形成其薄的化合物膜；以及偏壓濺鍍法，其中在沈積期間亦施加電壓到基板。
需注意的是，在以濺鍍法形成氧化物半導體膜之前，執行引進氬氣和產生電漿之逆向濺鍍較佳，以去除附著至絕緣層204的表面之粉塵。逆向濺鍍意指RF電源用於在氬大氣中施加電壓到基板以及在基板附近產生電漿以修改表面之方法。需注意的是，可使用氮大氣、氦大氣、氧大氣等來取代氬大氣。
然後，藉由光致微影法、噴墨法等將遮罩形成在氧化物半導體膜上，及使用遮罩選擇性蝕刻氧化物半導體膜，以設置具有島型之半導體層205。在此實施例中，使用第三光致微影步驟所形成之抗蝕遮罩，將氧化物半導體膜選擇性蝕刻成具有島型之半導體層205(見圖4C)。此處，半導體層205被蝕刻成具有錐形邊緣，藉以可防止由於步階形狀所導致之配線的分離。在蝕刻時，諸如檸檬酸或草酸等有機酸可用於蝕刻劑。
接著，半導體層205經過脫水作用或除氫作用。用於脫水作用或除氫作用的第一熱處理之溫度高於或等於400℃及低於或等於750℃較佳。例如，可在400℃至700℃執行快速熱退火(RTA)處理約達1分鐘至10分鐘，在650℃約達3分鐘至6分鐘較佳。利用RTA法，可在短時間內執行脫水作用或除氫作用；因此，甚至在高於玻璃基板的應變點之溫度中仍可執行處理。
作為用於RTA法之熱處理設備，例如，可使用快速熱退火(RTA)設備，諸如氣體快速熱退火(GRTA)設備或燈快速熱退火(LRTA)設備等。LRTA設備為藉由從諸如鹵素燈、金屬鹵化物燈、氙弧光燈、碳弧光燈、高壓鈉燈、或高壓水銀燈等燈所發出的光之輻射(電磁波)來加熱欲處理的物體之設備。GRTA設備為藉由從上述燈所發出的光之輻射和藉由傳導來自由從燈所發出的光所加熱之氣體的熱來加熱預處理的物體之設備。作為氣體，使用不由於熱處理而與欲處理的物體起反應之鈍氣，諸如氮或像氬的稀有氣體。LRTA設備或GRTA設備不僅可設置有燈，還可設置藉由來自諸如電阻加熱器等加熱器的熱傳導或熱輻射來加熱欲待處理的物體之裝置。
在藉由使用電爐等執行第一熱處理之例子中，當其溫度高於或等於425℃時可執行熱處理1小時或更短，但是當溫度低於425℃時熱處理被執行長於1小時。在第一熱處理中，將基板引進到熱處理設備的其中之一的電爐內，及在氮大氣中於氧化物半導體層上執行熱處理。然後，從氧化物半導體層經過脫水作用或除氫作用之加熱溫度T 到足以防止水再次進入的溫度使用同一爐；尤其是，在氮大氣中執行慢速冷卻，直到溫度從加熱溫度T 下降100℃或更多。而且，並未侷限於氮大氣，可在稀有氣體(諸如氦、氖、或氬等)的大氣中執行脫水作用或除氫作用。氧化物半導體層未暴露至空氣，如此防止水和氫再次進入氧化物半導體層；如此，獲得具有低氫濃度的氧化物半導體層。
在第一熱處理中，水、氫等未含在氮或諸如氦、氖、或氬等稀有氣體中較佳。較佳的是，引進熱處理設備內之氮或諸如氦、氖、或氬等稀有氣體的純度為6N(99.9999%)或更高，7N(99.99999%)或更高較佳(即、雜質濃度為1 ppm或更低，0.1 ppm或更低較佳)。
此時，在半導體層205的淺層部中，可形成在垂直於層的表面之方向上c軸定向的針狀微晶層。具有此種結構之氧化物半導體層具有包括針狀晶體群的微晶在其淺層部中之濃密晶體區；因此，藉由使用具有此種結構之氧化物半導體層，可防止由於因為濕氣進入到淺層部或從淺層部去除氧所產生之改變到n型所導致的電特性退化。另外，因為氧化物半導體層的淺層部是在背通道側上，所以防止氧化物半導體層被改變成n型亦能有效抑制寄生通道的產生。
此外，當溫度從執行脫水作用或除氫作用之加熱溫度T下降時，重要的是，藉由連續使用執行脫水作用或除氫作用之爐，使得防止水或氫進入氧化物半導體層，來防止已脫水或已除氫的氧化物半導體層暴露至空氣。當使用經由脫水作用或除氫作用所獲得之i型(高電阻)氧化物半導體層形成電晶體時，薄膜電晶體的臨界電壓可以是正的，使得能夠實現具有所謂的正常關特性之交換元件。通道被形成有正值且盡可能接近0 V的閘極臨界電壓之顯示裝置是理想的。
加熱溫度T 被降低的氣體大氣可被轉換成不同於溫度上升到加熱溫度T 之氣體大氣的氣體大氣。例如，可在未暴露至空氣之下，在以高純度氧氣、高純度N2 O氣體、或超乾燥空氣(具有露點-40°或更低，-60°或更低較佳)充填爐的同時，在執行脫水作用或除氫作用之爐中執行冷卻。
藉由以上述方式執行第一熱處理，可降低使用氧化物半導體膜所形成之半導體層205所含的雜值(諸如H2 O、H、或OH等)，及可使氧化物半導體膜高度純淨。因此，可形成具有令人滿意的電特性之高度可靠的薄膜電晶體。
可在將氧化物半導體膜處理成島型氧化物半導體層之前執行用於氧化物半導體層的第一熱處理。在那例子中，在第一熱處理之後，從加熱設備取出基板，及執行第三光致微影步驟。
然後，雖然未圖解在圖2A至2C、圖3A及3B、圖4A至4D、和圖5A至5C，但是用以連接閘極配線203到稍後將說明的電極207a或電極207b之開口(亦稱作接觸孔)被形成在絕緣層204中。藉由以光致微影法、噴墨法等形成遮罩在絕緣層204上，然後使用遮罩選擇性蝕刻絕緣層204來形成接觸孔。此處，使用由第四光致微影步驟所形成之抗蝕遮罩來選擇性蝕刻絕緣層204，藉以形成接觸孔。
需注意的是，可在形成絕緣層204之後和形成半導體層205之前，以第四光致微影步驟形成接觸孔。
然後，在半導體層205上，以濺鍍法、真空蒸發法等，將W、Ta、Mo、Ti、Cr等的導電膜或者包括這些元素的任一個之組合的合金等之導電膜形成厚度大於或等於100 nm及小於或等於500 nm，大於或等於200 nm及小於或等於300 nm較佳。導電膜並不侷限於含上述元素的任一個之單層膜，而可以是兩或多層的疊層膜。需注意的是，導電膜具有足夠的耐熱性以承受稍後執行的至少第二熱處理。
另外，含有銦、錫、或鋅的任一個之透明導電氧化物可被用於導電膜。例如，使用氧化銦(1n2 O3 )或氧化銦-氧化錫合金(1n2 O3 -SnO2 ，縮寫成ITO)較佳。另一選擇是，可使用添加諸如氧化矽等絕緣氧化物的透明導電氧化物。當透明導電氧化物被用於導電膜時，可提高顯示裝置的孔徑比。
關於與使用氧化物半導體膜所形成的半導體層205接觸之導電膜，使用含具有高氧親合性之金屬的材料較佳。
作為具有高氧親合性之金屬，選自鈦(Ti)、錳(Mn)、鎂(Mg)、鋯(Zr)、鈹(Be)、和釷(Th)之一或多個材料較佳。在此實施例中，使用鈦膜。
當氧化物半導體層和具有高氧親合性之導電膜被形成彼此接觸時，介面附近中的載子濃度增加，及低電阻區形成，藉以可降低氧化物半導體層和導電膜之間的接觸電阻。這是因為具有高氧親合性之導電膜從氧化物半導體層析取氧，如此包括過量金屬在氧化物半導體層之層(諸如被稱作複合層之層等)的任一個或兩者以及氧化的導電膜係形成在氧化物半導體層和導電膜之間的介面中。例如，在In-Ga-Zn-O基的氧化物半導體層與鈦膜接觸之結構中，在一些例子中，銦過量層和氧化鈦層係形成在氧化物半導體層與鈦膜接觸的介面附近。在其他例子中，銦過量層和氧化鈦層的其中之一形成在氧化物導體層與鈦膜接觸的介面附近。為氧不足的In-Ga-Zn-O基的氧化物半導體層之銦過量層具有高導電性；因此，可降低氧化物半導體層和導電膜之間的接觸電阻。
需注意的是，具有導電性之氧化鈦膜可被使用作為與氧化物半導體層接觸之導電膜。在那例子中，在In-Ga-Zn-O基的氧化物半導體層與氧化鈦膜接觸之結構中，銦過量層可形成在氧化物半導體層與氧化鈦膜接觸之介面附近。
需注意的是，實施例14中將詳細說明在使用In-Ga-Zn-O基的氧化物半導體層作為薄膜電晶體的主動層之薄膜電晶體中，以高於其他區域的濃度包括銦之層(富含銦層)和氧化鈦(TiO x )膜係形成在In-Ga-Zn-O基的氧化物半導體層和用於源極電極和汲極電極的金屬層之間的介面附近之現象。
作為導電膜的形成方法，可利用弧放電離子電鍍法或噴灑法。另一選擇是，以絲網印刷法、噴墨法等，藉由排放銀、金、銅等的導電奈米漿糊以及烘烤奈米漿糊，來形成導電膜。
然後，藉由光致微影法、噴墨法等將遮罩形成在導電膜上，及使用遮罩蝕刻導電膜；如此，可形成充作源極電極之電極207a和充作汲極電極之電極207b。在此實施例中，以濺鍍法形成200 nm厚的Ti膜作為導電膜，然後使用由第五光致微影步驟所形成之抗蝕遮罩，藉由濕蝕刻法或乾蝕刻法選擇性蝕刻導電膜，藉以形成電極207a及207b。
藉由第五光致微影步驟，只去除在氧化物半導體層上且與其接觸之導電膜的一部分。當使用過氧化氨混合物(31 weight%的過氧化氫：28 weight%的氨：水=重量比5:2:2)作為鹼性蝕刻劑，使得只去除在氧化物半導體層上且與其接觸之導電膜的一部分時，能夠選擇性去除金屬導電膜，及留下含In-Ga-Zn-O基的氧化物半導體之氧化物半導體層。
另外，依據蝕刻條件，在一些例子中，以第五光致微影步驟蝕刻氧化物半導體層的露出區域。在那例子中，源極電極層和汲極電極層之間的區域(參考號碼207a及207b之間的區域)中之氧化物半導體層的厚度小於與閘極配線203上之源極電極層重疊的區域中之氧化物半導體層的厚度，或者與閘極配線層203上之汲極電極層重疊的區域中之氧化物半導體層的厚度(見圖4D)。
接著，絕緣層208形成在絕緣層204和半導體層205上。絕緣層208未包括諸如濕氣、氫離子、或OH- 等雜質，及使用防止這些從外面進入之無機絕緣膜所形成。此外，絕緣層208係使用抑制被使用作為隨後步驟所形成之源極配線的含Cu之層的移動之無機絕緣膜所形成。在此實施例中，絕緣層208係藉由以絕緣層208a和絕緣層208b的順序加以堆疊來形成。
氧化物絕緣膜被用於與半導體層205接觸之絕緣層208a。適當藉由諸如濺鍍法等諸如水和氫等雜質未混合到氧化物絕緣膜之方法，可將絕緣層208a形成厚度至少1 nm。典型上，氧化矽膜、氧氮化矽膜、氧化鋁膜、氮氧化鋁膜等的單層或疊層被用於形成。
絕緣層208a的形成時之基板溫度可高於或等於室溫及低於或等於300℃，及此實施例為100℃。可在稀有氣體(典型上為氬)大氣、氧大氣、或稀有氣體(典型上為氬)和氧之混合大氣中，以濺鍍法形成氧化矽膜。需注意的是，以濺鍍法所形成之氧化物絕緣膜特別濃密，及甚至氧化物絕緣膜的單層就可被使用作為保護膜，以抑制雜質擴散到與其接觸之層內的現象。此外，可使用摻雜有磷(P)或硼(B)的目標，使得磷(P)或硼(B)被添加到氧化物絕緣膜。
作為目標，可使用氧化矽目標或矽目標，及矽目標尤其佳。藉由使用矽目標在氧和稀有氣體的大氣中以濺鍍法所形成之氧化矽膜包括大量矽原子或氧原子的懸鍵。
因為絕緣層208a包括許多懸鍵，所以半導體層205所含的雜質更容易經由半導體層205與絕緣層208a接觸之介面擴散到絕緣層208a內。尤其是，半導體層205中的氫原子、諸如H2 O等含氫原子之化合物、含碳原子之化合物等容易擴散和移動到絕緣層208a內且固定在絕緣層208a。
在此實施例中，在基板和目標之間的距離(T-S距離)為89 mm、壓力為0.4 Pa、直流(DC)電力為6 kW、及大氣為氧大氣(氧的流率為100%)之條件下，藉由使用具有純度6N的濺鍍氣體和摻雜有硼的圓柱形複晶矽目標(電阻率為0.01Ωcm)之脈衝式DC濺鍍法來沈積絕緣層208a。其膜厚度為300 nm。
在此階段，形成半導體層205與絕緣層208a接觸之區域。與閘極電極203重疊並且夾置在絕緣層204和絕緣層208a之間且與它們接觸的半導體層205之區域充作通道形成區。此外，絕緣層208a充作通道保護層。
含氮之絕緣膜被用於形成在絕緣層208a上之絕緣層208b。適當藉由諸如濺鍍法等諸如水或氫等雜質未混合到絕緣膜內之方法，將絕緣層208b形成厚度至少1 nm。典型上，使用氮化矽膜、氧氮化矽膜、氮化鋁膜等。在此實施例中，以RF濺鍍法形成氮化矽膜作為保護絕緣層208b。
在此實施例中，形成400 nm厚的氮化矽膜作為絕緣層208b。
接著，在鈍氣大氣或在氮氣大氣中執行第二熱處理(以高於或等於200℃及低於或等於400℃較佳，例如，以高於或等於250℃及低於或等於350℃)。需注意的是，以低於第一熱處理的溫度執行第二熱處理較佳。
例如，以250℃在氮大氣中執行第二熱處理1小時。在第二熱處理中，在半導體層205的部分與絕緣層208a接觸，而半導體層205的其他部分與電極207a及電極207b接觸之狀態中執行加熱。
當在半導體層205與絕緣層208a接觸之狀態中執行第二熱處理時，與絕緣層208a接觸之半導體層205的區域變成氧過量狀態。結果，在從與絕緣層208a接觸的區域之深度方向上，半導體層205變成i型(高電阻)氧化物半導體層。
尤其是，在半導體層205中，從半導體層205與絕緣層208a接觸之介面到絕緣層204形成i型(高電阻)區。
因為在此實施例所製造之薄膜電晶體的通道形成區中形成i型(高電阻)氧化物半導體層，所以臨界電壓是正值，及薄膜電晶體有增強型薄膜電晶體的作用。
當在半導體層205與使用具有高氧親合性的金屬導電膜所形成之電極207a及電極207b接觸的區域上執行第二熱處理時，氧容易移動到金屬導電膜側，及與具有高氧親合性的金屬導電膜接觸之區域中的氧化物半導體層變成n型。作為具有高氧親合性的金屬之例子，可建議Ti。
藉由第二熱處理，使用氧化物半導體所形成之半導體層205所含的雜值(諸如H2 O、H、或OH等)可降低，及可使氧化物半導體膜高度純淨。因此，可形成具有令人滿意的電特性之高度可靠的薄膜電晶體。
只要其在形成絕緣層208之後，第二熱處理的時序並不侷限於緊接在形成絕緣層208之後。
然後，用以連接電極207a到源極配線209之開口216(亦稱作接觸孔)被形成在絕緣層208中。藉由以光致微影法、噴墨法等形成遮罩在絕緣層208上，然後使用遮罩選擇性蝕刻絕緣層208來形成接觸孔。在此實施例中，使用由第六光致微影步驟所形成之抗蝕遮罩來選擇性蝕刻絕緣層208，藉以形成接觸孔。
然後，以濺鍍法、真空蒸發法等，使用具有比Cu高的熔點之諸如W、Ta、Mo、Ti、或Cr等元素，或者含這些元素的任一個之組合的合金等，將用於形成源極配線209之導電膜形成具有厚度大於或等於5 nm及小於或等於200 nm，大於或等於10 nm及小於或等於100 nm較佳。另一選擇是，可以反應性濺鍍法形成氮化鉭、氮化鈦等的膜。
然後，以濺鍍法、真空蒸發法、或電鍍法，將含Cu之導電膜形成厚度大於或等於100 nm及小於或等於500 nm，大於或等於200 nm及小於或等於300 nm較佳。藉由光致微影法、噴墨法等，將遮罩形成在導電膜上，及使用遮罩蝕刻含Cu的導電膜和用於形成源極配線209的導電膜；如此，可形成含Cu之源極配線209和源極配線210。
在此實施例中，使用50 nm厚的氮化鈦膜作為用於形成源極配線209之導電膜，及使用250 nm厚的Cu膜作為用於形成源極配線210之導電膜，以及使用以第七光致微影步驟所形成之抗蝕遮罩來選擇性蝕刻導電膜，藉以形成源極配線209及源極配線210(見圖5A)。
源極配線209亦充作用以防止Cu擴散之屏障層。藉由形成具有有著含Cu之層和含熔點比Cu高的元素之層的疊層結構之源極配線，能夠抑制含Cu之層的移動；如此，可提高半導體裝置的可靠性。另外，將含熔點比Cu高的元素之另一層形成在源極配線210，使得含Cu之層夾置在含熔點比Cu高的元素之層之間的結構亦可接受。需注意的是，依據半導體裝置的使用環境或使用條件，源極配線可以是含Cu的單層。可藉由類似於形成閘極配線202的方法之方法來形成含Cu的層，以具有類似於閘極配線202的結構之結構。
然後，絕緣層211被形成厚度大於或等於50 nm及小於或等於300 nm，大於或等於100 nm及小於或等於200 nm較佳。絕緣層211係可藉由類似於形成絕緣層201的方法之方法來形成。絕緣層211亦充作鈍化層，其防止來自外面的污染物質影響薄膜電晶體。在此實施例中，10 nm厚的氮化矽膜被形成作為絕緣層211。絕緣層211亦充作保護層。藉由在含Cu之源極配線210上方和下方設置含氮化矽之絕緣層作為絕緣層，使得含Cu之源極配線210可夾置在絕緣層之間或被絕緣層包圍，可防止源極配線210所含之Cu的擴散(見圖5B)。
然後，用以連接電極207b到充作像素電極之電極212的接觸孔係形成在絕緣層211和絕緣層208中。藉由以光致微影法、噴墨法等形成遮罩在絕緣層211上，然後使用遮罩選擇性蝕刻絕緣層211及208來形成接觸孔。在此實施例中，使用由第八光致微影步驟所形成之抗蝕遮罩選擇性蝕刻絕緣層211及208，藉以形成接觸孔(開口217)。
然後，藉由濺鍍法、真空蒸發法等，將透光導電膜形成厚度大於或等於30 nm及小於或等於200 nm，大於或等於50 nm及小於或等於100 nm較佳。以光致微影法、噴墨法等將遮罩形成在導電膜上，然後使用遮罩蝕刻導電膜；如此，形成充作像素電極之電極212。
關於透光導電膜，可使用透光導電材料，諸如含氧化鎢之氧化銦、含氧化鎢之氧化銦鋅、含氧化鈦之氧化銦、含氧化鈦之氧化銦錫、氧化銦錫(下面稱作ITO)、氧化銦鋅(下面亦稱作IZO)、或添加氧化矽之氧化銦錫。
另一選擇是，可使用含導電高分子之導電組成(亦稱作導電聚合物)來形成透光導電膜。使用導電組成所形成之像素電極具有薄片電阻10000 Ω/square或更小以及波長550 nm上之光透射比70%或更大較佳。另外，導電組成所含之導電高分子的電阻率為0.1 Ω‧cm或更小較佳。
在此實施例中，形成80 nm厚的ITO膜作為透光導電膜，然後使用以第九光致微影步驟所形成之抗蝕遮罩來選擇性蝕刻透光導電膜，藉以形成充作像素電極之電極212(見圖5C)。
在此實施例中，在絕緣層204和半導體層205未被連續形成之例子中，絕緣層204在鈍氣(諸如氮、氦、氖、或氬等)的大氣中經過熱處理較佳(以高於或等於400℃及低於基板的應變點)。藉由此熱處理，可在形成氧化物半導體膜之前去除絕緣層204所含的諸如氫和水等雜質。
可藉由電漿CVD法取代濺鍍法來形成氧化矽層、氮化矽層、氮氧化矽層、或氧氮化矽層。例如，藉由使用SiH4 、氧、及氮作為沈積氣體之電漿CVD法來形成氮氧化矽層。絕緣層204的厚度大於或等於100 nm及小於或等於500 nm。在疊層結構的例子中，以具有厚度大於或等於50 nm及小於或等於200 nm之第一閘極絕緣層和具有厚度大於或等於5 nm及小於或等於300 nm之第二閘極絕緣層的順序加以堆疊。當以電漿CVD法等所形成之膜包括諸如氫或水等雜質時，執行上述熱處理，使得雜質被去除較佳，然後形成氧化物半導體膜。
雖然在此實施例中藉由第四光致微影步驟選擇性蝕刻閘極絕緣層以形成到達閘極配線層(未圖示)之接觸孔，但是本發明的實施例並不侷限於此方法。例如，在形成絕緣層204之後，將抗蝕遮罩形成在絕緣層204上，及形成到達閘極配線層之接觸孔。
需注意的是，使用多色調遮罩之光致微影步驟亦可應用到此實施例。將參考圖6A至6D及圖7A至7E說明使用多色調遮罩之光致微影步驟。
多色調遮罩為光遮罩，其能夠執行三種程度的曝光以獲得露出部、半露出部、及未露出部。光在通過多色調遮罩之後具有複數個強度。利用多色調遮罩之一次曝光和顯影處理可形成具有複數種厚度之區域的抗蝕遮罩(典型上為兩種厚度)。因此，藉由使用多色調遮罩，可降低光遮罩數目。
作為多色調遮罩的典型例子，建議有圖6A所示之灰色調遮罩801a和圖6C所示之半色調遮罩801b。
如圖6A所示，灰色調遮罩801a包括透光基板802、以及形成在透光基板802上之阻光部803和繞射光柵804。阻光部803的光透射比為0%。另一方面，繞射光柵804具有有著等於或小於用於曝光之光的解析度限制之間距的縫隙形式、點形式、網眼形式等等的透光部；如此可控制光透射比。繞射光柵804可具有規律排列的縫隙、點、或網眼，或者不規律排列的縫隙、點、或網眼。
作為透光基板802，可使用諸如石英基板等透光基板。阻光部803和繞射光柵804係可使用吸收光等阻光材料來形成，諸如鉻或氧化鉻等。
當以曝光的光照射灰色調遮罩801a時，阻光部803的光透射比805為0%，及既非阻光部803亦非繞射光柵804被設置之區域的光透射比805為100%，如圖6B所示。繞射光柵804的光透射比可被控制在10%至70%的範圍中。繞射光柵804的光透射比係可藉由調整繞射光柵之縫隙、點、或網眼的間距和高度來控制。
如圖6C所示，半色調遮罩801b包括透光基板802，以及形成在透光基板802上之半透光部807和阻光部806。半透光部807係可使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等來形成。阻光部806係可使用吸收光等阻光材料來形成，諸如鉻或氧化鉻等。
當以曝光的光照射半色調遮罩801b時，阻光部806的光透射比808為0%，及既非阻光部806亦非半透光部807被設置之區域的光透射比808為100%，如圖6D所示。半透光部807的光透射比可被控制在10%至70%的範圍中。半透光部807的光透射比係可藉由半透光部807的材料來控制。
接著，參考圖7A至7E，將說明以使用多色調遮罩的一光致微影步驟來取代第三光致微影步驟和第五光致微影步驟。
藉由此實施例的第三光致微影步驟，將半導體層205形成在絕緣層204上，然後被處理成島型半導體層。然而在此例中，半導體層205不被處理成島型半導體層，及連續形成電極層207在半導體層205上至其形成。然後，使用多色調遮罩將具有凹下部和凸出部之抗蝕遮罩231形成在電極層207上(見圖7A)。
抗蝕遮罩231亦被稱作包括具有不同厚度的複數個區域(此處為兩區)之抗蝕遮罩。在抗蝕遮罩231中，厚區被稱作抗蝕遮罩231的凸出部，而薄區被稱作抗蝕遮罩231的凹下部。
在抗蝕遮罩231中，凸出部係形成在稍後形成之充作源極電極的電極207a和充作汲極電極之電極207b被形成的區域中，而凹下部係形成在電極207a和電極207b之間的區域中。
然後，使用抗蝕遮罩231同時蝕刻電極層207和半導體層205，以形成具有島型之半導體層205(見圖7B)。
然後，抗蝕遮罩231被縮小(以較小的尺寸設計)以形成抗蝕遮罩231a及231b。為了縮小(以較小的尺寸設計)抗蝕遮罩231，可執行氧電漿灰化等。當縮小(以較小的尺寸設計)抗蝕遮罩231時，露出夾置在抗蝕遮罩231a及231b之間的電極層207之部分(見圖7C)。
然後，使用抗蝕遮罩231a及231b選擇性蝕刻夾置在抗蝕遮罩231a及231b之間的電極層207之部分，以設置電極207a及電極207b。需注意的是，在一些例子中，半導體層205在此時被局部蝕刻成具有溝槽(凹下部)的半導體層。此外，半導體層205的邊緣延伸越過電極207a及電極207b的邊緣(見圖7D)。然後，去除抗蝕遮罩231a及231b(見圖7E)。
藉由使用多色調遮罩，可以一光致微影步驟取代複數個光致微影步驟。因此，可提高半導體裝置的生產力。
在此實施例中，薄膜電晶體252可被形成具有下面結構。在以第六光致微影步驟形成用於電極207a及源極配線209之間的連接之接觸孔時，開口形成在絕緣層204b、絕緣層208a、及絕緣層208b以包圍薄膜電晶體，及絕緣層211經由開口與絕緣層204a接觸。圖38圖解薄膜電晶體252的橫剖面圖之例子。
圖38所示之薄膜電晶體252為像薄膜電晶體250一般的通道蝕刻型薄膜電晶體，及包括設置在基板200上之絕緣層201；設置在絕緣層201上之閘極配線202；設置在閘極配線202上之閘極配線203；設置在閘極配線203上之絕緣層204a；設置在絕緣層204a上之絕緣層204b；設置在絕緣層204b上之半導體層205；設置在半導體205上之成對電極207a及207b；設置在電極207a、電極207b、及半導體層205上之絕緣層208a；設置在絕緣層208a上之絕緣層208b；經由設置在絕緣層208a及絕緣層208b中之開口與電極207a接觸之源極配線209；設置在源極配線209上之源極配線210；設置在源極配線210上之絕緣層211；以及經由設置在絕緣層211、絕緣層208a、及絕緣層208b上之開口與電極207b接觸之電極212。需注意的是，雖然閘極配線202未圖示在圖38中，但是亦以類似於圖2A至2C所示之薄膜電晶體250的閘極配線202之方式的方式設置薄膜電晶體252的閘極配線202。
此處，在絕緣層204b、絕緣層208a、及絕緣層208b中，以第六光致微影步驟選擇性形成開口，使得絕緣層204a被露出，及絕緣層211覆蓋絕緣層208b的頂表面和側表面以及絕緣層208a和絕緣層204b的側表面，並且經由開口與絕緣層204a接觸。
此處，絕緣層211及絕緣層204a係使用含氮之絕緣膜所形成，是無機絕緣膜，其未包括諸如濕氣、氫離子、或OH- 等雜質並且阻隔這些從外面進入。
如此，利用圖38所示之結構，薄膜電晶體252可與使用含氮之絕緣膜所形成之絕緣層211和絕緣層204a緊密密封；結果，可在形成絕緣層211之後的製造處理中防止濕氣從外面進入。另外，甚至在裝置被完成作為諸如液晶顯示裝置等顯示裝置之後，仍可長期防止濕氣從外面進入；因此，可提高裝置的長期可靠性。
在此實施例中，說明一薄膜電晶體被含氮之絕緣膜包圍的結構；然而，本發明的實施例並不特別侷限於此。可以含氮之絕緣膜包圍複數個薄膜電晶體，或可以含氮之絕緣膜將像素部中的複數個薄膜電晶體全部包圍。絕緣層211和絕緣層204a彼此接觸之區域被形成，使得主動矩陣式基板之像素部的至少周邊被包圍。
另外，可設置透光薄膜電晶體。此處，說明在實施例1及2所說明之顯示裝置的像素部所設置之薄膜電晶體中，使用透光氧化物半導體層205及將透光導電膜應用到閘極配線203、電極207a、及電極207b之例子。
當包括在圖2B所示之像素結構中的薄膜電晶體為透光薄膜電晶體時，可設置透光薄膜電晶體，其包括設置在基板200上之絕緣層201；設置在絕緣層201上之閘極配線202；設置在閘極配線202上之透光閘極配線203；設置在閘極配線203上之絕緣層204；設置在絕緣層204上之半導體層205；設置在半導體層205上之成對透光電極207a及207b；設置在電極207a、電極207b、及半導體層205上之絕緣層208；經由設置在絕緣層208之開口與電極207a接觸之源極配線209；設置在源極配線209上之源極配線210；設置在源極配線210上之絕緣層211；以及經由設置在絕緣層211及絕緣層208的開口與電極207b接觸之電極212。
另一選擇是，被圖解作為圖3之例子的含通道保護層之底閘極薄膜電晶體可以是透光薄膜電晶體。尤其是，可設置透光薄膜電晶體，其包括設置在基板200上之絕緣層201；設置在絕緣層201上之閘極配線202；設置在閘極配線202上之透光閘極配線203；設置在閘極配線203上之絕緣層204；設置在絕緣層204上之半導體層205；設置在半導體層205上之通道保護層225；設置在通道保護層225上之成對透光電極207a及207b；設置在電極207a、電極207b、及半導體層205上之絕緣層208；經由設置在絕緣層208之開口與電極207a接觸之源極配線209；設置在源極配線209上之源極配線210；設置在源極配線210上之絕緣層211；以及經由設置在絕緣層211及絕緣層208的開口與電極207b接觸之電極212。
可應用到實施例2所說明之氧化物半導體層205的大部分氧化物半導體透射可見光。可藉由濺鍍法等形成含透光導電材料之膜並且應用到閘極配線203、電極207a、及電極207b，例如含氧化鎢之氧化銦、含氧化鎢之氧化銦鋅、含氧化鈦之氧化銦、含氧化鈦之氧化銦錫、氧化銦錫(下面稱作ITO)、氧化銦鋅、添加氧化矽之氧化銦錫、In-Sn-Zn-O基的氧化物半導體、In-Al-Zn-O基的氧化物半導體、Sn-Ga-Zn-O基的氧化物半導體、Al-Ga-Zn-O基的氧化物半導體、Sn-Al-Zn-O基的氧化物半導體、Sn-Zn-O基的氧化物半導體、Al-Zn-O基的氧化物半導體、In-O基的氧化物半導體、Sn-O基的氧化物半導體、Zn-O基的氧化物半導體等等。
因為使用透光氧化物半導體層205及將透光導電膜應用到閘極配線203、電極207a、及電極207b之薄膜電晶體具有透光特性，所以像素部中的孔徑比未降低。
需注意的是，透光導電氧化物充作與氧化物半導體層接觸之區域中的n+ 層；因此，薄膜電晶體可具有低的接觸電阻和寄生電阻。
經由上述處理，可設置具有高顯示品質之以顯示裝置為代表的半導體裝置，其中配線電阻的增加被抑制。而且，可設置高度可靠的半導體裝置，其中在含Cu之導電層上方和下方，將含氮化矽之絕緣層形成作為絕緣層，使得含Cu之導電層可夾置在絕緣層之間或被絕緣層包圍，藉以防止導電層所含之Cu的擴散。
另外，藉由用於脫水作用或除氫作用的熱處理，可降低氧化物半導體層所含之雜值(諸如H2 O、H、或OH等)，可使氧化物半導體層高度純淨。如上述，藉由抑制氧化物半導體層中之雜質濃度，可形成具有令人滿意的電特性之高度可靠的薄膜電晶體。
當使用以此實施例所說明的方法形成作為例子且其雜質濃度被抑制之氧化物半導體層時，可設置高度可靠的半導體元件。尤其是，可設置臨界電壓受控之包括氧化物半導體的薄膜電晶體。而且，可設置包括氧化物半導體的薄膜電晶體，其具有高操作速度和充分的可靠性及可經由相當簡易處理來製造。
而且，根據此實施例，可提供製造具有高操作速度和充分的可靠性及可經由相當簡易處理來製造之包括氧化物半導體的薄膜電晶體之方法。
需注意的是，此實施例可與此說明書中之其他實施例的任一個適當組合。
(實施例3)
在此實施例中，將說明用於參考圖1A及1B之實施例1所說明的顯示裝置30之閘極驅動器電路91或源極驅動器電路92的薄膜電晶體之結構的例子。
用以驅動像素部之驅動器電路係使用反相器電路、電容器、電阻器等所形成。在此實施例中，說明包括兩薄膜電晶體作為驅動器電路所使用的薄膜電晶體之反相器電路的結構。當組合使用兩n通道TFT形成反相器電路時，具有有著兩增強型TFT之反相器電路(下面稱作EEMOS電路)以及有著增強型電晶體和空乏型電晶體的組合之反相器電路(下面稱作EDMOS電路)。需注意的是，在此說明書全篇中，臨界電壓是正的之n通道TFT被稱作增強型電晶體，而臨界電壓是負的之n通道TFT被稱作空乏型電晶體。
圖8A圖解驅動器電路的反相器電路之橫剖面結構。另外，圖8C為驅動器電路的反相器電路之平面圖。沿著圖8C的鏈線Z1-Z2所取之橫剖面對應於圖8A。需注意的是，圖8A至8C所示之第一薄膜電晶體430a及第二薄膜電晶體430b為具有底閘極結構之反相交錯式薄膜電晶體。
在圖8A所示之第一薄膜電晶體430a中，第一閘極配線401a設置在表面設置有絕緣層410之基板400上；絕緣層411和絕緣層412設置在第一閘極配線401a上；第一半導體層403a設置在絕緣層412上；以及電極405a及電極405b設置在第一半導體層403a上。以類似方式，在第二薄膜電晶體430b中，第二閘極配線401b設置在表面設置有絕緣層410之基板400上；絕緣層411和絕緣層412設置在第二閘極配線401b上；第二半導體層403b設置在絕緣層412上；以及電極405b及電極405c設置在第二半導體層403b上。此處，經由形成在絕緣層411及絕緣層412中之接觸孔404，電極405c直接連接到第二閘極配線401b。另外，絕緣層413、絕緣層414、及絕緣層415形成在電極405a、電極405b、及電極405c上。需注意的是，電極405a、電極405b、及電極405c如圖8C所示一般延伸，以及亦充作電連接驅動器電路中的薄膜電晶體之配線。
此處，第一閘極配線401a及第二閘極配線401b係可使用類似於實施例1或2所說明之閘極配線203的材料和方法之材料和方法來形成。第一半導體層403a及第二半導體層403b係可使用類似於實施例1或2所說明之半導體層205的材料和方法之材料和方法來形成。電極405a、電極405b、及電極405c係可使用類似於實施例1或2所說明之成對電極207a及207b的材料和方法之材料和方法來形成。絕緣層410至415係分別可使用類似於實施例1或2所說明之絕緣層201、絕緣層204a及204b、絕緣層208a及208b、和絕緣層211的材料和方法之材料和方法來形成。
另外，以在實施例2所說明之第四光致微影步驟中，將遮罩形成在絕緣層412上並且用於選擇性蝕刻絕緣層412及絕緣層411之此種方式來形成接觸孔404。藉由經由接觸孔404電極405c和第二閘極配線401b之間直接連接，可獲得令人滿意的接觸，使得接觸電阻降低。而且，與電極405c經由諸如透光導電膜等另一導電膜連接到第二閘極配線401b之例子比較，可降低接觸孔的數目；結果，可縮小薄膜電晶體所佔據的面積，及可縮短驅動器電路中的薄膜電晶體之間的距離。
如上述，可縮短驅動器電路中的薄膜電晶體之間的距離及可充分降低配線電阻；因此，不需要使用含Cu之導電層作為電連接薄膜電晶體之配線。因此，驅動器電路中的薄膜電晶體和含Cu的導電層之間的距離可足夠長，藉以能夠防止Cu擴散到薄膜電晶體的氧化物半導體層內。然而，相當長之供應供電電位到各個薄膜電晶體的供電線或諸如共同配線等配線相當容易受到配線電阻的影響。如此，使用含Cu之導電層所形成的配線用於此種配線較佳。
如實施例1所說明一般，閘極驅動器電路91連接到閘極配線(20_1至20_n (需注意的是n 為自然數))，及源極驅動器電路92連接到源極配線(60_1至60_m (需注意的是m 為自然數))；閘極配線(20_1至20_n (需注意的是n 為自然數))和源極配線(60_1至60_m (需注意的是m 為自然數))係使用含Cu之導電層所形成。因此，甚至在由配線所引導之距離是長的顯示部中，仍能夠充分降低配線電阻。
電極405a為接地電位之供電線(接地供電線)。接地電位之此供電線可以是施加負電壓VDL之供電線(負供電線)。電極405c電連接到施加正電壓VDD之供電線(正供電線)。
圖8B圖解EEMOS電路的等效電路。圖8A及8C所示之電路連接對應於圖8B所示之等效電路，及第一薄膜電晶體430a和第二薄膜電晶體430b為增強型n通道電晶體作為例子。
此處，閘極電極可設置在氧化物半導體層上方和下方，及臨界電壓可被控制，使得第一薄膜電晶體430a和第二薄膜電晶體430b可運作像增強型n通道電晶體一般。
另外，並不侷限於EEMOS電路，亦可藉由形成第一薄膜電晶體430a為增強型n通道電晶體以及形成第二薄膜電晶體430b為空乏型n通道電晶體來製造EDMOS電路。在那例子中，電極405b連接到第二閘極配線401b來取代電極405c。
為了製造增強型n通道電晶體和空乏型n通道電晶體在一基板上，例如，第一半導體層403a和第二半導體層403b係使用不同材料或在不同條件下來形成。可以用以控制臨界值之閘極電極設置在氧化物半導體層上以控制臨界值，並且施加電壓到用以控制臨界值之閘極電極，使得TFT的其中之一為正常開，而另一TFT為正常關之此種方式來形成EDMOS電路。
需注意的是，此實施例所說明之結構可與其他實施例所說明之結構適當組合。
(實施例4)
在此實施例中，將參考圖9A及9B和圖10說明使用氧化物半導體膜被應用到半導體層之半導體元件的保護電路。此外，將參考圖11A及11B說明設置絕緣膜之不同共同配線被連接的連接部之結構。
圖9A圖解可應用到保護電路97之電路的例子。此保護電路包括非線性元件170a及170b。非線性元件170a及170b的每一個包括諸如二極體等兩終端元件或者諸如電晶體等三終端元件。例如，非線性元件係可經由與像素部中之電晶體相同處理來形成。例如，可藉由連接閘極終端到非線性元件的汲極終端，獲得類似於二極體的特性之特性。
非線性元件170a的第一終端(閘極)和第三終端(汲極)連接到共同配線45，而其第二終端(源極)連接到源極配線60_1。非線性元件170b的第一終端(閘極)和第三終端(汲極)連接到源極配線60_1，而其第二終端(源極)連接到共同配線45。也就是說，圖9A所示之保護電路具有兩電晶體各個連接到共同配線45和源極配線60_1以具有相反整流方向之結構。換言之，整流方向從共同配線45到源極配線60_1之電晶體以及整流方向從源極配線60_1到共同配線45之電晶體連接在共同配線45和源極配線60_1之間。
在上述保護電路中，當源極配線60_1由於靜電等而被正充電或負充電時，電流流動在取消充電之方向上。例如，當源極配線60_1被正充電時，電流流動在正電荷釋放到共同配線45之方向上。由於此操作，可防止連接到充電的源極配線60_1之像素電晶體的臨界電壓之靜電破壞或位移。而且，能夠防止在充電的源極配線60_1和與插入在其間之絕緣層彼此交叉的另一配線之間的絕緣層的介電破壞。
需注意的是，保護電路並不侷限於上述結構。例如，可利用整流方向從共同配線45到源極配線60_1之複數個電晶體以及整流方向從源極配線60_1到共同配線45之複數個電晶體被連接的結構。藉由利用複數個非線性元件來連接共同配線45和源極配線60_1，不僅在湧浪電壓施加到源極配線60_1時而且在共同配45由於靜電等而被充電時，可防止電荷被直接施加到源極配線60_1。此外，保護電路係可使用非線性元件的奇數來組配。
雖然圖9A圖解保護電路設置給源極配線60_1和共同配線45之例子，但是類似組態可應用到其他部位的保護電路。需注意的是，圖9A之保護電路係可應用本發明的一實施例之半導體元件到非線性元件170a和非線性元件170b來形成。
接著，將參考圖9B及圖10說明藉由使用本發明的一實施例之半導體元件將保護電路形成在基板上的例子。需注意的是，圖9B為配線以及配線之間的連接部之平面圖的例子，及圖10為沿著圖9B中之線Q1-Q2、線Q3-Q4、及線Q5-Q6所取的橫剖面圖。
圖9B為共同配線45和源極配線60_1與非線性元件170a和非線性元件170b連接之部位的平面圖，及圖解保護電路97的結構之例子。
非線性元件170a包括閘極配線111a，及閘極配線111a連接到共同配線45。非線性元件170a之源極電極和汲極電極的其中之一連接到源極配線60_1，及其中另一個係由第一電極115a所形成。另外，第一電極115a連接到共同配線45。
非線性元件170b包括閘極配線111b，及經由接觸孔126、第二電極115b、及接觸孔125，將閘極配線111b連接到源極配線60_1。非線性元件170b之源極電極和汲極電極係由第一電極115a和第二電極115b所形成。另外，非線性元件170b包括半導體層113。
接著，參考圖10說明共同配線45、源極配線60_1、及非線性元件170b的結構。
共同配線45係使用與閘極配線相同的配線層來形成。共同配線45被形成，使得閘極配線45a和閘極配線45b堆疊在設置給基板100之絕緣膜101上。需注意的是，絕緣層102係形成在閘極配線45b上，絕緣層117係設置在絕緣層102上，及絕緣層118係形成在絕緣層117上。
源極配線60_1係形成在絕緣層118上。源極配線60_1被形成，使得以源極配線60_1a和源極配線60_1b的順序加以堆疊。需注意的是，絕緣層119係形成在源極配線60_1上。
非線性元件170b包括閘極配線111b，在設置給基板100之絕緣膜101上；以及絕緣層102，在閘極配線111b上。另外，非線性元件170b包括半導體層113，在閘極配線111b上，具有絕緣層102插入在其間；以及與半導體層113接觸之電極115a及115b，具有其端部位與閘極配線111b重疊。絕緣層117被形成，以與閘極配線111b重疊，及與在電極115a及電極115b的端部位之間的半導體層113接觸，及絕緣層118係形成在絕緣層117上。需注意的是，絕緣層102被形成作絕緣層102a及絕緣層102b的堆疊。
經由設置在絕緣層102中之接觸孔125，將電極115b直接連接到閘極配線111b。電極115b經由接觸孔126連接到源極配線60_1。絕緣層119係形成在絕緣層118和源極配線60_1上。
關於充作電極115a和電極115b之導電膜，使用選自Ti、Mo、W、Cr、Cu、及Ta之元素，含這些元素的任一個作為成分之合金，含組合這些元素的任一個之合金等等。導電膜並不侷限於含上述元素之單層，而可以是兩或多層的堆疊。
具有高氧親合性的金屬特別適用於與半導體層113接觸之導電膜，使得具有高氧親合性的金屬和氧化物半導體層之接面被形成。在具有高氧親合性的金屬之中鈦特佳。可使用氮化鈦膜取代鈦膜。
藉由設置此種接面結構在半導體層113和電極115a之間以及在半導體層113和電極115b之間，使非線性元件170a和非線性元件170b的操作穩定。也就是說，熱穩定性增加，使得穩定操作變成可能。因此，保護電路的功能增強，及使操作能夠穩定。而且，接面漏洩的量降低，藉以非線性元件170a和非線性元件170b中的寄生電容以及寄生電容的變化可降低。
需注意的是，非線性元件170a和非線性元件170b在主要部位具有相同結構。非線性元件170b可具有與敘述於實施例1中之像素部的薄膜電晶體相同結構。因此，在此實施例中省略非線性元件170a和非線性元件170b之詳細說明。此外，可經由相同處理，將非線性元件170a及170b和上述薄膜電晶體製造在一基板上。
參考圖11A及11B說明共同配線之間的連接之例子。需注意的是，圖11A為配線和配線之間的連接部之平面圖的例子，及圖11B為沿著圖11A中之線R1-R2和線R3-R4所取的橫剖面圖。
如上述，共同配線45具有以閘極配線45a和閘極配線45b的順序加以堆疊之結構。共同配線65具有與源極配線60_1相同結構。也就是說，共同配線65具有以源極配線65a和源極配線65b的順序加以堆疊之結構。源極配線65a係使用與源極配線60_1a相同的導電膜所形成，而源極配線65b係使用與源極配線60_1b相同的導電膜所形成。
在連接部95中，共同配線45和共同配線65彼此電連接。參考圖11B說明連接部95。經由形成在絕緣層102、絕緣層117、和絕緣層118中之接觸孔127，將共同配線45和共同配線65彼此連接。
在連接部95中，包括含熔點高於Cu之元素的導電材料之閘極配線45b和源極配線65a彼此連接，如此實現高度可靠的連接。而且，使用含Cu之導電材料所形成的閘極配線45a和源極配線65b抑制配線電阻。
共同連接部96設置在像素部外的區域中，及為經由導電粒子(諸如以金電鍍之塑膠粒子等)電連接到具有設置成面對共同連接部96之連接部的基板之連接部。參考圖11B說明共同連接部96形成在以閘極配線45a和閘極配線45b的順序加以堆疊之結構的導電層上之例子。
共同連接部96電連接到共同配線45。在以閘極配線45a和閘極配線45b的順序加以堆疊之結構的導電層上，以絕緣層102a和絕緣層102b插入其間而形成電極115c。經由形成在絕緣層102a和絕緣層102b中之接觸孔128，將電極115c電連接到導電層。具有與共同配線65相同結構之導電層66堆疊在電極115c上，然後使用與充作像素電極之電極212相同的透光導電膜來形成導電層129。
連接到被說明作為此實施例之例子的保護電路之閘極配線45a和源極配線60_1b係使用含Cu之導電材料所形成，及具有低配線電阻。
閘極配線45b係使用含具有熔點高於Cu之元素的導電材料所形成，諸如W、Ta、Mo、Ti、或Cr等，以與閘極配線45a接觸並且將其覆蓋，藉以能夠抑制閘極配線45a的移動，及可提高半導體裝置的可靠性。另外，含氮化矽之絕緣層被形成作為位在含Cu之閘極配線45a上方和下方的絕緣層，使得含Cu之閘極配線45a夾置在絕緣層之間或被絕緣層包圍，藉以能夠防止閘極配線45a所含之Cu的擴散。
被說明作為此實施例之例子的保護電路具有經由一接觸孔，將非線性元件之第一終端(閘極)直接連接到其第二終端(源極)或第三終端(汲極)的結構。結果，只形成一介面和一接觸孔給一連接，如此少於經由另一配線層形成連接時之介面和接觸孔的數目。
需注意的是，當連接所需之介面的數目少時，可降低電阻。此外，當連接所需之接觸孔的數目少時，可縮小連接部所佔有的面積。
因此，在被說明作為此實施例之例子的保護電路中可降低連接電阻，如此產生保護電路的穩定操作。而且，因為只使用一接觸孔形成連接，所以可縮小保護電路所佔有的面積，如此可縮小顯示裝置的尺寸。
需注意的是，此實施例可與此說明書中之其他實施例的任一個適當組合。
(實施例5)
在此實施例中，關於參考圖1A及1B實施例1所說明之顯示裝置，將說明閘極終端部7中之閘極信號線終端和源極終端部8中之源極信號線終端的結構之例子。
圖12A1及12A2分別為閘極信號線終端之橫剖面圖和平面圖。圖12A1為沿著圖12A2中之線C1-C2所取的橫剖面圖。在閘極信號線終端中，如圖12A1所示一般，絕緣層360形成在基板300上；閘極配線351a形成在絕緣層360上；閘極配線351b被形成，以覆蓋閘極配線351a的至少端部位；絕緣層361、絕緣層362、絕緣層363、絕緣層364、及絕緣層365形成在閘極配線351b上；以及透明導電層355形成在絕緣層365及閘極配線351b上。此處，閘極配線351a及閘極配線351b統稱作閘極配線351，及閘極配線351b充作閘極信號線終端的第一終端。此外，絕緣層361至365的端部位被圖案化，使得閘極配線351b的端部位露出且與透明導電層355接觸。與第一終端之閘極配線351b的端部位接觸之透明導電層355為充作輸入終端之連接終端電極。此處，閘極配線351a、閘極配線351b、及透明導電層355係分別可使用類似於實施例1及2所說明之閘極配線202、閘極配線203、及電極212的材料和方法之材料和方法來形成。此外，絕緣層360至365係分別可使用類似於實施例1及2所說明之絕緣層201、絕緣層204a及204b、絕緣層208a及208b、和絕緣層211的材料和方法之材料和方法來形成。
藉由使用含Cu之導電材料來形成閘極配線351a，可降低閘極信號線終端和從閘極信號線終端所引出之配線的配線電阻。另外，閘極配線351b係使用含具有熔點高於Cu之元素的導電材料所形成，諸如W、Ta、Mo、Ti、或Cr等，以與閘極配線351a接觸並且將其覆蓋，藉以能夠抑制閘極配線351a的移動，及可提高半導體裝置的可靠性。而且，藉由設置含氮化矽之絕緣層作為絕緣層360及絕緣層361，它們是位在含Cu之閘極配線351a上方和下方的絕緣層，使得含Cu之閘極配線351a可夾置在絕緣層之間或被絕緣層包圍，能夠防止閘極配線351a所含之Cu的擴散。
另外，圖12B1及12B2分別為源極信號線終端之橫剖面圖和平面圖。圖12B1為沿著圖12B2中之線D1-D2所取的橫剖面圖。在源極信號線終端中：如圖12B1所示一般，絕緣層360、絕緣層361、和絕緣層362形成在基板300上；電極352形成在絕緣層362上；絕緣層363和絕緣層364形成在電極352上；源極配線354a形成在絕緣層364上；源極配線354b形成在源極配線354a上；源極層365形成在源極配線354b上；以及透明導電層355形成在絕緣層365及電極352上。此處，源極配線354a和源極配線354b統稱作源極配線354。此外，絕緣層363至365的端部位被圖案化，使得電極352的端部位露出且與透明導電層355接觸。接觸孔形成在絕緣層363及絕緣層364中，經由此，充作源極信號線終端的第二終端之電極352和源極配線354彼此連接。與第二終端之電極352的端部位接觸之透明導電層355為充作輸入終端之連接終端電極。此處，電極352、源極配線354a、源極配線354b、和透明導電層355係分別可使用類似於實施例1及2所說明之成對電極207a及207b、源極配線209、源極配線210、及電極212的材料和方法之材料和方法來形成。另外，絕緣層360至365係分別可使用類似於實施例1及2所說明之絕緣層201、絕緣層204a及204b、絕緣層208a及208b、和絕緣層211的材料和方法之材料和方法來形成。
藉由使用含Cu之導電材料形成源極配線354b，可降低源極信號線終端和從源極信號線終端所引出之配線的配線電阻。另外，源極配線354a係使用含具有熔點高於Cu之元素的導電材料所形成，諸如W、Ta、Mo、Ti、或Cr等，含組合這些元素的任一個之合金，氮化鉭，氮化鈦，氮化鉬等等，以與源極配線354b接觸，藉以能夠抑制源極配線354b的移動，及可提高半導體裝置的可靠性。而且，藉由設置含氮化矽之絕緣層作為絕緣層364及絕緣層365，它們是位在含Cu之源極配線354b上方和下方的絕緣層，使得含Cu之源極配線354b可夾置在絕緣層之間或被絕緣層包圍，能夠防止源極配線354b所含之Cu的擴散。
在此實施例所說明之例子中，此實施例說明第一終端和包括在具有疊層結構之閘極配線351中的閘極配線351b連接到充作輸入終端透明導電層355；然而，此實施例並不侷限於此。如圖13A1及13A2所示，可利用只藉由閘極配線351a構成第一終端以及閘極配線351a與透明導電層355直接接觸之結構。此處，圖13A1為沿著圖13A2中之線C1-C2所取的橫剖面圖。
而且，此實施例說明經由第二終端之電極352將源極配線354連接到充作輸入終端之透明導電層355的例子；然而，此實施例並不侷限於此。如圖13B1及13B2所示，在充作第二終端之源極配線354中，源極配線354b可與透明導電層355直接接觸。此處，圖13B1為沿著圖13B2中之線D1-D2所取的橫剖面圖。
依據像素密度來設置複數個閘極配線、源極配線、和電容器配線。在終端部中，配置與閘極配線相同電位之複數個第一終端、與源極配線相同電位之複數個第二終端、與電容器配線相同電位之複數個第三終端等等。終端之每一個的數目可以是任何數目，及終端的數目可以由實施者適當決定。
需注意的是，此實施例所說明的結構可與其他實施例所說明之結構的任一個適當組合。
(實施例6)
在此實施例中，下面說明驅動器電路的至少部分和欲配置在像素部中之薄膜電晶體係形成在一基板上的例子。
根據實施例1至4的任一個形成欲配置在像素部中之薄膜電晶體。另外，實施例1至4的任一個所說明之薄膜電晶體為n通道TFT。如此，在驅動器電路之中可使用n通道TFT形成的驅動器電路之部分係形成在與像素部的薄膜電晶體相同之基板上。
圖18A為主動矩陣式顯示裝置的方塊圖之例子。在顯示裝置中之基板5300上，設置像素部5301、第一掃描線驅動器電路5302、第二掃描線驅動器電路5303、及信號線驅動器電路5304。在像素部5301中，設置從信號線驅動器電路5304延伸之複數個信號線，及設置從第一掃描線驅動器電路5302和第二掃描線驅動器電路5303延伸之複數個掃描線。需注意的是，在掃描線和信號線彼此交叉之各別區域中，包括顯示元件之像素被設置成矩陣。另外，經由諸如撓性印刷電路(FPC)等連接部，將顯示裝置中的基板5300連接到時序控制電路5305(亦稱作控制器或控制IC)。
在圖18A中，第一掃描線驅動器電路5302、第二掃描線驅動器電路5303、及信號線驅動器電路5304係形成在與像素部5301相同的基板5300上。因此，可降低設置在外面的驅動器電路等之組件數目，藉以達成成本降低。此外，可降低用於基板5300和外部驅動器電路之連接部(諸如FPC等)的數目；如此，可提高可靠性或產量。
需注意的是，時序控制電路5305供應例如第一掃描線驅動器電路起始信號(GSP1)和掃描線驅動器電路時脈信號(GCK1)到第一掃描線驅動器電路5302。時序控制電路5305供應例如第二掃描線驅動器電路起始信號(GSP2)(亦稱作起始脈衝)和掃描線驅動器電路時脈信號(GCK2)到第二掃描線驅動器電路5303。時序控制電路5305供應信號線驅動器電路起始信號(SSP)、信號線驅動器電路時脈信號(SCK)、視頻信號資料(DATA)(亦簡稱作視頻信號)，及鎖定信號(LAT)到信號線驅動器電路5304。需注意的是，各個時脈信號可以是週期不同之複數個時脈信號，或者可與反相時脈信號(CKB)一起被供應。需注意的是，可省略第一掃描線驅動器電路5302和第二掃描線驅動器電路5303的其中之一。
圖18B圖解結構如下：具有低驅動頻率之電路(如、第一掃描線驅動器電路5302和第二掃描線驅動器電路5303)係形成在與像素部5301相同的基板5300上，及信號線驅動器電路5304係形成在不同於形成像素部5301之基板5300的基板上。利用此結構。形成在基板5300上之驅動器電路係可藉由使用具有比使用單晶半導體所形成之電晶體的場效遷移率低之場效遷移率的薄膜電晶體來構成。因此，可達成顯示裝置的尺寸增加、步驟數目降低、成本降低、產量提高等。
實施例1至4的任一個所說明之薄膜電晶體為n通道TFT。在圖19A及19B中，說明使用n通道TFT所形成之信號線驅動器電路的操作和結構之例子作為例子。
信號線驅動器電路包括移位暫存器5601和交換電路5602。交換電路5602包括複數個交換電路5602_1至5602_N (N 為自然數)。交換電路5602_1至5602_N 各個包括複數個薄膜電晶體5603_1至5603_k (k 為自然數)。將說明薄膜電晶體5603_1至5603_k 為n通道TFT之例子。
將藉由使用交換電路5602_1作為例子來說明信號線驅動器電路的連接關係。薄膜電晶體5603_1至5603_k 的第一終端分別連接到配線5604_1至5604_k 。薄膜電晶體5603_1至5603_k 的第二終端分別連接到信號線S1至Sk 。薄膜電晶體5603_1至5603_k 的閘極連接到配線5605_1。
移位暫存器5601具有藉由連續輸出H位準信號(亦稱作H信號或在高供電電位位準的信號)到配線5605_1至5605_N 來連續選擇交換電路5602_1至5602_N 之功能。
例如，交換電路5602_1具有控制配線5604_1至5604_k 和信號線S1至Sk 之間的導電狀態(第一終端和第二終端之間的導電狀態)之功能，即、控制是否供應配線5604_1至5604_k 的電位到信號線S1至Sk 之功能。以此方式，交換電路5602_1充作選擇器。薄膜電晶體5603_1至5603_k 具有控制配線5604_1至5604_k 和信號線S1至Sk 之間的導電狀態之功能，即、分別控制供應配線5604_1至5604_k 的電位到信號線S1至Sk 之功能。以此方式，薄膜電晶體5603_1至5603_k 的每一個充作開關。
需注意的是，視頻信號資料(DATA)被輸入到配線5604_1至5604_k 的每一個。在許多例子中，視頻信號資料(DATA)為對應於影像資料或影像信號之類比信號。
接著，將參考圖19B的時序圖說明圖19A之信號線驅動器電路的操作。圖19B圖解信號Sout_1至Sout_N 和信號Vdata_1至Vdata_k 的例子。信號Sout_1至Sout_N 為移位暫存器5601的輸出信號之例子，而Vdata_1至Vdata_k 為輸入到配線5604_1至5604_k 之信號的例子。需注意的是，信號線驅動器電路的一操作週期對應於顯示裝置中的一閘極選擇週期。例如，一閘極選擇週期被分成週期T1至TN 。週期T1至TN 為用以寫入視頻信號資料(DATA)到屬於選定列之像素的週期。
需注意的是，在一些例子中，為了簡化誇大此實施例的圖式等所示之各個結構中的信號波形失真等。因此，此實施例並不一定侷限於圖式所示之尺度。
在週期T1至TN 中，移位暫存器5601連續輸出H位準信號到配線5605_1至5605_N 。例如，在週期T1中，移位暫存器5601輸出H位準信號到配線5605_1。然後，薄膜電晶體5603_1至5603_k 被打開，使得配線5604_1至5604_k 和信號線S1至Sk 產生導電。在此例中，Data(S1)至Data(Sk )分別被輸入到配線5604_1至5604_k 。經由薄膜電晶體5603_1至5603_k ，將Data(S1)至Data(Sk )分別輸入到第一至第k 行的選定列中之像素。如此，在週期T1至TN 中，視頻信號資料(DATA)被連續寫入到每一k 行的選定列中之像素。
藉由寫入視頻信號資料(DATA)到每複數個行的像素，可降低視頻信號資料(DATA)的數目或配線的數目。如此，可降低到外部電路的連接。藉由寫入視頻信號資料(DATA)到每複數個行的像素，可延長寫入時間且可防止視頻信號資料(DATA)的不充足寫入。
需注意的是，作為移位暫存器5601和交換電路5602，可使用包括實施例3所說明的薄膜電晶體之電路。在此例中，移位暫存器5601係可只藉由n通道電晶體或p通道電晶體來構成。
將參考圖20A至20C和圖21A及21B來說明用於掃描線驅動器電路及/或信號線驅動器電路的部分之移位暫存器的一例子。
掃描線驅動器電路包括移位暫存器。在一些例子中，掃描線驅動器電路亦可包括位準移動器、緩衝器等。在掃描線驅動器電路中，當時脈信號(CK)和起始脈衝信號(SP)被輸入到移位暫存器時，產生選擇信號。所產生的選擇信號被緩衝器緩衝和放大，及最後的信號被供應到對應的掃描線。一線的像素中之電晶體的閘極電極連接到掃描線。因為一線的像素中之電晶體需要突然打開，所以使用可供應大電流之緩衝器。
移位暫存器包括第一至第N脈衝輸出電路10_1至10_N (N 為3或更大的自然數)(見圖20A)。來自第一配線11的第一時脈信號CK1、來自第二配線12的第二時脈信號CK2、來自第三配線13的第三時脈信號CK3、及來自第四配線14的第四時脈信號CK4被供應到圖20A所示之移位暫存器的第一至第N脈衝輸出電路10_1至10_N。來自第五配線15的起始脈衝SP1(第一起始脈衝)被輸入到第一脈衝輸出電路10_1。輸入來自先前階段的脈衝輸出電路之信號(此種信號被稱作先前階段信號OUT(n -1))(n 為大於或等於2之自然數)到第二或隨後階段的第n 脈衝輸出電路10_n (n 為大於或等於2及小於或等於N 之自然數)。輸入來自第一脈衝輸出電路10_1之後的兩階段之第三脈衝輸出電路10_3的信號到第一脈衝輸出電路10_1。以相同方式，輸入來自在下一階段之後的階段之第(n +2)脈衝輸出電路10_(n +2)的信號(此種信號被稱作隨後階段信號OUT(n +2))到第二或隨後階段的第n 脈衝輸出電路10_n 。因此，各自階段的脈衝輸出電路輸出第一輸出信號(OUT(1)(SR)至OUT(N )(SR))，其輸入到各自隨後階段的脈衝輸出電路及/或在先前階段之前的階段之脈衝輸出電路；以及第二輸出信號(OUT(1)至OUT(N ))，其輸入到其他電路等。需注意的是，如圖20A所示，隨後階段信號OUT(n +2)未被輸入到移位暫存器的最後兩階段；作為例子，可分別從第六配線16和第七配線17額外輸入第二起始脈衝SP2和第三起始脈衝SP3到移位暫存器的最後兩階段。另一選擇是，可使用移位暫存器內部額外產生之信號。例如，可設置未有助於輸出脈衝到顯示部之第(N +1)脈衝輸出電路10_(N +1)和第(N +2)脈衝輸出電路10_(N +2)(此種電路亦稱作虛擬階段)，使得可在虛擬階段中產生對應於第二起始脈衝(SP2)和第三起始脈衝(SP3)之信號。
需注意的是，時脈信號(CK)為以規律間距在H位準和L位準(亦稱作L信號或低供電電位位準之信號)之間交替的信號。此處，連續以1/4循環來延遲第一時脈信號(CK1)至第四時脈信號(CK4)。在此實施例中，藉由使用第一至第四時脈信號(CK1)至(CK4)，執行脈衝輸出電路等的驅動控制。需注意的是，在一些例子中，依據輸入時脈信號之驅動器電路，時脈信號亦被稱作GCK或SCK；然而，使用CK作為時脈信號來進行說明。
第一輸入終端21、第二輸入終端22、及第三輸入終端23電連接到第一至第四配線11至14的任一個。例如，在圖20A中，第一脈衝輸出電路10_1的第一輸入終端21電連接到第一配線11，第一脈衝輸出電路10_1的第二輸入終端22電連接到第二配線12，及第一脈衝輸出電路10_1的第三輸入終端23電連接到第三配線13。第二脈衝輸出電路10_2的第一輸入終端21電連接到第二配線12，第二脈衝輸出電路10_2的第二輸入終端22電連接到第三配線13，及第二脈衝輸出電路10_2的第三輸入終端23電連接到第四配線14。
第一至第N 脈衝輸出電路10_1至10_N 的每一個都包括第一輸入終端21、第二輸入終端22、第三輸入終端23、第四輸入終端24、第五輸入終端25、第一輸出終端26、及第二輸出終端27(見圖20B)。在第一脈衝輸出電路10_1中，第一時脈信號CK1被輸入到第一輸入終端21，第二時脈信號CK2被輸入到第二輸入終端22，第三時脈信號CK3被輸入到第三輸入終端23，起始脈衝被輸入到第四輸入終端24，隨後階段信號OUT(3)被輸入到第五輸入終端25，從第一輸出終端26輸出第一輸出信號OUT(1)(SR)，及從第二輸出終端27輸出第二輸出信號OUT(1)。
接著，參考圖20C說明圖19A所示之脈衝輸出電路的特有電路組態之例子。
圖20C所示之脈衝輸出電路包括第一至第十一電晶體31至41。除了上述之第一至第五輸入終端21至25和第一及第二輸出終端26及27之外，還從供應第一高供電電位VDD之供電線51、供應第二高供電電位VCC之供電線52、及供應低供電電位VSS之供電線53供應信號或供電電位到第一至第十一電晶體31至41。此處，圖20C中之供電線的供電電位之強度關係如下：第一供電電位VDD高於或等於第二供電電位VCC，及第二供電電位VCC高於低供電電位VSS。需注意的是，第一至第四時脈信號(CK1)至(CK4)各個為以規律間距在H位準和L位準之間交替的信號；H位準中的時脈信號為VDD，及L位準中的時脈信號為VSS。需注意的是，將供電線52的電位VCC設定成低於供電線51的電位VDD時，可在不影響操作之下降低施加到電晶體的閘極電極之電位；如此，可降低電晶體的臨界值之位移和可抑制退化。
在圖20C中，第一電晶體31的第一終端電連接到供電線51，第一電晶體31的第二終端電連接到第九電晶體39的第一終端，及第一電晶體31的閘極電極電連接到第四輸入終端24。第二電晶體32的第一終端電連接到供電線53，第二電晶體32的第二終端電連接到第九電晶體39的第一終端，及第二電晶體32的閘極電極電連接到第四電晶體34的閘極電極。第三電晶體33的第一終端電連接到第一輸入終端21，及第三電晶體33的第二終端電連接到第一輸出終端26。第四電晶體34的第一終端電連接到供電線53，及第四電晶體34的第二終端電連接到第一輸出終端26。第五電晶體35的第一終端電連接到供電線53，第五電晶體35的第二終端電連接到第二電晶體32的閘極電極和第四電晶體34的閘極電極，及第五電晶體35的閘極電極電連接到第四輸入終端24。第六電晶體36的第一終端電連接到供電線52，第六電晶體36的第二終端電連接到第二電晶體32的閘極電極和第四電晶體34的閘極電極，及第六電晶體36的閘極電極電連接到第五輸入終端25。第七電晶體37的第一終端電連接到供電線52，第七電晶體37的第二終端電連接到第八電晶體38的第二終端，及第七電晶體37的閘極電極電連接到第三輸入終端23。第八電晶體38的第一終端電連接到第二電晶體32的閘極電極和第四電晶體34的閘極電極，及第八電晶體38的閘極電極電連接到第二輸入終端22。第九電晶體39的第一終端電連接到第一電晶體31的第二終端和第二電晶體32的第二終端，第九電晶體39的第二終端電連接到第三電晶體33的閘極電極和第十電晶體40的閘極電極，及第九電晶體39的閘極電極電連接到電連接到供電線52。第十電晶體40的第一終端電連接到第一輸入終端21，第十電晶體40的第二終端電連接到第二輸出終端27，及第十電晶體40的閘極電極電連接到第九電晶體39的第二終端。第十一電晶體41的第一終端電連接到供電線53，第十一電晶體41的第二終端電連接到第二輸出終端27，及第十一電晶體41的閘極電極電連接到第二電晶體32的閘極電極和第四電晶體34的閘極電極。
在圖20C中，連接第三電晶體33的閘極電極、第十電晶體40的閘極電極、及第九電晶體39的第二終端之部位被稱作節點A 。此外，連接第二電晶體32的閘極電極、第四電晶體34的閘極電極、第五電晶體35的第二終端、第六電晶體36的第二終端、第八電晶體38的第一終端、及第十一電晶體41的閘極電極之部位被稱作節點B (見圖21A)。
需注意的是，薄膜電晶體為具有閘極、汲極、和源極的至少三終端之元件。薄膜電晶體具有半導體，其中通道區係形成在與閘極重疊的區域中，及藉由控制閘極的電位可控制經由通道區流動在汲極和源極之間的電流。此處，因為薄膜電晶體的源極和汲極可依據薄膜電晶體的結構、操作條件等等互換，所以難以決定哪一個是源極哪一個是汲極。因此，在一些例子中，充作源極或汲極之區域不被稱作源極或汲極。在那例子中，例如，此種區域可被稱作第一終端和第二終端。
此處，圖21B為圖21A所示之包括複數個脈衝輸出電路的移位暫存器之時序圖。需注意的是，當移位暫存器包括在掃描線驅動器電路中時，圖21B中的週期61及週期62分別對應於垂直折返週期及閘極選擇週期。
需注意的是，如圖21A所示，藉由設置閘極被供應有第二供電電位VCC之第九電晶體39，在啟動程式操作前後可獲得下面的優點。
在沒有設置閘極被供應有第二供電電位VCC之第九電晶體39之下，若以啟動程式操作提高節點A的電位，則第一電晶體31的第二終端之源極的電位增加到高於第一供電電位VDD的值。然後，將第一電晶體31的源極切換到第一終端，即、供電線51側上的終端。因此，在第一電晶體31中，大偏壓被施加，並且因此明顯的應力施加在閘極和源極之間以及在閘極和汲極之間，導致電晶體的退化。藉由設置閘極被供應有第二供電電位VCC之第九電晶體39，雖然以啟動程式操作提高節點A的電位，但是可防止第一電晶體31的第二終端之電位增加。換言之，藉由設置第九電晶體39，施加在第一電晶體31的閘極和源極之間的負偏壓可被降低。因此，利用此實施例的電路組態，可降低施加在第一電晶體31的閘極和源極之間的負偏壓，使得能夠進一步抑制由於應力所導致之第一電晶體31的退化。
需注意的是，第九電晶體39被設置成經由其第一終端和第二終端連接在第一電晶體31的第二終端和第三電晶體33的閘極之間。當使用此實施例所說明之包括複數個脈衝輸出電路的移位暫存器時，在具有階段比掃描線驅動器電路多之信號線驅動器電路中，可省略第九電晶體39，如此是有利的，因為可降低電晶體的數目。
當氧化物半導體被用於第一至第十一電晶體31至41的半導體層時，可降低薄膜電晶體的關閉電流，可增加打開電流和場效遷移率，及可減少退化程度；如此可降低電路中的故障。與使用非晶矽所形成的電晶體之退化程度比較，由於施加高電位到閘極電極所導致的使用氧化物半導體所形成之電晶體的退化程度較小。因此，甚至當第一供電電位VDD被供應到供應第二供電電位VCC之供電線時，仍可執行類似操作，及可降低設置在電路中之供電線的數目，使得可使電路微型化。
需注意的是，即使配線連接被改變，使得從第三輸入終端23供應到第七電晶體37的閘極電極之時脈信號以及從第二輸入終端22供應到第八電晶體38的閘極電極之時脈信號分別為從第二輸入終端22供應到第七電晶體37的閘極電極之時脈信號以及從第三輸入終端23供應到第八電晶體38的閘極電極之時脈信號，仍可獲得類似效果。此時，在圖21A所示之移位暫存器中，在第七電晶體37和第八電晶體38二者都打開之後，第七電晶體37關掉而第八電晶體38仍開著，然後第七電晶體37仍關著而第八電晶體38關掉。如此，由於第二輸入終端22和第三輸入終端23的電位下降所導致之節點B的電位下降因為第七電晶體37的閘極電極之電位下降和第八電晶體38的閘極電極之電位下降而發生兩次。另一方面，當圖21A所示的移位暫存器中之第七電晶體37和第八電晶體38的狀態被改變，使得第七電晶體37和第八電晶體38兩者都開，然後第七電晶體37開著及第八電晶體38被關掉，然後第七電晶體37及第八電晶體38關掉時，由於第二輸入終端22和第三輸入終端23的電位下降所導致之節點B 的電位下降能夠由於第八電晶體38的閘極電極之電位下降而降低成一次。因此，從第三輸入終端23供應時脈信號CK3到第七電晶體37的閘極電極以及從第二輸入終端22供應時脈信號CK2到第八電晶體38的閘極電極之連接關係較佳。那是因為可降低節點B的電位變化次數，藉以能夠降低雜訊。
以此方式，在第一輸出終端26和第二輸出終端27的電位保持在L位準期間週期中，H位準信號被規律地供應到節點B；如此，可抑制脈衝輸出電路的故障。
此實施例可與其他實施例所說明之結構的任一個適當組合。
(實施例7)
當薄膜電晶體被製造及用於像素部以及驅動器電路時，可製造具有顯示功能之半導體裝置(亦稱作顯示裝置)。而且，當驅動器電路的部分或整個形成在與像素部相同的基板上時，可獲得系統面板。
顯示裝置包括顯示元件。作為顯示元件，可使用液晶元件(亦稱作液晶顯示元件)或發光元件(亦稱作發光顯示元件)。發光元件在其種類中包括亮度受電流或電壓控制之元件，及尤其是包括無機電致發光(EL)元件、有機EL元件等。而且，可使用諸如電子墨水等藉由電作用改變反差之顯示媒體。
顯示裝置包括密封顯示元件之面板；以及將包括控制器之IC等安裝在面板上的模組。顯示裝置係相關於在顯示裝置的製造處理中完成顯示元件之前的元件基板之一實施例，及元件基板被設置有用以供應電流到複數個像素的每一個中之顯示元件的機構。尤其是，元件基板可在只有形成顯示元件的像素電極之後的狀態中，在形成欲成為像素電極的導電膜之後和蝕刻導電膜以形成像素電極之前的狀態中，或者其他狀態的任一個。
需注意的是，此說明書中的顯示裝置意指影像顯示裝置、顯示裝置、或光源(包括照明裝置)。而且，顯示裝置亦包括下面模組在其種類中：包括裝附諸如撓性印刷電路(FPC)、捲帶式自動接合(TAB)捲帶、或捲帶式載子封裝(TCP)等連接器之模組；具有被設置有印刷配線板在其頂端的TAB捲帶或TCP之模組；以及具有藉由玻璃上晶片(COG)法直接安裝在顯示元件上的積體電路(IC)之模組。
將參考圖14A1、14A2、及14B說明半導體裝置的一實施例之液晶顯示面板的外觀和橫剖面。圖14A1及14A2各個為以密封劑4005將薄膜電晶體4010及4011和液晶元件4013密封在第一基板4001和第二基板4006之間的面板之平面圖。圖14B為沿著圖14A1及14A2中的線M-N所取之橫剖面圖。
密封劑4005被設置成圍繞設置在第一基板4001上之像素部4002和掃描線驅動器電路4004。第二基板4006被設置在像素部4002和掃描線驅動器電路4004上。因此，藉由第一基板4001、密封劑4005、及第二基板4006，將像素部4002和掃描線驅動器電路4004與液晶層4008密封在一起。使用分開備製的基板上之單晶半導體膜或複晶半導體膜所形成之信號線區驅動器電路4003被安裝在不同於由第一基板4001上之密封劑4005所包圍的區域之區域中。
需注意的是，並不特別限制分開形成之驅動器電路的連接方法，可使用COG法、佈線接合法、TAB法等。圖14A1圖解藉由COG法安裝信號線驅動器電路4003之例子，而圖14A2圖解藉由TAB法安裝信號線驅動器電路4003之例子。
設置在第一基板4001上之像素部4002和掃描線驅動器電路4004各個包括複數個薄膜電晶體。圖14B圖解包括在像素部4002中之薄膜電晶體4010和包括在掃描線驅動器電路4004中之薄膜電晶體4011作為例子。絕緣層4041、4020、4042、及4021設置在薄膜電晶體4010及4011上。另外，絕緣層4043設置在第一基板4001上，及絕緣層4044和絕緣層4045設置在薄膜電晶體的閘極電極層上。源極配線4046設置在絕緣層4020上，並且經由形成在絕緣層4020和絕緣層4041中之接觸孔連接到薄膜電晶體4010的源極電極或汲極電極。
作為薄膜電晶體4010及4011，可利用實施例1至4之任一個所說明的包括氧化物半導體層之高度可靠的薄膜電晶體。在此實施例中，薄膜電晶體4010及4011為n通道薄膜電晶體。
導電層4040設置在絕緣層4021上，絕緣層4021與用於驅動器電路的薄膜電晶體4011中之氧化物半導體層的通道形成區重疊。導電層4040被設置在與氧化物半導體層的通道形成區重疊之位置中，藉以可降低在BT測試之前和之後的薄膜電晶體4011之臨界電壓的位移量。導電層4040的電位可與薄膜電晶體4011的閘極電極層之電位相同或不同。導電層4040亦可充作第二閘極電極層。另一選擇是，導電層4040的電位可以是GND或0 V，或者導電層4040可在浮動狀態中。
需注意的是，根據實施例2所說明之處理所製造的薄膜電晶體包括高度純淨的氧化物半導體層。尤其是，為了防止雜質的進入(如、氫原子、諸如H2 O等含氫原子之化合物、或含碳原子之化合物等)，在形成氧化物半導體層時執行利用低溫泵等的排空。另外，氧化物半導體層在其形成之後經過用於脫水作用或除氫作用的熱處理。而且，氧化物絕緣膜被形成與形成薄膜電晶體的所謂背通道之區域接觸，藉以雜質從氧化物半導體層擴散到氧化物絕緣膜內。
此外，藉由將導電層4040設置在與通道形成區重疊之位置中，可保護薄膜電晶體免於靜電破壞。當保護薄膜電晶體免於靜電破壞時，可降低由於靜電所產生之載子數目。
當氧化物半導體層被高度淨化且免於靜電破壞時，氧化物半導體層的載子密度被降低。例如，可將氧化物半導體層的載子密度抑制到1×1014 /cm3 或更低。以此方式，藉由將具有抑制的載子密度之氧化物半導體層用於薄膜電晶體，電晶體可具有小的關閉電流(Ioff )。而且，藉由應用其關閉電流(Ioff )被抑制之薄膜電晶體到顯示裝置，顯示裝置可具有低電力消耗。
包括在液晶元件4013中之像素電極層4030電連接到薄膜電晶體4010。液晶元件4013的相對電極層4031係形成在第二基板4006上。像素電極層4030、相對電極層4031、及液晶層4008彼此重疊之部位對應於液晶元件4013。需注意的是，像素電極層4030和相對電極層4031被分別設置有充作對準膜之絕緣層4032和絕緣層4033。利用絕緣層4032及4033插入在其間，液晶層4008夾置在像素電極層4030和相對電極層4031之間。
需注意的是，作為第一基板4001及第二基板4006，可利用透光基板，及可使用玻璃、陶瓷、或塑膠。作為塑膠，可使用玻璃纖維強化塑膠(FRP)板、聚(乙烯氟)(PVF)膜、聚酯膜、或丙烯酸樹脂膜。
間隔物4035為藉由選擇性蝕刻絕緣膜所獲得之圓柱形間隔物，並且係為了控制像素電極層4030和相對電極層4031之間的距離(單元間隙)所設置。需注意的是，可使用球狀間隔物作為間隔物4035。相對電極層4031電連接到設置在與薄膜電晶體4010相同的基板上之共同電位線。藉由使用共同連接部，經由排列在一對基板之間的導電粒子，可將相對電極層4031電連接到共同電位線。需注意的是，導電粒子包括在密封劑4005中。
另一選擇是，可使用不需要對準膜之展現藍相的液晶。藍相為液晶相位的一種，其僅產生在於提高膽固醇液晶相的溫度同時膽固醇相變成各向同性相之前。因為藍相產生在狹窄的溫度範圍內，所以含有5 wt%或更多之對掌性作用物的液晶組成被用於液晶層4008，以提高溫度範圍。包括展現藍相之液晶和對掌性作用物的液晶組成具有1 msec或更少的短反應時間，具有光學各向同性，如此不需要對準處理，及具有小的視角相依性。
除了透射式液晶顯示裝置之外，本發明的實施例亦可應用到半穿透液晶顯示裝置。
說明液晶顯示裝置的例子，其中極化板設置在基板的外表面上(在觀看者側上)，而用於顯示元件之著色層和電極層係以此順序設置在基板的內表面上；然而，極化板可設置在基板的內表面上。極化板和著色層的堆疊結構並不侷限於此實施例，而可依據極化板和著色層的材料或者製造處理的條件來適當設定。
在薄膜電晶體4011上，絕緣層4041被形成作為欲與包括通道形成區之半導體層接觸的保護絕緣膜。例如，絕緣層4041係可使用類似於實施例1及2所說明之絕緣層208的材料和方法之材料和方法來形成。此處，藉由類似於實施例1及2的方法之方法，以濺鍍法形成氧化矽膜作為絕緣層4041。
為了降低由於薄膜電晶體所導致的表面粗糙，可將充作平面化絕緣膜之絕緣層4021形成在絕緣層4020上。作為絕緣層4021，可使用具有耐熱性之有機材料，諸如聚醯亞胺、丙烯酸樹脂、苯環丁烯基的樹脂、聚醯胺、或環氧樹脂等。除了此種有機材料之外，亦能夠使用低介電常數材料(低k材料)、矽氧烷基的樹脂、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)等。需注意的是，絕緣層4021係可藉由堆疊使用這些材料所形成之複數個絕緣膜來形成。
需注意的是，矽氧烷基的樹脂為括從矽氧烷基的材料作為起始材料所形成且具有Si-O-Si鍵的樹脂。矽氧烷基的樹脂可包括有機基(如、烷基或芳香族羥基)或氟基作為取代基。另外，有機基可包括氟基。
不特別限制形成絕緣層4021之方法，及可依據材料，藉由濺鍍法、SOG法、旋轉塗佈法、浸泡法、噴灑塗佈法、或微滴排放法(如、噴墨法、絲網印刷、或膠版印刷)等方法，或者諸如刮刀、滾輪塗佈機、簾幕式塗佈機、或刀式塗佈機等工具來形成絕緣層4021。當絕緣層4021的烘烤步驟亦充作半導體層的退火步驟時，可有效率地製造半導體裝置。
像素電極層4030和相對電極層4031係可使用透光導電材料來形成，諸如含氧化鎢的氧化銦、含氧化鎢的氧化銦鋅、含氧化鈦的氧化銦、含氧化鈦的氧化銦錫、氧化銦錫(ITO)、氧化銦鋅、或添加氧化矽之氧化銦錫等。
含導電高分子(亦稱作導電聚合物)之導電組成可被用於像素電極層4030和相對電極層4031。使用導電組成所形成之像素電極具有每平方10,000歐姆或更低之薄片電阻，以及在波長550 nm下70%或更高之透射比較佳。而且，包括在導電組成中之導電高分子的電阻率低於0.1Ω‧cm或更低較佳。
作為導電高分子，可使用所謂的π電子共軛導電聚合物。例如，可使用聚苯胺及其衍生物、聚比喀及其衍生物、聚塞吩及其衍生物、它們的兩或更多種之共聚合物。
從FPC 4018供應各種信號和電位到分開形成之信號線驅動器電路4003，及掃描線驅動器電路4004或像素部4002。
連接終端電極4015係從與包括在液晶元件4013中之像素電極層4030相同的導電膜所形成，及終端電極4016係使用與薄膜電晶體4010及4011的源極電極層和汲極電極層相同之導電膜所形成。
經由各向異性導電膜4019，將連接終端電極4015電連接到包括在PFC 4018中的的終端。
圖14A1、14A2、及14B圖解信號線驅動器電路4003被分開形成及安裝在第一基板4001上之例子；然而，此實施例並不侷限於此結構。掃描線驅動器電路可被分開形成及然後安裝，或者只有信號線驅動器電路的部分或掃描線驅動器電路的部分被分開形成及然後安裝。
圖23圖解藉由使用根據此說明書所揭示之製造方法所製造的TFT基板2600被形成作為半導體裝置之液晶顯示模組的例子。
圖23圖解液晶顯示模組的例子，其中以密封劑2602將TFT基板2600和相對基板2601彼此接合，及包括TFT等的像素部2603、包括液晶層的顯示元件2604、及著色層2605被設置在基板之間以形成顯示區。著色層2605為執行彩色顯示所必要的。在RGB系統的例子中，對應於紅、綠、及藍的顏色之各別著色層被設置給各別像素。極化器2606及2607和擴散板2613被設置在TFT基板2600和相對基板2601的外面。光源包括冷陰極管2610及反射板2611。電路板2612經由撓性配線板2609連接到TFT基板2600的配線電路部2608，及包括諸如控制電路或供電電路等外部電路。可利用減速板插入在其間而堆疊極化板和液晶層。
關於液晶顯示模組，可使用扭轉向列(TN)模式、平面轉換(IPS)模式、邊界電場轉換(FFS)模式、多域垂直對準(MVA)模式、圖案化垂直對準(PVA)模式、軸向對稱對準微胞(ASM)模式、光學補償雙折射(OCB)模式、鐵電液晶(FLC)模式、反鐵電液晶(AFLC)模式等。
經由上述處理，可製造高度可靠的液晶顯示面板作為半導體裝置。
藉由使用實施例1至5的任一個所說明之顯示裝置來製造上述液晶顯示裝置，閘極配線或源極配線係可使用含Cu之導電材料來形成；因此，可防止配線電阻的增加。結果，可達成上述液晶顯示裝置的高速操作和低電力消耗，如此液晶顯示裝置可具有大尺寸螢幕或高清晰度螢幕。
此實施例可與其他實施例所說明之結構的任一個適當組合。
(實施例8)
在此實施例中，將說明電子紙的例子作為半導體裝置的一實施例。
實施例1的薄膜電晶體可被用於電子紙，其中藉由電連接到交換元件之元件來驅動電子墨水。電子紙亦被稱作電泳顯示裝置(電泳顯示)，因為其具有與平面紙張相同的可閱讀程度、其具有比其他顯示裝置低的電力消耗、和其可被製成薄型且量輕，所以是有利的。
電泳顯示可具有各種模式。電泳顯示包括複數個微型膠囊分散在溶劑或溶質中，及各個微型膠囊包括帶正電的第一粒子和帶負電的第二粒子。藉由施加電場到微型膠囊，微型膠囊中的粒子在相反方向移動，及只顯示聚集在一側上之粒子的顏色。需注意的是，第一粒子和第二粒子各個包括色素及在沒有電場之下不移動。此外，第一粒子和第二粒子具有不同顏色(其可以是無色的)。
如此，電泳顯示為利用具有高介電常數的物質移動到高電場區之所謂的介電泳動效應之顯示。
上述微型膠囊分散在溶劑中之溶液被稱作電子墨水。此電子墨水可印刷在玻璃、塑膠、布料、紙張等的表面上。而且，藉由使用具有色素之濾色器或粒子，亦可達成彩色顯示。
此外，若複數個上述微型膠囊被適當排列在主動矩陣型基板上以插入在兩電極之間，則可完成主動矩陣式顯示裝置，及可藉由施加電場到微型膠囊來執行顯示。例如，可使用使用實施例1所說明之薄膜電晶體所獲得的主動矩陣式基板。
需注意的是，微型膠囊中之第一粒子和第二粒子係可使用選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電材料、電致發光材料、電致變色材料、及磁泳材料之單一材料來形成，或者使用這些材料的任一個之合成材料來形成。
圖22圖解主動矩陣式電子紙作為半導體裝置的例子。可以類似於實施例1及2所說明之薄膜電晶體的方式之方式來製造用於半導體裝置之薄膜電晶體581，及是包括氧化物半導體層之高度可靠的薄膜電晶體。
圖22之電子紙為使用扭轉球顯示系統之顯示裝置的例子。扭轉球顯示系統意指各個以黑和白著色之球狀粒子排列在用於顯示元件的電極層之第一電極層587和第二電極層588之間，及在第一電極層和第二電極層之間產生電位差，以控制球狀粒子的取向，使得顯示被執行之方法。
形成在基板580上之薄膜電晶體581為具有底閘極結構之薄膜電晶體，及被覆蓋有與半導體層接觸的絕緣層583。絕緣層591係形成在基板580上，絕緣層592及絕緣層582係形成在薄膜電晶體的閘極電極上，和絕緣層597及絕緣層598係形成在絕緣層583上。另外，源極配線599a及源極配線599b係形成在絕緣層583上，並且經由形成在絕緣層583和絕緣層597中之接觸孔連接到薄膜電晶體581的源極電極層或汲極電極層。經由形成在絕緣層585中之開口，薄膜電晶體581的源極電極層或汲極電極層係與第一電極層587接觸，藉以薄膜電晶體581電連接到第一電極層587。球狀粒子589係設置在形成於基板596上的第一電極層587和第二電極層588之間。球狀粒子589的每一個包括黑色區590a、白色區590b、及充填有液體之空腔594在黑色區590a及白色區590b四周。球狀粒子589四周的空間被充填有諸如樹脂等填料595(見圖22)。第一電極層587對應於像素電極，而第二電極層588對應於共同電極。第二電極層588電連接到設置在與薄膜電晶體581相同的基板上之共同電位線。藉由使用共同連接部，第二電極層588可經由設置在一對基板之間的導電粒子電連接到共同電位線。
可使用電泳元件取代扭轉球。使用具有直徑約10μm至200μm的微型膠囊，其中透明液體、帶正電的白色微粒以及帶負電的黑色微粒被封裝。在第一電極層和第二電極層之間提供的微型膠囊中，當在第一電極層和第二電極層之間施加電場時，白色微粒和黑色微粒彼此移動到相反側，使得白色或黑色能夠被顯示。使用此原理的顯示元件為電泳顯示元件，及使用電泳顯示元件之裝置通常被稱作電子紙。電泳顯示元件具有比液晶顯示元件高的反射比，如此，不需要輔助光，電力消耗低，及甚至在黯淡處仍可辨識顯示部。而且，甚至當未供應電力到顯示部時，仍可維持曾經顯示的影像。因此，即使當具有顯示功能之半導體裝置(可被簡稱作顯示裝置或設置有顯示裝置的半導體裝置)切斷電波源時，仍可儲存顯示的影像。
經由上述處理，可製造高度可靠的電子紙作為半導體裝置。
在使用用以製造實施例1至5所說明的薄膜電晶體之方法的任一個來製造上述電子紙之像素部中的薄膜電晶體之例子中，可以抑制由於各自像素的薄膜電晶體之臨界電壓的變化所導致的顯示不均勻。
藉由使用實施例1至3的任一個所說明之顯示裝置來製造上述電子紙，可使用含Cu之導電材料形成閘極配線或源極配線；因此，可防止配線電阻的增加。結果，可達成上述電子紙的高速操作和低電力消耗，如此電子紙可具有大尺寸螢幕或高清晰度螢幕。
此實施例可與其他實施例所說明之結構的任一個適當組合。
(實施例9)
將說明發光顯示裝置的例子作為半導體裝置。作為包括在顯示裝置中之顯示元件，此處說明利用電致發光之發光元件。根據發光材料為有機化合物還是無機化合物來分類利用電致發光之發光元件。通常，前者被稱作有機EL元件，而後者被稱作無機EL元件。
在有機EL元件中，藉由施加電壓到發光元件，從一對電極分開注射電子和電洞到包括發光有機化合物之層，及電流流動。然後，載子(電子和電洞)被重組，使得發光有機化合物被激發。發光有機化合物從激發狀態回到接地狀態，藉以發光。由於此種機制，此發光元件被稱作電流激發發光元件。
根據其元件結構將無機EL元件分類成分散型無機EL元件和薄膜無機EL元件。分散型無機EL元件具有發光材料的粒子分散在結合劑中之發光層，及其光發射機制為利用施體位準和受體位準之施體受體重組型光發射。薄膜無機EL元件具有發光層夾置在介電層之間，而介電層另外插入在電極之間的結構，及其光發射機制為利用金屬離子的內殼層電子過渡之局部型光發射。需注意的是，此處使用有機EL元件作為發光元件來進行說明。
圖16圖解像素組態的例子作為半導體裝置的例子，其可藉由數位時間灰階法來驅動。
將說明可藉由數位時間灰階法來驅動之像素的組態和操作。此處說明一像素包括使用氧化物半導體層之兩n通道電晶體在通道形成區中之例子。
像素6400包括交換電晶體6401、驅動器電晶體6402、發光元件6404、及電容器6403。交換電晶體6401的閘極連接到掃描線6406，交換電晶體6401的第一電極(源極電極和汲極電極的其中之一)連接到信號線6405，及交換電晶體6401的第二電極(源極電極和汲極電極的其中另一個)連接到驅動電晶體6402的閘極。驅動電晶體6402的閘極經由電容器6403連接到供電線6407，驅動電晶體6402的第一電極連接到供電線6407，及驅動電晶體6402的第二電極連接到發光元件6404的第一電極(像素電極)。發光元件6404的第二電極對應於共同電極6408。共同電極6408電連接到形成在同一基板上之共同電位線。
需注意的是，發光元件6404的第二電極(共同電極6408)被設定成低供電電位。當高供電電位為參考時，低供電電位低於被供應到供電線6407之高供電電位。例如，可設定GND及0 V作為低供電電位。高供電電位和低供電電位之間的電位差被應用到發光元件6404，使得電流流經發光元件6404，藉以發光元件6404發光。如此，各個電位被設定，使得高供電電位和低供電電位之間的電位差高於或等於發光元件6404的正向臨界電壓。
當使用驅動器電晶體6402的閘極電容作為電容器6403的替代物時，可省略電容器6403。驅動器電晶體6402的閘極電容係可形成在通道區和閘極電極之間。
此處，在使用電壓輸入電壓驅動法之例子中，視頻信號被輸入到驅動器電晶體6402的閘極，使得驅動器電晶體6402被完全開或關。也就是說，驅動器電晶體6402在直線區中操作，如此高於供電線6407的電壓之電壓被供應到驅動器電晶體6402的閘極電極。需注意的是，高於或等於(供應線電壓+驅動電晶體6402的V th )的電壓被施加到信號線6405。
在使用類比灰階法取代數位時間灰階法之例子中，可藉由以不同方式輸入信號來利用與圖16相同的像素組態。
在使用類比灰階法之例子中，高於或等於(發光元件6404的正向電壓+驅動電晶體6402的V th )的電壓被施加到驅動器電晶體6402的閘極電極。發光元件6404的正向電壓意指獲得想要亮度之電壓，及高於至少正向臨界電壓。藉由輸入視頻信號以使驅動器電晶體6402能夠在飽和區中操作，電流可被供應到發光元件6404。為了在飽和區中操作驅動電晶體6402，供電線6407的電位被設定高於驅動電晶體6402的閘極電位。因為視頻信號為類比信號，所以根據視頻信號的電流在發光元件6404中流動，及可執行類比灰階驅動。
需注意的是，像素組態並不侷限於圖16所示者。例如，圖16所示之像素組態可另外包括開關、電阻器、電容器、電晶體、邏輯電路等。
接著，將參考圖17A至17C說明發光元件的結構。此處，將藉由採用n通道驅動器TFT作為例子來說明像素的橫剖面結構。可以類似於實施例1及2所說明之薄膜電晶體的方式之方式來製造用於圖17A至17C所示之半導體裝置的驅動器TFT 7001、驅動器TFT 7011、及驅動器TFT 7021，及為各個包括氧化物半導體層之高度可靠的薄膜電晶體。
為了析取從發光元件發出的光，需要陽極和陰極的至少其中之一來透射光。薄膜電晶體和發光元件係形成在基板上。發光元件可具有頂發射結構，其中經由與基板相反的表面來析取光；底發射結構，其中經由基板側上的表面來析取光；或雙發射結構，其中經由與基板相反的表面和基板側上的表面來析取光。像素組態可應用到具有這些發射結構的任一個之發光元件。
將參考圖17A說明具有底發射結構之發光元件。
圖17A為驅動器TFT 7011為n通道TFT並且從發光元件7012發出光到陰極7013側的例子中之像素的橫剖面圖。在圖17A中，發光元件7012的陰極7013係形成在電連接到驅動器TFT 7011之透光導電膜7017上，及以EL層7014和陽極7015此順序堆疊在陰極7013上。另外，絕緣層7031係形成在基板上，絕緣層7032及絕緣層7036係形成在驅動器TFT 7011的閘極電極上，以及絕緣層7037、7038、及7039係形成在驅動器TFT 7011的源極電極和汲極電極上。源極配線7018a和源極配線7018b係形成在絕緣層7038上，並且經由形成在絕緣層7037和絕緣層7038中之接觸孔連接到驅動器TFT 7011的源極電極。需注意的是，經由形成在絕緣層7037、7038、及7039中之接觸孔，透光導電膜7017電連接到驅動器TFT 7011的汲極電極。
作為透光導電膜7017，可使用諸如含氧化鎢之氧化銦、含氧化鎢之氧化銦鋅、含氧化鈦之氧化銦、含氧化鈦之氧化銦錫、氧化銦錫(下面稱作ITO)、氧化銦鋅、或添加氧化矽之氧化銦錫的膜之膜等透光導電膜。
陰極7013係可使用各種材料來形成，及具有極低功函數之材料較佳，例如，諸如Li(鋰)或Cs(銫)等鹼性金屬；諸如Mg(鎂)、Ca(鈣)、或Sr(鍶)等鹼性土金屬；含這些金屬的任一個之合金(諸如、Mg:Ag或Al:Li等)；或諸如Yb(鐿)或Er(鉺)等稀土金屬。在圖17A中，陰極7013的厚度約透射光的厚度(約5 nm至30 nm較佳)。例如，具有厚度20 nm之鋁膜用於陰極7013。
需注意的是，透光導電膜和鋁膜可被堆疊和選擇性蝕刻，以形成透光導電膜7017和陰極7013；在此例中，使用相同遮罩來執行蝕刻較佳。
陰極7013的周邊部覆蓋有隔牆7019。隔牆7019係使用聚醯亞胺、丙烯酸樹脂、聚醯胺、環氧樹脂等有機樹脂膜；無機絕緣膜；或有機聚矽氧烷來形成。隔牆7019係使用光敏樹脂材料來形成，以具有開口在陰極7013上，使得開口的側壁被形成作為具有連續曲率之傾斜表面尤其佳。在將光敏樹脂材料用於隔牆7019之例子中，可省略形成抗蝕遮罩之步驟。
形成在陰極7013和隔牆7019上之EL層7014可被形成作單層或堆疊的複數個層。當EL層7014被形成作複數個層時，在陰極7013上，以電子注射層、電子運送層、發光層、電洞運送層、及電洞注射層之順序加以堆疊。需注意的是，除了發光層之外，並非所有這些層都必須設置。
堆疊順序並不侷限於上述堆疊順序，及在陰極7013上，以電洞注射層、電洞運送層、發光層、電子運送層、及電子注射層的順序加以堆疊。然而，當比較電力消耗時，在陰極7013上，以電子注射層、電子運送層、發光層、電洞運送層、及電洞注射層的順序加以堆疊較佳，因為電力消耗較低。
關於形成在EL層7014上之陽極7015，可使用各種材料，及例如使用具有高功函數之材料較佳，諸如ZrN、Ti、W、Ni、Pt、Cr；或諸如ITO、IZO(氧化銦氧化鋅)、及ZnO等透光導電材料。關於陽極7015上之阻光膜7016，例如，使用阻隔光之金屬、反射光之金屬等。在此實施例中，ITO膜被用於陽極7015，而Ti膜被用於阻光膜7016。
發光元件7012對應於EL層7014夾置在陰極7013和陽極7015之間的區域。在圖17A所示之元件結構的例子中，從發光元件7012發出光到陰極7013側，如箭頭所示。
需注意的是，圖17A圖解使用透光導電膜作為閘極電極之例子，及經由濾色器層7033從發光元件7012發出光。
濾色器層7033係使用光致微影技術等，藉由諸如噴墨法等微滴排放法、印刷法、蝕刻法所形成。
濾色器層7033被覆蓋有外罩層7034，亦被覆蓋有保護絕緣層7035。需注意的是，在圖17A中圖解具有薄厚度的外罩層7034；然而，外罩層7034具有將由於濾色器層7033所導致之表面不均勻平面化的功能。
形成在保護絕緣層7035、外罩層7034、和絕緣層7037、7038、及7039中並且到達汲極電極之接觸孔設置在與隔牆7019重疊的位置中。在圖17A中，到達汲極電極之接觸孔與隔牆7019彼此重疊，藉以可提高孔徑比。
接著，將參考圖17B說明具有雙發射結構之發光元件。
在圖17B中，發光元件7022的陰極7023形成在電連接到驅動器TFT 7021之透光導電膜7027上，及以EL層7024和陽極7025此順序堆疊在陰極7023上。另外，絕緣層7041形成在基板上，絕緣層7042及絕緣層7046形成在驅動器TFT 7021的閘極電極上，以及絕緣層7047、7048、及7049形成在驅動器TFT 7021的源極電極和汲極電極上。源極配線7028a和源極配線7028b形成在絕緣層7048上，及經由形成在絕緣層7047和絕緣層7048中之接觸孔連接到驅動器TFT 7021的源極電極。需注意的是，經由形成在絕緣層7047、7048、及7049中之接觸孔，透光導電膜7027電連接到驅動器TFT 7021的汲極電極。
關於透光導電膜7027，可使用含氧化鎢之氧化銦、含氧化鎢之氧化銦鋅、含氧化鈦之氧化銦、含氧化鈦之氧化銦錫、氧化銦錫(下面稱作ITO)、氧化銦鋅、或添加氧化矽之氧化銦錫的透光導電膜。
陰極7023係可使用各種材料來形成，及具有極低功函數之材料較佳，例如諸如Li(鋰)或Cs(銫)等鹼性金屬；諸如Mg(鎂)、Ca(鈣)、或Sr(鍶)等鹼性土金屬；含這些金屬的任一個之合金(如、Mg:Ag或Al:Li)；或諸如Yb(鐿)或Er(鉺)等稀土金屬。在此實施例中，陰極7023的厚度約能夠透射光之厚度(約5 nm至30 nm較佳)。例如，具有厚度20 nm之鋁膜被使用作為陰極7023。
需注意的是，透光導電膜和鋁膜可被堆疊及被選擇性蝕刻，以形成透光導電膜7027和陰極7023。在此例中，可使用同一遮罩來執行蝕刻較佳。
陰極7023的周邊部覆蓋有隔牆7029。隔牆7029係使用聚醯亞胺、丙烯酸樹脂、聚醯胺、環氧樹脂等有機樹脂膜；無機絕緣膜；或有機聚矽氧烷來形成。隔牆7029係使用光敏樹脂材料來形成，以具有開口在陰極7023上，使得開口的側壁被形成作為具有連續曲率之傾斜表面尤其佳。在將光敏樹脂材料用於隔牆7029之例子中，可省略形成抗蝕遮罩之步驟。
形成在陰極7023和隔牆7029上之EL層7024可被形成作單層或堆疊的複數個層。當EL層7024被形成作複數個層時，在陰極7023上，以電子注射層、電子運送層、發光層、電洞運送層、及電洞注射層之順序加以堆疊。需注意的是，除了發光層之外，並非所有這些層都必須設置。
堆疊順序並不侷限於上述堆疊順序，及在陰極7023上，以電洞注射層、電洞運送層、發光層、電子運送層、及電子注射層的順序加以堆疊。然而，當比較電力消耗時，在陰極7023上，以電子注射層、電子運送層、發光層、電洞運送層、及電洞注射層的順序加以堆疊較佳，因為電力消耗較低。
關於形成在EL層7024上之陽極7025，可使用各種材料，及使用具有高功函數之材料較佳，例如，諸如ITO、IZO、及ZnO等透光導電材料較佳。在此實施例中，含氧化矽之ITO膜被用於陽極7025。
發光元件7022對應於EL層7024夾置在陰極7023和陽極7025之間的區域。在圖17B所示之元件結構的例子中，從發光元件7022發出光到陽極7025側及陰極7023側二者，如箭頭所示。
需注意的是，圖17B圖解使用透光導電膜作為閘極電極之例子，及經由濾色器層7043從發光元件7022發出光到陰極7023側。
濾色器層7043係使用光致微影技術等，藉由諸如噴墨法等微滴排放法、印刷法、蝕刻法所形成。
濾色器層7043被覆蓋有外罩層7044，亦被覆蓋有保護絕緣層7045。
形成在保護絕緣層7045、外罩層7044、和絕緣層7047、7048、及7049中並且到達汲極電極之接觸孔設置在與隔牆7029重疊的位置中。到達汲極電極之接觸孔與隔牆7029彼此重疊，藉以陽極7025側上之孔徑比實際上可與陰極7023側上之孔徑比相同。
需注意的是，當使用具有雙發射結構之發光元件並且在顯示表面二者上執行全彩顯示時，來自陽極7025側的光未通過濾色器層7043；因此，設置有另一濾色器層的密封基板係設置在陽極7025上較佳。
接著，將參考圖17C說明具有頂發射結構之發光元件。
圖17C為驅動器TFT 7001為n通道TFT並且從發光元件7002發出光到陽極7005側的例子中之像素的橫剖面圖。在圖17C中，形成電連接到驅動器TFT 7001之發光元件7002的陰極7003，及以EL層7004和陽極7005此順序堆疊在陰極7003上。另外，絕緣層7051係形成在基板上，絕緣層7052及絕緣層7056係形成在驅動器TFT 7001的閘極電極上，以及絕緣層7057、7058、及7059係形成在驅動器TFT 7001的源極電極和汲極電極上。源極配線7008a和源極配線7008b係形成在絕緣層7058上，並且經由形成在絕緣層7057和絕緣層7058中之接觸孔連接到驅動器TFT 7001的源極電極。需注意的是，經由形成在絕緣層7057、7058、及7059中之接觸孔，陰極7003電連接到驅動器TFT 7001的汲極電極。
陰極7003係可使用各種材料來形成，及具有極低功函數之材料較佳，例如諸如Li(鋰)或Cs(銫)等鹼性金屬；諸如Mg(鎂)、Ca(鈣)、或Sr(鍶)等鹼性土金屬；含這些金屬的任一個之合金(如、Mg：Ag或Al:Li)；或諸如Yb(鐿)或Er(鉺)等稀土金屬。
陰極7003的周邊部覆蓋有隔牆7009。隔牆7009係使用聚醯亞胺、丙烯酸樹脂、聚醯胺、環氧樹脂等有機樹脂膜；無機絕緣膜；或有機聚矽氧烷來形成。隔牆7009係使用光敏樹脂材料來形成，以具有開口在陰極7003上，使得開口的側壁被形成作為具有連續曲率之傾斜表面尤其佳。在將光敏樹脂材料用於隔牆7009之例子中，可省略形成抗蝕遮罩之步驟。
形成在陰極7003和隔牆7009上之EL層7004可被形成作單層或堆疊的複數個層。當EL層7004被形成作複數個層時，在陰極7003上，以電子注射層、電子運送層、發光層、電洞運送層、及電洞注射層之順序加以堆疊。需注意的是，除了發光層之外，並非所有這些層都必須設置。
堆疊順序並不侷限於上述堆疊順序，及在陰極7003上，以電洞注射層、電洞運送層、發光層、電子運送層、及電子注射層的順序加以堆疊。在以此順序堆疊這些層時，陰極7003充作陽極。
在圖17C中，在以Ti膜、鋁膜、及Ti膜的順序堆疊之堆疊膜上，以電洞注射層、電洞運送層、發光層、電子運送層、及電子注射層的順序加以堆疊，及在其上形成Mg：Ag合金薄膜和ITO之堆疊層。
然而，當比較電力消耗時，在陰極7003上，以電子注射層、電子運送層、發光層、電洞運送層、及電洞注射層的順序加以堆疊較佳，因為電力消耗較低。
陽極7005係使用透光導電材料來形成，及例如可使用含氧化鎢之氧化銦、含氧化鎢之氧化銦鋅、含氧化鈦之氧化銦、含氧化鈦之氧化銦錫、氧化銦錫(ITO)、氧化銦鋅、或添加氧化矽之氧化銦錫的透光導電膜。
發光元件7002對應於EL層7004夾置在陰極7003和陽極7005之間的區域。在圖17C所示之元件結構的例子中，從發光元件7002發出光到陽極7005側，如箭頭所示。
在圖17C中，經由形成在絕緣層7057、7058、及7059中之接觸孔，TFT 7001的汲極電極層電連接到陰極7003。平面化絕緣層7053係可使用諸如聚醯亞胺、丙烯酸樹脂、苯環丁烯基的樹脂、聚醯胺、或環氧樹脂等樹脂材料來形成。除了此種樹脂材料之外，亦能夠使用低介電常數材料(低k材料)、矽氧烷基的樹脂、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)等。需注意的是，平面化絕緣層7053係可藉由堆疊使用這些材料所形成之複數個絕緣膜來形成。並未特別限制用以形成平面化絕緣層7053之方法。依據材料，能夠以諸如濺鍍法、SOG法、旋轉塗佈法、浸泡法、噴灑塗佈法、或微滴排放法(如、噴墨法、絲網印刷、或膠版印刷)等方法，或者諸如刮刀、滾輪塗佈機、簾幕式塗佈機、或刀式塗佈機等工具來形成平面化絕緣層7053。此外，絕緣層7055設置在平面化絕緣層7053上較佳。
隔牆7009被設置以絕緣陰極7003和鄰接像素的陰極。隔牆7009係使用聚醯亞胺、丙烯酸樹脂、聚醯胺、環氧樹脂等有機樹脂膜等；無機絕緣膜；或有機聚矽氧烷來形成。隔牆7009係使用光敏樹脂材料來形成，以具有開口部在陰極7003上，使得開口部的側壁被形成作為具有連續曲率之傾斜表面尤其佳。當使用光敏樹脂材料形成隔牆7009時，可省略形成抗蝕遮罩之步驟。
在圖17C所示之結構中，當執行全彩顯示時，例如，發光元件7002被使用作為綠色發光元件、鄰接發光元件的其中之一被使用作為紅色發光元件、及其中另一個被使用作為藍色發光元件。另一選擇是，能夠全彩顯示之發光顯示裝置係可使用四種發光元件來製造，其不但包括白色發光元件而且還包括三種發光元件。
在圖17C的結構中，可以所排列之所有複數個發光元件都是白色發光元件並且具有濾色器等之密封基板設置在發光元件7002上之此種方式來製造能夠全彩顯示之發光顯示裝置。展現諸如白色等單一顏色之材料被形成並且與濾色器或顏色轉換層組合，藉以可執行全彩顯示。
無須說，亦可執行單色光發射之顯示。例如，可藉由使用白光發射來形成照明系統，或者可藉由使用單一顏色光發射來形成區域顏色發光裝置。
若需要的話，可設置諸如包括圓形極化板之極化膜等光學膜。
雖然此處說明有機EL元件作為發光元件，但是亦可設置無機EL元件作為發光元件。
需注意的是，說明控制發光元件的驅動之薄膜電晶體(驅動器TFT)電連接到發光元件的例子；然而，可利用用於電流控制之TFT連接在驅動器TFT和發光元件之間的結構。
當未設置發光元件和隔牆時，本發明的一實施例亦可應用到液晶顯示裝置。圖37將說明液晶顯示裝置的例子。
說明驅動器TFT 7061為n通道TFT之例子。在圖37中，設置電連接到驅動器TFT 7061之透光導電膜7067。另外，絕緣層7071形成在基板上，絕緣層7072及絕緣層7076形成在驅動器TFT 7061的閘極電極上，和絕緣層7077、7078、及7079形成在驅動器TFT 7061的源極電極和汲極電極上。源極配線7068a和源極配線7068b係形成在絕緣層7077及7078上，並且經由形成在絕緣層7078和絕緣層7077中之接觸孔連接到驅動器TFT 7061的源極電極。經由形成在絕緣層7077、7078、及7079中之接觸孔，透光導電膜7067電連接到驅動器TFT 7061的汲極電極。
作為透光導電膜7067，可使用含氧化鎢之氧化銦、含氧化鎢之氧化銦鋅、含氧化鈦之氧化銦、含氧化鈦之氧化銦錫、氧化銦錫(下面稱作ITO)、氧化銦鋅、或添加氧化矽之氧化銦錫的透光導電膜。
需注意的是，在圖37中，經由濾色器層7063從背光等發出光。濾色器層7063係使用光致微影技術等，藉由諸如噴墨法等微滴排放法、印刷法、蝕刻法來形成。
濾色器層7063被覆蓋有外罩層7064，亦被覆蓋有保護絕緣層7065。需注意的是，在圖37中圖解具有薄厚度的外罩層7064；然而，外罩層7064具有將由於濾色器層7063所導致之表面不均勻平面化的功能。
液晶層設置在透光導電膜7067上之結構可應用到液晶顯示裝置。
接著，將參考圖15A及15B說明半導體裝置的一實施例之發光顯示面板(亦稱作發光面板)的外觀和橫剖面。圖15A為以密封劑將形成在第一基板上之薄膜電晶體和發光元件被密封在第一基板和第二基板之間的面板之平面圖。圖15B為沿著圖15A的線H-I所取之橫剖面圖。
密封劑4505被設置成圍繞設置在第一基板4501上之像素部4502、信號線驅動器電路4503a、信號線驅動器電路4503b、掃描線驅動器電路4504a、和掃描線驅動器電路4504b。此外，第二基板4506係設置在像素部4502、信號線驅動器電路4503a及4503b、和掃描線驅動器電路4504a及4504b上。因此，藉由第一基板4501、密封劑4505、和第二基板4506，以填料4507將像素部4502、信號線驅動器電路4503a及4503b、和掃描線驅動器電路4504a及4504b密封在一起。以保護膜(諸如接合膜或紫外線可熟化樹脂膜)或者具有高氣密性和低除氣性的覆蓋材料如此封裝(密封)顯示裝置，使得顯示裝置不暴露至外面空氣較佳。
形成在第一基板4501上之像素部4502、信號線驅動器電路4503a及4503b、和掃描線驅動器電路4504a及4504b各個包括複數個薄膜電晶體，及包括在像素部4502中之薄膜電晶體4510和包括在信號線驅動器電路4503a中之薄膜電晶體4509被圖解作為圖15B的例子。絕緣層4541、4542、及4543設置在薄膜電晶體4509及4510上。絕緣層4544設置在薄膜電晶體4510上。另外，絕緣層4545設置在第一基板4501上，及絕緣層4546和絕緣層4547設置在薄膜電晶體的閘極電極層上。源極配線4548設置在絕緣層4542上，並且經由形成在絕緣層4541和絕緣層4542中之接觸孔連接到薄膜電晶體4510的源極電極層或汲極電極層。
作為薄膜電晶體4509及4510，可利用實施例1至3之任一個所說明的包括氧化物半導體層之高度可靠的薄膜電晶體。在此實施例中，薄膜電晶體4509及4510為n通道薄膜電晶體。
導電層4540係設置在絕緣層4543上，以與用於驅動器電路的薄膜電晶體4509之氧化物半導體層中的通道形成區重疊。當導電層4540被設置在與氧化物半導體層的通道形成區重疊之位置中時，可降低BT測試前後之薄膜電晶體4509的臨界電壓之位移量。導電層4540可具有與薄膜電晶體4509的閘極電極層之電位相同或不同的電位，及可充作第二閘極電極層。導電層4540的電位可以是GND或0 V，或者導電層4540可在浮動狀態中。
在薄膜電晶體4509及4510中，絕緣層4541被形成作為欲與包括通道形成區之半導體層接觸的保護絕緣膜。可使用類似於實施例1所說明之絕緣層208的材料和方法之材料和方法來形成絕緣層4541。此外，為了降低由於薄膜電晶體所導致的表面粗糙，薄膜電晶體4510被覆蓋有充作平面化絕緣膜之絕緣層4544。此處，以類似於實施例1所說明之絕緣層208的方式之方式，藉由濺鍍法將氧化矽膜形成作絕緣層4541。
另外，絕緣層4544被形成作為平面化絕緣膜。可使用類似於實施例7所說明之絕緣層4021的材料和方法之材料和方法來形成絕緣層4544。此處，將丙烯酸樹脂用於絕緣層4544。
參考號碼4511表示發光元件，及為包括在發光元件4511中之像素電極的第一電極層4517電連接到薄膜電晶體4510的源極電極或汲極電極。需注意的是，發光元件4511的結構並不侷限於此實施例所說明的結構：第一電極層4517、電致發光層4512、和第二電極層4513的堆疊結構。可依據從發光元件4511析取光之方向等來適當改變發光元件4511的結構。
隔牆4520係使用有機樹脂膜、無機絕緣膜、或有機聚矽氧烷來形成。隔牆4520係使用光敏樹脂材料來形成，以具有開口部在第一電極層4517上，使得開口部的側壁被形成作為具有連續曲率之傾斜表面尤其佳。
電致發光層4512係可被形成作單層或堆疊的複數個層。
保護膜係可形成在第二電極層4513和隔牆4520上，以防止氧、氫、濕氣、二氧化碳等進入發光元件4511。作為保護膜，可形成氮化矽膜、氧氮化矽膜、DLC膜等。
各種信號和電位從FPC 4518a及4518b被供應到信號線驅動器電路4503a及4503b、掃描線驅動器電路4504a及4504b、或像素部4502。
從與包括在發光元件4511中之第一電極層4517相同的導電膜形成連接終端電極4515，及從與包括在薄膜電晶體4509及4510中之源極電極和汲極電極相同的導電膜形成終端電極4516。
連接終端電極4515經由各向異性導電膜4519電連接到FPC 4518a的終端。
位在從發光元件4511析取光之方向上的第二基板需要具有透光特性。在那例子中，使用諸如玻璃板、塑膠板、聚酯板、或丙烯酸膜等透光材料。
作為填料4507，除了諸如氮或氬等鈍氣之外，還可使用紫外線可熟化樹脂或熱固性樹脂。例如，可使用聚氯乙烯(PVC)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽氧樹脂、聚乙烯縮丁醛(PVB)、或乙烯醋酸乙烯酯(EVA)。例如，可將氮用於填料。
若需要的話，可在發光元件的發光表面上適當設置諸如極化板、圓形極化板(包括橢圓形極化板)、減速板(四分之一波長板或半波長板)，或濾色器等等光學膜。而且，極化板或圓形極化板可被設置有防反射膜。例如，可執行防炫光處理，其中可由表面上的凸出和凹下擴散反射光，以降低炫光。
可在分開備製的基板上，信號線驅動器電路4503a及4503b和掃描線驅動器電路4504a及4504b可被安裝作為使用單晶半導體或複晶半導體所形成的驅動器電路。另一選擇是，可分開形成和安裝只有信號線驅動器電路或其部分，或者只有掃描線驅動器電路或其部分。此實施例並不侷限於圖15A及15B所示之結構。
經由上述處理，可製造高度可靠的發光顯示裝置(顯示面板)作為半導體裝置。
藉由使用實施例1至5的任一個所說明之顯示裝置來製造上述發光顯示裝置，可使用含Cu之導電材料來形成閘極配線或源極配線；因此，可防止配線電阻的增加。結果，可達成上述發光顯示裝置的高速操作和低電力消耗，如此發光顯示裝置可具有大尺寸螢幕或高清晰度螢幕。
此實施例可與其他實施例所說明之結構的任一個適當組合。
(實施例10)
可將此說明書所揭示之半導體裝置應用到電子紙。只要它們能夠顯示資料，電子紙可被用於各種領域的電子用品。例如，可將電子紙應用到電子書閱讀器(e-book閱讀器)、佈告欄、諸如火車等交通工具中的廣告、或諸如信用卡等各種卡片的顯示等等。圖24A及24B和圖25圖解此種電子用品的例子。
圖24A圖解使用電子紙所形成之佈告欄2631。在廣告媒體為印刷紙張之例子中，用手放回廣告；然而，藉由使用電子紙，可短時間改變廣告顯示。而且，可獲得穩定影像卻沒有顯示故障。需注意的是，佈告欄可具有能夠無線發送和接收資訊之組態。
藉由使用實施例1至5的任一個所說明之顯示裝置來製造佈告欄2631，閘極配線或源極配線係可使用含Cu之導電材料來形成；因此，可防止配線電阻的增加。結果，可達成上述顯示裝置的高速操作和低電力消耗，如此佈告欄2631可具有大尺寸螢幕或高清晰度螢幕。
圖24B圖解諸如火車等交通工具中的廣告2632。在廣告媒體為印刷紙張之例子中，用手放回廣告；然而，藉由使用電子紙，無須太多人力就可短時間改變廣告顯示。而且，可獲得穩定影像卻沒有顯示故障。需注意的是，交通工具中的廣告可具有能夠無線發送和接收資訊之組態。
藉由使用實施例1至5的任一個所說明之顯示裝置來製造交通工具中的廣告2632，閘極配線或源極配線係可使用含Cu之導電材料來形成；因此，可防止配線電阻的增加。結果，可達成上述顯示裝置的高速操作和低電力消耗，如此交通工具中的廣告2632可具有大尺寸螢幕或高清晰度螢幕。
圖25圖解電子書閱讀器的例子。例如，電子書閱讀器2700包括外殼2701和外殼2703兩外殼。外殼2701和外殼2703與鉸鏈2711組合，使得電子書閱讀器2700可以鉸鏈2711作為軸來開闔。藉由此種結構，電子書閱讀器2700能夠像紙張書本一樣操作。
顯示部2705和顯示部2707分別結合在外殼2701和外殼2703中。顯示部2705和顯示部2707可顯示同一影像或不同影像。在顯示部2705和顯示部2707顯示不同影像之例子中，例如，在右側上的顯示部(圖25中的顯示部2705)可顯示正文，而左側上的顯示部(圖25中的顯示部2707)可顯示圖形。
圖25圖解外殼2701被設置有操作部等之例子。例如，外殼2701被設置有電力開關2721、操作鍵2723、揚聲器2725等。利用操作鍵2723，可翻動頁面。需注意的是，鍵盤、定位裝置等可設置在設置顯示部之外殼的表面上。而且，外部連接終端(諸如耳機終端、USB終端、或可連接到諸如AC配接器和USB纜線等各種纜線之終端等)、記錄媒體插入部等可設置在外殼的背表面或側表面上。而且，電子書閱讀器2700可具有電子字典的功能。
電子書閱讀器2700可具有能夠無線發送和接收資料之組態。經由無線通訊，可從電子書伺服器購買或下載想要的書籍資料等。
(實施例11)
此說明書所揭示之半導體裝置可應用到各種電子用品(包括遊戲機)。電子用品的例子包括電視機(亦稱作電視或電視接收器)、電腦等的監視器、諸如數位相機或數位視頻相機等相機、數位相框、行動電話聽筒(亦稱作行動電話或行動電話裝置)、可攜式遊戲機、可攜式資訊終端、聲頻再生裝置、諸如柏青哥機等大型遊戲機等等。
圖26A圖解電視機的例子。在電視機9600中，顯示部9603結合在外殼9601中。影像可顯示在顯示部9603上。此處，外殼9601可由座9605來支撐。
可利用外殼9601的操作開關或分開的遙控器9610來操作電視機9600。可利用遙控器9610的操作鍵9609來切換頻道和控制音量，藉以可控制顯示在顯示部9603上的影像。而且，遙控器9610可被設置有用以顯示從遙控器9610輸出的資料之顯示部9607。
需注意的是，電視機9600被設置有接收器、數據機等等。藉由使用接收器，可接收一般電視廣播。而且，當透過數據機以線路或不以線路將電視機9600連接到通訊網路時，可執行單向(從發射器到接收器)或雙向(發射器和接收器之間或接收器之間等)資訊通訊。
藉由使用實施例1至5的任一個所說明之顯示裝置來製造電視機9600，閘極配線或源極配線係可使用含Cu之導電材料來形成；因此，可防止配線電阻的增加。結果，可達成上述顯示裝置的高速操作和低電力消耗，如此電視機9600可具有大尺寸螢幕或高清晰度螢幕。
圖26B圖解數位相框的例子。例如，在數位相框9700中，顯示部9703結合在外殼9701中。顯示部9703可顯示各種影像。例如，顯示部9703可顯示利用數位相機等所拍攝之影像的資料，及數位相框可充作一般相框。
需注意的是，數位相框9700被設置有操作部、外部連接終端(諸如USB終端、可連接到諸如USB纜線等各種纜線之終端等)、記錄媒體插入部等等。雖然這些組件可設置在設置顯示部的表面上，但是為了數位相框9700的設計，將它們設置在側表面或背表面較佳。例如，儲存利用數位相機所拍攝之影像的資料之記憶體被插入在數位相框的記錄媒體插入部中並且載入資料，藉以可將影像資料下載和顯示在顯示部9703上。
數位相框9700可具有能夠無線傳輸和接收資料之組態。經由無線通訊，可下載想要的影像資料來顯示。
圖27A圖解包括外殼9881及外殼9891兩外殼之可攜式遊戲機。兩外殼9881及9891與連接部9893連接以能夠開闔。顯示部9882和顯示部9883分別結合在外殼9881和外殼9891中。此外，圖27A所示之可攜式遊戲機包括揚聲器部9884、記錄媒體插入部9886、LED燈9890、輸入機構(操作鍵9885、連接終端9887、感測器9888(具有測量力、位移位置、速度、加速度、角速度、旋轉數目、距離、光、液體、磁性、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流率、濕度、梯度、振動、氣味、或紅外線之功能)、及麥克風9889)等。無須說，可攜式遊戲機的結構並不侷限於上述結構，而可利用被設置有至少本說明書所揭示的半導體裝置之其他結構。可攜式遊戲機可適當包括其他配件。圖27A所示之可攜式遊戲機具有閱讀儲存在記憶媒體中的程式或資料以將其顯示在顯示部上之功能，及經由無線通訊與另一可攜式遊戲機分享資訊之功能。需注意的是，圖27A所示之可攜式遊戲機可具有各種功能而未侷限於上述者。
圖27B圖解大型遊戲機之投幣機的例子。在投幣機9900中，顯示部9903結合在外殼9901中。此外，投幣機9900包括諸如開動控制桿或停止開關等操作機構、投幣孔、揚聲器。無須說，投幣機9900的結構並不侷限於上述，而可利用被設置有至少本說明書所揭示的半導體裝置之其他結構。投幣機9900可適當包括其他配件。
圖28A為可攜式電腦的例子之外觀圖。
在圖28A之可攜式電腦中，藉由關上連接頂外殼9301和底外殼9302之鉸鏈單元，可將具有顯示部9303之頂外殼9301和具有鍵盤9304之底外殼9302彼此重疊。圖28A之可攜式電腦能夠便於攜帶，及在使用鍵盤輸入時，鉸鏈單元被打開，使用者可邊看顯示部9303邊輸入。
除了鍵盤9304之外，底外殼9302還包括可執行輸入之定位裝置9306。另外，當顯示部9303為觸碰輸入面板時，可藉由觸碰顯示部的部分來執行輸入。底外殼9302包括諸如CPU或硬碟等算術功能部。此外，底外殼9302還包括外部連接埠9305，其插入諸如遵循USB的通訊標準之通訊纜線等另一裝置。
頂外殼9301另外包括可藉由在其內滑動儲存在頂外殼9301內之顯示部9307。如此，可實現大的顯示螢幕。此外，使用者可調整可儲存顯示部9307之螢幕的取向。當可儲存顯示部9307為觸碰輸入面板時，可藉由觸碰可儲存顯示部的部分來執行輸入。
顯示部9303或可儲存顯示部9307係使用液晶顯示面板、諸如有機發光元件或無機發光元件等發光顯示面板等等的影像顯示裝置來形成。
此外，可被設置有接收器等的圖28A之可攜式電腦可接收電視廣播，以將影像顯示在顯示部上。在連接頂外殼9301和底外殼9302之鉸鏈單元保持關閉的同時，藉由將顯示部9307滑出而露出顯示部9307的整個螢幕，及調整螢幕的角度；如此，使用者可觀看電視廣播。在此例中，鉸鏈單元不用打開，及並未在顯示部9303上執行顯示。此外，只執行顯示電視廣播的電路之啟動。因此，可將電力消耗最小化，如此有利於蓄電池容量有限之可攜式電腦。
圖28B為諸如腕表等使用者可穿戴在手腕上之蜂巢式電話的例子之外觀圖。
此蜂巢式電話被形成有主體，其包括至少電話功能之通訊裝置和蓄電池；帶部9204，其使主體能夠穿戴在手腕上；調整部9205，用以調整固定於手腕之帶部9204的固定；顯示部9201；揚聲器9207；以及麥克風9208。
此外，主體包括操作開關9203。操作開關9203充作例如在壓下開關時為用以啟動用於網際網路的程式之開關，此外還充作用以打開電源之開關，用以移動顯示之開關，用以指示開始拍攝之開關等等，及可被使用，以對應於各個功能。
藉由以手指或輸入筆觸碰顯示部9201、操作操作開關9203、或輸入語音到麥克風9208來執行到此蜂巢式電話之輸入。需注意的是，圖28B圖解顯示在顯示部9201上之顯示按鈕9202。可藉由以手指等觸碰顯示按鈕9202來執行輸入。
另外，主體包括相機部9206，其包括具有將經由相機透鏡所形成之物體的影像轉換成電子影像信號之影像拾取機構。需注意的是，不一定要設置相機部。
圖28B所示之蜂巢式電話被設置有電視廣播等的接收器，及可藉由接收電視廣播在顯示部9201上顯示影像。此外，圖28B所示之蜂巢式電話被設置有諸如記憶體等記憶體裝置等等，及可將電視廣播記錄在記憶體中。圖28B所示之蜂巢式電話可具有收集位置資訊的功能，諸如GPS等。
液晶顯示面板、諸如有機發光元件或無機發光元件等發光顯示面板等等的影像顯示裝置被使用作為顯示部9201。圖28B所示之蜂巢式電話是小型且量輕的，及其蓄電池容量有限。因此，使用以低電力消耗可驅動之面板作為用於顯示部9201的顯示裝置較佳。
需注意的是，圖28B圖解穿戴在手腕上之電子用品；然而，只要利用可攜式形狀，此實施例並不侷限於此。
(實施例12)
在此實施例中，將參考圖29、圖30、圖31、及圖32說明包括實施例1所說明之薄膜電晶體的顯示裝置之例子作為半導體裝置的一實施例。在此實施例中，將參考圖29、圖30、圖31、及圖32說明使用液晶元件作為顯示元件之液晶顯示裝置的例子。實施例1及2所說明之薄膜電晶體的任一個可應用到圖29、圖30、圖31、及圖32所示之液晶顯示裝置所使用的TFT 628和TFT 629，及可經由類似於實施例2所說明的處理之處理來製造TFT 628和TFT 629，並且具有高電特性和高可靠性。TFT 628和TFT 629各個為包括氧化物半導體層作為通道形成區之薄膜電晶體。將參考圖29、圖30、圖31、及圖32說明圖1A及1B所示之薄膜電晶體被使用作為薄膜電晶體的例子之實例，但是本發明的實施例並不侷限於此。
垂直對準(VA)液晶顯示裝置被說明。VA液晶顯示裝置具有液晶顯示面板的液晶分子之對準被控制的一種形式。VA液晶顯示裝置具有當未施加電壓時液晶分子垂直於面板表面之形式。在此實施例中，尤其是，像素被分成一些區域(子像素)，及分子在其各自區域中被對準在不同方向。此被稱作域乘法或多域設計。在下面說明中，具有多域設計之液晶顯示裝置被說明。
圖30及圖31分別圖解像素電極和相對電極。圖30為被設置有像素電極之基板側的平面圖。圖29圖解沿著圖30的線E-F所取之橫剖面結構。圖31為被設置有相對電極之基板側的平面圖。下面，將參考這些圖式來進行說明。
圖29圖解設置有TFT 628、電連接至此的像素電極層624、及儲存電容器部630之基板600與設置有相對電極層640等之相對基板601重疊，以及液晶注入在其間的狀態。
相對基板601被設置有著色膜636和相對電極層640，及相對電極層640被設置有用以控制液晶的對準之突出物644。此處，相對電極層640上之突出物644的高度不同於間隔物的高度(未圖示)。對準膜648形成在像素電極層624上。以類似方式，相對電極層640被設置有對準膜646。液晶層650形成在電極層之間。
作為間隔物，可使用圓柱形間隔物或可將珠狀間隔物分散。另外，間隔物亦可形成在設置於基板600上之像素電極層624上。
TFT 628、電連接至此之像素電極層624、及儲存電容器部630形成在設置有絕緣層661之基板600上。經由貫穿覆蓋TFT 628、源極配線616、和儲存電容器部630之接觸孔623；絕緣層664上之絕緣層665；絕緣層665上之絕緣層666；和絕緣層666上之絕緣層622，像素電極層624連接到配線618。另外，包括源極配線616a和源極配線616b的堆疊之源極配線616形成在絕緣層665上，並且經由形成在絕緣層665和絕緣層664中之接觸孔連接到TFT 628的源極電極層或汲極電極層。此處，可適當使用實施例1所說明之薄膜電晶體作為TFT 628。
儲存電容器部630包括第一電容器配線604，其與TFT 628的閘極配線602、閘極配線602上的絕緣層662及663相同的時間形成；和第二電容器配線617，其與配線618相同的時間形成。此處，閘極配線602為閘極配線602a及602b的堆疊，以及閘極配線602b充作TFT 628的閘極電極層。電容器配線604亦為電容器配線604a及604b的堆疊。
藉由重疊像素電極層624、液晶層650、和相對電極層640來形成液晶元件。
圖30圖解基板600上之結構。使用實施例1所說明之材料來形成像素電極層624。像素電極層624被設置有縫隙625。縫隙625被設置，以控制液晶的對準。
可分別以類似於TFT 628、像素電極層624、和儲存電容器630的方法之方法來形成圖30所示之TFT 629、電連接至此之像素電極層626、和儲存電容器部631。需注意的是，包括在儲存電容器部631中之電容器配線605亦為電容器配線605a及605b的堆疊，其類似於電容器配線604的例子。此處，TFT 628及TFT 629兩者都連接到源極配線616和閘極配線602。此液晶顯示面板的像素包括像素電極層624及626。像素電極層624及626的每一個為子像素。
圖31圖解相對基板側上的結構。以類似於像素電極層624的材料之材料來形成相對電極層640較佳。相對電極層640被設置有用以控制液晶的對準之突出物644。
圖32圖解此像素結構的等效電路。TFT 628及TFT 629二者連接到閘極配線602和源極配線616。在此例中，當電容器配線604和電容器配線605的電位彼此不同時，液晶元件651和液晶元件652的操作可彼此不同。也就是說，藉由個別控制電容器配線604及605的電位，液晶的對準被精確控制且視角增加。
當電壓施加到設置有縫隙625之像素電極層624時，在縫隙625附近產生電場失真(斜電場)。以嚙合方式輪流排列相對基板601側上之縫隙625和突出物644，如此斜電場被有效產生，以控制液晶的對準，使得液晶的對準方向依位置而定。也就是說，藉由域乘法使液晶顯示面板的視角增加。
接著，參考圖33、圖34、圖35、及圖36說明不同於上述之另一VA液晶顯示裝置。在下面欲給予的本發明之結構中，在不同圖式中以相同參考號碼表示與上述VA液晶顯示裝置相同或具有類似功能之部位，且省略其重複說明。
圖33及圖34各個圖解VA液晶顯示面板的像素結構。圖34為基板600的平面圖。圖33圖解沿著圖34的線Y-Z所取之橫剖面結構。下面，將參考這些圖式來進行說明。
在此像素結構中，將複數個像素電極包括在一像素中，及像素電極的每一個連接到各自TFT。藉由不同的閘極信號來驅動各個TFT。也就是說，這是在多域像素中個別控制供應到各個像素電極的信號之結構。
經由接觸孔623，像素電極層624經由配線618連接到TFT 628。經由接觸孔627，像素電極層626經由配線619連接到TFT 629。TFT 628的閘極配線602和TFT 629的閘極配線603被分開，使得可將不同的閘極信號供應至此。同時，經由形成在絕緣層664和絕緣層665中之接觸孔，充作資料線之源極配線616連接到TFT 628及TFT 629的源極電極層，並且在TFT 628及TFT 629之間共同使用。關於TFT 628及629的每一個，可適當使用實施例1所說明之薄膜電晶體。電容器配線690亦被設置。需注意的是，類似於上述VA液晶顯示面板的像素結構，閘極配線602為閘極配線602a及602b的堆疊，閘極配線603為閘極配線603a及603b的堆疊，源極配線616為源極配線616a及616b的堆疊，和電容器配線690為電容器配線690a及690b的堆疊。此外，絕緣層661至666被形成作上述VA液晶顯顯示面板的像素結構中者。
像素電極層624及626具有不同形狀，及由縫隙625分開。像素電極層626被形成，以圍繞具有V型的像素電極層624。藉由TFT 628及629，使施加在像素電極層624及626之間的電壓之時序能夠改變，以控制液晶的對準。圖36圖解此像素結構的等效電路。TFT 628連接到閘極配線602。TFT 629連接到閘極配線603。當不同的閘極信號供應到閘極配線602及603時，TFT 628及629的操作時序可改變。
相對基板601被設置有著色膜636和相對電極層640。而且，平面化膜637形成在著色膜636和相對電極層640之間，以防止液晶的對準失序。圖35圖解相對基板側上之結構。縫隙641形成在相對電極層640中，其在不同像素之間被共同使用。以嚙合方式輪流排列像素電極層624及626側上之縫隙641及625；如此，有效產生斜電場，及可控制液晶的對準。因此，液晶被對準的方向可依據位置而改變，及視角增加。
藉由重疊圖33所示之像素電極層624、液晶層650、和相對電極層640來形成圖36所示之液晶元件651。藉由重疊圖33所示之像素電極層626、液晶層650、和相對電極層640來形成圖36所示之液晶元件652。圖解液晶元件651和液晶元件652包括在一像素中之多域結構。
藉由使用實施例1至5的任一個所說明之顯示裝置，可製造上述液晶顯示裝置等。雖然說明垂直對準(VA)液晶顯示裝置；但是此實施例並不侷限於此。例如，可利用水平電場模式中之液晶顯示裝置(如、IPS液晶顯示裝置)，其中水平電場施加到單元中的液晶分子，藉以液晶被驅動以展現灰階；或者TN液晶顯示裝置。
藉由使用實施例1至5的任一個所說明之顯示裝置來製造上述液晶顯示裝置，可使用含Cu之導電材料來形成閘極配線或源極配線；因此，可防止配線電阻的增加。結果，可達成顯示裝置的高速操作和低電力消耗，如此液晶顯示裝置可具有大尺寸螢幕或高清晰度螢幕。
(實施例13)
在此實施例中，下面將說明製造顯示面板的例子，其中設置有薄膜電晶體的第一基板和充作相對基板的第二基板彼此接合。
在液晶顯示面板或EL顯示面板的生產處理中，靜電對電路會有不利影響，導致電特性變化或電路的破壞。此外，具有靜電容易產生粉塵附著於產品的問題。
尤其是，絕緣基板容易被靜電充電。絕緣基板係使用容易被靜電充電的材料所形成，諸如玻璃或樹脂等。
需注意的是，靜電意指當兩物體一起摩擦、彼此接觸或彼此分開時，其中一個帶正電而另一個帶負電之狀態中的電荷。藉由由於摩擦力等所產生的兩物體之間的電子移動來產生電荷；此種現象被稱作帶電。當產生帶電時，在物體的材料為絕緣體之例子中，所產生的電荷不流動及被儲存作為靜電。
而且，包括氧化物半導體層之薄膜電晶體可能薄膜電晶體的電特性由於靜電影響而波動並且脫離設計範圍。
如此，在設置有薄膜電晶體的第一基板和充作相對基板的第二基板彼此接合之後，在儲存於薄膜電晶體中之靜電被釋放到大地側，並且靜電的充電量逐漸減少之狀態中執行熱處理，使得更容易去除靜電。當此熱處理亦充作製造顯示面板時所執行之熱處理的至少其中之一時，靜電的充電量可被降低，卻不會增加步驟數目。
下面將參考圖39A至39C說明製造液晶顯示面板的例子。
首先，根據實施例2形成包括氧化物半導體層之薄膜電晶體710和像素電極730的第一基板701被備製。另外，驅動器電路被設置在第一基板701上，及經由與薄膜電晶體710相同的處理來製造驅動器電路中之TFT 711。導電層740形成在驅動器電路中的TFT 711上，以阻隔靜電。需注意的是，導電層740係使用與像素電極730相同的材料來形成。
在形成像素電極之後，執行清洗，然後以150℃執行乾燥2分鐘。接著，形成對準膜。以下面此種方式來形成對準膜：藉由膠版印刷法、絲網印刷法等選擇性塗敷以及烘烤諸如聚醯亞胺等用以形成水平對準膜之液晶材料(或用以形成垂直對準膜之液晶材料)。以80℃利用熱板執行預烘烤2分鐘，然後以230℃利用清潔烤箱執行烘烤40分鐘。在烘烤之後，執行摩擦處理。然後，執行清洗，及以150℃執行乾燥2分鐘。
下面說明在充作相對基板之第二基板706上形成濾色器、對準膜、密封劑等的處理。
首先，充作黑色矩陣之黑色樹脂層圖案係形成在第二基板706上。接著，形成綠色樹脂層圖案、藍色樹脂層圖案、和紅色樹脂層圖案。綠色樹脂層圖案、藍色樹脂層圖案、和紅色樹脂層圖案形成濾色器。然後，外罩層被形成，以覆蓋這些樹脂層圖案。
接著，藉由濺鍍法，將添加氧化矽之包括氧化銦錫的相對電極731形成在外罩層上。為了降低相對電極731的電阻，以250℃執行加熱1小時。
接著，將圓柱形間隔物735形成在相對電極731上。圓柱形間隔物735係藉由選擇性蝕刻諸如丙烯酸樹脂膜等有機樹脂膜而獲得。
接著，執行蝕刻，及以150℃執行乾燥2分鐘。然後，將對準膜形成在間隔物735上。以下面此種方式來形成對準膜：藉由膠版印刷法、絲網印刷法等選擇性塗敷以及烘烤諸如聚醯亞胺等用以形成水平對準膜之液晶材料(或用以形成垂直對準膜之液晶材料)。以80℃利用熱板執行預烘烤2分鐘，然後以230℃利用清潔烤箱執行烘烤40分鐘。在烘烤之後，執行摩擦處理。然後，執行清洗，及以150℃執行乾燥2分鐘。
接著，藉由絲網印刷法或使用噴墨設備或配給設備來形成密封劑。關於密封劑，可使用丙烯酸基的光可熟化樹脂等。作為密封劑，使用包括填料(具有直徑6 μm至24 μm)且具有黏性40 Pa‧s至400 Pa‧s之密封劑。需注意的是，選擇不溶解於稍後與密封劑接觸的液晶中之密封劑較佳。此密封劑被形成封閉的環狀並且圍繞顯示區。
為了將相對電極731電連接到設置於第一基板上之共同連接部702，含導電粒子之密封劑704亦使用噴墨設備或配給設備來形成。共同連接部702設置在與用以接合第一基板和第二基板的密封劑重疊之位置中，並且經由密封劑中的導電粒子電連接到相對電極。另一選擇是，共同連接部設置在未與密封劑重疊(像素部除外)之位置中，及設置含導電粒子之漿糊以與共同連接部重疊，藉以共同連接部電連接到相對電極。使用與像素電極730和導電層740相同的材料以及經由與它們相同的處理來形成共同連接部702。
若第二基板706被靜電充電直到形成密封劑為止就沒關係，因為諸如薄膜電晶體等元件尚未形成；然而，因為第二基板706在稍後步驟接合到第一基板，所以第二基板706的充電量在接合之前被降低較佳。在此例中，可利用負離子空氣清靜機等降低第二基板706的充電量，或可在相對電極731電連接到固定電位(如、接地電位)的狀態中執行諸如上述烘烤等熱處理。
接著，將液晶滴在第二基板706的對準膜上。在大氣壓力下，使用噴墨設備或配給設備來執行液晶材料的滴落。並未特別限制液晶材料，可使用TN液晶、OCB液晶、STN液晶、VA液晶、ECB液晶、GH液晶、聚合物分散型液晶、圓盤狀液晶等。
接著，在降壓下將成對基板彼此接合。滴有液晶之第二基板706接合至設置有薄膜電晶體710的第一基板701。緊接在基板的接合之後，以紫外線照射密封劑705。
接著，為了進一步熟化密封劑705，以高於或等於80℃及低於或等於200℃執行熱處理長於或等於0.5小時及短於或等於10小時。需注意的是，在此熱處理中，彼此接合的成對基板被置放在加熱設備的爐780中，如圖39A所示。將爐780安裝在電連接到接地電位之不銹鋼層板上且與其接觸，使得爐780電連接到接地電位。然後，在連接到接地電位的外部終端716連接到電連接到共同連接部702之共同連接終端715的同時執行加熱。另一選擇是，爐780和共同連接部702可電連接到固定電位，並不侷限於接地電位(亦稱作GND)。可藉由此熱處理同時執行密封劑705的熟化和適當去除所儲存的靜電。
在此實施例中，以120℃執行加熱1小時。
需注意的是，圖39B為在連接到接地電位的狀態中經過熱處理之顯示區的放大橫剖面圖。如圖39B所示，液晶層708設置在電連接到接地電位之相對電極731和電連接到薄膜電晶體710之像素電極730之間。藉由加熱液晶層708，儲存在薄膜電晶體710中之靜電790經由液晶層708被釋放到大地側。圖39C為上述狀態的簡單概要圖。使用等效電路之概要圖的圖39C圖解儲存在薄膜電晶體710中之靜電790經由液晶層被釋放到大地側之路徑791。藉由熱處理，所儲存的靜電經由路徑791被釋放到大地側，及逐漸減少成容易去除。
藉由利用設定在大地電位之相對電極來執行熱處理，可穩定製造正常關薄膜電晶體；因此，可提高液晶顯示面板的產量。
在從一基板製造複數個面.板之例子中，在接合成對基板之後，使用諸如劃線器設備、斷裂器、或滾動切割器等切割設備切割第一基板或兩基板。如此，可從一基板製造複數個面板。
接著，執行用以對準液晶之熱處理，即、重新對準處理(如、以80℃至200℃達10分鐘至1小時，以100℃至170℃達10分鐘至1小時較佳)。
在此實施例中，執行以120℃加熱1小時作為重新對準處理。可利用設定在接地電位之相對電極來執行此熱處理，如圖39A所示。另外，在此實施例中，藉由分開的熱處理來執行密封劑的熟化和液晶的對準作為例子，但是可藉由一熱處理來執行。
經由上述處理，可形成液晶顯示面板。
此外，並未限制液晶顯示裝置，可在諸如實施例8所說明之驅動電子墨水的電子紙等顯示面板上執行用以降低所儲存的靜電之熱處理。例如，可在設置在第二基板上的電極電連接到接地電位的同時，執行用以熟化將密封電子墨水所使用之第二基板固定到設置有薄膜電晶體的第一基板之密封劑的熱處理。當利用設置在設定在接地電位的第二基板上之電極來執行熱處理時，可穩定製造正常關薄膜電晶體；因此，可提高主動矩陣式電子紙的產量。
而且，並未限制液晶顯示裝置，可在實施例9所說明之EL顯示面板上執行用以降低所儲存的靜電之熱處理。
在製造EL顯示面板的例子中，根據實施例2，電連接到包括氧化物半導體層之薄膜電晶體的第一電極以及覆蓋第一電極的周邊之隔牆係形成在第一基板上，然後執行加熱。此加熱以下面方式來實施：在氮大氣中以200℃執行熱處理1小時，而且在真空中以150℃執行熱處理1小時，然後在第一基板的第一電極上，將含有機化合物之層蒸發。
接著，藉由蒸發法或濺鍍法，將第二電極形成在含有機化合物之層上。第二電極設置在上方並且與顯示區中的薄膜電晶體重疊。另外，第二電極亦可被設置在上方並且與驅動器電路中的薄膜電晶體重疊。當第二電極在共同電位時，在稍後熱處理期間，第二電極電連接到接地電位較佳。
接著，以密封劑將安裝乾燥劑之具有凹下的第二基板固定到第一基板，及執行用以熟化密封劑之熱處理。在EL顯示面板的例子中，高於80℃的加熱溫度會使發光元件退化；因此，以80℃執行熱處理長於或等於0.5小時及短於或等於10小時。
藉由利用設定在接地電位之第二電極來執行熱處理，可穩定製造正常關薄膜電晶體；因此，可提高EL顯示面板的產量。
在使用具有小厚度的不鏽鋼基板作為第二基板來執行發光元件的密封之例子中，在不鏽鋼基板電連接到接地電位的同時，在熟化用以固定不鏽鋼基板之黏附劑(諸如環氧樹脂等)時執行熱處理。在使用不鏽鋼基板的例子中，含導電材料之不鏽鋼基板與包括形成在一基板上之顯示區中的薄膜電晶體和驅動器電路中的薄膜電晶體之所有薄膜電晶體重疊。藉由以與設定在諸如接地電位等固定電位的薄膜電晶體重疊之不鏽鋼基板來執行熱處理，可穩定製造正常關薄膜電晶體；因此，可提高撓性的EL顯示面板。
藉由利用與設定在諸如接地電位等固定電位的薄膜電晶體重疊之電極來執行熱處理，可令人滿意地去除半導體裝置的製造處理時儲存在基板中的靜電。
(實施例14)
在此實施例中，關於實施例2所說明之使用In-Ga-Zn-O基的氧化物半導體膜作為主動層之通道蝕刻薄膜電晶體，以計算科學檢驗下面現象：濃度高於其他區域之含銦的層(富含銦層)和氧化鈦(TiO x )膜形成在In-Ga-Zn-O基的氧化物半導體膜和用於源極電極和汲極電極的金屬膜之間的介面附近。
首先，計算In-Ga-Zn-O基的氧化物半導體所含之銦、鎵、和鋅的每一個之氧化物形成氧不足狀態(不足形成區E der )所需的能量，以及研究金屬氧化物可能形成氧不足狀態之能量。
需注意的是，以下面公式1表示不足形成區E def 。A 表示銦；鎵；鋅；及銦；鎵；和鋅的組合之任一個。需注意的是，E (O)表示氧原子的一半能量，及E (A m On-1 )表示具有氧不足之氧化物A m On-1 的能量。
(公式1)
E def ={E (A m On-1 )+E (O))-E(A m On )
以下面公式2表示不足的濃度n 和不足形成能量E def 之間的估計關係。需注意的是，N 表示未形成不足的狀態之氧位置的數目，k B 表示波爾茲曼常數，及T 表示溫度。
(公式2)
n =N ×exp(-E def /k B T )
使用CASTEP執行計算，其為使用密度函數理論的程式。平面波為基的準電位方法被使用作為密度函數理論，及GGA-PBE被用於函數。截止能量為500 eV。k點的網柵數目被設定如下：IGZO為3×3×1；In2 O3 為2×2×2；Ga2 O3 為2×3×2；ZnO為4×4×1。
作為IGZO晶體的晶體結構，利用84個原子排列在藉由將a軸和b軸的每一個之對稱R-3加倍(國際數目：148)所獲得的結構中使得Ga及Zn的各個能量被最小化之結構。關於In2 O3 ，利用80個原子的方鐵猛礦結構；關於Ga2 O3 ，利用80個原子的β加利亞結構；及關於ZnO，利用80個原子的纖維鋅礦。
從公式2，發現當不足形成能量E def 增加時，氧不足的濃度n (即、氧不足的量)減少。下面的表格1顯示在A 為銦時；A 為鎵時；A 為鋅時；及A 為銦、鎵、和鋅的組合時的不足形成能量E def 之值。
IGZO(模型1)顯示鄰近於晶體中的三銦原子和一鋅原子之氧的不足形成能量E def 之值。此結構圖解在圖40A。
IGZO(模型2)顯示鄰近於晶體中的三銦原子和一鎵原子之氧的不足形成能量E def 之值。此結構圖解在圖40B。
IGZO(模型3)顯示鄰近於晶體中的兩鋅原子和兩鎵原子之氧的不足形成能量E def 之值。此結構圖解在圖40C。
不足形成能量E def 之值越大，形成氧不足狀態所需的能量越多；即、形成與氧的接合越強。因此，表格1所示之不足形成能量E der 的值，表示銦具有與氧最弱的接合，及在銦的附近容易釋放氧。
認為由於用於源極電極和汲極電極的金屬從氧化物半導體析取氧而形成In-Ga-Zn-O基的氧化物半導體中之氧不足狀態。因為藉由形成氧不足狀態而增加氧化物半導體的導電性，所以藉由氧的析取來增加與金屬膜的介面附近之氧化物半導體膜的導電性。
接著，為了確認是否藉由金屬從氧化物半導體析取氧，在In-Ga-Zn-O基的氧化物半導體膜和金屬膜的疊層結構上執行量子分子動態(QMD)模擬。
模擬所使用的結構係以下面方式形成。首先，從藉由標準分子動態(CMD)法所形成之非晶In-Ga-Zn-O基的氧化物半導體(a-IGZO)析取包括84原子的單元晶格(In12 Ga12 Zn12 O48 )，及經過量子分子動態(QMD)模擬和第一原則結構最佳化。在藉由切割經過結構最佳化的單元晶格所獲得之IGZO層上，含金屬原子(W、Mo、及Ti)的晶體之金屬層被堆疊。之後，所形成的結構被最佳化。藉由量子分子動態(QMD)法，以623.0 K，使用此結構作為最初結構來執行模擬。需注意的是，a-IGZO層的下端和金屬層的上端被固定，使得只有介面的互動被估計。
標準分子動態模擬的條件如下。Material Explorer(材料探索)被使用作為計算程式。在下面條件之下形成a-IGZO。所有84個原子以In:Ga:Zn:O=1:1:1:4的比例隨機排列在具有側邊1 nm之模擬單元中及密度被設定成5.9 g/cm3 。利用NVT套裝將溫度從5500 K逐漸下降到1 K，然後以1 K，及以10 ns為0.1 fs的時間間距來執行結構鬆弛。總模擬時間為10 ns。關於電位，施加Born-Mayer-Huggins電位到金屬氧接合和氧氧接合，及施加Lennard-Jones電位到金屬金屬接合。電荷被設定如下：In為+3，Ga為+3，Zn為+2，及O為-2。
QMD模擬的條件如下。使用第一原則計算軟體CASTEP作為計算程式。GGA-PBE被用於函數，及Ultrasoft被用於準電位。截止能量為260 eV，及k點組為1×1×1。以溫度623 K使用NVT套裝來執行MD模擬。總模擬時間為2.0 ps及時間間距為1.0 fs。
圖41A及41B、圖42A及42B、和圖43A及43B圖示上述模擬的結果。在圖41A及41B、圖42A及42B、和圖43A及43B中，白球表示W、Mo、或Ti的金屬原子，及黑球表示氧原子。圖41A及41B圖示使用含W之金屬層時的結構。圖41A圖示QMD模擬之前的結構，而圖41B圖示QMD模擬之後的結構。圖42A及42B圖示使用含Mo之金屬層時的結構。圖42A圖示QMD模擬之前的結構，而圖42B圖示QMD模擬之後的結構。圖43A及43B圖示使用含Ti之金屬層時的結構。圖43A圖示QMD模擬之前的結構，而圖43B圖示QMD模擬之後的結構。
從圖42A及圖43A，在Mo及Ti時，在結構最佳化時已觀察到移動至金屬層內的氧。藉由比較圖41B、圖42B、及圖43B，發現在Ti時氧移動的最頻繁。因此，Ti被認為適用於在a-IGZO中產生氧不足之電極。
假設由鈦所析取的氧與鈦作用，如此形成氧化鈦。因此，檢驗在氧化物半導體膜和鈦膜之間所形成的氧化鈦膜是否具有導電性。
二氧化鈦具有幾個晶體結構，諸如金紅石結構(高溫正方晶體)、銳鈦礦結構(低溫正方晶體)、及板鈦礦結構(斜方晶體)等。因為藉由加熱將銳鈦礦結構和板鈦礦結構改變成金紅石結構，其為最穩定結構，所以上述二氧化鈦被假設具有金紅石結構。圖44圖示具有金紅石結構之二氧化鈦的晶體結構。金紅石結構為正方晶體，及表示晶體的對稱性之空間群為P42 /mnm。
藉由使用GGA-PBE函數的密度函數理論，在二氧化鈦的上述結構上執行用以獲得狀態的密度之模擬。以維持的對稱性最佳化包括單元結構之二氧化鈦的結構，及計算狀態的密度。引進到CASTEP碼內之平面波準電位法被用於密度函數模擬。截止能量為380 eV。
圖45圖示具有金紅石結構之二氧化鈦的狀態之密度。如圖45所示，具有金紅石結構之二氧化鈦具有像絕緣體或半導體一般的能帶隙和狀態的密度。需注意的是，較窄的能帶隙容易被密度函數理論估計；因此，二氧化鈦的實際能帶隙約為3.0 eV，其比圖示狀態的密度之圖45的能帶隙寬。
圖46圖示在含氧不足的例子中具有金紅石結構之二氧化鈦的狀態之密度。尤其是，藉由從含24個Ti原子和48個O原子之氧化鈦去除一個O原子所獲得的含24個Ti原子和47個O原子之氧化鈦被用於模擬作為模型。圖46所示之狀態的密度表示在含氧不足的例子中，費米能階被移動到導電帶內，像金屬的導電帶一般，及表示二氧化鈦具有n型導電性。
圖47圖示單氧化鈦(TiO)的狀態之密度。從圖47，發現單氧化鈦具有像金屬一般的狀態之密度。
因此，從圖45所示之二氧化鈦的狀態之密度，圖46所示之含氧不足的二氧化鈦之狀態的密度，及圖47所示之單氧化鈦的狀態之密度，可做出下面假設：含氧不足的二氧化鈦(TiO2-δ )具有範圍0<δ<1的n型導電性。因此，認為當單氧化鈦或含氧不足的二氧化鈦包括在氧化鈦膜的組成中時，氧化鈦膜不太可能禁止In-Ga-Zn-O基的氧化物半導體膜和鈦膜之間的電流流動。
圖48為薄膜電晶體的源極電極和汲極電極之間的能帶圖。需注意的是，圖48為使用In-Ga-Zn-O基(IGZO)的膜作為氧化物半導體膜和TiOx 膜設置在氧化物半導體膜和源極電極之間以及在氧化物半導體膜和汲極電極之間的薄膜電晶體之例子圖。需注意的是，TiOx 膜的每一個之厚度大於或等於0.1 nm及小於或等於10 nm。此外，上述氧化物半導體膜包括許多金屬(諸如In、Ga、及Zn)並且被設置有與一對TiOx 膜接觸的一對複合層。除了複合層之外的區域中之In-Ga-Zn-O基(IGZO)的膜之電子親合性為4.3 eV，TiOx 膜的電子親合性為4.3 eV，作為源極電極或汲極電極之Ti的電子親合性為4.1 eV，以及複合層的電子親合性為4.5 eV。需注意的是，在圖48中，各個物質的能帶之位置被改變，使得費米能階的位置在物質之中是共同的。當未施加閘極電壓時，IGZO中的費米能階在能帶隙的中間附近，因為IGZO少量載子，反之TiOx 膜和複合層中的費米能階為在導電帶附近，因為TiOx 膜和複合層具有大量載子。因此，在圖48中，各個物質的導電帶之位置的值不同於上述電子親合性的關係值。如圖48所示，複合層在電子親合性中變化小；因此，在氧化物半導體膜和源極電極之間以及氧化物半導體膜和汲極電極之間能夠實現令人滿意的連接結構。
此申請案係依據日本專利局於2009、10、9所發表之日本專利申請案序號2009-235791，藉以併入其全文做為參考。
7．．．閘極終端部
8．．．源極終端部
10．．．脈衝輸出電路
11．．．配線
12．．．配線
13．．．配線
14．．．配線
15．．．配線
16．．．配線
17．．．配線
20．．．閘極配線
21．．．輸入終端
22．．．輸入終端
23．．．輸入終端
24．．．輸入終端
25．．．輸入終端
26．．．輸出終端
27．．．輸出終端
30．．．顯示裝置
31．．．電晶體
32．．．電晶體
33．．．電晶體
34．．．電晶體
35．．．電晶體
36．．．電晶體
37．．．電晶體
38．．．電晶體
39．．．電晶體
40．．．電晶體
41．．．電晶體
44．．．共同配線
45．．．共同配線
45a．．．閘極配線
45b．．．閘極配線
46．．．共同配線
51．．．供電線
52．．．供電線
53．．．供電線
60．．．源極配線
61．．．週期
62．．．週期
65．．．共同配線
65a．．．源極配線
65b．．．源極配線
66．．．導電層
70．．．閘極信號線終端
71．．．終端
74．．．終端
75．．．終端
80．．．源極信號線終端
81．．．終端
84．．．終端
85．．．終端
91．．．閘極驅動器電路
92．．．源極驅動器電路
93．．．像素
94．．．像素區
95．．．連接部
96．．．共同連接部
97．．．保護電路
100．．．基板
101．．．絕緣膜
102．．．絕緣層
102a．．．絕緣層
102b．．．絕緣層
111a．．．閘極配線
111b．．．閘極配線
113．．．半導體層
115a．．．電極
115b．．．電極
115c．．．電極
117．．．絕緣層
118．．．絕緣層
119．．．絕緣層
125．．．接觸孔
126．．．接觸孔
127．．．接觸孔
128．．．接觸孔
129．．．導電層
170a．．．非線性元件
170b．．．非線性元件
200．．．基板
201．．．絕緣層
202．．．絕緣層
203．．．閘極配線
204．．．絕緣層
204a．．．絕緣層
204b．．．絕緣層
205．．．半導體層
207．．．電極層
207a．．．電極
207b．．．電極
208．．．絕緣層
208a．．．絕緣層
208b．．．絕緣層
209．．．源極配線
210．．．源極配線
211．．．絕緣層
212．．．電極
213．．．儲存電容器配線
214．．．儲存電容器配線
216．．．開口
217．．．開口
225．．．通道保護層
231．．．抗蝕遮罩
231a．．．抗蝕遮罩
231b．．．抗蝕遮罩
250．．．薄膜電晶體
251．．．薄膜電晶體
252．．．薄膜電晶體
300．．．基板
351．．．閘極配線
351a．．．閘極配線
351b．．．閘極配線
352．．．電極
354．．．源極配線
354a．．．源極配線
354b．．．源極配線
355．．．透明導電層
360．．．絕緣層
361．．．絕緣層
362．．．絕緣層
363．．．絕緣層
364．．．絕緣層
365．．．絕緣層
400．．．基板
401a．．．閘極配線
401b．．．閘極配線
403a．．．半導體層
403b．．．半導體層
404．．．接觸孔
405a．．．電極
405b．．．電極
405c．．．電極
410．．．絕緣層
411．．．絕緣層
412．．．絕緣層
413．．．絕緣層
414．．．絕緣層
415．．．絕緣層
430a．．．薄膜電晶體
430b．．．薄膜電晶體
580．．．基板
581．．．薄膜電晶體
582．．．絕緣層
583．．．絕緣層
585．．．絕緣層
587．．．電極層
588．．．電極層
589．．．球狀粒子
590a．．．黑色區
590b．．．白色區
591．．．絕緣層
592．．．絕緣層
594．．．空腔
595．．．填料
596．．．基板
597．．．絕緣層
598．．．絕緣層
599a．．．源極配線
599b．．．源極配線
600．．．基板
601．．．相對基板
602．．．閘極配線
602a．．．閘極配線
602b．．．閘極配線
603．．．閘極配線
603a．．．閘極配線
603b．．．閘極配線
604．．．電容器配線
604a．．．電容器配線
604b．．．電容器配線
605．．．電容器配線
616．．．電容器配線
616a．．．源極配線
616b．．．源極配線
617．．．電容器配線
618．．．配線
619．．．配線
622．．．絕緣層
623．．．接觸孔
624．．．像素電極層
625．．．縫隙
626．．．像素電極層
627．．．接觸孔
628．．．薄膜電晶體
629．．．薄膜電晶體
630．．．儲存電容器部
631．．．儲存電容器部
636．．．絕緣層
637．．．平面化膜
640．．．相對電極層
641．．．縫隙
644．．．突出物
646．．．對準膜
648．．．對準膜
650．．．液晶層
651．．．液晶元件
652．．．液晶元件
661．．．絕緣層
662．．．絕緣層
663．．．絕緣層
664．．．絕緣層
665．．．絕緣層
666．．．絕緣層
690．．．電容器配線
690a．．．電容器配線
690b．．．電容器配線
701．．．基板
702．．．共同連接部
704．．．密封劑
705．．．密封劑
706．．．基板
708．．．液晶層
710．．．薄膜電晶體
711．．．薄膜電晶體
715．．．共同連接終端
716．．．外部終端
730．．．像素電極
731．．．相對電極
735．．．間隔物
740．．．導電層
780．．．爐
790．．．靜電
791．．．路徑
801a．．．灰色調遮罩
801b．．．半色調遮罩
802．．．透光基板
803．．．阻光部
804．．．繞射光柵
805．．．光透射比
806．．．阻光部
807．．．半透光部
808．．．光透射比
2600．．．薄膜電晶體基板
2601．．．相對基板
2602．．．密封劑
2603．．．像素部
2604．．．顯示元件
2605．．．著色層
2606．．．極化板
2607．．．極化板
2608．．．配線電路部
2609．．．撓性配線板
2610．．．冷陰極管
2611．．．反射板
2612．．．電路板
2613．．．擴散板
2631．．．佈告欄
2632．．．廣告
2700．．．電子書閱讀器
2701．．．外殼
2703．．．外殼
2705．．．顯示部
2707．．．顯示部
2711．．．鉸鏈
2721．．．電力開關
2723．．．操作鍵
2725．．．揚聲器
4001．．．基板
4002．．．像素部
4003．．．信號線驅動器電路
4004．．．掃描線驅動器電路
4005．．．密封劑
4006．．．基板
4008．．．液晶層
4010．．．薄膜電晶體
4011．．．薄膜電晶體
4013．．．液晶元件
4015．．．連接終端電極
4016．．．終端電極
4018．．．撓性印刷電路
4019．．．各向異性導電膜
4020．．．絕緣層
4021．．．絕緣層
4030．．．像素電極層
4031．．．相對電極層
4032．．．絕緣層
4033．．．絕緣層
4035．．．間隔物
4040．．．導電層
4041．．．絕緣層
4042．．．絕緣層
4043．．．絕緣層
4044．．．絕緣層
4045．．．絕緣層
4046．．．源極配線
4501．．．基板
4502．．．像素部
4503a．．．信號線驅動器電路
4503b．．．信號線驅動器電路
4504a．．．掃描線驅動器電路
4504b．．．掃描線驅動器電路
4505．．．密封劑
4506．．．基板
4507．．．填料
4509．．．薄膜電晶體
4510．．．薄膜電晶體
4511．．．發光元件
4512．．．電致發光層
4513．．．電極層
4515．．．連接終端電極
4516．．．終端電極
4517．．．電極層
4518a．．．撓性印刷電路
4518b．．．撓性印刷電路
4519．．．各向異性導電膜
4520．．．隔牆
4540．．．導電層
4541．．．絕緣層
4542．．．絕緣層
4543．．．絕緣層
4544．．．絕緣層
4545．．．絕緣層
4546．．．絕緣層
4547．．．絕緣層
4548．．．源極配線
5300．．．基板
5301．．．像素部
5302．．．掃描線驅動器電路
5303．．．掃描線驅動器電路
5304．．．信號線驅動器電路
5305．．．時序控制電路
5601．．．移位暫存器
5602．．．交換電路
5603．．．薄膜電晶體
5604．．．配線
5605．．．配線
6400．．．像素
6401．．．交換電晶體
6402．．．驅動器電晶體
6403．．．電容器
6404．．．發光元件
6405．．．信號線
6406．．．掃描線
6407．．．供電線
6408．．．共同電極
7001．．．薄膜電晶體
7002．．．發光元件
7003．．．陰極
7004．．．電致發光層
7005．．．陽極
7008a．．．源極配線
7008b．．．源極配線
7009．．．隔牆
7011．．．驅動器薄膜電晶體
7012．．．發光元件
7013．．．陰極
7014．．．電致發光層
7015．．．陽極
7016．．．阻光膜
7017．．．導電膜
7018a．．．源極配線
7018b．．．源極配線
7019．．．隔牆
7021．．．驅動器薄膜電晶體
7022．．．發光元件
7023．．．陰極
7024．．．電致發光層
7025．．．陽極
7027．．．導電膜
7028a．．．源極配線
7028b．．．源極配線
7029．．．隔牆
7031．．．絕緣層
7032．．．絕緣層
7033．．．濾色器層
7034．．．外罩層
7035．．．保護絕緣層
7036．．．絕緣層
7037．．．絕緣層
7038．．．絕緣層
7041．．．絕緣層
7042．．．絕緣層
7043．．．濾色器層
7044．．．外罩層
7045．．．保護絕緣層
7046．．．絕緣層
7047．．．絕緣層
7048．．．絕緣層
7051．．．絕緣層
7052．．．保護絕緣層
7053．．．平面化絕緣層
7055．．．絕緣層
7056．．．絕緣層
7057．．．絕緣層
7058．．．絕緣層
7061．．．驅動器薄膜電晶體
7063．．．濾色器層
7064．．．外罩層
7065．．．保護絕緣層
7067．．．導電膜
7068a．．．源極配線
7068b．．．源極配線
7071．．．絕緣層
7072．．．絕緣層
7076．．．絕緣層
7077．．．絕緣層
7078．．．絕緣層
9201．．．顯示部
9202．．．顯示按鈕
9203．．．操作開關
9204．．．帶部
9205．．．調整部
9206．．．相機部
9207．．．揚聲器
9208．．．麥克風
9301．．．頂外殼
9302．．．底外殼
9303．．．顯示部
9304．．．鍵盤
9305．．．外部連接埠
9306．．．定位裝置
9307．．．顯示部
9600．．．電視機
9601．．．外殼
9603．．．顯示部
9605．．．座
9607．．．顯示部
9609．．．操作鍵
9610．．．遙控器
9700．．．數位相框
9701．．．外殼
9703．．．顯示部
9881．．．外殼
9882．．．顯示部
9883．．．顯示部
9884．．．揚聲器部
9885．．．操作鍵
9886．．．記錄媒體插入部
9887．．．連接終端
9888．．．感測器
9889．．．麥克風
9890．．．發光二極體燈
9891．．．外殼
9893．．．連接部
9900．．．投幣機
9901．．．外殼
9903．．．顯示部
在附圖中：
圖1A為本發明的實施例之平面圖，而圖1B為電路圖；
圖2A為本發明的實施例之平面圖，而圖2B及2C為橫剖面圖；
圖3為本發明的實施例之橫剖面圖；
圖4A至4D為本發明的實施例之橫剖面圖；
圖5A至5C為本發明的實施例之橫剖面圖；
圖6A至6D為多色調遮罩圖；
圖7A至7E為本發明的實施例之橫剖面圖；
圖8A為本發明的實施例之橫剖面圖、圖8B為電路圖、而圖8C為平面圖；
圖9A為本發明的實施例之電路圖，而圖9B為平面圖；
圖10為本發明的實施例之橫剖面圖；
圖11A為本發明的實施例之平面圖，而圖11B為橫剖面圖；
圖12A1及12B1為本發明的實施例之橫剖面圖，而圖12A2及12B2為平面圖；
圖13A1及13B1為本發明的實施例之橫剖面圖，而圖13A2及13B2為平面圖；
圖14A1、14A2、及14B為半導體裝置圖；
圖15A及15B為半導體裝置圖；
圖16為半導體裝置的像素等效電路圖；
圖17A至17C為半導體裝置圖；
圖18A及18B各個為顯示裝置之方塊圖；
圖19A信號線驅動器電路的組態圖，而圖19B為其操作的時序圖；
圖20A至20C為移位暫存器的組態之電路圖；
圖21A為移位暫存器的電路圖，而圖21B為其操作的時序圖；
圖22為半導體裝置圖；
圖23為半導體裝置圖；
圖24A及24B為電子紙的應用圖；
圖25為電子書閱讀器的例子之外部圖；
圖26A及26B分別為電視機和數位相框的外部圖；
圖27A及27B各個為遊戲機的例子之外部圖；
圖28A及28B分別為可攜式電腦的例子和蜂巢式電話的例子之外部圖；
圖29為半導體裝置圖；
圖30為半導體裝置圖；
圖31為半導體裝置圖；
圖32為半導體裝置圖；
圖33為半導體裝置圖；
圖34為半導體裝置圖；
圖35為半導體裝置圖；
圖36為半導體裝置圖；
圖37為半導體裝置圖；
圖38為本發明的實施例之橫剖面圖；
圖39A及39B為本發明的實施例之橫剖面圖，而圖39C為電路圖；
圖40A至40C為IGZO中的金屬和氧之晶體結構圖；
圖41A及41B為鎢膜和氧化物半導體膜之間的介面附近之金屬原子和氧原子的結構模型圖；
圖42A及42B為鉬膜和氧化物半導體膜之間的介面附近之金屬原子和氧原子的結構模型圖；
圖43A及43B為鈦膜和氧化物半導體膜之間的介面附近之金屬原子和氧原子的結構模型圖；
圖44為具有金紅石結構之二氧化鈦的晶體結構圖；
圖45為具有金紅石結構之二氧化鈦的狀態之密度圖；
圖46為氧不足狀態中之二氧化鈦的狀態之密度圖；
圖47為一氧化鈦之狀態的密度圖；及
圖48為本發明的實施例之帶圖。
200．．．基板
201．．．絕緣層
202．．．絕緣層
203．．．閘極配線
204．．．絕緣層
205．．．半導體層
207a．．．電極
207b．．．電極
208．．．絕緣層
209．．．源極配線
210．．．源極配線
211．．．絕緣層
212．．．電極
213．．．儲存電容器配線
214．．．儲存電容器配線
250．．．薄膜電晶體

Claims (21)

  1. 一種半導體裝置，包含：在基板上包含氮之第一絕緣層；在該第一絕緣層上包含銅之第一導電層；在該第一導電層上之第二導電層；在該第二導電層上包含氮之第二絕緣層；在該第二絕緣層上包含氧之第三絕緣層；在該第三絕緣層上之氧化物半導體層；電連接到該氧化物半導體層之第三導電層與第四導電層；在該氧化物半導體層上包含氧之第四絕緣層；在該第四絕緣層上包含氮之第五絕緣層；在該第五絕緣層上之第五導電層，該第五導電層電連接到該第三導電層和該第四導電層的其中之一；在該第五導電層上包含銅之第六導電層；在該第六導電層上包含氮之第六絕緣層；以及在該第六絕緣層上之第七導電層，該第七導電層電連接到該第三導電層和該第四導電層的其中另一個，其中該第一導電層和該第六導電層未與該氧化物半導體層重疊，其中該第三導電層和該第四導電層各個包含相同材料，其中該第七導電層為透明的像素電極，且其中該第六導電層的底表面的整個部分與該第五導電 層的上表面接觸。
  2. 一種半導體裝置，包含：在基板上包含銅之第一導電層；在該第一導電層上包含氮之第一絕緣層；在該第一絕緣層上包含氧之第二絕緣層；在該第二絕緣層上之氧化物半導體層；電連接到該氧化物半導體層之第二導電層；以及在該第二導電層上包含銅之第三導電層，且該第三導電層電連接到該氧化物半導體層，且其中該第三導電層的底表面的整個部分與該第二導電層的上表面接觸。
  3. 根據申請專利範圍第2項之半導體裝置，其中沿與該基板表面垂直之方向，無部分之該第三導電層與該氧化物半導體層重疊。
  4. 根據申請專利範圍第1或2項之半導體裝置，其中該第一導電層另外包含至少一元素，該元素選自由鎢、鉭、鉬、鈦、鉻、鋁、鋯、及鈣所組成的群組。
  5. 根據申請專利範圍第1項之半導體裝置，其中該第二導電層包含具有比銅高的熔點之元素。
  6. 根據申請專利範圍第1或2項之半導體裝置，其中該氧化物半導體層包含銦、鎵、及鋅的至少其中之一。
  7. 根據申請專利範圍第1項之半導體裝置，其中該第六導電層另外包含至少一元素，該元素選自由鎢、鉭、鉬、鈦、鉻、鋁、鋯、及鈣所組成的群組。
  8. 根據申請專利範圍第1項之半導體裝置，其中該第一導電層和該第六導電層的每一個係由含氮和矽的層所包圍。
  9. 根據申請專利範圍第1項之半導體裝置，其中該第四絕緣層係與該第三導電層和該第四導電層之間的該氧化物半導體層接觸。
  10. 根據申請專利範圍第9項之半導體裝置，其中該第四絕緣層係設置在該第三導電層和該第四導電層上。
  11. 根據申請專利範圍第9項之半導體裝置，其中該第三導電層和該第四導電層各個係設置在該第四絕緣層上。
  12. 一種製造半導體裝置之方法，包含以下步驟：將含氮之第一絕緣層形成在基板上；將含銅之第一導電層形成在該第一絕緣層上；將第二導電層形成在該第一導電層上；將含氮之第二絕緣層形成在該第二導電層上；將含氧之第三絕緣層形成在該第二絕緣層上；將氧化物半導體層形成在該第三絕緣層上；執行第一熱處理，使得該氧化物半導體層的氫濃度減少；形成第三導電層和第四導電層，以電連接到該氧化物半導體層；將含氧之第四絕緣層形成在該氧化物半導體層上；將含氮之第五絕緣層形成在該第四絕緣層上； 將第五導電層形成在該第五絕緣層上，以電連接到該第三導電層和該第四導電層的其中之一；將含銅之第六導電層形成在該第五導電層上；將含氮之第六絕緣層形成在該第六導電層上；將第七導電層形成在該第六絕緣層上，以電連接到該第三導電層和該第四導電層的其中另一個，其中該第一導電層和該第六導電層未與該氧化物半導體層重疊，其中該第三導電層和該第四導電層各個包含相同材料，其中該第七導電層為透明的像素電極，且其中該第六導電層的底表面的整個部分與該第五導電層的上表面接觸。
  13. 根據申請專利範圍第12項之製造半導體裝置之方法，其中該第一熱處理係藉由快速熱退火法所執行。
  14. 根據申請專利範圍第12項之製造半導體裝置之方法，其中該第一熱處理係以高於或等於400℃及低於或等於750℃來執行。
  15. 根據申請專利範圍第12項之製造半導體裝置之方法，其中該第一熱處理係在稀有氣體或氮氣氛中執行。
  16. 根據申請專利範圍第12項之製造半導體裝置之方法，另外包含以下步驟：在形成該第四絕緣層之後，以低於該第一熱處理的溫度之溫度來執行第二熱處理。
  17. 根據申請專利範圍第16項之製造半導體裝置之 方法，其中該第二熱處理係以高於或等於200℃及低於或等於400℃來執行。
  18. 根據申請專利範圍第12項之製造半導體裝置之方法，其中該第一導電層另外包含至少一元素，該元素選自由鎢、鉭、鉬、鈦、鉻、鋁、鋯、及鈣所組成的群組。
  19. 根據申請專利範圍第12項之製造半導體裝置之方法，其中該第二導電層包含具有比銅高的熔點之元素。
  20. 根據申請專利範圍第12項之製造半導體裝置之方法，其中該氧化物半導體層包含銦、鎵、及鋅的至少其中之一。
  21. 根據申請專利範圍第12項之製造半導體裝置之方法，其中該第六導電層包含至少一元素，該元素選自由鎢、鉭、鉬、鈦、鉻、鋁、鋯、及鈣所組成的群組。
TW099133862A 2009-10-09 2010-10-05 半導體裝置及其製造方法 TWI512998B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009235791 2009-10-09

Publications (2)

Publication Number Publication Date
TW201131779A TW201131779A (en) 2011-09-16
TWI512998B true TWI512998B (zh) 2015-12-11

Family

ID=43854115

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099133862A TWI512998B (zh) 2009-10-09 2010-10-05 半導體裝置及其製造方法

Country Status (4)

Country Link
US (8) US8816349B2 (zh)
JP (10) JP5782241B2 (zh)
TW (1) TWI512998B (zh)
WO (1) WO2011043194A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI802321B (zh) * 2022-03-17 2023-05-11 新唐科技股份有限公司 橫向雙擴散金氧半導體裝置
TWI825136B (zh) * 2018-07-27 2023-12-11 首爾大學校產學協力團 顯示裝置

Families Citing this family (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007011061A1 (en) * 2005-07-22 2007-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN101719493B (zh) * 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
WO2011043195A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101812683B1 (ko) * 2009-10-21 2017-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
EP2494692B1 (en) 2009-10-30 2016-11-23 Semiconductor Energy Laboratory Co. Ltd. Logic circuit and semiconductor device
KR102317763B1 (ko) 2009-11-06 2021-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2011065208A1 (en) 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101229712B1 (ko) 2010-05-24 2013-02-04 샤프 가부시키가이샤 박막 트랜지스터 기판 및 그 제조방법
KR20120026970A (ko) 2010-09-10 2012-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 발광 장치
JP2012119664A (ja) * 2010-11-12 2012-06-21 Kobe Steel Ltd 配線構造
TWI492368B (zh) 2011-01-14 2015-07-11 Semiconductor Energy Lab 半導體記憶裝置
TWI520273B (zh) 2011-02-02 2016-02-01 半導體能源研究所股份有限公司 半導體儲存裝置
KR101799048B1 (ko) * 2011-02-25 2017-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8709922B2 (en) * 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI571058B (zh) 2011-05-18 2017-02-11 半導體能源研究所股份有限公司 半導體裝置與驅動半導體裝置之方法
WO2012160963A1 (en) 2011-05-20 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8883572B2 (en) * 2011-05-27 2014-11-11 Boe Technology Group Co., Ltd. Manufacturing method of low temperature poly-silicon TFT array substrate
US9142623B2 (en) * 2011-09-08 2015-09-22 Tamura Corporation Substrate for epitaxial growth, and crystal laminate structure
WO2013042637A1 (ja) * 2011-09-21 2013-03-28 シャープ株式会社 表示装置および表示システム
KR20130031559A (ko) * 2011-09-21 2013-03-29 삼성디스플레이 주식회사 박막 트랜지스터 표시판
TWI613822B (zh) 2011-09-29 2018-02-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US10014068B2 (en) 2011-10-07 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8829528B2 (en) * 2011-11-25 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including groove portion extending beyond pixel electrode
KR101975263B1 (ko) 2012-02-07 2019-05-08 삼성디스플레이 주식회사 박막트랜지스터 표시판과 이를 제조하는 방법
JP6076612B2 (ja) * 2012-04-17 2017-02-08 株式会社半導体エネルギー研究所 半導体装置
JP6001308B2 (ja) * 2012-04-17 2016-10-05 株式会社半導体エネルギー研究所 半導体装置
KR102079188B1 (ko) * 2012-05-09 2020-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
KR20130126240A (ko) 2012-05-11 2013-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR102213518B1 (ko) * 2012-06-29 2021-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI596778B (zh) 2012-06-29 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP6006558B2 (ja) 2012-07-17 2016-10-12 株式会社半導体エネルギー研究所 半導体装置及びその製造方法
JP6103854B2 (ja) * 2012-08-10 2017-03-29 三菱電機株式会社 薄膜トランジスタ基板
KR102046996B1 (ko) * 2012-10-16 2019-11-21 삼성디스플레이 주식회사 박막 트랜지스터 표시판
CN103077943B (zh) * 2012-10-26 2016-04-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
WO2014103900A1 (en) * 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9088003B2 (en) * 2013-03-06 2015-07-21 Apple Inc. Reducing sheet resistance for common electrode in top emission organic light emitting diode display
JP6083089B2 (ja) * 2013-03-27 2017-02-22 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
TWI635613B (zh) * 2013-04-03 2018-09-11 半導體能源研究所股份有限公司 半導體裝置
KR20140137922A (ko) * 2013-05-24 2014-12-03 삼성디스플레이 주식회사 어레이 기판 및 이의 제조방법
JP6426379B2 (ja) * 2013-06-19 2018-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102290801B1 (ko) * 2013-06-21 2021-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102244553B1 (ko) 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
US9425217B2 (en) 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015069806A (ja) * 2013-09-27 2015-04-13 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス表示装置の製造方法
JP6386323B2 (ja) 2013-10-04 2018-09-05 株式会社半導体エネルギー研究所 半導体装置
DE112014004839T5 (de) * 2013-10-22 2016-07-07 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
JP2015119175A (ja) * 2013-11-15 2015-06-25 株式会社半導体エネルギー研究所 半導体装置及び表示装置
KR102239367B1 (ko) 2013-11-27 2021-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널
US9882014B2 (en) 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9601634B2 (en) 2013-12-02 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102516162B1 (ko) 2013-12-02 2023-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조방법
JP2016027597A (ja) 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
KR20220046701A (ko) 2013-12-27 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
US9397149B2 (en) 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9443876B2 (en) 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
JP6585354B2 (ja) 2014-03-07 2019-10-02 株式会社半導体エネルギー研究所 半導体装置
KR20150116944A (ko) * 2014-04-08 2015-10-19 삼성디스플레이 주식회사 도어 겸용 표시 장치
CN104020621B (zh) * 2014-05-26 2017-03-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
JP6615490B2 (ja) * 2014-05-29 2019-12-04 株式会社半導体エネルギー研究所 半導体装置及び電子機器
CN104090401B (zh) * 2014-06-18 2017-12-29 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN104332476B (zh) * 2014-09-18 2017-05-31 京东方科技集团股份有限公司 单元像素、阵列基板、显示装置及其制造方法
JP6277926B2 (ja) * 2014-09-30 2018-02-14 住友金属鉱山株式会社 成膜装置および積層体フィルムと電極基板フィルムの各製造方法
CN104465786B (zh) * 2014-12-30 2018-09-04 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示基板和显示装置
WO2016147074A1 (en) * 2015-03-17 2016-09-22 Semiconductor Energy Laboratory Co., Ltd. Touch panel
US10460984B2 (en) * 2015-04-15 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating electrode and semiconductor device
CN104952792B (zh) * 2015-07-13 2017-12-29 深圳市华星光电技术有限公司 Tft基板结构的制作方法
US9989806B2 (en) * 2015-09-10 2018-06-05 Samsung Display Co., Ltd. Color conversion panel and display device including the same
JP6851166B2 (ja) 2015-10-12 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2017111910A1 (en) * 2015-12-21 2017-06-29 Intel Corporation High performance integrated rf passives using dual lithography process
WO2017149413A1 (en) * 2016-03-04 2017-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10586817B2 (en) 2016-03-24 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and separation apparatus
JP6668455B2 (ja) 2016-04-01 2020-03-18 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
JP2017207744A (ja) 2016-05-11 2017-11-24 株式会社半導体エネルギー研究所 表示装置、モジュール、及び電子機器
US10916430B2 (en) 2016-07-25 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102554183B1 (ko) 2016-07-29 2023-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기
TWI730017B (zh) 2016-08-09 2021-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置
TW201808628A (zh) 2016-08-09 2018-03-16 Semiconductor Energy Lab 半導體裝置的製造方法
KR102660829B1 (ko) * 2016-10-20 2024-04-25 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN106298546A (zh) * 2016-10-31 2017-01-04 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法、阵列基板及显示面板
US10224514B2 (en) * 2016-12-03 2019-03-05 Adam Khan Multilayer diamond display system and method
US10725354B2 (en) * 2017-02-28 2020-07-28 Sharp Kabushiki Kaisha Wiring substrate and display device
JP6935244B2 (ja) * 2017-06-27 2021-09-15 株式会社ジャパンディスプレイ 表示装置、および表示装置の製造方法
KR102289575B1 (ko) * 2017-08-10 2021-08-13 가부시키가이샤 후지킨 유체공급 장치 및 유체공급 방법
TWI654548B (zh) * 2017-10-27 2019-03-21 友達光電股份有限公司 觸控裝置
KR102063273B1 (ko) * 2017-11-30 2020-01-07 엘지디스플레이 주식회사 전계발광 표시장치
JP2019169660A (ja) * 2018-03-26 2019-10-03 三菱電機株式会社 薄膜トランジスタ基板、表示装置、および、薄膜トランジスタ基板の製造方法
JP7124257B2 (ja) 2018-03-29 2022-08-24 アイ－エムエービー バイオファーマ ユーエス リミテッド 抗ｐｄ‐ｌ１抗体およびその使用
JP7275112B2 (ja) * 2018-04-20 2023-05-17 株式会社半導体エネルギー研究所 半導体装置
KR101908383B1 (ko) 2018-04-25 2018-12-11 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
US10692799B2 (en) 2018-06-01 2020-06-23 Innolux Corporation Semiconductor electronic device
US12069870B2 (en) * 2018-06-11 2024-08-20 Cyberswarm, Inc. Synapse array
US20200073189A1 (en) * 2018-08-30 2020-03-05 Sharp Kabushiki Kaisha Active matrix substrate, display device, and method for manufacturing active matrix substrate
KR20210052462A (ko) * 2018-09-07 2021-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP7256622B2 (ja) * 2018-09-26 2023-04-12 株式会社ジャパンディスプレイ 表示装置
WO2020089729A1 (ja) * 2018-11-02 2020-05-07 株式会社半導体エネルギー研究所 半導体装置、電子機器
JP2020087961A (ja) * 2018-11-15 2020-06-04 株式会社アルバック 積層構造体及び積層構造体の製造方法
CN111493817B (zh) * 2019-01-31 2023-10-10 周冠谦 具延展性的柔性感测装置
CN117116147A (zh) * 2019-11-04 2023-11-24 群创光电股份有限公司 电子装置
JP2021086380A (ja) * 2019-11-27 2021-06-03 双葉電子工業株式会社 タッチパネル
CN113451412B (zh) * 2020-04-01 2023-08-29 重庆康佳光电科技有限公司 一种tft及其制作方法
CN111462629A (zh) * 2020-04-10 2020-07-28 友达光电（昆山）有限公司 显示面板
KR20220034294A (ko) * 2020-09-10 2022-03-18 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
TWI741789B (zh) 2020-09-16 2021-10-01 凌巨科技股份有限公司 顯示面板及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1614776A (zh) * 2003-11-04 2005-05-11 株式会社半导体能源研究所 半导体器件及其制造方法
US20050151276A1 (en) * 2004-01-12 2005-07-14 Jae-Hoon Jang Node contact structures in semiconductor devices and methods of fabricating the same
CN1967803A (zh) * 2005-11-17 2007-05-23 株式会社半导体能源研究所 显示器件及其制造方法
US20080291350A1 (en) * 2007-05-23 2008-11-27 Canon Kabushiki Kaisha Electron device using oxide semiconductor and method of manufacturing the same

Family Cites Families (170)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4447272A (en) * 1982-11-22 1984-05-08 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating MNOS structures utilizing hydrogen ion implantation
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05129760A (ja) * 1991-11-06 1993-05-25 Fujitsu Ltd 導体パターンの形成方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07326756A (ja) 1994-05-30 1995-12-12 Kyocera Corp 薄膜トランジスタおよびその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP2933879B2 (ja) * 1995-08-11 1999-08-16 シャープ株式会社 透過型液晶表示装置およびその製造方法
KR970011972A (ko) 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
CN103956361A (zh) 1995-10-03 2014-07-30 精工爱普生株式会社 有源矩阵基板的制造方法和薄膜元件的制造方法
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09281525A (ja) * 1996-02-15 1997-10-31 Hitachi Ltd 液晶表示基板およびその製造方法
JP3896624B2 (ja) * 1997-02-14 2007-03-22 ソニー株式会社 薄膜半導体装置及びそれを用いた表示装置
JPH10253976A (ja) * 1997-03-12 1998-09-25 Toshiba Corp 液晶表示素子
JPH1115016A (ja) * 1997-06-20 1999-01-22 Hitachi Ltd 液晶表示装置
US6218219B1 (en) 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JPH11274504A (ja) 1998-03-20 1999-10-08 Advanced Display Inc Ｔｆｔおよびその製法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6492190B2 (en) * 1998-10-05 2002-12-10 Sony Corporation Method of producing electrooptical device and method of producing driving substrate for driving electrooptical device
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6545359B1 (en) 1998-12-18 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof
JP2000252473A (ja) * 1998-12-18 2000-09-14 Semiconductor Energy Lab Co Ltd 配線およびその作製方法、半導体装置およびその作製方法
JP2001053283A (ja) * 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
SG103846A1 (en) * 2001-02-28 2004-05-26 Semiconductor Energy Lab A method of manufacturing a semiconductor device
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
TW516240B (en) * 2002-02-18 2003-01-01 Ind Tech Res Inst Method of fabricating film transistor on a transparent substrate
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR100866976B1 (ko) 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100883769B1 (ko) 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP4339103B2 (ja) * 2002-12-25 2009-10-07 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP4748954B2 (ja) * 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4809596B2 (ja) * 2003-08-04 2011-11-09 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US6987059B1 (en) * 2003-08-14 2006-01-17 Lsi Logic Corporation Method and structure for creating ultra low resistance damascene copper wiring
JP4748967B2 (ja) * 2003-11-04 2011-08-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI234043B (en) * 2003-11-26 2005-06-11 Hannstar Display Corp Method of manufacturing liquid crystal display
US7495644B2 (en) 2003-12-26 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7521368B2 (en) * 2004-05-07 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4906039B2 (ja) * 2004-08-03 2012-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7648861B2 (en) 2004-08-03 2010-01-19 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device including separately forming a second semiconductor film containing an impurity element over the first semiconductor region
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4754798B2 (ja) * 2004-09-30 2011-08-24 株式会社半導体エネルギー研究所 表示装置の作製方法
JP4759967B2 (ja) * 2004-10-01 2011-08-31 セイコーエプソン株式会社 半導体装置の製造方法
KR101219038B1 (ko) 2004-10-26 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5036173B2 (ja) 2004-11-26 2012-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101108369B1 (ko) * 2004-12-31 2012-01-30 엘지디스플레이 주식회사 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법
KR101090258B1 (ko) 2005-01-03 2011-12-06 삼성전자주식회사 플라스틱 기판을 이용한 박막 트랜지스터 표시판의 제조방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
JP2008124499A (ja) * 2005-02-17 2008-05-29 Kobe Steel Ltd 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP4117001B2 (ja) 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2007165860A (ja) * 2005-11-17 2007-06-28 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
CN101356652B (zh) * 2006-06-02 2012-04-18 日本财团法人高知县产业振兴中心 包括由氧化锌构成的氧化物半导体薄膜层的半导体器件及其制造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
US7636135B2 (en) 2006-09-11 2009-12-22 Beijing Boe Optoelectronics Technology Co., Ltd TFT-LCD array substrate and method for manufacturing the same
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
TWI511116B (zh) * 2006-10-17 2015-12-01 Semiconductor Energy Lab 脈衝輸出電路、移位暫存器及顯示裝置
JP2008129314A (ja) 2006-11-21 2008-06-05 Hitachi Displays Ltd 画像表示装置およびその製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP4356750B2 (ja) * 2007-01-25 2009-11-04 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR101340996B1 (ko) * 2007-03-13 2013-12-13 엘지디스플레이 주식회사 표시장치 및 그 제조방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JP2009071289A (ja) 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
KR101418588B1 (ko) 2007-11-14 2014-07-16 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
JP5377940B2 (ja) 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101425131B1 (ko) * 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
JP2009175483A (ja) * 2008-01-25 2009-08-06 Epson Imaging Devices Corp 半導体装置の製造方法、半導体装置および電気光学装置
JP2009231664A (ja) * 2008-03-25 2009-10-08 Idemitsu Kosan Co Ltd 電界効果トランジスタ及びその製造方法
TWI627757B (zh) 2008-07-31 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
TWI491048B (zh) 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
KR101499239B1 (ko) * 2008-08-26 2015-03-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2011027649A1 (en) 2009-09-02 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a transistor, and manufacturing method of semiconductor device
WO2011043195A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101812683B1 (ko) 2009-10-21 2017-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1614776A (zh) * 2003-11-04 2005-05-11 株式会社半导体能源研究所 半导体器件及其制造方法
US20050151276A1 (en) * 2004-01-12 2005-07-14 Jae-Hoon Jang Node contact structures in semiconductor devices and methods of fabricating the same
CN1967803A (zh) * 2005-11-17 2007-05-23 株式会社半导体能源研究所 显示器件及其制造方法
US20080291350A1 (en) * 2007-05-23 2008-11-27 Canon Kabushiki Kaisha Electron device using oxide semiconductor and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI825136B (zh) * 2018-07-27 2023-12-11 首爾大學校產學協力團 顯示裝置
TWI802321B (zh) * 2022-03-17 2023-05-11 新唐科技股份有限公司 橫向雙擴散金氧半導體裝置

Also Published As

Publication number Publication date
US11367793B2 (en) 2022-06-21
US10770596B2 (en) 2020-09-08
JP2013058758A (ja) 2013-03-28
JP5192603B2 (ja) 2013-05-08
JP2017085156A (ja) 2017-05-18
JP2015228505A (ja) 2015-12-17
JP5782241B2 (ja) 2015-09-24
JP2019062231A (ja) 2019-04-18
US20200111913A1 (en) 2020-04-09
JP6285055B2 (ja) 2018-02-28
JP7212749B2 (ja) 2023-01-25
US20180350998A1 (en) 2018-12-06
JP2018101792A (ja) 2018-06-28
US9177855B2 (en) 2015-11-03
JP2011100994A (ja) 2011-05-19
TW201131779A (en) 2011-09-16
WO2011043194A1 (en) 2011-04-14
JP2024086848A (ja) 2024-06-28
US20170162700A1 (en) 2017-06-08
JP7472334B2 (ja) 2024-04-22
US20110084267A1 (en) 2011-04-14
US10043915B2 (en) 2018-08-07
US9601635B2 (en) 2017-03-21
US20140370706A1 (en) 2014-12-18
US20200395486A1 (en) 2020-12-17
US20160049520A1 (en) 2016-02-18
JP2022043111A (ja) 2022-03-15
US8816349B2 (en) 2014-08-26
JP6990272B2 (ja) 2022-01-12
US20220285556A1 (en) 2022-09-08
JP2020167416A (ja) 2020-10-08
US10446693B2 (en) 2019-10-15
JP6457670B2 (ja) 2019-01-23
JP2023058495A (ja) 2023-04-25
US11695080B2 (en) 2023-07-04

Similar Documents

Publication Publication Date Title
JP7212749B2 (ja) 表示装置
JP6567711B2 (ja) 表示装置
TWI511272B (zh) 半導體裝置及其製造方法
TWI604594B (zh) 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置
JP7578771B2 (ja) 表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees