TWI825136B - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TWI825136B
TWI825136B TW108126620A TW108126620A TWI825136B TW I825136 B TWI825136 B TW I825136B TW 108126620 A TW108126620 A TW 108126620A TW 108126620 A TW108126620 A TW 108126620A TW I825136 B TWI825136 B TW I825136B
Authority
TW
Taiwan
Prior art keywords
emitting element
facet
light
pattern
display device
Prior art date
Application number
TW108126620A
Other languages
English (en)
Other versions
TW202018933A (zh
Inventor
尹義埈
李承盿
金鐘明
Original Assignee
首爾大學校產學協力團
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 首爾大學校產學協力團 filed Critical 首爾大學校產學協力團
Publication of TW202018933A publication Critical patent/TW202018933A/zh
Application granted granted Critical
Publication of TWI825136B publication Critical patent/TWI825136B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Abstract

提供一種顯示裝置，其包含多個像素和在多個像素中的每個像素上的 發光元件。發光元件包括依序堆疊在發光元件的底表面和側壁上的第一半導體層、主動層和第二半導體層。發光元件的側壁包括第一小平面和與第一小平面相鄰的第二小平面。第一角度在底表面和第一小平面之間形成。第二角度在底表面和第二小平面之間形成。第一小平面和第二小平面彼此相接(meet)以定義邊緣。該邊緣從底表面朝向發光元件的頂表面延伸。

Description

顯示裝置
本案要求在2018年7月27日向韓國智慧財產局所提交的韓國專利申請第10-2018-0087962號之優先權，其全部內容於此併入作為參考。
本發明構思是關於一種具有提高的發光效率的顯示裝置及其製造方法。
顯示裝置包括發光元件。發光元件可以電性連接到電極，並且可以藉由加電壓到電極而發光。發光元件可以直接形成電極上，或者可以單獨形成後再設置於電極上。
此發光元件可以是發光二極體(LED)。LED是一種半導體元件，當正向電壓施加到PN接面二極體時，電洞-電子再結合所產生的能量被轉化成光。這個LED可以是無機LED或有機LED。LED不僅可以用在諸如手機之類的小型電子產品中，也可以用在大型電視機中。
本發明構思的一些示例實施例提供了一種具有較高的發光效率的顯示裝置及其製造方法。
根據本發明構思的一些示例實施例，顯示裝置可包括：多個像素以及在多個像素中的每個像素上的發光元件。發光元件可以包括依序堆疊在發光元件的底表面和側壁上的第一半導體層、主動層和第二半導體層。發光元件的側壁可以包括第一小平面和與第一小平面相鄰的第二小平面。底表面和第一小平面之間可以形成第一角度。底表面和第二小平面之間可以形成第二角度。 第一小平面和第二小平面可以彼此相接來定義邊緣。該邊緣可以從發光元件的底表面朝它的頂表面延伸。
根據本發明構思的一些示例實施例，顯示裝置可包括：多個像素、多個像素中的每個像素上的發光元件以及一導電結構(conductive structure)，該導電結構包括在發光元件側壁上的反射圖案以及在發光元件的底表面上的連接圖案。發光元件可以包括依序堆疊在發光元件的底表面和側壁上的第一半導體層、主動層和第二半導體層。反射圖案可以與側壁間隔開。連接圖案可以電性連接到底表面上的第一半導體層。
根據本發明構思的一些示例實施例，顯示裝置可包括：多個像素以及在多個像素中的每個像素上的發光元件。發光元件可以包括依序堆疊在發光元件的底表面和側壁上的第一半導體層、主動層和第二半導體層。發光元件可以具有在第一方向上的第一寬度以及和第一方向交叉的第二方向上的第二寬度。第一階(first level)的第一寬度可以小於第二階的第一寬度，其中第二階高於第一階。第二階的第一寬度和第一階的第一寬度之間可以產生第一差異(first difference)。第二階的第二寬度和第一階的第二寬度之間可以產生第二差異。
100:基底層
110:第一介電層
120:第二介電層
130:第三介電層
140:第四介電層
150:第五介電層
160:第六介電層
170:第七介電層
ACT:主動層
BM:光屏蔽圖案
BS:底表面
CAP:電容器
CCE:連接電極
CE1:第一控制電極
CE2:第二控制電極
CF:濾色器
CNH:接觸孔
CNT1:第一接觸插塞
CNT2:第二接觸插塞
CONT1:第一控制訊號
CONT2:第二控制訊號
CP:連接圖案
CS:控制訊號
CV:覆蓋層
D1:第一方向
D2:第二方向
D3:第三方向
D4:第四方向
DD:顯示裝置
DDV:數據驅動器
DL:數據線
DL1:第一條數據線
DLm:第m條數據線
DP:顯示面板
E1:第一電極
E2:第二電極
ED:發光元件
ELVDD:第一電源電壓
ELVSS:第二電源電壓
FA1:第一小平面
FA2:第二小平面
FA3:第三小平面
GDV:掃描驅動器
HO:孔洞
IE1:第一輸入電極
IE2:第二輸入電極
IL:無機層
IM:介電材料
IP:絕緣圖案
LED:發光二極體
LV1:第一階
LV2:第二階
MP:導電結構
OE1:第一輸出電極
OE2:第二輸出電極
OP:開口
P1:第一部分
P2:第二部分
PL1:第一電源線
PL2:第二電源線
PX:像素
PX1:第一像素
PX2:第二像素
PX3:第三像素
PX4:第四像素
PXC:像素電路
RGB:圖像數據
R'G'B':轉換後的圖像數據
RP:反射圖案
RS:凹陷
SAP:犧牲圖案
SEP:晶種圖案
SLL:掃描線
SLL1:第一條掃描線
SL1:第一半導體層
SL2:第二半導體層
SL3:第三半導體層
SLLn:第n條掃描線
SP1:第一半導體圖案
SP2:第二半導體圖案
SUB:基板
SW:側壁
SW1:第一側壁
SW2:第二側壁
TC:訊號控制器
TR:溝槽
TR1:第一薄膜電晶體
TR2:第二薄膜電晶體
TS:頂表面
VER:邊緣
W1:第一寬度
W1_LV1:第一階LV1的第一寬度
W1_LV2:第二階LV1的第一寬度
W2:第二寬度
W2_LV1:第一階LV1的第二寬度
W2_LV2:第二階LV1的第二寬度
第1圖係繪示根據本發明構思的一些示例實施例的顯示裝置的方塊圖。
第2圖係繪示根據本發明構思的一些示例實施例的顯示裝置的一個像素的等效電路圖。
第3圖係繪示根據本發明構思的一些示例實施例的顯示裝置的顯示面板的平面圖。
第4A圖係繪示沿第3圖中A-A'線段所截取的截面圖。
第4B圖係繪示沿第3圖中B-B'線段所截取的截面圖。
第5圖係繪示根據本發明構思的一些示例實施例的發光元件的透視圖。
第6A和6B圖分別繪示了沿第3圖中A-A'線段和B-B'線段所截取的截面圖。其展示出根據本發明構思的一些示例實施例的顯示裝置。
第7、9、11和13圖係繪示根據本發明構思的一些示例實施例展示發光元件的製造方法的平面圖。
第8A、10A、12A和14A圖分別繪示了沿第7、9、11和13圖中A-A'線段所截取的截面圖。
第8B、10B、12B和14B圖分別繪示了沿第7、9、11和13圖中B-B'線段所截取的截面圖。
根據本發明構思的一些示例實施例，第15A至15D圖係以透視圖繪示在選擇性磊晶成長製程中的犧牲圖案(sacrificial pattern)上的發光元件生長時間進程。
第16和17圖係繪示根據本發明構思的一些示例實施例展示發光元件的製造方法的平面圖。
第18、19和20圖係繪示根據本發明構思的一些示例實施例展示發光元件的製造方法的平面圖。
第21A和21B圖分別繪示了沿第20圖中A-A'和B-B'線段所截取的截面圖。
第22和23圖係繪示根據本發明構思的一些示例實施例展示發光元件的製造方法的平面圖。
第24A和24B圖分別繪示了沿第23圖中A-A'和B-B'線段所截取的截面圖。
第25圖係繪示根據本發明構思的一些示例實施例展示發光元件的製造方法的平面圖。
第26A和26B圖分別繪示了沿第25圖中A-A'和B-B'線段所截取的截面圖。
第27和28圖係繪示根據本發明構思的一些示例實施例展示發光元件的製造方法的平面圖。
第29、30和31圖係繪示根據本發明構思的一些示例實施例展示發光元件的製造方法的截面圖。
第32圖係繪示根據本發明構思的一些示例實施例的顯示裝置的顯示面板的平面圖。
第33圖係繪示沿第32圖中C-C'線段所截取的截面圖。
第34圖係繪示沿第3圖中B-B'線段所截取的截面圖，其呈現出根據本發明構思的一些示例實施例的顯示裝置。
為了充分理解本發明構思的配置和功效，本發明構思的一些示例實施例將連同參考所附圖式來描述說明。然而應該注意的是，本發明構思不限於下列的示例性實施例，其可以各種形式實現。並且，提供示例性實施例僅僅是為了公開本發明構思，讓本領域技術人員充分理解本發明構思的範圍。
在本說明中，應當理解，當一個元件被指為在另一個元件上時，該元件可以直接在另一個元件上，或者可以在它們之間存在插置的元件。在附圖中，為了有效地解釋技術內容，誇大了一些部件的厚度。在通篇說明書中，相同的元件符號代表相同的元件。
在本說明中的一些示例實施例將會用本發明構思的理想示例的剖視圖和/或平面圖來詳述討論。在附圖中，為了有效地解釋技術內容，誇大了層和區域的厚度。因此，所附圖式中示例性標示出的區域具有一般性質，並且附圖中示例性標示出的區域的形狀用於示例性地揭示具體形狀，但不限於本發明構思的範圍。我們應當理解，儘管這裡可以使用術語「第一」、「第二」、「第三」等來描述各種元件，但是這些元件不應受這些術語的限制。這些術語 僅用於區分一個元件與另一個元件。這裡解釋和說明的一些示例實施例包括其互補實施例。
這裡使用的術語僅是為了要描述特定實施例，並不是意圖限制本發明構思。如這裡所使用的，單數形式也包括複數形式。在說明書中使用的術語「包含」和/或「包括」不排除一個或多個其他組件的存在或添加。
第1圖係繪示根據本發明構思的一些示例實施例的顯示裝置的方塊圖。
參見第1圖，顯示裝置DD可以包括顯示面板DP、訊號控制器(signal controller)TC(或時序控制器)、數據驅動器(data driver)DDV和掃描驅動器(scan driver)GDV。電路可以被包含在每一個訊號控制器TC、數據驅動器DDV和掃描驅動器GDV中。
顯示面板DP可以包括發光元件。例如，顯示面板DP可以包括微發光二極體(micro-LED)。顯示面板DP可以包括多條數據線DL1至DLm、多條掃描線SLL1至SLLn和多個像素PX。
多條數據線DL1至DLm可以沿第一方向D1延伸。多條數據線DL1至DLm可以沿與第一方向D1相交的第二方向D2設置。多條掃描線SLL1至SLLn可以在第二方向D2上延伸。多條掃描線SLL1至SLLn可以沿第一方向D1設置。
每一個像素PX可以包括發光元件和以電性連接到發光元件的像素電路。像素電路可以包括多個電晶體。第一電源電壓ELVDD和第二電源電壓ELVSS可以提供給每個像素PX。
像素PX可以規則地設置在顯示面板DP的平坦表面上。每一個像素PX可以顯示原色中的一種或混合顏色中的一種。原色可包括紅色、綠色和藍色。混合顏色可包括黃色、青色(cyan)、品紅色(magenta)和白色。然而，像素PX上顯示的顏色不限於此。
訊號控制器TC可以接收外部提供的圖像數據RGB。訊號控制器TC可以藉由轉換圖像數據RGB以與顯示面板DP的操作一致來產生轉換後的圖像數據R'G'B'，並且可以將轉換後的圖像數據R'G'B'輸出到數據驅動器DDV。
訊號控制器TC可以接收外部提供的控制訊號(control signal)CS。控制訊號CS可以包括垂直同步訊號(vertical synchronizing signal)、水平同步訊號(horizontal synchronizing signal)、主時脈訊號(main clock signal)和數據使能訊號(data enable signal)。訊號控制器TC可以向數據驅動器DDV提供第一控制訊號CONT1，並向掃描驅動器GDV提供第二控制訊號CONT2。第一控制訊號CONT1可以是用於控制數據驅動器DDV的訊號，第二控制訊號CONT2可以是用於控制掃描驅動器GDV的訊號。
響應於從訊號控制器TC提供的第一控制訊號CONT1，多條數據線DL1至DLm可以由數據驅動器DDV來驅動。數據驅動器DDV可以個別的積體電路的形式完成，並且可以電性連接到顯示面板DP的一側或者直接安裝在顯示面板DP上。可替代地或另外地，數據驅動器DDV可以單個晶片的形式完成，或者可以包括多個晶片。
響應於從訊號控制器TC提供的第二控制訊號CONT2，多條掃描線SLL1至SLLn可以由掃描驅動器GDV來驅動。例如，掃描驅動器GDV可以被整合在顯示面板DP的單個區域上。在這種情況下，掃描驅動器GDV可以包 括由低溫多晶矽(LTPS)製程和低溫多晶氧化物(LTPO)製程之一所形成的多個薄膜電晶體，其與用於驅動像素PX的驅動器電路的製程相同。又例如，掃描驅動器GDV可以個別的積體電路晶片的形式完成，並且可以電性連接到顯示面板DP的一側。
當多條掃描線SLL1至SLLn中的一條接收到閘極電壓(gate-on voltage)時，可以開通開關電晶體(switching transistor)，連接到該條掃描線的一行像素中的每一個包含了開關電晶體。在這種情況下，數據驅動器DDV可以向數據線DL1至DLm提供數據驅動訊號。提供給數據線DL1至DLm的數據驅動訊號可以透過開通的開關電晶體施加到相對應的像素。數據驅動訊號可以是與圖像數據的灰階相對應的類比電壓。
第2圖係繪示根據本發明構思的一些示例實施例的顯示裝置的一個像素的等效電路圖。
參見第2圖，像素PX可以連接到多條訊號線。根據本發明構思的一些示例實施例，訊號線可以包括掃描線SLL、數據線DL、第一電源線PL1和第二電源線PL2。
像素PX可以包括發光元件ED和像素電路PXC。像素電路PXC可以包括第一薄膜電晶體TR1、電容器CAP和第二薄膜電晶體TR2。
第一薄膜電晶體TR1可以是控制像素PX的開啟及關閉的開關電晶體。響應於透過掃描線SLL傳輸的閘極訊號(gate signal)，第一薄膜電晶體TR1可以傳輸或阻擋透過數據線DL傳輸的數據訊號。
電容器CAP可以連接在第一薄膜電晶體TR1和第一電源線PL1之間。由於來自第一薄膜電晶體TR1傳輸的數據訊號與施加到第一電源線PL1的第一電源電壓ELVDD之間的電壓差，電容器CAP可以被充電。
第二薄膜電晶體TR2可以連接到第一薄膜電晶體TR1、電容器CAP和發光元件ED。響應於電容器CAP的充電量，第二薄膜電晶體TR2可以控制流過發光元件ED的驅動電流。根據電容器CAP的充電量可以確定第二薄膜電晶體TR2的導通時間。
第一薄膜電晶體TR1和第二薄膜電晶體TR2可以是n型薄膜電晶體或p型薄膜電晶體。或者，在其他實施例中，第一薄膜電晶體TR1和第二薄膜電晶體TR2其中的一個可以是n型薄膜電晶體，且第一薄膜電晶體TR1和第二薄膜電晶體TR2其中的另一個可以是p型薄膜電晶體。
發光元件ED可以連接在第二薄膜電晶體TR2和第二電源線PL2之間。發光元件ED可以藉由透過第二薄膜電晶體TR2傳輸的訊號和透過第二電源線PL2接收的第二電源電壓ELVSS之間的電壓差來發光。
發光元件ED可以是超小型LED元件。超小型LED元件可以是尺寸在幾奈米到幾百微米的LED元件。超小型LED元件的尺寸僅是說明性示例，並不限於上述尺寸範圍。
第2圖示例性地展示出了連接在第二薄膜電晶體TR2和第二電源線PL2之間的單個發光元件ED，但是這裡可以存在多個發光元件ED。多個發光元件ED可以彼此以並聯連接。
第3圖係繪示根據本發明構思的一些示例實施例的顯示裝置的顯示面板的平面圖。第4A圖係繪示沿第3圖中A-A'線段所截取的截面圖。第4B 圖係繪示沿第3圖中B-B'線段所截取的截面圖。第5圖係繪示根據本發明構思的一些示例實施例的發光元件的透視圖。
參見第3、4A、4B和5圖，第一至第四像素PX1至PX4可以設置在基底層(base layer)100上。基底層100可以包括矽基板、塑料基板、玻璃基板、介電膜或一個包含多個介電層的堆疊結構。
第一至第四像素PX1至PX4可以二維方式設置。第一像素PX1和第二像素PX2可以在第二方向D2上彼此相鄰，並且第三像素PX3和第四像素PX4可以在第二方向D2上彼此相鄰。第一像素PX1和第三像素PX3可以在第一方向D1上彼此相鄰，並且第二像素PX2和第四像素PX4可以在第一方向D1上彼此相鄰。第一至第四像素PX1至PX4中的每一個可以包括第一薄膜電晶體TR1，第二薄膜電晶體TR2和發光元件ED。在第一至第四像素PX1至PX4中，第一像素PX1將作為代表性示例來討論。
第一薄膜電晶體TR1和第二薄膜電晶體TR2可以設置在基底層100上。第一薄膜電晶體TR1可以包括第一控制電極CE1、第一輸入電極IE1、第一輸出電極OE1和第一半導體圖案SP1。第二薄膜電晶體TR2可以包括第二控制電極CE2、第二輸入電極IE2、第二輸出電極OE2和第二半導體圖案SP2。
第一控制電極CE1和第二控制電極CE2可以設置在基底層100上。第一控制電極CE1和第二控制電極CE2可以包括導電材料。基底層100上可以設置有覆蓋第一控制電極CE1和第二控制電極CE2的第一介電層110。例如，第一控制電極CE1和第二控制電極CE2可以插置於第一介電層110和基底層100之間。
第一半導體圖案SP1和第二半導體圖案SP2可以設置在第一介電層110上。每一個第一半導體圖案SP1和第二半導體圖案SP2可以包括半導體材料。例如，半導體材料可包括一種或多種的非晶矽、多晶矽、單晶矽、半導體氧化物和化合物半導體。每一個第一半導體圖案SP1和第二半導體圖案SP2可以包括電子或電洞移動的通道區、第一雜質區和跨過通道區與第一雜質區間隔開的第二雜質區。
第一輸入電極IE1和第一輸出電極OE1可以被設置在第一半導體圖案SP1上。第一輸入電極IE1和第一輸出電極OE1可以分別連接到第一半導體圖案SP1的第一雜質區和第二雜質區。第二輸入電極IE2和第二輸出電極OE2可以被設置在第二半導體圖案SP2上。第二輸入電極IE2和第二輸出電極OE2可以分別連接到第二半導體圖案SP2的第一雜質區和第二雜質區。
第一介電層110可以在其上設置有覆蓋第一和第二半導體圖案SP1和SP2、第一和第二輸入電極IE1和IE2以及第一和第二輸出電極OE1和OE2的第二介電層120。例如，第一介電層110和第二介電層120之間可以設置有第一和第二半導體圖案SP1和SP2、第一和第二輸入電極IE1和IE2以及第一和第二輸出電極OE1和OE2。
第三介電層130可以設置在第二介電層120上。第三介電層130可以具有平坦的頂表面。第三介電層130上可以設置有將第一輸出電極OE1電性連接到第二控制電極CE2的連接電極CCE。連接電極CCE可以包括穿透第二和第三介電層120和130並且耦合到第一輸出電極OE1的第一觸點(first contact)。連接電極CCE可以包括穿透第一、第二和第三介電層110、120和130並且耦合到第二控制電極CE2的第二觸點(second contact)。
可以在第三介電層130上設置有覆蓋連接電極CCE的第四介電層140。第一電極E1可以設置在第四介電層140上。第一電極E1可以包括穿透第二、第三和第四介電層120、130和140並且耦合到第二輸出電極OE2的第三觸點(third contact)。
可以在第四介電層140上設置有覆蓋第一電極E1的第五介電層150。發光元件ED可以設置在第一電極E1上。發光元件ED可以設置在第五介電層150中。發光元件ED可以包括依序堆疊的第一半導體層SL1、主動層ACT、第二半導體層SL2和第三半導體層SL3。
主動層ACT以及第一、第二和第三半導體層SL1、SL2和SL3可以包括III-V族化合物半導體。主動層ACT以及第一、第二和第三半導體層SL1、SL2和SL3可以包括氮化鎵基半導體(GaN-based semiconductor)。例如，主動層ACT以及第一、第二和第三半導體層SL1、SL2和SL3可以包括氮化鎵(GaN)、氮化鋁(AlN)、氮化鋁鎵(AlGaN)、氮化銦鎵(InGaN)、氮化銦(InN)、氮化銦鋁鎵(InAlGaN)、氮化鋁銦(AlInN)中的一種或多種以及其組合。
第一、第二和第三半導體層SL1、SL2和SL3可以包括相同的GaN基半導體。例如，第一、第二和第三半導體層SL1、SL2和SL3可以包括氮化鎵(GaN)。第一半導體層SL1可以是p型半導體層。第一半導體層SL1可以包括諸如鎂(Mg)、鋅(Zn)、鉀(Ca)、鍶(Sr)或鋇(Ba)的雜質。第二半導體層SL2可以是n型半導體層。第二半導體層SL2可以包括諸如矽(Si)、鍺(Ge)、錫(Sn)、硒(Se)或碲(Te)的雜質。第三半導體層SL3可以是未被摻雜的半導體層。主動層ACT可以被插置於第一半導體層SL1和第二半導體層SL2之間。
主動層ACT可以是第一半導體層SL1注入的電洞和第二半導體層SL2注入的電子再結合的區域。因為主動層ACT中的電子和電洞的再結合，光可以被產生。主動層ACT可以具有單一量子井結構、多個量子井結構、量子線結構或量子點結構。例如，主動層ACT可以具有包含氮化銦鎵(InGaN)/氮化鎵(GaN)的多量子井結構。
第一半導體層SL1、主動層ACT、第二半導體層SL2和第三半導體層SL3可以依序堆疊在發光元件ED的底表面BS上。另外，第一半導體層SL1、主動層ACT、第二半導體層SL2和第三半導體層SL3可以依序堆疊在發光元件ED的側壁SW上。例如，第一半導體層SL1、主動層ACT和第二半導體層SL2中的每一個可以具有U形的橫截面。
與發光元件ED的側壁SW相鄰的主動層ACT可以被插置於第一半導體層SL1和第二半導體層SL2之間。例如，與發光元件ED的側壁SW相鄰的主動層ACT可以被第一半導體層SL1覆蓋，因此可以不被曝露出來。與發光元件ED的側壁SW相鄰的第一半導體層SL1可以鈍化(passivate)主動層ACT。因為主動層ACT受第一半導體層SL1保護，所以主動層ACT可以改善其電特性，相對地，發光元件ED的發光效率可以提高。
發光元件ED的側壁SW可以包括第一小平面FA1和第二小平面FA2。第一小平面FA1可以在第二方向D2上延伸。第二小平面FA2可以在第一方向D1上延伸。第一小平面FA1和第二小平面FA2可以彼此相鄰。第一小平面FA1和第二小平面FA2可以彼此相接而在發光元件ED的側壁SW上定義出邊緣VER。邊緣VER可以從底表面BS延伸到發光元件ED的頂表面TS。
發光元件ED可以具有纖鋅礦(wurtzite)晶體結構。發光元件ED的頂表面TS和底表面BS可以是極性平面(polar plane)或c平面(c-plane)。頂表面TS和底表面BS均可以是(0001)平面。極性平面(或c平面)可以是包括一種原子的平面。例如，極性平面(或c平面)可以是包括鎵(Ga)原子或氮(N)原子的平面。
發光元件ED的第一小平面FA1可以是半極性平面(semi-polar plane)。第一小平面FA1可以傾斜於頂表面TS和底表面BS。第一小平面FA1可以與底表面BS形成10°至80°的角度θ1。第一小平面FA1可以是(n-n0k)平面，像是(1-101)。第一小平面FA1可以是(n0-nk)平面，像是(10-11)平面。第一小平面FA1可以是(nn-2nk)平面，像是(11-22)或(11-21)平面。這裡，n和k中的每一個是等於或大於1的整數。例如，第一小平面FA1可以是(1-101)平面。
傾斜的第一小平面FA1可以使發光元件ED在第一方向D1上具有形狀像倒金字塔的橫截面。例如，發光元件ED可以具有沿第一方向D1的第一寬度W1，其隨著距基底層100距離的增加而增加。
發光元件ED的第二小平面FA2可以是非極性平面或a平面(a-plane)。第二小平面FA2可以大致上垂直於頂表面TS和底表面BS。第二小平面FA2可以與底表面BS形成大約90°的角度θ2。例如，第二小平面FA2可以是(11-20)平面。
垂直的第二小平面FA2可以使發光元件ED在第二方向D2上具有形狀像矩形的橫截面。例如，發光元件ED可以在第二方向D2上具有第二寬度W2，並且即使遠離基底層100，第二寬度W2也可以大致上保持恆定。
可以根據距基底層100的頂表面的距離來定義第一階LV1和第二階LV2。第二階LV2可以高於第一階LV1。例如，第二階LV2和基底層100的頂表面之間的距離可以大於第一階LV1和基底層100的頂表面之間的距離。
發光元件ED可以具有第一階LV1的第一寬度W1_LV1，其中第一寬度W1_LV1小於在第二階LV2的第一寬度W1_LV2。第一差異來自於第二階LV2的第一寬度W1_LV2和第一階LV1的第一寬度W1_LV1的差別。
發光元件ED可以具有與第二階LV2的第二寬度W2_LV2大致上相同的第一階LV1的第二寬度W2_LV1。第二差異可以來自於第二階LV2的第二寬度W2_LV2和第一階LV1的第二寬度W2_LV1的差別。第一差異可能與第二差異不同。例如，第一差異可以大於第二差異。再例如，第一差異可以與第二差異大致上相同(參見下面將討論的第34圖)。
根據本發明構思的一些示例實施例，發光元件ED的側壁SW可以包括彼此相鄰的第一小平面FA1和第二小平面FA2。第一小平面FA1和第二小平面FA2可以具有相對於底表面BS或頂表面TS的不同角度。第一小平面FA1可以是半極性平面，而第二小平面FA2可以是非極性平面。在其他實施例中，第一小平面FA1和第二小平面FA2可以具有相對於底表面BS或頂表面TS大致上相同的角度(參見下面將討論的第34圖)。
當發光元件ED的側壁SW僅包括第二小平面FA2時，從主動層ACT所產生的光可能不會被提取，這可能導致光提取效率(light extraction efficiency)的降低。根據本發明構思的一些示例實施例，因為發光元件ED的側壁SW不僅包括第二小平面FA2，還包括了傾斜的第一小平面FA1，所以可能 可以透過側壁SW有效地提取光。因此，本發明構思的發光元件ED可以具有優異的光提取效率。
導電結構MP可以被插置於發光元件ED和第一電極E1之間以及發光元件ED和第五介電層150之間。導電結構MP可以包括導電材料。例如，導電結構MP可以包括金屬，例如鎳、銅、金或銀。導電結構MP可以包括鎳/金的堆疊層。
導電結構MP可以包括在發光元件ED和第一電極E1之間的連接圖案CP，並且還包括在發光元件ED的側壁SW上的反射圖案RP。連接圖案CP可以直接覆蓋在發光元件ED的底表面BS。
反射圖案RP可以從連接圖案CP朝向發光元件ED的頂表面TS延伸。絕緣圖案IP可以被插置於反射圖案RP和發光元件ED的側壁SW之間。絕緣圖案IP可以使反射圖案RP與發光元件ED絕緣。反射圖案RP可以防止從主動層ACT產生的光透過發光元件ED的側壁SW洩漏出去。例如，反射圖案RP可以反射從主動層ACT所產生的光並且引導光透過發光元件ED的頂表面TS發射。
電訊號可以選擇性地透過第一電極E1和連接圖案CP施加到發光元件ED的底表面BS。因為絕緣圖案IP使反射圖案RP與發光元件ED絕緣，所以沒有電訊號會施加到發光元件ED的側壁SW。因此，電訊號可以選擇性地被施加到發光元件ED的c平面或極性平面。因為沒有電訊號被施加到包括半極性平面和非極性平面的側壁SW，所以發光元件ED的發光效率可以提高。
第六介電層160可以設置在第五介電層150上。第七介電層170可以設置在第六介電層160上。第二電極E2可以設置在發光元件ED上。第二 電極E2可以設置在第七介電層170中。第二電極E2可以透過穿過第六介電層160的第四觸點電性連接到發光元件ED的第三半導體層SL3。例如，第二電極E2可以在第六介電層160上沿第一方向D1延伸。第二電極E2可以電性連接到上面參考圖第2圖所討論的第二電源線PL2。例如，可以向第二電極E2提供第2圖中的第二電源電壓ELVSS。
每一個連接電極CCE，第一電極E1和第二電極E2可以包括導電材料。例如，導電材料可包括氧化銦鋅(IZO)、氧化銦錫(ITO)、氧化銦鎵(IGO)、氧化銦鋅鎵(IGZO)中的一種或多種以及其組合。然而，本發明構思不限於此。又例如，導電材料可包括金屬，例如鉬、銀、鈦、銅、鋁或其合金。
光屏蔽圖案(light shield pattern)BM和濾色器(color filter)CF可以設置在第七介電層170上。光屏蔽圖案BM可以具有與發光元件ED垂直重疊的開口(opening)，並且濾色器CF可以在開口上。光屏蔽圖案BM可以是黑色矩陣(black matrix)。
濾色器CF可以包括一個或多個的紅色濾色器，綠色濾色器和藍色濾色器。濾色器CF可以接收從發光元件ED發射的光，並且可以選擇性地使具有特定波長的光穿透過去。例如，濾色器CF可以包括量子點。換句話說，濾色器CF可以是量子點濾色器。
濾色器CF可以包括透明材料。當從發光元件ED發射的光是藍色時，藍色像素中的濾色器CF可以包括沒有量子點的透明材料。
覆蓋層(cover layer)CV可以設置在光屏蔽圖案BM和濾色器CF上。覆蓋層CV可包括透明玻璃或透明塑料。覆蓋層CV可以保護濾色器CF和發光元件ED。
第6A和6B圖分別繪示了沿第3圖中A-A'線段和B-B'線段所截取的截面圖。其展示出根據本發明構思的一些示例實施例的顯示裝置。在下面的實施例中，重複於第3圖、第4A圖、第4B圖和第5圖討論過的顯示裝置的技術特徵的詳細描述將被省略，並且將在此詳細討論其不同之處。
參見第3圖、第6A圖和第6B圖，發光元件ED可以在其一部分上設置有接觸孔(contact hole)CNH，該接觸孔CNH部分地穿透進發光元件ED內部。接觸孔CNH可以從底表面BS朝向發光元件ED的頂表面TS延伸。接觸孔CNH可以不完全穿透發光元件ED。例如，接觸孔CNH可以曝露發光元件ED的第三半導體層SL3。
第一接觸插塞(first contact plug)CNT1可以設置在接觸孔CNH中。第一接觸插塞CNT1可以接觸透過接觸孔CNH曝露出的第三半導體層SL3。介電材料IM可以填充第一接觸插塞CNT1和接觸孔CNH之間的空間。第二電極E2可以設置在第一接觸插塞CNT1下方。第二電極E2可以透過第一接觸插塞CNT1電性連接到第三半導體層SL3。
第二接觸插塞CNT2可以設置在發光元件ED和第一電極E1之間。第二接觸插塞CNT2可以接觸連接圖案CP。第一電極E1可以透過第二接觸插塞CNT2和連接圖案CP電性連接到第一半導體層SL1。
第7、9、11和13圖係繪示根據本發明構思的一些示例實施例展示發光元件的製造方法的平面圖。第8A、10A、12A和14A圖分別繪示了沿第7、9、11和13圖中A-A'線段所截取的截面圖。第8B、10B、12B和14B圖分別繪示了沿第7、9、11和13圖中B-B'線段所截取的截面圖。
參見第7圖、第8A圖和第8B圖，多個犧牲圖案(sacrificial patterns)SAP可以在基板SUB上形成。基板SUB可以是藍寶石基板、矽基板、碳化矽(SiC)基板或砷化鎵(GaAs)基板。例如，基板SUB可以是藍寶石基板。犧牲圖案SAP的形成可以包括在基板SUB上形成光阻層(photoresist layer)並在光阻層上執行曝光和顯影製程。例如，犧牲圖案SAP可以包括光阻材料。犧牲圖案SAP可以二維地設置在基板SUB上。
每一個犧牲圖案SAP可以包括第一側壁SW1和第二側壁SW2。第一側壁SW1和第二側壁SW2可以彼此相鄰。第一側壁SW1可以在第二方向D2上延伸。第二側壁SW2可以沿第一方向D1延伸。
第一側壁SW1可以具有直線形狀(linear shape)。第二側壁SW2可以具有朝向犧牲圖案SAP的中心區域凹陷的凹入形狀(concave shape)。例如，第二側壁SW2可以包括沿第四方向D4延伸的第一部分P1和沿第一方向D1延伸的第二部分P2。第四方向D4可以平行於基板SUB的頂表面並且可以與第二方向D2交叉。當在平面圖中觀看時，第一部分P1和第二部分P2可以彼此形成大於90°的角度θ3。例如，在第一部分P1和第二部分P2之間形成的角度θ3可以在100°至170°的範圍內。
參見第8圖、第10A圖和第10B圖，無機層(inorganic layer)IL可以一致地形成在基板SUB的整個表面上。無機層IL的形成可以包括執行原子層蒸鍍沉積製程(atomic layer deposition process)或化學氣相蒸鍍沉積製程(chemical vapor deposition process)。無機層IL可以包括二氧化矽(SiO2)、氧化鋁(Al2O3)、二氧化鈦(TiO2)、氧化鋯(ZrO2)、氧化釔-氧化鋯(Y2O3-ZrO2)、氧化銅、氧化鉭、氮化鋁(AlN)和氮化矽(Si3N4)中的一種或多種。例如，無機層IL可包括氧化鋁。
無機層IL可以覆蓋基板SUB的頂表面和每個犧牲圖案SAP的表面。例如，無機層IL的一部分可以覆蓋犧牲圖案SAP的表面。覆蓋犧牲圖案SAP的表面的無機層IL的部分可以是晶種圖案(seed pattern)SEP。
晶種圖案SEP可具有由被犧牲圖案SAP定義的平面形狀。例如，晶種圖案SEP的平面形狀可以與犧牲圖案SAP的平面形狀大致上相同。
晶種圖案SEP可以包括第一側壁SW1和第二側壁SW2。晶種圖案SEP的第一側壁SW1和第二側壁SW2可以分別被犧牲圖案SAP的第一側壁SW1和第二側壁SW2定義。所以，晶種圖案SEP的第一側壁SW1可以具有直線形狀，並且晶種圖案SEP的第二側壁SW2可以具有凹入形狀。晶種圖案SEP的第二側壁SW2可以包括在第四方向D4上延伸的第一部分P1以及在第一方向D1上延伸的第二部分P2。
參見第11圖、第12A圖和第12B圖，犧牲圖案SAP可以被選擇性地去除。例如，可以執行退火製程(annealing process)，使犧牲圖案SAP被熱解(pyrolyzed)和去除。犧牲圖案SAP的去除可以在基板SUB和晶種圖案SEP之間形成空的空間EP。
退火製程可以被另外使用在無機層IL上，晶種圖案SEP可以因此變得緊密和結晶化。例如，可以對無機層IL進行退火讓晶種圖案SEP形成結晶，以具有與基板SUB相同的晶體結構。
參見第13圖、第14A圖和第14B圖，可以在每個晶種圖案SEP上形成發光元件ED。多個發光元件ED可以對應晶種圖案SEP的二維排列而二維地排列形成。發光元件ED的形成可以包括執行選擇性磊晶成長製程(epitaxial growth process)，在該製程中，在晶種圖案SEP的頂表面係作為晶種(seed)之用。 選擇性磊晶成長製程可包括化學氣相蒸鍍沉積製程或分子束磊晶製程(molecular beam epitaxy process)。發光元件ED可以包括至少一種III-V化合物半導體，例如氮化鎵(GaN)、氮化鋁(AlN)、氮化鋁鎵(AlGaN)、氮化銦鎵(InGaN)、氮化銦(InN)、氮化銦鋁鎵(InAlGaN)、氮化鋁銦(AlInN)或其組合。
在選擇性磊晶成長製程期間，經由控制原料氣體，具有多層結構的發光元件ED可以被形成。例如，發光元件ED的形成可以包括形成第三半導體層SL3、在第三半導體層SL3上形成第二半導體層SL2、在第二半導體層SL2上形成主動層ACT、以及在主動層ACT上形成第一半導體層SL1。
第三半導體層SL3的形成可以包括氮化鎵(GaN)。第二半導體層SL2的形成可以包括含有諸如矽(Si)、鍺(Ge)、錫(Sn)、硒(Se)或碲(Te)等雜質的氮化鎵(GaN)。主動層ACT可以形成為具有包括氮化銦鎵(InGaN)/氮化鎵(GaN)的多量子井結構。第一半導體層SL1的形成可以包括含有諸如鎂(Mg)、鋅(Zn)、鉀(Ca)、鍶(Sr)或鋇(Ba)等雜質的氮化鎵(GaN)。主動層ACT以及第一、第二和第三半導體層SL1、SL2和SL3可以在單一製程室(process chamber)中連續形成。
在選擇性磊晶成長製程期間，III-V族化合物半導體可以根據其晶面以不同的生長速率生長。例如，發光元件ED的側壁SW可以包括第一小平面FA1和第二小平面FA2。第一小平面FA1可以是半極性平面。第一小平面FA1可以相對於基板SUB的頂表面傾斜。第二小平面FA2可以是非極性平面。第二小平面FA2可以垂直於基板SUB的頂表面。
根據本發明構思的一些示例實施例，第15A至15D圖係以透視圖繪示利用選擇性磊晶成長製程在犧牲圖案SAP上的發光元件ED的生長時間進程。參見第13圖、第14A圖、第14B圖和第15A至15D圖，在選擇性磊晶成 長製程期間，III-V族化合物半導體的第一小平面FA1可以第一生長速率生長，並且III-V族化合物半導體的第二小平面FA2可以第二生長速率生長。第一生長速率可以小於第二生長速率。
晶種圖案SEP的第一側壁SW1可以具有直線形狀。當III-V族化合物半導體生長時，生長速率低的第一小平面FA1可以保留在第一側壁SW1上。晶種圖案SEP的第二側壁SW2可以具有凹入形狀。當III-V族化合物半導體生長時，生長速率高的第二小平面FA2可以保留在第二側壁SW2上。由此得知，發光元件ED的第一小平面FA1可以形成在晶種圖案SEP的第一側壁SW1上，並且發光元件ED的第二小平面FA2可以形成在晶種圖案SEP的第二側壁SW2上。
因為第二小平面FA2以相對高的速率生長，所以發光元件ED可以形成為在第二方向D2上的寬度大於晶種圖案SEP在第二方向D2上的寬度。
第16和17圖係繪示根據本發明構思的一些示例實施例展示發光元件的製造方法的平面圖。在下面的實施例中，重複於第7圖至第15D圖討論過的製造方法的技術特徵的詳細描述將被省略，並且將在此詳細討論其不同之處。
參見第16圖所示，晶種圖案SEP的平面形狀可以與第11圖所示的晶種圖案SEP的平面形狀不同。晶種圖案SEP可以包括第一側壁SW1和第二側壁SW2。晶種圖案SEP的第二側壁SW2可以在第一方向D1上延伸。晶種圖案SEP的第一側壁SW1可以具有直線形狀，並且晶種圖案SEP的第二側壁SW2也可以具有直線形狀。例如，晶種圖案SEP可以具有矩形平面形狀。
參見第17圖，發光元件ED可以形成在每個晶種圖案SEP上。發光元件ED可以具有多邊形平面形狀(例如，八邊形形狀)。發光元件ED的側壁SW可以包括第一小平面FA1和第二小平面FA2，並且還可以進一步包括第三小平面FA3。第三小平面FA3可以被插置於第一小平面FA1和第二小平面FA2之間。第三小平面FA3可以是相對於基板SUB的頂表面傾斜的半極性平面。
與上面第11圖中的晶種圖案SEP不同的是，晶種圖案SEP的第二側壁SW2可以不具有凹入形狀，而是具有直線形狀。當III-V族化合物半導體生長時，生長速率高的第二小平面FA2可以形成在晶種圖案SEP的第二側壁SW2上，並且生長速率低的第三小平面FA3也可以形成在晶種圖案SEP的第二側壁SW2上。第二小平面FA2的生長與第三小平面FA3的生長之間可以存在一種競爭關係。當執行過度生長時，可以在晶種圖案SEP的第二側壁SW2上設置有第三小平面FA3而沒有第二小平面FA2。
根據本發明構思的一些示例實施例的製造發光元件的方法中，晶種圖案SEP可以被設計成符合發光元件ED期望形狀的平面形狀。當發光元件ED的期望形狀是第13圖中所示的矩形形狀時，晶種圖案SEP可以形成第11圖中所示的形狀，然後，可以執行選擇性磊晶成長製程。當發光元件ED的期望形狀是第17圖中所示的蜂巢形狀時，晶種圖案SEP可以形成第16圖中所示的形狀，然後，可以執行選擇性磊晶成長製程。
第18、19和20圖係繪示根據本發明構思的一些示例實施例展示發光元件的製造方法的平面圖。第21A和21B圖分別繪示了沿第20圖中A-A'和B-B'線段所截取的截面圖。在下面的實施例中，重複於第7圖至第15D圖討 論過的製造方法的技術特徵的詳細描述將被省略，並且將在此詳細討論其不同之處。
參見第18圖，多個犧牲圖案SAP可以在基板SUB上形成。每個犧牲圖案SAP可以在第一方向D1上延伸。
參見第19圖，無機層IL可以一致地形成在基板SUB的整個表面上。無機層IL可以包括覆蓋每一個犧牲圖案SAP的晶種圖案SEP。
參見第20圖、第20A圖和第21B圖，圖案化製程(patterning process)可以在晶種圖案SEP和犧牲圖案SAP上執行。圖案化製程可以形成在第二方向D2上延伸的溝槽(trenches)TR。圖案化製程可以將在第一方向D1上延伸的單個晶種圖案SEP分離成多個晶種圖案SEP。溝槽TR可以將沿第一方向D1延伸的單個晶種圖案SEP分離成多個晶種圖案SEP。犧牲圖案SAP的側壁可以部分地曝露於溝槽TR。
隨後，參見上面第11圖、第12A圖和第12B圖的討論，犧牲圖案SAP可以選擇性地被去除。因為部分的犧牲圖案SAP的側壁曝露於溝槽TR，所以可能可以容易地去除犧牲圖案SAP。晶種圖案SEP可以經由選擇性磊晶成長製程形成發光元件ED。
第22和23圖係繪示根據本發明構思的一些示例實施例展示發光元件的製造方法的平面圖。第24A和24B圖分別繪示了沿第23圖中A-A'和B-B'線段所截取的截面圖。在下面的實施例中，重複於第7圖至第15D圖討論過的製造方法的技術特徵的詳細描述將被省略，並且將在此詳細討論其不同之處。
參見第22圖，多個犧牲圖案SAP可以在基板SUB上形成。與上面第7圖討論的犧牲圖案SAP不同，每一個犧牲圖案SAP可以完全被無機層IL 包圍。無機層IL可以一致地形成在基板SUB的整個表面上。無機層IL可以包括覆蓋每一個犧牲圖案SAP的晶種圖案SEP。
參見第23圖、第24A圖和第24B圖，晶種圖案SEP和犧牲圖案SAP可以被圖案化以形成多個孔洞(hole)HO。每一個孔洞HO可以穿透晶種圖案SEP和犧牲圖案SAP，從而曝露出基板SUB的頂表面。每一個孔洞HO可以曝露出犧牲圖案SAP的內壁。
隨後，參見上面第11圖、第12A圖和第12B圖的討論，犧牲圖案SAP可以選擇性地被去除。因為孔洞HO暴露出犧牲圖案SAP的內壁，所以可能可以容易地去除犧牲圖案SAP。晶種圖案SEP可以經由選擇性磊晶成長製程形成發光元件ED。
第25圖係繪示根據本發明構思的一些示例實施例展示發光元件的製造方法的平面圖。第26A和26B圖分別繪示了沿第25圖中A-A'和B-B'線段所截取的截面圖。在下面的實施例中，重複於第7圖至第15D圖討論過的製造方法的技術特徵的詳細描述將被省略，並且將在此詳細討論其不同之處。
參見第25圖、第26A圖和第26B圖，基板SUB可以被圖案化以形成多個晶種圖案SEP。例如，基板SUB可以被圖案化以形成凹陷(recess)RS，凹陷RS可以將基板SUB的上面部份定義為晶種圖案SEP。基板SUB的晶種圖案SEP可以經由選擇性磊晶成長製程形成發光元件ED。
第27和28圖係繪示根據本發明構思的一些示例實施例展示發光元件的製造方法的平面圖。在下面的實施例中，重複於第7圖至第15D圖討論過的製造方法的技術特徵的詳細描述將被省略，並且將在此詳細討論其不同之處。
參見第27圖，犧牲圖案SAP可以形成在基板SUB上。犧牲圖案SAP可以形成沿第一方向D1延伸的多個開口(opening)OP。無機層IL可以一致地形成在基板SUB的整個表面上。無機層IL可以包括覆蓋犧牲圖案SAP的晶種圖案SEP。
參見第28圖，犧牲圖案SAP可以選擇性地被去除。晶種圖案SEP可以經由選擇性磊晶成長製程形成發光元件ED。發光元件ED的尺寸可以大於第13圖中所示的發光元件ED的尺寸。
第29、30和31圖係繪示根據本發明構思的一些示例實施例展示發光元件的製造方法的截面圖。
參見第29圖，第一薄膜電晶體TR1和第二薄膜電晶體TR2可以形成在基底層100上。第一和第二薄膜電晶體TR1和TR2的形成可以包括執行低溫多晶矽(LTPS)製程或低溫多晶氧化物(LTPO)製程。可以形成連接電極(connection electrode)CCE以將第一和第二薄膜電晶體TR1和TR2彼此電性連接起來。第一電極E1可以形成在連接電極CCE上。第一電極E1可以電性連接到第二薄膜電晶體TR2。第一電極E1可以向外部曝露。
參見第30圖，絕緣圖案(insulation pattern)IP和導電結構(conductive structure)MP可以形成在上述參照第13圖、第14A圖和第14B圖所討論過的發光元件ED上。
絕緣圖案IP可以被形成以選擇性地覆蓋發光元件ED的側壁SW。例如，絕緣圖案IP的形成可以包括在發光元件ED的表面上一致地形成介電層，並且異向性地(anisotropically)蝕刻介電層，直到發光元件ED的頂表面曝露出來。
導電結構MP的形成可以包括在發光元件ED上形成金屬層和絕緣圖案IP。例如，導電結構MP可以包括鎳/金的堆疊層。導電結構MP的連接圖案CP可以直接與發光元件ED接觸。導電結構MP的反射圖案RP可以跨過絕緣圖案IP與發光元件ED間隔開。
發光元件ED可以與晶種圖案SEP和基板SUB分離開。可以使用機械式剝離技術(mechanical lift-off technique)來分離發光元件ED。
分離開的發光元件ED可以安裝在第一電極E1上。分離開的發光元件ED可以被倒過來以讓導電結構MP的連接圖案CP位在第一電極E1上。
參見第31圖，可以形成第五介電層150以覆蓋第一電極E1和導電結構MP。第二電極E2可以形成在第五介電層150上。第二電極E2可以電性連接到發光元件ED的第三半導體層SL3。
請重新參照第3圖、第4A圖和第4B圖，光屏蔽圖案BM和濾色器CF可以形成在第二電極E2上。光屏蔽圖案BM可以是黑色矩陣。濾色器CF可以包括紅色濾色器，綠色濾色器和藍色濾色器中的一個或多個。覆蓋層CV可以形成在光屏蔽圖案BM和濾色器CF上。
第32圖係繪示根據本發明構思的一些示例實施例的顯示裝置的顯示面板的平面圖。第33圖係繪示沿第32圖中C-C'線段所截取的截面圖。第4A圖可以與沿第32圖中A-A'線段所截取的截面圖大致上相同。第4B圖可以與沿第32圖中B-B'線段所截取的截面圖大致上相同。在下面的實施例中，重複於第3圖、第4A圖、第4B圖和第5圖所討論過的顯示裝置的技術特徵的詳細描述將被省略，並且將在此詳細討論其不同之處。
參見第32圖、第33圖、第4A圖和第4B圖，發光元件ED的側壁SW可以包括第一小平面FA1和第二小平面FA2，並且還進一步包括第三小平面FA3。例如，根據本實施例的顯示裝置可以包括藉由上述參照第16圖及第17圖所討論的方法來製造的發光元件ED。
第三小平面FA3可以被插置於第一小平面FA1和第二小平面FA2之間。第三小平面FA3可以傾斜於發光元件ED的頂表面TS和底表面BS的半極性平面。第三小平面FA3可以與底表面BS形成10°至80°的角度θ3。例如，在第三小平面FA3和底表面BS之間形成的角度θ3可以與在第4A圖中第一小平面FA1和底表面BS之間形成的角度θ1大致上相同。又另一例，在第三小平面FA3和底表面BS之間形成的角度θ3可以與在第4A圖中第一小平面FA1和底表面BS之間形成的角度θ1不同。第三小平面FA3和底表面BS之間形成的角度θ3可以小於在第4B圖中第二小平面FA2和底表面BS之間形成的角度θ2。
第一小平面FA1和第三小平面FA3可以彼此相鄰。第一小平面FA1和第三小平面FA3可以彼此相接而定義出發光元件ED的側壁SW上的邊緣VER。第二小平面FA2和第三小平面FA3可以彼此相鄰。第二小平面FA2和第三小平面FA3可以彼此相接而定義出發光元件ED的側壁SW上的邊緣VER。
傾斜的第三小平面FA3可以使發光元件ED在第四方向D4上具有形狀像倒金字塔的橫截面。例如，發光元件ED可以在第四方向D4上具有隨著與基底層100的距離增加而增加的寬度W3。
第34圖係繪示沿第3圖中B-B'線段所截取的截面圖。其展示出根據本發明構思的一些示例實施例的顯示裝置。在下面的實施例中，重複於第3圖、第4A圖、第4B圖和第5圖討論過的顯示裝置的技術特徵的詳細描述將被省略，並且將在此詳細討論其不同之處。
參見第3圖、第4A圖和第34圖，發光元件ED的側壁SW可以包括第一小平面FA1和第二小平面FA2。第二小平面FA2可以是半極性平面。第二小平面FA2可以與底表面BS形成大約10°至80°的角度θ2。例如，在第二小平面FA2和底表面BS之間形成的角度θ2可以與在第一小平面FA1和底表面BS之間形成的角度θ1大致上相同。
發光元件ED可以在第二階LV2處具有第二寬度W2_LV2，其小於在第一階LV1處的第二寬度W2_LV1。第二階LV2處的第二寬度W2_LV2與第一階LV1處的第二寬度W2_LV1之間的第二差異可以與第二階LV2處的第一寬度W1_LV2與第一階LV1處的第一寬度W1_LV1之間的第一差異大致上相同。
根據本發明構思的一些示例實施例，發光元件可以提高發光效率。在根據本發明構思的一些示例實施例的製造顯示裝置的方法中，可以調整晶種圖案的形狀以輕易地製造具有期望形狀的發光元件。
CONT1:第一控制訊號
CONT2:第二控制訊號
CS:控制訊號
DD:顯示裝置
DDV:數據驅動器
DL1:第一條數據線
DLm:第m條數據線
DP:顯示面板
ELVDD:第一電源電壓
ELVSS:第二電源電壓
GDV:掃描驅動器
PX:像素
RGB:圖像數據
R'G'B':轉換後的圖像數據
SLL1:第一條掃描線
SLLn:第n條掃描線
TC:訊號控制器

Claims (13)

  1. 一種顯示裝置，其包含：複數個像素；一發光元件，在該複數個像素中的每一個像素上；一導電結構，包括一反射圖案和一連接圖案；以及一絕緣圖案，其中該發光元件包括依序堆疊在該發光元件的一底表面和一側壁上的一第一半導體層、一主動層和一第二半導體層，該發光元件的該側壁包括一第一小平面以及與該第一小平面相鄰的一第二小平面，在該底表面和該第一小平面之間形成一第一角度，在該底表面和該第二小平面之間形成一第二角度，該第一小平面和該第二小平面彼此相接以定義一邊緣，該邊緣從該底表面朝向該發光元件的一頂表面延伸，該反射圖案係在該側壁上，且該連接圖案係在該底表面上，並且該絕緣圖案係在該側壁和該反射圖案之間。
  2. 如申請專利範圍第1項所述的顯示裝置，其中該第一角度等於或小於該第二角度。
  3. 如申請專利範圍第1項所述的顯示裝置，其中該發光元件的該側壁進一步包括與該第二小平面相鄰的一第三小平面，其中該第二小平面位於該第一小平面和該第三小平面之間，並且該第一角度不同於或等於在該底表面和該第三小平面之間形成的一 第三角度。
  4. 如申請專利範圍第1項所述的顯示裝置，其中，該發光元件包括氮化鎵(GaN)、氮化鋁(AlN)、氮化鋁鎵(AlGaN)、氮化銦鎵(InGaN)、氮化銦(InN)、氮化銦鋁鎵(InAlGaN)、氮化鋁銦(AlInN)中的一種或多種及其組合。
  5. 如申請專利範圍第1項所述的顯示裝置，進一步包含：一第一電極，電性連接到該發光元件的該底表面；以及一第二電極，電性連接到該發光元件的該頂表面。
  6. 如申請專利範圍第1項所述的顯示裝置，進一步包含：一第一電極，電性連接到該發光元件的該底表面；一接觸插塞，穿過該發光元件並接觸到該發光元件的該第二半導體層；以及一第二電極，連接到該接觸插塞。
  7. 一種顯示裝置，其包含：複數個像素；一發光元件，在該複數個像素中的每一個像素上；以及一導電結構，包括該發光元件的一側壁上的一反射圖案以及在該發光元件的一底表面上的一連接圖案，其中該發光元件包括依序堆疊在該底表面和該側壁上的一第一半導體層、一主動層和一第二半導體層，該反射圖案與該側壁間隔開，並且該連接圖案電性連接到該底表面上的該第一半導體層。
  8. 如申請專利範圍第7項所述的顯示裝置，其中該發光元件的該側壁包括一第一小平面以及與該第一小平面相鄰的一第二小平面，在該底表面和該第一小平面之間形成一第一角度，在該底表面和該第二小平面之間形成一第二角度，並且該第一小平面和該第二小平面彼此相接以定義一邊緣。
  9. 如申請專利範圍第8項所述的顯示裝置，其中該第一角度等於或小於該第二角度。
  10. 如申請專利範圍第7項所述的顯示裝置，進一步包含在該側壁和該反射圖案之間的一絕緣圖案，其中該反射圖案跨過該絕緣圖案與該側壁間隔開。
  11. 如申請專利範圍第7項所述的顯示裝置，其中，該發光元件包括氮化鎵(GaN)、氮化鋁(AlN)、氮化鋁鎵(AlGaN)、氮化銦鎵(InGaN)、氮化銦(InN)、氮化銦鋁鎵(InAlGaN)、氮化鋁銦(AlInN)中的一種或多種及其組合。
  12. 如申請專利範圍第7項所述的顯示裝置，進一步包含：一第一電極，透過該連接圖案電性連接到該發光元件；以及一第二電極，電性連接到該發光元件的一頂表面。
  13. 如申請專利範圍第7項所述的顯示裝置，進一步包含：一第一電極，透過該連接圖案電性連接到該發光元件；一接觸插塞，穿過該發光元件並接觸到該發光元件的該第二半導體層；以及 一第二電極，連接到該接觸插塞。
TW108126620A 2018-07-27 2019-07-26 顯示裝置 TWI825136B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180087962A KR102136579B1 (ko) 2018-07-27 2018-07-27 표시 장치
KR10-2018-0087962 2018-07-27

Publications (2)

Publication Number Publication Date
TW202018933A TW202018933A (zh) 2020-05-16
TWI825136B true TWI825136B (zh) 2023-12-11

Family

ID=67439044

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108126620A TWI825136B (zh) 2018-07-27 2019-07-26 顯示裝置

Country Status (6)

Country Link
US (1) US11145798B2 (zh)
EP (1) EP3599639B1 (zh)
JP (1) JP7389985B2 (zh)
KR (1) KR102136579B1 (zh)
CN (1) CN110783362B (zh)
TW (1) TWI825136B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210102739A (ko) * 2020-02-12 2021-08-20 삼성전자주식회사 Led 소자 및 그 제조방법과, led 소자를 포함하는 디스플레이 장치
CN111312742B (zh) * 2020-03-17 2022-04-05 深圳市华星光电半导体显示技术有限公司 背光模组及其制备方法、显示装置
US11281046B2 (en) * 2020-03-17 2022-03-22 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Backlight module, manufacturing method thereof, and display device
KR102491857B1 (ko) * 2020-04-23 2023-01-27 삼성전자주식회사 표시 장치
US11705537B2 (en) 2020-04-23 2023-07-18 Samsung Electronics Co.,. Ltd. Display device and method of manufacturing light emitting device
KR102506449B1 (ko) * 2020-04-23 2023-03-07 삼성전자주식회사 표시 장치
CN112018145B (zh) * 2020-08-31 2023-06-27 錼创显示科技股份有限公司 微型发光二极管显示组件与其制造方法
US20220216368A1 (en) * 2021-01-04 2022-07-07 Samsung Electronics Co., Ltd. Semiconductor structure and method of manufacturing the same
WO2022163947A1 (ko) * 2021-01-29 2022-08-04 삼성전자 주식회사 표시 장치
EP4297066A1 (en) * 2021-02-22 2023-12-27 Samsung Electronics Co., Ltd. Display device and method for manufacturing light-emitting element

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070085087A1 (en) * 2000-07-07 2007-04-19 Sony Corporation Semiconductor light-emitting device, and image display device and lighting unit comprising same
TWI512998B (zh) * 2009-10-09 2015-12-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US20180190827A1 (en) * 2015-08-03 2018-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Manufacturing Method of the Same, and Electronic Device
US20180197997A1 (en) * 2015-06-19 2018-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3906653B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
TWI228323B (en) * 2002-09-06 2005-02-21 Sony Corp Semiconductor light emitting device and its manufacturing method, integrated semiconductor light emitting device and manufacturing method thereof, image display device and its manufacturing method, illumination device and manufacturing method thereof
KR100593891B1 (ko) * 2003-12-26 2006-06-28 삼성전기주식회사 플립칩용 질화물 반도체 발광소자 및 그 제조방법
KR20060077801A (ko) * 2004-12-31 2006-07-05 엘지전자 주식회사 고출력 발광 다이오드 및 그의 제조 방법
JP4802556B2 (ja) * 2005-06-06 2011-10-26 ソニー株式会社 チップ状電子部品の製造方法
KR100982983B1 (ko) * 2008-02-11 2010-09-17 삼성엘이디 주식회사 수직구조 반도체 발광소자 및 그 제조방법
DE102009018603B9 (de) * 2008-04-25 2021-01-14 Samsung Electronics Co., Ltd. Leuchtvorrichtung und Herstellungsverfahren derselben
KR101497953B1 (ko) * 2008-10-01 2015-03-05 삼성전자 주식회사 광추출 효율이 향상된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
KR20110085726A (ko) * 2010-01-21 2011-07-27 삼성엘이디 주식회사 반도체 발광소자 및 이를 제조하는 방법
US8445890B2 (en) 2010-03-09 2013-05-21 Micron Technology, Inc. Solid state lighting devices grown on semi-polar facets and associated methods of manufacturing
JP5520178B2 (ja) * 2010-09-24 2014-06-11 日本電信電話株式会社 発光ダイオード
JP5671982B2 (ja) * 2010-11-30 2015-02-18 三菱化学株式会社 半導体発光素子および半導体発光素子の製造方法
JP5754173B2 (ja) * 2011-03-01 2015-07-29 ソニー株式会社 発光ユニットおよび表示装置
KR101235239B1 (ko) 2011-05-20 2013-02-21 서울대학교산학협력단 반도체 박막 구조 및 그 형성 방법
CN103403842A (zh) 2011-08-09 2013-11-20 松下电器产业株式会社 氮化物半导体层生长用结构、层叠结构、氮化物系半导体元件及光源以及它们的制造方法
CN102496665A (zh) * 2011-12-14 2012-06-13 中微光电子(潍坊)有限公司 硅衬底GaN基LED结构及其制作方法
CN104769732A (zh) 2012-09-18 2015-07-08 Glo公司 纳米角锥体大小的光电子结构及其制造方法
US8941215B2 (en) 2012-09-24 2015-01-27 LuxVue Technology Corporation Micro device stabilization post
JP6110217B2 (ja) * 2013-06-10 2017-04-05 ソニーセミコンダクタソリューションズ株式会社 発光素子の製造方法
KR101557083B1 (ko) 2013-10-07 2015-10-05 주식회사 헥사솔루션 반도체 적층 구조 및 그 형성 방법
JP2015133293A (ja) * 2014-01-15 2015-07-23 株式会社ジャパンディスプレイ 表示装置
JP2015162566A (ja) * 2014-02-27 2015-09-07 セイコーエプソン株式会社 発光装置およびその製造方法、並びにプロジェクター
US9583533B2 (en) * 2014-03-13 2017-02-28 Apple Inc. LED device with embedded nanowire LEDs
KR20160008382A (ko) 2014-07-14 2016-01-22 서울대학교산학협력단 반도체 적층 구조, 이를 이용한 질화물 반도체층 분리방법 및 장치
US9484492B2 (en) * 2015-01-06 2016-11-01 Apple Inc. LED structures for reduced non-radiative sidewall recombination
KR20170133347A (ko) * 2015-03-30 2017-12-05 소니 세미컨덕터 솔루션즈 가부시키가이샤 발광 소자, 발광 유닛, 발광 패널 장치, 및 발광 패널 장치의 구동 방법
KR102471111B1 (ko) * 2015-11-23 2022-11-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN106910806A (zh) * 2015-12-22 2017-06-30 锐捷科技股份有限公司 蓝宝石基板
TWI588985B (zh) * 2016-04-22 2017-06-21 友達光電股份有限公司 微型發光二極體結構及其畫素單元與發光二極體顯示面板
CN107369750B (zh) * 2016-05-11 2019-06-25 群创光电股份有限公司 显示装置
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR102633079B1 (ko) * 2016-10-28 2024-02-01 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치
KR101809252B1 (ko) 2017-02-24 2017-12-14 서울대학교산학협력단 반도체 적층 구조, 이를 이용한 질화물 반도체층 분리방법 및 장치
WO2019055271A1 (en) * 2017-09-15 2019-03-21 Glo Ab OPTICAL EXTENSION IMPROVEMENT OF LIGHT-EMITTING DIODE SUB-PIXELS
US11257983B2 (en) * 2018-04-11 2022-02-22 Nanosys, Inc. Light emitting diodes formed on nanodisk substrates and methods of making the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070085087A1 (en) * 2000-07-07 2007-04-19 Sony Corporation Semiconductor light-emitting device, and image display device and lighting unit comprising same
TWI512998B (zh) * 2009-10-09 2015-12-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US20180197997A1 (en) * 2015-06-19 2018-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
US20180190827A1 (en) * 2015-08-03 2018-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Manufacturing Method of the Same, and Electronic Device

Also Published As

Publication number Publication date
TW202018933A (zh) 2020-05-16
CN110783362A (zh) 2020-02-11
EP3599639B1 (en) 2022-04-20
KR102136579B1 (ko) 2020-07-22
US20200035890A1 (en) 2020-01-30
CN110783362B (zh) 2024-01-12
EP3599639A1 (en) 2020-01-29
KR20200012541A (ko) 2020-02-05
JP2020017731A (ja) 2020-01-30
JP7389985B2 (ja) 2023-12-01
US11145798B2 (en) 2021-10-12

Similar Documents

Publication Publication Date Title
TWI825136B (zh) 顯示裝置
US10453875B2 (en) Display apparatus and method of manufacturing the same
KR102625489B1 (ko) 마이크로 led 표시 패널 및 그 제조 방법
TWI835920B (zh) 顯示裝置
KR20170108623A (ko) 발광소자 및 이를 포함하는 표시장치
TWI803827B (zh) 高分辨率單體式ｒｇｂ陣列
US9478701B2 (en) Multi-section rod semiconductor light-emitting device and manufacturing method thereof
US7781248B2 (en) Method of manufacturing nitride semiconductor light emitting device and nitride semiconductor light emitting device manufactured using the method
US20220359783A1 (en) Light emitting element, manufacturing method therefor, and display device
KR102506449B1 (ko) 표시 장치
US20210336084A1 (en) Display device
EP4287259A1 (en) Display device
JP2023553850A (ja) 電圧制御可能なモノリシックネイティブｒｇｂアレイ
KR102491857B1 (ko) 표시 장치
US11705537B2 (en) Display device and method of manufacturing light emitting device
EP4297066A1 (en) Display device and method for manufacturing light-emitting element
US20210335766A1 (en) Display device and method of manufacturing the same
KR102520536B1 (ko) 반도체 소자, 이를 포함하는 표시패널, 표시장치, 통신장치