JP6110217B2 - 発光素子の製造方法 - Google Patents

発光素子の製造方法 Download PDF

Info

Publication number
JP6110217B2
JP6110217B2 JP2013121462A JP2013121462A JP6110217B2 JP 6110217 B2 JP6110217 B2 JP 6110217B2 JP 2013121462 A JP2013121462 A JP 2013121462A JP 2013121462 A JP2013121462 A JP 2013121462A JP 6110217 B2 JP6110217 B2 JP 6110217B2
Authority
JP
Japan
Prior art keywords
light emitting
layer
inorganic film
emitting element
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013121462A
Other languages
English (en)
Other versions
JP2014239171A (ja
JP2014239171A5 (ja
Inventor
大輔 齋藤
大輔 齋藤
内藤　宏樹
宏樹 内藤
享宏 小山
享宏 小山
さやか 青木
さやか 青木
小林　新
新 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2013121462A priority Critical patent/JP6110217B2/ja
Priority to US14/294,264 priority patent/US9461197B2/en
Publication of JP2014239171A publication Critical patent/JP2014239171A/ja
Priority to US15/240,266 priority patent/US9960206B2/en
Publication of JP2014239171A5 publication Critical patent/JP2014239171A5/ja
Application granted granted Critical
Publication of JP6110217B2 publication Critical patent/JP6110217B2/ja
Priority to US15/919,799 priority patent/US10651232B2/en
Priority to US16/853,950 priority patent/US11049902B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Description

本技術は、半導体材料を含む発光素子ウェーハ、その製造方法、発光素子及び当該発光素子を用いた電子機器に関する。
積層構造からなる発光層を有する半導体発光素子が知られている。このような発光素子は、近年、素子構造の微細化及び生産性向上の観点から、例えば複数の発光素子が配列した発光素子ウェーハとして製造される（特許文献１参照）。すなわち、ウェーハ上に発光層層を結晶成長させ、例えば反応性イオンエッチング（ＲＩＥ）法により、当該発光層に素子分離溝を形成することで、ウェーハ上に複数の発光素子が形成される。その後、発光素子各々がウェーハから分離され、ディスプレイ装置、照明装置等の電子機器へ搭載される。
特開２００８−１７２０４０号公報
特許文献１に記載の発光素子ウェーハの製造方法では、当該素子分離溝の深さがエッチングレートによって大きく影響を受けることとなる。ここで、大量生産の観点からは大面積のウェーハを用いることが望ましいが、ウェーハ面積が大きくなるに従い、ウェーハ面内のエッチングレートの均一性を得ることは難しくなる。このことから、大面積のウェーハを用いた場合には、素子分離溝の深さについても面内均一性が得られず、ウェーハ上の各素子の高さが不均一となり、電子機器への搭載後に影響を及ぼすことがあった。
さらに、特許文献１に記載の発光素子各々については、上記発光層が露出されており、当該発光層上に配線を形成した際の電気的な絶縁性や、素子の物理的、化学的な安定性の確保が難しかった。
以上のような事情に鑑み、本技術の目的は、均一な高さの素子を大量生産することが可能であり、かつ素子特性の安定性が高い発光素子ウェーハ、その製造方法、発光素子及び当該発光素子を用いた電子機器を提供することにある。
以上の目的を達成するため、本技術の一形態に係る発光素子ウェーハは、支持基板と、発光層と、接合層と、第１の無機膜と、第２の無機膜と、分離溝部と、第３の無機膜とを具備する。
上記発光層は、第１の電極を含む第１の面と、第２の電極を含み上記支持基板及び上記第１の面の間に配置された第２の面とを有し、半導体からなる。
上記接合層は、上記支持基板と上記第２の面との間に配置され、上記発光層を上記支持基板に接合する。
上記第１の無機膜は、上記第１の面上に形成される。
上記第２の無機膜は、上記接合層と上記第２の面との間に形成される。
上記第３の無機膜は、上記第１の無機膜と上記第２の無機膜との間を接続する。
上記発光素子ウェーハは、支持基板上に接合部、第２の無機膜、発光層、第１の無機膜と積層し、それらを分離溝部により素子毎に分離した構成により、支持基板上に高さが均一な多数の素子を形成することができる。したがって、高い生産性を維持しつつ、発光素子ウェーハ上の各素子の形状の均一性を高めることが可能となる。また、第１、第２及び第３の無機膜により、発光層が安定的に保護され、かつ発光層の電気的絶縁性を確保することが可能となる。
上記第１の無機膜は、上記第１の面と平行に形成され上記分離溝部に突出する第１の端部を含み、
上記第３の無機膜は、上記第１の端部に倣って上記分離溝部に突出する第２の端部を含んでもよい。
これにより、素子の強度を高めることが可能となる。
さらに、上記第２の無機膜と上記第３の無機膜とは、
上記発光層に隣接して形成される第１の絶縁層と、
上記第１の絶縁層の上に形成される金属層と、
上記金属層上に形成される第２の絶縁層とを有し、連続して形成されてもよい。
これにより、発光層から発せられた光を上記第２及び第３の無機膜において反射させ、出射強度を高めることが可能となる。
また、上記発光層は、上記第１の面に形成された第１の凹凸部を有し、
上記第１の無機膜は、上記第１の凹凸部に倣って形成された第２の凹凸部を有してもよい。
これにより、発光層から発せられた光を第１及び第２の凹凸部において反射させ、出射強度を高めることが可能となる。
上記発光層は、赤色光を発してもよい。
また具体的には、上記半導体は、ＡｓＰ系化合物半導体、ＡｌＧａＩｎＰ系化合物半導体及びＧａＡｓ系化合物半導体のうちの少なくともいずれか１つの材料を含んでもよい。
上記第１の無機膜は、透明導電性材料で形成された上記第１の電極であってもよい。
これにより、第１の面の全体から発光層で発せられた光を出射することが可能となり、出射効率を高めることが可能となる。
本技術の一形態に係る発光素子は、発光層と、第１の無機膜と、第２の無機膜と、第３の無機膜とを具備する。
上記発光層は、第１の電極を有する第１の面と、第２の電極を有し上記第１の面の反対側の第２の面と、上記第１の面と上記第２の面とを連接する周面とを有し、半導体からなる。
上記第１の無機膜は、上記第１の面上に形成される。
上記第２の無機膜は、上記第２の面上に形成される。
上記第３の無機膜は、上記周面を被覆して形成され上記第１の無機膜と上記第２の無機膜との間を接続する。
本技術の一形態に係る電子機器は、基板と、少なくとも１つの第１の半導体発光素子とを具備する。
上記基板は、駆動回路が形成される。
上記少なくとも１つの第１の半導体発光素子は、発光層と、第１の無機膜と、第２の無機膜と、第３の無機膜とを有し、上記基板上に配置される。
上記発光層は、上記駆動回路に接続される第１の電極を有する第１の面と、上記駆動回路に接続される第２の電極を有し上記基板及び上記第１の面の間に配置された第２の面と、上記第１の面と上記第２の面とを連接する周面とを有し、半導体からなる。
上記第１の無機膜は、上記第１の面上に形成される。
上記第２の無機膜は、上記接合層と上記第２の面との間に形成される。
上記第３の無機膜は、上記周面を被覆して形成され上記第１の無機膜と上記第２の無機膜との間を接続する。
これにより、上記電子機器は、発光層が保護され、かつ発光層の電気的絶縁性を確保することが可能な第１の発光素子を有する構成とすることができ、不具合の少ない電子機器を提供することができる。
また、上記第１の半導体発光素子は、赤色光を発する複数の第１の半導体発光素子を有し、
上記電子機器は、
青色光を発する複数の第２の半導体発光素子と、
緑色光を発する複数の第３の半導体発光素子とをさらに具備し、
上記複数の第１、第２及び第３の半導体発光素子が上記基板上に配列されてもよい。
これにより、形状均一性の高い複数の第１の半導体素子を用いて、組み立て精度が高く、所望の表示特性を有するディスプレイ等の電子機器を提供することができる。
本技術の一形態に係る発光素子ウェーハの製造方法は、第１の基板上に半導体の積層構造からなる発光層を形成する工程を含む。
上記発光層の第１の面上に第１の無機膜を形成し、
上記第１の基板を除去して上記第１の面の反対側の上記発光層の第２の面が露出される。
上記第１の無機膜をエッチングストップ層として上記第２の面から上記発光層をエッチングして、上記発光層を素子毎に分離する第１の分離溝が形成される。
上記第１の分離溝の壁面及び底面と上記第２の面とを被覆する第２の無機膜が形成される。
発光層上に積層された第１の無機膜が第１の分離溝を形成する際のエッチングストップ層として機能することから、第１の分離溝の深さの均一性を高めることができる。したがって、生産性を高め、かつ各素子の形状の均一性を高めることが可能となる。また、第１の分離溝の底面には第１の無機膜が形成され、当該底面上には第２の無機膜が形成されることから、第１及び第２の無機膜によって発光層の表面が被覆される。したがって発光層の絶縁性を高め、かつ発光層を保護することが可能となる。
上記第１の分離溝を形成する工程は、ドライエッチング法により上記発光層をエッチングしてもよい。
これにより、ウェットエッチング法と比較してサイドエッチングを抑制し、第１の分離溝の微細加工が可能となる。
上記第１の分離溝を形成する工程は、上記発光層の上記素子毎の断面積が上記第２の面から上記第１の面に向かって次第に大きくなるように形成してもよい。
これにより、第２の無機膜の形成が容易になる。
上記第２の無機膜を形成する工程は、
上記第１の分離溝の壁面及び底面と上記第２の面との上に上記第１の絶縁層を形成する工程と、
上記第１の絶縁層の上に金属層を形成する工程と、
上記金属層の上に第２の絶縁層を形成する工程とを含んでもよい。
これにより、発光層から発せられた光を上記金属層において反射させ、出射強度を高めることが可能となる。
上記発光層を形成する工程の後、上記第１の無機膜を形成する工程の前に、上記第１の面に第１の凹凸構造を形成する工程を含んでもよい。
また、上記第１の無機膜を形成する工程は、上記第１の凹凸構造に倣って上記第２の凹凸構造を形成する工程を含んでもよい。
これにより、発光層を形成した直後の平坦面上に第１の凹凸構造を形成することができ、所望形状の第１の凹凸構造を形成することができる。したがって、発光層から発せられた光を第１の凹凸構造において効果的に反射させ、出射強度を高めることが可能となる。
さらに、上記第１の無機膜を形成する工程の後、上記第２の面を露出する工程の前に、第２の基板を上記第１の無機膜上に仮接合層を介して分離自在に接合する工程を含んでもよい。
これにより、形成された素子構造の取り扱い性を高めることができる。
さらに、上記第２の面を露出する工程の後、上記第１の分離溝を形成する工程の前に、上記第２の面上に上記素子毎に電極を形成する工程を含み、
上記第２の無機膜を形成する工程の後、上記第２の無機膜の一部を除去して上記電極を露出する工程と、
上記第２の面上に上記電極各々と電気的に接続する外部接続端子を形成する工程と、
上記外部接続端子上に接合層を形成する工程と、
上記接合層上に第３の基板を分離自在に接合する工程とを含んでもよい。
これにより、発光素子を電子機器等を搭載する際に、配線を確保することが容易になる。また第３の基板を接合することで、形成された素子構造の取り扱い性を高めることができる。
さらに、上記第２の基板を除去し上記第１の無機膜を露出する工程と、
上記第１の分離溝の上記底面に残存した上記第１の無機膜をエッチングして、上記第１の無機膜を上記素子毎に分離する第２の分離溝を形成する工程とを含んでもよい。
これにより、素子間が分離され、他の転写基板や配線基板等への素子毎の移載が容易になる。
さらに、上記第１の無機膜と対向して配置された転写用基板を用意し、
上記第３の基板側から上記接合層をレーザアブレーションにより上記外部接続端子と上記第３の基板とを分離し、上記素子各々を上記転写用基板に移載する工程を含んでもよい。
レーザアブレーションにより、機械的な基板剥離等の工程を得ることなく、転写用基板の所定位置に素子各々を容易に移載することが可能となる。また転写用基板を用いることで、素子間の間隔を十分に確保して配列することができ、当該素子間への配線の形成等を円滑に行うことができるため、電子機器等の配線基板等への搭載が容易になる。
以上のように、本技術によれば、均一な高さの素子を大量生産することが可能であり、かつ各素子特性の安定性が高い発光素子ウェーハ、その製造方法、発光素子及び当該発光素子を用いた電子機器を提供することができる。
本技術の第１の実施形態に係る発光素子ウェーハの概略平面図である。 上記発光素子ウェーハの概略断面図である。 図１に示す発光素子の構成を示す概略断面図である。 図１に示す第１の無機膜の配向性に関する作用について説明する図であり、Ａは上記発光素子の要部の模式的な断面図、Ｂは上記発光素子の第１の無機膜の屈折率Ｎ及び厚みｔ（ｎｍ）と、光の配向性分布との相関を示す図である。 放射角度θに対する放射強度分布を例示したグラフである。 上記発光素子ウェーハの製造方法についてのフローチャートである。 上記発光素子ウェーハの製造方法を説明するための概略断面図である。 上記発光素子ウェーハの製造方法を説明するための概略断面図である。 上記発光素子ウェーハの製造方法を説明するための概略断面図である。 上記発光素子ウェーハの製造方法を説明するための概略断面図である。 上記発光素子ウェーハの製造方法を説明するための概略断面図である。 上記発光素子ウェーハの製造方法を説明するための概略断面図である。 上記発光素子ウェーハの製造方法における反射膜（第２の無機膜）を形成する工程を説明するための概略断面図である。 上記発光素子ウェーハの製造方法における反射膜（第２の無機膜）を形成する工程を説明するための概略断面図である。 上記発光素子を用いたディスプレイ装置（電子機器）の概略平面図である。 上記ディスプレイ装置の製造方法についてのフローチャートである。 上記ディスプレイ装置の製造方法を説明するための概略平面図である。 上記ディスプレイ装置の製造方法を説明するための概略断面図である。 本技術の第２の実施形態に係る発光素子ウェーハの概略断面図である。 上記発光素子ウェーハの製造方法を説明するための概略断面図である。 上記発光素子ウェーハの製造方法を説明するための概略断面図である。 上記発光素子ウェーハの製造方法を説明するための概略断面図である。 上記発光素子ウェーハの製造方法を説明するための概略断面図である。
以下、本技術に係る実施形態を、図面を参照しながら説明する。
＜第１の実施形態＞
図１は本技術の第１の実施形態に係る発光素子ウェーハ１００の概略平面図、図２は発光素子ウェーハ１００の概略断面図である。以下、本実施形態に係る発光素子ウェーハ１００の構成について説明する。なお図中、Ｘ軸及びＹ軸は相互に直交する方向（発光素子ウェーハ１００の面内方向）を示し、Ｚ軸はＸ軸及びＹ軸に直交する方向（発光素子ウェーハ１００の厚み方向すなわち上下方向）を示している。
［半導体発光素子ウェーハ］
発光素子ウェーハ１００は、支持基板１０と、複数の発光素子１と、分離溝部６０とを有する。発光素子ウェーハ１００は、支持基板１０上に複数の発光素子１が配列された構成を有する。本実施形態に係る発光素子ウェーハ１００は、後述するように、ディスプレイ装置や照明装置等の電子機器に搭載する発光素子１を供給するために用いられる。
支持基板１０は、発光素子１が配置される表面１１を有し、例えば２〜１２インチウェーハで構成される。支持基板１０は、例えば後述する製造工程において照射するレーザの波長の透過率の高い材料が用いられ、例えばサファイヤ（Ａｌ２Ｏ３）等で構成される。
複数の発光素子１は、支持基板１０上にＸ軸方向及びＹ軸方向に沿って配列されており、隣り合う発光素子１間は、分離溝部６０によって分離されている。すなわち、分離溝部６０は、後述する発光素子１の第１の無機膜４０から支持基板１０の表面１１に達する深さで形成され、素子１間を分離する。なお以下の説明において、発光素子１を単に「素子１」とも称するものとする。
［発光素子］
発光素子１は、半導体化合物の積層構造を有する発光ダイオード（ＬＥＤ）で構成される。本実施形態において、複数の発光素子１が、支持基板１０上に配列されている。発光素子１の大きさは、支持基板１０の大きさや発光素子１を搭載する電子機器の構成等に応じて適宜設定でき、例えばＸ軸方向に沿った長さが１μｍ以上３００μｍ以下、Ｙ軸方向に沿った長さが１μｍ以上３００μｍ以下、Ｚ軸方向に沿った高さが１μｍ以上２０μｍ以下とすることができる。
図３は、発光素子１の構成を示す概略断面図である。発光素子１は、発光層２０と、接合層３０と、第１の無機膜４０と、第２の無機膜５２０と、第３の無機膜５３０とを有する。また、第２の無機膜５２０と第３の無機膜５３０とをあわせて「反射膜（第２の無機膜）５０」とも称するものとする。
発光層２０は、第１の電極７１０を含む第１の面２０１と、第２の電極（電極）７２０を含み支持基板１０及び第１の面２０１の間に配置された第２の面２０２とを有し、半導体からなる。
接合層３０は、支持基板１０と第２の面２０２との間に配置され、発光層２０を支持基板１０に接合する。
第１の無機膜４０は、第１の面２０１上に形成される。
第２の無機膜５２０は、接合層３０と第２の面２０２との間に形成される。
第３の無機膜５３０は、第１の無機膜４０と第２の無機膜５２０との間を接続する。
以下、発光素子１の各要素について説明する。
（発光層）
発光層２０は、本実施形態において、赤色光を発する半導体の積層構造からなり、例えばＧａＡｓ系及びＡｌＧａＩｎＰ系の半導体化合物を含む。発光層２０は、第１の導電型を有する第１の半導体層２１と、第１の半導体層２１上に形成された活性層２３と、活性層２３上に形成された第２の導電型を有する第２の半導体層２２とを有する。本実施形態において、第１の導電型はｎ型であり、第２の導電型はｐ型とするが、これに限定されない。
発光層２０は、第１の面２０１と、第１の面２０１の反対側の第２の面２０２と、第１の面２０１と第２の面２０２とを連接する周面２０３とを有する。第１の面２０１と第２の面２０２とは、Ｚ軸方向に相互に対向して配置される。発光層２０全体の厚みは、約１μｍ以上２０μｍ以下である。発光層２０全体の形状は特に限定されないが、例えば四角錐台状に構成される。この場合には、Ｚ軸方向と直交する断面の面積が、第２の面２０２から第１の面２０１に向かって次第に大きくなるように構成され、周面２０３は、４つのテーパ面を含むように構成される。
第１の面２０１は、第１の電極７１０が形成された接続領域２０１１と、第１の凹凸部２１０が形成された光取り出し領域２０１２を含む。接続領域２０１１は、第１の面２０１の中央部を占め、光取り出し領域２０１２は、接続領域２０１１の周囲を取り囲むように配置される。なお、接続領域２０１１の位置及び形状は限定されず、島状に複数配置されてもよい。
第１の凹凸部２１０は、出射光の所望の光学特性を得られるように適宜構成することが可能である。例えば図３に示すように、稜線を有するプリズム形状でもよいし、平坦面（凸部）に溝状の凹部が形成されている構成でもよい（図７〜１２参照）。
また、上述の「第１の面２０１がＺ軸方向に略直交する」とは、第１の面２０１の基準面２０１ｓがＺ軸方向に略直交していることを示す。また第１の面２０１の基準面２０１ｓとは、第１の凹凸部２１０の複数の凸部の頂部（頂面）により構成される仮想的な平面を示すこととする。
第２の面２０２は、本実施形態において、Ｚ軸方向から見た場合に第１の面２０１よりも面積の小さい面で構成される。第２の面２０２は、第２の電極７２０が形成され中央部を占める接続領域２０２１と、接続領域２０２１の周囲を取り囲む反射領域２０２２とを含む。反射領域２０２２は、反射膜５０の第２の無機膜５２０によって被覆される。
発光層２０は、活性層２３により発せられた光が第１の面２０１の光取り出し領域２０１２を介して出射される。本実施形態においては、周面２０３がテーパ面で構成され後述する第３の無機膜５３０に被覆されていること、及び第１の面２０１の光取り出し領域２０１２が第１の凹凸部２１０を有することから、上記光をＺ軸方向上方に向かって反射させて出射効率を高め、かつ光の配向性を制御することが可能となる。
第１の半導体層２１は、第１のコンタクト層２１１と、第１のクラッド層２１２との積層構造を有する。第１のコンタクト層２１１は、第２の電極７２０と接続され、例えばＺ軸方向から見た場合に、第２の電極７２０と略同一の面積で構成される。第１のコンタクト層２１１は、第２の電極７２０とオーミックコンタクトが可能な材料で構成され、例えばｎ型のＧａＡｓを含む。第１のクラッド層２１２は、第１のコンタクト層２１１上に形成され、Ｚ軸方向から見た場合に第２の面２０２全体を占めるように構成される。すなわち第１のクラッド層２１２の露出された表面は、第２の面２０２の反射領域２０２２を構成する。第１のクラッド層２１２は、例えばｎ型のＡｌＧａＩｎＰを含む。
活性層２３は、例えば、相互に組成の異なる半導体によりそれぞれ形成された井戸層と障壁層との多重量子井戸構造を有し、所定波長の光を発することが可能に構成される。本実施形態に係る活性層２３は、発光波長が約５００〜７００ｎｍの赤色の光を発することが可能である。活性層２３は、例えば、ＧａＩｎＰを含む約１０〜２０層の井戸層と、ＡｌＧａＩｎＰを含む約１０〜２０層の障壁層からなり、井戸層及び障壁層が相互に積層されている。
第２の半導体層２２は、第２のクラッド層２２１と、第２のコンタクト層２２２との積層構造を有する。第２のクラッド層２２１は、活性層２３上に形成され、例えばｐ型のＡｌＧａＩｎＰを含む。第２のコンタクト層２２２は、第２のクラッド層２２１上に形成され、第１の電極７１０と接続される。第２のコンタクト層２２２は、Ｚ軸方向から見て第１の面２０１の全体を占め、第１の電極７１０が形成されずに露出された表面は、第１の面２０１の光取り出し領域２０１２を構成する。第２のコンタクト層２２２は、第１の電極７１０とオーミックコンタクトが可能な材料で構成され、例えばｐ型のＧａＰを含む。
なお、第１及び第２の半導体層２１，２３は、上記の層間に適宜他の層を設けることも可能である。例えば、第２の半導体層２２は、活性層２３と第２のクラッド層２２１との間に、例えばアンドープのＡｌＧａＩｎＰを含む保護層を有してもよい。保護層により、第２のクラッド層２２１等のドーパントの活性層２３側への拡散を防止することができる。また、発光層２０の各層で示した材料は例示であり、発光素子１の構成や所望の発光特性等に鑑みて適宜選択することができる。
第１の電極７１０は、第１の面２０１の接続領域２０１１に形成され、第２のコンタクト層２２２に接続される。すなわち第１の電極７１０の表面は、第１の面２０１の接続領域２０１１を構成する。第１の電極７１０の形状は特に限定されず、例えばＸ軸方向に沿った短軸の長さが約1〜１０μｍ、Ｙ軸方向に沿った長軸の長さが約１〜１０μｍの楕円形状や、円形状、矩形状等で構成される。また厚みは例えば２００〜６００μｍとすることができる。第１の電極７１０は、例えばＴｉ，Ｐｔ，Ａｕ，Ｇｅ，Ｎｉ，Ｐｄ等の金属材料又はこれらを含む合金や積層体、あるいはＩＴＯなどの透明導電性材料等でもよい。
第２の電極７２０は、第２の面２０２の接続領域２０２１に形成され、第１のコンタクト層２１１に接続される。すなわち第２の電極７２０の表面は、第２の面２０２の接続領域２０２１を構成する。第２の電極７２０の形状は特に限定されず、例えば円形状に構成されるが、楕円形状、あるいは矩形状等でもよい。また厚みは例えば２００〜６００μｍとすることができる。第２の電極７２０は、例えばＴｉ，Ｐｔ，Ａｕ，Ｇｅ，Ｎｉ，Ｐｄ等の金属材料又はこれらを含む合金や積層体、あるいはＩＴＯなどの透明導電性材料等でもよい。
（第１の無機膜）
第１の無機膜４０は、第１の面２０１の光取り出し領域２０１２を被覆するように構成される。すなわち第１の無機膜４０は、第１の電極７１０（接続領域２０１１）上に形成され、第１の電極７１０を臨む接続孔４２０を有する。第１の無機膜４０の厚みは、例えば２００μｍ以上６００μｍ以下、より好ましくは３００μｍ以上５００μｍ以下である。
また第１の無機膜４０は、第１の面２０１の第１の凹凸部２１０に倣って形成された第２の凹凸部４１０と、第２の凹凸部４１０の周縁に形成された第１の端部４１とを有する。第１の端部４１は、第１の面２０１と平行に形成された平坦面を構成し、第１の面２０１の外方に突出する。ここで「第１の面２０１と平行に形成される」とは、第１の面２０１の基準面２０１ｓと平行に形成されることを示すものとする。
第１の無機膜４０は、透光性を有し、例えば屈折率が１．９以上２．３以下のシリコン窒化物（以下、ＳｉＮと表記する）や、ＳｉＯ２等のシリコン酸化物、ＳｉＮとＳｉＯ２との積層体等で構成される。あるいは、ＴｉＮ，ＴｉＯ２等の絶縁材料で構成されていてもよい。これにより、発光層２０の第１の面２０１の絶縁性を確保し、かつ第１の無機膜４０を第１の面２０１の保護膜として機能させることができる。さらに後述するように、第１の無機膜４０が所定の厚み及び屈折率を有することで、発光素子１の正面方向の発光強度を向上させることが可能となる。
（反射膜）
反射膜５０は、第２の無機膜５２０及び第３の無機膜５３０から構成され、発光層２０の第２の面２０２及び周面２０３を被覆するように構成される。反射膜５０は、発光層２０から発せられた光を第１の面２０１側に反射させ、出射効率の向上に寄与する。
第２の無機膜５２０は、発光層２０の第２の面２０２の反射領域２０２２を被覆するように構成されている。また第２の無機膜５２０は、第２の電極７２０（接続領域２０２１）上に形成され第２の電極７２０を臨む接続孔５４０を有する。第２の無機膜５２０全体の厚みは、例えば０．１μｍ以上である。
第３の無機膜５３０は、第２の無機膜５２０から連続して形成され、発光層２０の周面２０３全体を被覆するように構成される。また第３の無機膜５３０は、第１の無機膜４０の第１の端部４１に倣って外方に突出する第２の端部５１０を有する。すなわち第２の端部５１０は、第１の面２０１と平行に折り曲げられた、反射膜５０のフランジ部として構成される。第３の無機膜５１０の周面２０３に沿った領域の厚みは、例えば０．２μｍ以上であり、第２の端部５１０の厚みは、例えば０．２μｍ以上５μｍ以下である。
また上記構成により、支持基板１０の表面１１からＺ軸方向に沿った高さについて、反射膜５０（第３の無機膜５３０）の第２の端部５１０の高さＨ２は、第１の端部４１における第１の無機膜４０の表面の高さＨ１よりも低く形成される（図２参照）。
反射膜５０は、発光層２０に隣接して形成される第１の絶縁層５１と、第１の絶縁層５１の上に形成される金属層５３と、金属層５３上に形成される第２の絶縁層５２とを有する。すなわち反射膜５０は、第２及び第３の無機膜５１０，５２０の双方に連続して形成された積層構造を有する。
第１の絶縁層５１は、第２の面２０２の反射領域２０２２から周面２０３までを被覆し、第１の端部４１の直下の第２の端部５１０にわたって形成される。また第２の絶縁層５２は、Ｚ軸方向から見て第１の絶縁層５１と重複する領域に形成される。第１及び第２の絶縁層５１，５２は、ＳｉＯ２等のシリコン酸化物、ＳｉＮ、ＴｉＮ，ＴｉＯ２、その他の絶縁性の無機材料、あるいはこれらの積層体であってもよい。
金属層５３は、接続孔５４０よりも大きな開口部５３１を含み、例えば、反射領域２０２２の一部から周面２０３を介して第２の端部５１０まで形成される。金属層５３は、発光層２０から発せられた光を第１の面２０１へ向けて反射する機能を有する。すなわち、発光層２０から発せられる光の反射効率が高い材料を採用すればよく、本実施形態において、Ａｌ，Ａｕ，Ｔｉ，Ｃｕ，Ｎｉ，Ａｇ等の金属材料、あるいはこれらの合金や積層体等で構成される。
また金属層５３が第２の端部５１０まで形成されていることで、第１の端部４１へ入り込んだ光をＺ軸方向上方へ反射し、出射させることが可能となる。これにより、正面方向における出射光の強度を高めることが可能となる。
接続孔５４０は、第１及び第２の絶縁層５１，５２で構成される。すなわち接続孔５４０の内周面には、第１及び第２の絶縁層５１，５２が露出し、金属層５３は露出しない。これにより、金属層５３と第２の電極７２０との絶縁性が保持される。
第１及び第２の端部４１，５１０は、Ｚ軸方向と平行な端面をそれぞれ有する。これらの端面は、本実施形態において、同一平面内に形成される。また、第１及び第２の絶縁層５１，５２と金属層５３とは、図３に示すようにそれぞれ第２の端部５１０の端面から露出してもよい。これにより、発光素子１の放熱性を高めることが可能となる。あるいは金属層５３は、第２の端部５１０の端面から露出しないようにも構成してもよいし、周面２０３のみ覆う構成としてもよい。
さらに本実施形態に係る発光素子１は、接続孔５４０から露出された第２の電極７２０と接続する外部接続端子７３０をさらに有する。
（外部接続端子）
外部接続端子７３０は、接合部３０と第２の無機膜５２０との間に配置される。外部接続端子７３０は、第２の電極７２０と接続するように、第２の無機膜５２０及び第２の電極７２０を被覆して形成され、Ｚ軸方向から見て第２の無機膜５２０と略同一の大きさの矩形状を有する。厚みは特に限定されないが、例えば０．１μｍ以上０．５μｍ以下である。外部接続端子７３０は、Ａｌ，Ａｕ、Ｔｉ等の金属材料又はこれらを含む合金や積層体で形成される。
なお、図３に示すように、接続孔５４０に起因する外部接続端子７３０の凹部７３３を埋めるように樹脂膜７３２が形成されていてもよい。樹脂膜７３２は、例えば接着性の樹脂材料で構成される。なお樹脂膜７３２を形成する際は、凹部７３３内のみならず、外部接続端子７３０が形成された領域全体に形成されてもよい（図１２Ａ，Ｂの樹脂Ｒ３参照）。
（接合層）
図２を参照し、接合層３０は、外部接続端子７３０及び支持基板１０の間に配置され、発光素子１を支持基板１０上に接合する。接合層３０の厚みは、例えば０．２μｍ以上２μｍ以下である。接合層３０は、例えばポリイミド等の接着性を有する熱可塑性樹脂材料等で構成される。これにより、所定波長のレーザ光の照射等により、加熱されて気化する際にアブレーションを起こし、そのアブレーションのパワーで、支持基板１０との間で容易に分離させることが可能となる。あるいは接合層３０の材料としては上記に限定されず、例えば紫外線硬化樹脂や、粘着シート、粘着材等を採用することも可能である。
以上のような構成の発光素子１の各々は、支持基板１０上から、接合層３０、外部接続端子７３０、第２の無機膜５２０、発光層２０及び第１の無機膜４０が、順に積層された構成を有する。またこれらの各層は、上述のように、分離溝部６０によって素子１毎に分離される。すなわち、発光素子ウェーハ１００は、発光素子１の高さを支持基板１０全体で均一に構成することが可能である。具体的には、例えば発光素子ウェーハ１００上の複数の発光素子１の表面１１からの高さのバラつきを１０％以内とすることが可能となる。
さらに第１、第２及び第３の無機膜４０，５２０，５３０により、接続領域２０１１，２０２１を除く発光層２０の表面全体が被覆されている。これにより、発光層２０の絶縁性を確保し、かつ発光層２０の物理的、化学的な安定性を確保することができる。
また、テーパ面を有する金属膜５３と、第１及び第２の凹凸部２１０，４１０とにおいて、発光層２０によって発せられた光を反射させ、第１の面２０１から効率よく出射させることが可能となる。
さらに、第１の無機膜４０の厚み及び屈折率を調整することで、所定波長の光の干渉を利用して、発光素子１の出射光の配向性を調整することが可能となる。以下、第１の無機膜４０の出射光の配向性に関する作用について説明する。
（第１の無機膜の配向性に関する作用）
図４Ａは、発光素子１の発光層２０の模式的な断面図であり、図４Ｂは、第１の無機膜４０の屈折率Ｎ及び厚みｔ（ｎｍ）と、光の配向性分布との相関を示す図である。より具体的には、横軸は、出射される光の波長をλ（ｎｍ）としたときのＮｔ／λの値を示し、縦軸は第１の面２０１の法線方向（Ｚ軸方向と平行な方向）とθ＝４５°をなす方向おいて、放射強度分布（ＦＦＰ; Far Field Pattern）がランバーシアンであった場合の放射強度に対する実際の放射強度の比（以下、ランバーシアンカーブ比と称する）を示す。ここで、ランバーシアンとは、出射光のＦＦＰの状態を示し、ある出射面における出射光のＦＦＰが、当該出射面の法線方向からの放射角をθとして、ｃｏｓθ（余弦）で割った場合、角度によらず一定の値をとるような配光分布をいう。例えば出射光のＦＦＰがランバーシアンとなる場合には、正面方向（θ＝０°）で最大の放射強度となり、放射角θの絶対値が大きくなるにつれて、当該放射強度が小さくなる傾向を示す。
図４Ｂより、ランバーシアンカーブ比の分布は、光の干渉の影響により、およそＮｔ／λ＝１／２の周期で値が変動している。すなわち、Ｎｔ／λが約１．５（６／４）のとき（（Ｂ）とする）に上に凸（極大）となり、Ｎｔ／λが約１．２５（５／４）（（Ａ）とする），約１．７９（７／４＋０．０５）（（Ｃ）とする）のときに下に凸（極小）となる。
ここで図５は、放射角度θに対する放射強度分布を示すグラフであり、図５Ａは、図４Ｂのグラフにおいて極大となる（Ｂ）の場合の例を示し、図５Ｂは、図４Ｂのグラフにおいて極小となる（Ａ），（Ｃ）の場合の例を示す。図５Ａ，Ｂにおいて、参考として、ランバーシアンとなる場合のＦＦＰを薄い色の線で示している。
図５Ａに示すように、（Ｂ）の場合には、ランバーシアンの場合よりも−７０＜θ＜７０の範囲において放射強度が大きくなり、相対的に正面方向（θ＝０）の発光強度が小さくなる。一方で、図５Ｂに示すように、（Ａ），（Ｃ）の場合には、ランバーシアンの場合よりも全体的に放射強度が小さくなり、相対的に正面方向の発光強度が大きくなる。
以上の結果により、正面方向の発光強度を大きくするためには、第１の無機膜４０におけるＮｔ／λの値を、例えば図４Ｂのグラフにおいて（Ａ），（Ｃ）のように下に凸となるように調整すればよい。したがって（Ａ），（Ｃ）におけるＮｔ／λの値及びＮｔ／λの変動周期から、
Ｎｔ／λ＝（ｘ＋１）／４±０．１５ （ｘ＝２，４，６，８）・・・（１）
を満たすようにＮ（第１の無機膜４０の屈折率）、ｔ（第１の無機膜４０の厚みｔ）及びλ（発光層２０の出射光の波長）を調整すればよい。
本実施形態において、λは、例えば約６３０（ｎｍ）とすることができる。また、第１の無機膜４０にＳｉＮを用いた場合、その屈折率は例えば２．０≦Ｎ≦２．１の値を示す。したがって、Ｎ＝２．０とした場合、第１の無機膜４０の厚みｔは、例えばｘ＝２のときｔ＝１４１．７５（ｎｍ）、ｘ＝４のときｔ＝３９３．７５（ｎｍ）、ｘ＝６のときｔ＝５５２．２５（ｎｍ）、ｘ＝８のときｔ＝７０８．７５（ｎｍ）と設定することで、正面方向の発光強度を向上させることができる。
このように、（１）式に基づき、発光層２０の光の波長に応じて第１の無機膜４０の材料と厚みとを調整することで、干渉による所定波長の光の強め合いにより、発光層２０から出射される光の正面方向の発光強度を向上させることができる。例えば、１．９≦Ｎ≦２．３、より好ましくは２．０≦Ｎ≦２．１のＳｉＮやＳｉＮとＳｉＯ２との積層構造を採用し、また第１の無機膜４０の厚みを２００≦ｔ≦６００、より好ましくは３００≦ｔ≦５００の範囲で（１）式を満たすように調整することで、第１の無機膜４０の生産性を維持し、かつ発光素子１の光の配向性を向上させることが可能となる。
以下、本実施形態に係る発光素子ウェーハ１００の製造方法について説明する。
［発光素子ウェーハの製造方法］
図６は、本実施形態に係る発光素子ウェーハ１００の製造方法のフローチャートであり、図７〜１２は、当該製造方法を説明するための概略断面図である。以下、これらの図を参照しつつ、説明する。
まず、第１の基板１０ａ上に発光層２０ａを形成する（ＳＴ１０１）。ここでは、第１の基板１０ａ上に、有機金属気相成長（ＭＯＣＶＤ）法で発光層２０ａの各層を結晶成長させる。第１の基板１０ａは、例えばヒ素ガリウム（ＧａＡｓ）からなるウェーハであり、発光層２０ａが形成される結晶面は、例えばＣ面（０００１）である。
第１の基板１０ａ上には、上述のように、Ｘ軸方向及びＹ軸方向に沿って各素子１に対応する複数の素子領域１ａが規定される。各素子領域１ａは、典型的には仮想的な境界線Ｌによって規定されている。
まず、第１の基板１０ａ上には、第１の導電型の、ストップ層２１４ａと、第１のコンタクト層２１１ａと、第１のクラッド層２１２ａとを順に結晶成長させる。ストップ層２１４ａは、第１の基板１０ａを除去する際のエッチングストップ層として機能し、第１の基板１０ａと所定以上のエッチング選択比を確保することができる材料で形成されればよい。また上記各層のうち、ストップ層２１４ａは第１の基板１０ａとともに後の工程で除去されるため、第１のコンタクト層２１１ａと、第１のクラッド層２１２ａとが発光素子１の第１の半導体層２１に含まれることなる。
続いて、多重量子井戸層２３ａを形成する。多重量子井戸層２３ａは、例えば、井戸層を１０〜２０層、障壁層を９〜２０層となるように相互に積層する。多重量子井戸層２３ａは、発光素子１の活性層２３を構成することとなる。
さらに多重量子井戸層２３ａ上に、第２の導電型の、第２のクラッド層２２１ａ，第２のコンタクト層とを順に結晶成長させる。なお、第２のコンタクト層は、図７〜１２において図示を省略している。第２のクラッド層２２１ａ及び第２のコンタクト層は、発光素子１の第２の半導体層２２に含まれることとなる。
なお、発光層２０ａは、上述の構成に限定されず、必要に応じて適宜変更することができる。
次に、図７Ａに示すように、第１の面２０１ａに、第１の凹凸構造２１０ａを形成する（ＳＴ１０２）。第１の凹凸構造２１０ａは、例えばフォトリソグラフィ、イオン反応性エッチング（ＲＩＥ）法等により形成される。また本工程において、素子領域１ａの中央部の接続領域２０１１ａと、素子領域１ａ間の境界領域６１０ａとを図示しないマスク等で被覆し、第１の凹凸構造２１０ａが形成されないようにしてもよい。これにより、次工程で第１の電極７１０ａが形成される接続領域２０１１ａと、後に第１の端部４１及び分離溝６０が形成される境界領域６１０ａとを平坦面とすることができる。
続いて、図７Ｂに示すように、第１の面２０１ａの接続領域２０１１ａに第１の電極７１０ａを形成する（ＳＴ１０３）。第１の電極７１０ａは、スパッタ法や蒸着法、イオンプレーティング法、めっき法等の適宜の手法により形成され、例えば楕円形状等の所定形状にパターン形成される。また第１の電極７１０ａは、素子領域１ａ毎に少なくとも１つずつ形成される。
そして、図７Ｃに示すように、第１の電極７１０ａを含む第１の面２０１ａ上に、第１の無機膜４０ａを形成する（ＳＴ１０４）。第１の無機膜４０ａは、例えばＳｉＮ、ＴｉＯ２、ＳｉＯ２、ＳｉＯＮ、ＮｉＯ、ＡｌＯや、それらの積層膜で形成される。また、第１の無機膜４０ａは、第１の面２０１ａに倣って略均一な厚みで形成される。すなわち、本工程において、第１の凹凸構造２１０ａに倣って第２の凹凸構造４１０ａが形成される。
次に、第２の基板１０ｂを第１の無機膜４０ａ上に仮接合層３１ａを介して分離自在に接合する（ＳＴ１０５）。仮接合層３１ａは、本実施形態において、第１の樹脂膜３１１ａと、接着層３１２ａと、第２の樹脂膜３１３ａとの積層構造を有する。なお図８Ａでは、第１の基板１０ａが図中の上方に配置されるように、図７Ｃに示す態様から上下を反転させた態様を示す。
まず図８Ａに示すように、第１の樹脂膜３１１ａが第１の無機膜４０ａ上に塗布等により形成される。次に、接着層３１２ａが第１の樹脂膜３１１ａ上に貼り付けられる。接着層３１２ａは、例えば樹脂製の粘着シートや、粘着材等で構成される。さらに第２の樹脂膜３１３ａが接着層３１２ａ上に塗布等により形成される。
第１及び第２の樹脂膜３１１ａ，３１３ａは、いずれも、例えばポリイミド等の接着性を有する熱硬化性樹脂材料等で構成することができる。これにより、後述する第２の基板１０ｂを除去する工程において、所定波長のレーザ光の照射等により、加熱されて気化する際にアブレーションを起こし、そのアブレーションのパワーで、容易に接着性を喪失させることが可能となる。熱硬化性樹脂材料としては、上記に限定されず、所定波長のレーザ光を吸収し、アブレーションを起こすことができる材料が用いられればよい。
そして、仮接合層３１ａの第２の樹脂膜３１３ａ上に、図８Ａに示すように、第２の基板１０ｂを貼り付ける。第２の基板１０ｂは、本実施形態において、サファイヤ（Ａｌ２Ｏ３）等からなる円盤状の半導体ウェーハである。
なお、仮接合層３１ａの構成は上記に限定されず、例えば第１の樹脂膜３１１ａ及び接着層３１２ａのみで構成されてもよい。また上記工程においては、第２の基板１０ｂ上に予め仮接合層３１ａの全部又は一部を形成し、第１の無機膜４０ａと第２の基板１０ｂとを接合してもよい。
次に、図８Ｂに示すように、第１の基板１０ａを除去して第１の面２０１ａの反対側の発光層２０ａの第２の面２０２ａを露出する（ＳＴ１０６）。本工程では、まずウェットエッチング法等により、第１の基板１０ａが除去される。この際、ストップ層２１４ａと、第１の基板１０ａとのエッチング選択比の高いエッチャントを使用する。これにより、上記ウェットエッチングの進行がストップ層２１４ａにおいて抑制され、第１の基板１０ａを確実に除去することができる。さらにドライエッチング法等により、ストップ層２１４ａを除去する。これにより、発光層２０ａ上に第１のコンタクト層２１１ａが露出される。
なお本工程において、第２の面２０２ａは、第１のコンタクト層２１１ａの表面で構成される。また、第１のコンタクト層２１１ａから第２のクラッド層２２１ａ（第２のコンタクト層）までの各層を含む構成を、発光層２０ｂとする。
続いて図９Ａを参照し、第２の面２０２ａ上に第２の電極（電極）７２０ａを形成する（ＳＴ１０７）。第２の電極７２０ａは、例えば直径が約１〜２０μｍの円形状等にパターン形成される。第２の電極７２０ａは、素子領域１ａ毎に少なくとも１つずつ形成される。
さらに本実施形態において、第２の電極７２０ａをマスクとして、第１のコンタクト層２１１ａをエッチングする。これにより、図９Ａに示すように、第２の電極７２０ａ直下の領域を除いて、第１のコンタクト層２１１ａが除去される。パターン形成後の第１のコンタクト層を、第１のコンタクト層２１１ｂと表記する。また、本工程以降において、第２の面は、第２の電極７２０ａ及び第２のクラッド層２１２ａの表面で構成され、第２の面２０２ｂと表記する。
次に図９Ｂに示すように、第１の無機膜４０ａをエッチングストップ層として第２の面２０２ｂから発光層２０ａをエッチングして、発光層２０ａを素子（素子領域）１ａ毎に分離する第１の分離溝６１ａを形成する（ＳＴ１０８）。本工程においては、例えばドライエッチング法により、発光層２０ａをエッチングする。
まず、第２の面２０２ｂ上の素子領域１ａ毎に、マスク層Ｍ１を形成する。マスク層Ｍ１は、素子領域１ａ毎に、素子１形成後の第２の面２０２に対応する形状でパターン形成される。すなわち、マスク層Ｍ１は、素子領域１ａ間の境界に沿って形成された開口Ｍ１１を有する。またマスク層Ｍ１の材料は、本工程で用いるエッチャントにおけるエッチングレートの低い材料であればよく、例えばＳｉＯ２やＳｉＮ、Ｔｉ、Ｎｉ、Ｃｒ、Ａｌ等が採用される。
そして、マスク層Ｍ１の開口Ｍ１１を介して、ドライエッチングを行い、素子領域１ａ間の境界に沿って第１の分離溝６１ａを形成する。この際、発光層２０ａの材料であるＡｌＧａＩｎＰやＧａＡｓ，ＧａＰ等の半導体と、第１の無機膜４０ａの材料であるＳｉＮ、ＳｉＯ２等とのエッチング選択比の高いエッチングガス（エッチャント）を用いる。このようなエッチャントとして、例えばＳｉＣｌ４等が挙げられる。これにより、第１の基板１０ａ面内においてエッチングレートの不均一性があった場合であっても、第１の無機膜４０ａがエッチングストップ層として機能することで、第１の分離溝６１ａを面内で均一な深さに形成することができる。なお、以下の説明において、ドライエッチング時に用いるエッチングガスについてもエッチャントと称するものとする。
また本工程（ＳＴ１０８）においては、発光層２０ａの素子１ａ毎の断面積が第２の面２０２ｂから第１の面２０１ａに向かって次第に大きくなるように形成することができる。すなわち、第１の分離溝６１ａは、第２の面２０２ｂ側の開口部の断面積よりも底面６１２ａの断面積の方が小さくなる。このような第１の分離溝６１ａは、テーパエッチングの条件により適宜形成することができる。具体的なエッチング条件は、ウェーハサイズやエッチング装置の構成等に依存するが、例えば、アンテナパワー１００〜１０００Ｗ、バイアスパワー１０〜１００Ｗ、処理圧力０．２５〜１Ｐａ、基板温度１００〜２００℃とすることができる。なおここでいう「断面積」は、Ｚ軸方向と直交する方向の断面の面積をいうものとする。そして、第１の分離溝６１ａ形成後、マスク層Ｍ１はエッチング等により除去される。
本工程（ＳＴ１０８）により、テーパ面となる壁面６１１ａと、底面６１２ａとを有する第１の分離溝６１ａが形成される。壁面６１１ａには発光層２０ｂの第１のコンタクト層２１１ｂを除く各層の端面が露出され、底面６１２ａには、第１の無機膜４０ａが露出される。また壁面６１１ａは、発光素子１の周面２０３に対応する。
続いて、図１０Ａに示すように、第１の分離溝６１ａの壁面６１１ａ及び底面６１２ａと第２の面２０２ｂとを被覆する反射膜（第２の無機膜）５０ａを形成する（ＳＴ１０９）。反射膜５０ａは、上述のように、第１の絶縁層５１ａと、金属層５３ａと、第２の絶縁層５２ａとの積層構造を有し、これらが順に形成される。
図１３，１４は、本工程（ＳＴ１０９）を説明するための概略断面図である。なお、図１３，１４においては、第１及び第２の凹凸部２１０ａ，４１０ａ、仮接合層３１ａの各層並びに第２の基板１０ｂの図示を省略している。
まず、図１３Ａに示すように、第１の分離溝６１ａの壁面６１１ａ及び底面６１２ａと第２の面２０２ｂとの上に第１の絶縁層５１ａを形成する（ＳＴ１０９−１）。本工程では、例えばＣＶＤ法、スパッタ法を用いることができる。あるいは、ＳＯＧ（ＳｉＯ２系被膜形成用塗布材料）等の樹脂材料を用いて第１の絶縁層５１ａを形成する場合には、スピンコート法、塗布等により形成することもできる。また、これらの手法を用いた積層構造とすることも可能である。すなわち本実施形態においては、壁面６１１ａがテーパ状に形成されることから、比較的粘性の低い材料を用いて容易に第１の絶縁層５１ａを形成することができる。
次に、第１の絶縁層５１ａの上に金属層５３ａを形成する（ＳＴ１０９−２）。本工程における金属層５３ａのパターン形成には、例えばリフトオフ法が採用される。すなわち、図１３Ｂに示すように、金属層５３ａの形成を防止すべき領域上にレジストＲ１を形成する。レジストＲ１は、ポジ型のレジストが採用されてもよく、あるいはネガ型のレジストが採用されてもよい。なお、ポジ型のレジストを用いることで、露光の際のハレーションを抑制することができる。またレジストＲ１が形成される領域は、具体的には、Ｚ軸方向から見て第２の電極７２０ａを含む領域と、底面６１２ａ上の略中央部の領域である。これらの領域は、それぞれ、素子１完成時における金属層５３の開口部５３１と、分離溝部６０に対応する領域である。
具体的には、まずレジストＲ１を含む第１の絶縁層５１ａ上の全面に、例えばスパッタ法や蒸着法、イオンプレーティング法、めっき法等の適宜の手法で金属層５３ｂを形成する。例えば金属層５３ｂは、ＡｌとＡｕの積層構造等が適宜採用される。これにより、約５００〜７００ｎｍの波長の光を高い反射率で反射することができる。また、スパッタ法を用いることにより、金属層５３ｂと第１の無機膜５１ａとの密着性を高めることが可能となる。
そして金属層５３ｂが付着したレジストＲ１を除去する。これにより、図１４Ａに示すように、開口部５３１に対応する第１の開口部５３１ａと、第２の開口部５３２ａとを有する金属層５３ａが形成される。
さらに、図１４Ｂに示すように、金属層５３ａの上に第２の絶縁層５２ａを形成する（ＳＴ１０９−３）。本工程により、金属層５３ａ及び第１の絶縁層５１ａの表面全体が第２の絶縁層５２ａで被覆される。第２の絶縁層５２ａの形成方法は、第１の絶縁層５１ａと同様に、ＣＶＤ法、スパッタ法又は塗布法等を適宜採用することができる。
これにより、第２の面２０２ｂ及び第１の分離溝６１ａの内面全体に反射膜５０ａが形成される。第２の面２０２ｂ上の反射膜５０ａは、第２の無機膜５２０に対応し、壁面６１１ａ上の反射膜５０ａは、第３の無機膜５３０に対応する。
このように本実施形態においては、リフトオフ法により金属層５３ａを形成する。したがって、レジストのサイドエッチングの影響を抑制し、所望の形状の金属層５３ａを形成することが可能となる。また、金属層５３ａが化学的に安定な金属で形成される場合であっても、微細加工を容易に行うことができる。
次の工程として、図１０Ｂに示すように、反射膜５０ａの一部を除去して第２の電極７２０ａを露出する（ＳＴ１１０）。これにより、反射膜５０ａの第１の絶縁層５１ａ及び第２の絶縁層５２ａに接続孔５４０ａが形成される。本工程は、まず第２の電極７２０ａに対応する形状のパターンが形成された図示しないレジストを形成し、当該レジストを介したエッチング法等により行われる。
そして、図１１Ａに示すように、第２の面２０２ｂ上に第２の電極７２０ａ各々と電気的に接続する外部接続端子７３０ａを形成する（ＳＴ１１１）。本工程に係る外部接続端子７３０ａは、例えばスパッタ法や蒸着法、イオンプレーティング法、めっき法等の適宜の手法により第２の面２０２ｂ上に金属膜が形成され、ウェットエッチング法、ドライエッチング法等により当該金属膜が所定形状にパターンニングされることで形成されてもよい。あるいは、リフトオフ法により、所定パターンのレジストを形成した後金属膜を形成することで、外部接続端子７３０ａを形成してもよい。これにより、接続孔５４０ａ内の第２の電極７２０ａと、第２の面２０２ｂ上の反射膜５０ａとの上に、外部接続端子７３０ａが形成される。
またこれにより、第１の溝部６１ａの上に、隣り合う外部接続端子７３０ａに囲まれた空間部が形成される。以下、第１の溝部６１ａと当該空間部とを合わせて、溝部６１３ａとして説明する。
次に、外部接続端子７３０ａ上に接合層３０ａを介して第３の基板１０ｃを分離自在に接合する（ＳＴ１１２）。
図１１Ｂに示すように、本工程ではまず、溝部６１３ａ内に、樹脂Ｒ２を充填する。これにより、第３の基板１０ｃの接合時に、溝部６１３ａに起因するボイドの発生等を抑制することができる。樹脂Ｒ２の充填方法は特に限定されず、例えば塗布法や、スピンコート法、吹き付け、ディッピング法等を適宜採用することができる。さらに、樹脂Ｒ２は、塗布等の後、エッチバックされることで、外部接続端子７３０ａの表面と略同一の高さに形成することができる。樹脂Ｒ２の材料は特に限定されない。
次に、例えば図１２Ａに示すように、樹脂Ｒ２及び外部接続端子７３０ａ上に、接着性樹脂Ｒ３を形成する。これにより、接合層３０ａと外部接続端子７３０ａとの接着性を向上させることができる。また樹脂Ｒ３は、上述の樹脂膜７３２に対応する。樹脂Ｒ３の形成方法は特に限定されず、例えば塗布法や、スピンコート法、吹き付け、ディッピング法等を適宜採用することができる。なお、図１２Ａでは、図１１Ｂの上下を反転させた態様を示す。
そして、外部接続端子７３０ａ及び樹脂Ｒ３上に、接合層３０ａが形成された第３の基板１０ｃを接合する。第３の基板１０ｃは、上述の支持基板１０に対応するものであり、サファイヤ等からなる円盤状の半導体ウェーハである。
接合層３０ａは、例えば塗布法や、スピンコート法、吹き付け、ディッピング法等を適宜採用し、第３の基板１０ｃ上に形成することができる。接合層３０ａは、例えばポリイミド等の接着性を有する熱硬化性樹脂材料であってもよく、この場合には、第２の樹脂膜３１３ａと同様に、例えば所定波長のレーザ光を吸収し、アブレーションを起こすことが可能な材料を用いることができる。
なお、第３の基板１０ｃの接合方法は上述の方法に限定されない。例えば、樹脂Ｒ２及び樹脂Ｒ３の少なくとも一方を形成しなくてもよい。あるいは、接合層３０ａは、第３の基板１０ｃ上に形成される構成に限定されず、外部接続端子７３０ａ（樹脂Ｒ２，Ｒ３）上に形成されてもよい。
続いて、図１２Ａ及び図１２Ｂを参照し、第２の基板１０ｂを除去し、第１の無機膜４０ａを露出する（ＳＴ１１３）。第２の基板１０ｂは、例えば第２の基板１０ｂ上から所定波長のレーザ光を照射することにより、第２の樹脂膜３１３ａが加熱されて気化する際にアブレーションを起こし、そのアブレーションのパワーによって除去される。これにより、図１２Ａに示すように、第２の樹脂膜３１３ａとの界面で第２の基板１０ｂが剥離する。このようなレーザアブレーションの手法を用いることにより、第２の基板１０ｂを容易に除去することができる。
その後、第２の樹脂膜３１３ａ、接着層３１２ａ、第１の樹脂膜３１１ａは、ウェットエッチング法や、ドライエッチング法等により除去することができる。これにより、仮接合層３１ａ全体が除去され、図１２Ｂに示すように、第１の無機膜４０ａを露出させることができる。
なお、第１の無機膜４０ａを露出した後、さらに第１の電極７１０ａ上の第１の無機膜４０ａを除去し、接続孔４２０ａを形成することができる。本工程は、接続孔５４０ａと同様に、まず第１の電極７１０ａに対応する形状のパターンが形成された図示しないレジストを形成し、当該レジストを介してドライエッチング法等により行われる。
引き続き図１２Ｂを参照し、第１の分離溝６１ａの底面６１２ａに残存した第１の無機膜４０ａをエッチングして、第１の無機膜４０ａを素子１ａ毎に分離する第２の分離溝６２ａを形成する（ＳＴ１１４）。本工程では、ＲＩＥ法等のドライエッチング法やウェットエッチング法等を用いて第２の分離溝６２ａを形成する。
本工程においては、まず第１の分離溝６１ａの底面６１２ａに対向する領域の第１の無機膜４０ａがエッチングされる。次に、第２の無機膜５０ａのうち底面６１２ａに形成された領域が同様にエッチングされる。そして、底面６１２ａと対向する領域に形成された樹脂Ｒ２，Ｒ３及び接合層３０ａも等方的にエッチングされる。これにより、第１の無機膜４０ａ上から第３の基板１０ｃに達する深さの第２の分離溝６２ａが形成される。第２の分離溝６２ａは、発光素子１の分離溝部６０に対応する。なお、上記各構成要素のエッチングは、同一条件下で連続して行ってもよいし、異なる条件下で行ってもよい。
なお、本実施形態において、本実施形態において、金属層５３ａが底面６１２ａに対向する領域に第２の開口部５３２ａを有し、当該領域には、第１及び第２の絶縁層５１ａ，５２ａのみが存在する。これにより、反射膜５０ａの上記領域が容易にエッチングされる。また、樹脂Ｒ３及び接合層３０ａについては、外部接続端子７３０ａをマスクとしてエッチングされることで、外部接続端子７３０ａに対向する領域に存在する樹脂Ｒ３及び接合層３０ａのみを残存させることができる。
本工程により、第３の基板１０ｃ（支持基板１０）上の接合層３０、外部接続端子７３０、反射膜５０に被覆された発光層２０及び第１の無機膜４０が素子１毎に分離され、上述の発光素子ウェーハ１００が形成される。
本実施形態に係る半導体発光素子１は、発光層２０ａの第１の面２０１ａ上に第１の無機膜４０ａを形成し、その反対側の第２の面２０２ｂ上に反射膜５０ａ、外部接続端子７３０ａ、接合層３０ａが積層される。すなわち、面内均一な厚みで結晶成長させた発光層２０ａ上に各層が積層された構成を有することで、ウェーハ面内における素子１の厚みを均一に形成することが可能となる。これにより、例えばウェーハ面内における各素子１の厚みのバラつきを、例えば１０％以内に抑制することが可能である。
また、発光層２０ａの第１の凹凸構造２１０ａは、発光層２０ａを結晶成長させた直後に形成される。これにより、第１の凹凸構造２１０ａを所望の形状に精度よく形成することが可能となる。したがって、出射強度を高め、光の配向性を制御することが可能となる。
さらに、第１の分離溝６１ａをドライエッチング法等により形成する工程において、第１の無機膜４０ａがエッチングストップ層として機能するため、第１の分離溝６１ａの深さを面内で均一に形成することが可能となる。すなわち、第１の分離溝６１ａの底面６１２ａには、第１の無機膜４０ａが露出する構成とすることができる。これにより、素子１形成後に、第１の無機膜４０と反射膜５０とが連接し、かつ反射膜５０の第２の端部５１０と第１の無機膜４０の第１の端部４１とが積層する構成とすることができる。したがって、素子１の形状を均一に形成することができ、例えば発光素子ウェーハ１００上の複数の発光素子１の表面１１からの高さのバラつきを１０％以内とすることが可能となる。
また、これにより、発光層２０ａに第１の分離溝６１ａの形成の際のエッチングストップ層を設ける必要がなく、発光層の材料選択性を高め、かつ製造工程の簡素化に貢献することができる。
さらに、ドライエッチング法を採用することで、ウェーハ面積が増大し、かつ分離溝が狭小に形成された場合であっても、より面内で均一な形状の分離溝を形成することが可能となる。
また、本実施形態においては、分離溝部６１ａの壁面６１１ａをテーパ面で構成することができるため、反射膜５０ａの形成が容易となる。特に第１及び第２の絶縁層５１ａ，５３ａとして粘性の低い樹脂材料を用いることができ、スピンコート法等を用いて容易に第１及び第２の絶縁層５１ａ，５３ａを形成することができる。
さらに、上述の通り金属層５３ａを精度よく形成することができるため、素子１形成後に第２の端部５１０の端面に金属層５３を露出させることが可能となる。したがって、金属層５３ａの放熱性を高め、素子１の不具合を抑制することが可能となる。また、第２の分離溝６２ａを形成する際に、金属層５３が第２の端部５１０のサイドエッチングを防止することが可能となるため、第２の分離溝６２ａを精度よく形成することが可能となる。
このように形成された発光素子ウェーハ１００上の発光素子１各々は、例えばディスプレイ装置（電子機器）８０に搭載される。
図１５は、ディスプレイ装置８０の概略平面図である。具体的には、赤色光を発する発光素子１は、他の青色光及び緑色光を発する発光素子２，３とともに発光素子ユニット８１を構成し、発光素子ユニット８１が複数配列した発光素子モジュールとしてディスプレイ装置８０の基板８１０上に搭載される。次に、ディスプレイ装置８０の製造方法及び構成例について説明する。なお、図１５の素子１，２，３には、これらを被覆する樹脂や配線等の構成は示していない。
［ディスプレイ装置の製造方法］
図１６は、本実施形態に係るディスプレイ装置８０の製造方法についてのフローチャート、図１７は、当該製造方法を説明するための概略平面図、図１８は、当該製造方法を説明するための概略断面図である。図１６の各工程には、図６のＳＴ１１４から連続した符号を付している。図１７については、説明のために、１２個の素子１のみを示している。
図１７を参照し、ディスプレイ装置８０の製造方法の概略について説明する。まず発光素子ウェーハ１００上の各発光素子１は、第１の転写用基板（転写用基板）９１０上に転写され、分離溝部６０の幅よりも大きい所定間隔で配列される。さらに素子１は、第２の転写用基板９２０上に転写され、それぞれ被覆層９２２により被覆され、図示しない配線等が形成される。その後、素子１は、被覆層９２２で被覆された発光素子チップ９０として、電子機器８０の基板８１０上へ転写される。
まず、図１８Ａに示すように、発光素子ウェーハ１００の素子１各々の第１の無機膜４０と対向して配置された第１の転写用基板９１０を用意する（ＳＴ１１５）。第１の転写用基板９１０は、隣り合う素子１間が所定間隔をもって配列できるような大きさで構成される。第１の転写用基板９１０は、例えばガラス基板、プラスチック基板等で構成される。
転写用基板９１０上には、例えば第１の仮接合層９１１と接着層９１２が形成されている。第１の仮接合層９１１は、転写用基板９１０上に形成され、例えばフッ素系樹脂、シリコーン樹脂、ＰＶＡ等の水溶性接着剤、ポリイミド等を用いることができる。また接着層９１２は、第１の仮接合層９１１上に形成され、接着性を有する紫外線（ＵＶ）硬化樹脂、熱硬化性樹脂、熱可塑性樹脂等を用いることができる。
また、接着層９１２は、未硬化領域９１２ａと、硬化領域９１２ｂを有していてもよい。すなわち、転写される発光素子１が未硬化領域９１２ａに対向するように位置合わせされることで、後の転写工程において発光素子１を接着層９１２に確実に転写することが可能となる。また、例えば接着層９１２にＵＶ硬化樹脂を用いた場合には、硬化領域９１２ｂに対応する領域にのみ選択的にＵＶ照射し、硬化させておくことで、硬化領域９１２ｂを形成することができる。さらに、未硬化領域９１２ａには、発光素子１に対応する形状の凹部が形成されていてもよい。
次に、図１８Ａ，Ｂを参照し、発光素子ウェーハ１００の支持基板（第３の基板）１０側から接合層３０をレーザアブレーションにより外部接続端子７３０と支持基板１０とを分離し、素子１各々を第１の転写用基板（転写用基板）９１０に移載する（ＳＴ１１６）。
本工程は、図１８Ａに示すように、支持基板１０側から移載させる発光素子１の接合層３０へ向けてレーザ光Ｌｂが照射される。レーザとしては、例えば所定の発光波長を有するエキシマレーザや高調波ＹＡＧレーザ等を用いることができる。これにより、接合層３０が加熱され、硬化して接着性が喪失されるとともに、樹脂の一部が蒸発等することで、接合層３０と外部接続端子７３０とが爆発的に剥離する。すなわち、素子１全体がＺ軸方向へ出射され、接着層９１２と接着する。したがって、図１８Ｂに示すように発光素子１が対向する接着層９１２へと移載される。
そして発光素子１が移載された未硬化領域９１２ａに対して、ＵＶ照射等により、未硬化領域９１２ａを硬化させる。これにより、発光素子１を確実に接着層９１２へ接合することができる。さらに、必要に応じて、外部接続端子７３０上に配線層７４０を形成してもよい。
また本工程により、第１の転写用基板（支持基板）９１０と複数の発光素子１とを有する発光素子ウェーハ２００を形成することができる。すなわち、上記工程を所望の各素子１に対して行うことで、第１の転写用基板９１０上に複数の発光素子１が配列された発光素子ウェーハ２００を形成することができる。
次に図１８Ｃを参照し、各発光素子１を第２の転写用基板９２０へ移載し、第１の転写用基板９１０を除去する（ＳＴ１１７）。第２の転写用基板９２０は、典型的には第１の転写用基板９１０と略同一の大きさを有し、フッ素系樹脂、シリコーン樹脂、ＰＶＡ等の水溶性接着剤、ポリイミド等からなる第２の仮接合層９２１が形成されている。まず、第１の転写用基板９１０に接合された状態の各素子１の外部接続端子７３０及び配線層７４０が、第２の仮接合層９２１上に接合される。次に、第１の転写用基板９１０上から第１の転写用基板９１０の第１の仮接合層９１１へ向けてレーザ光が照射され、第１の仮接合層９１１と接着層９１２とが分離する。これにより、素子１を埋設した接着層９１２全体が第２の仮接合層９２１上へ移載される。
さらに、図１８Ｃに示すように、各素子１間の接着層９１２に第３の分離溝６３を形成し、接着層９１２を素子１毎に分離してもよい。これにより、素子１を被覆する接着層９１２からなる被覆層９２２が形成される。さらに、第１の電極と接続する配線層７５０が形成されてもよい。以下、各素子１と、その素子１を被覆する被覆層９２２とを含む構成を発光素子チップ９０として説明する。すなわち発光素子チップ９０は、素子１と、被覆層９２２と、配線層７４０，７５０とを有する。
そして、発光素子チップ９０毎に、ディスプレイ装置８０の基板８１０へ移載される（ＳＴ１１８）。当該転写方法としては、例えば上述のレーザアブレーションを採用してもよいし、吸着保持具等を用いて機械的に行ってもよい。基板８１０は、図示しない所定の駆動回路が形成された配線基板として構成される。
また、図１７に示すように、発光素子チップ９０は、基板８１０上において、Ｘ軸方向及びＹ軸方向に沿って所定ピッチで配列される。所定ピッチは、発光素子チップ９０のＸ軸方向及びＹ軸方向に沿った長さの３倍以上とされる。これにより、赤色光を発する発光素子１を含む発光素子チップ９０の間に、青色光を発する発光素子２を含む発光素子チップと、緑色光を発する発光素子３を含む発光素子チップとを配置して発光素子モジュール８１を形成することができる。また、各発光素子チップ間が間隙を介して配置されることで、当該間隙を利用して配線等を形成することができる。
以上のように、図１５に示すディスプレイ装置８０が形成される。すなわちディスプレイ装置８０は、駆動回路が形成された基板８１０と、赤色光を発する複数の半導体発光素子１と、青色光を発する複数の半導体発光素子２と、緑色光を発する複数の半導体発光素子３とを具備し、複数の半導体発光素子１，２，３が基板８１０上に配列される。
なお、上述の工程に加えて、さらに他の転写用基板を用いて転写を行ってもよい。すなわち、第２の転写用基板９２０への移載工程の後、さらに第３の転写用基板へ移載する工程、第４の転写用基板へ移載する工程等を有してもよい。これにより、素子１間の間隔をより広げて移載することができ、配線層の形成や大面積のディスプレイ装置の製造等に有利となる。
ここで本実施形態においては、反射膜５０の金属層５３が第２の端部５１０に露出しているため、第１の無機膜４０上には露出していない。すなわち、第１の電極７１０から第１の無機膜４０上へ引き出された配線層７５０を形成した場合であっても、金属層５３と配線層７５０の間には第１の無機膜４０と第１の絶縁層５１の２層の絶縁層が挟まれている。これにより、金属層５３と配線層７５０の間のショートを抑制し、素子１の不具合を抑制することが可能となる。
また、上述のように、本実施形態においては、ＳＴ１１４の工程において、第２の分離溝６２ａを精度よく形成することが可能となる。すなわち、外部接続端子７３０をマスクとしてエッチングされる接合層３０ａのサイドエッチング等を抑制し、ＸＹ平面における接合層３０ａと発光層２０ａとの重心の位置ズレを抑制することが可能となる。したがって、ＳＴ１１６の工程において素子１毎にレーザアブレーションを行う際に、素子１のＺ軸方向に対して斜め方向への出射に起因する位置ずれや、出射時の回転による倒れ等を抑制し、所望の位置に転写させることが可能となる。
＜第２の実施形態＞
図１９は、本技術の第２の実施形態に係る発光素子ウェーハの構成を示す要部断面図である。図において第１の実施形態と対応する部分については同一の符号を付し、その詳細な説明は省略する。
本実施形態の発光素子ウェーハ１００Ａに係る発光素子１Ａは、第１の無機膜４０Ａが第１の電極７１０Ａを兼ねている点で、発光素子１と異なる。これにより、第１の面２０１Ａ全体が光取り出し面となり、発光層２０において発せられた出射効率を向上させることが可能となる。
第１の無機膜４０Ａは、透明導電性材料で形成された第１の電極７１０Ａであり、ＩＴＯ等の透明導電性材料で構成される。これにより、第１の無機膜４０Ａの透光性を維持しつつ、導電性を確保することができる。第１の無機膜４０Ａは、第１の実施形態と同様に、周縁部に形成された第１の端部４１Ａを有してもよく、また図示はしないが、第１の凹凸部２１０に倣って形成された第２の凹凸部を有していてもよい。
発光素子１Ａは、さらに引き出し電極７１１Ａを有していてもよい。引き出し電極７１１Ａは、第１の電極７１０Ａとしての第１の無機膜４０Ａに接続され、第２の面２０２側へ第１の電極７１０Ａを引き出すことが可能である。具体的には、引き出し電極７１１Ａは、第１の面２０１側で第１の電極７１０Ａと接続し、発光層２０の周面２０３（第３の無機膜５３０）を介して第２の面２０２（第２の無機膜５２０）上まで形成される。引き出し電極７１１Ａの材料は特に限定されず、例えばＡｌ，Ａｕ、Ｔｉ等の金属材料又はこれらを含む合金や積層体で形成される。
また反射膜５０Ａは、第２の端部を有さない構成とすることができる。これにより、第１の端部４１Ａを介して引き出し電極７１１Ａが第１の無機膜４０Ａ（第１の電極７１０Ａ）と接続することができる。
外部接続端子７３０Ａは、接続孔５４０Ａを介して第２の電極７２０と接続される。本実施形態において外部接続端子７３０Ａは、例えば第２の電極７２０直下の領域から分離溝部６０へ向かって一方向へ引き延ばされてもよい。これにより、引き出し電極７１１Ａとの接触を防止し、ショート等の不具合を抑制することができる。
上記構成の発光素子１Ａでは、透明導電性材料からなる第１の電極７１０Ａと、金属材料からなる引き出し電極７１１Ａとが接続される。これにより、これらの間の接続抵抗の変動を抑制し、プロセスマージンを広げることが可能となる。また、第１の電極７１０Ａと第２の半導体層２２との接続抵抗も低減させることができ、駆動電圧を低減させることが可能となる。
図２０〜２３は、発光素子ウェーハ１Ａの製造方法を説明する概略断面図である。本実施形態に係る発光素子ウェーハ１Ａの製造方法は、発光素子ウェーハ１の製造方法における各工程のうち、第１の電極の形成工程（ＳＴ１０３）と第１の無機膜の形成工程（ＳＴ１０４）とを同時に行うことができる。その他の各工程については、図６のフローチャートに示す符号と同様の符号を付し、第１の実施形態と異なる部分を中心に説明する。
まず、実施形態と同様に、有機金属気相成長（ＭＯＣＶＤ）法を用いて第１の基板１０ａ上に発光層２０ａを形成する（ＳＴ１０１）。次に、図２０Ａに示すように、例えばドライエッチング法等により、第１の面２０１ａに第１の凹凸構造２１０ａを形成する（ＳＴ１０２）。本実施形態においては、第１の面２０１ａの全面に第１の凹凸構造２１０ａを形成することができるため、第１の凹凸構造２１０ａの形成に際し、マスク等を形成してもよいし、形成しなくてもよい。また、第１の凹凸構造２１０ａの形成方法としては、ドライエッチング法等に限定されず、酸素イオン等やブラスト処理等によって第１の面２０１ａを粗化することも可能である。
続いて、図２０Ｂに示すように、第１の面２０１ａ上に第１の電極７１０Ａａとして機能する第１の無機膜４０Ａａを形成する（ＳＴ１０３，ＳＴ１０４）。第１の無機膜４０Ａａは、例えばＩＴＯ等の透明導電性材料で構成され、スパッタ法等により形成される。
そして、マスクを用いたリフトオフ法により、第１の無機膜４０Ａａのうちの素子領域１Ａａ間の境界領域６１０Ａａの領域を除去し、第１の無機膜４０Ａａを図２０Ｂに示す形状にパターン形成することができる。
次に、図２０Ｃに示すように、第２の基板１０Ａｂを第１の無機膜４０Ａａ上に接合する（ＳＴ１０５）。第２の基板１０Ａｂは、例えばサファイア（Ａｌ２Ｏ３）基板やシリコン（Ｓｉ）基板、石英基板、ガラス基板等を用いることができる。これにより、第２の基板１０Ａｂの表面をプラズマで活性化し、陽極接合、常温接合等の手法を用いて第２の基板１０Ａｂと第１の無機膜４０Ａａとを直接接合することができる。また、第１の実施形態と同様に、第２の基板１０Ａｂを樹脂膜等の仮接合層を介して接合することも可能である。なお図２０Ｃでは、第１の基板１０ａが図中の上方に配置されるように、図２０Ｂに示す態様から上下を反転させた態様を示す。
次に、図２１Ａに示すように、第１の実施形態と同様に、第１の基板１０ａを除去して第１の面２０１ａの反対側の発光層２０ａの第２の面２０２ａを露出する（ＳＴ１０６）。続いて、第２の面２０２ａ上に第２の電極７２０ａを形成する（ＳＴ１０７）。また、第２の電極７２０ａをマスクとして、第１のコンタクト層２１１ａをエッチングする。
次に図２１Ｂに示すように、第２の基板１０Ａｂをエッチングストップ層として第２の面２０２ｂから発光層２０ａをエッチングして、発光層２０ａを素子（素子領域）１Ａａ毎に分離する第１の分離溝６１Ａａを形成する（ＳＴ１０８）。本工程では、マスクＭ１を形成した後、第１の実施形態と同様に、第２の基板１０Ａｂの材料と発光層２０ａとのエッチング選択比の高いエッチャントを用いてドライエッチングすることで、第１の分離溝６１Ａｂの深さをウェーハ面内において均一に形成することが可能となる。またこれにより、第１の分離溝６１Ａａの底面６１２Ａａには、第２の基板１０Ａｂが露出する。さらに第１の分離溝６１Ａａの形成後、マスクＭ１を除去する。
あるいは、第１の実施形態と同様に、第１の無機膜４０Ａａをエッチングストップ層として第１の分離溝６１Ａａを形成してもよい。この場合には、第１の無機膜４０Ａａと発光層２０ａとのエッチング選択比の高いエッチャントを用いてドライエッチングすることができる。
続いて、図２１Ｃに示すように、第１の実施形態と同様に、第１の分離溝６１Ａａの壁面６１１Ａａ及び底面６１２Ａａと第２の面２０２ｂとを被覆する反射膜（第２の無機膜）５０Ａａを形成する（ＳＴ１０９）。図２１Ｃ〜図２３Ｂでは図示を省略するが、反射膜５０Ａａは、上述のように、第１の絶縁層５１Ａａと、金属層５３Ａａと、第２の絶縁層５２Ａａとの積層構造を有し、これらが順に形成される。そして、図２１Ｃに示すように、反射膜５０Ａａの一部を除去して第２の電極７２０ａを露出する（ＳＴ１１０）。
次に、図２２Ａに示すように、第２の面２０２ｂ上に第２の電極７２０ａ各々と電気的に接続する外部接続端子７３０Ａａを形成する（ＳＴ１１１）。本実施形態においては、本工程において、さらに第１の電極７１０Ａａ（第１の無機膜４０Ａａ）と電気的に接続する引き出し電極７１１Ａａを形成する。外部接続端子７３０Ａａ及び引き出し電極７１１Ａａは、第１の実施形態と同様に、例えばスパッタ法や蒸着法、イオンプレーティング法、めっき法等の適宜の手法を用いて反射膜５０Ａａ上に所定パターンの金属膜が形成されることでそれぞれ形成される。
次に、図２２Ｂを参照し、外部接続端子７３０Ａａ及び引き出し電極７１１Ａａ上に、接合層３０Ａａを介して、第３の基板１０Ａｃを分離自在に接合する（ＳＴ１１２）。接合層３０Ａａは、第１の実施形態と同様に、ポリイミド等の接着性を有する樹脂等を用いることができ、さらに所定波長のレーザ光を吸収可能な樹脂等を採用してもよい。また、第３の基板１０Ａｃとしては、例えばサファイヤ基板等を用いることができる。
続いて図２３Ａに示すように、第２の基板１０Ａｂを除去し、第１の無機膜４０Ａａを露出する（ＳＴ１１３）。本工程においては、例えばドライエッチング法、ウェットエッチング法、あるいは所定波長のレーザ光を吸収可能な樹脂を使用しての貼り合わせの場合は、レーザアブレーション等により、第２の基板１０Ａｂを除去することができる。
そして図２３Ｂに示すように、素子１Ａａ間の接合層３０Ａａを分離して、第２の分離溝６２Ａａを形成する（ＳＴ１１４）。本工程においては、ドライエッチング法等により、接合層３０Ａａの一部を除去することができる。あるいは、ウェットエッチング法や、レーザ加工等によっても接合層３０Ａａを除去することができる。また、第１の無機膜４０ＡａがＩＴＯ等の透明導電性材料で構成されるため、第１の無機膜４０Ａａをマスクとして接合層３０Ａａのエッチングをすることができる。これにより、マスクを別途形成する工程が不要となる。
以上の各工程により、本実施形態に係る発光素子ウェーハ１００Ａが形成される。本実施形態においては、第２の基板１０Ａｂを仮接合層を介さずに接合することができる。また、第１の凹凸構造２１０ａの形成工程（ＳＴ１０２）、素子１Ａ毎に分離する工程（ＳＴ１１５）等においてマスクの形成を不要にすることもできる。したがって、工程数を減少させ、生産性及びコストの面からも有利となる。
以上、本技術の実施形態について説明したが、本技術は上述の実施形態にのみ限定されるものではなく、本技術の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
例えば、以上の実施形態においては、発光層が赤色の光を発すると説明したが、これに限定されず、例えば青色又は緑色の光を発する発光層としてもよい。例えば青色の光を発する発光層の場合には、半導体材料として、例えばＧａＮ系の材料等を採用することができる。
さらに、以上の実施形態においては、発光素子がＬＥＤであると説明したが、例えば半導体レーザ等としてもよい。また、電子機器はディスプレイ装置に限定されず、例えば車用テールランプ等の照明装置や、ＬＥＤ又は半導体レーザを搭載した検査装置、光ディスクの書き込みや読み取り等が可能なピックアップ装置等としてもよい。
また、第１の実施形態においては、第２の端部の端面から金属層が露出する構成としたが、これに限定されず、例えば露出しない構成としてもよい。この場合、上述の金属層の形成工程（ＳＴ１０９−２）において、図１３Ｂを参照し、レジストの幅（第１の分離溝の壁面間の幅方向に沿った長さ）を底面の幅と略同一に形成することで、第２の端部を形成しない構成とすることができる。
また、周面がテーパ面を有するとして説明したがこれに限定されず、例えば第１及び第２の面と直交するように形成されてもよい。
さらに反射膜を上記積層構造とせず、例えば１層のみとすることができる。この場合には、当該反射膜を、例えば出射光に対して所望の反射率を有する絶縁材料で構成することができる。また、絶縁層と金属層との２層構造とし、当該金属層を、第２の実施形態に係る引き出し電極と同様に、第１の電極の引き出し電極として構成することも可能である。
また、第１の実施形態において、第２の基板１０ｂが仮接合層３１ａを介して接合されると説明したが、第２の実施形態のように、仮接合層３１ａを介さずに接合してもよい。
なお、本技術は以下のような構成も採ることができる。
（１）支持基板と、
第１の電極を含む第１の面と、第２の電極を含み上記支持基板及び上記第１の面の間に配置された第２の面とを有し、半導体からなる発光層と、
上記支持基板と上記第２の面との間に配置され、上記発光層を上記支持基板に接合する接合層と、
上記第１の面上に形成された第１の無機膜と、
上記接合層と上記第２の面との間に形成された第２の無機膜と、
上記第１の無機膜から上記支持基板に達する深さで形成され素子間を分離する分離溝部と、
上記第１の無機膜と上記第２の無機膜との間を接続する第３の無機膜と
を具備する発光素子ウェーハ。
（２）上記（１）に記載の発光素子ウェーハであって、
上記第１の無機膜は、上記第１の面と平行に形成され上記分離溝部に突出する第１の端部を含み、
上記第３の無機膜は、上記第１の端部に倣って上記分離溝部に突出する第２の端部を含む
発光素子ウェーハ。
（３）上記（２）に記載の発光素子ウェーハであって、
上記第２の無機膜と上記第３の無機膜とは、
上記発光層に隣接して形成される第１の絶縁層と、
上記第１の絶縁層の上に形成される金属層と、
上記金属層上に形成される第２の絶縁層とを有し、連続して形成される
発光素子ウェーハ。
（４）上記（１）から（３）のうちいずれか１つに記載の発光素子ウェーハであって、
上記発光層は、上記第１の面に形成された第１の凹凸部を有し、
上記第１の無機膜は、上記第１の凹凸部に倣って形成された第２の凹凸部を有する
発光素子ウェーハ。
（５）上記（１）から（４）のうちいずれか１つに記載の発光素子ウェーハであって、
上記発光層は、赤色光を発する
発光素子ウェーハ。
（６）上記（５）に記載の発光素子ウェーハであって、
上記半導体は、ＡｓＰ系化合物半導体、ＡｌＧａＩｎＰ系化合物半導体及びＧａＡｓ系化合物半導体のうちの少なくともいずれか１つの材料を含む
発光素子ウェーハ。
（７）上記（１）から（６）のうちいずれか１つに記載の発光素子ウェーハであって、
上記第１の無機膜は、透明導電性材料で形成された上記第１の電極である
発光素子ウェーハ。
（８）第１の電極を有する第１の面と、第２の電極を有し上記第１の面の反対側の第２の面と、上記第１の面と上記第２の面とを連接する周面とを有し、半導体からなる発光層と、
上記第１の面上に形成された第１の無機膜と、
上記第２の面上に形成された第２の無機膜と、
上記周面を被覆して形成され上記第１の無機膜と上記第２の無機膜との間を接続する第３の無機膜と
を具備する発光素子。
（９）駆動回路が形成された基板と、
上記駆動回路に接続される第１の電極を有する第１の面と、上記駆動回路に接続される第２の電極を有し上記基板及び上記第１の面の間に配置された第２の面と、上記第１の面と上記第２の面とを連接する周面とを有し、半導体からなる発光層と、
上記第１の面上に形成された第１の無機膜と、
上記接合層と上記第２の面との間に形成された第２の無機膜と、
上記周面を被覆して形成され上記第１の無機膜と上記第２の無機膜との間を接続する第３の無機膜と
を有し、上記基板上に配置された少なくとも１つの第１の半導体発光素子と
を具備する電子機器。
（１０）上記（９）に記載の電子機器であって、
上記第１の半導体発光素子は、赤色光を発する複数の第１の半導体発光素子を有し、
上記電子機器は、
青色光を発する複数の第２の半導体発光素子と、
緑色光を発する複数の第３の半導体発光素子とをさらに具備し、
上記複数の第１、第２及び第３の半導体発光素子が上記基板上に配列される
電子機器。
（１１）第１の基板上に半導体の積層構造からなる発光層を形成し、
上記発光層の第１の面上に第１の無機膜を形成し、
上記第１の基板を除去して上記第１の面の反対側の上記発光層の第２の面を露出し、
上記第１の無機膜をエッチングストップ層として上記第２の面から上記発光層をエッチングして、上記発光層を素子毎に分離する第１の分離溝を形成し、
上記第１の分離溝の壁面及び底面と上記第２の面とを被覆する第２の無機膜を形成する
発光素子ウェーハの製造方法。
（１２）上記（１１）に記載の発光素子ウェーハの製造方法であって、
上記第１の分離溝を形成する工程は、ドライエッチング法により上記発光層をエッチングする
発光素子ウェーハの製造方法。
（１３）上記（１２）に記載の発光素子ウェーハの製造方法であって、
上記第１の分離溝を形成する工程は、上記発光層の上記素子毎の断面積が上記第２の面から上記第１の面に向かって次第に大きくなるように形成する
発光素子ウェーハの製造方法。
（１４）上記（１１）から（１３）のうちいずれか１つに記載の発光素子ウェーハの製造方法であって、
上記第２の無機膜を形成する工程は、
上記第１の分離溝の壁面及び底面と上記第２の面との上に上記第１の絶縁層を形成する工程と、
上記第１の絶縁層の上に金属層を形成する工程と、
上記金属層の上に第２の絶縁層を形成する工程とを含む
発光素子ウェーハの製造方法。
（１５）上記（１１）から（１４）のうちいずれか１つに記載の発光素子ウェーハの製造方法であって、さらに
上記発光層を形成する工程の後、上記第１の無機膜を形成する工程の前に、上記第１の面に第１の凹凸構造を形成する工程を含む
発光素子ウェーハの製造方法。
（１６）上記（１５）に記載の発光素子ウェーハの製造方法であって、
上記第１の無機膜を形成する工程は、上記第１の凹凸構造に倣って上記第２の凹凸構造を形成する工程を含む
発光素子ウェーハの製造方法。
（１７）上記（１１）から（１６）のうちいずれか１つに記載の発光素子ウェーハの製造方法であって、さらに
上記第１の無機膜を形成する工程の後、上記第２の面を露出する工程の前に、第２の基板を上記第１の無機膜上に仮接合層を介して分離自在に接合する工程を含む
発光素子ウェーハの製造方法。
（１８）上記（１７）に記載の発光素子ウェーハの製造方法であって、さらに
上記第２の面を露出する工程の後、上記第１の分離溝を形成する工程の前に、上記第２の面上に上記素子毎に電極を形成する工程を含み、
上記第２の無機膜を形成する工程の後、上記第２の無機膜の一部を除去して上記電極を露出する工程と、
上記第２の面上に上記電極各々と電気的に接続する外部接続端子を形成する工程と、
上記外部接続端子上に接合層を形成する工程と、
上記接合層上に第３の基板を分離自在に接合する工程とを含む
発光素子ウェーハの製造方法。
（１９）上記（１８）に記載の発光素子ウェーハの製造方法であって、上記第３の基板を接合する工程の後、さらに
上記第２の基板を除去し上記第１の無機膜を露出する工程と、
上記第１の分離溝の上記底面に残存した上記第１の無機膜をエッチングして、上記第１の無機膜を上記素子毎に分離する第２の分離溝を形成する工程とを含む
発光素子ウェーハの製造方法。
（２０）上記（１９）に記載の発光素子ウェーハの製造方法であって、上記第２の分離溝を形成する工程の後、さらに
上記第１の無機膜と対向して配置された転写用基板を用意し、
上記第３の基板側から上記接合層をレーザアブレーションにより上記外部接続端子と上記第３の基板とを分離し、上記素子各々を上記転写用基板に移載する工程を含む
発光素子ウェーハの製造方法。
１…発光素子（第１の発光素子）
１００，１００Ａ，２００…発光素子ウェーハ
２…発光素子（第２の発光素子）
３…発光素子（第３の発光素子）
１０…支持基板
１０ａ…第１の基板
１０ｂ，１０Ａｂ…第２の基板
１０ｃ，１０Ａｃ…第３の基板
２０，２０ａ，２０ｂ…発光層
２１０，２１０ａ…第１の凹凸部
２０１，２０１ａ…第１の面
２０２，２０２ａ，２０２ｂ…第２の面
３０，３０ａ，３０Ａ，３０Ａａ…接合層
４０，４０ａ，４０Ａ，４０Ａａ…第１の無機膜
４１，４１Ａ…第１の端部
４１０，４１０ａ…第２の凹凸部
５０…反射膜（第２の無機膜）
５１，５１ａ，５１Ａ…第１の絶縁層
５２，５２ａ，５２Ａ…第２の絶縁層
５３，５３ａ，５３ｂ，５３Ａ…金属層
５１０…第２の端部
５２０，５２０Ａ…第２の無機膜
５３０，５３０Ａ…第３の無機膜
６０，６０Ａ…分離溝部
６１ａ，６１Ａａ…第１の分離溝
６２ａ，６２Ａａ…第２の分離溝
７１０，７１０ａ，７１０Ａ，７１０Ａａ…第１の電極
７２０，７２０ａ…第２の電極
７３０，７３０ａ，７３０Ａ，７３０Ａａ…外部接続端子
８０…ディスプレイ装置（電子機器）
８１０…基板

Claims (10)

  1. 第１の基板上に半導体の積層構造からなる発光層を形成し、
    前記発光層の第１の面上に第１の無機膜を形成し、
    前記第１の基板を除去して前記第１の面の反対側の前記発光層の第２の面を露出し、
    前記第１の無機膜をエッチングストップ層として前記第２の面から前記発光層をエッチングして、前記発光層を素子毎に分離する第１の分離溝を形成し、
    前記第１の分離溝の壁面及び底面と前記第２の面とを被覆する第２の無機膜を形成する
    発光素子の製造方法。
  2. 請求項１に記載の発光素子の製造方法であって、
    前記第１の分離溝を形成する工程は、ドライエッチング法により前記発光層をエッチングする
    発光素子の製造方法。
  3. 請求項２に記載の発光素子の製造方法であって、
    前記第１の分離溝を形成する工程は、前記発光層の前記素子毎の断面積が前記第２の面から前記第１の面に向かって次第に大きくなるように形成する
    発光素子の製造方法。
  4. 請求項１〜３のいずれか１つに記載の発光素子の製造方法であって、
    前記第２の無機膜を形成する工程は、
    前記第１の分離溝の壁面及び底面と前記第２の面との上に前記第１の絶縁層を形成する工程と、
    前記第１の絶縁層の上に金属層を形成する工程と、
    前記金属層の上に第２の絶縁層を形成する工程とを含む
    発光素子の製造方法。
  5. 請求項１〜４のいずれか１つに記載の発光素子の製造方法であって、さらに
    前記発光層を形成する工程の後、前記第１の無機膜を形成する工程の前に、前記第１の面に第１の凹凸構造を形成する工程を含む
    発光素子の製造方法。
  6. 請求項５に記載の発光素子の製造方法であって、
    前記第１の無機膜を形成する工程は、前記第１の凹凸構造に倣って前記第２の凹凸構造を形成する工程を含む
    発光素子の製造方法。
  7. 請求項１〜６のいずれか１つに記載の発光素子の製造方法であって、さらに
    前記第１の無機膜を形成する工程の後、前記第２の面を露出する工程の前に、第２の基板を前記第１の無機膜上に仮接合層を介して分離自在に接合する工程を含む
    発光素子の製造方法。
  8. 請求項７に記載の発光素子の製造方法であって、さらに
    前記第２の面を露出する工程の後、前記第１の分離溝を形成する工程の前に、前記第２の面上に前記素子毎に電極を形成する工程を含み、
    前記第２の無機膜を形成する工程の後、前記第２の無機膜の一部を除去して前記電極を露出する工程と、
    前記第２の面上に前記電極各々と電気的に接続する外部接続端子を形成する工程と、
    前記外部接続端子上に接合層を介して第３の基板を分離自在に接合する工程とを含む
    発光素子の製造方法。
  9. 請求項８に記載の発光素子の製造方法であって、
    前記第３の基板を接合する工程の後、さらに
    前記第２の基板を除去し前記第１の無機膜を露出する工程と、
    前記第１の分離溝の前記底面に残存した前記第１の無機膜をエッチングして、前記第１の無機膜を前記素子毎に分離する第２の分離溝を形成する工程とを含む
    発光素子の製造方法。
  10. 請求項９に記載の発光素子の製造方法であって、
    前記第２の分離溝を形成する工程の後、さらに
    前記第１の無機膜と対向して配置された転写用基板を用意し、
    前記第３の基板側から前記接合層をレーザアブレーションにより前記外部接続端子と前記第３の基板とを分離し、前記素子各々を前記転写用基板に移載する工程を含む
    発光素子の製造方法。
JP2013121462A 2013-06-10 2013-06-10 発光素子の製造方法 Active JP6110217B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013121462A JP6110217B2 (ja) 2013-06-10 2013-06-10 発光素子の製造方法
US14/294,264 US9461197B2 (en) 2013-06-10 2014-06-03 Light-emitting element wafer, light emitting element, electronic apparatus, and method of producing light-emitting element wafer
US15/240,266 US9960206B2 (en) 2013-06-10 2016-08-18 Light-emitting element wafer, light emitting element, electronic apparatus
US15/919,799 US10651232B2 (en) 2013-06-10 2018-03-13 Light-emitting element wafer, light emitting element, electronic apparatus, and method of producing light-emitting element wafer
US16/853,950 US11049902B2 (en) 2013-06-10 2020-04-21 Light-emitting element wafer, light emitting element, electronic apparatus, and method of producing light-emitting element wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013121462A JP6110217B2 (ja) 2013-06-10 2013-06-10 発光素子の製造方法

Publications (3)

Publication Number Publication Date
JP2014239171A JP2014239171A (ja) 2014-12-18
JP2014239171A5 JP2014239171A5 (ja) 2016-10-20
JP6110217B2 true JP6110217B2 (ja) 2017-04-05

Family

ID=52004730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013121462A Active JP6110217B2 (ja) 2013-06-10 2013-06-10 発光素子の製造方法

Country Status (2)

Country Link
US (4) US9461197B2 (ja)
JP (1) JP6110217B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7261564B2 (ja) 2018-11-06 2023-04-20 株式会社小糸製作所 電子ユニット

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11792898B2 (en) 2012-07-01 2023-10-17 Ideal Industries Lighting Llc Enhanced fixtures for area lighting
US11160148B2 (en) 2017-06-13 2021-10-26 Ideal Industries Lighting Llc Adaptive area lamp
JP6303803B2 (ja) * 2013-07-03 2018-04-04 ソニー株式会社 固体撮像装置およびその製造方法
WO2016136733A1 (ja) * 2015-02-25 2016-09-01 京セラ株式会社 発光素子搭載用パッケージ、発光装置および発光モジュール
US11158767B2 (en) * 2015-03-30 2021-10-26 Sony Semiconductor Solutions Corporation Light-emitting element, light-emitting unit, light-emitting panel device, and method for driving light-emitting panel device
KR101771461B1 (ko) * 2015-04-24 2017-08-25 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102353570B1 (ko) * 2015-08-24 2022-01-20 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 이를 구비한 발광 소자 패키지
JP2017183462A (ja) * 2016-03-30 2017-10-05 ソニー株式会社 発光素子
US10529696B2 (en) 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
WO2019028314A1 (en) 2017-08-03 2019-02-07 Cree, Inc. HIGH DENSITY PIXELIZED LED CHIPS AND NETWORK DEVICES AND METHODS OF MANUFACTURE
US10734363B2 (en) 2017-08-03 2020-08-04 Cree, Inc. High density pixelated-LED chips and chip array devices
US10529773B2 (en) 2018-02-14 2020-01-07 Cree, Inc. Solid state lighting devices with opposing emission directions
JP2019220666A (ja) * 2018-06-19 2019-12-26 株式会社ブイ・テクノロジー 半導体素子形成サファイア基板、及び前記半導体素子形成サファイア基板の製造方法、並びに前記半導体素子の転写方法
WO2019244460A1 (ja) * 2018-06-19 2019-12-26 株式会社ブイ・テクノロジー 半導体素子形成サファイア基板、及び前記半導体素子形成サファイア基板の製造方法、並びに前記半導体素子の転写方法
JP6756346B2 (ja) * 2018-06-29 2020-09-16 日亜化学工業株式会社 発光モジュールの製造方法
KR102136579B1 (ko) * 2018-07-27 2020-07-22 서울대학교산학협력단 표시 장치
US11145786B2 (en) 2018-09-11 2021-10-12 Facebook Technologies, Llc Methods for wafer-to-wafer bonding
US11056611B2 (en) * 2018-09-11 2021-07-06 Facebook Technologies, Llc Mesa formation for wafer-to-wafer bonding
US11342479B2 (en) 2018-09-11 2022-05-24 Facebook Technologies, Llc Reducing bowing of materials before wafer-to-wafer bonding for LED manufacturing
US10903265B2 (en) 2018-12-21 2021-01-26 Cree, Inc. Pixelated-LED chips and chip array devices, and fabrication methods
CN109671834B (zh) * 2018-12-25 2021-07-30 江苏罗化新材料有限公司 一种双面出光的led芯片csp封装结构及其封装方法
US11387392B2 (en) * 2018-12-25 2022-07-12 Nichia Corporation Light-emitting device and display device
CN109950282B (zh) * 2019-03-25 2021-04-13 京东方科技集团股份有限公司 像素结构、阵列基板以及显示装置
TWI686962B (zh) 2019-04-30 2020-03-01 錼創顯示科技股份有限公司 微型發光元件、結構及其顯示裝置
CN111864029B (zh) * 2019-04-30 2021-10-22 錼创显示科技股份有限公司 微型发光元件、结构及其显示装置
JP2020010056A (ja) * 2019-09-11 2020-01-16 晶元光電股▲ふん▼有限公司Ｅｐｉｓｔａｒ Ｃｏｒｐｏｒａｔｉｏｎ 半導体発光部品
WO2021087109A1 (en) 2019-10-29 2021-05-06 Cree, Inc. Texturing for high density pixelated-led chips
KR20210102739A (ko) * 2020-02-12 2021-08-20 삼성전자주식회사 Led 소자 및 그 제조방법과, led 소자를 포함하는 디스플레이 장치
KR20210102741A (ko) * 2020-02-12 2021-08-20 삼성전자주식회사 반도체 발광 소자 및 이의 제조 방법
CN111244017A (zh) * 2020-03-17 2020-06-05 南京中电熊猫平板显示科技有限公司 一种微型发光二极管显示背板及其制造方法
KR102506449B1 (ko) * 2020-04-23 2023-03-07 삼성전자주식회사 표시 장치
US11904357B2 (en) * 2020-05-22 2024-02-20 GE Precision Healthcare LLC Micromachined ultrasonic transducers with non-coplanar actuation and displacement
US11437548B2 (en) 2020-10-23 2022-09-06 Creeled, Inc. Pixelated-LED chips with inter-pixel underfill materials, and fabrication methods
US11508890B2 (en) 2021-03-26 2022-11-22 Meta Platforms Technologies, Llc Collimation of light emitted by light emitting diodes using walls extending through transparent semiconductor

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280602A (ja) * 2001-03-21 2002-09-27 Toshiba Corp 垂直共振器型発光ダイオード及びその発光ダイオードを用いた光送信モジュール
US7323723B2 (en) * 2001-12-28 2008-01-29 Sanken Electric Co., Ltd. Semiconductor light-emitting device using phosphors for performing wavelength conversion
TW200531310A (en) * 2004-03-12 2005-09-16 Opto Tech Corp Light emitting diode with micro-lens layer
KR100682873B1 (ko) * 2004-12-28 2007-02-15 삼성전기주식회사 반도체 발광 소자 및 그 제조 방법
JP4670489B2 (ja) * 2005-06-06 2011-04-13 日立電線株式会社 発光ダイオード及びその製造方法
JP4841909B2 (ja) * 2005-09-14 2011-12-21 昭和電工株式会社 窒化物系半導体発光素子
JP4777757B2 (ja) * 2005-12-01 2011-09-21 スタンレー電気株式会社 半導体発光素子及びその製造方法
JP5126875B2 (ja) * 2006-08-11 2013-01-23 シャープ株式会社 窒化物半導体発光素子の製造方法
JP4929924B2 (ja) * 2006-08-25 2012-05-09 サンケン電気株式会社 半導体発光素子、その製造方法、及び複合半導体装置
US7910395B2 (en) * 2006-09-13 2011-03-22 Helio Optoelectronics Corporation LED structure
JP4535053B2 (ja) * 2006-10-12 2010-09-01 ソニー株式会社 発光ダイオードの配線の形成方法、発光ダイオード実装基板、ディスプレイ、バックライト、照明装置および電子機器
JP2008172040A (ja) 2007-01-12 2008-07-24 Sony Corp 半導体発光素子、半導体発光素子の製造方法、バックライト、ディスプレイおよび電子機器
JP4290745B2 (ja) * 2007-03-16 2009-07-08 豊田合成株式会社 Ｉｉｉ−ｖ族半導体素子の製造方法
KR101449005B1 (ko) * 2007-11-26 2014-10-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US8431950B2 (en) * 2008-05-23 2013-04-30 Chia-Lun Tsai Light emitting device package structure and fabricating method thereof
KR20100003321A (ko) * 2008-06-24 2010-01-08 삼성전자주식회사 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및발광 장치의 제조 방법
JP2011009524A (ja) * 2009-06-26 2011-01-13 Hitachi Cable Ltd 発光素子及び発光素子の製造方法
JP5366687B2 (ja) * 2009-07-14 2013-12-11 シチズン電子株式会社 発光装置
US8963178B2 (en) * 2009-11-13 2015-02-24 Seoul Viosys Co., Ltd. Light emitting diode chip having distributed bragg reflector and method of fabricating the same
KR101039970B1 (ko) * 2010-02-11 2011-06-09 엘지이노텍 주식회사 반도체층 형성방법 및 발광 소자 제조방법
KR101047721B1 (ko) * 2010-03-09 2011-07-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101014155B1 (ko) * 2010-03-10 2011-02-10 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101543333B1 (ko) * 2010-04-23 2015-08-11 삼성전자주식회사 발광소자 패키지용 리드 프레임, 발광소자 패키지, 및 발광소자 패키지를 채용한 조명장치
JP5754173B2 (ja) * 2011-03-01 2015-07-29 ソニー株式会社 発光ユニットおよび表示装置
JP5881689B2 (ja) * 2011-05-25 2016-03-09 Ｄｏｗａエレクトロニクス株式会社 発光素子チップ及びその製造方法
JP5776535B2 (ja) * 2011-12-16 2015-09-09 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7261564B2 (ja) 2018-11-06 2023-04-20 株式会社小糸製作所 電子ユニット

Also Published As

Publication number Publication date
US10651232B2 (en) 2020-05-12
US9461197B2 (en) 2016-10-04
US20180204878A1 (en) 2018-07-19
JP2014239171A (ja) 2014-12-18
US11049902B2 (en) 2021-06-29
US20160358972A1 (en) 2016-12-08
US20140361321A1 (en) 2014-12-11
US20200251524A1 (en) 2020-08-06
US9960206B2 (en) 2018-05-01

Similar Documents

Publication Publication Date Title
JP6110217B2 (ja) 発光素子の製造方法
JP6215612B2 (ja) 発光素子、発光素子ウェーハ及び電子機器
CN109075184B (zh) 发光二极管
US8125000B2 (en) Light emitting device package having dual recessed substrate
KR102323686B1 (ko) 발광 소자 및 그 제조 방법
KR102407827B1 (ko) 발광 소자
CN110491896B (zh) 微型发光元件显示装置及其制造方法
JP2006191068A (ja) 高出力発光ダイオード及びその製造方法
JP2009059969A (ja) 半導体発光素子、発光装置、照明装置、表示装置及び半導体発光素子の製造方法
US10937929B2 (en) Semiconductor unit, semiconductor device, light-emitting apparatus, display apparatus, and method of manufacturing semiconductor device
JP6133076B2 (ja) 半導体発光素子及び発光装置
WO2010147012A1 (ja) エピタキシャル基板、発光素子、発光装置およびエピタキシャル基板の製造方法
KR101145891B1 (ko) 역반사막을 구비한 엘이디 및 그 제작방법
US20190348572A1 (en) Light Emitting Diode and Fabrication Method Thereof
KR101093208B1 (ko) 확산 렌즈를 구비한 엘이디 및 그 제작방법
KR20170009359A (ko) 발광 소자 및 그것을 제조하는 방법
KR100702430B1 (ko) 발광다이오드 패키지 및 그의 제조 방법
JP2007042806A (ja) 発光モジュールとその製造方法、並びに投射型表示装置用光源ユニット
CN113594318B (zh) 高亮度发光二极管芯片及其制造方法
JP2013172028A (ja) 半導体発光素子及び車両用灯具
KR20200145771A (ko) 배선 형성방법
TW202249304A (zh) 微型發光二極體元件結構
KR20160111239A (ko) 금속 벌크를 포함하는 발광 소자
KR20160112295A (ko) 금속 벌크를 포함하는 발광 소자

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160129

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160720

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170309

R150 Certificate of patent or registration of utility model

Ref document number: 6110217

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250