KR20210102739A - Led 소자 및 그 제조방법과, led 소자를 포함하는 디스플레이 장치 - Google Patents

Led 소자 및 그 제조방법과, led 소자를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR20210102739A
KR20210102739A KR1020200017143A KR20200017143A KR20210102739A KR 20210102739 A KR20210102739 A KR 20210102739A KR 1020200017143 A KR1020200017143 A KR 1020200017143A KR 20200017143 A KR20200017143 A KR 20200017143A KR 20210102739 A KR20210102739 A KR 20210102739A
Authority
KR
South Korea
Prior art keywords
layer
electrode
semiconductor layer
light emitting
led device
Prior art date
Application number
KR1020200017143A
Other languages
English (en)
Inventor
황준식
황경욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200017143A priority Critical patent/KR20210102739A/ko
Priority to US16/933,187 priority patent/US11621367B2/en
Publication of KR20210102739A publication Critical patent/KR20210102739A/ko
Priority to US18/179,003 priority patent/US20230207725A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

본 개시에 따른 일 실시예는 코어-쉘(core-shell) 구조를 가지며, 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 발광층, 상기 제2 반도체층의 측면 및 상면 일부를 덮도록 마련되는 보호층, 상기 발광층의 측면에 위치한 상기 보호층에 마련되는 것으로, 상기 제1 반도체층과 전기적으로 연결되며, 반사형 물질을 포함하는 제1 전극 및 상기 발광층의 상면에 위치한 상기 보호층에 마련되는 것으로, 상기 제2 반도체층의 노출된 상면 일부와 접촉하는 제2 전극을 포함하는 LED 소자를 제공한다.

Description

LED 소자 및 그 제조방법과, LED 소자를 포함하는 디스플레이 장치{LED device and method for manufacturing the LED device, and display apparatus including the LED device}
본 개시는 LED 소자 및 그 제조방법과, LED 소자를 포함하는 디스플레이 장치에 관한 것이다.
디스플레이 장치로 LCD(liquid crystal display)와 OLED(organic light emitting diode) 디스플레이 등이 널리 사용되고 있다. 최근에는 마이크로 사이즈의LED 소자(micro light emitting diode device)를 이용하여 고해상도 디스플레이 장치를 제작하는 기술이 각광을 받고 있다.
본 개시에 따른 예시적인 실시예는 LED 소자 및 그 제조방법과, LED 소자를 포함하는 디스플레이 장치를 제공한다.
일 실시예는,
코어-쉘(core-shell) 구조를 가지며, 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 발광층, 상기 제2 반도체층의 측면 및 상면 일부를 덮도록 마련되는 보호층, 상기 발광층의 측면에 위치한 상기 보호층에 마련되는 것으로, 상기 제1 반도체층과 전기적으로 연결되며, 반사형 물질을 포함하는 제1 전극 및 상기 발광층의 상면에 위치한 상기 보호층에 마련되는 것으로, 상기 제2 반도체층의 노출된 상면 일부와 접촉하는 제2 전극을 포함하는 LED 소자를 제공한다.
상기 발광층은, 3차원 형상으로 마련되는 제1 반도체층, 상기 제1 반도체층의 상면 및 측면을 덮도록 마련되는 활성층 및 상기 활성층의 상면 및 측면을 덮도록 마련되는 제2 반도체층을 포함할 수 있다.
상기 보호층은 상기 발광층의 측면 전체, 상기 제1 반도체층의 하면 일부및 상기 제2 반도체층의 상면 일부를 덮도록 마련될 수 있다.
상기 제1 전극은 상기 발광층의 상면에 위치한 상기 보호층에 연장되도록 마련될 수 있다.
상기 제1 전극은 상기 발광층의 측면 전체를 둘러싸도록 마련될 수 있다.
상기 제1 반도체층의 노출된 하면을 덮도록 마련되는 투명 전극을 더 포함할 수 있다.
상기 투명 전극은 상기 제1 전극과 전기적으로 연결될 수 있다.
상기 제1 전극은 상기 투명 전극과 접촉하도록 연장될 수 있다.
상기 투명 전극은 상기 발광층의 하부에 위치한 상기 보호층에 마련될 수 있다.
상기 발광층에는 상기 제1 반도체층과 상기 제1 전극을 전기적으로 연결시키기 위한 비아홀이 형성될 수 있다.
상기 비아홀은 상기 발광층 상부의 상기 제1 전극과 대응되는 영역에 형성될 수 있다.
상기 제1 전극은 상기 보호층을 사이에 두고 상기 비아홀에 의해 노출된 상기 활성층의 단부 및 상기 제2 반도체층의 단부와 서로 이격되도록 마련될 수 있다.
상기 제1 전극은 상기 발광층의 측면 전체를 덮도록 마련될 수 있다.
상기 제1 전극은 반사 전극일 수 있다.
상기 LED 소자는 10㎛ ⅹ 10㎛ 이하의 크기를 가질 수 있다.
일 실시예는,
2차원적으로 배열되어 서로 다른 색상의 빛을 방출하는 복수의 픽셀을 포함하는 디스플레이 장치를 제공한다.
상기 복수 개의 픽셀은 복수 개의 상기 LED 소자를 포함할 수 있다.
일 실시예는,
기판 상에 멤브레인을 형성하는 단계, 상기 멤브레인 상에 3차원 형상의 제1 반도체층, 상기 제1 반도체층의 상면 및 측면을 덮는 활성층 및 상기 활성층의 상면 및 측면을 덮는 제2 반도체층을 순차적으로 증착하여 발광층을 형성하는 단계 및 상기 발광층 측면에 마련되어 상기 제1 반도체층과 전기적으로 연결되는 제1 전극 및 상기 발광층 상면에 마련되어 상기 제2 반도체층과 접촉하는 제2 전극을 형성하는 단계를 포함하는 LED 소자의 제조방법을 제공한다.
상기 멤브레인은 결정화된 물질을 포함할 수 있다.
상기 멤브레인은 알루미나(Al2O3), 실리카(SiO2), 티타니아(TiO2), 지르코니아(ZrO2), 이크리아(Y2O3)-지르코니아, 산화 구리(CuO Cu2O), 산화 탄탈륨(Ta2O5), 질화 알루미늄(AlN), 질화 실리콘(Si3N4) 중 어느 하나를 포함할 수 있다.
상기 멤브레인을 형성하는 단계는,
상기 기판 상에 희생층 패턴을 형성하는 단계, 상기 기판에 상기 희생층 패턴을 덮도록 멤브레인 물질층을 형성하는 단계, 상기 희생층 패턴을 제거하는 단계 및상기 멤브레인 물질층을 결정화시키는 단계를 포함할 수 있다.
상기 LED 소자의 제조방법은 상기 제1 및 제2 전극을 형성하기 전에, 상기 발광층을 덮도록 보호층을 형성한 다음, 상기 보호층을 식각하여 상기 제2 반도체층의 상면 일부를 오픈시키는 단계를 더 포함할 수 있다.
상기 제1 전극은 상기 발광층의 측면에 위치한 상기 보호층에 마련하고,
상기 제2 전극은 상기 제2 반도체층의 상면 중 상기 보호층에 의해 노출된 부분에 접촉하도록 상기 발광층의 상면에 위치한 상기 보호층에 마련할 수 있다.
상기 제1 전극은 상기 발광층의 상면에 위치한 상기 보호층에 연장되도록 마련될 수 있다.
상기 LED 소자의 제조방법은 상기 멤브레인을 제거하여 상기 제1 반도체층의 하면 일부를 오픈시키는 단계를 더 포함할 수 있다.
상기 LED 소자의 제조방법은 상기 제1 반도체층의 노출된 하면을 덮도록 마련되며, 상기 제1 전극과 전기적으로 연결되는 투명 전극을 마련하는 단계를 더 포함할 수 있다.
상기 LED 소자의 제조방법은 상기 발광층에 상기 제1 반도체층과 상기 제1 전극을 전기적으로 연결시키기 위한 비아홀을 형성하는 단계를 더 포함할 수 있다.
상기 LED 소자의 제조방법은 상기 발광층을 덮도록 보호층을 형성한 다음, 상기 보호층을 식각하여 상기 제2 반도체층의 상면 일부 및 상기 비아홀에 마련된 제1 반도체층의 상면 일부를 오픈시키는 단계를 더 포함할 수 있다.
상기 제1 전극은 상기 비아홀에 의해 노출된 상기 제1 반도체층의 상면 일부와 접촉하도록 상기 발광층의 측면에 위치한 상기 보호층에 마련하고, 상기 제2 전극은 상기 보호층에 의해 노출된 상기 제2 반도체층의 상면 일부와 접촉하도록 상기 발광층의 상면에 위치한 상기 보호층에 마련할 수 있다.
상기 제1 전극은 상기 발광층의 상면에 위치한 상기 보호층에 연장되도록 마련될 수 있다.
본 개시에 따른 예시적인 실시예에 따르면, 발광층이 캐비티를 사이에 두고 기판으로부터 이격되어 있는 결정화된 멤브레인 상에 성장됨으로써 발광층 내에 발생될 수 있는 응력을 감소시킬 수 있으며, 이에 따라, 결함 밀도가 작은 고품질의 발광층을 형성할 수 있다. 그러므로, 고효율, 고신뢰성을 가질 수 있고 광 추출 효율을 증대시킬 수 있는 LED 소자를 구현할 수 있다.
또한, 보호층이 발광층의 상면에 있는 활성층의 단부를 덮도록 마련됨으로써 전류 주입 특성이 향상될 수 있으며, 이에 따라 광추출 효율이 증대될 수 있다.
도 1은 일 실시예에 따른 LED 소자의 단면을 간략하게 도시한 측단면도이다.
도 2는 도 1의 LED 소자의 간략한 구성을 나타내는 평면도이다.
도 3은 도 1의 LED 소자의 간략한 구성을 나타내는 저면도이다.
도 4 내지 도 14는 일 실시예에 따른 LED 소자의 제조방법을 설명하기 위한 도면들이다.
도 15는 다른 일 실시예에 따른 LED 소자의 단면을 간략하게 도시한 측단면도이다.
도 16은 또 다른 일 실시예에 따른 LED 소자의 단면을 간략하게 도시한 측단면도이다.
도 17 내지 도 26은 다른 일 실시예에 따른 LED 소자의 제조방법을 설명하기 위한 도면들이다.
도 27은 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 평면도이다.
이하, 첨부한 도면을 참조하여 예시적인 실시예에 따른 LED 소자 및 그 제조방법과, LED 소자를 포함하는 디스플레이 장치에 대해 상세히 설명한다. 이하의 도면에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기나 두께는 설명의 명료성과 편의를 위하여 과장되어 있을 수 있다. 한편, 이하에 설명되는 실시예들은 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다.
이하에서, "상부" 나 "상"이라고 기재된 것은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
“상기”의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다. 방법을 구성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 상기 단계들은 적당한 순서로 행해질 수 있다. 반드시 상기 단계들의 기재 순서에 한정되는 것은 아니다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. LED 소자 및 그 제조방법과, LED 소자를 포함하는 디스플레이 장치는 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도 1은 일 실시예에 따른 LED 소자(1000)의 단면을 간략하게 도시한 측단면도이다. 도 2는 도 1의 LED 소자(1000)의 간략한 구성을 나타내는 평면도이다. 도 3은 도 1의 LED 소자(1000)의 간략한 구성을 나타내는 저면도이다.
도 1을 참조하면, 코어-쉘(core-shell) 구조를 가지며, 제1 반도체층(110), 활성층(120) 및 제2 반도체층(130)을 포함하는 발광층(100), 제2 반도체층(130)의 측면 및 상면의 적어도 일부를 덮도록 마련되는 보호층(200), 발광층(100)의 측면에 위치한 보호층(200)에 마련되는 것으로, 제1 반도체층(110)과 전기적으로 연결되며, 반사형 물질을 포함하는 제1 전극(300) 및 발광층(100)의 상면에 위치한 보호층(200)에 마련되는 것으로, 제2 반도체층(130)의 노출된 상면 일부와 접촉하는 제2 전극(400)을 포함할 수 있다.
발광층(100)은 코어-쉘(core-shell) 구조를 가질 수 있다. 여기서, 코어-쉘 구조는 외측에 마련된 쉘(shell)이 내측에 마련된 코어(core)를 감싸고 있는 구조를 의미한다. 도 1의 발광층(100)은 코어의 일부(예를 들면, 코어의 하면)가 쉘에 의해 덮여 있지 않고 오픈된 코어-쉘(core-shell) 구조를 가질 수 있다. 이 경우, 쉘에 의해 오픈된 코어의 일부로부터 광(Light)이 방출될 수 있다. 발광층(100)은 제1 반도체층(110), 활성층(120) 및 제2 반도체층(130)을 포함할 수 있다. 제1 반도체층(110)은 코어-쉘 구조의 코어에 해당하는 것으로, 활성층(120) 및 제2 반도체층(130)에 비해 비교적 두꺼운 두께를 가지는 3차원 형상을 가질 수 있다.
제1 반도체층(110)은 예를 들면, n형 반도체를 포함할 수 있다. 하지만, 반드시 이에 한정되는 것은 아니며 경우에 따라 제1 반도체층(110)은 p형 반도체를 포함할 수도 있다. 예를 들면, 제1 반도체층(110)은 Ⅲ-Ⅴ족 계열의 n형 반도체, 예컨대, n형 질화물 반도체를 포함할 수 있다. 여기서, 질화물 반도체는 예를 들면 GaN, InN, AlN 또는 이들의 조합을 포함할 수 있지만, 이에 한정되는 것은 아니다. 예를 들어 제1 반도체층(110)은 n-GaN을 포함할 수 있다. 제1 반도체층(110)은 단층 또는 다층 구조를 가질 수 있다.
활성층(120) 및 제2 반도체층(130)은 코어-쉘 구조의 쉘에 해당하는 것으로, 제1 반도체층(110)에 비해 비교적 얇은 두께를 가질 수 있다. 활성층(120)은 3차원 형상의 제1 반도체층(110)의 상면 및 측면을 덮도록 마련되며, 제2 반도체층(130)은 활성층(120)의 상면 및 측면을 덮도록 마련될 수 있다. 이에 따라, 제1 반도체층(110)의 하면은 활성층(120) 및 제2 반도체층(130)에 의해 덮혀 있지 않고 오픈될 수 있다. 제1 반도체층(110)의 오픈된 하면은 활성층(120)으로부터 발생하는 광(Light)이 방출되는 면일 수 있다.
활성층(120)에서는 전자와 정공이 결합하면서 소정 파장 대역의 광이 발생할 수 있다. 활성층(120)은 다중 양자 우물(MQW; multi-quantum well) 구조를 가질 수 있다. 하지만 반드시 이에 한정되는 것은 아니며, 경우에 따라 단일 양자 우물(SQW; single-quantum well) 구조를 가질 수도 있다. 활성층(120)은 Ⅲ-Ⅴ족 계열의 반도체, 예컨대, 질화물 반도체를 포함할 수 있다. 예를 들어, 활성층(120)은 GaN을 포함할 수 있다.
제2 반도체층(130)은 활성층(120)의 상면 및 측면을 덮도록 마련될 수 있다. 제2 반도체층(130)은 예를 들면, p형 반도체를 포함할 수 있다. 하지만 반드시 이에 한정되는 것은 아니며, 경우에 따라 제2 반도체층(130)은 n형 반도체를 포함할 수도 있다. 제2 반도체층(112)은 Ⅲ-Ⅴ족 계열의 p형 반도체, 예컨대, p형 질화물 반도체를 포함할 수 있다. 예를 들어, 제2 반도체층(130)은 p-GaN을 포함할 수 있다. 제2 반도체층(130)은 단층 또는 다층 구조를 가질 수 있다.
상기한 바와 같은 코어-쉘 구조의 발광층(100)은 후술하는 바와 같이 캐비티를 사이에 두고 기판으로부터 이격되어 있는 결정화된 멤브레인 상에 예를 들면, 유기금속 화학기상증착(MOCVD; Metal Organic Chemical Vapor Deposition)에 의해 성장됨으로써 형성될 수 있다.
멤브레인은 발광층(100)의 성장을 위한 시드층의 역할을 할 수 있다. 또한, 멤브레인은 전위(dislocation)를 발생시킬 수 있는 응력(stress)을 그 위에 성장되는 발광층(100)과 나누어서 해소할 수 있기 때문에 멤브레인 상에 성장된 발광층(100)은 결함 밀도가 작은 고품질을 가질 수 있다.
발광층(100)에는 보호층(passivation layer, 200)이 마련되어 있다. 보호층(200)은 제1 반도체층(110)의 하면 일부(110a) 및 제2 반도체층(130)의 상면 일부(130a)를 제외하고 발광층(100)의 표면을 덮도록 마련될 수 있다. 보호층(200)은 발광층(100)의 측면 전체를 덮도록 마련될 수 있다. 이에 따라, 보호층(200)은 발광층(100)의 하면에 노출되어 있던 활성층(120)의 단부(120a)를 덮도록 마련될 수 있다. 이에 따라, 활성층(120)의 단부(120a)에서 빠져 나갈 수 있는 빛이 차단될 수 있으므로 광추출 효율이 향상될 수 있다. 이러한 보호층(200)은 예를 들면, 실리콘 산화물 또는 실리콘 질화물을 포함할 수 있지만, 이는 단지 예시적인 것이다.
제1 전극(300)은 보호층(200)에 마련되는 것으로, 제1 반도체층(110)과 전기적으로 연결될 수 있다. 구체적으로, 제1 전극(300)은 발광층(100)의 측면에 위치한 보호층(200)에 마련될 수 있다. 예를 들어, 제1 전극(300)은 발광층(100)의 측면 전체를 둘러싸도록 마련될 수 있다. 또한, 제1 전극(300)은 발광층(100)의 상면에 위치한 보호층(200)에 연장되도록 마련될 수 있다. 이에 따라, 제1 전극(300)은 발광층(100)의 상면 일부 상에도 마련될 수 있다. 제1 전극(300)은 후술하는 바와 같이, 투명 전극(500)을 통해 제1 반도체층(110)과 전기적으로 연결되도록 마련되어 있다. 예를 들어, 제1 전극(300)은 제1 반도체층(110)의 하면 일부(110a)와 접촉하는 투명 전극(500)과 접촉하도록 형성될 수 있다. 투명 전극(500)의 구조에 대해서는 후술한다. 제1 전극(300)은 반사 전극이 될 수 있다. 제1 반도체층(110)이 예를 들어 n형 질화물 반도체를 포함하는 경우 제1 전극(300)은 n형 전극이 될 수 있다. 제1 전극(300)은 도전성이 우수한 금속 물질을 포함할 수 있다. 이에 따라, 발광층(100)의 측면을 둘러싸는 제1 전극(300)은 활성층(120)으로부터 방출되는 측면광에 대한 반사막의 역할을 할 수 있다. 예를 들어, 활성층(120)으로부터 방출되어 발광층(100)의 측면으로 향하는 광은 제1 전극(300)에 의해 반사되어 발광층(100) 내부로 진행할 수 있다. 이에 따라, LED 소자(1000)의 광추출 효율이 증가할 수 있다.
제2 전극(400)은 보호층(200)에 마련되는 것으로, 제2 반도체층(130)과 전기적으로 연결될 수 있다. 구체적으로, 제2 전극(400)은 발광층(100)의 상면에 위치한 보호층(200)에 마련될 수 있다. 제2 전극(400)은 제2 반도체층(130)의 노출된 상면 일부(130a)와 접촉하도록 마련될 수 있다. 즉, 제2 전극(400)은 보호층(200)에 의해 덮히지 않고 오픈된 제2 반도체층(130)의 상면 일부(130a)와 접촉하도록 보호층(200)에 마련될 수 있다. 제2 전극(400)은 반사 전극이 될 수 있다. 제1 전극(300)은 도전성이 우수한 금속 물질을 포함할 수 있다. 이에 따라, 발광층(100)의 상면에 위치한 보호층(200)에 형성된 제1 전극(300)은 활성층(120)으로부터 방출되는 광에 대한 반사막의 역할을 할 수 있다. 예를 들어, 활성층(120)으로부터 방출되어 발광층(100)의 상면으로 향하는 광은 제1 전극(400)에 의해 반사되어 발광층(100) 내부로 진행할 수 있다. 이에 따라, LED 소자(1000)의 광추출 효율이 증가할 수 있다.
도 2를 참조하면, LED 소자(1000)를 발광층(100)의 상부에서 내려다 본 경우, 제1 전극(300)은 제2 전극(400) 주변을 둘러싸도록 마련될 수 있다. 또한, 제1 전극(300)과 제2 전극(400)은 둘 사이에 마련된 보호층(200)에 의해서 서로 이격되도록 마련될 수 있다.
LED 소자(1000)는 제1 반도체층(110)의 노출된 하면 일부(110a)를 덮도록 마련되는 투명 전극(500)을 더 포함할 수 있다. 투명 전극(500)은 발광층(100)의 하부에 위치한 보호층(200)에 마련될 수 있다. 예를 들어, 투명 전극(500)의 중앙 부분은 보호층(200)에 의해 노출된 제1 반도체층(110)의 하면 일부(110a)와 접촉하도록 마련될 수 있다. 또한, 투명 전극(500)의 양 단부는 발광층(100) 하부에 위치한 보호층(200)을 덮도록 마련될 수 있다.
투명 전극(500)은 제1 전극(300)과 전기적으로 연결될 수 있다. 예를 들어, 투명 전극(500)은 제1 전극(300)과 접촉하도록 발광층(100)의 양 측면 방향으로 연장되어 형성될 수 있다. 또는, 제1 전극(300)이 투명 전극(500)과 접촉하도록 발광층(100)의 상하 방향으로 연장되어 형성될 수 있다. 제1 반도체층(110)이 n형 질화물 반도체를 포함하는 경우, 투명 전극(500)은 n형 전극일 수 있다. 투명 전극(500)은 예를 들면, 전자빔 증착 등을 이용하여 보호층(200)의 하면에 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 등과 같은 투명한 도전성 물질을 증착함으로써 형성될 수 있다. 그러나 이에 한정되는 것은 아니며, 투명 전극(500)은 예를 들면, 우수한 도전성의 금속을 보호층(200)의 하면에 얇게 증착함으로써 형성될 수도 있다.
도 3을 참조하면, LED 소자(1000)를 발광층(100)의 하부에서 바라본 경우, 제1 전극(300)이 보호층(200)을 둘러싸도록 형성될 수 있다. 이는, 제1 전극(300)이 보호층(200)보다 LED 소자(1000)의 외곽에 마련되어 있기 때문이다. 투명 전극(500)은 발광층(100)의 하부에 위치한 보호층(200)에 마련될 수 있다. 투명 전극(500)은 발광층(100)의 하면 전체를 덮도록 마련될 수 있다. 나아가, 투명 전극(500)은 발광층(100)의 측면에 위치한 보호층(200)의 단부를 덮도록 마련될 수도 있다. 이에 따라, 투명 전극(500)은 LED 소자(1000)의 하면 전체를 덮도록 마련될 수 있다. 도 3에는 투명 전극(500)과 보호층(200)이 겹치는 영역과 투명 전극(500)과 제1 전극(300)이 겹치는 영역에 투명 전극(500)이 마련되어 있지 않은 것처럼 도시되었다. 그러나, 투명 전극(500)이 투명하다는 점을 고려한 설명의 편의를 위한 것일 뿐, 실제로 투명 전극(500)은 LED 소자의 하면 전체를 덮도록 마련될 수 있다.
상기와 같은 구조의 LED 소자(1000)에서 제1 및 제2 전극(300, 400)에 각각 전압을 인가하면 발광층(100)의 활성층(120)에서 전자와 정공이 결합하면서 소정 파장 대역의 빛을 발생시켜 LED 소자(1000)의 외부로 방출하게 된다. 여기서, 발광층(100)은 구성 물질의 종류에 따라 밴드갭을 조절함으로써 원하는 파장 대역의 빛을 방출하도록 할 수 있다. 예를 들면, LED 소자(1000)는 디스플레이 장치의 픽셀로 적용되어, 적색광, 녹색광 또는 청색광을 방출하도록 구성될 수 있다.
전술한 LED 소자(1000)는 마이크로 사이즈의 LED 소자를 포함할 수 있다. 구체적으로, LED 소자(1000)는 예를 들면, 대략 10㎛ ⅹ 10㎛ 이하의 크기를 가질 수 있으며, 대략 10㎛ 이하의 두께를 가질 수 있다. 하지만, 이에 한정되는 것은 아니다.
도 4 내지 도 13은 일 실시예에 따른 LED 소자(1100)의 제조방법을 설명하기 위한 도면들이다.
도 4 내지 도 13을 참조하면, 일 실시예에 따른 LED 소자의 제조방법은 기판(11) 상에 멤브레인(31)을 형성하는 단계, 멤브레인(31) 상에 3차원 형상의 제1 반도체층(910), 제1 반도체층(910)의 상면 및 측면을 덮는 활성층(920) 및 활성층(920)의 상면 및 측면을 덮는 제2 반도체층(930)을 순차적으로 증착하여 발광층(900)을 형성하는 단계 및 발광층(900) 측면에 마련되어 제1 반도체층(910)과 전기적으로 연결되는 제1 전극(950) 및 발광층(900) 상면에 마련되어 제2 반도체층(930)과 접촉하는 제2 전극(960)을 형성하는 단계를 포함할 수 있다. 이하, 도 4 내지 도 13을 참조하여 일 실시예에 따른 LED 소자의 제조방법에 대해 상세히 설명한다.
도 4를 참조하면, 기판(10)의 상면에 희생층 패턴(20)을 형성한다. 여기서, 후술하는 발광층(도 7의 600)이 질화물 반도체를 포함하는 경우에 기판(10)은 예를 들면, 사파이어 기판을 포함할 수 있다. 하지만, 이는 예시적인 것으로 이외에도 기판(10)은 실리콘 기판, SiC 기판, GaAs 기판 등을 포함할 수 있으며, 이외에도 다른 다양한 재질을 포함할 수 있다.
희생층 패턴(20)은 예를 들면, 포토레지스트, 나노임프린트용 수지 또는 유기물 나노 입자 등을 포함할 수 있다. 이러한 희생층 패턴(20)은 예를 들면, 포토리소그래피(photolithography) 방법, 나노임프린트(nano-imprint) 방법, 유기물 나노입자 부착 등과 같은 방법을 이용하여 형성될 수 있다. 희생층 패턴(20)은 필요에 따라 다양한 형태로 형성될 수 있다. 예를 들면, 희생층 패턴(20)은 일방향으로 연장된 형태로 형성될 수 있으며, 이외에도 다른 다양한 형태로 형성될 수 있다.
도 5를 참조하면, 기판(10)의 상면에 희생층 패턴(20)을 덮도록 멤브레인 물질층(30')을 형성한다. 멤브레인 물질층(30')은 이후의 공정에서 기판(10)과의 사이에 캐비티(cavity, 도 6의 40)를 정의하는 것으로, 희생층 패턴(20)이 변형되지 않는 온도 내에서 형성될 수 있다. 이러한 멤브레인 물질층(30')은 희생층 패턴(20)이 제거된 후 구조물이 본래의 형상이 안정적으로 유지될 수 있는 두께로 형성될 수 있다.
멤브레인 물질층(30')은 예를 들면 원자층 증착(ALD; Atomic Layer Deposition), 습식 합성(wet synthesis), 금속 박막 형성 후 산화 공정(metal deposition and oxidation), 스퍼터링 등과 같은 다양한 방법에 의해 형성될 수 있다. 이 경우, 멤브레인 물질층(30')은 비정질 형태 또는 미세한 입자의 다결정 형태로 형성될 수 있다.
멤브레인 물질층(30')은 예를 들면, 알루미나(Al2O3)를 포함할 수 있다. 하지만 이는 예시적인 것으로, 이외에도 멤브레인 물질층(30')은 실리카(SiO2), 티타니아(TiO2), 지르코니아(ZrO2), 이크리아(Y2O3)-지르코니아, 산화 구리(CuO Cu2O), 산화 탄탈륨(Ta2O5), 질화 알루미늄(AlN), 질화 실리콘(Si3N4) 등을 포함할 수 있다. 하지만 이에 한정되는 것은 아니다.
도 6을 참조하면, 기판(10)으로부터 희생층 패턴(20)을 선택적으로 제거한다. 희생층 패턴(20)은 예를 들면 가열이나 애싱(ashing) 또는 유기 용매를 이용하여 제거될 수 있다. 희생층 패턴(20)이 제거되면 기판(10)과 멤브레인 물질층(30')에 의해 정의되는 캐비티(40)가 형성될 수 있다.
전술한 바와 같이 멤브레인 물질층(30')은 일반적으로 비정질 형태 또는 매우 작은 입자의 다결정 형태로 형성되는 것이 보통이다. 희생층 패턴(20)을 제거한 후에는 열처리를 통해 멤브레인 물질층(30')을 결정화시킴으로써 멤브레인(30)을 형성할 수 있다. 여기서, 캐비티(40)의 양측에는 멤브레인(30)의 다리 부분들(leg parts)이 기판(10)과 접촉하도록 마련된다.
예를 들어 기판(10)이 사파이어 기판을 포함하고 멤브레인 물질층(30')이 알루미나를 포함하는 경우와 같이 기판(10)과 멤브레인 물질층(30')이 같은 조성을 가지는 경우에는 예를 들면 대략 1000
Figure pat00001
정도의 열처리를 통해 멤브레인 물질층(30')을 기판(10)과 같은 결정 구조로 결정화된 멤브레인(30)을 형성할 수 있다. 이는 고온 열처리 동안 기판(10)과 직접 접촉하고 있는 멤브레인 물질층(30') 부분에서 고체상 에피성장(solid phase epitaxy)이 일어나면서 기판(10)의 결정 방향에 따라 결정화가 일어나기 때문이다.
이러한 결정화 공정에 의해 형성된 멤브레인(30)은 큰 입자들을 포함하는 다결정 형태 또는 단결정 형태로 형성될 수 있다. 캐비티(40) 위의 멤브레인(30)은 이후의 공정에서 질화물 반도체 에피층 성장 시 시드층의 역할을 하게 되므로 결정화가 되어 있어야 한다.
도 7을 참조하면, 캐비티(40) 위의 멤브레인(30) 상에 제1 반도체층(610), 활성층(620) 및 제2 반도체층(630)을 순차적으로 성장시켜 발광층(600)을 형성한다. 여기서, 제1 반도체층(610), 활성층(620) 및 제2 반도체층(630)은 예를 들면, 화학기상증착(CVD; Chemical Vapor Deposition)에 의해 성장될 수 있다. 구체적인 예를 들면, 제1 반도체층(610), 활성층(620) 및 제2 반도체층(630)은 유기금속 화학기상증착(MOCVD)에 의해 성장될 수 있다.
발광층(600)은 코어-쉘(core-shell) 구조를 가지도록 형성될 수 있다. 이 경우, 제1 반도체층(610)은 코어-쉘 구조의 코어를 구성하며, 활성층(620) 및 제2 반도체층(630)은 코어-쉘 구조의 쉘을 구성할 수 있다.
발광층(600)을 구성하는 제1 반도체층(610), 활성층(620) 및 제2 반도체층(630)은 예를 들면, 질화물 반도체를 포함할 수 있다. 여기서, 질화물 반도체는 예를 들면 GaN, InN, AlN 또는 이들의 조합을 포함할 수 있지만, 이에 한정되는 것은 아니다. 발광층(600)을 구성하는 물질 종류에 따라 밴드갭을 조절함으로써 원하는 파장 대역의 빛을 방출하도록 할 수 있다. 예를 들면, 발광층(600)은 적색광, 녹색광 또는 청색광을 방출하도록 구성될 수 있다.
제1 반도체층(610)은 캐비티(40) 위의 멤브레인(30) 상에 성장될 수 있다. 제1 반도체층(610)은 예를 들어 n형 질화물 반도체를 포함할 수 있지만 이에 한정되는 것은 아니다. 예를 들면, 제1 반도체층(610)은 n-GaN을 포함할 수 있다. 제1 반도체층(610)은 성장 시간을 조절함으로써 캐비티(40) 위의 멤브레인(30) 상에 비교적 두꺼운 두께를 가지는 3차원 형상으로 형성될 수 있다. 이러한 제1 반도체층(610)은 단층 또는 다층 구조를 가질 수 있다.
활성층(620)은 제1 반도체층(610) 상에 성장될 수 있다. 여기서, 활성층(620)은 제1 반도체층(610)의 상면 및 측면을 덮도록 형성될 수 있다. 활성층(620)은 전자와 정공이 결합하면서 소정 색상의 빛을 발생시키는 것으로, 다중 양자 우물(MQW; multi-quantum well) 구조를 가질 수 있다. 하지만 반드시 이에 한정되는 것은 아니며, 경우에 따라 단일 양자 우물(SQW; single-quantum well) 구조를 가질 수도 있다. 예를 들면, 활성층(620)은 GaN을 포함할 수 있다.
제2 반도체층(630)은 활성층(620) 상에 성장될 수 있다. 여기서, 제2 반도체층(630)은 활성층(620)의 상면 및 측면을 덮도록 형성될 수 있다. 제2 반도체층(630)은 예를 들어 p형 질화물 반도체를 포함할 수 있지만 이에 한정되는 것은 아니다. 예를 들면, 제2 반도체층(630)은 p-GaN을 포함할 수 있다. 제2 반도체층(630)은 단층 또는 다층 구조를 가질 수 있다.
멤브레인(30)은 전위(dislocation)를 발생시킬 수 있는 응력(stress)을 그 위에 성장된 발광층(600)과 나누어서 해소할 수 있기 때문에 멤브레인(30) 상에서 성장된 발광층(600)은 결함 밀도가 작은 고품질을 가질 수 있다.
일반적으로 성장 기판과 그 위에 성장되는 박막의 물리적 차이에 의한 응력은 계면에서 탄성에너지로 변환되어 전위를 생성하는 구동력(driving force)이 될 수 있다. 보통의 경우 성장 기판이 박막에 비해 두께가 상당히 두껍기 때문에 변형되기가 어렵고 따라서 박막에 전위가 생성되면서 응력이 해소되게 된다. 이 때, 박막이 일정 두께 이상으로 성장하게 되면 계면에서의 탄성에너지가 전위의 생성에너지보다 커짐에 따라 전위가 발생하기 시작한다. 그러나, 본 실시예에서와 같이 멤브레인(30)이 발광층(600) 보다 얇은 경우에는 발광층(600)에서의 전위 발생이 줄어들게 됨으로써 결함 밀도가 적은 고품질의 발광층(600)이 형성될 수 있다.
그리고, 본 실시예에서는 기판(10)과 발광층(600) 사이에 캐비티(40)가 존재하기 때문에 기판(10)과 발광층(600) 사이에 열팽창 계수 차이가 있는 경우에도 캐비티(40)가 변형에 의해 응력 에너지를 소모시킬 수 있으므로, 발광층(600)에 가해지는 열응력을 감소시킬 수 있고, 기판(10)이 휘어지는 현상도 줄일 수 있다.
이와 같이, 캐비티(40) 위의 멤브레인(30) 상에 우수한 물성을 가지는 발광층(600)을 형성할 수 있으며, 이에 따라, 고효율, 고신뢰성을 가질 수 있고 광 추출 효율을 증대시킬 수 있는 고품질의 LED 소자(도 14의 1100)를 구현할 수 있다.
도 8을 참조하면, 발광층(600)의 표면에 보호층(640)을 형성한다. 여기서, 보호층(640)은 제2 반도체층(630)의 상부 및 측부 표면을 덮도록 형성될 수 있다. 또한, 보호층(640)은 제1 반도체층(610)의 하부 표면의 일부를 덮도록 형성될 수 있다. 보호층(640)은 예를 들면 원자층 증착(ALD) 또는 화학기상증착을 이용하여 발광층(600)의 표면에 예를 들면, 실리콘 산화물 또는 실리콘 질화물 등을 증착함으로써 형성될 수 있다. 도 9를 참조하면, 보호층(640)의 상부를 식각함으로써 제2 반도체층(630)의 상면 일부(630a)를 오픈시킨다.
도 10를 참조하면, 보호층(640)에 패터닝을 통해 제1 전극(650) 및 제2 전극(660)을 형성한다. 제1 전극(650)은 발광층(600)의 측면에 위치한 보호층(640)에 마련하고, 제2 전극(660)은 제2 반도체층(630)의 상면 중 보호층(640)에 의해 노출된 부분(630a)에 접촉하도록 발광층(600)의 상면에 위치한 보호층(640)에 마련할 수 있다. 예를 들어, 보호층(640)에 금속층을 증착하고, 이 금속층을 패터닝하여 보호층(640)의 측면을 덮는 제1 전극(650) 및 제2 반도체층(630)의 오픈된 상면 일부(630a)와 접촉하는 제2 전극(660)을 형성한다. 제1 전극(650)은 발광층(600)의 상면에 위치한 보호층(640)에 연장되도록 형성될 수 있다. 이에 따라, 제1 전극(650)은 발광층(600)의 측면 및 상면을 동시에 커버하도록 휘어진 형상을 가질 수 있다. 제1 전극(650)은 후술하는 바와 같이, 투명 전극(도 13의 690)을 통해 제1 반도체층(610)과 전기적으로 연결될 수 있다. 여기서, 제1 전극(650) 및 제2 전극(660)은 반사 전극이 될 수 있다. 제1 반도체층(610)이 n형 질화물 반도체를 포함하는 경우 제1 전극(650)은 n형 전극이 될 수 있다. 제2 반도체층(630)이 p형 질화물 반도체를 포함하는 경우 제2 전극(660)은 p형 전극이 될 수 있다. 제1 전극(650) 및 제2 전극(660)은 예를 들면, 전자빔 증착(electron beam deposition) 등을 이용하여 보호층(640)의 상면에 도전성이 우수한 금속 물질을 증착함으로써 형성될 수 있다. 또는, 제1 전극(650) 및 제2 전극(660)은 리프트 오프(Lift-off) 방식을 통해 형성될 수도 있다.
도 11을 참조하면, 발광층(600)의 상면에 위치한 보호층(640)에 마련된 제1전극(650) 및 제2 전극(660)에 분리 부재(680)의 접착층(670)을 부착시킨다. 다음으로, 도 12를 참조하면, 분리 부재(680)에 기계적인 힘을 가하여 멤브레인(30)의 다리 부분들(leg parts)를 붕괴시킴으로써 기판(10)으로부터 발광층(600)을 분리한다. 이 경우, 도 12에 도시된 바와 같이 제1 반도체층(610)의 표면에 있는 멤브레인(30)은 그대로 남아 있게 된다.
기판(10)과 발광층(600)은 캐비티(40)를 사이에 두고 멤브레인(30)에 의해 연결되어 있다. 여기서, 멤브레인(30)의 다리 부분들은 작은 기계적인 힘만으로도 붕괴시킬 수 있으므로, 발광층(600)이 손상됨이 없이 기판(10)으로부터 발광층(600)이 용이하게 분리될 수 있다.
도 13을 참조하면, 제1 반도체층(610)의 표면에 남아 있던 멤브레인(30)을 제거한다. 예를 들어, 멤브레인(30)이 알루미나를 포함하는 경우에 멤브레인(30)은 인산(H3PO4)에 의해 제거될 수 있지만, 이는 단지 예시적인 것이다. 이와 같이 멤브레인(30)이 제거됨에 따라 제1 반도체층(610)의 표면 일부(610a)가 오픈된다. 보호층(640)에 제1 반도체층(610)의 오픈된 표면 일부(610a)와 접촉하도록 투명 전극(690)을 형성한다. 투명 전극(690)은 제1 전극(650)과 전기적으로 연결될 수 있다. 예를 들어, 투명 전극(690)은 제1 전극(650)과 접촉하도록 발광층(600)의 양 측면 방향으로 연장되어 형성될 수 있다. 제1 반도체층(610)이 n형 질화물 반도체를 포함하는 경우 투명 전극 (690)은 n형 전극이 될 수 있다. 투명 전극(690)은 예를 들면, 전자빔 증착 등을 이용하여 보호층(640)에 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 등과 같은 투명한 도전성 물질을 증착함으로써 형성될 수 있다. 그러나 이에 한정되는 것은 아니며, 투명 전극(690)은 예를 들면, 우수한 도전성의 금속을 보호층(640)에 얇게 증착함으로써 형성될 수도 있다.
도 14를 참조하면, 분리 부재(680)는 제1 전극(650) 및 제2 전극(660)으로부터 탈착될 수 있다. 이에 따라 LED 소자(1100)가 완성될 수 있다. 이상과 같이 완성된 LED 소자(1100)는 예를 들면 대략 10㎛ ⅹ 10㎛ 이하의 크기를 가질 수 있으며, 대략 10㎛ 이하의 두께를 가질 수 있다. 하지만, 이는 단지 예시적인 것이다.
본 실시예에 따르면, 발광층(600)이 캐비티(40)를 사이에 두고 기판(10)과 이격된 멤브레인(30) 상에 성장됨으로써 결함 밀도가 적은 고품질의 LED 소자(1100)가 제작될 수 있다. 또한, 작은 기계적인 힘으로도 발광층(600)이 손상됨이 없이 발광층(600)을 기판(10)으로부터 용이하게 분리할 수 있으므로, 기판(10)과 발광층(600)의 분리가 필요한 응용분야에 매우 유리하다. 그리고, 발광층(600)의 광 추출면에 활성층(620)의 노출된 단부가 보호층(640)에 의해 덮히게 됨으로써 광 추출 효율이 보다 향상될 수 있다.
도 15는 다른 일 실시예에 따른 LED 소자(1200)의 단면을 간략하게 도시한 측단면도이다. 도 15의 LED 소자(1200)는 비아홀(VA1)을 포함한다는 점, 투명 전극(500)을 포함하지 않는 다는 점을 제외하고는 도 1의 LED 소자(1000)와 실질적으로 동일할 수 있다. 도 15를 설명함에 있어, 도 1 내지 도 3과 중복되는 내용은 생략한다. 도 16은 또 다른 일 실시예에 따른 LED 소자(1300)의 단면을 간략하게 도시한 측단면도이다. 도 16의 LED 소자(1300)는 보호층(840)이 발광층(800)의 하부 표면을 덮지 않는다는 점을 제외하고는 도 15의 LED 소자(1200)와 실질적으로 동일할 수 있다. 도 16을 설명함에 있어, 도 15와 중복되는 내용은 생략한다.
도 15를 참조하면, 코어-쉘(core-shell) 구조를 가지며, 제1 반도체층(710), 활성층(720) 및 제2 반도체층(730)을 포함하는 발광층(700), 제2 반도체층(730)의측면 및 상면의 적어도 일부를 덮도록 마련되는 보호층(740), 발광층(700)의 측면에 위치한 보호층(740)에 마련되는 것으로, 제1 반도체층(710)과 전기적으로 연결되며, 반사형 물질을 포함하는 제1 전극(750) 및 발광층(700)의 상면에 위치한 보호층(740)에 마련되는 것으로, 제2 반도체층(730)의 노출된 상면 일부(730a)와 접촉하는 제2 전극(760)을 포함할 수 있다.
발광층(700)은 코어-쉘(core-shell) 구조를 가질 수 있다. 도 15의 발광층(700)은 코어의 일부(예를 들면, 코어의 하면)가 쉘에 의해 덮여 있지 않고 오픈된 코어-쉘(core-shell) 구조를 가질 수 있다. 이 경우, 쉘에 의해 오픈된 코어의 일부로부터 광(Light)이 방출될 수 있다. 발광층(700)은 제1 반도체층(710), 활성층(720) 및 제2 반도체층(730)을 포함할 수 있다.
제1 반도체층(710)은 코어-쉘 구조의 코어에 해당하는 것으로, 활성층(720) 및 제2 반도체층(730)에 비해 비교적 두꺼운 두께를 가지는 3차원 형상을 가질 수 있다.
활성층(720) 및 제2 반도체층(730)은 코어-쉘 구조의 쉘에 해당하는 것으로, 제1 반도체층(710)에 비해 비교적 얇은 두께를 가질 수 있다. 활성층(720)은 3차원 형상의 제1 반도체층(710)의 상면 및 측면을 덮도록 마련되며, 제2 반도체층(730)은 활성층(720)의 상면 및 측면을 덮도록 마련될 수 있다. 이에 따라, 제1 반도체층(710)의 하면은 활성층(720) 및 제2 반도체층(730)에 의해 덮혀 있지 않고 오픈될 수 있다. 제1 반도체층(110)의 오픈된 면은 활성층(120)으로부터 발생하는 광(Light)이 방출되는 면일 수 있다.
발광층(700)에는 비아홀(VA1)이 형성될 수 있다. 예를 들어, 발광층(700)에는 제1 반도체층(710)의 상면 일부를 발광층(700)의 외부로 노출시키는 비아홀(VA1)이 형성될 수 있다. 후술하는 바와 같이, 비아홀(VA1)에 의해서 제1 반도체층(710)과 보호층(740)에 마련된 제1 전극(750)이 접촉할 수 있다.
발광층(700)에는 보호층(passivation layer, 740)이 마련되어 있다. 보호층(740)은 제1 반도체층(710)의 하면 일부(710a) 및 제2 반도체층(730)의 상면 일부(730a)를 제외하고 발광층(700)의 표면을 덮도록 마련될 수 있다. 보호층(740)은 발광층(700)의 측면 전체를 덮도록 마련될 수 있다. 이에 따라, 보호층(740)은 발광층(700)의 하면에 노출되어 있던 활성층(720)의 단부(720a)를 덮도록 마련될 수 있다. 이에 따라, 활성층(720)의 단부(720a)에서 빠져 나갈 수 있는 빛이 차단될 수 있으므로 광추출 효율이 향상될 수 있다. 또한, 보호층(740)은 비아홀(VA1)의 측면을 덮도록 마련될 수 있다. 이에 따라, 보호층(740)은 비아홀(VA1)에 의해 외부로 노출된 활성층(720)의 단부 및 제2 반도체층(730)의 단부를 덮도록 마련될 수 있다. 한편 도 16을 참조하면, 보호층(840)은 제1 반도체층(810)의 하면(810a)을 덮지 않을 수도 있다. 이에 따라, 제1 반도체층(810) 하면(810a) 전체가 외부로 노출될 수도 있다.
제1 전극(750)은 보호층(740)에 마련되는 것으로, 제1 반도체층(710)과 전기적으로 연결될 수 있다. 구체적으로, 제1 전극(750)은 발광층(700)의 측면에 위치한 보호층(740)에 마련될 수 있다. 또한, 제1 전극(750)은 발광층(700)의 상면에 위치한 보호층(740)에 연장되도록 마련될 수 있다. 이에 따라, 제1 전극(750)은 발광층(700)의 상면 일부 상에도 마련될 수 있다. 제1 전극(750)의 일부는 비아홀(VA1)에 마련될 수 있다. 예를 들어, 보호층(740) 상면에 연장되어 마련된 제1 전극(750)이 비아홀(VA1)에 마련될 수 있다. 즉, 비아홀(VA1)은 발광층(700) 상부의 제1 전극(750)과 대응되는 영역에 형성될 수 있다. 이에 따라, 비아홀(VA1)에 의해 노출된 제1 반도체층(710)의 일부 표면과 발광층(700)의 상부에 위치한 보호층(740)에 마련되는 제1 전극(750)이 접촉할 수 있다. 제1 전극(750)은 반사 전극이 될 수 있다.
또한, 상기한 바와 같이, 제1 전극(750)은 보호층(740)에 마련되고, 보호층(740)은 비아홀(VA1)의 측면을 덮도록 마련될 수 있다. 이에 따라, 제1 전극(750)은 보호층(740)을 사이에 두고 비아홀(VA1)에 의해 노출된 활성층(720)의 단부 및 제2 반도체층(730)의 단부와 서로 이격되도록 마련될 수 있다.
제2 전극(760)은 보호층(740)에 마련되는 것으로, 제2 반도체층(730)과 전기적으로 연결될 수 있다. 구체적으로, 제2 전극(750)은 발광층(700)의 상면에 위치한 보호층(740)에 마련될 수 있다. 제2 전극(760)은 제2 반도체층(730)의 노출된 상면 일부(730a)와 접촉하도록 마련될 수 있다.
도 17 내지 도 26은 다른 일 실시예에 따른 LED 소자의 제조방법을 설명하기 위한 도면들이다.
도 17을 참조하면, 기판(11)의 상면에 복수 개의 희생층 패턴(21)을 형성한다. 도 17에는 기판(11)의 상면에 3개의 희생층 패턴(21)이 형성되어 있는 경우가 예시적으로 도시되어 있다. 여기서, 후술하는 발광층(도 20의 900)이 질화물 반도체를 포함하는 경우에 기판(11)은 예를 들면, 사파이어 기판을 포함할 수 있지만, 이에 한정되지는 않는다. 복수 개의 희생층 패턴(21)은 예를 들면, 포토리소그래피 방법, 나노임프린트 방법, 유기물 나노입자 부착 등과 같은 방법을 이용하여 댜양한 형태로 형성될 수 있다.
도 18를 참조하면, 기판(11)의 상면에 복수 개의 희생층 패턴(21)을 덮도록 멤브레인 물질층(31')을 형성한다. 멤브레인 물질층(31')은 예를 들면 원자층 증착(ALD), 습식 합성, 금속 박막 형성 후 산화 공정, 스퍼터링 등과 같은 방법에 의해 형성될 수 있다. 이 경우, 멤브레인 물질층(31')은 비정질 형태 또는 미세한 입자의 다결정 형태로 형성될 수 있다. 예를 들어 기판(11)이 사파이어 기판을 포함하는 경우에 멤브레인 물질층(31')은 알루미나(Al2O3)를 포함할 수 있다.
도 19를 참조하면, 기판(11)으로부터 복수 개의 희생층 패턴(21)을 선택적으로 제거한다. 이와 같이, 복수 개의 희생층 패턴(21)이 제거되면 기판(11)과 멤브레인 물질층(31')에 의해 정의되는 복수 개의 캐비티(41)가 형성될 수 있다.
희생층 패턴(21)을 제거한 후에는 열처리를 통해 멤브레인 물질층(31')을 결정화시킴으로써 복수 개의 캐비티(41)를 감싸는 멤브레인(31)을 형성할 수 있다. 도 19에는 3개의 희생층 패턴(21)에 대응하여 3개의 캐비티(41) 및 이를 감싸는 멤브레인(31)이 형성되는 경우가 예시적으로 도시되어 있다. 이러한 결정화 공정에 의해 형성된 멤브레인(31)은 큰 입자들을 포함하는 다결정 형태 또는 단결정 형태로 형성될 수 있다. 복수 개의 캐비티(41) 각각의 양측에는 멤브레인(31)의 다리 부분들(leg parts)이 기판(11)과 접촉하도록 마련된다.
도 20을 참조하면, 복수 개의 캐비티(41) 위의 멤브레인(31) 상에 제1 반도체층(910), 활성층(920) 및 제2 반도체층(930)을 순차적으로 성장시켜 발광층(900)을 형성한다. 여기서, 예를 들면, 제1 반도체층(910), 활성층(920) 및 제2 반도체층(930)은 유기금속 화학기상증착(MOCVD)에 의해 성장될 수 있지만 이에 한정되지는 않는다.
발광층(900)은 코어-쉘(core-shell) 구조를 가지도록 형성될 수 있다. 이 경우, 제1 반도체층(910)은 코어-쉘 구조의 코어를 구성하며, 활성층(920) 및 제2 반도체층(930)은 코어-쉘 구조의 쉘을 구성할 수 있다. 발광층(900)을 구성하는 제1 반도체층(910), 활성층(920) 및 제2 반도체층(930)은 예를 들면, 질화물 반도체를 포함할 수 있다. 발광층(900)을 구성하는 물질 종류에 따라 밴드갭을 조절함으로써 원하는 파장 대역의 빛을 방출하도록 할 수 있다.
제1 반도체층(910)은 복수 개의 캐비티(41) 위의 멤브레인(31) 상에 성장될 수 있다. 여기서, 성장 시간을 조절하면 멤브레인(31) 상에 각각 질화물 반도체가 성장하여 서로 연결됨으로써 제1 반도체층(910)을 형성할 수 있다. 이러한 제1 반도체층(910)은 비교적 두꺼운 두께로 형성됨으로써 3차원 형상을 가질 수 있다. 제1 반도체층(910)은 예를 들어 n형 질화물 반도체를 포함할 수 있지만 이에 한정되는 것은 아니다.
활성층(920)은 제1 반도체층(910) 상에 성장될 수 있다. 여기서, 활성층(920)은 제1 반도체층(910)의 상면 및 측면을 덮도록 형성될 수 있다. 제2 반도체층(930)은 활성층(920) 상에 성장될 수 있다. 제2 반도체층(930)은 예를 들어 p형 질화물 반도체를 포함할 수 있지만 이에 한정되는 것은 아니다.
전술한 바와 같이 멤브레인(31)은 전위(dislocation)를 발생시킬 수 있는 응력(stress)을 그 위에 성장된 발광층(900)과 나누어서 해소할 수 있기 때문에 멤브레인(31) 상에 성장된 발광층(900)은 결함 밀도가 작은 고품질을 가질 수 있다. 그리고, 기판(11)과 발광층(900) 사이에 복수 개의 캐비티(41)가 존재하기 때문에 발광층(900)에 가해지는 열응력을 감소시킬 수 있다.
도 21을 참조하면, 발광층(900)에 비아홀(VA3)을 형성한다. 예를 들어, 발광층(900)에 제1 반도체층(910)의 상면 일부를 발광층(900)의 외부로 노출시키는 비아홀(VA3)을 형성할 수 있다. 또한, 비아홀(VA3)이 형성된 영역에서 활성층(920)과 제2 반도체층(930)의 중간이 단절될 수 있다. 이에 따라, 비아홀(VA3)이 형성된 영역에서 활성층(920)의 단부 및 제2 반도체층(930)의 단부가 발광층(900)의 외부로 노출될 수 있다.
도 22를 참조하면, 발광층(900)의 표면에 보호층(940)을 형성한다. 보호층(940)은 제2 반도체층(930)의 상부 및 측부 표면을 덮도록 형성될 수 있다. 보호층(940)은 예를 들면 원자층 증착(ALD) 또는 화학기상증착에 의해 형성될 수 있다. 보호층(940)은 발광층(900)의 하부 표면을 덮지 않도록 형성될 수 있다. 하지만, 반드시 이에 한정되는 것은 아니며, 증착 방법에 따라 발광층(900)의 하부 표면을 덮도록 보호층(940)이 형성될 수도 있다. 또한, 멤브레인(31) 사이의 제1 반도체층(910)의 하면에는 보호층(940)이 형성되지 않을 수 있다. 하지만, 반드시 이에 한정되는 것은 아니며, 증착 방법에 따라 멤브레인(31) 사이의 제1 반도체층(910)의 하면에도 보호층(940)이 형성될 수도 있다. 보호층(940)의 일부는 비아홀(VA3)에 형성될 수 있다. 이에 따라, 보호층(940)은 비아홀(VA3)에 의해서 노출된 활성층(920) 및 제2 반도체층(930)의 단부를 덮도록 형성될 수 있다. 이어서, 도 23을 참조하면, 보호층(940)의 상부의 일부를 식각함으로써 제2 반도체층(930)의 상면 일부(930a)를 오픈시킨다. 또한, 보호층(940)의 상부의 다른 일부를 식각함으로써 비아홀(VA3)에 마련된 제1 반도체층(910)의 상면 일부(910a)를 오픈시킨다.
도 24를 참조하면, 보호층(940)에 패터닝을 통해 제1 전극(950) 및 제2 전극(960)을 형성한다. 예를 들어, 보호층(940)에 금속층을 증착하고, 이 금속층을 패터닝하여 보호층(940)의 측면 및 상면의 적어도 일부를 덮는 제1 전극(950) 및 제2 반도체층(930)의 오픈된 상면 일부(930a)와 접촉하는 제2 전극(960)을 형성한다. 제1 전극(950)은 발광층(900)의 상면에 위치한 보호층(940)에 연장되도록 형성될 수 있다. 이에 따라, 제1 전극(950)은 발광층(900)의 측면 및 상면의 적어도 일부를 동시에 커버하도록 휘어진 형상을 가질 수 있다. 제1 전극(950)의 일부는 비아홀(VA3)에 형성될 수 있다. 이에 따라, 제1 전극(950)은 비아홀(VA3)에 의해서 노출된 제1 반도체층(910)의 상면 일부(910a)와 접촉할 수 있다. 여기서, 제1 전극(950) 및 제2 전극(960)은 반사 전극이 될 수 있다. 제1 반도체층(910)이 n형 질화물 반도체를 포함하는 경우 제1 전극(950)은 n형 전극이 될 수 있다. 제2 반도체층(930)이 p형 질화물 반도체를 포함하는 경우 제2 전극(960)은 p형 전극이 될 수 있다. 제1 전극(950) 및 제2 전극(960)은 예를 들면, 전자빔 증착(electron beam deposition) 등을 이용하여 보호층(940)의 상면에 도전성이 우수한 금속 물질을 증착함으로써 형성될 수 있다. 또는, 제1 전극(950) 및 제2 전극(960)은 리프트 오프(Lift-off) 방식을 통해 형성될 수도 있다.
도 25를 참조하면, 발광층(900)의 상면에 위치한 보호층(940)에 마련된 제1전극(950) 및 제2 전극(960)에 분리 부재(980)의 접착층(970)을 부착시킨다. 다음으로, 도 26를 참조하면, 분리 부재(980)에 기계적인 힘을 가하여 멤브레인(31)의 다리 부분들을 붕괴시킴으로써 기판(11)으로부터 발광층(900)을 분리한다.
기판(11)과 발광층(900)은 복수 개의 캐비티(41)를 사이에 두고 멤브레인(31)에 의해 연결되어 있다. 여기서, 멤브레인(31)의 다리 부분들은 작은 기계적인 힘만으로도 붕괴시킬 수 있으므로, 발광층(900)이 손상됨이 없이 기판(11)으로부터 발광층(900)이 용이하게 분리될 수 있다.
도 26을 참조하면, 분리 부재(980)는 제1 전극(950) 및 제2 전극(960)으로부터 탈착될 수 있다. 이에 따라 LED 소자(1400)가 완성될 수 있다. 본 실시예에서는 복수 개의 캐비티(41)를 둘러싸는 멤브레인(31)을 이용하여 발광층(900)을 성장시키므로, 전술한 실시예에 따라 제작된 LED 소자(1100)보다는 큰 사이즈의 LED 소자(1400)를 제작할 수 있다. 예를 들어, LED 소자(1100)는 예를 들면 대략 10㎛ ⅹ 10㎛ 이상의 크기를 가질 수 있으며, 대략 10㎛ 이하의 두께를 가질 수 있다. 하지만, 이는 단지 예시적인 것이다.
도 27은 일 실시예에 따른 디스플레이 장치(2000)를 개략적으로 도시한 평면도이다. 도 27에 도시된 디스플레이 장치(2000)는 예를 들면 마이크로 LED 디스플레이 장치가 될 수 있다. 하지만 이에 한정되는 것은 아니다.
도 27을 참조하면, 디스플레이 장치(2000)는 복수의 단위 픽셀(2100)을 포함한다. 복수의 단위 픽셀(2100)은 2차원적으로 배열될 수 있다. 도 27에는 편의상 9개의 단위 픽셀(2100)이 도시되어 있다. 디스플레이 장치(2000)가 컬러 화상을 구현하기 위해서 복수의 단위 픽셀(2100) 각각은 서로 다른 색상의 픽셀들을 포함할 수 있다. 예를 들면, 단위 픽셀들(2100) 각각은 서로 다른 색상의 제1, 제2 및 제3 픽셀(2110, 2120, 2130)을 포함할 수 있다. 구체적인 예로서, 제1, 제2 및 제3 픽셀(2110, 2120, 2130)은 각각 청색, 녹색 및 적색 픽셀이 될 수 있다. 하지만, 이에 한정되는 것은 아니다.
제1, 제2 및 제3 픽셀(2110, 2120, 2130)은 각각 서로 다른 파장 대역의 빛을 방출하는 제1, 제2 및 제3 LED 소자를 포함할 수 있다. 예를 들어, 제1, 제2 및 제3 픽셀(2110, 2120, 2130)이 각각 청색, 녹색 및 적색 픽셀인 경우, 제1, 제2 및 제3 LED 소자는 각각 적색, 녹색 및 청색 LED 소자가 될 수 있다. 제1, 제2 및 제3 LED 소자 각각은 전술한 실시예들에 따른 LED 소자(1000, 1100, 1200, 1300, 1400)가 될 수 있으며, 따라서 이에 대한 상세한 설명은 생략한다.
제1, 제2 및 제3 픽셀(2110, 2120, 2130)은 동일한 파장 대역의 빛을 방출하는 복수의 LED 소자를 포함할 수도 있다. 예를 들어, 제1, 제2 및 제3 픽셀(2110, 2120, 2130)이 각각 청색, 녹색 및 적색 픽셀인 경우, 제1, 제2 및 제3 픽셀(2110, 2120, 2130)은 모두 청색 LED 소자를 포함할 수 있다. 이 경우, 녹색 픽셀인 제2 픽셀(2120)은 청색광을 녹색광으로 변환시키는 녹색 변환층을 더 포함할 수 있으며, 적색 픽셀인 제3 픽셀(2130)은 청색광을 적색광으로 변환시키는 적색 변환층을 더 포함할 수 있다.
또한, 예를 들어 제1, 제2 및 제3 픽셀(2110, 2120, 2130)이 각각 청색, 녹색 및 적색 픽셀인 경우, 제1, 제2 및 제3 픽셀(2110, 2120, 2130)이 모두 자외선 LED 소자를 포함하는 것도 가능하다. 이 경우, 청색 픽셀인 제1 픽셀(2110)은 자외선을 청색광으로 변환시키는 청색 변환층을 더 포함할 수 있고, 녹색 픽셀인 제2 픽셀(2120)은 자외선을 녹색광으로 변환시키는 녹색 변환층을 더 포함할 수 있으며, 적색 픽셀인 제3 픽셀(2130)은 자외선을 적색광으로 변환시키는 적색 변환층을 더 포함할 수 있다.
상기한 다양한 실시예들은 예시적인 것에 불과한 것으로, 당해 기술분야의 통상을 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 것을 이해할 수 있다. 따라서, 예시적인 다양한 실시예에 따른 진정한 기술적 보호범위는 하기의 특허청구범위에 기재된 발명의 기술적 사상에 의해 정해져야만 할 것이다.
10: 기판
20: 패턴
30: 멤브레인
30': 멤브레인 물질층
40: 캐비티
100, 600, 700, 800, 900: 발광층
110, 610, 710, 810, 910: 제1 반도체층
120, 620, 720, 820, 920: 활성층
130, 630, 730, 830, 930: 제2 반도체층
200, 640, 740, 840, 940: 보호층
300, 650, 750, 850, 950: 제1 전극
400, 660, 760, 860, 960: 제2 전극
500, 690: 투명 전극
670, 970: 접착층
680, 980: 분리 부재
1000, 1100, 1200, 1300, 1400: LED 소자
2000: 디스플레이 장치
2100: 단위 픽셀
2110, 2120, 2130: 제1, 제2 및 제3 픽셀

Claims (29)

  1. 코어-쉘(core-shell) 구조를 가지며, 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 발광층;
    상기 제2 반도체층의 측면 및 상면의 적어도 일부를 덮도록 마련되는 보호층;
    상기 발광층의 측면에 위치한 상기 보호층에 마련되는 것으로, 상기 제1 반도체층과 전기적으로 연결되며, 반사형 물질을 포함하는 제1 전극; 및
    상기 발광층의 상면에 위치한 상기 보호층에 마련되는 것으로, 상기 제2 반도체층의 노출된 상면 일부와 접촉하는 제2 전극; 을 포함하는 LED 소자.
  2. 제1 항에 있어서,
    상기 발광층은, 3차원 형상으로 마련되는 제1 반도체층, 상기 제1 반도체층의 상면 및 측면을 덮도록 마련되는 활성층 및 상기 활성층의 상면 및 측면을 덮도록 마련되는 제2 반도체층을 포함하는 LED 소자.
  3. 제2 항에 있어서,
    상기 보호층은 상기 발광층의 측면 전체, 상기 제1 반도체층의 하면 일부 및 상기 제2 반도체층의 상면 일부를 덮도록 마련되는 LED 소자.
  4. 제3 항에 있어서,
    상기 제1 전극은 상기 발광층의 상면에 위치한 상기 보호층에 연장되도록 마련되는, LED 소자
  5. 제4 항에 있어서,
    상기 제1 전극은 상기 발광층의 측면 전체를 둘러싸도록 마련되는, LED 소자.
  6. 제1 항에 있어서,
    상기 제1 반도체층의 노출된 하면을 덮도록 마련되는 투명 전극을 더 포함하는, LED 소자.
  7. 제6 항에 있어서,
    상기 투명 전극은 상기 제1 전극과 전기적으로 연결되는, LED 소자.
  8. 제6 항에 있어서,
    상기 제1 전극은 상기 투명 전극과 접촉하도록 연장되는, LED 소자.
  9. 제6 항에 있어서,
    상기 투명 전극은 상기 발광층의 하부에 위치한 상기 보호층에 마련되는, LED 소자.
  10. 제4 항에 있어서,
    상기 발광층에는 상기 제1 반도체층과 상기 제1 전극을 전기적으로 연결시키기 위한 비아홀이 형성된, LED 소자.
  11. 제10 항에 있어서,
    상기 비아홀은 상기 발광층 상부의 상기 제1 전극과 대응되는 영역에 형성되는, LED소자.
  12. 제10 항에 있어서,
    상기 제1 전극은 상기 보호층을 사이에 두고 상기 비아홀에 의해 노출된 상기 활성층의 단부 및 상기 제2 반도체층의 단부와 서로 이격되도록 마련되는, LED 소자.
  13. 제10 항에 있어서,
    상기 제1 전극은 상기 발광층의 측면 전체를 덮도록 마련되는, LED 소자.
  14. 제1 항에 있어서,
    상기 제1 전극은 반사 전극인, LED 소자.
  15. 제6 항에 있어서,
    상기 LED 소자는 10㎛ ⅹ 10㎛ 이하의 크기를 가지는, LED소자.
  16. 2차원적으로 배열되어 서로 다른 색상의 빛을 방출하는 복수 개의 픽셀을 포함하는 디스플레이 장치에 있어서,
    상기 복수 개의 픽셀은 복수 개의 LED 소자를 포함하고,
    상기 복수 개의 LED 소자 각각은,
    코어-쉘(core-shell) 구조를 가지며, 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 발광층;
    상기 제2 반도체층의 상면 일부를 덮도록 마련되는 보호층;
    상기 발광층의 측면에 위치한 상기 보호층에 마련되는 것으로, 상기 제1 반도체층과 전기적으로 연결되며, 반사형 물질을 포함하는 제1 전극; 및
    상기 발광층의 상면에 위치한 상기 보호층에 마련되는 것으로, 상기 제2 반도체층의 노출된 상면 일부와 접촉하는 제2 전극; 을 포함하는 디스플레이 장치.
  17. 기판 상에 멤브레인을 형성하는 단계;
    상기 멤브레인 상에 3차원 형상의 제1 반도체층, 상기 제1 반도체층의 상면 및 측면을 덮는 활성층 및 상기 활성층의 상면 및 측면을 덮는 제2 반도체층을 순차적으로 증착하여 발광층을 형성하는 단계; 및
    상기 발광층의 측면에 마련되어 상기 제1 반도체층과 전기적으로 연결되는 제1 전극 및 상기 발광층의 상면에 마련되어 상기 제2 반도체층과 접촉하는 제2 전극을 형성하는 단계; 를 포함하는 LED 소자의 제조방법.
  18. 제17 항에 있어서,
    상기 멤브레인은 결정화된 물질을 포함하는, LED소자.
  19. 제17 항에 있어서,
    상기 멤브레인은 알루미나(Al2O3), 실리카(SiO2), 티타니아(TiO2), 지르코니아(ZrO2), 이크리아(Y2O3)-지르코니아, 산화 구리(CuO Cu2O), 산화 탄탈륨(Ta2O5), 질화 알루미늄(AlN), 질화 실리콘(Si3N4) 중 어느 하나를 포함하는, LED소자.
  20. 제17 항에 있어서,
    상기 멤브레인을 형성하는 단계는,
    상기 기판 상에 희생층 패턴을 형성하는 단계;
    상기 기판에 상기 희생층 패턴을 덮도록 멤브레인 물질층을 형성하는 단계;
    상기 희생층 패턴을 제거하는 단계; 및
    상기 멤브레인 물질층을 결정화시키는 단계; 를 포함하는 LED 소자의 제조방법.
  21. 제17 항에 있어서,
    상기 제1 및 제2 전극을 형성하기 전에, 상기 발광층을 덮도록 보호층을 형성한 다음, 상기 보호층을 식각하여 상기 제2 반도체층의 상면 일부를 오픈시키는 단계; 를 더 포함하는 LED 소자의 제조방법.
  22. 제21 항에 있어서,
    상기 제1 전극은 상기 발광층의 측면에 위치한 상기 보호층에 마련하고,
    상기 제2 전극은 상기 제2 반도체층의 상면 중 상기 보호층에 의해 노출된 부분에 접촉하도록 상기 발광층의 상면에 위치한 상기 보호층에 마련하는, LED 소자의 제조방법.
  23. 제22 항에 있어서,
    상기 제1 전극은 상기 발광층의 상면에 위치한 상기 보호층에 연장되도록 마련되는, LED 소자의 제조방법.
  24. 제22 항에 있어서,
    상기 멤브레인을 제거하여 상기 제1 반도체층의 하면 일부를 오픈시키는 단계를 더 포함하는 LED 소자의 제조방법.
  25. 제24 항에 있어서,
    상기 제1 반도체층의 노출된 하면을 덮도록 마련되며, 상기 제1 전극과 전기적으로 연결되는 투명 전극을 마련하는 단계를 더 포함하는 LED 소자의 제조방법.
  26. 제17 항에 있어서,
    상기 발광층에 상기 제1 반도체층과 상기 제1 전극을 전기적으로 연결시키기 위한 비아홀을 형성하는 단계; 를 더 포함하는 LED 소자의 제조방법.
  27. 제26 항에 있어서,
    상기 발광층을 덮도록 보호층을 형성한 다음, 상기 보호층을 식각하여 상기 제2 반도체층의 상면 일부 및 상기 비아홀에 마련된 제1 반도체층의 상면 일부를 오픈시키는 단계; 를 더 포함하는 LED 소자의 제조방법.
  28. 제27 항에 있어서,
    상기 제1 전극은 상기 비아홀에 의해 노출된 상기 제1 반도체층의 상면 일부와 접촉하도록 상기 발광층의 측면에 위치한 상기 보호층에 마련하고,
    상기 제2 전극은 상기 보호층에 의해 노출된 상기 제2 반도체층의 상면 일부와 접촉하도록 상기 발광층의 상면에 위치한 상기 보호층에 마련하는, LED 소자의 제조방법.
  29. 제28 항에 있어서,
    상기 제1 전극은 상기 발광층의 상면에 위치한 상기 보호층에 연장되도록 마련되는, LED 소자의 제조방법.
KR1020200017143A 2020-02-12 2020-02-12 Led 소자 및 그 제조방법과, led 소자를 포함하는 디스플레이 장치 KR20210102739A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200017143A KR20210102739A (ko) 2020-02-12 2020-02-12 Led 소자 및 그 제조방법과, led 소자를 포함하는 디스플레이 장치
US16/933,187 US11621367B2 (en) 2020-02-12 2020-07-20 LED device, method of manufacturing the LED device, and display apparatus including the LED device
US18/179,003 US20230207725A1 (en) 2020-02-12 2023-03-06 Led device, method of manufacturing the led device, and display apparatus including the led device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200017143A KR20210102739A (ko) 2020-02-12 2020-02-12 Led 소자 및 그 제조방법과, led 소자를 포함하는 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20210102739A true KR20210102739A (ko) 2021-08-20

Family

ID=77177849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200017143A KR20210102739A (ko) 2020-02-12 2020-02-12 Led 소자 및 그 제조방법과, led 소자를 포함하는 디스플레이 장치

Country Status (2)

Country Link
US (2) US11621367B2 (ko)
KR (1) KR20210102739A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11764095B2 (en) 2020-07-10 2023-09-19 Samsung Electronics Co., Ltd. Wet alignment method for micro-semiconductor chip and display transfer structure
DE102021133999A1 (de) * 2021-12-21 2023-06-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauelement und optoelektronische anordnung

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6630689B2 (en) 2001-05-09 2003-10-07 Lumileds Lighting, U.S. Llc Semiconductor LED flip-chip with high reflectivity dielectric coating on the mesa
KR101235239B1 (ko) 2011-05-20 2013-02-21 서울대학교산학협력단 반도체 박막 구조 및 그 형성 방법
JP2013157496A (ja) * 2012-01-31 2013-08-15 Sony Corp 発光素子およびその製造方法、並びに発光装置
US9112114B2 (en) * 2013-01-30 2015-08-18 Lg Innotek Co., Ltd. Light emitting device with metal electrode layer having protrusion portions
KR102075132B1 (ko) 2013-06-03 2020-02-10 엘지이노텍 주식회사 발광소자
JP6110217B2 (ja) * 2013-06-10 2017-04-05 ソニーセミコンダクタソリューションズ株式会社 発光素子の製造方法
KR102232265B1 (ko) 2014-07-14 2021-03-25 주식회사 헥사솔루션 기판 구조, 그 형성방법, 및 이를 이용한 질화물 반도체 제조방법
KR20160008382A (ko) 2014-07-14 2016-01-22 서울대학교산학협력단 반도체 적층 구조, 이를 이용한 질화물 반도체층 분리방법 및 장치
US9825202B2 (en) 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements
WO2016122725A1 (en) 2015-01-30 2016-08-04 Technologies Llc Sxaymiq Micro-light emitting diode with metal side mirror
KR101985737B1 (ko) 2017-05-08 2019-06-04 고려대학교 산학협력단 마이크로 발광소자 및 그 제조 방법
KR102136579B1 (ko) * 2018-07-27 2020-07-22 서울대학교산학협력단 표시 장치
JP7307077B2 (ja) * 2018-08-28 2023-07-11 ソニーセミコンダクタソリューションズ株式会社 発光素子及び電子機器
KR20200056213A (ko) * 2018-11-14 2020-05-22 서울대학교산학협력단 표시 장치

Also Published As

Publication number Publication date
US20210249556A1 (en) 2021-08-12
US11621367B2 (en) 2023-04-04
US20230207725A1 (en) 2023-06-29

Similar Documents

Publication Publication Date Title
US9312442B2 (en) Nanowire structure and method for manufacturing the same
US20230207725A1 (en) Led device, method of manufacturing the led device, and display apparatus including the led device
US20160149084A1 (en) Method of forming a light emitting diode structure and a light diode structure
KR20160089081A (ko) 발광다이오드의 제조방법 및 이에 의해 제조된 발광다이오드
JP7448994B2 (ja) 垂直共振器型面発光レーザのための共振空洞および分布ブラッグ反射器鏡をエピタキシャル側方過成長領域のウイング上に製作する方法
US10103301B2 (en) Semiconductor light emitting device
US8329481B2 (en) Manufacturing method of nitride semiconductor light emitting elements
US20220416123A1 (en) Led device, method of manufacturing the led device, and display apparatus including the led device
KR101721846B1 (ko) 디스플레이용 초소형 질화물계 발광 다이오드 어레이의 제조방법 및 그에 의해 제조된 디스플레이용 초소형 질화물계 발광 다이오드 어레이
JP2024027128A (ja) 半導体発光装置と成長基板の間の角部での分離層の除去方法
KR100701094B1 (ko) 발광 다이오드 및 그 제조 방법
JP2023536363A (ja) Ｌｅｄデバイス及びｌｅｄデバイスの製造方法
US20220173275A1 (en) Light-emitting diode (led) device, method of manufacturing the same, and display device including the led device
JP2010056457A (ja) 発光素子アレイの製造方法
KR20220074673A (ko) Led 소자 및 그 제조방법과, led 소자를 포함하는 디스플레이 장치
KR20070002935A (ko) 수직형 반도체 발광 소자의 제조 방법
US20230155071A1 (en) Light emitting assembly and method of transfer printing a micro-led
KR102275367B1 (ko) 반도체 발광소자 및 이의 제조방법
EP4303929A1 (en) Light-emitting device, display apparatus including the same, and method of manufacturing the same
US20220216368A1 (en) Semiconductor structure and method of manufacturing the same
KR101186682B1 (ko) 다수의 발광셀이 어레이된 발광소자 및 그의 제조방법
TW201914052A (zh) 半導體元件及其製造方法
KR102058503B1 (ko) 초소형 발광다이오드의 제조방법 및 이에 의해 제조된 초소형 발광다이오드
KR100697666B1 (ko) 이중버퍼층이 형성된 발광소자 및 그 제조방법
TWI387134B (zh) 發光元件及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination