JP7448994B2 - 垂直共振器型面発光レーザのための共振空洞および分布ブラッグ反射器鏡をエピタキシャル側方過成長領域のウイング上に製作する方法 - Google Patents

垂直共振器型面発光レーザのための共振空洞および分布ブラッグ反射器鏡をエピタキシャル側方過成長領域のウイング上に製作する方法 Download PDF

Info

Publication number
JP7448994B2
JP7448994B2 JP2022523601A JP2022523601A JP7448994B2 JP 7448994 B2 JP7448994 B2 JP 7448994B2 JP 2022523601 A JP2022523601 A JP 2022523601A JP 2022523601 A JP2022523601 A JP 2022523601A JP 7448994 B2 JP7448994 B2 JP 7448994B2
Authority
JP
Japan
Prior art keywords
iii
elo
layer
nitride
nitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022523601A
Other languages
English (en)
Other versions
JP2023501122A (ja
Inventor
スリニヴァス ガンドロトゥーラ，
剛 神川
マサヒロ アラキ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of California
Original Assignee
University of California
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of California filed Critical University of California
Publication of JP2023501122A publication Critical patent/JP2023501122A/ja
Application granted granted Critical
Publication of JP7448994B2 publication Critical patent/JP7448994B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18386—Details of the emission surface for influencing the near- or far-field, e.g. a grating on the surface
    • H01S5/18394—Apertures, e.g. defined by the shape of the upper electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H01S5/0216—Bonding to the substrate using an intermediate compound, e.g. a glue or solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18344—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] characterized by the mesa, e.g. dimensions or shape of the mesa
    • H01S5/18347—Mesa comprising active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H01S5/18369—Structure of the reflectors, e.g. hybrid mirrors based on dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H01S5/04253—Electrodes, e.g. characterised by the structure characterised by the material having specific optical properties, e.g. transparent electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18341—Intra-cavity contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/32025—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth non-polar orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Description

（関連出願の相互参照）
本願は、以下の同時係属中かつ本発明の譲受人に譲渡された出願の３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下の利益を主張する。
Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、およびＭａｓａｈｉｒｏ Ａｒａｋｉによって、２０１９年１０月２３日に出願され、「ＭＥＴＨＯＤ ＯＦ ＦＡＢＲＩＣＡＴＩＮＧ Ａ ＲＥＳＯＮＡＮＴ ＣＡＶＩＴＹ ＡＮＤ ＤＩＳＴＲＩＢＵＴＥＤ ＢＲＡＧＧ ＲＥＦＬＥＣＴＯＲ ＭＩＲＲＯＲＳ ＦＯＲ Ａ ＶＥＲＴＩＣＡＬ ＣＡＶＩＴＹ ＳＵＲＦＡＣＥ ＥＭＩＴＴＩＮＧ ＬＡＳＥＲ ＯＮ Ａ ＷＩＮＧ ＯＦ ＡＮ ＥＰＩＴＡＸＩＡＬ ＬＡＴＥＲＡＬ ＯＶＥＲＧＲＯＷＴＨ ＲＥＧＩＯＮ」と題された米国仮出願第６２／９２４，７５６号（弁理士整理番号第Ｇ＆Ｃ３０７９４．０７４５ＵＳＰ１（ＵＣ２０２０－０７１－１）号）。
その出願は、参照することによって本明細書に組み込まれる。本願は、以下の同時係属中かつ本発明の譲受人に譲渡された出願に関する。
Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、Ｈｏｎｇｊｉａｎ Ｌｉ、およびＤａｎｉｅｌ Ａ．Ｃｏｈｅｎによって２０１９年１０月２４日に出願され、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ Ａ ＳＵＢＳＴＲＡＴＥ」と題された米国特許出願第１６／６０８，０７１号（弁理士整理番号第３０７９４．０６５３ＵＳＷＯ（ＵＣ２０１７－６２１－２）号）であり、その出願は、３５Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ３６５（ｃ）（米国特許法第３６５条（ｃ））下、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、Ｈｏｎｇｊｉａｎ Ｌｉ、およびＤａｎｉｅｌ Ａ．Ｃｏｈｅｎによって、２０１８年５月７日に出願され、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ Ａ ＳＵＢＳＴＲＡＴＥ」と題された同時係属中かつ本発明の譲受人に譲渡されたＰＣＴ国際特許出願第ＰＣＴ／ＵＳ１８／３１３９３号（弁理士整理番号第３０７９４．０６５３ＷＯＵ１（ＵＣ２０１７－６２１－２）号）の利益を主張し、その出願は、３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、Ｈｏｎｇｊｉａｎ Ｌｉ、およびＤａｎｉｅｌ Ａ．Ｃｏｈｅｎによって、２０１７年５月５日に出願され、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ Ａ ＳＵＢＳＴＲＡＴＥ」と題された同時係属中かつ本発明の譲受人に譲渡された米国仮特許出願第６２／５０２，２０５号（弁理士整理番号第３０７９４．０６５３ＵＳＰ１（ＵＣ２０１７－６２１－１）号）の利益を主張する。
Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、およびＨｏｎｇｊｉａｎ Ｌｉによって、２０２０年２月２６日に出願され、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ Ａ ＳＵＢＳＴＲＡＴＥ ＷＩＴＨ Ａ ＣＬＥＡＶＩＮＧ ＴＥＣＨＮＩＱＵＥ」と題された米国特許出願第１６／６４２，２９８号（弁理士整理番号第３０７９４．０６５９ＵＳＷＯ（ＵＣ２０１８－０８６－２）号）であり、その出願は、３５Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ３６５（ｃ）（米国特許法第３６５条（ｃ））下、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、およびＨｏｎｇｊｉａｎ Ｌｉによって、２０１８年９月１７日に出願され、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ Ａ ＳＵＢＳＴＲＡＴＥ ＷＩＴＨ Ａ ＣＬＥＡＶＩＮＧ ＴＥＣＨＮＩＱＵＥ」と題された同時係属中かつ本発明の譲受人に譲渡されたＰＣＴ国際特許出願第ＰＣＴ／ＵＳ１８／５１３７５号、号（弁理士整理番号第３０７９４．０６５９ＷＯＵ１（ＵＣ２０１８－０８６－２）号）の利益を主張し、その出願は、３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、およびＨｏｎｇｊｉａｎ Ｌｉによって、２０１７年９月１５日に出願され、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ Ａ ＳＵＢＳＴＲＡＴＥ ＷＩＴＨ Ａ ＣＬＥＡＶＩＮＧ ＴＥＣＨＮＩＱＵＥ」と題された同時係属中かつ本発明の譲受人に譲渡された米国仮特許出願第６２／５５９，３７８号（弁理士整理番号第３０７９４．０６５９ＵＳＰ１（ＵＣ２０１８－０８６－１）号）の利益を主張する。
Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、およびＨｏｎｇｊｉａｎ Ｌｉによって、２０２０年９月４日に出願され、「ＭＥＴＨＯＤ ＯＦ ＦＡＢＲＩＣＡＴＩＮＧ ＮＯＮ－ＰＯＬＡＲ ＡＮＤ ＳＥＭＩ－ＰＯＬＡＲ ＤＥＶＩＣＥＳ ＵＳＩＮＧ ＥＰＩＴＡＸＩＡＬ ＬＡＴＥＲＡＬ ＯＶＥＲＧＲＯＷＴＨ」と題された米国特許出願第１６／９７８，４９３号（弁理士整理番号第３０７９４．０６８０ＵＳＷＯ（ＵＣ２０１８－４２７－２）号）であり、その出願は、３５Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ３６５（ｃ）（米国特許法第３６５条（ｃ））下、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、およびＨｏｎｇｊｉａｎ Ｌｉによって、２０１９年４月１日に出願され、「ＭＥＴＨＯＤ ＯＦ ＦＡＢＲＩＣＡＴＩＮＧ ＮＯＮ－ＰＯＬＡＲ ＡＮＤ ＳＥＭＩ－ＰＯＬＡＲ ＤＥＶＩＣＥＳ ＵＳＩＮＧ ＥＰＩＴＡＸＩＡＬ ＬＡＴＥＲＡＬ ＯＶＥＲＧＲＯＷＴＨ」と題された同時係属中かつ本発明の譲受人に譲渡されたＰＣＴ国際特許出願第ＰＣＴ／ＵＳ１９／２５１８７号（弁理士整理番号第３０７９４．０６８０ＷＯＵ１（ＵＣ２０１８－４２７－２）号）の利益を主張し、その出願は、３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、およびＨｏｎｇｊｉａｎ Ｌｉによって、２０１８年３月３０日に出願され、「ＭＥＴＨＯＤ ＯＦ ＦＡＢＲＩＣＡＴＩＮＧ ＮＯＮ－ＰＯＬＡＲ ＡＮＤ ＳＥＭＩ－ＰＯＬＡＲ ＤＥＶＩＣＥＳ ＵＳＩＮＧ ＥＰＩＴＡＸＩＡＬ ＬＡＴＥＲＡＬ ＯＶＥＲＧＲＯＷＴＨ」と題された同時係属中かつ本発明の譲受人に譲渡された米国仮特許出願第６２／６５０，４８７号（弁理士整理番号第Ｇ＆Ｃ３０７９４．０６８０ＵＳＰ１（ＵＣ２０１８－４２７－１）号）の利益を主張する。
Ｔａｋｅｓｈｉ ＫａｍｉｋａｗａおよびＳｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａによって、２０２０年１０月１６日に出願され、「ＭＥＴＨＯＤ ＦＯＲ ＤＩＶＩＤＩＮＧ Ａ ＢＡＲ ＯＦ ＯＮＥ ＯＲ ＭＯＲＥ ＤＥＶＩＣＥＳ」と題された米国特許出願第１７／０４８，３８３号（弁理士整理番号第３０７９４．０６８１ＵＳＷＯ（ＵＣ２０１８－６０５－２）号）であり、その出願は、３５Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ３６５（ｃ）（米国特許法第３６５条（ｃ））下、Ｔａｋｅｓｈｉ ＫａｍｉｋａｗａおよびＳｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａによって、２０１９年５月１７日に出願され、「ＭＥＴＨＯＤ ＦＯＲ ＤＩＶＩＤＩＮＧ Ａ ＢＡＲ ＯＦ ＯＮＥ ＯＲ ＭＯＲＥ ＤＥＶＩＣＥＳ」と題された同時係属中かつ本発明の譲受人に譲渡されたＰＣＴ国際特許出願第ＰＣＴ／ＵＳ１９／３２９３６号（弁理士整理番号第３０７９４．０６８１ＷＯＵ１（ＵＣ２０１８－６０５－２）号）の利益を主張し、その出願は、３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下、Ｔａｋｅｓｈｉ ＫａｍｉｋａｗａおよびＳｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａによって、２０１８年５月１７日に出願され、「ＭＥＴＨＯＤ ＦＯＲ ＤＩＶＩＤＩＮＧ Ａ ＢＡＲ ＯＦ ＯＮＥ ＯＲ ＭＯＲＥ ＤＥＶＩＣＥＳ」と題された同時係属中かつ本発明の譲受人に譲渡された米国仮出願第６２／６７２，９１３号（弁理士整理番号第Ｇ＆Ｃ３０７９４．０６８１ＵＳＰ１（ＵＣ２０１８－６０５－１）号）の利益を主張する。
Ｓｒｉｎｉｖａｓ ＧａｎｄｒｏｔｈｕｌａおよびＴａｋｅｓｈｉ Ｋａｍｉｋａｗａによって、２０１９年５月３０日に出願され、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ ＳＥＭＩＣＯＮＤＵＣＴＩＮＧ ＬＡＹＥＲＳ ＦＲＯＭ Ａ ＳＥＭＩＣＯＮＤＵＣＴＩＮＧ ＳＵＢＳＴＲＡＴＥ」と題されたＰＣＴ国際特許出願第ＰＣＴ／ＵＳ１９／３４８６８号（弁理士整理番号第Ｇ＆Ｃ３０７９４．０６８２ＷＯＵ１（ＵＣ２０１８－６１４－２）号）であり、その出願は、３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下、Ｓｒｉｎｉｖａｓ ＧａｎｄｒｏｔｈｕｌａおよびＴａｋｅｓｈｉ Ｋａｍｉｋａｗａによって、２０１８年５月３０日に出願され、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ ＳＥＭＩＣＯＮＤＵＣＴＩＮＧ ＬＡＹＥＲＳ ＦＲＯＭ Ａ ＳＥＭＩＣＯＮＤＵＣＴＩＮＧ ＳＵＢＳＴＲＡＴＥ」と題された同時係属中かつ本発明の譲受人に譲渡された米国仮出願第６２／６７７，８３３号（弁理士整理番号第Ｇ＆Ｃ３０７９４．０６８２ＵＳＰ１（ＵＣ２０１８－６１４－１）号）の利益を主張する。
Ｔａｋｅｓｈｉ ＫａｍｉｋａｗａおよびＳｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａによって、２０１９年１０月３１日に出願され、「ＭＥＴＨＯＤ ＯＦ ＯＢＴＡＩＮＩＮＧ Ａ ＳＭＯＯＴＨ ＳＵＲＦＡＣＥ ＷＩＴＨ ＥＰＩＴＡＸＩＡＬ ＬＡＴＥＲＡＬ ＯＶＥＲＧＲＯＷＴＨ」と題されたＰＣＴ国際特許出願第ＰＣＴ／ＵＳ１９／５９０８６号（弁理士整理番号第Ｇ＆Ｃ３０７９４．０６９３ＷＯＵ１（ＵＣ２０１９－１６６－２）号）であり、その出願は、３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下、Ｔａｋｅｓｈｉ ＫａｍｉｋａｗａおよびＳｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａによって、２０１８年１０月３１日に出願され、「ＭＥＴＨＯＤ ＯＦ ＯＢＴＡＩＮＩＮＧ Ａ ＳＭＯＯＴＨ ＳＵＲＦＡＣＥ ＷＩＴＨ ＥＰＩＴＡＸＩＡＬ ＬＡＴＥＲＡＬ ＯＶＥＲＧＲＯＷＴＨ」と題された同時係属中かつ本発明の譲受人に譲渡された米国仮出願第６２／７５３，２２５号（弁理士整理番号第Ｇ＆Ｃ３０７９４．０６９３ＵＳＰ１（ＵＣ２０１９－１６６－１）号）の利益を主張する。
Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、およびＭａｓａｈｉｒｏ Ａｒａｋｉによって、２０２０年１月１６日に出願され、「ＭＥＴＨＯＤ ＦＯＲ ＲＥＭＯＶＡＬ ＯＦ ＤＥＶＩＣＥＳ ＵＳＩＮＧ Ａ ＴＲＥＮＣＨ」と題されたＰＣＴ国際特許出願第ＰＣＴ／ＵＳ２０／１３９３４号（弁理士整理番号第Ｇ＆Ｃ３０７９４．０７１３ＷＯＵ１（ＵＣ２０１９－３９８－２）号）であり、その出願は、３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、およびＭａｓａｈｉｒｏ Ａｒａｋｉによって、２０１９年１月１６日に出願され、「ＭＥＴＨＯＤ ＦＯＲ ＲＥＭＯＶＡＬ ＯＦ ＤＥＶＩＣＥＳ ＵＳＩＮＧ Ａ ＴＲＥＮＣＨ」と題された同時係属中かつ本発明の譲受人に譲渡された米国仮出願第６２／７９３，２５３号（弁理士整理番号第Ｇ＆Ｃ３０７９４．０７１３ＵＳＰ１（ＵＣ２０１９－３９８－１）号）の利益を主張する。
Ｔａｋｅｓｈｉ ＫａｍｉｋａｗａおよびＳｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａによって、２０２０年３月２日に出願され、「ＭＥＴＨＯＤ ＦＯＲ ＦＬＡＴＴＥＮＩＮＧ Ａ ＳＵＲＦＡＣＥ ＯＮ ＡＮ ＥＰＩＴＡＸＩＡＬ ＬＡＴＥＲＡＬ ＧＲＯＷＴＨ ＬＡＹＥＲ」と題されたＰＣＴ国際特許出願第ＰＣＴ／ＵＳ２０／２０６４７号（弁理士整理番号第Ｇ＆Ｃ３０７９４．０７２０ＷＯＵ１（ＵＣ２０１９－４０９－２）号）であり、その出願は、３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下、Ｔａｋｅｓｈｉ ＫａｍｉｋａｗａおよびＳｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａによって、２０１９年３月１日に出願され、「ＭＥＴＨＯＤ ＦＯＲ ＦＬＡＴＴＥＮＩＮＧ Ａ ＳＵＲＦＡＣＥ ＯＮ ＡＮ ＥＰＩＴＡＸＩＡＬ ＬＡＴＥＲＡＬ ＧＲＯＷＴＨ ＬＡＹＥＲ」と題された同時係属中かつ本発明の譲受人に譲渡された米国仮出願第６２／８１２，４５３号（弁理士整理番号第Ｇ＆Ｃ３０７９４．０７２０ＵＳＰ１（ＵＣ２０１９－４０９－１）号）の利益を主張する。
Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｍａｓａｈｉｒｏ Ａｒａｋｉ、およびＳｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａによって、２０２０年３月１３日に出願され、「ＳＵＢＳＴＲＡＴＥ ＦＯＲ ＲＥＭＯＶＡＬ ＯＦ ＤＥＶＩＣＥＳ ＵＳＩＮＧ ＶＯＩＤ ＰＯＲＴＩＯＮＳ」と題されたＰＣＴ国際特許出願第ＰＣＴ／ＵＳ２０／２２７３５号（弁理士整理番号第Ｇ＆Ｃ３０７９４．０７２２ＷＯＵ１（ＵＣ２０１９－４１２－２）号）であり、その出願は、３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｍａｓａｈｉｒｏ Ａｒａｋｉ、およびＳｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａによって、２０１９年３月１３日に出願され、「ＳＵＢＳＴＲＡＴＥ ＦＯＲ ＲＥＭＯＶＡＬ ＯＦ ＤＥＶＩＣＥＳ ＵＳＩＮＧ ＶＯＩＤ ＰＯＲＴＩＯＮＳ」と題された同時係属中かつ本発明の譲受人に譲渡された米国仮出願第６２／８１７，７５７号（弁理士整理番号第Ｇ＆Ｃ３０７９４．０７２２ＵＳＰ１（ＵＣ２０１９－４１２－１）号）の利益を主張する。
Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、およびＭａｓａｈｉｒｏ Ａｒａｋｉによって、２０２０年３月１２日に出願され、「ＭＥＴＨＯＤ ＦＯＲ ＲＥＭＯＶＩＮＧ Ａ ＢＡＲ ＯＦ ＯＮＥ ＯＲ ＭＯＲＥ ＤＥＶＩＣＥＳ ＵＳＩＮＧ ＳＵＰＰＯＲＴＩＮＧ ＰＬＡＴＥＳ」と題されたＰＣＴ国際特許出願第ＰＣＴ／ＵＳ２０／２２４３０号（弁理士整理番号第Ｇ＆Ｃ３０７９４．０７２４ＷＯＵ１（ＵＣ２０１９－４１６－１）号）であり、その出願は、３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、およびＭａｓａｈｉｒｏ Ａｒａｋｉによって、２０１９年３月１２日に出願され、「ＭＥＴＨＯＤ ＦＯＲ ＲＥＭＯＶＩＮＧ Ａ ＢＡＲ ＯＦ ＯＮＥ ＯＲ ＭＯＲＥ ＤＥＶＩＣＥＳ ＵＳＩＮＧ ＳＵＰＰＯＲＴＩＮＧ ＰＬＡＴＥＳ」と題された同時係属中かつ本発明の譲受人に譲渡された米国仮出願第６２／８１７，２１６号（弁理士整理番号第Ｇ＆Ｃ３０７９４．０７２４ＵＳＰ１（ＵＣ２０１９－４１６－１）号）の利益を主張する。
それらの出願の全てが、参照することによって本明細書に組み込まれる。
（発明の分野）
本発明は、垂直共振器型面発光レーザ（ＶＣＳＥＬ）の良質な発光開口をエピタキシャル側方過成長（ＥＬＯ）領域のウイング上に製作する方法に関する。
（関連技術の説明）
製造可能性、良質、非重要公差、最良特性、およびより良好な収率を充足するＶＣＳＥＬを製作することの関心が高まっている。エピタキシャル分布ブラッグ反射器（ＤＢＲ）を開発することに関するＫｕｒａｍｏｔｏ ｅｔ ａｌ．（ＡＰＥＸ，１１，１１２１０１（２０１８））によって行われた研究、および、基板側における曲面鏡アプローチを開発することに関するＨａｍａｇｕｃｈｉ ｅｔ ａｌ．（ＡＰＥＸ，１２，０４４００４（２０１９））によって行われた研究は、より良質なＶＣＳＥＬ素子に関する業界の関心を述べるいくつかの例である。
可視領域光エミッタの場合、ＩＩＩ族窒化物材料、すなわち、ＧａＮ等の式ＢｗＡｌｘＧａｙＩｎｚＮ（式中、０≦ｗ≦１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、およびｗ＋ｘ＋ｙ＋ｚ＝１）を有する（Ｂ、Ａｌ、Ｇａ、Ｉｎ）Ｎ半導体が、良質なＶＣＳＥＬを製作するために要求される。代替として、ＩＩＩ族窒化物テンプレートをＳｉ、サファイア等の異質基板上で利用する、アプローチも存在する。しかしながら、特に、誘導放出およびより小さい寸法の発光面積を伴う素子では、同種エピタキシが、ミクロンレベル瑕疵に耐えるために、非同種エピタキシまたはヘテロエピタキシではなく、提案されるであろう。
米国特許第９，４０７，０６７号（特許文献１）、および米国特許出願公開第２０１９／０１７３２６３号（特許文献２）では、および刊行物Ｐｈｙｓ．ＳｔａｔｕｓＳｏｌｉｄｉＡ２０１６，２１３，１１７０－１１７６では、Ｈａｍａｇｕｃｈｉ ｅｔ ａｌ．は、発光要素開口をＥＬＯ領域上に製作することについて述べている。しかしながら、大量生産および空洞の共振長間の望ましくない結晶品質が、素子の最終特性に影響を及ぼす場合がある。
Ｈａｍａｇｕｃｈｉ ｅｔ ａｌ．は、曲面鏡アプローチも使用し、それは、依然として、空洞内の吸収損失を低減させるために、基板薄化を必要とし、それは、産業規模で制御することが困難なプロセスであり得る。加えて、化学または機械的研磨による、基板の除去または薄化は、手間がかかり、かつ収率に影響を及ぼすであろう。
Ｔａｋｅｓｈｉ ｅｔ ａｌ．（ＡＰＥＸ，Ｖｏｌ．２７，Ｉｓｓｕｅ１７，ｐｐ．２４７１７－２４７２３（２０１９））、およびＴａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、Ｈｏｎｇｊｉａｎ Ｌｉ、およびＤａｎｉｅｌ Ａ．Ｃｏｈｅｎによって、２０１８年５月７日に出願され、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ Ａ ＳＵＢＳＴＲＡＴＥ」と題されたＰＣＴ国際特許出願第ＰＣＴ／ＵＳ１８／３１２９３号（上記に相互参照される）では、発光要素をその上に製作後、基板を除去するためのロバストな方法が、実証されている。この方法は、発光要素をその上に作製後、基板を除去するための例として、利用される。
それにもかかわらず、当技術分野において、共振空洞と、共振空洞の鏡とを含む、ＶＣＳＥＬを製作するための改良された方法の必要性が残っている。本発明は、この必要性を充足する。
米国特許第９，４０７，０６７号明細書 米国特許出願公開第２０１９／０１７３２６３号明細書
上記に説明される従来技術における限界を克服し、本明細書の熟読および理解に応じて明白となるであろう他の限界を克服するために、本発明は、ＶＣＳＥＬ等の素子がエピタキシャルに製作されている基板に対して垂直の光を放出する素子のための良質な開口を製作する方法を開示する。
具体的に、本発明は、エピタキシャル側方過成長と機械的剥離の組み合わせを使用して、良質なＶＣＳＥＬ素子設計を調製する方法を提案する。加えて、本発明は、より良質かつより高速の通信のために、ディスプレイ用途がＶＣＳＥＬを要求するときのディスプレイ用途における収率および関連付けられるデッドピクセル問題を解決する方法を提供する。本発明は、事前に組み立てられた棒体の観点から、組立またはパッケージングによって、ＶＣＳＥＬを統合または大量生産するための取り扱い方法も提案する。
本発明の重要な側面は、以下を含む：
・素子の発光開口が、ＥＬＯ ＩＩＩ族窒化物層のウイング領域上に作製され、したがって、素子は、瑕疵および積層欠陥の観点から、本来の基板上に直接作製される素子開口より良好な結晶品質を有するように意図される。
・ＶＣＳＥＬの共振空洞長は、薄化または化学方法の複雑な技法を本来の基板上で使用するのではなく、エピタキシャルに制御されることができる。
・空洞のＤＢＲ鏡のうちの少なくとも１つは、ＥＬＯ ＩＩＩ族窒化物層のウイング上に設置され、ＤＢＲ鏡のうちの少なくとも１つは、ＥＬＯ ＩＩＩ族窒化物層をその本来の基板から分離後、ＥＬＯ ＩＩＩ族窒化物層の背面に設置され得る。
・基板は、素子製作の次のバッチのためにリサイクルされることができる。
・この方法は、本来の基板の結晶配向から独立する。
・本発明では、共振空洞ＶＣＳＥＬのためのＤＢＲ鏡のための表面の調製は、成長制限マスクのみを使用する。
・本発明は、ＶＣＳＥＬのための長共振空洞が所望されるとき、曲面鏡を作製するために適用されることができる。
・本発明は、ＥＬＯ ＩＩＩ族窒化物層の応力緩和を実現する方法を含み、それは、ＥＬＯ ＩＩＩ族窒化物層をそのホスト基板から除去後、ＤＢＲ鏡のうちの１つを設置することによって、亀裂のない長寿命素子１１１をもたらす。
この方法を使用する、いくつかの可能な設計が、以下に説明に図示される。本発明は、半導体素子を上記に記載される半導体基板から除去することに関する相互参照された発明と組み合わせられるとき、従来の製造可能素子要素と比較して、多くの利点を有する。
一実施形態では、本発明は、以下のステップを実施する。すなわち、島状ＩＩＩ族窒化物半導体層が、成長制限マスクおよびＥＬＯ方法を使用して、基板上に成長させられ、成長制限マスクは、単一素子の少なくとも５０％以上占有する。ＥＬＯ領域は、ＥＬＯによって覆われない領域と比較して、低減させられた転位密度を伴う領域であることを意味する。ＶＣＳＥＬの発光開口は、良好な結晶品質開口が形成され得るように、ＥＬＯ領域のウイングに限られるように作製される。ＶＣＳＥＬ素子の共振空洞およびＤＢＲ鏡は、それぞれ、ＥＬＯ領域のウイング上に、ＥＬＯ領域のウイングの上部および底部上に作製される。
成長制限マスク表面とＥＬＯ領域の界面は、著しい化学処置を伴わずに、光反射ＤＢＲ鏡のうちの１つを製作するために十分に平滑である。島状ＩＩＩ族窒化物半導体層は、基板から除去され、ＤＢＲ鏡のうちの別の１つは、成長制限マスクとＥＬＯ ＩＩＩ族窒化物層との間に設けられる界面であるＥＬＯ ＩＩＩ族窒化物層の背面に設置される。
島状ＩＩＩ族窒化物半導体層を形成するためのＥＬＯのこの方法は、厚さ、したがって、ＶＣＳＥＬ素子の空洞長を正確に制御するために、有機金属気相堆積法（ＭＯＣＶＤ）、ハイドライド気相成長法（ＨＶＰＥ）等による成長を含み得る。ＩＩＩ族窒化物半導体層は、島状ＩＩＩ族窒化物半導体層のうちの１つ以上が棒体（半導体棒体または素子の棒体として知られる）を形成するように寸法を決定される。これを行うことによって、ほぼ同じ素子が、自己集合アレイ内に互いに隣接して製作されることができ、したがって、統合によって、規模拡大が、より容易に行われることができる。代替として、ＥＬＯ ＩＩＩ族窒化物層は、それらが、後に、素子の棒体または個々のチップに分割され得るように、最初に合体するように作製されることができる。
そのような棒体の全ての素子は、適切な製作プロセスを設計することによって、別個に、または他の素子と一緒に扱われることができる。例えば、モノリシック統合のためにそのような素子棒体のための共通カソードまたはアノードが、作製され得るか、または、フルカラーディスプレイ用途のために個々の素子が、扱われ得る。その結果、高収率が、取得されることができる。
さらに、本発明は、ヘテロ基板を使用して、棒体を形成する島状ＩＩＩ族窒化物半導体層を成長させることができる。例えば、サファイア、Ｓｉ、ＧａＡｓ、ＳｉＣ等のヘテロ基板上に成長させられるＧａＮテンプレートが、本発明において使用されることができる。
さらに、ＥＬＯ方法は、ヘテロ基板を使用するときの重要な問題である、転位密度および積層欠陥密度を著しく低減させることができる。
したがって、本発明は、ヘテロ基板の使用で被られる多くの種類の問題を同時に解決することができる。例えば、レーザ素子では、成長制限マスクとＥＬＯ ＩＩＩ族窒化物層との間の界面は、共振器のためのファセットとして使用されることができる。
本発明は、例えば、以下の項目を提供する。
（項目１）
方法であって、前記方法は、
ホスト基板を使用して、１つ以上のエピタキシャル側方過成長（ＥＬＯ）ＩＩＩ族窒化物層を成長制限マスク上に形成することと、
前記ＥＬＯ ＩＩＩ族窒化物層を前記ホスト基板から除去することと、
前記除去されたＥＬＯ ＩＩＩ族窒化物層の背面上に、垂直共振器型面発光レーザ（ＶＣＳＥＬ）の共振空洞のための１つ以上の誘電分布ブラッグ反射器（ＤＢＲ）鏡を設置することと
を含む、方法。
（項目２）
前記誘電ＤＢＲ鏡は、前記除去されたＥＬＯ ＩＩＩ族窒化物層のウイング領域において、前記除去されたＥＬＯ ＩＩＩ族窒化物層の前記背面上に設置される、項目１に記載の方法。
（項目３）
前記ウイング領域は、２ｎｍ未満の粗度値を有する、項目２に記載の方法。
（項目４）
前記誘電ＤＢＲ鏡のうちの少なくとも１つは、前記除去されたＥＬＯ ＩＩＩ族窒化物層間に挟まれている、項目１に記載の方法。
（項目５）
前記誘電ＤＢＲ鏡は、合体された領域および開放エリア縁から少なくとも１μｍ離れた距離において、前記除去されたＥＬＯ ＩＩＩ族窒化物層の前記背面上に設置される、項目１に記載の方法。
（項目６）
前記除去されたＥＬＯ ＩＩＩ族窒化物層は、少なくとも部分的に前記ＶＣＳＥＬの処理された部分を含む、項目１に記載の方法。
（項目７）
前記除去されたＥＬＯ ＩＩＩ族窒化物層の厚さは、前記ＶＣＳＥＬの機能バージョンを実現するようにエピタキシャルに制御される、項目１に記載の方法。
（項目８）
前記除去されたＥＬＯ ＩＩＩ族窒化物層のうちの少なくとも１つは、素子動作中、熱を前記ＶＣＳＥＬから抽出するために使用される、項目１に記載の方法。
（項目９）
前記ＶＣＳＥＬの前記共振空洞は、前記ホスト基板の実質的部分を含まない、項目１に記載の方法。
（項目１０）
前記除去されたＥＬＯ ＩＩＩ族窒化物層の前記背面は、非平面形状を有する、項目１に記載の方法。
（項目１１）
前記非平面形状は、曲率を備え、前記除去されたＥＬＯ ＩＩＩ族窒化物層の前記背面は、有限曲率半径を有し、前記曲率の中心は、前記ホスト基板の表面の側にある、項目１０に記載の方法。
（項目１２）
前記ホスト基板は、前記非平面形状を実現するように事前にパターン化される、項目１０に記載の方法。
（項目１３）
前記成長制限マスクは、多層構造を備えている、項目１に記載の方法。
（項目１４）
前記成長制限マスクは、スパッタリング様堆積システムを使用して設置される、項目１に記載の方法。
（項目１５）
前記ホスト基板は、半導体基板である、項目１に記載の方法。
（項目１６）
前記半導体基板は、ＩＩＩ族窒化物基板である、項目１５に記載の方法。
（項目１７）
前記半導体基板は、結晶配向から独立する、項目１５に記載の方法。
（項目１８）
素子であって、前記素子は、
ホスト基板を使用して、成長制限マスク上に形成された１つ以上のエピタキシャル側方過成長（ＥＬＯ）ＩＩＩ族窒化物層であって、前記ＥＬＯ ＩＩＩ族窒化物層は、前記ＥＬＯ ＩＩＩ族窒化物層の背面を露出させるために形成された後、前記ホスト基板から除去される、ＥＬＯ ＩＩＩ族窒化物層と、
垂直共振器型面発光レーザ（ＶＣＳＥＬ）の共振空洞のための１つ以上の誘電分布ブラッグ反射器（ＤＢＲ）鏡と
を備え、
前記１つ以上のＤＢＲ鏡は、前記ＥＬＯ ＩＩＩ族窒化物層の前記露出させられた背面上に設置されている、素子。
（項目１９）
発光要素のための高品質かつ製造可能な開口を製作する方法であって、前記方法は、
成長制限マスクおよびエピタキシャル側方過成長（ＥＬＯ）を使用して、ＩＩＩ族窒化物半導体層を基板上に形成することであって、前記ＩＩＩ族窒化物半導体層は、１つ以上の素子の棒体として形成される、ことと、
１つ以上の発光共振空洞を前記棒体上に製作することと
を含み、
前記発光共振空洞は、前記エピタキシャル側方過成長のウイング領域上に形成される分布ブラッグ反射器によって画定される、方法。
ここで、同様の参照番号が、全体を通して対応する部分を表す、図面を参照する。
図１（ａ）は、本発明の一実施形態による、基板、成長制限マスク、およびエピタキシャル層の概略図である。 図１（ｂ）は、島状ＩＩＩ族窒化物半導体層上の素子層の拡大図を図示する。 図１（ｃ）は、島状ＩＩＩ族窒化物半導体層上に製作される素子の棒体の上面図である。
図２（ａ）、２（ｂ）、２（ｃ）、２（ｄ）、２（ｅ）、および２（ｆ）は、ＥＬＯ ＩＩＩ族窒化物層が各近隣開放エリアからの近隣ＥＬＯ ＩＩＩ族窒化物層と合体するように作製されるときの例証である。 図２（ａ）、２（ｂ）、２（ｃ）、２（ｄ）、２（ｅ）、および２（ｆ）は、ＥＬＯ ＩＩＩ族窒化物層が各近隣開放エリアからの近隣ＥＬＯ ＩＩＩ族窒化物層と合体するように作製されるときの例証である。
図３（ａ）、３（ｂ）、３（ｃ）、３（ｄ）３（ｅ）、および３（ｆ）は、共振空洞のＶＣＳＥＬの光反射ＤＢＲ鏡のうちの１つが２つのＥＬＯ ＩＩＩ族窒化物層間に埋め込まれるときの新しい素子設計を図示する。 図３（ａ）、３（ｂ）、３（ｃ）、３（ｄ）３（ｅ）、および３（ｆ）は、共振空洞のＶＣＳＥＬの光反射ＤＢＲ鏡のうちの１つが２つのＥＬＯ ＩＩＩ族窒化物層間に埋め込まれるときの新しい素子設計を図示する。 図３（ｇ）、３（ｈ）、３（ｉ）、３（ｊ）、および３（ｋ）は、埋め込まれるＤＢＲ鏡の潜在的設計である。 図３（ｇ）、３（ｈ）、３（ｉ）、３（ｊ）、および３（ｋ）は、埋め込まれるＤＢＲ鏡の潜在的設計である。 図３（ｇ）、３（ｈ）、３（ｉ）、３（ｊ）、および３（ｋ）は、埋め込まれるＤＢＲ鏡の潜在的設計である。
図３（ｌ）および３（ｍ）は、それぞれ、図３（ｊ）および３（ｋ）の拡大されたバージョンである。 図３（ｌ）および３（ｍ）は、それぞれ、図３（ｊ）および３（ｋ）の拡大されたバージョンである。
図４（ａ）、４（ｂ）、４（ｃ）、４（ｄ）、および４（ｅ）は、ＩＩＩ族窒化物基板上で凹面形状のパッチを取得するためのプロセスの断面図であり、パッチは、ＩＩＩ族窒化物ＥＬＯ ＩＩＩ族窒化物層が開放領域から設計された形状の中に流動することを可能にすることによって、曲面光反射鏡をｎ－側に形成するために使用されることができる。 図４（ｆ）は、処理された基板上に形成された島状ＩＩＩ族窒化物半導体層の断面図である。
図４（ｇ）は、基板を使用して製作されるＶＣＳＥＬ素子である。
図５（ａ）、５（ｂ）、５（ｃ）、および５（ｄ）は、ＩＩＩ族窒化物基板上で不規則的（長方形、テーパ状等）形状のパッチを取得するためのプロセスの断面図であり、パッチは、ＩＩＩ族窒化物ＥＬＯ ＩＩＩ族窒化物層が開放領域から設計された形状の中に流動することを可能にすることによって、設計された形状の光反射鏡をｎ－側に形成するために使用されることができる。 図５（ｅ）は、処理された基板上に形成された島状ＩＩＩ族窒化物半導体層の断面図である。 図５（ｆ）は、ステップ図５（ｄ）において調製された基板を使用して製作されたＶＣＳＥＬ素子である。 図５（ｇ）は、構造縞の形態における２周期成長制限マスクを伴うパターン化されたホスト基板であり、開放エリアの近傍のくぼみは、パターン化された形状のＥＬＯ ＩＩＩ族窒化物層を形成することを補助する。 図５（ｈ）は、パッチの形態におけるパターン化されたホスト基板である。
図５（ｉ）は、素子層が事前にパターン化されたホスト基板上に形成されるときのグラフィカル表現である。 図６（ａ）は、本発明の一実施形態による、分割領域が素子の棒体に沿った周期的長さに形成される方法を図示する。 図６（ｂ）、６（ｃ）、および６（ｄ）は、支持プレートが素子の棒体上に取り付けられ得る方法を図示する。
図６（ｅ）は、島状ＩＩＩ族窒化物半導体層に取り付けられ、それを握持するためのフィンガ状構造を伴う支持プレートの断面図である。 図７（ａ）は、フック技法を使用するＥＬＯ ＩＩＩ族窒化物層のための可能な除去方法を図示する。 図７（ｂ）は、フックプロセスのための合体または非合体構造を図示する。 図７（ｃ）は、２つのタイプのエッチングマスクが示される配置された選択的にエッチングされたマスクを図示する。 図７（ｄ）は、フックが開放ＥＬＯ窓から行われるＩＩＩ族窒化物層チップを分離するためのタイプ－１エッチングを図示する。 図７（ｅ）は、光学顕微鏡画像が成長制限マスクとエッチングマスクとの間に挟まれる、ＩＩＩ族窒化物層チップを示すタイプ－２エッチングを図示する。 図７（ｆ）は、ステップ２における成長制限マスクとエッチングされたマスクとの間に挟まれたＩＩＩ族窒化物層と、ステップ３における固定されたチップ層の設置とを図示する。 図７（ｇ）は、フックパターン１、フックパターン２、およびフックパターン３を取得するように選択的にエッチングされる固定されたチップ層を図示する。 図７（ｈ）は、ＩＩＩ族窒化物層チップにフックされるパターン３の光学および走査電子顕微鏡画像を図示する。 図７（ｉ）は、ｎ－側エピタキシャル層上の独特の曲面鏡ＶＣＳＥＬ構造プロセスを図示する。
図７（ｊ）は、フックプロセスを使用する二重クラッドＦＰレーザ構造を図示する。 図８（ａ）は、除去に続くｃ－面ＥＬＯ ＩＩＩ族窒化物層成長と界面表面形態形状測定値との画像を示す。 図８（ｂ）は、除去に続く半極性２０－２１面ＥＬＯ ＩＩＩ族窒化物層成長と界面表面形態形状測定値との画像を示す。
図８（ｃ）および８（ｄ）は、除去に続く２つの異なる成長制限マスクパターンのための非極性１０－１０面ＥＬＯ ＩＩＩ族窒化物層成長と界面表面形態形状測定値との画像を示す。 図８（ｃ）および８（ｄ）は、除去に続く２つの異なる成長制限マスクパターンのための非極性１０－１０面ＥＬＯ ＩＩＩ族窒化物層成長と界面表面形態形状測定値との画像を示す。
図９（ａ）、９（ｂ）、９（ｃ）、９（ｄ）、および９（ｅ）は、共振空洞ＶＣＳＥＬのＤＢＲ鏡のうちの１つを製作するためのＥＬＯ ＩＩＩ族窒化物層の底部の界面の制御を図示する。
図９（ｆ）は、種々のマスク上に成長させられる２０－２－１ＥＬＯ ＩＩＩ族窒化物層の光学顕微鏡画像であり、図９（ｇ）は、接着剤フィルム上の除去された２０－２－１ＥＬＯ ＩＩＩ族窒化物層の光学顕微鏡画像であり、図９（ｈ）は、除去された２０－２－１ＥＬＯ ＩＩＩ族窒化物層のＥＬＯウイングにおける界面の原子間力顕微鏡検査（ＡＦＭ）走査である。
図９（ｉ）は、種々のタイプのマスクを伴うＥＬＯ ＩＩＩ族窒化物層の界面における表面粗度のプロットである。 図１０（ａ）、１０（ｂ）、１０（ｃ）、１０（ｄ）、１０（ｅ）、および１０（ｆ）は、ＶＣＳＥＬ素子の異なる可能な設計である。 図１０（ａ）、１０（ｂ）、１０（ｃ）、１０（ｄ）、１０（ｅ）、および１０（ｆ）は、ＶＣＳＥＬ素子の異なる可能な設計である。 図１０（ａ）、１０（ｂ）、１０（ｃ）、１０（ｄ）、１０（ｅ）、および１０（ｆ）は、ＶＣＳＥＬ素子の異なる可能な設計である。 図１０（ａ）、１０（ｂ）、１０（ｃ）、１０（ｄ）、１０（ｅ）、および１０（ｆ）は、ＶＣＳＥＬ素子の異なる可能な設計である。 図１０（ａ）、１０（ｂ）、１０（ｃ）、１０（ｄ）、１０（ｅ）、および１０（ｆ）は、ＶＣＳＥＬ素子の異なる可能な設計である。 図１０（ａ）、１０（ｂ）、１０（ｃ）、１０（ｄ）、１０（ｅ）、および１０（ｆ）は、ＶＣＳＥＬ素子の異なる可能な設計である。 図１０（ｇ）は、島状ＩＩＩ族窒化物半導体層から形成される反対側電極を伴う単一開口ＶＣＳＥＬ素子の断面図である。 図１０（ｈ）は、島状ＩＩＩ族窒化物半導体層から形成される同じ側電極を伴う単一開口ＶＣＳＥＬ素子の断面図である。 図１０（ｉ）は、島状ＩＩＩ族窒化物半導体層から形成される反対側電極およびｎ－側曲面鏡を伴う単一開口ＶＣＳＥＬ素子の断面図である。 図１０（ｊ）は、島状ＩＩＩ族窒化物半導体層から形成される同じ側電極およびｎ－側曲面鏡を伴う単一開口ＶＣＳＥＬ素子の断面図である。 図１０（ｋ）は、島状ＩＩＩ族窒化物半導体層から形成される反対側電極およびｐ－側曲面鏡を伴う単一開口ＶＣＳＥＬ素子の断面図である。
図１０（ｌ）は、島状ＩＩＩ族窒化物半導体層から形成される同じ側電極およびｐ－側曲面鏡を伴う単一開口ＶＣＳＥＬ素子の断面図である。
図１１（ａ）、１１（ｂ）、１１（ｃ）、１１（ｄ）、１１（ｅ）、１１（ｆ）、１１（ｇ）、および１１（ｈ）は、本発明の一実施形態による、非合体島状ＩＩＩ族窒化物半導体層上のＶＣＳＥＬ製作プロセスを図示する。 図１１（ａ）、１１（ｂ）、１１（ｃ）、１１（ｄ）、１１（ｅ）、１１（ｆ）、１１（ｇ）、および１１（ｈ）は、本発明の一実施形態による、非合体島状ＩＩＩ族窒化物半導体層上のＶＣＳＥＬ製作プロセスを図示する。 図１１（ａ）、１１（ｂ）、１１（ｃ）、１１（ｄ）、１１（ｅ）、１１（ｆ）、１１（ｇ）、および１１（ｈ）は、本発明の一実施形態による、非合体島状ＩＩＩ族窒化物半導体層上のＶＣＳＥＬ製作プロセスを図示する。
図１１（ｉ）、１１（ｊ）および１１（ｋ）は、非合体ＥＬＯ構造の縦横比がＶＣＳＥＬ素子を製作するために十分な空間を有していないときの可能な解決策を図示する。
図１２（ａ）、１２（ｂ）、１２（ｃ）、１２（ｄ）、１２（ｅ）、１２（ｆ）、１２（ｇ）、１２（ｈ）、１２（ｉ）、１２（ｊ）、および１２（ｋ）は、本発明の一実施形態による、素子の棒体を除去するための手順を図示する。 図１２（ａ）、１２（ｂ）、１２（ｃ）、１２（ｄ）、１２（ｅ）、１２（ｆ）、１２（ｇ）、１２（ｈ）、１２（ｉ）、１２（ｊ）、および１２（ｋ）は、本発明の一実施形態による、素子の棒体を除去するための手順を図示する。 図１２（ａ）、１２（ｂ）、１２（ｃ）、１２（ｄ）、１２（ｅ）、１２（ｆ）、１２（ｇ）、１２（ｈ）、１２（ｉ）、１２（ｊ）、および１２（ｋ）は、本発明の一実施形態による、素子の棒体を除去するための手順を図示する。 図１２（ａ）、１２（ｂ）、１２（ｃ）、１２（ｄ）、１２（ｅ）、１２（ｆ）、１２（ｇ）、１２（ｈ）、１２（ｉ）、１２（ｊ）、および１２（ｋ）は、本発明の一実施形態による、素子の棒体を除去するための手順を図示する。 図１２（ａ）、１２（ｂ）、１２（ｃ）、１２（ｄ）、１２（ｅ）、１２（ｆ）、１２（ｇ）、１２（ｈ）、１２（ｉ）、１２（ｊ）、および１２（ｋ）は、本発明の一実施形態による、素子の棒体を除去するための手順を図示する。
図１３（ａ）、１３（ｂ）、および１３（ｃ）は、界面に及ぼされる成長制限マスクの影響の概略図である。
図１４（ａ）、１４（ｂ）、１４（ｃ）、１４（ｄ）、１４（ｅ）、１４（ｆ）、および１４（ｇ）は、支持プレートを使用して素子の棒体を除去後のｎ－側光反射層を画定するためのプロセスフローを図示し、ＥＬＯ ＩＩＩ族窒化物層の２つのウイング上に製作されるＶＣＳＥＬ素子および開放領域が素子設計内に含まれるときの可能な素子設計も図示する。 図１４（ａ）、１４（ｂ）、１４（ｃ）、１４（ｄ）、１４（ｅ）、１４（ｆ）、および１４（ｇ）は、支持プレートを使用して素子の棒体を除去後のｎ－側光反射層を画定するためのプロセスフローを図示し、ＥＬＯ ＩＩＩ族窒化物層の２つのウイング上に製作されるＶＣＳＥＬ素子および開放領域が素子設計内に含まれるときの可能な素子設計も図示する。 図１４（ａ）、１４（ｂ）、１４（ｃ）、１４（ｄ）、１４（ｅ）、１４（ｆ）、および１４（ｇ）は、支持プレートを使用して素子の棒体を除去後のｎ－側光反射層を画定するためのプロセスフローを図示し、ＥＬＯ ＩＩＩ族窒化物層の２つのウイング上に製作されるＶＣＳＥＬ素子および開放領域が素子設計内に含まれるときの可能な素子設計も図示する。 図１４（ａ）、１４（ｂ）、１４（ｃ）、１４（ｄ）、１４（ｅ）、１４（ｆ）、および１４（ｇ）は、支持プレートを使用して素子の棒体を除去後のｎ－側光反射層を画定するためのプロセスフローを図示し、ＥＬＯ ＩＩＩ族窒化物層の２つのウイング上に製作されるＶＣＳＥＬ素子および開放領域が素子設計内に含まれるときの可能な素子設計も図示する。 図１４（ａ）、１４（ｂ）、１４（ｃ）、１４（ｄ）、１４（ｅ）、１４（ｆ）、および１４（ｇ）は、支持プレートを使用して素子の棒体を除去後のｎ－側光反射層を画定するためのプロセスフローを図示し、ＥＬＯ ＩＩＩ族窒化物層の２つのウイング上に製作されるＶＣＳＥＬ素子および開放領域が素子設計内に含まれるときの可能な素子設計も図示する。 図１４（ａ）、１４（ｂ）、１４（ｃ）、１４（ｄ）、１４（ｅ）、１４（ｆ）、および１４（ｇ）は、支持プレートを使用して素子の棒体を除去後のｎ－側光反射層を画定するためのプロセスフローを図示し、ＥＬＯ ＩＩＩ族窒化物層の２つのウイング上に製作されるＶＣＳＥＬ素子および開放領域が素子設計内に含まれるときの可能な素子設計も図示する。 図１４（ａ）、１４（ｂ）、１４（ｃ）、１４（ｄ）、１４（ｅ）、１４（ｆ）、および１４（ｇ）は、支持プレートを使用して素子の棒体を除去後のｎ－側光反射層を画定するためのプロセスフローを図示し、ＥＬＯ ＩＩＩ族窒化物層の２つのウイング上に製作されるＶＣＳＥＬ素子および開放領域が素子設計内に含まれるときの可能な素子設計も図示する。
図１５（ａ）および１５（ｂ）は、ｎ－電極形成後の素子を分割するためのプロセスを図示する。
図１６（ａ）、１６（ｂ）、１６（ｃ）、１６（ｄ）、１６（ｅ）、および１６（ｆ）は、ヒートシンクプレート上への除去された島状ＩＩＩ族窒化物半導体層の設置を図示する。
図１７（ａ）、１７（ｂ）、１７（ｃ）および１７（ｄ）は、本発明の一実施形態による、ワイヤ接合が素子に取り付けられる方法を図示する。
図１８（ａ）および１８（ｂ）は、本発明の一実施形態による、ヒートシンクプレートとの二重機能統合または多色統合を図示する。
図１９は、ＶＣＳＥＬ素子をディスプレイの背面パネル上に統合することまたは光束を最大化することを行うためのフローチャートである。
図２０（ａ）、２０（ｂ）、２０（ｃ）、２０（ｄ）、および２０（ｅ）は、個々の素子を統合するための専用のプロセスを図示する。 図２０（ａ）、２０（ｂ）、２０（ｃ）、２０（ｄ）、および２０（ｅ）は、個々の素子を統合するための専用のプロセスを図示する。
図２１（ａ）、２１（ｂ）、２１（ｃ）、および２１（ｄ）は、素子の棒体を統合するための専用のプロセスを図示する。
図２２は、紫外線（ＵＶ）に敏感な担体およびＵＶレーザを使用する可能な物質移動技法のうちの１つを示す。
図２３（ａ）、２３（ｂ）、２３（ｃ）、２３（ｄ）、２３（ｅ）、および２３（ｆ）は、埋め込まれたＤＢＲ共振空洞ＶＣＳＥＬを製作するためのプロセスと、可能な設計の拡大されたバージョンとを表す。 図２３（ａ）、２３（ｂ）、２３（ｃ）、２３（ｄ）、２３（ｅ）、および２３（ｆ）は、埋め込まれたＤＢＲ共振空洞ＶＣＳＥＬを製作するためのプロセスと、可能な設計の拡大されたバージョンとを表す。 図２３（ａ）、２３（ｂ）、２３（ｃ）、２３（ｄ）、２３（ｅ）、および２３（ｆ）は、埋め込まれたＤＢＲ共振空洞ＶＣＳＥＬを製作するためのプロセスと、可能な設計の拡大されたバージョンとを表す。 図２４（ａ）は、ＥＬＯ ＩＩＩ族窒化物層によって埋め込まれる成長制限マスクを図示する。
図２４（ｂ）は、ＥＬＯ ＩＩＩ族窒化物層の表面における可視亀裂を示す。
図２５は、支持プレートを棒体に接合することによって、１つ以上の素子から成る棒体を基板から除去する方法を図示するフローチャートである。
以下の好ましい実施形態の説明では、本発明が実践され得る、具体的実施形態が、参照される。他の実施形態も、利用され得、構造的変更が、本発明の範囲から逸脱することなく成され得ることを理解されたい。
（概要）
本発明は、以下のステップに従って、ＥＬＯ ＩＩＩ族窒化物層のための界面上またはその上方に発光開口を製作し、発光要素を製造する方法を説明する。
具体的に、本発明は、大量生産およびより良好な熱特性のための許容度が高い設計を目的とするＶＣＳＥＬを製作する方法を開示する。本発明は、ｐ－側またはｎ－側のいずれかに曲面ＤＢＲ鏡を組み込むことができ、または、通常の平面ＤＢＲ設計に加え、ＤＢＲ設計を埋め込むことができる。
本発明は、以下のアプローチを対象とする。
１．平面ＤＢＲ鏡を伴う短空洞ＶＣＳＥＬ。開口設置のための望ましくない結晶品質を伴わないより良好なウイング領域が、短空洞ＶＣＳＥＬの場合、取得されることができる。
２．曲面ＤＢＲ鏡を伴う長空洞ＶＣＳＥＬ。曲面鏡は、反射された光を開口の中に戻るように集束させることによって、回折損失を低減させる利点を有する。長空洞は、より良好な熱管理、増加させられた寿命、出力電力、および効率のために有用であり得る。
３．より良好な熱性能のための短または長空洞埋め込み型光反射ＤＢＲ鏡設計。このアプローチは、合体に起因する、望ましくない結晶品質を回避する。
４．より長い空洞ＶＣＳＥＬのためのＥＬＯ方法に基づいて、良好な結晶品質の自己成長させられた曲面または非平面鏡を作製するアプローチが、単純かつ産業レベルにおいて製造可能である。
以下の例では、ＶＣＳＥＬを実現するプロセスが、説明される。
図１（ａ）、１（ｂ）、および１（ｃ）は、バルクＧａＮ基板１０１等のＩＩＩ族窒化物系基板１０１を提供することを含む方法を図示する。図１（ａ）は、基板、成長制限マスク、およびエピタキシャル層の概略図であり、図１（ｂ）は、島状ＩＩＩ族窒化物半導体層上の素子層の拡大図を図示し、図１（ｃ）は、島状ＩＩＩ族窒化物半導体層上に製作される素子の棒体の上面図である。
成長制限マスク１０２が、ＧａＮ系基板１０１上またはその上方に形成される。具体的に、成長制限マスク１０２は、直接、基板１０１と接触して配置されるか、または、間接的に、を通して配置され、中間層は、基板１０１上に堆積させられたＩＩＩ族窒化物系半導体から作製され、ＭＯＣＶＤ等によって成長させられる。
成長制限マスク１０２は、絶縁体フィルム、例えば、化学蒸着（ＣＶＤ）、スパッタリング、イオンビーム堆積（ＩＢＤ）等によって基部基板１０１上に堆積させられるＳｉＯ２フィルムから形成されることができ、ＳｉＯ２フィルムは、次いで、開口部エリア１０３および無成長領域１０４（パターン化される場合とそうではない場合がある）を含むように、所定の光マスクおよびエッチングを使用して、フォトリソグラフィによって、パターン化される。
ＧａＮ系層１０５等のエピタキシャルＩＩＩ族窒化物層１０５が、ＥＬＯによって、ＧａＮ基板１０１および成長制限マスク１０２上に成長させられる。ＥＬＯ ＩＩＩ族窒化物層１０５の成長は、最初に、開口部エリア１０３内において、ＧａＮ系基板１０１上で生じ、次いで、開口部エリア１０３から側方に成長制限マスク１０２の上を覆って生じる。ＥＬＯ ＩＩＩ族窒化物層１０５の成長は、隣接する開口部エリア１０３におけるＥＬＯ ＩＩＩ族窒化物層１０５が成長制限マスク１０２の上部で合体し得る前に中止または中断される。この中断された成長は、隣接するＥＬＯ ＩＩＩ族窒化物層１０５間に無成長領域１０４をもたらす。
追加のＩＩＩ族窒化物半導体素子層１０６が、ＥＬＯ ＩＩＩ族窒化物層１０５上またはその上方に堆積させられ、活性領域１０６ａ、ｐ－型層１０６ｂ、電子遮断層（ＥＢＬ）１０６ｃ、およびクラッディング層１０６ｄ、および他の層を含み得る。
ＥＬＯ ＩＩＩ族窒化物層１０５は、１つ以上の平坦表面領域１０７と、無成長領域１０４に隣接するその縁における、層屈曲領域１０８とを含む。平坦表面領域１０７の幅は、好ましくは、少なくとも５μｍ、最も好ましくは、３０μｍ以上である。
無成長領域１０４によって分離されたＥＬＯ ＩＩＩ族窒化物層１０５および追加のＩＩＩ族窒化物系半導体素子層１０６は、島状ＩＩＩ族窒化物半導体層１０９と称され、それは、棒体１１０の形状をとる。無成長領域１０４の幅である島状ＩＩＩ族窒化物半導体層１０９間の距離は、概して、２０μｍ以下、好ましくは、５μｍ以下であるが、これらの値に限定されない。
島状ＩＩＩ族窒化物半導体層１０９の成長は、その次の近隣と合体する前に、終了され、そうすることによって、島状ＩＩＩ族窒化物半導体層１０９のＥＬＯ領域は、次の近隣間の合体に起因して生じる望ましくない結晶瑕疵がない。何故なら、瑕疵の大部分が開口部エリア１０３から生じ、それらは島状ＩＩＩ族窒化物半導体層１０９の上部表面に伝搬しないと考えられるからである。
ＶＣＳＥＬ素子１１１の発光開口は、図１（ｃ）に示されるように、開口部エリア１０３の両側に、好ましくは、開口部エリア１０３と層屈曲領域１０８との間に処理される。そうすることによって、各棒体１１０は、１つ以上の素子１１１から成り得、例えば、図１（ｃ）の棒体１１０は、棒体１１０の長さに沿って開口部エリア１０３の両側に形成される複数の素子１１１のためのほぼ同じ発光開口のアレイから成る。
素子１１１を含む棒体１１０を基板１０１から除去する多くの方法が、存在する。例えば、本発明は、素子１１１の棒体１１０を除去するためのＥＬＯ方法を利用することができる。概して、ＥＬＯ方法は、島状ＩＩＩ族窒化物半導体層１０９内の瑕疵密度を低減させるために利用される。
素子１１１の棒体１１０を除去するためのＥＬＯ方法では、基板１０１とＥＬＯ ＩＩＩ族窒化物層１０５との間の接合強度は、成長制限マスク１０２によって弱くされる。この場合、基板１０１とＥＬＯ ＩＩＩ族窒化物層１０５との間の接合エリアは、開口部エリア１０３であり、開口部エリア１０３の幅は、ＥＬＯ ＩＩＩ族窒化物層１０５より狭い。その結果、接合エリアは、この方法がエピタキシャル層１０５、１０６、１０９を除去するために好ましいように、成長制限マスク１０２によって低減させられる。
別の実施形態では、ＥＬＯ ＩＩＩ族窒化物層１０５は、図２（ａ）－２（ｆ）に示されるように、互いに合体することを可能にされる。具体的に、図２（ａ）、２（ｂ）、２（ｃ）、２（ｄ）、２（ｅ）、および２（ｆ）は、ＥＬＯ ＩＩＩ族窒化物層１０５が各近隣開放エリア１０３からの近隣ＥＬＯ ＩＩＩ族窒化物層１０５と合体するように作製されるときの例証である。
ＥＬＯ ＩＩＩ族窒化物層１０５が、図２（ａ）における領域２０１において合体後、後続のＩＩＩ族窒化物半導体素子層１０６が、図２（ｂ）、２（ｃ）、２（ｄ）、および２（ｅ）において堆積させられている。開口を伴う発光素子１１１が、合体された領域２０１および開口部エリア１０３から離れて、ＥＬＯ ＩＩＩ族窒化物層１０５のウイング領域上に製作される。次いで、ＩＩＩ族窒化物半導体層１０５、１０６、１０９は、図２（ｆ）に示されるように、２０２および２０３において、例えば、ドライエッチングまたはレーザスクライビング等を使用して、分割されることができる。
図３（ａ）、３（ｂ）、３（ｃ）、３（ｄ）３（ｅ）、および３（ｆ）は、ＶＣＳＥＬ素子１１１の共振空洞の１つ以上の光反射ＤＢＲ鏡が２つのＥＬＯ ＩＩＩ族窒化物層間に埋め込まれるときの新しい素子設計を図示し、図３（ｇ）、３（ｈ）、３（ｉ）、３（ｊ）、および３（ｋ）は、埋め込まれるＤＢＲ鏡の潜在的設計であり、図３（ｌ）および３（ｍ）は、それぞれ、図３（ｊ）および３（ｋ）の拡大されたバージョンである。
一実施形態では、図３（ａ）－３（ｍ）に示されるように、光反射ＤＢＲ鏡３０１が、基板１０１上に製作される。ＤＢＲ鏡の場所３０１は、以前に成長させられたＥＬＯ ＩＩＩ族窒化物層１０５のウイング領域上に常駐するように選定されている。第２のエピタキシャル側方過成長層３０２が、２つのＤＢＲ鏡３０１間の分離された開放領域から、以前に埋め込まれたＥＬＯ ＩＩＩ族窒化物層１０５のいずれかのウイング上に形成される。後に成長させられたＥＬＯ ＩＩＩ族窒化物層３０２は、再び、合体３０３することを可能にされ、後続ＩＩＩ族窒化物素子層１０６が、形成される。結果として、埋め込まれたＤＢＲ鏡３０１が、第１のＥＬＯ ＩＩＩ族窒化物層１０５と第２のＥＬＯ ＩＩＩ族窒化物層３０２との間に形成されることができる。加えて、電流限定領域３０４、ｐ－パッド３０５、接合層３０６、担体３０７、電流閉じ込め層３０８、電流拡散層３０９、ｎ－ＧａＮ層３１０、界面３１２の反対側においてｎ－ＧａＮ層３１０に接触するように堆積させられたｎ－パッド３１１、および第２のＤＢＲ鏡３１３が、存在する。
図４（ａ）、４（ｂ）、４（ｃ）、４（ｄ）、および４（ｅ）は、ＩＩＩ族窒化物基板１０１上で凹面形状のパッチを取得するためのプロセスの断面図であり、パッチは、ＩＩＩ族窒化物ＥＬＯ ＩＩＩ族窒化物層１０５が開放領域１０３から設計された形状の中に流動することを可能にすることによって、曲面光反射鏡をｎ－側に形成するために使用されることができ、図４（ｆ）は、処理された基板１０１上の形成された島状ＩＩＩ族窒化物半導体層１０９の断面図であり、図４（ｇ）は、基板１０１を使用して製作されたＶＣＳＥＬ素子１１１である。これらの図は、下記にさらに詳細に説明される。
図５（ａ）、５（ｂ）、５（ｃ）、および５（ｄ）は、ＩＩＩ族窒化物基板１０１上で不規則的（長方形、テーパ状等）形状のパッチを取得するためのプロセスの断面図であり、パッチは、ＥＬＯ ＩＩＩ族窒化物層１０５が開放領域１０３から設計された形状の中に流動することを可能にすることによって、設計された形状の光反射鏡をｎ－側に形成するために使用されることができ、図５（ｅ）は、処理された基板１０１上の形成された島状ＩＩＩ族窒化物半導体層１０９の断面図であり、図５（ｆ）は、図５（ｄ）において調製された基板１０１を使用して製作されたＶＣＳＥＬ素子１１１であり、図５（ｇ）は、縞の形態における２周期成長制限マスク１０２構造を伴うパターン化されたホスト基板１０１であり、開放エリア１０３の近傍のくぼみは、パターン化された形状のＥＬＯ ＩＩＩ族窒化物層１０５を形成することを補助し、図５（ｈ）は、パッチの形態におけるパターン化されたホスト基板１０１であり、図５（ｉ）は、素子層１０６が事前にパターン化されたホスト基板１０１上に形成されるときのグラフィカル表現である。これらの図は、下記にさらに詳細に説明される。
一実施形態では、図４（ａ）－４（ｇ）および５（ａ）－５（ｉ）に示されるように、ＩＩＩ族窒化物基板１０１は、事前に処理され、曲面または不規則的形状パッチを形成する。次いで、ＥＬＯ ＩＩＩ族窒化物系層１０５が、先に説明されたように、開放領域１０３から成長することを可能にされる。成長させられたＥＬＯ ＩＩＩ族窒化物層１０５は、この場合、マスク１０２領域の形状をとり、したがって、長空洞ＶＣＳＥＬ素子１１１の共振空洞のための自己形成曲面または不規則的鏡を形成する。
本発明のための典型的製作ステップは、下記にさらに詳細に説明される。
ステップ１：直接または間接的に、基板１０１上に、複数の縞状開口部エリア１０３を伴う成長制限マスク１０２を形成し、基板１０１は、ＩＩＩ族窒化物系半導体であるか、または、基板１０１は、ヘテロ基板である。
ステップ２：成長制限マスク１０２を使用して、複数のエピタキシャル層１０５、１０６、および１０９を基板１０１上に成長させ、成長は、成長制限マスク１０２の縞状開口部エリア１０３と平行な方向に延び、ＥＬＯ ＩＩＩ族窒化物層１０５は、合体しない。
ステップ３：従来の方法によって、平坦表面領域１０７によって大部分が覆われたＥＬＯウインドウ領域に素子１１１を製作し、光反射性要素構造（ＤＢＲ）、ｐ－電極、ｎ－電極、パッド等が、所定の位置に堆積させられる。
ステップ４：素子１１１を分離するための構造を形成する。
ステップ５：ＥＬＯ ＩＩＩ族窒化物層１０５は、プロセス＃１または＃２を使用して、基板１０１から除去される。
プロセス＃１では、ＥＬＯ ＩＩＩ族窒化物層１０５の開放領域は、領域１と称され、近隣ＥＬＯ ＩＩＩ族窒化物層１０５のウイングが接触することも、接触しないこともある領域は、領域２と称される。
１．領域１ ２０２および領域２ ２０３は、少なくとも、成長制限マスク１０２およびＥＬＯ ＩＩＩ族窒化物層１０５を露出させるためにエッチングされる。個々の素子１１１は、図６（ａ）－６（ｅ）に示されるように、分割され、図は、分割領域２０２、２０３が、素子１１１の棒体１１０に沿った周期的長さにおいて形成される方法と、支持プレート６０１が素子１１１の棒体１１０上に取り付けられ得る方法とを図示する。支持プレート６０１は、素子１１１の棒体１１０または個々の素子１１１自体を支持するためのフィンガ状構造６０２を有し得る。
２．フック層または補助層が、ＥＬＯ ＩＩＩ族窒化物層１０５の浮動を回避するために、素子１１１上に設置される。好ましくは、誘電層（例えば、ＳｉＯ２）が、素子１１１間に設置され得、それによって、新しく設置された誘電体が、分割された素子１１１を定着させることを介して、露出させられた成長制限マスク１０２上に置かれる。定着の強度は、新しく設置された誘電層の厚さによって制御されることができる。これは、図７（ａ）－７（ｊ）に示され、図７（ａ）は、エッチングのためにマスク７０１を使用した基板１０１からの層１０９の可能な除去方法を図示し、設置されたフックまたは定着部７０２、および取り付けられた受け入れ体７０３、その後、成長制限マスク１０２を溶解する随意のステップが続く；図７（ｂ）は、フックプロセスのための非合体および合体構造７０４、７０５を図示し；図７（ｃ）は、２つのタイプのエッチングマスク７０１が示される配置された選択的にエッチングされたマスク７０１を図示し；図７（ｄ）は、ＩＩＩ族窒化物層１０９を分離するためのタイプ－１エッチングを図示し、フック７０２は、開放ＥＬＯ窓からであり、図７（ｅ）は、タイプ－２エッチングを図示し、光学顕微鏡画像は、成長制限マスク１０２とエッチングマスク７０１との間に挟まれた素子１１１を示し；図７（ｆ）は、ステップ２における成長制限マスク１０２とエッチングマスク７０１との間に挟まれた素子１１１と、ステップ３における固定されたチップ層７０２の設置を図示し；図７（ｇ）は、種々のフックパターンを取得するために選択的にエッチングされた固定されたチップ層７０２を図示し；図７（ｈ）は、フックされた素子１１１の光学および走査電子顕微鏡画像を図示し；図７（ｉ）は、曲面鏡７０６をＶＣＳＥＬ素子１１１のｎ－側エピタキシャル層上に製作するためのプロセスを図示し；図７（ｊ）は、フックプロセスを使用した二重クラッドＦａｂｒｙ－Ｐｅｒｏｔ（ＦＰ）レーザ素子１１１の製作を図示し、ＦＰレーザ素子１１１は、２つの担体プレート７０３間に挟まれ、クラッディング層７０７、ｎ－ＧａＮおよび導波管層７０８、単一または複数の量子坑井７０９、電子遮断、ｐ－ＧａＮ、および導波管層７１０、および隆起構造７１２を伴うクラッディング層７１１から成る。
３．上記に記載のように、素子１１１は、１つ以上の担体７０３に接合され、担体７０３は、基板、または、ポリマーフィルム（素子１１１を保持するためのある接着剤を伴う、またはいくつかの真空孔を有する）、または、基板を含む機能電極に移送する前の一時的遷移場所、または、ＵＶレーザに敏感な接着された高度にＵＶ透過性の基板であることができる。
４．ステップ６にスキップするか、または、素子１１１は、超音波処理を使用することによって、または、優しく剥離することによって、機械的に分離されることができる。
プロセス＃２では、除去方法は、ステップ４に従い、適宜、エッチングする。第２のプロセスは、ＥＬＯ ＩＩＩ族窒化物層１０５の開放エリア２０２をエッチングされないままに残す。担体、支持プレート、受け入れ体、または受け取り体が、分割された素子１１１に取り付けられる。代替として、分割されたＥＬＯ ＩＩＩ族窒化物層１０５は、ステップ７において下で説明されるように、接着剤付着層を有するポリマーフィルムによって、除去されることができる。
プロセス＃２では、ＥＬＯ ＩＩＩ族窒化物層１０５とその成長基板１０１との間の弱接続領域である開放領域が層１０５が離れで浮動することまたは落下することを妨げるので、ステップ４の前または後に、ステップ６が実施されることができる。
ステップ６：ウエットエッチングによって、成長制限マスク１０２を溶解する。
ステップ７：素子１１１を基板１０１から除去する。
ステップ７．１：ポリマーフィルムを素子１１１に取り付ける。より好ましくは、素子１１１が、最初、図６（ａ）－６（ｅ）に示されるように、支持プレートに取り付けられており、ポリマーフィルムが、素子１１１および支持プレートの上を覆って設置される。
ステップ７．２：圧力をポリマーフィルムに加え、それによって、ポリマーフィルムは、素子１１１の少なくとも上部表面と部分的に隣接した面とを包み、より好ましくは、ポリマーフィルムは、支持プレートの上部表面を包み、その側面ファセットを部分的に覆う。
ステップ７．３：圧力が加えられている間、フィルムおよび基板１０１の温度を低下させる。
ステップ７．４：素子１１１とポリマーフィルムとの間の熱応力が、素子１１１をそれらのホスト基板１０１から分離する。
プロセス＃１または＃２のいずれかによる分離後、ＥＬＯ ＩＩＩ族窒化物層１０５または素子１１１は、直接または間接的に、ＥＬＯ ＩＩＩ族窒化物層１０５と成長制限マスク１０２との間の露出させられた界面に面したポリマーフィルムに取り付けられている。界面は、第２のＤＢＲ鏡を設置し、ＶＣＳＥＬ素子１１１の共振空洞を完成させるために十分に平滑である。これは、ＥＬＯ ＩＩＩ族窒化物層１０５成長および界面表面形態形状測定値を図示する図８（ａ）－８（ｄ）に図示され、図８（ａ）は、除去後のｃ－面ＥＬＯ ＩＩＩ族窒化物層１０５成長および界面表面形態形状測定値の画像を示し、図８（ｂ）は、除去後の半極性２０－２１面ＥＬＯ ＩＩＩ族窒化物層１０５成長および界面表面形態形状測定値の画像を示し、図８（ｃ）および８（ｄ）は、２つの異なる成長制限マスク１０２パターンに関する除去後の非極性１０－１０面ＥＬＯ ＩＩＩ族窒化物層１０５成長および界面表面形態形状測定値の画像を示す。
ステップ８：第２の光反射性要素（すなわち、ＤＢＲ鏡）をＥＬＯウイング領域と成長制限マスク１０２との間の界面上に製作すること、より好ましくは、ＥＬＯ ＩＩＩ族窒化物層１０５のウイング領域上に開放エリア１０３から若干離れて製作すること（例えば、１μｍまたは２μｍを若干上回る空間が、開放エリア１０３から残され、第２のＤＢＲをＥＬＯウイング領域上に設置することができる）。
第２のＤＢＲ鏡をＥＬＯウイング界面上に設置するための代替案も、存在する。
（１）例えば、外部で調製されたＤＢＲ鏡基板が、表面活性化接合または拡散圧力接合によって、またはある他の手段によって、除去されたＩＩＩ族窒化物エピタキシャル層１０５、１０６、１０９の背面表面に取り付けられることができ、それによって、ＥＬＯ ＩＩＩ族窒化物層１０５のウイング領域における除去されたＩＩＩ族窒化物エピタキシャル層１０５、１０６、１０９の上部および底部ＤＢＲ鏡が、ＶＣＳＥＬ素子１１１の共振空洞として使用され得る；代替として、外部ＤＢＲが、ＶＣＳＥＬ素子１１１の熱性能を改良するために、ＡｌＩｎＮ／ＧａＮ等のエピタキシャル光反射層と置換されることができる。
（２）除去されたＩＩＩ族窒化物ＥＬＯウイング領域の界面へのＤＢＲ鏡層の堆積。
ステップ９：ｎ－電極を素子１１１の別個のエリアに製作する（上部および底部電極構成は、第２のＤＢＲ層が設置された後、ｎ－電着を必要とする）。
ステップ１０：棒体１１０を別個の素子１１１に分ける（ステップ３後に実施されることができる）。
ステップ１１：ＳｉＣ、ＡｌＮ等のヒートシンクプレート上に各素子１１１を搭載する。
ステップ１２：ヒートシンクプレートを分割し、素子１１１を分離する。
これらのステップは、下記にさらに詳細に解説される。
（プロセスステップ）
（ステップ１：成長制限マスクを形成する）
一実施形態では、ＩＩＩ族窒化物層１０５は、ＥＬＯによって、ＩＩＩ族窒化物基板１０１（ｍ－面ＧａＮ基板１０１等）上に成長させられ、ＳｉＯ２から成る成長制限マスク１０２を用いてパターン化され、ＥＬＯ ＩＩＩ族窒化物層１０５は、ＳｉＯ２の上部で合体しない。
成長制限マスク１０２は、縞状開口部エリア１０３から成り、開口部エリア１０３間の成長制限マスク１０２のＳｉＯ２縞は、１μｍ～２０μｍの幅と、３０μｍ～１５０μｍの間隔とを有する。非極性基板１０１が、使用される場合、開口部エリア１０３は、＜０００１＞軸に沿って配向される。半極性（２０－２１）または（２０－２－１）平面が、使用される場合、開口部エリア１０３は、それぞれ、［－１０１４］または［１０－１４］と平行方向に配向される。開口部エリア１０３が他の方向に配向される他の平面も、同様に使用され得る。
ＩＩＩ族窒化物基板１０１を使用するとき、本発明は、高品質ＩＩＩ族窒化物半導体層１０５、１０６、１０９を取得し、ホモエピタキシャル成長に起因するエピタキシャル成長中の基板１０１の反りまたは湾曲を回避することができる。結果として、本発明は、低減させられた瑕疵密度（低減させられた転位および積層欠陥等）を伴う素子１１１を容易に取得することもできる。
さらに、これらの技法は、それが成長制限マスク１０２を通したＥＬＯ ＩＩＩ族窒化物層１０５の成長を可能にする限り、サファイア、ＳｉＣ、ＬｉＡｌＯ２、Ｓｉ等のヘテロ基板１０１と共に使用されることができる。
（ステップ２：成長制限マスクを使用して、複数のエピタキシャル層を基板上に成長させる）
ステップ２では、ＩＩＩ族窒化物半導体素子層１０６が、従来の方法によって、平坦領域１０７においてＥＬＯ ＩＩＩ族窒化物層１０５上で成長させられる。一実施形態では、ＭＯＣＶＤが、ＥＬＯ ＩＩＩ族窒化物層１０５とＩＩＩ族窒化物半導体素子層１０６とを含む島状ＩＩＩ族窒化物半導体層１０９のエピタキシャル成長のために使用される。一実施形態では、島状ＩＩＩ族窒化物半導体層１０９は、ＭＯＣＶＤ成長がＥＬＯ ＩＩＩ族窒化物層１０５が合体する前に中止されるので、互いから分離されている。別の実施形態では、島状ＩＩＩ族窒化物半導体層１０９は、合体するように作製され、後に、望ましくない領域を除去するためのエッチングが実施される。
トリメチルガリウム（ＴＭＧａ）、トリメチルインジウム（ＴＭＩｎ）、およびトリエチルアルミニウム（ＴＭＡｌ）が、ＩＩＩ元素源として使用される。アンモニア（ＮＨ３）が、窒素を供給するための生ガスとして使用される。水素（Ｈ２）および窒素（Ｎ２）が、ＩＩＩ元素源のキャリアガスとして使用される。平滑な表面エピ層を取得するために、水素をキャリアガス中に含むことが重要である。
塩分およびビス（シクロペンタジエニル）マグネシウム（Ｃｐ２Ｍｇ）が、ｎ－型およびｐ－型ドーパントとして使用される。圧力設定は、典型的に、５０～７６０Ｔｏｒｒである。ＩＩＩ族窒化物系半導体層は、概して、７００～１，２５０℃の温度範囲で成長させられる。
例えば、成長パラメータは、以下を含む：ＴＭＧは、１２ｓｃｃｍであり、ＮＨ３は、８ｓｌｍであり、キャリアガスは、３ｓｌｍであり、ＳｉＨ４は、１．０ｓｃｃｍであり、Ｖ／ＩＩＩ比は、約７，７００である。
（限定エリアエピタキシ（ＬＡＥ）ＩＩＩ族窒化物層のＥＬＯ）
従来技術では、いくつかの角錐形の小丘が、成長に続いて、ｍ－面ＩＩＩ族窒化物フィルムの表面上に観察されている。例えば、米国特許出願公開第２０１７／００９２８１０号を参照されたい。さらに、波状表面および陥没した部分が、成長表面上に現れており、それらは、表面粗度を悪化させる。これは、ＶＣＳＥＬ構造が表面上に製作されるとき、非常に深刻な問題である。その理由から、エピタキシャル層１０５、１０６、１０９を非極性および半極性基板１０１上に成長させることがより良好であり、それは、困難であることが周知である。
例えば、いくつかの論文によると、平滑表面は、基板１０１の成長表面の偏角（＞１度）を制御することによって、および、Ｎ２キャリアガス条件を使用することによって、取得されることができる。しかしながら、これらは、高生成コストにより、大量生産に関して、非常に制限的な条件である。さらに、ＧａＮ基板１０１は、その製作方法から、その原点に対して大きい偏角の変動を有する。例えば、基板１０１が、偏角の大きい面内分布を有する場合、ウエハ内のこれらの点において、異なる表面形態形状を有する。この場合、収率は、偏角の大きい面内分布によって低減させられる。したがって、技法が偏角面内分布に依存しないことが必要である。
本発明は、下記に記載されるように、これらの問題を解決する。
１．成長エリアは、基板１０１の縁からの成長制限マスク１０２のエリアによって限定される。
２．基板１０１は、ｍ－面からｃ－面に向かって－１６度～＋３０度に及ぶ偏角配向を有する非極性または半極性ＩＩＩ族窒化物基板１０１である。代替として、ＩＩＩ族窒化物系半導体層がその上に堆積させられる、ヘテロ基板１０１が、使用され得、層は、ｍ－面からｃ－面に向かって＋１６度～－３０度に及ぶ偏角配向を有する。
３．島状ＩＩＩ族窒化物半導体層１０９は、ＩＩＩ族窒化物系半導体結晶のａ－軸と垂直である長辺を有する。
４．ＭＯＣＶＤ成長中、水素雰囲気が、使用されることができる。
５．島状ＩＩＩ族窒化物半導体層１０９は、互いに合体しない。
６．他の実施形態では、成長制限マスク１０２または光反射鏡要素が、図９（ａ）－９（ｅ）に示されるように、主に、成長させられた島状ＩＩＩ族窒化物系半導体層のウイング領域上に設置され、図９（ａ）、９（ｂ）、９（ｃ）、９（ｄ）、および９（ｅ）は、共振空洞ＶＣＳＥＬのＤＢＲ鏡のうちの１つを製作するために、ＥＬＯ ＩＩＩ族窒化物層の底部の界面を制御することを図示する。これらの図は、下記にさらに詳細に説明される。
７．ＭＯＣＶＤ成長が、第２の設置された成長制限マスク１０２または光反射鏡を埋め込むために実施された。
少なくとも、上記のステップ＃１、＃２、および＃３を使用して、平滑表面を伴う素子１１１の棒体１１０が、取得される。上記のステップ＃１、＃２、＃３、＃４、＃５、＃６、および＃７の全てが、実施されることが好ましい。
それらの結果は、以下の成長条件によって取得されている。
一実施形態では、成長圧力は、６０～７６０Ｔｏｒｒに及ぶが、成長圧力は、好ましくは、島状ＩＩＩ族窒化物半導体層１０９のための広い幅を取得するために、１００～３００Ｔｏｒｒに及び、成長温度は、９００～１，２００℃度に及び、Ｖ／ＩＩＩ比は、１，０００～３０，０００、より好ましくは、３，０００～１０，０００に及び、ＴＭＧは、２～２０ｓｃｃｍであり、ＮＨ３は、３～１０ｓｌｍに及び、キャリアガスは、水素ガスのみ、または、水素および窒素ガスの両方である。平滑表面を取得するために、各平面の成長条件は、従来の方法によって最適化される必要がある。
約２～８時間にわたる成長後、ＥＬＯ ＩＩＩ族窒化物層１０５は、約８～５０μｍの厚さと、約２０～１５０μｍの棒体１１０の幅を有し、棒体１１０の幅は、島状ＩＩＩ族窒化物半導体層１０９の幅を構成する。
（ステップ３：素子を製作する）
ステップ３では、素子１１１は、従来の方法によって、平坦表面領域１０７に製作され、種々の素子１１１設計が、図１０（ａ）－１０（ｌ）に示されるように、可能であり、図１０（ａ）、１０（ｂ）、１０（ｃ）、１０（ｄ）、１０（ｅ）、および１０（ｆ）は、ＶＣＳＥＬ素子１１１の異なる可能な設計である。
図１０（ｇ）は、単一開口ＶＣＳＥＬ素子１１１の断面図であり、電流限定領域３０４、ｐ－パッド３０５、接合層３０６、担体３０７、電流閉じ込め層３０８、電流拡散層３０９、ｎ－ＧａＮ層３１０、およびｎ－パッド３１１が、界面３１２の反対側のｎ－ＧａＮ層３１０および第２のＤＢＲ鏡３１３に接触するように堆積させられる。
同様に、図１０（ｈ）は、単一開口ＶＣＳＥＬ素子１１１の断面図であり、同じ側電極が、島状ＩＩＩ族窒化物半導体層１０９から形成され、図１０（ｉ）は、単一開口ＶＣＳＥＬ素子１１１の断面図であり、反対側電極およびｎ－側曲面鏡３１３が、島状ＩＩＩ族窒化物半導体層１０９から形成され、図１０（ｊ）は、単一開口ＶＣＳＥＬ素子１１１の断面図であり、同じ側電極およびｎ－側曲面鏡３１３が、島状ＩＩＩ族窒化物半導体層１０９から形成され、図１０（ｋ）は、単一開口ＶＣＳＥＬ素子１１１の断面図であり、反対側電極およびｐ－側曲面鏡３０１が、島状ＩＩＩ族窒化物半導体層１０９から形成され、図１０（ｌ）は、単一開口ＶＣＳＥＬ素子１１１の断面図であり、同じ側電極およびｐ－側曲面鏡３０１が、島状ＩＩＩ族窒化物半導体層から形成される。
図示される設計は、上記の図２（ａ）－２（ｆ）、３（ａ）－３（ｍ）、４（ａ）－４（ｇ）、および５（ａ）－５（ｉ）および図１１（ａ）－１１（ｋ）において述べられた種々のアプローチに従うことによって成長させられるＩＩＩ族窒化物層上に製作されることもできる。図１１（ａ）、１１（ｂ）、１１（ｃ）、１１（ｄ）、１１（ｅ）、１１（ｆ）、１１（ｇ）、および１１（ｈ）は、本発明の一実施形態による、非合体島状ＩＩＩ族窒化物半導体層１０９上のＶＣＳＥＬ製作プロセスを図示し、図１１（ｉ）、１１（ｊ）、および１１（ｋ）は、非合体ＥＬＯ構造の縦横比が、ＶＣＳＥＬ素子１１１を製作するための十分な空間を有していないときの可能な解決策を図示する。
これらの設計では、第１の光反射鏡が、電流閉じ込め領域３０８をｐ－ＧａＮ側に画定することによって、ＥＬＯ ＩＩＩ族窒化物層１０５のウイング領域の指定された部分に設計された。後に、接触層である電流拡散層３０９、例えば、ＩＴＯが、電流閉じ込め開口を備えている領域上に堆積させられる。光反射ＤＢＲ鏡３０１は、接触層がｐ－ＧａＮとＤＢＲとの間にあるように、電流閉じ込め開口の上を覆って設置された異なる屈折率を伴う誘電層の組み合わせである。ｐ－パッド３０５が、リソグラフィで画定される。
（ステップ４：素子を分離するための構造を形成する）
このステップの目的は、電流閉じ込め、電流拡散、ＤＢＲ、ｐ－電極、およびｎ－電極を備えている、ＥＬＯ ＩＩＩ族窒化物層１０５を素子１１１、すなわち、ＶＣＳＥＬの棒体１１０または個々のユニットの形態に調製することである。領域２０２、２０３をエッチングすることによって、素子１１１の棒体１１０が、図６（ａ）－６（ｅ）に示されるように、実現されることができる。
図６（ａ）－６（ｅ）に示されるように、分割支持領域２０２は、ＥＬＯ ＩＩＩ族窒化物層１０５を周期的長さで形成される個々のＶＣＳＥＬ素子１１１またはＶＣＳＥＬ素子１１１の群に水平に分離するための領域であり、各周期は、素子１１１の長さによって決定される。例えば、ＶＣＳＥＬ素子１１１の場合、１つの周期は、２５～２００μｍに、かつ棒体１１０に沿って垂直に設定される。ＥＬＯ ＩＩＩ族窒化物層１０５の除去のためのプロセス＃１が、実装されるとき、エッチング領域２０２、２０３は、必要である。しかしながら、除去のためのプロセス＃２が、実装されるとき、開放領域２０２は、必ずしも、エッチングされるとは限らない。
分割支持領域２０２、２０３は、図６（ａ）－６（ｅ）に示されるように、ダイヤモンド先端付きスクライバまたはレーザスクライバによってけがかれた線であるか、または、ＲＩＥ（反応性イオンエッチング）またはＩＣＰ（誘導結合プラズマ）等のドライエッチングによって形成される、トレンチであるが、それらの方法に限定されない。分割支持領域２０２、２０３は、棒体１１０の両側または棒体１１０の片側のみに形成され得る。分割支持領域２０２、２０３の深度は、好ましくは、１μｍ以上である。
いずれの場合も、分割支持領域２０２、２０３が、任意の他の部品より弱いので、分割支持領域２０２、２０３において、棒体１１０を別個の素子１１１に分割することができる。分割支持領域２０２は、素子１１１の長さを精密に決定し得るように、棒体１１０を非意図的位置において割ることを回避する。
垂直分割支持領域２０２は、発光構造内にある電流注入領域、およびｐ－電極、および層屈曲領域を回避する様式において、開放エリア１０３の表面に作成されるが、電流閉じ込め層の少なくとも一部を包含し得る。
図６（ａ）－６（ｅ）に示されるように、分割支持領域２０２、２０３は、引き出されるべき素子１１１の数に従って形成される。例えば、開放エリアと横並びの個々のＶＣＳＥＬ素子１１１またはＶＣＳＥＬ素子１１１は、除去のためのプロセス＃２に従うとき、一緒に持ち上げられることができる。
加えて、ＶＣＳＥＬ素子１１１のアレイまたは開放エリアと横並びのＶＣＳＥＬ素子１１１を含む全体的棒体１１０は、図６（ａ）－６（ｅ）に示されるように、持ち上げられることができる。代替として、支持プレート６０１は、フィンガ状構造６０２を有することができ、プレート６０１は、フィンガ状構造６０２のための空間および柔軟性を提供するために十分に薄い。フィンガ状構造６０２は、素子１１１の除去する棒体１１０に取り付くことができる。
全体的棒体１１０の離昇は、モノクロ照明を統合する、または個々の素子１１１からの電力を拡張するときに有用である。代替として、棒体１１０型離昇はまた、多色統合がディスプレイまたは任意のそのような多くを要求する用途のために必要とされるときにも実施されることができる。
（ステップ５：ＥＬＯ ＩＩＩ族窒化物層が、基板から除去される。）
ＥＬＯ ＩＩＩ族窒化物層１０５の除去のためのプロセス＃１後、電流閉じ込め層と、電流拡散層と、ＤＢＲ鏡と、電極とを備えている、半導体層が、個々の素子１１１または素子１１１の群にともに分割される。定着部またはフック部が、個々の素子１１１または素子１１１の群上に設置され得る。
分割された半導体層は、次いで、接合層を介して、受け入れ体または支持プレートに取り付けられる。素子１１１は、次いで、優しく剥離することによって、ＩＩＩ族窒化物の本来の基板１０１から除去される。ここで、定着材料は、成長制限マスク１０２と同じであるか、または、分割された素子１１１を保持するために十分に強く、かつ剥離が実施されると壊れるように十分に弱くあり得る任意の材料であることができる。代替として、取り付けられる素子１１１は、成長制限層１０２および定着部が溶解されると（例えば、成長制限マスク１０２および係留層を溶解するためのフッ化水素酸（ＨＦ）または緩衝ＨＦ（ＢＨＦ）を使用して）、基板１０１から自己分離されることができる。
第２の光反射ＤＢＲ鏡が、成長制限マスク１０２とＥＬＯ ＩＩＩ族窒化物層１０５との間の界面におけるｎ－ＧａＮ側のウイング領域における除去されるＥＬＯ ＩＩＩ族窒化物層１０５の背面上に設置される。次いで、ｎ－パッドが、堆積させられ、ｎ－ＧａＮ層に接触する。いくつかの設計上では、ｎ－パッドは、界面の反対側に設置される。
ＥＬＯ ＩＩＩ族窒化物層１０５の除去のためのプロセス＃２中、ステップ４では、エッチング領域１ ２０２は、プロセス＃２が実施されるとき、回避され、次いで、ステップ５にスキップすることができる。
（ステップ６：ウエットエッチングによって成長制限マスクを溶解する）
この方法は、ウエットエッチング液を使用した溶解によって、成長制限マスク１０２の少なくとも一部、または好ましくは、ほぼ全て、または最も好ましくは、全てを除去することをさらに含み得る。
成長制限マスク１０２は、ＨＦまたはＢＨＦ等の化学溶液を使用して除去される。これは、素子１１１が基板１０１から容易に除去されることを可能にする。このプロセスは、ＩＩＩ族窒化物層１０５、１０６、１０９を基板１０１から除去する前に行われることがより良好であろう。このステップは、ステップ３において素子１１１を処理する前、またはステップ３中に行われることもできる。
（ステップ７：素子を基板から除去する）
ここから、素子１１１の棒体１１０を除去するための手順が、解説される。具体的に、図１２（ａ）、１２（ｂ）、１２（ｃ）、１２（ｄ）、１２（ｅ）、１２（ｆ）、１２（ｇ）、１２（ｈ）、１２（ｉ）、１２（ｊ）、および１２（ｋ）は、本発明の一実施形態による、素子１１１の棒体１１０を除去するための手順を図示する。
ステップ７．１は、ポリマーフィルム１２０１を素子１１１の棒体１１０に取り付けるステップを含む。本実施形態では、ポリマーフィルム１２０１は、基部フィルムと、接着剤と、バッキングフィルムとから成る。好ましくは、接着剤付着を伴うポリマーフィルム１２０１は、フィルム１２０１からの素子１１１の後の取り外しが、ＵＶ制御環境下で実現され得るように、ＵＶエネルギーに敏感である。
ステップ７．２は、圧力をポリマーフィルム１２０１および基板１０１に加えることを含む。圧力を加える目的は、ポリマーフィルム１２０１を素子１１１の棒体１１０の間または担体（支持）プレート１２０２の間に置くことである。ポリマーフィルム１２０１は、素子１１１の棒体１１０より軟質であり、したがって、ポリマー層１２０１は、素子１１１の棒体１１０および／または担体プレート１２０２を容易に包囲することができる。好ましくは、ポリマーフィルム１２０１は、それを軟化させるために、加熱され、それは、ポリマーフィルム１２０１が素子１１１の棒体１１０および／または担体プレート１２０２を覆うことを容易にする。
ステップ７．３は、加えられる圧力を維持しながら、ポリマーフィルム１２０１および基板１０１の温度を低下させることを含む。温度の変化の間、圧力を加えることは、必要であるわけではない。
ステップ７．４は、素子１１１の棒体１１０を除去するために、ポリマーフィルム１２０１と基板１０１との間の熱係数における差異を利用することを含む。ポリマーフィルム１２０１は、温度が低下するにつれて、収縮する。結果として、ポリマーフィルム１２０１の底部は、素子１１１の担体プレート１２０２または棒体１１０の上部より低くなる。
ポリマーフィルム１２０１は、劈開点１２０３を露出させる素子１１１の棒体１１０の側面ファセットにおいて水平方向に圧力を加え、素子１１１の棒体１１０を下に斜めに傾斜させることができる。側面ファセットから加えられるこの圧力は、素子１１１の棒体１１０が、基板１０１から効果的に除去されることを可能にする。低温中、ポリマーフィルム１２０１は、ポリマーフィルム１２０１の上部から素子１１１の棒体１１０に加えられる圧力を維持する。
種々の方法が、温度を低下させるために使用され得る。例えば、基板１０１およびポリマーフィルム１２０１は、同時に、圧力を加えながら、液体Ｎ２の中に設置されることができる（例えば、７７°Ｋで）。基板１０１およびポリマーフィルム１２０１の温度は、圧電変換器を用いて制御されることもできる。
温度を低下させると、基板１０１およびポリマーフィルム１２０１は、大気湿気によってぬらされ得る。この場合、温度低下は、乾燥空気雰囲気または乾燥Ｎ２雰囲気において行われることができ、それは、基板１０１およびポリマーフィルム１２０１がぬれることを回避する。
その後、温度は、例えば、室温まで上昇し、圧力は、もはやポリマーフィルム１２０１に加えられない。その時点で、素子１１１の棒体１１０は、すでに基板１０１から除去されており、ポリマーフィルム１２０１は、次いで、基板１０１から分離される。ポリマーフィルム１２０１、特に、接着剤を有するポリマーフィルム１２０１を使用するとき、素子１１１の棒体１１０は、ポリマーフィルム１２０１を使用して、容易かつ迅速な様式において、除去されることができる。
成長条件に応じて、素子１１１の棒体１１０間に異なる高さを有する機会が、存在し得る。この場合、ポリマーフィルム１２０１を用いた除去方法は、これらのフィルム１２０１が、可撓性かつ軟質であるので、素子１１１の異なる高さの棒体１１０を除去することにおいて良好である。
代替として、上記手順は、担体または支持プレート１２０２がフィンガ状構造を有するとき、実現されることができる。
（ステップ８：第２の光反射ＤＢＲ鏡を製作する）
素子１１１の除去された棒体１１０は、ＥＬＯ ＩＩＩ族窒化物層１０５と成長制限マスク１０２との間の界面である背面表面を有する。界面は、エピタキシャル層が、基板１０１の開放領域１０３から側方に成長することを可能にすることによって形成される。ＥＬＯ ＩＩＩ族窒化物層１０５と成長制限マスク１０２との間のＥＬＯ界面における表面形態形状は、成長制限マスク１０２のパラメータおよびＥＬＯ ＩＩＩ族窒化物層１０５の成長パラメータによって制御されることができる。
成長制限マスク１０２への表面形態形状の依存性は、図９（ａ）－９（ｅ）に図示される。
事例１：例えば、１０ｎｍ～５０ｎｍの厚さのより薄い成長制限マスク１０２は、エピタキシャル側方過成長を実施する間、より高いＭＯＣＶＤ成長温度で劣化し得る。したがって、非制御可能開放エリア９０１を成長制限マスク１０２内に生成する。これらの非制御可能開放エリア９０１は、エピタキシャル側方過成長中、所定の開放エリア１０３とともに、再充填され、基板１０１とＥＬＯ ＩＩＩ族窒化物層１０５との間の経路の接続をもたらすことができる。これらの非制御可能開放エリア９０１に拡散されたエピタキシャル層は、素子１１１の棒体１１０が除去されると、粗面領域界面９０２を素子１１１の背面に備え得る。この場合、除去されたＥＬＯ ＩＩＩ族窒化物層１０５のウイングにおける平滑界面表面を有する収率は、低減させられ得る。
事例２：例えば、１００ｎｍ～１，０００ｎｍ、より典型的に、１，０００ｎｍの厚さのより厚い成長制限マスク１０２は、エピタキシャル側方過成長を実施する間のより高いＭＯＣＶＤ成長温度において、損傷領域９０３等の劣化領域を成長制限マスク１０２内に制限することができる。したがって、非制御可能開放エリア９０１は、成長制限マスク１０２の高さを増加させることによって、排除されることができ、それは、ＥＬＯ ＩＩＩ族窒化物層１０５と成長制限マスク１０２との間のより良好な界面９０４に変える。より厚い成長制限マスク１０２に起因する、破断点における増加させられた縦横比（厚さ／幅）は、追加の利点として、素子１１１の棒体１１０の除去を容易にするであろう。
事例３：代替として、より厚い成長制限マスク１０２の代わりに、複数の成長制限マスク９０５の組み合わせも、事例２として機能するであろう。容易なリフトオフのための１つの成長制限マスク１０２（例えば、ＳｉＯ２）と、より高い温度における安定性のための別の成長制限マスク１０２（例えば、ＳｉＮ）とが、組み合わせられた成長制限マスク１０２として堆積させられることができる。１００ｎｍ～１，０００ｎｍ以上の組み合わせられた厚さが、好ましく、典型的に、１，０００ｎｍである。熱的に安定した成長制限マスク１０２をＥＬＯ ＩＩＩ族窒化物層１０５の界面において選定することによって、素子１１１の棒体１１０を除去するためのより良好な表面９０６が、取得されることができる。
除去されたＥＬＯ ＩＩＩ族窒化物層１０５の背面表面における平滑界面およびより高い収率を取得するために、より厚い成長制限マスク１０２または成長制限マスク１０２のための複数の層が、より薄い成長制限マスク１０２より好ましい。
上記の事例の結果に関する概念研究の証拠が、図９（ｆ）、９（ｇ）、９（ｈ）、および９（ｉ）に提示される。特に、（ａ）単層マスク１０２および（ｂ）多層マスク１０２の成長制限マスク１０２の２つのカテゴリが、報告されている。各カテゴリでは、ＰＥＣＶＤまたはスパッタリング堆積が、ＳｉＯ２および／またはＳｉＮフィルムの堆積のために選定された。単層ＳｉＮ成長制限マスク１０２も、研究に追加される。半極性２０－２－１面および非極性１０－１０基板１０１が、研究のために選定された。しかしながら、結果は、ｃ－面または他の結晶配向を有する基板と同じである。
図９（ｆ）から分かるように、ＥＬＯ ＩＩＩ族窒化物層１０５が、ＭＯＣＶＤによって、マスク１０２がパターン化された基板１０１上に成長させられ、マスク１０２は、ＰＥＣＶＤおよび／またはスパッタリングのいずれかによって堆積させられ、厚さは、単層マスク１０２に関して、１００ｎｍから３００ｎｍまで変動し、６０ｎｍＳｉＮ層が、単層マスク１０２上に追加され、多層マスク１０２を作製する。図９（ｇ）は、種々のマスク１０２の除去されたＥＬＯ ＩＩＩ族窒化物層１０５を示し、破線は、開放エリア１０３を表し、破線の両側の領域は、ＥＬＯウイングであり、示される表面は、ＤＢＲ鏡のための着目界面である。ＥＬＯウイング上の界面は、ＡＦＭを使用して走査され、結果は、図９（ｈ）に提示される。ＡＦＭ走査結果から分かるように、より薄い単層マスク１０２（１００ｎｍ～２００ｎｍ）が、ＥＬＯ ＩＩＩ族窒化物層１０５の成長のために使用されるとき、界面は、粗面になり、ＰＥＣＶＤおよびスパッタリング堆積フィルムの両方に関して、２ｎｍを上回る厚さに到達する。しかしながら、３００ｎｍの厚さであるスパッタリング堆積単層マスク１０２上に成長させられるＥＬＯ ＩＩＩ族窒化物層１０５の界面は、そのＰＥＣＶＤ対応物と比較して、約０．４ｎｍのより平滑な界面を有する。それらがＭＯＣＶＤ環境の中に導入される前のＰＥＣＶＤおよびスパッタリング堆積マスク１０２上での走査は、ＰＥＣＶＤフィルムに関して、スパッタリング堆積フィルムよりかなり大きい粒度サイズおよび増加させられた表面形態形状粗度を明らかにした。６０ｎｍの薄いＳｉＮフィルムが、上記の事例３におけるように、それらの多層を作製するために、単層マスク１０２の上を覆って設置され、これらのマスク１０２から除去されたＥＬＯ ＩＩＩ族窒化物層の界面は、ＡＦＭ走査から分かるように、界面平滑性において著しい改良を示した。わずか０．２５ｎｍの最小表面粗度が、６０ｎｍの厚さのＳｉＮ層の追加を伴うより薄い単層マスク１０２を用いてさえ達成され、窒化物終端部が、より高い温度およびエピタキシャル層の成長環境において安定しなければならないことを示す。単層ＳｉＮフィルムも、より平滑な表面につながり、この結論を支持する。スパッタリング、ＩＢＤ、またはＥＣＲ堆積のいずれかを使用して堆積させられる高品質単層フィルムが高品質フィルムを生成すること、または窒化物終端マスク１０２を使用することによって、平滑界面が取得されることができると考えられる。
図９（ｉ）は、界面に関する表面粗度対種々のマスク１０２タイプおよび厚さのグラフである。プロットは、非極性１０－１０面からの測定されたＡＦＭ走査も追加されている。
素子１１１の棒体１１０を除去した後、メサが、エッチングされ、第２の光反射鏡３１３が、図１３（ａ）、１３（ｂ）、および１３（ｃ）に示されるように、第１の光反射層と整列することによって画定され、図は、界面上の成長制限マスク１０２の影響の概略図である。第２の反射層は、１つ以上の誘電層の組み合わせであり、例えば、典型的に、１０対の対のＳｉＯ２／Ｎｂ２Ｏ５層が、堆積させられ得る。
好ましくは、ＶＣＳＥＬ素子１１１の共振空洞のためのＤＢＲ鏡層は、開放領域からのＥＬＯ ＩＩＩ族窒化物層１０５の屈曲形状の近傍の望ましくない結晶品質のＶＣＳＥＬの性能に及ぼされる影響を低減させるために、開放領域から離れるように（例えば、１～２μｍを上回って）変位させられる。
代替として、事前に製作されたＤＢＲ鏡が、表面活性化接合またはある他の拡散接合機構によって、素子１１１の除去されたＥＬＯ棒体１１０上に取り付けられることができる。取り付けられている外部ＤＢＲ鏡は、素子１１１の熱性能を改良するために、性質上、エピタキシャルであることができる。
図８（ａ）－８（ｄ）は、表面ＥＬＯ ＩＩＩ族窒化物層１０５と成長制限マスク１０２との間のサンプル界面の画像である。具体的に、図８（ａ）－８（ｄ）は、３つの異なる結晶配向、すなわち、極性ｃ－面（１０００）、半極性（２０－２１）、および非極性（１０－１０）、および、より薄い成長制限マスク１０２、より厚い成長制限マスク１０２、および多層成長制限マスク１０２の実験結果を表す。
図８（ａ）は、成長させられたＥＬＯ ＩＩＩ族窒化物層１０５を極性ｃ－面基板１０１から除去するために、プロセス＃１の除去方法を実装することによって取得される結果を示す。ｃ－面ＩＩＩ族窒化物のＥＬＯ ＩＩＩ族窒化物層１０５は、プロセス＃１を使用して、ポリマーフィルム上に移送される。成長制限マスク１０２は、この場合、１μｍ厚のＳｉＯ２であった。画像は、ポリマーフィルム上のＥＬＯ ＩＩＩ族窒化物層１０５の背面表面である。
画像に示される表面は、Ｎ－極性表面であり、それは、原理上、水酸化カリウム（ＫＯＨ）等の化学物質にさらされると、粗面となるであろう。例えば、光電化学エッチング方法が、Ｇａ－極性半導体層を除去するために使用され、化学物質にさらされる表面は、ＤＢＲ鏡を作製するために使用されることができない。この方法では、成長制限マスク１０２上の成長させられたままのＥＬＯ ＩＩＩ族窒化物層１０５は、ＤＢＲ鏡を作製するために使用される。
示される画像は、レーザ顕微鏡を通して視認される背面（界面）表面の拡大された画像、背面表面のうちの１つにおいて行われる走査電子顕微鏡（ＳＥＭ）画像、および原子間力顕微鏡検査（ＡＦＭ）からの画像を含む。表面粗度は、サブナノメートル～１または２ナノメートルであることが見出され、それらは、第２のＤＢＲ鏡を設置し、ＶＣＳＥＬ素子１１１の共振空洞を完成させるために最良である。
図８（ｂ）は、成長させられたままのＥＬＯ ＩＩＩ族窒化物層１０５を半極性２０－２１および非極性１０－１０基板１０１から除去するためのプロセス＃２の除去方法を実装することによって取得される結果を示す。これらは、プロセス＃２を使用して、ポリマーフィルム上に移送された半極性２０－２１面ＩＩＩ族窒化物のＥＬＯ ＩＩＩ族窒化物層１０５の画像である。成長制限マスク１０２は、この場合、０．２μｍ厚のＳｉＯ２であった。
示される画像は、ポリマーフィルム上のＥＬＯ ＩＩＩ族窒化物層１０５の背面表面を含む。画像に示される表面は、２０－２１表面の背面表面であり、それは、原理上、ＫＯＨのような化学物質にさらされると、粗面となるであろう。例えば、光電化学エッチング方法が、Ｇａ－極性半導体層を除去するために使用されるとき、この方法において使用される化学物質にさらされる表面は、より粗悪な界面を支持するであろう。粗度は、化学物質にさらされた表面の窒素極性の増加に伴って増加する。界面は、ＤＢＲ鏡を作製するために有用である。この方法では、成長制限マスク１０２上に成長させられたままのＥＬＯ ＩＩＩ族窒化物層１０５が、ＤＢＲ鏡を作製するために使用される。
画像は、レーザ顕微鏡を通して視認される背面（界面）表面の拡大された画像、背面表面のうちの１つ上、特に、ウイング領域上で行われるＳＥＭ画像、およびＡＦＭ画像を含む。表面粗度は、サブナノメートル～数ナノメートルであることが見出され、それらは、第２のＤＢＲ鏡を設置し、ＶＣＳＥＬ素子１１１の共振空洞を完成させるために最良である。
同様に、図８（ｃ）は、プロセス＃２を使用して、ポリマーフィルム上に移送される非極性１０－１０面ＩＩＩ族窒化物のＥＬＯ ＩＩＩ族窒化物層１０５を表す。成長制限マスク１０２は、この場合、１μｍ厚のＳｉＯ２であった。画像は、ポリマーフィルム上のＥＬＯ ＩＩＩ族窒化物層１０５の背面表面を含む。画像に示される表面は、１０－１０表面の背面表面である。この方法では、成長制限マスク１０２上の成長させられたままのＥＬＯ ＩＩＩ族窒化物層１０５が、ＤＢＲ鏡を作製するために使用されるであろう。
画像は、レーザ顕微鏡を通して視認される背面（界面）表面の拡大された画像、背面表面のうちの１つ上、特に、ウイング領域上で行われるＳＥＭ画像およびＡＦＭ画像を含む。表面粗度は、サブナノメートル～数ナノメートルであることが見出され、それらは、第２のＤＢＲ鏡を設置し、ＶＣＳＥＬ素子１１１の共振空洞を完成させるために最良である。
図８（ｄ）は、プロセス＃２を使用して、ポリマーフィルム上に移送される非極性１０－１０面ＩＩＩ族窒化物のＥＬＯ ＩＩＩ族窒化物層１０５を表す。成長制限マスク１０２は、この場合、５０ｎｍのＳｉＮと、１μｍ厚のＳｉＯ２の多層であり、ＳｉＮは、ＥＬＯ表面の界面に面する。これらの画像は、ポリマーフィルム上のＥＬＯ ＩＩＩ族窒化物層１０５の背面表面である。画像に示される表面は、１０－１０表面の背面表面である。この方法では、成長制限マスク１０２上の成長させられたままのＥＬＯ ＩＩＩ族窒化物層１０５が、ＤＢＲ鏡を作製するために使用される。
これらの画像は、レーザ顕微鏡を通して視認される背面（界面）表面の拡大された画像、および背面表面のうちの１つ上、特に、ウイング領域上で行われるＡＦＭ画像を含む。ＡＦＭ結果は、それらが、それぞれ、ＳｉＯ２およびＳｉＮ上にあるときのＥＬＯウイングの表面粗度を示す。ＳｉＮ表面上では、ＥＬＯ ＩＩＩ族窒化物層１０５は、ＳｉＯ２表面上のＥＬＯ ＩＩＩ族窒化物層１０５と比較して、より微細な粒度構造を有する。表面粗度は、サブナノメートル～数ナノメートルであることが見出され、それらは、第２のＤＢＲ鏡を設置し、ＶＣＳＥＬ素子１１１の共振空洞を完成させるために最良である。
上記に解説されるように、成長制限マスク１０２は、背面表面に影響を及ぼし得る。しかしながら、化学物質が関わらないとき、界面を制御することは、化学的または機械的に研磨すること、または光電化学エッチングよりはるかに行うことが単純な方法である。好ましくは、より厚い成長制限マスク１０２および／または複数の成長制限マスク１０２を使用して、界面における収率が、改良されることができる。
代替として、ＥＬＯ ＩＩＩ族窒化物層１０５を形成するために使用される温度に耐え得る、金属層を成長制限マスク１０２の上部に設置することは、除去されたＥＬＯ ＩＩＩ族窒化物層１０５の界面に鏡面仕上げを与え得る。ウイング領域における除去されたＥＬＯ ＩＩＩ族窒化物層１０５の背面界面は、後に、ＶＣＳＥＬの共振空洞のための第２のＤＢＲ鏡を設置するために使用されることができる。
本発明は、ＶＣＳＥＬ素子１１１の共振空洞のＤＢＲ鏡のためのより良好な結晶品質かつより平滑な表面を取得することにおいて役立つ。このアプローチは、結晶配向から独立しているが、他の技法は、手間がかかるか、結晶配向に化学的に敏感であるか、または大量生産のためにあまり許容性がないかのいずれかである。
本発明の本質は、より良質な結晶素子層１０６および共振空洞のＤＢＲ鏡のための平滑界面を取得するだけではなく、空洞厚を制御し、高価なホスト基板１０１、例えば、ＩＩＩ族窒化物基板１０１をリサイクルするためにも、ＥＬＯ技術を使用することにある。
（ステップ９：ｎ－電極を素子の別個のエリアに製作する）
棒体１１０または素子１１１を基板１０１から除去後、棒体１１０は、担体に取り付けられたままであり、それは、図１４（ａ）－１４（ｇ）に示されるように、棒体１１０が上下逆様式において位置付けられた状態で示される。具体的に、図１４（ａ）、１４（ｂ）、１４（ｃ）、１４（ｄ）、１４（ｅ）、１４（ｆ）、および１４（ｇ）は、支持プレートを使用して、素子１１１の棒体１１０を除去後、ｎ－側光反射層を画定するためのプロセスフローを図示し、ＶＣＳＥＬ素子１１１が、ＥＬＯ ＩＩＩ族窒化物層１０５の２つのウイング上に製作され、開放領域１０３が、素子１１１設計内に含まれるときの可能な素子設計も図示する。
図１４（ａ）は、棒体１１０または素子１１１の背面側を示し、それは、その背面上におけるｎ－電極１４０１と、２つの横並び光反射鏡１４０３間の開放エリア１０３における段状特徴１４０２とを有する。段状特徴１４０２は、基板１０１または下層に直接接触するが、成長制限マスク１０２上にはない。段状特徴１４０２は、ＥＬＯ ＩＩＩ族窒化物層１０５をホストする基板１０１への唯一の接続である。段状特徴１４０２は、この図では、そのホスト基板１０１から分離されており、ホスト基板１０１からの材料を実質的に含まないこともある。
次いで、ｎ－電極１４０１は、棒体１１０を基板１０１から除去後、素子１１１の背面側に堆積させられる。ｎ－電極１４０１は、好ましくは、段状特徴１４０２を含む。段状特徴１４０２は、プロセス＃２中、過酷な環境にさらされないこともあり、その分離まで、ホスト基板１０１とともに無傷な状態にあり、それは、低接触抵抗率を取得するために、ｎ－電極１４０１のための良好な表面条件をもたらすであろう。エリア１４０２は、棒体１１０または素子１１１がそのホスト基板１０１から除去されるまで、プロセス＃２において露出させられない。第２の光反射ＤＢＲ鏡３１３は、ＶＣＳＥＬ素子１１１のためのより良好な結晶品質の利益になるために、好ましくは、例えば、少なくとも、１～２μｍを上回って、段状特徴１４０２の縁から離れて設置される。したがって、素子１１１のｎ－電極１４０１が共振空洞構造のために有用ではないこともある空間を見出し得るので、段状特徴１４０２を使用して、ＶＣＳＥＬ素子１１１の収率は、増加させられることができる。
代替として、ｎ－電極１４０１は、ｐ－電極３０５のために作製される表面である、棒体１１０または素子１１１の上部表面上に配置されることもできる。
典型的に、ｎ－電極１４０１は、以下の材料から成る：Ｔｉ、Ｈｆ、Ｃｒ、Ａｌ、Ｍｏ、Ｗ、Ａｕ。例えば、ｎ－電極は、Ｔｉ－Ａｌ－Ｐｔ－Ａｕ（３０－１００－３０－５００ｎｍの厚さを伴う）から成り得るが、それらの材料に限定されない。これらの材料の堆積は、電子ビーム蒸発、スパッタリング、熱蒸発等によって実施され得る。
プロセス＃２が、ＥＬＯ ＩＩＩ族窒化物層１０５をホスト基板１０１から除去するために使用されるとき、ＥＬＯウイングがその間にある段状特徴１４０２を有する素子１１１の棒体１１０は、担体またはポリマーフィルム上に持ち上げられることができる。可能な素子１１１構成は、この場合、単一ウイング除去事例に関して図１０（ａ）－１０（ｆ）に描写されるものと同じ範囲に及ぶ。開放エリアを含む、２つのＥＬＯウイングを伴う可能な素子１１１設計は、図１４（ａ）－１４（ｇ）に示される。
（ステップ１０：棒体を別個の素子に分ける）
ｎ－電極を配置後、各棒体１１０は、図１５（ａ）および１５（ｂ）に示されるように、複数の素子１１１に分割される。具体的に、図１５（ａ）および１５（ｂ）は、ｎ－電極形成後、素子１１１を分割するためのプロセスを図示する。
分割支持領域１５０１は、図１５（ｂ）に示されるように、棒体１１０を個々の素子１１１に分割することに役立つ。破断方法および他の従来の方法が使用されることができるが、これらの方法に限定されない。
（ステップ１１：各素子をヒートシンクプレート上に搭載する）
図１６（ａ）、１６（ｂ）、１６（ｃ）、１６（ｄ）、１６（ｅ）、および１６（ｆ）は、ヒートシンクプレート１６０１上への除去された素子１１１の棒体１１０の設置を図示する。
ステップ８後、分割された棒体１１０は、３つのアプローチのうちの１つを使用して持ち上げられる：（１）図１６（ａ）に示されるように、ポリマーフィルム１２０１を素子１１１の棒体１１０に取り付け、次いで、図１６（ｄ）に示されるように、はんだ１６０２を使用して、素子１１１の棒体１１０を担体プレート１６０１に接合すること；（２）図１６（ｂ）に示されるように、ポリマーフィルム１２０１を接合プレート１６０３に取り付け（接合プレート１６０３は、直接、素子１１１の棒体１１０に接合される）、次いで、図１６（ｅ）に示されるように、はんだ１６０２を使用して、接合プレート１６０３を担体プレート１６０１に接合すること；および、（３）図１６（ｃ）に示されるように、ポリマーフィルム１２０１を接合プレート１６０３に取り付け（接合プレート１６０３は、直接、素子１１１の棒体１１０に接合されるフィンガ状構造１６０４を有する）、次いで、図１６（ｆ）に示されるように、はんだ１６０２を使用して、接合プレート１６０３を担体プレート１６０１に接合すること。
一実施形態では、ポリマーフィルム１２０１は、ＵＶ光にさらされるＵＶ感光ダイシングテープであり、ＵＶ光は、フィルム１２０１の接着強度を低減させることができる。これは、素子１１１をフィルム１２０１から除去することを容易にする。
このステップでは、ＡｌＮから成る、ヒートシンクプレート１６０１が、調製される。Ａｕ－Ｓｎはんだ１６０２が、ヒートシンクプレート１６０１上に配置され、ヒートシンクプレート１６０１が、はんだ１６０２の融解温度を上回って加熱され、ポリマーフィルム１２０１上の素子１１１が、Ａｕ－Ｓｎはんだ１６０２を使用して、ヒートシンクプレート１６０１に接合される。素子１１１は、どちらが発光側として露出させられるかに応じて、２つの方法でヒートシンクプレート１６０１上に搭載されることができる：（１）ｎ－電極１４０１側を下にして、または、（２）ｐ－電極３０５側を下にして。図１６（ｄ）－１６（ｆ）は、はんだ１６０２を使用して、ヒートシンクプレート１６０１に搭載される素子１１１を示す。代替として、担体プレートが、ヒートシンク構造である。
（ステップ１２：ヒートシンクプレートを分割する）
図１７（ａ）、１７（ｂ）、１７（ｃ）、および１７（ｄ）は、本発明の一実施形態による、ワイヤ接合部が素子１１１に取り付けられる方法を図示する。
図１７（ａ）－１７（ｄ）に示されるように、ワイヤ接合部１７０１および１７０２が、素子１１１に取り付けられ、次いで、ヒートシンクプレート１６０１が、例えば、素子１１１のうちの１つ以上間で分割される。図１７（ａ）は、段状特徴によって分離された２つのＶＣＳＥＬ開口を有する例示的素子１１１であり、図１７（ｂ）は、単一ＶＣＳＥＬ開口を有する例示的素子である。図１７（ｃ）および１７（ｄ）は、接合部１７０１、１７０２が、それらのそれぞれの設計の素子１１１の全体的棒体１１０のために調製される方法を図示する。
図１７（ａ）－１７（ｄ）は、棒体１１０の形態におけるＶＣＳＥＬ素子１１１が、より大きい電力または光放出を要求する用途のために統合され得る方法を図示する。しかしながら、モノクロまたはマルチカラーのいずれかである、大量の光束を要求する、用途においてさえ、いくつかの棒体１１０を一緒に統合することができる。
図１８（ａ）は、本発明の実施形態による、モノクロ統合を図示し、図１８（ｂ）は、複数の素子１１１をヒートシンクプレート１６０１上に伴う多色統合を図示する。
（ディスプレイ用途のための物質移動）
（方法１）
本発明は、標的化されたサイズが５０μｍを下回るときのより小さい発光開口（代替として、発光型無機ピクセルと呼ばれる）の物質移動の問題に対する解決策を提供する。
ＥＬＯ ＩＩＩ族窒化物層１０５上に製作されたＶＣＳＥＬ素子１１１は、上で述べられるように、除去されることができる。特に、これらの素子１１１は、好ましくは、より大きいＥＬＯウイング領域とより小さい開放エリア１０３とを有し、ウイング領域と開放エリア１０３との間の比率は、１を上回り、より好ましくは、５～１０であるべきであり、特に、開放エリア１０３は、約１～５μｍであるべきである。したがって、素子１１１は、ＩＩＩ族窒化物基板１０１からより容易に除去されることができ、容易な様式で、外部担体に移送されるか、または、さらなるステップにおいて処理されることができる。
図１９は、ＶＣＳＥＬ素子１１１をディスプレイの背面パネル上に統合するためのフローチャート、または光束を最大化するためのフローチャートである。ステップは、下で説明される。
ステップＡ：素子１１１（棒体１１０）が、基板１０１から除去される。
ステップＢ：素子１１１が、さらに処理され、製作を完了するか、または、さらなる製作が要求されない場合、ステップＣにスキップする。
ステップＣ：素子１１１をドナーウエハに移送する。
ステップＤ：Ｊｕｇｇｌｉｎｇ Ｎｅｅｄｌｅ Ｈａｎｄｌｅｒ（ＪＮＨ）スタンプを用いて、電気特性評価を行う。
ステップＥ：要件を満たしたマップをＪＮＨにフィードバックする。
ステップＦ：ＪＮＨの真空制御された針を用いて、要件を満たした素子１１１を取り出す。
ステップＧ：ディスプレイパネルマップをＪＮＨにフィードバックする。
ステップＨ：ディスプレイパネルマップに従って、要件を満たした素子１１１をＪＮＨ上に再配置する。
ステップＩ：素子１１１（棒体１１０）を所望の場所において解放する。
ステップＪ：要件を満たした素子１１１をディスプレイパネルに接合する。
ステップＫ：ワイヤ接合部またはリボン接合部を画定する。
ステップＬ：終了。
素子１１１は、図１０（ａ）－１０（ｌ）および１６（ａ）－１６（ｆ）に示され、裸素子１１１、またはヒートシンクプレート１６０１と組み合わせた素子１１１のいずれかが、素子１１１の棒体１１０を全体として統合するために専用のプロセスを図示する図２０（ａ）に示されるように、ドナーウエハ２００１に移送される。
着目素子１１１は、開放エリア１０３の両側のＶＣＳＥＬ素子１１１またはＥＬＯウイングのうちの１つ上の単一ＶＣＳＥＬ素子１１１を有する素子１１１の棒体１１０であることができる。例えば、図２０（ａ）－２０（ｅ）は、開放エリア１０３の両側のＶＣＳＥＬ素子１１１のための移送フローを図示し、図２１（ａ）－２１（ｄ）は、個々の素子１１１が扱われるときの移送フローを図示する。
図２０（ａ）に示されるような個々の素子１１１、または図２１（ａ）に示されるような素子１１１の棒体１１０が、ステップＧ後、ドナーウエハ２００１に移送されることができるか、または、ステップＨ後、決定することができる。図２０（ｂ）に示されるように、ＪＵＧＧＬＩＮＧ ＮＥＥＤＬＥ ＨＡＮＤＬＥＲ（ＪＮＨ）スタンプ２００２が、使用され得、ＪＮＨスタンプ２００２は、図２０（ａ）に示されるように、１つ以上のＪＮＨ針２００３のアレイと、電気、真空、加熱、論理制御等の機能２００４とから成る。例えば、ＪＮＨスタンプ２００２は、２０ｍｍ×２０ｍｍのサイズであり、素子１１１を電気的に特性評価し、ドナーウエハ２００１から取り出し得る。
ＪＮＨスタンプ２００２は、隣接する素子１１１、例えば、図２０（ｃ）および２１（ｂ）に示されるように、ｘ個毎の素子１１１を移送し得るか、または、ある間隔において間隔を置かれる素子１１１、例えば、図２０（ｄ）および２１（ｃ）に示されるように、３ｘ毎の素子１１１を移送し得る。
単純粗面推定では、例えば、ピッチ２０μｍを伴う４０μｍ×４０μｍの典型的素子１１１寸法が、検討されるとき、スタンプ２００２は、縦に３３３個および横に３３３個の素子１１１に対応し得る。したがって、少なくとも１００，０００個の素子１１１が、１分以内に移送され得る（高度な器具類を用いることで、より高速にされることができる）。
マイクロＬＥＤディスプレイ移送プロセスも、図２０（ｅ）および２１（ｄ）に示されるように、この移送プロセスに容易に採用されることができる。ディスプレイ２００５は、複数の素子１１１から成り得、ＪＮＨスタンプ２００２は、素子１１１のアレイ２００６を取り出し、設置することができる。
プロセス＃１およびプロセス＃２の両方は、除去プロセスおよび製作技法がＶＣＳＥＬ素子１１１およびマイクロＬＥＤ素子１１１の両方のために採用されるとき、産業規格を満たす潜在性を有する。
この方法の利点は、以下を含む。
・素子１１１または素子１１１の棒体１１０は、同種エピタキシにおいて作製されることができる。
・素子１１１は、同種エピタキシャル素子１１１と比較して、低瑕疵を有するＥＬＯウイング領域上に製作される。
・素子１１１サイズが、＜５０μｍになるとき、瑕疵は、明るさを決定することにおいて重要な役割を果たすであろう。しかしながら、このアプローチは、これに耐えるであろう。
・段状特徴によって分離された各個々の素子１１１が別個に扱われる場合、ディスプレイ用途におけるデッドピクセルの問題は、ディスプレイパネル統合中、各ピクセルを別のピクセルでバッキングすることによって、解決されることができる。
・従来のサイズ統合限界を克服することができ、バックアップピクセルを所与の空間内に追加する。
・素子１１１を伴う棒体１１０の移送方法は、各個々の素子１１１の取り出しと比較して、より多くのスループットを有する。
・フルカラー統合またはモノリシック統合が、プログラマブルＪＮＨを用いて可能である。
（方法２）
図２２は、本明細書に説明される方法を使用して製作されたＶＣＳＥＬ、マイクロＬＥＤ、または端面発光レーザ等の素子１１１を除去するために使用され得る、第２の方法を図示する。具体的に、図２２は、紫外線（ＵＶ）に敏感な担体（例えば、ポリマーフィルム）２２０１と、ＵＶレーザ２２０１とを使用する、可能な物質移動技法のうちの１つを示し、素子１１１の棒体１１０は、担体２２０１に接着２２０３されている。
素子１１１の棒体１１０は、ＵＶに敏感なポリマーフィルム２２０１上に除去され、次いで、電気パッド２２０５または他の構成要素を有する機能背面パネル２２０４、例えば、薄膜トランジスタ、統合された背面パネル、またはＣＭＯＳ回路背面パネル上に統合される。ＵＶに敏感なポリマーフィルム２２０１上の素子１１１の棒体１１０は、パルスＵＶレーザ２２０２によって、機能背面パネル２２０４をそれに近接させながら、ポリマーフィルム２２０１の背面側から照射される。
（用語の定義）
（ＩＩＩ族窒化物系基板）
ＩＩＩ族窒化物系基板１０１は、ＩＩＩ族窒化物系基板が、成長制限マスク１０２を通してＩＩＩ族窒化物半導体層１０５、１０６、１０９の成長を可能にする限り、任意のタイプのＩＩＩ族窒化物系基板を備え得、｛０００１｝、｛１１－２２｝、｛１－１００｝、｛２０－２１｝、｛２０－２－１｝、｛１０－１１｝、｛１０－１－１｝面等または他の面上で、バルクＧａＮおよびＡｌＮ結晶基板からスライスされる任意のＧａＮ基板１０１。
（ヘテロ基板）
さらに、本発明は、ヘテロ基板１０１を使用することもできる。例えば、ＧａＮテンプレートまたは他のＩＩＩ族窒化物系半導体層が、成長制限マスク１０２に先立って、サファイア、Ｓｉ、ＧａＡｓ、ＳｉＣ等のヘテロ基板１０１上に成長させられ得る。ＧａＮテンプレートまたは他のＩＩＩ族窒化物系半導体層は、典型的に、約２～６μｍの厚さまでヘテロ基板１０１上に成長させられ、次いで、成長制限マスク１０２が、ＧａＮテンプレートまたは他のＩＩＩ族窒化物系半導体層上に配置される。
（成長制限マスク）
成長制限マスク１０２は、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３、ＡｌＮ、ＡｌＯＮ、ＭｇＦ、ＺｒＯ２等の誘電体層、またはＷ、Ｍｏ、Ｔａ、Ｎｂ、Ｒｈ、Ｉｒ、Ｒｕ、Ｏｓ、Ｐｔ等の耐熱金属または貴金属を備えている。成長制限マスク１０２は、上記の材料から選択される積層構造であり得る。それは、上記の材料から選定される多重スタッキング層構造でもあり得る。
一実施形態では、成長制限マスク１０２の厚さは、約０．０５～３μｍである。マスクの幅は、好ましくは、２０μｍより大きく、より好ましくは、幅は、４０μｍより大きい。成長制限マスク１０２は、スパッタ、電子ビーム蒸着、プラズマ強化化学蒸着（ＰＥＣＶＤ）、イオンビーム蒸着（ＩＢＤ）等によって堆積させられるが、それらの方法に限定されない。
ｍ面自立ＧａＮ基板１０１上で、成長制限マスク１０２は、複数の開放エリア１０３を備え、複数の開放エリア１０３は、基板１０１の１１－２０方向と平行な第１の方向および基板１０１の０００１方向と平行な第２の方向に、第２の方向に延びる間隔で周期的に、配置される。開放エリア１０３の長さは、例えば、２００～３５，０００μｍであり、幅は、例えば、２～１８０μｍであり、開放エリア１０２の間隔は、例えば、２０～１８０μｍである。開放エリア１０３の幅は、典型的に、第２の方向において一定であるが、必要に応じて、第２の方向において変更され得る。
ｃ面自立ＧａＮ基板１０１上で、開放エリア１０３は、基板１０１の１１－２０方向と平行な第１の方向および基板１０１の１－１００方向と平行な第２の方向に配置される。
半極性（２０－２１）または（２０－２－１）ＧａＮ基板１０１上で、開放エリア１０３は、それぞれ、［－１０１４］および［１０－１４］と平行な方向に配置される。
代替として、ヘテロ基板１０１が、使用されることができる。ｃ面ＧａＮテンプレートが、ｃ面サファイア基板１０１上に成長させられるとき、開放エリア１０３は、ｃ面自立ＧａＮ基板と同一の方向にあり、ｍ面ＧａＮテンプレートが、ｍ面サファイア基板１０１上に成長させられるとき、開放エリア１０３は、ｍ面自立ＧａＮ基板１０１と同一の方向にある。こうすることによって、ｍ面劈開面が、ｃ面ＧａＮテンプレートを用いて素子１１１の棒体１１０を分割するために使用されることができ、ｃ面劈開面が、ｍ面ＧａＮテンプレートを用いて素子１１１の棒体１１０を分割するために使用されることができ、それは、非常に好ましい。
（ＩＩＩ族窒化物系半導体層）
ＥＬＯ ＩＩＩ族窒化物層１０５、ＩＩＩ族窒化物半導体素子層１０６、および島状ＩＩＩ族窒化物半導体層１０９は、Ｉｎ、Ａｌ、および／またはＢのみならず、Ｍｇ、Ｓｉ、Ｚｎ、Ｏ、Ｃ、Ｈ等の他の不純物も含むことができる。
ＩＩＩ族窒化物系半導体素子層１０６は、概して、ｎ型層、ドープされていない層、およびｐ型層の中から少なくとも１つの層を含む３つ以上の層を備えている。ＩＩＩ族窒化物系半導体素子層１０６は、具体的に、ＧａＮ層、ＡｌＧａＮ層、ＡｌＧａＩｎＮ層、ＩｎＧａＮ層等を備えている。素子１１１が複数のＩＩＩ族窒化物半導体層を有する場合、互いに隣接する島状ＩＩＩ族窒化物系半導体層１０９間の距離は、概して、３０μｍ以下、好ましくは、１０μｍ以下であるが、これらの数字に限定されない。半導体素子１１１では、半導体素子１１１のタイプによるいくつかの電極が、所定の位置に配置される。
（エピタキシャル側方過成長）
成長制限マスク１０２の縞状開放エリア１０３から成長制限マスク１０２上でＥＬＯを使用して成長させられる島状ＩＩＩ族窒化物半導体層１０９の結晶化度は、非常に高い。
さらに、２つの利点が、ＩＩＩ族窒化物基板１０１を使用して、取得され得る。１つの利点は、高品質島状ＩＩＩ族窒化物半導体層１０９が、サファイア基板１０１を使用することと比較して、非常に低い欠陥密度等を伴って取得され得ることである。
エピ層１０９および基板１０１の両方に類似または同一の材料を使用することにおける別の利点は、それがエピ層１０９内の歪みを低減させ得ることである。類似または同一の熱膨張により、この方法は、エピタキシャル成長中の基板１０１の曲がりの量も低減させ得る。効果は、上記のように、生成収率が、温度の均一性を改良するために高くあり得ることである。
エピ層１０５、１０６、１０９の成長のためのサファイア（ｍ面、ｃ面）、ＬｉＡｌＯ２、ＳｉＣ、Ｓｉ等のヘテロ基板１０１の使用は、これらの基板が低コスト基板であることである。これは、大量生産のために重要な利点である。
素子１１１の品質に関して言えば、自立ＩＩＩ族窒化物系基板１０１の使用が、上記の理由に起因して、より好ましい。他方では、ヘテロ基板１０１の使用は、劈開点におけるより弱い接合強度に起因して、ＩＩＩ族窒化物系半導体層１０５、１０６、１０９を除去することを容易にする。
さらに、複数の島状ＩＩＩ族窒化物半導体層１０９が成長させられるとき、これらの層１０９は、互いから分離されているので、すなわち、孤立して形成されるので、島状ＩＩＩ族窒化物半導体層１０９の各々の中で発生させられる引っ張り応力または圧縮応力は、層１０９内に限定され、引っ張り応力または圧縮応力の効果は、他のＩＩＩ族窒化物系半導体層に影響を及ぼさない。
さらに、成長制限マスク１０２およびＥＬＯ ＩＩＩ族窒化物層１０５が化学的に接合されないので、ＥＬＯ ＩＩＩ族窒化物層１０５内の応力は、成長制限マスク１０２とＥＬＯ ＩＩＩ族窒化物層１０５との間の界面において引き起こされるスライドによって緩められることができる。
さらに、図１（ａ）における非成長領域１０４によって示される各島状ＩＩＩ族窒化物半導体層１０９間の間隙の存在は、複数の島状ＩＩＩ族窒化物半導体層１０９の行を有する基板１０１をもたらし、それは、可撓性を提供し、基板１０１は、外部力が加えられると容易に変形させられ、曲げられ得る。
したがって、基板１０１内にわずかな反り、湾曲、または変形が発生する場合でさえ、これは、小さい外部力によって容易に補正されることができ、亀裂の発生を回避する。結果として、真空チャックによる基板１０１の取り扱いが、可能であり、それは、半導体素子１１１の製造プロセスをより容易に実行されるようにする。
解説されるように、高品質半導体結晶から作製される島状ＩＩＩ族窒化物半導体層１０９は、基板１０１の湾曲を抑制することによって成長させられることができ、さらに、ＩＩＩ族窒化物半導体層１０５、１０６、１０９が、非常に厚いときでさえ、亀裂等の発生は、抑制されることができ、それによって、大面積半導体素子１１１が、容易に実現されることができる。
（平坦表面領域）
平坦表面領域１０７は、層屈曲領域１０８の間にある。さらに、平坦表面領域１０７は、成長制限マスク１０２の領域内にある。
半導体素子１１１の製作は、主に、平坦表面領域１０７上で実施される。平坦表面領域１０７の幅は、好ましくは、少なくとも５μｍであり、より好ましくは、１０μｍ以上である。平坦表面領域１０７は、平坦表面領域１０７内の半導体層１０５、１０６、１０９の各々に関する厚さの高い均一性を有する。
（層屈曲領域）
図１（ｂ）は、層屈曲領域１０８を図示する。活性層１０６ａを含む層屈曲領域１０８が、素子１１１内に残っている場合、活性層１０６ａから放出される光の一部は、再吸収される。結果として、エッチングによって、層屈曲領域１０８内の活性層１０６ａの少なくとも一部を除去することが好ましい。
活性層１０６ａを含む、層屈曲領域１０８が、ＶＣＳＥＬ素子１１１内に残っている場合、レーザモードは、低屈折率（例えば、ＩｎＧａＮ層）に起因して、層屈曲領域１０８によって影響され得る。結果として、エッチングによって、層屈曲領域１０８内の活性層１０６ａの少なくとも一部を除去することが好ましい。
活性層１０６ａによって形成される放出領域は、電流注入領域である。ＶＣＳＥＬ１１１の場合、放出領域は、共振空洞開口構造であり、共振空洞開口構造は、垂直に、ｐ－側の上方またはｎ－側の下方、または、垂直に、ｎ－側の上方またはｐ－側の下方にある。
ＶＣＳＥＬに関して、放出領域の縁は、層屈曲領域１０８の縁から、少なくとも１μｍ以上、より好ましくは、５μｍにあるべきである。
別の視点から、平坦表面領域１０７のエピタキシャル層は、開口部エリア１０３を除き、開口部エリア１０３のエピタキシャル層より少ない瑕疵密度を有する。したがって、開口構造は、ウイング領域上を含む平坦表面領域１０７内に形成されるべきことがより好ましい。
（半導体素子）
半導体素子１１１は、例えば、ショットキーダイオード、発光ダイオード、半導体レーザ、光ダイオード、トランジスタ等であるが、これらの素子１１１に限定されない。本発明は、特に、ＶＣＳＥＬのために有用である。本発明は、特に、空洞形成のための平滑領域を要求する半導体レーザのために有用である。
（ポリマーフィルム）
ポリマーフィルム１２０１は、島状ＩＩＩ族窒化物半導体層１０９をＩＩＩ族窒化物系基板１０１またはヘテロ基板１０１と共に使用されるＧａＮテンプレートから除去するために使用される。本発明では、市販されている、ＵＶに敏感なダイシングテープを含むダイシングテープが、ポリマーフィルム１２０１として使用されることができる。例えば、ポリマーフィルム１２０１の構造は、三重層または二重層を備え得るが、それらの例に限定されない。例えば、約８０μｍの厚さを有する基部フィルム材料は、ポリ塩化ビニル（ＰＶＣ）から作製され得る。例えば、約３０μｍの厚さを有するバッキングフィルム材料は、テレフタル酸ポリエチレン（Ｐ．Ｅ．Ｔ．）から作製され得る。例えば、約１５μｍの厚さを有する接着性層は、アクリルのＵＶに敏感な接着剤から作製され得る。
ポリマーフィルム１２０１が、ＵＶに敏感なダイシングテープであり、ＵＶ光にさらされると、フィルム１２０１の粘着性は、著しく低減させられる。島状ＩＩＩ族窒化物半導体層１０９を基板１０１から除去後、ポリマーフィルム１２０１は、ＵＶ光によって暴露され、それは、除去を容易にする。
（ヒートシンクプレート）
上記に記載のように、除去された棒体１１０は、ＡｌＮ、ＳｉＣ、Ｓｉ、Ｃｕ、ＣｕＷ等であり得るヒートシンクプレート１７０１に移送され得る。図１７（ａ）－１７（ｄ）に示されるように、Ａｕ－Ｓｎ、Ｓｕ－Ａｇ－Ｃｕ、Ａｇペースト等であり得る接合するためのはんだ１７０２が、ヒートシンクプレート１７０１上に配置される。次いで、ｎ－電極３１１またはｐ－電極３０５が、はんだ１７０２に接合される。素子１１１は、ヒートシンクプレート１７０１にフリップチップ接合されることもできる。
素子１１１をヒートシンクプレート１７０１に接合する場合、ヒートシンクプレート１７０１のサイズは、問題ではなく、所望に応じて設計されることができる。
（光反射ＤＢＲ鏡）
本発明で述べられた光反射層は、誘電ＤＢＲ鏡とも称される。ＤＢＲ鏡は、例えば、半導体多層フィルムまたは誘電多層フィルムから成る。誘電材料の例は、限定ではないが、Ｓｉ、Ｍｇ、Ａｌ、Ｈｆ、Ｎｂ、Ｚｒ、Ｓｃ、Ｔａ、Ｇａ、Ｚｎ、Ｙ、Ｂ、Ｔｉ等、または、ＳｉＮ、ＡｌＮ、ＡｌＧａＮ、ＧａＮ、ＢＮ等のようなこれらの元素の窒化物、または、ＳｉＯｘ、ＴｉＯｘ、ＮｂＯｘ、ＺｒＯｘ、ＴａＯｘ、ＺｎＯｘ、ＡｌＯｘ、ＨｆＯｘ、ＳｉＮｘ、ＡｌＮｘ等のようなこれらの元素の酸化物を含む。光反射層は、代替として、異なる屈折率を有する１つ以上の誘電材料を積層することによって取得されることができる。異なる屈折率の材料、異なる厚さ、および種々の数の材料層が、所望の光反射率を取得するために選定される。誘電層の各フィルムの厚さは、材料および共振空洞から放出される光の発振波長に応じて、調節されることができる。
好ましくは、これらの層の厚さは、発振波長の４分の１の奇数倍である。上部に１つおよび底部に１つの２つの光反射性要素の反射率は、異なる。活性層、ｎ－ＧａＮ層、およびｐ－ＧａＮ層の一部を含む、これらの２つの光反射要素は、集合的に、共振空洞と呼ばれる。一般に、素子の光反射層の発光側の反射率は、他の側より小さい。
（電流閉じ込め領域）
共振空洞は、ＶＣＳＥＬ素子１１１を通して流動する電流を開口の共振空洞の直径内に閉じ込めるために十分に狭く成形することによって作成されることができる。これは、電流注入が生じる、開口の周囲の層をその近隣より伝導性にすることによって達成されることができる。例えば、反応性イオンエッチングまたはプラズマエッチングまたは誘電マスクのいずれかを使用して、開口の近隣領域は、抵抗性に作製されることができる。
（代替実施形態）
（第１の実施形態）
第１の実施形態による、ＩＩＩ族窒化物系半導体素子１１１およびそれを製造する方法が、解説される。
第１の実施形態では、図１（ａ）－１（ｃ）に示されるように、基部基板１０１またはホスト基板１０１が、最初に、提供され、複数の縞状開口部エリア１０３を有する成長制限マスク１０２が、基板１０１上に形成される。
本実施形態では、島状ＩＩＩ族窒化物半導体層１０９は、主として、非常に平滑表面を伴って、均一である。その後、図４（ａ）－４（ｇ）、５（ａ）－５（ｉ）、および１０（ａ）－１０（ｌ）に示されるように、発光開口が、電流閉じ込め領域を設計することを通して、ＥＬＯウイング領域上に画定された。ＶＣＳＥＬのＤＢＲ鏡のうちの１つが、電流閉じ込め領域上に設置される。ＶＣＳＥＬは、選択された波長をフィルタ処理するために、電流開口の上部にＤＢＲ等の光反射鏡を要求する。
島状ＩＩＩ族窒化物半導体層１０９を含む素子１１１の棒体１１０は、プロセス＃１またはプロセス＃２を使用して、除去される。第２の光反射鏡が、成長制限マスク１０２とＥＬＯ ＩＩＩ族窒化物層１０５との間の界面における背面領域上に設置され、次いで、ｎ－電極が、図１０（ａ）－１０（ｌ）において解説されるように、素子１１１設計に応じて、画定される。島状ＩＩＩ族窒化物半導体層１０９は、破断方法を使用して、素子１１１に分割される。この方法は、ＥＬＯ ＩＩＩ族窒化物層１０５をホスト基板１０１から除去する前に適用されることができる。これらの方法がより良好な結果を取得するいくつかの理由が存在すると考えられる。
第１に、島状ＩＩＩ族窒化物半導体層１０９は、自立ＧａＮ基板１０１から除去される。自立ＧａＮ基板１０１は、転位および積層欠陥等の多くの瑕疵を有する。しかしながら、エピタキシャル成長のために小領域のみを露出させ、エピタキシャル層がウイング領域（ウイング領域は、ＩＩＩ族窒化物基板１０１と直接垂直に接触していない）上に落ち着くことを可能にすることは、発光開口のためのより少ない瑕疵領域を実現することができる。さらに、島状ＩＩＩ族窒化物半導体層１０９は、ＭＯＣＶＤによって作製され、したがって、それらは、極度に高い結晶品質を有する。
第２に、開放領域の幅および破断エリアの高さは、非常に狭く、短い。それは、エピタキシャル層が容易に除去されるようにする。幅は、約１～５μｍであり、高さは、約５～１８０μｍである。島状半導体層１０９は、ＶＣＳＥＬを取得するための上記に記載される方法のステップ１－１３によって処理される。
非合体縞状パターンアプローチが、半極性および非極性ＥＬＯ ＩＩＩ族窒化物層１０５に関して議論されるように、ＶＣＳＥＬ素子１１１を製作するために選定されるとき、極性ＥＬＯ ＩＩＩ族窒化物層１０５と異なり、非極性および半極性のＥＬＯ ＩＩＩ族窒化物層１０５は、例えば、図１１（ｉ）、１１（ｊ）、および１１（ｋ）に図示されるように、ＶＣＳＥＬ空洞全体およびその電極パッドを製作するために十分でない空間を伴う縦横比を形成する傾向にある。そのようなシナリオでは、図１１（ｉ）および１１（ｊ）に示されるように、ホスト基板１０１上に形成される、複雑な縦横比非合体ＥＬＯ ＩＩＩ族窒化物層１０５は、図１１（ｋ）に示されるもの等の縦横比に戻るようにエッチングまたは研磨され、それは、図１０（ａ）－１０（ｆ）に示されるような完全な素子１１１構造に適応する。
この方法は、ＶＣＳＥＬ素子１１１のＤＢＲ鏡を製作するための平滑界面を取得するために有利である。ＤＢＲ鏡を製作するために、光電気エッチングによって、基板１０１を薄くするような、または半導体層を除去するような一般的アプローチは、手間がかかり、かつ結晶配向依存である。しかしながら、このアプローチは、ロバストかつ結晶平面から独立する。素子層１０６を生成するために使用される基板１０１は、類似製作のために、数回、リサイクルされることができる。本発明のアプローチは、ＤＢＲ鏡のための平滑結晶界面だけではなく、本発明が共振空洞をＥＬＯ ＩＩＩ族窒化物層１０５のウイング上に完全に製作することを提案するので、良好な結晶品質素子１１１も提供する。好ましくは、これは、素子層１０６が成長させられる基板１０１の開放領域を含まない。
（第２の実施形態）
第２の実施形態では、ＩＩＩ族窒化物基板１０１上のＥＬＯ ＩＩＩ族窒化物層１０５が、図２（ａ）－２（ｆ）に示されるように、合体するように作製される。残りの素子１１１の製作は、第１の実施形態に類似するが、追加のエッチングが、ＥＬＯ ＩＩＩ族窒化物層１０５をホスト基板１０１から除去するために、合体領域２０３において実施されなければならない。ＥＬＯ ＩＩＩ族窒化物層１０５をホスト基板１０１から除去後、共振空洞の第２のＤＢＲ鏡が、第１の実施形態に述べられたものと類似製作ステップに続いて、実装される。
（第３の実施形態）
第３の実施形態は、前の実施形態では平面成長制限マスク１０２によって覆われたＩＩＩ族窒化物基板１０１表面を成形することを除き、ＶＣＳＥＬ素子１１１を設計するための第１および第２の実施形態に類似する。成長制限マスク１０２（その形状が、後に、第２のＤＢＲを設置するための界面としての役割を果たす）は、図４（ａ）－４（ｇ）および５（ａ）－５（ｉ）に示されるように、ホスト基板１０１の表面から離れた曲率の中心を有する有限半径曲線として、または長方形／テーパ状容器表面として成形されることができる。後に、成形された表面は、ＥＬＯ ＩＩＩ族窒化物層１０５の成長のために露出させられる開放エリアを残して、成長制限マスク１０２で覆われる。略長方形またはテーパ状容器形状は、ＲＩＥのようなドライエッチングを使用して形成されることができ、２周期のマスクパターンが、図４（ａ）－４（ｇ）および５（ａ）－５（ｉ）に示される。
図５（ｇ）は、パターン化されたホスト基板１０１を図示する。界面が有限半径の湾曲した表面に修正されたＥＬＯ ＩＩＩ族窒化物層１０５を除去するために、ホスト基板１０１は、２周期成長制限マスク１０２を用いて、パターン化される必要がある。例えば、図５（ａ）に説明されるようなドライエッチング、または図４（ａ）に説明されるような電気化学エッチングプロセス、または代替として、ホスト基板１０１上への成長制限マスク１０２の所望の構造のナノインプリントは、いくつかの可能な技法である。
本発明全体を通して、素子１１１設計は、断面図を使用して表示されるが、その実際の表現は、上面から見た縞構造が図示される状態で提示されることが最良となるはずである。そのような視点のうちの１つは、図４（ｇ）および５（ｄ）の断面図とともに、図５（ｇ）に与えられている。代替として、図５（ｈ）に表示される成長制限マスク１０２のパッチ構造も、図４（ｇ）および図５（ｆ）に説明されるように、個々の素子１１１を実現するために従われ得る。そのような場合、素子１１１の棒体１１０を個々の素子１１１に分割することは、素子１１１を製作するために使用される縞状パターンと比較して、回避されることができる。
代替として、本実施形態は、高度にドープされたＩＩＩ族窒化物半導体層３０１を有するＩＩＩ族窒化物基板１０１上でも実践されることができる。
ホスト基板１０１が所望に応じてパターン化されると、開放領域から形成されるＥＬＯ ＩＩＩ族窒化物層１０５は、平滑界面を成長制限マスク１０２とＥＬＯ ＩＩＩ族窒化物層１０５との間に残すことによって、成長制限マスク１０２の形状を採用する。特に、ホスト基板１０１上にパターン化された形状は、ＥＬＯ ＩＩＩ族窒化物層１０５のウイングとしての役割を果たす。
所望のＥＬＯ ＩＩＩ族窒化物層１０５および半導体素子層１０６が、形成されると、上で述べられたものに類似するＶＣＳＥＬ素子１１１プロセスが、実施される。ＥＬＯ ＩＩＩ族窒化物層１０５は、プロセス＃１またはプロセス＃２のいずれかによって、ホスト基板１０１から除去される。ＶＣＳＥＬの共振空洞の第２のＤＢＲ鏡が、界面に設置された。
（第４の実施形態）
第４の実施形態は、プロセス＃２を使用して、素子１１１を対で持ち上げる。例えば、素子１１１は、各ユニットが２つの素子１１１（開放領域によって分離されたＥＬＯ ＩＩＩ族窒化物層１０５の各ウイング上に１つずつ）を含むように、分割される。図１４（ａ）－１４（ｇ）は、可能な素子１１１設計の拡大図である。
（第５の実施形態）
第５の実施形態では、ＥＬＯは、図３（ａ）－３（ｍ）および２３（ａ）－２３（ｆ）に示されるように、少なくとも２回、実施されることができる。第２のＥＬＯ成長に関して、成長制限マスク１０２は、光反射ＤＢＲ鏡のうちの１つ、好ましくは、ｎ－ＧａＮ側光反射鏡として選定されることができる。具体的に、図２３（ａ）、２３（ｂ）、２３（ｃ）、２３（ｄ）、２３Ｉ、および２３（ｆ）は、埋め込まれたＤＢＲ共振空洞ＶＣＳＥＬを製作するためのプロセスと、可能な設計の拡大されたバージョンを表す。
例えば、図２３（ａ）－２３（ｆ）に示される設計では、光反射層の埋設プロセスの間に取得される望ましくない結晶品質は、共振空洞経路から分離された。プロセスの一次ＥＬＯ ＩＩＩ族窒化物半導体層１０５は、ホスト基板１０１領域における開放領域経路２３０１を使用して、素子１１１動作から発生させられる熱を抽出するために使用されることができる。
この設計は、熱抽出のためにＩＩＩ族窒化物半導体層１０５を使用することなどのようないくつかの改変を有することができ、または、この設計は、それらを薄くし、発光円錐干渉を回避することができ、または、ｎ－側電極構造を閉鎖することによって、ｐ－側電極パターンを開放し、光が放出することを可能にすることができる。
プロセス＃２が、従われるとき、ホスト基板１０１から除去された素子１１１は、図２３（ａ）－２３（ｆ）に示されるように、開放領域の各側のウイング上に１つずつ、２つの共振空洞を有するように、慎重にエンジニアリングされることができる。
（第６の実施形態）
第６の実施形態では、ＡｌＧａＮ層が、島状ＩＩＩ族窒化物半導体層１０９として使用される。ＡｌＧａＮ層は、ＥＬＯ ＩＩＩ族窒化物層１０５として、０．０３～０．０５であるように設定されるＡｌ組成物とともに、種々の偏角基板１０１上に成長させられ得る。ＡｌＧａＮ層１０９は、本発明を使用して、非常に平滑な表面を有することができる。本発明を使用して、ＡｌＧａＮ層１０９は、島状ＩＩＩ族窒化物半導体層１０９として、種々の偏角基板１０１から除去されることができる。
（第７の実施形態）
第７の実施形態では、ＥＬＯ ＩＩＩ族窒化物層１０５が、種々の偏角基板１０１上に成長させられる。偏角配向は、ｍ－面からｃ－面に向かって、０～＋１５度および０～－２８度に及ぶ。本発明は、棒体１１０を破断せずに、棒体１１０を種々の偏角基板１０１から除去することができる。種々の結晶平面基板１０１が、使用されるとき、開放エリアにおける棒体１１０の除去された領域は、棒体１１０が機械的に除去されるときの階段のような劈開表面を処理し、ＶＣＳＥＬ素子１１１のためのＤＢＲ鏡を製作するために好適ではない開放エリアを作製し得る。しかしながら、結晶配向から独立して、棒体の除去されたウイング領域上の表面は、ＶＣＳＥＬ素子１１１のためのそのような繊細なＤＢＲ鏡を製作するために十分に平滑である。例えば、半極性棒体１１０が、そのホスト半極性平面２０－２－１または２０－２１から除去されるとき、棒体１１０の除去された部分の開放領域は、劈開非極性平面１０－１０等を含み得、それは、ホスト半極性平面から７５または１５度の角度にあり、図８（ｋ）に示されるように、開放領域における階段パターンのように見えるが、しかしながら、図８（ｉ）に示される棒体１１０のウイング領域は、開放領域より平滑な表面を含む。したがって、ＶＣＳＥＬ素子１１１のためのＤＢＲ鏡をＥＬＯ領域のウイング領域上に製作するための提案は、結晶平面から独立する、最良の解決策である。これは、製作プロセスを変化させずに、半導体平面素子１１１のための種々の偏角配向が、実現され得るので、本技法の利点である。
（第８の実施形態）
第８の実施形態では、ＥＬＯ ＩＩＩ族窒化物層１０５は、２つの異なるミスカット配向を伴って、ｃ－面基板１０１上に成長させられる。島状ＩＩＩ族窒化物半導体層１０９は、所望の素子１１１を処理後、除去される。
（第９の実施形態）
第９の実施形態では、サファイア基板１０１が、ヘテロ基板として使用される。この構造は、サファイア基板１０１および緩衝層を使用することを除き、第１の実施形態の構造とほぼ同じである。本実施形態では、緩衝層は、追加のｎ－ＧａＮ層または非ドープＧａＮ層も含み得る。緩衝層は、約５００～７００℃の低温で成長させられる。ｎ－ＧａＮ層または非ドープＧａＮ層は、約９００～１，２００℃のより高い温度で成長させられる。総厚は、約１～３μｍである。次いで、成長制限マスク１０２が、緩衝層およびｎ－ＧａＮ層または非ドープＧａＮ層上に配置される。素子１１１を完成させるためのプロセスの残りは、第１－第４の実施形態と同じである。
他方では、緩衝層を使用する必要はない。例えば、成長制限マスク１０２は、直接、ヘテロ基板１０１上に配置されることができる。その後、ＥＬＯ ＩＩＩ族窒化物層１０５および／またはＩＩＩ族窒化物系半導体素子層１０６が、成長させられることができる。この場合、ヘテロ基板１０１表面とＥＬＯ ＩＩＩ族窒化物層１０５の底部表面との間の界面は、多くの瑕疵を含む、ヘテロ界面に起因して、容易に分かれる。
本発明を採用して、ＥＬＯ ＩＩＩ族窒化物層１０５のウイング領域、および成長制限マスク１０２とＥＬＯ ＩＩＩ族窒化物層１０５との間の界面が、素子１１１内の共振空洞鏡として使用されるので、ＥＬＯ ＩＩＩ族窒化物層１０５の平滑界面が、ヘテロ基板１０１を使用してさえ、共振空洞のために取得されることができる。
ヘテロ基板１０１の使用は、大量生産のための大きな影響も有する。例えば、使用されるヘテロ基板１０１は、自立ＧａＮ基板１０１と比較して、サファイア、ＧａＡｓ、およびＳｉ等の低コストかつ大サイズ基板１０１であることができる。これは、低コスト素子１１１をもたらす。さらに、サファイアおよびＧａＡｓ基板は、低熱伝導率材料として周知であり、したがって、これらの基板を使用する素子１１１は、熱問題を有する。しかしながら、本発明を使用して、素子１１１は、ヘテロ基板１０１から除去されるので、それは、これらの熱問題を回避することができる。
さらに、素子１１１の棒体１１０を除去するためのＥＬＯ成長方法を使用する場合、この方法は、ヘテロ基板１０１を使用する場合に重要な問題となっている転位密度および積層欠陥密度を著しく低減させることができる。
したがって、本発明は、ヘテロ基板１０１の使用から結果として生じる問題の多くを解決することができる。
（第１０の実施形態）
第１０の実施形態は、固定された繊細なフック部を使用してＥＬＯ ＩＩＩ族窒化物層１０５を除去し、フック部は、ＥＬＯ ＩＩＩ族窒化物層１０５を一時的に保持し、それらを一時的担体基板上に解放するか、または、基板、ＣＭＯＳパネル、またはＴＦＴ背面パネルに恒久的に接合する。ＥＬＯ技法を使用して、より大きいウイングが、取得されることができ、ＶＣＳＥＬ、ＬＥＤ、パワーエレクトロニクス素子のようないくつかの素子１１１が、これらのウイング上に製作されることができる。そうすることによって、これらの素子１１１は、従来の基板から製作される素子１１１と比較して、低減させられた瑕疵の独特の特徴を所有する。
これは、図７（ａ）－７（ｊ）に説明される。図７（ｂ）に示されるように、合体されたＩＩＩ族窒化物層または離散体のいずれかであるフックプロセスの第１の部分では、両場合において、所望の光学素子１１１が、ＥＬＯ ＩＩＩ族窒化物層１０５の上部に設置されることができる。ＥＬＯ ＩＩＩ族窒化物層１０５は、例えば、化学蒸着（ＣＶＤ）、原子層堆積（ＡＬＤ）、またはスパッタリングを介して堆積させられるＳｉＯ２層でマスク７０１される。マスク７０１は、２つの異なるタイプのフック部７０２を設置することによって、有用なチップをＥＬＯウイングからのＥＬＯ ＩＩＩ族窒化物層１０５から抽出するように、パターン化されることができる。例えば、タイプ－１エッチングでは、開放ＥＬＯ窓が、図７（ｃ）に示されるように、マスク７０１パターン内に含まれる。したがって、開放ＥＬＯ窓は、フック部７０２としての機能を果たし、素子１１１を保持する。同様に、開放ＥＬＯ窓を含まない、タイプ－２エッチングでは、図７（ｇ）に示されるように、ある他のタイプのフック部７０２につながる。
このプロセスは、合体または離散ＥＬＯ ＩＩＩ族窒化物層１０５上での全てのフロントエンドプロセスを終了後に実施され得る。例えば、小サイズＬＥＤの場合、ＥＬＯウイング上に設計される動作素子１１１は、ｐ－電極およびｎ－電極をＩＩＩ族窒化物半導体層１０９の上部側に含む。ＩＩＩ族窒化物層１０９をホスト基板１０１上にエッチングするために使用されるマスク７０１は、不動態化層としての役割も果たし、電気漏出から保護すること、または小サイズＬＥＤのための効率を改良することができる。
マスク７０１（典型的に、ＳｉＯ２）を使用して、所望のチップ寸法が、少なくとも成長制限マスク１０２を露出させためエッチングされる。次いで、タイプ－２エッチングでは、フック層７０２が、露出させられた成長制限マスク１０２に接触するように設置される。代替として、フック層７０２は、開放ＥＬＯ窓において、ホスト基板１０１に接触し得る。下層の成長制限マスク１０２を露出させるようにＩＩＩ族窒化物半導体層１０９をエッチングするプロセスは、２つのステップにおいて行われることができ、例えば、＞１０μｍのより厚いＩＩＩ族窒化物半導体層１０９の場合、硬質マスク７０１が、最初に、下層成長制限マスク１０２が、この時点において露出させられないように、成長制限マスク１０２の若干上方までエッチングされ、次いで、第２のステップにおいて、フォトレジストのような軟質マスク７０１が、少なくとも、下層成長制限マスク１０２を露出させるために使用される。この構成は、タイプ－２エッチングにおいて命名されたパターン１であるフック部７０２設計のうちの１つにつながる。下層成長制限マスク１０２が２ステップエッチングプロセスを伴わずに露出させられ得る硬質マスク７０１および／または軟質マスク７０１のいずれかのみを使用することも可能であり得る。
タイプ－２エッチングでは、下層成長制限マスク１０２を露出させた後、エッチングされた層は、図７（ｆ）に示されるように、それらが成長制限マスク１０２とエッチングマスク７０１との間に挟まれていることを除き、ホスト基板１０１からの支持を保有していない。この段階では、ＩＩＩ族窒化物層素子１１１は、ホスト基板１０１から離れるように浮動しない。本発明者らは、成長制限マスク１０２を露出させた後、ＩＩＩ族窒化物層素子１１１の１００％が成長制限マスク１０２上に残っていることを実験的に観察した（例えば、図７（ｈ）における光学顕微鏡画像参照）。この時点におけるＩＩＩ族窒化物層素子１１１は、成長制限マスク１０２と成長制限マスク１０２を露出させるために使用されたマスク７０１との間に挟まれる。これは、本発明のアプローチのみを使用して達成可能である独特の構成である。ＥＬＯプロセスのための成長制限層は、最初に、ＭＯＣＶＤ反応器チャンバ内のＩＩＩ族窒化物層１０９の形成中、約３００℃の低温で調製されたが、成長制限マスク１０２は、約１，２００℃のより高い温度にさらされ、それは、成長制限マスク１０２とＩＩＩ族窒化物層１０９の背面との間のより弱い接合、例えば、ファンデルワールス力を促進するであろう。
代替として、さらなる固定プロセスが、図７（ｆ）に示されるように、薄い層であるチップ固定層７０２、好ましくは、厚さ１０ｎｍ～３００ｎｍの誘電ＳｉＯ２をエッチングマスク７０１の上部に設置することによって、可能であり得る。パターン１、パターン２、およびパターン３を含むいくつかのフック設計が、図７（ｇ）および７（ｈ）に示され、それは、エッチングマスク７０１およびチップ固定層７０２を選択的に開放することによって可能にされる。図７（ｈ）では、本発明者らは、実験的に実証されたパターン３フック設計を提示し、チップ固定層７０２が、素子１１１の幅を横断して伸びる縞を伴う素子１１１を保護する。
ここで、担体ウエハは、一時的または恒久的であることができ、それは、ＩＩＩ族窒化物層素子１１１に取り付けられ得る。超音波または機械的または熱処理を与え、唯一の支持フック層７０２が、破断されることができ、素子１１１は、担体ウエハ上に移送されることができる。
この独特のプロセスは、このマイクロＬＥＤ物質移動問題を解決するために有用であるだけではなく、下で説明されるように、ＶＣＳＥＬおよび二重クラッド端面発光ファブリペローレーザの独特のパターンを実現することにも役立つ。
（ＶＣＳＥＬ：基板が関わらない、エピタキシャル層上のｎ－側曲面鏡）
固定されたチップ層７０２を設置後、素子１１１は、図７（ｉ）に示されるように、結晶接合、電子ろう、または一時的取り付け層を使用して、一時的担体７０３上に移送され得る。一時的担体７０３上に移送後、素子１１１の背面側は、レジストを再び流し込むことによって、凹面としてパターン化され、曲面鏡が、素子１１１の背面側に製作され、素子１１１は、パッケージングのために、恒久的に接合されるウエハ７０６上に戻るように移送され、光は、素子１１１のｐ－側から抽出される。このプロセスを使用して、基板１０１を除去すると、ｐ－側からの光放出が、ＶＣＳＥＬ素子１１１のために可能となる一方、光電化学エッチングまたは電気化学エッチング等の他のプロセスでは、除去されたエピタキシャル層上のｎ－側曲面鏡は、可能でないこともある。
（二重クラッドファブリペロー（ＦＰ）レーザ）
図７（ｊ）は、本発明の一実施形態に従って製作される二重クラッドファブリペロー（ＦＰ）レーザを図示し、ＦＰレーザは、担体プレート７０３と、クラッド層７０７と、ｎ－ＧａＮおよび導波管層７０８と、単一または複数の量子井戸７０９と、ｐ－ＧａＮおよび導波管層７１０と、ＩＴＯクラッド層７１１とから成る。ＩＩＩ族窒化物層素子１１１を小サイズのＬＥＤまたはＶＣＳＥＬに分割することと異なり、ＦＰレーザは、隆起構造７１２および閉じ込め層７０７、７０８、７１０、７１１をＥＬＯウイング領域上に設置することによって、ＥＬＯウイング上に設計されることができる。例えば、上で議論されるフック技法のいずれかによって、レーザ棒体１１０を除去する前に、ＩＴＯ層７１１を外部から１つのクラッド層として設置し、除去後、窒化アルミニウム（ＡｌＮ）等の別のクラッド層７０７が、外部から設置される。このプロセスは、ｎ－ＧａＮおよび導波管層７０８におけるＥＬＯウイングの厚さが、長波長レーザの非常に重要な設計のためにエピタキシャルに制御され得、正確に設計されたレーザエピタキシャル層が、成長制限マスク１０２表面から除去されるので、二重クラッドＦＰレーザを達成するために、より制御可能である。２つのクラッド層７０７、７１１が、例えば、スパッタリング、電子ビーム、ＥＣＲ、ＣＶＤ等を使用して、外部から設置される。代替として、ｎ－ＧａＮおよび導波管層７０８におけるＥＬＯウイングのＦＰレーザの背面表面が必ずしも平坦ではない場合、ｎ－ＧａＮ基部層上の厚さが所望の寸法を超える場合でも、ＦＰレーザ棒体１１０を担体７０３上に移送後、第２のクラッド層７１１を設置する前に背面を所望の値までエッチングすることができる。この構成では、ジャンクションダウンまたはサンドウィッチ式冷却技法が、より良好な熱管理のために、最終素子１１１上に課されることができる。
（大量生産）
設計のうちの１つが、図２４（ａ）に示されるように、ＥＬＯ ＩＩＩ族窒化物層１０５で、ＤＢＲ状鏡構造、例えば、成長制限マスク１０２を埋め込むことに関して実験された。しかしながら、亀裂が、図２４（ｂ）に示されるように、ＥＬＯ ＩＩＩ族窒化物層１０５の表面上に発生させられた。具体的に、図２４（ａ）は、ＥＬＯ ＩＩＩ族窒化物層１０５によって埋め込まれた成長制限マスク１０２を図示し、図２４（ｂ）は、ＥＬＯ ＩＩＩ族窒化物層１０５の表面内の可視亀裂を示す。
埋め込まれたＤＢＲ鏡材料、主に、成長制限マスク１０２からの誘電層と半導体ＥＬＯ ＩＩＩ族窒化物層１０５との熱膨張係数は、かなり異なる。結果として、かなりの応力が、環境の温度が変化すると、これらの層１０２、１０５間に発達させられるであろう。一般に、ＥＬＯ ＩＩＩ族窒化物層１０５は、約７００℃～１，２００℃のＭＯＣＶＤ環境内で製作され、それらは、製作素子１１１の室温まで冷却されなければならない。これは、埋め込まれたＤＢＲ鏡パターンが実装されるときの最も頻繁に見られるシナリオである。
ＥＬＯ ＩＩＩ族窒化物層１０５とＤＢＲ鏡材料１０２との間の蓄積された内部応力は、徐々に、亀裂が素子１１１の層内に発生させられることにつながり得る。これは、埋め込まれるＤＢＲ鏡１０２とその上部に敷かれるＥＬＯ ＩＩＩ族窒化物層１０５との間の信頼性のない接触も作製する。素子１１１の層内の亀裂は、湿気を引きつけ、ＤＢＲを環境に対して脆弱にし、最悪の場合のシナリオでは、素子層１０６は、自信で持ち上げられ得る。これは、ＤＢＲ鏡の反射率および素子１１１の寿命に影響を及ぼすであろう。実験的に、ＥＬＯ ＩＩＩ族窒化物層１０５内の亀裂は、ＳｉＯ２の誘電層を備えている、成長制限マスク１０２が、図２４（ａ）－２４（ｂ）に示されるように、ＥＬＯ ＩＩＩ族窒化物層１０５を成長制限マスク１０２の上部に形成することによって埋め込まれたときに観察された。これらの亀裂は、収率を低減させるだけではなく、また、素子１１１の特性も減少させる。
要するに、ＥＬＯ ＩＩＩ族窒化物層１０５を最初に除去することなくＤＢＲ鏡が設置されるとき、いくつかの信頼性問題が、続く：
・蓄積された内部応力およびＤＢＲ鏡に弱接合されたＥＬＯ ＩＩＩ族窒化物層１０５は、素子層１０６内の剥離および亀裂を引き起こし、したがって、信頼性および収率問題をもたらし得る。
・誘電材料１０２と半導体ホスト基板１０１との熱膨張係数における差異は、素子層１０６とＤＢＲ鏡との間の内部応力を誘発し、亀裂を素子層１０６内にもたらす。
・信頼性のない接触が、ＤＢＲ鏡と素子層１０６との間の界面に確立され、それは、素子１１１の収率、信頼性、および効率に影響を及ぼすであろう。
・ＤＢＲ鏡は、湿気を亀裂から引きつけることによって、その元の設計された特性から劣化する。
・ＥＬＯ ＩＩＩ族窒化物層１０５をＤＢＲ鏡の表面上に形成するために、ＤＢＲ鏡の上部表面は、良好な結晶ＥＬＯ層に適応するように選定されなければならない。適切なＤＢＲ材料が、選定されない場合、ＥＬＯ材料からの残骸は、ＤＢＲ鏡の表面上に無作為に放置され、したがって、収率および信頼性に影響を及ぼすであろう。
・素子１１１が、ホスト基板１０１を含む場合、素子１１１は、高価となるであろう。
・素子１１１からの発光は、含まれるホスト基板１０１内に吸収され得、したがって、薄化が、導入されなければならず、その追加のコストを伴うことになり、薄化の副産物は、役に立たない。
・薄化の均一かつ平面分布は、研磨およびエッチング方法によってでは、困難である。
・非平面形状のＤＢＲ鏡は、そのような場合、不可能である。
・慎重な設計が、合体領域に生じる望ましくない結晶品質を回避するために、従われなければならない。
悪影響を及ぼし得る、ＥＬＯ ＩＩＩ族窒化物層１０５とＤＢＲ鏡との間の弱接合はまた、ある側面では、有利であり得る：
１．ＤＢＲ鏡に弱接合されたＥＬＯ ＩＩＩ族窒化物層１０５は、ＥＬＯ ＩＩＩ族窒化物層１０５の背面表面に平滑界面を保存する：
２．ＤＢＲ鏡に弱接合されたＥＬＯ ＩＩＩ族窒化物層１０５は、改良された収率を伴って、上で述べられた除去プロセスを補助することができる。
３．一般的ＤＢＲ設計の複雑な誘電層対の代わりに、単一または二重層成長制限マスク１０２を選定することにおいて柔軟性がある。
４．ＤＢＲ鏡材料が極端な温度条件に露出させられるかどうかについて、軽減がある。
本発明は、ＤＢＲ鏡とＥＬＯ ＩＩＩ族窒化物層１０５との間の弱接合された界面を利用することによって、これらの問題を緩和する。
１．ＥＬＯ ＩＩＩ族窒化物層１０５を除去した後、弱接合に起因するＥＬＯ ＩＩＩ族窒化物層１０５の背面表面に保存された平滑界面上に所望のＤＢＲ鏡設計を外部から設置する。例えば、外部で調製されたＤＢＲ鏡との表面活性化接合を使用し得るか、または、より良好な接合のより高い信頼性のために、ＤＢＲ層をスパッタリングまたは堆積し得る。
２．ＥＬＯ ＩＩＩ族窒化物層素子１１１の弱接合補助除去は、より良好な収率を達成する。
加えて、ＤＢＲ鏡は、ＥＬＯ ＩＩＩ族窒化物層１０５または素子層１０６をホスト基板１０１から除去後、外部から堆積させられ得る。そうすることによって、素子層１０６は、その自立本質に起因して、無応力状態になる。次に、ＤＢＲ鏡は、ＥＬＯウイング領域の界面に堆積または設置され得、それは、ウイング界面との信頼性のある接合を作製し、したがって、ＤＢＲの所望の機能を実現可能にする。
好ましくは、ＤＢＲは、エッチング損傷を回避するために、エッチングされた部分の縁から少なくとも１μｍの距離Ｌ離れて、設置されるべきである。除去されたＥＬＯウイングの界面が、２ｎｍ未満の粗度を有し、最大でも、サブナノメートルレベルに到達し得ることが、実験的に観察された。さらに、界面の粗度の低減における改良が、多層アプローチまたは熱的に安定した成長制限マスク１０２または材料パラメータ開発を使用して、提案された。
最終的に、本発明のアプローチは、素子１１１が、ホスト基板１０１から除去され、ホスト基板１０１が、数回、リサイクルされ得るので、コスト効果的である。
（代替設計）
（設計１）
本願の上記の部分は、図１０（ｇ）に示されるように、設計１として知られる１つのタイプの設計を説明する。代替設計も、下で説明されるように、利用可能である。
（設計２）
設計２として知られる別のタイプの設計が、図１０（ｈ）および１４（ｃ）に示される。
この設計では、第１の光反射鏡３０１は、電流閉じ込め領域３０８をｐ－ＧａＮ側に画定することによって、ＥＬＯ ＩＩＩ族窒化物層１０５のウイング領域の指定された部分に設計された。
後に、電流拡散層３０９および接触層、例えば、ＩＴＯが、電流閉じ込め開口を備えている領域上に堆積させられる。光反射ＤＢＲ鏡３０１は、接触層がｐ－ＧａＮとＤＢＲとの間にあるように、電流閉じ込め開口の上を覆って設置された異なる屈折率を伴う誘電層の組み合わせである。
この段階では、図１０（ｈ）に示されるような単一開口素子１１１または図１４（ｃ）に示されるような二重開口素子１１１が、適宜、ｐ－パッド３０５をパターン化することによって、製作されることができる。単一開口設計の場合、ｐ－パッド３０５は、開口分割を補助するように、リソグラフィで画定される。これらの設計は、ｐ－パッド３０５とｎ－パッド３１１とを同じ側に画定する。ｎ－パッド３１１を画定するために、ＩＩＩ族窒化物半導体１０５、１０６、１０９層は、ｎ－ＧａＮ層に到達するために上から下にエッチングされ、次いで、ｎ－パッド３０５が、堆積させられる。
後に、単一または二重開口棒体１１０が、次いで、接合層３０６を介して担体プレート３０７に取り付けられる。素子１１１が、次いで、接着剤フィルムを使用して、基板１０１から除去される。
第２の光反射鏡３１３が、成長制限マスク１０２とＥＬＯ ＩＩＩ族窒化物層１０５との間の界面３１２の側において、ｎ－ＧａＮである素子１１１の背面にブランケット堆積させられる。
（設計３）
設計３として知られる別のタイプの設計が、図１０（ｉ）および１４（ｄ）に示される。
この設計では、第１の光反射鏡は、電流閉じ込め領域３０８をｐ－ＧａＮ側に画定することによって、棒体１１０のウイング領域の指定された部分に設計される。
後に、電流拡散層３０９および接触層、例えば、ＩＴＯが、電流閉じ込め開口を備えている領域上に堆積させられる。異なる屈折率を伴う誘電層の組み合わせである光反射ＤＢＲ鏡３０１が、接触層がｐ－ＧａＮとＤＢＲとの間にあるように、電流閉じ込め開口の上を覆って設置される。
この段階では、図１０（ｉ）に示されるような単一開口素子１１１または図１４（ｄ）に示されるような二重開口素子１１１は、適宜、ｐ－パッド３０５をパターン化することによって、製作されることができる。単一開口設計の場合、ｐ－パッドは、開口分割を補助するようにリソグラフィで画定される。
素子１１１は、接合層３０６を介して、担体３０７に取り付けられる。素子１１１は、次いで、接着剤フィルムを使用して、基板１０１から除去される。次いで、凸形状１０１０が、成長制限マスク１０２とＥＬＯ領域との間の界面におけるｎ－ＧａＮ側にリソグラフィで転写される。
第２の光反射ＤＢＲ鏡３１３は、凸形状上に堆積させられる。ｎ－パッドは、電気接続のためにブランケット堆積させられる。
最後に、素子１１１は、接合層３０６ａを介して、担体プレート３０７ａ上に移送される。または、素子１１１の発光に透過性の担体３０７および接合層３０６を選択することによって、第２の担体プレート３０７ａへの移送プロセスを回避することができる。
（設計４）
設計４として知られる別のタイプの設計が、図１０（ｊ）および１４（ｅ）に示される。
この設計では、第１の光反射鏡は、電流閉じ込め領域３０８をｐ－ＧａＮ側に画定することによって、棒体１１０のウイング領域の指定された部分に設計される。
後に、電流拡散層３０９および接触層、例えば、ＩＴＯが、電流閉じ込め開口を備えている領域上に堆積させられる。異なる屈折率を伴う誘電層の組み合わせである光反射ＤＢＲ鏡３０１が、接触層がｐ－ＧａＮとＤＢＲとの間にあるように、電流閉じ込め開口の上を覆って設置される。
この段階では、図１０（ｊ）に示されるような単一開口素子１１１または図１４（ｅ）に示されるような二重開口素子１１１は、適宜、ｐ－パッド３０５をパターン化することによって、製作されることができる。単一開口設計の場合、ｐ－パッド３０５は、開口分割を補助するようにリソグラフィで画定される。この設計は、ｎ－パッド３０５およびｐ－パッド３１１を同じ側に画定する。
Ｎ－パッド３１１を画定するために、ＩＩＩ族窒化物半導体層１０５、１０６、１０９は、上から下にエッチングされ、ｎ－ＧａＮ層を露出させる。ｎ－パッド３１１は、指定された部分に堆積させられる。
素子１１１は、接合層３０７を介して、担体３０７に取り付けられる。素子１１１は、次いで、接着剤フィルムを使用して、基板１０１から除去される。次いで、凸形状が、成長制限マスク１０２とＥＬＯ ＩＩＩ族窒化物層１０５との間の界面におけるｎ－ＧａＮ側にリソグラフィで転写される。
第２の光反射ＤＢＲ鏡３１３は、凸形状上に堆積させられる。
最後に、素子１１１は、接合層３０６ａを介して、担体プレート３０７ａ上に移送される。
または、素子１１１の発光に透過性の担体３０７および接合層３０６を選択することによって、第２の担体プレート３０７ａへの移送プロセスを回避することができる。
（設計５）
設計５として知られる別のタイプの設計が、図１０（ｋ）および１４（ｆ）に示される。
この設計は、図１（ｃ）および図１１（ｂ）において述べられた方法によって成長させられるＩＩＩ族窒化物層上に製作されることができる。
この設計では、凸形状が、素子１１１のｐ－側にパターン化された。具体的に、素子１１１のＩＩＩ族窒化物系エピタキシャル層１０６が、ｐ－型層で終端した。曲面表面を製作するために、厚いｎ－ＧａＮ層３１０が、電流閉じ込め領域３０８をｐ－層内に画定後、ｐ－ＧａＮ層上に再堆積させられた。
凸形状が、次いで、ＥＬＯのウイング領域に形状適合する開放領域の両側において、より厚いｎ－ＧａＮ層上にパターン化された。電流拡散層３０９、例えば、ＩＴＯが、凸面領域の上を覆って堆積させられ、光反射性要素３１３が、次いで、凸形状上に堆積させられた後、ｐ－パッド３０５が続いた。
この段階では、図１０（ｋ）に示されるような単一開口素子１１１または図１４（ｆ）に示されるような二重開口素子１１１は、適宜、ｐ－パッド３０５をパターン化することによって、区別されることができる。単一開口設計の場合、ｐ－パッド３０５は、開口分割を補助するようにリソグラフィで画定される。
素子１１１は、次いで、接合層３０６を介して、担体３０７に取り付けられる。素子１１１は、次いで、接着剤フィルムを使用して、基板１０１から除去される。
成長制限マスク１０２とＥＬＯ ＩＩＩ族窒化物層１０５との間の界面３１２におけるｎ－ＧａＮである素子１１１の背面上では、第２の光反射鏡３１３は、リソグラフィで画定され、ｎ－パッド３１１は、ｎ－ＧａＮ層に接触するように堆積させられる。
（設計６）
設計６として知られる別のタイプの設計が、図１０（ｌ）および１４（ｇ）に示される。
この設計では、凸形状が、素子１１１のｐ－側にパターン化された。具体的に、素子１１１のＩＩＩ族窒化物系エピタキシャル層１０６が、ｐ－型層で終端した。曲面表面を製作するために、厚いｎ－ＧａＮ層３１０が、電流閉じ込め領域３０８をｐ－層内に画定後、ｐ－ＧａＮ層上に再堆積させられた。
凸形状が、ＥＬＯ ＩＩＩ族窒化物層１０５のウイング領域に形状適合する開放領域の両側において、より厚いｎ－ＧａＮ層３１０上にパターン化された。電流拡散層３０９、例えば、ＩＴＯが、凸面領域の上を覆って堆積させられ、光反射性要素３０１が、次いで、凸形状上に堆積させられた後、ｐ－パッド層３０５が続いた。
この設計では、ｎ－パッド３１１およびｐ－パッド３０５は、素子１１１の同じ側にあり、ＩＩＩ族窒化物半導体層１０５、１０６、１０９は、上から下にエッチングされ、ｎ－パッド３１１は、指定された領域に堆積させられた。
この段階では、図１０（ｌ）に示されるような単一開口素子１１１または図１４（ｇ）に示されるような二重開口素子１１１は、適宜、ｐ－パッド３０５およびｎ－パッド３１１をパターン化することによって、区別されることができる。
素子１１１は、接合層３０６を介して、担体３０７に取り付けられる。素子１１１は、次いで、接着剤フィルムを使用して、基板１０１から除去される。
成長制限マスク１０２とＥＬＯ ＩＩＩ族窒化物層１０５との間の界面３１２におけるｎ－ＧａＮである素子１１１の背面上に、第２の光反射鏡３１３が、リソグラフィで画定されるか、または、素子１１１を仕上げるようにブランケット堆積させられる。
（設計７）
設計７として知られる別のタイプの設計が、図３（ｌ）、３（ｍ）、２３（ａ）－２３（ｆ）に示される。
この設計では、光反射鏡ＤＢＲ３０１は、最初に成長させられた合体されたＩＩＩ族窒化物半導体層１０５の上を覆って設置される。ＤＢＲ３０１は、合体線の結果として、ＭＯＣＶＤ成長の第２の段階内に埋め込まれ、合体線は、新しく確立された成長制限マスク３０３の上方に現れる。ＤＢＲ３０１が埋め込まれると、活性およびｐ－ＧａＮ層を含むＩＩＩ族窒化物半導体層１０６は、図３（ｃ）に示されるように、成長させられる。
図３（ｌ）の設計は、ｐ－パッド３０５およびｎ－パッド３１１を素子１１１の同じ側に含む。電流閉じ込め層３０８は、リソグラフィを使用して、ｐ－ＧａＮ層上の指定された場所に設計される。その後、電流拡散層３０９が、電流閉じ込め開口を含むｐ－ＧａＮ層の上を覆って設置される。光反射ＤＢＲ鏡３１３が、電流閉じ込め開口の上を覆って設置される。次いで、ｐ－パッド３０５が、光反射ＤＢＲ鏡の上を覆って画定され、ｎ－パッド３１１が、ｎ－ＧａＮ層が露出させられるまで、素子１１１を上から下にエッチングすることによって、ｎ－ＧａＮ層上に堆積させられる。素子１１１は、接合層３０６を介して、担体３０７に取り付けられる。素子１１１は、次いで、接着剤フィルムを使用して、基板１０１から除去される。
図２３（ａ）－２３（ｄ）では、光反射ＤＢＲ鏡３０１が、最初に成長させられた島状ＩＩＩ族窒化物半導体層１０９の上を覆って設置され得る。ＤＢＲ鏡３０１は、成長制限マスク１０２の上方に現れるであろう合体線の結果として、ＭＯＣＶＤ成長の第２の段階内に埋め込まれるであろう。線の位置は、エリア２３０１および２３０２を露出させることによって、調節されることができる。例えば、開放エリア２３０１幅が、成長制限マスク１０２の幅と層屈曲領域１０８を含む露出させられたエリアとの間にあるようにし、エリア２３０２の幅がエリア２３０１より大きくすることによって、ＤＢＲ鏡３１０は、合体線２３０３がＤＢＲ鏡３０１の縁に留まるように埋め込まれることができる。したがって、２つの合体線２３０３間の距離は、ＤＢＲ鏡３０１のための品質エピタキシャル領域エリアを取得するように操作されることができる。ＤＢＲ３０１が、図２３（ｂ）に示されるように、埋め込まれると、活性およびｐ－ＧａＮ層を含むＩＩＩ族窒化物半導体層１０６は、図２３（ｃ）に示されるように、成長させられ、ｐ－パッド３０５は、図２３（ｄ）に示されるように、堆積させられる。
ｐ－パッド３０５とｎ－パッド３１１とは、素子１１１の反対側にある。電流閉じ込め層３０８が、リソグラフィを使用して、ｐ－ＧａＮ層上の指定された場所に設計される。その後、電流拡散層３０９が、電流閉じ込め開口を含むｐ－ＧａＮ層の上を覆って設置される。光反射ＤＢＲ鏡３０１が、電流閉じ込め開口の上を覆って設置される。この設計は、単一開口のみと共に使用される。ｐ－側の開口は、基本的に、２回のＥＬＯ成長中に取得される２つのウイング領域間、より具体的に、二次ＥＬＯ成長から発生させられる２つの合体線に重複する。ｐ－パッド３０５は、光反射鏡３０１の上を覆って画定される。素子１１１は、接合層３０６を介して、担体３０７に取り付けられる。素子１１１は、次いで、接着剤フィルムを使用して、基板１０１から除去される。ｎ－パッド３１１は、次いで、発光を妨害しない様式において、指定された面積において、背面側に堆積させられる。
図２３（ｅ）および２３（ｆ）では、ｐ－パッド３０５およびｎ－パッド３１１は、素子１１１の反対側にある。電流閉じ込め層３０８が、リソグラフィを使用して、ｐ－ＧａＮ層上の指定された場所に設計される。その後、電流拡散層３０９が、電流閉じ込め開口を含むｐ－ＧａＮ層の上を覆って設置される。光反射ＤＢＲ鏡３０１が、電流閉じ込め開口の上を覆って設置される。この設計は、単一開口のみと共に使用される。ｐ－側の開口は、基本的に、２回のＥＬＯ成長中に取得される２つのウイング領域間、より具体的に、二次ＥＬＯ成長から発生させられる２つの合体線間に重複する。ｐ－パッド３０５は、光反射鏡３０１の上を覆って画定される。素子１１１は、接合層３０６を介して、担体３０７に取り付けられる。素子１１１は、次いで、接着剤フィルムを使用して、基板１０１から除去される。ｎ－パッド３１１は、次いで、発光を妨害しない様式において、指定された面積において、背面側に堆積させられる。
（パターン１）
パターン１が、図４（ａ）－４（ｇ）に図示され、それは、実際のＥＬＯが実施される前に前処理を要求する設計の組である。図４（ａ）－４（ｇ）に示される形状は、いくつかの方法において取得されることができる。
例えば、図４（ａ）－４（ｇ）のパターン１は、以下のステップによって取得されることができる：
ｉ．高度にドープされたＩＩＩ族窒化物層４０１が、ＩＩＩ族窒化物基板１０１上に堆積させられる。
ｉｉ．距離ｚによって分離された２つの異なる幅ｘ、ｙを有する縞の形態におけるマスク４０２が、高度にドープされたＩＩＩ族窒化物層４０１上に堆積させられる。
ｉｉｉ．高度にドープされたＩＩＩ族窒化物層４０１が、例えば、電気化学エッチングを使用して、選択的にエッチングされる。
ｉｖ．結果として生じる凹面形状４０３は、選択的にエッチングされた領域に現れ得る。
ｖ．結果として生じる凹面形状４０３は、成長制限マスク４０４で被覆されるが、幅１μｍ～１０μｍの領域４０５を２つの凹面形状４０３間に選択的に開放している。開口部領域４０５は、好ましくは、５μｍ未満である。
（パターン２）
パターン２が、図５（ａ）－５（ｇ）に図示される、それは、実際のＥＬＯが実施される前に前処理を要求する設計の組である。図５（ａ）－５（ｇ）に示される形状は、いくつかの方法において取得されることができる。
例えば、図５（ａ）－５（ｇ）におけるパターン２は、以下のステップによって取得されることができる：
ｉ．高度にドープされたＩＩＩ族窒化物層５０１が、ＩＩＩ族窒化物基板１０１上に堆積させられる。代替として、このパターンは、高度にドープされた層を伴わずに、ＩＩＩ族窒化物基板１０１を利用することができる。
ｉｉ．距離ｚによって分離された２つの異なる幅ｘ、ｙを有する縞の形態におけるマスク５０２が、高度にドープされたＩＩＩ族窒化物層５０１上に堆積させられる。
ｉｉｉ．高度にドープされたＩＩＩ族窒化物層５０１が、次いで、例えば、反応性イオンエッチングを使用して、選択的にドライエッチングされ、選択的にエッチングされた領域に現れ得る陥凹形状５０３をもたらす。
ｉｖ．陥凹された領域を備えている基板１０１が、次いで、成長制限マスク５０４で被覆されるが、幅１μｍ～１０μｍの領域５０５を２つの連続陥凹形状５０３間に選択的に開放している。開口部領域５０５は、好ましくは、５μｍ未満である。
（設計８：パターン１に基づく素子）
この設計では、パターン１を伴う設計８として知られ、エピタキシャル層が、図４（ａ）－４（ｇ）からのパターン化されたマスク上に側方に成長させられる。
ＩＩＩ族窒化物エピタキシャル層１０５は、開放領域４０５の両側における窓に凹面形状４０３をとる。後に、活性およびｐ－ＧａＮ層を備えているＩＩＩ族窒化物系層１０６が、４０５の上を覆って成長させられる。素子１１１は、所望に応じて、単一開口素子１１１を伴って、単体化されることができるか、または、単一素子１１１として、全体として、２つの開口を含むように統合されることができる。
素子１１１構成は、２つの光反射鏡４０８、４１３間の長空洞共振空洞４１２のために最も好適である。長光反射空洞を有することによって、より良好な熱管理および空洞４１２内への活性層設置に対するより低い公差が、達成されることができ、したがって、より実行可能な製造可能性が、予見され得る。
活性およびｐ－ＧａＮ層を基部ＩＩＩ族窒化物半導体層の上部に成長後、電流閉じ込め層４０６が、リソグラフィを使用して、ｐ－ＧａＮ層上の指定された場所に設計される。その後、電流拡散層４０７が、電流閉じ込め開口を含むｐ－ＧａＮ層の上を覆って設置される。ＤＢＲ鏡等の光反射鏡４０８が、電流閉じ込め開口の上を覆って設置される。単一または二重開口が、これらの設計を用いて実行可能である。ｐ－側の開口は、凹面形状の領域の垂直に上方に設置される。ｐ－パッド４０９は、光反射鏡の上を覆って画定される。
素子１１１は、次いで、接合層４１１を介して、担体４１０に取り付けられる。素子１１１は、次いで、接着剤フィルムを使用して、基板１０１から除去される。素子１１１を担体上に移送後、光反射鏡が、凸形状領域上に堆積させられ（素子１１１の背面から見たとき）、次いで、ｎ－パッドが、画定された。
単一開口を伴う素子１１１のみが、必要とされる場合、ＹＹ’線に沿った二重開口素子１１１の分離が、図５（ｆ）に示されるように、作製され得る。
担体および接合層が、開口の発光に対して透過性である場合、さらなる移送は、要求されない。しかしながら、不透過性担体および／または接合層が、選定される場合、素子１１１は、ｎ－側光反射鏡およびｎ－パッドを製作後、接合層４１１を使用して、担体４１０に移送されなければならない。
（設計９：パターン２に基づく素子）
この設計では、パターン２を伴う設計として知られ、エピタキシャル層が、図５（ａ）－５（ｇ）に示されるパターン化されたマスク上に側方に成長させられる。このタイプの素子１１１は、高度にドープされた層５０１を上部に伴わずに、エピレディＩＩＩ族窒化物基板１０１上に製作されることもできる。これらの設計は、二重周期ドライエッチングマスクを使用して、製作されることができる。第２の反射要素の形状は、図３（ａ）と比較して、若干、異なる。ドライエッチングは、ＩＩＩ族窒化物半導体ＥＬＯ ＩＩＩ族窒化物層１０５に向かって穿刺する鋭い縁またはテーパ状の縁間の任意の場所で生じることができる。
ＩＩＩ族窒化物エピタキシャル層１０５は、開放領域５０５の両側の窓に設計された形状（鋭い形状、またはテーパ状の形状）５１０をとる。後に、活性およびｐ－Ｇａｎ層を備えているＩＩＩ族窒化物系層１０６が、１０５の上を覆って成長させられる。素子１１１は、需要に従って、単一開口素子１１１として、単体化されることができるか、または、全体として、単一素子１１１として、２つの開口を含むように統合されることができる。
素子１１１構成は、２つの光反射鏡間の長空洞共振空洞５１２のために最も好適である。長光反射空洞を有することによって、より良好な熱管理および空洞内への活性層設置に対するより低い公差が、達成されることができ、したがって、より実行可能な製造可能性は、予見され得る。
活性およびｐ－ＧａＮ層を基部ＩＩＩ族窒化物半導体層の上部に成長後、電流閉じ込め層５０６が、リソグラフィを使用して、ｐ－ＧａＮ層上の指定された場所に設計される。その後、電流拡散層５０７が、電流閉じ込め開口を含むｐ－ＧａＮ層の上を覆って設置される。光反射鏡５０８が、電流閉じ込め開口の上を覆って設置される。単一または二重開口が、これらの設計において実行可能である。ｐ－側の開口は、凹面形状の領域の垂直に上方に設置される。ｐ－パッド５０９は、光反射鏡の上を覆って画定される。
素子１１１は、次いで、接合層５１１を介して、担体５１０に取り付けられる。素子１１１は、次いで、接着剤フィルムを使用して、基板１０１から除去される。素子１１１を担体５１０上に移送後、光反射鏡が、設計された形状５０４上に堆積させられ（素子１１１の背面から見たとき）、ｎ－パッドが、画定される。
単一開口を伴う素子１１１のみが、必要とされる場合、二重開口素子１１１の分離が、図５（ｆ）に示されるように、ＹＹ’線に沿って作製される。
担体および接合層が、開口の発光に対して透過性である場合、さらなる移送するは、要求されない。しかしながら、不透過性担体および／または接合層が、選定される場合、素子１１１は、ｎ－側光反射鏡およびｎ－パッドを製作後、接合層５１１を使用して、担体５１０に移送されなければならない。
上記に説明される素子１１１は、成長制限マスク１０２上に堆積させられたＥＬＯ ＩＩＩ族窒化物層１０５上に成長させられる述べられた順序において重なり合って敷かれる以下のＩＩＩ族窒化物半導体素子層１０６から成る:
ｎ－Ａｌ０．０６ＧａＮクラッド層、ｎ－ＧａＮ誘導層、ＩｎＧａＮ／ＧａＮ多重量子井戸（ＭＱＷ）活性層、ＡｌＧａＮ ＥＢＬ層、ｐ－ＧａＮ導波管層、ＩＴＯクラッディング層、ＳｉＯ２電流限定層（または反応性イオンエッチングが、開口への電流を限定するために使用されることができる）、およびｐ－電極。
光学共振器が、空洞構造から成り、空洞が、素子１１１の上部および底部に形成される。光反射鏡とも称される誘電ＤＢＲが、異なる屈折率を伴う複数の誘電層から成る。光学共振器は、光閉じ込めを垂直方向に提供する。光学共振器構造の２つのＤＢＲ間の長さは、約５～５０μｍであり、典型的に、１０μｍである。ＩＴＯが、電流拡散層として使用される。
フォトリソグラフィおよびドライエッチングまたは反応性イオンエッチング等の従来の方法が、開口構造を製作するために使用されることができる。電流閉じ込め領域深度（上部表面から底部表面まで）は、ｐ－ＧａＮ導波管層内にある。電流遮断のための着目領域は、シミュレーションまたは前の実験データに基づいて、エッチングが実施される前に与えられる。
一実施形態では、ｐ－電極５０９は、以下の材料のうちの１つ以上から成り得る：Ｐｄ、Ｎｉ、Ｔｉ、Ｐｔ、Ｍｏ、Ｗ、Ａｇ、Ａｕ等。例えば、ｐ－電極５０９は、Ｐｄ－Ｎｉ－Ａｕ（３－３０－３００ｎｍの厚さを伴う）を備え得る。これらの材料は、電子ビーム蒸発、スパッタリング、熱蒸発等によって堆積させられ得る。加えて、ｐ－電極５０９は、典型的に、ＩＴＯ電流拡散層５０７上に堆積させられる。
（プロセスステップ）
図２５は、ＶＣＳＥＬ素子１１１のための良質な発光開口をＥＬＯ ＩＩＩ族窒化物層１０５のＥＬＯウイング領域上に製作する方法を図示する、フローチャートであり、ＩＩＩ族窒化物半導体層１０５、１０６、１０９から成る、素子１１１の１つ以上の棒体１１０が、基板１０１上に形成される。この方法のステップは、下記にさらに詳細に説明される。
ブロック２５０１は、ホスト基板１０１を提供することを表す。一実施形態では、基板１０１は、ＩＩＩ族窒化物系基板１０１（例えば、ＧａＮ系基板１０１）、またはヘテロ基板１０１（サファイア基板１０１等）等、結晶配向から独立した半導体基板である。このステップは、テンプレート層を基板１０１上またはその上方に堆積させる随意のステップも含み得、テンプレート層は、ＧａＮ下層等の緩衝層または中間層を備え得る。
ブロック２５０２は、成長制限マスク１０２を基板１０１上またはその上方に、すなわち、基板１０１自体上またはテンプレート層上に堆積させることを表す。成長制限マスク１０２が、複数の縞状開口部エリア１０３を含むようにパターン化される。成長制限マスク１０２は、多層構造を備え得る。
ブロック２５０３は、エピタキシャル側方過成長（ＥＬＯ）を使用して、１つ以上のＩＩＩ族窒化物層１０５を成長制限マスク１０２上またはその上方に形成することを表す。このステップは、ＥＬＯ ＩＩＩ族窒化物層１０５の隣接するものが互いに合体する前に、ＥＬＯ ＩＩＩ族窒化物層１０５の成長を中止することを含むことも、含まないこともある。
ブロック２５０４は、１つ以上のＩＩＩ族窒化物素子層１０６をＥＬＯ ＩＩＩ族窒化物層１０５上またはその上方に成長させ、それによって、１つ以上の素子１１１を形成する棒体１１０を基板１０１上に製作することを表す。追加の素子１１１製作が、棒体１１０が、基板１０１から除去される前および／または後に生じ得る。
ブロック２５０５は、棒体１１０を素子１１１に製作することを表す。
ブロック２５０６は、ＥＬＯ ＩＩＩ族窒化物層１０５およびＩＩＩ族窒化物素子層１０６から成る棒体１１０を基板１０１から除去することを表す。除去されたＥＬＯ ＩＩＩ族窒化物層１０５は、少なくとも部分的にＶＣＳＥＬ素子１１１の処理された部分を含む。除去されたＥＬＯ ＩＩＩ族窒化物層１０５の厚さは、ＶＣＳＥＬ素子１１１の機能バージョンを実現するようにエピタキシャルに制御される。除去されたＥＬＯ ＩＩＩ族窒化物層１０５のうちの少なくとも１つは、素子１１１動作中、熱をＶＣＳＥＬ素子１１１から抽出するために使用される。
ブロック２５０７は、ＶＣＳＥＬ素子１１１の共振空洞のための１つ以上の誘電分布ブラッグ反射器（ＤＢＲ）鏡をＥＬＯ ＩＩＩ族窒化物層１０５の除去された背面上に設置することを表し、ＥＬＯ ＩＩＩ族窒化物層１０５の除去された背面は、非平面形状を有し、誘電ＤＢＲ鏡は、除去されたＥＬＯ ＩＩＩ族窒化物層１０５のウイング領域において、ＥＬＯ ＩＩＩ族窒化物層１０５の除去された背面上に設置される。ホスト基板は、非平面形状を実現するように事前にパターン化され、非平面形状は、ある曲率を備え、ＥＬＯ ＩＩＩ族窒化物層１０５の除去された背面は、有限曲率半径を有し、曲率の中心は、ホスト基板１０１の表面の側にある。誘電ＤＢＲ鏡のうちの少なくとも１つは、除去されたＥＬＯ ＩＩＩ族窒化物層１０５間に挟まれる。誘電ＤＢＲ鏡は、合体された領域および開放エリア１０３縁から少なくとも１μｍ離れた距離において、ＥＬＯ ＩＩＩ族窒化物層１０５の除去された背面上に設置される。ＤＢＲ鏡によって形成されるＶＣＳＥＬ素子１１１の共振空洞は、ホスト基板１０１の実質的部分を含まない。
ブロック２５０８は、棒体１１０に沿って形成される分割支持領域において、棒体１１０を１つ以上の素子１１１に分割する随意のステップを表す。
ブロック２５０９は、素子１１１をモジュール内に搭載することを表し、素子１１１は、モジュールのあるステムおよびステージに搭載される。
ブロック２５１０は、この方法の結果として生じる製品、すなわち、この方法に従って製作されたＶＣＳＥＬ素子１１１等の１つ以上のＩＩＩ族窒化物系半導体素子１１１、および素子１１１から除去されており、リサイクルおよび再使用のために利用可能である、基板１０１を表す。
素子１１１は、基板１０１上の成長制限マスク１０２上またはその上方に成長させられる１つ以上のＥＬＯ ＩＩＩ族窒化物層１０５を備え得、ＥＬＯ ＩＩＩ族窒化物層１０５の成長は、ＥＬＯ ＩＩＩ族窒化物層１０５の隣接するものが互いに合体する前に中止される。素子１１１は、ＥＬＯ ＩＩＩ族窒化物層１０５および基板１０１上またはその上方に成長させられる１つ以上の追加のＩＩＩ族窒化物素子層１０６をさらに備え得る。
（利点および利益）
本発明は、いくつかの利点および利益を提供する。
・高価なＩＩＩ族窒化物系基板１０１は、基板１０１が素子層１０６から除去された後、再使用されることができる。
・高品質層１０５、１０６、１０９が、非常に低瑕疵密度を伴って、同じまたは類似材料の基板１０１を使用して、取得され得る。
・基板１０１と層１０５、１０６、１０９との両方のために同じまたは類似材料を使用することは、層１０５、１０６、１０９内の歪みを低減させることができる。
・基板１０１と層１０５、１０６、１０９との両方のために同一または類似熱膨張を伴う材料を使用することは、エピタキシャル成長中、基板１０１の曲がりを低減させることができる。
・ＥＬＯによって成長させられる層１０５は、良好な結晶品質を有する。
・ＥＬＯ ＩＩＩ族窒化物層１０５が、互いに合体しないとき、内部歪みは、解放され、それは、亀裂の任意の発生を回避することに役立つ。ＡｌＧａＮ層である素子層１０６に関して、それは、特に、高Ａｌを含む層の場合、非常に有用である。
・ＶＣＳＥＬ素子１１１の共振空洞は、ＥＬＯウイング領域上に製作される。
・ＥＬＯウイング領域は、低瑕疵領域エリアであり、それは、素子１１１の特性を改良する。
・空洞の第２のＤＢＲ鏡を製作するために、手間のかかる基板薄化プロセスの必要はない。薄化は、素子１１１の放出される波長の大きな吸収を回避するために、従来の製作のために必要とされる。
・半導体層を除去するための光化学エッチングプロセスのような代替プロセスは、結晶平面依存かつ極度に低速である。しかしながら、本明細書に説明される方法は、結晶平面依存性を有していない。結晶の任意の平面が、成長制限マスク１０２および成長のパラメータを制御することによって、成長制限マスク１０２において、平滑界面を取得することができる。
・他方では、本発明における除去する方法は、高価ではなく、ロバストであり、物質移動のために使用されることができる。
・ＥＬＯ ＩＩＩ族窒化物層１０５を除去後、除去された層の界面が、そのような接合技法を補助するために十分に平滑であるので、それらは、単に、表面活性化または拡散接合によって、外部調製されたＤＢＲ鏡に表面接合されることができる。
・埋め込まれたＤＢＲ鏡設計は、熱を管理するために、より良好に機能する。
・長空洞曲面鏡構造が、複雑なステップを伴うことなく、エピタキシャルに成長させられる層のみを使用して、製作されることができ、それは、基板のリサイクルを可能にする。
・島状ＩＩＩ族窒化物半導体層１０９は、引っ張り応力または圧縮応力が低減させられるように、分離して形成される。
・また、成長制限マスク１０２およびＥＬＯ ＩＩＩ族窒化物層１０５は、化学的に接合されず、したがって、ＥＬＯ ＩＩＩ族窒化物層１０５および追加の素子層１０６内の応力は、成長制限マスク１０２とＥＬＯ ＩＩＩ族窒化物層１０５との間の界面において引き起こされるスライドによって、緩和されることができる。
・島状ＩＩＩ族窒化物半導体層１０９の各々間の無成長領域１０４の存在は、可撓性を提供し、基板１０１は、外力が加えられると、容易に変形させられ、曲げられることができる。したがって、基板１０１における若干の反り、湾曲、または変形が生じる場合でも、それは、亀裂の発生を回避するために、小さい外力によって、容易に補正されることができる。結果として、真空チャックによる基板１０１の取り扱いが、可能であり、それは、半導体素子１１１の製造プロセスがより容易に実施されるようにする。
・無成長領域１０４は、成長制限マスク１０２の大面積を溶解させることを容易にする。
・高品質半導体結晶の層１０５、１０６、１０９は、基板１０１の湾曲を抑制することによって、成長させられることができ、さらに、層１０５、１０６、１０９が、非常に厚いときでも、亀裂等の発生は、抑制されることができ、それによって、大面積半導体素子１１１が、容易に実現されることができる。
・製作方法はまた、大サイズウエハ（＞２インチ）にも容易に採用されることができる。
・開放領域１０３の両側に製作される発光開口は、サイズからの光出力を改良するであろう。
・従来の手段によってでは、より少ない光問題を解決するために十分に近接して、類似光出力提供素子１１１を設置することが困難である。
（結論）
ここで、本発明の好ましい実施形態の説明を結論付ける。本発明の１つ以上の実施形態の前述の説明は、例証および説明の目的のために提示されている。包括的であるか、または、本発明を開示される精密な形態に限定することは、意図されていない。多くの修正および変形例が、上記の教示に照らして可能である。本発明の範囲は、本発明を実施するための形態によってではなく、むしろ、本明細書に添付される請求項によって限定されることが意図される。

Claims (18)

  1. 製造方法であって、前記製造方法は、
    ホスト基板を使用して、１つ以上のエピタキシャル側方過成長（ＥＬＯ）ＩＩＩ族窒化物層を成長制限マスク上に準備することと、
    前記ＥＬＯ ＩＩＩ族窒化物層を前記ホスト基板から除去することと、
    前記除去されたＥＬＯ ＩＩＩ族窒化物層のウイング領域において、前記除去されたＥＬＯ ＩＩＩ族窒化物層の背面上に、垂直共振器型面発光レーザ（ＶＣＳＥＬ）の共振空洞のための１つ以上の誘電分布ブラッグ反射器（ＤＢＲ）鏡を設置することと
    を含む、製造方法。
  2. 前記ウイング領域は、２ｎｍ未満の粗度値を有する、請求項１に記載の方法。
  3. 前記誘電ＤＢＲ鏡のうちの少なくとも１つ上に追加のＥＬＯ ＩＩＩ族窒化物層を形成することをさらに含み、前記誘電ＤＢＲ鏡のうちの前記少なくとも１つは、前記除去されたＥＬＯ ＩＩＩ族窒化物層と前記追加のＥＬＯ ＩＩＩ族窒化物層との間に挟まれている、請求項１に記載の方法。
  4. 前記誘電ＤＢＲ鏡は、前記ＥＬＯ ＩＩＩ族窒化物層の合体された領域および前記成長制限マスクの開放エリアの縁から少なくとも１μｍ離れた距離において、前記除去されたＥＬＯ ＩＩＩ族窒化物層の前記背面上に設置される、請求項１に記載の方法。
  5. 前記除去されたＥＬＯ ＩＩＩ族窒化物層は、少なくとも部分的に前記ＶＣＳＥＬの処理された部分を含む、請求項１に記載の方法。
  6. 前記除去されたＥＬＯ ＩＩＩ族窒化物層の厚さは、前記ＶＣＳＥＬの機能バージョンを実現するようにエピタキシャルに制御される、請求項１に記載の方法。
  7. 前記除去されたＥＬＯ ＩＩＩ族窒化物層のうちの少なくとも１つは、素子動作中、熱を前記ＶＣＳＥＬから抽出するために使用される、請求項１に記載の方法。
  8. 前記ＶＣＳＥＬの前記共振空洞は、前記ホスト基板の実質的部分を含まない、請求項１に記載の方法。
  9. 前記除去されたＥＬＯ ＩＩＩ族窒化物層の前記背面は、非平面形状を有する、請求項１に記載の方法。
  10. 製造方法であって、前記製造方法は、
    ホスト基板を使用して、１つ以上のエピタキシャル側方過成長（ＥＬＯ）ＩＩＩ族窒化物層を成長制限マスク上に準備することと、
    前記ＥＬＯ ＩＩＩ族窒化物層を前記ホスト基板から除去することと、
    前記除去されたＥＬＯ ＩＩＩ族窒化物層の背面上に、垂直共振器型面発光レーザ（ＶＣＳＥＬ）の共振空洞のための１つ以上の誘電分布ブラッグ反射器（ＤＢＲ）鏡を設置することと
    を含み、前記除去されたＥＬＯ ＩＩＩ族窒化物層の前記背面は、非平面形状を有し、
    前記非平面形状は、曲率を備え、前記除去されたＥＬＯ ＩＩＩ族窒化物層の前記背面は、有限曲率半径を有し、前記曲率の中心は、前記ホスト基板の表面の側にある、製造方法。
  11. 製造方法であって、前記製造方法は、
    ホスト基板を使用して、１つ以上のエピタキシャル側方過成長（ＥＬＯ）ＩＩＩ族窒化物層を成長制限マスク上に準備することと、
    前記ＥＬＯ ＩＩＩ族窒化物層を前記ホスト基板から除去することと、
    前記除去されたＥＬＯ ＩＩＩ族窒化物層の背面上に、垂直共振器型面発光レーザ（ＶＣＳＥＬ）の共振空洞のための１つ以上の誘電分布ブラッグ反射器（ＤＢＲ）鏡を設置することと
    を含み、前記除去されたＥＬＯ ＩＩＩ族窒化物層の前記背面は、非平面形状を有し、
    前記ホスト基板は、前記非平面形状を実現するように事前にパターン化される、製造方法。
  12. 製造方法であって、前記製造方法は、
    ホスト基板を使用して、１つ以上のエピタキシャル側方過成長（ＥＬＯ）ＩＩＩ族窒化物層を成長制限マスク上に準備することと、
    前記ＥＬＯ ＩＩＩ族窒化物層を前記ホスト基板から除去することと、
    前記除去されたＥＬＯ ＩＩＩ族窒化物層の背面上に、垂直共振器型面発光レーザ（ＶＣＳＥＬ）の共振空洞のための１つ以上の誘電分布ブラッグ反射器（ＤＢＲ）鏡を設置することと
    を含み、
    前記成長制限マスクは、多層構造を備えている、製造方法。
  13. 前記成長制限マスクは、スパッタリング様堆積システムを使用して設置される、請求項１に記載の方法。
  14. 前記ホスト基板は、半導体基板である、請求項１に記載の方法。
  15. 前記半導体基板は、ＩＩＩ族窒化物基板である、請求項１４に記載の方法。
  16. 前記半導体基板は、任意の結晶配向を有する、請求項１４に記載の方法。
  17. 素子であって、前記素子は、
    ホスト基板を使用して、成長制限マスク上に形成された１つ以上のエピタキシャル側方過成長（ＥＬＯ）ＩＩＩ族窒化物層であって、前記ＥＬＯ ＩＩＩ族窒化物層の背面は、前記ＥＬＯ ＩＩＩ族窒化物層を前記ホスト基板から除去することによって露出させられている、ＥＬＯ ＩＩＩ族窒化物層と、
    垂直共振器型面発光レーザ（ＶＣＳＥＬ）の共振空洞のための１つ以上の誘電分布ブラッグ反射器（ＤＢＲ）鏡と
    を備え、
    前記１つ以上のＤＢＲ鏡は、前記除去されたＥＬＯ ＩＩＩ族窒化物層のウイング領域において、前記ＥＬＯ ＩＩＩ族窒化物層の前記露出させられた背面上に設置されている、素子。
  18. 発光要素のための高品質かつ製造可能な開口を製作する方法であって、前記方法は、
    成長制限マスクおよびエピタキシャル側方過成長（ＥＬＯ）を使用して、ＩＩＩ族窒化物半導体層を基板上に形成することであって、前記ＩＩＩ族窒化物半導体層は、１つ以上の素子の棒体として形成される、ことと、
    前記ＩＩＩ族窒化物半導体層を前記基板から除去することと、
    １つ以上の発光共振空洞を前記棒体上に製作することと
    を含み、
    前記発光共振空洞は、前記除去されたＩＩＩ族窒化物半導体層のウイング領域上に形成される分布ブラッグ反射器によって画定される、方法。

JP2022523601A 2019-10-23 2020-10-23 垂直共振器型面発光レーザのための共振空洞および分布ブラッグ反射器鏡をエピタキシャル側方過成長領域のウイング上に製作する方法 Active JP7448994B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962924756P 2019-10-23 2019-10-23
US62/924,756 2019-10-23
PCT/US2020/057026 WO2021081308A1 (en) 2019-10-23 2020-10-23 Method of fabricating a resonant cavity and distributed bragg reflector mirrors for a vertical cavity surface emitting laser on a wing of an epitaxial lateral overgrowth region

Publications (2)

Publication Number Publication Date
JP2023501122A JP2023501122A (ja) 2023-01-18
JP7448994B2 true JP7448994B2 (ja) 2024-03-13

Family

ID=75620280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022523601A Active JP7448994B2 (ja) 2019-10-23 2020-10-23 垂直共振器型面発光レーザのための共振空洞および分布ブラッグ反射器鏡をエピタキシャル側方過成長領域のウイング上に製作する方法

Country Status (5)

Country Link
US (1) US20240079856A1 (ja)
EP (1) EP4049306A4 (ja)
JP (1) JP7448994B2 (ja)
CN (1) CN114830296A (ja)
WO (1) WO2021081308A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230411554A1 (en) * 2020-10-23 2023-12-21 The Regents Of The University Of California Small size light emiting diodes fabricated via regrowth
JP2023547903A (ja) * 2020-10-28 2023-11-14 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア パターンを発光素子のエピタキシャル層に転写する方法
CN117616161A (zh) * 2021-07-13 2024-02-27 加利福尼亚大学董事会 在高品质外延晶体层上制备小尺寸发光二极管的方法
WO2023069771A1 (en) * 2021-10-22 2023-04-27 The Regents Of The University Of California Methods for fabricating a vertical cavity surface emitting laser
WO2023076607A1 (en) * 2021-10-29 2023-05-04 The Regents Of The University Of California Light emitting diodes containing epitaxial light control features

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274521A (ja) 2000-03-24 2001-10-05 Nec Corp 窒化物半導体発光素子
JP2002518826A (ja) 1998-06-10 2002-06-25 ノース・キャロライナ・ステイト・ユニヴァーシティ トレンチ側壁からの横方向成長による窒化ガリウム半導体層の製造
JP2002184707A (ja) 2000-10-04 2002-06-28 Sanyo Electric Co Ltd 窒化物系半導体素子および窒化物系半導体の形成方法
JP2002198613A (ja) 2000-12-27 2002-07-12 Canon Inc 突起状構造を有する半導体素子およびその製造方法
JP2011066390A (ja) 2009-08-20 2011-03-31 Pawdec:Kk 半導体素子の製造方法
JP2015035543A (ja) 2013-08-09 2015-02-19 ソニー株式会社 発光素子の製造方法
WO2019055936A1 (en) 2017-09-15 2019-03-21 The Regents Of The University Of California METHOD OF REMOVING A SUBSTRATE USING A CLEAVAGE TECHNIQUE
WO2019191760A1 (en) 2018-03-30 2019-10-03 The Regents Of The University Of California Method of fabricating non-polar and semi-polar devices using epitaxial lateral overgrowth

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6233267B1 (en) * 1998-01-21 2001-05-15 Brown University Research Foundation Blue/ultraviolet/green vertical cavity surface emitting laser employing lateral edge overgrowth (LEO) technique
ATE279799T1 (de) * 1998-12-03 2004-10-15 Univ Arizona Verbindungshalbleiterstruktur für optoelektronische bauelemente
US6878958B2 (en) * 2001-03-26 2005-04-12 Gazillion Bits, Inc. Vertical cavity surface emitting laser with buried dielectric distributed Bragg reflector
US7310153B2 (en) * 2004-08-23 2007-12-18 Palo Alto Research Center, Incorporated Using position-sensitive detectors for wavelength determination
CN1794425A (zh) * 2005-11-17 2006-06-28 金芃 改进的侧向外延法
WO2007133766A2 (en) * 2006-05-15 2007-11-22 The Regents Of The University Of California Electrically-pumped (ga,in, ai) n vertical-cavity surface-emitting laser
US20160072258A1 (en) * 2014-09-10 2016-03-10 Princeton Optronics Inc. High Resolution Structured Light Source

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002518826A (ja) 1998-06-10 2002-06-25 ノース・キャロライナ・ステイト・ユニヴァーシティ トレンチ側壁からの横方向成長による窒化ガリウム半導体層の製造
JP2001274521A (ja) 2000-03-24 2001-10-05 Nec Corp 窒化物半導体発光素子
JP2002184707A (ja) 2000-10-04 2002-06-28 Sanyo Electric Co Ltd 窒化物系半導体素子および窒化物系半導体の形成方法
JP2002198613A (ja) 2000-12-27 2002-07-12 Canon Inc 突起状構造を有する半導体素子およびその製造方法
JP2011066390A (ja) 2009-08-20 2011-03-31 Pawdec:Kk 半導体素子の製造方法
JP2015035543A (ja) 2013-08-09 2015-02-19 ソニー株式会社 発光素子の製造方法
WO2019055936A1 (en) 2017-09-15 2019-03-21 The Regents Of The University Of California METHOD OF REMOVING A SUBSTRATE USING A CLEAVAGE TECHNIQUE
WO2019191760A1 (en) 2018-03-30 2019-10-03 The Regents Of The University Of California Method of fabricating non-polar and semi-polar devices using epitaxial lateral overgrowth

Also Published As

Publication number Publication date
EP4049306A4 (en) 2023-06-14
CN114830296A (zh) 2022-07-29
EP4049306A1 (en) 2022-08-31
JP2023501122A (ja) 2023-01-18
WO2021081308A1 (en) 2021-04-29
US20240079856A1 (en) 2024-03-07

Similar Documents

Publication Publication Date Title
JP7448994B2 (ja) 垂直共振器型面発光レーザのための共振空洞および分布ブラッグ反射器鏡をエピタキシャル側方過成長領域のウイング上に製作する方法
TWI425558B (zh) 形成電路結構的方法
CN111095483B (zh) 利用切割技术移除衬底的方法
US7812357B2 (en) LED having vertical structure and method for fabricating the same
US20080261403A1 (en) Method for obtaining high-quality boundary for semiconductor devices fabricated on a partitioned substrate
US9905727B2 (en) Fabrication of thin-film devices using selective area epitaxy
JP2009081374A (ja) 半導体発光素子
CN107408602B (zh) Uv发光二极管
US20230238477A1 (en) Transfer process to realize semiconductor devices
US20220181210A1 (en) Method for removing a bar of one or more devices using supporting plates
US20210013365A1 (en) Method of fabricating non-polar and semi-polar devices using epitaxial lateral overgrowth
JP2005210066A (ja) 薄膜発光素子およびその製造方法
US20230411554A1 (en) Small size light emiting diodes fabricated via regrowth
US20230402564A1 (en) Method of transferring a pattern to an epitaxial layer of a light emitting device
CN116783335A (zh) 半导体基板、半导体器件、电子设备
US20240120708A1 (en) Light-emitting body, method and apparatus for manufacturing light-emitting body, light-emitting element and method for manufacturing light-emitting element, and electronic device
WO2023069771A1 (en) Methods for fabricating a vertical cavity surface emitting laser
JP2001189531A (ja) 半導体基板および半導体発光素子およびその作製方法
WO2023076607A1 (en) Light emitting diodes containing epitaxial light control features
WO2023076607A9 (en) Light emitting diodes containing epitaxial light control features
CN117616161A (zh) 在高品质外延晶体层上制备小尺寸发光二极管的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230620

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240222

R150 Certificate of patent or registration of utility model

Ref document number: 7448994

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150