JP2023547903A - パターンを発光素子のエピタキシャル層に転写する方法 - Google Patents

パターンを発光素子のエピタキシャル層に転写する方法 Download PDF

Info

Publication number
JP2023547903A
JP2023547903A JP2023525502A JP2023525502A JP2023547903A JP 2023547903 A JP2023547903 A JP 2023547903A JP 2023525502 A JP2023525502 A JP 2023525502A JP 2023525502 A JP2023525502 A JP 2023525502A JP 2023547903 A JP2023547903 A JP 2023547903A
Authority
JP
Japan
Prior art keywords
layer
nitride
iii
substrate
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023525502A
Other languages
English (en)
Inventor
スリニヴァス ガンドロトゥーラ，
剛 神川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of California
Original Assignee
University of California
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of California filed Critical University of California
Publication of JP2023547903A publication Critical patent/JP2023547903A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0203—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0205—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth during growth of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H01S5/18369—Structure of the reflectors, e.g. hybrid mirrors based on dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18386—Details of the emission surface for influencing the near- or far-field, e.g. a grating on the surface
    • H01S5/18388—Lenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3095—Tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)

Abstract

Figure 2023547903000001
発光素子であって、発光素子は、それらのエピタキシャル層内に統合された光抽出または誘導構造を有し、光抽出および誘導構造は、パターンを成長制限マスクおよび／またはホスト基板からエピタキシャル層に転写する側方エピタキシャル成長技法を使用して製作される、発光素子。一実施形態において、パターンは、１つ以上の無作為谷－山パターンを備えている。一実施形態において、パターンは、活性領域から放出される光の波長にサイズが等しい１つ以上の２次元（２Ｄ）周期的格子アレイを備えている。

Description

（関連出願の相互参照）
本願は、以下の同時係属中かつ本発明の譲受人に譲渡された出願の３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下の利益を主張する：
Ｓｒｉｎｉｖａｓ ＧａｎｄｒｏｔｈｕｌａおよびＴａｋｅｓｈｉ Ｋａｍｉｋａｗａによって、２０２０年１０月２８日に出願され、「ＭＥＴＨＯＤ ＯＦ ＴＲＡＮＳＦＥＲＲＩＮＧ Ａ ＰＡＴＴＥＲＮ ＴＯ ＡＮ ＥＰＩＴＡＸＩＡＬ ＬＡＹＥＲ ＯＦ Ａ ＬＩＧＨＴ ＥＭＩＴＴＩＮＧ ＤＥＶＩＣＥ」と題された米国仮出願第６３／１０６，４４４号（弁理士整理番号第Ｇ＆Ｃ３０７９４．０７８６ＵＳＰ１（ＵＣ ２０２１－５６５－１）号）。その出願は、参照することによって本明細書に組み込まれる。
本願は、以下の同時係属中かつ本発明の譲受人に譲渡された出願に関する：
Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、Ｈｏｎｇｊｉａｎ Ｌｉ、およびＤａｎｉｅｌ Ａ．Ｃｏｈｅｎによって２０１９年１０月２４日に出願され、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ Ａ ＳＵＢＳＴＲＡＴＥ」と題された米国実用特許出願第１６／６０８，０７１号（弁理士整理番号第３０７９４．０６５３ＵＳＷＯ（ＵＣ２０１７－６２１－２）号）であり、その出願は、３５Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ ３６５（ｃ）（米国特許法第３６５条（ｃ））下、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、Ｈｏｎｇｊｉａｎ Ｌｉ、およびＤａｎｉｅｌ Ａ．Ｃｏｈｅｎによって、２０１８年５月７日に出願され、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ Ａ ＳＵＢＳＴＲＡＴＥ」と題された同時係属中かつ本発明の譲受人に譲渡されたＰＣＴ国際特許出願第ＰＣＴ／ＵＳ１８／３１３９３号（弁理士整理番号第３０７９４．０６５３ＷＯＵ１（ＵＣ２０１７－６２１－２）号）の利益を主張するものであり、その出願は、３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、Ｈｏｎｇｊｉａｎ Ｌｉ、およびＤａｎｉｅｌ Ａ．Ｃｏｈｅｎによって、２０１７年５月５日に出願され、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ Ａ ＳＵＢＳＴＲＡＴＥ」と題された同時係属中かつ本発明の譲受人に譲渡された米国仮特許出願第６２／５０２，２０５号（弁理士整理番号第３０７９４．０６５３ＵＳＰ１（ＵＣ２０１７－６２１－１）号）の利益を主張する。
Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、およびＨｏｎｇｊｉａｎ Ｌｉによって、２０２０年２月２６日に出願され、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ Ａ ＳＵＢＳＴＲＡＴＥ ＷＩＴＨ Ａ ＣＬＥＡＶＩＮＧ ＴＥＣＨＮＩＱＵＥ」と題された米国実用特許出願第１６／６４２，２９８号（弁理士整理番号第３０７９４．０６５９ＵＳＷＯ（ＵＣ２０１８－０８６－２）号）であり、その出願は、３５Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ ３６５（ｃ）（米国特許法第３６５条（ｃ））下、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、およびＨｏｎｇｊｉａｎ Ｌｉによって、２０１８年９月１７日に出願され、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ Ａ ＳＵＢＳＴＲＡＴＥ ＷＩＴＨ Ａ ＣＬＥＡＶＩＮＧ ＴＥＣＨＮＩＱＵＥ」と題された同時係属中かつ本発明の譲受人に譲渡されたＰＣＴ国際特許出願第ＰＣＴ／ＵＳ１８／５１３７５号（弁理士整理番号第３０７９４．０６５９ＷＯＵ１（ＵＣ２０１８－０８６－２）号）の利益を主張するものであり、その出願は、３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、およびＨｏｎｇｊｉａｎ Ｌｉによって、２０１７年９月１５日に出願され、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ Ａ ＳＵＢＳＴＲＡＴＥ ＷＩＴＨ Ａ ＣＬＥＡＶＩＮＧ ＴＥＣＨＮＩＱＵＥ」と題された同時係属中かつ本発明の譲受人に譲渡された米国仮特許出願第６２／５５９，３７８号（弁理士整理番号第３０７９４．０６５９ＵＳＰ１（ＵＣ２０１８－０８６－１）号）の利益を主張する。
Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、およびＨｏｎｇｊｉａｎ Ｌｉによって、２０２０年９月４日に出願され、「ＭＥＴＨＯＤ ＯＦ ＦＡＢＲＩＣＡＴＩＮＧ ＮＯＮ－ＰＯＬＡＲ ＡＮＤ ＳＥＭＩ－ＰＯＬＡＲ ＤＥＶＩＣＥＳ ＵＳＩＮＧ ＥＰＩＴＡＸＩＡＬ ＬＡＴＥＲＡＬ ＯＶＥＲＧＲＯＷＴＨ」と題された米国実用特許出願第１６／９７８，４９３号（弁理士整理番号第３０７９４．０６８０ＵＳＷＯ（ＵＣ２０１８－４２７－２）号）であり、その出願は、３５Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ ３６５（ｃ）（米国特許法第３６５条（ｃ））下、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、およびＨｏｎｇｊｉａｎ Ｌｉによって、２０１９年４月１日に出願され、「ＭＥＴＨＯＤ ＯＦ ＦＡＢＲＩＣＡＴＩＮＧ ＮＯＮ－ＰＯＬＡＲ ＡＮＤ ＳＥＭＩ－ＰＯＬＡＲ ＤＥＶＩＣＥＳ ＵＳＩＮＧ ＥＰＩＴＡＸＩＡＬ ＬＡＴＥＲＡＬ ＯＶＥＲＧＲＯＷＴＨ」と題された同時係属中かつ本発明の譲受人に譲渡されたＰＣＴ国際特許出願第ＰＣＴ／ＵＳ１９／２５１８７号（弁理士整理番号第３０７９４．０６８０ＷＯＵ１（ＵＣ２０１８－４２７－２）号）の利益を主張するものであり、その出願は、３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、およびＨｏｎｇｊｉａｎ Ｌｉによって、２０１８年３月３０日に出願され、「ＭＥＴＨＯＤ ＯＦ ＦＡＢＲＩＣＡＴＩＮＧ ＮＯＮ－ＰＯＬＡＲ ＡＮＤ ＳＥＭＩ－ＰＯＬＡＲ ＤＥＶＩＣＥＳ ＵＳＩＮＧ ＥＰＩＴＡＸＩＡＬ ＬＡＴＥＲＡＬ ＯＶＥＲＧＲＯＷＴＨ」と題された同時係属中かつ本発明の譲受人に譲渡された米国仮特許出願第６２／６５０，４８７号（弁理士整理番号第Ｇ＆Ｃ３０７９４．０６８０ＵＳＰ１（ＵＣ２０１８－４２７－１）号）の利益を主張する。
Ｓｒｉｎｉｖａｓ ＧａｎｄｒｏｔｈｕｌａおよびＴａｋｅｓｈｉ Ｋａｍｉｋａｗａによって、２０２０年１０月２０日に出願され、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ ＳＥＭＩＣＯＮＤＵＣＴＩＮＧ ＬＡＹＥＲＳ ＦＲＯＭ Ａ ＳＥＭＩＣＯＮＤＵＣＴＩＮＧ ＳＵＢＳＴＲＡＴＥ」と題された米国実用特許出願第１７／０４９，１５６号（弁理士整理番号第３０７９４．０６８２ＵＳＷＯ（ＵＣ ２０１８－６１４－２）号）、その出願は、３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ ３６５（ｃ）（米国特許法第３６５条（ｃ））下、Ｓｒｉｎｉｖａｓ ＧａｎｄｒｏｔｈｕｌａおよびＴａｋｅｓｈｉ Ｋａｍｉｋａｗａによって、２０１９年５月３０日に出願され、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ ＳＥＭＩＣＯＮＤＵＣＴＩＮＧ ＬＡＹＥＲＳ ＦＲＯＭ Ａ ＳＥＭＩＣＯＮＤＵＣＴＩＮＧ ＳＵＢＳＴＲＡＴＥ」と題された同時係属中かつ本発明の譲受人に譲渡されたＰＣＴ国際特許出願第ＰＣＴ／ＵＳ１９／３４８６８号（弁理士整理番号第Ｇ＆Ｃ３０７９４．０６８２ＷＯＵ１（ＵＣ ２０１８－６１４－２）号）の利益を主張するものであり、その出願は、３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下、Ｓｒｉｎｉｖａｓ ＧａｎｄｒｏｔｈｕｌａおよびＴａｋｅｓｈｉ Ｋａｍｉｋａｗａによって、２０１８年５月３０日に出願され、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ ＳＥＭＩＣＯＮＤＵＣＴＩＮＧ ＬＡＹＥＲＳ ＦＲＯＭ Ａ ＳＥＭＩＣＯＮＤＵＣＴＩＮＧ ＳＵＢＳＴＲＡＴＥ」と題された同時係属中かつ本発明の譲受人に譲渡された米国仮出願第６２／６７７，８３３号（弁理士整理番号第Ｇ＆Ｃ３０７９４．０６８２ＵＳＰ１（ＵＣ２０１８－６１４－１）号）の利益を主張する。
その出願の全てが、参照することによって本明細書に組み込まれる。
（発明の分野）
本発明は、パターンを発光素子のエピタキシャル層に転写する方法に関する。
発光ダイオード（ＬＥＤ）およびレーザダイオード（ＬＤ）等のＩＩＩ族窒化物半導体素子に関して、抽出および対応する出力電力の両方は、パターン化されたサファイア基板（ＰＳＳ）および光電化学（ＰＥＣ）エッチング技法等の表面粗面化方法によって、大幅に改良されている。ＩＩＩ族窒化物ＬＥＤの場合、光抽出効率は、窒化物系ＬＥＤの内部量子効率（ＩＱＥ）が低転位ＧａＮ基板の利用可能性および有機金属気相堆積法（ＭＯＣＶＤ）技法における進歩によって、大幅に改良されている（８０％を上回る）ので、ＬＥＤの効率に関する最も重要な制限要因となっている。
これらの表面粗面化方法の有効性は、全般的に、パターン化されるべき表面の結晶配向および極性に依存する。これまで、それは、ｃ－極性［０００１］ＧａＮの窒素面に関してのみ確立されており、大部分の半極性表面および非極性ａ－面およびｍ－面表面を含む恣意的ＧａＮ結晶配向および極性に関して、まだ利用可能ではない。
反応性イオンエッチング（ＲＩＥ）は、円錐形特徴をパターン化し、結晶配向に関係なく、光抽出を向上させるために使用される別の方法である。他方で、限界が、放出される光の方向の非制御性にある。
光放出の指向性を改良することは、微小共振器またはフォトニック結晶（ＰｈＣ）の使用のいずれかを通して、光電子素子内の電磁モードの伝搬を制御するために広く研究されている。屈折の周期的変調は、光学格子としての役割を果たし、誘導モードを半導体素子から空気に結合し、したがって、ＬＥＤの抽出効率および指向性を増加させる。光電子素子内の光回折のための格子の適用は、格子周期が素子によって発生される光の波長の約半分であることを要求する。ＧａＮ系光電子素子の場合、格子周期は、約数百ナノメートルである必要がある。
ＰｈＣ ＬＥＤの主要難点は、その繊細な要求される製作である。したがって、当技術分野において、光誘導または抽出特徴を製作する改良された方法の必要性が存在する。
上記に説明される従来技術における限界を克服し、本明細書の熟読および理解に応じて明白となるであろう他の限界を克服するために、本発明は、光誘導または抽出特徴をホスト基板の成長制限マスク上にエピタキシャルに製作する方法を開示し、ホスト基板は、その上に堆積させられるテンプレートを伴う基板を含む同種または異種基板であることができる。光誘導または抽出特徴は、ＩＩＩ族窒化物エピタキシャル側方過成長（ＥＬＯ）層のウィング上に製作され、それによって、低減させられた転位密度および積層欠陥の観点から、良質な結晶品質を有する素子をもたらす。
具体的に、本発明は、以下のステップを実施する。島状ＩＩＩ族窒化物半導体層が、成長制限マスクおよびＥＬＯ方法を使用して、基板上に成長させられ、成長制限マスクは、所望の光抽出または光誘導機能を取得するための重要な役割を果たす。成長の前、成長制限マスクは、粗面またはＰｈＣの表面のいずれかを用いてパターン化される。発光開口が、少なくとも部分的に良質な結晶品質層が保証され得るように、ＩＩＩ族窒化物ＥＬＯ層のウィングに限定される。
その後、素子が、ＩＩＩ族窒化物ＥＬＯ層のウィング上に製作され、素子が、ホスト基板から引き抜かれる。孤立させられた素子は、全体的素子が仕上げられるまで、エピタキシャルまたは非エピタキシャルブリッジ等のまさに最小の連結部を伴って、ホスト基板上に留まることに留意されたい。基板から除去されると、素子は、エラストマスタンプ、真空チャック、接着剤テープによって、または単に、素子を別個のキャリアまたは基板に接合すること、または取り付けることによって、別のキャリアまたは基板に移送される。
ＩＩＩ族窒化物半導体層は、島状ＩＩＩ族窒化物半導体層のうちの１つ以上のものが棒体（素子の棒体として知られる）を形成するように寸法を決定される。こうすることによって、ほぼ同じ素子が、自己集合アレイにおいて、互いに隣接して製作されることができ、したがって、統合によって、拡大が、より容易に行われることができる。代替として、ＩＩＩ族窒化物ＥＬＯ層は、それらが、後に、素子の棒体または個々の素子に分割され得るように、最初に、合体するように作製されることができる。
全ての素子は、適切な製作プロセスを設計することによって、別個に、または他の素子とともに、アドレスされることができる。例えば、モノリシック統合のための素子のそのような棒体のための共通カソードまたはアノードを作製し得るか、または、フルカラーディスプレイ用途のために個々の素子をアドレスすることができる。その結果、高収率が、取得されることができる。
本発明の重要な側面は、以下を含む。
・光抽出および／または指向性が、制御される。
・光抽出または誘導特徴が、素子の活性層の成長の前、ＩＩＩ族窒化物ＥＬＯ層のウィング上に導入される。
・光抽出または誘導特徴が、ＩＩＩ族窒化物ＥＬＯ層の背面上に設置される。
・粗面化または周期的パターン化が、化学エッチング液またはドライエッチングプロセスのプラズマ損傷を伴わずに行われる。
・粗面化または周期的パターン化が、エピタキシャル層上に作製される。
・粗面化または周期的パターン化が、活性領域の近傍にある。
・素子の発光面積が、ＩＩＩ族窒化物ＥＬＯ層のウィング上に製作され、それによって、より良質な結晶品質を発光面積内に提供し、それは、性能を改良する。
・本発明は、ＩＩＩ族窒化物ＥＬＯ層のウィングに限定されたより小さい占有面積素子を作製することによって、収率を増加させるために利用されることができる。
・本発明は、産業上の必要性のために製造性を拡大するために、Ｓｉ、ＳｉＣ、サファイア、テンプレート基板、ＥＬＯ支援半導体基板等、異質基板を利用することができる。
・本発明は、ホスト基板の結晶配向から独立する。
・基板は、素子の次のバッチのためにリサイクルされることができる。
方法を使用するいくつかの可能な設計が、以下の本発明の詳細な説明に図示される。本発明は、半導体素子を上記に記載される半導体基板から除去することに関する相互参照された発明と組み合わせられるとき、従来の製造可能素子要素と比較して、多くの利点を有する。
ここで、同様の参照番号が、全体を通して対応する部分を表す図面を参照する。
図１Ａ、１Ｂ、および１Ｃは、本発明の一実施形態による基板、成長制限マスク、および合体および非合体エピタキシャル層の概略図である。 図１Ａ、１Ｂ、および１Ｃは、本発明の一実施形態による基板、成長制限マスク、および合体および非合体エピタキシャル層の概略図である。 図１Ａ、１Ｂ、および１Ｃは、本発明の一実施形態による基板、成長制限マスク、および合体および非合体エピタキシャル層の概略図である。
図２は、発光素子を製作する方法のためのフローチャートである。
図３Ａ、３Ｂ、および３Ｃは、可能なパターンの異なる形状を伴う成長制限マスクの概略図である。 図３Ａ、３Ｂ、および３Ｃは、可能なパターンの異なる形状を伴う成長制限マスクの概略図である。 図３Ａ、３Ｂ、および３Ｃは、可能なパターンの異なる形状を伴う成長制限マスクの概略図である。
図４Ａ、４Ｂ、および４Ｃは、ホスト基板および成長制限マスクの種々のパターンに関する実験結果を図示する。 図４Ａ、４Ｂ、および４Ｃは、ホスト基板および成長制限マスクの種々のパターンに関する実験結果を図示する。 図４Ａ、４Ｂ、および４Ｃは、ホスト基板および成長制限マスクの種々のパターンに関する実験結果を図示する。
図５Ａ、５Ｂ、５Ｃ、および５Ｄは、平凹共振空洞ＶＣＳＥＬを実現するための構造を図示する。 図５Ａ、５Ｂ、５Ｃ、および５Ｄは、平凹共振空洞ＶＣＳＥＬを実現するための構造を図示する。 図５Ａ、５Ｂ、５Ｃ、および５Ｄは、平凹共振空洞ＶＣＳＥＬを実現するための構造を図示する。 図５Ａ、５Ｂ、５Ｃ、および５Ｄは、平凹共振空洞ＶＣＳＥＬを実現するための構造を図示する。
図６Ａ、６Ｂ、および６Ｃは、エピタキシャル側方過成長層の界面において取得される異なるタイプの湾曲形状を図示する。 図６Ａ、６Ｂ、および６Ｃは、エピタキシャル側方過成長層の界面において取得される異なるタイプの湾曲形状を図示する。 図６Ａ、６Ｂ、および６Ｃは、エピタキシャル側方過成長層の界面において取得される異なるタイプの湾曲形状を図示する。
図７Ａおよび７Ｂは、本発明を使用して製作される素子を図示する。 図７Ａおよび７Ｂは、本発明を使用して製作される素子を図示する。
以下の好ましい実施形態の説明では、本発明が実践され得る具体的実施形態が、参照される。他の実施形態も、利用され得、構造的変更が、本発明の範囲から逸脱することなく成され得ることを理解されたい。
（概要）
本発明は、適宜、成長制限マスクを設計することによって、発光素子（ＬＥＤおよび平凹ＶＣＳＥＬを含む）等の半導体素子を製作する方法を説明する。ＥＬＯは、本発明に依拠されるので、本発明は、異質基板（Ｓｉ、ＳｉＣ、サファイア、半導体層のテンプレート、またはＥＬＯエンジニアリングされた層テンプレートを含むホスト基板等）に容易に適用可能である。ＥＬＯエンジニアリングされた層テンプレートは、サファイア基板上のＧａＮ、シリコン基板上のＧａＮ等を使用することを可能にする。ＬＥＤ、ＰｈＣ ＬＥＤ、およびＶＣＳＥＬが、良質な結晶品質のＥＬＯウィング上に製作されることができ、次いで、それぞれの素子が、ホスト基板から孤立させられること、選択的に取り出されること、またはディスプレイ背面パネルまたは製品上に移送されることができる。
図１Ａは、概略図１００ａ１および１００ａ２を使用して、方法を図示する。方法は、最初に、バルクＧａＮ基板１０１等のＩＩＩ族窒化物系基板１０１を提供する。
概略図１００ａ１は、ＩＩＩ族窒化物系基板１０１上またはその上方に形成される成長制限マスク１０２を示す。具体的に、成長制限マスク１０２は、直接、基板１０１と接触して配置されるか、または、成長制限マスク１０２は、間接的に、ＭＯＣＶＤ等によって成長させられる中間層（基板１０１上に堆積させられたＩＩＩ族窒化物系半導体層またはテンプレートから作製される）を通して、配置される。
成長制限マスク１０２は、絶縁体フィルム（例えば、プラズマ化学蒸着（ＣＶＤ）、スパッタリング、イオンビーム堆積（ＩＢＤ）等によって、基部基板１０１上に堆積させられるＳｉＯ２フィルム）から形成されることができ、ＳｉＯ２フィルムは、所定の光マスクを使用して、フォトリソグラフィによって、パターン化され、次いで、開放エリア１０３および無成長領域１０４（パターン化される場合とそうではないこともある）を含むように、エッチングされる。本発明は、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、ＴｉＮ等を成長制限マスク１０２として使用することができる。上記の材料から成る多層成長制限マスク１０２が、好ましい。
ＧａＮ系層１０５等のエピタキシャルＩＩＩ族窒化物層１０５が、ＥＬＯ方法を使用して、ＧａＮ基板１０１および成長制限マスク１０２上に成長させられる。ＩＩＩ族窒化物ＥＬＯ層１０５の成長は、最初に、ＩＩＩ族窒化物系基板１０１上の開放エリア１０３内で、次いで、開放エリア１０３から成長制限マスク１０２の上を覆って側方に生じる。ＩＩＩ族窒化物ＥＬＯ層１０５の成長は、隣接する開放エリア１０３におけるＩＩＩ族窒化物ＥＬＯ層１０５が成長制限マスク１０２の上部で合体し得る前、停止させられ（または中断され）得、この中断された成長は、無成長領域１０４を隣接するＩＩＩ族窒化物ＥＬＯ層１０５間にもたらす。代替として、ＩＩＩ族窒化物ＥＬＯ層１０５の成長は、概略図１００ａ２に示されるように、継続され、近隣ＩＩＩ族窒化物ＥＬＯ層１０５と合体し、それによって、増加させられた瑕疵の合体された領域１０６を出合った領域に形成し得る。
図１Ｂでは、概略図１００ｂ１は、追加のＩＩＩ族窒化物素子層１０７が、活性領域１０７ａ、ｐ－型層１０７ｂ、電子遮断層（ＥＢＬ）１０７ｃ、およびクラッディング層１０７ｄ、および他の層を含み得る様子を図示する。これらの追加のＩＩＩ族窒化物素子層１０７は、ＩＩＩ族窒化物ＥＬＯ層１０５上またはその上方に堆積させられる。
ＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７は、ＩＩＩ族窒化物ＥＬＯ層１０５が、図１Ａの１００ａ１に示されるように、合体する前に停止させられるとき、またはＩＩＩ族窒化物ＥＬＯ層１０５が、図１Ａの１００ａ２に示されるように、合体された領域１０６内で合体するように継続されるとき、１つ以上の平坦表面領域１０８と、無成長領域１０４に隣接してその縁に層屈曲領域１０９とを含む。平坦表面領域１０８の幅は、少なくとも３μｍ、最も好ましくは、１０μｍ以上である。
素子１１０の発光活性領域１０７ａは、好ましくは、開放エリア１０３と縁部分１０９または合体された領域１０６との間の平坦表面領域１０８において処理される。そうすることによって、素子１１０の棒体は、棒体の長さに沿って、開放エリア１０３の両側上に対、またはほぼ同一の発光開口のアレイを保有するであろう。さらに、電極が、素子層１０７条、およびＩＩＩ族窒化物ＥＬＯ層１０５と成長制限マスク１０２との間の背面界面１１１上に設置され得る。
発光素子１１０を基板１０１から除去するための多くの方法が存在する。例えば、本発明は、発光素子１１０を除去するために、ＥＬＯ方法を利用することができる。本発明では、基板１０１とＩＩＩ族窒化物ＥＬＯ層１０５との間の接合強度は、成長制限マスク１０２によって弱められている。この場合、基板１０１とＩＩＩ族窒化物ＥＬＯ層１０５との間の接合面積は、開放エリア１０３であり、開放エリア１０３の幅は、ＩＩＩ族窒化物ＥＬＯ層１０５より狭い。その結果、接合面積は、成長制限マスク１０２によって低減させられ、それによって、この方法は、エピタキシャル層１０５、１０７を除去するために好ましい。
図１Ｃにおける概略図１００ｃ１および１００ｃ２では、ＩＩＩ族窒化物ＥＬＯ層１０５の開放領域は、領域１１２として標識され、近隣ＩＩＩ族窒化物ＥＬＯ層１０５のウィングが出合うことも、出合わないこともある領域は、領域１１３として標識される。
本発明は、発光素子のための光抽出または光誘導ツールを実現するために、いくつかのアプローチを提案する。
本発明のための典型的製作ステップは、下記にさらに詳細に説明される：
ステップ１：所望の形状を成長制限マスク１０２上に形成し、それは、以下によって達成されることができる。成長制限マスク１０２は、ホスト基板１０１上に設置され、成長制限マスク１０２は、ナノインプリントリソグラフィを使用して、パターン化または成形されるか、または、パターンまたは形状は、フォトリソグラフィおよびウエットエッチング、またはフォトリソグラフィおよびドライエッチングを使用して、成長制限マスク１０２上に転写されることができる。
ステップ２：成長制限マスク１０２は、基板１０１を露出させる複数の縞状開放エリア１０３を有し、基板１０１は、ＩＩＩ族窒化物系半導体であるか、基板１０１は、ヘテロ基板（シリコン、窒化ケイ素、サファイア等）であるか、または、テンプレートが、成長制限マスク１０２を含むように準備される。
ステップ３：複数のエピタキシャル層１０５、１０７が、成長が成長制限マスク１０２の縞状開放エリア１０３と平行方向に延びているように、成長制限マスク１０２を使用して、基板１０１上またはその上方に成長させられる。エピタキシャル層１０５、１０７は、成長制限マスク１０２上に設計されたパターンまたは形状をとり、それによって、設計されたパターンまたは形状が、ＩＩＩ族窒化物ＥＬＯ層１０５と成長制限マスク１０２との間の界面１１１表面上に転写される。
ステップ４：ＬＥＤまたはＶＣＳＥＬ等の発光素子１１０が、従来の方法によって、ＩＩＩ族窒化物ＥＬＯ層１０５のウィング領域上、主に、平坦表面領域１０８上に製作される。
ステップ５：素子１１０を分割し、素子１１０をホスト基板１０１上に孤立させる。
ステップ６：サブマウントを取り付ける。
ステップ７：緩衝フッ化水素酸（ＢＨＦ）またはフッ化水素酸（ＨＦ）のような化学エッチング液を使用して、成長制限マスク１０２および保護層を溶解させる。
ステップ８：素子１１０をホスト基板１０１から分離する。
ステップ９：素子１１０の最終処理（分布ブラッグ反射器（ＤＢＲ）をＶＣＳＥＬのための湾曲ミラー上に設置する等）を実施し、次いで、素子１１０をパッケージ化する。
（プロセスステップ）
図２は、本発明のある実施形態による素子１１０の実現のためのステップを図示する、フローチャートである。
ブロック２０１は、ホスト基板１０１を提供するステップを表し、ホスト基板１０１は、半導体基板であり、半導体基板は、結晶配向から独立する。一例では、ホスト基板１０１は、１つ以上のトレンチを有する。
ブロック２０２は、成長制限マスク１０２をホスト基板１０１上に形成するステップを表し、成長制限マスクは、１つ以上の層から成る。
ブロック２０３、２０４、および２０５は、１つ以上のパターンを成長制限マスク１０２および／またはホスト基板１０１上に形成するステップを表し、パターンは、光制御構造をＩＩＩ族窒化物ＥＬＯ層１０５とホスト基板１０１との間の界面にもたらす。具体的に、ブロック２０３は、１つ以上の無作為谷－山パターン（例えば、１つ以上の水平でない領域）等の１つ以上の無作為パターンを備え、ブロック２０４は、活性領域１０７ａ、すなわち、ＰｈＣから放出される光の波長にサイズが等しい２Ｄ周期的格子アレイを表し、ブロック２０５は、１つ以上の凹面パターンまたは湾曲表面（例えば、垂直共振器型面発光レーザ（ＶＣＳＥＬ）の共振空洞の平凹ミラー）を表し、共振空洞は、エピタキシャルに成長させられる１つ以上の層から成る。
ブロック２０６は、ＥＬＯ成長のための成長制限マスク１０２上の開放エリア１０３から成る縞を開放するステップを表す。
ブロック２０７、２０８は、ＩＩＩ族窒化物ＥＬＯ層１０５を成長制限マスク１０２上に成長させるステップを表し、ＩＩＩ族窒化物ＥＬＯ層１０５は、ブロック２０７において合体されないか、または、ブロック２０８において合体され、その後、ＩＩＩ族窒化物素子層１０７をＩＩＩ族窒化物ＥＬＯ層１０５上に成長させ得る。
ブロック２０９は、素子１１０をホスト基板１０１上に単体化するステップを表す。
ブロック２１０は、素子１１０をホスト基板１０１から取り外すステップを表し、ブロック２１１は、ホスト基板１０１を再使用するステップを表す。
ブロック２１２は、例えば、ＶＣＳＥＬ素子１１０のために、素子１１０の任意の必要後工程処理を実施するステップを表す。
これらのステップは、下記にさらに詳細に説明される。
（成長制限マスクを形成する）
一実施形態では、ＩＩＩ族窒化物系層１０５が、ＥＬＯによって、ＳｉＯ２から成る成長制限マスク１０２でパターン化されたｍ－面ＧａＮ基板１０１等のＩＩＩ族窒化物基板１０１上に成長させられ、ＩＩＩ族窒化物ＥＬＯ層１０５は、ＳｉＯ２の上部に合体することも、合体しないこともある。
成長制限マスク１０２は、縞状開放エリア１０３から成り、開放エリア１０３間の成長制限マスク１０２のＳｉＯ２縞は、１μｍ～２０μｍの幅と、１０μｍ～１００μｍの間隔とを有する。非極性基板が、使用される場合、開放エリア１０３は、＜０００１＞軸に沿って向けられる。半極性（２０－２１）または（２０－２－１）平面が、使用される場合、開放エリア１０３は、それぞれ、［－１０１４］または［１０－１４］と平行方向に向けられる。他の平面も、同様に使用され得、開放エリア１０３は、他の方向に向けられる。
ＩＩＩ族窒化物基板１０１を使用するとき、本発明は、高品質ＩＩＩ族窒化物半導体層１０５、１０７を取得することができる。結果として、本発明は、低減させられた瑕疵（転位および積層欠陥等）密度を伴う素子を容易に取得することができる。
さらに、これらの技法は、それが成長制限マスク１０２を通してＩＩＩ族窒化物ＥＬＯ層１０５の成長を可能にする限り、サファイア、ＳｉＣ、ＬｉＡｌＯ２、Ｓｉ、Ｇａ２Ｏ３等のヘテロ基板とともに使用されることができる。
（成長制限マスク上のパターン）
成長制限マスク１０２上の縞の開放に進む前、前処理が、成長制限マスク１０２上で行われる。本発明は、素子１１０のために、３つの異なる可能なタイプのパターンを提案する。しかしながら、いくつかの代替設計も、下記に説明されるものと同じ方法において実践され得る。成長制限マスク１０２上の無作為山－谷パターンが、ＭＯＣＶＤ成長中、ＥＬＯ層１０５との界面１１１上に移されるであろう。ｐ－パッドおよびｎ－パッドを含む、素子１１０製作が、ＩＩＩ族窒化物ＥＬＯ層１０５の表面上で行われ、素子１１０が、ホスト基板１０１上で単体化され、素子１１０は、キャリアウエハを使用して取り出される。結果は、無作為山－谷パターンをＩＩＩ族窒化物ＥＬＯ層１０５の界面１１１に残す。これは、ＬＥＤまたはＶＣＳＥＬのためのＰｈＣ等のあらゆる他のパターンにも該当する。ＬＥＤのためのＰｈＣの場合、パターンは、素子１１０によって放出される光の波長程度の寸法を有していなければならず、ＶＣＳＥＬのためのＰｈＣの場合、曲率半径を伴う凹面表面は、ビームウェストが、殆ど損失を伴わずに、平凹ミラー空洞を通過しなければならないように設計される。
（成長制限マスクを使用して、エピタキシャル層を基板上に成長させる）
ＩＩＩ族窒化物半導体素子層１０７が、従来の方法によって、平坦領域１０８内のＩＩＩ族窒化物ＥＬＯ層１０５上に成長させられる。一実施形態では、ＭＯＣＶＤが、ＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物半導体素子層１０７を含む島状ＩＩＩ族窒化物半導体層のエピタキシャル成長のために使用される。島状ＩＩＩ族窒化物半導体層１０５、１０７は、ＩＩＩ族窒化物ＥＬＯ層１０５が合体する前、ＭＯＣＶＤ成長が停止させられるので、互いから分離されている。一実施形態では、島状ＩＩＩ族窒化物半導体層１０５、１０７は、合体するように作製され、後に、エッチングが、実施され、望ましくない領域を除去する。
トリメチルガリウム（ＴＭＧａ）、トリメチルインジウム（ＴＭＩｎ）、およびトリエチルアルミニウム（ＴＭＡｌ）が、ＩＩＩ元素源として使用される。アンモニア（ＮＨ３）が、未製作ガスとして使用され、窒素を供給する。水素（Ｈ２）および窒素（Ｎ２）が、ＩＩＩ元素源のキャリアガスとして使用される。滑らかな表面エピ層を取得するために水素をキャリアガス中に含むことが、重要である。
塩分およびビス（シクロペンタジエニル）マグネシウム（Ｃｐ２Ｍｇ）が、ｎ－型およびｐ－型ドーパントとして使用される。圧力設定は、典型的に、５０～７６０Ｔｏｒｒである。ＩＩＩ族窒化物系半導体層は、概して、７００～１，２５０℃の温度範囲で成長させられる。
例えば、成長パラメータは、以下を含む：ＴＭＧは、１２ｓｃｃｍであり、ＮＨ３は、８ｓｌｍであり、キャリアガスは、３ｓｌｍであり、ＳｉＨ４は、１．０ｓｃｃｍであり、Ｖ／ＩＩＩ比は、約７，７００である。
（限定面積エピタキシ（ＬＡＥ）ＩＩＩ族窒化物層のＥＬＯ）
従来技術では、いくつかの角錐形の小丘が、成長に続いて、ｍ－面ＩＩＩ族窒化物フィルムの表面上に観察されている。例えば、米国特許出願公開第２０１７／００９２８１０号を参照されたい。さらに、波状表面および陥没した部分が、成長表面上に現れており、それは、表面粗度を悪化させる。これは、非常に深刻な問題である。例えば、いくつかの論文によると、滑らかな表面は、基板の成長表面の偏角（＞１度）を制御することによって、およびＮ２キャリアガス条件を使用することによって、取得されることができる。しかしながら、これらは、高生産コストにより、大量生産に関して、非常に限定された条件である。さらに、ＧａＮ基板は、それらの製作方法から、原点に対する偏角の大きな変動を有する。例えば、基板が、偏角の大きい面内分布を有する場合、それは、ウエハにおけるこれらの点において異なる表面形態形状を有する。この場合、収率は、偏角の大きい面内分布によって低減させられる。したがって、技法が偏角の面内分布に依存しないことが必要である。
本発明は、下記に記載されるように、これらの問題を解決する。
１．成長面積は、基板１０１の縁からの成長制限マスク１０２の面積によって限定される。
２．基板１０１は、ｍ－面からｃ－面に向かって－１６度～＋３０度に及ぶ偏角配向を有する、非極性または半極性ＩＩＩ族窒化物基板１０１である。代替として、ＩＩＩ族窒化物系半導体層が堆積させられるヘテロ基板１０１が、使用され得、層は、ｍ－面からｃ－面に向かって＋１６度～－３０度に及ぶ偏角配向を有する。
３．島状ＩＩＩ族窒化物半導体層１０５、１０７は、ＩＩＩ族窒化物系半導体結晶のａ－軸と垂直である長辺を有する。
４．ＭＯＣＶＤ成長中、水素雰囲気が、使用されることができる。
本発明では、水素雰囲気が、非極性および半極性成長中、使用されることができる。本条件を使用することは、水素が開放エリア１０３の縁における過剰な成長が初期成長段階において生じることを防止し得るので、好ましい。
それらの結果は、以下の成長条件によって取得されている。
一実施形態では、成長圧力は、６０～７６０Ｔｏｒｒに及ぶが、成長圧力は、好ましくは、島状ＩＩＩ族窒化物半導体層１０５、１０７のための広い幅を取得するために、１００～３００Ｔｏｒｒに及び、成長温度は、９００～１，２００℃度に及び、Ｖ／ＩＩＩ比は、１０～３０，０００に及び、ＴＭＧは、２～２０ｓｃｃｍであり、ＮＨ３は、０．１～１０ｓｌｍに及び、キャリアガスは、水素ガスのみまたは水素および窒素ガスの両方である。滑らかな表面を取得するために、各平面の成長条件は、従来の方法によって最適化される必要がある。
約２～８時間にわたる成長後、ＩＩＩ族窒化物ＥＬＯ層１０５は、約１～５０μｍの厚さと、約５０～１５０μｍの棒体幅とを有する。
（素子を製作する）
素子１１０は、従来の方法によって、平坦表面領域１０８において製作され、種々の素子１１０設計が、可能である。例えば、μＬＥＤに関して、前工程プロセスのみが、素子１１０を実現するために必要である場合、ｐ－パッドおよびｎ－パッドは、ＩＩＩ族窒化物ＥＬＯ層１０５のウィングの長さまたは幅のいずれかに沿って、製作されることができる。
（素子ユニットを分離するための構造を形成する）
このステップの狙いは、ＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７のために、素子１１０をホスト基板１０１から孤立させることである。少なくとも２つの方法が、素子１１０をキャリア基板上に移送するために使用されることができる。
１つの方法では、ＩＩＩ族窒化物ＥＬＯ層１０５および素子層１０７は、領域１１２、１１３をエッチングし、少なくとも、成長制限マスク１０２を露出させることによって、ホスト基板１０１から分離される。分離はまた、例えば、ダイヤモンド先端付きスクライバまたはレーザスクライバによるスクライビング、ＲＩＥ（反応性イオンエッチング）またはＩＣＰ（誘導結合プラズマ）等のツールによって実施され得るが、それらの方法に限定されず、他の方法も、素子１１０を孤立させるために使用される。
孤立させられたＩＩＩ族窒化物素子層１０７をホスト基板１０１上に保つために、ＩＩＩ族窒化物ＥＬＯ層１０５を直接、ホスト基板１０１と接続する領域１１２が、ホスト基板１０１との接続連結部が、成長制限マスク１０２を領域１１３において露出させた後も、依然として残るように修正された。代替として、全ての開放エリア１０３をエッチングすることによって、開放エリア１０３におけるホスト基板１０１との任意の接続を排除することを選定し得る。
別の方法では、素子１１０は、領域１１３においてエッチングし、少なくとも、成長制限マスク１０２を露出させることによって、孤立させられる（ＥＬＯタイプ２の場合）。次いで、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ ｅｔ ａｌ，Ａｐｐｌ．Ｐｈｙｓ．Ｅｘｐｒｅｓｓ，ｖｏｌ．１３，ｐ．０４１００３（２０２０）による刊行物に説明される方法が、素子１１０をホスト基板１０１から孤立させるために使用されることができる。代替として、接着剤フィルムを取り付ける前、サブマウント等の支持キャリアも使用して、孤立させられた素子１１０をキャリア上に移送し得る。
（ＥＬＯ ＩＩＩ族窒化物素子層が、基板から除去される）
領域１１２および１１３のいずれか最良の方をエッチング後、完成されたＩＩＩ族窒化物素子層１０７は、以下の方法のうちの１つを使用して、そのホスト基板１０１から移送され得る。
基板１０１が、領域１１２、１１３をエッチング後、弱い接続連結部を伴って、または連結部を伴わずに、残されるとき：
１．エラストマスタンプ（ＰＤＭＳスタンプ）：ＰＤＭＳスタンプは、孤立させられたＩＩＩ族窒化物素子層１０７をホスト基板１０１から取り出すために十分に可撓性である。素子層１０７をそれらを標的背面パネル上に移送するために、選択的に取り出し得る。
２．真空チャック：孤立させられたＩＩＩ族窒化物素子層１０７をホスト基板１０１から取り出すための新しい方法であり、ＩＩＩ族窒化物素子層１０７がホスト基板１０１との弱い接続連結部を有するとき、真空制御されたチャックを使用し、ＩＩＩ族窒化物素子層１０７を除去するためのものである。
エッチングが、領域１１２において実施されないとき：
１．領域１１２が手付かずのまま、素子１１０を孤立させた後、接着剤フィルムが、素子１１０の上を覆って設置され、低温および若干の圧力の補助を使用して、素子１１０が、ホスト基板１０１から剥離される。
２．代替として、支持キャリアも、素子１１０が堅いキャリア基板上に移送され得るように、接着剤フィルムとともに、素子１１０を剥離するための類似手順に続いて、使用され得る。
（素子をディスプレイパネル上に搭載する）
分割され／孤立させられた素子１１０は、上記に説明されるアプローチ、すなわち、（１）ＰＤＭＳスタンプまたは（２）真空チャックを使用して、持ち上げられる。
（真空チャックを使用して、素子を取り出す）
本発明は、標的化されたサイズが５０μｍを下回るとき、発光型無機ピクセルとも呼ばれるより小さい発光開口を伴う素子１１０を大量移送する問題に対する解決策を提供する。μＬＥＤとして知られるこれらの素子１１０は、上記に述べられるように、ＩＩＩ族窒化物ＥＬＯ層１０５のウィング上に製作され、基板１０１０から除去されることができる。特に、これらの素子１１０は、好ましくは、ＩＩＩ族窒化物ＥＬＯ層１０５のより大きいウィング領域と、より小さい開放領域１１２とを有し、すなわち、ウィング領域と開放領域１１２との間の比率は、１を上回るべきであり、より好ましくは、５～１０であるべきであり、特に、開放領域１１２は、約１～５μｍであるべきである。したがって、素子１１０は、ＩＩＩ族窒化物基板１０１からより容易に除去されることができ、容易な様式において、外部キャリアに移送されること、またはさらなるステップにおいて処理されることができる。
（用語の定義）
（ＩＩＩ族窒化物系基板）
ＩＩＩ族窒化物系基板１０１は、ＩＩＩ族窒化物系基板が、成長制限マスク１０２を通してＩＩＩ族窒化物半導体層１０５、１０７の成長を可能にする限り、任意のタイプのＩＩＩ族窒化物系基板、すなわち、｛０００１｝、｛１１－２２｝、｛１－１００｝、｛２０－２１｝、｛２０－２－１｝、｛１０－１１｝、｛１０－１－１｝面等または他の面上で、バルクＧａＮおよびＡｌＮ結晶基板からスライスされる任意のＧａＮ基板１０１を備え得る。
（ヘテロ基板）
さらに、本発明は、ヘテロ基板１０１を使用することもできる。例えば、ＧａＮテンプレートまたは他のＩＩＩ族窒化物系半導体層が、成長制限マスク１０２に先立って、サファイア、Ｓｉ、ＧａＡｓ、ＳｉＣ、Ｇａ２Ｏ３等のヘテロ基板１０１上に成長させられ得る。ＧａＮテンプレートまたは他のＩＩＩ族窒化物系半導体層は、典型的に、約２～６μｍの厚さまでヘテロ基板１０１上に成長させられ、次いで、成長制限マスク１０２が、ＧａＮテンプレートまたは別のＩＩＩ族窒化物系半導体層上に配置される。
（成長制限マスク）
成長制限マスク１０２は、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３、ＡｌＮ、ＡｌＯＮ、ＭｇＦ、ＺｒＯ２、ＴｉＮ等の誘電体層、またはＷ、Ｍｏ、Ｔａ、Ｎｂ、Ｒｈ、Ｉｒ、Ｒｕ、Ｏｓ、Ｐｔ等の耐熱金属または貴金属を備えている。成長制限マスク１０２は、上記の材料から選択される積層構造であり得る。それは、上記の材料から選定される多重スタッキング層構造でもあり得る。
一実施形態では、成長制限マスク１０２の厚さは、約０．０５～３μｍである。マスク１０２の幅は、好ましくは、２０μｍより大きく、より好ましくは、幅は、４０μｍより大きい。成長制限マスク１０２は、スパッタ、電子ビーム蒸着、プラズマ強化化学蒸着（ＰＥＣＶＤ）、イオンビーム蒸着（ＩＢＤ）等によって堆積させられるが、それらの方法に限定されない。
ｍ－面自立ＧａＮ基板１０１上で、成長制限マスク１０２は、複数の開放エリア１０３を備え、複数の開放エリア１０３は、第２の方向に延びている間隔で周期的に、基板１０１の１１－２０方向と平行な第１の方向、および基板１０１の０００１方向と平行な第２の方向に配置される。開放エリア１０３の長さは、例えば、２００～３５，０００μｍであり、幅は、例えば、２～１８０μｍであり、開放エリア１０３の間隔は、例えば、２０～１８０μｍである。開放エリア１０３の幅は、典型的に、第２の方向に一定であるが、必要に応じて、第２の方向に変化させられ得る。
ｃ－面自立ＧａＮ基板１０１上で、開放エリア１０３は、基板１０１の１１－２０方向と平行な第１の方向および基板１０１の１－１００方向と平行な第２の方向に配置される。
半極性（２０－２１）または（２０－２－１）ＧａＮ基板１０１上で、開放エリア１０３は、それぞれ、［－１０１４］および［１０－１４］と平行な方向に配置される。
代替として、ヘテロ基板１０１が、使用されることができる。ｃ－面ＧａＮテンプレートが、ｃ－面サファイア基板１０１上に成長させられるとき、開放エリア１０３は、ｃ－面自立ＧａＮ基板１０１変化させられにあり、ｍ－面ＧａＮテンプレートが、ｍ－面サファイア基板１０１上に成長させられるとき、開放エリア１０３は、ｍ－面自立ＧａＮ基板１０１変化させられにある。こうすることによって、ｍ－面劈開面が、ｃ－面ＧａＮテンプレートを用いて素子１１０の棒体を分割するために使用されることができ、ｃ－面劈開面が、ｍ－面ＧａＮテンプレートを用いて素子１１０の棒体を分割するために使用されることができ、それは、はるかに好ましい。
（ＩＩＩ族窒化物系半導体層）
ＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物半導体素子層１０７は、Ｉｎ、Ａｌ、および／またはＢ、およびＭｇ、Ｓｉ、Ｚｎ、Ｏ、Ｃ、Ｈ等の他の不純物を含むことができる。
ＩＩＩ族窒化物系半導体素子層１０７は、概して、ｎ－型層、ドープされていない層、およびｐ型層の中から少なくとも１つの層を含む３つ以上の層を備えている。ＩＩＩ族窒化物系半導体素子層１０７は、具体的に、ＧａＮ層、ＡｌＧａＮ層、ＡｌＧａＩｎＮ層、ＩｎＧａＮ層等を備えている。素子１１０が複数のＩＩＩ族窒化物半導体層１０５、１０７を有する場合、互いに隣接する島状ＩＩＩ族窒化物系半導体層１０５、１０７の間の距離は、概して、３０μｍ以下であり、好ましくは、１０μｍ以下であるが、これらの数字に限定されない。半導体素子１１０では、いくつかの電極が、半導体素子１１０のタイプに従って、所定の位置に配置される。
（平坦表面領域）
平坦表面領域１０８は、屈曲領域１０９間の層である。さらに、平坦表面領域１０８は、成長制限マスク１０２の領域内にある。
半導体素子１１０の製作は、主に、平坦表面領域１０８上で実施される。平坦表面領域１０８の幅は、好ましくは、少なくとも、５μｍ、より好ましくは、１０μｍ以上である。平坦表面領域１０８は、半導体層１０５、１０７の各々に関して、高均一性の厚さを有する。
（層屈曲領域）
活性層１０７ａを含む層屈曲領域１０９が、素子１１０内に留まる場合、活性層１０７ａから放出される光の一部は、再吸収される。結果として、層屈曲領域１０９内の活性層１０７ａの少なくとも一部をエッチングによって除去することが好ましい。
別の観点から見ると、平坦表面領域１０８のエピタキシャル層は、開放エリア１０３を除き、開放エリア１０３のエピタキシャル層より少ない瑕疵密度を有する。したがって、開口構造が、ＩＩＩ族窒化物ＥＬＯ層１０５のウィング領域上を含む平坦表面領域１０８内に形成されることがより好ましい。
（半導体素子）
半導体素子１１０は、例えば、ショットキーダイオード、発光ダイオード、半導体レーザ、光ダイオード、トランジスタ等であるが、これらの素子に限定されない。本発明は、特に、マイクロＬＥＤおよびＶＣＳＥＬのために有用である。本発明は、特に、空洞形成のための平滑領域を要求する、半導体レーザのために有用である。
（代替実施形態）
以下は、本発明の代替実施形態を説明する。
（第１の実施形態）
第１の実施形態は、光を抽出および／または誘導するための取り付けられたパターンを伴うＩＩＩ族窒化物系発光ダイオード素子１１０と、それを製造する方法とを対象とする。
図３Ａにおける概略図３００ａ１、３００ａ２、３００ａ３、３００ａ４に示されるように、成長制限マスク１０２は、パターン化され、例えば、より良質な光抽出のために、谷３００ａ２、山３００ａ３、または無作為谷および山３００ａ４が、成長制限マスク１０２上に製作される。代替として、同じ構造が、ホスト基板１０１上にも製作され得、次いで、成長制限マスク１０２が、ホスト基板１０１上に製作される構造の上を覆ってかぶせられる。いずれの場合も、成長制限マスク１０２は、構造の形状をとり、続いて、ＩＩＩ族窒化物層１０５、１０７は、構造の反転形状をとる。
図３Ｂにおける概略図３００ｂ１、３００ｂ２、３００ｂ３に示されるように、成長制限マスク１０２は、複数の縞状開放エリア１０３を含む。ＩＩＩ族窒化物ＥＬＯ層１０５は、基板１０１から、開放エリア１０３を通して、成長制限マスク１０２の表面の上を覆って成長し、成長制限マスク１０２の表面上のパターンの形状をとる。素子層１０７が、ＩＩＩ族窒化物ＥＬＯ層１０５上に成長させられ、素子が、ＩＩＩ族窒化物ＥＬＯ層１０５のウィング領域上に製作される。
成長制限マスク１０２とＩＩＩ族窒化物ＥＬＯ層１０５との間の界面１１１に策定されたパターンを伴う素子１１０の断面が、図３Ｃにおける概略図３００ｃ１に示され、成長制限マスク１０２上のパターンの深度は、ｈ２として表され、ホスト基板１０１の表面Ｓからの成長制限マスク１０２の高さは、ｈ１として表される。好ましくは、深度ｈ２は、ｈ１より小さい。
好ましくは、ＥＬＯ成長を開始するための表面および成長制限マスク１０２の上側表面は、３μｍ以内であるべきある。そうでなければ、用途が、ｈ２が３μｍを上回るように、より深いパターンを要求する場合、トレンチパターンが、ホスト基板１０１上に形成され、成長制限マスク１０２の表面に対するホスト基板１０１の表面が３μｍを下回るように保つ、第３の実施形態に説明されるアプローチに従い得る。
概念の実証のために、実行可能性実験が、無作為谷－山パターンをＩＩＩ族窒化物ＥＬＯ層１０５の界面１１１上に転写するために行われた。しかしながら、ＰｈＣまたは湾曲凹面ミラー（第２の実施形態に説明される）等のいくつかの他のパターンも、可能である。
非極性ＧａＮ基板１０１が、本研究のために使用された。縞の形態における無作為谷－山パターンが、図４Ａにおける概略図４００ａ１およびＳＥＭ画像４００ａ２に示されるように、ホスト基板１０１上に設置された。図４Ａにおける原子間力顕微鏡（ＡＦＭ）画像４００ａ３は、縞上のパターンを示す。パターンの線走査も、４００ａ３に示され、山および谷の範囲も、提供される。
次のステップでは、３００ｎｍのＳｉＯ２から成る成長制限マスク１０２の組み合わせが、パターン化されたホスト基板１０１上に設置され、図４Ｂにおける概略図４００ｂ１、ＳＥＭ画像４００ｂ２、概略図４００ｂ３、および概略図４００ｂ４に示されるように、ｃ－軸に沿って、開放エリア１０３としての役割を果たす平行縞がホスト基板１０１上に開放された。ホスト基板１０１および無作為谷－山パターンの断面は、４００ｂ３および４００ｂ４に図式的に示される。
図４Ｃにおける概略図４００ｃ１、４００ｃ２、４００ｃ３、ＳＥＭ画像４００ｃ４、およびＡＦＭ画像４００ｃ５に示されるように、ＩＩＩ族窒化物ＥＬＯ層１０５が、ＭＯＣＶＤを使用して成長させられ、概略図４００ｃ１に示されるように、無作為谷パターン上で分散することを可能にされる。概略図４００ｃ２および４００ｃ３は、成長制限マスク１０２の上を覆ったＩＩＩ族窒化物ＥＬＯ層１０５の断面図であり、ＩＩＩ族窒化物ＥＬＯ層１０５の界面１１１上に転写されるパターンを示す。ＳＥＭ画像４００ｃ４は、ＩＩＩ族窒化物ＥＬＯ層１０５の界面１１１の実験結果を示し、ＩＩＩ族窒化物ＥＬＯ層１０５は、接着剤フィルム上に移送されている。ＡＦＭ走査が、無作為谷山パターンが現れると予測される位置で行われ、結果は、４００ｃ５に示される。ＩＩＩ族窒化物ＥＬＯ層１０５の界面１１１上のパターンは、大部分において、４００ａ３および４００ｃ５に見られるように、成長制限マスク１０２上のパターンをコピーしている。
実証の目的のために、無作為谷山パターンが縞に限定されたことに留意されたい。しかしながら、同じ結果は、パターンが全体的素子１１０に拡張されたときでも観察され得る。
同じことは、パターン設計がＰｈＣであるときにも当てはまり、ＰｈＣは、ＩＩＩ族窒化物ＥＬＯ層１０５の背面界面１１１上に実装され、素子１１０から放出される光は、所望の角度に制御される。
次いで、パターン化されたＩＩＩ族窒化物ＥＬＯ層１０５を伴う素子１１０が、ＰＤＭＳエラストマスタンプ、真空チャック等のツールを使用して、ディスプレイパネルであり得る所望のキャリア上に移送される。ディスプレイパネルは、ＴＶ、ラップトップ、電話、ＡＲ／ＶＲ／ＭＲヘッドセット、ＨＵＤ等のいくつかの用途において使用されることができる。
（第２の実施形態）
第２の実施形態は、パターンサイズを増加させ、湾曲ミラーＶＣＳＥＬのための単純製作方法を実現することについてのものである。平凹ミラーＶＣＳＥＬは、空洞波長の共振を制御する観点から、および熱管理のために、長空洞共振空洞ＶＣＳＥＬのために魅力的であると考えられる。研究者は、ホスト基板を所望の空洞長まで薄化する方法、湾曲ミラーを基板の背面上に形成する方法、および薄空洞ＶＣＳＥＬを実現するための光化学エッチング等の方法を提案している。しかしながら、これらのアプローチは、制御性および基板配向限定の観点から、深刻な不利点を有する。本願で提案される方法は、基板配向または結晶性に関係なく、機能し、さらに、ホスト基板のリサイクルも、可能である。
図５Ａにおける概略図５００ａ１（上面図）、５００ａ２（側面図）に示されるように、凹面形状５０１を伴う成長制限マスク１０２が、開放エリア１０３をホスト基板１０１上に開放したまま残すことによって、ホスト基板１０１上に形成される。
図５Ｂにおける概略図５００ｂ１（側面図）に示されるように、ＩＩＩ族窒化物ＥＬＯ層および活性領域１０７ａを含む素子層１０７が、成長制限マスク１０２上に形成され、凹面形状５０１が、開放エリア１０３をホスト基板１０１上に開放したまま残すことによって、ホスト基板１０１上に形成される。
図５Ｃにおける概略図５００ｃ１および５００ｃ２に示されるように、空洞長Ｌが、ＩＩＩ族窒化物ＥＬＯ層１０５によって画定される。これがエピタキシャルに制御されるので、空洞長Ｌの精密な制御が、達成されることができる。湾曲形状５０１の曲率半径Ｒは、安定共振器のビームウェストｗが、回折または散乱損失を発生させることなく、平面ミラー５０２および湾曲ミラー５０３を備えているＤＢＲによって形成されるように設計される。平面ミラー５０２上に形成されるビームウェストｗは、空洞長Ｌおよび曲率半径Ｒに依存する。理論的に、ＲをＬと同等に設定することによって、ビームウェストｗは、最小限に低減させられ、それによって、回折損失を低減させることができる。一例では、２０μｍを上回る空洞長Ｌが、所望されるとき、活性層１０７ａが、平面ミラー５０２、およびトンネル接合または透明伝導性層５０５、および電流遮断領域５０６の１００ｎｍ背後に設置され、それによって、良質な側方閉じ込めを提供することができる。
図５Ｄにおける概略図５００ｄ１（上面図）、５００ｄ２（平面図）、５００ｄ３（側面図）に示されるように、破線長方形として示される、ＶＣＳＥＬ素子１１０が、ＩＩＩ族窒化物ＥＬＯ層１０５のウィング上に形成される。ＤＢＲ平面ミラー５０２、ｐ－パッド、およびｎ－パッド５０４を含む全体的ＶＣＳＥＬ素子１１０の製作は、ＩＩＩ族窒化物ＥＬＯ層１０５が、依然として、ホスト基板１０１に取り付けられている間に実施されることができる。ＶＣＳＥＬ素子１１０が、ホスト基板１０１から分離されると、第２のＤＢＲ湾曲ミラー５０３が、実質的にホスト基板１０１を含まないＩＩＩ族窒化物ＥＬＯ層１０５の底部界面１１１における湾曲形状５０１上に作製され、ＶＣＳＥＬ素子１１０を完成させる。
（第３の実施形態）
第３の実施形態は、図６Ａ、６Ｂ、および６Ｃに示されるように、ＩＩＩ族窒化物ＥＬＯ層１０５の界面１１１においてパターンを達成するための準備のタイプについてのものである。
（タイプ１パターン）
図６Ａにおける概略図６００ａ１、６００ａ２、６００ａ３、６００ａ４に示されるように、タイプ１パターンが、成長制限マスク１０２上に形成される。これを達成するために、ＩＩＩ族窒化物ホスト基板１０１が、概略図６００ａ１に示されるように、提供される。厚さｈ１の成長制限マスク１０２が、概略図６００ａ２に示されるように、ＩＩＩ族窒化物ホスト基板１０１上にかぶせられ、所望のパラメータ、例えば、深度ｈ２のパターン６０１が、概略図６００ａ３に示されるように、ナノインプリントリソグラフィ、または類似パターン転写技法、例えば、ホログラフィックリソグラフィ、光リソグラフィ等を使用して、成長制限マスク１０２上に形成される。開放エリア１０３が、概略図６００ａ４に示されるように、ホスト基板１０１の表面Ｓが可視であるように、開放される。素子１１０が、ホスト基板１０１および成長制限マスク１０２上またはその上方に成長させられる。開放エリア１０３から成長させられるＩＩＩ族窒化物ＥＬＯ層１０５は、成長制限マスク１０２におけるその縁に沿って曲がり、設計されたパターンを辿る。ｈ１は、最終素子１１０内の実質的ホスト基板１０１材料を回避するために、ｈ２より大きくなければならないことに留意されたい。
（タイプ２パターン）
図６Ｂにおける概略図６００ｂ１、６００ｂ２、６００ｂ３、６００ｂ４に示されるように、代替実施形態は、所望のタイプ２パターンをホスト基板１０１上に直接生成することによって、ｈ１＞ｈ２の条件を回避し得る。ナノインプリントリソグラフィまたは類似方法が、エッチングの組み合わせを用いて、パターンをホスト基板１０１に転写するために使用される。これを達成するために、ＩＩＩ族窒化物ホスト基板１０１が、概略図６００ｂ１に示されるように、提供され、ホスト基板１０１が、概略図６００ｂ２に示されるように、パターン化される。成長制限マスク１０２は、概略図６００ｂ３に示されるように、パターン化されたホスト基板１０１の上を覆って設置される。成長制限マスク１０２は、概念実証研究に説明されるもののように、ホスト基板１０１上のパターンの形状をとる。後に、ホスト基板１０１上の開放エリア１０３が、概略図６００ｂ４に示されるように、ＥＬＯを実施するために使用される。ＩＩＩ族窒化物ＥＬＯ層１０５は、界面１１１において基板１０１上のパターンの形状をとり、界面１１１パターンを伴う素子１１０をもたらす。
（タイプ３パターン）
別の代替実施形態は、図６Ｃにおける概略図６００ｃ１、６００ｃ２、６００ｃ３、６００ｃ４、６００ｃ５に示される。
タイプ１のある場合に、ｈ２が、より深い深度（＞３μｍ）を要求するとき、結果として生じるｈ１も、ｈ１がｈ２を上回らなければならないという条件を満たすために増加するであろう。結果として、ホスト基板１０１の開放エリア１０３から生じるＩＩＩ族窒化物ＥＬＯ層１０５は、成長制限マスク１０２上の設計されたパターン形状を超えて上昇することが困難であることが見出され得る。そのようなシナリオでは、成長制限マスク１０２の表面の近傍の上昇表面Ｓが、好ましいであろう。
１つのそのような可能性は、タイプ３に提示される。これを達成するために、ＩＩＩ族窒化物ホスト基板１０１が、概略図６００ｃ１に示されるように、提供される。高さｈのトレンチが、概略図６００ｃ２に示されるように、開放領域１１２において、ホスト基板１０１上に形成される。厚さｈ１の成長制限マスク１０２が、概略図６００ｃ３に示されるように、基板１０１の上を覆ってかぶせられ、開放領域１０３におけるトレンチおよびホスト基板１０１を覆う。所望のパターンが、例えば、概略図６００ｃ４に示されるように、深度ｈ２を伴って、成長制限マスク１０２上に形成される。開放エリア１０３が、概略図６００ｃ５に示されるように、表面Ｓが厚さｄの直下にあるように、ホスト基板１０１のトレンチ上に開放され、したがって、後に成長させられるＩＩＩ族窒化物ＥＬＯ層１０５のためのより低い高さの壁を提供する。
（第４の実施形態）
第４の実施形態では、ＡｌＧａＮ層が、島状ＩＩＩ族窒化物半導体層１０５、１０７として使用される。ＡｌＧａＮ層は、ＥＬＯ ＩＩＩ族窒化物層１０５として、種々の偏角基板１０１および素子層１０７上に成長させられ得る。ＡｌＧａＮ層１０５、１０７は、本発明を使用して、非常に滑らかな表面を有することができる。本発明を使用して、ＡｌＧａＮ層１０５、１０７は、島状ＩＩＩ族窒化物半導体層１０５、１０７として、種々の偏角基板１０１から除去されることができる。
この場合、ＵＶ－光（ＵＶ－ＡまたはＵＶ－ＢまたはＵＶ－Ｃ）を放出する活性レーザが、ＡｌＧａＮ ＥＬＯ層１０５上に成長させられることができる。除去後、活性領域１０７ａを伴うＡｌＧａＮ ＥＬＯ層１０５は、擬似ＡｌＧａＮ基板を伴うＵＶ－素子のように見える。こうすることによって、高品質ＵＶ－ＬＥＤ素子１１０を取得することができ、それは、滅菌、照明等の用途において有用である。
（第５の実施形態）
第５の実施形態では、ＩＩＩ族窒化物ＥＬＯ層１０５が、種々の偏角基板１０１上に成長させられる。偏角配向は、ｍ－面からｃ－面に向かって０～＋１５度および０～－２８度に及ぶ。本発明は、素子１１０の棒体を種々の偏角基板１０１から除去することができる。これは、種々の偏角配向半導体平面素子１１０が、製作プロセスを変化させずに実現され得るので、本技法にとって大きな利点である。
（第６の実施形態）
第６の実施形態では、ＩＩＩ族窒化物ＥＬＯ層１０５が、ｃ－面基板１０１上に成長させられ、２つの異なるミスカット配向を伴う。ＩＩＩ族窒化物半導体層１０５、１０７は、本願に説明される本発明を使用して、所望の素子１１０を処理後、除去される。
（第７の実施形態）
第７の実施形態では、サファイア基板１０１が、ヘテロ基板１０１として使用される。結果として生じる構造は、サファイア基板１０１および緩衝層を使用することを除き、第１および第２の実施形態とほぼ同じである。本実施形態では、緩衝層は、追加のｎ－ＧａＮ層または非ドープＧａＮ層も含み得る。緩衝層は、約５００～７００℃の低温で成長させられる。ｎ－ＧａＮ層または非ドープＧａＮ層は、約９００～１，２００℃のより高い温度で成長させられる。総厚は、約１～３μｍである。次いで、成長制限マスク１０２が、緩衝層およびｎ－ＧａＮ層または非ドープＧａＮ層上に配置される。
他方で、緩衝層を使用する必要はない。例えば、成長制限マスク１０２は、直接、ヘテロ基板１０１上に配置されることができる。その後、ＩＩＩ族窒化物ＥＬＯ層１０５および／またはＩＩＩ族窒化物系半導体素子層１０７が、成長させられることができる。
（第８の実施形態）
第８の実施形態は、上記に説明される第１、第２、または第３の実施形態を使用して作製される素子を説明する。無作為谷－山パターンＬＥＤ素子１１０が、図７Ａにおける概略図７００ａ１に提示される。成長制限マスク１０２を無作為谷－山パターンとしてパターン化後、ＩＩＩ族窒化物ＥＬＯ層１０５が、無作為谷－山パターンとともにインプリントされた開放エリア１０３から成長させられる。次いで、ＬＥＤ素子１１０が、活性領域１０７ａおよびｐ－ＧａＮ １０７ｂおよびｎ－ＧａＮ層１０５を含むＩＩＩ族窒化物ＥＬＯ層１０５上に製作される。これらの素子１１０内の接触パッド５０４は、ＩＩＩ族窒化物ＥＬＯ層１０５の無作為谷－山パターンの反対側上の平坦表面１０８上に形成されることができる。結果として生じる素子１１０は、基板１０１から除去されると、サブマウント７０１に取り付けられる。
光抽出／制御構造を活性領域１０７ａの近傍に有する、このアプローチは、確実に、光抽出効率を改良するであろう。従来、そのような光抽出および／または制御構造は、基板１０１の背面上または素子１１０の正面表面上のいずれかに製作され、前者は、基板１０１伝導性に依存し、後者は、電流注入に関する制限を課し、製作を複雑にする。しかしながら、本発明に説明される方法は、依然として、発光素子１１０の平坦表面１０８上への製作を可能にしながら、光制御構造が活性領域１０７ａの近傍に設置されることを可能にする。代替として、ＰｈＣ等の異なる形状も、このＬＥＤとともに使用され、最良光抽出を提供することができる。図３Ａにおける概略図３００ａ２、３００ａ３、および３００ａ４は、より良質な光抽出／制御のために使用され得る形状の異なる例を示す。
類似方法において、平凹ミラー共振空洞ＶＣＳＥＬ素子１１０が、図７Ｂにおける概略図７００ａ２に示されるように、成長制限マスク１０２上のパターンを凹面形状５０１として修正することによって、製作されることができる。空洞長Ｌは、エピタキシャルに精密に制御され、構造の曲率半径Ｒは、凹面形状５０１から導出される。ＬおよびＲに関する適切なパラメータは、ビームウェストｗが平面ミラー５０２上に形成されるように設計される。上部および底部ＤＢＲミラー５０２、５０３に加え、共振空洞は、活性領域１０７ａ、トンネル接合または透明伝導性層５０５、電流遮断領域５０６、およびｐ－型層１０７ｂ（図示せず）を備えている。接触パッド５０４が、画定され、単体化が、実施され、これに続いて、透明サブマウント７０１が、平面ミラー５０２上に取り付けられる。最後に、底部側ＤＢＲ湾曲ミラー５０３が、背面界面１１１において、ＩＩＩ族窒化物ＥＬＯ層１０５のエピタキシャルに形成された湾曲形状５０１に取り付けられる。
（結論）
ここで、本発明の好ましい実施形態の説明を結論付ける。本発明の１つ以上の実施形態の前述の説明は、例証および説明の目的のために提示されている。包括的である、または本発明を開示される精密な形態に限定することは、意図されていない。多くの修正および変形例が、上記の教示に照らして可能である。本発明の範囲は、本発明を実施するための形態によってではなく、むしろ、本明細書に添付される請求項によって限定されることが意図される。
方法を使用するいくつかの可能な設計が、以下の本発明の詳細な説明に図示される。本発明は、半導体素子を上記に記載される半導体基板から除去することに関する相互参照された発明と組み合わせられるとき、従来の製造可能素子要素と比較して、多くの利点を有する。
本発明は、例えば、以下を提供する。
（項目１）
方法であって、前記方法は、
成長制限マスクをホスト基板上に形成することであって、１つ以上のパターンが、前記成長制限マスクおよび／または前記ホスト基板上に形成されている、ことと、
前記成長制限マスクを使用して、１つ以上のエピタキシャル側方過成長（ＥＬＯ）層および素子層を前記ホスト基板上に成長させることと
を含み、
前記ＥＬＯ層および素子層は、前記パターンのコピーを含む、方法。
（項目２）
前記パターンは、光制御構造を前記ＥＬＯ層と前記ホスト基板との間の界面にもたらす、項目１に記載の方法。
（項目３）
前記パターンは、１つ以上の無作為谷－山パターンを備えている、項目１に記載の方法。
（項目４）
前記パターンは、活性領域から放出される光の波長にサイズが等しい１つ以上の２次元（２Ｄ）周期的格子アレイを備えている、項目１に記載の方法。
（項目５）
前記２Ｄ周期的格子アレイは、フォトニック結晶を備えている、項目１に記載の方法。
（項目６）
前記パターンは、１つ以上の湾曲表面を備えている、項目１に記載の方法。
（項目７）
前記湾曲表面のうちの少なくとも１つは、垂直共振器型面発光レーザ（ＶＣＳＥＬ）の共振空洞の平凹ミラーを備えている、項目６に記載の方法。
（項目８）
前記共振空洞は、エピタキシャルに成長させられる１つ以上の層から成る、項目７に記載の方法。
（項目９）
前記パターンは、１つ以上の水平でない領域を備えている、項目１に記載の方法。
（項目１０）
前記ホスト基板は、トレンチを有する、項目１に記載の方法。
（項目１１）
前記ホスト基板は、半導体基板である、項目１に記載の方法。
（項目１２）
前記半導体基板は、結晶配向から独立している、項目１１に記載の方法。
（項目１３）
前記成長制限マスクは、１つ以上の層から成る、項目１に記載の方法。
（項目１４）
項目１に記載の方法によって製作される素子。
（項目１５）
前記素子は、発光ダイオード（ＬＥＤ）である、項目１４に記載の素子。
（項目１６）
前記素子は、垂直共振器型面発光レーザ（ＶＣＳＥＬ）である、項目１４に記載の素子。

Claims (16)

  1. 方法であって、前記方法は、
    成長制限マスクをホスト基板上に形成することであって、１つ以上のパターンが、前記成長制限マスクおよび／または前記ホスト基板上に形成されている、ことと、
    前記成長制限マスクを使用して、１つ以上のエピタキシャル側方過成長（ＥＬＯ）層および素子層を前記ホスト基板上に成長させることと
    を含み、
    前記ＥＬＯ層および素子層は、前記パターンのコピーを含む、方法。
  2. 前記パターンは、光制御構造を前記ＥＬＯ層と前記ホスト基板との間の界面にもたらす、請求項１に記載の方法。
  3. 前記パターンは、１つ以上の無作為谷－山パターンを備えている、請求項１に記載の方法。
  4. 前記パターンは、活性領域から放出される光の波長にサイズが等しい１つ以上の２次元（２Ｄ）周期的格子アレイを備えている、請求項１に記載の方法。
  5. 前記２Ｄ周期的格子アレイは、フォトニック結晶を備えている、請求項１に記載の方法。
  6. 前記パターンは、１つ以上の湾曲表面を備えている、請求項１に記載の方法。
  7. 前記湾曲表面のうちの少なくとも１つは、垂直共振器型面発光レーザ（ＶＣＳＥＬ）の共振空洞の平凹ミラーを備えている、請求項６に記載の方法。
  8. 前記共振空洞は、エピタキシャルに成長させられる１つ以上の層から成る、請求項７に記載の方法。
  9. 前記パターンは、１つ以上の水平でない領域を備えている、請求項１に記載の方法。
  10. 前記ホスト基板は、トレンチを有する、請求項１に記載の方法。
  11. 前記ホスト基板は、半導体基板である、請求項１に記載の方法。
  12. 前記半導体基板は、結晶配向から独立している、請求項１１に記載の方法。
  13. 前記成長制限マスクは、１つ以上の層から成る、請求項１に記載の方法。
  14. 請求項１に記載の方法によって製作される素子。
  15. 前記素子は、発光ダイオード（ＬＥＤ）である、請求項１４に記載の素子。
  16. 前記素子は、垂直共振器型面発光レーザ（ＶＣＳＥＬ）である、請求項１４に記載の素子。
JP2023525502A 2020-10-28 2021-10-28 パターンを発光素子のエピタキシャル層に転写する方法 Pending JP2023547903A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063106444P 2020-10-28 2020-10-28
US63/106,444 2020-10-28
PCT/US2021/056962 WO2022094018A1 (en) 2020-10-28 2021-10-28 Method of transferring a pattern to an epitaxial layer of a light emitting device

Publications (1)

Publication Number Publication Date
JP2023547903A true JP2023547903A (ja) 2023-11-14

Family

ID=81383192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023525502A Pending JP2023547903A (ja) 2020-10-28 2021-10-28 パターンを発光素子のエピタキシャル層に転写する方法

Country Status (5)

Country Link
US (1) US20230402564A1 (ja)
EP (1) EP4238123A4 (ja)
JP (1) JP2023547903A (ja)
CN (1) CN116508137A (ja)
WO (1) WO2022094018A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118160068A (zh) * 2021-10-29 2024-06-07 加利福尼亚大学董事会 含有外延光控制特征的发光二极管

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018204916A1 (en) * 2017-05-05 2018-11-08 The Regents Of The University Of California Method of removing a substrate
US11508620B2 (en) * 2017-09-15 2022-11-22 The Regents Of The University Of California Method of removing a substrate with a cleaving technique
US20220165570A1 (en) * 2019-03-13 2022-05-26 The Regents Of The University Of California Substrate for removal of devices using void portions
JP7448994B2 (ja) * 2019-10-23 2024-03-13 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 垂直共振器型面発光レーザのための共振空洞および分布ブラッグ反射器鏡をエピタキシャル側方過成長領域のウイング上に製作する方法

Also Published As

Publication number Publication date
CN116508137A (zh) 2023-07-28
WO2022094018A1 (en) 2022-05-05
US20230402564A1 (en) 2023-12-14
EP4238123A4 (en) 2024-10-16
EP4238123A1 (en) 2023-09-06

Similar Documents

Publication Publication Date Title
CN111095483B (zh) 利用切割技术移除衬底的方法
US8203159B2 (en) Method for growth of semipolar (Al,In,Ga,B)N optoelectronic devices
US20150125976A1 (en) Selective sidewall growth of semiconductor material
US20150270441A1 (en) Substrate having concave-convex pattern, light-emitting diode including the substrate, and method for fabricating the diode
JP7448994B2 (ja) 垂直共振器型面発光レーザのための共振空洞および分布ブラッグ反射器鏡をエピタキシャル側方過成長領域のウイング上に製作する方法
US8247249B2 (en) Semi-polar nitride-based light emitting structure and method of forming same
US9905727B2 (en) Fabrication of thin-film devices using selective area epitaxy
JP2001267242A (ja) Ｉｉｉ族窒化物系化合物半導体及びその製造方法
JP2008060375A (ja) 窒化物系半導体発光素子の製造方法および窒化物系半導体発光素子
US20190157069A1 (en) Semipolar amd nonpolar light-emitting devices
US20210013365A1 (en) Method of fabricating non-polar and semi-polar devices using epitaxial lateral overgrowth
TWI482204B (zh) Ｉｉｉ族氮化物構造體及ｉｉｉ族氮化物構造體之製造方法
JP2023547903A (ja) パターンを発光素子のエピタキシャル層に転写する方法
JP2003124576A (ja) 窒化物半導体基板及びその成長方法
JP4608731B2 (ja) 半導体レーザの製造方法
US20230411554A1 (en) Small size light emiting diodes fabricated via regrowth
JP3528814B2 (ja) 窒化物半導体から成る単体基板の製造方法
WO2023069771A1 (en) Methods for fabricating a vertical cavity surface emitting laser
CN118160068A (zh) 含有外延光控制特征的发光二极管
JP2024525695A (ja) 高品質エピタキシャル結晶層上での小型発光ダイオードの作成方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230518

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240603

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240902

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20241003