JP7307077B2 - 発光素子及び電子機器 - Google Patents
発光素子及び電子機器 Download PDFInfo
- Publication number
- JP7307077B2 JP7307077B2 JP2020540207A JP2020540207A JP7307077B2 JP 7307077 B2 JP7307077 B2 JP 7307077B2 JP 2020540207 A JP2020540207 A JP 2020540207A JP 2020540207 A JP2020540207 A JP 2020540207A JP 7307077 B2 JP7307077 B2 JP 7307077B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- electrode
- light
- layer
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims description 133
- 239000012535 impurity Substances 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims description 14
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005253 cladding Methods 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Description
本技術は、片面電極構造を有する発光素子及び電子機器に関する。
マイクロＬＥＤ（light emitting diode)等の発光素子では、ｐ型電極とｎ型電極を素子の片面に形成した片面電極構造が多く用いられる。片面電極構造とすることにより、フリップチップ実装等が利用でき、実装が容易となる。
通常、ｐ型半導体層とｎ型半導体層は発光素子の表裏面の位置関係となるため、ｐ型電極とｎ型電極を片面に配置させるには、一方の電極を他方の面に電気的に接続する必要がある。
例えば特許文献１には、発光層を挟んでｎ型クラッド層とｐ型クラッド層が積層された発光素子であって、発光素子の側面に設けられた配線によってｎ型クラッド層側の素子表面とp型クラッド層を電気的に接続した発光素子が開示されている。ｎ型電極とp型電極はｎ型クラッド層側の素子表面に設けられ、片面電極構造が実現されている。
しかしながら、特許文献１に記載のような構造では、素子面積の低減に限界がある上、ｐ型クラッド層への側面配線の接続面積が限られ、電気的接続が安定化しないという問題がある。
以上のような事情に鑑み、本技術の目的は、素子面積の低減が可能であり、安定した電気的接続を実現することが可能な発光素子及び電子機器を提供することにある。
上記目的を達成するため、本技術に係る発光素子は、積層体と、第１の電極と、第２の電極と、第３の電極と、側面配線とを具備する。
上記積層体は、第１の半導体型を有する第１の半導体層と、発光層と、第２の半導体型を有する第２の半導体層とがこの順で積層された積層体であって、上記第１の半導体層の上記発光層とは反対側の面であり、上記発光層において生じた光が出射する光出射面と、上記第２の半導体層の上記発光層とは反対側の面である非光出射面と、上記光出射面と上記非光出射面の間を接続する側面とを有し、上記側面は上記積層体の層面方向に対して垂直な方向から上記側面間の距離が上記光出射面に向かって広がるように傾斜している。
上記第１の電極は、上記第１の半導体層に電気的に接続された第１の電極であって、上記第１の半導体層の周縁において上記光出射面に設けられた凹部に配置され、上記光出射面よりも上記発光層側に位置する部分を有する。
上記第２の電極は、上記積層体の上記非光出射面側に設けられ、上記第２の半導体に電気的に接続されている。
上記第３の電極は、上記積層体の上記非光出射面側に設けられ、上記第２の電極と絶縁されている。
上記側面配線は、上記側面を介して上記第１の電極と上記第３の電極を電気的に接続する。
上記積層体は、第１の半導体型を有する第１の半導体層と、発光層と、第２の半導体型を有する第２の半導体層とがこの順で積層された積層体であって、上記第１の半導体層の上記発光層とは反対側の面であり、上記発光層において生じた光が出射する光出射面と、上記第２の半導体層の上記発光層とは反対側の面である非光出射面と、上記光出射面と上記非光出射面の間を接続する側面とを有し、上記側面は上記積層体の層面方向に対して垂直な方向から上記側面間の距離が上記光出射面に向かって広がるように傾斜している。
上記第１の電極は、上記第１の半導体層に電気的に接続された第１の電極であって、上記第１の半導体層の周縁において上記光出射面に設けられた凹部に配置され、上記光出射面よりも上記発光層側に位置する部分を有する。
上記第２の電極は、上記積層体の上記非光出射面側に設けられ、上記第２の半導体に電気的に接続されている。
上記第３の電極は、上記積層体の上記非光出射面側に設けられ、上記第２の電極と絶縁されている。
上記側面配線は、上記側面を介して上記第１の電極と上記第３の電極を電気的に接続する。
この構成によれば、積層体の側面を上記のように傾斜させることにより、第１の電極を発光素子の中央部に寄せることができ、発光素子の素子面積の縮小（チップシュリンク）が可能である。また、第１の電極と第１の半導体層の接触面積が増加し、第１の電極と第１の半導体層の電気的接続を安定化することが可能である。
上記凹部の上記光出射面からの深さは、上記第１の電極と上記発光層の間の上記第１の半導体層の厚みより大きくてもよい。
上記第１の電極は、全体が上記光出射面よりも上記発光層側に位置してもよい。
上記第１の電極は、上記光出射面よりも上記発光層側に位置する第１の部分と、上記光出射面上に設けられ、上記光出射面に被さる第２の部分とを有してもよい。
上記第１の半導体層は、上記光出射面側に高純度不純物領域を有し、上記第２の部分は上記高純度不純物領域に接触してもよい。
上記発光素子は、上記光出射面上に積層された透明導電性材料からなる透明導電層をさらに具備し、上記第２の部分は上記透明導電層に接触してもよい。
上記第１の電極は、上記側面配線の上記光出射面側の端面に接触してもよい。
上記第１の電極は、上記側面配線の上記積層体側の面である内面に接触してもよい。
上記第１の部分は、上記側面配線の上記積層体側の面である内面と、上記側面配線の上記光出射面側の端面に接触してもよい。
上記発光素子は、複数の上記第１の電極を備えてもよい。
上記目的を達成するため、本技術に係る電子機器は、発光素子を具備する。上記発光素子は、第１の半導体型を有する第１の半導体層と、発光層と、第２の半導体型を有する第２の半導体層とがこの順で積層された積層体であって、上記第１の半導体層の上記発光層とは反対側の面であり、上記発光層において生じた光が出射する光出射面と、上記第２の半導体層の上記発光層とは反対側の面である非光出射面と、上記光出射面と上記非光出射面の間を接続する側面とを有し、上記側面は上記積層体の層面方向に対して垂直な方向から上記側面間の距離が上記光出射面に向かって広がるように傾斜している積層体と、上記第１の半導体層に電気的に接続された第１の電極であって、上記第１の半導体層の周縁において上記光出射面に設けられた凹部に配置され、上記光出射面よりも上記発光層側に位置する部分を有する第１の電極と、上記積層体の上記非光出射面側に設けられ、上記第２の半導体に電気的に接続された第２の電極と、上記積層体の上記非光出射面側に設けられ、上記第２の電極と絶縁された第３の電極と、上記側面を介して上記第１の電極と上記第３の電極を電気的に接続する側面配線とを備える。
本技術の実施形態に係る発光素子について説明する。
［発光素子の構造］
図１は本技術の実施形態に係る発光素子１００の構造を示す断面図であり、図２は発光素子の平面図である。図１は、図２のＡ－Ａ線での断面図である。
図１は本技術の実施形態に係る発光素子１００の構造を示す断面図であり、図２は発光素子の平面図である。図１は、図２のＡ－Ａ線での断面図である。
発光素子１００はＬＥＤ（light emitting diode）であり、特に好適にはマイクロＬＥＤである。
図１及び図２に示すように、発光素子１００は、第１半導体層１０１、発光層１０２、第２半導体層１０３、コンタクト層１０４、絶縁層１０５、側面配線１０６、第１電極１０７、第２電極１０８及び第３電極１０９を備える。
第１半導体層１０１、発光層１０２及び第２半導体層１０３はこの順で積層され、積層体１１０を構成する。以下、第１半導体層１０１、発光層１０２及び第２半導体層１０３の層面方向をＸ－Ｙ方向とし、積層方向をＺ方向とする。
第１半導体層１０１は、ｐ型半導体又はｎ型半導体からなる。第１半導体層１０１はｐ型半導体の場合、例えばキャリア濃度１×１０１７～１×１０１８ｃｍ3のｐ型（Ａｌ０
．７Ｇａ０．３）０．５Ｉｎ０．５Ｐからなるものとすることができる。また、第１半導体層１０１がｎ型半導体の場合、例えばキャリア濃度１×１０１８ｃｍ3のｎ型（Ａｌ０
．７Ｇａ０．３）０．５Ｉｎ０．５Ｐからなるものとすることができる。
発光層１０２は、電子と正孔の再結合による発光を生じる層である。発光層１０２は、例えばＩｎＧａＰからなる量子井戸層と（Ａｌ０．６Ｇａ０．４）０．５Ｉｎ０．５Ｐからなる障壁層を交互に複数層積層した量子井戸構造を有するものとすることができる。また、発光層１０２はこの他にも再結合による発光を生じる構造であればよい。
第２半導体層１０３は、ｎ型半導体又はｐ型半導体のうち、第１半導体層１０１とは半導体型が異なる半導体からなる。第２半導体層１０３はｎ型半導体からなる場合、例えばキャリア濃度１×１０１８ｃｍ3のｎ型（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐからなるものとすることができる。また、第２半導体層１０３はｐ型半導体からなる場合、例えばキャリア濃度１×１０１７～１×１０１８ｃｍ3のｐ型（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐからなるものとすることができる。
積層体１１０では、第１半導体層１０１と第２半導体層１０３の間に電圧が印加されると、発光層１０２において発光が生じる。光は第１半導体層１０１を透過して出射される。以下、第1半導体層１０１の表面であって、発光層１０２とは反対側の面を光出射面１０１ａとする。また、第２半導体層１０３の表面であって発光層１０２とは反対側の面を非光出射面１０３ａとする。
図３は、積層体１１０のみを示す断面図である。同図に示すように、積層体１１０は、光出射面１０１ａと非光出射面１０３ａの間を接続する側面１１０ａを有する。
側面１１０ａは、積層体１１０の層面方向（Ｘ－Ｙ方向）に対して垂直な方向（Ｚ方向）から、側面１１０ａ間の距離が光出射面１０１ａに向かって広がるように傾斜している。即ち、層面方向（Ｘ－Ｙ方向）と側面１１０ａがなす角をθとすると、θは９０°未満である。
また、図３に示すように、第１半導体層１０１の周縁には凹部１０１ｂが設けられている。凹部１０１ｂは光出射面１０１ａから所定の深さに掘り下げられて形成され、凹部１０１ｂの深さｔは光出射面１０１ａから発光層１０２の間とすることができる。具体的には、深さｔは３００ｎｍ以上４００ｎｍ以下とすることができる。
図３に示すように凹部１０１ｂの内周面のうち、層面方向（Ｘ－Ｙ方向）に平行な面を底面１０１ｃとし、積層方向（Ｚ方向）に平行な面を側面１０１ｄとする。
図１に示すように凹部１０１ｂには第１電極１０７が設けられる。凹部１０１ｂの数や配置は後述するように種々の構成とすることができる。
コンタクト層１０４は、第２半導体層１０３と第２電極１０８の間に設けられ、第２半導体層１０３と第２電極１０８を電気的に接続する。コンタクト層１０４は導電性材料からなり、第２半導体層１０３がｎ型半導体の場合にはｎ型ＧａＡｓ、第２半導体層１０３がｐ型半導体の場合にはｐ型ＧａＡｓ、ｐ型ＧａＰ又はｐ型ＡｌＧａＡｓ等からなるものとすることができる。
絶縁層１０５は、積層体１１０の非光出射面１０３ａ及び側面１１０ａを被覆し、絶縁する。絶縁層１０５は、透明絶縁性材料からなり、例えばＳｉＯ２、ＳｉＮ又はＡｌ２Ｏ３等からなるものとすることができる。非光出射面１０３ａ上では非光出射面１０３ａに連通する開口１０５ａが設けられ、開口１０５ａ内にコンタクト層１０４が設けられている。
側面配線１０６は、側面１１０ａ上において絶縁層１０５上に配置され、側面１１０ａを介して第１電極１０７と第３電極１０９を電気的に接続する。側面配線１０６は、図１に示すように、光出射面１０１ａ側の端面１０６ａが第１電極１０７に接触することにより、第１電極１０７に接続されている。また、側面配線１０６は、発光層１０２から放出された光を光出射面１０１ａ側に反射する光反射体としても機能する。
側面配線１０６は、導電性及び光反射性を有する材料からなり、例えばＡｕからなるものとすることができる。側面配線１０６の厚みは例えば３００ｎｍ以上４００ｍ以下とすることができる。なお、側面配線１０６は、スパッタリングにより形成することができるが、上記のように側面１１０ａが傾斜しているため、側面１１０ａが傾斜していない場合に比べて非光出射面１０３ａ側から容易に形成することが可能である。
第１電極１０７は、第１半導体層１０１に電気的に接続され、側面配線１０６を介して第３電極１０９に電気的に接続されている。第１電極１０７は、凹部１０１ｂに配置され、光出射面１０１ａよりも発光層１０２側に位置する。図１では第１電極１０７は全体が光出射面１０１ａよりも発光層１０２側に位置しているが、後述するように第１電極１０７は一部が光出射面１０１ａよりも発光層１０２側に位置するものであってもよい。第１電極１０７は、凹部１０１ｂの底面１０１ｃ及び側面１０１ｄに接触する形状とすることができる。
発光素子１００は、図２に示すように２つの第１電極１０７を備えるものとすることができる。また、発光素子１００は１つの第１電極１０７を備えるものでもよく、３つ以上の第１電極１０７を備えるものであってもよい。
第１電極１０７は、導電性を有する材料からなり、第１半導体層１０１がｐ型の場合にはｐ型ＧａＡｓ、ｐ型ＧａＰ又はｐ型ＡｌＧａＡｓからなり、第１半導体層１０１がｎ型の場合には、ｎ型ＧａＡｓからなるものとすることができる。第１電極１０７の厚みは、凹部１０１ｂの深さと同程度が好適であり、３００ｎｍ以上４００ｎｍ以下とすることができる。
第２電極１０８は、積層体１１０の非光出射面１０３ａ側に設けられ、第２半導体層１０３に電気的に接続される。第２電極１０８は、コンタクト層１０４上に形成され、コンタクト層１０４を介して第２半導体層１０３に電気的に接続されているものとすることができる。第２電極１０８は導電性を有する材料からなり、例えばＡｕからなるものとすることができる。
第３電極１０９は、積層体１１０の非光出射面１０３ａ側に設けられ、第２電極１０８と絶縁されている。第３電極１０９は絶縁層１０５上において第２電極１０８とは離間して設けられているものとすることができる。第３電極１０９は、側面配線１０６を介して第１電極１０７に電気的に接続され、即ち第１半導体層１０１に電気的に接続されている。第３電極１０９は導電性を有する材料からなり、例えばＡｕからなるものとすることができる。
発光素子１００は以上のような構成を有する。第１半導体層１０１及び第２半導体層１０３にそれぞれ電気的に接続された第２電極１０８及び第３電極１０９は、積層体１１０に対して非光出射面１０３ａ側の同一面上に設けられている。これにより、片面電極構造が実現されている。
［発光素子による効果］
発光素子１００による効果について説明する。図４は、発光素子１００の効果を示す図であり、比較例に係る発光素子２００及び発光素子３００と本実施形態に係る発光素子１００のサイズを比較した図である。
発光素子１００による効果について説明する。図４は、発光素子１００の効果を示す図であり、比較例に係る発光素子２００及び発光素子３００と本実施形態に係る発光素子１００のサイズを比較した図である。
発光素子２００は、第１半導体層２０１、発光層２０２、第２半導体層２０３、コンタクト層２０４、絶縁層２０５、側面配線２０６、第１電極２０７、第２電極２０８及び第３電極２０９を備える。第１半導体層２０１、発光層２０２及び第２半導体層２０３が積層されて積層体２１０が構成されている。
発光素子２００の構造では、積層体２１０の側面２１０ａは層面方向に対して垂直となっている。発光素子２００では製造工程において第１電極２０７を形成後、その上に側面配線２０６を形成する必要がある。
発光素子３００は、第１半導体層３０１、発光層３０２、第２半導体層３０３、コンタクト層３０４、絶縁層３０５、側面配線３０６、第１電極３０７、第２電極３０８及び第３電極３０９を備える。第１半導体層３０１、発光層３０２及び第２半導体層３０３が積層されて積層体３１０が構成されている。
発光素子３００は、発光素子２００と同じ素子幅Ｈ１を有し、積層体３１０の側面３１０ａを傾斜させた構造を有する。この構造では、側面３１０ａを傾斜させることにより、発光層３０２で生じた光を光出射面３０１ａに向けて反射させ、発光効率を向上させることができる。
また、第１電極３０７上に側面配線３０６を形成する必要がなく、製造工程数を削減することができる。
発光素子１００は、この発光素子３００の構成に対してさらに素子幅を縮小することが可能である。
図４に示すように、発光素子１００では、発光素子３００に対して第１電極１０７が光出射面１０１ａよりも発光層１０２側に移動して配置されている。発光層１０２からの第１電極１０７の移動距離は凹部１０１ｂの深さｔに等しい。
第１電極１０７を発光層１０２側に移動させることにより、光出射面１０１ａの面積（図中、幅Ｓ）を維持したまま、側面１１０ａの傾斜に沿って第１電極１０７を発光素子１００の中央部へ寄せることが可能となる。具体的には、図４に示すように、発光素子３００に対する発光素子１００での寄せ幅を幅ｗとすると、幅ｗはｔ／ｔａｎθとなる。これにより発光素子１００の幅は幅Ｈ１から幅Ｈ２に縮小される。
このように発光素子１００では、素子幅の縮小（チップシュリンク）が可能である。さらに、側面１１０ａを傾斜させることにより、光取出し効率の向上も実現されている。
［第１電極の配置について］
第１電極１０７は、より発光層１０２に接近させて配置してもよい。図５は、第１電極１０７をより発光層１０２に接近させた発光素子１００の断面図であり、図６はこの場合の積層体１１０の断面図である。
第１電極１０７は、より発光層１０２に接近させて配置してもよい。図５は、第１電極１０７をより発光層１０２に接近させた発光素子１００の断面図であり、図６はこの場合の積層体１１０の断面図である。
図６に示すように、凹部１０１ｂは、上記深さｔよりさらに深い、深さｔ２を有する。第１電極１０７（図５参照）と発光層１０２の間の第１半導体層１０１の厚みを厚みｄとすると、深さｔ２は厚みｄより大きいものとすることができる。具体的には、深さｔ２は例えば１１００ｎｍ以上１３００ｎｍとすることができる。
なお、深さｔ２は発光層１０２に到達しない深さとする。凹部１０１ｂが発光層１０２に到達すると、発光層１０２の体積が減少し、発光効率が低下するためである。また、凹部１０１ｂの形成時に発光層１０２にダメージが生じるおそれもある。
この構成では、第１電極１０７を発光層１０２により接近させることにより、第１電極１０７をさらに素子中央部に寄せ、素子面積を低減させることが可能である。具体的には、上記比較例に係る発光素子３００の幅Ｈ１に対する縮小幅を幅ｗ２とすると、幅ｗ２はｔ２／ｔａｎθとなる。これにより発光素子１００の幅は幅Ｈ１から幅Ｈ３に縮小される。
さらに、第１電極１０７を発光層１０２により接近させることにより、凹部１０１ｂの側面１０１ｄの面積が増加し、第１電極１０７と第１半導体層１０１の接触面積が増加するため、第１電極１０７と第１半導体層１０１の接触抵抗を低減させることが可能である。
また、第１電極１０７は、凹部１０１ｂの内部から光出射面１０１ａ上にわたって配置してもよい。図７は、光出射面１０１ａ上にわたって形成された第１電極１０７を示す断面図である。
同図に示すように、第１電極１０７は、第１部分１０７ａと第２部分１０７ｂを有する。第１部分１０７ａは、凹部１０１ｂ内に配置され、光出射面１０１ａよりも発光層１０２側に位置する部分である。
第２部分１０７ｂは、第１部分１０７ａから光出射面１０１ａ上に延伸され、光出射面１０１ａに被さる部分である。第２部分１０７ｂは、光出射面１０１ａを遮蔽しないように光出射面１０１ａの周縁上に設けられている。
第２部分１０７ｂが光出射面１０１ａ上にも形成されることにより、第１電極１０７と第１半導体層１０１の接触面積がさらに向上し、第１電極１０７と第１半導体層１０１の接触抵抗をより低減させることが可能である。
また、底面１０１ｃの幅を小さくすることにより、第１電極１０７による光出射面１０１ａの遮蔽面積を抑制し、光出射面１０１ａの面積（図中、幅Ｓ）を維持することが可能である。
さらに、第１電極１０７が光出射面１０１ａ上に形成される場合、第１半導体層１０１の表面に高不純物領域を形成してもよい。図８は、第１半導体層１０１の表面に高不純物領域１０１ｅが形成された発光素子１００の断面図である。
高不純物領域１０１ｅは、不純物を多量にドープした領域である。第１半導体層１０１がｐ型半導体からなる場合には、Ｚｎ又はＣ等のｐ型ドーパントを多量にドープした領域とすることができる。また、第１半導体層１０１がｎ型半導体からなる場合には、Ｓｉ等のｎ型ドーパントを多量にドープした領域とすることができる。
第１半導体層１０１の表面に高不純物領域１０１ｅを設けることにより、第１電極１０７と第１半導体層１０１の接触電圧を安定させ、かつ低減させることが可能である。
なお、高不純物領域１０１ｅに代えて第１半導体層１０１上に透明導体層を積層してもよい。図９は、透明導体層１１１を備える発光素子１００の断面図である。透明導体層１１１はＩＴＯ（Indium Tin Oxide）等の光透過性を有する導電性誘電材料からなるものとすることができる。
第１電極１０７の第２部分１０７ｂを透明導体層１１１に接触させることにより、第１電極１０７と第１半導体層１０１の接触電圧を安定させ、かつ低減させることが可能である。
［第１電極と側面配線の接続について］
上記説明では、第１電極１０７は側面配線１０６の端面１０６ａに接触する（図１参照）としたが、側面配線１０６の端面１０６ａ以外の部分に接触する構成であってもよい。
上記説明では、第１電極１０７は側面配線１０６の端面１０６ａに接触する（図１参照）としたが、側面配線１０６の端面１０６ａ以外の部分に接触する構成であってもよい。
図１０は、第１電極１０７が側面配線１０６の内面１０６ｂに接触する構成を示す模式図である。内面１０６ｂは、側面配線１０６の表面のうち積層体１１０側の面である。同図に示すように、側面配線１０６を第１電極１０７よりも光出射面１０１ａ側に延伸させ、第１電極１０７の端面を内面１０６ｂ（膜面）に接触させることができる。
第１電極１０７が端面１０６ａに接触する構成では、側面配線１０６の厚みを薄くすると第１電極１０７と側面配線１０６の接触面積が減少する。これに対し、第１電極１０７が内面１０６ｂに接触する構成では、側面配線１０６の厚みを薄くしても第１電極１０７と側面配線１０６の接触面積が減少しない。
このため、第１電極１０７と側面配線１０６の電気的接続の安定性を維持したままで側面配線１０６を薄くすることができ、その分素子面積を低減させることが可能となる。
さらに、第１電極１０７は、側面配線１０６の内面１０６ｂと端面１０６ａの両者に接触させてもよい。図１１は、第１電極１０７が側面配線１０６の内面１０６ｂ及び端面１０６ａに接触する構成を示す模式図である。
この構成では、第１電極１０７と側面配線１０６の電気的接続を安定させ、接触抵抗をさらに低減することが可能である。
また、この構成において第１電極１０７は、光出射面１０１ａに被さる第２部分１０７ｂを有してもよい。図１２は、第１電極１０７が内面１０６ｂ及び端面１０６ａに接触し、かつ光出射面１０１ａに被さる構成を示す模式図である。
光出射面１０１ａには高不純物領域１０１ｅが設けられている。この構成では、高不純物領域１０１ｅと第１電極１０７の接触抵抗を低減し、かつ第１電極１０７と側面配線１０６の接触抵抗を低減させることが可能である。
なお、光出射面１０１ａには高不純物領域１０１ｅに代えて透明導体層１１１を積層してもよく、高不純物領域１０１ｅ及び透明導体層１１１が設けられてなくてもよい。
［第１電極の平面配置について］
第１電極１０７の平面配置は図２に示すものに限られない。図１３乃至図１５は第１電極１０７の配置例を示す模式図である。図１３及び図１４に示すように第１電極１０７は発光素子１００の４辺にそれぞれ設けられてもよい。また、図１５に示すように、発光素子１００の周縁を囲むように設けられてもよい。
第１電極１０７の平面配置は図２に示すものに限られない。図１３乃至図１５は第１電極１０７の配置例を示す模式図である。図１３及び図１４に示すように第１電極１０７は発光素子１００の４辺にそれぞれ設けられてもよい。また、図１５に示すように、発光素子１００の周縁を囲むように設けられてもよい。
それぞれの第１電極１０７は、上記説明したいずれかの構造とすることができる。４辺の全てに第１電極１０７を設けることより４辺の全てで素子幅を縮小させることが可能となる。なお、発光素子１００の平面形状は四角形に限られず、多角形や円形であってもよい。
［電子機器について］
発光素子１００は、ディスプレイの画素や照明の光源、その他の各種電子機器に搭載される発光素子として利用することが可能である。上述のように発光素子１００は光出射面１０１ａの面積を維持したまま素子面積の縮小が可能であり、高密度で実装することができる。また、安定した電気的接続が実現されており、消費電力の低減も可能である。
発光素子１００は、ディスプレイの画素や照明の光源、その他の各種電子機器に搭載される発光素子として利用することが可能である。上述のように発光素子１００は光出射面１０１ａの面積を維持したまま素子面積の縮小が可能であり、高密度で実装することができる。また、安定した電気的接続が実現されており、消費電力の低減も可能である。
なお、本技術は以下のような構成もとることができる。
（１）
第１の半導体型を有する第１の半導体層と、発光層と、第２の半導体型を有する第２の半導体層とがこの順で積層された積層体であって、上記第１の半導体層の上記発光層とは反対側の面であり、上記発光層において生じた光が出射する光出射面と、上記第２の半導体層の上記発光層とは反対側の面である非光出射面と、上記光出射面と上記非光出射面の間を接続する側面とを有し、上記側面は上記積層体の層面方向に対して垂直な方向から上記側面間の距離が上記光出射面に向かって広がるように傾斜している積層体と、
上記第１の半導体層に電気的に接続された第１の電極であって、上記第１の半導体層の周縁において上記光出射面に設けられた凹部に配置され、上記光出射面よりも上記発光層側に位置する部分を有する第１の電極と、
上記積層体の上記非光出射面側に設けられ、上記第２の半導体に電気的に接続された第２の電極と、
上記積層体の上記非光出射面側に設けられ、上記第２の電極と絶縁された第３の電極と、
上記側面を介して上記第１の電極と上記第３の電極を電気的に接続する側面配線と
を具備する発光素子。
第１の半導体型を有する第１の半導体層と、発光層と、第２の半導体型を有する第２の半導体層とがこの順で積層された積層体であって、上記第１の半導体層の上記発光層とは反対側の面であり、上記発光層において生じた光が出射する光出射面と、上記第２の半導体層の上記発光層とは反対側の面である非光出射面と、上記光出射面と上記非光出射面の間を接続する側面とを有し、上記側面は上記積層体の層面方向に対して垂直な方向から上記側面間の距離が上記光出射面に向かって広がるように傾斜している積層体と、
上記第１の半導体層に電気的に接続された第１の電極であって、上記第１の半導体層の周縁において上記光出射面に設けられた凹部に配置され、上記光出射面よりも上記発光層側に位置する部分を有する第１の電極と、
上記積層体の上記非光出射面側に設けられ、上記第２の半導体に電気的に接続された第２の電極と、
上記積層体の上記非光出射面側に設けられ、上記第２の電極と絶縁された第３の電極と、
上記側面を介して上記第１の電極と上記第３の電極を電気的に接続する側面配線と
を具備する発光素子。
（２）
上記（１）に記載の発光素子であって、
上記凹部の上記光出射面からの深さは、上記第１の電極と上記発光層の間の上記第１の半導体層の厚みより大きい
発光素子。
上記（１）に記載の発光素子であって、
上記凹部の上記光出射面からの深さは、上記第１の電極と上記発光層の間の上記第１の半導体層の厚みより大きい
発光素子。
（３）
上記（１）又は（２）に記載の発光素子であって、
上記第１の電極は、全体が上記光出射面よりも上記発光層側に位置する
発光素子。
上記（１）又は（２）に記載の発光素子であって、
上記第１の電極は、全体が上記光出射面よりも上記発光層側に位置する
発光素子。
（４）
上記（１）又は（２）に記載の発光素子であって、
上記第１の電極は、上記光出射面よりも上記発光層側に位置する第１の部分と、上記光出射面上に設けられ、上記光出射面に被さる第２の部分とを有する
発光素子。
上記（１）又は（２）に記載の発光素子であって、
上記第１の電極は、上記光出射面よりも上記発光層側に位置する第１の部分と、上記光出射面上に設けられ、上記光出射面に被さる第２の部分とを有する
発光素子。
（５）
上記（４）に記載の発光素子であって、
上記第１の半導体層は、上記光出射面側に高純度不純物領域を有し、上記第２の部分は上記高純度不純物領域に接触する
発光素子。
上記（４）に記載の発光素子であって、
上記第１の半導体層は、上記光出射面側に高純度不純物領域を有し、上記第２の部分は上記高純度不純物領域に接触する
発光素子。
（６）
上記（４）に記載の発光素子であって、
上記光出射面上に積層された透明導電性材料からなる透明導電層をさらに具備し、上記第２の部分は上記透明導電層に接触する
発光素子。
上記（４）に記載の発光素子であって、
上記光出射面上に積層された透明導電性材料からなる透明導電層をさらに具備し、上記第２の部分は上記透明導電層に接触する
発光素子。
（７）
上記（１）から（４）のいずれか一つに記載の発光素子であって、
上記第１の電極は、上記側面配線の上記光出射面側の端面に接触する
発光素子。
上記（１）から（４）のいずれか一つに記載の発光素子であって、
上記第１の電極は、上記側面配線の上記光出射面側の端面に接触する
発光素子。
（８）
上記（１）から（７）のいずれか一つに記載の発光素子であって、
上記第１の電極は、上記側面配線の上記積層体側の面である内面に接触する
発光素子。
上記（１）から（７）のいずれか一つに記載の発光素子であって、
上記第１の電極は、上記側面配線の上記積層体側の面である内面に接触する
発光素子。
（９）
上記（４）から（６）のいずれか一つに記載の発光素子であって、
上記第１の部分は、上記側面配線の上記積層体側の面である内面と、上記側面配線の上記光出射面側の端面に接触する
発光素子。
上記（４）から（６）のいずれか一つに記載の発光素子であって、
上記第１の部分は、上記側面配線の上記積層体側の面である内面と、上記側面配線の上記光出射面側の端面に接触する
発光素子。
（１０）
上記（１）から（９）のいずれか一つに記載の発光素子であって、
複数の上記第１の電極を備える
発光素子。
上記（１）から（９）のいずれか一つに記載の発光素子であって、
複数の上記第１の電極を備える
発光素子。
（１１）
第１の半導体型を有する第１の半導体層と、発光層と、第２の半導体型を有する第２の半導体層とがこの順で積層された積層体であって、上記第１の半導体層の上記発光層とは反対側の面であり、上記発光層において生じた光が出射する光出射面と、上記第２の半導体層の上記発光層とは反対側の面である非光出射面と、上記光出射面と上記非光出射面の間を接続する側面とを有し、上記側面は上記積層体の層面方向に対して垂直な方向から上記側面間の距離が上記光出射面に向かって広がるように傾斜している積層体と、上記第１の半導体層に電気的に接続された第１の電極であって、上記第１の半導体層の周縁において上記光出射面に設けられた凹部に配置され、上記光出射面よりも上記発光層側に位置する部分を有する第１の電極と、上記積層体の上記非光出射面側に設けられ、上記第２の半導体に電気的に接続された第２の電極と、上記積層体の上記非光出射面側に設けられ、上記第２の電極と絶縁された第３の電極と、上記側面を介して上記第１の電極と上記第３の電極を電気的に接続する側面配線とを備える発光素子
を具備する電子機器。
第１の半導体型を有する第１の半導体層と、発光層と、第２の半導体型を有する第２の半導体層とがこの順で積層された積層体であって、上記第１の半導体層の上記発光層とは反対側の面であり、上記発光層において生じた光が出射する光出射面と、上記第２の半導体層の上記発光層とは反対側の面である非光出射面と、上記光出射面と上記非光出射面の間を接続する側面とを有し、上記側面は上記積層体の層面方向に対して垂直な方向から上記側面間の距離が上記光出射面に向かって広がるように傾斜している積層体と、上記第１の半導体層に電気的に接続された第１の電極であって、上記第１の半導体層の周縁において上記光出射面に設けられた凹部に配置され、上記光出射面よりも上記発光層側に位置する部分を有する第１の電極と、上記積層体の上記非光出射面側に設けられ、上記第２の半導体に電気的に接続された第２の電極と、上記積層体の上記非光出射面側に設けられ、上記第２の電極と絶縁された第３の電極と、上記側面を介して上記第１の電極と上記第３の電極を電気的に接続する側面配線とを備える発光素子
を具備する電子機器。
１００…発光素子
１０１…第１半導体層
１０１ａ…光出射面
１０１ｂ…凹部
１０１ｅ…高不純物領域
１０２…発光層
１０３…第２半導体層
１０３ａ…非光出射面
１０６…側面配線
１０６ａ…端面
１０６ｂ…内面
１０７…第１電極
１０７ａ…第１部分
１０７ｂ…第２部分
１０８…第２電極
１０９…台電極
１１０…積層体
１１０ａ…側面
１１１…透明導体層
１０１…第１半導体層
１０１ａ…光出射面
１０１ｂ…凹部
１０１ｅ…高不純物領域
１０２…発光層
１０３…第２半導体層
１０３ａ…非光出射面
１０６…側面配線
１０６ａ…端面
１０６ｂ…内面
１０７…第１電極
１０７ａ…第１部分
１０７ｂ…第２部分
１０８…第２電極
１０９…台電極
１１０…積層体
１１０ａ…側面
１１１…透明導体層
Claims (11)
- 第１の半導体型を有する第１の半導体層と、発光層と、第２の半導体型を有する第２の半導体層とがこの順で積層された積層体であって、前記第１の半導体層の前記発光層とは反対側の面であり、前記発光層において生じた光が出射する光出射面と、前記第２の半導体層の前記発光層とは反対側の面である非光出射面と、前記光出射面と前記非光出射面の間を接続する側面とを有し、前記側面は前記積層体の層面方向に対して垂直な方向から前記側面間の距離が前記光出射面に向かって広がるように傾斜している積層体と、
前記第１の半導体層に電気的に接続された第１の電極であって、前記第１の半導体層の周縁において前記光出射面に設けられた凹部に配置され、前記光出射面よりも前記発光層側に位置する部分を有する第１の電極と、
前記積層体の前記非光出射面側に設けられ、前記第２の半導体に電気的に接続された第２の電極と、
前記積層体の前記非光出射面側に設けられ、前記第２の電極と絶縁された第３の電極と、
前記側面を介して前記第１の電極と前記第３の電極を電気的に接続する側面配線と
を具備する発光素子。 - 請求項１に記載の発光素子であって、
前記凹部の前記光出射面からの深さは、前記第１の電極と前記発光層の間の前記第１の半導体層の厚みより大きい
発光素子。 - 請求項１に記載の発光素子であって、
前記第１の電極は、全体が前記光出射面よりも前記発光層側に位置する
発光素子。 - 請求項１に記載の発光素子であって、
前記第１の電極は、前記光出射面よりも前記発光層側に位置する第１の部分と、前記光出射面上に設けられ、前記光出射面に被さる第２の部分とを有する
発光素子。 - 請求項４に記載の発光素子であって、
前記第１の半導体層は、前記光出射面側に高純度不純物領域を有し、前記第２の部分は前記高純度不純物領域に接触する
発光素子。 - 請求項４に記載の発光素子であって、
前記光出射面上に積層された透明導電性材料からなる透明導電層をさらに具備し、前記第２の部分は前記透明導電層に接触する
発光素子。 - 請求項１に記載の発光素子であって、
前記第１の電極は、前記側面配線の前記光出射面側の端面に接触する
発光素子。 - 請求項１に記載の発光素子であって、
前記第１の電極は、前記側面配線の前記積層体側の面である内面に接触する
発光素子。 - 請求項４に記載の発光素子であって、
前記第１の部分は、前記側面配線の前記積層体側の面である内面と、前記側面配線の前記光出射面側の端面に接触する
発光素子。 - 請求項１に記載の発光素子であって、
複数の前記第１の電極を備える
発光素子。 - 第１の半導体型を有する第１の半導体層と、発光層と、第２の半導体型を有する第２の半導体層とがこの順で積層された積層体であって、前記第１の半導体層の前記発光層とは反対側の面であり、前記発光層において生じた光が出射する光出射面と、前記第２の半導体層の前記発光層とは反対側の面である非光出射面と、前記光出射面と前記非光出射面の間を接続する側面とを有し、前記側面は前記積層体の層面方向に対して垂直な方向から前記側面間の距離が前記光出射面に向かって広がるように傾斜している積層体と、前記第１の半導体層に電気的に接続された第１の電極であって、前記第１の半導体層の周縁において前記光出射面に設けられた凹部に配置され、前記光出射面よりも前記発光層側に位置する部分を有する第１の電極と、前記積層体の前記非光出射面側に設けられ、前記第２の半導体に電気的に接続された第２の電極と、前記積層体の前記非光出射面側に設けられ、前記第２の電極と絶縁された第３の電極と、前記側面を介して前記第１の電極と前記第３の電極を電気的に接続する側面配線とを備える発光素子
を具備する電子機器。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018159251 | 2018-08-28 | ||
| JP2018159251 | 2018-08-28 | ||
| PCT/JP2019/031036 WO2020044991A1 (ja) | 2018-08-28 | 2019-08-07 | 発光素子及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2020044991A1 JPWO2020044991A1 (ja) | 2021-08-12 |
| JP7307077B2 true JP7307077B2 (ja) | 2023-07-11 |
Family
ID=69644838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020540207A Active JP7307077B2 (ja) | 2018-08-28 | 2019-08-07 | 発光素子及び電子機器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11923479B2 (ja) |
| JP (1) | JP7307077B2 (ja) |
| KR (1) | KR20210044789A (ja) |
| DE (1) | DE112019004265T5 (ja) |
| WO (1) | WO2020044991A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210102739A (ko) * | 2020-02-12 | 2021-08-20 | 삼성전자주식회사 | Led 소자 및 그 제조방법과, led 소자를 포함하는 디스플레이 장치 |
| US20210336084A1 (en) * | 2020-04-23 | 2021-10-28 | Seoul National University R&Db Foundation | Display device |
| CN112259658A (zh) * | 2020-10-27 | 2021-01-22 | 錼创显示科技股份有限公司 | 微型发光二极管及微型发光二极管显示设备 |
| WO2023169673A1 (en) * | 2022-03-09 | 2023-09-14 | Ams-Osram International Gmbh | Optoelectronic package and method for manufactuiring an optoelectronic package |
| CN115241342B (zh) * | 2022-06-08 | 2023-04-18 | 长沙惠科光电有限公司 | 发光芯片、显示面板以及显示面板的制作方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003347589A (ja) | 2002-05-28 | 2003-12-05 | Matsushita Electric Works Ltd | Ｌｅｄチップ |
| JP2005276899A (ja) | 2004-03-23 | 2005-10-06 | Shin Etsu Handotai Co Ltd | 発光素子 |
| JP2009522803A (ja) | 2006-01-09 | 2009-06-11 | ソウル オプト デバイス カンパニー リミテッド | Ｉｔｏ層を有する発光ダイオード及びその製造方法 |
| JP2012089846A (ja) | 2010-10-19 | 2012-05-10 | Lg Innotek Co Ltd | 発光素子及び該発光素子を含む映像表示装置 |
| JP2012169435A (ja) | 2011-02-14 | 2012-09-06 | Stanley Electric Co Ltd | 光半導体素子 |
| JP2013157496A (ja) | 2012-01-31 | 2013-08-15 | Sony Corp | 発光素子およびその製造方法、並びに発光装置 |
| JP2013251496A (ja) | 2012-06-04 | 2013-12-12 | Stanley Electric Co Ltd | 発光素子及びその製造方法 |
| US20170200861A1 (en) | 2014-06-13 | 2017-07-13 | Osram Opto Semiconductors Gmbh | Optoelectronic Semiconductor Chip |
-
2019
- 2019-08-07 DE DE112019004265.3T patent/DE112019004265T5/de active Pending
- 2019-08-07 US US17/266,777 patent/US11923479B2/en active Active
- 2019-08-07 KR KR1020217004645A patent/KR20210044789A/ko not_active Application Discontinuation
- 2019-08-07 WO PCT/JP2019/031036 patent/WO2020044991A1/ja active Application Filing
- 2019-08-07 JP JP2020540207A patent/JP7307077B2/ja active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003347589A (ja) | 2002-05-28 | 2003-12-05 | Matsushita Electric Works Ltd | Ｌｅｄチップ |
| JP2005276899A (ja) | 2004-03-23 | 2005-10-06 | Shin Etsu Handotai Co Ltd | 発光素子 |
| JP2009522803A (ja) | 2006-01-09 | 2009-06-11 | ソウル オプト デバイス カンパニー リミテッド | Ｉｔｏ層を有する発光ダイオード及びその製造方法 |
| JP2012089846A (ja) | 2010-10-19 | 2012-05-10 | Lg Innotek Co Ltd | 発光素子及び該発光素子を含む映像表示装置 |
| JP2012169435A (ja) | 2011-02-14 | 2012-09-06 | Stanley Electric Co Ltd | 光半導体素子 |
| JP2013157496A (ja) | 2012-01-31 | 2013-08-15 | Sony Corp | 発光素子およびその製造方法、並びに発光装置 |
| JP2013251496A (ja) | 2012-06-04 | 2013-12-12 | Stanley Electric Co Ltd | 発光素子及びその製造方法 |
| US20170200861A1 (en) | 2014-06-13 | 2017-07-13 | Osram Opto Semiconductors Gmbh | Optoelectronic Semiconductor Chip |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2020044991A1 (ja) | 2021-08-12 |
| WO2020044991A1 (ja) | 2020-03-05 |
| US11923479B2 (en) | 2024-03-05 |
| US20210320226A1 (en) | 2021-10-14 |
| KR20210044789A (ko) | 2021-04-23 |
| DE112019004265T5 (de) | 2021-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7307077B2 (ja) | 発光素子及び電子機器 | |
| US11587973B2 (en) | Micro light-emitting diode display panel | |
| US8987763B2 (en) | Light emitting device and method of manufacturing the same, and light emitting unit | |
| EP3131130A1 (en) | Semiconductor light emitting structure | |
| TW201810737A (zh) | 小型發光二極體晶片 | |
| US8648357B2 (en) | Radiation-emitting device | |
| KR20160003561A (ko) | 발광 소자 | |
| US9099594B2 (en) | Nitride semiconductor light-emitting element | |
| KR20160053138A (ko) | 고효율 발광 장치 | |
| TW201340378A (zh) | 發光二極體元件、發光二極體封裝結構及其製造方法 | |
| CN113903836A (zh) | 倒装发光二极管和发光装置 | |
| US8008686B2 (en) | Light emitting diode chip | |
| JP2008288552A (ja) | 発光装置 | |
| US20190355888A1 (en) | Light emitting chip and associated package structure | |
| KR102477250B1 (ko) | 발광 소자 | |
| KR20170078562A (ko) | 발광 소자 | |
| WO2020080153A1 (ja) | 発光素子および画像表示装置 | |
| US11658259B2 (en) | Light emitting device | |
| KR20230031858A (ko) | 발광 소자 및 이를 포함하는 조명 장치 및 디스플레이 장치 | |
| CN108963043A (zh) | 发光元件 | |
| US20210111310A1 (en) | Light emitting chip and associated package structure | |
| WO2021000383A1 (zh) | 一种发光器件、发光器件的制备方法及显示装置 | |
| US11393946B2 (en) | Micro LED structure | |
| US20230034456A1 (en) | Light emitting module and display apparatus by using the same | |
| WO2022124204A1 (ja) | 半導体発光装置及び半導体発光素子の支持基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220617 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20220617 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230530 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230629 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7307077 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |