JP6133076B2 - 半導体発光素子及び発光装置 - Google Patents

Description

本発明は、基板上にｎ型半導体層、活性層及びｐ型半導体層を積層した半導体発光層が形成された半導体発光素子及び該半導体発光素子を備える発光装置に関する。

一般的な上面２電極タイプ（フリップチップタイプ）のＬＥＤチップ等の半導体発光素子は、ジャンクション（ｐｎ接合）で発生した熱を成長基板であるサファイア基板を介して放熱する構造となっている。

例えば、サファイアを用いた絶縁性の基板の上面にＧａＮのｎ型層及びｐ型層を有機金属気相成長法によって積層形成し、ｐ型層の一部をエッチングしてｎ型層を露出させ、これらのｎ型層とｐ型層のそれぞれにｎ側電極及びｐ側電極を形成し、光透過性のサファイアを利用した基板から光を取り出すべく、ｐ側及びｎ側の電極のそれぞれにマイクロバンプを形成し、これらのマイクロバンプを基板等に接続する半導体発光素子が開示されている（特許文献１参照）。

特許第３８９６７０４号公報

しかしながら、特許文献１のようなフリップチップ構造の半導体発光素子にあっては、放熱特性はサファイア基板の厚みに依存する。一方で、加工の観点からサファイア基板の厚みは所要の厚みを要し、一定以上薄くすることができないため、放熱特性という点では限界がある。このため、フリップチップ構造の半導体発光素子では、熱伝導性に優れた金（Ａｕ）を用いてバンプを高密度に形成している。しかし、バンプを高密度に形成するためには、高精度の実装技術が必要となり、生産性が悪く、また生産コストが高くなる。

本発明は斯かる事情に鑑みてなされたものであり、放熱特性が優れた半導体発光素子及び該半導体発光素子を備える発光装置を提供することを目的とする。

第１発明に係る半導体発光素子は、基板上にｎ型半導体層、活性層及びｐ型半導体層を積層した半導体発光層が形成してあり、該半導体発光層上に、前記ｎ型半導体層に接続された第１の電極及び前記ｐ型半導体層に接続された第２の電極を形成した半導体発光素子において、前記第１の電極及び第２の電極の間に非発光層を設けてあり、前記半導体発光層は、第１の半導体発光層と、前記非発光層を介して前記第１の半導体発光層と分離された第２の半導体発光層とを備え、前記第１の電極と前記第１の半導体発光層とが重畳して配置された第１領域の面積は、前記第１の半導体発光層の５０％以上であり、前記第２の電極と前記第２の半導体発光層とが重畳して配置された第２領域の面積は、前記第２の半導体発光層の５０％以上であることを特徴とする。

第２発明に係る半導体発光素子は、第１発明において、前記第１領域及び第２領域の面積の合計が前記半導体発光層の面積の７０％以上であることを特徴とする。

第３発明に係る半導体発光素子は、第１発明又は第２発明において、前記第１領域の面積は、好ましくは前記第１の半導体発光層の７０％以上であり、前記第２領域の面積は、好ましくは前記第２の半導体発光層の７０％以上であることを特徴とする。

第４発明に係る半導体発光素子は、第１発明から第３発明のいずれか一つにおいて、前記第１の電極は、前記第１の半導体発光層の内側に重畳して配置してあり、前記第２の電極は、前記第２の半導体発光層の内側に重畳して配置してあることを特徴とする。

第５発明に係る半導体発光素子は、第１発明から第４発明のいずれか一つにおいて、前記第１の電極及び第２の電極の形状それぞれは、前記第１の半導体発光層及び第２の半導体発光層の形状と略相似形をなすことを特徴とする。

第６発明に係る発光装置は、前述の発明のいずれか一つに係る半導体発光素子と、該半導体発光素子を実装した実装基板とを備えることを特徴とする。

第１発明にあっては、半導体発光素子は、基板上にｎ型半導体層、活性層及びｐ型半導体層を積層した半導体発光層を形成してあり、半導体発光層上に、ｎ型半導体層に接続された第１の電極及びｐ型半導体層に接続された第２の電極を形成してある。第１の電極及び第２の電極は、半導体発光素子を実装する実装基板との接合に用いる半田が接合される接合面となる。第１の電極と半導体発光層とが重畳して配置された第１領域、及び第２の電極と半導体発光層とが重畳して配置された第２領域の少なくとも一方の面積が、半導体発光層の面積の５０％以上である。半導体発光層の面積のうちの少なくとも５０％以上が半田との接合面になるため、半導体発光層で発生する熱を第１の電極及び第２の電極を介して実装基板へ放熱することができる。これにより、金（Ａｕ）などのバンプを形成することなく、生産性に優れたＰｂフリー半田を用いて半導体発光素子を実装することができるので、生産性の向上及び生産コストの低減を図りつつ十分な放熱特性を得ることができる。
また、第１の電極及び第２の電極の間に非発光層を設ける。非発光層とは、例えば、ｎ型半導体層、活性層及びｐ型半導体層を積層した半導体発光層が形成されていない領域である。第１の電極と第２の電極とは、電極間がショートしないように所要寸法以上離隔して設けられる。仮に第１の電極と第２の電極との間に半導体発光層が存在する場合、第１の電極と第２の電極との間にある半導体発光層で発生した熱は、半導体発光層内を第１の電極又は第２の電極の方向へ基板面と略平行に熱伝導し、第１の電極又は第２の電極の近傍に到達した後、第１の電極又は第２の電極から放熱される。半導体発光層の基板面と平行な面の寸法は、半導体発光層の厚みと比べて非常に大きい。このため、半導体発光層内を第１の電極又は第２の電極の方向へ基板面と略平行に熱伝導する距離が長いほど放熱しにくくなり、ジャンクション（ｐｎ接合）温度が上昇する。第１の電極及び第２の電極の間に非発光層を設けることにより、基板面と略平行の熱伝導を少なくすることができるので、放熱特性を向上させて、ジャンクション温度を下げることができる。また、ジャンクション温度を下げることにより、半導体発光素子の寿命を改善するとともに品質を向上させることができる。
また、半導体発光層は、お互いに分離して形成された第１の半導体発光層及び第２の半導体発光層を備える。第１の半導体発光層は、第１領域で第１の電極と重畳して配置され、第２の半導体発光層は、第２領域で第２の電極と重畳して配置されている。そして、第１領域の面積は、第１の半導体発光層の５０％以上であり、第２領域の面積は、第２の半導体発光層の５０％以上である。各半導体発光層の面積のうち５０％以上が半田との接合面になるため、各電極を介して各半導体発光層で発生する熱を実装基板へ放熱することができる。また、半導体発光層は、第１の電極及び第２の電極に対応させて、分離した第１の半導体発光層及び第２の半導体発光層に分けられているので、基板面と略平行の熱伝導を少なくすることができ、放熱特性を向上させて、ジャンクション温度を下げることができる。

第２発明にあっては、第１領域及び第２領域の面積の合計が半導体発光層の面積の７０％以上である。これにより、半導体発光層の面積のうちの７０％以上が半田との接合面になるため、半導体発光層で発生する熱を第１の電極及び第２の電極を介して実装基板へさらに放熱することができる。

第３発明にあっては、第１領域の面積は、好ましくは第１の半導体発光層の７０％以上であり、第２領域の面積は、好ましくは第２の半導体発光層の７０％以上である。これにより、第１の半導体発光層及び第２の半導体発光層で発生する熱を第１の電極及び第２の電極を介して実装基板へさらに放熱することができる。

第４発明にあっては、第１の電極は、第１の半導体発光層の内側に重畳して配置してあり、第２の電極は、第２の半導体発光層の内側に重畳して配置してある。すなわち、第１の電極の直下には、第１の半導体発光層の大部分が存在し、第２の電極の直下には、第２の半導体発光層の大部分が存在することになるので、第１の電極及び第２の電極のすべての領域を放熱面として有効に利用することができる。

第５発明にあっては、第１の電極及び第２の電極の形状それぞれは、第１の半導体発光層及び第２の半導体発光層の形状と略相似形をなす。すなわち、第１の電極の外形と第１の半導体発光層との外形とが略相似形をなすので、第１の半導体発光層のうち第１の電極の直下に存在しない領域での基板面と略平行の熱の移動距離を均等にすることができ、局部的にジャンクション温度が上昇することを防止することができる。また、同様に、第２の半導体発光層のうち第２の電極の直下に存在しない領域での基板面と略平行の熱の移動距離を均等にすることができ、局部的にジャンクション温度が上昇することを防止することができる。

第６発明にあっては、放熱特性が優れた発光装置を提供することができる。

本発明によれば、金（Ａｕ）などのバンプを形成することなく、生産性に優れたＰｂフリー半田を用いて半導体発光素子を実装することができるので、生産性の向上及び生産コストの低減を図りつつ十分な放熱特性を得ることができる。

実施の形態１の半導体発光素子の断面構造の一例を示す断面図である。 実施の形態１の半導体発光素子の平面構造の一例を示す模式図である。 半導体発光層と電極との配置例を示す模式図である。 実施の形態１の半導体発光素子の製造工程を示す説明図である。 実施の形態１の半導体発光素子の製造工程を示す説明図である。 実施の形態１の半導体発光素子の平面構造の他の例を示す模式図である。 実施の形態２の半導体発光素子の断面構造の一例を示す断面図である。 実施の形態２の半導体発光素子の平面構造の一例を示す模式図である。 実施の形態２の半導体発光素子の平面構造の他の例を示す模式図である。 本実施の形態１及び２の半導体発光素子の放熱特性の一例を示す説明図である。 図１０での熱抵抗の測定値の一例を示す説明図である。

（実施の形態１）
以下、本発明をその実施の形態を示す図面に基づいて説明する。図１は実施の形態１の半導体発光素子の断面構造の一例を示す断面図であり、図２は実施の形態１の半導体発光素子の平面構造の一例を示す模式図である。なお、図１は半導体発光素子の断面構造を便宜的に示すものであり、実際の寸法を正確に表すものではない。

本実施の形態の半導体発光素子（以下、「ＬＥＤチップ」、「発光素子」ともいう。）は、複数の発光素子が形成されたウエハを所定の寸法で直方体状に切断して各発光素子を分離したものであり、例えば、ＬＥＤチップである。図１及び図２において、１はサファイア基板である。サファイア基板１（以下、「基板」という。）は平面視が矩形状であって、光透光性を有し、縦横寸法は、例えば、５００μｍ×１０００μｍである。なお、寸法はこれに限定されるものではない。

図１に示すように、半導体発光素子は、基板１の一面にｎ型半導体層２、活性層（不図示）及びｐ型半導体層３を積層した半導体発光層（ＬＥＤ構造）を相互に分離して２つ形成してある。それぞれの半導体発光層を第１の半導体発光層（ＬＥＤ１）及び第２の半導体発光層（ＬＥＤ２）と称する。

各半導体発光層は、基板１上に、ＡｌＮバッファ層（不図示）、約１μｍの厚みのアンドープＧａＮ層（不図示）、ｎ型半導体層２、活性層（不図示）、ｐ型半導体層３がこの順に積層してある。ｎ型半導体層２は、例えば、約１μｍ程度のｎ−ＧａＮ（窒化ガリウム）層、ｎ−ＡｌＧａＩｎＮクラッド層などから成る。また、活性層は、ＧａＮ／ＩｎＧａＮ−ＭＱＷ（Multi-quantum Well、多重量子井戸層）型活性層などから成る。また、ｐ型半導体層３は、ｐ−ＡｌＧａＩｎＮ層、約０．２μｍ程度のｐ−ＧａＮ層、コンタクト層としてのｐ−ＩｎＧａＮ層などから成る。なお、アンドープＧａＮ層を形成しない構成であってもよい。

半導体発光層の活性層は発光面に相当する領域であり、半導体発光層で発生する熱も活性層及び活性層の近傍の領域が最も多い。本実施の形態では、発光面又は放熱部分としての半導体発光層は、例えば、ｎ型半導体層２、活性層（不図示）及びｐ型半導体層３が重畳する領域であり、平面視では図２の符号３１、３２で示す領域である。

各半導体発光層のｐ型半導体層３の表面には、電流拡散層４を形成してある。電流拡散層４は、例えば、導電性の透明膜であるＩＴＯ膜（インジウム錫酸化膜）である。

各半導体発光層の電流拡散層４の表面には、ｐ型の反射膜５を形成してある。反射膜５は、Ａｇ合金等からなり、例えば、２５０ｎｍ程度の膜厚を有する。なお、反射膜５の膜厚は２５０ｎｍに限定されない。

図１に示すように、第１の半導体発光層（図１の右側のＬＥＤ構造）の反射膜５、電流拡散層４、ｐ型半導体層３及びｎ型半導体層２が露出している部分には、後述の第１の電極７との絶縁を確保するとともに、反射膜５、電流拡散層４、ｐ型半導体層３及びｎ型半導体層２を保護するための保護膜９を形成してある。保護膜９は、例えば、ＳｉＯ₂ 膜などである。

図１に示すように、第２の半導体発光層（図１の左側のＬＥＤ構造）の反射膜５、電流拡散層４、ｐ型半導体層３及びｎ型半導体層２が露出している部分には、後述の第２の電極８との接続面を除いて、反射膜５、電流拡散層４、ｐ型半導体層３及びｎ型半導体層２を保護するための保護膜９を形成してある。

第１の半導体発光層（ＬＥＤ１）及び第２の半導体発光層（ＬＥＤ２）は、配線層６により接続されている。配線層６は、例えば、真空蒸着によりＣｒ／Ｎｉ／Ａｕを成膜し、リフトオフ法でパターニングを行うことで形成することができる。

図１に示すように、配線層６は、第１の半導体発光層（ＬＥＤ１）及び第２の半導体発光層（ＬＥＤ２）を直列に接続、すなわち、２個のＬＥＤを直列に接続した構造とするように形成されている。なお、配線層６を適宜形成することにより、第１の半導体発光層（ＬＥＤ１）及び第２の半導体発光層（ＬＥＤ２）を並列に接続してもよく、あるいは第１の半導体発光層（ＬＥＤ１）及び第２の半導体発光層（ＬＥＤ２）を逆並列に接続してもよい。

図１に示すように、第１の半導体発光層（図１の右側のＬＥＤ構造）上には、ｎ型半導体層２に接続された第１の電極７を形成してある。また、第２の半導体発光層（図１の左側のＬＥＤ構造）上には、反射膜５及び電流拡散層４を介してｐ型半導体層３に接続された第２の電極８を形成してある。

第１の電極７及び第２の電極８は、半導体発光素子を実装する実装基板との接合に用いる半田（例えば、Ｐｂフリー半田）が接合される接合面となる。

なお、第１の半導体発光層（ＬＥＤ１）及び第２の半導体発光層（ＬＥＤ２）との間に配線層６を形成することにより、第１の電極７及び第２の電極８の間には、直列接続された２個のＬＥＤを形成してある。なお、配線層６を適宜形成することにより、第１の電極７及び第２の電極８の間に並列接続された２個のＬＥＤ、あるいは逆並列された２個のＬＥＤを形成することもできる。

第１の電極７及び第２の電極８の半田接続面を除く部分は、保護膜１０を成膜してある。保護膜１０は、例えば、ＳｉＯ₂ 膜などである。

図１に示すように、各半導体発光層から放出した光は、基板１を透過して符号Ａで示すように放射される。

図２に示すように、基板１上には第１の半導体発光層３１を形成してあり、第１の半導体発光層３１は平面視が略矩形状をなす。第１の半導体発光層３１は、ｎ型半導体層２、活性層（不図示）及びｐ型半導体層３が重畳する領域である。同様に、第１の半導体発光層３１と分離して基板１上に第２の半導体発光層３２を形成してあり、第２の半導体発光層３２は平面視が略矩形状をなす。

第１の半導体発光層３１上には、ｎ型半導体層２に接続された第１の電極７を形成してある。また、第２の半導体発光層３２上には、ｐ型半導体層３に接続された第２の電極８を形成してある。第１の電極７及び第２の電極８の平面視の形状は略矩形状であるが、形状は矩形状に限定されるものではなく、三角形状、円形状など他の形状であってもよい。

第１領域７１は、第１の電極７及び第１の半導体発光層３１が重畳して配置された領域である。すなわち、第１領域７１は、平面視において第１の電極７及び第１の半導体発光層３１が重なる共通の仮想的な領域である。同様に、第２領域８１は、第２の電極８及び第２の半導体発光層３２が重畳して配置された領域である。

本実施の形態では、第１領域７１の面積は、第１の半導体発光層３１の５０％以上であり、第２領域８１の面積は、第２の半導体発光層３２の５０％以上である。各半導体発光層の面積のうち５０％以上が半田との接合面になるため、各電極７、８を介して各半導体発光層３１、３２で発生する熱を実装基板（不図示）へ放熱することができる。これにより、金（Ａｕ）などのバンプを形成することなく、一般的な電子部品の実装に用いられる生産性に優れたＰｂフリー半田を用いて半導体発光素子を実装することができるので、生産性の向上及び生産コストの低減を図りつつ十分な放熱特性を得ることができる。また、Ｐｂフリー半田は、Ａｕなどのバンプに比較して熱伝導率は良くないが、本実施の形態では、半導体発光層で発生する熱を電極７、８から効率的に放熱することができるので、Ｐｂフリー半田を用いて半導体発光素子を実装することができる。

また、第１の電極７及び第２の電極８に対応させて、分離した第１の半導体発光層３１及び第２の半導体発光層３２に分けられている。すなわち、第１の電極７及び第２の電極８の間には、非発光層１２が存在する。本実施の形態において、非発光層１２は、例えば、ｎ型半導体層２、活性層及びｐ型半導体層３を積層した半導体発光層が形成されていない領域である。なお、非発光層１２の幅、すなわち第１の半導体発光層３１と第２の半導体発光層３２との離隔寸法（離隔幅）は、所要の面積の発光面を確保できる程度に適宜設定すればよい。例えば、幅を小さくすることにより、基板１上の発光面を広くすることができる。

次に、非発光層１２を設けた場合の放熱特性について説明する。図３は半導体発光層と電極との配置例を示す模式図である。図３の例は、図１に例示した構造に比べて、より実際の寸法に近づけた態様を示す。図３に示すように、基板１上にｎ型半導体層２、活性層３０及びｐ型半導体層３を積層した半導体発光層が形成してある。また、半導体発光層上の一部に第２の電極８を形成してあり、第２の電極８と所要寸法離隔した第１の電極７（不図示）を形成してあるとする。

第１の電極７と第２の電極８とは、電極間がショートしないように所要寸法以上離隔して設けられる。図３に示すように、第２の電極８の直下に存在する半導体発光層（図３の符号Ｂで示す領域）で発生した熱は、基板１と略垂直方向に沿って第２の電極８の方へ熱伝導し、第２の電極８から直ちに放熱される。

一方、第１の電極（不図示）と第２の電極８との間にある半導体発光層（図３の符号Ｃで示す領域）で発生した熱は、半導体発光層内を第２の電極８の方向へ基板１面と略平行に熱伝導し、第２の電極８の近傍に到達した後、第２の電極８から放熱される。半導体発光層の基板１面と平行な面の寸法は、半導体発光層の厚みと比べて非常に大きい。このため、半導体発光層内を第２の電極８の方向へ基板１面と略平行に熱伝導する距離が長いほど放熱しにくくなり、ジャンクション（ｐｎ接合）温度が上昇する。

図２に示すように、第１の電極７及び第２の電極８の間に非発光層１２を設けることにより、基板１面と略平行の熱伝導を少なくすることができるので、放熱特性を向上させて、ジャンクション温度を下げることができる。また、ジャンクション温度を下げることにより、半導体発光素子の寿命を改善するとともに品質を向上させることができる。

また、第１領域７１の面積は、好ましくは第１の半導体発光層３１の７０％以上であり、第２領域８１の面積は、好ましくは第２の半導体発光層３２の７０％以上とすることができる。これにより、第１の半導体発光層３１及び第２の半導体層３２で発生する熱を第１の電極７及び第２の電極８を介して実装基板（不図示）へさらに効率良く放熱することができる。

また、第１の電極７は、第１の半導体発光層３１の内側に重畳して配置してあり、第２の電極８は、第２の半導体発光層３２の内側に重畳して配置してある。すなわち、第１の電極７の直下には、第１の半導体発光層３１の大部分が存在し、第２の電極８の直下には、第２の半導体発光層３２の大部分が存在することになるので、第１の電極７及び第２の電極８のすべての領域を放熱面として有効に利用することができる。

また、第１の電極７及び第２の電極８の形状それぞれは、第１の半導体発光層３１及び第２の半導体発光層３２の形状と略相似形をなす。図２の例では、各形状は略矩形状をなしている。すなわち、第１の電極７の外形と第１の半導体発光層３１との外形とが略相似形をなすので、第１の半導体発光層３１のうち第１の電極７の直下に存在しない領域での基板１面と略平行の熱の移動距離を均等にすることができ、局部的にジャンクション温度が上昇することを防止することができる。また、同様に、第２の半導体発光層３２のうち第２の電極８の直下に存在しない領域での基板１面と略平行の熱の移動距離を均等にすることができ、局部的にジャンクション温度が上昇することを防止することができる。

次に本実施の形態の半導体発光素子の製造方法について説明する。図４及び図５は実施の形態１の半導体発光素子の製造工程を示す説明図である。図４Ａに示すように、有機金属化学気相成長法（ＭＯ−ＣＶＤ法）により、基板（サファイア基板）１上に、最初に約４００℃でＡｌＮバッファ層(不図示)を成長させる。その後、約１μｍのアンドープＧａＮ層、約１μｍのｎ−ＧａＮ層及びｎ−ＡｌＧａＩｎＮクラッド層などからなるｎ型半導体層２、ＧａＮ／ＩｎＧａＮ−ＭＱＷ型の活性層（不図示）、さらに、ｐ−ＡｌＧａＩｎＮ層、約０．２μｍ程度のｐ−ＧａＮ層及びコンタクト層としてのｐ−ＩｎＧａＮ層などからなるｐ型半導体層３をこの順に形成したＬＥＤ構造を生成する。ＭＯ−ＣＶＤ装置から取り出した基板１に紫外線を照射しながら、約４００℃に加熱し、ｐ型半導体層３の活性化を行う。

図４Ｂに示すように、フォトリソグラフィとドライエッチングにより、フォトレジストをマスクとして、第１の電極７と接続するためのｎ型半導体層２を露出させる。

図４Ｃに示すように、真空蒸着あるいはスパッタリング等の成膜法によりＩＴＯ膜（インジウム錫酸化膜）の透明の電流拡散層４を約３０ｎｍ成膜し、リフトオフ法によりパターニングする。この後、窒素及び酸素の混合雰囲気中でチューブ炉により約５００℃に加熱し、電流拡散層４のアニールを行う。

次に、図４Ｄに示すように、半導体発光素子（ＬＥＤチップ）の中央部１５で半導体発光層を電気的に分離するため、フォトリソグラフィとドライエッチングにより、半導体発光素子の中央部１５及び周辺部の半導体発光層を基板１が露出するまでエッチングを行う。

次に、図５Ｅに示すように、真空蒸着、スパッタリング等の成膜法によりＡｇ等からなるｐ型の反射膜５を約２５０ｎｍ成膜し、リフトオフ法によりパターニングする。

次に、図５Ｆに示すように、プラズマＣＶＤにより、ＳｉＯ₂ 膜（保護膜）９を全面に成膜し、希釈フッ酸により、半田と接合するための第１の電極７及び第２の電極８を設ける部分のＳｉＯ₂ 膜９を除去する。

次に、図５Ｇに示すように、真空蒸着によりＣｒ／Ｎｉ／Ａｕを成膜し、リフトオフ法でパターニングし、第１の電極７、第２の電極８、配線層６を形成する。

次に、図５Ｈに示すように、プラズマＣＶＤにより、ＳｉＯ₂ 膜（保護膜）１０を全面に成膜し、希釈フッ酸により、第１の電極７及び第２の電極８の半田接続面のＳｉＯ₂ 膜１０を除去する。その後、ウエハの裏面を研磨・ポリッシュを行い、例えば、ウエハの厚みを２００μｍとする。その後、レーザスクライビングにより素子分離を行って半導体発光素子を完成させる。完成した半導体発光素子は、Ｐｂフリー半田により実装基板に実装することにより発光装置が完成する。

図６は実施の形態１の半導体発光素子の平面構造の他の例を示す模式図である。図２の例では、第１の電極７は、第１の半導体発光層３１の内側に重畳して配置してあり、第２の電極８は、第２の半導体発光層３２の内側に重畳して配置した構造であったが、これに限定されるものではない。図６に示すように、第１の電極７、第２の電極８、第１の半導体発光層３１、第２の半導体発光層３２の基板１上の配置関係に応じて、第１の電極７の一部が第１の半導体発光層３１の外側に配置するようにしてもよい。また、同様に、第２の電極８の一部が第２の半導体発光層３２の外側に配置するようにしてもよい。この場合、例えば、第１の電極７の一部（周辺部）の直下に第１の半導体発光層３１が存在しない部分があるが、第１領域７１の面積が第１の半導体発光層３１の面積より５０％以上、好ましくは７０％以上であれば、優れた放熱特性を実現することができる。第２の電極８についても同様である。

（実施の形態２）
図７は実施の形態２の半導体発光素子の断面構造の一例を示す断面図であり、図８は実施の形態２の半導体発光素子の平面構造の一例を示す模式図である。なお、図７は半導体発光素子の断面構造を便宜的に示すものであり、実際の寸法を正確に表すものではない。実施の形態２は、実施の形態１のように、２つの半導体発光層を分離して基板上に形成した構成と異なり、基板上に１つの半導体発光層を形成し、形成した半導体発光層の上に第１の電極及び第２の電極を形成している。従って、第１の電極と第２の電極との間に非発光層を具備しない構成である。

図７及び図８において、１はサファイア基板である。サファイア基板１（以下、「基板」という。）は平面視が矩形状であって、光透光性を有し、縦横寸法は、例えば、５００μｍ×１０００μｍである。なお、寸法はこれに限定されるものではない。

図７に示すように、半導体発光素子は、基板１の一面にｎ型半導体層２、活性層（不図示）及びｐ型半導体層３を積層した半導体発光層（ＬＥＤ構造）を形成してある。

半導体発光層は、基板１上に、ＡｌＮバッファ層（不図示）、約１μｍの厚みのアンドープＧａＮ層（不図示）、ｎ型半導体層２、活性層（不図示）、ｐ型半導体層３がこの順に積層してある。ｎ型半導体層２は、例えば、約１μｍ程度のｎ−ＧａＮ（窒化ガリウム）層、ｎ−ＡｌＧａＩｎＮクラッド層などから成る。また、活性層は、ＧａＮ／ＩｎＧａＮ−ＭＱＷ（Multi-quantum Well、多重量子井戸層）型活性層などから成る。また、ｐ型半導体層３は、ｐ−ＡｌＧａＩｎＮ層、約０．２μｍ程度のｐ−ＧａＮ層、コンタクト層としてのｐ−ＩｎＧａＮ層などから成る。なお、アンドープＧａＮ層を形成しない構成であってもよい。

ｐ型半導体層３の表面には、電流拡散層４を形成してある。電流拡散層４は、例えば、導電性の透明膜であるＩＴＯ膜（インジウム錫酸化膜）である。

電流拡散層４の表面には、ｐ型の反射膜５を形成してある。反射膜５は、Ａｇ合金等からなり、例えば、２５０ｎｍ程度の膜厚を有する。なお、反射膜５の膜厚は２５０ｎｍに限定されない。

図７に示すように、反射膜５、電流拡散層４、ｐ型半導体層３及びｎ型半導体層２が露出している部分には、後述の第１の電極７との絶縁を確保するとともに、反射膜５、電流拡散層４、ｐ型半導体層３及びｎ型半導体層２を保護するための保護膜９を形成してある。保護膜９は、例えば、ＳｉＯ₂ 膜などである。

図７に示すように、半導体発光層上には、ｎ型半導体層２が露出した部分に接続された第１の電極７を形成してある。また、半導体発光層上には、反射膜５及び電流拡散層４を介してｐ型半導体層３に接続された第２の電極８を形成してある。

第１の電極７及び第２の電極８は、半導体発光素子を実装する実装基板との接合に用いる半田（例えば、Ｐｂフリー半田）が接合される接合面となる。

第１の電極７及び第２の電極８の半田接続面を除く部分は、保護膜１０を成膜してある。保護膜１０は、例えば、ＳｉＯ₂ 膜などである。

図８に示すように、基板１上には半導体発光層３３を形成してあり、半導体発光層３３は平面視が略矩形状をなす。半導体発光層３３は、ｎ型半導体層２、活性層（不図示）及びｐ型半導体層３が重畳する領域である。

半導体発光層３３上には、ｎ型半導体層２に接続された第１の電極７及び、第１の電極７から適長離隔して、ｐ型半導体層３に接続された第２の電極８を形成してある。第１の電極７及び第２の電極８の平面視の形状は略矩形状であるが、形状は矩形状に限定されるものではなく、三角形状、円形状など他の形状であってもよい。

第１領域７１は、第１の電極７及び半導体発光層３３が重畳して配置された領域である。すなわち、第１領域７１は、平面視において第１の電極７及び半導体発光層３３が重なる共通の仮想的な領域である。同様に、第２領域８１は、第２の電極８及び半導体発光層３３が重畳して配置された領域である。なお、実施の形態２の半導体発光素子の製造方法は、実施の形態１とほぼ同様であるので説明は省略する。

第１領域７１及び第２領域８１の面積の合計が半導体発光層３３の面積の７０％以上である。これにより、半導体発光層３３の面積のうちの７０％以上が半田との接合面になるため、半導体発光層３３で発生する熱を第１の電極７及び第２の電極８を介して実装基板へさらに放熱することができる。これにより、金（Ａｕ）などのバンプを形成することなく、一般的な電子部品の実装に用いられる生産性に優れたＰｂフリー半田を用いて半導体発光素子を実装することができるので、生産性の向上及び生産コストの低減を図りつつ十分な放熱特性を得ることができる。また、Ｐｂフリー半田は、Ａｕなどのバンプに比較して熱伝導率は良くないが、本実施の形態では、半導体発光層で発生する熱を電極７、８から効率的に放熱することができるので、Ｐｂフリー半田を用いて半導体発光素子を実装することができる。

図９は実施の形態２の半導体発光素子の平面構造の他の例を示す模式図である。第１の電極７と半導体発光層３３とが重畳して配置された第１領域７１、及び第２の電極８と半導体発光層３３とが重畳して配置された第２領域８１の少なくとも一方（図９の例では、第１領域７１）の面積が、半導体発光層３３の面積の５０％以上である。半導体発光層の面積のうちの少なくとも５０％以上が半田との接合面になるため、半導体発光層で発生する熱を第１の電極及び第２の電極を介して実装基板へ放熱することができる。これにより、金（Ａｕ）などのバンプを形成することなく、生産性に優れたＰｂフリー半田を用いて半導体発光素子を実装することができるので、生産性の向上及び生産コストの低減を図りつつ十分な放熱特性を得ることができる。

図１０は本実施の形態１及び２の半導体発光素子の放熱特性の一例を示す説明図であり、図１１は図１０での熱抵抗の測定値の一例を示す説明図である。図１０において、横軸は経過時間（ｍｓ）であり、半導体発光素子に電流を流した時点（電源を投入した時点）からの経過時間を示し、縦軸は熱抵抗を示す。電流印加直後（例えば、１０ｍｓ以内）の熱抵抗の値が、半導体発光素子（ＬＥＤチップ）と実装基板との間の熱抵抗を表している。なお、熱抵抗の絶対値は、実装基板の材質等により変化するので、図１０の例では、すべて同一の材質の実装基板を使用している。また、半導体発光素子と実装基板とはＰｂフリー半田で接続してある。

図１０において、「５０％」で示すグラフは、電極と半導体発光層とが重畳して配置された領域の面積が半導体発光層の面積の５０％である場合、「７０％」で示すグラフは、電極と半導体発光層とが重畳して配置された領域の面積が半導体発光層の面積の７０％である場合、「７０％（非発光層あり）」で示すグラフは、図２又は図６に示すように、分離した２つの半導体発光層上に電極を形成し、電極と半導体発光層とが重畳して配置された領域の面積が半導体発光層の面積の７０％である場合を示す。また、比較例は従来のフリップチップ構造であって、Ａｕ等のバンプを使用せずにＰｂフリー半田を使用した場合を示す。なお、比較例では、電極の面積は半導体発光層の面積の３７％である。

図１１に示すように、電流印加後１．０ｍｓ後の熱抵抗は、比較例の場合は３７（℃／Ｗ）であり、「５０％」の場合は２８（℃／Ｗ）であり、「７０％」の場合は１５（℃／Ｗ）であり、「７０％（非発光層あり）」の場合は１０（℃／Ｗ）である。比較例の場合の熱抵抗を基準とした熱抵抗の低減率は、「５０％」の場合が７６％であり、「７０％」の場合が４１％であり、「７０％（非発光層あり）」の場合が２７％である。

図１１から解るように、本実施の形態１、２の半導体発光素子にあっては、従来に比べて放熱特性が優れている。そして、Ａｕ等のバンプを高密度に形成するために高価なワイヤボンダ又はフリップチップボンダ等の装置が不要となり、一般的な電子部品の実装に使用されるＰｂフリー半田を用いて半導体発光素子を実装基板に実装することができる。

上述の実施の形態１、２では、ＧａＮ系の半導体発光層を用いる構成であったが、これに限定されるものではなく、ＡｌＧａＩｎＰ等の半導体発光層を用いることもできる。

１ サファイア基板（基板）
２ ｎ型半導体層
３ ｐ型半導体層
３１ 第１の半導体発光層
３２ 第２の半導体発光層
３３ 半導体発光層
４ 電流拡散層
７ 第１の電極
７１ 第１領域
８ 第２の電極
８１ 第２領域

Claims (6)

1. 基板上にｎ型半導体層、活性層及びｐ型半導体層を積層した半導体発光層が形成してあり、該半導体発光層上に、前記ｎ型半導体層に接続された第１の電極及び前記ｐ型半導体層に接続された第２の電極を形成した半導体発光素子において、
   前記第１の電極及び第２の電極の間に非発光層を設けてあり、
   前記半導体発光層は、
   第１の半導体発光層と、前記非発光層を介して前記第１の半導体発光層と分離された第２の半導体発光層とを備え、
   前記第１の電極と前記第１の半導体発光層とが重畳して配置された第１領域の面積は、前記第１の半導体発光層の５０％以上であり、
   前記第２の電極と前記第２の半導体発光層とが重畳して配置された第２領域の面積は、前記第２の半導体発光層の５０％以上であることを特徴とする半導体発光素子。
2. 前記第１領域及び第２領域の面積の合計が前記半導体発光層の面積の７０％以上であることを特徴とする請求項１に記載の半導体発光素子。
3. 前記第１領域の面積は、
   好ましくは前記第１の半導体発光層の７０％以上であり、
   前記第２領域の面積は、
   好ましくは前記第２の半導体発光層の７０％以上であることを特徴とする請求項１又は請求項２に記載の半導体発光素子。
4. 前記第１の電極は、前記第１の半導体発光層の内側に重畳して配置してあり、
   前記第２の電極は、前記第２の半導体発光層の内側に重畳して配置してあることを特徴とする請求項１から請求項３のいずれか一項に記載の半導体発光素子。
5. 前記第１の電極及び第２の電極の形状それぞれは、前記第１の半導体発光層及び第２の半導体発光層の形状と略相似形をなすことを特徴とする請求項１から請求項４のいずれか一項に記載の半導体発光素子。
6. 請求項１から請求項５のいずれか一項に記載の半導体発光素子と、該半導体発光素子を実装した実装基板とを備えることを特徴とする発光装置。

Images