JP2023553850A - 電圧制御可能なモノリシックネイティブｒｇｂアレイ - Google Patents

電圧制御可能なモノリシックネイティブｒｇｂアレイ Download PDF

Info

Publication number
JP2023553850A
JP2023553850A JP2023532773A JP2023532773A JP2023553850A JP 2023553850 A JP2023553850 A JP 2023553850A JP 2023532773 A JP2023532773 A JP 2023532773A JP 2023532773 A JP2023532773 A JP 2023532773A JP 2023553850 A JP2023553850 A JP 2023553850A
Authority
JP
Japan
Prior art keywords
light emitting
region
light
type region
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023532773A
Other languages
English (en)
Other versions
JPWO2022112750A5 (ja
Inventor
ピノス，アンドレア
タン，ウェイシン
メゾウアリ，サミル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Plessey Semiconductors Ltd
Original Assignee
Plessey Semiconductors Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Plessey Semiconductors Ltd filed Critical Plessey Semiconductors Ltd
Publication of JP2023553850A publication Critical patent/JP2023553850A/ja
Publication of JPWO2022112750A5 publication Critical patent/JPWO2022112750A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0041—Devices characterised by their operation characterised by field-effect operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

ｐ型領域と、ｎ型領域と、ゲート接点と、ｐ型領域及びｎ型領域によって注入可能なキャリアの再結合のための第１の発光領域と、ｐ型領域及びｎ型領域によって注入可能なキャリアの再結合のための第２の発光領域であって、第１の発光領域と第２の発光領域とが少なくとも部分的に重なって、第１の発光領域及び第２の発光領域に関連する発光面を形成する、第２の発光領域とを備える、発光ダイオード構造であって、ｐ型領域が、第１の発光領域及び第２の発光領域を通って第１のチャネルに少なくとも部分的に形成され、ｎ型領域が、第１の発光領域及び第２の発光領域を通って第２のチャネルに少なくとも部分的に形成され、発光デバイスが、ゲート接点によってｐ型領域及びｎ型領域の一方に印加されるゲート電圧を変化させることにより、ｐ型領域及びｎ型領域による第１の発光領域及び第２の発光領域へのキャリア注入を変えることによって、発光面によって放出された光の波長を制御可能とするように構成される、発光ダイオード構造。

Description

本発明は、発光ダイオード（ＬＥＤ）デバイス構造及び発光ダイオードデバイス構造を形成する方法に関する。特に、限定されるものではないが、本発明は、ネイティブＬＥＤデバイスからの発光の電圧制御可能な波長に関する。
従来の赤色／緑色／青色（ＲＧＢ）マイクロ発光ダイオード（μＬＥＤ）の発光画素アレイは、通常、ピックアンドプレース技法を使用して、又は標準的なプレーナ型発光ダイオード（ＬＥＤ）構造内に堆積若しくは埋め込まれた色変換材料を使用することによって実現される。しかしながら、このようなアレイの画素ピッチは、より高解像度のアレイを提供するために極めて小さいピッチ（例えば、５μｍ未満）へと小さくされるにつれて、いくつかの問題が生じる。
例えば、ピックアンドプレース方式を使用することは、μＬＥＤをトランスファする際の高コスト、低スループット、及び位置精度の限界に起因して非実用的であり得る。色変換の場合では、このような技法を使用することは、色変換に使用される燐光体のサイズによって制限され、燐光体のサイズは、通常、１０μｍより大きい（すなわち、より高い解像度用に使用される非常に小さいピッチを有するアレイにおける画素ピッチより大きい）。更に、色変換技法は、量子ドット（ＱＤ）に関連する小さい吸収係数に起因して劣悪な信頼性及び非効率性にさらされ得る。例えば、色変換ＱＤ材料を励起する青色発光を十分に吸収するために、１０μｍを超える色変換ＱＤ材料の厚さが使用され、このことが色変換ＱＤ材料を非常に小さい画素ピッチのアレイにとって不適にする。
ＬＥＤをトランスファする必要性を避け、且つ高品質で効率的な発光を提供するために、同じ基板上にＬＥＤのネイティブアレイを設けることが有益である。同じ基板上にＬＥＤのネイティブアレイを構築するための１つの手法は、発光構造を形成するためにパターニングされた成長基板に略垂直に成長される個々の構造のアレイであるナノワイヤの選択的領域成長に依拠する。発光構造では、発光面が、エピタキシャルｎ型ドープ層とエピタキシャルｐ型ドープ層との間で成長される典型的なエピタキシャル量子井戸構造を使用して、ナノワイヤの断面領域によって画定される。しかしながら、このようなナノワイヤの成長は、制御するのが通常困難であり、且つ例えば劣悪な光取り出し効率及び不純物の取り込みに起因して、実現可能な光効率及び色域において厳しい制限にさらされ得る。
上記の問題の少なくともいくつかを緩和するために、ｐ型領域と、ｎ型領域と、ゲート接点と、ｐ型領域及びｎ型領域によって注入可能なキャリアの再結合のための第１の発光領域と、ｐ型領域及びｎ型領域によって注入可能なキャリアの再結合のための第２の発光領域であって、第１の発光領域と第２の発光領域とが少なくとも部分的に重なって、第１の発光領域及び第２の発光領域に関連する発光面を形成する、第２の発光領域とを備える、発光ダイオード構造であって、ｐ型領域が、第１の発光領域及び第２の発光領域を通って第１のチャネルに少なくとも部分的に形成され、ｎ型領域が、第１の発光領域及び第２の発光領域を通って第２のチャネルに少なくとも部分的に形成され、発光デバイスが、ゲート接点によってｐ型領域及びｎ型領域の一方に印加されるゲート電圧を変化させることにより、ｐ型領域及びｎ型領域による第１の発光領域及び第２の発光領域へのキャリア注入を変えることによって、発光面によって放出された光の波長を制御可能とするように構成される、発光ダイオード構造が提供される。
また、ｐ型領域と、ｎ型領域と、ゲート接点と、ｐ型領域及びｎ型領域によって注入可能なキャリアの再結合のための第１の発光領域と、ｐ型領域及びｎ型領域によって注入可能なキャリアの再結合のための第２の発光領域であって、第１の発光領域と第２の発光領域とが少なくとも部分的に重なって、第１の発光領域及び第２の発光領域に関連する発光面を形成する、第２の発光領域とを備える、発光ダイオードデバイスを形成する方法も提供され、方法は、第１の発光領域及び第２の発光領域を通って第１のチャネルにｐ型領域を少なくとも部分的に形成することと、第１の発光領域及び第２の発光領域を通って第２のチャネルにｎ型領域を少なくとも部分的に形成することとを含み、発光デバイスが、ゲート接点によってｐ型領域及びｎ型領域の少なくとも一方に印加されるゲート電圧を変化させることにより、ｐ型領域及びｎ型領域による第１の発光領域及び第２の発光領域へのキャリア注入を変えることによって、発光面によって放出された光の波長を制御可能とするように構成される。
好都合なことに、モノリシック成長ネイティブＧａＮ系発光構造のシーケンスは、発光領域が横に並ぶのではなく、効果的に積層されるため、アレイにおける空間の使用を改善することができる。有益なことに、色変換された画素と比較して、ネイティブカラーは、より小さく、より効率的で、且つより劣化し難い画素として作られ得る。有益なことに、ピックアンドプレース方式の組立体と比較して、このような構造は、数百万の画素を基板上にトランスファするのではなく、ウェーハ上にアレイを形成することにより、はるかに高いスループットでアレイ状に形成される。
好ましくは、発光ダイオードデバイスは、第１の発光領域及び第２の発光領域と少なくとも部分的に重なって、発光面を形成する第３の発光領域であって、ｐ型領域が、第３の発光領域を通って第１のチャネルに少なくとも部分的に形成され、ｎ型領域が、第３の発光領域を通って第２のチャネルに少なくとも部分的に形成され、発光デバイスが、ゲート接点によってｐ型領域及びｎ型領域の少なくとも一方に印加されるゲート電圧を変化させることにより、ｐ型領域及びｎ型領域による第１の発光領域、第２の発光領域、及び第３の発光領域へのキャリア注入を変えることによって、発光面によって放出された光の波長を制御可能とするように構成される、第３の発光領域を備える。好都合なことに、本構造は、赤色、緑色、及び青色の発光を提供するために使用されて、このようにして形成された構造及びアレイが、高解像度発光ディスプレイなどのフルカラーディスプレイでの使用に適するようにし得る。
好ましくは、第１のチャネル又は第２のチャネルが、発光面の周縁を少なくとも部分的に画定するビアである。好都合なことに、少なくとも部分的に周縁を画定するビアを使用することは、画素間を電気的に絶縁するエッチングが必要とされないことを意味する。有益なことに、カソードグリッドは各画素の周囲を走り、更に好ましくは、各画素は、非ドープＧａＮなどの非ドープ材料によって上部及び下部で分離されて、より高密度な画素集積を可能にする。
好ましくは、ゲート電圧を変化させることにより第１のチャネル又は第２のチャネルにおける空乏層の深さを変化させる。好都合なことに、ゲート電圧を制御することにより、構造から異なる波長の光を放出させることができる。このような色制御により、多色表示を提供することができる。
好ましくは、発光ダイオードデバイスは、エピタキシャル結晶半導体構造であって、第１の発光領域、第２の発光領域、及び第３の発光領域のうちの少なくとも１つが、１つ又は複数のエピタキシャル結晶半導体層を含み、好ましくは、第１の発光領域、第２の発光領域、及び第３の発光領域のうちの少なくとも１つが、少なくとも１つのエピタキシャル
量子井戸層を含む、エピタキシャル結晶半導体構造を備える。好都合なことに、発光ナノワイヤの形成と比較して、標準的なプレーナ型エピタキシャル成長／堆積プロセスが、より高い内部量子効率（ＩＱＥ）を提供するＭＱＷの形成に適用され得る。また、デバイスがプレーナ型であることは、標準的な表面パターニング技法を用いた、より良好な光取り出しに役立つ。
好ましくは、ｐ型領域及び／又はｎ型領域が平坦層を含む。好都合なことに、平坦層が、その後の成長の基礎と、例えば共通電極として使用するための共通電気経路とを提供するために同時に使用される。
好ましくは、ゲート接点が、発光面によって画定される画素に対応するリング接点であり、好ましくは、リング接点が、多角形又は円形のいずれか一方の形状の接点を形成する。好都合なことに、リング接点により、発光ダイオード構造への均一な電気注入を可能にし、したがって、関連する画素からの均一な光分布を可能にする。
好ましくは、第１の発光領域から放出された光が、第２の発光領域から放出された光と比べて、異なる一次ピーク波長を有する。好都合なことに、多色出力が提供される。
好ましくは、第１の発光領域と第２の発光領域とが非ドープ領域によって分離される。好都合なことに、非ドープ領域によって構造内のキャリア拡散が低減される。
また、複数の発光ダイオードデバイスを備える、発光ダイオードデバイスのアレイが提供される。好都合なことに、それぞれが複数の波長出力を提供する発光ダイオードデバイスのアレイは、高解像度で高密度に集積された発光ダイオードディスプレイが提供されることを意味する。
好ましくは、アレイが、複数の画素であって、画素が発光ダイオードデバイスの発光面領域に対応する、複数の画素を備える。好都合なことに、小型で高密度な画素を有するフルカラー発光ディスプレイが提供されて、これにより高解像度ディスプレイを形成し得る。
好ましくは、複数の発光ダイオードデバイスのうち少なくとも２つの発光ダイオードデバイスのｐ型領域又はｎ型領域が共有されて共通電極を形成する。好都合なことに、共通電極は、構造の電気的接続の汎用性を高めながら、高品質な集積成長の一部を形成する成長層である。
好ましくは、共通電極が、アレイのゲート接点とは反対の側にある。好都合なことに、より高密度な画素集積が実現され得る。
本発明の更なる態様は、以下の説明及び添付の特許請求の範囲から明らかになる。
図面を参照しながら本発明の実施形態の詳細な説明を単なる例として説明する。
図１Ａは、エピタキシャル構造の断面図を示す。 図１Ｂは、図１Ａのエピタキシャル構造を更に処理したものの断面図を示す。 図１Ｃは、図１Ｂのエピタキシャル構造を更に処理したものの断面図を示す。 図１Ｄは、図１Ｃのエピタキシャル構造を更に処理したものの断面図を示す。 図１Ｅは、図１Ｄのエピタキシャル構造を更に処理したものの断面図を示す。 図１Ｅは、図１Ｄのエピタキシャル構造を更に処理したものの断面図を示す。 図２は、発光デバイスのアレイの平面図を示す。 図３は、図１Ｅのエピタキシャル構造におけるキャリア注入の断面図を示す。 図４は、図１Ｅのエピタキシャル構造におけるキャリア注入の断面図を示す。 図５Ａは、エピタキシャル構造に形成されたメサの断面図を示す。 図５Ｂは、図５Ａのメサの平面図を示す。 図５Ｃは、シンボルベースディスプレイの平面図を示す。 図６Ａは、図５Ａのメサを更に処理したものの断面図を示す。 図６Ｂは、図６Ａの処理されたメサの平面図を示す。
発光ダイオード（ＬＥＤ）は、典型的には、例えば、ＭＯＣＶＤ（有機金属化学気相成長）反応器、ＭＢＥ（分子線エピタキシ）反応器、又は他の化学気相成長反応器などの反応器において、比較的大きなウェーハ基板上へのエピタキシャル結晶層の形成により成長された発光構造を処理することにより形成される。上述した理由で、高解像度マイクロＬＥＤのアレイなどの発光デバイスのアレイを作成するための既知の方法は、高解像度アレイ用のマイクロＬＥＤを提供するための、比較的大きなウェーハ基板上での結晶成長により作製されるＬＥＤの処理において問題に直面する。これらの処理の問題を克服するためにナノワイヤＬＥＤアレイを使用することは、成長プロセスの制御における問題、及び従来の比較的大きなウェーハ基板におけるＬＥＤの成長で見られるよりも概ね劣る性能につながる。
本開示は、好都合なことに、比較的大きなウェーハ基板上に成長され得る発光構造を処理することにより、モノリシック高解像度アレイの一部として形成され得るＬＥＤを説明する。有益なことに、色変換された画素と比較して、より小さく、より効率的で、且つより劣化し難いネイティブカラー画素が形成され得る。ピックアンドプレース方式の組立体と比較して、ウェーハ上に直接成長されたエピタキシャル構造を処理することは、ウェーハ上に画素のアレイを形成することによって、数百万画素をトランスファする必要性（及びトランスファプロセスにおける関連する不良）がないことを意味し、したがって、より高いスループットを意味する。ナノワイヤと比較して、標準的なプレーナ型エピタキシャル堆積層成長の処理は、多重量子井戸（ＭＱＷ）が、高品質な成長、ひいては比較的高い内部量子効率（ＩＱＥ）をもたらすように形成されることを意味する。更に、エピタキシャル構造の処理は、標準的な表面パターニング技法を使用した、光取り出しに役立つプレーナ型デバイスを提供する。
有益なことに、図１～図６を参照して説明されるように、ｐ型クラッドを使用せずに、青色、緑色、及び赤色の発光ＭＱＷが順に積層されるエピタキシャル層構造が提供される。一例では、ＭＱＷ領域と交差し、且つ画素の周縁を画定するｎ型ＧａＮグリッドビアが、エッチング及び選択的領域成長工程シーケンスによって設けられる。また、同様の工程シーケンスでｐ－ＧａＮビアも設けられる。電子及び正孔の注入は、量子井戸（ＱＷ）に直接横方向注入することによって実現される。一例では、誘電体絶縁層がｎ型ＧａＮグリッドビア上に堆積されて、グリッド上に堆積されたリングゲートからｎ型ＧａＮグリッドを電気的に絶縁する。リングメタルゲート、誘電体、及びｎ型ＧａＮビアの並びが、リング型金属－絶縁体－半導体電界効果トランジスタ（ＭＩＳ－ＦＥＴ）を形成する。グリッ
ドビアにおけるｎ型ドーピング及びＭＩＳ－ＦＥＴにおける絶縁体の厚さは、リングゲート接点とｎ型ＧａＮとオーミック接触しているカソード接点との間に印加される負電圧が、ｎ型グリッドビアから自由電子を徐々に減らすようにされる。ゲート電圧を制御することにより、構造における異なる深さに電流を流すことができ、これにより構造における異なる深さにあるＭＱＷにエネルギーを供給することができる。したがって、リングゲートのそれぞれに印加される電圧は、各画素からの発光の色を独立に調整するために使用され得る。
好都合なことに、異なる発光波長に関連する発光領域を重ねた積層構造は、赤色、緑色、又は青色の光を放出する独立した画素を並べて配置するのではなく、同じ画素で３つの色を放出させ得るため、画素をより高密度に集積することができる。
説明される方法及び構造から生じる更なる利点は、以下の説明において明らかになるはずである。様々な処理工程を参照しながらマイクロＬＥＤのアレイを提供する方法を以下に説明する（処理工程は、成長反応器において行われる工程と、他の処理及び／又は成長装置を使用して成長反応器の外部で行われる工程との両方を含み得る）。本方法及び構造は、ＩＩＩ－Ｖ族半導体材料に関して説明される。特に、本方法及び構造は、比較的高い効率の発光構造をもたらすことが周知である窒化ガリウム（ＧａＮ）系発光構造を含む窒化物構造に関連して説明される。しかしながら、更なる例では、本方法及び構造は、他の材料に基づく、特に、他のＩＩＩ－Ｖ族化合物半導体材料及びＩＩ－ＶＩ族化合物半導体材料などの化合物半導体材料に基づく発光構造に適用可能である。
以下の図面では、同様の参照番号は、同じ又は類似のプロセスにより提供される同じ特徴又は同等の特徴に関連する構造の態様を示すために使用される。
図１Ａは、ＬＥＤ画素アレイの基礎を形成し得るエピタキシャル構造１００Ａである構造１００Ａを示している。このようなＬＥＤ画素アレイは、複数の個々の画素を有し、画素は、このようなＬＥＤ画素アレイが電源に接続される仕方に基づいて（例えば、ＬＥＤ画素アレイに対するバックプレーンの構成に応じて）、個々にアドレス指定可能であり得る。領域を画定する複数の層から形成されたエピタキシャル成長構造１００Ａは、異なる波長の光を放出するように構成されるネイティブ成長発光領域の有効な積層体を含む。エピタキシャル成長構造１００Ａを適切に処理することにより、ディスプレイでの使用に適した画素を製造することができ、画素は、処理された発光構造の適切な電圧制御に依存する波長の光を放出する発光面を有する。
構造１００Ａは、有機金属化学気相成長法（ＭＯＣＶＤ）により成長された、多重量子井戸（ＭＱＷ）を含む窒化ガリウム（ＧａＮ）系エピタキシャル構造であり、事実上、ネイティブＬＥＤ構造である。有益なことに、既知の技法を使用して、ＬＥＤアレイを提供するために処理され得る高品質な材料を提供することができる、
図１Ａでは、ｎドープされた（ｎ－ＧａＮ）ｎ型領域１０４が示されており、ｎドープされた（ｎ－ＧａＮ）ｎ型領域１０４上で非ドープ領域１０６（意図的にドープされていないＧａＮ）が成長される。ｎ型領域１０４は、基板１０２上に形成され、厚さが約５００ｎｍであり、ドープレベルが８×１０１８ａｔ／ｃｍ３である。更なる例では、ｎ型領域１０４は、異なる厚さ及び／又はドープレベルを有する。基板１０２はサファイアから形成される。更なる例では、構造１００Ａのエピタキシャル成長の基礎を提供するために、代替的及び／又は追加的な基板（シリコン、又はネイティブＧａＮ基板など）が使用される。
非ドープ領域１０６上には、非ドープ窒化アルミニウムガリウム（ＡｌＧａＮ）領域が
成長される。この層は、ＡｌＧａＮバリア領域１０８である。この第１のバリア領域１０８上には、ＧａＮ系超格子構造１１０が成長される。超格子構造は、後続の成長層の組成、及び後続の成長層の厚さ及び組成に応じて導入される歪みを考慮して、後続の成長層の結晶品質を維持するために形成される。一例では、超格子構造１１０は、１．５ｎｍのＩｎＧａＮ（インジウム組成５％）層及び２．７ｎｍのＧａＮ層を２０回繰り返した構造を有する。更なる例では、代替的な構造が使用される、並びに／又は超格子構造が含まれないか、異なる組成及び／若しくは厚さの異なる層と共に含まれる。
超格子構造１１０の上には、多重量子井戸（ＭＱＷ）を有する発光領域１１２が存在する。発光領域１１２の上には、第２のバリア領域１１４である更なるバリア層が存在する。第２のバリア領域１１４の上には、第２の発光領域１１６が存在する。第２の発光領域１１６の上には、第３のバリア領域１１８を提供する層が存在する。第３のバリア領域の上には第３の発光領域１２０が存在し、第３の発光領域１２０の上には非ドープＧａＮなどの非ドープ層が提供される。構造１００Ａは、誘電層１２２によって提供される絶縁領域で終端される。誘電層１２２は、約１０ｎｍの厚さを有するＡｌ２Ｏ３層である。更なる例では、誘電層１２２は、必要な絶縁特性を提供しながら、異なる厚さ及び／又は材料で形成される。更なる例では、追加的及び／又は代替的な層及び／又は材料がエピタキシャル構造１００Ａにおいて使用される。
ｎ型領域１０４、非ドープ領域１０６、第１のバリア領域１０８、超格子１１０、発光領域１１２、第２のバリア領域１１４、第２の発光領域１１６、第３のバリア領域１１８、第３の発光領域１２０、及び誘電層１２２は、基板上に成長された複数のエピタキシャル層として断面で示されている。更なる例では、代替的及び／又は追加的な方法が構造１００Ａを形成するために使用され、例えば、誘電層１２２は、更なる例では、他の仕方でエピタキシャル成長された化合物結晶構造上に堆積される。
発光領域１１２、１１６、１２０は、発光デバイス及びそれに関連する発光面の最終的な向きに応じて適切な順序で成長される。ここで、光は、図１Ｆに関して説明されるように、図１Ａにおいて説明された構造のｎ型領域１０４を通して取り出され、第１の発光領域１１２は、青色光に対応する一次ピーク波長を有する光を放出するように構成され、第２の発光領域１１６は、緑色光に対応する一次ピーク波長を有する光を放出するように構成され、第３の発光領域１２０は、赤色光に対応する主要ピーク波長を有する光を放出するように構成される。このことは、構造を反転させると、より長い波長の光は、後続の発光領域によって吸収されることなく構造を通ることを意味する（例えば、青色光は、緑色及び赤色発光量子井戸で吸収され、緑色光は、赤色発光量子井戸で吸収されるため）。
第１の発光領域１１２はＭＱＷを有する。追加的又は代替的に、発光領域１１２は、単一量子井戸（ＳＱＷ）を有してもよい。追加的又は代替的に、発光領域１１２は、キャリア再結合及び発光を可能にする１つ又は複数の量子ドット又は他の構造を含み得る。量子井戸及び量子ドットは、キャリアを閉じ込め、使用時には、例えばそれぞれがカソード及びアノードに接続された場合のｎ型領域及びｐ型領域によって、キャリア注入に続く量子構造における発光キャリア再結合に基づく光源を提供する。発光領域１１２は、青色光に対応する一次ピーク波長（約４５０ｎｍ）を有する光を放出するように構成される。一例では、第１の発光領域１１２は、厚さ３ｎｍのインジウム組成２０％のＩｎＧａＮの１つ又は複数の量子井戸を有して形成される。更なる例では、異なる数、厚さ、及び組成の量子井戸が使用される。
第２の発光領域１１６はＭＱＷを有する。追加的又は代替的に、第２の発光領域１１６は、単一量子井戸（ＳＱＷ）を有してもよい。追加的又は代替的に、第２の発光領域１１６は、キャリア再結合及び発光を可能にする１つ又は複数の量子ドット又は他の構造を含
み得る。量子井戸及び量子ドットは、キャリアを閉じ込め、使用時には、例えばそれぞれがカソード及びアノードに接続された場合のｎ型領域及びｐ型領域によって、キャリア注入に続く量子構造における発光キャリア再結合に基づく光源を提供する。第２の発光領域１１６は、緑色光に対応する一次ピーク波長（約５２０ｎｍ）を有する光を放出するように構成される。一例では、第２の発光領域１１６は、厚さ３ｎｍのインジウム組成３０％のＩｎＧａＮの１つ又は複数の量子井戸を有して形成される。更なる例では、異なる数、厚さ、及び組成の量子井戸が使用される。
第３の発光領域１２０はＭＱＷを有する。追加的又は代替的に、第３の発光領域１２０は、単一量子井戸（ＳＱＷ）を有してもよい。追加的又は代替的に、第３の発光領域１２０は、キャリア再結合及び発光を可能にする１つ又は複数の量子ドット又は他の構造を含み得る。量子井戸及び量子ドットは、キャリアを閉じ込め、使用時には、例えばそれぞれがカソード及びアノードに接続された場合のｎ型領域及びｐ型領域によって、キャリア注入に続く量子構造における発光キャリア再結合に基づく光源を提供する。第３の発光領域１２０は、赤色光に対応する一次ピーク波長（約６２０ｎｍ）を有する光を放出するように構成される。一例では、第３の発光領域１２０は、厚さ３ｎｍのインジウム組成４０％のＩｎＧａＮの１つ又は複数の量子井戸を有して形成される。更なる例では、異なる数、厚さ、及び組成の量子井戸が使用される。
構造１００Ａでは、量子井戸は、３ｎｍの非ドープＧａＮによって分離される。量子井戸及びバリア層は、３ｎｍの非ドープＧａＮによって分離される。更なる例では、本明細書で説明される機能の少なくともいくつかを保ちながら、異なる厚さ及び材料が構造１００Ａにおいて使用される。
非ドープＡｌＧａＮバリア領域１０８である第１のバリア領域１０８は、第１の発光領域１１２から離れるキャリア拡散を阻止する。第１のバリア領域１０８は、２０ｎｍの厚さを有し、アルミニウム組成２０％のＡｌＧａＮの組成を有する。更なる例では、第１のバリア領域１０８は、適切な電子ブロック特性を提供し、且つ高品質の結晶成長を可能にしながら、異なる厚さ及び／若しくは組成を有する、並びに／又は異なる材料から形成される。第１のバリア領域１０８はＡｌＧａＮバリア領域１０８であることが示されているが、追加的又は代替的に、バリア領域１０８は異なる材料から形成される。
非ドープＡｌＧａＮバリア領域１１４である第２のバリア領域１１４は、第１の発光領域１１２と第２の発光領域１１６との間のキャリア拡散を阻止する。第２のバリア領域１１４は、２０ｎｍの厚さを有し、アルミニウム組成２０％のＡｌＧａＮの組成を有する。更なる例では、第２のバリア領域１１４は、適切な電子ブロック特性を提供し、且つ高品質の結晶成長を可能にしながら、異なる厚さ及び／若しくは組成を有する、並びに／又は異なる材料から形成される。第２のバリア領域１１４はＡｌＧａＮバリア領域１１４であることが示されているが、追加的又は代替的に、バリア領域１１４は異なる材料から形成される。
非ドープＡｌＧａＮバリア領域１１８である第３のバリア領域１１８は、第２の発光領域１１６と第３の発光領域１２０との間のキャリア拡散を阻止する。第３のバリア領域１１８は、２０ｎｍの厚さを有し、アルミニウム組成２０％のＡｌＧａＮの組成を有する。更なる例では、第３のバリア領域１１８は、適切な電子ブロック特性を提供し、且つ高品質の結晶成長を可能にしながら、異なる厚さ及び／若しくは組成を有する、並びに／又は異なる材料から形成される。第３のバリア領域１１８はＡｌＧａＮバリア領域１１８であることが示されているが、追加的又は代替的に、バリア領域１１８は異なる材料から形成される。
発光領域１１２、１１６、１２０はＭＱＷを含むが、更なる例では、発光領域１１２、１１６、１２０は単一量子井戸（ＳＱＷ）を有してもよい。発光領域１１２、１１６、１２０は、複数の材料層を含んで、活性領域を形成する。例えば、発光領域１１２、１１６、１２０は、短周期超格子及び／又は非ドープ回復層などの層を含み、これにより、発光領域１１２、１１６、１２０からの高品質の結晶材料及び発光を提供する。追加的又は代替的に、発光領域１１２、１１６、１２０は、１つ又は複数の量子ドットを含み得る。量子井戸及び量子ドットは、キャリアを閉じ込め、使用時には、それぞれがカソード及びアノードに接続された場合のｎ型領域及びｐ型領域によって、キャリア注入に続く量子構造におけるキャリア再結合に基づく光源を提供する。
ｎ型領域１０４は典型的には基板１０２上に形成されるが、代替的に、ｎ型領域１０４はそれ自体、後続の結晶層の成長に適したフリースタンディング型の基板であってもよい。一例では、基板１０２はサファイア基板である。更なる例では、シリコン基板又はＧａＮ基板などの代替的な基板が使用される。
エピタキシャル構造１００Ａは、ＭＯＣＶＤ反応器を用いて成長される。好都合なことに、このような構造１００Ａは、ＭＯＣＶＤ成長のために最適化され、効率的な光の発生のための高品質な成長を提供し得る。追加的又は代替的に、分子線エピタキシ（ＭＢＥ）などの他の堆積方法及び／又は成長方法を使用して、エピタキシャル構造１００Ａが提供されてもよい。
ｎ型領域１０４は、ｎ型窒化ガリウムから形成される。しかしながら、更なる例では、ｎ型領域１０４は、他の半導体材料（例えば、他のＩＩＩ－Ｖ族化合物半導体材料、ＩＩ－ＶＩ族化合物半導体材料、又は他の適切な材料）など、他の材料から形成されてもよい、及び／又は他の材料に基づいてもよい。
バリア領域１０８、１１４、１１８は、窒化アルミニウムガリウム、例えばアルミニウム組成２０％のＡｌＧａＮから形成される。しかしながら、更なる例では、追加的又は代替的に、バリア領域１０８、１１４、１１８は、他の半導体材料（例えば、他のＩＩＩ－Ｖ族化合物半導体材料、ＩＩ－ＶＩ族化合物半導体材料、又は他の適切な材料）など、異なる材料から形成されてもよい。超格子１１０は、窒化ガリウム系材料から形成される。追加的又は代替的に、超格子１１０は、他の半導体材料（例えば、他のＩＩＩ－Ｖ族化合物半導体材料、ＩＩ－ＶＩ族化合物半導体材料、又は他の適切な材料）など、他の材料から形成される。
発光領域１１２、１１６、１２０は、それぞれが少なくとも１つの量子井戸を含む。追加的又は代替的に、発光領域１１２、１１６、１２０は、それぞれが更なる量子井戸を含む。追加的又は代替的に、発光領域１１２、１１６、１２０は、量子ドット又は他の量子構造を含む。発光領域１１２、１１６、１２０は、窒化ガリウム系領域であり、各発光領域１１２、１１６、１２０における少なくとも量子井戸は、窒化インジウムガリウム（ＩｎＧａＮ）又はアルミニウム窒化インジウムガリウム（ＡｌＩＮＧａＮ）などの窒化ガリウム系材料から形成される。追加的又は代替的に、成長される構造に応じて、他の半導体材料（例えば、他のＩＩＩ－Ｖ族化合物半導体材料、ＩＩ－ＶＩ族化合物半導体材料、又は他の適切な材料）など、異なる材料が使用される。発光領域１１２、１１６、１２０における量子井戸の組成は、発光領域１１２、１１６、１２０からの放出のために選択される一次ピーク波長に基づいて決定される。３つの発光領域１１２、１１６、１２０が図面に示されているが、更なる例では、異なる数の発光領域が実装される。例えば、２つの発光領域が存在してもよく、構造１００Ａはそれに応じて適合される。
発光領域１１２、１１６、１２０は、いかなるドーピングも含まない。例えば、発光領
域は、構造１００Ａの成長中に、発光領域１１２、１１６、１２０の意図的なドーピングによるシリコンドーピング又はマグネシウムドーピングを含まない。更なる例では、発光領域１１２、１１６、１２０においてドーピングが使用されるが、このドーピングは、本明細書で説明されるように、発光領域１１２、１１６、１２０を通るビアにより画定される画素の発光面を介して光を放出させるためのキャリア注入に影響を及ぼさない程度である。更なる例では、マイクロＬＥＤのモノリシックアレイを処理するためのベース構造を提供するために、異なる半導体層が成長又は他の仕方によって形成される。
特定のエピタキシャル構造１００Ａが図１Ａに示されているが、特定の実装形態の特定の必要性に応じて本明細書で説明される概念を実施するために、追加の層、層の除外、及び代替の層が使用されてもよいことが当業者には理解されよう。層が他の層の上に形成されるという記載は、層の成長の順序に関する位置関係を示し、第１の層と、第１の層の上にあると記載される第２の層との間に、層が存在することを必ずしも排除しない。
エピタキシャル構造１００Ａが設けられると、キャリアが最終構造内へと注入され得る際に通る導電領域を設けるために、エピタキシャル構造１００Ａは処理され得る。
したがって、図１Ｂは、処理されたエピタキシャル構造１００Ｂを示している。チャネル１２４がｎ型領域１０４と接触できるようにエピタキシャル構造を通って形成された状態で、図１Ａのエピタキシャル構造１００Ａが示されている。チャネル１２４はマスク層を使用して形成される。開口部を選択的に作成し、下にあるエピタキシャル構造１００Ａの部分、例えば誘電層１２２を露出させるために、マスク層（図示せず）が形成され、リソグラフィ技法を含む既知の技法を使用して処理される。マスク層の部分が選択的に除去されると、下にあるエピタキシャル構造１００Ａの選択的エッチングが行われる。このような選択的エッチングにより、エピタキシャル構造１００Ａにチャネル１２４が設けられる。また、チャネル１２４（ビア１２４ともいう）は、残っている材料を通る経路を残すために、材料の除去により形成される。マスク層において露出される領域の形状、及びエッチングの深さに依存して、形成されるチャネル／ビアは、対応する形態を有することになり、この形は、一例では、トレンチビア又は円柱状ビアの形態である。材料をエッチングして、トレンチ、孔、又は他の経路を残すことにより、チャネル／ビア１２４が形成されるが、更なる例では、チャネル１２４／ビア１２４は、追加的又は代替的に、材料の除去とは対照的に、材料の不在により他の構造内にビア構造が構築されるように、材料を形成することにより作成される。
一例では、マスク層は窒化ケイ素である。追加的又は代替的に、二酸化ケイ素などの異なる材料が使用される。好都合なことに、窒化ケイ素は、後続の処理工程のための有効且つ制御可能なマスク層である。
チャネル／ビア１２４は、ｎ型領域１０４までエピタキシャル構造１００Ａを貫通してエッチングされていることが示されている。好都合なことに、このことは、チャネル／ビア１２４内にその後堆積されるｎ型材料が、デバイスの一方の側のｎ型領域１０４と、チャネル／ビア１２４内に形成されたｎ型領域とによって接触され得ることを意味する。これにより、本明細書で説明するように、ゲート接点及びカソード接点を設けることができる。
チャネル／ビア１２４をエッチングするためには、マスク層をパターニングするため、且つマスクに形成された開口部によって露出する材料のエッチングを可能にするためにマスク層に開口部を開けるために、リソグラフィ技法が使用される。チャネル／ビア１２４は断面で示されている。平面図では、チャネル／ビア１２４は、画素を画定するためにグリッド構造で形成され、チャネル／ビア１２４は、各個々の画素を分離するトレンチチャ
ネル／ビア１２４を形成するために、発光領域１１２、１１６、１２０を通ることによって各個々の画素の発光面の周縁を画定する。一例では、チャネル／ビア１２４は、プラズマベースの技法などのドライエッチング技法を使用して形成される。好ましくは、チャネル／ビア１２４のエッチングによって生じた損傷を回復するために、ウェットエッチング処理が使用される。追加的又は代替的に、チャネル／ビア１２４を形成するために、任意の適切なエッチング技法が使用される。
図１Ｃは、エピタキシャル構造１００Ａを通してエッチングされた後に過成長されて発光領域１１２、１１６、１２０を通るｎ型領域を形成するチャネル１２４を有する、更に処理されたエピタキシャル構造１００Ｃを示している。
チャネル／ビア１２４がエピタキシャル構造１００Ａに形成されると、ｎ型材料の選択的過成長が形成される。チャネル／ビア１２４における材料のこのような過成長又は堆積は、例えば誘電層１２２上に成長が生じないように、チャネル／ビア１２４のエッチングを可能にするために使用されるマスク層が所定の位置に残った状態で行われ得る。図１Ｃは、図１Ａ及び図１Ｂのエピタキシャル構造１００Ａ、１００Ｂに示すものと同じ基本構造１００Ｃを示しているが、図１Ｃの構造１００Ｃは、更に処理されていることが示されている。図１Ｃの処理されたエピタキシャル構造１００Ｃは、図１Ａ及び図１Ｂに示すようなチャネル／ビア１２４を提供するために、貫通してエッチングされている構造を示している。チャネル／ビア１２４は、ドープされたｎ型領域１０４までエピタキシャル構造１００Ａを貫通して垂直にエッチングされている。続いて、ｎドープされたＧａＮ（ｎ－ＧａＮ）のｎ型過成長１２８がチャネル／ビア１２４において形成されて、発光領域１１２、１１６、１２０を通る導電性領域が設けられる。
図１Ｃのチャネル／ビア１２４（及びｎ型過成長１２８）間の横方向距離は、単一画素の断面に関連するが、エピタキシャル構造１００Ａの選択的エッチングと、選択的エッチングにより設けられるビアトレンチ内でのｎ型材料の過成長とにより、ｎ型グリッドが得られることになり、ｎ型グリッドは、事実上、エピタキシャル構造１００Ｃの発光領域１１２、１１６、１２０を通るｎ型過成長１２８により画定される画素のすべてに対する共通電極（この場合、カソード）であると理解される。好都合なことに、ｎ型材料の選択的領域成長は、比較的高い温度を使用する有機金属化学気相成長（ＭＯＣＶＤ）反応器を使用して行われる。このような比較的高い温度は、欠陥をアニーリングし、あらゆる開いたＭＱＷ表面をも不動態化する。処理後には、ＭＱＷ周縁にいかなるダングリングボンドも残っておらず、したがって不動態化は必要ない。したがって、有益なことに、発光領域１１２、１１６、１２０における非発光再結合のかなりの低減が実現される。更なる例では、ｎ型過成長は、ＭＢＥなどの異なる技法を用いて行われる。
ｎ型過成長１２８は、誘電層１２２の表面から隆起していることが示されている。好都合なことに、このことにより、構造１００Ｃにおける基板１０２が除去されたときに同様に接触され得る側とは反対側にある、構造１００Ｃの一方の側を通してドーピングされた過成長への接触が可能になる。構造１００Ｃは、原寸に比例して示されていない。しかしながら、一例では、チャネル／ビア１２４の幅は５００ｎｍである。更なる例では、構造のサイズは、例えば、使用される技法及び所望の構造により決定される。例えば、使用される材料の晶癖は、任意のマスク層の隆起した材料表面の成長形状を決定する場合がある。マスク層に露出されている開口部を通してエッチングすることにより、グリッドがチャネル／ビア１２４内にｎ型材料を成長することにより形成され得る。ｎ型過成長１２８によって形成されるｎ型領域のドープレベルは、エピタキシャル構造１００Ａの一部を形成するプレーナ型ｎ型領域１０４のドープレベルよりも小さい。好都合なことに、ドープレベルがより低いことは、本明細書で説明されるように、ｎ型過成長１２８における空間電荷領域における変化が、ゲート電圧によってより高速に変化するようにすることに役立つ
。更なる例では、発光制御を所定の速度で行うために、ｎ型過成長１２８におけるドープレベルが選択される。
ｎ型過成長１２８によって設けられた有効なカソードがチャネル／ビア１２８内に設けられると、アノードが更なるビア１２６内に形成されたｐ型過成長に基づいて設けられる。図１Ｄ及び図１Ｅに関連してこのことを示す。
図１Ｄは、図１Ｃのエピタキシャル構造１００Ｃを更に処理したものであるエピタキシャル構造１００Ｄの断面図を示している。発光領域１１２、１１６、１２０を通して形成されたｎ型過成長１２８を有するチャネル／ビア１２４によって画定される画素周縁内の中央に形成された円柱状チャネル／ビア１２６である更なるチャネル／ビア１２６が存在する。追加的又は代替的に、更なるチャネル／ビア１２６は、発光を提供するための任意の適切な位置に配置される。平面図で見たときの更なるチャネル／ビア１２６の断面形状は、更なるチャネル／ビア１２６を設けるために使用されるパターニング及びエッチング工程により決定される。チャネル／ビア１２６は、約５００ｎｍの幅を有する。更なる例では、チャネル／ビア１２６は、キャリア注入及び画素の構成に関する好ましい実装形態を満足させるようにサイズを定められた幅を有する。更なるチャネル／ビア１２６は、更なるマスク層を堆積し、下にある構造を露出させる開口部を形成するために更なるマスク層を選択的にパターニングし、既知のリソグラフィ技法及びエッチング技法を使用して、発光領域１１２、１１６、１２０によって設けられる活性領域までマスク層を通してエッチングすることによって実現される。
次いで、図１Ｄの構造１００Ｄは、図１Ｅの構造１００Ｅを提供するように更に処理され、ｐ型過成長１３０が更なるチャネル／ビア１２６に形成される。ｐ型過成長１３０は、ドープレベルが３×１０１８ａｔ／ｃｍ３であるｐ型ドープされたＧａＮで形成される。更なる例では、ｐ型領域を提供するために異なる材料及び／又は異なるドープレベルが使用される。ｐ型過成長材料の選択的領域成長は、比較的高い温度を使用する有機金属化学気相成長（ＭＯＣＶＤ）反応器を使用して行われる。このような比較的高い温度は、欠陥をアニーリングし、あらゆる開いたＭＱＷ表面をも不動態化する。処理後には、ＭＱＷ周縁にいかなるダングリングボンドも残っておらず、したがって不動態化は必要ない。したがって、有益なことに、発光領域１１２、１１６、１２０における非発光再結合のかなりの低減が実現される。更なる例では、ｐ型過成長は、ＭＢＥなどの異なる技法を用いて行われる。
ｎ型領域を提供するｎ型過成長１２８、及びｐ型領域を提供するｐ型過成長１３０により、本明細書で説明するように、発光領域１１２、１１６、１２０へのキャリア注入が可能になる。ｎ型過成長１２８は有効なカソードを提供し、ｐ型過成長１３０は有効なアノードを提供し、これにより、適切な電源が使用されている場合、発光領域１１２、１１６、１２０へのキャリアの横方向注入が可能になる。発光領域１１２、１１６、１２０におけるこのような横方向キャリア注入は、より効率的なホール注入を含む、より効率的なキャリア注入をもたらし、したがってより効率的な発光をもたらす。発光領域１１２、１１６、１２０へのキャリア注入は、光を供給するために発光領域１１２、１１６、１２０の多重量子井戸構造内に注入されたキャリアのキャリア拡散長に基づく場合があり、光は、発光領域１１２、１１６、１２０を通してエッチングされたチャネル／ビア１２４内のｎ型過成長１２８によって形成された画素周縁により画定された発光面を介して放出され得る。
好都合なことに、既知の選択的領域成長技法と比較して、ｎ型領域及びｐ型領域のみが過成長され得る。これにより、パターニングされた表面上にＡｌＧａＮ合金及びＩｎＧａＮ合金を成長させる際に通常発生する劣悪な均一性及び構成原子引っ張り（ｃｏｍｐｏｓ
ｉｔｉｏｎ ｐｕｌｌｉｎｇ）に関連する問題が解消される。
エピタキシャル構造の発光領域１１２、１１６、１２０を通ることにより画素の発光面を画定するトレンチを形成するチャネル／ビア１２４が、エピタキシャル構造のエッチングに基づいて示されているが、更なる例では、他の技法を使用して、画素アレイにおける画素の発光面の周縁を画定するためにチャネル／ビアが通る発光領域が形成される。
図１Ｆは、図１Ａ～図１Ｅに関して説明したような、処理された発光構造１００Ｆの断面図を示している。処理された発光構造１００Ｆは、（基板１０２が除去された状態で）ｎ型領域１０４を通して光を取り出し、したがって、更なるチャネル／ビア１２６においてｐ型過成長１３０上に形成されるｐ型接点１３６に起因する吸収を回避するために、図１Ｅの発光構造を反転させることにより設けられる。
ｎ型過成長１２８に関連するゲート接点１３４が示されている。ゲート接点１３４は、発光領域１１２、１１６、１２０を通って形成されたチャネル／ビア１２４において、ゲート接点１３４の導電性部分とｎ型過成長１２８との間に誘電体領域１３２を含む。ゲート接点１３４は、有効な金属－絶縁体－半導体電界効果トランジスタ（ＭＩＳ－ＦＥＴ）の一部として、金属－絶縁体－半導体接点を形成する。
ゲート接点１３４は、ｐ型過成長１３０に関連する画素の周縁を囲む形状にリング接点として形成され、リング接点は、構造１００Ａの発光領域１１２、１１６、１２０を通るｎ型領域を提供するためにｎ型過成長のチャネル／ビア１２４によって画定されたグリッドを辿る。このことを図２に示す。図２は、金属－絶縁体－半導体ゲート接点１３４及びオーミックアノードｐ型接点１３６の平面図２００を示している。パターンは、アレイ状に繰り返される。図２の例では９つの発光画素２０２が示されているが、アレイは任意の数の発光画素２０２で形成されてもよい。発光画素２０２は、更なる中央のチャネル／ビア１２６を囲むチャネル／ビア１２４間の距離に関連する幅寸法１４０で示されている（したがって、平面図２００は、実際には、図１Ｆに関して説明した発光面１２８とは反対側にある発光画素２０２の下側の平面図である。リングゲート接点１３４は、正方形の形状の発光画素に関連する正方形の形状として示されているが、更なる例では、ゲート接点１３４は、それらが関連する発光画素に関連する任意の適切な形状をとる。
更に、図１Ｆは絶縁誘電層１２２を示している。絶縁誘電層１２２は、ｎ型過成長１２８を、ｐ型過成長１３０に接触するために使用されるあらゆる接続部から絶縁する。好ましくは、絶縁層１２２は二酸化ケイ素である。アドレス指定されることになる、断面寸法１４０を有する各画素のアノードが接続されるオーミックｐ型接点１３６が示されている。更なる例では、追加的及び／又は代替的な層が含まれる。一例では、画素の周縁を画定するチャネル／ビア１２４におけるｎ型過成長１２８により画定された発光面１３８から出る、発光領域１１２、１１６、１２０から放出された光を反射するように構成されたミラー／バリア層が設けられる。好都合なことに、オーミックｐ型接点１３６は、アレイにおける各画素におけるｐ型接点１３６が接触され、独立にアドレス指定可能であるように、バックプレーンに接続され得る。
発光アレイの共通カソードｎ型グリッドにオーミック接触するように設計された金属グリッド１４２が示されている。このような金属グリッド１４２は、光取り出しを最大化するために、したがって、平面で見たときに、エピタキシャル構造１００Ａの発光領域１１２、１１６、１２０を通してエッチングされたチャネル／ビア１２４により提供されるグリッドと実質的に同じ形態を想定し得るように、チャネル／ビア１２４内のｎ型過成長１２８に対して整列される。好都合なことに、オーミックカソード接点は、構造１００Ｆのゲート接点１３４及びオーミックアノードｐ型接点１３６とは反対の側にあり、これによ
り、画素に関連する限られた空間を有効に使用しながら、発光領域１１２、１１６、１２０へのキャリア注入の電圧制御を容易にして光出力を増加させる。
ｎ型領域を提供するｎ型過成長１２８に関連する周縁により形成された画素が、画素の幅であり得、図１Ｆに示されている寸法１４０を有する。（ｎ型領域１０４上の）画素の発光面１３８は、任意選択でパターニングされる。図１Ｆの例では、発光面１３８は湾曲している。更なる例では、発光面は、任意の適切な仕方で平坦化又はパターニングされ、発光領域１１２、１１６、１２０からの光が構造１００Ｆを出る表面を提供する。
金属グリッド１４２のカソード接点は、ｎ型領域１０４への電気的接続を提供することが示されている。カソード接点は、オーミック金属接点であり、ゲート接点１３４と類似の仕方で関連する発光画素の周縁を辿ることが示されている。しかしながら、更なる例では、カソード接点は、任意の適切な形態をとり、任意の適切な材料から形成される。例えば、ｎ型領域１０４は、共通電極を提供し、適切な仕方で電気的に接続される。更なる例では、酸化インジウムスズ（ＩＴＯ）などの透明導電性材料が共通電極を提供するために使用される。
上記のＬＥＤ構造は、ＭＯＣＶＤによる成長に関して記載されているが、いくつかの例では、異なる技法及び／又は補助的技法による成長が有益である。例えば、ＭＢＥによる成長は、より低温での成長及び／又はより遅い成長速度を可能にすることができ、これは、上述した成長及び処理工程に関して利点を有する場合がある。上記のプロセス工程がどのような順序で記載されても、更なる例では、プロセス工程は、目標構造を得るのに適した任意の順序で行われることを当業者には理解されよう。
図１～図２に関連して説明した発光構造によって放出される光の波長の制御を提供するために、それぞれアノード接点１３６及びカソード接点１４２によるｐ型過成長１３０及びｎ型領域１２８による発光領域１１２、１１６、１２０へのキャリア注入は、ゲート接点１３４における電圧の印加によって変えられる。このことを図３及び図４に示す。
図３は、発光領域１２０のうちの１つへのキャリア注入の第１の例による発光ダイオードデバイス３００を示している。矢印３０２は、ｐ型過成長１３０による発光領域１２０への横方向キャリア注入を示し、更なる矢印３０４は、ｎ型領域による発光領域１２０への横方向キャリア注入を示している。ゲート接点１３４における電圧を変えると、発光領域１１２、１１６、１２０へのキャリア注入が変わる。このことを図４の発光ダイオードデバイス４００の第２の例で示す。図４は、ｐ型過成長１３０による発光領域１１６への横方向キャリア注入を示す矢印４０２と、ｎ型領域による発光領域１１６への横方向キャリア注入（矢印４０４）とを示している。キャリア注入における変化は、ゲート接点１３４に印加される負電圧の印加によって提供され、負電圧は、カソード金属グリッド１４２の電圧よりも低い。ゲート電圧は、ｎ型過成長１２８によって形成されたカソードピラーから電子を奪い、空間電荷領域をより深く押し込む。負電圧を更に増やすと、空間電荷領域が更に深く押し込まれ、最終的には第２の発光領域１１６ではなく第１の発光領域１１２へのキャリア注入となる。したがって、ゲート電圧制御により、発光領域１１２、１１６、１２０によって放出される光の割合を制御することができる。したがって、ｎ型過成長１２８が発光ダイオードデバイスの活性領域の発光領域１１２、１１６、１２０を包囲する場合、ゲート電圧は活性領域を包囲するビアの空乏層の深さを制御する。
好都合なことに、発光面１３８を有する画素は、ゲート接点１３４におけるゲート電圧がより負になり、電子電流が構造の次第に深いところに押し込まれるにつれて、赤色－緑色－青色の光を順に放出する。
図１～図４に関連して説明した構造は、周縁に対応するｎ型領域と中央のｐ型領域とを有し、ゲート接点及びカソードがｎ型領域に関連し、アノードがｐ型領域に関連するが、更なる例では、ｐ型領域は、画素の周縁を形成し、且つアノードと、アノードに関連したゲート接点を有し、ｎ型領域は、中央カソード接点を提供する。このような相補的な変形形態では、ゲート電圧の制御はまた、横方向キャリア注入及び発光領域によって放出される光の波長も変える。
図１～図４に関連して説明した構造は、モノリシック成長ネイティブＬＥＤのアレイにおいて実装可能であって、それぞれが電圧制御可能な異なる波長で光を放出することができる画素に多色光出力を提供する。このような構造は、好都合なことに、高解像度の発光ディスプレイのためのマイクロＬＥＤ構造を提供する。
異なる波長の複数の発光領域を通るチャネルに形成されたｎ型材料及びｐ型材料の使用は、ｎ型領域及びｐ型領域のうちの一方によって画定されることにより画素を電気的に分離する発光面を有する画素を提供するために使用されるが、更なる例では、異なる波長の複数の発光領域を通るｎ型領域及びｐ型領域の異なる配置が使用される。異なる実装形態の例を図５及び図６に関連して説明する。
図５は、図１Ａのエピタキシャル構造１００Ａに関連して説明した層を含むエピタキシャル構造を示している。図１Ａのエピタキシャル構造は、周縁５０２を有するメサ５００を提供するためにパターニングされエッチングされたことが示されている。メサ５００は、図５Ｂの平面図５００Ａに示すような断面形状を有する。図１Ａのエピタキシャル構造１００Ａは、図５Ｃに示すように、多数のメサを提供するようにエッチングされ得、メサ５０２Ａ～５０２Ｇはディスプレイを提供することが示されている。メサにチャネル／ビアを設け、その後ｐ型材料及びｎ型材料を過成長させることにより、図１～図４に関連して説明したのと類似の仕方でモノリシックネイティブ多色ＬＥＤ層のエピタキシャル積層体の電圧を制御するために使用され得る発光構造を形成することができる。
図６Ａは、発光領域１１２、１１６、１２０を通るチャネルにｎ型領域６０２と、発光領域１１２、１１６、１２０を通るチャネルにｐ型領域６０４とを提供するように図５Ａのメサ５００構造を処理したものである構造６００Ａの断面図を示している。図６Ａの例では、発光領域１１２、１１６、１２０を通るｎ型領域６０２及びｐ型領域６０４が、目標の発光に応じて、メサ内の適切な位置に形成される。しかしながら、更なる例では、ｐ型領域６０４及びｎ型領域６０２は、目標の発光を提供するように任意の適切な形状、サイズ、及び位置で形成される。例えば、ｐ型領域６０４及びｎ型領域６０２の一方がメサ構造の周縁を形成する。適切なアノード、カソード、及びゲート接点が形成された場合、図１～図４に関連して説明したのと類似の仕方で、ゲート接点に印加される電圧を変化させることにより発光が制御され得る。
図６Ｂは、ｐ型領域６０４に関連するアノード接点６０６、及びｎ型領域６０２に関連する誘電体領域を含むゲート接点６０８の平面図６００Ｂを示している。カソード接点は、構造の上部又は底部に適宜形成される。矢印６１０で示すように、発光領域１１２、１１６、１２０における横方向キャリア注入及び発光再結合により、ｐ型領域６０４とｎ型領域６０２との間の領域６１２において発光が制御される。
更なる例では、図１Ａの構造１００Ａなどのエピタキシャル成長構造の発光領域１１２、１１６、１２０をそれぞれが通るｎ型領域６０２及びｐ型領域の使用は、適切なアノード、カソード、及びゲート接点と共に使用されて、メサ５００を形成せずに電圧制御可能な波長依存発光を提供する。このような例では、発光領域を通るｎ型領域とｐ型領域との対は、各対が制御された仕方で局所的な発光を提供するのに十分な距離を置くように使用
される。

Claims (25)

  1. ｐ型領域と、
    ｎ型領域と、
    ゲート接点と、
    前記ｐ型領域及び前記ｎ型領域によって注入可能なキャリアの再結合のための第１の発光領域と、
    前記ｐ型領域及び前記ｎ型領域によって注入可能なキャリアの再結合のための第２の発光領域であって、前記第１の発光領域と前記第２の発光領域とが少なくとも部分的に重なって、前記第１の発光領域及び前記第２の発光領域に関連する発光面を形成する、第２の発光領域と
    を備える、発光ダイオードデバイスであって、
    前記ｐ型領域が、前記第１の発光領域及び前記第２の発光領域を通って第１のチャネルに少なくとも部分的に形成され、前記ｎ型領域が、前記第１の発光領域及び前記第２の発光領域を通って第２のチャネルに少なくとも部分的に形成され、前記発光ダイオードデバイスが、前記ゲート接点によって前記ｐ型領域及び前記ｎ型領域の一方に印加されるゲート電圧を変化させることにより、前記ｐ型領域及び前記ｎ型領域による前記第１の発光領域及び前記第２の発光領域へのキャリア注入を変えることによって、前記発光面によって放出された光の波長を制御可能とするように構成される、発光ダイオードデバイス。
  2. 前記第１の発光領域及び前記第２の発光領域と少なくとも部分的に重なって、前記発光面を形成する第３の発光領域であって、前記ｐ型領域が、前記第３の発光領域を通って前記第１のチャネルに少なくとも部分的に形成され、前記ｎ型領域が、前記第３の発光領域を通って前記第２のチャネルに少なくとも部分的に形成され、前記発光ダイオードデバイスダイオードが、前記ゲート接点によって前記ｐ型領域及び前記ｎ型領域の少なくとも一方に印加されるゲート電圧を変化させることにより、前記ｐ型領域及び前記ｎ型領域による前記第１の発光領域、前記第２の発光領域、及び前記第３の発光領域へのキャリア注入を変えることによって、前記発光面によって放出された光の波長を制御可能とするように構成される、第３の発光領域を備える、請求項１に記載の発光ダイオードデバイス。
  3. 前記第１のチャネル又は前記第２のチャネルが、前記発光面の周縁を少なくとも部分的に画定するビアである、請求項１又は２に記載の発光ダイオードデバイス。
  4. 前記発光ダイオードデバイスが、前記ゲート電圧を変化させることにより前記第１のチャネル又は前記第２のチャネルにおける空乏層の深さを変化させるように構成される、請求項１～３のいずれか一項に記載の発光ダイオードデバイス。
  5. エピタキシャル結晶半導体構造であって、前記第１の発光領域、前記第２の発光領域、及び前記第３の発光領域のうちの少なくとも１つが、１つ又は複数のエピタキシャル結晶半導体層を含み、好ましくは、前記第１の発光領域、前記第２の発光領域、及び前記第３の発光領域のうちの少なくとも１つが、少なくとも１つのエピタキシャル量子井戸層を含む、エピタキシャル結晶半導体構造を備える、請求項１～４のいずれか一項に記載の発光ダイオードデバイス。
  6. 前記ｐ型領域及び／又は前記ｎ型領域が平坦層を含む、請求項１～５のいずれか一項に記載の発光ダイオードデバイス。
  7. 前記ゲート接点が、前記発光面によって画定される画素に対応するリング接点であり、好ましくは、前記リング接点が、多角形又は円形のいずれか一方の形状の接点を形成する、請求項１～６のいずれか一項に記載の発光ダイオードデバイス。
  8. 前記第１の発光領域から放出された光が、前記第２の発光領域から放出された光と比べて、異なる一次ピーク波長を有する、請求項１～７のいずれか一項に記載の発光ダイオードデバイス。
  9. 前記第１の発光領域と前記第２の発光領域とが非ドープ領域によって分離される、請求項１～８のいずれか一項に記載の発光ダイオードデバイス。
  10. 請求項１～９のいずれか一項に記載の複数の発光ダイオードデバイスを備える、発光ダイオードデバイスのアレイ。
  11. 複数の画素であって、前記画素が発光ダイオードデバイスの発光面領域に対応する、複数の画素を備える、請求項１０に記載の発光ダイオードデバイスのアレイ。
  12. 前記複数の発光ダイオードデバイスのうち少なくとも２つの発光ダイオードデバイスの前記ｐ型領域又は前記ｎ型領域が共有されて共通電極を形成する、請求項１１に記載の発光ダイオードデバイスのアレイ。
  13. 前記共通電極が、前記アレイの前記ゲート接点とは反対の側にある、請求項１２に記載の発光ダイオードデバイスのアレイ。
  14. ｐ型領域と、
    ｎ型領域と、
    ゲート接点と、
    前記ｐ型領域及び前記ｎ型領域によって注入可能なキャリアの再結合のための第１の発光領域と、
    前記ｐ型領域及び前記ｎ型領域によって注入可能なキャリアの再結合のための第２の発光領域であって、前記第１の発光領域と前記第２の発光領域とが少なくとも部分的に重なって、前記第１の発光領域及び前記第２の発光領域に関連する発光面を形成する、第２の発光領域と
    を備える、発光ダイオードデバイスを形成する方法であって、前記方法が、前記第１の発光領域及び前記第２の発光領域を通って第１のチャネルに前記ｐ型領域を少なくとも部分的に形成することと、前記第１の発光領域及び前記第２の発光領域を通って第２のチャネルに前記ｎ型領域を少なくとも部分的に形成することとを含み、前記発光ダイオードデバイスが、前記ゲート接点によって前記ｐ型領域及び前記ｎ型領域の一方に印加されるゲート電圧を変化させることにより、前記ｐ型領域及び前記ｎ型領域による前記第１の発光領域及び前記第２の発光領域へのキャリア注入を変えることによって、前記発光面によって放出された光の波長を制御可能とするように構成される、方法。
  15. 前記第１の発光領域及び前記第２の発光領域と少なくとも部分的に重なって、前記発光面を形成する第３の発光領域を形成することであって、前記第３の発光領域を通って前記第１のチャネルに前記ｐ型領域を少なくとも部分的に形成することと、前記第３の発光領域を通って前記第２のチャネルに前記ｎ型領域を少なくとも部分的に形成することとを含み、前記発光ダイオードデバイスダイオードが、前記ゲート接点によって前記ｐ型領域及び前記ｎ型領域の一方に印加されるゲート電圧を変化させることにより、前記ｐ型領域及び前記ｎ型領域による前記第１の発光領域、前記第２の発光領域、及び前記第３の発光領域へのキャリア注入を変えることによって、前記発光面によって放出された光の波長を制御可能とするように構成される、ことを含む、請求項１４に記載の方法。
  16. 前記発光面の周縁を少なくとも部分的に画定するビアとして前記第１のチャネル又は前
    記第２のチャネルを形成することを含む、請求項１４又は１５に記載の方法。
  17. エピタキシャル結晶半導体構造を形成することであって、前記第１の発光領域、前記第２の発光領域、及び前記第３の発光領域のうちの少なくとも１つが、１つ又は複数のエピタキシャル結晶半導体層を含み、好ましくは、前記第１の発光領域、前記第２の発光領域、及び前記第３の発光領域のうちの少なくとも１つが、少なくとも１つのエピタキシャル量子井戸層を含む、ことを含む、請求項１４～１６のいずれか一項に記載の方法。
  18. 前記ｐ型領域又は前記ｎ型領域を共通電極の少なくとも一部として形成することを含む、請求項１４～１７のいずれか一項に記載の方法。
  19. 前記発光面によって画定される画素に対応するリング接点として前記ゲート接点を形成することであって、好ましくは、前記リング接点が、多角形又は円形のいずれか一方の形状の接点を形成する、ことを含む、請求項１４～１８のいずれか一項に記載の方法。
  20. 前記第１の発光領域から放出された光が、前記第２の発光領域から放出された光と比べて、異なる一次ピーク波長を有する、請求項１４～１９のいずれか一項に記載の方法。
  21. 前記第１の発光領域と前記第２の発光領域とが非ドープ領域によって分離される、請求項１４～２０のいずれか一項に記載の方法。
  22. 請求項１４～２１のいずれか一項に記載の複数の発光ダイオードデバイスを備える、発光ダイオードデバイスのアレイを形成する方法。
  23. 複数の画素を形成することであって、前記画素が発光ダイオードデバイスの発光面領域に対応する、ことを含む、請求項２２に記載の発光ダイオードデバイスのアレイを形成する方法。
  24. 前記複数の発光ダイオードデバイスのうち少なくとも２つの発光ダイオードデバイスの前記ｐ型領域又は前記ｎ型領域が共有されて共通電極を形成する、請求項２３に記載の発光ダイオードデバイスのアレイを形成する方法。
  25. 前記共通電極を前記アレイの前記ゲート接点とは反対の側に形成することを含む、請求項２４に記載の発光ダイオードデバイスのアレイを形成する方法。
JP2023532773A 2020-11-30 2021-11-24 電圧制御可能なモノリシックネイティブｒｇｂアレイ Pending JP2023553850A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB2018794.4 2020-11-30
GB2018794.4A GB2601373B (en) 2020-11-30 2020-11-30 Voltage-controllable monolithic native RGB arrays
PCT/GB2021/053035 WO2022112750A1 (en) 2020-11-30 2021-11-24 Voltage-controllable monolithic native rgb arrays

Publications (2)

Publication Number Publication Date
JP2023553850A true JP2023553850A (ja) 2023-12-26
JPWO2022112750A5 JPWO2022112750A5 (ja) 2024-10-11

Family

ID=74099749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023532773A Pending JP2023553850A (ja) 2020-11-30 2021-11-24 電圧制御可能なモノリシックネイティブｒｇｂアレイ

Country Status (8)

Country Link
US (1) US20240006460A1 (ja)
EP (1) EP4252282A1 (ja)
JP (1) JP2023553850A (ja)
KR (1) KR20230110528A (ja)
CN (1) CN116490983A (ja)
GB (1) GB2601373B (ja)
TW (1) TWI829038B (ja)
WO (1) WO2022112750A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024052294A1 (en) * 2022-09-05 2024-03-14 Ams-Osram International Gmbh Optoelectronic device and method for processing the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS601874A (ja) * 1983-06-17 1985-01-08 Masamichi Yamanishi 制御電極付半導体発光装置
JPH01309394A (ja) * 1988-06-07 1989-12-13 Fujitsu Ltd 光半導体装置
WO1997049132A1 (en) * 1996-06-20 1997-12-24 Jeffrey Frey Light-emitting semiconductor device
US8058663B2 (en) * 2007-09-26 2011-11-15 Iii-N Technology, Inc. Micro-emitter array based full-color micro-display
EP2262723A4 (en) * 2008-04-15 2014-05-14 Qunano Ab DEVICES FOR NANOFIL WINDING GATES
US8053982B2 (en) * 2008-04-30 2011-11-08 Hewlett-Packard Development Company, L.P. Light-emitting diodes with carrier extraction electrodes
US8163581B1 (en) * 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US9337395B2 (en) * 2012-04-30 2016-05-10 Tubitak Methods for producing new silicon light source and devices
FR3010233B1 (fr) * 2013-08-28 2017-02-10 Commissariat Energie Atomique Structure semiconductrice a zones d'emission commutables, procede de fabrication d'une telle structure et dispositif semiconducteur comportant une telle structure
FR3012676A1 (fr) * 2013-10-25 2015-05-01 Commissariat Energie Atomique Diode electroluminescente a puits quantiques separes par des couches barrieres d'ingan a compositions d'indium variables
DE102016113002B4 (de) * 2016-07-14 2022-09-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelemente mit verbesserter Effizienz und Verfahren zur Herstellung von Bauelementen
US10804429B2 (en) * 2017-12-22 2020-10-13 Lumileds Llc III-nitride multi-wavelength LED for visible light communication
GB2582245B (en) * 2018-12-14 2021-05-19 Plessey Semiconductors Ltd Active matrix LED array precursor

Also Published As

Publication number Publication date
GB2601373B (en) 2023-10-11
TW202230827A (zh) 2022-08-01
EP4252282A1 (en) 2023-10-04
US20240006460A1 (en) 2024-01-04
GB202018794D0 (en) 2021-01-13
WO2022112750A1 (en) 2022-06-02
GB2601373A (en) 2022-06-01
CN116490983A (zh) 2023-07-25
KR20230110528A (ko) 2023-07-24
TWI829038B (zh) 2024-01-11

Similar Documents

Publication Publication Date Title
CN110416249B (zh) 一种半导体发光器件及其制作方法
TWI803827B (zh) 高分辨率單體式ｒｇｂ陣列
US12027568B2 (en) Multi-colour electroluminescent display device and method for manufacturing such a device
US20210335884A1 (en) Led arrays
JP2024123056A (ja) Ｌｅｄアレイ
US20240014348A1 (en) Led device and method of manufacture
TWI829038B (zh) 電壓可控的單片原生ｒｇｂ陣列
KR20220117302A (ko) 발광 다이오드 전구체
KR20230114441A (ko) 수직 적층 구조를 가지는 마이크로 디스플레이의 화소
TWI803841B (zh) 高分辨率單體式ｒｇｂ陣列

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241003

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20241003