KR20230110528A - 전압 제어 가능한 모놀리식 네이티브 rgb 어레이 - Google Patents
전압 제어 가능한 모놀리식 네이티브 rgb 어레이 Download PDFInfo
- Publication number
- KR20230110528A KR20230110528A KR1020237017814A KR20237017814A KR20230110528A KR 20230110528 A KR20230110528 A KR 20230110528A KR 1020237017814 A KR1020237017814 A KR 1020237017814A KR 20237017814 A KR20237017814 A KR 20237017814A KR 20230110528 A KR20230110528 A KR 20230110528A
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- region
- type
- light
- regions
- Prior art date
Links
- 238000002347 injection Methods 0.000 claims abstract description 37
- 239000007924 injection Substances 0.000 claims abstract description 37
- 239000000969 carrier Substances 0.000 claims abstract description 17
- 230000006798 recombination Effects 0.000 claims abstract description 17
- 238000005215 recombination Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 45
- 239000004065 semiconductor Substances 0.000 claims description 27
- 230000008859 change Effects 0.000 claims description 5
- 239000000463 material Substances 0.000 description 62
- 208000012868 Overgrowth Diseases 0.000 description 39
- 230000004888 barrier function Effects 0.000 description 35
- 229910002601 GaN Inorganic materials 0.000 description 26
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 25
- 239000000758 substrate Substances 0.000 description 22
- 239000000203 mixture Substances 0.000 description 18
- 238000005530 etching Methods 0.000 description 16
- 238000003491 array Methods 0.000 description 13
- 150000001875 compounds Chemical class 0.000 description 12
- 239000002096 quantum dot Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000012545 processing Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 6
- 239000002070 nanowire Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 229910052738 indium Inorganic materials 0.000 description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 5
- 238000001451 molecular beam epitaxy Methods 0.000 description 5
- 239000011295 pitch Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000004767 nitrides Chemical group 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0041—Devices characterised by their operation characterised by field-effect operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
발광 다이오드 구조물은, p형 영역; n형 영역; 게이트 접점; p형 영역 및 n형 영역에 의해 주입 가능한 캐리어의 재결합을 위한 제1 발광 영역; 및 p형 영역 및 n형 영역에 의해 주입 가능한 캐리어의 재결합을 위한 제2 발광 영역을 포함하며, 제1 발광 영역 및 제2 발광 영역은, 적어도 부분적으로 중첩되어 제1 발광 영역 및 제2 발광 영역과 관련된 발광 표면을 형성하고, p형 영역은, 제1 발광 영역 및 제2 발광 영역을 통하는 제1 채널 내에 적어도 부분적으로 형성되며, n형 영역은, 제1 발광 영역 및 제2 발광 영역을 통하는 제2 채널 내에 적어도 부분적으로 형성되고, 발광 소자는, 게이트 접점에 의해 p형 및 n형 영역 중 하나에 인가되는 게이트 전압을 가변시켜서, 제1 및 제2 발광 영역 내로의 p형 및 n형 영역에 의한 캐리어 주입을 변화시킴으로써, 발광 표면에 의해 방출되는 광의 파장이 제어 가능하도록 구성된다.
Description
본 발명은 발광 다이오드(LED) 소자 구조물, 및 발광 다이오드 소자 구조물을 형성하는 방법에 관한 것이다. 이에 한정되는 것은 아니나 특히 본 발명은 네이티브(native) LED 소자로부터의 발광(light emission)의 전압 제어 가능한 파장에 관한 것이다.
전형적으로, 발광 픽셀의 통상적인 적색-녹색-청색(RGB) 마이크로 발광 다이오드(μLED) 어레이는, 픽-앤-플레이스(pick-and-place) 기술을 사용하여 달성되거나, 표준 평면형 발광 다이오드(LED) 구조물 내로 증착되거나 일체화된 색상 변환 재료의 사용에 의해 달성된다. 그러나, 보다 고해상도 어레이를 제공하기 위해, 이러한 어레이 내의 픽셀 피치(pixel pitch)가 초소형 피치(예를 들어, 5 ㎛ 미만)로 감소됨에 따라, 많은 어려움이 발생한다.
예를 들어, 픽-앤-플레이스의 사용은, 고비용, 낮은 처리량, 및 μLED를 이송할 때의 위치 정확도의 한계로 인해 비실용적일 수 있다. 색상 변환의 경우, 이러한 기술의 사용은, 전형적으로 10 ㎛ 초과인(즉, 보다 고해상도를 위해 사용되는 초소형 피치를 갖는 어레이의 픽셀 피치 초과인), 색상 변환을 위해 사용된 인광체 크기에 의해 제한된다. 또한, 색상 변환 기술은, 양자점(quantum dot: QD)과 관련된 작은 흡수 계수로 인해, 불량한 안정성 및 비효율성을 겪을 수 있다. 예를 들어, 10 ㎛를 초과하는 색상 변환 QD 재료의 두께가 이들을 여기시키는 청색 발광을 흡수하는 데 전부 사용된다는 점에서, 이들은 초소형 픽셀 피치 어레이를 위해서는 적합하지 않다.
LED의 이송을 피하고, 고품질의 효율적인 발광을 제공하기 위해, 동일한 기판 상에 네이티브 LED 어레이를 제공하는 것이 바람직하다. 동일한 기판 상에 네이티브 LED 어레이를 구축하기 위한 한 가지 접근법은, 에피택셜(epitaxial) n형 및 p형 도핑된 층 사이에 성장된 전형적인 에피택셜 양자 우물(quantum well) 구조물을 사용하여, 나노와이어의 단면적에 의해 발광 표면이 한정되는 발광 구조물을 형성하기 위해, 패터닝된 성장 기판에 실질적으로 수직으로 성장되는 개별 구조물 어레이인, 나노와이어의 선택적 영역 성장에 의존한다. 그러나, 이러한 나노와이어의 성장은 일반적으로 제어하기가 어렵고, 예를 들어, 좋지 않은 광 추출 효율 및 불순물 혼입으로 인해, 달성 가능한 광 효율 및 색 영역(color gamut)이 크게 제한될 수 있다.
전술한 문제점 중 적어도 일부를 완화시키기 위해, 발광 다이오드 구조물이 제공되고, 발광 다이오드 구조물은, p형 영역; n형 영역; 게이트 접점; p형 영역 및 n형 영역에 의해 주입 가능한 캐리어의 재결합을 위한 제1 발광 영역; 및 p형 영역 및 n형 영역에 의해 주입 가능한 캐리어의 재결합을 위한 제2 발광 영역을 포함하며, 제1 발광 영역 및 제2 발광 영역은, 적어도 부분적으로 중첩되어 제1 발광 영역 및 제2 발광 영역과 관련된 발광 표면을 형성하고, p형 영역은, 제1 발광 영역 및 제2 발광 영역을 통하는 제1 채널 내에 적어도 부분적으로 형성되며, n형 영역은, 제1 발광 영역 및 제2 발광 영역을 통하는 제2 채널 내에 적어도 부분적으로 형성되고, 발광 소자는, 게이트 접점에 의해 p형 및 n형 영역 중 하나에 인가되는 게이트 전압을 가변시켜서, 제1 및 제2 발광 영역 내로의 p형 및 n형 영역에 의한 캐리어 주입을 변화시킴으로써, 발광 표면에 의해 방출되는 광의 파장이 제어 가능하도록 구성된다.
또한, 발광 다이오드 구조물을 형성하는 방법이 제공되고, 발광 다이오드 구조물은, p형 영역; n형 영역; 게이트 접점; p형 영역 및 n형 영역에 의해 주입 가능한 캐리어의 재결합을 위한 제1 발광 영역; 및 p형 영역 및 n형 영역에 의해 주입 가능한 캐리어의 재결합을 위한 제2 발광 영역을 포함하며, 제1 발광 영역 및 제2 발광 영역은, 적어도 부분적으로 중첩되어 제1 발광 영역 및 제2 발광 영역과 관련된 발광 표면을 형성하고, 방법은, 제1 발광 영역 및 제2 발광 영역을 통하는 제1 채널 내에 p형 영역을 적어도 부분적으로 형성하는 단계; 및 제1 발광 영역 및 제2 발광 영역을 통하는 제2 채널 내에 n형 영역을 적어도 부분적으로 형성하는 단계를 포함하며, 발광 소자는, 게이트 접점에 의해 p형 및 n형 영역 중 적어도 하나에 인가되는 게이트 전압을 가변시켜서, 제1 및 제2 발광 영역 내로의 p형 및 n형 영역에 의한 캐리어 주입을 변화시킴으로써, 발광 표면에 의해 방출되는 광의 파장이 제어 가능하도록 구성된다.
바람직하게는, 모놀리식으로(monolithically) 성장된 일련의 네이티브 GaN계 발광 구조물은, 발광 영역이 나란히 놓이는 대신에 효과적으로 상하적층되기 때문에, 어레이 내의 개선된 공간 사용을 가능하게 한다. 바람직하게는, 색상 변환 픽셀과 비교하여, 더 소형이고, 더 효율적이며, 성능 저하에 더 저항성인 픽셀로서 네이티브 색상이 형성될 수 있다. 바람직하게는, 픽-앤-플레이스 조립과 비교하여, 기판 상에 수백만 개의 픽셀을 이송하는 대신에, 웨이퍼 상에 어레이를 형성함으로써, 훨씬 더 높은 처리량으로 이러한 구조물이 어레이로 형성된다.
바람직하게는, 발광 다이오드 소자는, 제1 발광 영역 및 제2 발광 영역과 적어도 부분적으로 중첩되어 발광 표면을 형성하는 제3 발광 영역을 포함하며, p형 영역은 제3 발광 영역을 통하는 제1 채널 내에 적어도 부분적으로 형성되고, n형 영역은 제3 발광 영역을 통하는 제2 채널 내에 적어도 부분적으로 형성되며, 발광 소자는, 게이트 접점에 의해 p형 및 n형 영역 중 적어도 하나에 인가되는 게이트 전압을 가변시켜서, 제1, 제2 및 제3 발광 영역 내로의 p형 및 n형 영역에 의한 캐리어 주입을 변화시킴으로써, 발광 표면에 의해 방출되는 광의 파장이 제어 가능하도록 구성된다. 바람직하게는, 구조물은 적색, 녹색 및 청색 발광을 제공하기 위해 사용될 수 있으므로, 이러한 방식으로 형성된 구조물 및 어레이를 고해상도 발광 디스플레이와 같은 풀 컬러 디스플레이에 사용하기 위해 적합하다.
바람직하게는, 제1 채널 또는 제2 채널은, 발광 표면의 둘레를 적어도 부분적으로 한정하는 비아(via)이다. 바람직하게는, 둘레를 적어도 부분적으로 한정하는 비아의 사용은, 픽셀 간의 전기적 절연부 에칭이 필요하지 않음을 의미한다. 바람직하게는, 캐소드 그리드는, 추가적으로 바람직하게는 도핑되지 않은 GaN과 같은 도핑되지 않은 재료에 의해 상하로 절연되는 각각의 픽셀의 둘레로 연장됨으로써, 더 조밀한 픽셀 집적을 가능하게 한다.
바람직하게는, 게이트 전압을 가변시킴으로써, 제1 채널 또는 제2 채널 내의 공핍 깊이(depletion depth)가 변화된다. 바람직하게는, 게이트 전압을 제어함으로써, 상이한 파장의 광이 구조물로부터 방출될 수 있다. 이러한 색상 제어에 따라, 다색 디스플레이가 제공될 수 있다.
바람직하게는, 발광 다이오드 소자는 에피택셜 결정질 반도체 구조물을 포함하며, 제1, 제2 및 제3 발광 영역 중 적어도 하나는 하나 이상의 에피택셜 결정질 반도체 층을 포함하고, 바람직하게는, 제1, 제2 및 제3 발광 영역 중 적어도 하나는 적어도 하나의 에피택셜 양자 우물 층을 포함한다. 바람직하게는, 발광 나노와이어의 형성과 비교하여, 더 높은 내부 양자 효율(IQE)을 제공하는 MQW의 형성을 위해, 표준 평면형 에피택셜 성장/증착 공정이 적용될 수 있다. 또한, 소자의 평면형 특성은, 표준 표면 패터닝 기술을 사용하는 보다 우수한 광 추출에 적합하다.
바람직하게는, p형 영역 및/또는 n형 영역은 평면형 층을 포함한다. 바람직하게는, 예를 들어, 공통 전극으로 사용하기 위한 공통 전기 경로 뿐만 아니라, 후속 성장을 위한 기초를 제공하기 위해, 평면형 층이 동시에 사용된다.
바람직하게는, 게이트 접점은, 발광 표면에 의해 한정된 픽셀에 해당하는 링 접점이며, 바람직하게는 링 접점은, 다각형 또는 원형 형상의 접점 중 하나를 형성한다. 바람직하게는, 링 접점은, 발광 다이오드 구조물 내로의 균일한 전기 주입, 및 이에 따른 관련 픽셀로부터의 균일한 배광(light distribution)을 가능하게 한다.
바람직하게는, 제1 발광 영역으로부터 방출된 광은, 제2 발광 영역으로부터 방출된 광과 비교하여 상이한 1차 피크 파장을 갖는다. 바람직하게는, 다색 출력이 제공된다.
바람직하게는, 제1 및 제2 발광 영역은 도핑되지 않은 영역에 의해 분리된다. 바람직하게는, 도핑되지 않은 영역은 구조물 내의 캐리어 확산을 감소시킨다.
또한, 복수의 발광 다이오드 소자를 포함하는 발광 다이오드 소자 어레이가 제공된다. 바람직하게는, 다수의 파장 출력을 각각 제공하는 발광 다이오드 소자 어레이는, 고해상도의 조밀하게 집적된 발광 다이오드 디스플레이가 제공됨을 의미한다.
바람직하게는, 어레이는 복수의 픽셀을 포함하며, 픽셀은 발광 다이오드 소자의 발광 표면적에 해당한다. 바람직하게는, 소형의 고밀도 픽셀을 갖는 풀 컬러 발광 디스플레이가 제공될 수 있으므로, 고해상도 디스플레이를 형성할 수 있다.
바람직하게는, 복수의 발광 다이오드 소자 중 적어도 2개의 p형 영역 또는 n형 영역은 공유되어 공통 전극을 형성한다. 바람직하게는, 공통 전극은, 구조물의 전기적 연결을 위한 증가된 다양성을 제공하면서 고품질의 집적된 성장물의 일부를 형성하는 성장 층이다.
바람직하게는, 공통 전극은, 게이트 접점에 대한 어레이의 대향측 상에 있다. 바람직하게는, 더 조밀한 픽셀 집적이 달성될 수 있다.
본 발명의 추가적인 양태는 설명 및 첨부된 청구범위로부터 명백해질 것이다.
본 발명의 실시형태에 대한 상세한 설명은 도면을 참조하여 예시적으로만 설명되며, 도면으로서:
도 1a는 에피택셜 구조물의 단면도를 도시한다;
도 1b는 추가적으로 처리된 도 1a의 에피택셜 구조물의 단면도를 도시한다;
도 1c는 추가적으로 처리된 도 1b의 에피택셜 구조물의 단면도를 도시한다;
도 1d는 추가적으로 처리된 도 1c의 에피택셜 구조물의 단면도를 도시한다;
도 1e는 추가적으로 처리된 도 1d의 에피택셜 구조물의 단면도를 도시한다;
도 1e는 추가적으로 처리된 도 1d의 에피택셜 구조물의 단면도를 도시한다;
도 2는 발광 소자 어레이의 평면도를 도시한다;
도 3은 도 1e의 에피택셜 구조물 내의 캐리어 주입의 단면도를 도시한다;
도 4는 도 1e의 에피택셜 구조물 내의 캐리어 주입의 단면도를 도시한다;
도 5a는 에피택셜 구조물 내에 형성된 메사(mesa)의 단면도를 도시한다;
도 5b는 도 5a의 메사의 평면도를 도시한다;
도 5c는 심볼 기반 디스플레이의 평면도를 도시한다;
도 6a는 추가적으로 처리된 도 5a의 메사의 단면도를 도시한다; 그리고
도 6b는 도 6a의 처리된 메사의 평면도를 도시한다.
도 1a는 에피택셜 구조물의 단면도를 도시한다;
도 1b는 추가적으로 처리된 도 1a의 에피택셜 구조물의 단면도를 도시한다;
도 1c는 추가적으로 처리된 도 1b의 에피택셜 구조물의 단면도를 도시한다;
도 1d는 추가적으로 처리된 도 1c의 에피택셜 구조물의 단면도를 도시한다;
도 1e는 추가적으로 처리된 도 1d의 에피택셜 구조물의 단면도를 도시한다;
도 1e는 추가적으로 처리된 도 1d의 에피택셜 구조물의 단면도를 도시한다;
도 2는 발광 소자 어레이의 평면도를 도시한다;
도 3은 도 1e의 에피택셜 구조물 내의 캐리어 주입의 단면도를 도시한다;
도 4는 도 1e의 에피택셜 구조물 내의 캐리어 주입의 단면도를 도시한다;
도 5a는 에피택셜 구조물 내에 형성된 메사(mesa)의 단면도를 도시한다;
도 5b는 도 5a의 메사의 평면도를 도시한다;
도 5c는 심볼 기반 디스플레이의 평면도를 도시한다;
도 6a는 추가적으로 처리된 도 5a의 메사의 단면도를 도시한다; 그리고
도 6b는 도 6a의 처리된 메사의 평면도를 도시한다.
전형적으로, 발광 다이오드(LED)는, 예를 들어, MOCVD(유기금속 화학 기상 증착) 반응기, MBE(분자빔 에피택시) 반응기, 또는 다른 화학 기상 증착 반응기와 같은, 반응기 내의 비교적 대형 웨이퍼 기판 상의 에피택셜 결정질 층의 형성에 의해 성장된 발광 구조물을 처리함으로써 형성된다. 전술한 이유로, 고해상도 마이크로 LED 어레이와 같은, 발광 소자 어레이를 형성하기 위한 알려진 방법은, 고해상도 어레이를 위한 마이크로 LED를 제공하기 위해 비교적 대형 웨이퍼 기판 상의 결정질 성장에 의해 제조되는 LED의 공정에서 어려움에 직면하고 있다. 이러한 공정 문제점을 극복하기 위한 나노와이어 LED 어레이의 사용은, LED의 통상적인 비교적 대형 웨이퍼 기판 성장으로부터 확인되는 것보다 일반적으로 더 좋지 않은 성능 뿐만 아니라 성장 공정의 제어의 어려움을 유발한다.
본 개시물은 비교적 대형 웨이퍼 기판 상에서 성장될 수 있는 발광 구조물을 바람직하게 처리함으로써, 모놀리식 고해상도 어레이의 일부로서 형성될 수 있는 LED를 설명한다. 바람직하게는, 색상 변환 픽셀과 비교하여, 더 소형이고, 더 효율적이며, 성능 저하에 더 저항성인 네이티브 색상 픽셀이 형성될 수 있다. 픽-앤-플레이스 조립과 비교하여, 웨이퍼 상에 직접 성장된 에피택셜 구조물의 공정은, 수백만 개의 픽셀을 이송해야 하는 요건(그리고 이송 공정 시의 관련 결함)이 없으므로, 웨이퍼 상에 픽셀 어레이를 형성함으로써 처리량이 더 높다는 것을 의미한다. 나노와이어와 비교하여, 표준 평면형 에피택셜 증착된 층 성장의 공정은, 고품질 성장 및 이에 따른 비교적 높은 내부 양자 효율(IQE)을 제공하는 방식으로 다수의 양자 우물(MQW)이 형성됨을 의미한다. 또한, 에피택셜 구조물의 공정은, 표준 표면 패터닝 기술을 사용하는 광 추출에 보다 더 적합한 평면형 소자를 제공한다.
바람직하게는, 도 1 내지 도 6을 참조하여 설명되는 바와 같이, 임의의 p형 클래딩(cladding)의 사용 없이, 청색, 녹색 및 적색 발광 MQW가 순차적으로 적층되는, 에피택셜 층 구조물이 제공된다. 일 실시예에서, MQW 영역과 교차하고 픽셀 둘레를 한정하는 n형 GaN 그리드 비아는, 에칭 및 선택적 영역 성장 단계 순서로 제공된다. 또한, P-GaN 비아가 유사한 단계 순서로 제공된다. 전자 및 정공 주입은, 직접 양자 우물(QW) 내로의 측방향 주입에 의해 달성된다. 일 실시예에서, n형 GaN 그리드 비아 상에 유전체 절연 층이 증착됨으로써, n형 GaN 그리드를 그리드 상에 증착된 링 게이트와 전기적으로 절연시킨다. 일련의 링 금속 게이트, 유전체 및 n형 GaN 비아는, 링 금속-절연체-반도체 전계 효과 트랜지스터(MIS-FET)를 형성한다. MIS-FET 내의 절연체의 두께 뿐만 아니라 그리드 비아 내의 n형 도핑은, n형 GaN과 옴 접촉(Ohmic contact)되는 캐소드 접점과 링 게이트 접점 사이에 인가된 음의 전압이 자유 전자의 n형 그리드 비아를 점진적으로 공핍시키도록 이루어진다. 게이트 전압을 제어함으로써, 전류 흐름이 구조물 내의 상이한 깊이로 지향될 수 있으므로, 구조물 내의 상이한 깊이로 MQW를 통전시킬 수 있다. 따라서, 각각의 링 게이트에 인가된 전압을 사용하여, 각각의 픽셀로부터의 발광 색상을 독립적으로 조정할 수 있다.
바람직하게는, 상이한 파장의 발광과 관련된 중첩된 발광 영역을 갖는 적층된 구조물은, 적색, 녹색 또는 청색 광을 방출하는 독립적인 픽셀이 나란히 배치되도록 하는 대신에, 동일한 픽셀에 의해 세 가지 색상이 발광될 수 있기 때문에, 픽셀의 더 조밀한 집적을 가능하게 한다.
설명된 방법 및 구조물로부터 비롯되는 추가적인 이점은 이하의 설명에서 명확해질 것이다. 마이크로 LED 어레이를 제공하는 방법은 다양한 공정 단계를 참조하여 아래에 설명된다(공정 단계는, 다른 공정 및/또는 성장 장비를 사용하여, 성장 반응기 내에서 뿐만 아니라 성장 반응기 외부에서 수행되는 단계를 포함할 수 있다). 방법 및 구조물은 III-V족 반도체 재료를 참조하여 설명된다. 특히, 방법 및 구조물은, 비교적 높은 효율의 발광 구조물을 제공하는 것으로 잘 알려져 있는, 질화갈륨(GaN)계 발광 구조물을 포함하는 질화물 구조물을 참조하여 설명된다. 그러나, 추가적인 실시예에서, 방법 및 구조물은, 다른 재료에 기초하는, 특히, 다른 III-V족 화합물 반도체 재료 및 II-VI족 화합물 반도체 재료와 같은, 다른 화합물 반도체 재료에 기초하는 발광 구조물에 적용 가능하다.
이하의 도면에서, 동일한 특징, 또는 동일하거나 유사한 공정에 의해 제공되는 동등한 특징과 관련된 구조물의 양태를 도시하기 위해, 유사한 참조 번호가 사용된다.
도 1a는 LED 픽셀 어레이의 기초를 형성할 수 있는 에피택셜 구조물(100A)인 구조물(100A)을 도시한다. 이러한 LED 픽셀 어레이는 복수의 개별 픽셀을 가지며, (예를 들어, LED 픽셀 어레이에 대한 후면(backplane)의 배치에 따라) 이러한 LED 픽셀 어레이가 전원에 연결되는 방식에 기초하여, 픽셀이 개별적으로 어드레싱 가능(addressable)할 수 있다. 영역을 한정하는 다수의 층으로부터 형성된 에피택셜 성장된 구조물(100A)은, 상이한 파장을 갖는 광을 방출하도록 구성된 네이티브 성장된 발광 영역의 유효한 적층물을 포함한다. 에피택셜 성장된 구조물(100A)의 적절한 공정은 디스플레이에 사용하기 위해 적합한 픽셀의 제조를 가능하게 하며, 픽셀은, 처리된 발광 구조물의 적절한 전압 제어에 따라 좌우되는 파장의 광을 방출하는 발광 표면을 갖는다.
구조물(100A)은, 실질적으로 네이티브 LED 구조물인, 유기금속 화학 기상 증착(MOCVD)에 의해 성장된 다수의 양자 우물(MQW)을 포함하는 질화갈륨(GaN)계 에피택셜 구조물이다. 바람직하게는, LED 어레이를 제공하기 위해 처리될 수 있는 고품질 재료를 제공하기 위한 알려진 기술이 사용될 수 있다.
도 1a에서, n-도핑된(n-GaN) n형 영역(104)이 도시되며, 그 위에, 도핑되지 않은 영역(106)(의도적으로 도핑되지 않은 GaN)이 성장된다. n형 영역(104)은 기판(102) 상에 형성되며, 8 x 1018 at/cm3의 도핑 레벨을 갖는 약 500 nm 두께이다. 추가적인 실시예에서, n형 영역(104)은 상이한 두께 및/또는 도핑 레벨을 갖는다. 기판(102)은 사파이어로 형성된다. 추가적인 실시예에서, 구조물(100A)의 에피택셜 성장을 위한 기초를 제공하기 위해, 대안적인 및/또는 추가적인 기판(예를 들어, 실리콘, 또는 네이티브 GaN 기판)이 사용된다.
도핑되지 않은 영역(106) 상에서, 도핑되지 않은 알루미늄 질화갈륨(AlGaN) 영역이 성장된다. 이러한 층은 AlGaN 배리어(barrier) 영역(108)이다. GaN계 초격자 구조물(110)은 이러한 제1 배리어 영역(108) 상에 성장된다. 초격자 구조물은, 후속적으로 성장된 층의 두께 및 조성에 따라 도입되는 이들의 조성 및 변형을 고려하여, 후속적으로 성장된 층의 결정질 품질을 유지하기 위해 형성된다. 일 실시예에서, 초격자 구조물(110)은, 1.5 nm InGaN(5% 인듐 조성) 및 2.7 nm GaN 층의 20배 반복된 구조물을 갖는다. 추가적인 실시예에서, 대안적인 구조물이 사용되거나/사용되고, 초격자 구조물은 포함되지 않거나, 상이한 조성 및/또는 두께의 상이한 층으로 포함된다.
초격자 구조물(110)의 위에는, 다수의 양자 우물(MQW)을 갖는 발광 영역(112)이 있다. 발광 영역(112)의 위에는, 제2 배리어 영역(114)인 추가적인 배리어 층이 있다. 제2 배리어 영역(114)의 위에는, 제2 발광 영역(116)이 있다. 제2 발광 영역(116)의 위에는, 제3 배리어 영역(118)을 제공하는 층이 있다. 제3 배리어 영역의 위에는, 제3 발광 영역(120)이 있으며, 그 위에는, 도핑되지 않은 GaN과 같은 도핑되지 않은 층이 제공된다. 구조물(100A)은, 유전체 층(122)으로 제공된 절연 영역으로 종결된다. 유전체 층(122)은, 약 10 nm의 두께를 갖는 Al2O3 층이다. 추가적인 실시예에서, 유전체 층(122)은, 필요한 절연 특성을 제공하면서 상이한 두께 및/또는 재료로 형성된다. 추가적인 실시예에서, 추가적인 및/또는 대안적인 층 및/또는 재료가 에피택셜 구조물(100A)에 사용된다.
n형 영역(104), 도핑되지 않은 영역(106), 제1 배리어 영역(108), 초격자(110), 발광 영역(112), 제2 배리어 영역(114), 제2 발광 영역(116), 제3 배리어 영역(118), 제3 발광 영역(120), 및 유전체 층(122)은, 기판 상에 성장된 복수의 에피택셜 층으로서 단면도로 도시된다. 추가적인 실시예에서, 대안적인 및/또는 추가적인 방법이 구조물(100A)을 형성하기 위해 사용되며, 예를 들어, 추가적인 실시예에서, 유전체 층(122)은, 달리 에피택셜 성장된 화합물 결정질 구조물 상에 증착된다.
발광 영역(112, 116, 120)은, 발광 소자의 최종 방향 및 이의 관련 발광 표면에 따라, 적절한 순서로 성장된다. 도 1f와 관련하여 예시된 바와 같은 도 1a에서 설명된 구조물의 n형 영역(104)을 통하여 광이 추출되어야 하는 경우, 제1 발광 영역(112)은, 청색광에 해당하는 1차 피크 파장을 갖는 광을 방출하도록 구성되며, 제2 발광 영역(116)은, 녹색광에 해당하는 1차 피크 파장을 갖는 광을 방출하도록 구성되고, 제3 발광 영역(120)은, 적색광에 해당하는 1차 피크 파장을 갖는 광을 방출하도록 구성된다. 이는 (예를 들어, 청색광은 녹색 및 적색 발광 양자 우물 내에 달리 흡수되고, 녹색광은 적색 발광 양자 우물 내에 흡수됨에 따라) 구조물이 반전된 경우, 더 긴 파장의 광이 후속 발광 영역에 의해 흡수되지 않으면서 구조물을 통과할 것임을 의미한다.
제1 발광 영역(112)은 MQW를 갖는다. 추가적으로 또는 대안적으로, 발광 영역(112)은 단일 양자 우물(SQW)을 가질 수 있다. 추가적으로 또는 대안적으로, 발광 영역(112)은, 캐리어 결합 및 발광을 가능하게 하기 위한 하나 이상의 양자점 또는 다른 구조물을 포함할 수 있다. 양자 우물 및 양자점은 캐리어를 구속하며, 사용 시에, 예를 들어, 캐소드 및 애노드에 각각 연결된 경우 n형 및 p형 영역에 의한 캐리어 주입 후의 양자 구조물 내의 발광 캐리어 재결합에 기초하여 광원을 제공한다. 발광 영역(112)은, 청색광에 해당하는 1차 피크 파장(약 450 nm)을 갖는 광을 방출하도록 구성된다. 일 실시예에서, 제1 발광 영역(112)은, 20% 인듐의 조성을 갖는 InGaN 및 3 nm 두께의 하나 이상의 양자 우물로 형성된다. 추가적인 실시예에서, 상이한 수, 두께 및 조성의 양자 우물이 사용된다.
제2 발광 영역(116)은 MQW를 갖는다. 추가적으로 또는 대안적으로, 제2 발광 영역(116)은 단일 양자 우물(SQW)을 가질 수 있다. 추가적으로 또는 대안적으로, 제2 발광 영역(116)은, 캐리어 결합 및 발광을 가능하게 하기 위한 하나 이상의 양자점 또는 다른 구조물을 포함할 수 있다. 양자 우물 및 양자점은 캐리어를 구속하며, 사용 시에, 예를 들어, 캐소드 및 애노드에 각각 연결된 경우 n형 및 p형 영역에 의한 캐리어 주입 후의 양자 구조물 내의 발광 캐리어 재결합에 기초하여 광원을 제공한다. 제2 발광 영역(116)은, 녹색광에 해당하는 1차 피크 파장(약 520 nm)을 갖는 광을 방출하도록 구성된다. 일 실시예에서, 제2 발광 영역(116)은, 30% 인듐의 조성을 갖는 InGaN 및 3 nm 두께의 하나 이상의 양자 우물로 형성된다. 추가적인 실시예에서, 상이한 수, 두께 및 조성의 양자 우물이 사용된다.
제3 발광 영역(120)은 MQW를 갖는다. 추가적으로 또는 대안적으로, 제3 발광 영역(120)은 단일 양자 우물(SQW)을 가질 수 있다. 추가적으로 또는 대안적으로, 제3 발광 영역(120)은, 캐리어 결합 및 발광을 가능하게 하기 위한 하나 이상의 양자점 또는 다른 구조물을 포함할 수 있다. 양자 우물 및 양자점은 캐리어를 구속하며, 사용 시에, 예를 들어, 캐소드 및 애노드에 각각 연결된 경우 n형 및 p형 영역에 의한 캐리어 주입 후의 양자 구조물 내의 발광 캐리어 재결합에 기초하여 광원을 제공한다. 제3 발광 영역(120)은, 적색광에 해당하는 1차 피크 파장(약 620 nm)을 갖는 광을 방출하도록 구성된다. 일 실시예에서, 제3 발광 영역(120)은, 40% 인듐의 조성을 갖는 InGaN 및 3 nm 두께의 하나 이상의 양자 우물로 형성된다. 추가적인 실시예에서, 상이한 수, 두께 및 조성의 양자 우물이 사용된다.
구조물(100A)에서, 양자 우물은, 3 nm의 도핑되지 않은 GaN에 의해 분리된다. 양자 우물 및 배리어 층은, 3 nm의 도핑되지 않은 GaN에 의해 분리된다. 추가적인 실시예에서, 본원에 설명된 기능 중 적어도 일부를 유지하면서, 상이한 두께 및 재료가 구조물(100A)에 사용된다.
도핑되지 않은 AlGaN 배리어 영역(108)인 제1 배리어 영역(108)은, 제1 발광 영역(112)으로부터 이격되는 캐리어 확산을 방지한다. 제1 배리어 영역(108)은, 20 nm의 두께, 및 20% 알루미늄을 갖는 AlGaN의 조성을 갖는다. 추가적인 실시예에서, 제1 배리어 영역(108)은 상이한 두께 및/또는 조성을 갖거나/가지며, 적합한 전자 차단 특성을 제공하고 고품질의 결정질 성장을 가능하게 하면서, 상이한 재료로 형성된다. 제1 배리어 영역(108)은 AlGaN 배리어 영역(108)인 것으로 도시되지만, 추가적으로 또는 대안적으로, 배리어 영역(108)은 상이한 재료로 형성된다.
도핑되지 않은 AlGaN 배리어 영역(114)인 제2 배리어 영역(114)은, 제1 발광 영역(112)과 제2 발광 영역(116) 간의 캐리어 확산을 방지한다. 제2 배리어 영역(114)은, 20 nm의 두께, 및 20% 알루미늄을 갖는 AlGaN의 조성을 갖는다. 추가적인 실시예에서, 제2 배리어 영역(114)은 상이한 두께 및/또는 조성을 갖거나/가지며, 적합한 전자 차단 특성을 제공하고 고품질의 결정질 성장을 가능하게 하면서, 상이한 재료로 형성된다. 제2 배리어 영역(114)은 AlGaN 배리어 영역(114)인 것으로 도시되지만, 추가적으로 또는 대안적으로, 배리어 영역(114)은 상이한 재료로 형성된다.
도핑되지 않은 AlGaN 배리어 영역(118)인 제3 배리어 영역(118)은, 제2 발광 영역(116)과 제3 발광 영역(120) 간의 캐리어 확산을 방지한다. 제3 배리어 영역(118)은, 20 nm의 두께, 및 20% 알루미늄을 갖는 AlGaN의 조성을 갖는다. 추가적인 실시예에서, 제3 배리어 영역(118)은 상이한 두께 및/또는 조성을 갖거나/가지며, 적합한 전자 차단 특성을 제공하고 고품질의 결정질 성장을 가능하게 하면서, 상이한 재료로 형성된다. 제3 배리어 영역(118)은 AlGaN 배리어 영역(118)인 것으로 도시되지만, 추가적으로 또는 대안적으로, 배리어 영역(118)은 상이한 재료로 형성된다.
발광 영역(112, 116, 120)은 MQW를 포함하지만, 추가적인 실시예에서, 발광 영역(112, 116, 120)은 단일 양자 우물(SQW)을 가질 수 있다. 발광 영역(112, 116, 120)은 능동 영역을 형성하기 위해 다수의 재료 층을 포함한다. 예를 들어, 발광 영역(112, 116, 120)은, 단주기 초격자 및/또는 도핑되지 않은 복구 층과 같은 층을 포함함으로써, 고품질의 결정질 재료 및 발광 영역(112, 116, 120)으로부터의 발광을 제공한다. 추가적으로 또는 대안적으로, 발광 영역(112, 116, 120)은 하나 이상의 양자점을 포함할 수 있다. 양자 우물 및 양자점은 캐리어를 구속하며, 사용 시에, 캐소드 및 애노드에 각각 연결된 경우 n형 및 p형 영역에 의한 캐리어 주입 후의 양자 구조물 내의 캐리어 재결합에 기초하여 광원을 제공한다.
n형 영역(104)이 전형적으로 기판(102) 상에 형성되지만, 대안적으로, n형 영역(104) 자체는, 후속 결정질 층의 성장을 위해 적합한 독립된 기판일 수 있다. 일 실시예에서, 기판(102)은 사파이어 기판이다. 추가적인 실시예에서, 실리콘 기판 또는 GaN 기판과 같은, 대안적인 기판이 사용된다.
에피택셜 구조물(100A)은 MOCVD 반응기를 사용하여 성장된다. 바람직하게는, 이러한 구조물(100A)은 MOCVD 성장을 위해 최적화될 수 있으며, 효율적인 광 생성을 위한 고품질 성장을 제공할 수 있다. 추가적으로 또는 대안적으로, 분자빔 에피택시(MBE)와 같은, 다른 증착 및/또는 성장 방법이 에피택셜 구조물(100A)을 제공하기 위해 사용될 수 있다.
n형 영역(104)은 n형 질화갈륨으로 형성된다. 그러나, 추가적인 실시예에서, 다른 반도체 재료, 예를 들어, 다른 III-V 화합물 반도체 재료, II-VI 화합물 반도체 재료, 또는 다른 적절한 재료와 같은, 다른 재료로 및/또는 다른 재료에 기초하여, n형 영역(104)이 형성될 수 있다.
배리어 영역(108, 114, 118)은, 알루미늄 질화갈륨, 예를 들어 20% 알루미늄 AlGaN으로 형성된다. 그러나, 추가적인 실시예에서, 추가적으로 또는 대안적으로, 다른 반도체 재료, 예를 들어, 다른 III-V 화합물 반도체 재료, II-VI 화합물 반도체 재료, 또는 다른 적절한 재료와 같은, 상이한 재료로 배리어 영역(108, 114, 118)이 형성될 수 있다. 초격자(110)는 질화갈륨계 재료로 형성된다. 추가적으로 또는 대안적으로, 초격자(110)는, 다른 반도체 재료, 예를 들어, 다른 III-V 화합물 반도체 재료, II-VI 화합물 반도체 재료, 또는 다른 적절한 재료와 같은, 다른 재료로 형성된다.
발광 영역(112, 116, 120)은 적어도 하나의 양자 우물을 각각 포함한다. 추가적으로 또는 대안적으로, 발광 영역(112, 116, 120)은 추가적인 양자 우물을 각각 포함한다. 추가적으로 또는 대안적으로, 발광 영역(112, 116, 120)은 양자점 또는 다른 양자 구조물을 포함한다. 발광 영역(112, 116, 120)은 질화갈륨계 영역이므로, 각각의 발광 영역(112, 116, 120) 내의 적어도 양자 우물은, 인듐 질화갈륨(InGaN), 또는 알루미늄 인듐 질화갈륨(AlINGaN)과 같은, 질화갈륨계 재료로 형성된다. 추가적으로 또는 대안적으로, 다른 반도체 재료, 예를 들어, 다른 III-V 화합물 반도체 재료, II-VI 화합물 반도체 재료, 또는 다른 적절한 재료와 같은, 상이한 재료가 성장될 구조물에 따라 사용된다. 발광 영역(112, 116, 120) 내의 양자 우물의 조성은, 발광 영역(112, 116, 120)으로부터의 발광을 위해 선택된 1차 피크 파장에 기초하여 결정된다. 3개의 발광 영역(112, 116, 120)이 도면에 도시되지만, 추가적인 실시예에서, 상이한 수의 발광 영역이 구현된다. 예를 들어, 2개의 발광 영역이 있을 수 있으며, 구조물(100A)이 이에 따라 적응된다.
발광 영역(112, 116, 120)은 임의의 도핑을 포함하지 않으며, 예를 들어, 이들은 구조물(100A)의 성장 동안 발광 영역(112, 116, 120)의 의도적인 도핑을 통한 실리콘 도핑 또는 마그네슘 도핑을 포함하지 않는다. 추가적인 실시예에서, 본원에 설명된 바와 같이, 발광 영역(112, 116, 120)을 통과하는 비아에 의해 한정된 픽셀의 발광 표면을 통해 광을 방출하기 위해, 캐리어 주입에 영향을 미치지 않는 정도로, 도핑이 발광 영역(112, 116, 120)에 사용된다. 추가적인 실시예에서, 모놀리식 마이크로 LED 어레이를 처리하기 위한 베이스 구조물을 제공하기 위해, 성장에 의해 또는 다른 방식으로, 상이한 반도체 층이 형성된다.
특정 에피택셜 구조물(100A)이 도 1a에 도시되지만, 구체적인 구현예의 특정 필요성에 따라, 본원에 설명된 개념을 구현하기 위해, 추가적인 층, 층의 제외, 및 대안적인 층이 사용될 수 있음을 당업자라면 이해한다. 다른 층의 위에 형성된 층에 대한 설명은, 층의 성장 순서와 관련된 위치적 관계를 나타내며, 제1 층과 제1 층의 위에 있는 것으로 설명된 제2 층 사이의 층의 존재를 반드시 배제하는 것은 아니다.
에피택셜 구조물(100A)이 제공되면, 이는 캐리어가 최종적인 구조물 내에 주입될 수 있도록 하는 전도성 영역을 제공하기 위해 처리될 수 있다.
따라서, 도 1b는 처리된 에피택셜 구조물(100B)을 도시한다. 도 1a의 에피택셜 구조물(100A)이 도시되며, n형 영역(104)과의 접촉을 가능하게 하기 위해, 에피택셜 구조물을 통하여 채널(124)이 형성된다. 채널(124)은 마스크 층을 사용하여 형성된다. 마스크 층(도시하지 않음)은, 선택적으로 개구를 형성하여 하부 에피택셜 구조물(100A)의 부분(예를 들어, 유전체 층(122))을 노출시키기 위해, 리소그래피 기술을 포함하는 알려진 기술을 사용하여 형성 및 처리된다. 마스크 층의 부분이 선택적으로 제거되면, 하부 에피택셜 구조물(100A)의 선택적 에칭이 수행된다. 이러한 선택적 에칭은 에피택셜 구조물(100A) 내의 채널(124)을 제공한다. 비아(124)로도 설명되는 채널(124)은, 나머지 재료를 통하는 경로를 남기기 위해 재료의 제거에 의해 형성된다. 마스크 층 내에서 노출된 영역의 형상, 및 에칭의 깊이에 따라, 형성되는 채널/비아는, 일 실시예에서, 트렌치 비아 또는 원기둥형 비아의 형태인 해당 형태를 가질 것이다. 채널/비아(124)는 트렌치, 홀 또는 다른 경로를 남기도록 재료를 에칭함으로써 형성되지만, 추가적인 실시예에서, 재료의 제거와는 대조적으로, 재료의 부재에 따라 다른 구조물 내에 비아 구조물을 생성하도록 재료를 형성함으로써, 채널(124)/비아(124)가 추가적으로 또는 대안적으로 생성된다.
일 실시예에서, 마스크 층은 질화규소이다. 추가적으로 또는 대안적으로, 이산화규소와 같은 상이한 재료가 사용된다. 바람직하게는, 질화규소는, 후속 공정 단계를 위한 효과적이고 제어 가능한 마스크 층이다.
채널/비아(124)는, 에피택셜 구조물(100A)을 통하여 n형 영역(104)까지 에칭된 것으로 도시된다. 바람직하게는, 이는 채널/비아(124) 내의 후속적으로 증착된 n형 재료가 채널/비아(124) 내에 형성된 n형 영역에 의해 뿐만 아니라 소자의 일측 상의 n형 영역(104)에 의해 접촉될 수 있음을 의미한다. 이에 따라, 본원에 설명된 바와 같이, 게이트 접점 및 캐소드 접점을 제공할 수 있다.
채널/비아(124)를 에칭하기 위해, 마스크 층을 패터닝하고, 마스크 층 내의 개구를 개방하여, 마스크 내에 형성된 개구에 의해 노출된 재료의 에칭을 가능하게 하도록, 리소그래피 기술이 사용된다. 채널/비아(124)는 단면도로 도시된다. 평면도에서, 채널/비아(124)는 픽셀을 한정하기 위해 그리드 구조물로 형성되며, 채널/비아(124)는, 각각의 개별 픽셀을 분리시키는 트렌치 채널/비아(124)를 형성하기 위해, 발광 영역(112, 116, 120)을 통과함으로써, 각각의 개별 픽셀의 발광 표면의 둘레를 한정한다. 일 실시예에서, 채널/비아(124)는, 플라즈마 기반 기술과 같은 건식 에칭 기술을 사용하여 형성된다. 바람직하게는, 채널/비아(124)의 에칭으로 인해 유발된 임의의 손상을 복구하기 위해, 습식 에칭 처리가 사용된다. 추가적으로 또는 대안적으로, 채널/비아(124)를 형성하기 위해, 임의의 적합한 에칭 기술이 사용된다.
도 1c는 채널(124)을 갖는, 추가적으로 처리된 에피택셜 구조물(100C)을 도시하며, 채널(124)은 에피택셜 구조물(100A)을 통하여 에칭되었고, 발광 영역(112, 116, 120)을 통과하는 n형 영역을 형성하도록 후속적으로 과잉 성장되었다.
채널/비아(124)가 에피택셜 구조물(100A) 내에 형성되면, n형 재료의 선택적 과잉 성장이 형성된다. 채널/비아(124) 내의 재료의 이러한 과잉 성장 또는 증착은, 채널/비아(124)의 에칭을 가능하게 하기 위해 사용된 마스크 층이 제자리에 남아 있음으로써, 예를 들어, 유전체 층(122) 상에 성장이 발생하지 않도록 이루어질 수 있다. 도 1c는 도 1a 및 도 1b의 에피택셜 구조물(100A, 100B)에 도시된 바와 같은 동일한 기본 구조물(100C)을 도시하지만, 도 1c의 구조물(100C)은 추가적으로 처리된 것으로 도시된다. 도 1c의 처리된 에피택셜 구조물(100C)은, 도 1a 및 도 1b에 도시된 바와 같은, 채널/비아(124)를 제공하기 위해 에칭된 구조물을 도시한다. 채널/비아(124)는, 에피택셜 구조물(100A)을 통하여 도핑된 n형 영역(104)까지 수직으로 에칭되었다. 후속적으로, n-도핑된 GaN(n-GaN)의 n형 과잉 성장물(128)이 채널/비아(124) 내에 형성되어, 발광 영역(112, 116, 120)을 통과하는 전도성 영역을 제공한다.
도 1c의 채널/비아(124)(및 이에 따라, n형 과잉 성장물(128)) 사이의 측방향 거리는 단일 픽셀 단면과 관련되지만, 에피택셜 구조물(100A)의 선택적 에칭, 및 선택적 에칭에 의해 제공된 비아 트렌치 내의 n형 재료의 과잉 성장은, 에피택셜 구조물(100C)의 발광 영역(112, 116, 120)을 통과하는 n형 과잉 성장물(128)에 의해 한정된 모든 픽셀에 대해 실질적으로 공통 전극(이 경우, 캐소드)인 n형 그리드를 야기할 것으로 이해된다. 바람직하게는, n형 재료의 선택적 영역 성장은, 비교적 높은 온도를 사용하는 유기금속 화학 기상 증착(MOCVD) 반응기를 사용하여 수행된다. 이러한 비교적 높은 온도는 결함물을 어닐링하고, 임의의 개방된 MQW 표면을 패시베이팅(passivate)한다. 공정 후에, MQW 둘레의 댕글링 결합(dangling bond)이 남지 않으므로, 패시베이션이 필요하지 않다. 따라서, 바람직하게는, 발광 영역(112, 116, 120)에서 훨씬 감소된 비-방사성 재결합이 달성된다. 추가적인 실시예에서, MBE와 같은 상이한 기술을 사용하여, n형 과잉 성장이 수행된다.
n형 과잉 성장물(128)은 유전체 층(122)의 표면에서 돌출된 것으로 도시된다. 바람직하게는, 이에 따라, 기판(102)이 제거되면, 접촉될 수도 있는 구조물(100C)의 면에 대향하는, 구조물(100C)의 일면을 통하여 도핑된 과잉 성장물의 접촉이 가능하다. 구조물(100C)은 일정한 비율로 도시되지 않는다. 그러나, 일 실시예에서, 채널/비아(124)의 폭은 500 nm이다. 추가적인 실시예에서, 구조물의 크기는, 예를 들어, 사용된 기술 및 원하는 구조물에 의해 결정된다. 예를 들어, 사용된 재료의 결정 습성은, 임의의 마스킹된 층의 재료 돌출 표면의 성장 형상을 결정할 수 있다. 마스킹된 층 내에서 노출된 개구를 통하여 에칭함으로써, 채널/비아(124) 내에 n형 재료를 성장시켜서 그리드가 형성될 수 있다. n형 과잉 성장물(128)에 의해 형성된 n형 영역의 도핑 레벨은, 에피택셜 구조물(100A)의 일부를 형성하는 평면형 n형 영역(104)의 도핑 레벨 미만이다. 바람직하게는, 더 낮은 도핑 레벨은, 본원에 설명된 바와 같이, 게이트 전압에 따라 더 빠른 속도로 가변시키도록 n형 과잉 성장물(128) 내의 공간 전하 영역의 변화를 보조한다. 추가적인 실시예에서, n형 과잉 성장물(128) 내의 도핑 레벨은, 미리 결정된 속도로 발광 제어를 제공하기 위해 선택된다.
채널/비아(128) 내의 n형 과잉 성장물(128)에 의해 제공된 유효한 캐소드가 형성되면, 추가적인 비아(126) 내에 형성된 p형 과잉 성장물에 기초하여, 애노드가 제공된다. 이는 도 1d 및 도 1e와 관련하여 도시된다.
도 1d는 추가적으로 처리된 도 1c의 구조물(100C)인 에피택셜 구조물(100D)의 단면도를 도시한다. 발광 영역(112, 116, 120)을 통하여 형성된 n형 과잉 성장물(128)과 함께, 채널/비아(124)에 의해 한정된 픽셀 둘레 내에서 중앙에 형성된 원기둥형 채널/비아(126)인 추가적인 채널/비아(126)가 있다. 추가적으로 또는 대안적으로, 추가적인 채널/비아(126)는, 발광을 제공하기 위해 임의의 적합한 위치에 위치된다. 평면도로 보았을 때, 추가적인 채널/비아(126)의 단면 형상은, 추가적인 채널/비아(126)를 제공하기 위해 사용되는 패터닝 및 에칭 단계에 의해 결정된다. 채널/비아(126)는 약 500 nm의 폭을 갖는다. 추가적인 실시예에서, 채널/비아(126)는, 캐리어 주입 및 픽셀 배치와 관련된 바람직한 구현을 충족시키기 위한 크기의 폭을 갖는다. 추가적인 채널/비아(126)는, 하부 구조물을 노출시키기 위한 개구를 형성하기 위해, 추가적인 마스크 층을 증착하여 추가적인 마스크 층을 선택적으로 패터닝하고, 알려진 리소그래피 및 에칭 기술을 사용하여, 발광 영역(112, 116, 120)에 의해 제공된 능동 영역까지 마스크 층을 통하여 에칭함으로써 달성된다.
그 다음, 도 1d의 구조물(100D)은 추가적으로 처리되어 도 1e의 구조물(100E)을 제공함으로써, 추가적인 채널/비아(126) 내에 p형 과잉 성장물(130)이 형성된다. p형 과잉 성장물(130)은, 3 x 1018 at/cm3의 도핑 레벨을 갖는 p형 도핑된 GaN으로 형성된다. 추가적인 실시예에서, p형 영역을 제공하기 위해, 상이한 재료 및/또는 상이한 도핑 레벨이 사용된다. p형 과잉 성장 재료의 선택적 영역 성장은, 비교적 높은 온도를 사용하는 유기금속 화학 기상 증착(MOCVD) 반응기를 사용하여 수행된다. 이러한 비교적 높은 온도는 결함물을 어닐링하고, 임의의 개방된 MQW 표면을 패시베이팅한다. 공정 후에, MQW 둘레의 댕글링 결합이 남지 않으므로, 패시베이션이 필요하지 않다. 따라서, 바람직하게는, 발광 영역(112, 116, 120)에서 훨씬 감소된 비-방사성 재결합이 달성된다. 추가적인 실시예에서, MBE와 같은 상이한 기술을 사용하여, p형 과잉 성장이 수행된다.
본원에 설명된 바와 같이, n형 영역을 제공하는 n형 과잉 성장물(128), 및 p형 영역을 제공하는 p형 과잉 성장물(130)은, 발광 영역(112, 116, 120) 내로의 캐리어 주입을 가능하게 한다. n형 과잉 성장물(128)은 유효한 캐소드를 제공하며, p형 과잉 성장물(130)은 유효한 애노드를 제공함으로써, 적합한 전원이 사용된 경우, 발광 영역(112, 116, 120) 내로의 캐리어의 측방향 주입을 가능하게 한다. 발광 영역(112, 116, 120) 내의 이러한 측방향 캐리어 주입은, 보다 효율적인 정공 주입을 포함하는 보다 효율적인 캐리어 주입, 및 이에 따른 보다 효율적인 발광을 제공한다. 발광 영역(112, 116, 120) 내로의 캐리어 주입은, 발광 영역(112, 116, 120)을 통하여 에칭된 채널/비아(124) 내의 n형 과잉 성장물(128)에 의해 형성된 픽셀 둘레에 의해 한정된 발광 표면을 통해 방출될 수 있는 광을 제공하기 위해, 발광 영역(112, 116, 120)의 다수의 양자 우물 구조물 내로 주입된 캐리어의 캐리어 확산 길이에 기초할 수 있다.
바람직하게는, 알려진 선택적 영역 성장 기술과 비교하여, n형 및 p형 영역만이 과잉 성장될 수 있다. 이에 따라, 패터닝된 표면 상에 AlGaN 및 InGaN 합금을 성장시키는 경우 통상적으로 직면하는, 불량한 균일성 및 조성물 풀링(pulling)과 관련된 문제를 없앤다.
에피택셜 구조물의 발광 영역(112, 116, 120)을 통과함으로써 픽셀의 발광 표면을 한정하는 트렌치를 형성하는 채널/비아(124)는 에피택셜 구조물의 에칭에 기초하여 도시되지만, 추가적인 실시예에서, 픽셀 어레이의 픽셀의 발광 표면의 둘레를 한정하도록 이들을 통과하는 채널/비아를 갖는 발광 영역을 형성하기 위해 다른 기술이 사용된다.
도 1f는 도 1a 내지 도 1e와 관련하여 설명된 바와 같이, 처리된 발광 구조물(100F)의 단면도를 도시한다. 처리된 발광 구조물(100F)은, (기판(102)이 제거된) n형 영역(104)을 통하여 광을 추출함으로써, 추가적인 채널/비아(126) 내의 p형 과잉 성장물(130) 상에 형성된 p형 접점(136)으로 인한 흡수를 방지하기 위해, 도 1e의 발광 구조물을 뒤집어서 제공된다.
n형 과잉 성장물(128)과 관련된 게이트 접점(134)이 도시된다. 게이트 접점(134)은, 발광 영역(112, 116, 120)을 통하여 형성된 채널/비아(124) 내의 n형 과잉 성장물(128)과 게이트 접점(134)의 전도성 부분 사이의 유전체 영역(132)을 포함한다. 게이트 접점(134)은, 유효 금속-절연체-반도체 전계 효과 트랜지스터(MIS-FET)의 일부로서 금속-절연체-반도체 접점을 형성한다.
게이트 접점(134)은, p형 과잉 성장물(130)과 관련된 픽셀의 둘레를 중심으로 링 접점 형상으로 형성되며, 링 접점은, 구조물(100A)의 발광 영역(112, 116, 120)을 통하여 n형 영역을 제공하기 위해 n형 과잉 성장물을 위한 채널/비아(124)에 의해 한정된 그리드를 따른다. 이는 도 2에 도시된다. 도 2는 금속-절연체-반도체 게이트 접점(134) 및 옴 애노드 p형 접점(136)의 평면도(200)를 도시한다. 패턴은 어레이로 반복된다. 도 2의 실시예에서 9개의 발광 픽셀(202)이 도시되지만, 어레이는 임의의 수의 발광 픽셀(202)로 형성될 수 있다. 발광 픽셀(202)은, 추가적인 중앙 채널/비아(126) 둘레의 채널/비아(124) 사이의 거리와 관련된 폭 치수(140)로 도시된다(그리고 이에 따라 평면도(200)는 실질적으로 도 1f와 관련하여 설명된 발광 표면(128)에 대향하는 발광 픽셀(202)의 하부면에 대한 것이다). 링 게이트 접점(134)은 정사각형 형상의 발광 픽셀과 관련된 정사각형 형상으로 도시되지만, 추가적인 실시예에서, 게이트 접점(134)은, 이들이 관련된 발광 픽셀과 관련된 임의의 적합한 형상을 취한다.
또한, 도 1f는 절연 유전체 층(122)을 도시한다. 절연 유전체 층(122)은, p형 과잉 성장물(130)과 접촉하기 위해 사용된 그러한 임의의 연결부로부터 n형 과잉 성장물(128)을 절연시킨다. 바람직하게는, 절연 층(122)은 이산화규소이다. 어드레싱될 단면 치수(140)를 갖는 각각의 픽셀의 애노드가 연결되는 옴 p형 접점(136)이 도시된다. 추가적인 실시예에서, 추가적인 및/또는 대안적인 층이 포함된다. 일 실시예에서, 픽셀의 둘레를 한정하는 채널/비아(124) 내의 n형 과잉 성장물(128)에 의해 한정된 발광 표면(138)의 밖으로 발광 영역(112, 116, 120)으로부터 방출된 광을 반사하도록 구성된 미러/배리어 층이 제공된다. 바람직하게는, 옴 p형 접점(136)은, 어레이 내의 각각의 픽셀을 위한 p형 접점(136)이 접촉되어 독립적으로 어드레싱 가능하도록, 후면에 연결될 수 있다.
발광 어레이의 공통 캐소드 n형 그리드와의 옴 접촉을 제공하도록 설계된 금속 그리드(142)가 도시된다. 이러한 금속 그리드(142)는, 광 추출을 최대화하기 위해 채널/비아(124) 내의 n형 과잉 성장물(128)에 대하여 정렬되며, 이에 따라 평면도로 보았을 때, 에피택셜 구조물(100A)의 발광 영역(112, 116, 120)을 통하여 에칭된 채널/비아(124)에 의해 제공된 그리드와 실질적으로 동일한 형태를 나타낼 수 있다. 바람직하게는, 옴 캐소드 접점은, 게이트 접점(134) 및 옴 애노드 p형 접점(136)에 대한 구조물(100F)의 대향측 상에 있으므로, 발광 영역(112, 116, 120) 내로의 캐리어 주입의 전압 제어를 원활하게 하는 동시에, 픽셀과 관련된 제한된 공간을 효과적으로 사용하여 광 출력을 증가시킨다.
n형 영역을 제공하는 n형 과잉 성장물(128)과 관련된 둘레로 형성된 픽셀은, 픽셀의 폭일 수 있는 치수(140)를 가지며, 도 1f에 도시된다. (n형 영역(104) 상의) 픽셀의 발광 표면(138)은 선택적으로 패터닝된다. 도 1f의 실시예에서, 발광 표면(138)은 곡선형이다. 추가적인 실시예에서, 발광 표면은 평탄하거나 임의의 적합한 방식으로 패터닝되며, 발광 영역(112, 116, 120)으로부터의 광이 구조물(100F)에서 빠져나가는 표면을 제공한다.
금속 그리드(142)의 캐소드 접점은, n형 영역(104)과의 전기적 연결을 제공하는 것으로 도시된다. 캐소드 접점은, 게이트 접점(134)과 유사한 방식으로 이들의 관련 발광 픽셀의 둘레를 따르는 것으로 도시된 옴 금속 접점이다. 그러나, 추가적인 실시예에서, 캐소드 접점은 임의의 적합한 형태를 취하며, 임의의 적합한 재료로 형성된다. 예를 들어, n형 영역(104)은 공통 전극을 제공하며, 적절한 방식으로 전기적으로 연결된다. 추가적인 실시예에서, 공통 전극을 제공하기 위해, 인듐 주석 산화물(ITO)과 같은 투명 전도성 재료가 사용된다.
위의 LED 구조물은 MOCVD에 의한 성장을 참조하여 설명되지만, 일부 실시예에서, 상이한 및/또는 추가적인 기술에 의한 성장이 유용하다. 예를 들어, MBE에 의한 성장은, 전술한 성장 및 공정 단계와 관련하여 이점을 가질 수 있는 보다 저온의 및/또는 보다 저속의 성장률을 가능하게 할 수 있다. 위의 공정 단계는 임의의 순서로 설명되지만, 추가적인 실시예에서, 공정 단계는 타겟 구조물을 획득하기 위해 적합한 임의의 순서로 수행된다는 점을 당업자라면 이해한다.
도 1 및 도 2와 관련하여 설명된 발광 구조물에 의해 방출되는 광의 파장의 제어를 제공하기 위해, 발광 영역(112, 116, 120) 내로의, 각각 애노드 및 캐소드 접점(136, 142)에 의한 p형 과잉 성장물(130) 및 n형 영역(128)에 의한 캐리어 주입은, 게이트 접점(134)에서의 전압의 인가에 의해 변화된다. 이는 도 3 및 도 4에 도시된다.
도 3은 발광 영역(120) 중 하나 내로의 캐리어 주입의 제1 실시예의 발광 다이오드 소자(300)를 도시한다. 화살표(302)는 p형 과잉 성장물(130)에 의한 발광 영역(120) 내로의 측방향 캐리어 주입을 도시하며, 추가적인 화살표(304)는 n형 영역에 의한 발광 영역(120) 내로의 측방향 캐리어 주입을 도시한다. 게이트 접점(134)에서의 전압을 변화시키면, 발광 영역(112, 116, 120) 내로의 캐리어 주입이 변화된다. 이는 도 4에서 제2 실시예의 발광 다이오드 소자(400)로 도시된다. 도 4는 p형 과잉 성장물(130)에 의한 발광 영역(116) 내로의 측방향 캐리어 주입, 및 n형 영역(화살표(404)로 도시됨)에 의한 발광 영역(116) 내로의 측방향 캐리어 주입을 나타내는 화살표(402)를 도시한다. 캐리어 주입의 변화는 게이트 접점(134)에 인가된 음의 전압 인가에 의해 제공되며, 이에 따라 음의 전압은 캐소드 금속 그리드(142) 전압보다 더 낮다. 게이트 전압은, 공간 전하 영역을 더 깊게 푸시하는 n형 과잉 성장물(128)에 의해 형성된 캐소드 기둥으로부터 전자를 공핍시킨다. 또한, 음의 전압을 증가시킴으로써, 공간 전하 영역이 더 깊게 푸시되도록 하며, 결국 제2 발광 영역(116) 대신에 제1 발광 영역(112) 내의 캐리어 주입을 야기한다. 따라서, 게이트 전압 제어에 따라, 발광 영역(112, 116, 120)에 의해 방출되는 광의 비율이 제어될 수 있다. 따라서, n형 과잉 성장물(128)이 발광 다이오드 소자의 능동 영역의 발광 영역(112, 116, 120)을 둘러싸는 경우, 게이트 전압은 능동 영역을 둘러싸는 비아의 공핍 깊이를 제어한다.
바람직하게는, 게이트 접점(134)에서의 게이트 전압이 보다 음이 되고, 전자 전류가 구조물 내에서 점진적으로 더 깊게 푸시됨에 따라, 발광 표면(138)을 갖는 픽셀은 일련의 적색-녹색-청색 광을 방출한다.
도 1 내지 도 4와 관련하여 설명된 구조물은, 게이트 접점, 및 n형 영역과 관련된 캐소드, 및 p형 영역과 관련된 애노드와 함께, 중앙 p형 영역 및 둘레에 해당하는 n형 영역을 갖지만, 추가적인 실시예에서, p형 영역이 픽셀의 둘레를 형성하고, 애노드 및 이와 관련된 게이트 접점을 가지며, n형 영역은 중앙 캐소드 접점을 제공한다. 이러한 상보적 버전에서, 게이트 전압의 제어는, 발광 영역에 의해 방출되는 광의 파장 및 측방향 캐리어 주입을 또한 변화시킨다.
도 1 내지 도 4와 관련하여 설명된 구조물은, 상이한 전압, 제어 가능한 파장에서 광을 각각 방출할 수 있는 픽셀을 위한 다색 광 출력을 제공하는 모놀리식으로 성장된 네이티브 LED 어레이로 구현 가능하다. 바람직하게는, 이러한 구조물은, 고해상도 발광 디스플레이를 위한 마이크로 LED 구조물을 제공한다.
다수의 상이한 파장의 발광 영역을 통하는 채널 내에 형성된 n형 및 p형 재료의 사용은 n형 및 p형 영역 중 하나에 의해 한정된 발광 표면을 갖는 픽셀을 제공하기 위해 사용됨으로써, 픽셀을 전기적으로 절연시키지만, 추가적인 실시예에서, 다수의 상이한 파장의 발광 영역을 통과하는 n형 영역 및 p형 영역의 상이한 배치가 사용된다. 도 5 및 도 6과 관련하여 상이한 구현의 실시예가 도시된다.
도 5는 도 1a의 에피택셜 구조물(100A)과 관련하여 설명된 층을 포함하는 에피택셜 구조물을 도시한다. 도 1a의 에피택셜 구조물은, 둘레(502)를 갖는 메사(500)를 제공하기 위해 패터닝 및 에칭된 것으로 도시된다. 메사(500)는, 도 5b의 평면도(500A)에 도시된 것과 같은 단면 형상을 갖는다. 도 1a의 에피택셜 구조물(100A)은 도 5c에 도시된 바와 같은 다수의 메사를 제공하도록 에칭될 수 있으며, 메사(502A 내지 502G)는 디스플레이를 제공하는 것으로 도시된다. 메사 내에 채널/비아를 제공하고, p형 재료 및 n형 재료를 후속적으로 과잉 성장시킴으로써, 도 1 내지 도 4와 관련하여 설명된 것과 유사한 방식으로, 모놀리식 네이티브 다색 LED 층의 에피택셜 적층물에서 전압을 제어하기 위해 사용될 수 있는 발광 구조물이 형성될 수 있다.
도 6a는 발광 영역(112, 116, 120)을 통하는 채널 내의 n형 영역(602), 및 발광 영역(112, 116, 120)을 통하는 채널 내의 p형 영역(604)을 제공하도록 처리된 도 5a의 메사(500) 구조물인 구조물(600A)의 단면도를 도시한다. 도 6a의 실시예에서, 발광 영역(112, 116, 120)을 통과하는 n형 영역(602) 및 p형 영역(604)은, 타겟 발광에 따라, 메사 내의 적절한 위치에 형성된다. 그러나, 추가적인 실시예에서, p형 영역(604) 및 n형 영역(602)은 임의의 적절한 형상, 크기 및 위치로 형성되어, 타겟 발광을 제공한다. 예를 들어, p형 영역(604) 및 n형 영역(602) 중 하나는 메사 구조물의 둘레를 형성한다. 적합한 애노드, 캐소드, 및 게이트 접점이 형성된 경우, 도 1 내지 도 4와 관련하여 설명된 것과 유사한 방식으로, 게이트 접점에 인가되는 전압을 변화시킴으로써, 발광이 제어될 수 있다.
도 6b는 n형 영역(602)과 관련된 유전체 영역을 포함하는 게이트 접점(608) 및 p형 영역(604)과 관련된 애노드 접점(606)의 평면도(600B)를 도시한다. 적절한 경우, 구조물의 상부 또는 하부 상에 캐소드 접점이 형성된다. 화살표(610)로 도시된 바와 같이, 발광 영역(112, 116, 120) 내의 측방향 캐리어 주입 및 발광 재결합에 의해, p형 영역(604)과 n형 영역(602) 사이의 영역(612)에서 발광이 제어된다.
추가적인 실시예에서, 도 1a의 구조물(100A)과 같은 에피택셜 성장된 구조물의 발광 영역(112, 116, 120)을 각각 통과하는 n형 영역(602) 및 p형 영역의 사용은, 적절한 애노드, 캐소드 및 게이트 접점과 함께 사용됨으로써, 메사(500)를 형성하지 않으면서, 전압 제어 가능한 파장 의존적 발광을 제공한다. 이러한 실시예에서, 발광 영역을 통과하는 n형 및 p형 영역의 쌍은, 각각의 쌍이 제어된 방식으로 국부적인 발광을 제공하기 위해 충분히 이격되도록 사용된다.
Claims (25)
- 발광 다이오드 소자로서,
p형 영역;
n형 영역;
게이트 접점;
상기 p형 영역 및 상기 n형 영역에 의해 주입 가능한 캐리어의 재결합을 위한 제1 발광 영역; 및
상기 p형 영역 및 상기 n형 영역에 의해 주입 가능한 캐리어의 재결합을 위한 제2 발광 영역을 포함하며,
상기 제1 발광 영역 및 상기 제2 발광 영역은, 적어도 부분적으로 중첩되어 상기 제1 발광 영역 및 상기 제2 발광 영역과 관련된 발광 표면을 형성하고,
상기 p형 영역은, 상기 제1 발광 영역 및 상기 제2 발광 영역을 통하는 제1 채널 내에 적어도 부분적으로 형성되며,
상기 n형 영역은, 상기 제1 발광 영역 및 상기 제2 발광 영역을 통하는 제2 채널 내에 적어도 부분적으로 형성되고,
상기 발광 다이오드 소자는, 상기 게이트 접점에 의해 상기 p형 및 n형 영역 중 하나에 인가되는 게이트 전압을 가변시켜서, 상기 제1 및 제2 발광 영역 내로의 상기 p형 및 n형 영역에 의한 캐리어 주입을 변화시킴으로써, 상기 발광 표면에 의해 방출되는 광의 파장이 제어 가능하도록 구성되는,
발광 다이오드 소자. - 제1항에 있어서,
상기 제1 발광 영역 및 상기 제2 발광 영역과 적어도 부분적으로 중첩되어 상기 발광 표면을 형성하는 제3 발광 영역을 포함하며,
상기 p형 영역은 상기 제3 발광 영역을 통하는 상기 제1 채널 내에 적어도 부분적으로 형성되고,
상기 n형 영역은 상기 제3 발광 영역을 통하는 상기 제2 채널 내에 적어도 부분적으로 형성되며,
상기 발광 다이오드 소자 다이오드는, 상기 게이트 접점에 의해 상기 p형 및 n형 영역 중 적어도 하나에 인가되는 게이트 전압을 가변시켜서, 상기 제1, 제2 및 제3 발광 영역 내로의 상기 p형 및 n형 영역에 의한 캐리어 주입을 변화시킴으로써, 상기 발광 표면에 의해 방출되는 광의 파장이 제어 가능하도록 구성되는, 발광 다이오드 소자. - 제1항 또는 제2항에 있어서,
상기 제1 채널 또는 상기 제2 채널은, 상기 발광 표면의 둘레를 적어도 부분적으로 한정하는 비아인, 발광 다이오드 소자. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 발광 다이오드 소자는, 상기 게이트 전압을 가변시킴으로써 상기 제1 채널 또는 상기 제2 채널 내의 공핍 깊이를 변화시키도록 구성되는, 발광 다이오드 소자. - 제1항 내지 제4항 중 어느 한 항에 있어서,
에피택셜 결정질 반도체 구조물을 포함하며,
상기 제1, 제2 및 제3 발광 영역 중 적어도 하나는 하나 이상의 에피택셜 결정질 반도체 층을 포함하고,
바람직하게는, 상기 제1, 제2 및 제3 발광 영역 중 적어도 하나는 적어도 하나의 에피택셜 양자 우물 층을 포함하는, 발광 다이오드 소자. - 제1항 내지 제5항 중 어느 한 항에 있어서,
p형 영역 및/또는 n형 영역은 평면형 층을 포함하는, 발광 다이오드 소자. - 제1항 내지 제6항 중 어느 한 항에 있어서,
상기 게이트 접점은, 상기 발광 표면에 의해 한정된 픽셀에 해당하는 링 접점이며,
바람직하게는 상기 링 접점은, 다각형 또는 원형 형상의 접점 중 하나를 형성하는, 발광 다이오드 소자. - 제1항 내지 제7항 중 어느 한 항에 있어서,
상기 제1 발광 영역으로부터 방출된 광은, 상기 제2 발광 영역으로부터 방출된 광과 비교하여 상이한 1차 피크 파장을 갖는, 발광 다이오드 소자. - 제1항 내지 제8항 중 어느 한 항에 있어서,
상기 제1 및 제2 발광 영역은 도핑되지 않은 영역에 의해 분리되는, 발광 다이오드 소자. - 발광 다이오드 소자 어레이로서,
제1항 내지 제9항 중 어느 한 항에 따른 복수의 발광 다이오드 소자를 포함하는,
발광 다이오드 소자 어레이. - 제10항에 있어서,
복수의 픽셀을 포함하며,
상기 픽셀은 발광 다이오드 소자의 발광 표면적에 해당하는, 발광 다이오드 소자 어레이. - 제11항에 있어서,
상기 복수의 발광 다이오드 소자 중 적어도 2개의 상기 p형 영역 또는 상기 n형 영역은 공유되어 공통 전극을 형성하는, 발광 다이오드 소자 어레이. - 제12항에 있어서,
상기 공통 전극은, 상기 게이트 접점에 대한 상기 어레이의 대향측 상에 있는, 발광 다이오드 소자 어레이. - 발광 다이오드 소자를 형성하는 방법으로서,
상기 발광 다이오드 소자는,
p형 영역;
n형 영역;
게이트 접점;
상기 p형 영역 및 상기 n형 영역에 의해 주입 가능한 캐리어의 재결합을 위한 제1 발광 영역; 및
상기 p형 영역 및 상기 n형 영역에 의해 주입 가능한 캐리어의 재결합을 위한 제2 발광 영역을 포함하며,
상기 제1 발광 영역 및 상기 제2 발광 영역은, 적어도 부분적으로 중첩되어 상기 제1 발광 영역 및 상기 제2 발광 영역과 관련된 발광 표면을 형성하고,
상기 방법은,
상기 제1 발광 영역 및 상기 제2 발광 영역을 통하는 제1 채널 내에 상기 p형 영역을 적어도 부분적으로 형성하는 단계; 및
상기 제1 발광 영역 및 상기 제2 발광 영역을 통하는 제2 채널 내에 상기 n형 영역을 적어도 부분적으로 형성하는 단계를 포함하며,
상기 발광 다이오드 소자는, 상기 게이트 접점에 의해 상기 p형 및 n형 영역 중 적어도 하나에 인가되는 게이트 전압을 가변시켜서, 상기 제1 및 제2 발광 영역 내로의 상기 p형 및 n형 영역에 의한 캐리어 주입을 변화시킴으로써, 상기 발광 표면에 의해 방출되는 광의 파장이 제어 가능하도록 구성되는,
발광 다이오드 소자를 형성하는 방법. - 제14항에 있어서,
상기 제1 발광 영역 및 상기 제2 발광 영역과 적어도 부분적으로 중첩되어 상기 발광 표면을 형성하는 제3 발광 영역을 형성하는 단계를 포함하며,
상기 제3 발광 영역을 형성하는 단계는, 상기 제3 발광 영역을 통하는 상기 제1 채널 내에 상기 p형 영역을 적어도 부분적으로 형성하는 단계, 및 상기 제3 발광 영역을 통하는 상기 제2 채널 내에 상기 n형 영역을 적어도 부분적으로 형성하는 단계를 포함하고,
상기 발광 다이오드 소자는, 상기 게이트 접점에 의해 상기 p형 및 n형 영역 중 하나에 인가되는 게이트 전압을 가변시켜서, 상기 제1, 제2 및 제3 발광 영역 내로의 상기 p형 및 n형 영역에 의한 캐리어 주입을 변화시킴으로써, 상기 발광 표면에 의해 방출되는 광의 파장이 제어 가능하도록 구성되는, 방법. - 제14항 또는 제15항에 있어서,
상기 발광 표면의 둘레를 적어도 부분적으로 한정하는 비아로서 상기 제1 채널 또는 상기 제2 채널이 형성되는 단계를 포함하는, 방법. - 제14항 내지 제16항 중 어느 한 항에 있어서,
에피택셜 결정질 반도체 구조물을 형성하는 단계를 포함하며,
상기 제1, 제2 및 제3 발광 영역 중 적어도 하나는 하나 이상의 에피택셜 결정질 반도체 층을 포함하고,
바람직하게는, 상기 제1, 제2 및 제3 발광 영역 중 적어도 하나는 적어도 하나의 에피택셜 양자 우물 층을 포함하는, 방법. - 제14항 내지 제17항 중 어느 한 항에 있어서,
공통 전극의 적어도 일부로서 상기 p형 영역 또는 상기 n형 영역을 형성하는 단계를 포함하는, 방법. - 제14항 내지 제18항 중 어느 한 항에 있어서,
상기 발광 표면에 의해 한정된 픽셀에 해당하는 링 접점으로서 상기 게이트 접점을 형성하는 단계를 포함하며,
바람직하게는 상기 링 접점은, 다각형 또는 원형 형상의 접점 중 하나를 형성하는, 방법. - 제14항 내지 제19항 중 어느 한 항에 있어서,
상기 제1 발광 영역으로부터 방출된 광은, 상기 제2 발광 영역으로부터 방출된 광과 비교하여 상이한 1차 피크 파장을 갖는, 방법. - 제14항 내지 제20항 중 어느 한 항에 있어서,
상기 제1 및 제2 발광 영역은 도핑되지 않은 영역에 의해 분리되는, 방법. - 제14항 내지 제21항 중 어느 한 항에 따른 복수의 발광 다이오드 소자를 포함하는 발광 다이오드 소자 어레이를 형성하는 방법.
- 제22항에 있어서,
복수의 픽셀을 형성하는 단계를 포함하며,
상기 픽셀은 발광 다이오드 소자의 발광 표면적에 해당하는, 발광 다이오드 소자 어레이를 형성하는 방법. - 제23항에 있어서,
상기 복수의 발광 다이오드 소자 중 적어도 2개의 상기 p형 영역 또는 상기 n형 영역은 공유되어 공통 전극을 형성하는, 발광 다이오드 소자 어레이를 형성하는 방법. - 제24항에 있어서,
상기 게이트 접점에 대한 상기 어레이의 대향측 상에 상기 공통 전극을 형성하는 단계를 포함하는, 발광 다이오드 소자 어레이를 형성하는 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB2018794.4A GB2601373B (en) | 2020-11-30 | 2020-11-30 | Voltage-controllable monolithic native RGB arrays |
| GB2018794.4 | 2020-11-30 | ||
| PCT/GB2021/053035 WO2022112750A1 (en) | 2020-11-30 | 2021-11-24 | Voltage-controllable monolithic native rgb arrays |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230110528A true KR20230110528A (ko) | 2023-07-24 |
Family
ID=74099749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020237017814A KR20230110528A (ko) | 2020-11-30 | 2021-11-24 | 전압 제어 가능한 모놀리식 네이티브 rgb 어레이 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US20240006460A1 (ko) |
| EP (1) | EP4252282A1 (ko) |
| JP (1) | JP2023553850A (ko) |
| KR (1) | KR20230110528A (ko) |
| CN (1) | CN116490983A (ko) |
| GB (1) | GB2601373B (ko) |
| TW (1) | TWI829038B (ko) |
| WO (1) | WO2022112750A1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024052294A1 (en) * | 2022-09-05 | 2024-03-14 | Ams-Osram International Gmbh | Optoelectronic device and method for processing the same |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS601874A (ja) * | 1983-06-17 | 1985-01-08 | Masamichi Yamanishi | 制御電極付半導体発光装置 |
| JPH01309394A (ja) * | 1988-06-07 | 1989-12-13 | Fujitsu Ltd | 光半導体装置 |
| US5920078A (en) * | 1996-06-20 | 1999-07-06 | Frey; Jeffrey | Optoelectronic device using indirect-bandgap semiconductor material |
| US8058663B2 (en) * | 2007-09-26 | 2011-11-15 | Iii-N Technology, Inc. | Micro-emitter array based full-color micro-display |
| EP2262723A4 (en) * | 2008-04-15 | 2014-05-14 | Qunano Ab | DEVICES FOR NANOFIL WINDING GATES |
| US8053982B2 (en) * | 2008-04-30 | 2011-11-08 | Hewlett-Packard Development Company, L.P. | Light-emitting diodes with carrier extraction electrodes |
| US8163581B1 (en) * | 2010-10-13 | 2012-04-24 | Monolith IC 3D | Semiconductor and optoelectronic devices |
| EP2845273B1 (en) * | 2012-04-30 | 2016-06-08 | Tubitak | Methods for producing new silicon light source and devices |
| FR3010233B1 (fr) * | 2013-08-28 | 2017-02-10 | Commissariat Energie Atomique | Structure semiconductrice a zones d'emission commutables, procede de fabrication d'une telle structure et dispositif semiconducteur comportant une telle structure |
| FR3012676A1 (fr) * | 2013-10-25 | 2015-05-01 | Commissariat Energie Atomique | Diode electroluminescente a puits quantiques separes par des couches barrieres d'ingan a compositions d'indium variables |
| DE102016113002B4 (de) * | 2016-07-14 | 2022-09-29 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Bauelemente mit verbesserter Effizienz und Verfahren zur Herstellung von Bauelementen |
| US10804429B2 (en) * | 2017-12-22 | 2020-10-13 | Lumileds Llc | III-nitride multi-wavelength LED for visible light communication |
| GB2582245B (en) * | 2018-12-14 | 2021-05-19 | Plessey Semiconductors Ltd | Active matrix LED array precursor |
-
2020
- 2020-11-30 GB GB2018794.4A patent/GB2601373B/en active Active
-
2021
- 2021-11-24 WO PCT/GB2021/053035 patent/WO2022112750A1/en active Application Filing
- 2021-11-24 KR KR1020237017814A patent/KR20230110528A/ko unknown
- 2021-11-24 CN CN202180080043.3A patent/CN116490983A/zh active Pending
- 2021-11-24 US US18/038,091 patent/US20240006460A1/en active Pending
- 2021-11-24 JP JP2023532773A patent/JP2023553850A/ja active Pending
- 2021-11-24 EP EP21819941.2A patent/EP4252282A1/en active Pending
- 2021-11-30 TW TW110144674A patent/TWI829038B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TW202230827A (zh) | 2022-08-01 |
| WO2022112750A1 (en) | 2022-06-02 |
| EP4252282A1 (en) | 2023-10-04 |
| TWI829038B (zh) | 2024-01-11 |
| US20240006460A1 (en) | 2024-01-04 |
| GB2601373A (en) | 2022-06-01 |
| CN116490983A (zh) | 2023-07-25 |
| GB202018794D0 (en) | 2021-01-13 |
| JP2023553850A (ja) | 2023-12-26 |
| GB2601373B (en) | 2023-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI803827B (zh) | 高分辨率單體式ｒｇｂ陣列 | |
| US20210091279A1 (en) | Semiconductor device, method of fabricating the same, and display device including the same | |
| CN113396480B (zh) | 多色电致发光显示装置及其制造方法 | |
| US20240014348A1 (en) | Led device and method of manufacture | |
| KR20210069101A (ko) | Led 어레이 | |
| US20240006460A1 (en) | Voltage-controllable monolithic native rgb arrays | |
| KR20210041931A (ko) | 반도체 장치, 그 제조 방법 및 이를 포함하는 디스플레이 장치 | |
| JP7504983B2 (ja) | Ｌｅｄアレイ | |
| KR20220117302A (ko) | 발광 다이오드 전구체 | |
| EP4122021B1 (en) | High resolution monolithic rgb arrays |