KR20210069101A - Led 어레이 - Google Patents

Led 어레이 Download PDF

Info

Publication number
KR20210069101A
KR20210069101A KR1020217013348A KR20217013348A KR20210069101A KR 20210069101 A KR20210069101 A KR 20210069101A KR 1020217013348 A KR1020217013348 A KR 1020217013348A KR 20217013348 A KR20217013348 A KR 20217013348A KR 20210069101 A KR20210069101 A KR 20210069101A
Authority
KR
South Korea
Prior art keywords
layer
led
array
semiconductor layer
dielectric
Prior art date
Application number
KR1020217013348A
Other languages
English (en)
Inventor
타오 왕
Original Assignee
더 유니버시티 오브 셰필드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 더 유니버시티 오브 셰필드 filed Critical 더 유니버시티 오브 셰필드
Publication of KR20210069101A publication Critical patent/KR20210069101A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Abstract

발광 다이오드(LED) 어레이를 제조하는 방법은, III족 질화물 물질의 반도체 층(100)을 형성하는 단계와; 상기 반도체 층 위에 유전체 마스크 층(104)을 형성하되, 상기 유전체 마스크 층은 상기 반도체 층의 영역을 각각 노출시키는 상기 유전체 마스크 층(104)을 관통한 홀들의 어레이를 갖는 단계와; 각각의 상기 홀 내에서 LED 구조체(108)를 성장시키는 단계를 포함한다.

Description

LED 어레이
본 발명은 발광 다이오드(LED) 및 LED 어레이의 제조 방법에 관한 것이다. 이는 마이크로미터 스케일의 LED 어레이에 특히 적용된다.
마이크로 사이즈 LED 또는 마이크로 LED(μLED)라고도 불리는, 마이크로 스케일의 III-질화물 발광 다이오드(LED)의 개발에 대한 수요가 크게 증가하고 있다. 마이크로 LED는 차세대 디스플레이 및 가시광 통신(visible light communication: VLC) 애플리케이션에 핵심 구성요소이다. III-질화물 μLED는 유기 발광 다이오드(OLED) 및 액정 디스플레이(LCD)와 비교하여 디스플레이 애플리케이션에 대해 다수의 고유한 기능을 보인다. LCD와는 달리, μLED가 주요 구성요소인 III-질화물 마이크로 디스플레이는 자체 발광형이다. μLED를 사용하는 단색 디스플레이는 고해상도, 고효율 및 높은 명암비를 나타낸다. OLED는 일반적으로 합리적인 수명을 유지하도록 반도체 LED보다 수십 배 낮은 전류 밀도에서 작동된다. 결과적으로, OLED의 휘도는 풀 컬러 디스플레이의 경우 일반적으로 3000cd/m2로 비교적 낮은 반면, III-질화물 μLED는 105cd/m2을 넘는 높은 휘도를 나타낸다. 물론, III-질화물 μLED는 본질적으로 OLED에 비해 긴 작동 수명과 화학적 견고성을 나타낸다. 따라서, III-질화물 μLED는 스마트 폰과 같은 가까운 미래의 다양한 응용 분야에서 고해상도 및 고휘도 디스플레이를 위해 LCD 및 OLED를 잠재적으로 대체할 수 있을 것으로 예상된다. 디스플레이 애플리케이션 외에도, μLED는 광역형 LED(broad-area LED)에 비해 크기가 감소한 결과로서 접합 커패시턴스가 크게 감소하므로, VLC 애플리케이션에서 GHz 변조 대역폭으로의 고속 전송이 가능케할 수 있다.
현재, III-질화물 μLED는 오로지 표준 포토리소그래피 기술과 후속 건식 에칭 공정을 표준 III-질화물 LED 웨이퍼에 결합하여 제조되며, 이는 일반적인 소자 면적이 300㎛×300㎛ 또는 그 이상의 치수인 기존의 광역 LED의 제조와 유사하다(Z. Y. Fan, J. Y. Lin and H. X. Jiang, J. Phys. D: Appl. Phys. 41, 094001(2008); H. X. Jiang and J. Y. Lin, Optical Express 21, A476 (2013)). 광역형 LED와 μLED 간의 장치 제조에서 유일한 주요 차이는 소자 크기이다. 일반적으로 μLED의 직경은 50㎛에서 수 마이크로미터까지 다양하다.
III-질화물 μLED 제조에 대한 현재 접근 방식에는 여러가지 근본적인 문제가 있다. 첫째로, 유도 결합 플라즈마(inductively-coupled plasma: ICP) 건식 식각 기술 등의 건조 식각 공정은 반도체 산업에서 광역형 LED 메사 및 μLED 메사를 형성하는데 널리 사용되어왔다. 따라서, 건식 에칭 공정으로 야기된 표면 및 측벽 손상으로 인해 비 복사 재결합 속도(non-radiative recombination rate)가 크게 높아진다(F. Olivier, A. Daami, C. Licitra and F. Templier, Appl. Phys. Lett. 111, 022104 (2017); S. S. Konoplev, K. A. Bulashevich, and S. Y. Karpov, Phys. Status Solidi A 215, 1700508 (2017); W. Chen, G. Hu, J. Lin, J. Jiang, M. Liu, Y. Yang, G. Hu, Y. Lin, Z. Wu, Y. Liu and B. Zhang, Appl. Phys. Express 8, 032102 (2015); C.-M. Yang, D.-S. Kim, Y. S. Park, J.-H. Lee, Y. S. Lee and J.-H. Lee, Opt. Photonics J. 2, 185 (2012); Y. Zhang, E. Guo, Z. Li, T Wei, J. Li, X. Ye and G. Wang, IEEE Photonics Technol. Lett. 24, 243 (2012); P. Zuo, B. Zhao, S. Yan, G. Yue, H. Yang, Y. Li, H. Wu, Y. Jiang, H. Jia, J. Zhou and H. Chen, Opt. Quantum Electron. 48, 1 (2016). 이러한 문제는 크기가 축소된 LED, 특히 표면적 대 부피 비율이 큰 μLED에서 더욱 심각해진다. 지금까지의 모든 보고에 따르면, 피크 외부 양자 효율(peak external quantum efficiency: EQE)은 μLED의 크기가 감소함에 따라 감소한다(D. Hwang, A. Mughal, C. D. Pynn, S. Nakamura and S. P. DenBaars, Appl. Phys. Express 10, 032101 (2017); P. Zuo, B. Zhao, S. Yan, G. Yue, H. Yang, Y. Li, H. Wu, Y. Jiang, H. Jia, J. Zhou and H. Chen, Opt. Quantum Electron. 48, 1 (2016); F. Olivier, S. Tirano, L. Dupre, B. Aventurier, C. Largeron and F. Templier, J. Lumin. 191, 112 (2017); P. Tian, J. J. D. McKendry, J. Herrnsdorf, S. Watson, R. Ferreira, I. M. Watson, E. Gu, A. E. Kelly and M. D. Dawson, Appl. Phys. Lett.105, 171107 (2014)).
이러한 감소는 표면 재결합과 건식 에칭으로부터의 메사의 측벽 손상에 기인하며 이는 비 복사 재결합에 대한 측벽 결함을 생성한다. 유전체 물질을 사용하는 측벽 패시베이션은 LED에서 플라즈마 유도 손상의 영향을 어느 정도 줄일 수 있지만, 이러한 개선은, 심지어 표준의 플라즈마 강화 화학 기상 증착(plasma-enhanced chemical vapor deposition: PECVD) 기술 대신에 고급의 원자층 증착(atomic layer deposition: ALD) 기술을 표면 패시베이션에 사용하는 경우에도 미미하다.
둘째로, 표준 포토리소그래피 기술과 후속 건식 에칭 공정의 조합을 활용하는 현재의 접근 방식은 일반적으로 에피 웨이퍼의 거대한 영역을 낭비한다. 예를 들어, 직경이 12㎛이고 피치 거리가 15㎛인 μLED 어레이를 제작하려면(현재의 포토리소그래프 기술로 피치 거리를 더 줄이는 것은 매우 어렵다) 에피 웨이퍼의 50% 물질을 에칭해야하며, 이는 에피 웨이퍼의 50%가 낭비되었음을 의미한다.
셋째로, 마이크로 디스플레이와 VLC를 포함한 미래의 스마트 디스플레이는 초고속의 응답 속도로 작동되어야한다. 따라서, LED 구동 트랜지스터와 개별 LED 부품 간의 상호 연결을 위해 초고속 속도의 전기 채널이 필요하다.
현재 μLED 어레이는 III-질화물 LED 웨이퍼의 n-GaN을 통해 전기적으로 연결되며, μLED 어레이의 일반적인 제조 과정은 모든 μLED를 연결하도록 건식 에칭 공정을 사용하여 LED 웨이퍼를 유일한 전기적 채널인 n-GaN까지 에칭하는 것이다.
따라서, 위 문제들을 해결하기 위해 성장에 대한 다른 접근 방식을 개발하고 그 다음 μLED 어레이들의 제조를 개발하는 것이 바람직하다. 업계 요구 사항을 충족시키려면, 새로운 접근 방식이 확장 가능한 기반에서 구축되어야 한다.
본 발명은 발광 다이오드(LED) 어레이를 제조하는 방법을 제공하며, 상기 방법은 III족 질화물 물질의 반도체 층을 형성하는 단계와; 상기 반도체 층 위에 유전체 마스크 층을 형성하되, 상기 유전체 마스크 층은 상기 반도체 층의 영역을 각각 노출시키는 상기 유전체 마스크 층을 관통한 홀들의 어레이를 갖는 단계와; 각각의 상기 홀 내에서 LED 구조체를 성장시키는 단계를 포함한다.
상기 LED 구조체는 상기 반도체 층의 노출된 영역상에 성장할 수 있다. 상기 홀들의 유전체 측벽으로부터의 성장이 일어나지 않기 때문에, 상기 성장은 일반적으로 상측 방향으로 된다. 따라서, 상기 홀들 내의 LED 구조체들의 상향 성장은 각각의 층이 일반적으로 편평하거나 평면이고 실질적으로 일정한 두께를 갖는 층상형의 LED 구조체를 초래할 수 있다.
상기 반도체 층은 예를 들어 GaN과 같은 III족 질화물, 또는 사파이어, 실리콘(Si), 실리콘 카바이드(SiC) 또는 유리 등의 기판상에 형성될 수 있다.
각각의 상기 홀 내에서 LED 구조체를 성장시키는 단계는 각각의 홀 내에서 n형 층, 적어도 하나의 활성층, 및 p형 층을 성장시키는 것을 포함할 수 있다. 상기 적어도 하나의 활성층은 상기 n형 층과 p형 층 간에 있을 수 있다. 상기 적어도 하나의 활성층은 적어도 하나의 양자우물 층을 포함할 수 있고, 다중의 양자우물 층을 포함할 수 있다. 이들은 예를 들어 InGaN 또는 기타 적절한 III족 질화물 물질로 형성될 수 있다. 상기 n형 층 및 p형 층은 또한 GaN, InGaN 또는 AlGaN과 같은 III족 질화물 물질일 수 있다.
상기 적어도 하나의 활성층은 상기 유전체층의 상부 아래에있는 상부 표면을 가질 수 있다. 양자우물 층이 하나만 있는 경우, 상기 상부 표면은 그 양자우물 층의 상부 표면이다. 복수의 양자우물 층이 있는 경우, 상기 상부 표면은 최상부 양자우물 층의 상부 표면이다. 상기 상측 방향은 상기 반도체 층 및/또는 상기 LED 구조체의 성장 방향으로 정의될 수 있다.
상기 유전체 마스크 층을 형성하는 단계는 상기 유전체 물질 층을 성장시키는 단계, 상기 유전체 마스크 층 위에 마스크를 형성하는 단계(예컨대, 포토리소그래피를 사용하여), 그리고 상기 마스크를 사용하여 유전체 물질 층 내로 홀들의 어레이를 에칭하는 단계를 포함할 수 있다. 대안적으로는, 상기 유전체층은 이어서 상기 홀들을 형성하는 영역 주위에서 성장될 수 있고, 상기 홀들은 예컨대 마스크를 사용하여 상기 유전체층의 성장 동안에 후속 성장 및/또는 에칭과 함께 포토리소그래피에 의해 형성된다.
상기 방법은 각각의 홀 내에서 상기 LED 구조체를 성장시키기 이전에 상기 반도체 층의 각각의 노출된 영역을 에칭하는 단계를 더 포함할 수 있다.
상기 반도체 층은 모든 상기 LED 구조체에 공통 컨택을 제공할 수 있다.
상기 반도체 층은 도핑될 수 있다. 예를 들어, n형 또는 p형 III족 질화물 물질의 단일 층을 포함할 수 있다. 대안적으로, 상기 반도체 층은 제1 서브층 및 제2 서브층을 포함할 수 있고 상기 제1 서브층 및 제2 서브층은 이들간에 2차원 전하 캐리어 가스를 형성하도록 배열된 이종 계면(hetero-interface)을 갖는다. 상기 서브층들은 버퍼층과 장벽층을 형성할 수 있다. 상기 2차원 전하 캐리어 가스는 예를 들어 2차원 전자 가스(2DEG)일 수 있다. 2차원 정공 가스(2DHG)도 사용할 수 있지만, 일반적으로 이는 전하 캐리어 밀도 및/또는 이동도가 더 낮다.
잘 알려진 바와 같이, 예컨대, GaN 층과 AlGaN 또는 InGaN 층, 또는 보다 일반적으로 Al 함량이 상이한 AlGaN 2개층 또는 In 함량이 상이한 InGaN 2개층을 포함하는 이종 구조체(hetero-structure)는 상기 2개층 간의 계면에서 2DEG를 형성할 수 있으며 상기 2DEG에서의 전자 밀도는 상기 AlGaN 층의 Al 함량 또는 상기 InGaN 층의 In 함량을 포함한 여러 요인에 따라 달라진다. 기타 III족 질화물 이종 계면(hetero-interface)이 동일한 효과로 사용할 수 있다.
상기 방법은 상기 LED 구조체 위에 하나 이상의 컨택층 영역을 형성하는 단계를 더 포함할 수 있다. 상기 컨택층 영역 또는 각각의 컨택층 영역은 적어도 하나의 상기 LED 구조체와 전기적으로 컨택하도록 적어도 하나의 상기 LED 구조체 위로 연장될 수 있다. 상기 컨택층 영역들은 서로 전기적으로 격리될 수 있다.
상기 홀들, 그리고 따라서 상기 LED 구조체들은 규칙적인 어레이로 배열될 수 있다. 상기 어레이는 정사각형 어레이이거나 직사각형 어레이 또는 육각형 어레이일 수 있다. 상기 어레이는 피치, 즉 서로 가장 가까운 한 쌍의 홀 또는 한 쌍의 LED의 중심간 거리가 4㎛ 내지 500㎛일 수 있다. 상기 홀들, 그리고 따라서 상기 LED 구조체들은 최대 직경이 1~500 ㎛ 또는 5~500 ㎛일 수 있다.
본 발명은 또한 본 발명에 따른 LED 어레이를 포함한 LED 디스플레이를 생성하는 것을 제공한다.
본 발명은 또한 반도체 층과, 상기 반도체 층 위로 연장되고 이를 관통하는 홀들의 어레이를 갖는 유전체층과, 각각의 상기 홀 내에 형성된 LED 장치를 포함하는 LED 어레이를 제공한다.
본 발명은 또한 본 발명에 따른 LED 어레이를 포함하는 LED 디스플레이를 제공한다.
도 1a는 본 발명의 제1 구현예에 따른 공정으로 형성된 성장된 상태의 템플릿을 도시한다.
도 1b는 마스크 층에 형성된 마스킹 패턴을 갖는 도 1a의 템플릿을 도시한다.
도 1c는 마스크 층의 홀들 내에서 성장된 마이크로 LED들을 갖는 도 1a의 템플릿을 도시한다.
도 1d는 전기적 컨택이 형성된 도 1c의 템플릿을 도시한다.
도 2a는 본 발명의 제2 구현예에 따른 공정으로 형성된 성장된 상태의 템플릿을 도시한다.
도 2b는 마스크 층에 형성된 마스킹 패턴을 갖는 도 2a의 템플릿을 도시한다.
도 2c는 마스크 층의 홀들 내에서 성장된 마이크로 LED들을 갖는 도 2a의 템플릿을 도시한다.
도 2d는 전기적 컨택이 형성된 도 2c의 템플릿을 도시한다.
도 3은 도 2d의 템플릿의 LED 구조체의 단면도이다.
도 4는 본 발명의 일 구현예에 따른 LED 어레이의 주사 전자 현미경 이미지이다.
도 5는 본 발명의 일 구현예에 따른 LED 어레이의 전기 발광 스펙트럼을 도시한다.
도 6은 LED 직경의 함수로서 본 발명 구현예들의 내부 양자 효율의 변화를 보인다.
도 1a를 참조하면, 본 발명의 제1 구현예에서 반도체 층, 예컨대 표준 n형 GaN(n-GaN) 층(100)은 초기에 기판(102) 상에 성장된다. 상기 기판(102)은 GaN 기판일 수 있거나, 또는 사파이어, 실리콘(Si), 실리콘 카바이드(SiC) 또는 심지어 글라스 등의 이종기판일 수 있다. 상기 GaN 층(100)은 금속 유기 기상 에피택시(metal-organic vapour phase epitaxy: MOVPE) 또는 분자 빔 에피택시(molecular beam epitaxy: MBE), 또는 기타 임의의 적절한 성장 기술을 사용하는 임의의 표준 GaN 성장 방법으로 성장될 수 있다. 그 결과의 "성장한 n-GaN 템플릿"은 10㎛를 초과하는 두께를 가질 수 있지만 일반적으로 두께는 500㎚ 내지 10㎛의 범위이다. 이어서, 실리콘 옥사이드(SiO2)나 실리콘 나이트라이드(SiN) 또는 기타 임의의 적절한 유전체 물질로 되는 유전체층(104)이 PECVD 또는 임의의 기타 적절한 증착 기술을 사용하여 상기 n-GaN 층(100) 상에 증착된다. 상기 유전체층의 두께는 20㎚ 내지 500㎛의 범위일 수 있다.
도 1b를 참조하면, 그리고 상기 유전체층(104)에 홀(106)의 어레이가 형성된다. 상기 홀(106)은 일반적으로 마이크로미터 스케일이므로 마이크로 홀로 지칭한다. 이는 포토리소그래피 기술과 이어서 에칭공정(건식 에칭 또는 습식 에칭일 수 있다)을 통해 수행될 수 있다. 포토리소그래피를 이용하면 홀들과 그 안에 형성된 LED를 원하는 위치, 형상 및 크기로 정확하게 형성할 수 있기 때문에 유리하다. 상기 마이크로 홀(106)을 형성할 때, 상기 유전체층(104)은 n-GaN 층(100)의 상부 표면까지 전체 두께를 통해 에칭된다. 상기 마이크로 홀 직경은 1~500 ㎛ 또는 3~500 ㎛일 수 있고, 피치 거리, 즉 최인접 마이크로 홀들의 중심 간 거리는 예를 들어 4~500 ㎛일 수 있다. 상기 마이크로 홀 영역 내에서만의 n-GaN 층(100)의 추가 에칭은 마스크로서 남은 유전체 층(104)을 사용하여 수행될 수 있다. 상기 n-GaN 에칭 깊이는 n-GaN 층 두께에 따라 0(GaN 에칭 없음) 내지 10㎛까지로 될 수 있다. 일반적으로 최적의 에칭 방법이나 조건은 상기 유전체층보다는 n-GaN 층에 따라 달라진다. 예컨대, SF6 에칭은 상기 유전체층(104)을 에칭하는 데 사용될 수 있지만 n-GaN 층(100)을 에칭하지는 않는다. 따라서, 상기 유전체층(104)을 통해 모든 방식으로 에칭하고 반도체 층(100)의 상부 표면에서 멈추는 것은 간단하게 달성된다. 이는 또한 홀(106) 내에 성장된 LED 구조의 품질에 있어 이점을 갖는다.
상기 홀(106)은 도시된 본 구현예에서 둥근 형태, 특히 원형의 단면이지만, 다른 단면들, 예컨대 타원형이나 정사각형이 사용될 수 있다.
다음으로, 도 1c를 참조하면, 표준 III 질화물 LED 구조체가 GaN 층(100)의 노출된 영역에 성장된다. 그러나, GaN 층(100)의 이산(離散)된 영역들(discrete areas) 만이 상기 유전체 층 내 또는 마스크 내에서 마이크로 홀들(106)에 의해 노출되기 때문에, 상기 LED 구조체는 마이크로 홀들(106) 사이의 유전체 층(104)의 나머지 부분들에 의해 분리된 이산된 LED들(108)의 어레이로서 형성된다. 상기 LED 구조체(108)는 MOVPE나 MBE 기술 또는 기타 임의의 적절한 성장기술로 성장된다. 상기 성장은 상기 홀(106)의 측벽이 아니라 상기 GaN(또는 다른 반도체) 층의 노출 된 영역으로부터 상방으로 일어난다. 따라서, 층상형 LED 구조체가 각 층이 실질적으로 편평하거나 평면상이면서 상기 홀들(106) 각 내부에 구축될 수 있다. 상기 LED 구조체는 n-GaN 층(110), 활성 영역(112), 그리고 최종의 p 도핑 GaN 층(114)을 포함할 수ㅍ있다. 상기 활성 영역(112)은 InGaN 전층(prelayer), InGaN계 다중 양자 우물(MQW), 및 차단층으로서의 얇은 p형 AlGaN 층(도시되지않음)를 포함할 수 있다. 상기 LED 구조체의 일 예는 도 3을 참조하여 아래에서 더 자세히 설명된다. 전술한 바와 같이, 유전체 마스크 (104)로 인해 상기 LED 구조체는 도 1c에 보이듯이 마이크로 홀(106) 내에서만 성장하여 μLED 어레이를 형성할 수 있다.
InGaN MQW(112)의 최상층이 유전체층(104)의 상부 표면 위로 연장되어서는 안된다. 상기 연장은 템플릿이 최종 μLED 어레이로 제조된 후 단락 회로 효과를 초래할 수 있다. 또한, 각 마이크로 홀 영역 내에서 성장한 n-GaN(110)이 유전체 마스크(104) 하부의 템플릿의 비(非) 에칭 부분들 내에 있는 n-GaN 층(100)과 직접 컨택함으로써 모든 개별 μLED들이 유전체 마스크(104) 하부의 상기 비에칭 부분들의 n-GaN 층(100)을 통해 서로 전기적으로 연결되게 하는 것도 중요하다.
도 1d를 참조하면, 상기 LED 어레이 구조체가 완료되면, 상기 어레이에 대한 전기적 컨택의 형성을 포함하여 추가적인 장치 제조가 수행된다. 예를 들어, 상부 컨택층(116)은 유전체 마스크 층(104)의 위와 개별 마이크로 LED 장치 (108)의 상부 p-GaN 층 위에 형성될 수 있다. 따라서, 상기 상부 컨택층(116)은 모든 LED 장치들(108)에 대한 공통의 p 컨택을 형성한다. 상기 상부 컨택층(116)은 ITO 또는 Ni/Au 합금으로 형성될 수 있다. 그런 다음, 애노드(118)가 상기 p 컨택층(116) 상에 형성될 수 있다. 예를 들어, 상기 유전체층(104)의 일부가 에칭되어 제거될 수 있고, 이어서 상기 에칭된 유전체층 부분 상에 상기 LED 구조체의 일부가 또한 n-GaN(100)에까지 에칭됨으로써 n-GaN(100)의 영역(120)을 노출하고 n-GaN의 상기 노출된 영역(120) 상에 캐소드(122)가 형성될 수 있다.
LED 어레이가 디스플레이에서 사용되는 경우, 연속하는 컨택층(116)은 LED 구조체들(108)의 각 그룹을 덮는 다수의 개별 컨택층 영역들로 대체될 수 있다. 각 그룹은 단지 하나의 LED 구조체(108)를 포함할 수 있거나, 또는 복수의 LED 구조체, 예컨대 2개 또는 3개 또는 4개를 포함할 수 있다. 상기 컨택층 영역은 예를 들어 서로 이격됨으로써 서로간에 전기적으로 격리된다. 이를 통해 각 LED 구조체 그룹의 주소를 지정할 수 있다. 즉, 다른 그룹과 독립적으로 켜고 끌 수 있다. 구체적으로, 각각의 컨택층 영역은 각각의 LED 또는 LED 그룹이 픽셀을 형성하는 디스플레이를 형성하도록 각각의 스위칭 장치에 연결될 수 있다. 포토리소그래피에 의해 제공되는 LED 구조체들의 위치와 크기 및 형상을 정확하게 제어하는 것은 상기 컨택층 영역들이 LED 구조체들과 올바르게 정렬되어 개별적으로 어드레싱될 수 있도록하는데 있어 중요하다.
LED 구조체들의 과성장이 마이크로 홀 영역들(106) 내에서만 발생하기 때문에, LED 장치들을 형성하는 동안의 성장 속도는 임의의 패터닝 특징부들이 없는 평면 템플릿 상에 동일 조건하에 성장한 것들에 비해 상당히 증가하는 것으로, 경우에 따라 약 4배 정도 더 빠른 것으로 나타났다.
전술한 구현예들에 대한 다양한 수정이 이루어질 수 있음을 이해할 것이다. 예를 들어, 한 수정예로서, 상기 구조체가 반전되어 기판상에 p-GaN 층이 성장하고 상기 유전체층으로 덮힌 다음, 상기 LED 장치들(108)의 p-GaN 층이 먼저 형성되고이어서 다중 양자우물층들이 형성되고 이어서 n-GaN 층이 형성된다. 그런 다음, n-컨택층이 p-컨택층 대신에 상기 유전체층의 상부에 형성되고, 양극과 음극의 위치가 반전된다.
도 1a~1d의 구성에서, 상기 마이크로 홀들(106) 내에서 과성장한 n-GaN (110)은 유전체 마스크(104) 아래의 n-GaN 층(100)의 에칭되지 않은 부분의 n-GaN과 일치해야 하고 이로써 개별 μLED들(108)이 상기 n-GaN 층(100)을 통해 서로간에 전기적으로 연결된다. 추가적인 구현예로서, 유전체 마스크(104) 아래의 에칭되지 않은 n-GaN 부분들의 n-GaN(100)을 전기적으로 연결된 채널로 사용하는 대신에, 이종 접합에서 2차원 전자 가스(2DEG)를 갖는 III족 질화물 이종접합 구조체가 상기 n-GaN 층 대신 반도체 층으로서 사용된다. 이 구현예에서는 표준 AlGaN/GaN HEMT 구조체가 사용된다. HEMT 구조체의 AlGaN 장벽과 GaN 버퍼 간의 계면에 형성된 높은 시트 운반 밀도(sheet carried density)와 높은 전자 이동도(electron mobility)를 갖는 전자 가스(2DEG)는 전기적으로 연결된 채널로서 사용된다.
도 2a~2d를 참조하면, 이러한 장치를 제조하기 위해 표준 AlGaN/GaN HEMT 구조체가 초기에 GaN 기판이나 또는 사파이어, Si, SiC 또는 심지어 글라스 등의 이종 기판상에서 MOVPE 또는 MBE 기술이나 또는 기타 에피 택시 기술을 사용하는 접근 방식으로 성장한다. 특히 이 구현예에서, 버퍼층을 형성하는 GaN 층(200)이 기판(202) 상에서 성장된 다음, 장벽층을 형성하는 AlGaN 층(201)이 상기 GaN 층(200) 상에 성장된다. 본 명세서에서 이 구조체는 "성장된 상태의 HEMT 템플릿(as-grown HEMT template)"으로 지칭한다. 이어서, SiO2 또는 SiN 또는 기타 임의 유전체 물질과 같은 유전체층(204)(예컨대, 2㎚ 내지 500㎛ 범위의 두께를 가짐)이 PECVD 또는 임의의 기타 적합한 증착 기술을 사용하여 상기 성장된 상태의 HEMT 템플릿 상에 증착된다. 그 후, 포토리소그래피 기술과 이후 에칭 공정(건식 에칭 또는 습식 에칭일 수 있음)에 의해 상기 유전체층(204)은 상기 HEMT 구조체의 표면에까지 에칭되어 상기 유전체층(204) 내에 마이크로 홀 어레이(206)를 형성하며, 여기서 상기 마이크로 홀 직경은 수㎛ 내지 500㎛일 수 있고, 인접한 홀 중심들 사이의 피치 거리는 10㎛ 내지 500㎛ 범위일 수 있다. 마이크로 홀 영역들 내의 상기 성장된 상태의 HEMT를 추가로 에칭하는 것은 상기 유전체층(204)의 나머지 영역을 마스크로서 사용하여 수행될 수 있다. 상기 성장된 상태의 HEMT 에칭 깊이는 상기 성장된 상태의 HEMT 템플릿의 AlGaN 장벽 위치에 따라 0(에칭 없음)에서 10㎛까지 될 수 있다. 그러나, 일반적으로 상기 에칭은 적어도 상기 성장된 상태의 HEMT 구조체의 2개 층(200, 201) 간의 이종 계면(hetero-interface)에까지 아래로 연장되고, 이로써 각각의 LED 구조체와 2DEG 간에 양호한 전기적 컨택을 제공한다.
그 다음, 표준 III 질화물 LED 구조가 MOVPE나 MBE 기술 또는 기타 에피택시 기술에 의해 마이크로 홀들이 있는 유전체 마스크 패턴 HEMT 템플릿 상에 성장된다. 예를 들어, n-GaN 층, InGaN 전층, InGaN계 MQW를 활성 영역으로서 성장시킨 다음, 얇은 p형 AlGaN을 차단층으로 성장시키고 이어서 최종 p-도핑 GaN을 성장시키는 것을 포함할 수 있다. 상기 유전체 마스크로 인해, 상기 LED 구조체들은 마이크로 홀들(206) 내에서만 성장하여도 도 2c에 보이듯이 상기 마이크로 홀들 내에서 이산형 마이크로 LED 장치들(discrete micro-LED devices: 208)을 형성한다.
도 1a~1d의 구현예에서와 같이, 중요한 점은 InGaN MQW(212)의 상부 표면이 상기 유전체층(204)의 상부 표면 아래에 있어야 최종 μLED 어레이들로 제조된 후 단락 효과를 방지할 수 있다는 것이다.
도 3을 참조하면, 도 1a~1d 및 도 2a~2d의 LED 어레이들에서 LED 구조체들은 임의의 적절한 구조를 가질 수 있지만, 일 실시예에서 이들은 n-GaN 층(310)과, 상기 n-GaN 층(310) 위에 형성된 InGaN 전층(316)과 상기 전층(316) 위에 형성된 다수의 InGaN 양자우물층(312)과, p-도핑 차단층(318)(예컨대 p-AlGaN)과, 이어서의 p-GaN 층(314)을 포함할 수 있다. 이러한 구조는 여러 방법으로 다양하게 될 수 있음이 이해될 것이다. 전술한 바와 같이, 양자우물층들(312) 중에서 최상층의 상부는 상기 유전체층의 상부 아래에 있는 것이 바람직하다. 또한, 상기 차단층(318)의 상부 또한 상기 유전층의 상부 아래에 있는 것이 바람직하다.
또 다른 중요한 점은, 상기 마이크로 홀 영역들 내에서 과성장한 n-GaN이 상기 유전체 마스크(204) 아래의 식각되지 않은 부분의 초기 성장된 상태의 HEMT 구조체의 GaN 버퍼와 AlGaN 장벽 간의 계면과 직접 컨택함으로써, 개별의 μLED가 AlGaN 장벽과 유전체 마스크 아래의 HEMT 구조체의 GaN 버퍼(즉, 에칭되지 않은 부분) 간의 계면에 형성된 2DEG를 통하여 전기적으로 연결되는 것이다. LED 구조체들이 완성되면, 도 1a~1d의 구현예에서와 같이 임의의 적절한 표준 장치 제조가 수행 될 수 있으며, 각 장치는 도 2d에 도시된 바와 같이 다수의 개별 μLED 구성요소들을 포함할 것이다. 여기서, 상기 개별 μLED들(208) 모두는 각 장치에서의 단락을 없애기위해 남아있는 유전체 마스크(204)에 의해 분리되고 공통 p-컨택(216)을 공유한다.
도 2a~2d의 구현예에서, 임의의 표준 LED 제조 단계 이전에, 상기 HEMT 구조체의 표면의 일부가 노출되도록 하기 위해 상기 유전체 마스크(204)의 선택적 에칭이 필요할 수 있음에 주목해야한다. 여기서 캐소드 컨택(222)은 도 2d에 보이듯이 노출된 HEMT의 표면상에 제조될 것이다. 상기 선택적 에칭은 건식 에칭 또는 습식 에칭일 수 있다.
일 예로서, 도 4는 전술한 대로 제조된 μLED 어레이 에피웨이퍼의 일반적인 주사 현미경 이미지를 보이며, 여기서 각 μLED의 직경은 40㎛이다.
일 예로서, 도 5는 주입 전류의 함수로서 직경이 40㎛인 μLED의 전기 발광 스펙트럼을 보인다.
도 6은 전술한 대로 형성된 μLED의 내부 양자 효율(internal quantum efficiency: IQE)을 보이며 μLED 직경의 함수로 측정되었다. 이는 LED의 IQE가 μLED의 직경이 감소함에 따라 증가함을 나타낸다. 이 결과는 종래의 접근 방식을 사용하여 제조된 모든 이전 μLED의 결과와 다르다. 이는 전술한 방법들이 종래의 제조공정 중에 일반적으로 발생하는 건식에칭 유발의 측벽 손상을 회피하였음을 시사한다.

Claims (20)

  1. 발광 다이오드(LED) 어레이를 제조하는 방법에 있어서,
    III족 질화물 물질의 반도체 층을 형성하는 단계와;
    상기 반도체 층 위에 유전체 마스크 층을 형성하되, 상기 유전체 마스크 층은 상기 반도체 층의 영역을 각각 노출시키는 상기 유전체 마스크 층을 관통한 홀들의 어레이를 갖는 단계와;
    각각의 상기 홀 내에서 LED 구조체를 성장시키는 단계를 포함하는 방법.
  2. 제1항에 있어서,
    각각의 상기 홀 내에서 LED 구조체를 성장시키는 단계는 각각의 상기 홀 내에서 n형 층, 하나 이상의 활성층, 및 p형 층을 성장시키는 것을 포함하는 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 하나 이상의 활성층은 상기 유전체층의 상부 아래에 있는 상부 표면을 갖는 방법.
  4. 전항들 중의 어느 한 항에 있어서,
    상기 유전체 마스크 층을 형성하는 단계는 유전체 물질 층을 성장시키는 단계와 상기 유전체 물질 층 내로 상기 홀들의 어레이를 에칭하는 단계를 포함하는 방법.
  5. 전항들 중의 어느 한 항에 있어서,
    각각의 상기 홀 내에서 상기 LED 구조체를 성장시키기 이전에 상기 반도체 층의 노출된 영역들 각각을 에칭하는 단계를 더 포함하는 방법.
  6. 전항들 중의 어느 한 항에 있어서,
    상기 반도체 층은 모든 상기 LED 구조체에 공통 컨택을 제공하는 방법.
  7. 전항들 중의 어느 한 항에 있어서,
    상기 반도체 층은 도핑되는 방법.
  8. 제1항 내지 제6항 중의 어느 한 항에 있어서,
    상기 반도체 층은 제1 서브층 및 제2 서브층을 포함하되, 상기 제1 서브층 및 제2 서브층은 2차원 전하 캐리어 가스를 형성하도록 배열된 상기 제1 서브층 및 제2 서브층 간의 이종 계면(hetero-interface)을 갖는 방법.
  9. 전항들 중의 어느 한 항에 있어서,
    상기 LED 구조체는 마이크로 LED 구조체이고, 상기 어레이는 4㎛ 내지 500㎛의 피치를 갖는 규칙적인 어레이인 방법.
  10. 전항들 중의 어느 한 항에 있어서,
    상기 LED 구조체 위에 복수의 컨택층 영역을 형성하는 단계를 더 포함하고, 각각의 상기 컨택층 영역은 각각의 상기 LED 구조체의 그룹과 전기적 컨택을 하는 방법.
  11. 마스크 층 및 LED 구조체를 포함하는 전항들 중의 어느 한 항의 방법에 따라 LED 어레이를 생성하는 단계, 및 상기 LED 어레이를 포함하는 LED 디스플레이를 생성하는 단계를 포함하는 LED 디스플레이를 생성하는 방법.
  12. 반도체 층과, 상기 반도체 층 위로 연장되고 자신을 통해 홀들의 어레이를 갖는 유전체 층과, 각각의 상기 홀 내에 형성된 LED 장치를 포함하는 LED 어레이.
  13. 제12항에 있어서,
    각각의 상기 LED 장치는 n형 층과, 하나 이상의 활성층과, p형 층을 포함하는 LED 어레이.
  14. 제12항 또는 제13항에 있어서,
    상기 하나 이상의 활성층은 상기 유전체층의 상부 아래에 있는 상부 표면을 갖는 LED 어레이.
  15. 제12항 내지 제14항 중의 어느 한 항에 있어서,
    상기 반도체 층은 모든 상기 LED 구조체에 공통 컨택을 제공하는 LED 어레이.
  16. 제12항 내지 제15항 중의 어느 한 항에 있어서,
    상기 반도체 층이 도핑되는 LED 어레이.
  17. 제12항 내지 제15항 중의 어느 한 항에 있어서,
    상기 반도체 층은 제1 서브층 및 제2 서브층을 포함하되, 상기 제1 서브층 및 제2 서브층은 2차원 전하 캐리어 가스를 형성하도록 배열된 상기 제1 서브층 및 제2 서브층 간의 이종 계면(hetero-interface)을 갖는 LED 어레이.
  18. 제12항 내지 제17항 중의 어느 한 항에 있어서,
    상기 LED 구조체는 마이크로 LED 구조체이고, 상기 어레이는 4㎛ 내지 500㎛의 피치를 갖는 규칙적인 어레이인 LED 어레이.
  19. 제12항 내지 제18항 중의 어느 한 항에 있어서,
    상기 LED 구조체 위로 연장되는 복수의 컨택층 영역을 더 포함하고, 각각의 상기 컨택층 영역은 각각의 상기 LED 구조체 그룹과 전기적으로 컨택하는 LED 어레이.
  20. 제12항 내지 제19항 중의 어느 한 항에 따른 LED 어레이를 포함하는 LED 디스플레이.
KR1020217013348A 2018-10-09 2019-10-08 Led 어레이 KR20210069101A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB1816455.8A GB201816455D0 (en) 2018-10-09 2018-10-09 LED Arrays
GB1816455.8 2018-10-09
PCT/GB2019/052843 WO2020074875A1 (en) 2018-10-09 2019-10-08 LED Arrays

Publications (1)

Publication Number Publication Date
KR20210069101A true KR20210069101A (ko) 2021-06-10

Family

ID=64394978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217013348A KR20210069101A (ko) 2018-10-09 2019-10-08 Led 어레이

Country Status (7)

Country Link
US (1) US20210335884A1 (ko)
EP (1) EP3864699A1 (ko)
JP (2) JP7407181B2 (ko)
KR (1) KR20210069101A (ko)
CN (1) CN112823421A (ko)
GB (1) GB201816455D0 (ko)
WO (1) WO2020074875A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11418257B2 (en) * 2019-11-18 2022-08-16 Avicenatech Corp. High speed and multi-contact LEDs for data communication
CN111864024A (zh) * 2020-07-24 2020-10-30 武汉大学 一种选区外延生长Micro-LED芯片及其制备方法
DE102021134107A1 (de) 2021-12-21 2023-06-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum herstellen von mikro-halbleiter-leuchtdioden-strukturen und halbleiter-leuchtdiode

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3702700B2 (ja) * 1999-03-31 2005-10-05 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
JP4651161B2 (ja) 2000-07-03 2011-03-16 宣彦 澤木 半導体素子およびその製造方法
JP2003142728A (ja) * 2001-11-02 2003-05-16 Sharp Corp 半導体発光素子の製造方法
US7417258B2 (en) * 2005-04-28 2008-08-26 Sharp Kabushiki Kaisha Semiconductor light-emitting device, and a method of manufacture of a semiconductor device
JP2009071220A (ja) 2007-09-18 2009-04-02 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
TWI392118B (zh) * 2008-12-04 2013-04-01 Huga Optotech Inc 發光二極體之製造方法及發光二極體
JP4586935B2 (ja) 2010-03-17 2010-11-24 パナソニック電工株式会社 半導体発光素子の製造方法
JP2011258631A (ja) 2010-06-07 2011-12-22 Panasonic Corp 発光ダイオード素子およびその製造方法
CN102709410B (zh) * 2012-06-04 2014-08-27 中国科学院半导体研究所 纳米柱发光二极管的制作方法
KR101898679B1 (ko) * 2012-12-14 2018-10-04 삼성전자주식회사 나노구조 발광소자
KR102022266B1 (ko) * 2013-01-29 2019-09-18 삼성전자주식회사 나노구조 반도체 발광소자 제조방법
US20150137072A1 (en) * 2013-11-19 2015-05-21 Gwangju Institute Of Science And Technology Mask for forming semiconductor layer, semiconductor device, and method of fabricating the same
KR20160027610A (ko) 2014-09-01 2016-03-10 삼성전자주식회사 나노구조 반도체 발광소자
WO2016049507A1 (en) 2014-09-26 2016-03-31 Glo Ab Monolithic image chip for near-to-eye display
CN107833878B (zh) * 2017-11-29 2019-06-14 北京工业大学 一种全色堆栈式外延的Micro-LED倒装阵列制备方法
FR3080487B1 (fr) * 2018-04-20 2020-06-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d’un dispositif optoelectronique a matrice de diodes
CN111864024A (zh) 2020-07-24 2020-10-30 武汉大学 一种选区外延生长Micro-LED芯片及其制备方法

Also Published As

Publication number Publication date
JP2024026392A (ja) 2024-02-28
JP7407181B2 (ja) 2023-12-28
EP3864699A1 (en) 2021-08-18
GB201816455D0 (en) 2018-11-28
JP2022504524A (ja) 2022-01-13
CN112823421A (zh) 2021-05-18
US20210335884A1 (en) 2021-10-28
WO2020074875A1 (en) 2020-04-16

Similar Documents

Publication Publication Date Title
US8134163B2 (en) Light-emitting diodes on concave texture substrate
US8058082B2 (en) Light-emitting diode with textured substrate
CN111129026B (zh) 多色发光器件及制造这种器件的方法
JP2024026392A (ja) Ｌｅｄアレイ
US20220278165A1 (en) Led arrays
TWI803827B (zh) 高分辨率單體式ｒｇｂ陣列
TWI493747B (zh) 發光二極體及其形成方法
CN113396480B (zh) 多色电致发光显示装置及其制造方法
KR101721846B1 (ko) 디스플레이용 초소형 질화물계 발광 다이오드 어레이의 제조방법 및 그에 의해 제조된 디스플레이용 초소형 질화물계 발광 다이오드 어레이
US20240006460A1 (en) Voltage-controllable monolithic native rgb arrays
US20220262848A1 (en) Led arrays
KR101166132B1 (ko) 희생층을 구비한 발광다이오드 및 그 제조방법
KR20140036396A (ko) 다공성 투명 전극을 포함하는 발광 다이오드 및 그 제조 방법
TWI803841B (zh) 高分辨率單體式ｒｇｂ陣列
CN117203771A (zh) 形成不同颜色led元件的矩阵的方法
JP2013118379A (ja) 発光ダイオード