CN111129026B - 多色发光器件及制造这种器件的方法 - Google Patents

多色发光器件及制造这种器件的方法 Download PDF

Info

Publication number
CN111129026B
CN111129026B CN201911033289.6A CN201911033289A CN111129026B CN 111129026 B CN111129026 B CN 111129026B CN 201911033289 A CN201911033289 A CN 201911033289A CN 111129026 B CN111129026 B CN 111129026B
Authority
CN
China
Prior art keywords
pixel
layer
semiconductor layer
pixels
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911033289.6A
Other languages
English (en)
Other versions
CN111129026A (zh
Inventor
阿梅莉·迪赛涅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of CN111129026A publication Critical patent/CN111129026A/zh
Application granted granted Critical
Publication of CN111129026B publication Critical patent/CN111129026B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明关于一种发光器件，包括第一、第二和第三像素，其中：‑第一像素包括二维发光单元，其包括具有第一导电类型的第一半导体层、有源层、以及第二导电类型的第二半导体层的垂直堆叠件；‑第二和第三像素中的每个包括三维发光单元，其包括有规律地分布在像素表面的多个相同尺寸的纳米结构，每个纳米结构包括第一导电类型的掺杂锥状半导体核心、覆盖该核心的侧壁的有源层、以及覆盖该有源层的第二导电类型的掺杂半导体层；以及‑第二和第三像素的纳米结构具有不同的尺寸和/或不同的间距。

Description

多色发光器件及制造这种器件的方法
本申请要求享有法国专利申请号18/71328的优先权权益，在法律允许的最大程度上，其内容通过引用整体包含于此。
技术领域
本公开一般涉及基于半导体材料的发光器件及其制造方法。更特别地，目的在于形成多色发光显示器件，也即，包括多个像素，其中不同类型的像素分别能够发射不同波长范围的光。
背景技术
发光显示器件传统上包括多个像素，每个像素可单独控制以将电信号转换为光线。更具体地，每个像素包括发光单元，其包括具有第一导电类型的第一掺杂半导体层、有源层、以及第二导电类型的第二掺杂半导体层的堆叠件。在操作时，在单元的第一和第二半导体层之间施加电流。在此电流作用下，有源层以基本上取决于其成分的波长范围发射光线。每个像素还可以包括控制电路，例如包括一个或多个晶体管，使得能够控制施加在像素的发光单元上的电流强度，以及相应地控制像素所发射的光线的强度。
为了能够显示多色图像，显示器件应当包括多个不同类型的像素，其能够分别以不同波长范围发射。
为了形成多色显示器件，一种可能性是将基于不同半导体材料分开形成的像素转移到同一衬底上。然而，像素在转移衬底上的接合和对齐可以通过精细来实现。特别地，这种技术不适合于形成像素之间间距较小的显示器件，例如，小于10μm。
另一种可能性是形成一种显示器件，其中所有的像素发光单元都以同一波长范围发射，某些像素的发光单元涂有颜色转换层，例如，包含量子点或纳米磷光体的层，其能够将发光单元发射的光线转换成另一波长范围的光线。然而，局部沉积颜色转换层可能很难实现，特别是在小尺寸像素上。而且，颜色转换材料的耐久性一般相对有限。
另一种可能性是在不同的局部外延序列中，通过针对每个序列修改沉积层的成分以获得在不同波长范围中直接发射的像素，从而连续形成不同类型像素的发光单元。然而，此方法的缺点在于成本高，因为实施多个连续外延序列来连续地形成不同类型像素的发光单元。
发明内容
需要一种多色发光显示器件以及制造这种器件的方法，以解决已知解决方案的全部或部分缺陷。
因此，一个实施例提供了一种发光器件，包括能够分别以第一、第二和第三波长范围发射的第一、第二和第三像素，其中：
-第一像素包括二维发光单元，其包括具有第一导电类型的第一掺杂半导体层、有源层、以及第二导电类型的第二掺杂半导体层的垂直堆叠件；
-第二和第三像素中的每个包括三维发光单元，其包括有规律地分布在像素表面的多个相同尺寸的纳米结构，每个纳米结构包括第一导电类型的掺杂锥状半导体核心、覆盖该核心的侧壁的有源层、以及覆盖该有源层的第二导电类型的掺杂半导体层；以及
-第二和第三像素的纳米结构具有不同的尺寸和/或不同的间距。
根据一个实施例，在第一、第二和第三像素的每个中，有源层包括第一材料的半导体层与第二材料的半导体层的交替，其定义多个量子阱。
根据一个实施例，在第一、第二和第三像素的每个中，第一材料是InGaN，并且第二材料是GaN或铟浓度低于第一材料的铟浓度的InGaN。
根据一个实施例，第一像素的第一半导体层和第二和第三像素的半导体核心由N型掺杂GaN或N型掺杂InGaN构成。
根据一个实施例，第一像素的第二半导体层和第二和第三像素的第二导电类型的掺杂半导体层由P型掺杂GaN或P型掺杂InGaN构成。
根据一个实施例，该器件包括基本上平坦的基础半导体层，其表面覆盖有基本上平坦的介电掩膜层，该掩膜层包括与第一像素相对的单个开口，其横向界定第一像素的第一半导体层，以及与第二和第三像素中每个相对的多个开口，其横向界定第二和第三像素的半导体核心，在所述开口中，第一像素的第一半导体层和第二和第三像素的半导体核心布置在基础半导体层的所述表面之上并与其接触。
另一实施例提供了一种制造如上所定义的器件的方法，其中第一像素的第一半导体层和第二和第三像素的半导体核心在同一外延步骤中同时形成。
根据一个实施例，第一像素的第一半导体层和第二和第三像素的半导体核心通过在覆盖有介电掩膜层的基础半导体层的表面上的局部外延而形成。
根据一个实施例，介电掩膜层包括与第二和第三像素中的每个相对的多个开口，其有规律地分布在像素的发光单元的整个表面上。
根据一个实施例，开口是通过蚀刻与基于嵌段共聚物形成的具有受控孔隙的膜的孔相对的介电掩膜层形成的。
根据一个实施例，第一、第二和第三像素的有源层在同一外延步骤中同时形成。
根据一个实施例，关于形成第一、第二和第三像素的有源层的外延生长条件如下：
-生长温度为720℃+/-30℃；
-生长速度为0.12μm/h+/-0.007μm/h；
-铟/镓流动比率范围在2到5之间；
-V/III的半导体比率大于5,000；以及
-压强大约为400mbar。
根据一个实施例，第一像素的第二半导体层和第二和第三像素的半导体层在同一外延步骤中同时形成。
在下面结合附图对特定实施例的非限制性描述中将详细讨论前述以及其他特征和优势。
附图说明
图1是示意性并局部示出根据一个实施例的发光显示器件制造方法的步骤的顶视图；
图2是图1结构的截面图；
图3是示意性并局部示出根据一个实施例的发光显示器件制造方法的另一步骤的截面图；
图4是示意性并局部示出根据一个实施例的发光显示器件制造方法的另一步骤的截面图；
图5是示意性并局部示出根据一个实施例的发光显示器件制造方法的另一步骤的截面图；
图6是示意性并局部示出根据一个实施例的发光显示器件制造方法的另一步骤的截面图；以及
图7是示意性并局部示出根据一个实施例的发光显示器件制造方法的另一步骤的截面图。
具体实施方式
在不同附图中，相同的元件赋予相同的参考标号。特别地，不同实施例公共的结构和/或功能元件可以赋予相同的参考标号并且可以具有相同的结构、尺寸和材料属性。
为了清楚起见，仅示出并详细描述了对于理解所描述实施例有用的那些步骤和元件。具体地，更具体考虑了多色发光显示器件的像素的发光单元的形成。未详细描述像素控制电路的形成以及像素的发光单元之间可能的绝缘结构的形成，因为这些元件的形成都在本领域技术人员的能力范围内。
在下面的描述中，当提及修饰绝对位置的词语，诸如词语“前面”、“后面”、“顶部”、“底部”、“左边”、“右边”等等，或提及修饰相对位置的词语时，诸如词语“之上”、“之下”、“更上”、“更下”等等，或者提及修饰方向的词语时，诸如“水平”、“垂直”等等，除非另有说明，否则是指附图的朝向，在实践中应当理解，所描述的器件可以有不同朝向。
词语“大概”、“近似”、“基本上”和“大约”在本文用于指定所讨论值的加减10％的容差，优选加减5％的容差。
图1到图7示出了根据一个实施例的多色发光显示器件方法示例的连续步骤。
本文考虑包括能够分别以三个不同波长范围来进行发射的三种类型的不同像素的显示器件的形成作为示例。更具体地，在本示例中期望形成这样的显示器件，其包括一个或多个第一类型的像素，称为蓝色像素，能够主要发射例如波长范围从400到490nm的蓝色光；一个或多个第二类型的像素，称为绿色像素，能够主要发射例如波长范围从490到570nm的绿色光；以及一个或多个第三类型的像素，称为红色像素，能够主要发射例如波长范围从570到710nm的红色光。图1到图7示出了单个蓝色像素B、单个绿色像素G和单个红色像素R，在实践中应当理解，显示器件可以每种类型包括多个像素，同一类型的像素在制造分散(dispersion)上相同或类似。
在此示例中，在每个像素中，像素的发光单元的有源层包括对应于多个量子阱的限制装置。更具体地，有源层包括第一材料的半导体层与第二材料的半导体层的交替，每个第一材料层夹在两个第二材料层之间，第一材料的带隙比第二材料的带隙窄。
作为示例，第一和第二材料中的每个主要包括III-V化合物，其包括至少第一III族元素、第二V族元素，以及可能的第三元素，例如除第一元素之外的III族元素。
III族元素的示例包括镓(Ga)、铟(In)或铝(Al)。V族元素的示例包括氮、磷或砷。二元和三元III-V化合物的示例是GaN、AlN、InN、InGaN、AlGaN或AlINGaN。通常，III-V化合物中的元素可以以不同的摩尔分数组合。
在一个优选实施例中，第一材料是InGaN，并且第二材料是GaN或铟浓度低于第一材料的浓度的InGaN。
根据一个实施例的一个方面，提供了在同一外延步骤序列期间，同时形成三种类型的像素的发光单元。
为此，改变不同像素的发光单元的几何形状，从而在同一外延生长步骤期间，在不同类型的像素的有源层中获得不同的铟浓度，由此获得不同类型的像素的发光单元的不同发射波长范围。
更具体地，在关于图1到图7所描述的示例中，器件的蓝色像素B的发光单元是二维单元，每个由具有在单元的整个表面上连续延伸的基本上平坦的半导体层的堆叠件形成。器件的绿色像素G和红色像素R的发光单元是三维单元，每个包括有规律地分布在单元表面上的多个相同或类似的锥状纳米结构，每个纳米结构包括锥体形状的半导体核心，单元的有源层形成在每个纳米结构的半导体核心的侧表面上。在本示例中，绿色像素的发光单元与红色像素的发光单元本质上是通过它们各自的锥状纳米结构的尺寸和/或间距来区分的。更具体地，在本示例中，红色像素的锥状纳米结构的尺寸比绿色像素的锥状纳米结构的尺寸更小的尺寸，并且椎体之间的节距，也即两个相邻椎状纳米结构的中心到中心的距离，在红色像素中小于在绿色像素中。
图1(顶视图)和图2(沿着图1的2-2平面的横截面图)示出了初始结构，其包括例如由蓝宝石(Al2O3)、碳化硅(SiC)或硅(Si)构成的生长衬底101，并且在衬底101的上表面为N型掺杂氮化镓层(GaN)103。层103例如是通过在衬底101的上表面上外延而形成的。缓冲层(未示出)可能可以在衬底101的上表面与层103之间形成界面。在此示例中，层103在显示器件的整个表面上连续延伸。层103的厚度例如基本上在器件的整个表面上是均匀的。
图1和图2更具体示出了在层103的上表面上形成掩膜105的步骤。掩膜105例如由介电材料构成，例如氮化硅(例如，Si3N4)。掩膜105包括与器件的每个像素相对的、出现在层103的上表面上的一个或多个贯穿开口107，其限定了该像素的未来发光单元的形状。更具体地，在此示例中，掩膜105包括：
-与蓝色像素B相对的、例如具有方形或矩形(顶视图中)的单个开口107，基本上在该像素的未来发光单元的整个表面上延伸；
-与绿色像素G相对的、例如具有圆形(顶视图中)的多个相同或相似的开口107，其有规律地分布在该像素的未来发光单元的整个表面上；以及
-与红色像素R相对的、例如具有圆形(顶视图中)的多个相同或相似的开口107，其有规律地分布在该像素的未来发光单元的整个表面上。
作为示例，在顶视图中，分别与绿色像素G、红色像素R相对形成的开口107布置成行和列的阵列。作为示例，在顶视图中，像素B、G和R的发光单元具有大致相同的形状，例如方形或矩形，并且具有相同的横向尺寸。然而，所描述的实施例不限于此特定情况。
作为示例，与像素B相对形成的开口107的横向尺寸的范围从1到20μm，优选地从5到10μm。作为示例，与像素G相对形成的开口107中的每个的横向尺寸(宽度或直径)范围从100到300nm，优选大约200nm，并且与像素G相对的相邻开口107之间的节距(中心到中心的距离)范围从1到3μm，例如大约2μm。作为示例，与像素R相对形成的开口107中的每个的横向尺寸范围从10到100nm，优选地从20到50nm，并且与像素R相对的相邻开口107之间的节距范围从100nm到1μm，优选地从200nm到500nm。掩膜105的厚度范围例如从10到100nm，优选地从20到40nm。
开口107例如是通过光刻技术或者还通过电子束光刻技术形成的。为了限定非常小尺寸的开口107，特别是与像素R相对的，光刻或电子束光刻的备选方案包括在掩膜105的上表面上沉积基于嵌段共聚物的具有受控孔隙的膜，接着蚀刻与共聚物膜的孔相对的掩膜105以形成开口107。实施这种方法的示例例如在Ricardo Ruiz等人的标题为“DensityMultiplication and Improved Lithography by Directed Block Copolymer Assembly(密度倍增和通过定向嵌段共聚物组装改进光刻技术)”的文章(科学(Science)2008年8月15日：第321卷,期号5891,页码936-939)中做了描述。
图3到图7示出了形成掩膜105之后的各种沉积步骤。为了清楚起见，在这些附图中仅示出了像素B的一部分，对应于图2中区域109B的放大，像素G的一部分，对应于图2中区域109G的放大，以及像素R的一部分，对应于图2中区域109R的放大。
图3示出了在图1和图2结构的上表面上外延沉积N型掺杂半导体材料的步骤。在此步骤中，在开口107的底部处，从层103的上表面执行外延生长。因此，沉积位于掩膜105的开口107对面。沉积材料例如是N型掺杂GaN或N型掺杂InGaN。在器件的所有像素中同时执行外延生长。外延生长例如通过MOCVD(“金属有机化学气相沉积”)来执行。
在像素B中，由于开口107的尺寸相对较大，生长基本上是均匀的，这导致形成在开口107的整个表面上延伸的基本平坦的层111B。分别在像素G和像素R中，由于开口107的小尺寸，在每个开口107的相对处获得对应于该像素的未来发光单元的初步锥状结构的核心的锥状纳米结构111G和111R。结构111G、111R例如为六角椎体形状。在层103由GaN构成的情况下，层103的上表面优选地对应于层103的镓极性表面，有利于与像素G和R的开口107相对的椎状生长。
作为示例，在图3的生长步骤结束时，层111B的厚度范围从10到100nm，并且椎体111G和111R中每个的高度基本相等，例如等于其形成所相对的开口107的宽度的30％以内。
图4示出在图3结构的上表面上外延沉积N型掺杂半导体材料层113的步骤。在此步骤中，在像素B中从层111B的上表面、并且在像素G和R中从椎体111G和111R的侧表面执行外延生长。因此，沉积位于图3结构的层111B和锥状结构111G、111R对面。在器件的所有像素中同时执行外延生长。外延生长例如通过MOCVD来执行。沉积材料因此是N型掺杂GaN或N型掺杂InGaN。作为示例，沉积材料与图3步骤中的相同，但是在图3步骤和图4步骤之间设置生长停止。在此步骤中沉积的层113的厚度例如在器件的所有像素上基本上相同，例如范围从50到250nm，例如大约100nm。层113形成缓冲层，具体地形成围绕椎体111G、111R的壳体，以供像素的发光单元有源层上的后续沉积步骤。
图5示出在器件的像素B、G和R中的有源层的外延沉积步骤。在此步骤中，在像素B中从层113的上表面、并且在像素G和R中从层113形成的锥状壳体的侧表面执行外延生长。因此，沉积位于像素B中平坦层113对面、并且像素G和R中由层113形成的锥状壳体对面。在所有器件像素中同时执行外延生长。外延生
长例如通过MOCVD来执行。在此步骤中，沉积第一材料(例如，InGaN)的半导体层与具有比第一材料的带隙更宽带隙的第二材料(例如，GaN或铟浓度低于第一材料的InGaN)的半导体层的交替，以形成量子阱堆叠件，例如从1到10个量子阱的堆叠件。作为示例，有源层115的总体厚度范围从10到100nm。有源层115的外延生长条件例如如下：
-生长温度为720℃+/-30℃；
-生长速度为0.12μm/h+/-0.007μm/h；
-铟/镓流动比率范围在2到5之间；
-V/III比率大于5,000，并且优选为10,000或更多；
-压强大约为400mbar或更大；以及
-阱厚度范围从2到3nm。
有源层115的厚度例如在器件的所有像素中基本上相同。然而，由于像素B、G和R之间的生成表面几何形状差异，有源层115的每个InGaN层中的铟浓度在像素B、G和R之间不同(并且针对其，尽管像素B、G和R的所有有源层具有相同的外延生长条件，因为它们是在单个步骤中同时执行的)。应当特别注意，椎体具有有利于铟结合的半极性面。更特别地，在像素B中获得比像素G中更低的铟浓度，并且在像素G中获得比像素R中更低的铟浓度。这在像素B、G和R中提供了不同的发射波长范围，更具体地，在本示例中，像素B中主要发射蓝色，像素G中主要发射绿色，并且像素R中主要发射红色。
图6示出在每个像素中，在有源层115的上表面上外延沉积P型掺杂半导体材料层117的步骤。在器件的所有像素中同时沉积层117。层117例如在像素的发光单元的整体表面上连续延伸。层117例如通过MOCVD来沉积。有源层117例如沉积在足够大的厚度上，以在每一个像素G和R上形成在像素的发光单元的整体表面上延伸的聚结层。沉积材料例如是P型掺杂GaN或P型掺杂InGaN。层117的厚度范围例如从50到250nm，例如大约100nm。
尽管在附图中未示出，但是可以在有源层115和P型层117之间沉积电阻挡层。进一步地，间隔物(例如非故意掺杂的半导体材料)可以基于像素G和R的锥状纳米结构沉积在例如N型层113和有源层115之间，和/或在有源层115和P型层117之间。
图7示出在每个像素中，在P型层117的上表面上并与之接触的导电层119的沉积步骤。在器件的所有像素中同时沉积层119。作为示例，在每个像素中，层119在器件的发光单元的整个表面上连续延伸。层119例如通过保形沉积方法沉积以在发光单元的整个表面上具有基本上恒定的厚度。层119特别地使得在器件的每个像素G和R中，在该像素的所有椎体中对P型层117进行集体接触。在每个像素G和R中，还可以经由层103和核心111R、111G，在该像素的所有椎体中对N型层113进行集体接触。层119例如由透明导电材料构成，例如氧化铟锡(ITO)。作为变体，如果衬底101是透明的，显示器件可以旨在通过其下表面发射光，这种情况下层119可以由不透明导电材料构成，例如金属，优选的反射性金属。在另一变体中，在显示器件旨在通过其上表面发射光的情况下，并且在P型层115是在像素的整个表面上延伸的连续层的情况下，导电层119可以由不透明导电材料构成，例如金属，并且仅覆盖像素表面的一部分，例如不超过像素表面的一半。
上文关于图1到图7已经描述了制造包括能够发射不同波长范围的光的不同类型的单元的发光单元的单片式装配的方法示例。
为了形成完整的显示器件，例如基于MOS晶体管的基本控制电路应当连接到每个发光单元，该控制电路使得能够单独调整单元中流过的电流并相应调整单元发射的光强。这种控制电路的形成在本文将不详细描述。作为示例，它可被提供以与通过图1到图7的方法所形成的发光单元阵列结合，例如在CMOS技术中例如通过直接键合形成在硅衬底内部和顶部的集成电路，该集成电路包括分别连接到不同发光单元的对应的基本控制电路阵列。
关于图1到图7描述的方法的优势在于它使得能够在外延步骤的同一序列中以及通过使用单个掩膜105，同时形成至少三种类型的、能够分别在三个不同波带发射的发光单元。
已经描述了各种实施例和变体。本领域技术人员将会理解，这些各种实施例和变体的某些特征可以组合，并且本领域技术人员可以想到其他变体。特别地，尽管上面已经描述了使得能够同时形成分别发射蓝色、绿色和红色的三种类型的发光单元的优选实施例，但是所描述的实施例不限于此特定情况。特别地，通过改变锥状纳米结构的尺寸和/或间距和/或有源层115的材料成分，可以形成在除了上文提到的之外的其他波带中发射的发光单元。进一步地，上文已经描述了包括二维发光单元(像素B)和两个不同的三维发光单元(像素G和R)的实施例。作为变体，不同的三维发光单元的数目可以大于2以形成包括分别在不同波带中发射的至少四种不同类型像素的显示器件。
进一步地，为了限制在实施上述方法的不同沉积步骤时衬底101的应力和弯曲风险，界定器件的不同像素的沟槽(未示出)可以在形成掩膜105之前蚀刻在半导体层103中，例如沿着层103的整个高度。
进一步地，应当注意，上述半导体层的所有导电类型可以反转。
这种变更、修改和改进旨在于作为本公开的一部分，并且旨在于在本发明的精神和范围内。相应地，前述描述仅作为示例方式而不旨在于限制。本发明仅受所附权利要求及其等效物中所定义的限制。

Claims (12)

1.一种发光器件，包括能够分别以第一波长范围、第二波长范围和第三波长范围发射的第一像素(B)、第二像素(G)和第三像素(R)，其中：
-第一像素(B)包括二维发光单元，其包括第一导电类型的第一掺杂半导体层(111B)、有源层(115)、以及第二导电类型的第二掺杂半导体层(117)的垂直堆叠件，所述第一掺杂半导体层(111B)和所述第二掺杂半导体层(117)中的每一个都是在所述二维发光单元的整个表面上延伸的平坦层；
-第二像素(G)和第三像素(R)中的每个包括三维发光单元，其包括有规律地分布在像素表面上的多个相同尺寸的纳米结构，每个纳米结构包括第一导电类型的掺杂锥状半导体核心(111G、111R)、覆盖所述核心的侧壁的有源层(115)、以及覆盖所述有源层的第二导电类型的第二掺杂半导体层(117)；以及
-第二像素(G)和第三像素(R)的所述纳米结构具有不同的尺寸和/或不同的间距，
所述器件还包括平坦的基础半导体层(103)，其表面覆盖有平坦的介电掩膜层，所述掩膜层包括与第一像素(B)相对的单个开口，其横向界定第一像素(B)的所述第一掺杂半导体层(111B)，以及与第二像素(G)和第三像素(R)中的每个相对的多个开口(107)，其横向界定第二像素(G)和第三像素(R)的半导体核心(111G、111R)，在所述开口(107)中，第一像素(B)的第一掺杂半导体层(111B)、以及第二像素(G)和第三像素(R)的半导体核心(111G、111R)布置在基础半导体层(103)的所述表面之上并与其接触。
2.根据权利要求1所述的器件，其中，在第一像素(B)、第二像素(G)和第三像素(R)的每个中，所述有源层(115)包括第一材料的半导体层与第二材料的半导体层的交替，其定义多个量子阱。
3.根据权利要求2所述的器件，其中，在第一像素(B)、第二像素(G)和第三像素(R)的每个中，第一材料是InGaN，并且第二材料是GaN或铟浓度低于第一材料的InGaN。
4.根据权利要求1到3任一项所述的器件，其中第一像素(B)的第一掺杂半导体层(111B)、以及第二像素(G)和第三像素(R)的半导体核心(111G、111R)由N型掺杂GaN或N型掺杂InGaN构成。
5.根据权利要求1到3任一项所述的器件，其中第一像素(B)的第二掺杂半导体层(117)、以及第二像素(G)和第三像素(R)的第二导电类型的掺杂半导体层由P型掺杂GaN或P型掺杂InGaN构成。
6.一种制造根据权利要求1到5任一项所述的器件的方法，其中第一像素(B)的第一掺杂半导体层(111B)、以及第二像素(G)和第三像素(R)的半导体核心(111G、111R)在同一外延步骤中同时形成。
7.根据权利要求6所述的方法，其中第一像素(B)的第一掺杂半导体层(111B)、以及第二像素(G)和第三像素(R)的半导体核心(111G、111R)通过在覆盖有介电掩膜层(105)的基础半导体层(103)的表面上的局部外延而形成。
8.根据权利要求7所述的方法，其中所述介电掩膜层(105)包括与第二像素(G)和第三像素(R)中的每个相对的多个开口(107)，其有规律地分布在像素的发光单元的整个表面上。
9.根据权利要求8所述的方法，其中所述开口(107)是通过蚀刻与基于嵌段共聚物形成的具有受控孔隙的膜的孔相对的介电掩膜层而形成的。
10.根据权利要求6到9任一项所述的方法，其中第一像素(B)、第二像素(G)和第三像素(R)的所述有源层(115)在同一外延步骤中同时形成。
11.根据权利要求10所述的方法，其中关于形成第一像素(B)、第二像素(G)和第三像素(R)的所述有源层的外延生长条件如下：
-生长温度为720℃+/-30℃；
-生长速度为0.12μm/h+/-0.007μm/h；
-铟/镓流动比率在2到5之间；
-V/III的半导体比率大于5,000；以及
-压强为400mbar。
12.根据权利要求6到9任一所述的方法，其中第一像素(B)的第二掺杂半导体层(117)和第二像素(G)和第三像素(R)的第二掺杂半导体层(117)在同一外延步骤中同时形成。
CN201911033289.6A 2018-10-29 2019-10-28 多色发光器件及制造这种器件的方法 Active CN111129026B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR18/71328 2018-10-29
FR1871328A FR3087942B1 (fr) 2018-10-29 2018-10-29 Dispositif d'affichage electroluminescent multi-couleurs et procede de fabrication d'un tel dispositif

Publications (2)

Publication Number Publication Date
CN111129026A CN111129026A (zh) 2020-05-08
CN111129026B true CN111129026B (zh) 2024-04-02

Family

ID=65444264

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911033289.6A Active CN111129026B (zh) 2018-10-29 2019-10-28 多色发光器件及制造这种器件的方法

Country Status (4)

Country Link
US (1) US11424386B2 (zh)
EP (1) EP3648165B1 (zh)
CN (1) CN111129026B (zh)
FR (1) FR3087942B1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021231772A1 (en) * 2020-05-15 2021-11-18 Lumileds Llc Light-emitting device with configurable spatial distribution of emission intensity
US11322649B2 (en) 2020-09-15 2022-05-03 Applied Materials, Inc. Three color light sources integrated on a single wafer
FR3119931B1 (fr) 2021-02-17 2024-04-05 Commissariat Energie Atomique Dispositif optoélectronique et procédé de fabrication d'un tel dispositif
US11682752B2 (en) * 2021-03-31 2023-06-20 Lumileds Llc Light-emitting device with nano-structured light extraction layer
FR3122038B1 (fr) 2021-04-20 2023-04-14 Commissariat Energie Atomique Dispositif optoélectronique comportant un empilement à puits quantiques multiples
FR3122037B1 (fr) 2021-04-20 2023-04-14 Commissariat Energie Atomique Procédé de fabrication d'un dispositif optoélectronique ou photovoltaïque, et dispositif réalisé par ce procédé
KR20240017690A (ko) * 2022-08-01 2024-02-08 삼성전자주식회사 발광 소자

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263172A (zh) * 2010-05-31 2011-11-30 三星电子株式会社 半导体芯片、发光器件和制造半导体芯片的方法
CN103325899A (zh) * 2012-03-20 2013-09-25 三星电子株式会社 白光发光二极管

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
JP3659201B2 (ja) * 2001-07-11 2005-06-15 ソニー株式会社 半導体発光素子、画像表示装置、照明装置及び半導体発光素子の製造方法
WO2014197799A1 (en) * 2013-06-07 2014-12-11 Glo-Usa, Inc. Multicolor led and method of fabricating thereof
JP7154133B2 (ja) * 2016-05-04 2022-10-17 ナノシス， インコーポレイテッド 異なる色のｌｅｄを含むモノリシックマルチカラー直視型ディスプレイおよびそれを製造する方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263172A (zh) * 2010-05-31 2011-11-30 三星电子株式会社 半导体芯片、发光器件和制造半导体芯片的方法
CN103325899A (zh) * 2012-03-20 2013-09-25 三星电子株式会社 白光发光二极管

Also Published As

Publication number Publication date
FR3087942B1 (fr) 2021-09-17
US20200135976A1 (en) 2020-04-30
CN111129026A (zh) 2020-05-08
EP3648165B1 (fr) 2021-06-23
US11424386B2 (en) 2022-08-23
FR3087942A1 (fr) 2020-05-01
EP3648165A1 (fr) 2020-05-06

Similar Documents

Publication Publication Date Title
CN111129026B (zh) 多色发光器件及制造这种器件的方法
US8058082B2 (en) Light-emitting diode with textured substrate
TWI811298B (zh) 發射器、發射裝置以及相關的顯示幕和製造方法
CN113396480B (zh) 多色电致发光显示装置及其制造方法
CN114521296A (zh) 发光二极管阵列
TWI803827B (zh) 高分辨率單體式ｒｇｂ陣列
JP2024026392A (ja) Ｌｅｄアレイ
US20200119085A1 (en) Vertical stacks of light emitting diodes and control transistors and method of making thereof
KR20230060507A (ko) Led 디바이스 및 led 디바이스를 제조하는 방법
JP2023526833A (ja) 直視型ディスプレイのためのサブピクセル発光ダイオードおよびその製造方法
KR20220140748A (ko) 마이크로-led 및 이의 제작 방법
US10290768B2 (en) Nanowire formation methods
US20240006460A1 (en) Voltage-controllable monolithic native rgb arrays
JP2022541557A (ja) Ｌｅｄアレイ
TWI803841B (zh) 高分辨率單體式ｒｇｂ陣列
CN213583790U (zh) Micro-LED垂直芯片结构及光学组件
CN117203771A (zh) 形成不同颜色led元件的矩阵的方法
KR20200051380A (ko) 패시브 매트릭스 구동 방식의 마이크로 led 소자 및 이의 제조방법
KR20200058833A (ko) 액티브 매트릭스 구동 방식의 마이크로 led

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant