JP7154133B2 - 異なる色のｌｅｄを含むモノリシックマルチカラー直視型ディスプレイおよびそれを製造する方法 - Google Patents

異なる色のｌｅｄを含むモノリシックマルチカラー直視型ディスプレイおよびそれを製造する方法 Download PDF

Info

Publication number
JP7154133B2
JP7154133B2 JP2018558223A JP2018558223A JP7154133B2 JP 7154133 B2 JP7154133 B2 JP 7154133B2 JP 2018558223 A JP2018558223 A JP 2018558223A JP 2018558223 A JP2018558223 A JP 2018558223A JP 7154133 B2 JP7154133 B2 JP 7154133B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
region
light emitting
green
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018558223A
Other languages
English (en)
Other versions
JP2019516251A (ja
Inventor
ジュニア．， リチャード ピー． シュナイダー
ベンジャミン ルアン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanosys Inc
Original Assignee
Nanosys Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanosys Inc filed Critical Nanosys Inc
Publication of JP2019516251A publication Critical patent/JP2019516251A/ja
Application granted granted Critical
Publication of JP7154133B2 publication Critical patent/JP7154133B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

関連出願
本願は、２０１６年５月４日に出願された米国特許仮出願第６２／３３１，８５９号および２０１７年２月２８日に出願された米国特許仮出願第６２／４６４，５０４号の優先権の利益を享受する。それらの出願の開示全体は、参照により本明細書に組み入れられる。
分野
本発明は、モノリシックマルチカラーディスプレイデバイスに関し、特に異なる色のＬＥＤを含むモノリシックマルチカラー直視型ディスプレイデバイスおよびそれを製造する方法に関する。
発光ダイオード（ＬＥＤ）などの発光デバイスについて、放射波長は、厚さで決定される閉じ込め効果と共にＬＥＤのアクティブ領域のバンドギャップによって決定される。多くの場合、アクティブ領域はひとつ以上のバルク半導体レイヤまたは量子井戸（ＱＷ）を含む。ＧａＮベースデバイスなどのＩＩＩ窒化物ベースのＬＥＤデバイスでは、アクティブ領域（例えば、バルク半導体レイヤまたはＱＷ井戸レイヤ）物質は、ＩｎｘＧａ１－ｘＮ（ここで０＜ｘ＜１）などの三元系であることが好ましい。
そのようなＩＩＩ窒化物のバンドギャップはアクティブ領域に組み入れられたＩｎの量に依存する。インジウム組み入れが大きいとより小さなバンドギャップが生じ、これはしたがって発せられる光の波長をより長くする。本明細書で用いられる場合、用語「波長」はＬＥＤのピーク放射波長を指す。半導体ＬＥＤの典型的な放射スペクトルはピーク波長を中心とする波長狭帯域であることは理解されるべきである。
従来技術のマルチカラーＬＥＤアレイはいくつかの欠点に苦しむ。いくつかのマルチカラーＬＥＤは、同じナノワイヤの異なる部分から異なる色の光（すなわち、異なる波長）を発するナノワイヤＬＥＤを形成するが、これは、同じナノワイヤＬＥＤから異なる放射波長を制御して選択的に活性化することを難しくする。
本開示のある態様によると、基板上に設けられた複数の発光ダイオードを含む発光デバイスが提供される。複数の発光ダイオードは、第１ピーク波長の光を発するよう構成された第１タイプアクティブ領域を含む第１発光ダイオードと、前記第１ピーク波長と同じか異なる第２ピーク波長の光を発するよう構成された第２タイプアクティブ領域を含む第２発光ダイオードと、前記第１および第２ピーク波長より大きな第３ピーク波長の光を発するよう構成された第３発光ダイオードと、を含む。
本開示の他の態様によると、発光デバイスを形成する方法が提供され、該方法は、第１ピーク波長の光を発するよう構成された第１タイプアクティブ領域を含む第１発光ダイオードを基板上に形成するステップと、前記第１ピーク波長と同じか異なる第２ピーク波長の光を発するよう構成された第２タイプアクティブ領域を含む第２発光ダイオードを前記基板上に形成するステップと、前記第１および第２ピーク波長より大きな第３ピーク波長の光を発するよう構成された第３発光ダイオードを形成するステップと、を含む。
本開示のある態様によると、発光デバイスは、第１ピーク波長の光を発するよう構成された第１発光ダイオードであって、第１タイプアクティブ領域を含む第１スタックを含む第１発光ダイオードと、前記第１波長とは異なる第２波長の光を発するよう構成された第２発光ダイオードであって、前記第１タイプアクティブ領域と、前記第１タイプアクティブ領域とは異なる組成を有する第２タイプアクティブ領域と、を含む第２スタックを含む第２発光ダイオードと、前記第１波長とも前記第２波長とも異なる第３波長の光を発するよう構成された第３発光ダイオードであって、前記第１タイプアクティブ領域と、前記第２タイプアクティブ領域と、前記第１タイプアクティブ領域とも前記第２タイプアクティブ領域とも異なる組成を有する第３タイプアクティブ領域と、を含む第３スタックを含む第３発光ダイオードと、を備える。
本開示のある態様によると、半導体デバイスを製造する方法は、第１半導体レイヤを形成するステップと、前記第１半導体レイヤの第１部分に第１マスキングレイヤを形成するステップと、前記第１マスキングレイヤが前記第１半導体レイヤの前記第１部分に設けられている間に前記第１マスキングレイヤから露出している前記第１半導体レイヤの第２部分に第２半導体レイヤを形成するステップと、前記第２半導体レイヤの第１部分に第２マスキングレイヤを形成するステップと、前記第１マスキングレイヤが前記第１半導体レイヤの前記第１部分に設けられかつ前記第２マスキングレイヤが前記第２半導体レイヤの前記第１部分に設けられている間に前記第２マスキングレイヤから露出している前記第２半導体レイヤの第２部分に第３半導体レイヤを形成するステップと、前記第３半導体レイヤの第２部分が露出している間に前記第３半導体レイヤの第１部分に第３マスキングレイヤを形成するステップと、前記第１、第２および第３半導体レイヤをエッチングすることで第１、第２および第３スタックを形成するステップと、を含む。
本開示のある態様によると、発光デバイスは、前記基板上に設けられた複数の発光ダイオードであって、前記複数の発光ダイオードのそれぞれが、第１導電タイプの半導体ナノワイヤと、対応するナノワイヤを囲むアクティブ領域と、対応するアクティブ領域を横方向に囲む半導体接合レイヤと、を含み、前記半導体接合レイヤが前記第１導電タイプの逆の第２導電タイプのドーピングを有する、複数の発光ダイオードを備える。前記複数の発光ダイオードは第１ピーク波長の光を発する第１タイプアクティブ領域を含む第１発光ダイオードと、前記第１ピーク波長と同じか異なる第２ピーク波長の光を発する第２タイプアクティブ領域を含む第２発光ダイオードと、第３タイプアクティブ領域を含む第３発光ダイオードと、前記第３タイプアクティブ領域を覆って設けられる発光構造と、を含む。前記発光構造は、前記第１および第２ピーク波長より大きな第３ピーク波長の光を発する。
本開示の他の態様によると、発光デバイスアレイの形成方法は以下を含む。半導体物質レイヤを含む基板を提供することと、前記基板の上面に複数の貫通開口を含むパターン化成長マスクを形成することと、前記パターン化成長マスクを通じて第１半導体ナノワイヤ、第２半導体ナノワイヤおよび第３半導体ナノワイヤを形成することであって、前記第１、第２および第３半導体ナノワイヤのそれぞれが前記基板の前記上面に実質的に垂直な方向に沿って前記パターン化成長マスク内の対応する開口を通って延びる、形成することと、前記第１、第２および第３ナノワイヤのそれぞれの周りに、第１タイプアクティブ領域と、第２タイプアクティブ領域の第１インスタンスと、前記第２タイプアクティブ領域の第２インスタンスと、を形成することと、前記第１タイプアクティブ領域、前記第２タイプアクティブ領域の前記第１インスタンス、および前記第２タイプアクティブ領域の前記第２インスタンスのそれぞれの上に、第１半導体接合レイヤと、第２半導体接合レイヤと、第３半導体接合レイヤおよび発光構造の組み合わせと、を形成すること。第１タイプアクティブ領域は、第１ピーク波長の光を発するよう構成され、前記第２タイプアクティブ領域の各インスタンスは、前記第１ピーク波長と同じか異なる第２ピーク波長の光を発するよう構成され、前記発光構造は、前記第１および第２ピーク波長より大きな第３ピーク波長の光を発するよう構成される。
本開示の他の態様によると、半導体デバイスを作成する方法は、第１半導体レイヤを形成することと、前記第１半導体レイヤの第１部分の上に第１マスキングレイヤを形成することと、前記第１マスキングレイヤにではなく前記第１マスキングレイヤから露出する前記第１半導体レイヤの第２部分に第２半導体レイヤを選択的に成長させることと、前記第２半導体レイヤの第１部分の上に第２マスキングレイヤを形成することと、前記第２マスキングレイヤにではなく前記第２マスキングレイヤから露出する前記第２半導体レイヤの第２部分に第３半導体レイヤを選択的に成長させることと、を含む。
本開示の他の態様によると、発光デバイスは、複数の青色発光ナノワイヤ発光ダイオードと、複数の緑色発光ナノワイヤ発光ダイオードと、複数の赤色発光有機発光ダイオードと、を含む。
本開示の実施の形態に係る、複数色の発光ダイオードを伴う基板の平面図である。
本開示の実施の形態に係る、パターン化成長マスクの形成後の、モノリシックマルチカラーピクセルを形成するための例示的な第１構造の垂直断面図である。
本開示の実施の形態に係る、半導体ナノワイヤを形成した後の例示的な第１構造の垂直断面図である。
本開示の実施の形態に係る、インナシェルを形成した後の例示的な第１構造の垂直断面図である。
本開示の実施の形態に係る、二つの異なるタイプのアクティブ領域の形成後の例示的な第１構造の垂直断面図である。
本開示の実施の形態に係る、緑色および青色発光領域をカバーするためのパターン化マスキングレイヤスタックの形成後の例示的な第１構造の垂直断面図である。
本開示の実施の形態に係る、赤色光を発するアクティブ領域の形成後の例示的な第１構造の垂直断面図である。
本開示の実施の形態に係る、パターン化マスキングレイヤスタックの除去後の例示的な第１構造の垂直断面図である。
本開示の実施の形態に係る、半導体接合レイヤの形成後の例示的な第１構造の垂直断面図である。
本開示の実施の形態に係る、半導体接合レイヤの堆積およびパターン化による半導体接合レイヤの形成後の例示的な第１構造の代替的な実施の形態の垂直断面図である。
本開示の実施の形態に係る、半導体接合レイヤの形成後の例示的な第２構造の垂直断面図である。
本開示の実施の形態に係る、赤色発光領域における赤色発光物質部分の形成後の例示的な第２構造の垂直断面図である。
本開示の実施の形態に係る、半導体接合レイヤのパターン化後の例示的な第２構造の垂直断面図である。
本開示の実施の形態に係る、発光デバイスアレイの代替的な実施の形態の垂直断面図である。
本開示の実施の形態に係る、第１、第２および第３発光領域における第１タイプアクティブ領域の形成後の例示的な第３構造の垂直断面図である。
本開示の実施の形態に係る、第２および第３発光領域における第２タイプアクティブ領域の形成後の例示的な第３構造の垂直断面図である。
本開示の実施の形態に係る、第３発光領域における第３タイプアクティブ領域の形成後の例示的な第３構造の垂直断面図である。
本開示の実施の形態に係る、半導体接合レイヤの形成後の例示的な第３構造の垂直断面図である。
本開示の実施の形態に係る、複数色の発光ダイオードを伴う基板の平面図である。
図２０Ａは、本開示の実施の形態に係る、半導体物質レイヤを基板に提供した後の例示的な第４構造の平面図である。図２０Ｂは、図２０Ａの垂直平面Ｂ－Ｂ’に沿った垂直断面図である。 図２０Ａは、本開示の実施の形態に係る、半導体物質レイヤを基板に提供した後の例示的な第４構造の平面図である。図２０Ｂは、図２０Ａの垂直平面Ｂ－Ｂ’に沿った垂直断面図である。
本開示の実施の形態に係る、第１タイプアクティブ領域レイヤの形成後の例示的な第４構造の平面図である。
図２１Ａの垂直平面Ｂ－Ｂ’に沿った垂直断面図である。
本開示の実施の形態に係る、第１マスキングレイヤおよび第２タイプアクティブ領域レイヤの形成後の例示的な第４構造の平面図である。
図２２Ａの垂直平面Ｂ－Ｂ’に沿った垂直断面図である。
本開示の実施の形態に係る、第２マスキングレイヤおよび第３タイプアクティブ領域レイヤの形成後の例示的な第４構造の平面図である。
図２３Ａの垂直平面Ｂ－Ｂ’に沿った垂直断面図である。
本開示の実施の形態に係る、第３マスキングレイヤの形成後の例示的な第４構造の平面図である。
図２４Ａの垂直平面Ｂ－Ｂ’に沿った垂直断面図である。
図２５Ａは、本開示の実施の形態に係る、アクティブ領域レイヤのパターン化後の例示的な第４構造の平面図である。図２５Ｂは、図２５Ａの垂直平面Ｂ－Ｂ’に沿った垂直断面図である。 図２５Ａは、本開示の実施の形態に係る、アクティブ領域レイヤのパターン化後の例示的な第４構造の平面図である。図２５Ｂは、図２５Ａの垂直平面Ｂ－Ｂ’に沿った垂直断面図である。
本開示の実施の形態に係る、マスキングレイヤの除去後の例示的な第４構造の平面図である。
図２６Ａの垂直平面Ｂ－Ｂ’に沿った垂直断面図である。
図２６Ｃ－２６Ｇは、本開示の実施の形態に係る、複数タイプのアクティブ領域の形成中の、例示的な第４構造の代替的な実施の形態の連続垂直断面図である。 図２６Ｃ－２６Ｇは、本開示の実施の形態に係る、複数タイプのアクティブ領域の形成中の、例示的な第４構造の代替的な実施の形態の連続垂直断面図である。 図２６Ｃ－２６Ｇは、本開示の実施の形態に係る、複数タイプのアクティブ領域の形成中の、例示的な第４構造の代替的な実施の形態の連続垂直断面図である。 図２６Ｃ－２６Ｇは、本開示の実施の形態に係る、複数タイプのアクティブ領域の形成中の、例示的な第４構造の代替的な実施の形態の連続垂直断面図である。 図２６Ｃ－２６Ｇは、本開示の実施の形態に係る、複数タイプのアクティブ領域の形成中の、例示的な第４構造の代替的な実施の形態の連続垂直断面図である。
図２６Ｈ－２６Ｊは、本開示の実施の形態に係る、複数タイプのアクティブ領域の形成中の、例示的な第４構造の別の代替的な実施の形態の連続垂直断面図である。 図２６Ｈ－２６Ｊは、本開示の実施の形態に係る、複数タイプのアクティブ領域の形成中の、例示的な第４構造の別の代替的な実施の形態の連続垂直断面図である。 図２６Ｈ－２６Ｊは、本開示の実施の形態に係る、複数タイプのアクティブ領域の形成中の、例示的な第４構造の別の代替的な実施の形態の連続垂直断面図である。
本開示の実施の形態に係る、連続的半導体接合レイヤを堆積した後の例示的な第４構造の平面図である。
図２７Ａの垂直平面Ｂ－Ｂ’に沿った垂直断面図である。
本開示の実施の形態に係る、連続的半導体接合レイヤのパターン化後の例示的な第４構造の平面図である。
図２８Ａの垂直平面Ｂ－Ｂ’に沿った垂直断面図である。
本開示の実施の形態に係る、透明導電レイヤの形成後の例示的な第４構造の平面図である。
図２９Ａの垂直平面Ｂ－Ｂ’に沿った垂直断面図である。
本開示の実施の形態に係る、構造を介した接点の形成後の例示的な第４構造の平面図である。
図３０Ａの垂直平面Ｂ－Ｂ’に沿った垂直断面図である。
本明細書で用いられる場合、「ｐ平面」は「ピラミッド平面」を意味し、これはＩＩＩ窒化物系の
Figure 0007154133000001
平面のいずれかであってもよく、「ｃ平面」は｛０００１｝平面を表し、「ｍ平面」は
Figure 0007154133000002
平面のいずれかを表す。成長レートは、そうでないと指定されない場合、成長面に垂直な方向に沿ったレイヤ成長レートを意味する。
本明細書において、「動力学的に制限された成長レジーム」は、成長レートが熱力学的平衡に到達するのが主としてエネルギバリア（低温、ソース物質のクラッキング、表面結合の解放など）によって妨げられる成長レジームを意味する。「マスフロー制限された成長レジーム」は、成長エリアの沈殿は主に妨げられないが成長レートが成長エリアにおけるソース物質の濃度により制限される成長レジームを意味する。「ＩＩＩ族制限された成長レジーム」は、ＩＩＩ列元素に関してマスフロー制限された成長レジームを意味し、一方、「Ｖ族制限された成長レジーム」は、Ｖ列元素に関してマスフロー制限された成長レジームを意味する。
単一半導体基板上に、すなわち、複数の基板を互いに積み重ねることなく、複数の異なるピーク波長を有する発光ダイオードを形成する方法は、例えば、Ｏｈｌｓｓｏｎらに付与された米国特許第９，０５４，２３３号に開示されており、これは参照によりその全体が本明細書に組み入れられる。単一の半導体基板を用いるそのようなモノリシック発光ダイオードは直視型ディスプレイデバイスの製造中のダイ移送プロセスを取り除くという顕著な利点を提供するものの、そのプロセスは、ピクセルごとに、三つの異なる幾何学フィーチャに基づく各ピクセルからの、赤色、緑色および青色放射スペクトル用の三種類の発光ダイオードのピーク放射波長を提供することを含む。
本開示の実施の形態では、マルチカラー（例えば、三色以上）直視型ディスプレイの製造方法は、ピクセルごとに二つの異なる幾何学フィーチャなどのピクセルごとに３より少ない数の異なる幾何学フィーチャを用いることによって、または、各ピクセルの全ての発光デバイスに同じ幾何学フィーチャを伴わせることによって、実行されてもよい。ある実施の形態では、ナノワイヤ発光ダイオード（ＬＥＤ）において、赤色アクティブ領域は青色または緑色アクティブ領域の上に形成されてもよい。他の実施の形態では、青色または緑色発光ＬＥＤの上にダウンコンバーティング要素（例えば、赤色放射蛍光体や染料や量子ドット）が形成される。他の実施の形態では、各ピクセルの青色または緑色発光ナノワイヤＬＥＤは、有機または無機赤色放射平板ＬＥＤなどの再成長赤色放射平板ＬＥＤに置き換えられる。
成長系は通常、これらのパラメータの部分集合の組み合わせによって制限される、すなわち、成長レートは、厳しい動力学的反応バリアが系に存在する場合でも、ソース濃度によって制限されることが多い。ＩＩＩ族制限された成長レートに対するＶ族制限された成長レートの相対重みは、トータルのＶ／ＩＩＩ比を変えることで最も容易に調整される。マスフロー制限された成長レートに対する動力学的に制限された成長レートの相対重みは、動力学的バリアの元に依存するので、より複雑である。通常、これを変えるパラメータは温度、全圧、全フロー、キャリアガス、およびＶ／ＩＩＩ比である。また、堆積を進めるために各元素グループの５０％が必要となるＶ／ＩＩＩ成長において、ひとつのグループの元素が動力学的に制限されうる一方で、他のグループの元素がマスフロー的に制限され、その場合それらのグループのうちのひとつのみが成長レート制限を引き起こしうることを認識することは重要である。従来のＶ／ＩＩＩ成長におけるＭＯＶＰＥおよび同様の成長方法において、多くの場合、高品質の物質がＶ族物質の大きなオーバフローで成長され、例えば、ＧａＮにおいては１０００から１００００などの少なくとも１０００のＶ／ＩＩＩソースガスマスフロー比が用いられる。これらの条件下で、成長面に対するＶ族物質の飽和オーバフローを維持するためにＶ族濃度は高いのであるが、成長レートはＩＩＩ族制限される。対照的に、Ｖ族制限成長モードでは、Ｖ／ＩＩＩ比は０．００１から１００などの１０００よりも小さいことが好ましく、例えば０．００１から０．１などの１より小さいものである。
ある成長条件における成長レート制限のタイプを決めることは比較的単純であり、条件パラメータを変えた上で成長レートの変化を記録する（例えば、厚さ測定）ことによりなされる。動力学的バリアのエネルギ高さは、温度依存成長レート測定により導出可能である。
ひとつのステップで数色のＬＥＤを同時に成長させることについては、白色演出のためのＲＧＢ（赤緑青）やＹＢ（黄青）やＹＧＢ（黄緑青）組み合わせ（すなわち、ＲＧＢ、ＹＢまたはＹＧＢピーク波長放射の組み合わせに基づく白色発光ＬＥＤ）や少なくともひとつのＬＥＤ放射光色が人間の観測者によって直接視られる直視型マルチカラーディスプレイにおいてだけでなく、高効率ＧＢ（緑青）においても、商業的な関心が高い。他の物質系に基づく有望な緑色蛍光体も緑色ＬＥＤも実現することが困難であったからである。従来のデバイスの欠点に鑑み、本発明者らはＬＥＤアレイなどの光電子デバイスを形成するために使用可能な選択的成長構造を生み出した。本明細書で用いられる場合、ひとつのステップでの同時成長という用語は、異なる色を発するＬＥＤの対応するレイヤや構造がひとつのステップで成長することを意味する。したがって、例えば、異なる色を発するＬＥＤのナノ構造コアは同じ第１ステップで成長し、異なる色を発するＬＥＤのアクティブ領域は同じ第２ステップで成長し、異なる色を発するＬＥＤの接合形成要素またはシェルは同じ第３ステップで成長してもよい。
好適ではあるが必ずしも必要ではないものとして、半導体ＬＥＤ要素のアレイは、アクティブ領域とボリューム要素シェルとを含むシェルによって囲まれたナノ構造化（例えば、ナノワイヤまたはナノピラミッド）コアを含み、これは本明細書ではテンプレートと称される。そのようなナノ構造ＬＥＤは光またはＵＶ放射の「点光源」として考えられてもよく、これは、長尺ストライプや平板バルク半導体レイヤを含む従来のＬＥＤ構造とは異なる。後述するように、テンプレートはナノワイヤコアなどの単一の成長レイヤを含んでもよいし、また複数レイヤから形成されてもよい。あるいはまた、半導体ＬＥＤ要素のアレイは、それぞれ一様な厚さを有する横広がりのレイヤを含む平板モノリシック発光レイヤスタックを含んでもよい。
以下の実施の形態のいくつかでは、Ｖ族制限された条件／レジームがマスクの開口を通じたナノワイヤコアの成長ステップで例示される。しかしながら、ＶＬＳ成長や他の選択的成長方法などの、製品として十分に高品質な物質を伴うＶ族制限が達成される任意の他の適切な成長レジームが用いられてもよい。したがって、選択的ナノワイヤ成長としてのＶ族制限された成長ステップは、単に例示のために用いられるのであって、本発明を限定するものではない。
図１は、基板２０に形成可能な直視型ディスプレイデバイス２００のコンセプトを示す。本明細書で用いられる場合、直視型ディスプレイデバイス２００は、各ピクセル２５が適切な電気的バイアスが印加されたとき内部から光を生成する少なくともひとつの光源を含むディスプレイデバイスである。その少なくともひとつの光源は、赤色光、青色光および緑色光などの異なる波長の光放射を提供する複数の発光ダイオードであってもよい。ピクセル２５のアレイは、追加的な基板の結合や発光ダイオードダイなどのダイの移送を用いない半導体製造方法によって、基板２０上に直接的に製造されうる。したがって、製造プロセスは、堆積プロセスと、エッチングプロセスと、リソグラフィパターン化プロセスと、オプションの平坦化プロセス（化学機械的平坦化やリセスエッチングなど）と、のみを含み、他の基板の結合も他の基板に形成されたダイの移送も含まない。
基板２０上にひとつ以上の直視型ディスプレイデバイス２００が製造可能である。各直視型ディスプレイデバイス２００はピクセル２５のアレイを含む。各ピクセルは、異なる波長の光を発する発光ダイオードを含んでもよい。例えば、各ピクセル２５は、第１ピーク波長（４９５ｎｍから５７０ｎｍまでの範囲にあるピーク波長など）の光を発する少なくともひとつの第１タイプ発光ダイオード１０Ｇ（例えば二つの緑色発光ダイオードなどの少なくともひとつの緑色発光ダイオードなど）と、第２ピーク波長（４００ｎｍから４９５ｎｍまでの範囲にあるピーク波長など）の光を発する少なくともひとつの第２タイプ発光ダイオード１０Ｂ（少なくともひとつの青色発光ダイオードなど）と、第３ピーク波長（６００ｎｍから７００ｎｍまでの範囲にあるピーク波長など）の光を発する少なくともひとつの第３タイプ発光ダイオード１０Ｒ（少なくともひとつの赤色発光ダイオード１０Ｒなど）と、を含みうる。ひとつのピクセル２５内の各タイプの発光ダイオードの数はピクセルごとの適切な照明レベルを提供するよう選択されてもよい。例えば、ピクセル２５の各緑色、青色および赤色発光エリアに、それぞれ緑色光、青色光および赤色光を発する複数のナノワイヤＬＥＤを形成する。オプションで、ピクセル２５のサイトのうちのひとつ（例えば、緑色放射ＬＥＤ１０Ｇのうちのひとつのサイト）は修復サイトとして空きのままとされてもよく、これは、特定のピクセル２５において、欠陥または機能しないＬＥＤデバイス１０Ｇ、１０Ｂまたは１０Ｒを補償するための修復ＬＥＤデバイスを後に取り付けるためである。空きのサイトは、赤外光ダイオードの使用を通じたタッチ認識などのディスプレイデバイスのひとつ以上の追加的機能のために用いられてもよい。
ピクセルのそれぞれが発光ダイオード（１０Ｇ、１０Ｂ、１０Ｒ）の少なくとも二つのタイプ（三つおよびオプションで四つなど）の発光ダイオードを含み、そのようなピクセルの製造が完了すると、基板２０はダイシングされ、少なくともひとつの直視型ディスプレイデバイス２００が提供される。したがって、各直視型ディスプレイデバイスはモノリシックマルチカラーピクセルのアレイを含む。本明細書で用いられる場合、「マルチカラー」ピクセルは、電気的バイアスの印加に依存して異なるピーク波長の光を発することができる、したがって、生来的に複数の色を表示できる、ピクセルを指す。本明細書で用いられる場合、「モノリシック」マルチカラーピクセルは、同じ基板に直接的に形成されるマルチカラーピクセルを指す。単一の基板２０上に複数の直視型ディスプレイデバイス２００が製造される場合、直視型ディスプレイデバイス２００は同じサイズおよび／またはタイプのものであってもよいし、異なるサイズおよび／またはタイプのものであってもよい。直視型ディスプレイデバイス２００は成長基板２０からダイシングされ、種々の電極および電気接点を含むバックプレーンに取り付けられてもよい。あるいはまた、ひとつ以上のピクセルが個々に基板２０からダイシングされ、バックプレーンに取り付けられてもよい。
図２を参照すると、例示的な第１構造が示され、これは基板２０上にモノリシックマルチカラーピクセルを製造するためのプロセス中の構造である。本明細書で用いられる場合、「プロセス中の（ｉｎ－ｐｒｏｃｅｓｓ）」構造は、最終的な構造を作るために後に変更される構造を指す。基板２０が提供され、この基板２０は、ハンドル基板２２（サファイア基板など）と、バッファ半導体レイヤ２４（ＧａＮレイヤ、ＡｌＮレイヤ、ＡｌＧａＮレイヤ、それらのグレードされた変形例、またはそれらのスタックなど）と、ベース半導体レイヤ２６（ｎドープＧａＮレイヤなど）と、を含む成長基板であってもよい。ベース半導体レイヤ２６は、後に形成される発光ダイオードのそれぞれのひとつのノードとして機能するドープ半導体物質を含む半導体物質レイヤである。バッファ半導体レイヤ２４およびベース半導体レイヤ２６はエピタキシャル堆積プロセスによって形成されてもよい。この場合、バッファ半導体レイヤ２４およびベース半導体レイヤ２６のそれぞれは、ハンドル基板２２（これは単結晶サファイア（Ａｌ２Ｏ３）基板を含みうる）の単結晶構造にエピタキシャルに整列した単結晶半導体物質を含む。ベース半導体レイヤ２６は、ｐタイプまたはｎタイプであってもよい第１導電タイプのドーピングを有してもよい。図示の例では、ベース半導体レイヤ２６はｎドープＧａＮを含みうる。
続いて、ベース半導体レイヤ２６の上面に成長マスク４２が形成される。成長マスク４２は誘電体物質または金属物質を含んでもよい。成長マスク４２に誘電体物質が用いられる場合、例えば化学蒸着によって窒化珪素や酸化珪素を堆積し、続いてリソグラフィによりパターン化してもよい。金属物質が用いられる場合、成長マスク４２のためにチタンなどの高融点金属を堆積し、続いてリソグラフィによりパターン化してもよい。成長マスク４２の厚さは１０ｎｍから５００ｎｍの範囲内であってもよいが、より小さいまたはより大きい厚さを用いてもよい。
成長マスク４２を通じた開口４３Ｇ、４３Ｂおよび４３Ｒは、例えば、フォトレジストレイヤ（不図示）の塗布およびパターン化、ならびに後続の、パターン化されたフォトレジストレイヤをエッチングマスクとして用いて成長マスク４２の露出部分を物理的にエッチングするエッチングプロセスによって、形成される。続いて、フォトレジストレイヤは、例えば灰化により除去されてもよい。開口は円形、楕円形または多角形であってもよい。開口の最大横方向寸法は種々の発光領域のなかで異なるように選択されてもよい。種々の発光領域は、第１発光領域３０Ｇ（緑色発光領域であってもよい）、第２発光領域３０Ｂ（青色発光領域であってもよい）、および／または第３発光領域３０Ｒ（赤色発光領域であってもよい）、を含んでもよい。例えば、第１発光領域３０Ｇの各開口４３Ｇは第１最大横方向寸法（例えば、円形開口の直径や、偶数個の頂点を有する正多角形の外接円の直径）を有してもよく、第２発光領域３０Ｂの各開口４３Ｂは第２最大横方向寸法を有してもよく、第３発光領域３０Ｒの各開口４３Ｒは第３最大横方向寸法を有してもよい。第２最大横方向寸法は第１最大横方向寸法よりも小さくてもよく、第３最大横方向寸法は第１最大横方向寸法以下であってもよい。第３最大横方向寸法は第２最大横方向寸法と同じか、それよりも小さいか、それよりも大きくてもよい。図２に示される図示の例では、第１最大横方向寸法は２００ｎｍから２ミクロンまでの範囲内にあってもよく、第２および第３最大横方向寸法は５０ｎｍから５００ｎｍまでの範囲にあってもよく、しかしながらそれぞれについてより小さいまたはより大きい最大横方向寸法が用いられてもよい。あるいはまた、第１および第３最大横方向寸法は２００ｎｍから２ミクロンまでの範囲内にあってもよく、第２最大横方向寸法は５０ｎｍから５００ｎｍまでの範囲内にあってもよい。
明確性のため、各領域３０Ｇ、３０Ｂおよび３０Ｒにおいてそれぞれひとつの開口４３Ｇ、４３Ｂおよび４３Ｒを示しているが、各領域３０Ｇ、３０Ｂおよび３０Ｒはそのなかに配置される複数の対応する開口４３Ｇ、４３Ｂおよび４３Ｒを有することにより、各領域３０Ｇ、３０Ｂおよび３０ＲにおいてナノワイヤＬＥＤ１０Ｇ、１０Ｂおよび１０Ｒのアレイを形成してもよいことは理解されるべきである。各開口４３Ｇ、４３Ｂおよび４３Ｒ間の間隔および／または各開口４３Ｇ、４３Ｂおよび４３Ｒのサイズ（例えば、直径や幅）は各領域において異なっていてもよい。例えば、領域３０Ｇにおける開口４３Ｇ間の間隔は領域３０Ｂにおける開口４３Ｂ間の間隔よりも大きくてもよい。領域３０Ｒにおける開口４３Ｒ間の間隔は、領域３０Ｂにおける開口４３Ｂ間の間隔と同じであってもよく、または領域３０Ｇにおける開口４３Ｇ間の間隔と同じであってもよく、または領域３０Ｂにおける開口４３Ｂ間の間隔とも領域３０Ｇにおける開口４３Ｇ間の間隔とも異なってもよい。他の実施の形態では、領域３０Ｇにおける開口４３Ｇのサイズは領域３０Ｂにおける開口４３Ｂのサイズよりも大きくてもよい。領域３０Ｒの開口４３Ｒのサイズは、領域３０Ｂにおける開口４３Ｂのサイズと同じであってもよく（図２に示されるように）、または領域３０Ｇの開口４３Ｇのサイズと同じであってもよく、または領域３０Ｂにおける開口４３Ｂのサイズとも領域３０Ｇにおける開口４３Ｇのサイズとも異なってもよい。他の実施の形態では、開口間の間隔および開口のサイズの両方が上述のように変化してもよい。
あるいはまた、上述の、種々の発光領域（３０Ｇ、３０Ｂ、３０Ｒ）に亘る開口の間隔および開口のサイズの変動は、各領域において開口を通じて露出されるベース半導体レイヤ２６の露出量で説明されてもよい。例えば、第１発光領域３０Ｇの総面積に対する第１発光領域３０Ｇにおいて物理的に露出しているベース半導体レイヤ２６の面積の比は、第２発光領域３０Ｂの総面積に対する第２発光領域３０Ｂにおいて物理的に露出しているベース半導体レイヤ２６の面積の比よりも大きく、また、第３発光領域３０Ｒの総面積に対する第３発光領域３０Ｒにおいて物理的に露出しているベース半導体レイヤ２６の面積の比よりも大きいか、小さいか、または同じである。第２発光領域３０Ｂの総面積に対する第２発光領域３０Ｂにおいて物理的に露出しているベース半導体レイヤ２６の面積の比は、第３発光領域３０Ｒの総面積に対する第３発光領域３０Ｒにおいて物理的に露出しているベース半導体レイヤ２６の面積の比よりも大きいか、小さいか、または同じであってもよい。
図３を参照すると、選択的エピタキシャルプロセスにより、パターン化成長マスク４２の開口３２Ｇ、３２Ｂおよび３２Ｒを通じて、少なくともひとつの第１半導体ナノワイヤ３２Ｇ、少なくともひとつの第２半導体ナノワイヤ３２Ｂおよび少なくともひとつの第３半導体ナノワイヤ３２Ｒを成長させてもよい。第１、第２および第３半導体ナノワイヤ（３２Ｇ、３２Ｂ、３２Ｒ）のそれぞれは基板２０の上面に実質的に垂直な方向に沿ってパターン化成長マスク４２の対応する開口を通じて延びる。半導体ナノワイヤ（３２Ｇ、３２Ｂ、３２Ｒ）は選択的エピタキシャルプロセスにより、ベース半導体レイヤ２６の物理的に露出した面から成長してもよい。このプロセスは、ｃ平面に垂直な方向に沿った、第１導電タイプのドーピングを有する単結晶ドープ半導体物質（例えば、ｎドープＧａＮ）のエピタキシャル成長を提供するプロセス条件の下で行われる。ｃ平面はベース半導体レイヤ２６の上面に平行であってもよい。半導体ナノワイヤ（３２Ｇ、３２Ｂ、３２Ｒ）の成長は、成長マスク４２の表面から半導体物質を成長させることなく、主としてｃ方向、すなわちｃ平面に垂直な方向、に沿って、物理的に露出した半導体表面から単結晶半導体物質を成長させる選択的半導体堆積プロセスにより実行されてもよい。ある実施の形態では、各領域３０Ｇ、３２Ｂおよび３２Ｒにおいて複数のナノワイヤ３２Ｇ、３２Ｂおよび３２Ｒを成長させる。
一例では、半導体ナノワイヤ（３２Ｇ、３２Ｂ、３２Ｒ）の成長はＩＩＩ族制限された（例えば、マスフロー制限された）ＭＯＣＶＤ成長レジームにおいて行われてもよい。開口４３Ｇのサイズが開口４３Ｂおよび４３Ｒのサイズと比べて大きいことにより、第１発光領域３０Ｇの第１半導体ナノワイヤ３２Ｇのそれぞれの高さは、第２発光領域３０Ｂの第２半導体ナノワイヤ３２Ｂのそれぞれの高さよりも小さくなり、また、第３発光領域３０Ｒの第３半導体ナノワイヤ３２Ｒのそれぞれの高さよりも小さくなり、これは図３に示される。例えば、米国特許第９，０５４，２３３号公報（参照によりその全体が本明細書に組み入れられる）に記載される方法を用いて、異なる高さを有する半導体ナノワイヤを形成してもよい。代替的な実施の形態では、開口４３Ｒのサイズが開口４３Ｇのサイズと同じ場合、第２発光領域３０Ｂの第２半導体ナノワイヤ３２Ｂのそれぞれの高さは、各領域３０Ｇ、３０Ｒの第１、第３ナノワイヤ３２Ｇ、３２Ｒのそれぞれの高さよりも高くてもよい。
ある実施の形態では、第２半導体ナノワイヤ３２Ｂの高さが第１半導体ナノワイヤ３２Ｇの高さよりも大きくなるように、成長マスク４２の開口の種々の寸法および半導体ナノワイヤ（３２Ｇ、３２Ｂ、３２Ｒ）の最終的な高さを選択してもよい。第３半導体ナノワイヤ３２Ｒの高さは第１半導体ナノワイヤ３２Ｇの高さと同じか、それよりも大きいか小さくてもよく、第３半導体ナノワイヤ３２Ｒの高さは第２半導体ナノワイヤ３２Ｂの高さと同じか、それよりも大きいか小さくてもよい。例えば、ナノワイヤ３２Ｒの高さはナノワイヤ３２Ｂのそれと同じである。代替的な実施の形態では、開口４３Ｇ、４３Ｂおよび４３Ｒのサイズが同じである場合、全てのナノワイヤ（３２Ｇ、３２Ｂ、３２Ｒ）の高さは同じとなろう。
本明細書で用いられる場合、各半導体ナノワイヤ（３２Ｇ、３２Ｂ、３２Ｒ）のアスペクト比は、成長マスク４２を通じた対応する開口の最大横方向寸法以上であってもよい半導体ナノワイヤのベースにおける最大横方向寸法に対する、半導体ナノワイヤの最終的な高さの比として定義される。ある実施の形態では、第２半導体ナノワイヤ３２Ｂのアスペクト比は、１．５倍から１０倍（例えば、２倍から５倍まで）の範囲内のファクタで第１半導体ナノワイヤ３２Ｇのアスペクト比よりも大きくてもよいが、より小さなまたはより大きなファクタが用いられてもよい。同様に、第３半導体ナノワイヤ３２Ｒのアスペクト比は、１．５倍から１０倍（例えば、２倍から５倍まで）の範囲内のファクタで第１半導体ナノワイヤ３２Ｇのアスペクト比よりも大きくてもよい。代替的な実施の形態では、全てのナノワイヤ３２Ｇ、３２Ｂおよび３２Ｒのアスペクト比は同じであってもよい。
図４を参照すると、半導体ナノワイヤ（３２Ｇ、３２Ｂ、３２Ｒ）の上に、半導体ナノワイヤ（３２Ｇ、３２Ｂ、３２Ｒ）と同じタイプのドーピングを有するオプションのインナシェル（３４Ｇ、３４Ｂ、３４Ｒ）が形成されてもよい。第１インナシェル３４Ｇは第１半導体ナノワイヤ３２Ｇのそれぞれの周りにかつそれを覆って形成され、第２インナシェル３４Ｂは第２半導体ナノワイヤ３２Ｂのそれぞれの周りにかつそれを覆って形成され、第３インナシェル３４Ｒは第３半導体ナノワイヤ３２Ｒのそれぞれの周りにかつそれを覆って形成される。第１、第２および第３インナシェル（３４Ｇ、３４Ｂ、３４Ｒ）のそれぞれは、例えばｎドープＧａＮであってもよい第１導電タイプのドーピングを有するドープ半導体物質を含む。インナシェル（３４Ｇ、３４Ｂ、３４Ｒ）を、誘電体表面（例えば、成長マスク４２の表面）から半導体物質を成長させることなく、物理的に露出した半導体表面から単結晶半導体物質を成長させる選択的半導体堆積プロセスにより成長させてもよい。インナシェル（３４Ｇ、３４Ｂ、３４Ｒ）の厚さは５０ｎｍから１０ミクロンの範囲（例えば、２００ｎｍから４ミクロンであってもよい）内であってもよいが、より小さいまたはより大きい厚さを用いてもよい。
例えば、ナノワイヤ３２をＣＶＤベースプロセスにより成長させてもよく、そこでは前駆ソースフローは連続的で、前駆ソースフローレートは成長ゾーンにおいて低い過飽和を達成するよう調整され、そこでは比較的低温（例えば、８００度より下）において、Ｖ／ＩＩＩ比が１００以下であり、これは例えば１－１００の範囲内、好適には１－５０の範囲内、より好適には５－５０の範囲内である。ＧａＮインナシェル３４は、より高温（８００度より上、例えば９００度－１２００度）およびより高いＶ／ＩＩＩ比（１００より高く、例えば２００－１０００）で形成されてもよい。インナシェル３４はＩＩＩ族制限されたレジームで成長されることが好ましい。
第２発光領域３０Ｂの総面積に対する第２発光領域３０Ｂにおいて物理的に露出している第２インナシェル３４Ｂの総表面積の比（平面図で見た場合の）は、第１発光領域３０Ｇにおいて物理的に露出している第１インナシェル３４Ｇの総表面積の比より大きい。第１インナシェル３４Ｇが垂直ｍ平面側壁と傾斜ｐ平面先端との両方を有するように描かれているが、第１インナシェルはピラミッド形状を有してもよく、この場合、垂直ｍ平面側壁を欠く一方、傾斜ｐ平面先端は成長マスク４２まで延びる。この構成では、第１発光領域における第１インナシェル３４Ｇのｍ平面面積に対するｐ平面面積の比は、第２発光領域３０Ｂにおける第２インナシェル３４Ｂのｍ平面面積に対するｐ平面面積の比よりも大きい。さらに、上述のように、領域３０Ｇにおいてナノワイヤ３２Ｇの上にある第１インナシェル３４Ｇ同士の間隔は、領域３０Ｂにおいてナノワイヤ３２Ｂの上にある第２インナシェル３４Ｂ同士の間隔よりも大きい（すなわち、より大きなピッチを有する）ことが好ましい（が、必須ではない）。
特定の理論に縛られることを望むわけではないが、パターン化成長マスク４２を通じた開口のサイズの差違および／または開口間のピッチの差違により、第１発光領域３０Ｇの第１インナシェル３４Ｇ上に形成されるアクティブ領域に、第２発光領域３０Ｂの第２インナシェル３４Ｂ上に形成されるアクティブ領域よりも多くのインジウムが組み入れられる結果となると信じる。ある実施の形態では、領域３０ＧのＬＥＤのアクティブ領域において、ｐ平面先端領域へと、および、ｐ平面先端領域とｍ平面側壁との接合におけるナノリング（例えば、環状または軒天）領域へと、領域３０Ｂにおけるものよりも多くのインジウムが組み入れられうる。これは、米国特許第９，２８１，４４２号公報（２０１６年３月８日発行）およびＰＣＴ国際出願公開第ＷＯ２０１６／０２５３２５号（２０１６年２月１８日公開）に記載されており、それらは参照によりその全体が本明細書に組み入れられる。領域３０Ｇにおける、ＬＥＤのアクティブ領域への領域３０Ｂにおけるものよりも高いインジウム組み入れにより、第１発光領域３０ＧにおけるＬＥＤからの光放射のピーク波長は、第２発光領域３０Ｂにおけるものよりも長く（例えば、より低いエネルギ）となってもよい。したがって、領域３０ＧのＬＥＤは緑色光を発し、領域３０ＢのＬＥＤは青色光を発してもよい。
オプションのインナシェル３４Ｇ、３４Ｂおよび３４Ｒが省略される場合、第２発光領域３０Ｂの総面積に対する第２発光領域３０Ｂにおいて物理的に露出している第２ナノワイヤ３２Ｂの総表面積の比（平面図で見た場合の）は、第１発光領域３０Ｇにおいて物理的に露出している第１ナノワイヤ３２Ｇの総表面積の比より大きい。さらに、上述のように、領域３０Ｇにおける第１ナノワイヤ３２Ｇ同士の間隔は、領域３０Ｂにおけるナノワイヤ３２Ｂ同士の間隔よりも大きい（すなわち、より大きなピッチを有する）ことが好ましい（が、必須ではない）。各領域３０Ｇ、３０ＢにおいてＬＥＤのアクティブ領域がナノワイヤ３２Ｇ、３２Ｂ上に直接的に堆積される場合、領域３０Ｇのアクティブ領域は領域３０Ｂのアクティブ領域よりも高いインジウム含有量を有してもよく、これにより、領域３０ＧのＬＥＤからの光放射のピーク波長が、領域３０Ｂにおけるものよりもある程度長くなりうる。
第３インナシェル３４Ｒに関して、第３発光領域３０Ｒの総面積に対する第３発光領域３０Ｒにおいて物理的に露出している第３インナシェル３４Ｒの総表面積の比（平面図で見た場合の）は、第１または第２発光領域３０Ｇ、３０Ｂにおいて物理的に露出している第１または第２インナシェル３４Ｇ、３４Ｂの総表面積の比より大きいか、小さいか、または同じであってもよい。同様に、第３発光領域における第３インナシェル３４Ｒのｍ平面面積に対するｐ平面面積の比は、第１または第２発光領域３０Ｇ、３０Ｂにおける第１または第２インナシェル３４Ｇ、３４Ｂのｍ平面面積に対するｐ平面面積の比より大きいか、小さいか、または同じであってもよい。例えば、図４に示されるように、第３インナシェル３４Ｒは第２インナシェル３４Ｂと同じ構成を有してもよい。あるいはまた、第３インナシェル３４Ｒは第１インナシェル３４Ｇと同じ構成を有してもよく、または第１インナシェルとも第２インナシェルともことなる構成を有してもよい。
図５を参照すると、異なる波長の光を発する半導体物質を堆積することによって、少なくとも二つの異なるタイプのアクティブ領域（３６１、３６２）をインナシェル（３４Ｇ、３４Ｂ、３４Ｒ）上（または、インナシェルが省略される場合はナノワイヤ上）に形成する。第１タイプアクティブ領域３６１は第１インナシェル３４Ｇのそれぞれの周りにかつそれを覆って直接的に形成され、第２タイプアクティブ領域３６２は第２インナシェル３４Ｂのそれぞれの周りにかつそれを覆って直接的に形成されると共にオプションで第３インナシェル３４Ｒのそれぞれの周りにかつそれを覆って直接的に形成される。例えば、第２タイプアクティブ領域３６２の第１インスタンスは第２インナシェル３４Ｂのそれぞれの上に形成され、第２タイプアクティブ領域３６２の第２インスタンスは第３インナシェル３４Ｒのそれぞれの上に形成されてもよい。
第１タイプおよび第２タイプアクティブ領域（３６１、３６２）は少なくともひとつの選択的エピタキシャルプロセスにより形成されてもよい。第１タイプアクティブ領域３６１の各インスタンスおよび第２タイプアクティブ領域３６２の各インスタンスは、ターゲット波長の光を発する物質組成を有しうる。ある実施の形態では、第１タイプアクティブ領域３６１の各インスタンスはＩｎｘＧａ１－ｘＮレイヤを有してもよく、ここで、ｘは０と１との間の実数であり、第２タイプアクティブ領域３６２の各インスタンスはＩｎｙＧａ１－ｙＮレイヤを有してもよく、ここで、ｙは０と１との間の実数である。ある実施の形態では、ｙとｘとは異なる。他の実施の形態では、ｙはｘと同じであってもよく、これは図１５－１８を参照して後に詳述される。ｘの値とｙの値との間の差分は、インジウムガリウム窒化物レイヤの選択的エピタキシャルプロセス中のＩｎ原子の組み入れレートが、第１発光領域３０Ｇと第２および第３発光領域（３０Ｂ、３０Ｒ）との間で異なることにより誘起されてもよく、このように異なるのは、パターン化成長マスク４２を通じた開口の幾何形状が異なることに起因する。ある実施の形態では、第１タイプアクティブ領域３６１は第２タイプアクティブ領域３６２よりも多くのインジウムを有してもよい。オプションで、性能を強化するために、バッファレイヤやキャップレイヤや少なくともひとつのバリアレイヤやおよび／または少なくともひとつの層間レイヤなどの種々の他のレイヤを組み入れてもよい。総じて、第１タイプアクティブ領域３６１、第２タイプアクティブ領域３６２および／または種々の他の組み入れレイヤの厚さは比較的薄くてもよく、１ｎｍから２０ｎｍまでなどの１ｎｍから１００ｎｍまでの範囲内の厚さを有してもよく、これにより、マスクのエッジにおけるビルドアップ効果を避けることができるが、より小さいまたはより大きい厚さを用いてもよい。
第１タイプおよび第２タイプアクティブ領域（３６１、３６２）は、生来的または軽度にドープされた上述のインジウムガリウム窒化物レイヤなどのバルクまたは準バルク半導体レイヤを含んでもよい。準バルク半導体レイヤは、量子井戸レイヤではない（すなわち、二つのバリアレイヤの間に設けられていない）薄いレイヤ（例えば、１００ｎｍ以下の厚さを有する）である。あるいはまた、第１タイプおよび第２タイプアクティブ領域（３６１、３６２）は、単一のまたは複数の量子井戸を含んでもよい。ある実施の形態では、第１タイプおよび第２タイプアクティブ領域（３６１、３６２）は、実質的に、より高いバンドギャップを伴うＧａＮ、ＩｎＧａＮ、またはＡｌＧａＮバリアレイヤ間に設けられたＧａ原子、Ｉｎ原子およびＮ原子（例えば、異なる領域で同じか異なるインジウム含有量を伴うひとつ以上のＩｎＧａＮ井戸領域）から構成されうる。ある実施の形態では、第１タイプアクティブ領域３６１は、それに亘って適切な電気的バイアス電圧が印加されると、４９５ｎｍから５７０ｎｍの範囲内にある第１ピーク波長の光（例えば、緑色光）を発するよう構成され、第２タイプアクティブ領域３６２は、４００ｎｍから４９５ｎｍの範囲内にある第２ピーク波長の光（例えば、青色光）を発するよう構成されてもよい。第２ピーク波長は第１ピーク波長より小さくてもよい。第１および第２タイプアクティブ領域（３６１、３６２）間の組成の差は、インジウムガリウム窒化物レイヤの選択的エピタキシャルプロセス中のＩｎ原子の組み入れレートが、第１発光領域３０Ｇと第２および第３発光領域（３０Ｂ、３０Ｒ）との間で異なることにより誘起されうる。例えば、第１タイプアクティブ領域３６１（例えば、緑色発光アクティブ領域）のｐ平面とｍ平面との間の接合（すなわち、構造的不連続性）に設けられたいわゆる「ナノリング」（すなわち「軒天」）領域に、第２発光領域３６２（例えば、青色発光アクティブ領域）のナノリング領域へのものよりも少なくとも５原子パーセントだけ多いインジウムが組み入れられてもよい。ナノリング（すなわち、軒天）領域の形成は、米国特許仮出願第６２／０３６，３６３号（２０１４年８月１２日出願）およびＰＣＴ国際出願公開第ＷＯ２０１６／０２５３２５号（２０１６年２月１８日公開）に記載されており、それら両方は参照によりその全体が本明細書に組み入れられる。
図６を参照すると、領域３０Ｇ、３０Ｂのアクティブ領域３６１、３６２はマスクされ、一方、アクティブ領域（例えば、３６１、３６２または他のアクティブ領域）はマスクされないまま残される。例えば、各第１タイプアクティブ領域３６１および第２発光領域３０Ｂの第２タイプアクティブ領域３６２の各第１インスタンスはマスクされ、一方、第３発光領域３０Ｒの第２タイプアクティブ領域３６２の各第２インスタンスは物理的に露出するようにされてもよい。例えば、コンフォーマル堆積法によって、例示的な第１構造の上に、マスキングレイヤ４６またはマスキングレイヤスタック（４４、４６）を形成してもよい。マスキングレイヤスタック（４４、４６）は誘電体物質レイヤのスタックを含んでもよい。例えば、マスキングレイヤスタック（４４、４６）は酸化珪素レイヤ４４および窒化珪素レイヤ４６を含んでもよい。図示の例では、酸化珪素レイヤ４４は６ｎｍから１００ｎｍの範囲内の厚さを有し、窒化珪素レイヤ４６は４ｎｍから１００ｎｍの範囲内の厚さを有してもよいが、酸化珪素レイヤ４４および窒化珪素レイヤ４６のそれぞれについてより小さなまたはより大きな厚さを用いてもよい。ある実施の形態では、成長マスク４２および窒化珪素レイヤ４６は窒化珪素を含み、窒化珪素レイヤ４６の厚さは成長マスク４２の厚さよりも小さくてもよい。この場合、窒化珪素レイヤ４６の厚さは成長マスク４２の厚さの１０％から８０％の範囲内にあってもよい。
例えば、第３発光デバイス領域３０Ｒをカバーしないようにしつつ第１および第２発光デバイス領域（３０Ｇ、３０Ｂ）をカバーするようにフォトレジストレイヤを塗布してそれをパターン化し、パターン化されたフォトレジストレイヤによってカバーされていないマスキングレイヤ４６またはスタック（４４、４６）の部分を除去することによって、マスキングレイヤまたはスタック（４４、４６）をパターン化してもよい。例えば、窒化珪素レイヤ４６のうち物理的に露出した部分を、酸化珪素レイヤ４４に対して選択的に除去してもよい。続いて、酸化珪素レイヤ４４のうち物理的に露出した部分（もしあれば）を、成長マスク４２の物質（例えば、窒化珪素を含みうる）に対して選択的に除去してもよい。続いて、パターン化フォトレジストレイヤは、例えば灰化により除去されてもよい。
図７を参照すると、アクティブ領域３６１および３６２によって発せられる波長よりも長い波長を有する光を発する発光構造３６３が領域３０Ｒに形成される。第１の実施の形態では、発光構造３６３は、領域３０Ｒに設けられたアクティブ領域（例えば、第２タイプアクティブ領域３６２、アクティブ領域３６１、または他のアクティブ領域）のインスタンスのうち物理的に露出している外面のそれぞれ上にエピタキシャルに成長した第３タイプアクティブ領域３６３である。第３タイプアクティブ領域３６３は第１および第２タイプアクティブ領域（３６１、３６２）とは異なる組成を有し、第３発光領域３０Ｒにある（したがって、マスキングレイヤ４６またはスタック（４４、４６）によってマスクされていない）アクティブ領域（例えば、３６２または３６１などの他のアクティブ領域）の上およびその周りに形成されてもよい。第３タイプアクティブ領域３６３を形成するために、選択的エピタキシャル半導体堆積プロセスを用いてもよい。図示の例では、第３タイプアクティブ領域３６３はバルクのまたは準バルクのＩｎｘＧａ１－ｚＮレイヤを含んでもよく、ここでｚは０と１との間の実数であり、ｘともｙとも異なる。あるいはまた、第３タイプアクティブ領域３６３は、第１アクティブ領域３６１とも第２アクティブ領域３６２とも異なる波長の光を発するよう構成されたＩｎｘＧａ１－ｚＮ井戸レイヤを有する単一の量子井戸または複数の量子井戸を含んでもよい。オプションで、性能を強化するために、バッファレイヤやキャップレイヤや少なくともひとつのバリアレイヤやおよび／または少なくともひとつの層間レイヤなどの種々の他のレイヤを組み入れてもよい。総じて、第３タイプアクティブ領域３６３および／または種々の他の組み入れレイヤの厚さは比較的薄くてもよく、１ｎｍから２０ｎｍまでなどの１ｎｍから１００ｎｍまでの範囲内の厚さを有してもよく、これにより、マスクのエッジにおけるビルドアップ効果を避けることができるが、より小さいまたはより大きい厚さを用いてもよい。
第３タイプアクティブ領域３６３のそれぞれは、第２ピーク波長よりも大きな第３ピーク波長の光を発するよう構成された発光構造である。ある実施の形態では、第３ピーク波長は６００ｎｍから７００ｎｍの範囲内にあり、領域３０Ｒにおいて赤色発光ＬＥＤを形成してもよい。第３タイプアクティブ領域３６３のそれぞれは領域３０Ｒに設けられたアクティブ領域の側壁に直接的に形成されてもよい。第３タイプアクティブ領域は、第３ピーク波長の光を発するよう構成されたＩＩＩ－Ｖ族化合物半導体物質を有してもよい。ある実施の形態では、発光構造は、第１タイプアクティブ領域３６１にも第２タイプアクティブ領域３６２にも存在しない元素周期表における元素を含んでもよい。ある実施の形態では、第１タイプアクティブ領域３６１はＩｎｘＧａ１－ｘＮレイヤを有してもよく、ここで、ｘは０と１との間の実数であり、第２タイプアクティブ領域３６２はＩｎｙＧａ１－ｙＮレイヤを有してもよく、ここで、ｙは０と１との間の実数であってｘとは異なり、第３タイプアクティブ領域３６３はアルミニウムガリウムヒ化物、アルミニウムガリウムインジウムリン化物、アルミニウムインジウムガリウム窒化物、ガリウムヒ素リン化物、ガリウムリン化物、インジウム高含有ＩｎＧａＮ（例えば、アクティブ領域３６１および３６２よりも高いインジウム含有量を有するものであって、例えば、ＩｎｚＧａ１－ｚＮレイヤであり、ここで、０．３≦ｚ≦０．５であってｘおよびｙは０．３以下である）、赤色発光希薄ＩＩＩ族窒化物半導体（例えば、ＩｎｗＧａ１－ｗＰ１－ｕ－ｖＡｓｕＮｖ、ここで、ｗおよびｕは０と１との間の実数であって０．０１≦ｖ≦０．１）、または赤色発光希土類イオンドープガリウム窒化物（例えば、ユーロピウムまたはユーロピウムおよびマグネシウムドープガリウム窒化物またはインジウムガリウム窒化物）から選択された少なくともひとつの物質を含んでもよい。ある実施の形態では、第１タイプおよび第２タイプアクティブ領域（３６１、３６２）は、実質的に、Ｇａ原子、Ｉｎ原子およびＮ原子からなり、第３タイプアクティブ領域３６３として具現化されている発光構造はＡｌ、ＡｓおよびＰのうちの少なくともひとつを含んでもよい。領域３６３が少なくともひとつのＩｎＧａＮ量子井戸を含む場合、アクティブ領域３６３のバリアレイヤは、ＩｎＧａＮ、ＡｌＧａＮまたはＧａＮなどのより高いバンドギャップを伴う物質を含んでもよい。総じて、アクティブ領域３６３は赤色発光物質を含む。
図８を参照すると、マスキングレイヤスタック（４４、４６）が除去されてもよい。マスキングレイヤスタック（４４、４６）の除去の間、成長マスク４２が副次的に薄化しうるが、成長マスク４２の残りの部分は、ベース半導体レイヤ２６の上面のうち半導体ナノワイヤ（３２Ｇ、３２Ｂ、３２Ｒ）に接しない部分全体をカバーすることができる。例えば、成長マスク４２が窒化珪素を含み、マスキングレイヤスタック（４４、４６）が酸化珪素レイヤ４４と窒化珪素レイヤ４６とのスタックを含む場合、窒化珪素レイヤ４６の厚さが成長マスク４２の厚さの１０％から８０％の範囲内にあってもよく、成長マスク４２の残りの部分が、マスキングレイヤスタック（４４、４６）の除去後に半導体ナノワイヤ（３２Ｇ、３２Ｂ、３２Ｒ）と物理的に接していないベース半導体レイヤ２６の上面全体をカバーすることができる。図示の例では、マスキングレイヤスタック（４４、４６）が酸化珪素レイヤ４４と窒化珪素レイヤ４６とを含む場合、熱いリン酸を用いるウェットエッチングを用いて窒化珪素レイヤ４６をエッチングし、フッ化水素酸を用いるウェットエッチングを用いて酸化珪素レイヤ４４をエッチングしてもよい。エッチングマスク４２は各第３タイプアクティブ領域３６３の周りに段付き周辺部を有してもよく、この場合、エッチングマスク４２は段付き周辺部内では元の厚さを有しつつ、段付き周辺部の外ではより小さな厚さを有する。
図９を参照すると、物理的に露出している外面アクティブ領域（３６１、３６２、３６３）上に半導体接合レイヤ（４０Ｇ、４０Ｂ、４０Ｒ）を形成してもよい。あるいはまた、半導体接合レイヤ４０ＧがＧａＮレイヤである場合、それはマスキングレイヤスタック（４４、４６）の除去の前に形成されてもよい。本明細書で用いられる場合、「半導体接合レイヤ」は、ｐタイプドーピングまたはｎタイプドーピングを有し、ｐ－ｎ接合またはｐ－ｉ－ｎ接合の片側を形成するドープ半導体物質レイヤを指す。アクティブ領域が真性半導体物質を含む場合、半導体接合レイヤは、アクティブ領域の反対側に設けられた反対の導電タイプの半導体レイヤを伴うｐ－ｉ－ｎ接合を形成するアクティブ領域が、半導体接合レイヤの導電タイプとは反対の導電タイプのｐタイプまたはｎタイプドープ半導体物質を含む場合、アクティブ領域および半導体接合レイヤはｐ－ｎ接合を形成する。この実施の形態では、半導体接合レイヤはコア－シェルナノワイヤＬＥＤのアウタシェルを備える。特に、第１半導体接合レイヤ４０Ｇは、第１発光領域３０Ｇの各第１タイプアクティブ領域３６１の外面上に形成されてもよく、第２半導体接合レイヤ４０Ｂは、第２発光領域３０Ｂの各第２タイプアクティブ領域３６２の外面上に形成されてもよく、第３半導体接合レイヤ４０Ｒは、各第３タイプアクティブ領域３６３の外面上に形成されてもよい。したがって、第１タイプアクティブ領域３６１、第２タイプアクティブ領域３６２の第１インスタンス、および第２タイプアクティブ領域３６２の第２インスタンスのそれぞれの上に、第１半導体接合レイヤ４０Ｇと、第２半導体接合レイヤ４０Ｂと、第３半導体接合レイヤ４０Ｒおよび発光構造（第３タイプアクティブ領域３６３として具現化される）の組み合わせと、を形成する。
第１、第２および第３半導体接合レイヤ（４０Ｇ、４０Ｂ、４０Ｒ）は、第１導電タイプとは反対の第２導電タイプのドーピングを有するドープ半導体物質を含んでもよい。第１導電タイプがｎタイプの場合、第２導電タイプはｐタイプであり、逆もしかりである。例えば、第１、第２および第３半導体接合レイヤ（４０Ｇ、４０Ｂ、４０Ｒ）はｐドープＧａＮおよび／またはｐドープＡｌＧａＮを含んでもよい。ある実施の形態では、第１、第２および第３半導体接合レイヤ（４０Ｇ、４０Ｂ、４０Ｒ）は、物理的に露出した半導体表面、すなわち物理的に露出したアクティブ領域（３６１、３６２、３６３）の表面、のみからドープ半導体物質を成長させる選択的半導体堆積プロセスによって形成されてもよい。それぞれが物理的に接触している（接している）半導体ナノワイヤ（３２Ｇ、３２Ｂまたは３２Ｒ）、インナシェル（３４Ｇ、３４Ｂまたは３４Ｒ）、少なくともひとつのアクティブ領域（３６１、３６２または（３６２、３６３））、および半導体接合レイヤ（４０Ｇ、４０Ｂ、４０Ｒ）の組み合わせが発光ダイオードを構成する。必要に応じて各発光ダイオードが他の発光ダイオードから電気的に隔てられるように、または共通の半導体接合レイヤ（４０Ｇ、４０Ｂ、４０Ｒ）を共有可能なように、成長マスク４２を通じた開口の位置および半導体接合レイヤ（４０Ｇ、４０Ｂ、４０Ｒ）を形成する選択的エピタキシャルプロセスの継続期間を選択してもよい。各半導体接合レイヤは、ｐ－ＧａＮサブシェルおよびｐ－ＡｌＧａＮサブシェルなどの複数のサブシェルを含んでもよい。
図１０を参照すると、例示的な第１構造の代替的な実施の形態が示される。この場合、第２導電タイプのドーピングを有するドープ半導体物質はアクティブ領域（３６１、３６２、３６３）の物理的に露出している表面上に選択的または非選択的に堆積され、連続的な（例えば、癒合したｐ－ＧａＮ）半導体接合レイヤを形成してもよい。半導体接合レイヤの上面は、半導体ナノワイヤ（３２Ｇ、３２Ｂ、３２Ｒ）の上になる位置にバンプを有してもよい。例えば、パターン化フォトレジスト部分を形成するリソグラフィ方法と、パターン化フォトレジスト部分によってマスクされていない半導体接合レイヤの部分を除去する異方性エッチングと、の組み合わせによって、半導体接合レイヤをパターン化してもよい。半導体接合レイヤの各連続的残余部分はアウタシェル半導体接合レイヤ（４０Ｇ、４０Ｂ、４０Ｒ）を構成し、これは少なくともひとつの半導体ナノワイヤ（３２Ｇ、３２Ｂ、３２Ｒ）を囲む。したがって、第１タイプアクティブ領域３６１、第２タイプアクティブ領域３６２、および領域３０Ｒのアクティブ領域（例えば、３６１または３６２）のそれぞれの上に、第１半導体接合レイヤ４０Ｇと、第２半導体接合レイヤ４０Ｂと、第３半導体接合レイヤ４０Ｒおよび発光構造（第３タイプアクティブ領域３６３として具現化される）の組み合わせと、を形成することができる。
図１１を参照すると、図６－８の処理ステップを省略し（すなわち、アクティブ領域３６３を形成することを省略し）、半導体接合レイヤ４０Ｌ（例えば、癒合したｐ－ＧａＮレイヤ）または上述の別個の半導体接合レイヤを形成することによって、図５の例示的な第１構造から例示的な第２構造を導くことができる。半導体接合レイヤ４０Ｌは、図１０に示される例示的な第１構造の実施の形態を形成するために用いられる半導体接合レイヤと同じであってもよい。明示的には図示されていないが、半導体接合レイヤ４０Ｌの上面は、半導体接合レイヤ４０Ｌの厚さに依存して、半導体ナノワイヤ（３２Ｇ、３２Ｂ、３２Ｒ）の上になる位置に凸バンプを含んでもよい。
図１２を参照すると、半導体接合レイヤ４０Ｌの上に透明導電性物質レイヤ１３７Ｌを形成してもよい。透明導電性物質レイヤ１３７Ｌは、インジウムスズ酸化物、ドープ酸化亜鉛、透明導電性ポリマなどの透明導電性物質を含んでもよく、電極のひとつとして機能する（例えば、ｐ側電極）。第２電極１３６は、ＬＥＤの反対の導電側と接するよう形成されてもよい（例えば、ｎタイプレイヤ２６と接してｎ側電極を形成する）。
第２の実施の形態の発光構造１３８は、透明導電性物質レイヤ１３７Ｌの上に、かつ、第３発光領域３０Ｒの各第３タイプ半導体ナノワイヤ３２Ｒの上に、形成されてもよい。各発光構造１３８は少なくともひとつの第３タイプ半導体ナノワイヤ３２Ｒの上にある領域に亘って連続的に広がる一方、第１タイプ半導体ナノワイヤ３２Ｇにも第２タイプ半導体ナノワイヤ３２Ｂにも重ならない。
第２の実施の形態では、各発光構造１３８は、ＬＥＤ１０Ｒのアクティブ領域（例えば、３６２）からより高いエネルギ（例えば、より短い波長）の光が発せられた場合、より低いエネルギ（例えば、より長い波長）の光を発する無機蛍光体、有機染料、または半導体量子ドットを含んでもよい。例えば、構造１３８は、ＬＥＤ１０Ｒのアクティブ領域（例えば、３６２）から発せられたより短い波長（すなわち、より高いエネルギの）の緑色光または青色光が構造に入射するとき、赤色光を発する。例えば、構造１３８は、ダウンコンバーティング無機蛍光体粒子のレイヤまたは無機蛍光体粒子を含む透明母材（例えば、ポリマ封入材）を含んでもよい。ダウンコンバーティング赤色放射蛍光体の非限定的例は、ＣａＡｌＳｉＮ３：Ｅｕ２＋、ＣａＡｌＳｉ４Ｎ７：Ｅｕ２＋またはＳｒＳｉ５Ｎ８：Ｅｕ２＋などの、青色光により励起されるユーロピウム活性窒化物蛍光体を含む。透明導電性物質レイヤ１３７Ｌの上に発光構造１３８が形成される実施の形態を用いて本開示を説明しているが、基板が光学的に透明で光が基板を通じてアクティブ領域から発せられる（例えば、ボトム放射ＬＥＤを形成する）場合、発光構造１３８が基板の下側に形成される実施の形態も、本明細書において明示的に想定されている。
ある実施の形態では、発光構造１３８は、第１タイプアクティブ領域３６１にも第２タイプアクティブ領域３６２にも存在しない元素周期表における元素を含んでもよい。例えば、発光構造１３８が有機染料物質を含む場合、発光構造１３８は炭素を含んでもよく、発光構造１３８が無機蛍光体を含む場合、発光構造１３８は希土類金属および／または遷移金属を含んでもよい。発光構造１３８は、第２ピーク波長より長い第３ピーク波長の光を発してもよい。ある実施の形態では、第３ピーク波長が６００ｎｍから７００ｎｍの範囲にあってもよい。ある実施の形態では、発光構造１３８は赤色放射物質部分であってもよく、第３発光領域３０Ｒは赤色光放射領域であってもよい。
図１３を参照すると、発光構造１３８および半導体接合レイヤ４０Ｌの上にフォトレジストレイヤ（不図示）を塗布し、リソグラフィでパターン化することにより、半導体接合レイヤ（４０Ｇ、４０Ｂ、４０Ｒ）が形成されるべきエリアをカバーしてもよい。発光構造１３８、透明導電性物質レイヤ１３７Ｌ、および半導体接合レイヤ４０Ｌは、例えば、パターン化されたフォトレジストレイヤをエッチングマスクとして用いる異方性エッチングプロセスでパターン化されてもよい。透明導電性物質レイヤ１３７Ｌの各残余部分は上部電極を構成し、この上部電極を対応する半導体ナノワイヤ（３２Ｇ、３２Ｂ、３２Ｒ）に電気的に接続された下部電極（不図示）と併せて用いることで、各発光ダイオードの二端子を提供することができる。半導体接合レイヤ４０Ｌの各残余部分は、アウタシェル半導体接合レイヤ（４０Ｇ、４０Ｂ、４０Ｒ）を構成する。第１半導体接合レイヤ４０Ｇは第１タイプアクティブ領域３６１の上に直接的に形成され、第２半導体接合レイヤ４０Ｂは第２タイプアクティブ領域３６２の第１インスタンス上に直接的に形成され、第３半導体接合レイヤ４０Ｒは第２タイプアクティブ領域３６２の第２インスタンス上に直接的に形成される。
それぞれが物理的に接触している（接している）半導体ナノワイヤ（３２Ｇ、３２Ｂまたは３２Ｒ）、インナシェル（３４Ｇ、３４Ｂまたは３４Ｒ）、アクティブ領域（３６１、３６２）、アウタシェル半導体接合レイヤ（４０Ｇ、４０Ｂ、４０Ｒ）、およびもしあれば半導体接合レイヤ４０Ｒ上の発光構造１３８、の組み合わせが発光ダイオードを構成する。必要に応じて各発光ダイオードが他の発光ダイオードから電気的に隔てられるように、または共通の半導体接合レイヤ（４０Ｇ、４０Ｂ、４０Ｒ）を共有可能なように、成長マスク４２を通じた開口の位置および半導体接合レイヤ（４０Ｇ、４０Ｂ、４０Ｒ）を形成する選択的エピタキシャルプロセスの継続期間を選択してもよい。第３発光ダイオードの発光構造１３８は、第３発光ダイオードの半導体接合レイヤ４０Ｒの上に設けられた発光物質部分を含む。
代替的な実施の形態では、図１２および１３のステップの順序は逆にされてもよく、そこでは構造１３８はレイヤ４０Ｌのパターン化の後に形成される。他の代替的な実施の形態では、構造１３８は癒合されたｐ－ＧａＮレイヤ４０Ｌを欠いているデバイスにおいて形成される。例えば、構造１３８は、領域３０Ｒの個々のナノワイヤＬＥＤの半導体接合レイヤの上に形成されてもよい。
本開示の種々の例示的構造は発光デバイスへと組み入れられてもよく、これは基板２０上にあってもよいし、ダイシングされてバックプレーンに取り付けられ、直視型ディスプレイデバイス２００を形成してもよい。発光デバイスのアレイは、半導体物質レイヤ（例えば、ベース半導体レイヤ２６）を含む基板２０と、基板２０の上面に設けられ、複数の貫通開口を含むパターン化成長マスク４２と、基板２０上に設けられた複数の発光ダイオードと、を含んでもよい。複数の発光ダイオードのそれぞれは、パターン化成長マスク４２を通じた対応する開口を通って延びる第１導電タイプの半導体ナノワイヤ（３２Ｇ、３２Ｂ、３２Ｒ）と、第１導電タイプのドーピングを有するドープ半導体物質を含み対応する半導体ナノワイヤ（３２Ｇ、３２Ｂまたは３２Ｒ）を横方向に囲むと共にその上に重なるオプションのインナシェル（３４Ｇ、３４Ｂまたは３４Ｒ）と、対応するインナシェル（３４Ｇ、３４Ｂまたは３４Ｒ）（またはインナシェルが省略される場合は対応するナノワイヤ）を横方向に囲むと共にその上に重なるアクティブ領域（３６１、３６２）と、対応するアクティブ領域（３６１、３６２）を横方向に囲むと共にその上に重なり、第１導電タイプとは反対の第２導電タイプのドーピングを有する半導体接合レイヤ（４０Ｇ、４０Ｂ、４０Ｒ）と、を含む。複数の発光ダイオードは、第１ピーク波長の光を発する第１タイプアクティブ領域３６１のインスタンスを含む第１発光ダイオードと、第２ピーク波長の光を発する第２タイプアクティブ領域３６２の第１インスタンスを含む第２発光ダイオードと、第２ピーク波長より大きな第３ピーク波長の光を発するアクティブ領域（例えば、３６１または３６２）および発光構造（３６３または１３８）を含む第３発光ダイオードと、を含む。
ある実施の形態では、第３発光ダイオードの発光構造は領域３０Ｒのアクティブ領域とは異なる組成を有する第３タイプアクティブ領域３６３を含んでもよい。他の実施の形態では、第３発光ダイオードの発光構造は、第３発光ダイオードの半導体接合レイヤ４０Ｒの上に設けられた発光物質部分１３８を含んでもよい。ある実施の形態では、半導体物質レイヤ２６、半導体ナノワイヤ（３２Ｇ、３２Ｂ、３２Ｒ）のそれぞれ、およびインナシェル（３４Ｇ、３４Ｂ、３４Ｒ）のそれぞれが単結晶であって互いにエピタキシャルに揃えられていてもよい。ある実施の形態では、アクティブ領域（３６１、３６２）のそれぞれおよび半導体接合レイヤ（４０Ｇ、４０Ｂ、４０Ｒ）のそれぞれは単結晶であってもよく、半導体ナノワイヤ（３２Ｇ、３２Ｂ、３２Ｒ）およびインナシェル（３４Ｇ、３４Ｂ、３４Ｒ）を通じて半導体物質レイヤ２６にエピタキシャルに揃えられてもよい。
図１４を参照すると、本開示の発光デバイスの第３の実施の形態が示され、これは、第３発光ダイオード１０Ｒのうちのひとつ以上を有機発光ダイオード１０ＲＯで置き換えることにより、上述の本開示の種々の発光デバイスアレイから導出可能であり、これは例えば下部電極４１０と、有機発光物質４２０と、上部電極４３０と、を含んでもよい。したがって、第３の実施の形態では、発光構造は有機ＬＥＤ（「ＯＬＥＤ」）１０ＲＯを含み、これは赤色放射ＯＬＥＤであることが好ましい。有機発光物質４２０は、ポリマおよび／または小分子半導体発光レイヤなどのひとつ以上の有機発光レイヤを含んでもよい。ポリマ半導体エレクトロルミネセンスレイヤは、非ドープポリマ（例えば、ポリ（ｐ－フェニレンビニレン）（ＰＰＶ）やポリ（ナフタレンビニレン）やポリフルオリンの誘導体）またはドープポリマ（例えば、有機金属錯体（例えば、白金錯体またはイリジウム錯体）ドーパントを伴うポリ（Ｎ－ビニルカーバゾル）ホスト物質であって、そのようなドーパントは燐光発光を用いることで電気エネルギを光に変換する）を含んでもよい。対照的に、無機発光ダイオード１０Ｇ、１０Ｂは、ＩＶ族、ＩＩＩ－Ｖ族、またはＩＩーＶ族無機半導体発光物質を含む。例えば、発光物質として、ガリウム窒化物、インジウムガリウム窒化物、またはアルミニウムガリウム窒化物を用いてもよい。無機半導体発光ダイオードはナノワイヤを含んでもよい。
ＯＬＥＤ １０ＲＯは、緑色光および青色光を発するＬＥＤ１０Ｇ、１０Ｂの上の領域３０Ｇ、３０Ｒにマスクを形成し、領域３０Ｒに堆積された物質を除去し、領域３０ＲにＯＬＥＤ １０ＲＯレイヤ４１０、４２０および４３０を形成することにより形成されてもよい。レイヤ（４１０、４２０、４３０）のいずれかの一部がマスク上に形成された場合、それはマスクを剥がすことによって、および／または、エッチングや平坦化によって、除去されてもよい。
他の代替的なデバイスでは、緑色および青色ＬＥＤ１０Ｇおよび１０Ｂは、米国特許出願第１４／８６５，４５９号（２０１５年９月２５日出願）の方法を用いて形成されてもよく、この出願は参照によりその全体が本明細書に組み入れられる。上述のように領域１０Ｇおよび１０Ｂにおいて異なるインジウム濃度でナノワイヤＬＥＤを形成するのではなく、領域３０Ｇおよび３０Ｂに同一のＬＥＤを形成し、その後、領域３０ＢのＬＥＤの先端部分を取り除き、領域３０ＧのＬＥＤの先端部分を取り除かないようにしてもよい。先端（例えば、ｐ平面）部分のアクティブ領域およびＬＥＤのナノリング部分のアクティブ領域が側壁（例えば、ｍ平面）部分よりも多くインジウムを含有すると信じられている。領域３０ＢのＬＥＤから先端部分を取り除くことによって、ＬＥＤ１０Ｂの先端部分から発せられる緑色光が領域３０Ｂにおいて排除され、アクティブ領域の残りのｍ平面部分からの青色光のみを発する青色発光ＬＥＤ１０Ｂが残される。対照的に、ＬＥＤ１０Ｇの先端部分は残り、領域３０Ｇから緑色光を発する。
図１５を参照すると、例示的な第３構造が示され、それは例示的な第１構造や第２構造の場合のように第１タイプアクティブ領域３６１と第２タイプアクティブ領域３６２との間の組成の違いを誘起するいかなる幾何学的考慮によっても制限されない。したがって、図２の処理ステップにおいて、成長マスク４２を通じた開口のサイズや形状に制限はない。
続いて、図３および図４の処理ステップは、選択的エピタキシャルプロセスにより、パターン化成長マスク４２の開口３２Ｇ、３２Ｂおよび３２Ｒを通じて、少なくともひとつの第１半導体ナノワイヤ３２Ｇ、少なくともひとつの第２半導体ナノワイヤ３２Ｂおよび少なくともひとつの第３半導体ナノワイヤ３２Ｒを成長させて形成するよう実行される。半導体ナノワイヤ（３２Ｇ、３２Ｂ、３２Ｒ）の上に、半導体ナノワイヤ（３２Ｇ、３２Ｂ、３２Ｒ）と同じタイプのドーピングを有するオプションのインナシェル（３４Ｇ、３４Ｂ、３４Ｒ）が形成されてもよい。第１インナシェル３４Ｇは第１半導体ナノワイヤ３２Ｇのそれぞれの周りにかつそれを覆って形成され、第２インナシェル３４Ｂは第２半導体ナノワイヤ３２Ｂのそれぞれの周りにかつそれを覆って形成され、第３インナシェル３４Ｒは第３半導体ナノワイヤ３２Ｒのそれぞれの周りにかつそれを覆って形成される。
第１タイプアクティブ領域４６１は各インナシェル（３４Ｇ、３４Ｂ、３４Ｂ）（またはインナシェルがない場合は各半導体ナノワイヤ（３２Ｇ、３２Ｂ、３２Ｒ））上に形成されてもよい。第１タイプアクティブ領域４６１は発光領域（３０Ｇ、３０Ｂ、３０Ｒ）に亘って同じ組成を有してもよいし、異なる組成を有してもよい。第１タイプアクティブ領域４６１は、第１および第２の実施の形態の第１タイプおよび第２タイプアクティブ領域（３６１、３６２）と同じ方法を用いて形成されてもよい。ある実施の形態では、第１タイプアクティブ領域４６１の堆積中の処理条件は、後に追加的なアクティブ領域が形成されない発光領域（例えば、第２発光領域３０Ｂ）において第１タイプアクティブ領域４６１から発せられる光の波長を最適化するように選択されてもよい。ある実施の形態では、第１タイプアクティブ領域４６１から発せられる光の波長は、後に形成される直視型ディスプレイデバイスで用いられる波長の集合のなかで最も短い波長であってもよい。例えば、ＲＧＢデバイスについて、第１タイプアクティブ領域４６１は青色光を発するよう構成されてもよい。
図１６を参照すると、第１マスキングレイヤ４４４は、第２発光領域３０Ｂをカバーするように、一方で第１発光領域３０Ｇおよび第３発光領域３０Ｒをカバーしないように、堆積されてパターン化される。第１マスキングレイヤ４４４は、成長マスク４２の誘電体物質とは異なる誘電体物質を含む。例えば、成長マスク４２は窒化珪素を含んでもよく、第１マスキングレイヤ４４４は酸化珪素（例えば、酸化珪素レイヤまたは酸化珪素レイヤを含むレイヤスタック）を含んでもよい。第１マスキングレイヤ４４４の厚さは３ｎｍから１００ｎｍの範囲内であってもよいが、より小さいまたはより大きい厚さを用いてもよい。
第２タイプアクティブ領域４６２は物理的に露出した第１タイプアクティブ領域４６１のそれぞれの上に形成されてもよい。第２タイプアクティブ領域４６２は第１タイプアクティブ領域４６１とは異なる組成を有する。第２タイプアクティブ領域４６２は発光領域（３０Ｇ、３０Ｒ）に亘って同じ組成を有してもよいし、異なる組成を有してもよい。第２タイプアクティブ領域４６２は、ＩｎＧａＮなどのドープ化合物半導体物質の選択的エピタクシにより形成されてもよい。ある実施の形態では、第２タイプアクティブ領域４６２の堆積中の処理条件は、後に追加的なアクティブ領域が形成されない発光領域（例えば、第１発光領域３０Ｇ）において第２タイプアクティブ領域４６２から発せられる光の波長を最適化するように選択されてもよい。ある実施の形態では、第２タイプアクティブ領域４６２から発せられる光の波長は、後に形成される直視型ディスプレイデバイスで用いられる波長の集合のなかで二番目に短い波長であってもよい。例えば、ＲＧＢデバイスについて、第２タイプアクティブ領域４６２は緑色光を発するよう構成されてもよい。
図１７を参照すると、エッチングプロセスを用いることで、全ての発光領域（３０Ｇ、３０Ｂ、３０Ｒ）において成長マスク４２の少なくとも一部を残しつつ、第１マスキングレイヤ４４４を取り除くことができる。例えば、第１マスキングレイヤ４４４が酸化珪素を含み、成長マスク４２が窒化珪素を含む場合、フッ化水素酸を用いることで第１マスキングレイヤ４４４を取り除くことができる。第２マスキングレイヤ４４６は、第１発光領域３０Ｇおよび第２発光領域３０Ｂをカバーするように、一方で第３発光領域３０Ｒをカバーしないように、堆積されてパターン化される。あるいはまた、第１マスキングレイヤ４４４が除去されず、第２マスキングレイヤ４４６は第１マスキングレイヤ４４４の上に堆積される。第２マスキングレイヤ４４６は、成長マスク４２の誘電体物質とは異なるかそれと同じであってもよい誘電体物質を含む。例えば、成長マスク４２は窒化珪素を含んでもよく、第２マスキングレイヤ４４６は酸化珪素（例えば、酸化珪素レイヤまたは酸化珪素レイヤを含むレイヤスタック）または窒化珪素を含んでもよい。第２マスキングレイヤ４４６の厚さは３ｎｍから１００ｎｍの範囲内であってもよいが、より小さいまたはより大きい厚さを用いてもよい。
第３タイプアクティブ領域４６３は物理的に露出した第１タイプアクティブ領域４６１（および４６２？）のそれぞれの上に形成されてもよい。第３タイプアクティブ領域４６３は第１タイプアクティブ領域４６１とも第２アクティブ領域４６２とも異なる組成を有する。第３タイプアクティブ領域４６３は、ＩｎＧａＮなどの化合物半導体物質の選択的エピタクシにより形成されてもよい。ある実施の形態では、第３タイプアクティブ領域４６３から発せられる光の波長は、後に形成される直視型ディスプレイデバイスで用いられる三つの波長の集合のなかで三番目に短い波長であってもよい。直視型ディスプレイデバイスがＲＧＢデバイスである場合、第３タイプアクティブ領域４６３は赤色光を発するよう構成されてもよく、これは赤色光、緑色光および青色光のなかで最も長い波長を有する。この実施の形態では、アクティブ領域４６１、４６２および４６３は異なるインジウム含有量（例えば、領域４６３に最も大きなインジウム含有量、領域４６１に最も小さなインジウム含有量、領域４６２に中間のインジウム含有量）を伴うインジウムガリウム窒化物を含んでもよい。したがって、赤色ＬＥＤにおいて、第１の追加的赤色半導体アクティブ領域４６３は第２の追加的緑色半導体アクティブ領域４６２の上に設けられ、この第２の追加的緑色半導体アクティブ領域４６２は青色アクティブ領域４６１の上に設けられる。緑色ＬＥＤにおいて、第２の追加的緑色半導体アクティブ領域４６２は青色アクティブ領域４６１の上に設けられる。青色ＬＥＤにおいて、追加的半導体アクティブ領域は青色アクティブ領域４６１の上に設けられない。
ある実施の形態では、青色ＬＥＤアクティブ領域が最初に形成され、緑色ＬＥＤアクティブ領域が次に形成され、赤色ＬＥＤアクティブ領域が三番目に形成される。これは、青色ＩｎＧａＮアクティブ物質の格子定数がナノワイヤＧａＮ物質の格子定数と青色アクティブ物質のインジウム含有量よりも大きなインジウム含有量を有する緑色ＩｎＧａＮアクティブ物質の格子定数との間にあるので、有利である。緑色アクティブ物質の格子定数は青色ＩｎＧａＮの格子定数と（緑色および青色ＩｎＧａＮアクティブ物質のインジウム含有量よりも大きなインジウム含有量を有する）赤色ＩｎＧａＮアクティブ物質の格子定数との間にある。アクティブ領域形成のこの順序は、下地の物質の格子定数に次に最も近い格子定数のアクティブ領域を順番に堆積することによって、デバイスの領域間のひずみ管理を改善する（すなわち、格子ひずみを低減する）ための「ステップアップ」ＩｎＧａＮ組成を生じさせる。
図１８を参照すると、物理的に露出している外面アクティブ領域（４６１、４６２、４６３）上に半導体接合レイヤ（４０Ｇ、４０Ｂ、４０Ｒ）を、上述の方法のいずれかを用いて、形成する。上述の通り、後に、半導体接合レイヤ（４０Ｇ、４０Ｂ、４０Ｒ）およびベース半導体レイヤ２６に接点が形成されてもよい。オプションで、各アクティブレイヤの各側に、追加的なスペーサ／バッファレイヤおよびキャップレイヤが形成されてもよい。
本開示の発光デバイスアレイを用いることでＲＧＢ直視型ディスプレイデバイスを提供することができる。この場合、第１ピーク波長は４００ｎｍから４９５ｎｍの範囲内にあり、第２ピーク波長は４９５ｎｍから５７０ｎｍの範囲内にあり、第３ピーク波長は６００ｎｍから７００ｎｍの範囲内にあってもよい。また、赤色、緑色および青色に加えて、またはその代わりに、他の中間色光（例えば、オレンジ、シアンおよび／または黄色など）を発するピクセルを用いてもよい。
ナノワイヤデバイスが上で説明されたが、本開示はナノワイヤデバイスに限定されず、ひとつ以上の平板半導体レイヤを含む平板半導体ＬＥＤを含んでもよい。したがって、本開示のある実施の形態は発光デバイス（ＬＥＤ）を作成する方法を提供し、該方法は、第１導電タイプの少なくともひとつの半導体領域を形成することと、前記第１導電タイプの前記少なくともひとつの半導体領域の上の青色、緑色および赤色ＬＥＤ領域に青色アクティブ領域を形成することと、前記緑色および赤色ＬＥＤ領域の前記青色アクティブ領域の上に緑色アクティブ領域を形成することと、前記赤色ＬＥＤ領域の前記緑色アクティブ領域の上に赤色アクティブ領域を形成することと、前記青色、緑色および赤色ＬＥＤ領域の前記青色、緑色および赤色アクティブ領域の上に第２導電タイプの少なくともひとつの半導体領域を形成することと、を含む。
前記アレイが、各ピクセルに前記青色ＬＥＤと前記緑色ＬＥＤと前記赤色ＬＥＤとを含む直視型マルチカラー発光デバイスを含んでもよい。ある実施の形態では、前記第１導電タイプの前記少なくともひとつの半導体領域を形成することが、前記第１導電タイプの複数の半導体ナノワイヤを形成することを含み、前記青色、緑色および赤色アクティブ領域が前記複数の半導体ナノワイヤを覆って設けられるシェル（例えば、量子井戸または複数の量子井戸シェルであってもよいラジアルシェル）を含み、前記第２導電タイプの前記少なくともひとつの半導体領域を形成することが、前記青色、緑色および赤色アクティブ領域および前記複数の半導体ナノワイヤの周りに、前記第２導電タイプのアウタシェル半導体接合レイヤを形成することを含む。
他の実施の形態では、前記第１導電タイプの前記少なくともひとつの半導体領域を形成することが、前記第１導電タイプの平板半導体レイヤを形成することを含み、前記青色、緑色および赤色アクティブ領域が前記第１導電タイプの前記平板半導体レイヤを覆って設けられるレイヤ（バルクレイヤ、量子井戸または複数の量子井戸）を含み、前記第２導電タイプの前記少なくともひとつの半導体領域を形成することが、前記青色、緑色および赤色アクティブ領域を含む前記レイヤの上に前記第２導電タイプの少なくともひとつの平板半導体レイヤを形成することを含む。
結果として得られる発光デバイスは、複数の青色、緑色および赤色発光ダイオード（ＬＥＤ）であって、前記複数の青色、緑色および赤色ＬＥＤのそれぞれが第１導電タイプの少なくともひとつの半導体領域と第２導電タイプの少なくともひとつの半導体領域とを含む、複数の青色、緑色および赤色発光ダイオード（ＬＥＤ）を備える。前記青色ＬＥＤがさらに、前記第１導電タイプの前記少なくともひとつの半導体領域と前記第２導電タイプの少なくともひとつの半導体領域との間に設けられた青色アクティブ領域を含む。前記緑色ＬＥＤがさらに、前記青色アクティブ領域と、前記第１導電タイプの前記少なくともひとつの半導体領域と前記第２導電タイプの少なくともひとつの半導体領域との間に設けられた緑色アクティブ領域と、を含む。前記赤色ＬＥＤがさらに、前記青色アクティブ領域と、緑色アクティブ領域と、前記第１導電タイプの前記少なくともひとつの半導体領域と前記第２導電タイプの少なくともひとつの半導体領域との間に設けられた赤色アクティブ領域と、を含む。
図１９は、基板２０に形成可能な直視型ディスプレイデバイス２００を示す。直視型ディスプレイデバイス２００は、各ピクセル２５が適切な電気的バイアスが印加されたとき内部から光を生成する少なくともひとつの光源を含むディスプレイデバイスである。図１に示される直視型ディスプレイデバイス２００のように、ピクセル２５のアレイは、追加的な基板の結合や発光ダイオードダイなどのダイの移送を用いない半導体製造方法によって、基板２０上に直接的に製造されうる。各ピクセル２５は、第１ピーク波長（４００ｎｍから４９５ｎｍまでの範囲にあるピーク波長など）の光を発する少なくともひとつの第１タイプ発光ダイオード１０Ｂ（例えば少なくともひとつの青色発光ダイオードなど）と、第２ピーク波長（４９５ｎｍから５７０ｎｍまでの範囲にあるピーク波長など）の光を発する少なくともひとつの第２タイプ発光ダイオード１０Ｂ（例えば二つの緑色発光ダイオードなどの少なくともひとつの緑色発光ダイオードなど）と、第３ピーク波長（６００ｎｍから７００ｎｍまでの範囲にあるピーク波長など）の光を発する少なくともひとつの第３タイプ発光ダイオード１０Ｒ（少なくともひとつの赤色発光ダイオード１０Ｒなど）と、を含む。各発光ダイオード（１０Ｂ、１０Ｇ、１０Ｒ）は平板構造を有してもよく、該構造では、各物質レイヤが平板物質レイヤであり、各接合が対応する水平面内にある水平ｐ－ｉ－ｎ接合またはｐ－ｎ接合である（すなわち、水平面が基板の上面と平行である）。ピクセルごとに、例えば４つから６つのサブピクセルなどの３つ以上のサブピクセルなどの任意の適切な数のサブピクセルがあってもよい。例えば、各ピクセルはひとつの赤色発光サブピクセルとひとつの青色発光サブピクセルと２つの緑色発光サブピクセルとを含んでいて、トータルでピクセル当たり４つのサブピクセルを含んでもよい。
図２０Ａおよび２０Ｂを参照すると、例示的な第４構造が示され、それは製造プロセスの開示時の、すなわちその上に発光デバイスを形成する前の、図１９の直視型ディスプレイデバイス２００内の単一ピクセル２５のエリアに対応する。基板２０が提供され、この基板２０は、成長基板２２（サファイア基板など）と、バッファ半導体レイヤ２４（ＧａＮレイヤ、ＡｌＮレイヤ、ＡｌＧａＮレイヤ、それらのグレードされた変形例、またはそれらのスタックなど）と、ベース半導体レイヤ２６と、であってもよい。ベース半導体レイヤ２６は、例えばｎドープＧａＮレイヤなどのｎタイプレイヤなどの第１導電タイプの半導体レイヤであってもよい。ベース半導体レイヤ２６およびバッファ半導体レイヤ２４は半導体物質レイヤである。基板２０は、ベース半導体レイヤ２６の上面が水平面内にある（すなわち、基板２０の上面と平行）ように位置決めされてもよい。基板２０は、第１発光領域３０Ｂと、第２発光領域３０Ｇと、第３発光領域３０Ｒと、を有してもよい。各ピクセルの形状（図２０Ａに示されるエリアに対応する）は、矩形、三角形、六角形等であってもよく、あるいは二次元平面において周期性を伴って複製可能な任意の幾何形状であってもよい。ある実施の形態では、各ピクセルは矩形形状を有してもよく、この場合、各辺は３ミクロンから３０ミクロンの範囲内の長さを有し、しかしながら、より小さなまたはより大きな長さが用いられてもよい。
図２１Ａおよび２１Ｂを参照すると、第１タイプアクティブ領域レイヤ５６１Ｌが、半導体物質レイヤであるベース半導体レイヤ２６の上に形成されてもよい。第１タイプアクティブ領域レイヤ５６１Ｌは上述の第１タイプアクティブ領域４６１と同じ組成を有してもよく、第１タイプアクティブ領域４６１を形成するために用いられた堆積方法と同じ堆積方法を用いて形成されてもよい。第１タイプアクティブ領域レイヤ５６１Ｌは一様な厚さを有する平板レイヤとして形成され、その厚さは５ｎｍから３０ｎｍの範囲内にあってもよいが、より小さなまたはより大きな厚さが用いられてもよい。第１タイプアクティブ領域レイヤ５６１Ｌは、ベース半導体レイヤ２６の単結晶半導体物質とエピタキシャルに揃えられた単結晶ドープ半導体物質レイヤとして形成されてもよい。
図２２Ａおよび２２Ｂを参照すると、第１発光領域３０Ｂの第１タイプアクティブ領域レイヤ５６１Ｌの一部の上に第１マスキングレイヤ５７１が形成されてもよい。第１マスキングレイヤ５７１は、上述のマスキングレイヤ４６やマスキングレイヤスタック（４４、４６）と同じ組成および同じ厚さを有してもよい。第１マスキングレイヤ５７１はブランケットフィルム（すなわち、非パターン化フィルム）として堆積されてもよく、例えば、第１タイプアクティブ領域レイヤ５６１Ｌの半導体物質に対して選択的に第１マスキングレイヤ５７１の物質をエッチングする、リソグラフィ方法およびエッチングプロセスの組み合わせによって、第１発光領域３０Ｂのエリアをカバーするようパターン化されてもよい。
第２タイプアクティブ領域レイヤ５６２Ｌは第１タイプアクティブ領域レイヤ５６１Ｌの物理的に露出した表面の上に形成されてもよい。第２タイプアクティブ領域レイヤ５６２Ｌは上述の第２タイプアクティブ領域４６２と同じ組成を有してもよく、第２タイプアクティブ領域４６２を形成するために用いられた堆積方法と同じ堆積方法を用いて形成されてもよい。第２タイプアクティブ領域レイヤ５６２Ｌは一様な厚さを有する平板レイヤとして形成され、その厚さは５ｎｍから３０ｎｍの範囲内にあってもよいが、より小さなまたはより大きな厚さが用いられてもよい。第２タイプアクティブ領域レイヤ５６２Ｌは、第１タイプアクティブ領域レイヤ５６１Ｌの単結晶半導体物質とエピタキシャルに揃えられた単結晶ドープ半導体物質レイヤとして形成されてもよい。
図２３Ａおよび２３Ｂを参照すると、第２発光領域３０Ｇの第２タイプアクティブ領域レイヤ５６２Ｌの一部の上に第２マスキングレイヤ５７２が形成されてもよい。第２マスキングレイヤ５７２は、上述のマスキングレイヤ４６やマスキングレイヤスタック（４４、４６）と同じ組成および同じ厚さを有してもよい。第２マスキングレイヤ５７２はブランケットフィルム（すなわち、非パターン化フィルム）として堆積されてもよく、例えば、第２タイプアクティブ領域レイヤ５６２Ｌの半導体物質に対して選択的に第２マスキングレイヤ５７２の物質をエッチングする、リソグラフィ方法およびエッチングプロセスの組み合わせによって、第２発光領域３０Ｂのエリアをカバーするようパターン化されてもよい。
第３タイプアクティブ領域レイヤ５６３Ｌは第２タイプアクティブ領域レイヤ５６２Ｌの物理的に露出した表面の上に形成されてもよい。第３タイプアクティブ領域レイヤ５６３Ｌは上述の第３タイプアクティブ領域４６３と同じ組成を有してもよく、第３タイプアクティブ領域４６３を形成するために用いられた堆積方法と同じ堆積方法を用いて形成されてもよい。第３タイプアクティブ領域レイヤ５６３Ｌは一様な厚さを有する平板レイヤとして形成され、その厚さは５ｎｍから３０ｎｍの範囲内にあってもよいが、より小さなまたはより大きな厚さが用いられてもよい。第３タイプアクティブ領域レイヤ５６３Ｌは、第２タイプアクティブ領域レイヤ５６２Ｌの単結晶半導体物質とエピタキシャルに揃えられた単結晶ドープ半導体物質レイヤとして形成されてもよい。
第４の実施の形態の第１タイプアクティブ領域レイヤ５６１Ｌ、第２タイプアクティブ領域レイヤ５６２Ｌおよび第３タイプアクティブ領域レイヤ５６３Ｌは、第３の実施の形態の第１タイプアクティブ領域４６１、第２タイプアクティブ領域４６２および第３タイプアクティブ領域４６３と同じ組成を有してもよい。第４の実施の形態では、第１タイプアクティブ領域レイヤ５６１Ｌ、第２タイプアクティブ領域レイヤ５６２Ｌおよび第３タイプアクティブ領域レイヤ５６３Ｌは、それぞれの水平上面がベース半導体レイヤ２６（半導体物質レイヤである）の水平上面と平行となる平板レイヤとして形成される。第３の実施の形態では、図１５に示されるように、ベース半導体レイヤ２６（半導体物質レイヤである）の上面から垂直に延びる半導体ナノワイヤ（３２Ｂ、３２Ｇ、３２Ｒ）が形成され、各半導体ナノワイヤ（３２Ｂ、３２Ｇ、３２Ｒ）の側壁に第１タイプアクティブ領域４６１を含む第１タイプアクティブ領域レイヤが形成される。第３の実施の形態では、図１６に示されるように、物理的に露出した第１タイプアクティブ領域レイヤのそれぞれの側壁に第２タイプアクティブ領域４６２を含む第２タイプアクティブ領域レイヤが形成される。第３の実施の形態では、図１７に示されるように、物理的に露出した第２タイプアクティブ領域レイヤのそれぞれの側壁に第３タイプアクティブ領域４６３を含む第３タイプアクティブ領域レイヤが形成される。
図２４Ａおよび２４Ｂを参照すると、第３発光領域３０Ｒの第３タイプアクティブ領域レイヤ５６３Ｌの一部の上に第３マスキングレイヤ５７３が形成されてもよい。第３マスキングレイヤ５７３は、上述のマスキングレイヤ４６やマスキングレイヤスタック（４４、４６）と同じ組成および同じ厚さを有してもよい。第３マスキングレイヤ５７３はブランケットフィルム（すなわち、非パターン化フィルム）として堆積されてもよく、例えば、第３タイプアクティブ領域レイヤ５６３Ｌの半導体物質に対して選択的に第３マスキングレイヤ５７３の物質をエッチングする、リソグラフィ方法およびエッチングプロセスの組み合わせによって、第３発光領域３０Ｒのエリアをカバーするようパターン化されてもよい。
図２５Ａおよび２５Ｂを参照すると、オプションでエッチングプロセスが行われてもよい。第１、第２および第３マスキングレイヤ（５７１、５７２、５７３）の物質に対して選択的に第３タイプアクティブ領域レイヤ５６３Ｌ、第２タイプアクティブ領域レイヤ５６２Ｌおよび第１タイプアクティブ領域レイヤ５６１Ｌの物質をエッチングするエッチングプロセスを行うことで、第１、第２および第３マスキングレイヤ（５７１、５７２、５７３）によってカバーされていないフィールド領域５８０において、アクティブ領域レイヤ（５６１Ｌ、５６２Ｌ、５６３Ｌ）の部分を除去することができる。第１、第２および第３マスキングレイヤ（５７１、５７２、５７３）によってカバーされるエリアの間のフィールド領域５８０において、ベース半導体レイヤ２６の上面が物理的に露出してもよい。第１タイプアクティブ領域レイヤ５６１Ｌの残りの部分のそれぞれは第１タイプアクティブ領域５６１のインスタンスを構成する。第２タイプアクティブ領域レイヤ５６２Ｌの残りの部分のそれぞれは第２タイプアクティブ領域５６２のインスタンスを構成する。第３タイプアクティブ領域レイヤ５６３Ｌの残りの部分のそれぞれは第３タイプアクティブ領域５６３のインスタンスを構成する。マスキングレイヤ５７１および５７２の側壁に隣接するレイヤ５６２Ｌおよび５６３Ｌのエッジ部分で過度の成長が生じうる。しかしながら、図２５Ｂに示されるエッチングステップ中にこれらのレイヤのエッジ部分が除去されるので、過度の成長は完成品に大きな影響を与えない。
図１５、１６、１７、２５Ａおよび２５Ｂをまとめて参照すると、第３の実施の形態および第４の実施の形態は、異なる発光領域（３０Ｂ、３０Ｇ、３０Ｒ）に異なる物質スタックを提供する。第１タイプアクティブ領域（４６１、５６１）の第１インスタンスは第１発光領域３０Ｂのベース半導体レイヤ２６の上に形成される。第１タイプアクティブ領域５６１の第２インスタンスと第２タイプアクティブ領域５６２の第１インスタンスとのスタックは、第２発光領域３０Ｇのベース半導体レイヤ２６の上に形成される。第１タイプアクティブ領域５６１の第３インスタンスと第２タイプアクティブ領域５６２の第２インスタンスと第３タイプアクティブ領域５６３のインスタンスとのスタックは、第３発光領域３０Ｒのベース半導体レイヤ２６の上に形成される。
第３および第４の実施の形態では、第１タイプアクティブ領域（４６１、５６１）の各インスタンスはインジウムガリウム窒化物アクティブ領域を含み、第２タイプアクティブ領域（４６２、５６２）の各インスタンスは第１タイプアクティブ領域よりも低いインジウム濃度を有するインジウムガリウム窒化物アクティブ領域を含み、第１タイプアクティブ領域（４６１、５６１）の各インスタンスと第２タイプアクティブ領域（４６２、５６２）の各インスタンスと第３タイプアクティブ領域（４６３、５６３）の各インスタンスと、は単結晶であって互いにエピタキシャルに揃えられてもよい。したがって、領域５６１は青色放射ＬＥＤの一部であり、領域５６１および５６２は緑色放射ＬＥＤの一部であり、領域５６１、５６２および５６３は赤色放射ＬＥＤの一部である。
ある実施の形態では、前記第１タイプアクティブ領域（４６１、５６１）が、バルクのまたは準バルクのＩｎｘＧａ１－ｘＮレイヤまたはＧａＮあるいはＡｌＧａＮバリアレイヤとＩｎｘＧａ１－ｘＮウェルレイヤとを有するひとつ以上の量子井戸を含んでもよく、ここでｘは０と１との間の実数である。前記第２タイプアクティブ領域（４６２、５６２）が、バルクのまたは準バルクのＩｎｙＧａ１－ｙＮレイヤまたはＧａＮあるいはＡｌＧａＮバリアレイヤとＩｎｙＧａ１－ｙＮウェルレイヤとを有するひとつ以上の量子井戸を含んでもよく、ここでｙは０と１との間の実数である。前記第３タイプアクティブ領域（４６３、５６３）が、アルミニウムガリウムヒ化物、アルミニウムガリウムインジウムリン化物、ガリウムヒ素リン化物、ガリウムリン化物、ＩｎｚＧａ１－ｚＮここで０．４≦ｚ≦０．５でｘおよびｙは０．３以下、ＩｎｗＧａ１－ｗＰ１－ｕ－ｖＡｓｕＮｖという化学式を有する赤色発光希薄ＩＩＩ族窒化物半導体ここでｗおよびｕは０と１との間の実数であり０．０１≦ｖ≦０．１、およびユーロピウムドープガリウム窒化物、から選択される少なくともひとつのバルク、準バルク、または量子井戸レイヤを含んでもよい。
図２６Ａおよび２６Ｂを参照すると、アクティブ領域（５６１、５６２、５６３）およびベース半導体レイヤ２６の半導体物質に対して選択的にマスキングレイヤ（５７１、５７２、５７３）を取り除くことができる。例えば、マスキングレイヤ（５７１、５７２、５７３）が酸化珪素を含む場合、フッ化水素酸を用いるウェットエッチングを用いることでマスキングレイヤ（５７１、５７２、５７３）を取り除くことができる。マスキングレイヤ（５７１、５７２、５７３）が窒化珪素を含む場合、リン酸を用いるウェットエッチングを用いることでマスキングレイヤ（５７１、５７２、５７３）を取り除くことができる。
図２６Ｃ－２６Ｇに示される代替的な実施の形態では、マスキングレイヤ５７１、５７２および５７３のエッチングを用いる代わりに、リフトオフマスキングレイヤ（５７１、５７２）が用いられてもよい。この実施の形態では、下地の半導体レイヤの露出部分の上に第２タイプおよび第３タイプアクティブ領域レイヤ５６２Ｌおよび５６３Ｌの半導体を選択的に成長させるのではなく、リフトオフマスキングレイヤ（５７１、５７２）が形成され、その後まず、リフトオフマスキングレイヤ（５７１、５７２）および下地の半導体レイヤ（５６１Ｌ、５６２Ｌ）の上に非選択的にアクティブ領域レイヤ（５６２Ｌ、５６３Ｌ）が形成され、続いてリフトオフプロセスが行われる。
例えば、図２６Ｃに示されるように、第１タイプアクティブ領域レイヤ５６１Ｌは、第１、第２および第３タイプ領域（３０Ｂ、３０Ｇ、３０Ｒ）において一様な厚さを有する平板レイヤとして形成される。第１タイプ領域３０Ｂの第１タイプアクティブ領域レイヤ５６１Ｌの上に第１リフトオフマスキングレイヤ５７１が形成される。次いで、第１タイプ領域３０Ｂの第１リフトオフマスキングレイヤ５７１の上の、および、第２タイプ領域３０Ｇおよび第３タイプ領域３０Ｒにおける第１タイプアクティブ領域レイヤ５６１Ｌの露出部分の上の、平板レイヤとして第２タイプアクティブ領域レイヤ５６２Ｌが形成される。
図２６Ｄを参照すると、第１リフトオフマスキングレイヤ５７１を取り除くための第１リフトオフプロセスが行われ、これにより第１タイプ領域３０Ｂから第２タイプアクティブ領域レイヤ５６２Ｌの一部が取り除かれる。
図２６Ｅを参照すると、第２タイプ領域３０Ｇの第２タイプアクティブ領域レイヤ５６２Ｌの上に、および、第１タイプ領域３０Ｂの第１タイプアクティブ領域レイヤ５６１Ｌの上に、第２リフトオフマスキングレイヤ５７２が形成される。次いで、第１および第２タイプ領域（３０Ｂ、３０Ｇ）の第２リフトオフマスキングレイヤ５７２の上の、および、第３タイプ領域３０Ｒにおける第２タイプアクティブ領域レイヤ５６２Ｌの露出部分の上の、平板レイヤとして第３タイプアクティブ領域レイヤ５６３Ｌが形成される。
図２６Ｆを参照すると、第２リフトオフマスキングレイヤ５７２を取り除くための第２リフトオフプロセスが行われ、これにより第１タイプ領域３０Ｂおよび第２タイプ領域３０Ｇから第３タイプアクティブ領域レイヤ５６３Ｌの一部が取り除かれる。
図２６Ｇを参照すると、リソグラフィ的にパターン化されたエッチングマスク２６７（パターン化フォトレジストレイヤであってもよい）は、種々のアクティブ領域レイヤ（５６１Ｌ、５６２Ｌ、５６３Ｌ）のスタックの上に形成される。（反応性イオンエッチングなどの異方性エッチングやウェットエッチングなどの等方性エッチングを含んでもよい）エッチングプロセスを行うことで、図２６Ａおよび２６Ｂに示される種々のアクティブ領域（５６１、５６２、５６３）を形成することができる。続いて、リソグラフィ的にパターン化されたエッチングマスク２６７は、例えば灰化により除去されてもよい。
図２６Ｈ－２６Ｊに示される他の代替的な実施の形態では、エッチングマスキングレイヤ５７１、５７２および５７３の代わりに、誘電体マスキングレイヤ（６７１、６７２）を用いてもよい。この場合、選択的エピタキシャル（例えば、選択的エリア成長）プロセスを用いることで、誘電体マスキングレイヤ（６７１、６７２）上への単結晶半導体物質の堆積を防ぐ。
例えば、図２６Ｈに示されるように、第１タイプアクティブ領域レイヤ５６１Ｌは、第１、第２および第３タイプ領域（３０Ｂ、３０Ｇ、３０Ｒ）において一様な厚さを有する平板レイヤとして形成される。酸化珪素などの誘電体物質を含む第１誘電体マスキングレイヤ６７１は、第１タイプ領域３０Ｂの第１タイプアクティブ領域レイヤ５６１Ｌの上に形成される。第１誘電体マスキングレイヤ６７１は第１タイプアクティブ領域レイヤ５６１Ｌの上全体に堆積され、次いで光リソグラフィおよびエッチングにより、第１タイプ領域３０Ｂにのみ残り、かつ、第２および第３タイプ領域（３０Ｇ、３０Ｒ）を露出させるようパターン化されてもよい。次いで、第１の選択的エピタキシャルプロセスにより、第２タイプ領域３０Ｇおよび第３タイプ領域３０Ｒにおける第１タイプアクティブ領域レイヤ５６１Ｌの露出部分の上の、および、第１誘電体マスキングレイヤ６７１の上にはない、平板レイヤとして、第２タイプアクティブ領域レイヤ５６２Ｌを形成する。
図２６Ｉを参照すると、酸化珪素などの誘電体物質を含む第２誘電体マスキングレイヤ６７２は、第２タイプ領域３０Ｇの第２タイプアクティブ領域レイヤ５６２Ｌの上に、および、オプションで第１タイプ領域３０Ｂの第１誘電マスキングレイヤ６７１の上に、形成される。第２誘電体マスキングレイヤ６７２は、第２タイプアクティブ領域レイヤ５６２Ｌ（およびオプションで第１誘電体マスキングレイヤ６７１の上）の上全体に堆積され、次いで光リソグラフィおよびエッチングにより、第１および第２タイプ領域（３０Ｂ、３０Ｇ）にのみ残り、かつ、第３タイプ領域３０Ｒを露出させるようパターン化されてもよい。次いで、第２の選択的エピタキシャルプロセスにより、第３タイプ領域３０Ｒにおける第２タイプアクティブ領域レイヤ５６２Ｌの露出部分の上の、および、第２誘電体マスキングレイヤ６７２の上にはない、平板レイヤとして、第３タイプアクティブ領域レイヤ５６３Ｌを形成する。第２タイプおよび／または第３タイプアクティブ領域レイヤは、堆積の選択性を高めるためにパルスＭＯＣＶＤにより形成されてもよい。
続いて、第２誘電体マスキングレイヤ６７２および第１誘電体マスキングレイヤ６７１は、例えば等方性エッチングにより除去される。例えば、第２誘電体マスキングレイヤ６７２および第１誘電体マスキングレイヤ６７１が酸化珪素を含む場合、フッ化水素酸を用いるウェットエッチングを用いることで、第２誘電体マスキングレイヤ６７２および第１誘電体マスキングレイヤ６７１を除去することができる。
あるいはまた、第１誘電体マスキングレイヤ６７１は第２タイプアクティブ領域レイヤ５６２Ｌの形成の後、かつ、第２誘電体マスキングレイヤ６７２の形成の前に除去される。この場合、第２誘電体マスキングレイヤ６７２は、露出した第１タイプアクティブ領域レイヤ５６１Ｌの上、および、第２タイプアクティブ領域レイヤ５６２Ｌの一部の上、に形成される。次いで、上述の通り、第２誘電体マスキングレイヤ６７２は第３タイプアクティブ領域レイヤ５６３Ｌの成長の後に除去される。第２マスキングレイヤ６７２は第３半導体レイヤを選択的に成長させるステップの後に除去され、一方、第１マスキングレイヤ６７１は第２マスキングレイヤ６７２を除去するステップの前、後、および／またはその最中に除去されてもよい。
図２６Ｊを参照すると、リソグラフィ的にパターン化されたエッチングマスク２６７（パターン化フォトレジストレイヤであってもよい）は、種々のアクティブ領域レイヤ（５６１Ｌ、５６２Ｌ、５６３Ｌ）のスタックの上に形成される。（反応性イオンエッチングなどの異方性エッチングやウェットエッチングなどの等方性エッチングを含んでもよい）エッチングプロセスを行うことで、図２６Ａおよび２６Ｂに示される種々のアクティブ領域（５６１、５６２、５６３）を形成することができる。続いて、リソグラフィ的にパターン化されたエッチングマスク２６７は、例えば灰化により除去されてもよい。
代替的な実施の形態では、図２６Ｃ－２６Ｇのリフトオフ方法と図２６Ｈ－２６Ｊの選択的エリア成長方法との組み合わせが用いられてもよい。例えば、第２タイプおよび／または第３タイプアクティブ領域レイヤが下地のガリウム窒化物物質の上に堆積されたインジウムガリウム窒化物を含む場合、これらのアクティブ領域レイヤは、選択的エリア成長方法において、対応する第１および第２マスキングレイヤをすこし超えて広がってもよい。この場合、図２６Ｃ－２６Ｇに関して説明したようにマスキングレイヤをリフトオフすることで、第２タイプおよび／または第３タイプアクティブ領域レイヤのその一部を対応する第１および第２マスキングレイヤから取り除くことができる。
図２６Ａ、２６Ｂ、２６Ｇおよび２６Ｊに示される種々のアクティブ領域（５６１、５６２、５６３）のそれぞれの横方向寸法は、３ミクロンから３０ミクロンなどの、１ミクロンから１００ミクロンの範囲内にあってもよい。種々のアクティブ領域（５６１、５６２、５６３）における各レイヤの厚さは２ｎｍから６０ｎｍの範囲内（例えば６ｎｍから２０ｎｍの範囲内）であってもよいが、より小さいまたはより大きい厚さを用いてもよい。
図２７Ａおよび２７Ｂを参照すると、上述のエッチングまたはリフトオフ方法により形成されたアクティブ領域（５６１、５６２、５６３）の物理的に露出している上面の上に、連続的半導体接合レイヤ５０Ｌを堆積させてもよい。連続的半導体接合レイヤ５０Ｌは、既述の実施の形態の半導体接合レイヤ（４０Ｂ、４０Ｇ、４０Ｒ）と同じ物質を含んでもよい。連続的半導体接合レイヤ５０Ｌは、ベースレイヤ２６とは反対のタイプのドーピングを有するドープ半導体物質を含む（例えば、レイヤ２６がｎタイプレイヤであればレイヤ５０ＬはｐタイプＧａＮレイヤなどのｐタイプレイヤであり、逆もしかりである）。アクティブ領域（５６１、５６２、５６３）が真性半導体領域を含む場合、連続的半導体接合レイヤ５０Ｌと半導体ベースレイヤ２６との間にｐ－ｉ－ｎ接合が形成される。アクティブ領域がドープ半導体領域を含む場合、連続的半導体接合レイヤ５０Ｌとアクティブ領域（５６１、５６２、５６３）との間の各界面にｐ－ｎ接合が形成される。連続的半導体接合レイヤ５０Ｌの厚さは３０ｎｍから３００ｎｍの範囲内であってもよいが、より小さいまたはより大きい厚さを用いてもよい。
図２８Ａおよび２８Ｂを参照すると、連続的半導体接合レイヤ５０Ｌの上にマスキングレイヤ５７９を形成し、発光領域（３０Ｂ、３０Ｇ、３０Ｒ）のエリアをカバーする。マスキングレイヤ５７９は、上述のマスキングレイヤ４６やマスキングレイヤスタック（４４、４６）と同じ組成および同じ厚さを有してもよい。ある実施の形態では、マスキングレイヤ５７９のパターンは、第１、第２および第３マスキングレイヤ（５７１、５７２、５７３）を組み合わせたパターンと実質的に同じであってもよい。マスキングレイヤ５７９によってカバーされていないフィールド領域５８０における連続的半導体接合レイヤ５０Ｌの部分は、マスキングレイヤ５７９の物質に対して選択的に連続的半導体接合レイヤ５０Ｌの半導体物質をエッチングする隔離エッチングプロセスによって除去されてもよい。第１発光領域３０Ｂに残っている連続的半導体接合レイヤ５０Ｌの部分は本明細書において第１半導体接合レイヤ５０Ｂと称され、第２発光領域３０Ｇに残っている連続的半導体接合レイヤ５０Ｌの部分は本明細書において第２半導体接合レイヤ５０Ｇと称され、第３発光領域３０Ｒに残っている連続的半導体接合レイヤ５０Ｌの部分は本明細書において第３半導体接合レイヤ５０Ｒと称される。図２５Ａおよび２５Ｂの処理ステップが省略される場合、図２８Ａおよび２８Ｂのエッチングプロセスの継続期間は、発光領域（３０Ｂ、３０Ｇ、３０Ｒ）の外側の領域からアクティブ領域レイヤ（５６１Ｌ、５６２Ｌ、５６３Ｌ）の部分を取り除くように延長されてもよい。
図２９Ｂおよび３０Ｂに示されるように、発光デバイスは第１、第２および第３発光ダイオード（１０Ｂ、１０Ｇ、１０Ｒ）を含む。第１発光ダイオード１０Ｂは、第１タイプアクティブ領域５６１と、半導体接合レイヤ５０Ｌの第１部分５０Ｂと、透明導電性レイヤ１３７の第１部分と、を含む第１スタックを含む。第１ＬＥＤ１０Ｂは第１ピーク波長（例えば、青色光波長）の光を発するよう構成される。
第２発光ダイオード１０Ｇは、第１タイプアクティブ領域５６１と、第１タイプアクティブ領域とは異なる組成を有する第２タイプアクティブ領域５６２と、半導体接合レイヤ５０Ｌの第２部分５０Ｇと、透明導電性レイヤ１３７の第２部分と、を含む第２スタックを含む。第２ＬＥＤ１０Ｇは、第１波長とは異なる第２波長（例えば、緑色光波長）の光を発するよう構成される。
第３発光ダイオード１０Ｒは、第１タイプアクティブ領域５６１と、第２タイプアクティブ領域５６２と、第１および第２タイプアクティブ領域とは異なる組成を有する第３タイプアクティブ領域５６３と、半導体接合レイヤ５０Ｌの第３部分５０Ｒと、透明導電性レイヤ１３７の第３部分と、を含む第３スタックを含む。第３ＬＥＤは、第１および第２波長とは異なる第３波長（例えば、赤色光波長）の光を発するよう構成される。第３ＬＥＤ１０Ｒに設けられる第３スタックにおいて、第２タイプアクティブ領域５６２は、第３タイプアクティブ領域５６３に接する。
デバイスは、また、第１、第２および第３スタックの下に設けられた第１導電タイプの半導体ベースレイヤ２６を含んでもよい。半導体ベースレイヤ２６は第１導電タイプの連続レイヤを含む。
上述の通り、第２導電タイプの半導体接合レイヤ５０Ｌの第１部分５０Ｂ、第２部分５０Ｇおよび第３部分５０Ｒは、対応する第１、第２および第３スタックの対応する第１タイプアクティブ領域５６１、第２タイプアクティブ領域５６２、第３タイプアクティブ領域５６３の上に設けられる。半導体接合レイヤの第１部分５０Ｂ、第２部分５０Ｇおよび第３部分５０Ｒは、同じ組成および同じ厚さを有する。
半導体ベースレイヤ２６と半導体接合レイヤの第１部分５０Ｂ、第２部分５０Ｇおよび第３部分５０Ｒとは、対応する第１、第２および第３スタックにおいて第１、第２および第３ｐ－ｉ－ｎ接合を形成する。第１、第２および第３ｐ－ｉ－ｎ接合のそれぞれは、半導体ベースレイヤ２６の上面に平行な対応する水平面を含む。図３０Ａおよび３０Ｂに示されるように、第２ｐ－ｉ－ｎ接合にある水平面Ｙ－Ｙ’は、第１ｐ－ｉ－ｎ接合にある水平面Ｘ－Ｘ’の上に設けられる。第２ｐ－ｉ－ｎ接合にある水平面Ｙ－Ｙ’は、第３ｐ－ｉ－ｎ接合にある水平面Ｚ－Ｚ’の下に設けられる。
透明導電性レイヤ１３７の第１、第２および第３部分は、半導体接合レイヤ５０Ｌの対応する第１部分５０Ｂ、第２部分５０Ｇおよび第３部分５０Ｒに接する。接点ビア構造１９２は、透明導電性レイヤ１３７の第１、第２および第３部分に接する。
例示的な第３および第４構造の場合、第２波長（例えば緑色光波長）は第１波長（例えば、青色光波長）よりも長く、第３波長（例えば、赤色光波長）よりも短くてもよい。ある実施の形態では、発光デバイスは直視型ディスプレイデバイスを含み、第１タイプアクティブ領域（４６１、５６１）の各インスタンスはインジウムガリウム窒化物アクティブ領域を含み、第２タイプアクティブ領域（４６２、５６２）の各インスタンスは第１タイプアクティブ領域（４６１、５６１）よりも低いインジウム濃度を有するインジウムガリウム窒化物アクティブ領域を含み、半導体ベースレイヤ２６と第１タイプアクティブ領域（４６１、５６１）と第２タイプアクティブ領域（４６２、５６２）と第３タイプアクティブ領域（４６３、５６３）と、は単結晶であって互いにエピタキシャルに揃えられてもよい。
第４の実施の形態の代替的態様では、アクティブ領域のうちのひとつ以上のみが平板レイヤを含み、アクティブ領域の他のひとつ以上が前の実施の形態に関して説明したようにナノワイヤの周りのシェルを含んでもよい。したがって、デバイスは、ひとつ以上の光の色を発する平板アクティブ領域と、ひとつ以上の追加的色を発するナノワイヤシェルアクティブ領域と、を含んでもよい。
上述の方法は発光デバイスに向けられているが、方法は任意の他のタイプの半導体デバイスについて用いられてもよい。半導体デバイスを作成する方法は、図２２Ａおよび２２Ｂに示されるように、第１半導体レイヤ５６１を形成することと、第１半導体レイヤの第１部分の上に第１マスキングレイヤ５７１を形成することと、を含んでもよい。
方法はまた、図２３Ａおよび２３Ｂに示されるように、第１マスキングレイヤ５７１が第１半導体レイヤ５６１の第１部分の上に設けられている間に、第１マスキングレイヤ５７１から露出している第１半導体レイヤ５６１の第２部分の上に第２半導体レイヤ５６２を形成することと、第２半導体レイヤ５６２の第１部分の上に第２マスキングレイヤ５７２を形成することと、を含んでもよい。
方法はまた、第１マスキングレイヤ５７１が第１半導体レイヤの第１部分の上に設けられ、かつ、第２マスキングレイヤ５７２が第２半導体レイヤの第１部分の上に設けられている間に、第２マスキングレイヤ５７２から露出している第２半導体レイヤの第２部分の上に第３半導体レイヤ５６３を形成すること、を含んでもよい。図２４Ａおよび２４Ｂに示されるように、第３マスキングレイヤ５７３は第３半導体レイヤ５６３の第１部分の上に形成され、第３半導体レイヤの第２部分は露出する。
図２５Ａおよび２５Ｂに示されるように、第１、第２および第３半導体レイヤ（５６１、５６２、５６３）は、次いで、エッチングされ、第１、第２および第３スタックが形成される。したがって、上述の方法では、個々のマスキングレイヤを用いて各レイヤを別個にエッチングするのではなく、半導体レイヤとマスキングレイヤとを交互に形成し、その後、異なるデバイスレベルにある全てのマスキングレイヤを用いて全ての半導体レイヤをエッチングする。このプロセスは、個々のマスクを用いて各レイヤを独立にエッチングする方法よりも少ない数のステップを用いる。
ある実施の形態では、図２５Ｂに示されるように、第１、第２および第３半導体レイヤをエッチングすることで第１、第２および第３スタックを形成することは、第３マスキングレイヤ５７３をマスクとして用いて第３半導体レイヤ５６３の露出する第２部分をエッチングすることと、第３および第２マスキングレイヤをマスクとして用いて、第３および第２マスキングレイヤ（５７３、５７２）から露出している第２半導体レイヤ５６２の第２部分の一部をエッチングすることと、第３、第２および第１マスキングレイヤをマスクとして用いて、第３、第２および第１マスキングレイヤ（５７３、５７２、５７１）から露出している第１半導体レイヤ５６１の第２部分の一部をエッチングすることと、を含む。図２６Ｂに示されるように、第１、第２および第３マスキングレイヤは次いで除去される。
半導体デバイスが直視型ディスプレイなどの発光デバイスを含む場合、発光デバイスの第１タイプアクティブ領域は第１半導体レイヤ５６１を含み、発光デバイスの第２タイプアクティブ領域は第１および第２半導体レイヤ（５６１、５６２）を含み、発光デバイスの第３タイプアクティブ領域は第１、第２および第３半導体レイヤ（５６１、５６２、５６３）を含む。
第１半導体レイヤは、基板２２を覆って設けられる（例えば、単結晶半導体ベースレイヤ２６の上にエピタキシャルに成長する）単結晶半導体レイヤである。第２半導体レイヤ５６２は、第１マスキングレイヤ５７１の側方に隣接する第１半導体レイヤ５６１の第２部分の上にエピタキシャルに成長する。第３半導体レイヤ５６３は、第２マスキングレイヤ５７２の側方に隣接する第２半導体レイヤ５６２の第２部分の上にエピタキシャルに成長する。第２導電タイプの単結晶半導体接合レイヤ５０Ｌは第１タイプアクティブ領域、第２タイプアクティブ領域および第３タイプアクティブ領域の上に形成され、パターン化されてもよい。この場合、半導体接合レイヤの第１部分５０Ｂは第１タイプアクティブ領域の第１半導体レイヤ５６１の上に設けられ、半導体接合レイヤの第２部分５０Ｇは第２タイプアクティブ領域の第２半導体レイヤ５６２の上に設けられ、半導体接合レイヤの第３部分５０Ｒは第３タイプアクティブ領域の第３半導体レイヤ５６３の上に設けられる。
本開示の他の態様によると、種々の発光ダイオードの例示的な第１構造と、例示的な第２構造と、例示的な第３構造とのミックス－マッチ構成が提供される。この場合、例示的な第１、第２および第３構造のうちのひとつにおいて対応するピーク波長の光を発する少なくともひとつの発光ダイオードを同じ基板上の異なるピーク波長の光を発する少なくともひとつの他の発光ダイオードと組み合わせることで、直視型ディスプレイピクセルを提供する。図示の例では、直視型ディスプレイピクセルの色のうちのひとつ以上（例えば、赤色）用の少なくともひとつの平板ＬＥＤエピタキシャル構造を、直視型ディスプレイデバイスの残りの色（例えば、青色および緑色）用の少なくともひとつのナノワイヤＬＥＤ構造と組み合わせる。
開示される実施の形態の上述の記載は、当業者が本発明を作るか利用することができるようにするために提供される。これらの実施の形態に対する種々の変形例は当業者には容易に明らかであろうし、本明細書で定義される一般的原理は、本発明の精神および範囲から逸脱すること無く、他の実施の形態に適用されうる。したがって、本発明は本明細書に示される実施の形態に限定されることが意図されるものではなく、本明細書で開示される原理および新規フィーチャならびに以下の請求の範囲と矛盾のない最も広いスコープと調和すべきものである。

Claims (9)

  1. 複数の青色、緑色および赤色発光ダイオード（ＬＥＤ）であって、前記複数の青色、緑色および赤色ＬＥＤのそれぞれが第１導電タイプの少なくともひとつの半導体領域と第２導電タイプの少なくともひとつの半導体領域とを含む、複数の青色、緑色および赤色発光ダイオード（ＬＥＤ）を備える発光デバイスであって、
    前記青色ＬＥＤのそれぞれがさらに、前記第１導電タイプの前記少なくともひとつの半導体領域と前記第２導電タイプの少なくともひとつの半導体領域との間に設けられた青色アクティブ領域を含み、前記青色アクティブ領域が、バルクのまたは準バルクのＩｎｘＧａ１－ｘＮレイヤまたはＧａＮあるいはＡｌＧａＮバリアレイヤとＩｎｘＧａ１－ｘＮウェルレイヤとを有するひとつ以上の量子井戸を含み、ここでｘは０と１との間の実数であり、
    前記緑色ＬＥＤのそれぞれがさらに、前記青色アクティブ領域と、前記第１導電タイプの前記少なくともひとつの半導体領域と前記第２導電タイプの少なくともひとつの半導体領域との間に設けられた緑色アクティブ領域と、を含み、前記緑色アクティブ領域が、バルクのまたは準バルクのＩｎｙＧａ１－ｙＮレイヤまたはＧａＮあるいはＡｌＧａＮバリアレイヤとＩｎｙＧａ１－ｙＮウェルレイヤとを有するひとつ以上の量子井戸を含み、ここでｙは０と１との間の実数であり、
    前記赤色ＬＥＤのそれぞれがさらに、前記青色アクティブ領域と、前記緑色アクティブ領域と、前記第１導電タイプの前記少なくともひとつの半導体領域と前記第２導電タイプの少なくともひとつの半導体領域との間に設けられた赤色アクティブ領域と、を含み、前記赤色アクティブ領域が、アルミニウムガリウムヒ化物、アルミニウムガリウムインジウムリン化物、ガリウムヒ素リン化物、ガリウムリン化物、ＩｎｚＧａ１－ｚＮここで０．４≦ｚ≦０．５でｘおよびｙは０．３以下、ＩｎｗＧａ１－ｗＰ１－ｕ－ｖＡｓｕＮｖという化学式を有する赤色発光希薄ＩＩＩ族窒化物半導体ここでｗおよびｕは０と１との間の実数であり０．０１≦ｖ≦０．１、およびユーロピウムドープガリウム窒化物、から選択される少なくともひとつのバルク、準バルク、または量子井戸レイヤを含み、前記赤色アクティブ領域が、前記緑色アクティブ領域に接している発光デバイス。
  2. 前記緑色アクティブ領域および前記赤色アクティブ領域がそれぞれ１から１００ｎｍの厚さを有し、
    前記デバイスが、各ピクセルに前記青色ＬＥＤと前記緑色ＬＥＤと前記赤色ＬＥＤとを含む直視型マルチカラー発光デバイスを含む請求項１に記載のデバイス。
  3. 前記第１導電タイプの前記少なくともひとつの半導体領域が前記第１導電タイプの複数の半導体ナノワイヤを含み、
    前記青色、緑色および赤色アクティブ領域が前記複数の半導体ナノワイヤを覆って設けられるシェルを含み、
    前記第２導電タイプの前記少なくともひとつの半導体領域が、前記青色、緑色および赤色アクティブ領域および前記複数の半導体ナノワイヤの周りに設けられた前記第２導電タイプのアウタシェルを含む請求項１に記載のデバイス。
  4. 前記第１導電タイプの前記少なくともひとつの半導体領域が前記第１導電タイプの平板半導体レイヤを含み、
    前記青色、緑色および赤色アクティブ領域が前記第１導電タイプの前記平板半導体レイヤを覆って設けられるレイヤを含み、
    前記第２導電タイプの前記少なくともひとつの半導体領域が、前記青色、緑色および赤色アクティブ領域を含む前記レイヤを覆って設けられる前記第２導電タイプの少なくともひとつの平板半導体レイヤを含む請求項１に記載のデバイス。
  5. 発光デバイス（ＬＥＤ）アレイを作成する方法であって、
    第１導電タイプの少なくともひとつの半導体領域を形成することと、
    前記第１導電タイプの前記少なくともひとつの半導体領域の上の青色、緑色および赤色ＬＥＤ領域に青色アクティブ領域を形成することであって、前記青色アクティブ領域が、バルクのまたは準バルクのＩｎｘＧａ１－ｘＮレイヤまたはＧａＮあるいはＡｌＧａＮバリアレイヤとＩｎｘＧａ１－ｘＮウェルレイヤとを有するひとつ以上の量子井戸を含み、ここでｘは０と１との間の実数であることと、
    前記緑色および赤色ＬＥＤ領域の前記青色アクティブ領域の上に緑色アクティブ領域を形成することであって、前記緑色アクティブ領域が、バルクのまたは準バルクのＩｎｙＧａ１－ｙＮレイヤまたはＧａＮあるいはＡｌＧａＮバリアレイヤとＩｎｙＧａ１－ｙＮウェルレイヤとを有するひとつ以上の量子井戸を含み、ここでｙは０と１との間の実数であることと、
    前記赤色ＬＥＤ領域の前記緑色アクティブ領域の上に、前記緑色アクティブ領域に接する赤色アクティブ領域を形成することであって、前記赤色アクティブ領域が、アルミニウムガリウムヒ化物、アルミニウムガリウムインジウムリン化物、ガリウムヒ素リン化物、ガリウムリン化物、ＩｎｚＧａ１－ｚＮここで０．４≦ｚ≦０．５でｘおよびｙは０．３以下、ＩｎｗＧａ１－ｗＰ１－ｕ－ｖＡｓｕＮｖという化学式を有する赤色発光希薄ＩＩＩ族窒化物半導体ここでｗおよびｕは０と１との間の実数であり０．０１≦ｖ≦０．１、およびユーロピウムドープガリウム窒化物、から選択される少なくともひとつのバルク、準バルク、または量子井戸レイヤを含むことと、
    前記青色、緑色および赤色ＬＥＤ領域の前記青色、緑色および赤色アクティブ領域の上に第２導電タイプの少なくともひとつの半導体領域を形成することと、を含む方法。
  6. 前記緑色アクティブ領域および前記赤色アクティブ領域がそれぞれ１から１００ｎｍの厚さを有し、
    前記アレイが、各ピクセルに前記青色ＬＥＤと前記緑色ＬＥＤと前記赤色ＬＥＤを含む直視型マルチカラー発光デバイスを含む請求項５に記載の方法。
  7. 前記第１導電タイプの前記少なくともひとつの半導体領域を形成することが、前記第１導電タイプの複数の半導体ナノワイヤを形成することを含み、
    前記青色、緑色および赤色アクティブ領域が前記複数の半導体ナノワイヤを覆って設けられるシェルを含み、
    前記第２導電タイプの前記少なくともひとつの半導体領域を形成することが、前記青色、緑色および赤色アクティブ領域および前記複数の半導体ナノワイヤの周りに、前記第２導電タイプのアウタシェルを形成することを含む請求項５に記載の方法。
  8. 前記第１導電タイプの前記少なくともひとつの半導体領域を形成することが、前記第１導電タイプの平板半導体レイヤを形成することを含み、
    前記青色、緑色および赤色アクティブ領域が前記第１導電タイプの前記平板半導体レイヤを覆って設けられるレイヤを含み、
    前記第２導電タイプの前記少なくともひとつの半導体領域を形成することが、前記青色、緑色および赤色アクティブ領域を含む前記レイヤの上に前記第２導電タイプの少なくともひとつの平板半導体レイヤを形成することを含む請求項５に記載の方法。
  9. 第１ピーク波長の光を発するよう構成された第１発光ダイオードであって、ｘが０と１との間の実数であるＩｎｘＧａ１－ｘＮを含む第１タイプアクティブ領域を含む第１スタックを含む第１発光ダイオードと、
    前記第１波長とは異なる第２波長の光を発するよう構成された第２発光ダイオードであって、前記第１タイプアクティブ領域と、前記第１タイプアクティブ領域とは異なる組成を有し、ｘが０と１との間の実数であるＩｎｘＧａ１－ｘＮを含む第２タイプアクティブ領域と、を含む第２スタックを含む第２発光ダイオードと、
    前記第１波長とも前記第２波長とも異なる第３波長の光を発するよう構成された第３発光ダイオードであって、前記第１タイプアクティブ領域と、前記第２タイプアクティブ領域と、前記第１タイプアクティブ領域とも前記第２タイプアクティブ領域とも異なる組成を有し、ガリウムを含む第３タイプアクティブ領域であって、前記第２タイプアクティブ領域に接している第３タイプアクティブ領域と、を含む第３スタックを含む第３発光ダイオードと、を備える発光デバイス。
JP2018558223A 2016-05-04 2017-05-03 異なる色のｌｅｄを含むモノリシックマルチカラー直視型ディスプレイおよびそれを製造する方法 Active JP7154133B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662331859P 2016-05-04 2016-05-04
US62/331,859 2016-05-04
US201762464504P 2017-02-28 2017-02-28
US62/464,504 2017-02-28
PCT/US2017/030758 WO2017192667A1 (en) 2016-05-04 2017-05-03 Monolithic multicolor direct view display containing different color leds and method of making thereof

Publications (2)

Publication Number Publication Date
JP2019516251A JP2019516251A (ja) 2019-06-13
JP7154133B2 true JP7154133B2 (ja) 2022-10-17

Family

ID=60203255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018558223A Active JP7154133B2 (ja) 2016-05-04 2017-05-03 異なる色のｌｅｄを含むモノリシックマルチカラー直視型ディスプレイおよびそれを製造する方法

Country Status (5)

Country Link
US (1) US9978808B2 (ja)
EP (1) EP3453050B1 (ja)
JP (1) JP7154133B2 (ja)
KR (1) KR20180133436A (ja)
WO (1) WO2017192667A1 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11594657B2 (en) 2015-07-13 2023-02-28 Crayonano As Nanowires/nanopyramids shaped light emitting diodes and photodetectors
ES2821019T3 (es) 2015-07-13 2021-04-23 Crayonano As Nanocables o nanopirámides cultivados sobre un sustrato grafítico
KR102698244B1 (ko) 2015-07-31 2024-08-22 크래요나노 에이에스 그라파이트 기판 상에 나노와이어 또는 나노피라미드를 성장시키는 방법
US10177195B2 (en) * 2016-09-30 2019-01-08 Intel Corporation Micro-LED displays
KR102587958B1 (ko) * 2017-02-03 2023-10-11 삼성전자주식회사 메타 광학 소자 및 그 제조 방법
GB201705755D0 (en) * 2017-04-10 2017-05-24 Norwegian Univ Of Science And Tech (Ntnu) Nanostructure
JP7147132B2 (ja) * 2017-05-31 2022-10-05 セイコーエプソン株式会社 発光装置、プロジェクター、および発光装置の製造方法
FR3068515B1 (fr) * 2017-06-30 2019-10-25 Aledia Dispositif optoélectronique comprenant des diodes électroluminescentes
US10263151B2 (en) * 2017-08-18 2019-04-16 Globalfoundries Inc. Light emitting diodes
US10396121B2 (en) * 2017-08-18 2019-08-27 Globalfoundries Inc. FinFETs for light emitting diode displays
US10439101B2 (en) * 2017-08-18 2019-10-08 Intel Corporation Micro light-emitting diode (LED) elements and display
JP2019040982A (ja) * 2017-08-24 2019-03-14 セイコーエプソン株式会社 発光装置およびその製造方法、ならびにプロジェクター
TWI800544B (zh) * 2017-10-25 2023-05-01 美商艾克塞利斯科技公司 用於半導體製造設備的淺角度、多波長、多接收器、可調靈敏度的對準感測器
CN109755370A (zh) * 2017-11-03 2019-05-14 展晶科技(深圳)有限公司 发光二极管微晶粒的制作方法
DE102018111021A1 (de) * 2017-12-14 2019-06-19 Osram Opto Semiconductors Gmbh Lichtemittierendes halbleiterbauteil und verfahren zur herstellung eines licht emittierenden halbleiterbauteils
FR3075464A1 (fr) * 2017-12-15 2019-06-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique a diodes electroluminescentes
JP6988460B2 (ja) * 2017-12-26 2022-01-05 セイコーエプソン株式会社 発光装置、発光装置の製造方法、およびプロジェクター
US11100844B2 (en) * 2018-04-25 2021-08-24 Raxium, Inc. Architecture for light emitting elements in a light field display
US11637093B2 (en) * 2018-05-24 2023-04-25 Intel Corporation Micro light-emitting diode display fabrication and assembly
WO2019240894A1 (en) 2018-06-14 2019-12-19 Glo Ab Epitaxial gallium nitride based light emitting diode and method of making thereof
FR3083370B1 (fr) * 2018-06-28 2021-10-15 Aledia Dispositif émetteur, écran d'affichage associé et procédé de fabrication d'un dispositif émetteur
DE102018116224A1 (de) * 2018-07-04 2020-01-09 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
GB2591189B (en) * 2018-08-24 2022-12-28 Hartensveld Matthew Nanowire light emitting switch devices and methods thereof
FR3087942B1 (fr) * 2018-10-29 2021-09-17 Commissariat Energie Atomique Dispositif d'affichage electroluminescent multi-couleurs et procede de fabrication d'un tel dispositif
JP7159014B2 (ja) * 2018-11-15 2022-10-24 株式会社ジャパンディスプレイ 表示装置
FR3089687B1 (fr) * 2018-12-05 2021-04-30 Commissariat Energie Atomique Dispositif d'affichage électroluminescent multi-couleurs et procédé de fabrication d'un tel dispositif
JP2020166191A (ja) * 2019-03-29 2020-10-08 株式会社ジャパンディスプレイ 表示装置
US11430830B2 (en) 2019-04-05 2022-08-30 Nanosys, Inc. White light emitting diode (LED) and method of repairing light emitting device using same
KR102649029B1 (ko) 2019-04-10 2024-03-20 삼성전자주식회사 Led 소자, led 소자의 제조 방법 및 led 소자를 포함하는 디스플레이 장치
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
FR3098987B1 (fr) * 2019-07-15 2021-07-16 Aledia Dispositif optoelectronique dont les pixels contiennent des diodes electroluminescentes emettant plusieurs couleurs et procede de fabrication
GB2586580B (en) * 2019-08-06 2022-01-12 Plessey Semiconductors Ltd LED array and method of forming a LED array
US11682746B2 (en) * 2019-09-30 2023-06-20 Diftek Lasers, Inc. Arrays of light emitters and methods of forming thereof
KR20210099681A (ko) * 2020-02-04 2021-08-13 삼성전자주식회사 3차원 구조 반도체 발광소자 및 디스플레이 장치
JP2022019455A (ja) * 2020-07-17 2022-01-27 ソニーグループ株式会社 発光装置および画像表示装置
JP7520305B2 (ja) 2020-08-31 2024-07-23 株式会社小糸製作所 半導体発光素子および半導体発光素子の製造方法
US11322649B2 (en) * 2020-09-15 2022-05-03 Applied Materials, Inc. Three color light sources integrated on a single wafer
KR20220045477A (ko) 2020-10-05 2022-04-12 삼성전자주식회사 마이크로 발광 디스플레이 장치 및 그 제조 방법
WO2022272077A1 (en) * 2021-06-25 2022-12-29 The Regents Of The University Of Michigan Monolithic integration of multicolor light emitting diodes
US20240021759A1 (en) * 2022-07-14 2024-01-18 Meta Platforms Technologies, Llc Multi-color pixels
GB202212395D0 (en) * 2022-08-25 2022-10-12 Crayonano As Nanostructure/Microstructure device
WO2024073095A1 (en) * 2022-09-30 2024-04-04 The Regents Of The University Of Michigan An ultrahigh efficiency excitonic device
WO2024119056A1 (en) * 2022-12-01 2024-06-06 Glo Technologies Llc Display including lateral-structure multicolor light emitting device pixels and method of fabrication thereof

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176198A (ja) 2000-12-11 2002-06-21 Mitsubishi Cable Ind Ltd 多波長発光素子
JP2002217454A (ja) 2001-01-19 2002-08-02 Matsushita Electric Ind Co Ltd Ｌｅｄアレー及びこれを用いたｌｅｄ表示装置
JP2004179493A (ja) 2002-11-28 2004-06-24 Rohm Co Ltd 半導体発光素子
JP2007123878A (ja) 2005-10-25 2007-05-17 Samsung Electro Mech Co Ltd 窒化物半導体発光素子
US20110133156A1 (en) 2009-12-07 2011-06-09 Jong Hak Won Light emitting device and light emitting device package including the same
JP2011224749A (ja) 2010-04-22 2011-11-10 Nippon Telegr & Teleph Corp <Ntt> ナノ構造体およびその製造方法
JP2012033893A (ja) 2010-07-29 2012-02-16 Univ Qinghua Ｉｉｉ族窒化物発光ダイオード
US20120094414A1 (en) 2010-10-13 2012-04-19 NuPGA Corporation Novel semiconductor and optoelectronic devices
JP2012195529A (ja) 2011-03-18 2012-10-11 Yamaguchi Univ 多波長発光素子及びその製造方法
JP2014007291A (ja) 2012-06-25 2014-01-16 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体発光素子および製造方法
US20140203240A1 (en) 2013-01-18 2014-07-24 Samsung Electronics Co., Ltd. Semiconductor light emitting device and manufacturing method of the same
WO2014197799A1 (en) 2013-06-07 2014-12-11 Glo-Usa, Inc. Multicolor led and method of fabricating thereof
JP2014533897A (ja) 2011-12-01 2014-12-15 コミサリア ア レネルジィ アトミーク エ オ ゼネ ルジイ アルテアナティーフＣｏｍｍｉｓｓａｒｉａｔａ Ｌ’Ｅｎｅｒｇｉｅ Ａｔｏｍｉｑｕｅ Ｅｔ Ａｕｘ Ｅｎｅｒｇｉｅｓ Ａｌｔｅｒｎａｔｉｖｅｓ コア／シェル構造を有するナノワイヤを備えた光電子デバイス
WO2015061325A1 (en) 2013-10-21 2015-04-30 Sensor Electronic Technology, Inc. Heterostructure including a composite semiconductor layer
WO2015150281A1 (fr) 2014-04-01 2015-10-08 Centre National De La Recherche Scientifique Pixel semiconducteur, matrice de tels pixels, structure semiconductrice pour la realisation de tels pixels et leurs procedes de fabrication
WO2016022824A1 (en) 2014-08-08 2016-02-11 Glo Ab Pixilated display device based upon nanowire leds and method for making the same
US20160093665A1 (en) 2014-09-26 2016-03-31 Glo Ab Monolithic image chip for near-to-eye display

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55148477A (en) * 1979-05-08 1980-11-19 Sanyo Electric Co Ltd Fabricating method of light emitting diode
JPS60202971A (ja) * 1984-03-27 1985-10-14 Mitsubishi Electric Corp 半導体発光装置
JPH05347432A (ja) * 1992-06-15 1993-12-27 Sharp Corp 半導体発光素子
JP3005115B2 (ja) * 1992-06-19 2000-01-31 シャープ株式会社 半導体発光素子
JP3620877B2 (ja) * 1994-09-16 2005-02-16 豊田合成株式会社 ３族窒化物半導体平面発光素子
JP3341492B2 (ja) * 1994-09-16 2002-11-05 豊田合成株式会社 ３族窒化物半導体発光素子
US5684309A (en) * 1996-07-11 1997-11-04 North Carolina State University Stacked quantum well aluminum indium gallium nitride light emitting diodes
JPH1174566A (ja) * 1997-08-29 1999-03-16 Mitsubishi Materials Corp 多色発光素子
JPH1187773A (ja) * 1997-09-08 1999-03-30 Toshiba Corp 発光素子
US7122827B2 (en) 2003-10-15 2006-10-17 General Electric Company Monolithic light emitting devices based on wide bandgap semiconductor nanostructures and methods for making same
TWI243489B (en) 2004-04-14 2005-11-11 Genesis Photonics Inc Single chip light emitting diode with red, blue and green three wavelength light emitting spectra
JP4462249B2 (ja) 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
US20080149946A1 (en) * 2006-12-22 2008-06-26 Philips Lumileds Lighting Company, Llc Semiconductor Light Emitting Device Configured To Emit Multiple Wavelengths Of Light
KR100857410B1 (ko) 2007-03-08 2008-09-08 전북대학교산학협력단 백색 엘이디의 제조방법
US9406709B2 (en) * 2010-06-22 2016-08-02 President And Fellows Of Harvard College Methods for fabricating and using nanowires
US9112085B2 (en) * 2009-11-30 2015-08-18 The Royal Institution For The Advancement Of Learning/Mcgill University High efficiency broadband semiconductor nanowire devices
US8835903B2 (en) 2010-07-29 2014-09-16 National Tsing Hua University Light-emitting diode display and method of producing the same
US8969890B2 (en) 2010-11-04 2015-03-03 Koninklijke Philips N.V. Solid state light emitting devices based on crystallographically relaxed structures
US8557507B2 (en) 2010-11-05 2013-10-15 California Institute Of Technology Fabrication of nano-twinned nanopillars
JP6409063B2 (ja) 2013-12-17 2018-10-17 グロ アーベーＧｌｏ Ａｂ 歪み修正面活性領域を有するｉｉｉ族窒化物ナノワイヤｌｅｄ及びその製造方法
US9277618B2 (en) 2014-06-27 2016-03-01 Bridgelux, Inc. Monolithic LED chip in an integrated control module with active circuitry
WO2016025325A1 (en) 2014-08-12 2016-02-18 Glo Ab Iii-nitride nanowire led with strain modified surface active region and method of making thereof
US9947728B2 (en) 2015-08-25 2018-04-17 Universal Display Corporation Hybrid MEMS OLED display

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176198A (ja) 2000-12-11 2002-06-21 Mitsubishi Cable Ind Ltd 多波長発光素子
JP2002217454A (ja) 2001-01-19 2002-08-02 Matsushita Electric Ind Co Ltd Ｌｅｄアレー及びこれを用いたｌｅｄ表示装置
JP2004179493A (ja) 2002-11-28 2004-06-24 Rohm Co Ltd 半導体発光素子
JP2007123878A (ja) 2005-10-25 2007-05-17 Samsung Electro Mech Co Ltd 窒化物半導体発光素子
US20110133156A1 (en) 2009-12-07 2011-06-09 Jong Hak Won Light emitting device and light emitting device package including the same
JP2011224749A (ja) 2010-04-22 2011-11-10 Nippon Telegr & Teleph Corp <Ntt> ナノ構造体およびその製造方法
JP2012033893A (ja) 2010-07-29 2012-02-16 Univ Qinghua Ｉｉｉ族窒化物発光ダイオード
US20120094414A1 (en) 2010-10-13 2012-04-19 NuPGA Corporation Novel semiconductor and optoelectronic devices
JP2012195529A (ja) 2011-03-18 2012-10-11 Yamaguchi Univ 多波長発光素子及びその製造方法
JP2014533897A (ja) 2011-12-01 2014-12-15 コミサリア ア レネルジィ アトミーク エ オ ゼネ ルジイ アルテアナティーフＣｏｍｍｉｓｓａｒｉａｔａ Ｌ’Ｅｎｅｒｇｉｅ Ａｔｏｍｉｑｕｅ Ｅｔ Ａｕｘ Ｅｎｅｒｇｉｅｓ Ａｌｔｅｒｎａｔｉｖｅｓ コア／シェル構造を有するナノワイヤを備えた光電子デバイス
JP2014007291A (ja) 2012-06-25 2014-01-16 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体発光素子および製造方法
US20140203240A1 (en) 2013-01-18 2014-07-24 Samsung Electronics Co., Ltd. Semiconductor light emitting device and manufacturing method of the same
WO2014197799A1 (en) 2013-06-07 2014-12-11 Glo-Usa, Inc. Multicolor led and method of fabricating thereof
WO2015061325A1 (en) 2013-10-21 2015-04-30 Sensor Electronic Technology, Inc. Heterostructure including a composite semiconductor layer
WO2015150281A1 (fr) 2014-04-01 2015-10-08 Centre National De La Recherche Scientifique Pixel semiconducteur, matrice de tels pixels, structure semiconductrice pour la realisation de tels pixels et leurs procedes de fabrication
WO2016022824A1 (en) 2014-08-08 2016-02-11 Glo Ab Pixilated display device based upon nanowire leds and method for making the same
US20160093665A1 (en) 2014-09-26 2016-03-31 Glo Ab Monolithic image chip for near-to-eye display

Also Published As

Publication number Publication date
US20170323925A1 (en) 2017-11-09
JP2019516251A (ja) 2019-06-13
EP3453050A1 (en) 2019-03-13
EP3453050A4 (en) 2020-01-01
US9978808B2 (en) 2018-05-22
WO2017192667A1 (en) 2017-11-09
KR20180133436A (ko) 2018-12-14
EP3453050B1 (en) 2022-06-15

Similar Documents

Publication Publication Date Title
JP7154133B2 (ja) 異なる色のｌｅｄを含むモノリシックマルチカラー直視型ディスプレイおよびそれを製造する方法
US10217911B2 (en) Monolithic image chip for near-to-eye display
US10388691B2 (en) Light emitting diodes (LEDs) with stacked multi-color pixels for displays
CN110416249B (zh) 一种半导体发光器件及其制作方法
CN110534542B (zh) 一种集成发光Micro LED芯片及其制作方法
JP2020504449A (ja) 発光ダイオードを備えた光電子デバイス
US10396121B2 (en) FinFETs for light emitting diode displays
TWI803827B (zh) 高分辨率單體式ｒｇｂ陣列
US20210249467A1 (en) Display device and associated method
US20230378237A1 (en) Led device and method of manufacture
TWI829038B (zh) 電壓可控的單片原生ｒｇｂ陣列
US20210074775A1 (en) Direct view display device containing organic light emitting diode subpixels and methods of making the same
TWI803841B (zh) 高分辨率單體式ｒｇｂ陣列
WO2023180243A1 (en) Optoelectronic component and method for producing an optoelectronic component
TW202243303A (zh) 製造不同顏色的led元件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200430

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210823

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20211207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20211207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221004

R150 Certificate of patent or registration of utility model

Ref document number: 7154133

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150