KR102649029B1 - Led 소자, led 소자의 제조 방법 및 led 소자를 포함하는 디스플레이 장치 - Google Patents

Led 소자, led 소자의 제조 방법 및 led 소자를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR102649029B1
KR102649029B1 KR1020190041898A KR20190041898A KR102649029B1 KR 102649029 B1 KR102649029 B1 KR 102649029B1 KR 1020190041898 A KR1020190041898 A KR 1020190041898A KR 20190041898 A KR20190041898 A KR 20190041898A KR 102649029 B1 KR102649029 B1 KR 102649029B1
Authority
KR
South Korea
Prior art keywords
light
light emitting
type semiconductor
emitting cell
semiconductor layer
Prior art date
Application number
KR1020190041898A
Other languages
English (en)
Other versions
KR20200119566A (ko
Inventor
지츠오 오타
강지훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190041898A priority Critical patent/KR102649029B1/ko
Priority to US16/844,253 priority patent/US11776448B2/en
Priority to PCT/KR2020/004799 priority patent/WO2020209617A1/en
Publication of KR20200119566A publication Critical patent/KR20200119566A/ko
Application granted granted Critical
Publication of KR102649029B1 publication Critical patent/KR102649029B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Led Devices (AREA)

Abstract

본 개시는 서로 상이한 파장을 갖는 복수의 광을 방출할 수 있고, 방출되는 복수의 광의 광도를 개별적으로 제어할 수 있는 LED(light emitting diode) 소자 및 LED 소자의 제조 방법, 그리고 LED 소자를 포함하는 디스플레이 장치에 관한 것이다. 구체적으로, 본 개시에 따른 LED 소자는 각각 적어도 하나의 비평면 영역을 포함하는 n형 반도체층, p형 반도체층 및 제1 발광층을 포함하는 제1 발광셀, 각각 평면 영역으로 이루어진 n형 반도체층, p형 반도체층 및 제1 발광층과 상이한 파장의 광을 방출하는 제2 발광층을 포함하는 제2 발광셀, 제1 발광셀 및 제2 발광셀에 공통으로 연결되는 공통 전극 및 제1 발광셀 및 제2 발광셀 각각에 개별적으로 연결되는 제1 화소 전극 및 제2 화소 전극을 포함한다.

Description

LED 소자, LED 소자의 제조 방법 및 LED 소자를 포함하는 디스플레이 장치{LIGHT EMITTING DIODE, MANUFACTURING METHOD OF LIGHT EMITTING DIODE AND DISPLAY DEVICE INCLUDING LIGHT EMITTING DIODE}
본 개시는 LED 소자 및 LED 소자의 제조 방법, 그리고 LED 소자를 포함하는 디스플레이 장치에 관한 것으로서, 구체적으로 서로 상이한 파장을 갖는 복수의 광을 방출할 수 있는 LED 소자 및 LED 소자의 제조 방법, 그리고 LED 소자를 포함하는 디스플레이 장치에 관한 것이다.
근래에는 높은 발광 효율과 긴 수명 때문에 디스플레이 분야 등 다양한 산업 분야에 있어서 반도체 기반의 LED 소자가 실용화되고 있다.
특히, 최근에는 저전력, 고집적, 고해상도의 특성을 갖춘 디스플레이 장치의 제작에 적합한 LED 소자로서, 하나의 소자에서 다색의 광을 방출할 수 있는 집적된 LED 소자가 주목 받고 있다. 구체적으로, 서로 상이한 파장을 갖는 복수의 광을 방출할 수 있고, 방출되는 복수의 광의 광도를 개별적으로 제어할 수 있으면서도, 저비용 공정에 의해 효율적으로 제조될 수 있는 LED 소자에 대한 필요성이 대두되고 있다.
본 개시는 상술한 바와 같은 필요성에 따라 안출된 것으로서, 본 개시의 목적은 서로 상이한 파장을 갖는 복수의 광을 방출할 수 있고, 방출되는 복수의 광의 광도를 개별적으로 제어할 수 있는 LED 소자 및 LED 소자의 제조 방법, 그리고 LED 소자를 포함하는 디스플레이 장치를 제공함에 있다.
상술한 바와 같은 목적을 달성하기 위한 본 개시의 일 실시 예에 따르면, LED(light emitting diode) 소자는 각각 적어도 하나의 비평면 영역을 포함하는 제1 n형 반도체층, 제1 p형 반도체층 및 제1 발광층을 포함하는 제1 발광셀, 각각 평면 영역을 포함하는 제2 n형 반도체층, 제2 p형 반도체층 및 상기 제1 발광층과 상이한 파장의 광을 방출하는 제2 발광층을 포함하는 제2 발광셀, 상기 제1 발광셀 및 상기 제2 발광셀에 공통으로 연결되는 공통 전극 및 상기 제1 발광셀 및 상기 제2 발광셀 각각에 개별적으로 연결되는 제1 화소 전극 및 제2 화소 전극을 포함한다.
여기서, 상기 n형 반도체층 및 상기 제2 n형 반도체층은 n-GaN층이고, 상기 제1 p형 반도체층 및 상기 제2 p형 반도체층은 p-GaN층이며, 상기 제1 발광층 및 상기 제2 발광층은 서로 상이한 In 조성비의 InGaN을 포함할 수 있다.
여기서, 상기 제1 발광층 및 상기 제2 발광층 각각에 포함되는 InGaN의 In 조성비는 상기 적어도 하나의 비평면 영역을 포함하는 n-GaN층 및 상기 평면 영역을 포함하는 n-GaN층에 대한 In 결합 속도(incorporation rate)의 차이에 따라 상이하게 결정될 수 있다.
여기서, 상기 LED 소자는 n형 반도체층의 내부에 형성된 마스크 패턴을 더 포함하고, 상기 제1 발광셀에 포함되는 제1 n형 반도체층, 제1 p형 반도체층 및 제1 발광층 각각에 포함되는 적어도 하나의 비평면 영역은 상기 마스크 패턴의 창 영역(window area) 상에 형성될 수 있다.
한편, 상기 제1 발광셀 및 상기 제2 발광셀은 상기 제1 발광셀 및 상기 제2 발광셀 사이의 식각(etching)된 영역에 의해 수평으로 구분될 수 있다.
여기서, 상기 LED 소자는 상기 공통 전극, 상기 제1 화소 전극 및 상기 제2 화소 전극이 형성된 영역을 제외한 영역 상에 형성된 패시베이션층을 더 포함할 수 있다.
한편, 상기 LED 소자는 각각 적어도 하나의 비평면 영역을 포함하는 제3 n형 반도체층, 제3 p형 반도체층 및 제3 발광층을 포함하는 제3 발광셀 및 상기 제3 발광셀에 개별적으로 연결되는 제3 화소 전극을 더 포함하고, 상기 제3 발광셀에 포함된 비평면 영역은 상기 제1 발광셀에 포함된 비평면 영역과 상이하며, 상기 제3 발광층은 상기 제1 발광층 및 상기 제2 발광층과 상이한 파장의 광을 방출하고, 상기 공통 전극은 상기 제1 발광셀, 상기 제2 발광셀 및 상기 제3 발광셀에 공통으로 연결될 수 있다.
한편, 상기 적어도 하나의 비평면 영역은 밀러 지수(Miller Index)가 {11-22} 및 {10-11}인 결정 면(crystal plane) 중 적어도 하나를 포함할 수 있다. 밀러 지수를 기재할 때 윗줄(overline)을 사용하여 음의 좌표 값을 나타낼 수도 있으나, 본 개시를 설명함에 있어서는 윗줄 대신 음의 부호(-)를 붙여 밀러 지수의 음의 좌표 값을 나타내었다.
한편, 상술한 바와 같은 목적을 달성하기 위한 본 개시의 일 실시 예에 따르면, 디스플레이 장치는 복수의 LED(light emitting diode) 소자를 포함하는 디스플레이 패널, 적어도 하나의 명령을 포함하는 메모리 및 상기 적어도 하나의 명령을 실행하는 프로세서를 포함하고, 상기 복수의 LED 소자 중 적어도 하나의 LED 소자는 각각 적어도 하나의 비평면 영역을 포함하는 제1 n형 반도체층, 제1 p형 반도체층 및 제1 발광층을 포함하는 제1 발광셀, 각각 평면 영역을 포함하는 제2 n형 반도체층, 제2 p형 반도체층 및 상기 제1 발광층과 상이한 파장의 광을 방출하는 제2 발광층을 포함하는 제2 발광셀, 상기 제1 발광셀 및 상기 제2 발광셀에 공통으로 연결되는 공통 전극 및 상기 제1 발광셀 및 상기 제2 발광셀 각각에 개별적으로 연결되는 제1 화소 전극 및 제2 화소 전극을 각각 포함한다.
여기서, 상기 디스플레이 패널은 상기 제1 화소 전극에 전기적으로 연결되는 제1 스위칭 소자 및 상기 제2 화소 전극에 전기적으로 연결되는 제2 스위칭 소자를 더 포함하고, 상기 프로세서는 상기 제1 스위칭 소자 및 상기 제2 스위칭 소자를 통해 상기 제1 발광셀 및 상기 제2 발광셀의 구동을 독립적으로 제어할 수 있다.
여기서, 상기 프로세서는 상기 복수의 LED 소자 중 제1 LED 소자에 포함된 제1 발광셀 및 제2 발광셀 중 적어도 하나에 불량 화소가 발생되면, 상기 복수의 LED 소자 중 상기 제1 LED 소자에 인접한 제2 LED 소자에 포함된 제1 발광셀 및 제2 발광셀 중 적어도 하나의 구동을 제어할 수 있다.
한편, 상술한 바와 같은 목적을 달성하기 위한 본 개시의 일 실시 예에 따르면, LED(light emitting diode) 소자의 제조 방법은 기판 상에 n형 반도체층을 성장시키는 단계, 상기 n형 반도체층의 제1 영역 상에 마스크 패턴을 형성하는 단계, n형 반도체층, 발광층 및 p형 반도체층을 순차적으로 재성장시켜, 각각 적어도 하나의 비평면 영역을 포함하는 제1 n형 반도체층, 제1 p형 반도체층 및 제1 발광층을 포함하는 제1 발광셀을 상기 제1 영역 상에 형성하고, 각각 평면 영역을 포함하는 제2 n형 반도체층, 제2 p형 반도체층 및 상기 제1 발광층과 상이한 파장의 광을 방출하는 제2 발광층을 포함하는 제2 발광셀을 상기 제1 영역과 상이한 제2 영역 상에 형성하는 단계 및 상기 제1 발광셀 및 상기 제2 발광셀에 공통으로 연결되는 공통 전극을 형성하고, 상기 제1 발광셀 및 상기 제2 발광셀 각각에 개별적으로 제1 화소 전극 및 제2 화소 전극을 형성하는 단계를 포함한다.
여기서, 상기 제1 n형 반도체층 및 상기 제2 n형 반도체층은 에픽텍셜 성장(epitaxially grown)에 의해 형성된 n-GaN층이고, 상기 제1 p형 반도체층 및 상기 제2 p형 반도체층은 에픽텍셜 성장에 의해 형성된 p-GaN층이며, 상기 제1 발광층 및 상기 제2 발광층은 서로 상이한 In 조성비의 InGaN을 포함할 수 있다.
여기서, 상기 제1 발광층 및 상기 제2 발광층 각각에 포함되는 InGaN의 In 조성비는 상기 적어도 하나의 비평면 영역을 포함하는 n-GaN층 및 상기 평면 영역을 포함하는 n-GaN층에 대한 In 결합 속도(incorporation rate)의 차이에 따라 상이하게 결정될 수 있다.
여기서, 상기 제1 발광셀에 포함되는 제1 n형 반도체층, 제1 p형 반도체층 및 제1 발광층 은 상기 마스크 패턴의 창 영역(window area)을 통한 선택적 영역 성장(selective area growth)에 의해 적어도 하나의 비평면 영역을 포함하도록 형성될 수 있다.
한편, 상기 LED 소자의 제조 방법은 상기 제1 발광셀 및 상기 제2 발광셀이 수평으로 구분되도록 상기 제1 발광셀과 상기 제2 발광셀 사이의 제3 영역을 식각(etching)하는 단계를 더 포함할 수 있다.
여기서, 상기 LED 소자의 제조 방법은 상기 공통 전극, 상기 제1 화소 전극 및 상기 제2 화소 전극이 형성된 영역을 제외한 영역 상에 패시베이션층을 형성하는 단계를 더 포함할 수 있다.
한편, 상기 적어도 하나의 비평면 영역은 밀러 지수(Miller Index)가 {11-22} 및 {10-11}인 결정 면(crystal plane) 중 적어도 하나를 포함할 수 있다.
도 1a는 본 개시의 일 실시 예에 따른 LED 소자의 구조를 나타내는 단면도,
도 1b는 본 개시의 일 실시 예에 따른 LED 소자의 구조를 나타내는 사시도,
도 2는 본 개시의 일 실시 예에 따른 LED 소자의 제조 방법을 설명하기 위한 흐름도,
도 3a 내지 도 3d는 본 개시의 일 실시 예에 따른 LED 소자의 제조 방법의 각 단계를 구체적으로 설명하기 위한 도면,
도 4는 본 개시의 일 실시 예에 따라 서로 다른 세 가지 색상의 광을 방출할 수 있는 LED 소자의 구조를 나타내는 도면,
도 5는 본 개시의 일 실시 예에 따른 LED 소자를 포함하는 디스플레이 장치의 간략한 구성을 나타내는 블록도,
도 6 및 도 7은 본 개시의 일 실시 예에 따른 디스플레이 장치(100)에 포함되는 디스플레이 패널(110)의 구조를 나타내기 위한 단면도, 그리고
도 8은 본 개시의 일 실시 예에 따른 LED 소자에서 불량 화소가 발생한 경우에 관련된 실시 예를 설명하기 위한 도면이다.
본 실시 예들은 다양한 변환을 가할 수 있고 여러 가지 실시 예를 가질 수 있는바, 특정 실시 예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나 이는 특정한 실시 형태에 대해 범위를 한정하려는 것이 아니며, 본 개시의 실시 예의 다양한 변경(modifications), 균등물(equivalents), 및/또는 대체물(alternatives)을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다.
본 개시를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 개시의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.
덧붙여, 하기 실시 예는 여러 가지 다른 형태로 변형될 수 있으며, 본 개시의 기술적 사상의 범위가 하기 실시 예에 한정되는 것은 아니다. 오히려, 이들 실시 예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 개시의 기술적 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 개시에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 권리범위를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 개시에서, "가진다," "가질 수 있다," "포함한다," 또는 "포함할 수 있다" 등의 표현은 해당 특징(예: 수치, 기능, 동작, 또는 부품 등의 구성요소)의 존재를 가리키며, 추가적인 특징의 존재를 배제하지 않는다.
본 개시에서, "A 또는 B," "A 또는/및 B 중 적어도 하나," 또는 "A 또는/및 B 중 하나 또는 그 이상"등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다. 예를 들면, "A 또는 B," "A 및 B 중 적어도 하나," 또는 "A 또는 B 중 적어도 하나"는, (1) 적어도 하나의 A를 포함, (2) 적어도 하나의 B를 포함, 또는 (3) 적어도 하나의 A 및 적어도 하나의 B 모두를 포함하는 경우를 모두 지칭할 수 있다.
본 개시에서 사용된 "제1," "제2," "첫째," 또는 "둘째,"등의 표현들은 다양한 구성요소들을, 순서 및/또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다.
어떤 구성요소(예: 제1 구성요소)가 다른 구성요소(예: 제2 구성요소)에 "(기능적으로 또는 통신적으로) 연결되어((operatively or communicatively) coupled with/to)" 있다거나 "접속되어(connected to)" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제3 구성요소)를 통하여 연결될 수 있다고 이해되어야 할 것이다.
반면에, 어떤 구성요소(예: 제1 구성요소)가 다른 구성요소(예: 제2 구성요소)에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소와 상기 다른 구성요소 사이에 다른 구성요소(예: 제3 구성요소)가 존재하지 않는 것으로 이해될 수 있다.
한편, 본 개시에 있어서 "평면"이라 함은 부도체/반도체/도체 레이어의 형성 중에 어떠한 처리도 수행되지 않은 것을 의미하고, "비평면"은 부도체/반도체/도체 레이어의 형성 중에 "평면"보다 표면적이 커지도록 표면 처리가 수행된 것을 의미할 수 있다. 그리고, "비평면"이 특정한 형태에 국한되는 것은 아니다.
본 개시에서 사용된 표현 "~하도록 구성된(또는 설정된)(configured to)"은 상황에 따라, 예를 들면, "~에 적합한(suitable for)," "~하는 능력을 가지는(having the capacity to)," "~하도록 설계된(designed to)," "~하도록 변경된(adapted to)," "~하도록 만들어진(made to)," 또는 "~를 할 수 있는(capable of)"과 바꾸어 사용될 수 있다. 용어 "~하도록 구성된(또는 설정된)"은 하드웨어적으로 "특별히 설계된(specifically designed to)" 것만을 반드시 의미하지 않을 수 있다.
대신, 어떤 상황에서는, "~하도록 구성된 장치"라는 표현은, 그 장치가 다른 장치 또는 부품들과 함께 "~할 수 있는" 것을 의미할 수 있다. 예를 들면, 문구 "A, B, 및 C를 수행하도록 구성된(또는 설정된) 프로세서"는 해당 동작을 수행하기 위한 전용 프로세서(예: 임베디드 프로세서), 또는 메모리 장치에 저장된 하나 이상의 소프트웨어 프로그램들을 실행함으로써, 해당 동작들을 수행할 수 있는 범용 프로세서(generic-purpose processor)(예: CPU 또는 application processor)를 의미할 수 있다.
본 개시의 다양한 실시 예에 따른 디스플레이 장치는 예를 들어, 텔레비전, 모니터, 스마트 폰, 태블릿 PC 및 웨어러블 장치 등을 포함할 수 있다.
한편, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명의 기술적 사상은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되지 않는다.
이하에서는 첨부한 도면을 참고하여 본 개시에 따른 실시 예에 대하여 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1a는 본 개시의 일 실시 예에 따른 LED 소자의 구조를 나타내는 단면도이고, 도 1b는 본 개시의 일 실시 예에 따른 LED 소자의 구조를 나타내는 사시도이다.
도 1a 및 도 1b에 도시된 바와 같이, 본 개시의 일 실시 예에 따른 LED 소자(111)는 제1 발광셀(41), 제2 발광셀(42), 공통 전극(60), 제1 화소 전극(71), 제2 화소 전극(72), 마스크 패턴(50) 및 패시베이션층(90-1, 90-2, 90-3)을 포함한다. 그리고, 제1 발광셀(41)은 n형 반도체층(21), p형 반도체층(22-1, 22-2) 및 제1 발광층(31)을 포함하고, 제2 발광셀(42)은 n형 반도체층(21), p형 반도체층(22-1, 22-2) 및 제2 발광층(32)을 포함한다.
이하에서는 제1 발광셀(41)과 제2 발광셀(42)을 구분하여 설명할 필요가 없는 경우에는 발광셀으로 통칭한다. 그리고, 후술하는 제1 발광층(31) 및 제2 발광층(32), 그리고 제1 화소 전극(71) 및 제2 화소 전극(72) 등에 대한 설명에 있어서도 각각 발광층 및 화소 전극 등으로 통칭한다.
발광층, n형 반도체층(21) 및 p형 반도체층(22-1, 22-2)은 스펙트럼 내의 특정 영역에 대응하는 밴드 갭(band gap)을 갖는 다양한 반도체로 구성될 수 있다. 예를 들어, 600-750nm의 광 파장을 갖는 적색 LED 소자(111)는 AlInGaP계 반도체를 기반으로 하는 하나 이상의 층을 포함할 수 있다. 그리고, 450-490nm 및 500-570nm의 광 파장을 각각 갖는 청색 및 녹색 LED 소자(111)는 AlInGaN계 반도체를 기반으로 하는 하나 이상의 층을 포함할 수 있다.
n형 반도체층(21) 및 p형 반도체층(22-1, 22-2)은 III-V족, II-VI족 등의 화합물 반도체로 구현될 수 있다. 특히, n형 반도체층(21) 및 p형 반도체층(22-1, 22-2)은 질화물 반도체층으로 구현될 수 있다. 예를 들어, n형 반도체층 및 p형 반도체층(22-1, 22-2)은 각각 n-GaN 반도체층 및 p-GaN 반도체층일 수 있다. 그러나, 본 개시에 따른 n형 반도체층(21) 및 p형 반도체층(22-1, 22-2)이 이에 국한되는 것은 아니며, LED 소자(111)에 요구되는 다양한 특성에 따라 다양한 재료로 이루어질 수 있다.
n형 반도체란 전하를 옮기는 캐리어로 자유전자가 사용되는 반도체로서, Si, Ge, Sn, Te 등과 같은 n형 도펀트를 도핑하여 만들어질 수 있다. 그리고, p형 반도체란 전하를 옮기는 캐리어로 정공이 사용되는 반도체로서, Mg, Zn, Ca, Ba 등과 같은 p형 도펀트를 도핑하여 만들어 질 수 있다.
발광층은 n형 반도체층(21)과 p형 반도체층(22-1, 22-2) 사이에 위치하며, n형 반도체층(21)의 캐리어인 전자와 p형 반도체층(22-1, 22-2)의 캐리어인 정공이 만나는 층이다. 발광층에서 전자와 정공이 만나면, 전자와 정공이 재결합함에 따라 전위 장벽이 형성된다. 그리고 인가되는 전압에 따라 전자와 정공이 전위 장벽을 넘어 낮은 에너지 준위로 천이하게 되면, 그에 상응하는 파장의 광을 방출한다.
여기서, 발광층은 다중 양자 우물 (Multi-Quantum Wells: MQW) 구조일 수 있으나, 본 개시가 이에 한정되는 것은 아니며, 발광층은 단일 양자 우물 (Single-Quantum Well: SQW) 또는 퀀텀닷(Quantum Dot: QD) 구조 등 다양한 구조일 수 있다. 발광층이 다중 양자 우물 구조로 형성되는 경우, 발광층의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaAs(InGaGs)/AlGaAs와 같은 구조로 형성될 수 있으나, 본 개시가 이와 같은 구조에 한정되는 것은 아니다. 발광층에 포함되는 양자 우물의 개수 또한 특정한 개수에 한정되지 않는다.
전술한 바와 같이 본 개시에 따른 n형 반도체층(21), p형 반도체층(22-1, 22-2) 및 발광층이 특정 재료에 국한되는 것은 아니지만, 이하에서는 주로 n형 반도체층(21) 및 p형 반도체층(22-1, 22-2)은 각각 n-GaN 반도체층 및 p-GaN 반도체층이고, 발광층은 InGaN 우물층을 포함하는 경우를 예로 들어 설명한다.
한편, 도 1a에 도시된 바와 같은 본 개시의 일 실시 예에 따른 LED 소자(111)는 제1 발광셀(41) 및 제2 발광셀(42)을 포함한다. 여기서, 발광셀은 하나의 LED 소자(111)에 포함된 3차원의 공간으로서, 이상에서 상술한 바와 같은 n형 반도체층(21), p형 반도체층(22-1, 22-2) 및 발광층을 포함하는 공간을 특정하기 위한 의미로 사용될 수 있다. 구체적으로, 도 1a 및 도 1b에 도시된 바와 같이, 본 개시의 일 실시 예에 따른 제1 발광셀(41)은 각각 적어도 하나의 비평면 영역을 포함하는 제1 n형 반도체층(21), 제1 p형 반도체층(22-1) 및 제1 발광층(31)을 포함할 수 있다. 그리고, 본 개시의 일 실시 예에 따른 제2 발광셀(42)은 각각 평면 영역을 포함하는 제2 n형 반도체층(21), 제2 p형 반도체층(22-2) 및 제2 발광층(32)을 포함할 수 있다.
여기서, 제1 발광셀(41)에 포함된 제1 n형 반도체층(21), 제1 p형 반도체층(22-1) 및 제1 발광층(31) 각각이 각각 적어도 하나의 비평면 영역을 포함한다는 것은 제1 n형 반도체층(21)의 전체 영역 중 적어도 일부 영역, 제1 p형 반도체층(22-1)의 전체 영역 중 적어도 일부 영역 및 제1 발광층(31)의 전체 영역 중 적어도 일부 영역이 비평면으로 이루어진다는 것을 의미한다.
한편, 제2 발광셀(42)에 포함된 제2 n형 반도체층(21), 제2 p형 반도체층(22-2) 및 제2 발광층(32) 각각이 평면 영역을 포함한다는 것은 제2 발광셀(42)에 포함된 제2 n형 반도체층(21)의 전체 영역 중 적어도 일부 영역, 제2 p형 반도체층(22-2)의 전체 영역 중 적어도 일부 영역 및 제2 발광층(32)의 전체 영역 중 적어도 일부 영역이 평면으로 이루어진다는 것을 의미한다.
특히, 제2 발광셀(42)에 포함된 제2 n형 반도체층(21), 제2 p형 반도체층(22-2) 및 제2 발광층(32) 각각은 평면으로 이루어질 수 있다. 여기서, 제2 발광셀(42)에 포함된 제2 n형 반도체층(21), 제2 p형 반도체층(22-2) 및 제2 발광층(32) 각각이 평면으로 이루어진다는 것은 제2 n형 반도체층(21)의 전체 영역, 제2 p형 반도체층(22-2)의 전체 영역 및 제2 발광층(32)의 전체 영역이 평면으로 이루어지는 경우를 의미한다.
이하에서는 제1 발광셀(41)과 제2 발광셀(42)의 특징을 명확하게 구별하여 설명하기 위해, 제2 발광셀(42)에 포함된 제2 n형 반도체층(21), 제2 p형 반도체층(22-2) 및 제2 발광층(32) 각각이 평면으로 이루어지는 경우를 중심으로 설명한다.
상술한 바와 같이, 본 개시에 따른 LED 소자(111)의 제조 과정에서 2 발광셀(42)에 포함된 제2 n형 반도체층(21), 제2 p형 반도체층(22-2) 및 제2 발광층(32) 각각이 평면으로 이루어지도록 형성되는 반면, 제1 발광셀(41)에 포함된 제1 n형 반도체층(21), 제1 p형 반도체층(22-1) 및 제1 발광층(31) 각각은 적어도 하나의 비평면 영역을 포함하도록 형성된다는 차이점에 기인하여, 제1 발광셀(41)에 포함된 제1 발광층(31)과 제2 발광셀(42)에 포함된 제2 발광층(32)은 서로 상이한 광을 방출할 수 있게 된다.
다시 말해, 본 개시의 일 실시 예에 따른 제1 발광층(31) 및 제2 발광층(32)은 서로 상이한 색상에 대응되는 상이한 파장의 광을 방출할 수 있다. 예를 들어, 제1 발광층(31)은 청색에 대응되는 450-490nm의 파장의 광을 방출할 수 있으며, 제2 발광층(32)은 녹색에 대응되는 500-570nm의 파장의 광을 방출할 수 있다. 뿐만 아니라, 제1 발광층(31) 및 제2 발광층(32)은 적색에 대응되는 600-750nm의 파장의 광을 방출할 수도 있음은 물론이다.
여기서, 제1 발광층(31) 및 제2 발광층(32)이 서로 상이한 파장의 광을 방출하는 것은 본 개시에 따른 LED 소자(111)의 제조 과정에서 제1 발광층(31) 및 제2 발광층(32)이 서로 상이한 조성의 재료를 포함하는 것에 기인한다. 예를 들어, 제1 발광층(31) 및 제2 발광층(32)은 서로 상이한 In 조성비의 InGaN을 포함할 수 있다. 이처럼, 제1 발광층(31) 및 제2 발광층(32)이 서로 상이한 조성의 재료를 포함하면, 그에 따라 제1 발광층(31) 및 제2 발광층(32) 각각에 포함된 InGaN의 밴드 갭이 상이하게 되며, 따라서 제1 발광층(31)과 제2 발광층(32)은 서로 상이한 파장의 광을 방출할 수 있다.
한편, 제1 발광층(31) 및 제2 발광층(32)이 서로 상이한 조성의 재료를 포함하는 것은 본 개시에 따른 LED 소자(111)의 제조 과정에서 제1 발광층(31)은 적어도 하나의 비평면 영역을 포함하고, 제2 발광층(32)은 평면 이루어지도록 형성된다는 것에 기인한다. 구체적으로, InGaN 성장 동안의 In의 결합 속도(incorporation rate)는 결정 면(crystal plane)에 크게 의존하기 때문에, 비평면 영역 및 평면 영역 상의 InGaN 우물에 포함되는 In의 조성은 동일한 에피택셜 성장(epitaxial growth) 조건에서도 상이할 수 있다. 예를 들어, 평면 영역에 InyGa1-yN(0.2<y<0.3)과 같은 조성의 In이 형성되는 에피택셜 성장 조건에서는, 비평면 영역에는 InxGa1-xN(0.1<x<0.2)과 같이 훨씬 낮은 조성의 In이 형성될 수 있다.
한편, 비평면 영역 및 평면 영역 상의 InGaN 우물에 포함되는 In의 구체적인 조성은 도 2 내지 도 3d를 참조하여 후술하는 바와 같이, LED 소자(111)의 제조 과정에서 마스크 패턴(50)의 크기/피치 및 성장 조건에 따라 결정될 수 있다. 따라서, LED 소자(111)의 제조 과정에서 마스크 패턴(50)의 크기/피치 및 성장 조건을 제어함으로써, 적어도 하나의 비평면 영역을 포함하는 제1 발광층(31)에서는 청색에 대응되는 파장의 광을 방출하고, 평면으로 이루어진 제2 발광층(32)에서는 녹색에 대응되는 파장의 광을 방출하게 할 수 있다.
한편, 제2 발광층(32)이 평면으로 이루어지도록 형성되는 것과 달리 제1 발광층(31)이 적어도 하나의 비평면 영역을 포함하는 것은 본 개시에 따른 LED 소자(111)의 제조 과정에 있어서 제1 발광층(31)이 형성되는 영역 상에 마스크를 형성하고 그에 따라 선택적 영역 성장(selective area growth)이 이루어진다는 것에 기인한다. 마스크 형성 및 그에 따른 선택적 영역 성장에 대해서는 도 3b 내지 도 3c를 참조하여 후술한다.
한편, 본 개시에 따른 제1 발광셀(41)에 포함되는 적어도 하나의 비평면 영역은 소위 패싯(facet) 구조로 형성될 수 있다. 구체적으로, 비평면 영역은 적어도 하나 이상의 경사면을 포함할 수 있으며, 예를 들어, 밀러 지수(Miller Index)가 {11-22}및 {10-11}인 결정 면 중 적어도 하나를 포함할 수 있다.
다만, 제1 발광셀(41)의 제1 n형 반도체층(21), 제1 p형 반도체층(22-1) 및 발광층 각각에 포함되는 적어도 하나의 비평면 영역이 특정한 형태에 국한되는 것은 아니다. 즉, 제2 발광셀(42)에 포함되는 평면 영역과 상이한 결정 면을 포함하고, 그 상이한 결정 면에 따라 In 결합 속도가 달라진다면, 본 개시에 따른 적어도 하나의 비평면 영역에 해당할 수 있다. 또 다른 비평면 영역을 포함하는 LED 소자에 대한 실시 예에 대해서는 도 4를 참조하여 후술한다.
한편, 이상에서는 제1 발광셀(41)에 포함되는 반도체층과 제2 발광셀(42)에 포함되는 반도체층을 각각 제1 n 형 반도체층(21), 제1 p형 반도체층(22-1), 제2 n형 반도체층(21) 및 제2 p형 반도체층(22-2) 등으로 특정하였으나, 이는 제1 발광셀(41)에 포함되는 반도체층과 제2 발광셀(42)에 포함되는 반도체층을 구별하여 명확하게 특정하기 위한 것일 뿐이며, 제1 n 형 반도체층(21)과 제2 n형 반도체층(21)이 동일한 제조 공정에 의해 형성되며, 제1 p형 반도체층(22-1) 및 제2 p형 반도체층(22-2) 또한 동일한 제조 공정에 의해 형성된다는 점은 자명하다. 따라서, 특히 본 개시에 따른 LED 소자의 제조 방법에 대한 설명에서와 같이, 제1 발광셀(41)에 포함되는 반도체층과 제2 발광셀(42)에 포함되는 반도체층을 명확하게 구별하여 특정할 필요가 없는 경우에는 각각 n형 반도체층 및 p형 반도체층으로 통칭한다.
마스크 패턴(50)은 n형 반도체층(21)의 내부에 형성되며, 이는 본 개시에 따른 LED 소자(111)의 제조 과정에서, n형 반도체층(21)이 형성된 후 n형 반도체 상에 마스크 패턴(50)을 형성하고, 다시 n형 반도체층(21), 발광층 및 p형 반도체층(22-1, 22-2)을 순차적으로 재성장시킴에 따른 것이다. 그리고, 제1 발광셀(41)에 포함되는 n형 반도체층(21), p형 반도체층(22-1) 및 제1 발광층(31)에 포함되는 적어도 하나의 비평면 영역은 마스크 패턴(50)의 창 영역(window area) 상에 형성된다. 마스크 패턴(50)의 형성 과정을 비롯한 구체적인 LED 소자(111)의 제조 방법에 대해서는 도 2 내지 도 3d를 참조하여 상술한다.
공통 전극(60)은 n형 반도체층(21)에 전기적으로 연결되며, 제1 화소 전극(71) 및 제2 화소 전극(72)은 p형 반도체층(22-1, 22-2)에 전기적으로 연결된다. 따라서, 공통 전극(60)은 n 전극, 제1 화소 전극(71) 및 제2 화소 전극(72)은 p 전극으로 지칭될 수도 있다. 구체적으로, 공통 전극(60)은 n형 반도체층(21)과 오믹 접촉(ohmic contact)을 형성함으로써 n형 반도체층(21)과 전기적으로 연결되며, 제1 화소 전극(71) 및 제2 화소 전극(72)은 및 p형 반도체층(22-1, 22-2)과 오믹 접촉을 형성함으로써 p형 반도체층(22-1, 22-2)과 전기적으로 연결된다. 그리고, n 전극 및 p 전극은 Al, Ti, Ni, Pd, Ag, Au, Au-Ge, 그리고 인듐 주석 산화물(indium-tin-oxide: ITO) 및 ZnO와 같은 산화물을 포함할 수 있다.
공통 전극(60), 제1 화소 전극(71) 및 제2 화소 전극(72)을 통하여 전압이 인가되면, n형 반도체 내의 전자는 (+) 단자 쪽으로, p형 반도체 내의 정공은 (-) 단자 쪽으로 이동하게 되고, 이에 따라 형성된 소수 캐리어에 의하여 전류가 흐르게 된다.
특히, 본 개시에 따른 제1 화소 전극(71) 및 제2 화소 전극(72)은 제1 발광셀(41) 및 제2 발광셀(42) 각각에 개별적으로 연결된다. 구체적으로, 제1 화소 전극(71) 및 제2 화소 전극(72)은 제1 발광셀(41) 및 제2 발광셀(42) 각각에 포함된 p형 반도체층(22-1, 22-2)과 전기적으로 연결된다. 그리고, 이처럼 제1 화소 전극(71) 및 제2 화소 전극(72)이 제1 발광셀(41) 및 제2 발광셀(42) 각각에 포함된 p형 반도체층(22-1, 22-2)과 개별적으로 연결됨에 따라, 제1 발광셀(41) 및 제2 발광셀(42) 각각에 포함된 제1 발광층(31) 및 제2 발광층(32)으로부터 방출되는 빛의 광도(intensity)를 개별적으로 제어할 수 있게 된다.
다만, 제1 화소 전극(71) 및 제2 화소 전극(72)이 제1 발광셀(41) 및 제2 발광셀(42) 각각에 개별적으로 연결되더라도, 제1 발광셀(41)과 제2 발광셀(42), 그리고 제1 화소 전극(71)과 제2 화소 전극(72)은 서로 전기적으로 구분되지 않으면, 제1 발광층(31) 및 제2 발광층(32)으로부터 방출되는 빛의 광도를 개별적으로 제어할 수 없게 된다. 따라서, 본 개시의 일 실시 예에 따른 LED 소자(111)는 제1 발광셀(41) 및 제2 발광셀(42) 사이의 식각(etching)된 영역 및 패시베이션층(90-1, 90-2, 90-3)을 더 포함할 수 있다.
구체적으로, 제1 발광셀(41) 및 제2 발광셀(42)은 제1 발광셀(41) 및 제2 발광셀(42) 사이의 식각된 영역(80)에 의해 수평으로 구분될 수 있다. 즉, 식각된 영역(80)은 제1 발광셀(41)과 제2 발광셀(42)을 공간적으로 구분하는 역할을 한다. 특히, 제1 발광셀(41) 및 제2 발광셀(42) 사이의 영역은 상단 또는 하단이 평평하고 주위가 급경사를 이루도록 메사-에칭(mesa-etching)될 수 있다. 여기서, 식각은 다양한 종류의 습식 식각(wet etching) 또는 건식 식각(dry etching) 기술을 이용하여 수행될 수 있다.
한편, 패시베이션층(90-1, 90-2, 90-3)은 공통 전극(60), 제1 화소 전극(71) 및 제2 화소 전극(72)이 형성된 영역을 제외한 영역 상에 형성되며, 그에 따라 LED 소자(111)의 특성을 안정화시킬 수 있다. 특히, 패시베이션층(90-1, 90-2, 90-3)은 제1 발광셀(41)과 제2 발광셀(42), 그리고 제1 화소 전극(71)과 제2 화소 전극(72)이 전기적으로 구분되도록 하는 절연층의 역할을 할 수 있다. 따라서, 패시베이션층(90-1, 90-2, 90-3)은 Al2O3, SiN 및 SiO2와 같은 절연 물질로 이루어질 수 있으며, 다만 본 개시에 따른 패시베이션층(90-1, 90-2, 90-3) 역시 특정 재료에 한정되는 것은 아니다.
한편, 패시베이션층(90-1, 90-2, 90-3)에는 공통 전극(60), 제1 화소 전극(71) 및 제2 화소 전극(72)이 n형 반도체층(21) 및 p형 반도체층(22-1, 22-2)과 전기적인 접촉을 형성할 수 있도록 하기 위한 컨택트 홀을 형성할 수 있다. 도 1b에 도시된 LED 소자(111)의 경우에는 패시베이션층(90)의 형성 범위에 있어서 도 1a에 도시된 LED 소자(111)와는 다소 차이가 있으나, 이는 패시베이션층(90)을 형성하고, 패시베이션층(90) 상에 컨택트 홀을 형성한 후, 컨택트 홀을 통해 n형 반도체층(21) 및 p형 반도체층(22-1, 22-2)과 전기적인 접촉을 형성할 수 있도록 공통 전극(60), 제1 화소 전극(71) 및 제2 화소 전극(72)을 형성함에 따른 것일 뿐이다.
한편, 이상에서는 본 개시에 따른 LED 소자(111)가 제1 발광셀(41) 및 제2 발광셀(42)을 포함하고, 제2 발광층(32)이 제1 발광층(31)과 상이한 광을 방출하는 경우에 대해 상술하였으나, 본 개시가 이에 국한되는 것은 아니다. 즉, 본 개시의 또 다른 실시 예에 따르면, LED 소자(111)는 제1 발광셀(41) 및 제2 발광셀(42)과 함께 제3 발광셀을 더 포함하고, 제3 발광셀에 포함된 제3 발광층이 제1 발광층(31) 및 제2 발광층(32)과 상이한 광을 방출할 수도 있다. 제3 발광셀을 더 포함하는 LED 소자(111)에 대한 실시 예에 대해서는 도 4를 참조하여 후술한다.
한편, 본 개시에 따른 LED 소자(111)는 공통 전극(60) 및 화소 전극(71, 72)이 수평으로 배치되는 레터럴 타입(lateral type)의 LED 소자(111)뿐만 아니라, 공통 전극(60) 및 화소 전극(71, 72)이 수직으로 배치되는 버티컬 타입(vertical type)의 LED 소자(111), 그리고 반도체 칩을 회로 기판(10)에 부착시킬 때 금속 리드(와이어)와 같은 추가적인 연결 구조나 볼 그리드 어레이(BGA)와 같은 중간 매체를 사용하지 않고 칩 아랫면의 전극 패턴을 이용해 그대로 융착 시키는 방식인 플립칩 타입(flip-chip type)의 LED 소자(111)에 있어서도 적용될 수 있다.
상술한 바와 같은 본 개시의 일 실시 예에 따르면, 하나의 LED 소자(111)에 포함된 비평면 영역 및 평면 영역의 조성 차이에 따라 하나의 LED 소자(111)로부터 다색의 광을 방출할 수 있게 된다. 그리고, 비평면 영역 및 평면 영역 상에 개별적으로 화소 전극을 형성하고 양 영역을 전기적으로 구분함으로써, 하나의 LED 소자(111)에 포함된 비평면 영역 및 평면 영역으로부터 방출되는 빛의 광도를 개별적으로 제어할 수 있게 된다.
이하에서는 도 2 및 도 3a 내지 도 3d를 참조하여 상술한 바와 같은 LED 소자(111)를 제조하는 방법에 대해 상술한다.
도 2는 본 개시의 일 실시 예에 따른 LED 소자의 제조 방법을 설명하기 위한 흐름도이고, 도 3a 내지 도 3d는 본 개시의 일 실시 예에 따른 LED 소자의 제조 방법의 각 단계를 구체적으로 설명하기 위한 도면이다.
본 개시의 일 실시 예에 따른 LED 소자(111)의 구조와 LED 소자(111)에 포함되는 각 층의 특성 및 기능 등에 대해서는 도 1a 및 도 1b 대한 설명에서 상술하였으므로, 본 개시를 명확하게 설명하기 위한 경우가 아닌 한 중복 설명은 생략한다.
본 개시의 일 실시 예에 따른 LED 소자(111)의 제조 방법에 사용되는 기판(10)은 반도체의 성장에 적합한 물질이나 캐리어 웨이퍼 등일 수 있다. 구체적으로, 기판(10)은 사파이어(Sapphire, Al2SO4), Si, SiC, GaN, GaAs, ZnO 등과 같은 물질로 이루어 질 수 있으며, 다만 본 개시에 있어 사용되는 기판(10)이 특정 재료에 한정되는 것은 아니다.
기판(10)이 구비되면, 도 3a에 도시된 바와 같이, 기판(10) 상에 n형 반도체층(21)을 성장시킨다(S210). 구체적으로, n형 반도체층(21)의 성장은 MOCVD(Metal Organic Chemical Vapor Deposition), MOVPE(Metal Organic Vapor Phase Epitaxy) 또는 MBE(Molecular Beam Epitaxy)와 같은 증착 기술에 의해 이루어질 수 있다.
n형 반도체층(21)이 형성되면, 도 3b에 도시된 바와 같이, n형 반도체층(21)의 제1 영역 상에 마스크 패턴(50)을 형성한다(S220). 여기서, 마스크 패턴(50)의 형성은 포토리소그래피(photolithography) 및 나노 임프린팅 리소그래피(nano-imprinting lithography)와 같은 통상적인 리소그래피 기술에 의해 이루어질 수 있다. 그리고, 마스크 패턴(50)은 라인-앤드-스페이스 패턴(line-and-space pattern)으로 형성될 수 있다. 마스크의 간격은 1㎛ 내지 10㎛ 일 수 있으며, 이에 따라 후술하는 바와 같은 창 영역(window area)의 크기가 결정된다. 한편, 마스크의 재료는 SiO2 또는 SiN를 포함할 수 있다.
마스크 패턴(50)이 형성되면, 도 3c에 도시된 바와 같이, n형 반도체층(21) 상에 n형 반도체층(21), 발광층 및 p형 반도체층(22-1, 22-2)을 순차적으로 재성장시킨다(S230). 여기서, n형 반도체층(21), 발광층 및 p형 반도체층(22-1, 22-2)을 성장키키기 위한 증착 기술은 전술한 바와 같다.
n형 반도체층(21) 상에 n형 반도체층(21), 발광층 및 p형 반도체층(22-1, 22-2)을 순차적으로 재성장시키면, 마스크 패턴(50)이 형성되지 않은 제2 영역과는 달리, 마스크 패턴(50)이 형성된 제1 영역 상에는 적어도 하나의 비평면 영역이 형성될 수 있다. 구체적으로, 마스크 패턴(50)이 형성된 제1 영역 상에는 마스크 패턴(50)의 창 영역을 통한 선택적 영역 성장(selective area growth)이 이루어질 수 있으며, 그에 따라 적어도 하나의 비평면 영역이 형성될 수 있다.
여기서, 적어도 하나의 비평면 영역은 소위 패싯(facet) 구조로 형성될 수 있다. 예를 들어, 비평면 영역은 적어도 하나 이상의 경사면을 포함할 수 있으며, 특히 밀러 지수(Miller Index)가 {11-22} 및 {10-11}인 결정 면 중 적어도 하나를 포함할 수 있다. 그리고, 비평면 영역의 높이는 0.5㎛ 내지 5㎛ 일 수 있다.
선택적 영영 성장에 따라 제1 발광층(31)이 적어도 하나의 비평면 영역을 포함하게 되면, 이에 따라 제1 발광층(31) 및 제2 발광층(32)은 서로 상이한 조성의 재료를 포함하게 된다. 구체적으로, InGaN 성장 동안의 In의 결합 속도(incorporation rate)는 결정 면(crystal plane)에 크게 의존하기 때문에, 비평면 영역 및 평면 영역 상의 InGaN 우물에 포함되는 In의 조성은 동일한 에피택셜 성장(epitaxial growth) 조건에서도 상이할 수 있다. 예를 들어, 평면 영역에 InyGa1-yN(0.2<y<0.3)과 같은 조성의 In이 형성되는 에피택셜 성장 조건에서는, 비평면 영역에는 InxGa1-xN(0.1<x<0.2)과 같이 훨씬 낮은 조성의 In이 형성될 수 있다.
그리고, 제1 발광층(31) 및 제2 발광층(32)이 서로 상이한 조성의 재료를 포함하면, , 제1 발광층(31) 및 제2 발광층(32)은 서로 상이한 파장의 광을 방출할 수 있다. 구체적으로, 발광층으로부터 방출되는 광의 파장은 활성 영역의 밴드 갭에 의해 결정되며, 활성 영역의 밴드 갭은 발광층의 조성에 의존한다. 예를 들어, In 조성이 낮을 수록 InGaN으로부터 방출된 광의 파장은 더 짧아지므로, 청색 광을 방출하는 InGaN 우물의 In 조성은 녹색 광을 방출하는 InGaN 우물의 In 조성보다 낮다.
한편, 비평면 영역 및 평면 영역 상의 InGaN 우물에 포함되는 In의 구체적인 조성은 LED 소자(111)의 제조 과정에서 마스크 패턴(50)의 크기/피치 및 성장 조건에 따라 결정될 수 있다. 따라서, LED 소자(111)의 제조 과정에서 마스크 패턴(50)의 크기/피치 및 성장 조건을 제어함으로써, 적어도 하나의 비평면 영역을 포함하는 제1 발광층(31)에서는 청색에 대응되는 파장의 광을 방출하고, 평면으로 이루어진 제2 발광층(32)에서는 녹색에 대응되는 파장의 광을 방출하게 할 수 있다.
한편, n형 반도체층(21) 상에 n형 반도체층(21), 발광층 및 p형 반도체층(22-1, 22-2)을 순차적으로 재성장시킴으로써, 본 개시에 따른 제1 발광셀(41) 및 제2 발광셀(42)이 형성될 수 있다. 구체적으로, 각각 적어도 하나의 비평면 영역을 포함하는 제1 n형 반도체층(21), 제1 p형 반도체층(22-1) 및 제1 발광층(31)을 포함하는 제1 발광셀(41)이 제1 영역 상에 형성되고, 각각 평면으로 이루어진 제2 n형 반도체층(21), 제2 p형 반도체층(22-2) 및 제1 발광층(31)과 상이한 파장의 광을 방출하는 제2 발광층(32)을 포함하는 제2 발광셀(42)이 제1 영역과 상이한 제2 영역 상에 형성될 수 있다.
n형 반도체층(21), 발광층 및 p형 반도체층(22-1, 22-2)의 순차적인 재성장이 이루어지면, 도 3d에 도시된 바와 같이, 공통 전극(60), 제1 화소 전극(71) 및 제2 화소 전극(72)을 형성한다(S240). 여기서, 공통 전극(60)은 n형 반도체층(21)에 전기적으로 연결되며, 제1 화소 전극(71) 및 제2 화소 전극(72)은 p형 반도체층(22-1, 22-2)에 전기적으로 연결된다.
구체적으로, 공통 전극(60)은 n형 반도체층(21)과 오믹 접촉(ohmic contact)을 형성함으로써 n형 반도체층(21)과 전기적으로 연결되며, 제1 화소 전극(71) 및 제2 화소 전극(72)은 및 p형 반도체층(22-1, 22-2)과 오믹 접촉을 형성함으로써 p형 반도체층(22-1, 22-2)과 전기적으로 연결된다. 그리고, n 전극 및 p 전극은 Al, Ti, Ni, Pd, Ag, Au, Au-Ge, 그리고 인듐 주석 산화물(indium-tin-oxide: ITO) 및 ZnO 등과 같은 전극 재료에 대한 스퍼터링(sputtering), 증착(evaporation) 및 스핀 코팅(spin coating) 등과 같은 다양한 공정 기술에 의해 형성될 수 있다.
특히, 본 개시에 따른 제1 화소 전극(71) 및 제2 화소 전극(72)은 제1 발광셀(41) 및 제2 발광셀(42) 각각에 개별적으로 연결된다. 구체적으로, 제1 화소 전극(71) 및 제2 화소 전극(72)은 제1 발광셀(41) 및 제2 발광셀(42) 각각에 포함된 p형 반도체층(22-1, 22-2)과 전기적으로 연결된다.
한편, 본 개시의 일 실시 예에 따른 LED 소자(111)는 제1 발광셀(41) 및 제2 발광셀(42) 사이의 식각(etching)된 영역 및 패시베이션층(90-1, 90-2, 90-3)을 더 포함한다. 이하에서는 식각된 영역(80) 및 패시베이션층(90-1, 90-2, 90-3)의 형성에 대해 설명한다.
공통 전극(60), 제1 화소 전극(71) 및 제2 화소 전극(72)이 형성되면, 제1 발광셀(41) 및 제2 발광셀(42) 사이의 영역을 식각(etching)한다(S250). 구체적으로, 식각에 앞서 포토레지스트(photoresist) 공정에 의해 식각될 영역을 패터닝할 수 있으며, 식각은 습식 식각(wet etching) 또는 건식 식각(dry etching) 기술 등을 이용하여 수행될 수 있다. 예를 들어, 식각은 RIE(reactive ion etching), ECR(electro-cyclotron resonance), ICP-RIE(inductively coupled plasma reactive ion etching), CAIBE(chemically assisted ion-beam etching) 등과 같은 건식 식각 기술을 이용하여 수행될 수 있다. 특히, 제1 발광셀(41) 및 제2 발광셀(42) 사이의 영역은 상단 또는 하단이 평평하고 주위가 급경사를 이루도록 메사-에칭(mesa-etching)될 수 있다.
식각이 수행되면, 제1 발광셀(41) 및 제2 발광셀(42)은 제1 발광셀(41) 및 제2 발광셀(42) 사이의 식각된 영역(80)에 의해 수평으로 구분될 수 있다. 즉, 식각된 영역(80)은 제1 발광셀(41)과 제2 발광셀(42)을 공간적으로 구분하는 역할을 한다.
제1 발광셀(41) 및 제2 발광셀(42) 사이의 영역이 식각되면, 패시베이션층(90-1, 90-2, 90-3)을 형성한다(S260). 구체적으로, 패시베이션층(90-1, 90-2, 90-3)은 원자층 증착(atomic layer deposition), 전자빔 증착(e-beam evaporation), 스퍼터링 및 스핀 코팅 등에 의해 형성될 수 있다. 특히, 본 개시에 따른 패시베이션층(90-1, 90-2, 90-3)은 공통 전극(60), 제1 화소 전극(71) 및 제2 화소 전극(72)이 형성된 영역을 제외한 영역 상에 형성되며, 그에 따라 LED 소자(111)의 특성을 안정화시킬 수 있다. 또한, 패시베이션층(90-1, 90-2, 90-3)은 제1 발광셀(41)과 제2 발광셀(42), 그리고 제1 화소 전극(71)과 제2 화소 전극(72)이 전기적으로 구분되도록 하는 절연층의 역할을 할 수 있다. 따라서, 패시베이션층(90-1, 90-2, 90-3)은 Al2O3, SiN 및 SiO2와 같은 절연 물질로 이루어질 수 있으나, 본 개시에 따른 패시베이션층(90-1, 90-2, 90-3) 역시 특정 재료에 한정되는 것은 아니다.
한편, 이상에서 상술한 바와 같은 공통 전극(60), 제1 화소 전극(71) 및 제2 화소 전극(72)을 형성하는 단계와 같이, 상호 대등한 복수의 구성을 증착 또는 형성하는 단계의 경우, 양 단계 사이에 시계열적 요소는 존재하지 아니하며, 그 밖에도 본 개시의 목적을 달성하기 위한 범위 내에서 상술한 바와 같은 제조 방법의 순서는 달라질 수 있음은 물론이다.
이상에서 상술한 바와 같은 LED 소자(111)에 따르면, 하나의 LED 소자(111)에 포함된 비평면 영역 및 평면 영역의 조성 차이에 따라 하나의 LED 소자(111)로부터 다색의 광을 방출할 수 있게 된다. 그리고, 비평면 영역 및 평면 영역 상에 개별적으로 화소 전극을 형성하고 양 영역을 전기적으로 구분함으로써, 하나의 LED 소자(111)에 포함된 비평면 영역 및 평면 영역으로부터 방출되는 빛의 광도를 개별적으로 제어할 수 있게 된다.
뿐만 아니라, 상술한 바와 같은 LED 소자(111)의 제조 방법에 있어서. 비평면 영역의 성장을 위한 마스크 패턴(50)은 통상적인 공정 등에 의해 형성될 수 있으며, 그 밖의 제조 과정도 고비용 및 저처리량의 공정을 필요로 하지 않는다. 즉, 본 개시에 따른 LED 소자(111)는 저비용 공정에 의해 효율적으로 제조될 수 있다.
도 4는 본 개시의 일 실시 예에 따라 서로 다른 세 가지 색상의 광을 방출할 수 있는 LED 소자의 구조를 나타내는 도면이다.
이상에서는 본 개시에 따른 LED 소자(111)가 제1 발광셀(41) 및 제2 발광셀(42)을 포함하고, 제2 발광층(32)이 제1 발광층(31)과 상이한 광을 방출하는 경우에 대해 상술하였으나, 본 개시가 단지 상이한 파장을 갖는 두 개의 광을 방출할 수 있는 LED 소자에 국한되는 것은 아니며, 본 개시에 따른 실시 예는 서로 상이한 파장을 갖는 복수의 광을 방출할 수 있는 LED 소자로 확장될 수 있다.
즉, 도 4에 도시된 바와 같이, 본 개시의 또 다른 실시 예에 따르면, LED 소자(111)는 제1 발광셀(41) 및 제2 발광셀(42)과 함께 제3 발광셀(43)을 더 포함할 수 있다. 구체적으로, 그리고, 제3 발광셀(43)은 각각 적어도 하나의 비평면 영역을 포함하는 n형 반도체층(21), p형 반도체층(22) 및 제3 발광층(33)을 포함할 수 있다.
여기서, 제3 발광셀(43)에 포함된 비평면 영역은 제1 발광셀(41)에 포함된 비평면 영역과 상이할 수 있으며, 제3 발광셀(43)에 포함된 제3 발광층(33)은 제1 발광셀(41)에 포함된 제1 발광층(31) 및 제2 발광셀(42)에 포함된 제2 발광층(32)과 상이한 파장의 광을 방출할 수 있다.
전술한 바와 마찬가지로, 제3 발광층(33)이 제1 발광층(31) 및 제2 발광층(32)과 상이한 파장의 광을 방출하는 것은 본 개시에 따른 LED 소자(111)의 제조 과정에서 제3 발광층(33)이 제1 발광층(31) 및 제2 발광층(32)과 상이한 조성의 재료를 포함하는 것에 기인한다.
그리고, 제3 발광층(33)이 제1 발광층(31) 및 제2 발광층(32)과 상이한 조성의 재료를 포함하는 것은 제3 발광셀(43)에 포함된 비평면 영역이 제1 발광셀(41)에 포함된 비평면 영역과 상이하고, 따라서 제3 발광층(33)이 제1 발광층(31) 및 제2 발광층(32)과 상이한 결정 면을 포함하는 것에 기인한다. 즉, 전술한 바와 같이, InGaN 성장 동안의 In의 결합 속도는 결정 면에 크게 의존하기 때문에, 서로 상이한 결정 면을 포함하는 비평면 영역 상호 간 InGaN 우물에 포함되는 In의 조성은 동일한 에피택셜 성장 조건에서도 상이할 수 있다.
한편, 도 4에 도시된 바와 같이, 본 개시의 일 실시 예에 따른 LED 소자(111)는 제3 발광셀(43)에 개별적으로 연결되는 제3 화소 전극(73)을 더 포함할 수 있으며, 공통 전극(60)은 제1 발광셀(41), 제2 발광셀(42) 및 제3 발광셀(43)에 공통으로 연결될 수 있다.
또한, 도 4에 도시된 바와 같이, LED 소자(111)는 제1 발광셀(41) 및 제3 발광셀(43) 사이의 식각된 영역 및 패시베이션층(90-1, 90-2, 90-3, 90-4)을 더 포함할 수 있다. 구체적으로, 제1 발광셀(41) 및 제3 발광셀(43)은 제1 발광셀(41) 및 제3 발광셀(43) 사이의 식각된 영역에 의해 수평으로 구분될 수 있다. 그리고, 패시베이션층(90-1, 90-2, 90-3, 90-4)은 공통 전극(60), 제1 화소 전극(71), 제2 화소 전극(72) 및 제3 화소 전극(73)이 형성된 영역을 제외한 영역 상에 형성되며, 그에 따라 LED 소자(111)의 특성을 안정화시킬 수 있다. 특히, 패시베이션층(90-1, 90-2, 90-3, 90-4)은 제1 발광셀(41), 제2 발광셀(42)과 제3 발광셀(43), 그리고 제1 화소 전극(71), 제2 화소 전극(72)과 제3 전극 각각이 전기적으로 구분되도록 하는 절연층의 역할을 할 수 있다.
이상에서 상술한 바와 같은 본 개시의 일 실시 예에 따르면, LED 소자(111)에 포함되는 제1 발광층(31)은 청색에 대응되는 450-490nm의 파장의 광을 방출할 수 있으며, 제2 발광층(32)은 녹색에 대응되는 500-570nm의 파장의 광을 방출할 수 있고, 제3 발광층(33)은 적색에 대응되는 600-750nm의 파장의 광을 방출할 수 있다.
따라서, 본 개시의 일 실시 예에 따른 LED 소자(111)는 하나의 LED 소자(111)에 포함된 두 개의 비평면 영역 및 하나의 평면 영역의 조성 차이에 따라 하나의 LED 소자(111)로부터 삼색의 광을 방출할 수 있게 된다. 또한, 청색, 녹색 및 적색의 광을 방출할 수 있는 각각의 발광셀에 개별적으로 화소 전극이 형성되고 각각의 영역이 전기적으로 구분되므로, 본 개시의 일 실시 예에 따른 LED 소자(111)는 하나의 LED 소자(111)에 포함된 비평면 영역 및 평면 영역으로부터 방출되는 빛의 광도를 개별적으로 제어할 수 있게 된다.
한편, 이상에서는 LED 소자(111)가 적어도 하나의 비평면 영역을 포함하는 제1 발광셀(41), 평면으로 이루어진 제2 발광셀(42), 그리고 제1 발광셀(41)의 비평면 영역과 상이한 적어도 하나의 비평면 영역을 포함하는 제3 발광셀(43)을 포함하는 실시 예에 대해 상술하였으나, 제2 발광셀(42)이 제1 발광셀(41) 및 제3 발광셀(43)에 포함된 비평면 영역과 상이한 비평면 영역을 포함하도록 구현될 수도 있음은 물론이다.
이상에서는 본 개시의 다양한 실시 예에 따른 LED 소자(111) 및 LED 소자(111)의 제조 방법에 대해 상술하였으나, 이하에서는 상술한 바와 같은 LED 소자(111)를 포함하는 디스플레이 장치에 대해 설명한다.
도 5는 본 개시의 일 실시 예에 따른 LED 소자를 포함하는 디스플레이 장치의 간략한 구성을 나타내는 블록도이다.
도 4를 참조하면, 본 개시의 일 실시 예에 따른 디스플레이 장치(100)는 디스플레이 패널(110), 메모리(120) 및 프로세서(130)를 포함한다. 그리고, 디스플레이 패널(110)은 복수의 LED 소자(111) 및 복수의 스위칭 소자(112)를 포함한다. 여기서, 복수의 스위칭 소자(112)에 대해서는 도 6 및 도 7에 도시하였으며, 한편 복수의 LED 소자(111) 중 적어도 하나의 LED 소자(111)는 도 1 내지 도 4를 참조하여 상술한 바와 같은 LED 소자(111)일 수 있다.
구체적으로, 본 개시의 일 실시 예에 따른 디스플레이 장치(100)에 포함되는 적어도 하나의 LED 소자(111)는 각각 적어도 하나의 비평면 영역을 포함하는 n형 반도체층, p형 반도체층 및 제1 발광층을 포함하는 제1 발광셀, 각각 평면으로 이루어진 n형 반도체층, p형 반도체층 및 제1 발광층과 상이한 파장의 광을 방출하는 제2 발광층을 포함하는 제1 발광셀, 제1 발광셀 및 제2 발광셀에 공통으로 연결되는 공통 전극 및 제1 발광셀 및 제2 발광셀 각각에 개별적으로 연결되는 제1 화소 전극 및 제2 화소 전극을 각각 포함한다. 그 밖에도, 본 개시에 따른 디스플레이 장치(100)에 포함되는 LED 소자(111)는 도 1 내지 도 4를 참조하여 상술한 바와 같은 다양한 실시 예에 따른 LED 소자(111)의 특징을 포함할 수 있다.
스위칭 소자(112)는 디스플레이 패널(110)에 포함된 LED 소자(111)의 구동을 제어할 수 있도록 구성되는 반도체 소자로서, 디스플레이 장치(100)의 개별 화소에 대한 일종의 스위치 역할을 담당한다. 이러한 스위칭 소자(112)로는 도 6 및 도 7에 도시된 바와 같은 구동 TFT(Thin Film Transistor)가 사용될 수 있다.
특히, 본 개시의 일 실시 예에 따른 디스플레이 패널(110)은 제1 화소 전극에 전기적으로 연결된 제1 스위칭 소자(112) 및 제2 화소 전극에 전기적으로 연결되는 제2 스위칭 소자(112)를 더 포함할 수 있다. 그리고, 제1 스위칭 소자(112) 및 제2 스위칭 소자(112)는 각각 제1 화소 전극 및 제2 화소 전극을 통하여, 제1 발광셀 및 제2 발광셀 각각에 개별적으로 연결될 수 있다.
메모리(120)에는 디스플레이 장치(100)에 관한 적어도 하나의 명령이 저장될 수 있다. 그리고, 메모리(120)에는 디스플레이 장치(100)를 구동시키기 위한 O/S(Operating System)가 저장될 수 있다. 또한, 메모리(120)에는 본 개시의 다양한 실시 예들에 따라 디스플레이 장치(100)가 동작하기 위한 각종 소프트웨어 프로그램이나 애플리케이션이 저장될 수도 있다. 그리고, 메모리(120)는 플래시 메모리(Flash Memory) 등과 같은 반도체 메모리나 하드디스크(Hard Disk) 등과 같은 자기 저장 매체 등을 포함할 수 있다.
구체적으로, 메모리(120)에는 본 개시의 다양한 실시 예에 따라 디스플레이 장치(100) 가 동작하기 위한 각종 소프트웨어 모듈이 저장될 수 있으며, 프로세서(130)는 메모리(120)에 저장된 각종 소프트웨어 모듈을 실행하여 디스플레이 장치(100)의 동작을 제어할 수 있다. 즉, 메모리(120)는 프로세서(130)에 의해 액세스되며, 프로세서(130)에 의한 데이터의 독취/기록/수정/삭제/갱신 등이 수행될 수 있다.
한편, 본 개시에서 메모리(120)라는 용어는 메모리(120), 프로세서(130) 내 롬(미도시), 램(미도시) 또는 전자 장치에 장착되는 메모리 카드(미도시)(예를 들어, micro SD 카드, 메모리 스틱)를 포함하는 의미로 사용될 수 있다.
프로세서(130)는 디스플레이 장치(100)의 전반적인 동작을 제어한다. 구체적으로, 프로세서(130)는 상술한 바와 같은 디스플레이 패널(110) 및 메모리(120)를 포함하는 디스플레이 장치(100)의 구성과 연결되며, 상술한 바와 같은 메모리(120)에 저장된 적어도 하나의 명령을 실행하여 디스플레이 장치(100)의 동작을 전반적으로 제어할 수 있다.
프로세서(130)는 다양한 방식으로 구현될 수 있다. 예를 들어, 프로세서(130)는 주문형 집적 회로(Application Specific Integrated Circuit, ASIC), 임베디드 프로세서, 마이크로 프로세서, 하드웨어 컨트롤 로직, 하드웨어 유한 상태 기계(hardware Finite State Machine, FSM), 디지털 신호 프로세서 (Digital Signal Processor, DSP) 중 적어도 하나로 구현될 수 있다. 한편, 본 개시에서 프로세서(130)라는 용어는 CPU(Central Processing Unit), GPU(Graphic Processing Unit) 및 MPU(Main Processing Unit)등을 포함하는 의미로 사용될 수 있다.
특히, 본 개시에 따른 다양한 실시 예에 있어서, 프로세서(130)는 LED 소자(111)의 제1 발광셀 및 제2 발광셀의 구동을 독립적으로 제어할 수 있다. 구체적으로, 전술한 바와 같이, 본 개시에 따른 LED 소자(111)는 제1 발광셀, 제2 발광셀, 제1 발광셀에 개별적으로 연결되는 제1 화소 전극, 제2 발광셀에 개별적으로 연결되는 제2 화소 전극을 포함한다. 그리고, 디스플레이 패널(110)은 제1 화소 전극에 전기적으로 연결되는 제1 스위칭 소자(112) 및 제2 화소 전극에 전기적으로 연결되는 제2 스위칭 소자(112)를 포함할 수 있다. 이에 따라, 프로세서(130)는 제1 스위칭 소자(112) 및 제2 스위칭 소자(112)를 통해 제1 발광셀 및 제2 발광셀의 구동을 각각 독립적으로 제어할 수 있다.
디스플레이 패널(110)의 화소 배열 및 프로세서(130)의 제어에 관한 구체적인 실시 예는 도 6 및 도 7에 대한 설명에서 후술한다.
도 6 및 도 7은 본 개시의 일 실시 예에 따른 디스플레이 장치에 포함되는 디스플레이 패널의 구조를 나타내기 위한 단면도이다.
도 6 및 도 7에서는 LED 소자의 구체적인 구성에 관한 부호는 대부분 생략하였으나, 이는 복수의 LED 소자의 전극과 디스플레이 패널(110) 사이의 관계에 대해 보다 명확하게 나타내기 위한 것일 뿐이며, LED 소자의 구체적인 구성은 도 1a 내지 도 4와 그에 대한 설명을 통해 상술한 바와 같다.
도 6 및 도 7에 도시된 바와 같이, 본 개시의 일 실시 예에 따른 디스플레이 패널(110)은 복수의 LED 소자(111-1, 111-2, 700), 전극 패드(113, 114) 및 복수의 스위칭 소자(112)를 포함할 수 있다.
구체적으로, 본 개시의 일 실시 예에 따르면, 도 6에 도시된 바와 같이, 복수의 LED 소자(111-1, 111-2)는 제1 발광셀 및 제2 발광셀을 포함할 수 있으며, 제1 발광셀 및 제2 발광셀에 공통으로 연결되는 공통 전극(60-1, 60-2), 그리고 제1 발광셀 및 제2 발광셀 각각에 개별적으로 연결되는 제1 화소 전극(71-1, 71-2) 및 제2 화소 전극(72-1, 72-2)을 포함할 수 있다.
그리고, 도 6에 도시된 바와 같이, 공통 전극(60-1, 60-2)은 회로 기판 상의 전극 패드 중 n 패드(113-1, 113-2)를 통해 복수의 LED 소자(111-1, 111-2)와 연결될 수 있으며, 제1 화소 전극(71-1, 71-2) 및 제2 화소 전극 각각(72-1, 72-2)은 회로 기판 상의 p 패드(114-1, 114-2, 114-3, 114-4)를 통해 제1 스위칭 소자(112-1, 112-3) 및 제2 스위칭 소자(112-2, 112-4)와 개별적으로 연결될 수 있다.
한편, 본 개시의 또 다른 실시 예에 따르면, 도 7에 도시된 바와 같이, 디스플레이 패널(110)에 포함되는 복수의 LED 소자(111-1, 700) 중 제1 LED 소자(111-1)는 제1 발광셀 및 제2 발광셀을 포함하고, 디스플레이 패널(110)에 포함되는 복수의 LED 소자(111-1, 700) 중 제2 LED 소자(700)는 복수의 발광셀을 포함하지 않는 통상적인 LED 소자일 수 있다. 여기서, 통상적인 LED 소자란 본 개시에 따른 LED 소자(111)와는 달리 한 가지 색상의 광을 방출하는 LED 소자를 지칭하기 위한 것이다. 구체적으로, 통상적인 LED 소자인 제2 LED 소자(700)는 각각 하나의 n형 반도체층(710), 발광층(720) 및 p형 반도체층(730), n형 반도체층에 연결되는 공통 전극(740) 및 p형 반도체층에 연결되는 화소 전극(750)을 포함할 수 있다.
그리고, 도 7에 도시된 바와 같이, 제1 LED 소자(111-1)의 공통 전극(60)은 회로 기판 상의 전극 패드 중 n 패드(113-1)를 통해 복수의 LED 소자700)와 연결될 수 있으며, 제1 LED 소자(111-1)의 제1 화소 전극 및 제2 화소 전극 각각은 회로 기판 상의 p 패드(114-1, 114-2)를 통해 제1 스위칭 소자(112-1) 및 제2 스위칭 소자(112-2)와 개별적으로 연결될 수 있다. 한편, 제2 LED 소자(700)의 공통 전극(740)은 회로 기판 상의 전극 중 n 패드(113-2)를 통해 복수의 LED 소자(111-1)와 연결될 수 있으며, 제2 LED 소자(700)의 화소 전극(750)은 회로 기판 상의 p 패드(114-3)를 통해 스위칭 소자(112-3)와 연결될 수 있다.
도 6 및 도 7과 같이 디스플레이 패널(110)이 구현되면, 프로세서(130)는 복수의 LED 소자(111-1, 111-2, 700)의 발광을 개별적으로 제어할 수 있다. 보다 구체적으로, 프로세서(130)는 복수의 LED 소자(111)에 포함된 복수의 발광셀 각각을 개별적으로 제어할 수 있다.
한편, 도 6 및 도 7에 도시된 바와 같은 복수의 LED 소자(111-1, 111-2, 700)에 포함된 발광셀 각각은 하나의 디스플레이 패널(110)의 픽셀을 구성하는 복수의 서브 픽셀 중 하나에 대응될 수 있다. 구체적으로, 디스플레이 패널(110)은 매트릭스 형태로 배치된 복수의 픽셀을 포함할 수 있으며, 복수의 픽셀 각각은 R 서브 픽셀, G 서브 픽셀 및 B 서브 픽셀을 포함할 수 있다.
그리고, R 서브 픽셀, G 서브 픽셀 및 B 서브 픽셀 각각은 LED 소자(111) 자체 또는 LED 소자(111)에 포함된 발광셀에 대응될 수 있다. 예를 들어, 도 6에 도시된 바와 같은 LED 소자에서, 디스플레이 패널(110)의 픽셀을 구성하는 복수의 서브 픽셀 중 B 서브 픽셀은 제1 LED 소자(111-1)의 제1 발광셀에 대응되고, G 서브 픽셀은 제1 LED 소자(111-1)의 제2 발광셀에 대응되며, R 서브 픽셀은 제2 LED 소자(111-2)의 제1 발광셀에 대응될 수 있다. 뿐만 아니라, 도 7에 도시된 바와 같은 LED 소자에서, R 서브 픽셀은 제1 LED 소자(111-1)의 제1 발광셀에 대응되고, G 서브 픽셀은 제1 LED 소자(111-1)의 제2 발광셀에 대응되며, B 서브 픽셀은 복수의 발광셀을 포함하지 않는 제2 LED 소자(700)에 대응될 수 있다.
한편, LED 소자의 발광 효율, 특히 외부 양자 효율(EQE: External Quantum Efficiency)은 색상 별로 큰 차이를 보인다. 예를 들어, GaN 기반의 LED 소자)의 경우, 적색은 10% 미만의 EQE, 녹색은 30%미만의 EQE, 청색은 80% 미만의 EQE를 나타낸다. 즉, 적색 소자와 녹색 소자의 경우에는 청색 소자에 비하여 발광 효율이 크게 떨어지는바, 이처럼 발광 효율이 낮은 색상을 구현함에 있어 필요한 휘도를 만족시키기 위해서는 높은 전력을 사용하거나 그 발광 면적을 넓혀야 한다.
그런데, 본 개시의 일 실시 예에 따른 디스플레이 패널(110)은 수평으로 구분된 두 개 이상의 발광 영역에서 서로 상이한 파장을 갖는 복수의 광을 방출할 수 있는 LED 소자(111)를 포함한다. 따라서, 본 개시에 따른 LED 소자(111)에 포함된 발광셀 중 발광 효율이 떨어지는 색상을 구현하기 위한 발광셀의 발광 면적을 넓게 형성하면, 상술한 바와 같은 문제를 효율적으로 극복할 수 있다.
구체적으로, 본 개시의 일 실시 예에 따르면, 제1 발광셀의 발광 면적 및 제2 발광셀의 발광 면적이 서로 상이한 LED 소자(111)를 포함하도록 디스플레이 패널(110)을 구현할 수 있다. 구체적으로, 적색을 구현하기 위한 발광셀의 발광 영역과 녹색을 구현하기 위한 발광셀의 발광 영역이 청색을 구현하기 위한 발광셀의 발광 영역에 비하여 넓은 발광 면적을 가지도록 디스플레이 패널(110)을 구현할 수 있다.
이처럼, 동일 LED 소자(111)에 포함되는 제1 발광셀의 발광 면적과 제2 발광셀의 발광 면적을 비대칭으로 형성함으로써, 강조하고 싶은 색상을 구현하기 위한 발광셀의 발광 면적을 확장할 수 있으며, 이에 따라 디스플레이 장치(100)의 색 재현성이 향상될 수 있다. 그리고, 상술한 바와 같이, 발광 효율이 떨어지는 색상을 구현하기 위한 발광셀의 발광 면적을 넓게 형성함으로써, 디스플레이 장치(100)의 제작에 있어 각각의 화소 색상 별 발광 효율의 차이에 기인한 전력 소모의 문제점을 해소할 수 있게 된다.
한편, 도 6 또는 도 7과 같이 디스플레이 패널(110)을 구현하는 경우, LED 소자(111)에 포함되는 제2 발광셀의 발광 영역은 필요 발광 영역으로, 제1 발광 셀의 발광 영역은 여분의 발광 영역으로 정의할 수 있다. 그리고 이에 따라, 일반적인 디스플레이 장치(100)로서의 화소 구동은 제2 발광셀에 의하여 이루어지고, 디스플레이 제품 사양에 따라 고휘도, 고순도 또는 고해상도의 사양이 필요한 경우에는 제1 발광셀이 사용될 수 있도록 디스플레이 패널(110)을 구현할 수 있다.
한편, 상술한 바와 같이 정의된 여분의 발광 영역을 사용하여 LED 소자(111)에서 발생한 불량 화소를 리페어할 수도 있는바, 이에 대해서는 도 8을 참조하여 설명한다.
도 8은 본 개시의 일 실시 예에 따른 LED 소자에서 불량 화소가 발생한 경우에 관련된 실시 예를 설명하기 위한 도면이다.
본 개시의 일 실시 예에 따른 LED 소자(111)는 복수의 발광셀을 포함할 수 있으며, 복수의 발광셀에 포함된 발광층을 통해 2 이상의 상이한 색상의 광을 방출할 수 있다. 도 8은 복수의 LED 소자(111) 각각에 포함된 제1 발광셀의 발광 영역(820-1, 820-2, 820-3) 및 제2 발광셀의 발광 영역(810-1, 810-2, 810-3)을 나타낸다. 그리고, 전술한 바와 같이, 제2 발광셀의 발광 영역(810-1, 810-2, 810-3)은 필요 발광 영역으로, 제1 발광 셀의 발광 영역(820-1, 820-2, 820-3) 은 여분의 발광 영역으로 정의할 수 있다.
본 개시의 일 실시 예에 따른 LED 소자(111)가 정상적으로 구동하는 경우에는 각각의 LED 소자(111)의 필요 발광 영역에 해당하는 발광셀이 모두 정상적으로 구동하거나, 필요 발광 영역 및 여분의 발광 영역에 해당하는 발광셀이 모두 정상적으로 구동할 수 있다.
그러나, 도 8에 도시된 바와 같이, 제1 발광셀의 발광 영역(820-1, 820-2, 820-3) 및 제2 발광셀의 발광 영역(810-1, 810-2, 810-3) 중 적어도 하나에 불량 화소가 발생할 수 있다. 이 경우, 본 개시에 따른 디스플레이 장치(100)는 LED 소자(111)에 포함된 제1 발광셀 및 제2 발광셀의 구동을 독립적으로 제어하여 발생된 불량 화소를 리페어할 수 있다.
즉, 디스플레이 장치(100)는 불량 화소가 발생된 영역과 인접한 LED 소자(111)에 포함되는 제1 발광셀 및 제2 발광셀 중 적어도 하나를 사용하여 불량 화소를 대체하도록 디스플레이 패널(110)을 제어할 수 있다. 예를 들어, 프로세서(130)는 도 8에 도시된 바와 같이 불량 화소가 발생된 영역(820-2)과 인접한 LED 소자(111)에 포함되는 발광 영역(810-1)을 사용하여 불량 화소를 대체하도록 디스플레이 패널(110)을 제어할 수 있다
상술한 바와 같은 본 개시의 일 실시 예에 따르면, 발생된 불량 화소를 효율적으로 리페어함으로써, 불량 화소에 따른 리페어 공정 비용의 문제를 해소할 수 있게 된다.
이상에서 도 1a 내지 도 8을 참조하여 상술한 바와 같은 LED 소자(111)에 따르면, 하나의 LED 소자(111)에 포함된 비평면 영역 및 평면 영역의 조성 차이에 따라 하나의 LED 소자(111)로부터 다색의 광을 방출할 수 있게 된다. 그리고, 비평면 영역 및 평면 영역 상에 개별적으로 화소 전극을 형성하고 양 영역을 전기적으로 구분함으로써, 하나의 LED 소자(111)에 포함된 비평면 영역 및 평면 영역으로부터 방출되는 빛의 광도를 개별적으로 제어할 수 있게 된다.
뿐만 아니라, 상술한 바와 같은 LED 소자(111)의 제조 방법에 있어서. 비평면 영역의 성장을 위한 마스크 패턴은 통상적인 포토리소그래피 공정 등에 의해 형성될 수 있으며, 그 밖의 제조 과정도 고비용 및 저처리량의 공정을 필요로 하지 않는다. 즉, 본 개시에 따른 LED 소자(111)는 저비용 공정에 의해 효율적으로 제조될 수 있다.
또한, 상술한 바와 같은 LED 소자(111)에 따르면, 디스플레이 장치의 제작 과정에서 발광 영역을 효율적으로 정의할 수 있으며, 하나의 LED 소자(111)에 두 가지 이상의 색상에 대한 화소를 구현할 수 있어, 디스플레이 장치의 생산 비용을 절감할 수 있다. 뿐만 아니라, 종래의 LED 소자(111)에 비하여 디스플레이 장치의 제작에 필요한 금속 배선의 수가 감소될 수 있고, 이에 따라 디스플레이 장치의 설계가 용이하게 될 수 있다.
이상에서 상술한 바와 같은 본 개시의 다양한 실시 예들에 따른 구성 요소(예: 모듈 또는 프로그램) 각각은 단수 또는 복수의 개체로 구성될 수 있으며, 전술한 해당 서브 구성 요소들 중 일부 서브 구성 요소가 생략되거나, 또는 다른 서브 구성 요소가 다양한 실시 예에 더 포함될 수 있다. 대체적으로 또는 추가적으로, 일부 구성 요소들(예: 모듈 또는 프로그램)은 하나의 개체로 통합되어, 통합되기 이전의 각각의 해당 구성 요소에 의해 수행되는 기능을 동일 또는 유사하게 수행할 수 있다.
다양한 실시 예들에 따른, 모듈, 프로그램 또는 다른 구성 요소에 의해 수행되는 동작들은 순차적, 병렬적, 반복적 또는 휴리스틱하게 실행되거나, 적어도 일부 동작이 다른 순서로 실행되거나, 생략되거나, 또는 다른 동작이 추가될 수 있다.
이상에서는 본 개시의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 개시는 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 개시의 요지를 벗어남이 없이 당해 개시가 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 개시의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.
LED 소자: 111 기판: 10
n형 반도체층: 21 p형 반도체층: 22
제1 발광층: 31 제2 발광층: 32
제1 발광셀: 41 제2 발광셀: 42
마스크 패턴: 50 공통 전극: 60
제1 화소 전극: 71 제2 화소 전극: 72
식각된 영역: 80 패시베이션층: 90
디스플레이 장치: 100 디스플레이 패널: 110
스위칭 소자: 112 n 패드: 113
p 패드: 114 메모리: 120
프로세서: 130

Claims (18)

  1. LED(light emitting diode) 소자에 있어서,
    기판;
    상기 기판을 기준으로 위쪽 방향을 향하는 복수의 돌출부에 따라 형성되는 복수의 비평면 영역을 각각 포함하는 제1 n형 반도체층, 제1 p형 반도체층, 적색에 대응되는 제1 파장의 광을 방출하는 제1 발광층 및 제1 화소 전극을 포함하는 제1 발광셀;
    각각 평면 영역을 포함하는 제2 n형 반도체층, 제2 p형 반도체층, 상기 제1 발광층으로부터 방출되는 상기 제1 파장과 상이한 제2 파장의 광을 방출하는 제2 발광층 및 제2 화소 전극을 포함하는 제2 발광셀; 및
    상기 제1 발광셀 및 상기 제2 발광셀에 공통으로 연결되는 공통 전극; 을 포함하고,
    상기 제1 화소 전극 및 상기 제2 화소 전극은 상기 제1 발광셀 및 상기 제2 발광셀 각각에 개별적으로 연결되며,
    상기 제1 발광셀과 상기 제2 발광셀은 패시베이션 층(passivation layer)을 포함하는 영역에 의해 수평으로 분리되고,
    상기 제1 발광셀의 제1 발광 영역은 상기 제2 발광셀의 제2 발광 영역보다 넓은 LED 소자.
  2. 제1 항에 있어서,
    상기 제1 n형 반도체층 및 상기 제2 n형 반도체층은 n-GaN층이고,
    상기 제1 p형 반도체층 및 상기 제2 p형 반도체층은 p-GaN층이며,
    상기 제1 발광층 및 상기 제2 발광층은 서로 상이한 In 조성비의 InGaN을 포함하는 LED 소자.
  3. 제2 항에 있어서,
    상기 제1 발광층 및 상기 제2 발광층 각각에 포함되는 InGaN의 In 조성비는 상기 복수의 비평면 영역을 포함하는 n-GaN층 및 상기 평면 영역을 포함하는 n-GaN층에 대한 In 결합 속도(incorporation rate)의 차이에 따라 상이하게 결정되는 LED 소자.
  4. 제3 항에 있어서,
    상기 제1 n형 반도체층의 내부에 형성된 마스크 패턴; 을 더 포함하고,
    상기 제1 발광셀에 포함되는 제1 n형 반도체층, 제1 p형 반도체층 및 제1 발광층 각각에 포함되는 복수의 비평면 영역은 상기 마스크 패턴의 창 영역(window area) 상에 형성되는 LED 소자.
  5. 제1 항에 있어서,
    상기 제1 발광셀 및 상기 제2 발광셀은 상기 제1 발광셀 및 상기 제2 발광셀 사이의 식각(etching)된 영역에 의해 수평으로 구분되는 LED 소자.
  6. 제5 항에 있어서,
    상기 공통 전극, 상기 제1 화소 전극 및 상기 제2 화소 전극이 형성된 영역을 제외한 영역 상에 형성된 패시베이션층; 을 더 포함하는 LED 소자.
  7. 제1 항에 있어서,
    복수의 비평면 영역을 각각 포함하는 제3 n형 반도체층, 제3 p형 반도체층, 제3 발광층 및 제3 화소 전극을 포함하는 제3 발광셀; 을 더 포함하고,
    상기 제3 화소 전극은 상기 제3 발광셀에 개별적으로 연결되며,
    상기 제3 발광셀에 포함된 복수의 비평면 영역은 상기 제1 발광셀에 포함된 상기 복수의 비평면 영역과 상이하며,
    상기 제3 발광층은 상기 제1 파장 및 상기 제2 파장과 상이한 제3 파장의 광을 방출하고,
    상기 공통 전극은 상기 제1 발광셀, 상기 제2 발광셀 및 상기 제3 발광셀에 공통으로 연결되는 LED 소자.
  8. 제1 항에 있어서,
    상기 복수의 비평면 영역은 밀러 지수(Miller Index)가 {11-22} 및 {10-11}인 결정 면(crystal plane) 중 적어도 하나를 포함하는 LED 소자.
  9. 디스플레이 장치에 있어서,
    복수의 LED(light emitting diode) 소자를 포함하는 디스플레이 패널;
    적어도 하나의 명령을 포함하는 메모리; 및
    상기 적어도 하나의 명령을 실행하는 프로세서; 를 포함하고,
    상기 복수의 LED 소자 중 적어도 하나의 LED 소자는,
    기판;
    상기 기판을 기준으로 위쪽 방향을 향하는 복수의 돌출부에 따라 형성되는 복수의 비평면 영역을 각각 포함하는 제1 n형 반도체층, 제1 p형 반도체층, 적색에 대응되는 제1 파장의 광을 방출하는 제1 발광층 및 제1 화소 전극을 포함하는 제1 발광셀;
    각각 평면 영역을 포함하는 제2 n형 반도체층, 제2 p형 반도체층, 상기 제1 발광층으로부터 방출되는 상기 제1 파장과 상이한 제2 파장의 광을 방출하는 제2 발광층 및 제2 화소 전극을 포함하는 제2 발광셀; 및
    상기 제1 발광셀 및 상기 제2 발광셀에 공통으로 연결되는 공통 전극; 을 포함하고,
    상기 제1 화소 전극 및 상기 제2 화소 전극은 상기 제1 발광셀 및 상기 제2 발광셀 각각에 개별적으로 연결되며,
    상기 제1 발광셀의 제1 발광 영역은 상기 제2 발광셀의 제2 발광 영역보다 넓은 디스플레이 장치.
  10. LED(light emitting diode) 소자의 제조 방법에 있어서,
    기판 상에 n형 반도체층을 성장시키는 단계;
    상기 n형 반도체층의 제1 영역 상에 마스크 패턴을 형성하는 단계;
    n형 반도체층, 발광층 및 p형 반도체층을 순차적으로 재성장시켜, 각각 적어도 하나의 비평면 영역을 포함하는 제1 n형 반도체층, 제1 p형 반도체층 및 제1 발광층을 포함하는 제1 발광셀을 상기 제1 영역 상에 형성하고, 각각 평면 영역으로 이루어진 제2 n형 반도체층, 제2 p형 반도체층 및 상기 제1 발광층과 상이한 파장의 광을 방출하는 제2 발광층을 포함하는 제2 발광셀을 상기 제1 영역과 상이한 제2 영역 상에 형성하는 단계; 및
    상기 제1 발광셀 및 상기 제2 발광셀에 공통으로 연결되는 공통 전극을 형성하고, 상기 제1 발광셀 및 상기 제2 발광셀 각각에 개별적으로 제1 화소 전극 및 제2 화소 전극을 형성하는 단계; 를 포함하는 LED 소자의 제조 방법.

  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
KR1020190041898A 2019-04-10 2019-04-10 Led 소자, led 소자의 제조 방법 및 led 소자를 포함하는 디스플레이 장치 KR102649029B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190041898A KR102649029B1 (ko) 2019-04-10 2019-04-10 Led 소자, led 소자의 제조 방법 및 led 소자를 포함하는 디스플레이 장치
US16/844,253 US11776448B2 (en) 2019-04-10 2020-04-09 Light emitting diode, manufacturing method of light emitting diode and display device including light emitting diode
PCT/KR2020/004799 WO2020209617A1 (en) 2019-04-10 2020-04-09 Light emitting diode, manufacturing method of light emitting diode and display device including light emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190041898A KR102649029B1 (ko) 2019-04-10 2019-04-10 Led 소자, led 소자의 제조 방법 및 led 소자를 포함하는 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20200119566A KR20200119566A (ko) 2020-10-20
KR102649029B1 true KR102649029B1 (ko) 2024-03-20

Family

ID=72749396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190041898A KR102649029B1 (ko) 2019-04-10 2019-04-10 Led 소자, led 소자의 제조 방법 및 led 소자를 포함하는 디스플레이 장치

Country Status (3)

Country Link
US (1) US11776448B2 (ko)
KR (1) KR102649029B1 (ko)
WO (1) WO2020209617A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030107047A1 (en) 2000-07-18 2003-06-12 Hiroyuki Okuyama Semiconductor light-emitting device and semiconductor light-emitting apparatus
US20050045894A1 (en) * 2000-12-15 2005-03-03 Hiroyuki Okuyama Semiconductor light emitting device and fabrication method thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2875437B2 (ja) 1992-07-30 1999-03-31 シャープ株式会社 半導体発光素子およびその製造方法
JP2910023B2 (ja) 1993-12-24 1999-06-23 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
KR100413803B1 (ko) 1996-07-16 2004-04-14 삼성전자주식회사 다색 발광다이오드 및 그 제조방법
WO2007097411A1 (ja) * 2006-02-23 2007-08-30 Rohm Co., Ltd. ２波長半導体発光装置及びその製造方法
KR20130106690A (ko) 2012-03-20 2013-09-30 삼성전자주식회사 백색 발광 다이오드
KR20140073351A (ko) * 2012-12-06 2014-06-16 엘지이노텍 주식회사 발광 소자
BR112015016089A2 (pt) * 2013-01-08 2017-07-11 Koninklijke Philips Nv elemento emissor de luz, substrato e método
KR102018615B1 (ko) * 2013-01-18 2019-09-05 삼성전자주식회사 반도체 발광소자 및 그 제조방법
KR20150092674A (ko) * 2014-02-05 2015-08-13 삼성전자주식회사 발광 소자 및 발광 소자 패키지
JP2016001651A (ja) * 2014-06-11 2016-01-07 株式会社東芝 半導体装置およびその製造方法
KR20160025455A (ko) * 2014-08-27 2016-03-08 서울바이오시스 주식회사 발광 소자 및 이의 제조 방법
FR3032064B1 (fr) * 2015-01-22 2018-03-09 Aledia Dispositif optoelectronique et son procede de fabrication
US20180277727A1 (en) * 2015-10-07 2018-09-27 Lumileds Llc Reflective coating for flip-chip chip-scale package leds improved package efficiency
EP3453050B1 (en) 2016-05-04 2022-06-15 Nanosys, Inc. Light emitting device containing different color leds and method of making an array of such light emitting devices
KR102039838B1 (ko) 2018-10-19 2019-11-27 한국광기술원 마이크로 ｌｅｄ 디스플레이 화소 조립체 및 이의 제조방법
CN116406184A (zh) * 2018-12-31 2023-07-07 乐金显示有限公司 发光二极管显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030107047A1 (en) 2000-07-18 2003-06-12 Hiroyuki Okuyama Semiconductor light-emitting device and semiconductor light-emitting apparatus
US20050045894A1 (en) * 2000-12-15 2005-03-03 Hiroyuki Okuyama Semiconductor light emitting device and fabrication method thereof

Also Published As

Publication number Publication date
US11776448B2 (en) 2023-10-03
KR20200119566A (ko) 2020-10-20
US20200327844A1 (en) 2020-10-15
WO2020209617A1 (en) 2020-10-15

Similar Documents

Publication Publication Date Title
US11133431B2 (en) Light emitting diode with ion implanted resistive area, manufacturing method of light emitting diode with ion implanted resistive area and display device including light emitting diode with ion implanted resistive area
KR102630680B1 (ko) Led 소자, led 소자의 제조 방법 및 led 소자를 포함하는 디스플레이 패널
US10615311B2 (en) Light emitting device and display comprising same
US11495170B2 (en) LED display module, manufacturing method for LED display module and display device including LED display module
KR102666197B1 (ko) 반도체 소자, 표시패널, 표시장치 및 표시패널 제조방법
US11251167B2 (en) Multi-junction LED with eutectic bonding and method of manufacturing the same
KR102487989B1 (ko) 발광소자
KR102462658B1 (ko) 발광소자 및 이를 포함하는 표시장치
KR20200018125A (ko) 플립칩 타입의 led 소자, 플립칩 타입의 led 소자의 제조 방법 및 플립칩 타입의 led 소자를 포함하는 디스플레이 장치
CN102074626A (zh) 发光器件、发光器件封装以及照明系统
KR20170139355A (ko) 발광소자 및 이를 포함하는 표시장치
KR102496616B1 (ko) 발광소자 및 이를 포함하는 표시장치
KR102264678B1 (ko) 다공성 투명 전극을 포함하는 발광 소자
JP2023536363A (ja) Ｌｅｄデバイス及びｌｅｄデバイスの製造方法
US11444117B2 (en) Light emitting element, light emitting element manufacturing method, and display device including light emitting element
KR102649029B1 (ko) Led 소자, led 소자의 제조 방법 및 led 소자를 포함하는 디스플레이 장치
JP2023553850A (ja) 電圧制御可能なモノリシックネイティブｒｇｂアレイ
KR20170120962A (ko) 발광소자 및 이를 포함하는 표시장치
KR102489464B1 (ko) 발광 소자 및 이의 제조 방법
KR20120086449A (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
US20230378396A1 (en) Full-color led structure, and full-color led structure unit and method for manufacturing same
KR102531520B1 (ko) 발광 소자
US20190312084A1 (en) Light emitting diode apparatus and manufacturing method thereof
KR20240078519A (ko) 발광 장치의 제조방법 및 그에 의한 발광 장치
KR20160038127A (ko) 발광소자 및 조명시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right