KR20120086449A - 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법 - Google Patents

발광 소자, 발광 소자 패키지 및 발광 소자 제조방법 Download PDF

Info

Publication number
KR20120086449A
KR20120086449A KR1020110007680A KR20110007680A KR20120086449A KR 20120086449 A KR20120086449 A KR 20120086449A KR 1020110007680 A KR1020110007680 A KR 1020110007680A KR 20110007680 A KR20110007680 A KR 20110007680A KR 20120086449 A KR20120086449 A KR 20120086449A
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor layer
emitting device
groove
conductive semiconductor
Prior art date
Application number
KR1020110007680A
Other languages
English (en)
Inventor
장기연
정대수
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110007680A priority Critical patent/KR20120086449A/ko
Publication of KR20120086449A publication Critical patent/KR20120086449A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예에 따른 발광 소자는, 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광구조물; 상기 제2 도전형 반도체층과 상기 활성층을 관통하며 상부 폭이 하부 폭에 비하여 더 좁은 적어도 하나의 홈; 을 포함한다.

Description

발광 소자, 발광 소자 패키지 및 발광 소자 제조방법{LIGHT EMITTING DEVICE, LIGHT EMITTING DEVICE PACKAGE AND METHOD FOR FABRICATING LIGHT EMITTING DEVICE}
실시 예는 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법에 관한 것이다.
발광 소자로서 발광 다이오드(LED: Light Emitting Diode)가 많이 사용되고 있다. 발광 다이오드는 화합물 반도체의 특성을 이용해 전기 신호를 적외선 또는 가시광선과 같은 빛의 형태로 변환한다.
최근, 발광 다이오드의 광 효율이 증가됨에 따라 디스플레이 기기, 조명기기를 비롯한 다양한 전자 전기 장치에 사용되고 있다.
실시 예는 새로운 구조를 갖는 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법을 제공한다.
실시 예는 광 효율이 향상된 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법을 제공한다.
실시 예에 따른 발광 소자는, 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광구조물; 상기 제2 도전형 반도체층과 상기 활성층을 관통하며 상부 폭이 하부 폭에 비하여 더 좁은 적어도 하나의 홈; 을 포함한다.
실시 예에 따른 발광 소자 제조방법은, 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광구조물을 형성하는 단계; 상기 제2 도전형 반도체층과 상기 활성층을 관통하는 적어도 하나의 홈을 형성하는 단계; 상기 홈에 대한 식각을 수행하여 상기 홈의 하부 폭이 상부 폭에 비하여 더 넓게 형성하는 단계; 를 포함한다.
실시 예에 따른 발광 소자 패키지는, 몸체부; 상기 몸체부 위에 제1 전극층 및 제2 전극층; 상기 몸체부 위에 배치되고 상기 제1 전극층 및 제2 전극층과 전기적으로 연결되는 발광 소자; 상기 몸체부 위에 상기 발광 소자를 포위하는 몰딩부재; 를 포함하고, 상기 발광 소자는 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광구조물; 상기 제2 도전형 반도체층과 상기 활성층을 관통하며 상부 폭이 하부 폭에 비하여 더 좁은 적어도 하나의 홈; 을 포함한다.
실시 예는 새로운 구조를 갖는 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법을 제공할 수 있다.
실시 예는 광 효율이 향상된 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법을 제공할 수 있다.
도 1은 실시 예에 따른 발광 소자를 나타낸 도면이다.
도 2는 도 1의 발광 소자에서 홈의 형상을 확대하여 나타낸 도면이다.
도 3 내지 도 6은 도 1의 발광 소자 제조방법을 설명하는 도면이다.
도 7은 다른 실시 예에 따른 발광 소자를 나타낸 도면이다.
도 8 내지 도 10은 도 7의 발광 소자 제조방법을 설명하는 도면이다.
도 11은 다른 실시 예에 따른 발광 소자를 나타낸 도면이다.
도 12는 다른 실시 예에 따른 발광 소자를 나타낸 도면이다.
도 13은 다른 실시 예에 따른 발광 소자를 나타낸 도면이다.
도 14는 실시 예들에 따른 발광 소자가 적용된 발광 소자 패키지를 설명하는 도면이다.
도 15는 실시 예들에 따른 발광 소자가 적용된 조명 장치를 설명하는 도면이다.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이하, 첨부된 도면을 참조하여 실시 예들에 따른 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법에 대해 상세히 설명하도록 한다.
도 1은 실시 예에 따른 발광 소자를 나타낸 도면이고, 도 2는 도 1의 발광 소자에서 홈의 형상을 확대하여 나타낸 도면이다.
실시 예에 따른 발광 소자는, 도 1 및 도 2에 도시된 바와 같이, 제1 도전형 반도체층(11), 활성층(12), 제2 도전형 반도체층(13)을 포함한다. 상기 제1 도전형 반도체층(11), 상기 활성층(12), 상기 제2 도전형 반도체층(13)이 적층된 구조물을 발광구조물로 정의할 수 있다. 예로써, 상기 제1 도전형 반도체층(11)이 n형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13)이 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 도전형 반도체층(11)이 p형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13)이 n형 반도체층으로 형성될 수 있다.
상기 제1 도전형 반도체층(11)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 도전형 반도체층(11)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.
상기 활성층(12)은 상기 제1 도전형 반도체층(11)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 반도체층(13)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(12)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다.
상기 활성층(12)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW : Multi Quantum Well), 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 활성층(12)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 활성층(12)이 상기 다중 양자 우물 구조로 형성된 경우, 상기 활성층(12)은 복수의 우물층과 복수의 장벽층이 적층되어 형성될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층의 주기로 형성될 수 있다.
상기 제2 도전형 반도체층(13)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 도전형 반도체층(13)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
한편, 상기 제1 도전형 반도체층(11)이 p형 반도체층을 포함하고 상기 제2 도전형 반도체층(13)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형의반도체층(13) 위에는 n형 또는 p형 반도체층을 포함하는 제3 도전형의 반도체층(미도시)이 형성될 수도 있으며, 이에 따라, 상기 발광 구조층은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형 반도체층(11) 및 상기 제2 도전형 반도체층(13) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광 구조층의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 상기 제1 도전형 반도체층(11)과 상기 활성층(12) 사이에는 제1 도전형 InGaN/GaN 슈퍼래티스 구조 또는 InGaN/InGaN 슈퍼래티스 구조가 형성될 수도 있다. 또한, 상기 제2 도전형의 반도체층(13)과 상기 활성층(12) 사이에는 제2 도전형의 AlGaN층이 형성될 수도 있다.
상기 제1 도전형 반도체층(11) 아래에 기판(10)이 배치되어 있다. 상기 기판(10)은 예를 들어, 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1 도전형 반도체층(11)과 상기 기판(10) 사이에는 버퍼층이 더 배치될 수 있다.
상기 제2 도전형 반도체층(13) 위에 투과성 전극(14)이 배치될 수 있다. 상기 투과성 전극(14)은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다. 또한 상기 제1 도전형 반도체층(11) 위에 제1 전극(15)이 배치될 수 있으며, 상기 투과성 전극(14) 위에 제2 전극(16)이 배치될 수 있다.
실시 예에 따른 발광 소자는 적어도 하나의 홈(17)을 포함할 수 있다. 상기 홈(17)은 상기 투과성 전극(14), 상기 제2 도전형 반도체층(13), 상기 활성층(12)을 관통하여 형성된다. 상기 홈(17)은 상기 기판(10)의 일부까지 식각 되어 형성될 수 있다. 상기 홈(17)은 상기 활성층(12)을 관통하고 상기 제1 도전형 반도체층(11)의 일부가 식각 되어 노출되도록 형성될 수 있다.
상기 홈(17)은 상기 제2 도전형 반도체층(13)과 상기 활성층(12)을 관통하며 상부 폭이 하부 폭에 비하여 더 좁게 형성될 수 있다. 상기 홈(17)의 바닥면과 상기 홈(17)의 경사면이 이루는 각도는 40도 내지 42도로 형성될 수 있다. 예컨대, 상기 홈(17)의 바닥면과 상기 홈(17)의 경사면이 이루는 각도는 41도로 형성될 수 있다. 이는 습식 식각 공정을 통하여 형성될 수 있는데, 이에 대해서는 발광 소자 제조방법을 설명하면서 부연하여 설명하기로 한다.
실시 예에 따른 발광 소자에 의하면, 상기 활성층(13)을 포함하는 발광구조물을 관통하는 상기 홈(17)에 의하여 광추출 효율이 향상될 수 있게 된다. 즉, 상기 활성층(12)에서 발광된 빛이 상기 홈(17)을 통하여 발광 소자 외부로 추출될 수 있게 됨으로써 광추출 효율이 향상될 수 있게 되는 것이다.
한편, 상기 발광구조물 성장 시에 결정 결함이 발생될 수 있다. 예컨대 상기 발광구조물에 관통 전위(threading dislocation)가 포함될 수 있다. 관통 전위는 상기 기판(10)으로부터 상기 발광구조물의 최상층까지 이어질 수 있는 결정 결함이다. 이러한 관통 전위에 상기 활성층(12)에서 발광된 빛이 트랩될 수 있으며, 이로부터 열이 발생되는 것으로 알려져 있다. 이에 따라 관통 전위는 발광 소자의 광추출 효율을 떨어뜨리게 되는 요인으로 작용된다.
실시 예에 따른 발광 소자에 의하면 상기 홈(17)에 의하여 상기 발광구조물에 형성된 관통 전위가 제거되는 효과도 얻을 수 있게 된다. 즉, 상기 홈(17)의 하부 폭이 상부 폭에 비하여 더 넓게 형성되도록 함으로써, 상기 발광구조물에 형성된 관통 전위를 보다 효과적으로 제거할 수 있게 되며, 이에 따라 광추출 효율을 더욱 향상시킬 수 있게 된다.
도 3 내지 도 6을 참조하여 실시 예에 따른 발광소자의 제조방법을 설명하기로 한다. 도 3 내지 도 6은 도 1의 발광 소자 제조방법을 설명하는 도면이다.
실시 예에 따른 발광 소자 제조방법에 의하면, 도 3에 도시된 바와 같이, 기판(10) 위에 제1 도전형 반도체층(11), 활성층(12), 제2 도전형 반도체층(13)을 형성한다. 상기 제1 도전형 반도체층(11), 상기 활성층(12), 상기 제2 도전형 반도체층(13)은 발광구조물로 정의될 수 있다. 상기 기판(10)과 상기 제1 도전형 반도체층(11) 사이에는 버퍼층이 더 형성될 수 있다. 예로써, 상기 제1 도전형 반도체층(11)이 n형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13)이 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 도전형 반도체층(11)이 p형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13)이 n형 반도체층으로 형성될 수 있다.
상기 제2 도전형 반도체층(13) 위에 투과성 전극(14)이 형성된다. 상기 투과성 전극(14)은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다.
이어서, 도 4에 도시된 바와 같이, 상기 투과성 전극(14), 상기 제2 도전형 반도체층(13), 상기 활성층(12)을 관통하는 예비 홈(27)을 형성한다. 이때, 상기 예비 홈(27)은 상기 제1 도전형 반도체층(11)을 관통하여 형성될 수도 있으나, 여기서는 상기 예비 홈(27)이 상기 제1 도전형 반도체층(11)의 일부를 식각하여 노출시키는 경우를 기준으로 설명한다. 또한 상기 예비 홈(27)은 상기 기판(10)의 일부까지 식각하여 노출시키도록 설계될 수도 있다.
상기 예비 홈(27)은 식각 공정을 통하여 형성될 수 있다. 예컨대 상기 예비 홈(27)은 건식 식각 공정을 통하여 구현될 수 있다. 상기 건식 식각 공정은 예컨대, ICP(Inductively Coupled Plasma), RIE(Reactive Ion Etching), CCP(Capacitively Coupled Plasma), ECR(Electron Cyclotron Resonance) 등에서 선택된 방식으로 수행될 수 있다.
한편, 도 4에서는 상기 투과성 전극(14)이 형성된 후에 상기 예비 홈(27)을 형성하는 경우를 기반으로 도시하였다. 그러나, 상기 발광구조물에 대하여 상기 예비 홈(27)을 먼저 형성하고, 상기 제2 도전형 반도체층(13) 위에 상기 투과성 전극(14)을 형성하는 방안도 가능하다.
다음으로, 도 5에 도시된 바와 같이, 상기 예비 홈(27)에 대한 추가 식각을 수행하여 홈(17)을 형성한다. 상기 홈(17)은 상기 제2 도전형 반도체층(13)과 상기 활성층(12)을 관통하며 상부 폭이 하부 폭에 비하여 더 좁게 형성될 수 있다. 상기 홈(17)의 바닥면과 상기 홈(17)의 경사면이 이루는 각도는 40도 내지 42도로 형성될 수 있다. 예컨대, 상기 홈(17)의 바닥면과 상기 홈(17)의 경사면이 이루는 각도는 41도로 형성될 수 있다. 상기 경사각은 반도체층의 식각 특성에 의하여 결정되는 것으로서, 반도체층의 결정면에 따라 식각 속도에 차이가 발생되며, 이에 따라 상기 경사각이 형성될 수 있게 된다.
상기 홈(17)은 습식 식각 공정을 통하여 구현될 수 있다. 예컨대, 상기 습식 식각 공정은 식각재(etchant)로서 인산(H3PO4) 또는 수산화 칼륨이 사용될 수 있다. 상기 홈(17)은 식각재로 인산 또는 수산화 칼륨 20%를 이용하고 90℃ 내지 110℃에서 식각 공정을 수행함으로써 형성될 수 있다. 예컨대 상기 습식 식각 공정은 100℃에서 수행되도록 설계될 수 있다.
그리고, 실시 예에 의하면, 상기 습식 식각 공정이 수행된 후, 상기 습식 식각이 수행된 온도에 비하여 더 낮은 온도에서 열처리를 수행하도록 할 수 있다. 상기 열처리는 70℃ 내지 90℃에서 수행될 수 있으며, 예로서 80℃에서 수행되도록 설계될 수 있다. 이와 같은 열처리를 통하여 응력이 완화될 수 있게 된다.
다음으로, 도 6에 도시된 바와 같이, 상기 제1 도전형 반도체층(11) 위에 제1 전극(15)을 형성하고, 상기 투과성 전극(14) 위에 제2 전극(16)을 형성한다. 이때, 상기 제1 전극(15) 및 제2 전극(16)을 형성하기 전에 메사 에칭을 통하여 상기 제1 도전형 반도체층(11)의 일부가 노출되도록 식각을 수행함으로써 상기 제1 전극(15)이 형성될 영역을 제공할 수 있다.
도 7은 다른 실시 예에 따른 발광 소자를 나타낸 도면이다.
실시 예에 따른 발광 소자는 도 7에 도시된 바와 같이 수직형 구조의 발광 소자로 구현될 수도 있다. 수직형 발광 소자는 제1 전극(30), 제1 도전형 반도체층(31), 활성층(32), 제2 도전형 반도체층(33), 제2 전극(34)을 포함한다. 예로써, 상기 제1 도전형 반도체층(31)이 n형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(33)이 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 도전형 반도체층(31)이 p형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(33)이 n형 반도체층으로 형성될 수 있다.
실시 예에 따른 발광 소자는 적어도 하나의 홈(35)을 포함할 수 있다. 상기 홈(35)은 상기 제2 도전형 반도체층(33), 상기 활성층(32)을 관통하여 형성된다. 상기 홈(35)은 상기 활성층(32)을 관통하고 상기 제1 도전형 반도체층(31)의 일부가 식각 되어 노출되도록 형성될 수 있다.
상기 홈(35)은 상기 제2 도전형 반도체층(33)과 상기 활성층(32)을 관통하며 상부 폭이 하부 폭에 비하여 더 좁게 형성될 수 있다. 상기 홈(35)의 바닥면과 상기 홈(35)의 경사면이 이루는 각도는 40도 내지 42도로 형성될 수 있다. 예컨대,상기 홈(35)의 바닥면과 상기 홈(35)의 경사면이 이루는 각도는 41도로 형성될 수 있다.
실시 예에 따른 발광 소자에 의하면, 상기 활성층(32)을 포함하는 발광구조물을 관통하는 상기 홈(35)에 의하여 광추출 효율이 향상될 수 있게 된다. 즉, 상기 활성층(32)에서 발광된 빛이 상기 홈(35)을 통하여 발광 소자 외부로 추출될 수 있게 됨으로써 광추출 효율이 향상될 수 있게 되는 것이다.
한편, 상기 발광구조물 성장 시에 결정 결함이 발생될 수 있다. 예컨대 상기 발광구조물에 관통 전위(threading dislocation)가 포함될 수 있다. 관통 전위는 상기 발광구조물의 최상층까지 이어질 수 있는 결정 결함이다. 이러한 관통 전위에 상기 활성층(32)에서 발광된 빛이 트랩될 수 있으며, 이로부터 열이 발생되는 것으로 알려져 있다. 이에 따라 관통 전위는 발광 소자의 광추출 효율을 떨어뜨리게 되는 요인으로 작용된다.
실시 예에 따른 발광 소자에 의하면 상기 홈(35)에 의하여 상기 발광구조물에 형성된 관통 전위가 제거되는 효과도 얻을 수 있게 된다. 즉, 상기 홈(35)의 하부 폭이 상부 폭에 비하여 더 넓게 형성되도록 함으로써, 상기 발광구조물에 형성된 관통 전위를 보다 효과적으로 제거할 수 있게 되며, 이에 따라 광추출 효율을 더욱 향상시킬 수 있게 된다.
그러면 도 8 내지 도 10을 참조하여 수직형 발광 소자의 제조방법을 간략하게 설명하기로 한다. 도 8 내지 도 10은 도 7의 발광 소자 제조방법을 설명하는 도면이다.
먼저, 도 8에 도시된 바와 같이, 기판(37) 위에 버퍼층(38), 제2 도전형 반도체층(33), 활성층(32), 제1 도전형 반도체층(31)을 순차적으로 형성한다. 상기 제1 도전형 반도체층(31), 상기 활성층(32), 상기 제2 도전형 반도체층(33)은 발광구조물로 정의될 수 있다. 예로써, 상기 제1 도전형 반도체층(31)이 n형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(33)이 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 도전형 반도체층(31)이 p형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(33)이 n형 반도체층으로 형성될 수 있다.
이어서, 도 9에 도시된 바와 같이, 상기 제1 도전형 반도체층(31) 위에 제2 전극(30)을 형성하고, 상기 기판(37)과 상기 버퍼층(38)을 제거한다. 이때, 상기 기판(37)과 상기 버퍼층(38)은 예컨대 레이저 리프트 오프(LLO) 공정을 통하여 제거될 수 있다. 상기 제1 도전형 반도체층(31)과 상기 제2 전극(30)에 오믹컨택층을 더 형성할 수도 있다.
그리고, 상기 제2 도전형 반도체층(33), 상기 활성층(32)을 관통하는 예비 홈(45)을 형성한다. 이때, 상기 예비 홈(45)은 상기 제1 도전형 반도체층(31)을 관통하여 형성될 수도 있으나, 여기서는 상기 예비 홈(45)이 상기 제1 도전형 반도체층(31)의 일부를 식각하여 노출시키는 경우를 기준으로 설명한다.
상기 예비 홈(45)은 식각 공정을 통하여 형성될 수 있다. 예컨대 상기 예비 홈(45)은 건식 식각 공정을 통하여 구현될 수 있다. 상기 건식 식각 공정은 예컨대, ICP(Inductively Coupled Plasma), RIE(Reactive Ion Etching), CCP(Capacitively Coupled Plasma), ECR(Electron Cyclotron Resonance) 등에서 선택된 방식으로 수행될 수 있다.
다음으로, 도 10에 도시된 바와 같이, 상기 예비 홈(45)에 대한 추가 식각을 수행하여 홈(35)을 형성한다. 이어서, 상기 제2 도전형 반도체층(33) 위에 제2 전극(34)을 형성한다.
상기 홈(35)은 상기 제2 도전형 반도체층(33)과 상기 활성층(32)을 관통하며 상부 폭이 하부 폭에 비하여 더 좁게 형성될 수 있다. 상기 홈(35)의 바닥면과 상기 홈(35)의 경사면이 이루는 각도는 40도 내지 42도로 형성될 수 있다. 예컨대, 상기 홈(35)의 바닥면과 상기 홈(35)의 경사면이 이루는 각도는 41도로 형성될 수 있다. 상기 경사각은 반도체층의 식각 특성에 의하여 결정되는 것으로서, 반도체층의 결정면에 따라 식각 속도에 차이가 발생되며, 이에 따라 상기 경사각이 형성될 수 있게 된다.
상기 홈(35)은 습식 식각 공정을 통하여 구현될 수 있다. 예컨대, 상기 습식 식각 공정은 식각재(etchant)로서 인산(H3PO4) 또는 수산화 칼륨이 사용될 수 있다. 상기 홈(35)은 식각재로 인산 또는 수산화 칼륨 20%를 이용하고 90℃ 내지 110℃에서 식각 공정을 수행함으로써 형성될 수 있다. 예컨대 상기 습식 식각 공정은 100℃에서 수행되도록 설계될 수 있다.
그리고, 실시 예에 의하면, 상기 습식 식각 공정이 수행된 후, 상기 습식 식각이 수행된 온도에 비하여 더 낮은 온도에서 열처리를 수행하도록 할 수 있다. 상기 열처리는 70℃ 내지 90℃에서 수행될 수 있으며, 예로서 80℃에서 수행되도록 설계될 수 있다. 이와 같은 열처리를 통하여 응력이 완화될 수 있게 된다.
도 11은 다른 실시 예에 따른 발광 소자를 나타낸 도면이다. 앞에서 설명된 부분과 중복되는 구성요소에 대해서는 설명을 생략하기로 하며, 차이점을 중심으로 간략하게 설명하기로 한다.
도 11에 도시된 발광 소자는 DBR (Distributed Bragg Reflector) 층(19)을 포함한다. 상기 DBR 층(19)에 의하여 상기 활성층(12)으로부터 발광되는 빛이 상부로 반사됨으로써 광 반사 효과를 향상시킬 수 있게 된다. 상기 DBR 층(19)은 예로써 AlGaN/GaN 슈퍼래티스 구조로 형성될 수 있다. 또한 상기 DBR 층(19)과 상기 기판(10) 사이에는 버퍼층(18)이 배치될 수 있다.
도 12는 다른 실시 예에 따른 발광 소자를 나타낸 도면이다. 앞에서 설명된 부분과 중복되는 구성요소에 대해서는 설명을 생략하기로 하며, 차이점을 중심으로 간략하게 설명하기로 한다.
도 12에 도시된 발광 소자는 패턴된 돌출부(51)를 포함하는 기판(50)이 적용된 예를 나타낸 것이다. 상기 기판(50)으로부터 상기 제1 도전형 반도체층(11)이 형성됨에 있어, 성장 과정에서 관통 전위는 상기 패턴된 돌출부(51)로부터 생성된다. 즉, 상기 기판(50)에 패턴된 돌출부(51)로부터 관통 전위가 생성되므로, 관통 전위가 생성될 수 있는 위치를 알 수 있게 되는 것이다. 이를 통하여 관통 전위가 생성돌 수 있는 상기 패턴된 돌출부(51) 위에 상기 홈(17)을 형성함으로써, 관통 전위를 효과적으로 제거할 수 있게 되는 것이다. 이와 같이 실시 예에 의하면 관통 전위를 효과적으로 제거하고 광추출 효율을 향상시킬 수 있게 된다. 상기 기판(50)의 예로는 사파이어 기판 등이 적용될 수 있다.
도 13은 다른 실시 예에 따른 발광 소자를 나타낸 도면이다. 앞에서 설명된 부분과 중복되는 구성요소에 대해서는 설명을 생략하기로 하며, 차이점을 중심으로 간략하게 설명하기로 한다.
도 13에 도시된 발광 소자는 도 12를 참조하여 설명된 발광 소자에 비하여 패터닝된 돌출부(61)의 형상에 차이가 있다. 보통 관통 전위는 뾰족하게 돌출된 부분에서 더 많이 나타나게 되는데, 이러한 점을 이용하여 도 13에 도시된 돌출부(61)의 형상은 삼각형으로 되어 있다. 이와 같이 상기 돌출부(61)의 형상을 삼각형으로 적용함으로써, 관통 전위가 생성될 수 있는 위치를 보다 한정하고 그 영역에 상기 홈(17)을 형성하여 관통 전위를 더욱 효과적으로 제거할 수 있게 된다. 이에 따라 관통 전위를 효과적으로 제거하고 광추출 효율을 향상시킬 수 있게 된다.
도 14는 실시 예들에 따른 발광 소자가 적용된 발광 소자 패키지를 설명하는 도면이다.
도 14를 참조하면, 실시 예에 따른 발광 소자 패키지는 몸체부(200)와, 상기 몸체부(200)에 배치된 제1 전극층(210) 및 제2 전극층(220)과, 상기 몸체부(200)에 배치되어 상기 제1 전극층(210) 및 제2 전극층(220)과 전기적으로 연결되는 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(400)가 포함된다.
상기 몸체부(200)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.
상기 제1 전극층(210) 및 제2 전극층(220)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공하는 역할을 한다. 또한, 상기 제1 전극층(210) 및 제2 전극층(220)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(100)는 앞에서 설명된 실시 예에 따른 발광 소자들이 적용될 수 있으며, 상기 발광 소자(100)는 상기 몸체부(200) 위에 설치되거나 상기 제1 전극층(210) 또는 제2 전극층(220) 위에 설치될 수 있다.
상기 발광 소자(100)는 와이어(300)를 통해 상기 제1 전극층(210) 및/또는 제2 전극층(220)과 전기적으로 연결될 수 있으며, 실시 예에서는 수직형 타입의 발광 소자(100)가 예시되어 있기 때문에, 하나의 와이어(300)가 사용된 것이 예시되어 있다. 다른 예로서, 상기 발광 소자(100)가 수평형 타입의 발광 소자인 경우 두개의 와이어(300)가 사용될 수 있으며, 상기 발광 소자(100)가 플립칩 방식의 발광 소자의 경우 와이어(300)가 사용되지 않을 수도 있다.
상기 몰딩부재(400)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(400)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
도 15는 실시 예들에 따른 발광 소자가 적용된 조명 장치를 설명하는 도면이다. 다만, 도 15의 조명 유닛(1200)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.
도 15를 참조하면, 상기 조명 유닛(1200)은 케이스 몸체(1210)와, 상기 케이스 몸체(1210)에 설치된 발광 모듈(1230)과, 상기 케이스 몸체(1210)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1220)를 포함할 수 있다.
상기 케이스 몸체(1210)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.
상기 발광 모듈(1230)은 기판(1233)과, 상기 기판(1233)에 탑재되는 적어도 하나의 실시 예에 따른 발광 소자(1231)를 포함할 수 있다.
상기 기판(1233)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다.
또한, 상기 기판(1233)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.
상기 기판(1233) 상에는 상기 적어도 하나의 실시 예에 따른 발광 소자(1231)가 탑재될 수 있다. 상기 발광 소자(1231)는 각각 적어도 하나의 발광 다이오드(LED: Light Emitting Diode)를 포함할 수 있다. 상기 발광 다이오드는 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.
상기 발광 모듈(1230)은 색감 및 휘도를 얻기 위해 다양한 발광 다이오드의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다. 또한, 상기 발광 모듈(1230)에서 방출되는 광의 진행 경로 상에는 형광 시트가 더 배치될 수 있으며, 상기 형광 시트는 상기 발광 모듈(1230)에서 방출되는 광의 파장을 변화시킨다. 예를 들어, 상기 발광 모듈(1230)에서 방출되는 광이 청색 파장대를 갖는 경우 상기 형광 시트에는 황색 형광체가 포함될 수 있으며, 상기 발광 모듈(1230)에서 방출된 광은 상기 형광 시트를 지나 최종적으로 백색광으로 보여지게 된다.
상기 연결 단자(1220)는 상기 발광 모듈(1230)와 전기적으로 연결되어 전원을 공급할 수 있다. 도 15에 도시된 것에 따르면, 상기 연결 단자(1220)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1220)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.
상술한 바와 같은 조명 시스템은 상기 발광 모듈에서 방출되는 광의 진행 경로 상에 광가이드 부재, 확산 시트, 집광 시트, 휘도상승 시트 및 형광 시트 중 적어도 어느 하나가 배치되어, 원하는 광학적 효과를 얻을 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10, 30... 기판
11, 31... 제1도전형 반도체층
12, 32... 활성층
13, 33... 제2도전형 반도체층
14... 투과성 전극
15, 30... 제1전극
16, 34... 제2전극
17, 35... 홈

Claims (16)

  1. 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광구조물;
    상기 제2 도전형 반도체층과 상기 활성층을 관통하며 상부 폭이 하부 폭에 비하여 더 좁은 적어도 하나의 홈;
    을 포함하는 발광 소자.
  2. 제1항에 있어서,
    상기 제1 도전형 반도체층 위에 배치된 제1전극, 상기 제2 도전형 반도체층 위에 배치된 투과성 전극, 상기 투과성 전극 위에 배치된 제2전극, 상기 제1 도전형 반도체층 아래에 배치된 기판을 포함하는 발광 소자.
  3. 제2항에 있어서,
    상기 제2 도전형 반도체층과 상기 활성층을 관통하여 형성된 상기 홈은 상기 투과성 전극을 관통하여 형성된 발광 소자.
  4. 제1항에 있어서,
    상기 홈의 바닥면과 상기 홈의 경사면이 이루는 각도는 40도 내지 42도인 발광 소자.
  5. 제1항에 있어서,
    상기 제1 도전형 반도체층 아래에 배치된 제1전극, 상기 제2 도전형 반도체층 위에 배치된 제2전극을 포함하는 발광 소자.
  6. 제1항에 있어서,
    상기 제1 도전형 반도체층 아래에 배치된 DBR층을 포함하는 발광 소자.
  7. 제2항에 있어서,
    상기 기판은 패턴된 돌출부를 포함하는 발광 소자.
  8. 제1항에 있어서,
    상기 홈은 상기 발광구조물 내의 관통 전위에 대응된 위치에 형성된 발광 소자.
  9. 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광구조물을 형성하는 단계;
    상기 제2 도전형 반도체층과 상기 활성층을 관통하는 적어도 하나의 홈을 형성하는 단계;
    상기 홈에 대한 식각을 수행하여 상기 홈의 하부 폭이 상부 폭에 비하여 더 넓게 형성하는 단계;
    를 포함하는 발광 소자 제조방법.
  10. 제9항에 있어서,
    상기 홈의 하부 폭이 상부 폭에 비하여 더 넓게 형성하는 단계는 습식 식각을 통하여 수행되는 발광 소자 제조방법.
  11. 제9항에 있어서,
    상기 홈의 하부 폭이 상부 폭에 비하여 더 넓게 형성하는 단계는 식각재로 인산(H3PO4) 또는 수산화 칼륨이 사용되는 발광 소자 제조방법.
  12. 제9항에 있어서,
    상기 홈의 바닥면과 상기 홈의 경사면이 이루는 각도는 40도 내지 42도로 형성되는 발광 소자 제조방법.
  13. 제9항에 있어서,
    상기 발광구조물 위에 투과성 전극을 형성하는 단계를 더 포함하고, 상기 투과성 전극, 상기 제2 도전형 반도체층, 상기 활성층을 관통하는 상기 홈을 형성하는 발광 소자 제조방법.
  14. 제9항에 있어서,
    상기 홈의 하부 폭이 상부 폭에 비하여 더 넓게 형성하는 단계를 수행하고 상기 식각이 수행된 온도에 비하여 더 낮은 온도에서 열처리를 수행하는 단계를 포함하는 발광 소자 제조방법.
  15. 제13항에 있어서,
    상기 홈의 하부 폭이 상부 폭에 비하여 더 넓게 형성하는 단계는 90도 내지 110도에서 수행하고, 상기 열처리는 70도 내지 90도에서 수행하는 발광 소자 제조방법.
  16. 몸체부;
    상기 몸체부 위에 제1 전극층 및 제2 전극층;
    상기 몸체부 위에 배치되고, 상기 제1 전극층 및 제2 전극층과 전기적으로 연결되는 상기 제1항 내지 제8항 중의 어느 한 항에 의한 발광 소자;
    상기 몸체부 위에 상기 발광 소자를 포위하는 몰딩부재;
    를 포함하는 발광 소자 패키지.
KR1020110007680A 2011-01-26 2011-01-26 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법 KR20120086449A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110007680A KR20120086449A (ko) 2011-01-26 2011-01-26 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110007680A KR20120086449A (ko) 2011-01-26 2011-01-26 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법

Publications (1)

Publication Number Publication Date
KR20120086449A true KR20120086449A (ko) 2012-08-03

Family

ID=46872247

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110007680A KR20120086449A (ko) 2011-01-26 2011-01-26 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법

Country Status (1)

Country Link
KR (1) KR20120086449A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170002896A (ko) * 2015-06-30 2017-01-09 엘지이노텍 주식회사 발광 소자
CN117238842A (zh) * 2023-11-14 2023-12-15 合肥晶合集成电路股份有限公司 深沟槽的形成方法以及背照式图像传感器制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170002896A (ko) * 2015-06-30 2017-01-09 엘지이노텍 주식회사 발광 소자
CN117238842A (zh) * 2023-11-14 2023-12-15 合肥晶合集成电路股份有限公司 深沟槽的形成方法以及背照式图像传感器制造方法
CN117238842B (zh) * 2023-11-14 2024-03-08 合肥晶合集成电路股份有限公司 深沟槽的形成方法以及背照式图像传感器制造方法

Similar Documents

Publication Publication Date Title
JP6706900B2 (ja) 発光素子及び照明システム
EP2434545A1 (en) Light emitting device
KR101894025B1 (ko) 발광소자
EP2315271A2 (en) Light emitting device, light emitting device package, and lighting system
KR102175345B1 (ko) 발광소자 및 조명시스템
CN110383509A (zh) 发光器件
EP2405497A2 (en) Light emitting device having an roughened surface and method of manufacturing the same
EP2383806B1 (en) Light emitting device, light emitting device package, and lighting system
KR20120111364A (ko) 발광 소자 및 발광 소자 패키지
KR20120098349A (ko) 발광 소자
KR20160076785A (ko) 적색 발광소자 및 조명장치
KR20130097363A (ko) 반도체 발광소자 및 그 제조방법
KR20130005961A (ko) 발광 소자 및 그 제조방법
KR101734550B1 (ko) 발광 소자 및 발광 소자 패키지
KR20170109899A (ko) 발광소자 및 조명장치
KR20120100057A (ko) 발광 소자 및 발광 소자 제조방법
KR101803570B1 (ko) 발광 소자 및 그 제조방법
US9444016B2 (en) Light emitting device
KR20120086449A (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR101500029B1 (ko) 발광소자
KR100999695B1 (ko) 반도체 발광소자 및 그 제조방법
KR102224164B1 (ko) 발광소자 및 이를 구비하는 조명 시스템
KR101734544B1 (ko) 발광소자 패키지
KR20120063953A (ko) 발광 소자 및 발광 소자 패키지
KR101871498B1 (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application