KR20130005961A - 발광 소자 및 그 제조방법 - Google Patents

발광 소자 및 그 제조방법 Download PDF

Info

Publication number
KR20130005961A
KR20130005961A KR1020110067692A KR20110067692A KR20130005961A KR 20130005961 A KR20130005961 A KR 20130005961A KR 1020110067692 A KR1020110067692 A KR 1020110067692A KR 20110067692 A KR20110067692 A KR 20110067692A KR 20130005961 A KR20130005961 A KR 20130005961A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
light emitting
well
irregularities
Prior art date
Application number
KR1020110067692A
Other languages
English (en)
Inventor
곽호상
임현수
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110067692A priority Critical patent/KR20130005961A/ko
Publication of KR20130005961A publication Critical patent/KR20130005961A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예에 따른 발광 소자는 복수의 요철을 포함하는 제1 도전형 반도체층과, 상기 제1 도전형 반도체층 상에 적어도 하나의 우물층과 적어도 하나의 장벽층을 포함하는 활성층 및 상기 활성층 상에 제2 도전형 반도체층을 포함하고, 상기 우물층은 상기 복수의 요철 상의 위치에 따라 서로 다른 두께를 갖는다.

Description

발광 소자 및 그 제조방법{LIGHT EMITTING DEVICE AND METHOD FOR FABRICATING THE SAME}
실시 예는 발광 소자 및 그 제조방법에 관한 것이다.
발광 소자(LIGHT EMITTING DEVICE, LED)는 전기 에너지를 빛 에너지로 변환하는 반도체 소자의 일종이다. 발광 소자는 형광등, 백열등 등 기존의 광원에 비해 저 소비 전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
이에 기존의 광원을 발광 소자로 대체하기 위한 많은 연구가 진행되고 있으며, 실내 외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등 등의 조명 장치의 광원으로서 발광 소자를 사용하는 경우가 증가하고 있는 추세이다.
특히, 백색 LED는 조명 장치 또는 백라이트 용도로 널리 사용된다. 이러한 백색 LED를 제작함에 있어, 현재 청색 LED에 황색 형광체를 도포하는 방법이 가장 간단하면서도 널리 사용되고 있다.
형광체를 사용하지 않은 방법은 적색 LED, 녹색 LED 및 청색 LED를 하나로 모듈화하여 제작하는 방법인데, 이는 상기 형광체를 사용하는 방법에 비해 연색지수는 우수하지만, 적색, 녹색, 청색 칩 각각에 인가되는 전류를 조절하여 각 칩이 균일한 출력을 유지할 수 있도록 하는 것이 중요하다.
한편, 이러한 LED는 전자 및 정공이 활성층에서 재결합(Recombination) 됨으로써 활성층의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해 특정한 파장의 빛을 생성하기 때문에, 효과적으로 발광 가능한 활성층을 형성하는지 여부에 따라 LED의 광량이나 발광 효율 등이 좌우될 수 있다.
실시 예는 새로운 구조를 갖는 발광 소자 및 그 제조방법을 제공한다.
또한, 실시 예는 단일 칩에서 여러 종류의 파장을 발생하여 백색광을 구현하는 발광 소자 및 그 제조방법을 제공한다.
또한, 실시 예는 ELOG 방식을 이용하여 발광 효율을 향상하는 발광 소자 및 그 제조방법을 제공한다.
실시 예는 복수의 요철을 포함하는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 적어도 하나의 우물층 및 적어도 하나의 장벽층을 포함하는 활성층; 및 상기 활성층 상에 제2 도전형 반도체층을 포함하고, 상기 우물층은 상기 복수의 요철 상의 위치에 따라 서로 다른 두께를 갖는 발광 소자를 제공한다.
또한, 실시 예는 복수의 요철을 포함하는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 적어도 하나의 우물층 및 적어도 하나의 장벽층을 포함하는 활성층; 및 상기 활성층 상에 제2 도전형 반도체층을 포함하고, 상기 우물층은 상기 복수의 요철 상의 위치에 따라 서로 다른 인듐(In) 조성비를 갖는 발광 소자를 제공한다.
또한, 실시 예는 제1 반도체층을 형성하는 단계; 상기 제1 반도체층의 상부를 마스크 패턴을 이용하여 식각하는 단계; 상기 제1 반도체층의 상에, 사다리꼴 모양을 갖는 제2 반도체층을 형성하는 단계; 상기 제2 반도체층 상에 적어도 하나의 우물층 및 적어도 하나의 장벽층을 포함하는 활성층을 형성하는 단계; 및 상기 활성층 상에 제2 도전형 반도체층을 형성하는 단계를 포함하고, 상기 우물층은 상기 제2 반도체층 상의 위치에 따라 서로 다른 두께를 갖도록 형성되는 발광 소자 제조방법을 제공한다.
실시 예는 새로운 구조를 갖는 발광 소자 및 그 제조방법을 제공할 수 있다.
또한, 실시 예는 단일 칩에서 여러 종류의 파장을 발생하여 백색광을 구현하는 발광 소자 및 그 제조방법을 제공할 수 있다.
또한, 실시 예는 ELOG 방식을 이용하여 발광 효율을 향상하는 발광 소자 및 그 제조방법을 제공할 수 있다.
한편 그 외의 다양한 효과는 후술될 본 발명의 실시 예에 따른 상세한 설명에서 직접적 또는 암시적으로 개시될 것이다.
도 1은 제1 실시 예에 따른 발광 소자의 단면도;
도 2 내지 도 4는 도 1의 발광 소자의 A 부분이 다른 형태를 갖는 발광 소자를 설명하는 도면;
도 5는 활성층의 인듐 조성비 및 두께에 따른 기저 상태 에너지 및 파장의 변화를 시뮬레이션 한 결과를 나타낸 도면;
도 6 내지 도 12는 제1 실시 예에 따른 발광 소자의 제조방법을 설명하는 도면;
도 13은 제1 실시 예에 따른 발광 소자의 다른 예를 설명하는 도면;
도 14는 제1 실시 예에 따른 발광 소자의 또 다른 예를 설명하는 도면;
도 15는 제2 실시 예에 따른 발광 소자의 단면도;
도 16 내지 도 18은 제2 실시 예에 따른 발광 소자의 제조방법을 설명하는 도면;
도 19는 실시 예에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도;
도 20은 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 백라이트 유닛을 설명하는 도면;
도 21은 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 조명 유닛을 설명하는 도면.
본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이하, 첨부된 도면을 참조하여 실시 예들에 따른 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템에 대해 설명한다.
도 1은 제1 실시 예에 따른 발광 소자를 설명하는 도면이다. 그리고, 도 2 내지 도 4는 도 1의 발광 소자의 A 부분이 다른 형태를 갖는 발광 소자를 설명하는 도면이다.
도 1을 참조하면, 제1 실시 예에 따른 발광 소자(100)는 기판(110), 상기 기판(110) 상에 제1 도전형 반도체층(120), 활성층(145) 및 제2 도전형 반도체층(150)이 순차적으로 적층된 발광 구조물(155), 상기 발광 구조물(155) 상에 투광성 전극층(160) 및 제1, 2 전극(170, 180)을 포함한다.
상기 기판(110)은 투광성을 갖는 재질, 예를 들어, 사파이어(Al2O3), 단 결정 기판, SiC, GaAs, GaN, ZnO, AlN, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 기판(110)의 상면은 상기 발광 구조물(155)을 원활히 성장하고, 상기 발광 소자의 광 추출 효율을 향상시키기 위해 경사지게 형성되거나, 복수의 돌출 패턴이 형성될 수 있다. 예를 들어, 상기 돌출 패턴은 반구 형상, 다각형 형상, 삼각뿔 형상, 나노 기둥 형상 중 어느 하나의 형상으로 형성될 수도 있다.
상기 기판(110) 상에는 발광 구조물(155)이 형성될 수 있다.
상기 발광 구조물(155)은 Ⅲ족-Ⅴ족 화합물 반도체, 예를 들어, AlInGaN, GaAs, GaAsP, GaP 계열의 화합물 반도체 재질로 형성될 수 있으며, 상기 제1, 2 도전형 반도체층(120, 150)으로부터 제공되는 전자 및 정공이 상기 활성층(145)에서 재결합(Recombination) 됨으로써 빛을 생성할 수 있다.
상기 기판(110)과 상기 발광 구조물(155) 사이에 언도프트 반도체층(미도시) 및/또는 버퍼층(미도시)을 더 포함할 수 있으며, 이에 대해 한정하지는 않는다. 여기서, 상기 버퍼층 또는 언도프트 반도체층은 상기 기판(110)과 상기 발광 구조물(155) 사이의 격자 상수 차이에 의한 격자 부정합을 완화하고, 상기 발광 구조물(155)의 결정성을 향상시키는 역할을 수행한다.
상기 제1 도전형 반도체층(120)은 n형 도펀트가 도핑된 Ⅲ족-Ⅴ족 원소의 화합물 반도체를 포함할 수 있다. 이러한 제1 도전형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다. 또한, 상기 제1 도전형 반도체층(120)은 단층 또는 다층으로 형성될 수 있다.
상기 제1 도전형 반도체층(120)의 상부는 ELOG(Epitaxial Lateral Over Growth) 기법을 이용하여 형성된 복수의 요철을 포함한다. 이때, 상기 복수의 요철은 사다리꼴 모양으로 형성될 수 있고, 상기 ELOG 기법에 사용된 마스크의 형태에 따라 다양한 모양으로 변형 가능하며, 이를 제한하지는 않는다. 한편, 상기 ELOG 기법을 이용한 질화물 반도체층의 성장 방법에 대해서는 이하에서 후술할 것이다.
상기 복수의 요철에서, 하면의 길이는 5㎚ 내지 100㎚로 형성하는 것이 바람직하며, 상면의 길이는 2㎚보다 크고, 상기 하면 길이의 1/2보다 작게 형성하는 것이 바람직하다.
이러한 복수의 요철을 갖는 제1 도전형 반도체층(120) 상에는 활성층(145)이 형성될 수 있다. 이때, 상기 활성층(145)은 상기 복수의 요철 모양에 따라 적층될 수 있다.
상기 활성층(145)은 상기 제1 도전형 반도체층(120)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 반도체층(150)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(145)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다.
상기 활성층(145)은 상기 제1 도전형 반도체층(120) 상에 우물층(130) 및 장벽층(140)을 포함하는 단일 양자 우물 구조로 형성될 수 있다. 또한, 상기 활성층(145)은 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으며, 이를 한정하지는 않는다.
상기 활성층(145)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 예를 들어, 상기 활성층(145)은 InGaN 우물층(130)/GaN 장벽층(140)으로 형성될 수 있다.
좀 더 구체적으로, 상기 우물층(130)은 상기 제1 도전형 반도체층(120) 상의 위치에 따라 서로 다른 두께를 갖도록 형성된다.
즉, 도 1에 도시된 바와 같이, 사다리꼴 모양의 상부에 형성된 우물층(130)은 사다리꼴 모양의 측면에 형성된 우물층(130)보다 더 두꺼운 두께를 갖도록 형성될 수 있다. 또한, 상기 사다리꼴 모양의 상면에 형성된 우물층(130)과 상기 사다리꼴 모양의 측면에 형성된 우물층(130)은 각각 일정한 두께를 갖도록 형성될 수 있다.
가령, 상기 사다리꼴 모양의 상부에 형성된 우물층(130)은 1㎚ 내지 상기 사다리꼴 모양의 하부의 1/2의 두께로 형성될 수 있으며, 상기 사다리꼴 모양의 측면에 형성된 우물층(130)은 상부에 형성된 우물층 두께의 1/2 내지 1/10로 형성될 수 있다. 특히, 상기 측면에 형성된 우물층(130)은 상기 상부에 형성된 우물층 두께의 1/3로 형성되는 것이 바람직하다.
상기 사다리꼴 모양의 상부에 형성된 우물층(130)에서는 적색 계열의 장 파장을 발생하고, 상기 사다리꼴 모양의 측면에 형성된 우물층(130)에서는 청색 계열의 단 파장을 발생한다. 즉, 상기 우물층(130)의 두께가 작을수록 단파장의 빛을 방출하고, 상기 우물층(130)의 두께가 클수록 장파장의 빛을 방출한다.
또한, 도 2에 도시된 바와 같이, 사다리꼴 모양의 상부에 형성된 우물층(130)은 사다리꼴 모양의 측면에 형성된 우물층(130)과 동일한 두께를 갖도록 형성될 수 있다. 이때, 상기 우물층(130)은 사다리꼴 모양의 제1 도전형 반도체층(120) 상의 위치에 따라 서로 다른 인듐(In) 조성비를 갖도록 형성될 수 있다.
가령, 사다리꼴 모양의 상부에 형성된 우물층(130)은 사다리꼴 모양의 측면에 형성된 우물층(130)보다 더 높은 인듐 조성비를 갖도록 형성될 수 있다. 또한, 사다리꼴 모양의 상부에 형성된 우물층(130)은 사다리꼴 모양의 측면에 형성된 우물층(130)보다 더 낮은 인듐 조성비를 갖도록 형성될 수도 있다. 이때, 사다리꼴 모양의 상부에 형성된 우물층(130)의 인듐 조성비와 측면에 형성된 우물층(130)의 인듐 조성비의 차이는 10% 내지 60%의 범위를 가질 수 있다.
상기 사다리꼴 모양의 상부에 형성된 우물층(130)에서는 적색 계열의 장 파장을 발생하고, 상기 사다리꼴 모양의 측면에 형성된 우물층(130)에서는 청색 계열의 단 파장을 발생한다. 즉, 상기 우물층(130)이 높은 인듐(In) 조성비를 가질수록 적색 계열의 빛을 방출하고, 낮은 인듐 조성비를 가질수록 청색 계열의 빛을 방출한다.
또한, 도 3에 도시된 바와 같이, 상기 사다리꼴 모양의 측면에 형성된 우물층(130)은 서로 다른 두께를 갖도록 형성될 수 있다. 가령, 상기 사다리꼴 모양의 측면에 형성된 우물층(130)은 상부에서 하부로 갈수록 점점 얇은 두께를 갖도록 형성될 수 있다.이때, 상기 사다리꼴 모양의 측면에 형성된 우물층(230)의 두께가 점점 얇아질수록, 해당 위치에서의 인듐 조성비도 점점 감소하게 된다. 한편, 상기 사다리꼴 모양의 측면에 형성된 우물층(130)의 두께에 따라 서로 다른 인듐 조성비를 갖도록 형성할 수도 있다.
이처럼, 상기 우물층(130)의 두께 및/또는 인듐(In) 조성비를 적절히 조절하면 서로 다른 파장의 빛을 동시에 발생할 수 있고, 이러한 서로 다른 파장의 빛을 적절히 조절하여 백색광을 용이하게 구현할 수 있다.
예를 들어, 도 5는 우물층의 인듐 조성비 및 두께에 따른 기저 상태 에너지(ground state energy, eV) 및 파장(wavelength, λ)의 변화를 시뮬레이션한 결과를 나타낸다. 즉, 도 5의 (a) 그래프는 우물층의 인듐 조성비 및 두께에 따른 파장의 변화를 나타내고, 도 5의 (b) 그래프는 우물층의 인듐 조성비 및 두께에 따른 기저 상태 에너지의 변화를 나타낸다.
도 5를 참조하면, 우물층의 인듐 조성비가 증가하면 할수록, 우물층에서의 에너지 준위는 감소하고, 우물층에서 발생하는 파장은 증가함을 확인할 수 있다. 또한, 우무층의 두께가 증가하면 할수록, 우물층에서의 에너지 준위는 감소하고, 우물층에서 발생하는 파장은 증가함을 확인할 수 있다. 이러한 시뮬레이션 결과를 기초로, 상기 우물층(130)의 두께 및/또는 인듐 조성비를 적절히 조절하여 백색광을 구현할 수 있다.
다시, 도 1을 참조하면, 사다리꼴 모양의 우물층(130) 위에는 장벽층(140)이 형성될 수 있다. 상기 장벽층(140)은 삼각형 또는 피라미드 모양으로 형성될 수 있으며, 이를 제한하지는 않는다. 가령, 도 4에 도시된 바와 같이, 상기 장벽층(140) 및 그 위에 형성되는 제2 도전형 반도체층(150)은 상기 우물층(130)과 동일한 사다리꼴 모양으로 형성될 수도 있다.
이러한 우물층(130) 및 장벽층(140)은 단일 양자 우물 구조를 갖는 활성층(145)을 형성한다. 상기 활성층(145)의 위 및/또는 아래에는 n형 또는 p형 도펀트가 도핑된 클래드층(미도시)이 형성될 수 있으며, 상기 클래드층(미도시)은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다.
상기 활성층(145) 상에는 상기 제2 도전형 반도체층(150)이 형성될 수 있다. 상기 제2 도전형 반도체층(150)은 상기 활성층(145)의 모양에 따라 삼각형 또는 피라미드 모양으로 형성될 수 있으며, 이를 제한하지는 않는다.
상기 제2 도전형 반도체층(150)은 p형 도펀트가 도핑된 Ⅲ족-Ⅴ족 원소의 화합물 반도체를 포함할 수 있다. 이러한 제2 도전형 반도체층(150)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다. 또한, 상기 제2 도전형 반도체층(150)은 단층 또는 다층으로 형성될 수 있다.
한편, 앞에서 설명한 것과는 달리, 상기 제1 도전형 반도체층(120)이 p형 반도체층을 포함하고, 상기 제2 도전형 반도체층(150)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형 반도체층(150) 상에는 n형 또는 p형 반도체층을 포함하는 제3 도전형 반도체층(미도시)이 형성될 수도 있으며 이에 따라, 상기 발광 소자는 np, pn, npn, 또는 pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형 반도체층(120) 및 상기 제2 도전형 반도체층(150) 내의 도전형 도펀트의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다.
상기 제2 도전형 반도체층(150) 상에는 투광성 전극층(160)이 형성될 수 있다. 본 실시 예에서, 상기 투광성 전극층(160)의 상면이 평평함을 예시하여 설명하고 있으나, 이를 제한하지는 않는다. 즉, 상기 투광성 전극층(160) 역시 상기 제2 도전형 반도체층(150)과 동일한 삼각형 또는 피라미드 모양으로 형성될 수 있다.
상기 투광성 전극층(160)은 예를 들어, ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이를 한정하지는 않는다.
상기 투광성 전극층(160) 상에는 제2 전극(170)이 형성될 수 있고, 상기 제1 도전형 반도체층(120) 상에는 제1 전극(180)이 형성될 수 있다. 그리고, 상기 제1 전극(180) 및 상기 제2 전극(170)은 상기 발광 소자(100)에 전원을 제공한다.
이처럼, 제1 실시 예에 따른 발광 소자(100)는 단일 칩에서 서로 다른 파장을 갖는 빛을 발생하여 백색광을 구현할 수 있다. 또한, 상기 발광 소자(100)는 단일 칩에서 활성층의 면적을 증가하여 발광 효율을 증가할 수 있다.
도 6 내지 도 12는 제1 실시 예에 따른 발광 소자를 제조하는 방법을 설명하는 도면이다. 상기 발광 소자는 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도 6을 참조하면, 상기 기판(110) 상에 제1 반도체층(121)을 형성한다.
상기 기판(110)은 투광성을 갖는 재질, 예를 들어, 사파이어(Al2O3), 단 결정 기판, SiC, GaAs, GaN, ZnO, AlN, Si, GaP, InP, Ge 등으로 이루어진 군에서 선택된 재질로 형성될 수 있다.
상기 제1 반도체층(121)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다. 이러한 제1 반도체층(121)은 트리메틸 갈륨(TMGa) 가스, 암모니아(NH3) 가스, 사일렌(SiH4) 가스를 수소 가스와 함께 챔버에 주입하여 형성될 수 있다.
상기 기판(110)과 상기 제1 반도체층(121) 사이에 언도프트 반도체층(미도시) 및/또는 버퍼층(미도시)을 더 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1 반도체층(121) 상에 마스크 층(190)을 형성하며, 상기 마스크 층(1901)은 Si02, SiOx, SiN, SiNx, SiOxNy, GaO, ZnO, ITO, W 등을 이용하여 형성될 수 있다.
도 7을 참조하면, 상기 마스크 층(190) 상에 복수의 윈도우 패턴(195)을 형성한다. 상기 복수의 윈도우 패턴(195)은 상기 마스크 층(190)에 미리 결정된 패턴에 따라 에칭 공정, 예를 들어, ICP/RIE (Inductively Coupled Plasma /Reactive Ion Etch) 등을 수행하여 형성될 수 있다.
이러한 복수의 윈도우 패턴(195)은 상기 제1 반도체층(121)의 상면 일부를 노출하게 된다. 이때, 상기 복수의 윈도우 패턴(195)을 위에서 바라본 형상은 격자 모양 또는 스트라이프 모양을 가질 수 있으며, 이를 제한하지는 않는다.
도 8 및 도 9를 참조하면, 상기 복수의 윈도우 패턴(195)을 통해 노출된 제1 반도체층(121)의 일부를 에칭하여 제거한다. 이후, 상기 마스크 층(190)을 에칭으로 제거하여, 요철 형상을 갖는 제1 반도체층(121)을 형성한다.
상기 에칭은 습식 식각(Wet Etching) 또는 건식 식각(Dry Etching)일 수 있으며, 습식 식각인 경우 HF, KOH, H2SO4, H2O2, HCl, NaOH, NH4OH, HNO3, BOE(Buffered Oxide Etchant) 등을 에칭 용액으로 사용할 수 있다. 다만, 이에 대해 한정하지는 않는다.
이때, 상기 제1 반도체층(121)의 상부에 형성된 요철의 형상은 사각형 모양으로 형성될 수 있으며, 이를 제한하지는 않는다.
도 10을 참조하면, 상기 제1 반도체층(121) 상에 ELOG 기법을 이용하여 상기 제1 반도체층(121)과 동일한 재질의 제2 반도체층(122)을 성장한다. 이때, 상기 제2 반도체층(122)은 사다리꼴 모양으로 형성될 수 있고, 상기 ELOG 기법에 사용된 마스크의 형태에 따라 다양한 모양으로 변형 가능하며, 이를 제한하지는 않는다.
또한, 상기 ELOG 기법에 의해 성장된 제2 반도체층(122)의 경사면은 성장압력 또는 성장온도를 가변하여 조절할 수 있으며, 상기 제1 반도체층(121)의 요철 부분의 크기를 가변하여 조절할 수도 있다. 또한, 상기 사다리꼴 모양으로 성장되는 제2 반도체층(122)의 크기는 상기 요철의 돌출된 부분(124)의 너비가 클수록 증가한다. 이러한 제1 반도체층(121)과 제2 반도체층(122)은 제1 도전형 반도체층(120)을 형성한다.
도 11을 참조하면, 상기 제1 도전형 반도체층(120) 상에 우물층(130) 및 장벽층(140)을 포함하는 활성층(145)을 형성한다.
즉, 상기 활성층(145)은 상기 제1 도전형 반도체층(120) 상에 단일 양자 우물 구조로 형성될 수 있다. 또한, 상기 활성층(145)은 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으며, 이를 한정하지는 않는다.
상기 활성층(145)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 예를 들어, 상기 활성층(145)은 InGaN 우물층/GaN 장벽층으로 형성될 수 있다. 이러한 활성층(145)은 트리메틸 갈륨(TMGa) 가스, 트리메틸 인듐(TMIn) 가스, 암모니아(NH3) 가스를 수소 가스와 함께 챔버에 주입하여 형성될 수 있다.
상기 활성층(145)에서, 우물층(130)은 상기 제1 도전형 반도체층(120)의 요철 형상에 따라 사다리꼴 모양으로 형성될 수 있다. 이때, 사다리꼴 모양의 상부에 형성된 우물층(130)은 사다리꼴 모양의 측면에 형성된 우물층(130)보다 더 두꺼운 두께를 가질 수 있다. 또한, 상기 상부에 형성된 우물층(130)은 상기 측면에 형성된 우물층(130)보다 더 높은 인듐 조성비를 가질 수 있다.
상기 장벽층(140)은 상기 우물층(130) 상에 삼각형 또는 피라미드 모양으로 형성될 수 있다. 그리고, 상기 장벽층(140) 상에 제2 도전형 반도체층(150) 및 투광성 전극층(160)을 형성한다.
상기 제2 도전형 반도체층(150)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
이러한 제2 도전형 반도체층(150)은 트리메틸 갈륨(TMGa) 가스, 암모니아(NH3) 가스, 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2} 가스를 수소 가스와 함께 챔버에 주입하여 형성될 수 있다.
상기 투광성 전극층(160)은 예를 들어, 전자 빔(E-beam) 증착, 스퍼터링(Sputtering) 및 PECVD(Plasma Enhanced Chemical Vapor Deposition) 등과 같은 증착 공정에 의해 형성될 수 있으나, 이에 대해 한정하지는 않는다.
도 12를 참조하면, 상기 발광 구조물(155) 및 투광성 전극층(160)의 일 부분을 메사 에칭하여 상기 제1 도전형 반도체층(120)의 일 상면을 노출한다.
그리고, 상기 노출된 제1 도전형 반도체층(120)의 상면에 제1 전극(180)을 형성하고, 상기 투광성 전극층(160)의 일 상면에 제2 전극(170)을 형성한다. 이때, 상기 제1, 2 전극(170, 180)은 증착 공정 또는 도금 공정에 의해 형성될 수 있으며, 이에 대해 한정하지는 않는다.
이와 같이, 상술한 바와 같은 과정들을 통해 제1 실시 예에 따른 발광 소자가 제작될 수 있다.
도 13은 제1 실시 예에 따른 발광 소자의 다른 예를 설명하는 도면이다.
도 13에 도시된 실시 예를 설명함에 있어서 도 1에서 설명한 내용과 중복되는 설명은 생략하도록 한다.
도 13을 참조하면, 상기 발광 소자(1200)는 기판(1210) 상에 언도프트 반도체층(1220)과, 상기 언도프트 반도체층(1220) 상에 사다리꼴 모양의 제1 도전형 반도체층(1230)을 포함한다.
즉, 상기 언도프트 반도체층(1220) 상면에 마스크 층을 이용하여 일정한 패턴을 갖는 요철을 형성한다. 그리고, 상기 요철이 형성된 언도프트 반도체층(1220) 상에 ELOG 기법을 이용하여 사다리꼴 모양의 제1 도전형 반도체층(1230)을 성장할 수 있다.
이후, 상기 제1 도전형 반도체층(1230) 위에 우물층(1240), 장벽층(1250), 제2 도전형 반도체층(1260) 및 투광성 전극층(1270)을 순차적으로 적층하여, 상기 발광 소자(1200)를 형성할 수 있다.
도 14는 제1 실시 예에 따른 발광 소자의 또 다른 예를 설명하는 도면이다.
도 14에 도시된 실시 예를 설명함에 있어서 도 1에서 설명한 내용과 중복되는 설명은 생략하도록 한다.
도 14를 참조하면, 상기 발광 소자(1300)는 제1 도전형 반도체층(1320) 상에 제1 우물층(1330), 제1 장벽층(1340), 제2 우물층(1332) 및 제2 장벽층(1342)이 교대로 적층된 활성층(1345)을 포함한다.
즉, 상기 활성층(1345)은 다중 양자 우물 구조로 형성될 수 있다. 그리고, 본 실시 예에서, 상기 우물층과 장벽층이 2 주기를 갖는 것을 예시하고 있으나, 이를 제한하지는 않는다. 가령, 상기 활성층(1345)은 2 주기 내지 30 주기의 우물층 및 장벽층을 포함할 수 있다.
또한, 상기 활성층(1345)은 상기 제1 도전형 반도체층(1320)의 상부에 형성된 요철 모양에 따라 사다리꼴 형상으로 형성될 수 있다. 그리고, 상기 활성층(1345) 상에 제2 도전형 반도체층(1350) 및 투광성 전극층(1360)을 순차적으로 적층하여, 상기 발광 소자(1300)를 형성할 수 있다.
도 15는 제2 실시 예에 따른 발광 소자를 설명하는 도면이다.
제2 실시 예에 따른 발광 소자를 설명함에 있어서 제1 실시 예에서 설명된 내용과 중복되는 설명은 생략하도록 한다.
도 15를 참조하면, 제2 실시 예에 따른 발광 소자(1400)는 전도성 지지기판(1460)과, 상기 전도성 지지기판(1460) 상에 제2 도전형 반도체층(1450), 활성층(1445) 및 제1 도전형 반도체층(1420)을 포함하는 발광 구조물(1455)과, 상기 발광 구조물(1455) 상에 투광성 전극층(1470) 및 상기 투광성 전극층(1470) 상에 전극(1480)을 포함한다.
상기 전도성 지지기판(1460)은 발광 구조물(1455)을 지지하면서, 전극(1480)과 함께 상기 발광 구조물(1455)에 전원을 제공하는 역할을 수행한다. 이러한 전도성 지지기판(1460)은 예를 들어, 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 구리(Cu), 몰리브덴(Mo) 또는 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC, SiGe, GaN 등) 중 적어도 어느 하나를 포함할 수 있다.
상기 전도성 지지기판(1460)의 상부는 ELOG 기법을 이용하여 삼각형 또는 피라미드 모양의 요철을 구비하도록 형성될 수 있다.
비록 도시되지는 않았지만, 상기 전도성 지지기판(1460) 상에는 반사층(미도시)이 형성되고, 상기 반사층 상에는 오믹 접촉층(미도시)이 더 형성될 수도 있다.
상기 반사층(미도시)은 상기 발광 구조물(1445)로부터 입사되는 빛을 위로 반사시켜 광 추출 효율을 향상시킬 수 있다. 이러한 반사층은 예를 들어, 높은 반사율을 갖는 Ag, Al, Pt, Pd, Cu 또는 Cu 중 적어도 하나를 포함하여 형성될 수 있다.
상기 오믹 접촉층(미도시)은 상기 발광 구조물(1445)의 제2 도전형 반도체층(1450)과 오믹 접촉을 형성하여, 상기 발광 구조물(1445)에 전원을 원활히 공급하는 역할을 한다. 이러한 오믹 접촉층은 예를 들어, ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au 또는 Ni/IrOx/Au/ITO 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
상기 전도성 지지기판(1460) 상에는 제2 도전형 반도체층(1450) 및 활성층(1445)이 형성될 수 있다. 상기 제2 도전형 반도체층(1450) 및 활성층(1445)은 상기 전도성 지지기판(1460)의 상부 형상에 따라 삼각형 또는 피라미드 모양으로 형성될 수 있다.
그리고, 상기 활성층(1445) 상에는 제1 도전형 반도체층(1420), 투광성 전극층(1470) 및 전극(1480)을 순차적으로 형성된다. 이때, 상기 전극(1480)은 소정의 패턴 형상으로 분기될 수 있으며, 이에 대해 한정하지는 않는다.
상기 전극(1480)은 Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, WTi 또는 이들의 합금 중 적어도 하나를 포함할 수 있다.
이처럼, 제2 실시 예에 따른 발광 소자(1400)는 단일 칩에서 서로 다른 파장을 갖는 빛을 발생하여 백색광을 구현할 수 있다. 또한, 상기 발광 소자(1400)는 단일 칩에서 활성층의 면적을 증가하여 발광 효율을 증가할 수 있다.
도 16 내지 도 18은 제2 실시 예에 따른 발광 소자를 제조하는 방법을 설명하는 도면이다.
도 16을 참조하면, 성장 기판(1410)이 준비되고, 상기 성장 기판(1410) 상에 제1 도전형 반도체층(1420)을 형성한다.
상기 성장 기판(1410)은 사파이어(Al2O3) 단 결정 기판, SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, AlN 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1 도전형 반도체층(1420)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다. 이러한 제1 도전형 반도체층(1420)은 트리메틸 갈륨(TMGa) 가스, 암모니아(NH3) 가스, 사일렌(SiH4) 가스를 수소 가스와 함께 챔버에 주입하여 형성될 수 있다.
상기 기판(1410)과 상기 제1 도전형 반도체층(1420) 사이에 언도프트 반도체층(미도시) 및/또는 버퍼층(미도시)을 더 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1 도전형 반도체층(1420)의 상부에는 사다리꼴 모양을 갖는 복수의 요철이 규칙적으로 형성될 수 있다. 이때, 상기 복수의 요철은 상술한 도 6 내지 도 10에서 설명하는 ELOG 기법을 통해 형성될 수 있다.
도 17을 참조하면, 상기 제1 도전형 반도체층(1420) 상에 우물층(1430) 및 장벽층(1440)을 포함하는 단일 양자 우물 구조의 활성층(1445)을 형성한다.
상기 활성층(1445)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 예를 들어, 상기 활성층(1445)은 InGaN 우물층/GaN 장벽층으로 형성될 수 있다. 이러한 활성층(1445)은 트리메틸 갈륨(TMGa) 가스, 트리메틸 인듐(TMIn) 가스, 암모니아(NH3) 가스를 수소 가스와 함께 챔버에 주입하여 형성될 수 있다.
상기 활성층(1445)에서, 우물층(1430)은 상기 제1 도전형 반도체층(1420)의 요철 형상에 따라 사다리꼴 모양으로 형성될 수 있다. 이때, 사다리꼴 모양의 상부에 형성된 우물층(1430)은 사다리꼴 모양의 측면에 형성된 우물층(1430)보다 더 두꺼운 두께를 가질 수 있다. 또한, 상기 상부에 형성된 우물층(1430)은 상기 측면에 형성된 우물층(1430)보다 더 높은 인듐 조성비를 가질 수 있다.
상기 장벽층(1440)은 상기 우물층(1430) 상에 삼각형 또는 피라미드 모양으로 형성될 수 있다. 그리고, 상기 장벽층(1440) 상에 제2 도전형 반도체층(1450)을 형성하고, 그 위에 전도성 지지기판(1460)을 형성한다. 비록 도시되지는 않았지만, 상기 제2 도전형 반도체층(1450)과 상기 전도성 지지기판(1460) 사이에는 반사층 및/또는 오믹 접촉층이 더 형성될 수도 있다.
상기 제2 도전형 반도체층(1450)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다. 이러한 제2 도전형 반도체층(1450)은 트리메틸 갈륨(TMGa) 가스, 암모니아(NH3) 가스, 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2} 가스를 수소 가스와 함께 챔버에 주입하여 형성될 수 있다.
상기 전도성 지지기판(1460)은 증착 또는 도금 방법에 의해 형성되거나, 별도의 시트(sheet)로 준비되어 본딩 방식으로 형성될 수 있다. 상기 전도성 지지기판(1460)이 본딩 방식으로 형성되는 경우, 상기 전도성 지지기판(1460)과 상기 반사층 사이에는 접착층(미도시)이 더 형성될 수도 있다.
도 18을 참조하면, 상기 성장 기판(1410)을 상기 발광 구조물(1445)로부터 제거한다. 도 18에서는 도 17에 도시된 발광 소자를 뒤집어서 도시하였다. 여기서, 상기 성장 기판(1410)은 레이저 리프트 오프(Laser Lift Off) 방법 또는 화학적 리프트 오프(Chemical Lift Off) 방법에 의해 제거될 수 있다.
상기 제1 도전형 반도체층(1420) 상에는 투광성 전극층(1470)을 형성하고, 상기 투광성 전극층(1470) 상에 전극(1480)을 형성한다.
상기 투광성 전극층(160)은 예를 들어, 전자 빔(E-beam) 증착, 스퍼터링(Sputtering) 및 PECVD(Plasma Enhanced Chemical Vapor Deposition) 등과 같은 증착 공정에 의해 형성될 수 있으나, 이에 대해 한정하지는 않는다.
상기 전극은 증착 공정 또는 도금 공정에 의해 형성될 수 있으며, 이에 대해 한정하지는 않는다.
이와 같이, 상술한 바와 같은 과정들을 통해 제2 실시 예에 따른 발광 소자가 제작될 수 있다.
도 19는 실시 예에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도이다.
도 19를 참조하면, 발광 소자 패키지(900)는 패키지 몸체(30)와, 상기 패키지 몸체(30)에 설치된 제1 전극(31) 및 제2 전극(32)과, 상기 패키지 몸체(30)에 설치되어 상기 제1 전극(31) 및 제2 전극(32)과 전기적으로 연결되는 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩 부재(40)를 포함한다.
상기 패키지 몸체(30)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 측면이 경사면으로 형성된 캐비티를 가질 수 있다.
상기 제1 전극(31) 및 상기 제2 전극(32)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공한다. 또한, 상기 제1 전극(31) 및 상기 제2 전극(32)은 상기 발광 소자(100)에서 발생한 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(100)에서 발생한 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(100)는 상기 패키지 몸체(30) 상에 설치되거나 상기 제1 전극(31) 또는 상기 제2 전극(32) 상에 설치될 수 있다.
상기 발광 소자(100)는 상기 제1 전극(31) 및 상기 제2 전극(32)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. 본 실시 예에서는, 상기 발광 소자(100)가 상기 제1 전극(31)과 상기 와이어(50)를 통해 전기적으로 연결되고 상기 제2 전극(32)과 직접 접촉하여 전기적으로 연결된 것이 예시되어 있다.
상기 몰딩 부재(40)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩 부재(40)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
실시 예에 따른 발광 소자 패키지는 복수 개가 기판상에 배열되며, 상기 발광 소자 패키지에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능을 하거나 조명 유닛으로 기능을 할 수 있으며, 예를 들어, 조명 시스템은 백라이트 유닛, 조명 유닛, 지시 장치, 램프, 가로등을 포함할 수 있다.
도 20은 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 백라이트 유닛을 설명하는 도면이다. 다만, 도 20의 백라이트 유닛(1000)은 조명 시스템의 일 예이며, 이에 대해 한정하지는 않는다.
도 20을 참조하면, 상기 백라이트 유닛(1000)은 바텀 프레임(1040)과, 상기 바텀 프레임(1040) 내에 배치된 광가이드 부재(1020)와, 상기 광가이드 부재(1020)의 적어도 일 측면 또는 하면에 배치된 발광 모듈(1010)을 포함할 수 있다. 또한, 상기 광가이드 부재(1020) 아래에는 반사시트(1030)가 배치될 수 있다.
상기 바텀 프레임(1040)은 상기 광가이드 부재(1020), 상기 발광 모듈(1010) 및 상기 반사시트(1030)가 수납될 수 있도록 상면이 개구된 박스(box) 형상으로 형성될 수 있으며, 금속 재질 또는 수지 재질로 형성될 수 있으나 이에 대해 한정하지는 않는다.
상기 발광 모듈(1010)은 기판(700)과, 상기 기판(700)에 탑재된 복수 개의 발광 소자 패키지(600)를 포함할 수 있다. 상기 복수 개의 발광 소자 패키지(600)는 상기 광가이드 부재(1020)에 빛을 제공할 수 있다. 본 실시 예에서, 상기 발광 모듈(1010)은 상기 기판(700) 상에 발광 소자 패키지(600)가 설치된 것이 예시되어 있으나, 실시 예에 따른 발광 소자(100)가 직접 설치되는 것도 가능하다.
도시된 바와 같이, 상기 발광 모듈(1010)은 상기 바텀 프레임(1040)의 내측 면들 중 적어도 어느 하나에 배치될 수 있으며, 이에 따라 상기 광가이드 부재(1020)의 적어도 하나의 측면을 향해 빛을 제공할 수 있다.
다만, 상기 발광 모듈(1010)은 상기 바텀 프레임(1040)의 아래에 배치되어, 상기 광가이드 부재(1020)의 밑면을 향해 빛을 제공할 수도 있으며, 이는 상기 백라이트 유닛(1000)의 설계에 따라 다양하게 변형 가능하므로 이에 대해 한정하지는 않는다.
상기 광가이드 부재(1020)는 상기 바텀 프레임(1040) 내에 배치될 수 있다. 상기 광가이드 부재(1020)는 상기 발광 모듈(1010)로부터 제공받은 빛을 면광원화 하여, 표시 패널(미도시)로 가이드할 수 있다.
상기 광가이드 부재(1020)는 도광판(LGP, Light Guide Panel) 일 수 있다. 상기 도광판은 PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC 및 PEN(polyethylene naphthalate) 수지 중 하나로 형성될 수 있다.
상기 광가이드 부재(1020)의 상측에는 광학 시트(1050)가 배치될 수도 있다.
상기 광학 시트(1050)는 확산 시트, 집광 시트, 휘도상승 시트, 및 형광 시트 중 적어도 하나를 포함할 수 있다. 예를 들면, 상기 광학 시트(1050)는 상기 확산 시트, 집광 시트, 휘도상승 시트 및 형광 시트가 적층되어 형성될 수 있다.
이 경우, 상기 확산 시트(1050)는 상기 발광 모듈(1010)에서 출사된 광을 고르게 확산시켜주고, 상기 확산된 광은 상기 집광 시트에 의해 표시 패널(미도시)로 집광될 수 있다. 이때 상기 집광 시트로부터 출사되는 광은 랜덤하게 편광된 광인데, 상기 휘도상승 시트는 상기 집광 시트로부터 출사된 광의 편광도를 증가시킬 수 있다.
상기 집광 시트는 수평 또는/및 수직 프리즘 시트일 수 있다. 또한, 상기 휘도상승 시트는 조도 강화 필름(Dual Brightness Enhancement film) 일 수 있다. 또한, 상기 형광 시트는 형광체가 포함된 투광성 플레이트 또는 필름이 될 수도 있다.
상기 광가이드 부재(1020)의 아래에는 상기 반사시트(1030)가 배치될 수 있다. 상기 반사시트(1030)는 상기 광가이드 부재(1020)의 하면을 통해 방출되는 빛을 상기 광가이드 부재(1020)의 출사면을 향해 반사할 수 있다.
상기 반사시트(1030)는 반사율이 좋은 수지 재질, 즉, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
도 21은 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 조명 유닛을 설명하는 도면이다. 다만, 도 21의 조명 유닛(1100)은 조명 시스템의 일 예이며, 이에 대해 한정하지는 않는다.
도 21을 참조하면, 상기 조명 유닛(1100)은 케이스 몸체(1110)와, 상기 케이스 몸체(1110)에 설치된 발광 모듈(1130)과, 상기 케이스 몸체(1110)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1120)를 포함할 수 있다.
상기 케이스 몸체(1110)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.
상기 발광 모듈(1130)은 기판(700)과, 상기 기판(700)에 탑재되는 적어도 하나의 발광 소자 패키지(600)를 포함할 수 있다. 본 실시 예에서, 상기 발광 모듈(1230)은 상기 기판(700) 상에 발광 소자 패키지(600)가 설치된 것이 예시되어 있으나, 본 실시 예에 따른 발광 소자(100)가 직접 설치되는 것도 가능하다.
상기 기판(700)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다.
또한, 상기 기판(700)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛에 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.
상기 기판(700) 상에는 상기 적어도 하나의 발광 소자 패키지(600)가 탑재될 수 있다. 상기 발광 소자 패키지(600)는 각각 적어도 하나의 발광 다이오드(LED: Light Emitting Diode)를 포함할 수 있다. 상기 발광 다이오드는 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.
상기 발광 모듈(1130)은 색감 및 휘도를 얻기 위해 다양한 발광 다이오드의 조합을 가지도록 배치될 수 있다. 예를 들면, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다. 또한, 상기 발광 모듈(1130)에서 방출되는 광의 진행 경로 상에는 형광 시트가 더 배치될 수 있으며, 상기 형광 시트는 상기 발광 모듈(1130)에서 방출되는 광의 파장을 변화시킨다. 예를 들어, 상기 발광 모듈(1130)에서 방출되는 광이 청색 파장대를 갖는 경우 상기 형광 시트에는 황색 형광체가 포함될 수 있으며, 상기 발광 모듈(1130)에서 방출된 광은 상기 형광 시트를 지나 최종적으로 백색광으로 보이게 된다.
상기 연결 단자(1120)는 상기 발광 모듈(1130)과 전기적으로 연결되어 전원을 공급할 수 있다. 도 21에 도시된 바와 같이, 상기 연결 단자(1120)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1120)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.
상술한 바와 같은 조명 시스템은 상기 발광 모듈에서 방출되는 광의 진행 경로 상에 광가이드 부재, 확산 시트, 집광 시트, 휘도상승 시트 및 형광 시트 중 적어도 어느 하나가 배치되어, 원하는 광학적 효과를 얻을 수 있다.
이상에서 설명한 바와 같이, 조명 시스템은 동작 전압을 감소하고 광 효율이 향상된 발광 소자 또는 발광 소자 패키지를 포함함으로써, 우수한 광 효율 및 신뢰성을 가질 수 있다.
한편 이상에서는 본 발명의 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되지 않으며, 후술 되는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 발광 소자 110: 기판
120: 제1 도전형 반도체층 130: 우물층
140: 장벽층 145: 활성층
150: 제2 도전형 반도체층 160: 투광성 전극층
170: 제2 전극 180: 제1 전극

Claims (18)

  1. 복수의 요철을 포함하는 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 적어도 하나의 우물층 및 적어도 하나의 장벽층을 포함하는 활성층; 및
    상기 활성층 상에 제2 도전형 반도체층을 포함하고,
    상기 우물층은 상기 복수의 요철 상의 위치에 따라 서로 다른 두께를 갖는 발광 소자.
  2. 복수의 요철을 포함하는 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 적어도 하나의 우물층 및 적어도 하나의 장벽층을 포함하는 활성층; 및
    상기 활성층 상에 제2 도전형 반도체층을 포함하고,
    상기 우물층은 상기 복수의 요철 상의 위치에 따라 서로 다른 인듐(In) 조성비를 갖는 발광 소자.
  3. 제1항 또는 제2항에 있어서,
    상기 복수의 요철은 단면이 사다리꼴 모양으로 형성되는 발광 소자.
  4. 제1항 또는 제2항에 있어서,
    상기 복수의 요철은 ELOG (Epitaxial Lateral Over Growth) 기법을 이용하여 형성되는 발광 소자.
  5. 제1항 또는 제2항에 있어서,
    상기 활성층은 상기 복수의 요철 모양을 따라 형성되는 발광 소자.
  6. 제1항 또는 제2항에 있어서,
    상기 복수의 요철의 돌출된 상면 위에 형성된 우물층은 상기 복수의 요철의 측면 위에 형성된 우물층 보다 더 큰 두께를 갖는 발광 소자.
  7. 제6항에 있어서,
    상기 측면 위에 형성된 우물층의 두께는 상기 돌출된 상면 위에 형성된 우물층 두께의 1/2 내지 1/10인 발광 소자.
  8. 제1항 또는 제2항에 있어서,
    상기 복수의 요철의 돌출된 상면 위에 형성된 우물층의 두께는 1㎚ 내지 상기 복수의 요철의 하면 길이의 1/2인 발광 소자.
  9. 제1항 또는 제2항에 있어서,
    상기 복수의 요철의 측면에 형성된 우물층은 상부에서 하부로 갈수록 점점 얇은 두께를 갖는 발광 소자.
  10. 제1항 또는 제2항에 있어서,
    상기 복수의 요철의 돌출된 상면 위에 형성된 우물층은 상기 복수의 요철의 측면 위에 형성된 우물층 보다 더 높은 인듐 조성비를 갖는 발광 소자.
  11. 제1항 또는 제2항에 있어서,
    상기 복수의 요철의 돌출된 상면 위에 형성된 우물층은 상기 복수의 요철의 측면 위에 형성된 우물층 보다 더 낮은 인듐 조성비를 갖는 발광 소자.
  12. 제1항 또는 제2항에 있어서,
    상기 복수의 요철의 측면에 형성된 우물층은 상부에서 하부로 갈수록 점점 낮은 인듐 조성비를 갖는 발광 소자.
  13. 제1항 또는 제2항에 있어서,
    상기 우물층은 InGaN 물질로 형성되고, 상기 장벽층은 GaN 물질로 형성되는 발광 소자.
  14. 제1항 또는 제2항에 있어서,
    상기 우물층 및 장벽층이 복수 개인 경우, 상기 우물층 및 장벽층이 교대로 적층되는 발광 소자.
  15. 제1 반도체층을 형성하는 단계;
    상기 제1 반도체층의 상부를 마스크 패턴을 이용하여 식각하는 단계;
    상기 제1 반도체층의 상에, 사다리꼴 모양을 갖는 제2 반도체층을 형성하는 단계;
    상기 제2 반도체층 상에 적어도 하나의 우물층 및 적어도 하나의 장벽층을 포함하는 활성층을 형성하는 단계; 및
    상기 활성층 상에 제2 도전형 반도체층을 형성하는 단계를 포함하고,
    상기 우물층은 상기 제2 반도체층 상의 위치에 따라 서로 다른 두께를 갖도록 형성되는 발광 소자 제조방법.
  16. 제15항에 있어서, 상기 식각하는 단계는,
    상기 제1 반도체층 상에 마스크 층을 형성하는 단계;
    상기 마스크 층에 복수의 윈도우 패턴을 형성하는 단계;
    상기 복수의 윈도우 패턴을 통해 상기 제1 반도체층의 상부를 식각하는 단계; 및
    상기 마스크 층을 제거하는 단계를 포함하는 발광 소자 제조방법.
  17. 제16항에 있어서,
    상기 마스크 층은 Si02, SiOx, SiN, SiNx, SiOxNy, GaO, ZnO, ITO 및 W 중 어느 하나로 형성되는 발광 소자 제조방법.
  18. 제16항에 있어서,
    상기 제2 반도체층은 ELOG (Epitaxial Lateral Over Growth) 기법을 이용하여 형성되는 발광 소자 제조방법.
KR1020110067692A 2011-07-08 2011-07-08 발광 소자 및 그 제조방법 KR20130005961A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110067692A KR20130005961A (ko) 2011-07-08 2011-07-08 발광 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110067692A KR20130005961A (ko) 2011-07-08 2011-07-08 발광 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20130005961A true KR20130005961A (ko) 2013-01-16

Family

ID=47837143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110067692A KR20130005961A (ko) 2011-07-08 2011-07-08 발광 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20130005961A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150114757A (ko) * 2014-04-02 2015-10-13 엘지이노텍 주식회사 발광소자 및 조명시스템
KR20160073649A (ko) * 2014-12-17 2016-06-27 한국과학기술원 광자 다이오드 및 이의 제조방법
KR20160076175A (ko) * 2014-12-22 2016-06-30 엘지이노텍 주식회사 자외선 발광소자 및 조명시스템
KR20190004502A (ko) 2017-07-04 2019-01-14 주식회사콘스탄텍 마이크로 발광소자 및 이를 이용한 풀컬러 디스플레이 장치
KR20190104126A (ko) 2019-08-29 2019-09-06 주식회사콘스탄텍 마이크로 발광소자 및 이를 이용한 풀컬러 디스플레이 장치
CN110829169A (zh) * 2019-10-29 2020-02-21 太原理工大学 脊型量子阱/量子点有源区的激光器结构及其制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150114757A (ko) * 2014-04-02 2015-10-13 엘지이노텍 주식회사 발광소자 및 조명시스템
KR20160073649A (ko) * 2014-12-17 2016-06-27 한국과학기술원 광자 다이오드 및 이의 제조방법
KR20160076175A (ko) * 2014-12-22 2016-06-30 엘지이노텍 주식회사 자외선 발광소자 및 조명시스템
KR20190004502A (ko) 2017-07-04 2019-01-14 주식회사콘스탄텍 마이크로 발광소자 및 이를 이용한 풀컬러 디스플레이 장치
KR20190104126A (ko) 2019-08-29 2019-09-06 주식회사콘스탄텍 마이크로 발광소자 및 이를 이용한 풀컬러 디스플레이 장치
CN110829169A (zh) * 2019-10-29 2020-02-21 太原理工大学 脊型量子阱/量子点有源区的激光器结构及其制备方法

Similar Documents

Publication Publication Date Title
KR101081062B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US8575644B2 (en) Light emitting device having an electro-static discharge protection part
US8994001B2 (en) Light emitting device for improving a light emission efficiency
US9595647B2 (en) Light emitting device and light emitting device package
US8686456B2 (en) Light emitting device, light emitting device package, and light unit
US8878158B2 (en) Light emitting device, light emitting device package, and lighting system
US20120001196A1 (en) Light emitting device, method of manufacturing the same, light emitting device package, and lighting system
KR20120111364A (ko) 발광 소자 및 발광 소자 패키지
US8969893B2 (en) Light emitting device, light emitting device package, and lighting system
KR20130005961A (ko) 발광 소자 및 그 제조방법
EP2230699A2 (en) Light emitting device, light emitting device package and lighting system including the same
KR101064064B1 (ko) 발광 소자
KR20110115384A (ko) 발광 소자 및 그 제조방법, 발광 소자 패키지 및 조명 시스템
KR101803570B1 (ko) 발광 소자 및 그 제조방법
KR20120137171A (ko) 발광 소자 및 그 제조방법
KR101734544B1 (ko) 발광소자 패키지
KR101710889B1 (ko) 발광 소자
KR20120051205A (ko) 발광 소자
KR101871498B1 (ko) 발광소자
KR20130016945A (ko) 발광소자 및 발광소자의 제조방법
KR20120022092A (ko) 발광소자, 발광소자 제조방법, 발광소자 패키지 및 조명 시스템
KR20130011484A (ko) 발광소자
KR20140136213A (ko) 발광소자, 그 제조방법 및 조명시스템
KR20130014195A (ko) 발광소자 및 발광소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application