JP6706900B2 - 発光素子及び照明システム - Google Patents

発光素子及び照明システム Download PDF

Info

Publication number
JP6706900B2
JP6706900B2 JP2015211775A JP2015211775A JP6706900B2 JP 6706900 B2 JP6706900 B2 JP 6706900B2 JP 2015211775 A JP2015211775 A JP 2015211775A JP 2015211775 A JP2015211775 A JP 2015211775A JP 6706900 B2 JP6706900 B2 JP 6706900B2
Authority
JP
Japan
Prior art keywords
electrode
layer
semiconductor layer
light emitting
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015211775A
Other languages
English (en)
Other versions
JP2016092414A5 (ja
JP2016092414A (ja
Inventor
キム，スンキョン
ナ，ミンギュ
キム，ミョンス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2016092414A publication Critical patent/JP2016092414A/ja
Publication of JP2016092414A5 publication Critical patent/JP2016092414A5/ja
Application granted granted Critical
Publication of JP6706900B2 publication Critical patent/JP6706900B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Description

本発明は、発光素子、発光素子の製造方法、発光素子パッケージ、及び照明システムに関するものである。
発光素子（Light Emitting Diode）は電気エネルギーが光エネルギーに変換される特性のｐ−ｎ接合ダイオードを周期律表上でIII族とV族の元素が化合して生成できる。ＬＥＤは化合物半導体の組成比を調節することによって多様な色相具現が可能である。
発光素子は順方向電圧印加時、ｎ層の電子（electron）とｐ層の正孔（hole）とが結合して伝導帯（conduction band）と価電帯（valance band）のエネルギーギャップに該当するだけのエネルギーを発散するが、エネルギーが光の形態に発散すれば発光素子となる。
例えば、窒化物半導体は高い熱的安定性と幅広いバンドギャップエネルギーにより光素子及び高出力電子素子開発分野で大いなる関心を受けている。特に、窒化物半導体を用いた青色（blue）発光素子、緑色（green）発光素子、及び紫外線（UV）発光素子などは、商用化されて広く使われている。
発光素子は、電極の位置によって水平型タイプ（Lateral Type）と垂直型タイプ（Vertical Type）とに区分できる。
従来技術による発光素子のうち、水平型タイプの発光素子は基板上に窒化物半導体層を形成し、窒化物半導体層の上方に２つの電極層が配置されるように形成する。
一方、従来技術による水平型発光素子はメサエッチング（Mesa etching）を広い面積に対して進行するため、発光できる活性層の損失が大きいので、光度の低下の問題があって、これを補完するために活性層を広く確保するさまざまな試みがある。
例えば、従来技術によれば、窒化物半導体層と接する電極を貫通電極形態に形成して窒化物半導体層と部分的に電気的連結することによって、活性層が除去される領域を減らして活性層面積を相対的に広く確保する試みがあるが、このような従来技術は動作電圧（ＶＦ）が上昇する等の信頼性の問題があるので、改善が必要である。
また、従来技術によれば、電極層の光吸収により光抽出効率が低下する問題がある。
本発明の目的は、光効率に優れ、かつ信頼性に優れる発光素子、発光素子の製造方法、発光素子パッケージ、及び照明システムを提供することにある。
本発明の他の目的は、光抽出効率に優れ、かつ信頼性に優れる発光素子、発光素子の製造方法、発光素子パッケージ、及び照明システムを提供することにある。
本発明に係る発光素子は、基板１０５；前記基板１０５の上に第１導電型半導体層１１２；前記第１導電型半導体層１１２の上に活性層１１４；前記活性層１１４の上に第２導電型半導体層１１６；前記第２導電型半導体層１１６の上にオーミック層１２０；前記オーミック層１２０の上に絶縁層１３０；前記第１導電型半導体層１１２と電気的に連結された第１分枝電極１４６；前記第１分枝電極１４６と連結され、前記絶縁層１３０を貫通して前記第１導電型半導体層１１２に電気的に連結された複数の第１貫通電極１４５；前記第１分枝電極１４６に電気的に連結された第１パッド電極１４２；前記絶縁層１３０を貫通して前記オーミック層１２０と接する第２パッド電極１５２；前記第２パッド電極１５２と連結されて前記絶縁層１３０の上に配置された第２分枝電極１５６；及び前記絶縁層１３０を貫通して前記第２分枝電極１５６と前記オーミック層１２０とを電気的に連結する複数の第２貫通電極１５５を含むことができる。
また、本発明に係る発光素子は、第１導電型半導体層１１２、活性層１１４、及び第２導電型半導体層１１６を含む発光構造物１１０；前記第１導電型半導体層１１２に電気的に連結された第１分枝電極１４６；前記第１分枝電極１４６と連結され、所定の絶縁層１３０を貫通して前記第１導電型半導体層１１２に電気的に連結された複数の第３貫通電極１４９；オーミック層１２０を介して前記第２導電型半導体層１１６と電気的に連結された第２分枝電極１５６；前記絶縁層１３０を貫通して前記第２分枝電極１５６と前記オーミック層１２０との間に配置される複数の第２貫通電極１５５を含むことができる。
本発明の実施形態において、前記第１導電型半導体層１１２と電気的に連結される前記第３貫通電極１４９のうちのいずれか１つの第３水平幅（Ｗ３）は、前記オーミック層１３０の上に配置される前記第２貫通電極１５５の第２水平幅（Ｗ２）より大きいことがある。
本発明に係る照明システムは、前記発光素子を備える発光ユニットを含むことができる。
本発明によれば、光効率に優れ、かつ信頼性に優れる発光素子、発光素子の製造方法、発光素子パッケージ、及び照明システムを提供することができる。
また、本発明は光抽出効率に優れ、かつ信頼性に優れる発光素子、発光素子の製造方法、発光素子パッケージ、及び照明システムを提供することができる。
本発明の第１実施形態に係る発光素子の平面図である。 本発明の第１実施形態に係る発光素子のI-I'線による第１断面図である。 本発明の第１実施形態に係る発光素子の部分拡大図である。 本発明の第１実施形態に係る発光素子のII-II'線による第２断面図である。 従来技術に係る発光素子の部分写真である。 本発明の第２実施形態に係る発光素子のI-I'線による第３断面図である。 本発明の第２実施形態に係る発光素子のII-II'線による第４断面図である。 本発明の第３実施形態に係る発光素子のII-II'線による第５断面図である。 本発明の第４実施形態に係る発光素子の平面図である。 本発明の第４実施形態に係る発光素子のIII-III'線による第６断面図である。 本発明の第４実施形態に係る発光素子のIV-IV'線による第７断面図である。 本発明の第４実施形態に係る発光素子のIII-III'線による第８断面図である。 本発明の実施形態に係る発光素子パッケージの断面図である。 本発明の実施形態に係る照明装置の斜視図である。
本発明を説明するに当たって、各層（膜）、領域、パターン、または構造物が、基板、各層（膜）、領域、パッド、またはパターンの“上／の上（on/over）”に、または“下（under）”に形成されると記載される場合において、“上／の上（on/over）”と“下 （under）”は、“直接（directly）”または“他の層を介して（indirectly）”形成されるものを全て含む。また、各層の上／の上または下に対する基準は、図面を基準として説明する。
（実施形態）
図１は本発明の第１実施形態に係る発光素子１００の平面図であり、図２ａは本発明の第１実施形態に係る発光素子の I-I'線による第１断面図であり、図３は本発明の第１実施形態に係る発光素子のII-II '線による第２断面図である。
図２ａのように、第１実施形態に係る発光素子１００は、基板１０５、前記基板１０５の上に形成された第１導電型半導体層１１２、前記第１導電型半導体層１１２の上に形成された活性層１１４、前記活性層１１４の上に形成された第２導電型半導体層１１６を含むことができる。前記第１導電型半導体層１１２、前記活性層１１４、及び前記第２導電型半導体層１１６は発光構造物１１０を構成することができる。
また、図２ａのように、第１実施形態は前記第２導電型半導体層１１６の上に形成されたオーミック層１２０、前記オーミック層１２０の上に形成された絶縁層１３０、前記第１導電型半導体層１１２と電気的に連結された第１分枝電極１４６、前記第１分枝電極１４６に連結されて前記第１導電型半導体層１１２と電気的に連結された第１パッド電極１４２を含むことができる。
また、第１実施形態は前記第１分枝電極１４６と連結され、前記絶縁層１３０を貫通して前記第１導電型半導体層１１２に電気的に連結される複数の第１貫通電極１４５を含むことができる。
前記第１パッド電極１４２、前記第１分枝電極１４６、及び前記第１貫通電極１４５を含んで第１電極１４０と称することができる。
また、図３のように、第１実施形態は、前記絶縁層１３０を貫通してオーミック層１２０と接する第２パッド電極１５２、前記第２パッド電極１５２と連結されて前記絶縁層１３０の上に配置された第２分枝電極１５６、及び前記絶縁層１３０を貫通して前記第２分枝電極１５６と前記オーミック層１２０との間に配置される第２貫通電極１５５を含むことができる。
前記第２パッド電極１５２、前記第２分枝電極１５６、及び前記第２貫通電極１５５を含んで第２電極１５０と称することができる。
以下、図２ａまたは図３を参照して実施形態に係る発光素子１００の特徴を説明する。図１、図２ａ、及び図３に図示された第１実施形態は、水平型発光素子に対する図であるが、実施形態がこれに限定されるものではない。
第１実施形態において、基板１０５は絶縁性基板または伝導性基板を含むことができる。例えば、前記基板１０５は、サファイア（Ａｌ２Ｏ３）、ＳｉＣ、Ｓｉ、ＧａＡｓ、ＧａＮ、ＺｎＯ、ＧａＰ、ＩｎＰ、Ｇｅ、及びＧａ２Ｏ３のうち、少なくとも１つまたはこれらの組合が使用できるが、これに限定されるものではない。前記基板１０５の上には所定の凹凸構造（図示せず）が形成されて光抽出効率を高めることができるが、これに対して限定されるものではない。
第１実施形態によれば、前記基板１０５の上に所定のバッファ層（図示せず）が形成されて、以後に形成される発光構造物１１０と基板１０５との間の格子不整合を緩和させることができる。前記バッファ層はＧａＮ、ＩｎＮ、ＡｌＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ、ＡｌＩｎＮのうちの少なくとも１つで形成できるが、これに限定されるものではない。
第１実施形態は、前記基板１０５または前記バッファ層上に形成された発光構造物１１０を含むことができる。前記発光構造物１１０は、前記基板１０５の上に第１導電型半導体層１１２、前記第１導電型半導体層１１２の上に活性層１１４、及び前記活性層１１４の上に第２導電型半導体層１１６を含むことができる。
前記第１導電型半導体層１１２は、第１導電型ドーパントがドーピングされた３族−５族化合物半導体で具現できる。例えば、前記第１導電型半導体層１１２がｎ型半導体層の場合、前記第１導電型ドーパントはｎ型ドーパントとして、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅを含むことができるが、これに限定されるものではない。
前記第１導電型半導体層１１２は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式を有する半導体物質を含むことができる。例えば、前記第１導電型半導体層１１２は、ＧａＮ、ＩｎＮ、ＡｌＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ、ＡｌＩｎＮ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＡｌＩｎＧａＡｓ、ＧａＰ、ＡｌＧａＰ、ＩｎＧａＰ、ＡｌＩｎＧａＰ、ＩｎＰのうち、いずれか１つ以上に形成できる。
前記活性層１１４は、前記第１導電型半導体層１１２を通じて注入される電子と以後に形成される第２導電型半導体層１１６を通じて注入される正孔とが互いに合って活性層（発光層）物質固有のエネルギーバンドにより決定されるエネルギーを有する光を放出する層である。
前記活性層１１４は単一量子井戸構造、多重量子井戸構造（ＭＱＷ：Multi Quantum Well）、量子線（Quantum-Wire）構造、または量子点（Quantum Dot）構造のうち、少なくとも１つで形成できる。
前記活性層１１４は井戸層／障壁層構造を備えることができる。例えば、前記活性層１１４はＩｎＧａＮ／ＧａＮ、ＩｎＧａＮ／ＩｎＧａＮ、ＧａＮ／ＡｌＧａＮ、ＩｎＡｌＧａＮ／ＧａＮ、ＧａＡｓ／ＡｌＧａＡｓ、ＧａＰ／ＡｌＧａＰ、ＩｎＧａＡｓ／ＡｌＧａＡｓ、ＩｎＧａＰ／ＡｌＧａＰのうち、いずれか１つ以上のペア構造で形成できるが、これに限定されるもものではない。前記井戸層は、前記障壁層のバンドギャップより低いバンドギャップを有する物質で形成できる。
第１実施形態によれば、前記活性層１１４の上に電子遮断層（図示せず）が形成できる。例えば、前記電子遮断層はＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ（０≦ｘ≦１、０≦ｙ≦１）系半導体で形成されることができ、前記活性層１１４のエネルギーバンドギャップよりは高いエネルギーバンドギャップを有することができる。前記電子遮断層１６０は、ｐ型でイオン注入されて、オーバーフローされる電子を効率的に遮断し、ホールの注入効率を増大させることができる。
実施形態において、前記第２導電型半導体層１１６は第２導電型ドーパントがドーピングされた３族−５族化合物半導体層でありうる。例えば、前記第２導電型半導体層１１６は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式を有する半導体物質を含むことができる。前記第２導電型半導体層１１６がｐ型半導体層の場合、前記第２導電型ドーパントはｐ型ドーパントとして、Ｍｇ、Ｚｎ、Ｃａ、Ｓｒ、Ｂａなどを含むことができる。
図２ａのように、第１実施形態は前記第２導電型半導体層１１６の上に形成されたオーミック層１２０、前記オーミック層１２０の上に形成された絶縁層１３０、前記第１導電型半導体層１１２と電気的に連結された第１分枝電極１４６、前記第１分枝電極１４６と連結され、前記絶縁層１３０を貫通して前記第１導電型半導体層１１２に電気的に連結される複数の第１貫通電極１４５、前記第１分枝電極１４６に連結されて前記第１導電型半導体層１１２と電気的に連結された第１パッド電極１４２を含むことができる。
前記オーミック層１２０は、効率的なキャリア注入のために単一金属または金属合金、金属酸化物などを多重に積層して形成することができる。前記オーミック層１２０は透光性電極で形成されて光抽出効率を高めると共に、動作電圧を低めて信頼性を向上させることができる。
例えば、前記オーミック層１２０は、ＩＴＯ（indium tin oxide）、ＩＺＯ（indium zinc oxide）、ＩＺＴＯ（indium zinc tin oxide）、ＩＡＺＯ（indium aluminum zinc oxide）、ＩＧＺＯ（indium gallium zinc oxide）、ＩＧＴＯ（indium gallium tin oxide）、ＡＺＯ（aluminum zinc oxide）、ＡＴＯ（antimony tin oxide）、ＧＺＯ（gallium zinc oxide）、ＩＺＯＮ（IZON Nitride）、ＡＧＺＯ（Al-Ga ZnO）、ＩＧＺＯ（In-Ga ZnO）、ＺＮＯ、ＩｒＯｘ、ＲｕＯｘ、ＮｉＯ、ＲｕＯｘ／ＩＴＯ、Ｎｉ／ＩｒＯｘ／Ａｕ、及びＮｉ／ＩｒＯｘ／Ａｕ／ＩＴＯ、Ａｇ、Ｎｉ、Ｃｒ、Ｔｉ、Ａｌ、Ｒｈ、Ｐｄ、Ｉｒ、Ｒｕ、Ｍｇ、Ｚｎ、Ｐｔ、Ａｕ、Ｈｆのうち、少なくとも１つまたはこれらの組合を含んで形成できるが、このような材料に限定されるものではない。
前記絶縁層１３０は酸化物または窒化物などの電気的絶縁体であるが、これに限定されるものではない。前記絶縁層１３０は、電気的短絡防止機能をすることができる。例えば、前記絶縁層１３０は第１貫通電極１４５とオーミック層１２０、第２導電型半導体層１１６、活性層１１４の間に介されて電気的短絡を防止することができる。
前記絶縁層１３０は、透光性絶縁物質で形成されて光抽出効率を増大させることができる。
図２ａのように、第１実施形態によれば、第１パッド電極１４２が形成される位置に活性層１１４がメサエッチングされないことによって、活性層領域を確保して内部発光効率を高めることができ、電流拡散により光効率を増大させることができる。
これによって、第１実施形態において、前記第１パッド電極１４２は前記絶縁層１３０の上に配置されて前記第１分枝電極１４６に連結できる。前記第１パッド電極１４２は、前記絶縁層１３０及び前記オーミック層１２０と上下に重畳するように配置できる。前記第１パッド電極１４２の下側に絶縁層１３０を介してオーミック層１２０が配置されることによって、発光面積に広げると共に、キャリア注入効率が増大して光効率が増大できる。
図２ａのように、第１実施形態によれば、所定のメサエッチング工程などによりオーミック層１２０、第２導電型半導体層１１６、活性層１１４が一部除去されて第１導電型半導体層１１２の一部が露出できる。
前記第１分枝電極１４６は露出される第１導電型半導体層１１２と電気的に連結できる。
第１実施形態によれば、ｎ型分枝電極構造はｎ型半導体層と接する面積を十分に確保して動作電圧上昇を防止して素子の信頼性を高めて、ｐ型分枝電極はポイントコンタクト構造を導入して電流拡散に寄与し、第２導電型半導体層１１６はオーミック層１２０と接するようにすることによって、動作電圧増加を防止して素子の信頼性及び発光効率を極大化することができる。
このために、第１実施形態によれば、図１及び図２ａのように、前記第１導電型半導体層１１２と電気的に連結される前記第１貫通電極１４５のうちのいずれか１つの第１水平幅（Ｗ１）は、前記第１貫通電極１４５の間の第１距離（Ｄ１）より大きいことによって、前記第１貫通電極１４５が第１導電型半導体層１１２と電気的に連結される面積を十分に確保して動作電圧の上昇を防止して発光素子の信頼性を増大させることができる。
また、第２実施形態によれば、図３のように、前記オーミック層１２０と電気的に連結される第２貫通電極１５５のうちのいずれか１つの第２水平幅（Ｗ２）は、前記第２貫通電極１５５の間の第２距離（Ｄ２）より大きいことによって、前記第２貫通電極１５５がオーミック層１２０と電気的に連結される面積を十分に確保して動作電圧の上昇を防止して発光素子の信頼性を増大させることができる。
＜表１＞は、実施形態と比較例との電気的特性比較表である。
Figure 0006706900
＜表１＞は、第１実施形態のように第１導電型半導体層１１２と電気的に連結される第１貫通電極１４５のうちのいずれか１つの第１水平幅（Ｗ１）は、第１貫通電極１４５の間の第１距離（Ｄ１）より大きく設定され、オーミック層１２０と電気的に連結される第２貫通電極１５５のうちのいずれか１つの第２水平幅（Ｗ２）は、第２貫通電極１５５の間の第２距離（Ｄ２）より大きく設定された場合であり、比較例はポイントコンタクトを導入した発光素子のうち、貫通電極の水平幅が貫通電極間の距離と同等水準の場合である。
前述したように、従来技術で貫通電極を通じて窒化物半導体層と電気的に接するようにすることによって活性層を広く確保する試みがあるが、このような従来技術は動作電圧（ＶＦ）が上昇する等の信頼性の問題がある。
＜表１＞のように、第１実施形態の適用時、従来技術の比較例に比べて動作電圧（Ｖｆ）が減少して信頼性が向上したものであり、光度（Ｐｏ）が１０２．８４ｍＷから１０７ｍＷに上昇してＷＰＥ（wall-plug efficiency）（％）が５５．２４％から５７．８２％に約２．５％も増加した。
一方、従来技術のポイントコンタクト構造の場合、局部的コンタクト（Contact）によって電極メタル層（Metal layer）の構造を変更させて動作電圧を上昇させる問題（issue）が発生している。
例えば、図４は従来技術に係る発光素子の写真であり、従来技術で発光構造物１０はＧａＮ層を含み、電極層２０はＣｒ層２１、Ａｌ層２２、Ｎｉ層２３を含む例である。
従来技術によれば、発光構造物１０の上に電極層２０の形成時、温度上昇によって金属間化合物（Inter Metallic Compounds）（I）が発生して電極層２０が脆弱（brittle）になり、動作電圧が上昇する電気的な信頼性の問題が発生している。
第１実施形態によれば、前記第１導電型半導体層１１２と電気的に連結される前記第１貫通電極１４５のうちのいずれか１つの第１水平幅（Ｗ１）は、前記第１貫通電極１４５の間の第１距離（Ｄ１）より大きく制御することによって、第１導電型半導体層１１２と電気的に接する面積を十分に確保して発光素子チップの中央部電流集中（Center Current Crowding）を最小化して光効率を向上させると共に、電気的な信頼性を改善して光効率を向上させることができる。
第１実施形態において、前記第１導電型半導体層１１２と電気的に連結される第１貫通電極１４５の第１水平幅（Ｗ１）は、第１貫通電極１４５の間の第１距離（Ｄ１）の２．５倍以上でありうる。
例えば、第１実施形態において、前記第１貫通電極１４５のうちのいずれか１つの第１水平幅（Ｗ１）は約５０μｍ以上で、第１貫通電極１４５の間の第１距離（Ｄ１）は約２０μｍでありうるが、これに限定されるものではない。前記第１貫通電極１４５のうちのいずれか１つの第１水平幅（Ｗ１）は約５０μｍ未満の場合、電流集中（Current Crowding）により動作電圧（Ｖｆ）の上昇に従う信頼性に影響を与えることができる。
例えば、前記第１貫通電極１４５のうちのいずれか１つの第１水平幅（Ｗ１）は約５０μｍ乃至７０μｍで、第１貫通電極１４５の間の第１距離（Ｄ１）は約１５μｍ乃至２５μｍでありうるが、これに限定されるものではない。
＜表１＞の比較例において、貫通電極の水平幅は約２０μｍ前後であったが、第１実施形態で第１導電型半導体層１１２と電気的を連結される第１貫通電極１４５の第１水平幅（Ｗ１）は約５０μｍ乃至７０μｍ、好ましく約５４μｍ乃至約６６μｍに制御することによって、第１導電型半導体層１１２と電気的接触面積を十分に確保して発光素子チップの電流集中を最小化して光効率を向上させると共に、電気的な信頼性を改善して光効率を向上させることができた。
比較例のように、貫通電極の水平幅が貫通電極の間の距離と類似な水準の場合、第１導電型半導体層と貫通電極との間の接触面積が充分でなくて、有意味な光度、電気的信頼性が得られなかった。
図２ｂは、本発明の第１実施形態に係る発光素子の部分（Ａ）拡大図である。
図１乃至図３を参照すると、実施形態は前記オーミック層１２０と接する前記第２貫通電極１５５のうちのいずれか１つに対する平面上の第２厚さ（Ｔ２）は、前記第２分枝電極１５６の平面上の第１厚さ（Ｔ１）より大きく形成して オーミック層１２０と実質的に接する部分の領域は広く確保し、残りの部分は狭く設定して電気的信頼性を高める一方、発光された光が分枝電極により反射乃至遮断されて光抽出効率が低下することを防止することができる。
例えば、高い電流が印加される場合、前記第２貫通電極１５５のうちのいずれか１つに対する平面上の第２厚さ（Ｔ２）が相対的に広く形成される場合、電気的信頼性を高めることができる。
図面に図示してはいないが、第１電極１４０は第１厚さ（Ｔ１）を有する第２分枝電極１５６及び前記第２厚さ（Ｔ２）を有する第２貫通電極１５５を含む第２電極１５０の技術的特徴を採用することができる。
図５は第２実施形態に係る発光素子１０２のI-I'線による第３断面図であり、図６は第２実施形態に係る発光素子のII-II'線による第４断面図である。
図５のように、第２実施形態によれば、前記第１電極１４０は、前記第１導電型半導体層１１２と接する第１オーミック分枝電極１４４、及び前記第１貫通電極１４５の上に配置された第１反射分枝電極１４７を含むことができる。
第２実施形態によれば、第１導電型半導体層１１２と接する第１オーミック分枝電極１４４を採用することによって、第１貫通電極１４５と第１導電型半導体層１１２とのオーミック特性を最大限確保して動作電圧減少を通じての電気的な信頼性を増大させることができる。
例えば、前記第１オーミック分枝電極１４４は、Ｃｒ、Ｎｉ、Ｔｉ、Ｒｈ、Ｐｄ、Ｉｒ、Ｒｕ、Ｐｔ、Ａｕ、Ｈｆのうち、少なくとも１つまたはこれらの組合を含むことができるが、これに限定されるものではない。
また実施形態によれば、第１電極１４０は第１分枝電極１４６の下側に第１反射分枝電極１４７を備えて第１分枝電極１４６による光吸収を最小化して外部光抽出効率を増大させることができる。
前記第１反射分枝電極１４７は、Ａｇ、Ａｌ、Ｎｉ、Ｔｉ、Ｒｈ、Ｐｄ、Ｉｒ、Ｒｕ、Ｍｇ、Ｚｎ、Ｐｔ、Ａｕ、Ｈｆのうち、少なくとも１つまたはこれらの組合を含んで形成できるが、これに限定されるものではない。
前記第１反射分枝電極１４７は複数の層に形成できるが、これに限定されるものではない。例えば、前記第１反射分枝電極１４７の２つの層の場合はＡｌ／ＮｉまたはＡｇ／Ｎｉであるか、または単一層の場合はＤＢＲ（Distributed Bragg Reflector）を備えることができるが、これに限定されるものではない。
また、図６のように、第２実施形態によれば、第２電極１５０は第２分枝電極１５６の下側に第２反射分枝電極１５７を備えて第２分枝電極１５６による光吸収を最小化して外部光抽出効率を増大させることができる。
前記第２反射分枝電極１５７は、Ａｇ、Ａｌ、Ｎｉ、Ｔｉ、Ｒｈ、Ｐｄ、Ｉｒ、Ｒｕ、Ｍｇ、Ｚｎ、Ｐｔ、Ａｕ、Ｈｆのうち、少なくとも１つまたはこれらの組合を含んで形成できるが、これに限定されるものではない。前記第２反射分枝電極１５７は複数の層に形成できるが、これに限定されるものではない。
図７は、本発明の第３実施形態に係る発光素子１０３のII-II'線による第５断面図である。
第３実施形態において、第２電極１５０は前記第２貫通電極１５５の外側に第２反射貫通電極１５４を含むことができる。
前記第２反射貫通電極１５４は、オーミック層１２０と第２貫通電極１５５との間に介在できる。前記第２反射貫通電極１５４は、前記第２貫通電極１５５の側面を囲む構造であるが、これに限定されるものではない。
第３実施形態において、第２貫通電極１５５の外側に第２反射貫通電極１５４が備えられることによって、第２貫通電極１５５による光吸収を最小化することができる。
図８は本発明の第４実施形態に係る発光素子１０４の平面図であり、図９は第４実施形態に係る発光素子のIII-III'線による第６断面図であり、図１０は第４実施形態に係る発光素子のIV-IV'線による第７断面図である。
第４実施形態に係る発光素子１０４は、第１導電型半導体層１１２、活性層１１４、及び第２導電型半導体層１１６を含む発光構造物１１０と、前記第１導電型半導体層１１２に電気的に連結された第１分枝電極１４６と、前記第１分枝電極１４６と連結され、所定の絶縁層１３０を貫通して前記第１導電型半導体層１１２に電気的に連結された複数の第３貫通電極１４９と、オーミック層１２０を介して前記第２導電型半導体層１１６と電気的に連結された第２分枝電極１５６と、前記絶縁層１３０を貫通して前記第２分枝電極１５６と前記オーミック層１２０との間に配置される複数の第２貫通電極１５５を含むことができる。
第４実施形態は、前記第１実施形態乃至第３実施形態の技術的な特徴を採用することができる。
図８のように、第４実施形態によれば、前記第１導電型半導体層１１２と電気的に連結される前記第３貫通電極１４９のうちのいずれか１つの第３水平幅（Ｗ３）は、前記オーミック層１３０の上に配置される前記第２貫通電極１５５の第２水平幅（Ｗ２）より大きく形成できる。
第４実施形態によれば、半導体層である第１導電型半導体層１１２と電気的に連結される第３貫通電極１４９の第３水平幅（Ｗ３）をオーミック層１２０に電気的に連結される第２貫通電極１５５の第２水平幅（Ｗ２）より大きく制御することによって、電流集中（Current Crowding）の問題の大きいチップの中央部で第１導電型半導体層１１２と電気的に接する第３貫通電極１４９の面積を十分に確保して中央部電流集中を最小化して光効率を向上させると共に、電気的な信頼性を改善して光効率を向上させることができる。
また、図８のように、第４実施形態によれば、第１分枝電極１４６と連結される第３貫通電極１４９の第３水平幅（Ｗ３）は、第３貫通電極１４９の間の第３距離（Ｄ３に比べて約３倍以上の水平幅を備えることができる。これによって、第１分枝電極１４６に第３貫通電極１４９は１つの分枝当たり２つに配置できるが、これに限定されるものではない。
実施形態において、電流拡散のために第３貫通電極１４９の間の第３距離（Ｄ３）は第２貫通電極１５５の間の第２距離（Ｄ２）より大きく形成できる。例えば、電流拡散のために第３貫通電極１４９の間の第３距離（Ｄ３）は約１００μｍ以上に確保して電流集中を防止し、電流拡散により電気的な信頼性を確保することができる。
第４実施形態によれば、第１導電型半導体層１１２と電気的に接する第３貫通電極１４９の面積を十分に確保して動作電圧の上昇を防止して発光素子の信頼性をより増大させることができる。
図１１は、本発明の第４実施形態に係る発光素子のIII-III'線による第８断面図である。
図１１によれば、第４実施形態に係る発光素子の第１電極１４０は第１分枝電極１４６の下側に第３反射分枝電極１４７を備えて第１分枝電極１４６による光吸収を最小化して外部光抽出効率を増大させることができる。
前記第３反射分枝電極１４７は、Ａｇ、Ａｌ、Ｎｉ、Ｔｉ、Ｒｈ、Ｐｄ、Ｉｒ、Ｒｕ、Ｍｇ、Ｚｎ、Ｐｔ、Ａｕ、Ｈｆのうち、少なくとも１つまたはこれらの組合を含んで形成できるが、これに限定されるものではない。前記第３反射分枝電極１４７は複数の層に形成できるが、これに限定されるものではない。
実施形態によれば、光効率に優れ、かつ信頼性に優れる発光素子、発光素子の製造方法、発光素子パッケージ、及び照明システムを提供することができる。
また、実施形態は、光抽出効率に優れ、かつ信頼性に優れる発光素子、発光素子の製造方法、発光素子パッケージ、及び照明システムを提供することができる。
図１２は、本発明の実施形態に係る発光素子が設置された発光素子パッケージを説明する図である。
実施形態に係る発光素子パッケージは、パッケージ胴体部２０５と、前記パッケージ胴体部２０５に設置された第３電極層２１３及び第４電極層２１４と、前記パッケージ胴体部２０５に設置されて前記第３電極層２１３及び第４電極層２１４と電気的に連結される発光素子１００と、蛍光体２３２を備えて前記発光素子１００を囲むモールディング部材２３０とが含まれる。
前記第３電極層２１３及び第４電極層２１４は互いに電気的に分離され、前記発光素子１００に電源を提供する役割をする。また、前記第３電極層２１３及び第４電極層２１４は、前記発光素子１００で発生した光を反射させて光効率を増加させる役割をすることができ、前記発光素子１００で発生した熱を外部に排出させる役割をすることもできる。
前記発光素子１００は、前記第３電極層２１３及び／又は第４電極層２１４とワイヤ方式、フリップチップ方式、またはダイボンディング方式のうち、いずれか１つにより電気的に連結されることもできる。
図１３は、本発明の実施形態に係る照明システムの分解斜視図である。
実施形態に係る照明装置は、カバー２１００、光源モジュール２２００、放熱体２４００、電源提供部２６００、内部ケース２７００、及びソケット２８００を含むことができる。また、実施形態に係る照明装置は部材２３００とホルダー２５００のうち、いずれか１つ以上をさらに含むことができる。前記光源モジュール２２００は、実施形態に係る発光素子または発光素子パッケージを含むことができる。
前記光源モジュール２２００は、光源部２２１０、連結プレート２２３０、及びコネクター２２５０を含むことができる。前記部材２３００は、前記放熱体２４００の上面の上に配置され、複数の光源部２２１０とコネクター２２５０が挿入される溝２３１０を有する。
前記ホルダー２５００は、内部ケース２７００の絶縁部２７１０の収納溝２７１９を塞ぐ。したがって、前記内部ケース２７００の前記絶縁部２７１０に収納される前記電源提供部２６００は密閉される。前記ホルダー２５００はガイド突出部２５１０を有する。
前記電源提供部２６００は、突出部２６１０、ガイド部２６３０、ベース２６５０、及び延長部２６７０を含むことができる。前記内部ケース２７００は、内部に前記電源提供部２６００と共にモールディング部を含むことができる。モールディング部はモールディング液体が固まった部分であって、前記電源提供部２６００が前記内部ケース２７００の内部に固定できるようにする。
実施形態に係る発光素子はパッケージ形態に複数個が基板上にアレイされることができ、発光素子パッケージから放出される光の経路上に光学部材である導光板、プリズムシート、拡散シート、蛍光シートなどが配置できる。
実施形態に係る発光素子は、バックライトユニット、照明ユニット、ディスプレイ装置、指示装置、ランプ、街灯、車両用照明装置、車両用表示装置、スマート時計などに適用できるが、これに限定されるものではない。
以上、実施形態に説明された特徴、構造、効果などは、少なくとも１つの実施形態に含まれ、必ず１つの実施形態のみに限定されるものではない。延いては、各実施形態で例示された特徴、構造、効果などは、実施形態が属する分野の通常の知識を有する者により他の実施形態に対しても組合または変形されて実施可能である。したがって、このような組合と変形に関連した内容は本発明の範囲に含まれるものと解釈されるべきである。
以上、本発明を好ましい実施形態をもとに説明したが、これは単なる例示であり、本発明を限定するものでなく、本発明が属する分野の通常の知識を有する者であれば、本発明の本質的な特性を逸脱しない範囲内で、以上に例示していない多様な変形及び応用が可能であることが分かる。例えば、実施形態に具体的に表れた各構成要素は変形して実施することができる。そして、このような変形及び応用にかかわる差異点は添付した特許請求範囲で設定する本発明の範囲に含まれるものと解釈されるべきである。
１０５ 基板
１１０ 発光構造物
１１２ 第１導電型半導体層
１１４ 活性層
１１６ 第２導電型半導体層
１２０ オーミック層
１３０ 絶縁層
１４０ 第１電極
１４６ 第１分枝電極
１４５ 第１貫通電極
１４２ 第１パッド電極
１５０ 第２電極
１５２ 第２パッド電極
１５６ 第２分枝電極
１５５ 第２貫通電極

Claims (18)

  1. 基板と、
    前記基板上に第１導電型半導体層と、
    前記第１導電型半導体層上に活性層と、
    前記活性層上に第２導電型半導体層と、
    前記第２導電型半導体層上にオーミック層と、
    前記オーミック層上に絶縁層と、
    前記第１導電型半導体層と電気的に連結された第１分枝電極と、
    前記第１分枝電極と連結され、前記絶縁層を貫通して前記第１導電型半導体層に電気的に連結された複数の第１貫通電極と、
    前記第１分枝電極に電気的に連結された第１パッド電極と、
    前記絶縁層を貫通して前記オーミック層と接する第２パッド電極と、
    前記第２パッド電極と連結されて前記絶縁層上に配置された第２分枝電極と、
    前記絶縁層を貫通して前記第２分枝電極と前記オーミック層とを電気的に連結する複数の第２貫通電極と、
    を含み、
    前記第１導電型半導体層と電気的に連結される前記第１貫通電極のうちのいずれか１つの第１水平幅は、前記第１貫通電極の間の第１距離より大きい、ことを特徴とする、発光素子。
  2. 前記第１導電型半導体層と電気的に連結される前記第１貫通電極のうちのいずれか１つの前記第１水平幅は、前記第１貫通電極の間の前記第１距離の２．５倍以上であることを特徴とする、請求項１に記載の発光素子。
  3. 前記第１水平幅は約５０μｍ乃至７０μｍであることを特徴とする、請求項１または２に記載の発光素子。
  4. 前記第１距離は約１５μｍ乃至２５μｍであることを特徴とする、請求項１から３のうち、いずれか一項に記載の発光素子。
  5. 前記第１導電型半導体層と接する前記第１貫通電極のうちのいずれか１つに対する平面上の第２厚さは、前記第１分枝電極の平面上の第１厚さより大きいことを特徴とする、請求項１から４のうち、いずれか一項に記載の発光素子。
  6. 前記第１分枝電極の下側に配置される第１反射分枝電極をさらに含むことを特徴とする、請求項１から５のうち、いずれか一項に記載の発光素子。
  7. 前記第１貫通電極と前記第１導電型半導体層との間に配置される第１オーミック分枝電極をさらに含むことを特徴とする、請求項１から６のうち、いずれか一項に記載の発光素子。
  8. 前記第２分枝電極の下側に配置される第２反射分枝電極をさらに含むことを特徴とする、請求項１から７のうち、いずれか一項に記載の発光素子。
  9. 前記第２貫通電極と前記オーミック層との間に第３反射貫通電極をさらに含むことを特徴とする、請求項１から８のうち、いずれか一項に記載の発光素子。
  10. 前記第３反射貫通電極は、
    前記第２貫通電極の側面を覆いかぶせることを特徴とする、請求項９に記載の発光素子。
  11. 第１導電型半導体層、活性層、及び第２導電型半導体層を含む発光構造物と、
    前記第１導電型半導体層に電気的に連結された第１分枝電極と、
    前記第１分枝電極と連結され、所定の絶縁層を貫通して前記第１導電型半導体層に電気的に連結された複数の第３貫通電極と、
    オーミック層を介して前記第２導電型半導体層と電気的に連結された第２分枝電極と、
    前記絶縁層を貫通して前記第２分枝電極と前記オーミック層との間に配置される複数の第２貫通電極と、を含み、
    前記第１導電型半導体層と電気的に連結される前記第３貫通電極のうちのいずれか１つの第３水平幅は、前記オーミック層上に配置される前記第２貫通電極の第２水平幅より大きいことを特徴とする、発光素子。
  12. 前記第１導電型半導体層と電気的に連結される前記第３貫通電極のうちのいずれか１つの前記第３水平幅は、前記第３貫通電極の間の第３距離の３倍以上であることを特徴とする、請求項１１に記載の発光素子。
  13. 前記第３距離は１００μｍ以上であることを特徴とする、請求項１２に記載の発光素子。
  14. 前記第１分枝電極の下側に配置される第１反射分枝電極をさらに含むことを特徴とする、請求項１１から１３のうち、いずれか一項に記載の発光素子。
  15. 基板、前記基板上に第１導電型半導体層、前記第１導電型半導体層上に活性層、前記活性層上に第２導電型半導体層、前記第２導電型半導体層上にオーミック層、前記オーミック層上に絶縁層、前記第１導電型半導体層と電気的に連結された第１分枝電極、前記第１分枝電極と連結され、前記絶縁層を貫通して前記第１導電型半導体層に電気的に連結された複数の第１貫通電極、前記第１分枝電極に電気的に連結された第１パッド電極、前記絶縁層を貫通して前記オーミック層と接する第２パッド電極、前記第２パッド電極と連結されて前記絶縁層上に配置された第２分枝電極、及び前記絶縁層を貫通して前記第２分枝電極と前記オーミック層とを電気的に連結する複数の第２貫通電極を含む光源モジュールを有し、
    前記第１導電型半導体層と電気的に連結される前記第１貫通電極のうちのいずれか１つの第１水平幅は、前記第１貫通電極の間の第１距離より大きい、ことを特徴とする、照明システム。
  16. 前記第１導電型半導体層と電気的に連結される前記第１貫通電極のうちのいずれか１つの前記第１水平幅は、前記第１貫通電極の間の前記第１距離の２．５倍以上であることを特徴とする、請求項１５に記載の照明システム。
  17. 前記第１導電型半導体層と接する前記第１貫通電極のうちのいずれか１つに対する平面上の第２厚さは、前記第１分枝電極の平面上の第１厚さより大きいことを特徴とする、請求項１５または１６に記載の照明システム。
  18. 前記第１分枝電極の下側に配置される第１反射分枝電極と、
    前記第１貫通電極と前記第１導電型半導体層との間に配置される第１オーミック分枝電極と、
    前記第２分枝電極の下側に配置される第２反射分枝電極と、
    前記第２貫通電極と前記オーミック層との間に第３反射貫通電極と、
    をさらに含むことを特徴とする、請求項１５から１７のうち、いずれか一項に記載の照明システム。
JP2015211775A 2014-11-03 2015-10-28 発光素子及び照明システム Active JP6706900B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140151308A KR20160051394A (ko) 2014-11-03 2014-11-03 발광소자 및 조명시스템
KR10-2014-0151308 2014-11-03

Publications (3)

Publication Number Publication Date
JP2016092414A JP2016092414A (ja) 2016-05-23
JP2016092414A5 JP2016092414A5 (ja) 2018-12-06
JP6706900B2 true JP6706900B2 (ja) 2020-06-10

Family

ID=54366067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015211775A Active JP6706900B2 (ja) 2014-11-03 2015-10-28 発光素子及び照明システム

Country Status (5)

Country Link
US (2) US9525109B2 (ja)
EP (1) EP3016153B1 (ja)
JP (1) JP6706900B2 (ja)
KR (1) KR20160051394A (ja)
CN (1) CN105576100B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160051394A (ko) * 2014-11-03 2016-05-11 엘지이노텍 주식회사 발광소자 및 조명시스템
US10157960B2 (en) * 2014-12-16 2018-12-18 Episky Corporation (Xiamem) Ltd Light-emitting device with electrode extending layer
TWI738324B (zh) 2015-02-17 2021-09-01 新世紀光電股份有限公司 發光二極體晶片
US9905729B2 (en) * 2015-03-27 2018-02-27 Seoul Viosys Co., Ltd. Light emitting diode
CN106486572B (zh) 2015-09-02 2020-04-28 新世纪光电股份有限公司 发光二极管芯片
WO2017052344A1 (ko) * 2015-09-25 2017-03-30 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 발광장치
KR101845611B1 (ko) * 2016-07-13 2018-04-04 고려대학교 산학협력단 발광창 전극 구조가 구비된 고효율 발광다이오드 제작 방법
KR20180081371A (ko) * 2017-01-06 2018-07-16 서울바이오시스 주식회사 전류 차단층을 가지는 발광 소자
WO2019039914A2 (ko) * 2017-08-25 2019-02-28 엘지이노텍 주식회사 반도체 소자 및 반도체 소자 패키지
KR102410809B1 (ko) * 2017-08-25 2022-06-20 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
CN108682726B (zh) * 2018-05-18 2021-04-13 厦门乾照光电股份有限公司 发光二极管及其芯片和制造方法以及芯片的发光方法
TWI674463B (zh) * 2018-07-19 2019-10-11 友達光電股份有限公司 顯示裝置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI220578B (en) * 2003-09-16 2004-08-21 Opto Tech Corp Light-emitting device capable of increasing light-emitting active region
KR101428053B1 (ko) 2007-12-13 2014-08-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US8008683B2 (en) * 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
JP5439953B2 (ja) * 2008-10-30 2014-03-12 ソニー株式会社 半導体レーザおよびその製造方法
JP5793292B2 (ja) * 2010-02-17 2015-10-14 豊田合成株式会社 半導体発光素子
KR101138951B1 (ko) * 2010-08-23 2012-04-25 서울옵토디바이스주식회사 발광다이오드
JP2014500624A (ja) * 2010-11-18 2014-01-09 ソウル バイオシス カンパニー リミテッド 電極パッドを有する発光ダイオードチップ
KR101762324B1 (ko) * 2011-01-27 2017-07-27 엘지이노텍 주식회사 발광 소자
TW201248945A (en) * 2011-05-31 2012-12-01 Chi Mei Lighting Tech Corp Light-emitting diode device and method for manufacturing the same
KR101883842B1 (ko) * 2011-12-26 2018-08-01 엘지이노텍 주식회사 발광소자 및 이를 포함하는 조명시스템
WO2013161208A1 (ja) * 2012-04-27 2013-10-31 パナソニック株式会社 発光素子
US9236524B2 (en) * 2012-07-18 2016-01-12 Semicon Light Co., Ltd. Method of manufacturing semiconductor light emitting device
JP5900284B2 (ja) * 2012-10-25 2016-04-06 豊田合成株式会社 半導体発光素子および発光装置
KR20160051394A (ko) * 2014-11-03 2016-05-11 엘지이노텍 주식회사 발광소자 및 조명시스템

Also Published As

Publication number Publication date
KR20160051394A (ko) 2016-05-11
US20170069795A1 (en) 2017-03-09
EP3016153B1 (en) 2019-07-31
CN105576100A (zh) 2016-05-11
CN105576100B (zh) 2019-12-27
JP2016092414A (ja) 2016-05-23
US9525109B2 (en) 2016-12-20
US20160126413A1 (en) 2016-05-05
EP3016153A1 (en) 2016-05-04
US9847459B2 (en) 2017-12-19

Similar Documents

Publication Publication Date Title
JP6706900B2 (ja) 発光素子及び照明システム
JP6714328B2 (ja) 発光素子及び照明システム
KR102175345B1 (ko) 발광소자 및 조명시스템
CN108140699B (zh) 发光器件，发光元件封装和照明装置
EP3073538B1 (en) Red light emitting device and lighting system
KR20160076785A (ko) 적색 발광소자 및 조명장치
KR20170109899A (ko) 발광소자 및 조명장치
KR20120138275A (ko) 발광소자
US9444016B2 (en) Light emitting device
KR102181429B1 (ko) 발광소자 및 조명시스템
KR101734544B1 (ko) 발광소자 패키지
KR102485465B1 (ko) 발광소자 및 조명장치
KR102261950B1 (ko) 발광소자 및 조명시스템
KR102299735B1 (ko) 발광소자 및 조명시스템
KR20160114867A (ko) 적색 발광소자 및 조명장치
KR102398436B1 (ko) 적색 발광소자 및 조명장치
KR102385943B1 (ko) 발광 소자 및 발광 소자 패키지
KR102249647B1 (ko) 발광소자 및 조명시스템
KR102237119B1 (ko) 발광소자 및 조명시스템
KR101829798B1 (ko) 발광소자
KR101871498B1 (ko) 발광소자
KR101842177B1 (ko) 발광소자
KR20130079867A (ko) 발광소자
KR20160127365A (ko) 적색 발광소자 및 조명장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181024

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200519

R150 Certificate of patent or registration of utility model

Ref document number: 6706900

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250