WO2019039914A2 - 반도체 소자 및 반도체 소자 패키지 - Google Patents

반도체 소자 및 반도체 소자 패키지 Download PDF

Info

Publication number
WO2019039914A2
WO2019039914A2 PCT/KR2018/009815 KR2018009815W WO2019039914A2 WO 2019039914 A2 WO2019039914 A2 WO 2019039914A2 KR 2018009815 W KR2018009815 W KR 2018009815W WO 2019039914 A2 WO2019039914 A2 WO 2019039914A2
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
layer
bonding pad
disposed
light emitting
Prior art date
Application number
PCT/KR2018/009815
Other languages
English (en)
French (fr)
Other versions
WO2019039914A3 (ko
Inventor
이창형
송준오
이태성
임창만
정세연
최병연
황성민
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170108220A external-priority patent/KR102392862B1/ko
Priority claimed from KR1020170108145A external-priority patent/KR102379833B1/ko
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to US16/641,296 priority Critical patent/US11749778B2/en
Publication of WO2019039914A2 publication Critical patent/WO2019039914A2/ko
Publication of WO2019039914A3 publication Critical patent/WO2019039914A3/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Definitions

  • the embodiment relates to a semiconductor element and a method of manufacturing a semiconductor element, and a semiconductor element package.
  • Semiconductor devices including compounds such as GaN and AlGaN have many merits such as wide and easy bandgap energy, and can be used variously as light emitting devices, light receiving devices, and various diodes.
  • semiconductor devices such as light emitting diodes and laser diodes using Group III-V or Group II-VI compound semiconductors have been developed for thin film growth technology and device materials, Blue and ultraviolet rays can be realized.
  • Semiconductor devices such as light emitting diodes and laser diodes using Group III-V or Group-VI-VI compound semiconductors can also realize a white light source with high efficiency by using fluorescent materials or combining colors.
  • Such a semiconductor device has advantages of low power consumption, semi-permanent lifetime, fast response speed, safety, and environment friendliness compared to conventional light sources such as fluorescent lamps and incandescent lamps.
  • a light-receiving element such as a photodetector or a solar cell
  • a Group III-V or Group-VI-VI compound semiconducting material development of a device material absorbs light of various wavelength regions to generate a photocurrent , It is possible to use light in various wavelength ranges from the gamma ray to the radio wave region. Further, such a light receiving element has advantages of fast response speed, safety, environmental friendliness and easy control of element materials, and can be easily used for power control or microwave circuit or communication module.
  • the semiconductor device can be replaced with a transmission module of an optical communication means, a light emitting diode backlight replacing a cold cathode fluorescent lamp (CCFL) constituting a backlight of an LCD (Liquid Crystal Display) display device, White light emitting diode (LED) lighting devices, automotive headlights, traffic lights, and gas and fire sensors.
  • CCFL cold cathode fluorescent lamp
  • LED White light emitting diode
  • semiconductor devices can be applied to high frequency application circuits, other power control devices, and communication modules.
  • Light Emitting Devices can be provided as pn junction diodes having a characteristic in which electric energy is converted into light energy by using a group III-V element or a group II-VI element in the periodic table, Various wavelengths can be realized by adjusting the composition ratio.
  • nitride semiconductors have received great interest in the development of optical devices and high power electronic devices due to their high thermal stability and wide bandgap energy.
  • a blue semiconductor element, a green semiconductor element, an ultraviolet (UV) semiconductor element, and a red (RED) semiconductor element using a nitride semiconductor are commercially available and widely used.
  • a light emitting diode that emits light distributed in a wavelength range of 200 nm to 400 nm is used for sterilization and purification in the wavelength band, short wavelength, and the like in an exposure device or a curing device Can be used.
  • UV-A 315nm ⁇ 400nm
  • UV-B 280nm ⁇ 315nm
  • UV-C 200nm ⁇ 280nm
  • UV-A 315nm ⁇ 400nm
  • UV-B 280nm ⁇ 315nm
  • UV-C 200nm ⁇ 280nm
  • studies are being made on a method for improving the light extraction efficiency of a semiconductor device and improving the light intensity at a package end in a semiconductor device package.
  • studies have been made on a method for improving the bonding strength between a package electrode and a semiconductor device in a semiconductor device package.
  • Embodiments can provide a semiconductor device package and a method of manufacturing a semiconductor device package, which can improve the process efficiency and present a new package structure to reduce the manufacturing cost and improve the manufacturing yield.
  • the embodiments can provide a semiconductor device, a semiconductor device manufacturing method, a semiconductor device package, and a semiconductor device package manufacturing method capable of improving light extraction efficiency and electrical characteristics.
  • Embodiments can provide a semiconductor device, a semiconductor device manufacturing method, a semiconductor device package, and a method of manufacturing a semiconductor device package, wherein stable bonding can be performed with provision of a small pressure at a low temperature.
  • the embodiments can provide a semiconductor element, a semiconductor element manufacturing method, a semiconductor element package, and a method of manufacturing a semiconductor element package which can improve bonding strength between a package electrode and a semiconductor element.
  • Embodiments can provide a semiconductor device, a semiconductor device manufacturing method, a semiconductor device package, and a method of manufacturing a semiconductor device package, which can improve the reliability by preventing current concentration phenomenon from occurring.
  • Embodiments relate to a semiconductor device, a semiconductor device manufacturing method, and a semiconductor device, which can prevent a re-melting phenomenon from occurring in a bonding region of a semiconductor device package in a process of re-bonding a semiconductor device package to a substrate, A device package, and a method of manufacturing a semiconductor device package.
  • the embodiments can provide a semiconductor device, a semiconductor device manufacturing method, a semiconductor device package, and a semiconductor device package manufacturing method capable of accurately detecting electrical characteristics of a semiconductor device and a semiconductor device package.
  • a semiconductor device includes: a light emitting structure including a first conductive semiconductor layer, an active layer disposed on the first conductive semiconductor layer, and a second conductive semiconductor layer disposed on the active layer; A light-transmitting electrode layer disposed on the light-emitting structure; A reflective layer disposed on the transmissive electrode layer and including a plurality of first openings exposing an upper surface of the transmissive electrode layer and a plurality of second openings exposing an upper surface of the first conductive semiconductor layer; A first electrode disposed on the reflective layer and contacting the first conductive semiconductor layer through the plurality of second openings; A second electrode disposed on the reflective layer and spaced apart from the first electrode, the second electrode contacting the transmissive electrode layer through the plurality of first openings; A protective layer disposed on the first electrode and the second electrode, the protective layer including a plurality of third openings exposing an upper surface of the second electrode, and a plurality of fourth openings exposing an upper surface of the first electrode; A first bonding pad disposed on
  • the distance between the neighboring first openings of the plurality of first openings may be different from the distance between the neighboring first openings and the second openings of the plurality of first and second openings.
  • the distance between neighboring first openings of the plurality of first openings is 110 micrometers to 140 micrometers
  • the distance between neighboring second openings of the plurality of second openings is between 110 micrometers and 140 micrometers
  • the distance between the neighboring first openings and the second openings among the plurality of first and second openings may be 120 micrometers to 160 micrometers.
  • the distance between the first branch electrode and the second branch electrode neighboring the first and second branch electrodes may be 110 to 140 micrometers.
  • the plurality of first branched electrodes are provided so as to overlap with the plurality of second openings in a first direction perpendicular to the upper surface of the reflective layer, and the plurality of second branched electrodes are provided in a plurality As shown in Fig.
  • the first and second bonding pads may include an Ag layer disposed on the protective layer and an Sn layer disposed on the Ag layer.
  • the first and second bonding pads may include an Sn layer or an In layer.
  • the Sn layer or the In layer may be provided to a thickness of several micrometers.
  • the protective layer may include a first measurement unit exposing an upper surface of the first electrode and a second measurement unit exposing an upper surface of the second electrode.
  • a semiconductor device package includes a first frame and a second frame spaced apart from each other; A semiconductor element disposed on the first and second frames, the semiconductor element including a first electrode and a second electrode; A first intermetallic compound layer disposed between the first electrode and the first frame and electrically connected to the first electrode and the first frame; A second intermetallic compound layer disposed between the second electrode and the second frame and electrically connected to the second electrode and the second frame; Wherein the first and second intermetallic compound layers include an AgSn layer, the first electrode includes a first sub electrode and a plurality of first branched electrodes, Wherein the second sub-electrode includes a plurality of second branched electrodes, and the plurality of second branched electrodes extend from the first sub-electrode to the second sub- The plurality of first branched electrodes and the plurality of second branched electrodes may be arranged to be offset from each other.
  • a semiconductor device includes: a light emitting structure including a first conductive semiconductor layer, an active layer disposed on the first conductive semiconductor layer, and a second conductive semiconductor layer disposed on the active layer; A light-transmitting electrode layer disposed on the light-emitting structure; A reflective layer disposed on the transmissive electrode layer and including a plurality of first openings exposing an upper surface of the transmissive electrode layer and a plurality of second openings exposing an upper surface of the first conductive semiconductor layer; A first electrode disposed on the reflective layer and contacting the first conductive semiconductor layer through the plurality of second openings; A second electrode disposed on the reflective layer and spaced apart from the first electrode, the second electrode contacting the transmissive electrode layer through the plurality of first openings; A plurality of third openings disposed on the first electrode and the second electrode and exposing an upper surface of the second electrode, a plurality of fourth openings exposing an upper surface of the first electrode, A protective layer including a first measurement unit for exposing the first electrode and
  • the semiconductor device includes a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer, And a plurality of recesses penetrating the active layer to expose a portion of the first conductive type semiconductor layer;
  • a first insulating layer disposed on the light emitting structure and having a plurality of first openings in an area overlapping with the plurality of recesses in a vertical direction;
  • a second insulating layer disposed on the first insulating layer and including a plurality of second openings overlapping with the plurality of first openings in a vertical direction and a plurality of third openings spaced apart from the plurality of second openings, layer;
  • a third insulating layer disposed on
  • the first and second concave portions may be arranged to be shifted from each other in the first direction.
  • the number of the second concave portions is larger than the number of the first concave portions
  • the number of the second branched electrodes is larger than the number of the second concave portions, It can be provided in the same manner as the number of concave portions.
  • the size of the second bonding pad may be larger than the size of the first bonding pad.
  • a semiconductor device package includes: a first frame having a first opening; A second frame having a second opening; A body disposed between the first and second frames; A light emitting device including a first bonding pad and a second bonding pad; A first conductive portion in the first opening; And the second opening portion includes a second conductive portion, the first opening penetrating the upper surface and the lower surface of the first frame, the second opening penetrating the upper surface and the lower surface of the second frame, wherein the bonding pads face the first frame and overlap the first openings in a vertical direction, the second bonding pads face the second frame and overlap in a vertical direction with the second openings, May include a first contact area that is in contact with the first conductive part on the first opening and a first non-contact area that is not in contact with the first conductive part.
  • the second bonding pad may include a second contact region contacting the second conductive portion on the second opening portion, and a second non-contact region contacting the second conductive portion.
  • the first and second conductive parts may include a solder paste.
  • At least one of the first and second bonding pads may be provided such that the area of each of the first and second contact regions is at least twice the area of the particles constituting the first and second conductive parts.
  • At least one of the first and second bonding pads may be provided with an area of each of the first and second non-contact areas being 1.5 times or more the area of the particles constituting the first and second conductive parts.
  • the area of the first contact area of the first bonding pad is smaller than the area of the top surface of the first opening, and the area of the second contact area of the second bonding pad is smaller than the top surface area of the second opening Can be provided.
  • the first contact areas of the first bonding pads are arranged on the first openings in one or more than one, and the second contact areas of the second electrodes are arranged on the second openings in one or plural
  • a first non-contact area of the first bonding pad is disposed on the first opening in one or more areas and has an area smaller than an area of the first contact area
  • a second non-contact area of the second bonding pad One or a plurality of the first contact regions may be disposed on the second opening and have an area smaller than an area of the second contact region.
  • the first and second conductive parts may include concave curved surfaces on the first and second non-contact areas.
  • the semiconductor device package may include at least one of an adhesive and a resin part disposed between the body and the light emitting device.
  • the body includes a recess recessed from a top surface in a downward direction, the adhesive is disposed in the recess, and the adhesive is applied to the upper surface of the body, Can be brought into contact with the pad.
  • At least one of the adhesive and the resin may be disposed outside the first and second non-contact areas of the first and second bonding pads.
  • the first and second frames are conductive frames
  • the adhesive may be provided from an insulating resin material.
  • the semiconductor device the semiconductor device manufacturing method, the semiconductor device package, and the semiconductor device package manufacturing method according to the embodiments, there is an advantage that the light extraction efficiency, the adhesion characteristics of each interface and the electrical characteristics can be improved.
  • stable bonding can be performed by providing a small pressure at a low temperature.
  • the bonding strength between the package electrode and the semiconductor device can be improved.
  • the semiconductor device manufacturing method, the semiconductor device package, and the semiconductor device package manufacturing method according to the embodiments it is possible to prevent the current concentration phenomenon from occurring and to improve the reliability.
  • the semiconductor device manufacturing method, the semiconductor device package, and the semiconductor device package manufacturing method according to the embodiments in the process of re-bonding the semiconductor device package to the substrate, the re- There is an advantage that it can be prevented.
  • the semiconductor device manufacturing method, the semiconductor device package, and the semiconductor device package manufacturing method it is possible to accurately detect the electrical characteristics of the semiconductor device and the semiconductor device package.
  • FIG. 1 is a plan view of a light emitting device package according to an embodiment of the present invention.
  • FIG. 2 is a bottom view of the light emitting device package shown in FIG.
  • FIG. 3 is a cross-sectional view taken along line D-D of the light emitting device package shown in FIG.
  • FIG. 4 is a cross-sectional view taken along the line E-E of the light emitting device package shown in FIG.
  • FIG. 5 is a cross-sectional view taken along line F-F of the light emitting device package shown in FIG.
  • FIG. 6 is a detailed view showing a first bonding pad and a first conductive part of the light emitting device of FIG.
  • FIG. 7 is a detailed view showing a second bonding pad and a second conductive part of the light emitting device of FIG.
  • FIG. 8 is a partial enlarged view of the light emitting device package of Fig.
  • FIG. 9 is a view for explaining contact and non-contact areas between the first and second bonding pads of the light emitting device of FIG. 8 and the first and second conductive parts.
  • FIG. 10 is another example of the first and second bonding pads and openings of the light emitting device of FIG.
  • 11 is a first modification of the bonding pad of the light emitting device according to the embodiment.
  • Fig. 14 is an example of the arrangement of the bonding pads of the light emitting device of Fig. 11 and the openings of the body.
  • 15 to 18 show another modification of the bonding pad of the light emitting device according to the embodiment of the present invention.
  • 19 to 22 show examples of openings of a light emitting device according to an embodiment of the present invention.
  • Fig. 24 is a second modification of the light emitting device package of Fig. 3;
  • 25 is an example of a module in which the light emitting device package of Fig. 3 is disposed on a circuit board.
  • Fig. 26 is an example of a module in which the light emitting device package of Fig. 3 is disposed on a circuit board.
  • FIG. 27 is a side cross-sectional view of a light emitting device package according to another embodiment of the present invention.
  • 29 is a plan view of a light emitting device of a light emitting device package according to an embodiment of the present invention.
  • FIG. 30 is a side cross-sectional view of a region passing through the first bonding pad in the light emitting device of Fig. 29;
  • FIG. 31 is a side cross-sectional view of a region passing through the second bonding pad in the light emitting device of Fig. 29;
  • FIG. 32 is a plan view of a semiconductor device according to an embodiment of the present invention.
  • FIG. 33 is another cross-sectional view taken along line A-A of the semiconductor device shown in Fig.
  • FIGS. 34A to 34C are diagrams illustrating a step in which a semiconductor layer is formed by a method of manufacturing a semiconductor device according to an embodiment of the present invention.
  • FIGS. 35A to 35C are views for explaining a step of forming a light-transmitting electrode layer by a semiconductor device manufacturing method according to an embodiment of the present invention.
  • 36A to 36C are diagrams illustrating a step of forming a reflective layer by a method of manufacturing a semiconductor device according to an embodiment of the present invention.
  • 37A to 37C are views for explaining a step of forming a first electrode and a second electrode according to a method of manufacturing a semiconductor device according to an embodiment of the present invention.
  • 38A to 38C are views for explaining a step of forming a protective layer by a method of manufacturing a semiconductor device according to an embodiment of the present invention.
  • FIGS. 39A to 39C are views for explaining a step of forming a first bonding pad and a second bonding pad by the method of manufacturing a semiconductor device according to the embodiment of the present invention.
  • FIG. 40 is a plan view showing another example of the semiconductor device according to the embodiment of the present invention.
  • FIGS. 41A and 41B are diagrams illustrating steps of forming a semiconductor layer by a method of manufacturing a semiconductor device according to an embodiment of the present invention.
  • 42A and 42B are views for explaining the step of forming a transparent electrode layer by a semiconductor device manufacturing method according to an embodiment of the present invention.
  • FIGS. 43A and 43B are views for explaining a step in which a reflective layer is formed by a method of manufacturing a semiconductor device according to an embodiment of the present invention.
  • FIGS. 44A and 44B are views for explaining a step in which a first electrode and a second electrode are formed by the method for fabricating a semiconductor device according to the embodiment of the present invention.
  • FIGS. 45A and 45B are views for explaining a step of forming a protective layer by a method for fabricating a semiconductor device according to an embodiment of the present invention.
  • FIGS. 46A and 46B are views for explaining a step of forming a first bonding pad and a second bonding pad by the method of manufacturing a semiconductor device according to the embodiment of the present invention.
  • 47 is a view showing a semiconductor device package according to an embodiment of the present invention.
  • FIG. 48 is a view showing another example of the semiconductor device according to the embodiment of the present invention.
  • 49 is a view showing an example of a frame applied to a semiconductor device package according to an embodiment of the present invention.
  • IMC 50 is a view illustrating an intermetallic compound (IMC) layer applied to a semiconductor device package according to an embodiment of the present invention.
  • each layer (film), area, pattern or structure may be referred to as being “on” or “under” the substrate, each layer Quot; on “ and “ under “ are intended to include both “directly” or “indirectly” do.
  • the criteria for the top, bottom, or bottom of each layer will be described with reference to drawings, but the embodiment is not limited thereto.
  • the semiconductor device of the semiconductor device package may include a light emitting device that emits light of an ultraviolet ray, an infrared ray, or a visible ray.
  • a light emitting device that emits light of an ultraviolet ray, an infrared ray, or a visible ray.
  • a package or a light source device to which the light emitting device is applied includes a non-light emitting device such as a zener diode or a sensing device for monitoring wavelength or heat .
  • a semiconductor device package 100 includes a package body (not shown) having a plurality of frames 111 and 112 and a body 113 disposed between the plurality of frames 111 and 112 110 and a semiconductor device such as a light emitting device 120 disposed on the plurality of frames 111, 112.
  • the semiconductor device package 100 will be described on the basis of a light emitting device package, in which the light emitting device 120 is disposed.
  • the plurality of frames 111 and 112 may include at least two first frames 111 and a second frame 112, for example.
  • the first frame 111 and the second frame 112 may be spaced apart from each other.
  • the first and second frames 111 and 112 may be spaced apart in a first direction X.
  • the first direction may be an X direction
  • the second direction may be a Y direction
  • the third direction may be a thickness direction of the package or a direction orthogonal to the first and second directions.
  • the package body 110 may include a body 113.
  • the body 113 may be disposed between the first frame 111 and the second frame 112.
  • the body 113 may function as an electrode separation line.
  • the body 113 may be referred to as an insulating member.
  • the body 113 may be disposed in a second direction between two opposing frames 111 and 112.
  • the body 113 may be disposed on the first frame 111.
  • the body 113 may be disposed on the second frame 112.
  • the body 113 may provide an inclined surface disposed on the first frame 111 and the second frame 112.
  • the body 113 may provide a wall portion 110A having a cavity C on the first frame 111 and the second frame 112 by the inclined surfaces.
  • the wall portion 110A may be integrally formed with the body 113 or may be formed separately.
  • the package body 110 may be provided in a structure having a cavity C.
  • the package body 110 may be provided with a flat structure without a cavity C on the upper part, or the wall part 110A may be removed.
  • the body 113 may include an insulating material or a resin material.
  • the body 113 may be formed of a material selected from the group consisting of Polyphthalamide (PPA), Polychloro Tri phenyl (PCT), Liquid Crystal Polymer (LCP), Polyamide 9T, Silicone, Epoxy molding compound (EMC) , Photo sensitive glass (PSG), sapphire (Al 2 O 3 ), and the like.
  • the body 113 may include a high refractive index filler such as TiO 2 and SiO 2 .
  • the first frame 111 and the second frame 112 may include a conductive frame.
  • the first frame 111 and the second frame 112 can stably provide the structural strength of the package body 110 and can be electrically connected to the light emitting device 120.
  • the first frame 111 and the second frame 112 are conductive frames
  • the first frame 111 and the second frame 112 may be defined as a lead frame and may radiate heat or reflect light generated from the light emitting device 120.
  • the first and second frames 111 and 112 may include a conductive material.
  • the first and second frames 111 and 112 may be formed of a metal such as Pt, Ti, Ni, Cu, Au, Ta, Al, Silver (Ag), and may be a single layer or a multi-layer having different metal layers.
  • the first frame 111 and the second frame 112 may be provided as an insulating frame.
  • the structural strength of the package body 110 can be stably provided.
  • the body 113 and the frames 111 and 112 may be integrally formed of the same material or may be made of different materials. The difference between the case where the first frame 111 and the second frame 112 are formed of an insulating frame and the case of forming a conductive frame will be described later.
  • the first and second frames 111 and 112 may be made of a resin material or an insulating material such as polyphthalamide (PPA), polycarbonate triole (PCT), liquid crystal polymer (LCP) , Silicone, epoxy molding compound (EMC), silicone molding compound (SMC), ceramic, photo sensitive glass (PSG), sapphire (Al 2 O 3 ), and the like.
  • the first and second frames 111 and 112 may include a high refractive index filler such as TiO 2 and SiO 2 as an epoxy material.
  • the first and second frames 111 and 112 may be made of a reflective resin.
  • the first and second frames 111 and 112 are made of a metal material.
  • the first frame 111 may protrude further outward than the first side of the package body 110.
  • the second frame 112 may protrude further than the second side opposite the first side of the package body 110.
  • the light emitting device 120 may include a plurality of bonding pads 121 and 122 and a light emitting structure 123 having a semiconductor layer. One or a plurality of the light emitting devices 120 may be disposed on the first and second frames 111 and 112. For convenience of explanation, a structure in which one light emitting device is disposed on the first and second frames 111 and 112 will be described.
  • the light emitting structure 123 may include a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer.
  • the first bonding pad 121 may be electrically connected to the first conductive semiconductor layer.
  • the second bonding pad 122 may be electrically connected to the second conductive semiconductor layer.
  • the semiconductor layer of the light emitting structure 123 may be provided as a compound semiconductor.
  • the semiconductor layer may be provided as a Group II-VI or III-V compound semiconductor, for example.
  • the semiconductor layer may be provided with at least two or more elements selected from aluminum (Al), gallium (Ga), indium (In), phosphorus (P), arsenic (As) .
  • the first and second conductivity type semiconductor layers may be formed of at least one of Group III-V or Group II-VI compound semiconductors.
  • the first and second conductive semiconductor layers may include at least one selected from the group consisting of GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, .
  • the first conductive semiconductor layer may be an n-type semiconductor layer doped with an n-type dopant such as Si, Ge, Sn, Se or Te.
  • the second conductive semiconductor layer may be a p-type semiconductor layer doped with a p-type dopant such as Mg, Zn, Ca, Sr or Ba.
  • the active layer may be formed of a compound semiconductor.
  • the active layer may be embodied, for example, in at least one of Group III-V or Group II-VII compound semiconductors.
  • the active layer may include a plurality of alternately arranged well layers and a plurality of barrier layers.
  • the pair of the well layer / barrier layer of the active layer may be formed of InGaN / GaN, GaN / AlGaN, AlGaN / AlGaN, InGaN / InGaN, InGaN / InGaN, AlGaAs / GaAs, InGaAs / GaAs, InGaP / GaP, AlInGaP / InGaP, InP / GaAs. ≪ / RTI >
  • the light emitting device 120 may be disposed on the package body 110.
  • the light emitting device 120 may be disposed on the first frame 111 and the second frame 112.
  • the light emitting device 120 may overlap the first frame 111 and the second frame 112 in the vertical direction, for example, in the Z axis direction.
  • the light emitting device 120 may be disposed in the cavity C.
  • the first and second bonding pads 121 and 122 of the light emitting device 120 may be spaced apart from each other below the light emitting structure 123.
  • the first and second bonding pads 121 and 122 may be disposed between the light emitting structure 123 and the first and second frames 111 and 112.
  • the first and second bonding pads 121 and 122 may face the frames 111 and 112 in the vertical direction.
  • the first bonding pad 121 may be disposed on the first frame 111.
  • the second bonding pad 122 may be disposed on the second frame 112.
  • the first bonding pad 121 may face the first frame 111 and the second bonding pad 122 may face the second frame 112.
  • the first bonding pad 121 and the second bonding pad 122 may be spaced apart from each other on the lower surface of the light emitting device 120.
  • the first bonding pad 121 may be disposed between the semiconductor layer of the light emitting structure 123 and the first frame 111.
  • the second bonding pad 122 may be disposed between the semiconductor layer of the light emitting structure 123 and the second frame 112.
  • the first bonding pad 121 may be disposed between the first conductive type semiconductor layer and the first frame 111.
  • the second bonding pad 122 may be disposed between the second conductive type semiconductor layer and the second frame 112.
  • the first bonding pad 121 and the second bonding pad 122 may be formed of one selected from the group consisting of Ti, Al, In, Ir, Ta, Pd, Co, Cr, Mg, Zn, Ni, Si, Layer or an alloy using at least one material or alloy selected from the group consisting of Hf, Pt, Ru, Rh, ZnO, IrOx, RuOx, NiO, RuOx / ITO, Ni / IrOx / Au, Ni / IrOx / And may be formed in multiple layers.
  • the light emitting device package 100 may include at least two openings.
  • the opening may be disposed in the first and second frames 111 and 112 or may be disposed in a body 113 disposed below the light emitting device 120.
  • the opening may include an opening vertically penetrating the upper surface and the lower surface.
  • the opening may include a first opening TH1 and a second opening TH2.
  • the first frame 111 may include the first opening TH1.
  • the second frame 112 may include the second opening TH2.
  • the first opening (TH1) may be provided in the first frame (111) or one or more.
  • the first opening (TH1) may be provided through the first frame (111).
  • the first opening TH1 may pass through the upper surface and the lower surface of the first frame 111 in the vertical direction Z.
  • the first opening TH1 may be disposed below the first bonding pad 121 of the light emitting device 120. [ The first opening TH1 may be provided in a direction perpendicular to the first bonding pad 121 of the light emitting device 120. [ The first opening TH1 may be provided in a state of being superimposed on the first bonding pad 121 of the light emitting device 120 in the vertical direction from the upper surface to the lower surface of the first frame 111. [
  • the second opening (TH2) may be provided in the second frame (112) or one or more.
  • the second opening (TH2) may be provided through the second frame (112).
  • the second opening portion TH2 may be provided through the upper surface and the lower surface of the second frame 112 in a vertical direction.
  • the second opening TH2 may be disposed below the second bonding pad 122 of the light emitting device 120. [ The second opening portion TH2 may be provided to overlap with the second bonding pad 122 of the light emitting device 120. [ The second opening portion TH2 may be provided in a superimposed manner with the second bonding pad 122 of the light emitting device 120 in the direction from the upper surface to the lower surface of the second frame 112. [
  • the first opening TH1 and the second opening TH2 may be spaced apart from each other.
  • the first opening portion TH1 and the second opening portion TH2 may be spaced apart from each other below the lower surface of the light emitting device 120.
  • the first opening TH1 and the second opening TH2 may overlap the light emitting device 120 in the third direction.
  • the first opening TH1 and the second opening TH2 may be disposed in a region overlapping the light emitting device 120 and may be spaced apart from the body 113.
  • the width W2 of the upper region of the first opening TH1 in the X direction is smaller than the width W1 of the first bonding pad 121 in the X direction Or the like.
  • the width of the upper region of the second opening portion TH2 in the X direction may be less than or equal to the width of the second bonding pad 122.
  • the widths of the first and second openings TH1 and TH2 in the X direction may be the same or different from each other.
  • the widths of the first and second bonding pads 121 and 122 in the X direction may be the same or different from each other.
  • the length W12 of the upper region of the first opening TH1 in the Y direction is smaller than the length W11 of the first bonding pad 121 Or the like.
  • the length W13 of the upper region of the second opening TH2 in the Y direction may be less than or equal to the length W14 of the second bonding pad 122 as shown in FIG.
  • the lengths W2 and W5 of the first and second openings TH1 and TH2 in the Y direction may be different from each other or the same.
  • the lengths W1 and W6 of the first and second bonding pads 121 and 122 in the Y direction may be different or the same.
  • the upper surface area of each of the openings TH1 and TH2 may be 50% or more of the bottom surface area of the bonding pads 121 and 122 or 50% to 110%.
  • Each of the openings TH1 and TH2 and each of the bonding pads 121 and 122 may have a non-overlapping region that does not overlap with a partially facing region. Therefore, the first bonding pad 121 and the first frame 111 of the light emitting device 120 can be attached by the material provided by the first opening TH1. In addition, the second bonding pad 122 and the second frame 112 of the light emitting device 120 may be attached by the material provided by the first opening TH1.
  • the distance from the upper region of the second opening TH2 to the side end of the second bonding pad 122 in the X direction may be 40 micrometers or more, for example, 40 to 60 micrometers.
  • the second bonding pad 122 can secure a process margin for preventing exposure at the bottom of the second opening portion TH2.
  • the distance is less than 60 micrometers, the area of the second bonding pad 122 exposed to the second opening portion TH2 can be ensured, and the second bonding portion exposed by the second opening portion TH2 can be secured.
  • the resistance of the pad 122 can be lowered and the current injection through the second bonding pad 122 exposed by the second opening portion TH2 can proceed smoothly.
  • the width W2 of the upper region of the first opening TH1 in the X direction is smaller than the width of the lower region of the first opening TH1, TH3). ≪ / RTI >
  • the width of the upper area of the second opening TH2 may be smaller than the width of the lower area of the second opening TH2 or may be provided in the opening TH3 having the same width as in Fig.
  • the circumferential surfaces of the openings TH1 and TH2 may be convex curved surfaces S1, or may be a plane S2 perpendicular to Fig.
  • the openings TH1, TH2, TH3, and TH5 may be provided in such a shape that the width in the X or Y direction gradually decreases from the lower region to the upper region, as shown in Figs. 19, 21, and 22.
  • the circumferential surfaces S1, S3 and S4 between the upper and lower regions of the first and second openings TH1 and TH2 may be a plurality of inclined planes S3 having different slopes or curved surfaces S1 ) Or a curved surface S4 having a different curvature.
  • the openings TH1, TH2, TH3, TH4 and TH5 may be at least one of a flat surface, a sloped surface and a curved surface. If the material of the frames 111, 112 is an insulating material, And Fig. 20, respectively. When the opening portion is made of a conductive material, it may be provided in a shape as shown in Figs. 19 to 22. Fig.
  • the gap between the first opening TH1 and the second opening TH2 in the lower surface region of the first frame 111 and the second frame 112 may be 100 micrometers or more, Meter.
  • the gap between the openings TH1 and TH2 may be a minimum distance to prevent an electrical short between the bonding pads when the light emitting device package 100 is mounted on a circuit board, a submount, or the like.
  • the light emitting device package 100 may include an adhesive 130.
  • the adhesive 130 may be disposed between the body 113 and the light emitting device 120.
  • the adhesive 130 may be disposed between the upper surface of the body 113 and the lower surface of the light emitting device 120.
  • the adhesive 130 may be superimposed in the Z axis direction perpendicular to the light emitting device 120.
  • the adhesive 130 may be adhered to the light emitting device 120 and the body 113.
  • the adhesive 130 may be disposed between the first bonding pad 121 and the second bonding pad 122 of the light emitting device 120 or may be in contact with the first and second bonding pads 121 and 122.
  • the light emitting device package 100 may include a recess (R).
  • the recess R may be provided on the body 113 or the body 113.
  • the recess R may be provided between the first opening TH1 and the second opening TH2.
  • the recess (R) may be recessed in a downward direction from an upper surface of the body (113).
  • One or more recesses (R) may be disposed under the light emitting device 120.
  • the recesses R may be provided to overlap with the light emitting device 120 in the Z direction.
  • the adhesive 130 may be disposed in the recess R.
  • the adhesive 130 may provide a stable fixing force between the light emitting device 120 and the package body 110.
  • the adhesive 130 may provide a stable fixing force between the light emitting device 120 and the body 113.
  • the adhesive 130 may be disposed in direct contact with the upper surface of the body 113.
  • the adhesive 130 may be disposed in direct contact with the lower surface of the light emitting device 120.
  • the adhesive 130 may include at least one of an epoxy-based material, a silicone-based material, a hybrid material including an epoxy-based material and a silicon-based material . Also, as an example, if the adhesive 130 includes a reflective function, the adhesive may comprise white silicone.
  • the adhesive 130 may provide a stable fixing force between the body 113 and the light emitting device 120.
  • the adhesive 130 may provide a light diffusion function between the light emitting device 120 and the body 113 when light is emitted to the lower surface of the light emitting device 120.
  • the adhesive 130 may provide a light diffusion function. Accordingly, the light extraction efficiency of the light emitting device package 100 can be improved.
  • the adhesive 130 may reflect light emitted from the light emitting device 120.
  • the adhesive 130 may be formed of a material including TiO 2 , Silicone, and the like.
  • the depth T1 of the recess R is greater than the depth T2 of the first opening TH1 or the depth T2 of the second opening TH2 Can be provided.
  • the depth T1 of the recess R may be determined in consideration of the adhesive force of the adhesive 130.
  • the depth T1 of the recess R may take into account a stable strength of the body 113 or may cause cracks in the light emitting device package 100 due to heat emitted from the light emitting device 120. [ Can be determined not to occur.
  • the recess R may provide a proper space in which an under-fill process may be performed under the light emitting device 120.
  • the underfilling process may be a process of mounting the light emitting device 120 on the package body 110 and disposing the adhesive 130 under the light emitting device 120.
  • the underfill process is performed by placing the adhesive 130 in the recess R for mounting through the adhesive 130 in the process of mounting the light emitting device 120 on the package body 110 And disposing the light emitting device 120.
  • the recess R may be provided at a depth greater than the first depth so that the adhesive 130 may be sufficiently provided between the lower surface of the light emitting device 120 and the upper surface of the body 113.
  • the recesses R may be provided at a second depth or less to provide stable strength of the body 113.
  • the depth T1 of the recess R and the width W4 in the X direction may affect the forming position and fixing force of the adhesive 130.
  • the depth T1 and the width W4 of the recess R may be determined so that a sufficient fixing force can be provided by the adhesive 130 disposed between the body 113 and the light emitting device 120 .
  • the depth (T1) of the recess (R) may be greater than or equal to 40 micrometers.
  • the width W4 of the recess R may be narrower than the gap between the first bonding pad 121 and the second bonding pad 122 in the X direction of the light emitting device 120. [ The width W4 may be greater than 140 micrometers, or may be provided in the range of 140 to 160 micrometers. The length of the recess R in the Y direction may be larger or smaller than the length of the light emitting device 120 in the Y direction so as to guide the formation of the adhesive 130, have.
  • the depth T2 of the first opening TH1 may be equal to the thickness of the first frame 111. [ The depth T2 of the first opening TH1 may be provided to a thickness sufficient to maintain a stable strength of the first frame 111. [ The depth T2 of the second opening portion TH2 may be the same as the thickness of the second frame 112. The depth T2 of the second opening portion TH2 may be provided to a thickness that can maintain stable strength of the second frame 112.
  • the depth T2 of the first opening TH1 and the depth T2 of the second opening TH2 may be the same as the thickness of the body 113.
  • the depth T2 of the first opening portion TH1 and the depth T2 of the second opening portion TH2 may be provided to maintain a stable strength of the body 113.
  • the depth T2 of the first opening TH1 may be 180 micrometers or more, or 180 to 220 micrometers.
  • the difference in thickness of the depth (T2-T1) may be selected to be greater than 100 micrometers. This is in consideration of the thickness of the injection process capable of providing crack free of the body 113.
  • the ratio of the T1 depth to the T2 depth may be provided from 2 to 10.
  • the depth of T2 may be provided at 200 micrometers
  • the depth of T1 may be provided at 20 micrometers to 100 micrometers.
  • a light emitting device package 100 may include a molding part 140.
  • the molding part 140 may be provided on the light emitting device 120.
  • the molding part 140 may be disposed on the first frame 111 and the second frame 112.
  • the molding part 140 may be disposed in the cavity C provided by the package body 110.
  • the molding part 140 may include an insulating material.
  • the molding unit 140 may include wavelength conversion means for receiving light emitted from the light emitting device 120 and providing wavelength-converted light.
  • the molding unit 140 may include at least one selected from the group including phosphors, quantum dots, and the like.
  • the light emitting device 120 may emit light of blue, green, red, white, infrared, or ultraviolet rays.
  • the above-mentioned phosphors or quantum dots may emit blue, green and red light.
  • the molding part 140 may not be formed.
  • the light emitting device package 100 may include a first conductive portion 321 and a second conductive portion 322.
  • the first conductive portion 321 may be spaced apart from the second conductive portion 322.
  • the first conductive portion 321 may be disposed in the first opening TH1.
  • the first conductive part 321 may be disposed below the first bonding pad 121.
  • the width and length of the first conductive part 321 in the X and Y directions may be less than the width and length of the first bonding pad 121.
  • the first bonding pad 121 may have a width in the X direction perpendicular to the Z direction in which the first opening TH1 is formed.
  • the width of the first bonding pad 121 may be greater than the width W2 of the first opening TH1 in the X direction.
  • the first conductive part 321 may be disposed in direct contact with the lower surface of the first bonding pad 121.
  • the first conductive part 321 may be electrically connected to the first bonding pad 121.
  • the first frame 111 may be disposed around the first conductive part 321.
  • the second conductive portion 322 may be disposed in the second opening portion TH2.
  • the second conductive part 322 may be disposed under the second bonding pad 122.
  • the width and length of the second conductive portion 322 in the X and Y directions may be smaller than the width and length of the second bonding pad 122.
  • the second bonding pad 122 may have a width W13 in the X direction perpendicular to the Z direction in which the second opening portion TH2 is formed.
  • the width W13 of the second bonding pad 122 in the X direction may be greater than the width W14 of the second opening TH2 in the X direction.
  • the second conductive part 322 may be disposed in direct contact with the lower surface of the second bonding pad 122.
  • the second conductive portion 322 may be electrically connected to the second bonding pad 122.
  • the second frame 112 may be disposed around the second conductive portion 322.
  • the first conductive portion 321 and the second conductive portion 322 may be formed of one material selected from the group consisting of Ag, Au, Pt, Sn, Cu, Zn, In, Bi, . ≪ / RTI >
  • the first conductive portion 321 and the second conductive portion 322 may be formed of a material capable of ensuring a conductive function.
  • the first and second conductive parts 321 and 322 are solder pastes, and may be formed by mixing powder particles or particles and flux.
  • the solder paste may include Sn-Ag-Cu, and the weight percentage of each metal may be varied.
  • the first conductive portion 321 and the second conductive portion 322 may be formed using a conductive paste.
  • the conductive paste may include a solder paste, a silver paste, or the like, and may be composed of a multi-layer or an alloy composed of different materials or a single layer.
  • the light emitting device package 100 can supply power to the first bonding pad 121 through the first conductive portion 321 of the first opening TH1, TH2 through the second conductive portion 322 of the second bonding pad 122.
  • the first and second frames 111 and 112 may be electrically connected to the bonding pads 121 and 122 of the light emitting device 120.
  • the bonding pads 121 and 122 of the light emitting device 120 may be electrically connected to at least one or both of the first and second conductive parts 321 and 322 and the frames 111 and 112. Accordingly, the light emitting device 120 can be driven by the driving power supplied through the first bonding pad 121 and the second bonding pad 122.
  • the light emitted from the light emitting device 120 can be provided in an upper direction of the package body 110.
  • the light emitting device package 100 may include a first lower recess R10 and a second lower recess R20.
  • the first lower recess R10 and the second lower recess R20 may be spaced apart from each other.
  • the first lower recess (R10) may be provided on the lower surface of the first frame (111).
  • the first lower recess R10 may be concave in the upper surface direction on the lower surface of the first frame 111.
  • the first lower recess R10 may be spaced apart from the first opening TH1.
  • a resin part may be provided in the first lower recess R10.
  • the resin part filled in the first lower recess R10 may be provided with the same material as the body 113.
  • the resin part may be selected from materials having poor adhesion and wettability with the first and second conductive parts 321 and 322.
  • the resin part may be selected from materials having low surface tension with respect to the first and second conductive parts 321 and 322.
  • a resin part filled in the first lower recess R10 may be provided in the process of forming the first frame 111, the second frame 112, and the body 113 through an injection process or the like .
  • the resin part filled in the first lower recess R10 may be disposed around the lower surface area of the first frame 111 providing the first opening TH1.
  • the lower surface of the first frame 111 providing the first opening TH1 may be disposed in a shape of an island in a state separated from a lower surface of the first frame 111 surrounding the first frame 111.
  • the lower surface of the first frame 111 providing the first opening TH1 is divided into a resin portion filled in the first lower recess R10 and a lower portion of the body 113
  • the second frame 111 may be isolated from the surrounding first frame 111.
  • the material of the resin part is poor in adhesive force or wettability with the first and second conductive parts 321 and 322, or is low in surface tension with respect to the first and second conductive parts 321 and 322, A part of the first and second conductive parts 321 and 322 can be separated from the first and second openings TH1 and TH2.
  • the material of the resin part or the body 113 filled in the first and second lower recesses R10 and R20 is such that the conductive parts 321 and 322 are out of the openings TH1 and TH2, Can be prevented.
  • the resin or the body 113 may be made of a material having poor adhesion, wettability and surface tension with the first and second conductive parts 321 and 322.
  • the material of the first and second conductive parts 321 and 322 may be selected to have good adhesion properties with the first and second frames 111 and 112.
  • the material of the first and second conductive parts 321 and 322 may be selected to have poor adhesion properties with the resin part and the body 113.
  • the first conductive portion 321 may be prevented from overflowing or spreading out of the region provided with the resin portion or the body 113 in the first opening TH1, Can be stably placed in the provided area. Therefore, the first conductive portion 321 disposed in the first opening TH1 can be prevented from being extended by the resin portion or the outer region of the first lower recess R10. In addition, the first conductive portion 321 can be stably connected to the lower surface of the first bonding pad 121 in the first opening TH1.
  • the first conductive portion 321 may extend from the first opening TH1 to the first lower recess R10. Therefore, the first conductive part 321 and / or the resin part may be disposed in the first lower recess R10.
  • the second lower recess R20 may be provided on the lower surface of the second frame 112. [ The second lower recess R20 may be concave on the lower surface of the second frame 112 in the upper surface direction. The second lower recess R20 may be spaced apart from the second opening TH2.
  • a resin part filled in the first and second lower recesses R10 and R20 is formed by the injection molding process of the first frame 111, the second frame 112, and the body 113 In the process.
  • the resin portion filled in the second lower recess R20 may be disposed around the lower surface area of the second frame 112 that provides the second opening TH2.
  • the lower surface of the second frame 112 providing the second opening TH2 is disposed in an island shape and can be separated from the lower surface of the second frame 112 around the island. 2
  • the lower surface of the second frame 112, which provides the second opening TH2 has a resin portion filled in the second lower recess R20 and a lower portion of the body 113 May be isolated from the surrounding second frame 112 due to the material of the second frame 112. Accordingly, the second conductive portion 322 can be prevented from flowing outside the second opening portion TH2, or overflowing or spreading out of the region where the resin portion or the body 113 is provided.
  • the second conductive portion 322 can be stably disposed in the region where the second opening portion TH2 is provided. Accordingly, the first conductive part 322 disposed in the second opening TH2 can be prevented from being extended by the outside of the resin part or the second lower recess R20. In addition, the second conductive portion 322 can be stably connected to the lower surface of the second bonding pad 122 in the second opening portion TH2.
  • the first conductive portion 321 and the second conductive portion 322 may not contact each other.
  • the first and second conductive parts 321 and 322 can easily control the amount of the implantation.
  • the second conductive portion 322 may extend from the second opening TH2 to the second lower recess R20. Therefore, the second conductive part 321 and / or the resin part may be disposed in the second lower recess R20.
  • the lower recesses R10 and R20 may be arranged in one or more of the frames 111 and 112.
  • the conductive portions 321 and 322 to be cured may be electrically connected to the bonding pads 321 and 322 of the light emitting device 120 in contact with the conductive portions 321 and 322, (121, 122).
  • the conductive parts 321 and 322 attract the bonding pads 121 and 122 of the light emitting device 120, the first and second bonding pads 121 and 122 are partially removed from the light emitting structure 123 or the semiconductor layer.
  • the problem of separation may occur, the contact area between the bonding pad and the conductive portion may be reduced, and the power supply efficiency may be lowered.
  • the interface between the semiconductor layer and the bonding pads 121 and 122 can be separated so that the power supplied to the bonding pads 121 and 122 can not be smoothly supplied to the semiconductor layer.
  • the contact area of the bonding pads 121 and 122 of the light emitting device 120 in the embodiment of the present invention may be dispersed by the noncontact area or may be reduced in contact area with the conductive parts 321 and 322 for partial contact with the conductive parts 321 and 322.
  • DST Die Shear Strength
  • the adhesive strength between the adhesive 130 and the light emitting device 120 may not fall below a predetermined level even if the adhesive layer 121 and the adhesive layer 122 are dispersed and contacted or partially contacted.
  • At least one or both of the bonding pads 121 and 122 of the light emitting device 120 in the embodiment of the present invention may include a non-contact area with the conductive parts 321 and 322 in the openings TH1 and TH2. At least one or both of the first and second bonding pads 121 and 122 may include a region that is not in contact with a region in contact with the conductive portions 321 and 322 on the openings TH1 and TH2. Each of the first and second bonding pads 121 and 122 may include a contact region and a non-contact region.
  • a region contacting each of the conductive portions 321 and 322 in each of the first and second bonding pads 121 and 122 is a contact region, and a non-contact region may be defined as a non-contact region.
  • the contact region may include one or more regions.
  • the non-contact region in each of the bonding pads 121 and 122 may include one or more regions.
  • the contact area may be a part of the lower surface of the bonding pads 121 and 122, and the non-contact area may be an open area without the bonding pad or an area where an insulating material is formed on the bonding pad surface.
  • the non-contact region may be a concave portion concave from the bonding pad.
  • the concave portion may be a concave portion of a bonding pad of a light emitting device described later.
  • the first bonding pad 121 of the light emitting device 120 may include first contact regions 21 and 22 and a first non-contact region 23.
  • the first contact areas 21 and 22 may be separated into one or a plurality of areas and the plurality of first contact areas 21 and 22 may be connected to each other by a first connection part 24.
  • the first connection portion 24 may be in contact with or non-contact with the conductive portions 321 and 322.
  • the first connection part 24 connects the power source between the first contact areas 21 and 22 so that the first connection part 24 can be electrically connected to the conductive parts 321 and 322, To deliver power to other areas.
  • the first non-contact area 23 may be an empty area or the resin part may be filled.
  • the first non-contact area 23 of the first bonding pad 121 may be adjacent to or located between the first contact areas 21 and 22.
  • the area of the first non-contact area 23 may be smaller than the area of the top surface of the first opening TH1.
  • the first non-contact area 23 may be less than or equal to the width W11 of the first bonding pad 121 in the X direction or the length W1 of the first bonding pad 121 in the Y direction.
  • the first non-contact area 23 may be disposed in one or a plurality of areas overlapping the first opening TH1.
  • the width W12 in the X direction in the first opening TH1 may be less than or equal to the length W2 in the Y direction.
  • the width W14 in the X direction in the second opening portion TH2 may be smaller than or equal to the length W6 in the Y direction.
  • the area of the imaginary line connecting the outer rim of the first bonding pad 121 may be larger than the area of the top surface of the first opening TH1.
  • the area of the imaginary line connecting the outer rim of the second bonding pad 122 may be larger than the area of the top surface of the second opening TH2.
  • the top surface area of the first bonding pad 121 may be smaller than or equal to the top surface area of the second bonding pad 122, but the present invention is not limited thereto.
  • the second bonding pad 122 of the light emitting device 120 may include a second contact region 31, 32 and a second non-contact region 33.
  • the second non-contact area 33 may be an empty area or the resin part may be filled.
  • the second contact areas 31 and 32 may be separated into one or a plurality of areas and the plurality of second contact areas 31 and 32 may be connected to each other by a second connection part 34.
  • the second connection portion 34 may be in contact with or non-contact with the conductive portions 321 and 322.
  • the second connection portion 34 connects the power source between the plurality of second contact regions 31 and 32 so that the second connection portion 34 can be electrically connected to the conductive portions 321 and 322, To deliver power to other areas.
  • the second non-contact area 33 in the second bonding pad 122 may be disposed adjacent to the second contact area 31 or 32 or between the second contact areas 31 and 32.
  • the area of the second non-contact area 33 may be smaller than the area of the top surface of the second opening TH2.
  • the second non-contact area 33 may be less than or equal to the width W13 of the second bonding pad 122 in the X direction or the length W6 of the second bonding pad 122 in the Y direction.
  • the second non-contact area (33) may be disposed in one or a plurality of areas overlapping the second opening (TH2).
  • the first opening portion TH1 and the second opening portion TH2 may have a relationship of W12 ⁇ W11 and W14 ⁇ W13 in the X direction, and W2 ⁇ W1 and W5 ⁇ W6 in the Y direction . ≪ / RTI >
  • the contact areas 21, 22, 31 and 32 of the conductive parts 321 and 322 and the bonding pads 121 and 122 can be dispersed through the first and second openings TH1 and TH2 and transmitted to the bonding pads 121 and 122 The external force can be dispersed.
  • the first contact regions 21 and 22 of the first bonding pad 121 are in contact with the first conductive portions 321 filled in the first opening TH1,
  • the second conductive layer 33 may overlap the first opening TH1 and the first conductive portion 321 in the Z direction. Since the first non-contact area 33 corresponds to the first conductive part 321, the first contact area 21 and the second contact area 22 may be spaced apart from the first conductive part 321.
  • the upper surface of the first conductive part 321 corresponding to the first non-contact area 23 may have a concave curved surface C1.
  • the first non-contact area 33 may be disposed between the first contact areas 21 and 22 in the Y direction or may be disposed adjacent to the center rather than the Y direction edge part of the light emitting device 120.
  • the second contact regions 31 and 32 of the second bonding pad 122 are in contact with the second conductive portions 322 filled in the first opening TH1,
  • the region 33 may overlap the second opening portion TH2 and the second conductive portion 322 in the Z direction. Since the second non-contact area 33 corresponds to the second conductive part 322, the second contact area 31 and 32 may be spaced apart from the second conductive part 322.
  • the upper surface of the second conductive part 322 corresponding to the second non-contact area 33 may include a concave curved surface C1.
  • the second non-contact area 33 may be disposed between the second contact areas 31 and 32 in the Y direction or may be disposed adjacent to the center rather than the Y direction edge part of the light emitting device 120.
  • the adhesive 130 may be disposed on the outer sides of the first and second non-contact areas 23 and 33 of the first and second bonding pads 121 and 122 or the resin part 135 may be disposed as shown in FIG. The flow of the negative portion can be blocked.
  • the contact area between the conductive parts 321 and 322 and the first and second bonding pads 121 and 122 may be smaller than the top surface area of each of the openings TH1 and TH2 by a non-contact area.
  • Each of the contact areas of the first and second bonding pads 121 and 122 may have a circular shape, a polygonal shape, an elliptical shape, or a shape having a curved line or a straight line.
  • the non-contact area of each of the bonding pads 121 and 122 may be opened in a downward direction and open in at least one of an X direction, a Y direction, and a diagonal direction, and the bottom view shape may be circular, polygonal, . ≪ / RTI >
  • the first and second conductive parts 321 and 322 are formed on the first and second contact areas 21, 22, 31 and 32 of the first and second bonding pads 121 and 122,
  • the areas of the first and second contact areas 21, 22, 31 and 32 are the areas of the parts 20 and 30 overlapping the first and second openings TH1 and TH2, (Hereinafter, referred to as particles) constituting the two conductive portions 321 and 322, respectively.
  • the size of the piclet 320 may be 10 micrometers, a range of 10 to 40 micrometers, or a range of 20 to 40 micrometers. When the size of the particle 320 is out of the above range, the printability and wettability of the solder paste filled in the openings TH1 and TH2 may be deteriorated, and high reliability can not be maintained.
  • the portions 20 and 30 overlapping the first and second openings TH1 and TH2 in the first and second contact regions 21 and 22 and 31 and 32 of the first and second bonding pads 121 and 122, May be at least two times the area of the particle 320.
  • the radius of the particle (320) is r
  • the minimum particle size of the respective contact areas (21,22,32,33) in contact with each of the first and second conductive portions (321 322) is obtained as a ⁇ r 2
  • first and second contact areas 21, 22, 31 and 32 of the first and second bonding pads 121 and 122 are provided at least twice the area of the picl 320, (21, 22, 31, 32) can improve the printability and wettability with the solder paste and maintain high reliability.
  • the minimum area overlapping the first and second openings TH1 and TH2 in the first and second non-contact areas 23 and 33 of the first and second bonding pads 121 and 122 is a distance It can be more than 1.5 times the size.
  • the radius of the particle (320) is r
  • the minimum area of the first and second conductive portions (321 322), non-contact areas (23,33) being non-contact with each area as determined by [ ⁇ ⁇ r 2] 1.5 times or more.
  • the first and second non-contact regions 23 and 33 of the first and second bonding pads 121 and 122 may be provided at least 1.5 times as large as the area of the puck 320.
  • the contact area between the first and second conductive parts 321 and 322 and the openings TH1 and TH2 can be reduced, and the pulling force of the bonding pads 121 and 122 can be dispersed
  • the contact failure with the bonding pads 121 and 122 can be reduced and the reliability can be improved.
  • the widths W31, W41 and W42 of the contact areas 21, 22, 31 and 32 in the Y direction, when the non-contact areas 23 and 33 are formed in the X direction in the bonding pads 121 and 122, May be at least two times the particle diameter or may be in the range of two to four times the particle diameter.
  • the widths W31, W41, and W42 may be 40 micrometers or more and 40-100 micrometers.
  • the widths W32 and W43 in the Y direction of the non-contact areas 23 and 33 may be 1.5 times or more the particle diameter.
  • the widths W32 and W43 of the non-contact areas 23 and 33 in the Y direction may be in a range of 30 micrometers or more, for example, 30 micrometers to 80 micrometers.
  • the width of the non-contact areas 23 and 33 in the X direction may be equal to or larger than the widths W32 and W43 in the Y direction.
  • the contact areas 21, 22, 31, and 32 of the first and second bonding pads 121 and 122 and the non-contact areas 23 and 33 have the widths, the contact areas 21, The bonding pads 121 and 122 can be dispersed in the bonding wires 121 and 122 and the bonding pads 121 and 122 of the light emitting device 120 can be reduced in reliability and reliability.
  • a protective layer 129 may be disposed around the first bonding pad 121.
  • the protective layer 129 may be exposed to a region that does not cover the bottom surface of the first bonding pad 121, for example, a region facing the first frame 111.
  • the protective layer 129 may have a thickness smaller than the thickness of the first bonding pad 121 to support and protect the first bonding pad 121.
  • the protective layer 129 may be disposed on a lower surface of the light emitting device 120.
  • the adhesive force F1 and F2 between the first conductive part 321 and the first bonding pad 121 may be dispersed in the first opening TH1.
  • the non-contact area 23 of the first bonding pad 121 may be disposed on the protective layer 129 to face the conductive parts 321 and 322.
  • the passivation layer 129 may be disposed around the second bonding pad 122.
  • the second bonding pad 122 and the protective layer 129 disposed around the second bonding pad 122 may be the same as those described above and will be described with reference to the above description.
  • a protective layer 129 may be disposed around the first and second bonding pads 121 and 122.
  • the protective layer 129 covers the outer circumference of the bottom surface of the first and second bonding pads 121 and 122 and exposes an inner area of the bottom surface of the first and second bonding pads 121 and 122.
  • the protective layer 129 can support the first bonding pad 121 when the bottom surface of the first bonding pad 121 contacts the first conductive part 321.
  • the protective layer 129 may partially contact the first conductive portion 321, or may include a portion that is not in contact with the first conductive portion 321 or in a non-contact portion.
  • the adhesive force F1 and F2 between the first and second conductive parts 321 and 322 and the first and second bonding pads 121 and 122 may be dispersed in the first and second openings TH1 and TH2.
  • the area of the non-contact region 23 can be adjusted by the protective layer 129 disposed on the first and second bonding pads 121 and 122.
  • the non-contact area 23 of the first and second bonding pads 121 and 122 may be disposed on the protection layer 29 to face the first and second conductive parts 321 and 322.
  • the second bonding pad 122 and the protective layer 129 disposed around the second bonding pad 122 will be described with reference to the above description.
  • the conductive portions 321 and 322 are filled with the first and second bonding pads 121 and 122 when the conductive portions 321 and 322 are filled in the first and second openings TH1 and TH2, Contact regions 21, 22, 31 and 32 of the non-contact regions 23 and 33 and leak in the lateral direction through the non-contact regions 23 and 33.
  • the conductive portions 321 and 322 may flow out through lateral directions F3 and F4 in which the non-contact regions 23 and 33 of the first and second bonding pads 121 and 122 are opened .
  • the adhesive 130 adhered between the light emitting device 120 and the body 113 can prevent the conductive parts 321 and 322 from leaking.
  • connection portions 24 and 34 of the first and second bonding pads 121 and 122 may be adjacent to the frames 111 and 112 or may be bonded to the conductive portions 321 and 322 as shown in FIG. In this case, the outflow of the conductive parts 321 and 322 can be blocked as shown in FIG.
  • the length W2 of the first opening TH1 in the Y direction may be greater than the length W1 of the first bonding pad 121 in the Y direction.
  • the length W5 of the second opening TH2 in the Y direction may be greater than the length W6 of the second bonding pad 122 in the Y direction.
  • At least one of the first and second bonding pads 121 and 122 may have a length W1 and W5 in the Y direction smaller than a length W2 and W6 in the Y direction of at least one of the first and second openings TH1 and TH2 have. In this case, the non-contact area of the first and second bonding pads 121 and 122 can be further increased.
  • At least one of the plurality of bonding pads may include an inner contact area 21A and an outer contact area 21B.
  • the non-contact area 23 of the bonding pad 121 may be disposed between the contact area 21A and the contact area 21B.
  • the non-contact area 23 may separate the inner and outer contact areas 21A and 21B.
  • the bonding pads may be applied to the first and second bonding pads as shown in FIG.
  • the first bonding pad 121 may include a non-contact region 23 between the inner and outer contact regions 21A and 21B.
  • the external contact area 21B may be electrically connected to the frame 111.
  • the second bonding pad 122 may have a non-contact region 33 disposed between the inner and outer contact regions 31A and 32A and may be electrically connected to the frame 112.
  • the contact areas 21A, 21B, 31A, and 32A of the first and second bonding pads 121 and 122 may be larger than the contact areas of the first and second bonding pads 121 and 122 with the first and second conductive pads 321 and 322, respectively.
  • the width of the outer contact areas 21B and 32A may be twice or more the diameter of the fiber, so that the outer contact areas 21B and 32A can be stably connected to the frames 111 and 112.
  • the top surface area of the first bonding pad 121 may be equal to or less than the top surface area of the second bonding pad 122.
  • the top surface area of the first opening TH1 may be equal to or smaller than the top surface area of the second opening TH2.
  • connection portion 24 may be connected to a plurality of contact areas 21A and 21B by a connection part 24.
  • the position of the connection portion 24 may be a center position of the plurality of contact regions 21A and 21B.
  • the connection portion 24 may extend in a direction perpendicular or inclined to the contact regions 21A and 21B.
  • the connection portion 24 may be one or more.
  • the connection portion 24 may be a region in contact with the conductive portions 321 and 322.
  • the shape of the bonding pad can be applied as shown in FIG.
  • the first bonding pad 121 may have a connection portion 24 between a plurality of contact regions 21A and 21B and a non-contact region 23 on both sides of the connection portion 24 .
  • the first bonding pad 121 may be connected to the connection portion 24 between the plurality of contact regions 21A and 21B and may be in contact with the conductive portion.
  • the non-contact area 23 of the first bonding pad 121 may be separated on both sides by the connection part 24.
  • the minimum width of the connecting portion 24 may be larger or smaller than the particle diameter, but the present invention is not limited thereto.
  • the first bonding pad 121 is provided with a connection portion 24 between a plurality of contact regions 21A and 21B and may be in contact with the conductive portion.
  • the width of the first bonding pad 121 in the X direction and the length in the Y direction may be larger than the opening.
  • the second bonding pad 122 may include a connection portion 34 between the plurality of contact regions 31A and 31B and a non-contact region 33 on both sides of the connection portion 34.
  • the second bonding pad 122 may have a connecting portion 34 disposed between the plurality of contact regions 31A and 31B and may be in contact with the conductive portion.
  • the width of the second bonding pad 122 in the X direction and the length in the Y direction may be larger than the opening.
  • the top surface area of the first bonding pad 121 may be equal to or less than the top surface area of the second bonding pad 122.
  • the top surface area of the first opening TH1 may be equal to or smaller than the top surface area of the second opening TH2.
  • the bonding pads 121 and 122 may be connected to the inner contact area 25 and the outer contact area 26, respectively, in the diagonal direction by the connecting part 27.
  • At least two or more non-contact areas 28 may be arranged in the outer contact area 26 by a connecting part 27.
  • the minimum width of the non-contact area 28 may be at least 1.5 times the particle diameter, and the minimum width of the contact areas 25, 26 may be at least twice the particle diameter.
  • the bonding pads 121 and 122 may have a plurality of contact regions 35 and 36 disposed at corner portions of a polygonal shape, and the contact regions 35 and 36 may be connected to the connection portion 37.
  • the contact regions 35 and 36 may be circular, polygonal, or elliptical.
  • Each of the contact areas 35 and 36 may include a shape having a curved line or a straight line.
  • the non-contact region 37 may be provided between the contact regions 35 and 36.
  • the minimum width of the non-contact area 37 may be at least 1.5 times the particle diameter, and the minimum width of the contact areas 35 and 36 may be at least twice the particle diameter.
  • the bonding pads 121 and 122 may have a plurality of contact areas 41 and 42 arranged in a matrix, and the contact areas 41 and 42 may be connected to the connection part 44.
  • the non-contact area 43 may be provided between the contact areas 41 and 42. Two or three or more non-contact regions 43 may be separated by a connecting portion 44.
  • the contact areas 41 and 42 are arranged to surround at least three sides of the non-contact area 43, and the non-contact area 43 may be smaller than the area of the contact areas 41 and 42.
  • the minimum width of the non-contact area 43 may be at least 1.5 times the particle diameter, and the minimum width of the contact areas 41 and 42 may be at least twice the particle diameter.
  • the bonding pads 121 and 122 may include a contact region 45 around the non-contact region 47.
  • the contact area 45 cuts off the periphery of the non-contact area 47 and may be disposed larger than the area of the non-contact area 47.
  • the minimum width of the non-contact area 47 may be at least 1.5 times the particle diameter, and the minimum width of the contact area 45 may be at least twice the particle diameter.
  • the first and second bonding pads 121 and 122 may be connected to the conductive portion through the contact region and separated from the conductive portion through the non-contact region.
  • the contact region may be electrically connected to the frame through the conductive portion.
  • the contact area of the first and second bonding pads 121 and 122 may be larger than the contact area of the first and second bonding pads 121 and 122 with the conductive part. Accordingly, even if the contact regions of the respective bonding pads are separated from each other, it is possible to prevent deterioration in electrical characteristics and reduce the pulling force of the bonding pads.
  • the width of the outer contact area may be at least twice the diameter of the fiber, so that it can be stably connected to the frame.
  • the light emitting device package 100 may include a resin part 135.
  • the resin part 135 may be disposed between the first frame 111 and the light emitting device 120.
  • the resin part 135 may be disposed between the second frame 112 and the light emitting device 120.
  • the resin part 135 may be provided on the bottom surface of the cavity C provided in the package body 110.
  • the resin part 135 may be disposed on a side surface of the first bonding pad 121.
  • the resin part 135 may be disposed on a side surface of the second bonding pad 122.
  • the resin part 135 may be disposed under the light emitting structure 123.
  • the resin part 135 may include at least one of an epoxy-based material, a silicone-based material, a hybrid material including an epoxy-based material and a silicone-based material have.
  • the resin part 135 may be a reflecting part that reflects light emitted from the light emitting device 120, and may be a resin including a reflective material such as TiO 2 , or may include a white silicone .
  • the resin part 135 may be disposed below the light emitting device 120 to perform a sealing function.
  • the resin part 135 can improve adhesion between the light emitting device 120 and the first frame 111.
  • the resin part 135 can improve the adhesion between the light emitting device 120 and the second frame 112.
  • the resin part 135 can prevent the tilting of the light emitting device 120.
  • the resin part 135 may seal the periphery of the first bonding pad 121 and the second bonding pad 122.
  • the resin part 135 may be formed such that the first conductive part 321 and the second conductive part 322 are separated from the first opening part TH1 and the second opening part TH2, And can be prevented from being diffused and moved outwardly.
  • the first and second conductive parts 321 and 322 are diffused and moved in the outer surface direction of the light emitting device 120, the first and second conductive parts 321 and 322 are electrically connected to the active layer of the light emitting device 120 So that a short circuit problem may occur. Accordingly, when the resin part 135 is disposed, the first and second conductive parts 321 and 322 and the active layer can be prevented from being short-circuited, thereby improving the reliability of the light emitting device package.
  • the resin part 135 may reflect light emitted from the light emitting element 120 toward the upper part of the package body 110 The light extraction efficiency of the light emitting device package 100 can be improved.
  • the molding part 140 may be in direct contact with the first frame 111 and the second frame 112 without the resin part 135.
  • the light emitting device package may include a first upper recess R3 on a first frame 111 and a second upper recess R4 on a second frame 112.
  • the first upper recess R3 may be provided on the upper surface of the first frame 111.
  • the first upper recess R3 may be recessed from the upper surface of the first frame 111 in a downward direction.
  • the first upper recess R3 may be spaced apart from the first opening TH1.
  • the first upper recess R3 may be provided in a top view shape adjacent to three sides of the first bonding pad 121.
  • the first upper recess R 3 may be disposed along at least one side or three sides of the first bonding pad 121.
  • the second upper recess R4 may be provided on the upper surface of the second frame 112. [ The second upper recess R4 may be recessed in a downward direction from the upper surface of the second frame 112. [ The second upper recess R4 may be spaced apart from the second opening TH2. The second upper recess R4 may be provided such that a top view shape is provided adjacent to three sides of the second bonding pad 122. As an example, the second upper recess R4 may be disposed along at least one side or three sides of the second bonding pad 122. [
  • the resin part 135 may be provided to the first upper recess R3 and the second upper recess R4.
  • the resin part 135 may be disposed on a side surface of the first bonding pad 121.
  • the resin part 135 may be provided to the first upper recess R3 and extended to a region where the first bonding pad 121 is disposed.
  • the resin part 135 may be disposed under the light emitting structure 123.
  • the distance L11 from the end of the first upper recess R3 to the adjacent end of the light emitting device 120 may be several hundred micrometers or less.
  • the distance L11 from the end of the first upper recess R3 to the adjacent end of the light emitting device 120 may be equal to or less than 200 micrometers.
  • the distance L11 from the end of the first upper recess R3 to the adjacent end of the light emitting device 120 is set to a value equal to the distance L11 between the end of the first upper recess R3 and the tip of the light emitting element 120, .
  • the distance L11 from the end of the first upper recess R3 to the adjacent end of the light emitting device 120 is set such that the resin portion 135 applied to the first upper recess R3 1 bonding pad 121 is disposed in the region where the bonding pad 121 is disposed.
  • the resin part 135 may be disposed on a side surface of the second bonding pad 122.
  • the resin part 135 may be provided to the second upper recess R4 and extended to a region where the second bonding pad 122 is disposed.
  • the resin part 135 may be disposed under the light emitting structure 123.
  • the resin part 135 may be provided on the side surface of the light emitting structure 123.
  • the resin part 135 is disposed on the side surface of the light emitting structure 123 to effectively prevent the first and second conductive parts 321 and 322 from moving to the side surface of the light emitting structure 123.
  • the resin part 135 may be disposed below the active layer of the light emitting structure 123, Can be improved.
  • the first upper recess R3 and the second upper recess R4 may provide sufficient space for the resin part 135 to be provided.
  • the resin part 135 may include at least one of an epoxy-based material, a silicone-based material, a hybrid material including an epoxy-based material and a silicone-based material have.
  • the resin part 135 may include a reflective material, for example, and may include a white silicone including TiO 2 and / or Silicone.
  • the resin part 135 may be disposed below the light emitting device 120 to perform a sealing function. In addition, the resin part 135 can improve adhesion between the light emitting device 120 and the first frame 111. The resin part 135 can improve the adhesion between the light emitting device 120 and the second frame 112.
  • the resin part 135 may seal the periphery of the first bonding pad 121 and the second bonding pad 122.
  • the resin part 135 may be formed such that the first conductive part 321 and the second conductive part 322 are separated from the first opening part TH1 and the second opening part TH2, And can be prevented from being moved.
  • the resin part 135 When the resin part 135 includes a material having a reflection characteristic such as white silicon, the resin part 135 reflects light provided from the light emitting element 120 toward the upper part of the package body 110 The light extraction efficiency of the light emitting device package 100 can be improved.
  • the first conductive portion 321 and the second conductive portion 322 are formed in the opening portion, and then the resin portion 135 and the molding portion 140 are formed Process. Conversely, after the resin part 135 and the molding part 140 are formed, the first conductive part 321 and the second conductive part 322 may be formed in the opening part. According to another example of the manufacturing process of the light emitting device package according to the embodiment of the present invention, only the molding part 140 can be formed in the cavity of the package body 110 without forming the resin part 135 .
  • One or a plurality of the light emitting device packages may be arranged on the circuit board.
  • the bonding areas with the conductive parts can be dispersed by the contact and non-contact areas of the respective bonding pads of the light emitting device, and the bonding efficiency can be improved.
  • the light emitting device package 100 may be mounted on a submount, a circuit board, or the like.
  • a high temperature process such as a reflow process can be applied.
  • a re-melting phenomenon may occur in the bonding region between the lead frame and the light emitting device provided in the light emitting device package, and thereby the electrical connection between the light emitting device and the frame and the stability of the physical connection Can be weakened.
  • the first bonding pad and the second bonding pad of the light emitting device can receive driving power through the conductive part disposed in the opening.
  • the melting point of the conductive portion disposed in the opening portion can be selected to have a higher value than the melting point of the common bonding material.
  • the package body 110 does not need to be exposed to high temperatures in the process of manufacturing the light emitting device package. Therefore, according to the embodiment, it is possible to prevent the package body 110 from being exposed to high temperatures to be damaged or discolored.
  • the body 113 can be provided using not only expensive materials such as ceramics but also relatively inexpensive resin materials.
  • the body 113 may include at least one material selected from the group consisting of PPA (PolyPhtalAmide) resin, PCT (PolyCyclohexylenedimethylene Terephthalate) resin, EMC (Epoxy Molding Compound) resin and SMC can do.
  • one or a plurality of light emitting device packages 100 may be disposed on a circuit board 310 in the light source module 300 according to the embodiment.
  • the circuit board 310 may include a first pad 311, a second pad 312, and a substrate 313.
  • the substrate 313 may be provided with a power supply circuit for controlling the driving of the light emitting device 120.
  • the first bonding pad 121 is connected to the first pad 311 of the circuit board 310 through the first conductive portion 321 of the first opening TH1 of the light emitting device package 100, And the circuit board 310 may be connected to the second pad 312 through the second conductive portion 322 of the second opening TH2 so that power may be connected to the second bonding pad 122.
  • the substrate 313 of the circuit board 310 may be a flexible or non-flexible member.
  • the package body 110 may be disposed on the circuit board 310.
  • the first pad 311 and the first bonding pad 121 may be electrically connected to each other.
  • the second pad 312 and the second bonding pad 122 may be electrically connected to each other.
  • the first pad 311 and the second pad 312 may include a conductive material.
  • the first pad 311 and the second pad 312 may be formed of a material selected from the group consisting of Ti, Cu, Ni, Au, Cr, Ta, Pt, Sn, Ag, P, Fe, At least one selected material or alloy thereof.
  • the first pad 311 and the second pad 312 may be provided as a single layer or a multilayer.
  • first frame 111 and the second frame 112 are formed as an insulating frame
  • power can be supplied through the first and second conductive parts 321 and 322.
  • first frame 111 and the second frame 112 are formed as a conductive frame
  • power can be supplied through the first and second conductive parts 321 and 322 and the first and second frames 111 and 112.
  • 26 is another example of a light source module having a light emitting device package according to the embodiment.
  • one or more light emitting device packages 100 may be disposed on the circuit board 410.
  • the circuit board 410 may include a first pad 411, a second pad 412, and a substrate 413.
  • the substrate 313 may be provided with a power supply circuit for controlling the driving of the light emitting device 120.
  • the package body 110 may be disposed on the circuit board 410.
  • the first pad 411 and the first bonding pad 121 may be electrically connected to each other.
  • the second pad 412 and the second bonding pad 122 may be electrically connected to each other.
  • the first pad 411 of the circuit board 410 and the first conductive portion 321 may be electrically connected.
  • the second pad 412 of the circuit board 410 and the second conductive part 322 may be electrically connected to each other.
  • the first pad 411 may be electrically connected to the first frame 111.
  • the second pad 412 may be electrically connected to the second frame 112.
  • a separate bonding layer may be additionally provided between the first pad 411 and the first frame 111.
  • a separate bonding layer may be additionally provided between the second pad 412 and the second frame 112.
  • the first bonding pad and the second bonding pad of the light emitting device can be supplied with driving power through a conductive part disposed in the opening.
  • the melting point of the conductive portion disposed in the opening portion can be selected to have a higher value than the melting point of the common bonding material.
  • the light emitting device package according to the embodiment has an advantage that the electrical connection and the physical bonding force are not deteriorated because the re-melting phenomenon does not occur even when the light emitting device package according to the embodiment is bonded to the main substrate through a reflow process.
  • the package body 110 does not need to be exposed to high temperatures in the process of manufacturing the light emitting device package. Therefore, according to the embodiment, it is possible to prevent the package body 110 from being exposed to high temperatures to be damaged or discolored.
  • the light emitting device package 100 may be mounted on a submount, a circuit board, or the like.
  • a high temperature process such as a reflow process can be applied.
  • re-melting phenomenon occurs in the bonding region between the frame and the light emitting device provided in the light emitting device package, so that the stability of electrical connection and physical coupling can be weakened, And the optical and electrical characteristics and reliability of the light emitting device package may be deteriorated.
  • the first bonding pad and the second bonding pad of the light emitting device according to the embodiment can receive driving power through a conductive part disposed in the opening.
  • the melting point of the conductive portion disposed in the opening portion can be selected to have a higher value than the melting point of the common bonding material. Therefore, even when the light emitting device package 100 according to the embodiment is bonded to the main substrate through a reflow process, re-melting phenomenon does not occur, so that electrical connection and physical bonding force are not deteriorated There is no advantage.
  • 27 and 28 are side sectional views of a light emitting device package according to an embodiment of the present invention.
  • the light emitting device package may include a body 110B and a light emitting device 120.
  • FIG. 27 the light emitting device package may include a body 110B and a light emitting device 120.
  • the body 110B may provide a concave cavity C at the top.
  • the cavity (C) can reflect the incident light upward.
  • the cavity C may have an inclined side surface with respect to the bottom surface.
  • the body 110B may be made of polyphthalamide (PPA), polychloro tri phenyl (PCT), liquid crystal polymer (LCP), polyamide 9T, silicone, epoxy molding compound (EMC) Ceramics, photo sensitive glass (PSG), sapphire (Al 2 O 3 ), and the like.
  • the body (110B) may include a high refractive index filler, such as TiO 2 and SiO 2.
  • the light emitting device 120 may include a first bonding pad 121, a second bonding pad 122, and a light emitting structure 123 having a semiconductor layer.
  • the configuration of the light emitting device 120 will be described with reference to the description of the embodiments disclosed above.
  • the first bonding pads 1172 may be provided with different sizes of contact regions depending on regions. 29 shows an example in which the shapes and sizes of the first and second bonding pads 1172 and 1171 are modified to change the sizes of the contact area and the non-contact area.
  • the light emitting device 120 may be disposed on the body 110.
  • the first bonding pad 121 may be disposed on the lower surface of the light emitting device 120.
  • the second bonding pad 122 may be disposed on the lower surface of the light emitting device 120.
  • the body 110B may include a plurality of openings, for example, a first opening TH1 and a second opening TH2.
  • the first opening TH1 may be disposed below the first bonding pad 121 of the light emitting device 120 and may penetrate through a lower portion of the body 110B.
  • the first opening TH1 may be provided to overlap with the first bonding pad 121 of the light emitting device 120.
  • the second opening portion TH2 may be disposed under the second bonding pad 122 of the light emitting device 120 and may be provided through the lower portion of the body 110B.
  • the second opening TH2 may be provided to overlap with the second bonding pad 122 of the light emitting device 120.
  • At least one or both of the first bonding pad 121 and the second bonding pad 122 may include the contact region and the non-contact region described above, and a detailed description will be made with reference to the above description.
  • the first bonding pad 121 may include a first contact region 21, 22 and a first non-contact region 33.
  • the body 110B may include a recess (R).
  • the recess R may be recessed from the bottom surface of the cavity C to the lower surface of the body 110B.
  • the recess R may be disposed below the light emitting device 120 and may overlap the region between the first and second bonding pads 121 and 122.
  • the adhesive 130 may be disposed in the recess R. [ The adhesive 130 may be disposed between the light emitting device 120 and the bottom surface of the cavity C. The adhesive 130 may be disposed between the first bonding pad 121 and the second bonding pad 122. For example, the adhesive 130 may be disposed in contact with a side surface of the first bonding pad 121 and a side surface of the second bonding pad 122. The adhesive 130 may provide a stable fixing force between the light emitting device 120 and the body 110B. The adhesive 130 may be placed in direct contact with the bottom surface of the cavity C of the body 110, for example. In addition, the adhesive 130 may be disposed in direct contact with the lower surface of the light emitting device 120. For example, the adhesive 130 may include at least one of an epoxy-based material, a silicone-based material, a hybrid material including an epoxy-based material and a silicon-based material .
  • the adhesive 130 may provide a light diffusion function between the light emitting device and the body.
  • the adhesive 130 may provide a light diffusion function. Accordingly, the light extraction efficiency of the light emitting device package 300 can be improved.
  • the depth T1 of the recess R may be smaller than the depth T2 of the openings TH1 and TH2.
  • the depth T1 of the recess R may be determined in consideration of the adhesive force of the adhesive 130. 28, the depth T1 of the recess R may be determined by taking into consideration the stable strength of the mounting portion 111 or by considering the strength of the light emitting device package 300 by heat emitted from the light emitting device 120. [ As shown in FIG.
  • the recess R may provide a suitable space under which a kind of underfill process may be performed under the light emitting device 120.
  • the depth T1 of the recess R may be provided at 40 micrometers or more, for example, 40 to 60 micrometers.
  • the depth (T2-T1) may be selected to be at least 100 micrometers or more.
  • the ratio of the T1 depth to the T2 depth (T2 / T1) can be provided from 2 to 10.
  • the depth of T2 may be provided at 20 micrometers to 100 micrometers.
  • the length of the recess R in the Y direction may be greater than the length of the first and second openings TH1 and TH2.
  • the Y-direction length of the first and second openings TH1 and TH2 may be smaller than the length of the light emitting device 120 in the short axis direction.
  • the length of the recess R in the Y direction may be greater or smaller than the length of the light emitting device 120 in the minor axis direction.
  • the top view shape of the recess R may be an elliptical shape, a polygonal shape, or a circular shape.
  • One or more recesses (R) may be disposed in the lower region of the light emitting device 120.
  • the length of the recess R in the second direction Y may be longer or shorter than the length of the light emitting device 120.
  • the recesses R may be arranged in one or a plurality of locations along the second direction at a lower portion of the light emitting device 120.
  • the conductive parts 411 and 412 may be disposed in the first and second openings TH1 and TH2.
  • the conductive parts 411 and 412 are conductive materials and may be connected to the first and second bonding pads 121 and 122.
  • the conductive parts 411 and 412 may include one material or an alloy thereof selected from the group consisting of Ag, Au, Pt, Sn, Cu, Zn, In, Bi and Ti.
  • the conductive parts 411 and 412 are solder pastes, and may be formed of a powder or a mixture of particles and flux.
  • the solder paste may include Sn-Ag-Cu, and the weight percentage of each metal may be varied.
  • the first conductive portion 411 and the second conductive portion 412 may be formed using a conductive paste.
  • the conductive paste may include a solder paste, a silver paste, or the like, and may be composed of a multi-layer or an alloy composed of different materials or a single layer.
  • These conductive portions 411 and 412 may be in contact with the contact regions of the bonding pads 121 and 122 on the openings TH1 and TH2 and may be in non-contact with the non-contact region. This configuration will be described with reference to the description of the first embodiment. Since the conductive parts 411 and 412 have a noncontact area with respect to the first and second bonding pads 121 and 122 on the openings TH1 and TH2, the conductive parts 411 and 412 affect the bonding pads 121 and 122 by the conductive parts 411 and 412, respectively. The damage can be blocked. That is, the conductive portions 411 and 412 can disperse the pulling force of the first and second bonding pads 121 and 122, thereby preventing damage to the bonding pad.
  • 27 and 28 may include the resin portion described above, or may include the resin portion and the upper recess.
  • the light emitting device package according to the embodiment may be provided, for example, with a flip chip light emitting device.
  • the flip chip light emitting device may be a transmissive flip chip light emitting device that emits light in six directions, or a reflective flip chip light emitting device that emits light in five directions.
  • the reflection type flip chip light emitting device in which light is emitted in the five-sided direction may have a structure in which an insulating layer is disposed in a direction close to the body.
  • the reflective flip chip light emitting device may include a DBR (Distributed Bragg Reflector) or an ODR (Omni Directional Reflector) and / or a conductive reflective layer (e.g., Ag, Al, Ni, .
  • the flip chip light emitting device may include a first bonding pad electrically connected to the first conductive semiconductor layer and a second bonding pad electrically connected to the second conductive semiconductor layer, And may be provided as a horizontal light emitting device in which light is emitted between the first bonding pad and the second bonding pad.
  • the flip chip light emitting device having the six-sided light emitting unit may include a reflective flip chip light emitting device including an insulating layer disposed between the first and second bonding pads and a transmissive region through which light is emitted.
  • the transmissive flip chip light emitting device refers to a device that emits light to the top surface, four side surfaces, and six surfaces of the bottom surface.
  • the reflection type flip chip light emitting device means an element that emits light to the upper surface and the four side surfaces.
  • FIG. 29 is a plan view of a light emitting device according to an embodiment of the present invention
  • FIG. 30 is a side sectional view of a region passing through the first electrode and the first bonding pad in the light emitting device of FIG. 29, Sectional view of a region passing through the second electrode and the second bonding pad.
  • a first electrode 1141 which is disposed under the first bonding pad 1171 and the second bonding pad 1172 but is electrically connected to the first bonding pad 1171
  • a second electrode 1142 electrically connected to the pad 1172 is shown.
  • the light emitting device 1000 may include a light emitting structure 1110 disposed on a substrate 1105.
  • the substrate 1105 may be selected from the group consisting of a sapphire substrate (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP and Ge.
  • the substrate 1105 may have a concavo-convex pattern on its upper surface, and may be provided as a patterned sapphire substrate (PSS), for example.
  • PPS patterned sapphire substrate
  • the light emitting structure 1110 may include a first conductive semiconductor layer 1111, an active layer 1112, and a second conductive semiconductor layer 1113.
  • the active layer 1112 may be disposed between the first conductive semiconductor layer 1111 and the second conductive semiconductor layer 1113.
  • the active layer 1112 may be disposed on the first conductive semiconductor layer 1111, and the second conductive semiconductor layer 1113 may be disposed on the active layer 1112.
  • the substrate 1105 and the light emitting structure 1110 may be defined as a light emitting portion.
  • the first conductivity type semiconductor layer 1111 may be provided as an n-type semiconductor layer, and the second conductivity type semiconductor layer 1113 may be provided as a p-type semiconductor layer.
  • the first conductivity type semiconductor layer 1111 may be provided as a p-type semiconductor layer, and the second conductivity type semiconductor layer 1113 may be provided as an n-type semiconductor layer.
  • the light emitting structure 1110 includes a plurality of recesses Ra penetrating the second conductivity type semiconductor layer 1113 and the active layer 1112 to expose a portion of the first conductivity type semiconductor layer 1111, .
  • the light emitting device 1000 may include a light transmitting electrode layer 1130.
  • the light transmitting electrode layer 1130 may be disposed on the light emitting structure 1110.
  • the transmissive electrode layer 1130 may be disposed on the second conductive type semiconductor layer 113. Referring to FIG. 30, when the first insulating layer 1125 is disposed on a portion of the second conductive type semiconductor layer 113, the light transmitting electrode layer 1130 may be disposed on the first insulating layer 1125 .
  • the transmissive electrode layer 1130 can improve current diffusion and increase light output.
  • the light transmitting electrode layer 1130 may include at least one selected from the group consisting of a metal, a metal oxide, and a metal nitride.
  • the transmissive electrode layer 1130 may include a light-transmitting material.
  • the transparent electrode layer 1130 may be formed of a material such as ITO (indium tin oxide), IZO (indium zinc oxide), IZON (indium zinc oxide), IZTO (indium zinc tin oxide), IAZO gallium zinc oxide (IGTO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IrOx, RuOx, RuOx / ITO, Ni / IrOx / IrOx / Au / ITO, Pt, Ni, Au, Rh, and Pd.
  • ITO indium tin oxide
  • IZO indium zinc oxide
  • IZON indium zinc oxide
  • IZTO indium zinc tin oxide
  • AZO aluminum zinc oxide
  • ATO antimony tin oxide
  • GZO gallium zinc oxide
  • the light emitting device 1000 may include the insulating layers 1125, 1135, and 1170 on the light emitting structure 1110.
  • the insulating layers 1125, 1135, and 1170 may include a first insulating layer 1125 and a second insulating layer 1135.
  • the first insulating layer 1125 may be disposed on the light emitting structure 1110 and / or on the transparent electrode layer 1130.
  • the first insulating layer 1125 may include a plurality of first openings h1. Each of the first openings h1 may be overlapped with each of the recesses Ra in a third direction.
  • the second insulating layer 1135 may be disposed on the transparent electrode layer 1130.
  • At least one of the first insulating layer 1125, the second insulating layer 1135 and the third insulating layer 117 may be formed of, for example, Si x O y , SiO x N y , Si x N y , Al x O y And at least one material selected from the group consisting of: Light emitted between the first insulating layer 1125 and the second insulating layer 1135 may be incident on the adhesive disposed in a recessed region of the body as shown in FIG. The light emitted in the lower direction of the light emitting device can be optically diffused by the adhesive 130 (FIG. 3), and the light extraction efficiency can be improved.
  • Another insulating layer may be further disposed between the first and second insulating layers 1125 and 1135 to reflect the incident light in the adhesive direction.
  • At least one of the first and second insulating layers 1125 and 1135 may be a DBR (Distributed Bragg Reflector) layer or an ODR (Omni Directional Reflector) layer.
  • any one of the first and second insulating layers may be provided by stacking a DBR layer and an ODR layer.
  • first electrode 1141 and the second electrode 1142 may be arranged in different numbers of electrodes. For example, when the first electrode 1141 is an n-electrode and the second electrode 1142 is a p-electrode, the number of the second electrodes may be larger than that of the first electrode.
  • the electrical conductivity and / or resistance of the second conductivity type semiconductor layer 1113 and the first conductivity type semiconductor layer 1111 are different from each other, the first electrode 1141 and the second electrode 1142
  • the electrons and holes injected into the light emitting structure 1110 can be balanced and the optical characteristics of the light emitting device can be improved.
  • the first electrode 1141 and the second electrode 1142 may be formed as a single layer or a multilayer structure.
  • the first electrode 1141 and the second electrode 1142 may be ohmic electrodes.
  • the first electrode 1141 and the second electrode 1142 may be formed of a metal such as ZnO, IrOx, RuOx, NiO, RuOx / ITO, Ni / IrOx / Au, and Ni / IrOx / , At least one of Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au and Hf or an alloy of two or more of them.
  • the second insulating layer 1135 may include a plurality of second openings h2 disposed on the first insulating layer 1125 and overlapping the plurality of first openings h1 in the third direction, . ≪ / RTI >
  • the second insulating layer 1135 may include a third opening h3 spaced apart from the second opening h2. 29 and 30, the first electrode 1141 is disposed through the second opening h2 of the second insulating layer 1135 and the first opening h1 of the first insulating layer 1125,
  • the first electrode 1141 may be connected to the first conductivity type semiconductor layer 1111 in the recess Ra.
  • the first electrodes 1141 disposed in the plurality of first openings h2 may be connected to each other by a first branched electrode 1143.
  • the first electrode 1141 is in contact with the first conductivity type semiconductor layer 1111 in the different regions and is connected to each other by the first branch electrode 1143.
  • the light emitting structure 11110 can be supplied with the current diffused through the entire region.
  • a plurality of first branched electrodes 1143 may extend from the area of the first bonding pad 1171 toward the second bonding pad 1172.
  • the first branched electrodes 1143 may have a long length in the first direction, and one or more than one may be disposed in the second direction.
  • the first branched electrode 1143 may include a concave structure Rb that overlaps with the recess Ra.
  • the first electrode 1141 and the first branched electrode 1143 may be electrically connected to the first conductive type semiconductor layer 1111. At least one or both of the first electrode 1141 and the first branch electrode 1143 may be connected to the first bonding pad 1171.
  • the first bonding pad 1171 may be disposed through the fourth opening h4 of the third insulating layer 1170. [ The first bonding pad 1171 may have a plurality of contact regions C21 and C22 through the fourth opening h4 and may be connected to the first branched electrode 1143 and / or the first electrode 1141 . When the plurality of contact areas C21 and C22 are spaced apart from each other, the connection part 1124 may connect the plurality of contact areas C21 and C22 to each other.
  • the first bonding pad 117 may be spaced a predetermined distance W from the chip edge to reduce electrical or physical interference from the chip edge.
  • the second insulating layer 1135 may include a plurality of third openings h3.
  • the second electrode 1142 may be connected to the light-transmitting electrode layer 1130 and / or the second conductivity type semiconductor layer 1113 through the third opening h3 of the second insulating layer 1135.
  • the second electrodes 1142 connected through the plurality of third openings h3 may be connected to each other by a second branch electrode 1144.
  • the second bonding pad 1172 has a plurality of contact regions C31, C32 and C33 through the fifth opening h5 and is connected to the second branched electrode 1144 and / or the second electrode 1142 .
  • the plurality of contact regions C31, C32, and C33 may be connected through a connection portion.
  • a plurality of second branched electrodes 1142 may extend from the second bonding pad 1172 toward the first bonding pad 1171.
  • the second electrode 1142 and the second branched electrode 1144 may be electrically connected to the second conductive type semiconductor layer 1113.
  • the first and second branched electrodes 1142 and 1144 may be alternately arranged in the second direction.
  • the first and second branched electrodes 1142 and 1144 may have a long length in the first direction and may be arranged in the second direction. Any one of the first and second branched electrodes 1142 and 1144 may be arranged in a larger number than the other. For example, the number of the second branched electrodes 1144 may be larger than that of the first branched electrodes 1142.
  • the third insulating layer 1170 is disposed on the first electrode 1141, the first branched electrode 1143, the second electrode 1142 and the second branched electrode 1144 to protect the surface of the electrodes can do.
  • the third insulating layer 1170 may include fourth and fifth openings h4 and h5 for opening the first and second bonding pads 1171 and 1172.
  • the first branch electrode 1142 may have one or more line shapes and extend in the direction of the second bonding pad 1172.
  • One or more first electrodes 1141 may be disposed under the first branched electrodes 1142.
  • the second branched electrode 1144 may have a line shape between the first branched electrodes 1142 and may extend in the direction of the first bonding pad 1171.
  • the second electrodes 1142 may be disposed under the second branched electrodes 1144.
  • the line-shaped electrode may be a branch electrode or a dark electrode.
  • the first and second branched electrodes 1142 and 1144 may be disposed to be offset from each other and may extend in directions opposite to each other.
  • the first electrode 1141 and the second bonding pad 1172 may be disposed to be offset from each other.
  • the first electrode 1141 and the second bonding pad 1172 may be arranged so as not to overlap with each other in the first direction when viewed in a first direction perpendicular to the upper surface of the second bonding pad 1172 .
  • the second electrode 1142 and the first bonding pad 1171 may be arranged to be offset from each other.
  • the second electrode 1142 and the first bonding pad 1171 may be disposed so as not to overlap with each other in the first direction when viewed in a first direction perpendicular to the top surface of the first bonding pad 1171 .
  • the first bonding pad 1171 may include a first concave portion OP1.
  • the first concave portions OP1 may be arranged in one or more than one.
  • the first concave portion OP1 is disposed in a region where at least one of the plurality of second branched electrodes 1144 extends in the direction of the first bonding pad 1171 and the contact region of the first bonding pad 1171 C21, and C22, respectively.
  • the first concave portion OP1 may be disposed on the second branched electrode 1144.
  • a plurality of second electrodes 1142 may be disposed on the first concave portion OP1 in a region overlapping the second branched electrodes 1144 in the vertical direction.
  • the first recess OP1 may be an open region or a non-contact region of the first bonding pad 1171.
  • the second bonding pad 1172 may include a first concave portion OP2.
  • the second concave portions OP2 may be arranged in one or more than one.
  • the number of the second concaves OP2 may be the same as or different from the number of the first concaves OP1.
  • the first and second concave portions OP1 and OP2 may be disposed in areas facing each other or not facing each other.
  • the second concave portion OP2 is disposed in a region where at least one of the plurality of first branch electrodes 1143 extends in the direction of the second bonding pad 1172 and the contact region of the second bonding pad 1172 C31, C32, C33.
  • the first branched electrode 1143 may be disposed in the second concave portion OP2.
  • a plurality of first electrodes 1141 may be disposed in a region overlapping with the first branched electrodes 1143 disposed in the second concave portion OP2 in the vertical direction. Since the first electrode 1141 and the first branched electrode 1143 are disposed in the peripheral region of the second bonding pad 1172, the current in the light emitting structure can be diffused.
  • the second concave portion OP2 may be an open region or a non-contact region of the second bonding pad 1172. [ The first concave portion OP1 and the second concave portion OP2 may be arranged so as not to overlap in the first direction.
  • the first concave portion OP1 may be a non-contact region extending from the region adjacent to the second bonding pad 1172 to the inside of the first bonding pad 1711.
  • the second concave portion OP2 may be a non-contact region extending from the region adjacent to the first bonding pad 1171 to the inside of the second bonding pad 1172.
  • the number of the second concave portions OP2 is larger than the number of the first concave portions OP1 and the number of the second branched electrodes 1144 is larger than the number of the second concave portions OP2,
  • the number of the first branched electrodes 1143 may be the same as the number of the second concave portions OP2.
  • the size of the second bonding pad 1172 may be larger than the size of the first bonding pad 1171.
  • a current dispersion effect can be generated according to an increase in the contact area and dispersion of the branch electrodes, and the operation voltage can be reduced.
  • the first insulating layer 1125 and the second insulating layer 1135 may reflect light emitted from the active layer 1112 of the light emitting structure 1110 to form a first electrode and a second electrode It is possible to minimize the occurrence of light absorption at the electrode and to improve the luminous intensity Po.
  • the first insulating layer and the second insulating layer may have a DBR structure, for example.
  • the DBR structure is TiO 2, SiO 2, Ta 2 O 5, HfO 2 Or a multi-layer structure containing different materials among the materials.
  • the first insulating layer 1125 and the second insulating layer 1135 may be formed on the active layer 1112 in accordance with the wavelength of the light emitted from the active layer 1112. For example, And can be freely selected so as to adjust the reflectivity of the emitted light.
  • the first insulating layer 1125 and the second insulating layer 1135 may be provided as an ODR layer.
  • the first insulating layer 1125 and the second insulating layer 1135 may be provided as a hybrid type in which a DBR layer and an ODR layer are stacked.
  • the light provided from the light emitting structure 1110 may be emitted through the substrate 1105.
  • Light emitted from the light emitting structure 1110 may be reflected by the first insulating layer 1125 and the second insulating layer 1135 and may be emitted toward the light transmitting substrate 1105.
  • Light emitted from the light emitting structure 1110 may also be emitted in a lateral direction of the light emitting structure 1110.
  • the light emitted from the light emitting structure 1110 may be transmitted through the first bonding pad 1171 and the second bonding pad 1172 among the surfaces on which the first bonding pad 1171 and the second bonding pad 1172 are disposed,
  • the pad 1172 may be discharged to the outside through an area not provided.
  • the light emitting device 1000 can emit light in six plane directions, and the luminous intensity can be remarkably improved.
  • the sum of the area of the first bonding pad 1171 and the area of the second bonding pad 1172 in the upper direction of the light emitting device 1000 is smaller than the sum of the areas of the first bonding pad 1171 and the second bonding pad 1172, 1171 and the second bonding pads 1172 may be equal to or smaller than 60% of the total area of the upper surface of the light emitting device 1000 on which the second bonding pads 1172 are disposed.
  • the total area of the upper surface of the light emitting device 1000 may correspond to an area defined by a lateral length and a longitudinal length of the lower surface of the first conductive semiconductor layer 1111 of the light emitting structure 1110 .
  • the total area of the upper surface of the light emitting device 1000 may correspond to the area of the upper surface or the lower surface of the substrate 1105.
  • the first bonding pad 1171 and the second bonding pad 1172 may have the same area ratio or the area of the first bonding pad 1171 may be 1% or less of the area of the second bonding pad 1172, 40%. ≪ / RTI > The first bonding pad 1172 may be spaced a predetermined distance W from the chip side.
  • the sum of the area of the first bonding pad 1171 and the area of the second bonding pad 1172 is preferably less than 30% of the total area of the light emitting device 1000, The same or larger can be provided.
  • the sum of the areas of the first bonding pads 1171 and the second bonding pads 1172 is equal to or greater than 30% of the total area of the light emitting device 1000, Stable mounting can be performed through the pad 1171 and the second bonding pad 1172 and the electrical characteristics of the light emitting device 1000 can be secured.
  • the sum of the areas of the first bonding pads 1171 and the second bonding pads 1172 may be greater than the sum of the areas of the light emitting devices 1000 ) And not more than 60%. That is, when the sum of the areas of the first bonding pad 1171 and the second bonding pad 1172 is in the range of 30% to 100% of the total area of the light emitting device 1000, The electrical characteristics are improved, and the bonding force of the light emitting element can be stable.
  • the sum of the areas of the first bonding pad 1171 and the second bonding pad 1172 is greater than 0% and less than 60% of the total area of the light emitting device 1000,
  • the light extraction efficiency of the light emitting device 1000 may be improved and the light intensity Po may be increased by increasing the amount of light emitted to the surface on which the second bonding pad 1172 and the second bonding pad 1172 are disposed.
  • the package body disposed under the light emitting device may be discolored or cracked, %, It is advantageous to secure the light extraction efficiency to emit light to the six surfaces of the light emitting element.
  • the light emitted from the light emitting structure 1110 may be transmitted through the first bonding pad 1172 and the second bonding pad 1135 by the first insulating layer 1125 and the second insulating layer 1135. [ The light can be reflected without being incident on the reflecting mirror 1171. Accordingly, according to the embodiment, light generated and emitted from the light emitting structure 1110 can be minimized by being incident on the first bonding pad 1172 and the second bonding pad 1171.
  • the third insulating layer 1170 is disposed between the first bonding pad 1172 and the second bonding pad 1171 according to the exemplary embodiment of the present invention, And the second bonding pads 1171.
  • the light emitting device 1000 may be mounted, for example, in a flip chip bonding manner to be provided in the form of a light emitting device package.
  • the package body on which the light emitting device 1000 is mounted is provided by resin or the like, strong light of a short wavelength emitted from the light emitting device 1000 in the lower region of the light emitting device 1000 causes discoloration Or cracks may occur.
  • the bonding force or adhesion between the first and second insulating layers 1125 and 1135 and the transparent electrode layer 1130 may be weakened when the first and second insulating layers 1125 and 1135 and the transparent electrode layer 1130 are in contact with each other .
  • the bonding force or adhesion between the materials may be weakened.
  • peeling may occur between the two layers. If peeling occurs between the insulating layer and the ohmic contact layer, the characteristics of the light emitting device 1000 may deteriorate and the reliability of the light emitting device 1000 can not be ensured.
  • At least one or all of the electrodes of the light emitting device according to the embodiment may correspond to the opening of the frame or the body, and at least one of the electrodes corresponding to the opening may be electrically connected to the conductive portion And may correspond to the opening with an area not in contact with the contacted area. Accordingly, the electrode of the light emitting element can receive driving power through the frame and / or the conductive part. Since the contact area between the conductive portion and the electrode is provided in an area smaller than the top surface area of the opening portion, the adhesive force between the conductive portion and the electrode can be reduced to prevent the interface separation between the electrode and the semiconductor layer .
  • the melting point of the conductive portion disposed in the opening may be selected to have a higher value than the melting point of the common bonding material. Therefore, the light emitting device package according to the embodiment has advantages such that the electrical connection and the physical bonding force are not deteriorated because the re-melting phenomenon does not occur even when the light emitting device package according to the embodiment is bonded to the main substrate through a reflow process have.
  • the package body 110 does not need to be exposed to high temperatures in the process of manufacturing the light emitting device package. Therefore, according to the embodiment, it is possible to prevent the package body 110 from being exposed to high temperatures to be damaged or discolored.
  • the contact region and the non-contact region are provided in the bonding pads of the light emitting device at regions corresponding to the openings of the package body, thereby reducing damage to the bonding pads.
  • the light extraction efficiency and electrical characteristics of the light emitting device package can be improved.
  • the process efficiency of the light emitting device package is improved and a new package structure is presented, so that the manufacturing cost can be reduced and the manufacturing yield can be improved.
  • the package according to the embodiment of the present invention can prevent the reflector from being discolored by providing the body having high reflectance, thereby improving the reliability of the semiconductor device package.
  • stable bonding can be performed by providing a small pressure at a low temperature. In the process of re-bonding to a substrate, remelting re-melting phenomenon can be prevented.
  • the reliability of the semiconductor device package or the light emitting device package according to the embodiment of the present invention can be improved.
  • FIG. 32 is a plan view showing a semiconductor device according to an embodiment of the present invention
  • FIG. 33 is a cross-sectional view taken along line A-A of the semiconductor device shown in FIG.
  • a first electrode (not shown) disposed under the first bonding pad 3171 and the second bonding pad 3172 but electrically connected to the first bonding pad 3171 3141 and the second electrode 3142 electrically connected to the second bonding pad 3172 can be seen.
  • the semiconductor device 3100 may include a light emitting structure 3110 disposed on a substrate 3105, as shown in FIGS. 32 and 33.
  • the substrate 3105 may be selected from the group including a sapphire substrate (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, and Ge.
  • the substrate 3105 may be provided as a patterned sapphire substrate (PSS) having a concavo-convex pattern formed on its upper surface.
  • PSS patterned sapphire substrate
  • the light emitting structure 3110 may include a first conductive semiconductor layer 3111, an active layer 3112, and a second conductive semiconductor layer 3113.
  • the active layer 3112 may be disposed between the first conductive semiconductor layer 3111 and the second conductive semiconductor layer 3113.
  • the active layer 3112 may be disposed on the first conductive semiconductor layer 3111, and the second conductive semiconductor layer 3113 may be disposed on the active layer 3112.
  • the first conductive semiconductor layer 3111 may be provided as an n-type semiconductor layer, and the second conductive semiconductor layer 3113 may be provided as a p-type semiconductor layer.
  • the first conductivity type semiconductor layer 3111 may be provided as a p-type semiconductor layer, and the second conductivity type semiconductor layer 3113 may be provided as an n-type semiconductor layer.
  • the first conductive semiconductor layer 3111 is provided as an n-type semiconductor layer and the second conductive semiconductor layer 3113 is provided as a p-type semiconductor layer .
  • a buffer layer may be further disposed between the first conductive semiconductor layer 3111 and the substrate 3105.
  • the buffer layer may reduce the difference in lattice constant between the substrate 3105 and the light emitting structure 3110 and may improve the crystallinity.
  • the semiconductor element 3100 according to the embodiment may include a light-transmitting electrode layer 3130, as shown in Fig.
  • the light-transmitting electrode layer 3130 can increase the light output by increasing the current diffusion.
  • the arrangement position and shape of the transparent electrode layer 3130 will be further described while explaining the semiconductor device manufacturing method according to the embodiment.
  • the light transmitting electrode layer 3130 may include at least one selected from the group consisting of a metal, a metal oxide, and a metal nitride.
  • the light-transmitting electrode layer 3130 may include a light-transmitting material.
  • the transparent electrode layer 3130 may be referred to as an ohmic contact layer.
  • the transmissive electrode layer 3130 may be formed of a material such as ITO (indium tin oxide), IZO (indium zinc oxide), IZON (indium zinc oxide), IZTO (indium zinc tin oxide), IAZO gallium zinc oxide (IGTO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IrOx, RuOx, RuOx / ITO, Ni / IrOx / IrOx / Au / ITO, Pt, Ni, Au, Rh, and Pd.
  • ITO indium tin oxide
  • IZO indium zinc oxide
  • IZON indium zinc oxide
  • IZTO indium zinc tin oxide
  • AZO aluminum zinc oxide
  • ATO antimony tin oxide
  • GZO gallium zinc oxide
  • the semiconductor device 3100 may include a reflection layer 3160, as shown in Figs. 32 and 33.
  • the reflective layer 3160 may be disposed on the transmissive electrode layer 3130.
  • the reflective layer 3160 is disposed on the transmissive electrode layer 3130 so that light emitted from the active layer 3112 can be reflected by the reflective layer 3160.
  • the light emitted from the active layer 3112 can be prevented from being absorbed by the first electrode 3141 and the second electrode 3142 to be described later so that the light extraction efficiency of the semiconductor element 3100 Can be improved.
  • the transparent electrode layer 3130 and the reflective layer 3160 are provided to secure electrical characteristics.
  • the present invention is not limited thereto.
  • the reflective layer 3160 alone may be provided without disposing the transmissive electrode layer 3130 to secure both the electrical and optical characteristics.
  • the reflective layer 3160 may include a first opening h1 for exposing the transmissive electrode layer 3130.
  • the reflective layer 3160 may include a plurality of first openings h1 provided on the transmissive electrode layer 3130.
  • the reflective layer 3160 may include a second opening h2 for exposing an upper surface of the first conductive type semiconductor layer 3111. [ The reflective layer 3160 may include a plurality of second openings h2 exposing the upper surface of the first conductive type semiconductor layer 3111. [
  • the current diffusion layer 3120 may be further disposed under the first opening h1.
  • the current diffusion layer 3120 may be disposed between the second conductivity type semiconductor layer 3113 and the light transmitting electrode layer 3130.
  • the distance d1 between the neighboring first openings among the plurality of first openings h1 may be in a range of 110 micrometers to 140 micrometers.
  • the distance d1 between the neighboring second openings of the plurality of second openings h2 may be in the range of 110 micrometers to 140 micrometers.
  • the distance d2 between the neighboring first opening h1 and the second opening h2 among the plurality of first and second openings h1 and h2 may be 120 to 160 micrometers.
  • a first electrode 3141 or a second electrode 3142 may be disposed on the first and second openings h1 and h2 so that the first conductivity type semiconductor layer 3111 and the second conductivity type semiconductor layer 3113 may be provided with power.
  • the spacing between the first and second openings h1 and h2 may be set in consideration of the size and current diffusion characteristics of the semiconductor device.
  • the distance between the neighboring first openings h1 among the plurality of first openings h1 may be smaller than the distance between adjacent neighboring first openings h1 among the plurality of first openings h1 and h2, And the second opening h2.
  • the distance between adjacent first openings h1 among the plurality of first openings h1 may be smaller than the distance between neighboring first openings h1 and h2 among the plurality of first and second openings h1 and h2, 2 can be provided smaller than the distance between the two openings h2.
  • the distance between the neighboring second openings h2 among the plurality of second openings h2 may be smaller than the distance between the neighboring first openings h1 and h2 among the plurality of first and second openings h1 and h2, Can be provided smaller than the distance between the openings (h2).
  • the distance between the neighboring second openings h2 among the plurality of second openings h2 may be provided similar to the distance between neighboring first openings h1 among the plurality of first openings h1.
  • the arrangement and position of the reflection layer 3160, the light-transmitting electrode layer 3130, and the current diffusion layer 3120 according to the embodiment will be further described with reference to the method of manufacturing the semiconductor device according to the embodiment.
  • the reflective layer 3160 may be provided as an insulating reflective layer.
  • the reflective layer 3160 may be provided as a DBR (Distributed Bragg Reflector) layer.
  • the reflective layer 3160 may be provided as an ODR (Omni Directional Reflector) layer.
  • the reflective layer 3160 may be provided by stacking a DBR layer and an ODR layer.
  • the semiconductor device 3100 may include a first electrode 3141 and a second electrode 3142, as shown in FIGS. 32 and 33.
  • the first electrode 3141 may be electrically connected to the first conductive type semiconductor layer 3111 in the second opening h2.
  • the first electrode 3141 may be disposed on the first conductive semiconductor layer 3111.
  • the first electrode 3141 penetrates the second conductive type semiconductor layer 3113 and the active layer 3112 to form the first conductive type semiconductor layer 3111
  • the first conductivity type semiconductor layer 3111 may be disposed on the upper surface of the first conductivity type semiconductor layer 3111 in the recess.
  • the first electrode 3141 may be electrically connected to the upper surface of the first conductive type semiconductor layer 3111 through a second opening h2 provided in the reflective layer 3160. [ 32 and 33, the first electrode 3141 may overlap the second opening h2 in the plurality of recessed regions, for example, Can be directly in contact with the upper surface of the conductive type semiconductor layer 3111.
  • the side surface of the second opening h2 and the side surface of the recess may have different inclination angles.
  • the inclination angle formed by the side surface of the second opening h2 and the bottom surface of the recess may be different from the inclination angle formed by the side surface of the recess and the bottom surface of the recess.
  • the reflective layer 3160 is disposed in the recess, due to the step-coverage characteristic in the process for arranging the reflective layer 3160, the side surface of the recess and the bottom surface of the recess.
  • the inclination angle and the inclination angle formed by the side surface of the second opening h2 and the bottom surface of the recess may be different from each other.
  • the horizontal width of the reflective layer 3160 disposed at the lower portion of the recess and the horizontal width of the reflective layer 3160 disposed at the upper portion of the recess may be different from each other.
  • the electrical reliability of the semiconductor device is improved as the width of the reflective layer 3160 disposed at the bottom of the recess and the width of the reflective layer 3160 disposed at the top of the recess are different from each other, 3160) can be improved.
  • the second electrode 3142 may be electrically connected to the second conductive type semiconductor layer 3113.
  • the second electrode 3142 may be disposed on the second conductive type semiconductor layer 3113.
  • the transparent electrode layer 3130 may be disposed between the second electrode 3142 and the second conductive type semiconductor layer 3113.
  • the second electrode 3142 may be electrically connected to the second conductive type semiconductor layer 3113 through a first opening h1 provided in the reflective layer 3160. [ 32 and 33, the second electrode 3142 may be electrically connected to the second conductivity type semiconductor layer 3113 through the light-transmitting electrode layer 3130 in a plurality of regions have.
  • the second electrode 3142 is formed on the upper surface of the transmissive electrode layer 3130 through a plurality of first openings h1 provided in the reflective layer 3160 in a plurality of regions, Can be directly contacted.
  • the first electrode 3141 and the second electrode 3142 may have different polarities, and may be disposed apart from each other.
  • the first electrode 3141 may be provided in a plurality of line shapes as an example.
  • the second electrode 3142 may be provided in a plurality of line shapes as an example.
  • the first electrode 3141 and the second electrode 3142 may include a plurality of branch electrodes.
  • the first electrode 3141 may be disposed between a plurality of second electrodes 3142 adjacent to each other.
  • the second electrode 3142 may be disposed between a plurality of neighboring first electrodes 3141.
  • the first electrode 3141 may include a first sub electrode 3141a and a plurality of first branched electrodes 3141a1 and 3141a2.
  • the first sub-electrode 3141a may be disposed below the first bonding pad 3171.
  • the plurality of first branch electrodes 3141a1 and 3141a2 may extend from the first sub electrode 3141a toward the second electrode 3142.
  • the second electrode 3142 may include a second sub electrode 3142a and a plurality of second branched electrodes 3142a1, 3142a2, and 3142a3.
  • the second sub-electrode 3142a may be disposed under the second bonding pad 3172.
  • the plurality of second branched electrodes 3142a1, 3142a2, and 3142a3 may extend from the second sub-electrode 3142a toward the first electrode 3141.
  • the plurality of first branched electrodes 3141a1 and 3141a2 and the plurality of second branched electrodes 3142a1, 3142a2 and 3142a3 may be staggered on the upper surface of the reflective layer 3160.
  • the distance between the first branch electrode and the second branch electrode neighboring the first and second branch electrodes 3141a1, 3141a2, 3142a1, 3142a2, and 3142a3 may be 110 to 140 micrometers.
  • the width of each of the first and second branched electrodes 3141a1, 3141a2, 3142a1, 3142a2, and 3142a3 may be several micrometers to several tens of micrometers.
  • the number and width of the plurality of first and second branched electrodes 3141a1, 3141a2, 3142a1, 3142a2, and 3142a3 may be set in consideration of the size of the semiconductor device and the degree of current diffusion.
  • the number of the first and second branched electrodes 3141a1, 3141a2, 3142a1, 3142a2, and 3142a3 is small, light generated in the active layer 3112 is incident on the plurality of first and second branched electrodes 3141a1, 3141a2, 3142a1, 3142a2, and 3142a3), the light extraction efficiency can be improved.
  • the number of the first and second branched electrodes 3141a1, 3141a2, 3142a1, 3142a2, and 3142a3 is set to be five and provided in the numerical range as described above, The current diffusion efficiency and the light extraction efficiency can be improved.
  • the first branched electrodes 3141a1 and 3141a2 are provided in two, and the plurality of second branched electrodes 3142a1, 3142a2 and 3142a3 are provided in three.
  • the number of the first and second branched electrodes may be more than five, and may be provided smaller.
  • the plurality of first branched electrodes 3141a1 and 3141a2 may be provided so as to overlap with the plurality of second openings h2 in a first direction perpendicular to the upper surface of the reflective layer 3160.
  • the plurality of second branched electrodes 3142a1, 3142a2, and 3142a3 may be provided so as to overlap with the plurality of first openings h1 in the first direction.
  • first electrode 3141 and the second electrode 3142 may be arranged in different numbers of branch electrodes.
  • the branch electrode of the second electrode 3142 is closer to the branch electrode of the first electrode 3141 than the branch electrode of the first electrode 3141, May be more.
  • the total area of the second electrode 3142 in contact with the second conductive type semiconductor layer 3113 through the first opening h1 is larger than the total area of the second electrode 3141 in the second opening the second conductive semiconductor layer 3111 may be provided with a larger area than the entire area of the first conductive semiconductor layer 3111 in contact with the first conductive semiconductor layer 3111.
  • the first electrode 3141 and the second electrode 3142 When the electrical conductivity and / or resistance of the second conductivity type semiconductor layer 3113 and the first conductivity type semiconductor layer 3111 are different from each other, the first electrode 3141 and the second electrode 3142 The electrons and holes injected into the light emitting structure 3110 can be balanced and the optical characteristics of the semiconductor device can be improved.
  • the first electrode 3141 and the second electrode 3142 may have a single-layer structure or a multi-layer structure.
  • the first electrode 3141 and the second electrode 3142 may be ohmic electrodes.
  • the first electrode 3141 and the second electrode 3142 may be formed of a metal such as ZnO, IrOx, RuOx, NiO, RuOx / ITO, Ni / IrOx / Au, Ni / IrOx / At least one of Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Cr / Al / Ni / Au, Cr / It may be an alloy of matter.
  • the semiconductor device 3100 may include a protective layer 3150, as shown in FIGS. 32 and 33.
  • the protective layer 3150 may be disposed on the reflective layer 3160.
  • the protective layer 3150 may be disposed on the first electrode 3141 and the second electrode 3142.
  • the protective layer 3150 may include a plurality of third openings h3 exposing the upper surface of the second electrode 3142.
  • the protective layer 3150 may include a second measurement unit PB2 exposing the top surface of the second electrode 3142.
  • 32 and 33 only one second measuring unit PB2 is shown, but the second measuring unit PB2 may be provided in plurality.
  • the passivation layer 3150 may include a plurality of fourth openings h4 that expose the upper surface of the first electrode 3141.
  • the protective layer 3150 may include a first measurement unit PB1 for exposing an upper surface of the first electrode 3141. [ 32 and 33, only one of the first measurement units PB1 is provided, but the first measurement units PB1 may be provided in plurality.
  • the first measurement unit PB1 and the second measurement unit PB2 may be used to detect the electrical characteristics of the semiconductor device 3100.
  • the measurement terminals of the inspection equipment are contacted to the first and second electrodes 3141 and 3142 through the first measurement unit PB1 and the second measurement unit PB2 and the electrical characteristics of the semiconductor device 3100 are detected can do.
  • Advantages of the semiconductor element 3100 including the first and second measurement portions PB1 and PB2 will be described later.
  • the protective layer 3150 may be provided as an insulating material.
  • the protective layer 3150 can be formed of Si x O y , SiO x N y , Si x N y , Al x O y And at least one material selected from the group consisting of:
  • the semiconductor device 3100 may include a first bonding pad 3171 and a second bonding pad 3172 disposed on the protective layer 3150 as shown in FIGS. have.
  • the first bonding pad 3171 may be disposed on the reflective layer 3160.
  • the first bonding pad 3171 may be disposed on the first electrode 3141.
  • the second bonding pad 3172 may be disposed on the reflective layer 3160.
  • the second bonding pad 3172 may be disposed on the second electrode 3142.
  • the second bonding pad 3172 may be spaced apart from the first bonding pad 3171.
  • the first bonding pad 3171 may contact the upper surface of the first electrode 3141 through the plurality of fourth openings h4 provided in the passivation layer 3150.
  • the plurality of fourth openings h4 may be arranged to be offset from each other in a direction perpendicular to the second openings h2.
  • a current injected into the first bonding pads 3171 is uniformly distributed in the horizontal direction of the first electrodes 3141 So that current can be uniformly injected in the plurality of fourth openings h4.
  • the second bonding pad 3172 may be in contact with the upper surface of the second electrode 3142 through the plurality of third openings h3 provided in the passivation layer 3150.
  • a current injected into the second bonding pads 3172 flows through the second electrode 3142, In the horizontal direction. Accordingly, current can be uniformly injected through the plurality of third openings h3.
  • the first bonding pad 3171 and the first electrode 3141 may be in contact with each other in the fourth openings h4.
  • the second bonding pad 3172 and the second electrode 3142 may be in contact with each other in a plurality of regions.
  • power can be supplied through a plurality of regions, so that current dispersion effect is generated according to increase of the contact area and dispersion of the contact region, and operation voltage can be reduced.
  • the reflective layer 3160 may be disposed below the first electrode 3141 and the second electrode 3142.
  • the reflective layer 3160 may be disposed under the first electrode 3141 and the second electrode 3142, as shown in FIG.
  • the reflective layer 3160 reflects light emitted from the active layer 3112 of the light emitting structure 3110 to minimize the absorption of light by the first electrode 3141 and the second electrode 3142 So that the luminous intensity Po can be improved.
  • the reflective layer 3160 may be made of an insulating material, and may have a DBR structure such as a high reflectivity material for reflecting light emitted from the active layer 114.
  • the reflective layer 3160 may have a DBR structure in which materials having different refractive indexes are repeatedly arranged.
  • the reflective layer 3160 may include at least one of TiO 2 , SiO 2 , Ta 2 O 5 , HfO 2 Or a laminated structure including at least one of them.
  • the reflective layer 3160 may be freely selected so as to control the reflectivity of light emitted from the active layer 3112 according to the wavelength of the light emitted from the active layer 3112. For example, .
  • the reflective layer 3160 may be provided as an ODR layer. According to another embodiment, the reflective layer 3160 may be provided as a hybrid type in which a DBR layer and an ODR layer are stacked.
  • the semiconductor device according to the embodiment may be connected to an external power source in a flip chip bonding manner.
  • the top surface of the first bonding pad 3171 and the top surface of the second bonding pad 3172 may be disposed to attach to a submount, leadframe, have.
  • the first bonding pad 3171 and the second bonding pad 3172 are formed of Au, AuTi or the like, so that the packaging factory can be stably operated.
  • the first bonding pad 3171 and the second bonding pad 3172 may be formed of a metal such as Ti, Al, In, Ir, Ta, Pd, Co, Cr, Mg, Zn, Ni, Si,
  • a single layer or an alloy is formed using at least one material or alloy selected from Au, Hf, Pt, Ru, Rh, Sn, ZnO, IrOx, RuOx, NiO, RuOx / ITO, Ni / IrOx / Au, and Ni / IrOx / And may be formed in multiple layers.
  • the light provided by the light emitting structure 3110 may be emitted through the substrate 3105.
  • Light emitted from the light emitting structure 3110 may be reflected by the reflective layer 3160 and emitted toward the substrate 3105.
  • the light emitted from the light emitting structure 3110 may be emitted in a lateral direction of the light emitting structure 3110.
  • the semiconductor device and the semiconductor device package according to the embodiment since the first bonding pad 3171 and the second bonding pad 3172 having a large area can be directly bonded to the circuit board providing power, The chip bonding process can be performed easily and stably.
  • the sum of the areas of the first bonding pads 3171 and the second bonding pads 3172 in the upper direction of the semiconductor device 3100 is smaller than the sum of the areas of the first bonding pads 3171 and the second bonding pads 3172, Is equal to or smaller than 60% of the total area of the upper surface of the semiconductor element 3100 in which the pad 3171 and the second bonding pad 3172 are disposed.
  • the total area of the upper surface of the semiconductor device 3100 may correspond to an area defined by a lateral length and a longitudinal length of the lower surface of the first conductive type semiconductor layer 3111 of the light emitting structure 3110 .
  • the total area of the upper surface of the semiconductor element 3100 may correspond to the area of the upper surface or the lower surface of the substrate 3105.
  • the sum of the area of the first bonding pads 3171 and the area of the second bonding pads 3172 is 30% of the total area of the semiconductor device 3100 when viewed from above the semiconductor device. The same or larger.
  • the sum of the area of the first bonding pad 3171 and the area of the second bonding pad 3172 may be greater than the sum of the area of the semiconductor element 3100 ) And not more than 60%.
  • the electrical characteristics of the semiconductor device 3100 And securing a bonding force to be mounted on the semiconductor device package, so that stable mounting can be performed.
  • the first bonding pad 3171 and the second bonding pad 3172 must be spaced apart from each other by an appropriate distance so that the first bonding pad 3171 and the second bonding pad 3171 It is possible to prevent the pad 3172 from being electrically connected.
  • the sum of the areas of the first bonding pad 3171 and the second bonding pad 3172 may be set to be 60% or less of the total area of the semiconductor device 3100. A suitable distance between the first bonding pad 3171 and the second bonding pad 3172 will be described later.
  • the area of the first bonding pad 3171 and the second bonding pad 3172 Is selected to be not less than 30% and not more than 60% of the total area of the semiconductor element 3100.
  • the light emitted from the light emitting structure 3110 can be reflected by the reflective layer 3160 without being incident on the first bonding pad 3171 and the second bonding pad 3172 . Accordingly, according to the embodiment, light generated and emitted from the light emitting structure 3110 can be minimized by being incident on the first bonding pads 3171 and the second bonding pads 3172.
  • the reflective layer 3160 is disposed between the first bonding pad 3171 and the second bonding pad 3172 and the first bonding pad 3171 is disposed between the first bonding pad 3171 and the second bonding pad 3172. [ And the second bonding pad 3172 can be prevented from being emitted.
  • the minimum interval between the first bonding pad 3171 and the second bonding pad 3172 may be equal to or greater than 125 micrometers.
  • the minimum gap between the first bonding pad 3171 and the second bonding pad 3172 is selected in consideration of the interval between the first pad portion and the second pad portion of the package body on which the semiconductor device 3100 is mounted .
  • the minimum spacing between the first pad portion and the second pad portion of the package body may be provided at a minimum of 125 micrometers and may be provided at a maximum of 200 micrometers.
  • the interval between the first bonding pad 3171 and the second bonding pad 3172 may be 125 micrometers or more and 300 micrometers or less, for example.
  • the gap between the first bonding pad 3171 and the second bonding pad 3172 should be greater than 125 micrometers so that the distance between the first bonding pad 3171 and the second bonding pad 3172 A minimum space can be secured so that a short circuit does not occur.
  • first bonding pad 3171 and the second bonding pad 3172 are less than 300 micrometers, the first pad portion and the second pad portion of the semiconductor device package, One bonding pad 3171 and the second bonding pad 3172 can be bonded with sufficient bonding force and the electrical characteristics of the semiconductor element 3100 can be secured.
  • the interval between the first bonding pad 3171 and the second bonding pad 3172 is 125 micrometers or more and 300 micrometers or less.
  • the gap between the first bonding pad 3171 and the second bonding pad 3172 may be less than 125 micrometers to improve the electrical characteristics or reliability of the semiconductor device package , And may be arranged larger than 300 micrometers to improve the optical characteristics.
  • the light emitted from the light emitting structure 3110 can be reflected by the reflective layer 3160 without being incident on the first electrode 3141 and the second electrode 3142 . Accordingly, according to the embodiment, light generated and emitted from the light emitting structure 3110 can be minimized by being incident on the first electrode 3141 and the second electrode 3142 and being lost.
  • the semiconductor device 3100 may be mounted, for example, in a flip chip bonding manner to be provided in the form of a semiconductor device package.
  • the package body on which the semiconductor element 3100 is mounted is provided by resin or the like, the package body is discolored due to strong short-wavelength light emitted from the semiconductor element 3100 in the lower region of the semiconductor element 3100 Or cracks may occur.
  • light can be prevented from being emitted between the regions where the first bonding pad 3171 and the second bonding pad 3172 are disposed, Can be prevented from being discolored or cracked.
  • the first bonding pad 3171 and the second bonding pad 3172 may include an Sn layer or an In layer.
  • the first and second bonding pads 3171 and 3172 may include an Ag layer disposed on the protective layer 3150 and an Sn layer or an In layer disposed on the Ag layer.
  • first and second bonding pads 3171 and 3172 include the Ag layer and the Sn layer
  • a compound (IMC: InterMetallic Compound) layer may be formed.
  • the intermetallic compound (IMC) layer may be formed by a reaction between a material contained in the first and second bonding pads 3171 and 3172 and a material contained in a frame or a pad portion of the package.
  • the intermetallic compound (IMC) layer may comprise Ag and Sn.
  • the intermetallic compound layer may include an AgSn layer.
  • the first and second bonding pads 3171 and 3172 of the semiconductor device 3100 according to the embodiment and the frame body of the package body 3171 and 3172 according to the embodiment of the present invention are formed by using the formation of the intermetallic compound (IMC) May be selected so that the melting point of the intermetallic compound layer due to the bonding between the two bonding layers is higher than the melting point of the common bonding material.
  • IMC intermetallic compound
  • the semiconductor device package according to the embodiment does not cause a re-melting phenomenon even when it is bonded to the main substrate through a reflow process, thereby preventing the electrical connection and the physical bonding force from being deteriorated have.
  • the pre-bonding process and the air reflow process in which the semiconductor device is mounted on the package body can be performed at a relatively low temperature. Accordingly, the package body is not exposed to a high temperature in a process of manufacturing a semiconductor device package. According to the embodiment, it is possible to prevent the package body from being damaged due to exposure to a high temperature or discoloration.
  • the package body may be provided using a relatively inexpensive resin material as well as an expensive material such as ceramics.
  • the package body may comprise at least one material selected from the group consisting of PPA (PolyPhtalAmide) resin, PCC (PolyCyclohexylenedimethylene Terephthalate) resin, EMC (Epoxy Molding Compound) resin, SMC .
  • PPA PolyPhtalAmide
  • PCC PolyCyclohexylenedimethylene Terephthalate
  • EMC Epoxy Molding Compound
  • first bonding pad 3171 and the second bonding pad 3172 include a metal material having a low melting point including Sn or In and an intermetallic compound (IMC) is formed in the process of manufacturing a semiconductor device package.
  • IMC intermetallic compound
  • a method of detecting the electrical characteristics of the semiconductor device 3100 a method of measuring electrical characteristics by contacting a measurement terminal of the inspection equipment with the first bonding pad 3171 and the second bonding pad 3172 is used .
  • the measurement terminal of the inspection equipment is electrically connected to the first and second bonding pads 3171 and 3172,
  • the measurement results may be distorted and detected due to side effects such as contamination by Sn or In.
  • Vf the actual operating voltage characteristic of the semiconductor device 3100
  • an error is detected in which the operating voltage is measured to be high as the measuring terminal of the testing equipment is contaminated or is detected as having a different value from the actual operating voltage .
  • the first electrode 3141 and the second electrode 3142 are electrically connected to each other via the first measurement unit PB1 and the second measurement unit PB2 provided in the protective layer 3150.
  • the terminals can be directly contacted and the electrical characteristics of the semiconductor element 3100 can be detected.
  • the first measuring unit PB1 may be exposed through a first recess R1 provided in the first bonding pad 3171.
  • the second measuring unit PB2 may be exposed through a second recess R2 provided in the second bonding pad 3172.
  • the measuring terminal of the inspection equipment it is necessary that the measuring terminal of the inspection equipment must contact the first and second bonding pads 3171 and 3172 in detecting the electrical characteristics of the semiconductor device 3100
  • the measurement terminal can be prevented from being contaminated and the undistorted electrical characteristics of the semiconductor device 3100 can be accurately detected.
  • a light emitting structure 3110 may be formed on a substrate 3105. Referring to FIG. 34A to 34C, a light emitting structure 3110 may be formed on a substrate 3105. Referring to FIG.
  • FIG. 34A is a plan view showing the shape of the light emitting structure formed according to the method of manufacturing a semiconductor device according to the embodiment
  • FIG. 34B is a plan view showing the result of performing the unit process shown in FIG. 34A
  • FIG. 34C is a cross- Sectional view of the semiconductor device according to the AA line.
  • the light emitting structure 3110 may be formed on the substrate 3105.
  • the first conductive semiconductor layer 3111, the active layer 3112, and the second conductive semiconductor layer 3113 may be formed on the substrate 3105.
  • the current diffusion layer 3120 may be formed on the light emitting structure.
  • the current diffusion layer 3120 may be formed on the second conductivity type semiconductor layer 3113.
  • the current diffusion layer 3120 may be provided in a plurality and may be provided separately from each other.
  • the current diffusion layer 3120 may be provided with an oxide, a nitride, or the like.
  • a light-transmitting electrode layer 3130 can be formed.
  • FIG. 35A is a plan view showing the shape of the light-transmitting electrode layer formed according to the method of manufacturing a semiconductor device according to the embodiment
  • FIG. 35B is a plan view showing the result of performing the unit process shown in FIG. 35A
  • FIG. 35C is a cross- Sectional view of the semiconductor device according to the AA line.
  • the transmissive electrode layer 3130 may be formed on the light emitting structure 3110 and a mesa etching may be performed.
  • the transmissive electrode layer 3130 may be formed on the second conductive semiconductor layer 3113 and a mesa etching process may be performed to expose the first conductive semiconductor layer 3111.
  • the light emitting structure 3110 may include a plurality of mesa openings M exposing the first conductivity type semiconductor layer 3111 by a mesa etching.
  • the mesa opening M may be provided in a plurality of circular shapes.
  • the mesa opening M may also be referred to as a recess.
  • the mesa opening M may be provided in various shapes such as an elliptical shape or a polygonal shape as well as a circular shape.
  • a reflection layer 3160 can be formed.
  • FIG. 36A is a plan view showing the shape of a reflective layer formed according to the method of manufacturing a semiconductor device according to the embodiment
  • FIG. 36B is a plan view showing the result of performing the unit process shown in FIG. 36A
  • FIG. 36C is a cross- Sectional view of the device according to the AA line.
  • the reflective layer 3160 may be disposed on the transmissive electrode layer 3130.
  • the reflective layer 3160 may include a plurality of openings.
  • the reflective layer 3160 may include a plurality of first openings h1 overlapping the current diffusion layer 3120 in a first direction perpendicular to the top surface of the substrate 3105.
  • the transmissive electrode layer 3130 disposed on the current diffusion layer 3120 may be exposed through the plurality of first openings h1.
  • the reflective layer 3160 may include a plurality of second openings h2 overlapping the mesa recesses M in the first direction.
  • the upper surface of the first conductive type semiconductor layer 3111 may be exposed through the plurality of second openings h2.
  • the plurality of second openings h2 may be provided corresponding to the plurality of mesa opening M regions formed in the light emitting structure 3110.
  • the plurality of second openings h2 may be provided corresponding to a plurality of opening regions provided in the transparent electrode layer 3130.
  • the plurality of first openings h1 may be arranged in a plurality of line shapes along the major axis direction of the substrate 3105.
  • the plurality of second openings h2 may be arranged in a plurality of line shapes along the major axis direction of the substrate 3105.
  • the plurality of first openings h1 and the plurality of second openings h2 may be sequentially arranged in the direction of the minor axis of the substrate 3105.
  • the distance d1 between the neighboring first openings among the plurality of first openings h1 may be in a range of 110 micrometers to 140 micrometers.
  • the distance d1 between the neighboring second openings of the plurality of second openings h2 may be in the range of 110 micrometers to 140 micrometers.
  • the distance d2 between the neighboring first opening h1 and the second opening h2 among the plurality of first and second openings h1 and h2 may be 120 to 160 micrometers.
  • a first electrode 3141 or a second electrode 3142 may be disposed on the first and second openings h1 and h2 so that the first conductivity type semiconductor layer 3111 and the second conductivity type semiconductor layer 3113 may be provided with power.
  • the spacing between the first and second openings h1 and h2 may be set in consideration of the size and current diffusion characteristics of the semiconductor device.
  • the distance between the neighboring first openings h1 among the plurality of first openings h1 may be smaller than the distance between adjacent neighboring first openings h1 among the plurality of first openings h1 and h2, And the second opening h2.
  • the distance between adjacent first openings h1 among the plurality of first openings h1 may be smaller than the distance between neighboring first openings h1 and h2 among the plurality of first and second openings h1 and h2, 2 can be provided smaller than the distance between the two openings h2.
  • the distance between the neighboring second openings h2 among the plurality of second openings h2 may be smaller than the distance between the neighboring first openings h1 and h2 among the plurality of first and second openings h1 and h2, Can be provided smaller than the distance between the openings (h2).
  • the distance between the neighboring second openings h2 among the plurality of second openings h2 may be provided similar to the distance between neighboring first openings h1 among the plurality of first openings h1.
  • a first electrode 3141 and a second electrode 3142 may be formed.
  • FIG. 37A is a plan view showing the shapes of the first electrode and the second electrode formed according to the method of manufacturing a semiconductor device according to the embodiment
  • FIG. 37B is a plan view showing the result of performing the unit process shown in FIG. 37A
  • 37A is a sectional view of the semiconductor device according to the AA line.
  • the first electrode 3141 and the second electrode 3142 may be spaced apart from each other.
  • the first electrode 3141 may be electrically connected to the first conductive type semiconductor layer 3111.
  • the first electrode 3141 may be disposed on the first conductive semiconductor layer 3111.
  • the first electrode 3141 is formed by removing a part of the second conductive type semiconductor layer 3113 and a part of the active layer 3112, And may be disposed on the upper surface of the conductive type semiconductor layer 3111.
  • the first electrode 3141 may be electrically connected to the upper surface of the first conductive type semiconductor layer 3111 through a second opening h2 provided in the reflective layer 3160. [ For example, the first electrode 3141 may directly contact the upper surface of the first conductive type semiconductor layer 3111 in a plurality of regions.
  • the second electrode 3142 may be electrically connected to the second conductive type semiconductor layer 3113.
  • the second electrode 3142 may be disposed on the second conductive type semiconductor layer 3113.
  • the transparent electrode layer 3130 may be disposed between the second electrode 3142 and the second conductive type semiconductor layer 3113.
  • the second electrode 3142 may be electrically connected to the upper surface of the second conductive type semiconductor layer 3113 through a first opening h1 provided in the reflective layer 3160.
  • the second electrode 3142 may be electrically connected to the second conductivity type semiconductor layer 3113 through the transmissive electrode layer 3130 in a plurality of regions.
  • the second electrode 3142 may be in direct contact with the upper surface of the transparent electrode layer 3130 in a plurality of regions.
  • the first electrode 3141 may include a first sub electrode 3141a and a plurality of first branched electrodes 3141a1 and 3141a2.
  • the first sub-electrode 3141a may be disposed below the first bonding pad 3171.
  • the plurality of first branch electrodes 3141a1 and 3141a2 may extend from the first sub electrode 3141a toward the second electrode 3142.
  • the second electrode 3142 may include a second sub electrode 3142a and a plurality of second branched electrodes 3142a1, 3142a2, and 3142a3.
  • the second sub-electrode 3142a may be disposed under the second bonding pad 3172.
  • the plurality of second branched electrodes 3142a1, 3142a2, and 3142a3 may extend from the second sub-electrode 3142a toward the first electrode 3141.
  • the plurality of first branched electrodes 3141a1 and 3141a2 and the plurality of second branched electrodes 3142a1, 3142a2 and 3142a3 may be staggered on the upper surface of the reflective layer 3160.
  • the distance between the first branch electrode and the second branch electrode neighboring the first and second branch electrodes 3141a1, 3141a2, 3142a1, 3142a2, and 3142a3 may be 110 to 140 micrometers.
  • the width of each of the first and second branched electrodes 3141a1, 3141a2, 3142a1, 3142a2, and 3142a3 may be several micrometers to several tens of micrometers.
  • the number and width of the plurality of first and second branched electrodes 3141a1, 3141a2, 3142a1, 3142a2, and 3142a3 may be set in consideration of the size of the semiconductor device and the degree of current diffusion.
  • the number of the first and second branched electrodes 3141a1, 3141a2, 3142a1, 3142a2, and 3142a3 is small, light generated in the active layer 3112 is incident on the plurality of first and second branched electrodes 3141a1, 3141a2, 3142a1, 3142a2, and 3142a3), the light extraction efficiency can be improved.
  • the number of the first and second branched electrodes 3141a1, 3141a2, 3142a1, 3142a2, and 3142a3 is set to be five and provided in the numerical range as described above, The current diffusion efficiency and the light extraction efficiency can be improved.
  • 37A to 37C illustrate the case where the plurality of first branched electrodes 3141a1 and 3141a2 are provided as two and the plurality of second branched electrodes 3142a1, 3142a2 and 3142a3 are provided as three .
  • the number of the first and second branched electrodes may be more than five, and may be provided smaller.
  • the plurality of first branched electrodes 3141a1 and 3141a2 may be provided so as to overlap with the plurality of second openings h2 in a first direction perpendicular to the upper surface of the reflective layer 3160.
  • the plurality of second branched electrodes 3142a1, 3142a2, and 3142a3 may be provided so as to overlap with the plurality of first openings h1 in the first direction.
  • first electrode 3141 and the second electrode 3142 may be arranged in different numbers of branch electrodes.
  • the branch electrode of the second electrode 3142 is closer to the branch electrode of the first electrode 3141 than the branch electrode of the first electrode 3141, May be more.
  • the total area of the second electrode 3142 in contact with the second conductive type semiconductor layer 3113 through the first opening h1 is larger than the total area of the second electrode 3141 in the second opening the second conductive semiconductor layer 3111 may be provided with a larger area than the entire area of the first conductive semiconductor layer 3111 in contact with the first conductive semiconductor layer 3111.
  • the first electrode 3141 and the second electrode 3142 When the electrical conductivity and / or resistance of the second conductivity type semiconductor layer 3113 and the first conductivity type semiconductor layer 3111 are different from each other, the first electrode 3141 and the second electrode 3142 The electrons and holes injected into the light emitting structure 3110 can be balanced and the optical characteristics of the semiconductor device can be improved.
  • a protective layer 3150 may be formed.
  • FIG. 38A is a plan view showing the shape of a protective layer formed according to the method of manufacturing a semiconductor device according to the embodiment
  • FIG. 38B is a plan view showing a result of performing the unit process shown in FIG. 38A
  • FIG. 38C is a cross- Sectional view of the semiconductor device according to the AA line.
  • the protective layer 3150 may be disposed on the first electrode 3141 and the second electrode 3142.
  • the protective layer 3150 may be disposed on the reflective layer 3160.
  • the passivation layer 3150 may include a fourth opening h4 exposing the upper surface of the first electrode 3141.
  • the passivation layer 3150 may include a plurality of fourth openings h4 exposing a plurality of regions of the first electrode 3141.
  • the passivation layer 3150 may include a third opening h3 exposing the upper surface of the second electrode 3142.
  • the passivation layer 3150 may include a plurality of third openings h3 exposing a plurality of regions of the second electrode 3142.
  • the protective layer 3150 may include a first measurement unit PB1 for exposing an upper surface of the first electrode 3141. [ 38A to 38C, only one of the first measurement units PB1 is provided, but the plurality of first measurement units PB1 may be provided.
  • the protective layer 3150 may include a second measurement unit PB2 exposing the top surface of the second electrode 3142. [ 38A to 38C, it is shown that only one second measurement unit PB2 is provided, but the second measurement unit PB2 may be provided in plural.
  • the first measurement unit PB1 and the second measurement unit PB2 may be used to detect the electrical characteristics of the semiconductor device 3100.
  • the measurement terminals of the inspection equipment are contacted to the first and second electrodes 3141 and 3142 through the first measurement unit PB1 and the second measurement unit PB2 and the electrical characteristics of the semiconductor device 3100 are detected can do.
  • a first bonding pad 3171 and a second bonding pad 3172 may be formed.
  • FIG. 39A is a plan view showing the shapes of the first and second bonding pads formed according to the method of manufacturing a semiconductor device according to the embodiment
  • FIG. 39B is a plan view showing the result of performing the unit process shown in FIG. 39A is a sectional view of the semiconductor device according to the AA line.
  • the first bonding pad 3171 and the second bonding pad 3172 may be formed in the shape shown in FIG. 39A.
  • the first bonding pad 3171 and the second bonding pad 3172 may be disposed on the protective layer 3150.
  • the first bonding pad 3171 may be disposed on the reflective layer 3160.
  • the first bonding pad 3171 may be disposed on the first electrode 3141.
  • the second bonding pad 3172 may be disposed on the reflective layer 3160.
  • the second bonding pad 3172 may be disposed on the second electrode 3142.
  • the second bonding pad 3172 may be spaced apart from the first bonding pad 3171.
  • the first bonding pad 3171 may contact the upper surface of the first electrode 3141 through the plurality of fourth openings h4 provided in the passivation layer 3150.
  • the plurality of fourth openings h4 may be arranged to be offset from each other in a direction perpendicular to the second openings h2.
  • a current injected into the first bonding pads 3171 is uniformly distributed in the horizontal direction of the first electrodes 3141 So that current can be uniformly injected in the plurality of fourth openings h4.
  • the second bonding pad 3172 may be in contact with the upper surface of the second electrode 3142 through the plurality of third openings h3 provided in the passivation layer 3150.
  • a current injected into the second bonding pads 3172 flows through the second electrode 3142, So that current can be uniformly injected in the plurality of third openings h3.
  • the first bonding pad 3171 and the first electrode 3141 may be in contact with each other in the fourth openings h4.
  • the second bonding pad 3172 and the second electrode 3142 may be in contact with each other in a plurality of regions.
  • power can be supplied through a plurality of regions, so that current dispersion effect is generated according to increase of the contact area and dispersion of the contact region, and operation voltage can be reduced.
  • the light emitting structure 3110 when the power is applied to the first bonding pad 3171 and the second electrode pad 3172, the light emitting structure 3110 can emit light.
  • the first bonding pad 3171 and the first electrode 3141 can be contacted in a plurality of regions.
  • the second bonding pad 3172 and the second electrode 3142 may be in contact with each other in a plurality of regions.
  • power can be supplied through a plurality of regions, so that current dispersion effect is generated according to increase of the contact area and dispersion of the contact region, and operation voltage can be reduced.
  • the semiconductor device according to the embodiment may be connected to an external power source in a flip chip bonding manner.
  • the top surface of the first bonding pad 3171 and the top surface of the second bonding pad 3172 may be disposed to attach to a submount, leadframe, have.
  • the light provided by the light emitting structure 3110 may be emitted through the substrate 3105.
  • Light emitted from the light emitting structure 3110 may be reflected by the reflective layer 3160 and emitted toward the substrate 3105.
  • the light emitted from the light emitting structure 3110 may be emitted in a lateral direction of the light emitting structure 3110.
  • the semiconductor device and the semiconductor device package according to the embodiment since the first bonding pad 3171 and the second bonding pad 3172 having a large area can be directly bonded to the circuit board providing power, The chip bonding process can be performed easily and stably.
  • the sum of the areas of the first bonding pads 3171 and the second bonding pads 3172 in the upper direction of the semiconductor device 3100 is smaller than the sum of the areas of the first bonding pads 3171 and the second bonding pads 3172, Is equal to or smaller than 60% of the total area of the upper surface of the semiconductor element 3100 in which the pad 3171 and the second bonding pad 3172 are disposed.
  • the total area of the upper surface of the semiconductor device 3100 may correspond to an area defined by a lateral length and a longitudinal length of the lower surface of the first conductive type semiconductor layer 3111 of the light emitting structure 3110 .
  • the total area of the upper surface of the semiconductor element 3100 may correspond to the area of the upper surface or the lower surface of the substrate 3105.
  • the sum of the area of the first bonding pads 3171 and the area of the second bonding pads 3172 is 30% of the total area of the semiconductor device 3100 when viewed from above the semiconductor device. The same or larger.
  • the sum of the area of the first bonding pad 3171 and the area of the second bonding pad 3172 may be greater than the sum of the area of the semiconductor element 3100 ) And not more than 60%.
  • the electrical characteristics of the semiconductor device 3100 And securing a bonding force to be mounted on the semiconductor device package, so that stable mounting can be performed.
  • the first bonding pad 3171 and the second bonding pad 3172 must be spaced apart from each other by an appropriate distance so that the first bonding pad 3171 and the second bonding pad 3171 It is possible to prevent the pad 3172 from being electrically connected.
  • the sum of the areas of the first bonding pad 3171 and the second bonding pad 3172 may be set to be 60% or less of the total area of the semiconductor device 3100.
  • the area of the first bonding pad 3171 and the second bonding pad 3172 Is selected to be not less than 30% and not more than 60% of the total area of the semiconductor element 3100.
  • the light emitted from the light emitting structure 3110 can be reflected by the reflective layer 3160 without being incident on the first bonding pad 3171 and the second bonding pad 3172 . Accordingly, according to the embodiment, light generated and emitted from the light emitting structure 3110 can be minimized by being incident on the first bonding pads 3171 and the second bonding pads 3172.
  • the reflective layer 3160 is disposed between the first bonding pad 3171 and the second bonding pad 3172 and the first bonding pad 3171 is disposed between the first bonding pad 3171 and the second bonding pad 3172. [ And the second bonding pad 3172 can be prevented from being emitted.
  • the minimum interval between the first bonding pad 3171 and the second bonding pad 3172 may be equal to or greater than 125 micrometers.
  • the minimum gap between the first bonding pad 3171 and the second bonding pad 3172 is selected in consideration of the interval between the first electrode pad and the second electrode pad of the package body on which the semiconductor device 3100 is mounted .
  • the minimum spacing between the first pad portion and the second pad portion of the package body may be provided at a minimum of 125 micrometers and may be provided at a maximum of 200 micrometers.
  • the interval between the first bonding pad 3171 and the second bonding pad 3172 may be 125 micrometers or more and 300 micrometers or less, for example.
  • the gap between the first bonding pad 3171 and the second bonding pad 3172 should be greater than 125 micrometers so that the distance between the first bonding pad 3171 and the second bonding pad 3172 A minimum space can be secured so that a short circuit does not occur.
  • first bonding pad 3171 and the second bonding pad 3172 are less than 300 micrometers, the first pad portion and the second pad portion of the semiconductor device package, One bonding pad 3171 and the second bonding pad 3172 can be bonded with sufficient bonding force and the electrical characteristics of the semiconductor element 3100 can be secured.
  • the minimum distance between the first bonding pad 3171 and the second bonding pad 3172 is set to be larger than 125 micrometers in order to secure the optical characteristics and secure the process margin and the reliability due to the electrical characteristics and the bonding force Can be arranged to be smaller than 300 micrometers.
  • the interval between the first bonding pad 3171 and the second bonding pad 3172 is 125 micrometers or more and 300 micrometers or less.
  • the gap between the first bonding pad 3171 and the second bonding pad 3172 may be less than 125 micrometers to improve the electrical characteristics or reliability of the semiconductor device package , And may be arranged larger than 300 micrometers to improve the optical characteristics.
  • the light emitted from the light emitting structure 3110 can be reflected by the reflective layer 3160 without being incident on the first electrode 3141 and the second electrode 3142. [ Accordingly, light generated and emitted from the light emitting structure 3110 can be minimized by being incident on the first electrode 3141 and the second electrode 3142.
  • the semiconductor device 3100 may be mounted, for example, in a flip chip bonding manner to be provided in the form of a semiconductor device package.
  • the package body on which the semiconductor element 3100 is mounted is provided by resin or the like, the package body is discolored due to strong short-wavelength light emitted from the semiconductor element 3100 in the lower region of the semiconductor element 3100 Or cracks may occur.
  • light can be prevented from being emitted between the regions where the first bonding pad 3171 and the second bonding pad 3172 are disposed, Can be prevented from being discolored or cracked.
  • the semiconductor element 3100 having the reflective layer 3160 directly disposed on the transmissive electrode layer 3130 has been described as a reference.
  • an insulating layer or an electrode may be further disposed between the transmissive electrode layer 3130 and the reflective layer 3160.
  • a current diffusion layer may be further disposed between the light-transmitting electrode layer 3130 and the light emitting structure 3110.
  • the first bonding pad 3171 and the second bonding pad 3172 may include an Sn layer or an In layer.
  • the first and second bonding pads 3171 and 3172 may include an Ag layer disposed on the protective layer 3150 and an Sn layer or an In layer disposed on the Ag layer.
  • first and second bonding pads 3171 and 3172 include the Ag layer and the Sn layer
  • a compound (IMC: InterMetallic Compound) layer may be formed.
  • the intermetallic compound (IMC) layer may be formed by a reaction between a material contained in the first and second bonding pads 3171 and 3172 and a material contained in a frame or a pad portion of the package.
  • the intermetallic compound (IMC) layer may comprise Ag and Sn.
  • the intermetallic compound layer may include an AgSn layer.
  • the first and second bonding pads 3171 and 3172 of the semiconductor device 3100 according to the embodiment and the frame body of the package body 3171 and 3172 according to the embodiment of the present invention are formed by using the formation of the intermetallic compound (IMC) May be selected so that the melting point of the intermetallic compound layer due to the bonding between the two bonding layers is higher than the melting point of the common bonding material.
  • IMC intermetallic compound
  • the semiconductor device package according to the embodiment does not cause a re-melting phenomenon even when it is bonded to the main substrate through a reflow process, thereby preventing the electrical connection and the physical bonding force from being deteriorated have.
  • the pre-bonding process and the air reflow process in which the semiconductor device is mounted on the package body can be performed at a relatively low temperature. Accordingly, the package body is not exposed to a high temperature in a process of manufacturing a semiconductor device package. According to the embodiment, it is possible to prevent the package body from being damaged due to exposure to a high temperature or discoloration.
  • the package body may be provided using a relatively inexpensive resin material as well as an expensive material such as ceramics.
  • the package body may comprise at least one material selected from the group consisting of PPA (PolyPhtalAmide) resin, PCC (PolyCyclohexylenedimethylene Terephthalate) resin, EMC (Epoxy Molding Compound) resin, SMC .
  • PPA PolyPhtalAmide
  • PCC PolyCyclohexylenedimethylene Terephthalate
  • EMC Epoxy Molding Compound
  • first bonding pad 3171 and the second bonding pad 3172 include a metal material having a low melting point including Sn or In and an intermetallic compound (IMC) is formed in the process of manufacturing a semiconductor device package.
  • IMC intermetallic compound
  • a method of detecting the electrical characteristics of the semiconductor device 3100 a method of measuring electrical characteristics by contacting a measurement terminal of the inspection equipment with the first bonding pad 3171 and the second bonding pad 3172 is used .
  • the measurement terminal of the inspection equipment is electrically connected to the first and second bonding pads 3171 and 3172,
  • the measurement results may be distorted and detected due to side effects such as contamination by Sn or In.
  • Vf the actual operating voltage characteristic of the semiconductor device 3100
  • an error is detected in which the operating voltage is measured to be high as the measuring terminal of the testing equipment is contaminated or is detected as having a different value from the actual operating voltage .
  • the first electrode 3141 and the second electrode 3142 are electrically connected to each other via the first measurement unit PB1 and the second measurement unit PB2 provided in the protective layer 3150.
  • the terminals can be directly contacted and the electrical characteristics of the semiconductor element 3100 can be detected.
  • the first measurement unit PB1 may be exposed through the first recess R1 provided in the first bonding pad 3171.
  • the second measuring unit PB2 may be exposed through a second recess R2 provided in the second bonding pad 3172.
  • the measuring terminal of the inspection equipment it is necessary that the measuring terminal of the inspection equipment must contact the first and second bonding pads 3171 and 3172 in detecting the electrical characteristics of the semiconductor device 3100
  • the measurement terminal can be prevented from being contaminated and the undistorted electrical characteristics of the semiconductor device 3100 can be accurately detected.
  • the first electrode 3141 and the second bonding pad 3172 may be arranged to be offset from each other, similarly to the case described with reference to FIGS. 29 to 31.
  • the first electrode 3141 and the second bonding pad 3172 may be disposed so as not to overlap with each other in the first direction when viewed in a first direction perpendicular to the upper surface of the second bonding pad 3172 .
  • the second electrode 3142 and the first bonding pad 3171 may be arranged to be offset from each other.
  • the second electrode 3142 and the first bonding pad 3171 may be disposed so as not to overlap with each other in the first direction when viewed in a first direction perpendicular to the top surface of the first bonding pad 3171 .
  • FIG. 40 is a plan view showing another example of the semiconductor device according to the embodiment of the present invention.
  • the semiconductor device 3100 may include a plurality of measurement units PB1, PB2, PB3, and PB4 as shown in Fig.
  • the plurality of measurement units PB1, PB2, PB3 and PB4 may be provided in the protective layer 3150 to expose the first electrode 3141 or the second electrode 3142.
  • the first and third measurement units PB1 and PB3 may be provided on the protective layer 3150 to expose the upper surface of the first electrode layer 3141.
  • the second and fourth measuring portions PB2 and PB4 may be provided on the protective layer 3150 to expose the upper surface of the second electrode layer 3142.
  • the first bonding pad 3171 disposed on the first electrode 3141 may include first and third recesses R 1 and R 3 exposing the first and third measurement units PB 1 and PB 3. have.
  • the second bonding pad 3172 disposed on the second electrode 3142 includes second and fourth recesses R2 and R4 exposing the second and fourth measurement portions PB2 and PB4. can do.
  • a light emitting structure 3110 may be formed on a substrate 3105, as shown in FIGS. 41A and 41B.
  • FIG. 41A is a plan view showing the shape of a light emitting structure formed according to the method of manufacturing a semiconductor device according to the embodiment
  • FIG. 41B is a plan view showing a result of performing the unit process shown in FIG. 41A.
  • the light emitting structure 3110 may be formed on the substrate 3105.
  • the first conductive semiconductor layer 3111, the active layer 3112, and the second conductive semiconductor layer 3113 may be formed on the substrate 3105.
  • the current diffusion layer 3120 may be formed on the light emitting structure.
  • the current diffusion layer 3120 may be formed on the second conductive semiconductor layer 103.
  • the current diffusion layer 3120 may be provided in a plurality and may be provided separately from each other.
  • a light-transmitting electrode layer 3130 can be formed.
  • FIG. 42A is a plan view showing the shape of the light-transmitting electrode layer formed according to the method of manufacturing a semiconductor device according to the embodiment
  • FIG. 42B is a plan view showing the result of performing the unit process shown in FIG.
  • the transmissive electrode layer 3130 may be formed on the light emitting structure 3110 and a mesa etching may be performed.
  • the transmissive electrode layer 3130 may be formed on the second conductive semiconductor layer 3113 and a mesa etching process may be performed to expose the first conductive semiconductor layer 3111.
  • the light emitting structure 3110 may include a plurality of mesa openings M exposing the first conductivity type semiconductor layer 3111 by a mesa etching.
  • the mesa opening M may be provided in a plurality of circular shapes.
  • the mesa opening M may also be referred to as a recess.
  • the mesa opening M may be provided in various shapes such as an elliptical shape or a polygonal shape as well as a circular shape.
  • a reflection layer 3160 may be formed.
  • FIG. 43A is a plan view showing the shape of the reflective layer formed according to the method of manufacturing a semiconductor device according to the embodiment
  • FIG. 43B is a plan view showing the result of performing the unit process shown in FIG. 43A.
  • the reflective layer 3160 may be disposed on the transmissive electrode layer 3130.
  • the reflective layer 3160 may include a plurality of openings.
  • the reflective layer 3160 may include a plurality of first openings h1 overlapping the current diffusion layer 3120 in a first direction perpendicular to the top surface of the substrate 3105.
  • the transmissive electrode layer 3130 disposed on the current diffusion layer 3120 may be exposed through the plurality of first openings h1.
  • the reflective layer 3160 may include a plurality of second openings h2 overlapping the mesa recesses M in the first direction.
  • the upper surface of the first conductive type semiconductor layer 3111 may be exposed through the plurality of second openings h2.
  • the plurality of second openings h2 may be provided corresponding to the plurality of mesa opening M regions formed in the light emitting structure 3110.
  • the plurality of second openings h2 may be provided corresponding to a plurality of opening regions provided in the transparent electrode layer 3130.
  • the plurality of first openings h1 may be arranged in a plurality of line shapes along the major axis direction of the substrate 3105.
  • the plurality of second openings h2 may be arranged in a plurality of line shapes along the major axis direction of the substrate 3105.
  • the plurality of first openings h1 and the plurality of second openings h2 may be sequentially arranged in the direction of the minor axis of the substrate 3105.
  • the distance d1 between the neighboring first openings among the plurality of first openings h1 may be in a range of 110 micrometers to 140 micrometers.
  • the distance d1 between the neighboring second openings of the plurality of second openings h2 may be in the range of 110 micrometers to 140 micrometers.
  • the distance d2 between the neighboring first opening h1 and the second opening h2 among the plurality of first and second openings h1 and h2 may be 120 to 160 micrometers.
  • a first electrode 3141 or a second electrode 3142 may be disposed on the first and second openings h1 and h2 so that the first conductivity type semiconductor layer 3111 and the second conductivity type semiconductor layer 3113 may be provided with power.
  • the spacing between the first and second openings h1 and h2 may be set in consideration of the size and current diffusion characteristics of the semiconductor device.
  • the spacing between the first electrode 3141 and the second electrode 3142 will be described in further detail.
  • a first electrode 3141 and a second electrode 3142 may be formed.
  • FIG. 44A is a plan view showing the shapes of the first and second electrodes formed according to the method of manufacturing a semiconductor device according to the embodiment
  • FIG. 44B is a plan view showing a result of performing the unit process shown in FIG. 44A.
  • the first electrode 3141 and the second electrode 3142 may be spaced apart from each other.
  • the first electrode 3141 may be electrically connected to the first conductive type semiconductor layer 3111.
  • the first electrode 3141 may be disposed on the first conductive semiconductor layer 3111.
  • the first electrode 3141 is formed by removing a part of the second conductive type semiconductor layer 3113 and a part of the active layer 3112, And may be disposed on the upper surface of the conductive type semiconductor layer 3111.
  • the first electrode 3141 may be electrically connected to the upper surface of the first conductive type semiconductor layer 3111 through a second opening h2 provided in the reflective layer 3160. [ For example, the first electrode 3141 may directly contact the upper surface of the first conductive type semiconductor layer 3111 in a plurality of regions.
  • the second electrode 3142 may be electrically connected to the second conductive type semiconductor layer 3113.
  • the second electrode 3142 may be disposed on the second conductive type semiconductor layer 3113.
  • the transparent electrode layer 3130 may be disposed between the second electrode 3142 and the second conductive type semiconductor layer 3113.
  • the second electrode 3142 may be electrically connected to the upper surface of the second conductive type semiconductor layer 3113 through a first opening h1 provided in the reflective layer 3160.
  • the second electrode 3142 may be electrically connected to the second conductivity type semiconductor layer 3113 through the transmissive electrode layer 3130 in a plurality of regions.
  • the second electrode 3142 may be in direct contact with the upper surface of the transparent electrode layer 3130 in a plurality of regions.
  • the first electrode 3141 may include a first sub electrode 3141a and a plurality of first branched electrodes 3141a1 and 3141a2.
  • the first sub-electrode 3141a may be disposed below the first bonding pad 3171.
  • the plurality of first branch electrodes 3141a1 and 3141a2 may extend from the first sub electrode 3141a toward the second electrode 3142.
  • the second electrode 3142 may include a second sub electrode 3142a and a plurality of second branched electrodes 3142a1, 3142a2, and 3142a3.
  • the second sub-electrode 3142a may be disposed under the second bonding pad 3172.
  • the plurality of second branched electrodes 3142a1, 3142a2, and 3142a3 may extend from the second sub-electrode 3142a toward the first electrode 3141.
  • the plurality of first branched electrodes 3141a1 and 3141a2 and the plurality of second branched electrodes 3142a1, 3142a2 and 3142a3 may be staggered on the upper surface of the reflective layer 3160.
  • the distance between the first branch electrode and the second branch electrode neighboring the first and second branch electrodes 3141a1, 3141a2, 3142a1, 3142a2, and 3142a3 may be 110 to 140 micrometers.
  • the width of each of the first and second branched electrodes 3141a1, 3141a2, 3142a1, 3142a2, and 3142a3 may be several micrometers to several tens of micrometers.
  • the number and width of the plurality of first and second branched electrodes 3141a1, 3141a2, 3142a1, 3142a2, and 3142a3 may be set in consideration of the size of the semiconductor device and the degree of current diffusion.
  • the number of the first and second branched electrodes 3141a1, 3141a2, 3142a1, 3142a2, and 3142a3 is small, light generated in the active layer 3112 is incident on the plurality of first and second branched electrodes 3141a1, 3141a2, 3142a1, 3142a2, and 3142a3), the light extraction efficiency can be improved.
  • the number of the first and second branched electrodes 3141a1, 3141a2, 3142a1, 3142a2, and 3142a3 is set to be five and provided in the numerical range as described above, The current diffusion efficiency and the light extraction efficiency can be improved.
  • 44A and 44B show an example in which the plurality of first branched electrodes 3141a1 and 3141a2 are provided as two and the plurality of second branched electrodes 3142a1, 3142a2 and 3142a3 are provided as three .
  • the number of the first and second branched electrodes may be more than five, and may be provided smaller.
  • the plurality of first branched electrodes 3141a1 and 3141a2 may be provided so as to overlap with the plurality of second openings h2 in a first direction perpendicular to the upper surface of the reflective layer 3160.
  • the plurality of second branched electrodes 3142a1, 3142a2, and 3142a3 may be provided so as to overlap with the plurality of first openings h1 in the first direction.
  • first electrode 3141 and the second electrode 3142 may be arranged in different numbers of branch electrodes.
  • the branch electrode of the second electrode 3142 is closer to the branch electrode of the first electrode 3141 than the branch electrode of the first electrode 3141, May be more.
  • the first electrode 3141 and the second electrode 3142 When the electrical conductivity and / or resistance of the second conductivity type semiconductor layer 3113 and the first conductivity type semiconductor layer 3111 are different from each other, the first electrode 3141 and the second electrode 3142 The electrons and holes injected into the light emitting structure 3110 can be balanced and the optical characteristics of the semiconductor device can be improved.
  • a protective layer 3150 may be formed.
  • FIG. 45A is a plan view showing the shape of a protective layer formed according to the method of manufacturing a semiconductor device according to the embodiment
  • FIG. 45B is a plan view showing a result of performing the unit process shown in FIG. 45A.
  • the protective layer 3150 may be disposed on the first electrode 3141 and the second electrode 3142.
  • the protective layer 3150 may be disposed on the reflective layer 3160.
  • the passivation layer 3150 may include a fourth opening h4 exposing the upper surface of the first electrode 3141.
  • the passivation layer 3150 may include a plurality of fourth openings h4 exposing a plurality of regions of the first electrode 3141.
  • the passivation layer 3150 may include a third opening h3 exposing the upper surface of the second electrode 3142.
  • the passivation layer 3150 may include a plurality of third openings h3 exposing a plurality of regions of the second electrode 3142.
  • the protective layer 3150 may include a first measurement unit PB1 and a third measurement unit PB3 that expose the upper surface of the first electrode 3141.
  • PB1 and PB3 illustrate that the first measurement unit PB1 and the third measurement unit PB3 are provided, but the measurement unit may be provided one or more than three.
  • the protective layer 3150 may include a second measurement unit PB2 and a fourth measurement unit PB4 that expose the upper surface of the second electrode 3142.
  • PB2 and PB4 illustrate that the second measurement unit PB2 and the fourth measurement unit PB4 are provided, but the measurement unit may be provided one or more than three.
  • the plurality of measurement units PB1, PB2, PB3, and PB4 may be used to detect the electrical characteristics of the semiconductor device 3100.
  • a measurement terminal of the inspection equipment can be contacted to the first and second electrodes 3141 and 3142 through the plurality of measurement units PB1, PB2, PB3 and PB4 and the electrical characteristics of the semiconductor device 3100 can be detected .
  • a first bonding pad 3171 and a second bonding pad 3172 may be formed.
  • FIG. 46A is a plan view showing the shapes of the first and second bonding pads formed according to the semiconductor device manufacturing method according to the embodiment
  • FIG. 46B is a plan view showing the result of performing the unit process shown in FIG. 46A.
  • the first bonding pad 3171 and the second bonding pad 3172 may be formed in the shape shown in FIG. 46A.
  • the first bonding pad 3171 and the second bonding pad 3172 may be disposed on the protective layer 3150.
  • the first bonding pad 3171 may be disposed on the reflective layer 3160.
  • the first bonding pad 3171 may be disposed on the first electrode 3141.
  • the second bonding pad 3172 may be disposed on the reflective layer 3160.
  • the second bonding pad 3172 may be disposed on the second electrode 3142.
  • the second bonding pad 3172 may be spaced apart from the first bonding pad 3171.
  • the first bonding pad 3171 may contact the upper surface of the first electrode 3141 through the plurality of fourth openings h4 provided in the passivation layer 3150.
  • the plurality of fourth openings h4 may be arranged to be offset from each other in a direction perpendicular to the second openings h2.
  • a current injected into the first bonding pads 3171 is uniformly distributed in the horizontal direction of the first electrodes 3141 So that current can be uniformly injected in the plurality of fourth openings h4.
  • the second bonding pad 3172 may be in contact with the upper surface of the second electrode 3142 through the plurality of third openings h3 provided in the passivation layer 3150.
  • a current injected into the second bonding pads 3172 flows through the second electrode 3142, In the horizontal direction. Accordingly, current can be uniformly injected through the plurality of third openings h3.
  • the first bonding pad 3171 and the first electrode 3141 may be in contact with each other in the fourth openings h4.
  • the second bonding pad 3172 and the second electrode 3142 may be in contact with each other in a plurality of regions.
  • power can be supplied through a plurality of regions, so that current dispersion effect is generated according to increase of the contact area and dispersion of the contact region, and operation voltage can be reduced.
  • the light emitting structure 3110 when the power is applied to the first bonding pad 3171 and the second electrode pad 3172, the light emitting structure 3110 can emit light.
  • the first bonding pad 3171 and the first electrode 3141 can be contacted in a plurality of regions.
  • the second bonding pad 3172 and the second electrode 3142 may be in contact with each other in a plurality of regions.
  • power can be supplied through a plurality of regions, so that current dispersion effect is generated according to increase of the contact area and dispersion of the contact region, and operation voltage can be reduced.
  • the semiconductor device according to the embodiment may be connected to an external power source in a flip chip bonding manner.
  • the top surface of the first bonding pad 3171 and the top surface of the second bonding pad 3172 may be disposed to attach to a submount, leadframe, have.
  • the light provided by the light emitting structure 3110 may be emitted through the substrate 3105.
  • Light emitted from the light emitting structure 3110 may be reflected by the reflective layer 3160 and emitted toward the substrate 3105.
  • the light emitted from the light emitting structure 3110 may be emitted in a lateral direction of the light emitting structure 3110.
  • the semiconductor device and the semiconductor device package according to the embodiment since the first bonding pad 3171 and the second bonding pad 3172 having a large area can be directly bonded to the circuit board providing power, The chip bonding process can be performed easily and stably.
  • the sum of the areas of the first bonding pads 3171 and the second bonding pads 3172 in the upper direction of the semiconductor device 3100 is smaller than the sum of the areas of the first bonding pads 3171 and the second bonding pads 3172, Is equal to or smaller than 60% of the total area of the upper surface of the semiconductor element 3100 in which the pad 3171 and the second bonding pad 3172 are disposed.
  • the total area of the upper surface of the semiconductor device 3100 may correspond to an area defined by a lateral length and a longitudinal length of the lower surface of the first conductive type semiconductor layer 3111 of the light emitting structure 3110 .
  • the total area of the upper surface of the semiconductor element 3100 may correspond to the area of the upper surface or the lower surface of the substrate 3105.
  • the sum of the area of the first bonding pads 3171 and the area of the second bonding pads 3172 is 30% of the total area of the semiconductor device 3100 when viewed from above the semiconductor device. The same or larger.
  • the sum of the area of the first bonding pad 3171 and the area of the second bonding pad 3172 may be greater than the sum of the area of the semiconductor element 3100 ) And not more than 60%.
  • the electrical characteristics of the semiconductor device 3100 And securing a bonding force to be mounted on the semiconductor device package, so that stable mounting can be performed.
  • the first bonding pad 3171 and the second bonding pad 3172 must be spaced apart from each other by an appropriate distance so that the first bonding pad 3171 and the second bonding pad 3171 It is possible to prevent the pad 3172 from being electrically connected.
  • the sum of the areas of the first bonding pad 3171 and the second bonding pad 3172 may be set to be 60% or less of the total area of the semiconductor device 3100.
  • the area of the first bonding pad 3171 and the second bonding pad 3172 Is selected to be not less than 30% and not more than 60% of the total area of the semiconductor element 3100.
  • the light emitted from the light emitting structure 3110 can be reflected by the reflective layer 3160 without being incident on the first bonding pad 3171 and the second bonding pad 3172 . Accordingly, according to the embodiment, light generated and emitted from the light emitting structure 3110 can be minimized by being incident on the first bonding pads 3171 and the second bonding pads 3172.
  • the reflective layer 3160 is disposed between the first bonding pad 3171 and the second bonding pad 3172 and the first bonding pad 3171 is disposed between the first bonding pad 3171 and the second bonding pad 3172. [ And the second bonding pad 3172 can be prevented from being emitted.
  • the minimum interval between the first bonding pad 3171 and the second bonding pad 3172 may be equal to or greater than 125 micrometers.
  • the minimum gap between the first bonding pad 3171 and the second bonding pad 3172 is selected in consideration of the interval between the first electrode pad and the second electrode pad of the package body on which the semiconductor device 3100 is mounted .
  • first bonding pad 3171 and the second bonding pad 3172 are less than 300 micrometers, the first pad portion and the second pad portion of the semiconductor device package, One bonding pad 3171 and the second bonding pad 3172 can be bonded with sufficient bonding force and the electrical characteristics of the semiconductor element 3100 can be secured.
  • the minimum distance between the first bonding pad 3171 and the second bonding pad 3172 is set to be larger than 125 micrometers in order to secure the optical characteristics and secure the process margin and the reliability due to the electrical characteristics and the bonding force Can be arranged to be smaller than 300 micrometers.
  • the interval between the first bonding pad 3171 and the second bonding pad 3172 is 125 micrometers or more and 300 micrometers or less.
  • the gap between the first bonding pad 3171 and the second bonding pad 3172 may be less than 125 micrometers to improve the electrical characteristics or reliability of the semiconductor device package , And may be arranged larger than 300 micrometers to improve the optical characteristics.
  • the light emitted from the light emitting structure 3110 can be reflected by the reflective layer 3160 without being incident on the first electrode 3141 and the second electrode 3142. [ Accordingly, light generated and emitted from the light emitting structure 3110 can be minimized by being incident on the first electrode 3141 and the second electrode 3142.
  • the semiconductor device 3100 may be mounted, for example, in a flip chip bonding manner to be provided in the form of a semiconductor device package.
  • the package body on which the semiconductor element 3100 is mounted is provided by resin or the like, the package body is discolored due to strong short-wavelength light emitted from the semiconductor element 3100 in the lower region of the semiconductor element 3100 Or cracks may occur.
  • light can be prevented from being emitted between the regions where the first bonding pad 3171 and the second bonding pad 3172 are disposed, Can be prevented from being discolored or cracked.
  • the first bonding pad 3171 and the second bonding pad 3172 may include an Sn layer or an In layer.
  • the first and second bonding pads 3171 and 3172 may include an Ag layer disposed on the protective layer 3150 and an Sn layer or an In layer disposed on the Ag layer.
  • first and second bonding pads 3171 and 3172 include the Ag layer and the Sn layer
  • a compound (IMC: InterMetallic Compound) layer may be formed.
  • the intermetallic compound (IMC) layer may be formed by a reaction between a material contained in the first and second bonding pads 3171 and 3172 and a material contained in a frame or a pad portion of the package.
  • the intermetallic compound (IMC) layer may comprise Ag and Sn.
  • the intermetallic compound layer may include an AgSn layer.
  • the first and second bonding pads 3171 and 3172 of the semiconductor device 3100 according to the embodiment and the frame body of the package body 3171 and 3172 according to the embodiment of the present invention are formed by using the formation of the intermetallic compound (IMC) May be selected so that the melting point of the intermetallic compound layer due to the bonding between the two bonding layers is higher than the melting point of the common bonding material.
  • IMC intermetallic compound
  • the semiconductor device package according to the embodiment does not cause a re-melting phenomenon even when it is bonded to the main substrate through a reflow process, thereby preventing the electrical connection and the physical bonding force from being deteriorated have.
  • the semiconductor device package and the method for manufacturing a semiconductor device package since the pre-bonding process and the air reflow process for mounting the semiconductor device on the package body can be performed at a relatively low temperature, The package body is not exposed to high temperatures in the process. Therefore, according to the embodiment, it is possible to prevent the package body from being damaged due to exposure to a high temperature or discoloration.
  • the package body may be provided using a relatively inexpensive resin material as well as an expensive material such as ceramics.
  • the package body may comprise at least one material selected from the group consisting of PPA (PolyPhtalAmide) resin, PCC (PolyCyclohexylenedimethylene Terephthalate) resin, EMC (Epoxy Molding Compound) resin, SMC .
  • PPA PolyPhtalAmide
  • PCC PolyCyclohexylenedimethylene Terephthalate
  • EMC Epoxy Molding Compound
  • first bonding pad 3171 and the second bonding pad 3172 include a metal material having a low melting point including Sn or In and an intermetallic compound (IMC) is formed in the process of manufacturing a semiconductor device package.
  • IMC intermetallic compound
  • a method of detecting the electrical characteristics of the semiconductor device 3100 a method of measuring electrical characteristics by contacting a measurement terminal of the inspection equipment with the first bonding pad 3171 and the second bonding pad 3172 is used .
  • the measurement terminal of the inspection equipment is electrically connected to the first and second bonding pads 3171 and 3172,
  • the measurement results may be distorted and detected due to side effects such as contamination by Sn or In.
  • Vf the actual operating voltage characteristic of the semiconductor device 3100
  • an error is detected in which the operating voltage is measured to be high as the measuring terminal of the testing equipment is contaminated or is detected as having a different value from the actual operating voltage .
  • the measurement terminal of the inspection equipment is connected to the first electrode 3141 and the second electrode 3142 through a plurality of measurement units PB1, PB2, PB3 and PB4 provided on the protection layer 3150 And the electrical characteristics of the semiconductor element 3100 can be detected.
  • the first and third measurement units PB1 and PB3 may be exposed through the first and third recesses R1 and R3 provided in the first bonding pad 3171.
  • the second and fourth measurement units PB2 and PB4 may be exposed through the second and fourth recesses R2 and R4 provided in the second bonding pad 3172.
  • the measuring terminal of the inspection equipment it is necessary that the measuring terminal of the inspection equipment must contact the first and second bonding pads 3171 and 3172 in detecting the electrical characteristics of the semiconductor device 3100
  • the measurement terminal can be prevented from being contaminated and the undistorted electrical characteristics of the semiconductor device 3100 can be accurately detected.
  • the first electrode 3141 and the second bonding pad 3172 may be arranged to be offset from each other, similarly to the case described with reference to FIGS. 29 to 31.
  • the first electrode 3141 and the second bonding pad 3172 may be disposed so as not to overlap with each other in the first direction when viewed in a first direction perpendicular to the upper surface of the second bonding pad 3172 .
  • the second electrode 3142 and the first bonding pad 3171 may be arranged to be offset from each other.
  • the second electrode 3142 and the first bonding pad 3171 may be disposed so as not to overlap with each other in the first direction when viewed in a first direction perpendicular to the top surface of the first bonding pad 3171 .
  • the first bonding pad and the second bonding pad of the semiconductor device include a metal material having a low melting point including Sn or In, and an intermetallic compound (IMC ) Layer is formed.
  • IMC intermetallic compound
  • FIG. 47 is a view showing a semiconductor device package according to an embodiment of the present invention. Referring to FIG. 47, description of the semiconductor device package according to the embodiment may be omitted.
  • the semiconductor device package 3800 includes a semiconductor element 3650, a pad portion 3210, a lead frame 3220, a package body 3230, a main substrate 3300, .
  • the semiconductor device 3650 may be electrically connected to the pad portion 3210 provided in the package body 3230.
  • the pad portion 3210 may be electrically connected to the main substrate 3300 disposed below.
  • the pad portion 3210 may be electrically connected to the main substrate 3300 through the lead frame 3220 disposed at a lower portion.
  • the pad portion 3210 may be provided integrally with the lead frame 3220 or may be provided separately from each other.
  • the semiconductor device 3650 may be disposed on the pad portion 3210 provided on the lead frame 3220.
  • a molding part 3240 may be disposed on the semiconductor element 3650.
  • the molding unit 3240 may include wavelength conversion particles that receive light provided from the semiconductor device 3650 and emit wavelength-converted light.
  • the semiconductor device package 3800 includes an intermetallic compound (IMC) layer 3710 disposed on the pad portion 3210 and an intermetallic compound (IMC) layer 3710 disposed under the lead frame 3220 A bonding layer 3310, and the like.
  • IMC intermetallic compound
  • the intermetallic compound (IMC) layer 3710 may be formed in the process of mounting the semiconductor device 3650 on the pad portion 3210.
  • the bonding layer 3310 may include a bonding material used in a bonding process such as soldering.
  • the bonding layer 3310 may include at least one selected from low-melting-point bonding materials including Sn and In, or an alloy thereof.
  • the intermetallic compound (IMC) layer 3710 may have a higher melting point than the bonding layer 3310. Also, the intermetallic compound (IMC) layer 3710 may be formed below the melting point of the bonding layer 3310.
  • the bonding process between the semiconductor element 3650 and the pad portion 3210 can be performed at a first temperature of a relatively low temperature.
  • the bonding process between the semiconductor element 3650 and the pad portion 3210 can be performed while applying a relatively low first pressure.
  • the bonding process between the lead frame 3220 and the main substrate 3300 may be performed at a relatively high second temperature.
  • the bonding process between the lead frame 3220 and the main substrate 3300 can be performed while applying a relatively high second pressure.
  • the melting point of the intermetallic compound (IMC) layer 3710 is higher than the second temperature, the bonding temperature between the lead frame 3220 and the main substrate 3300 The bonding force between the semiconductor element 3650 and the pad portion 3210 is not deteriorated in a reflow process.
  • the bonding process between the semiconductor element 3650 and the pad portion 3210 can be performed at the relatively low first temperature.
  • the bonding process between the semiconductor element 3650 and the pad portion 3210 can be performed at the relatively low temperature, the selection width for the material constituting the package body 3230 is wide .
  • the package body 3230 may be provided using a relatively inexpensive resin material as well as an expensive material such as ceramics.
  • FIG. 48 is a view showing another example of a semiconductor device according to an embodiment of the present invention
  • FIG. 49 is a view showing an example of a frame applied to a semiconductor device package according to an embodiment of the present invention.
  • FIGS. 48 and 49 a description of elements overlapping with those described with reference to FIGS. 32 to 47 in explaining a semiconductor device and a semiconductor device package according to the embodiment may be omitted.
  • the semiconductor device 3500 may include a semiconductor layer 3510, as shown in Fig.
  • the semiconductor element 3500 shown in FIG. 48 is only shown in a partial region in which power is supplied from the outside to the semiconductor layer 3510.
  • the semiconductor layer 3510 may be provided as a first conductive semiconductor layer including an n-type dopant. Also, the semiconductor layer 3510 may be provided as a second conductivity type semiconductor layer including a p-type dopant.
  • the semiconductor element 3500 may include a metal layer 3520, as shown in Fig.
  • the metal layer 3520 may be disposed on the semiconductor layer 3510.
  • the metal layer 3510 may be provided as a single layer or as a plurality of layers.
  • the metal layer 3510 may include at least one of an adhesive metal layer, a reflective metal layer, and a barrier metal layer.
  • the metal layer 3520 may be provided in a thickness of several tens of nanometers.
  • the metal layer 3520 may be provided in a thickness of 20 micrometers to 40 micrometers.
  • the adhesive metal layer may include a material having excellent adhesion to the semiconductor layer 3510.
  • the adhesive metal layer may include at least one selected from the group including materials such as Cr and Ti, or an alloy thereof.
  • the adhesive metal layer may be provided as a single layer or a plurality of layers.
  • the reflective metal layer may include a material having high reflectivity with respect to a wavelength band of light emitted from the semiconductor device 3500.
  • the reflective metal layer may include at least one selected from the group consisting of materials such as Al, Ag and Rh, or an alloy thereof.
  • the reflective metal layer may be provided as a single layer or as a plurality of layers.
  • the barrier metal layer may include a material capable of preventing a bonding material from diffusing into the semiconductor layer 3510 in a process of bonding the semiconductor device 3500 to a frame of a package body or the like.
  • the barrier metal layer may include at least one selected from the group consisting of materials such as Ni, Cr, Ti, Cu, Pt, and Au, or an alloy thereof.
  • the barrier metal layer may be provided as a single layer or as a plurality of layers.
  • the metal layer 3520 may include a first electrode electrically connected to the first conductive semiconductor layer of the semiconductor layer 3510 and a second electrode electrically connected to the second conductive semiconductor layer of the semiconductor layer 3510. [ Two electrodes may be included.
  • the semiconductor device 3500 may include a first Ag layer 3530 and an Sn layer 3550 as shown in FIG.
  • the first Ag layer 3530 may be disposed on the semiconductor layer 3510.
  • the first Ag layer 3530 may be disposed on the metal layer 3520.
  • the Sn layer 3550 may be disposed on the first Ag layer 3530.
  • the first Ag layer 3530 and the Sn layer 3550 may be formed by depositing an intermetallic compound (IMC) layer in the process of bonding the semiconductor device 3500 according to a later embodiment to the frame of the semiconductor device package Respectively.
  • IMC intermetallic compound
  • the semiconductor device 3500 may include a first barrier layer 3540 and a second barrier layer 3560, as shown in FIG.
  • the first barrier layer 3540 may be disposed on the first Ag layer 3530.
  • the first barrier layer 3540 may be disposed between the first Ag layer 3530 and the Sn layer 3550.
  • the Sn layer 3550 may be disposed on the first barrier layer 3540.
  • the Sn layer 3550 may be disposed between the first barrier layer 3540 and the second barrier layer 3560.
  • the first barrier layer 3540 and the second barrier layer 3560 may include at least one selected from the group consisting of materials such as Ni, Cr, Ti, Cu, Pt, Au, have.
  • the first barrier layer 3540 and the second barrier layer 3560 may be provided as a single layer or a plurality of layers.
  • the first barrier layer 3540 may serve to prevent the first Ag layer 3530 from being oxidized.
  • the second barrier layer 3560 may provide a function of preventing the Sn layer 3550 from being oxidized.
  • the second barrier layer 3560 can provide a function of improving adhesion to the frame in the process of bonding the semiconductor device 3500 according to the embodiment to a frame such as a package body.
  • the first barrier layer 3540 and the second barrier layer 3560 may be formed of the same material or different materials.
  • the first barrier layer 3540 and the second barrier layer 3560 may be provided in a thickness of several tens nanometers.
  • the first barrier layer 3540 and the second barrier layer 3560 may be provided in a thickness of 20 nanometers to 40 nanometers.
  • another conductive material electrically connected to the semiconductor layer 3510 may be further provided between the metal layer 3520 and the semiconductor layer 3510.
  • the metal layer 3520 is not provided, and the first Ag layer 3530 may be disposed in direct contact with the semiconductor layer 3510.
  • the semiconductor device 3500 according to the embodiment at least one of the first barrier layer 3540 and the second barrier layer 3560 may be provided. In addition, according to the semiconductor device 3500 according to another embodiment, the first barrier layer 3540 and the second barrier layer 3560 may not be provided.
  • the amount of the first Ag layer 3530 may be less than 2.73 times as much as the amount of the Sn layer 3550 based on the mass percent (Wt%).
  • the amount of the Sn layer 3550 may be greater than 1 / 2.73 on a mass percent (Wt%) basis as compared to the amount of the first Ag layer 3530.
  • the amount of Ag and the amount of Sn are combined at a ratio of 2.73: 1 based on the mass percentage (Wt%). Can proceed.
  • the binding can proceed at a ratio of 3: 1 of Ag and Sn in terms of At%.
  • the Sn layer 3550 according to the embodiment is formed not only of the first Ag layer 3530, but also of the metal layer provided on the frame of the package body to which the semiconductor element 3500 is to be bonded, Be formed.
  • the intermetallic compound (IMC) layer is formed between the Sn layer 3550 and the first Ag layer 3530, the amount of the Sn layer 3550 and the first Ag layer 3530 The amount of each layer must be selected so that Sn layer 3550 can remain.
  • the Sn layer 3550 must be able to form an intermetallic compound (IMC) layer with the frame as well as the first Ag layer 3530 so that stable bonding between the semiconductor device according to the embodiment and the pad portion provided in the frame Can be provided.
  • IMC intermetallic compound
  • the first Ag layer 3530 and the Sn layer 3550 may each be provided to a thickness of a few micrometers.
  • the thickness of the first Ag layer 3530 may be less than 0.47 times the thickness of the Sn layer 3550.
  • the Sn layer 3550 may have a thickness of 2 micrometers to 4 micrometers.
  • the thickness of the first Ag layer 3530 may be 0.6 to 1.8 micrometers.
  • the layers disposed on the semiconductor layer 3510 may be referred to as a bonding pad.
  • the semiconductor layer 3510 may be supplied with power through a bonding pad.
  • the bonding pad according to an embodiment may include an Ag layer / Au layer / Sn layer / Au layer.
  • the bonding pad according to the embodiment may include a Ti layer / an Ag layer / an Au layer / an Sn layer / an Au layer.
  • the bonding pad according to the embodiment may include an Ag layer / an Au layer / a Sn layer, an Ag layer / a Sn layer / an Au layer, or an Ag layer / a Sn layer.
  • a frame 3600 applied to a semiconductor device package according to an embodiment of the present invention may be provided in a plurality of layers as shown in FIG.
  • the frame 3600 may include a first layer 3610, a second layer 3620, and a second Ag layer 3630, as shown in Fig.
  • the frame 3600 according to the embodiment shown in FIG. 49 shows a state before the semiconductor element 3500 described with reference to FIG. 48 is bonded.
  • the first layer 3610 is a basic support member of the frame 3600 and may be provided as a Cu layer, for example.
  • the second layer 3620 may be formed as a plating layer on the upper surface of the processed first layer 3610.
  • the second layer 3620 may be provided as a Ni plating layer, and the upper surface may be provided flat.
  • the frame 3600 may include the second Ag layer 3630.
  • the second Ag layer 3630 can form an intermetallic compound (IMC) layer by bonding with the Sn layer 3550 in the process of bonding the semiconductor device 3500 described with reference to FIG. 48 .
  • IMC intermetallic compound
  • the thickness of the first layer 3610 may be from several tens of micrometers to several hundreds of micrometers.
  • the thickness of the second layer 3620 may be several micrometers.
  • the thickness of the second Ag layer 3630 may be several micrometers.
  • the thickness of the second Ag layer 3630 may be varied depending on the amount of the Sn layer 3550 provided to the semiconductor device 3500 to be combined with the Ag material to form an intermetallic compound (IMC) layer Its thickness and amount can be selected.
  • IMC intermetallic compound
  • the second layer 3620 is formed of a Ni layer, it is known that the Ni layer has a small change in thermal expansion. Accordingly, even when the size or position of the package body is changed due to thermal expansion, the position of the bonding pad bonded to the upper portion can be stably fixed by the Ni layer.
  • the thickness of the second layer 3620 may be, for example, from 1 micrometer to 2 micrometers.
  • IMC intermetallic compound
  • IMC 50 is a view illustrating an intermetallic compound (IMC) layer applied to a semiconductor device package according to an embodiment of the present invention.
  • the semiconductor device package 3700 may include a frame 3600, an intermetallic compound (IMC) layer 3710, and a semiconductor layer 3510, as shown in FIG.
  • IMC intermetallic compound
  • the frame 3600 may include a first layer 3610 and a second layer 3620 described with reference to FIG.
  • the intermetallic compound (IMC) layer 3710 may be disposed on the frame 3600.
  • the intermetallic compound (IMC) layer 3710 may be disposed between the frame 3600 and the semiconductor layer 3510.
  • the semiconductor layer 3510 may be disposed on the intermetallic compound (IMC) layer 3710.
  • the intermetallic compound (IMC) layer 3710 may be provided as an intermetallic compound (IMC) layer containing Ag and Sn.
  • the intermetallic compound (IMC) layer 3710 may be formed by a combination of the first and second Ag layers 3530 and 3630 and the Sn layer 3550, as described with reference to FIGS. .
  • the intermetallic compound (IMC) layer 3710 may be formed in a process in which a semiconductor device 3500 according to an embodiment is disposed over the frame 3600 and air reflow is performed. have.
  • the Sn material contained in the Sn layer 3550 is diffused and bonded in the direction of the first Ag layer 3530 by an air reflow process, the Sn material and the Ag material
  • the intermetallic compound (IMC) layer 3710 may be formed.
  • the Sn material contained in the Sn layer 3550 is diffused and coupled in the direction of the second Ag layer 3630 by an air reflow process, the Sn material and the Ag material Intermediate compound (IMC) layer 3710 may be formed.
  • the intermetallic compound (IMC) layer 3710 may be formed in a ratio of 2.73: 1 based on the mass percentage (Wt%) of Ag and the amount of Sn.
  • the intermetallic compound (IMC) layer 3710 may be formed by changing the composition ratio of Ag and Sn within a certain range.
  • the intermetallic compound (IMC) layer 3710 may be provided in a range of 2.27: 1 to 3.18: 1 with respect to the amount of Sn based on the mass percent (Wt%) of Ag.
  • the intermetallic compound (IMC) layer 3710 may include a region further containing Au.
  • the semiconductor device 3500 may include first and second barrier layers 3540 and 3560 as shown in FIG. 48 and may be included in the first and second barrier layers 3540 and 3560 Au material may be included in the intermetallic compound (IMC) layer 3710.
  • the Au containing region may be provided between the central region of the intermetallic compound (IMC) layer 3710 and the frame 3600.
  • the region containing Au may be provided closer to the frame 3600 than the semiconductor layer 3510 in the intermetallic compound (IMC) layer 3710.
  • the second Ag layer 3630 described with reference to FIG. 49 is formed between the inter-metal compound (IMC) layer 3710 and the second layer 3620 As shown in FIG.
  • the intermetallic compound (IMC) layer 3710 when the intermetallic compound (IMC) layer 3710 is formed, an amount of Ag material contained in the second Ag layer 3630, which does not form an intermetallic compound layer with the Sn layer 3550, If present, the second Ag layer 3630 may be present between the intermetallic compound (IMC) layer 3710 and the second layer 3630.
  • the metal layer 3520 described with reference to FIG. 48 may be further disposed between the semiconductor layer 3510 and the intermetallic compound (IMC) layer 3710.
  • IMC intermetallic compound
  • the semiconductor device package according to the embodiment does not cause a re-melting phenomenon even when it is bonded to the main substrate through a reflow process, thereby preventing the electrical connection and the physical bonding force from being deteriorated have.
  • the semiconductor device package and the method for fabricating a semiconductor device package since the pre-bonding process and the air reflow process are performed at a relatively low temperature, in the process of manufacturing the semiconductor device package, do. Therefore, according to the embodiment, it is possible to prevent the package body from being exposed to a high temperature to be damaged or discolored.
  • the package body may be provided using not only expensive materials such as ceramics but also relatively inexpensive resin materials.
  • the package body may comprise at least one material selected from the group consisting of PPA (PolyPhtalAmide) resin, PCC (PolyCyclohexylenedimethylene Terephthalate) resin, EMC (Epoxy Molding Compound) resin, SMC .
  • PPA PolyPhtalAmide
  • PCC PolyCyclohexylenedimethylene Terephthalate
  • EMC Epoxy Molding Compound
  • the semiconductor device and the semiconductor device package according to the embodiments can be applied to the light source device.
  • the light source device may include a display device, a lighting device, a head lamp, and the like depending on an industrial field.
  • An example of the light source device includes a bottom cover, a reflector disposed on the bottom cover, a light emitting module that emits light and includes a semiconductor element, and a light emitting module disposed in front of the reflector and guiding light emitted from the light emitting module forward
  • An optical sheet including a light guide plate, prism sheets disposed in front of the light guide plate, a display panel disposed in front of the optical sheet, an image signal output circuit connected to the display panel and supplying an image signal to the display panel, And may include a color filter disposed in front thereof.
  • the bottom cover, the reflection plate, the light emitting module, the light guide plate, and the optical sheet may form a backlight unit.
  • the display device may have a structure in which semiconductor elements that emit red (Red), green (Gren), and blue (Blue) light are disposed, respectively, without including a color filter.
  • the head lamp includes a light emitting module including a semiconductor device package disposed on a substrate, a reflector for reflecting light emitted from the light emitting module in a predetermined direction, for example, forward, A lens that refracts light forward, and a shade that reflects off a portion of the light that is reflected by the reflector and that is directed to the lens to provide the designer with a desired light distribution pattern.
  • a light emitting module including a semiconductor device package disposed on a substrate, a reflector for reflecting light emitted from the light emitting module in a predetermined direction, for example, forward, A lens that refracts light forward, and a shade that reflects off a portion of the light that is reflected by the reflector and that is directed to the lens to provide the designer with a desired light distribution pattern.
  • the lighting device which is another example of the light source device, may include a cover, a light source module, a heat sink, a power supply, an inner case, and a socket. Further, the light source device according to the embodiment may further include at least one of a member and a holder.
  • the light source module may include a semiconductor device or a semiconductor device package according to an embodiment.
  • the semiconductor device the semiconductor device manufacturing method, the semiconductor device package, and the semiconductor device package manufacturing method according to the embodiments, there is an advantage that the light extraction efficiency, the adhesion characteristics of each interface and the electrical characteristics can be improved.
  • stable bonding can be performed by providing a small pressure at a low temperature.
  • the bonding strength between the package electrode and the semiconductor device can be improved.
  • the semiconductor device manufacturing method, the semiconductor device package, and the semiconductor device package manufacturing method according to the embodiments it is possible to prevent the current concentration phenomenon from occurring and to improve the reliability.
  • the semiconductor device manufacturing method, the semiconductor device package, and the semiconductor device package manufacturing method according to the embodiments in the process of re-bonding the semiconductor device package to the substrate, the re- There is an advantage that it can be prevented.
  • the semiconductor device manufacturing method, the semiconductor device package, and the semiconductor device package manufacturing method it is possible to accurately detect the electrical characteristics of the semiconductor device and the semiconductor device package.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예에 따른 반도체 소자는, 발광 구조물, 발광 구조물 위에 배치된 투광성 전극층, 투광성 전극층 위에 배치되며 복수의 제1 개구부와 복수의 제2 개구부를 포함하는 반사층을 포함할 수 있다. 실시 예에 따른 반도체 소자는, 발광 구조물의 제1 도전형 반도체층에 접촉된 제1 전극과, 복수의 제1 개구부를 통해 투광성 전극층에 접촉된 제2 전극을 포함할 수 있다. 제1 전극은 제1 서브 전극과 복수의 제1 가지 전극을 포함하고, 복수의 제1 가지 전극은 제1 서브 전극으로부터 제2 전극 방향으로 연장되어 배치되고, 제2 전극은 제2 서브 전극과 복수의 제2 가지 전극을 포함하고, 복수의 제2 가지 전극은 제2 서브 전극으로부터 제1 전극 방향으로 연장되어 배치되고, 복수의 제1 가지 전극과 복수의 제2 가지 전극은 반사층의 상면에 서로 엇갈리게 배치될 수 있다.

Description

반도체 소자 및 반도체 소자 패키지
실시 예는 반도체 소자 및 반도체 소자 제조방법, 반도체 소자 패키지에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 반도체 소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 파장 대역의 빛을 구현할 수 있는 장점이 있다. 또한, 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용한 발광 다이오드나 레이저 다이오드와 같은 반도체 소자는, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광원도 구현이 가능하다. 이러한 반도체 소자는, 형광등, 백열등 등 기존의 광원에 비해 저 소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한, 이와 같은 수광 소자는 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용될 수 있다.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 가스(Gas)나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.
반도체 소자(Light Emitting Device)는 예로서 주기율표상에서 3족-5족 원소 또는 2족-6족 원소를 이용하여 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드로 제공될 수 있고, 화합물 반도체의 조성비를 조절함으로써 다양한 파장 구현이 가능하다.
예를 들어, 질화물 반도체는 높은 열적 안정성과 폭 넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 반도체 소자, 녹색(Green) 반도체 소자, 자외선(UV) 반도체 소자, 적색(RED) 반도체 소자 등은 상용화되어 널리 사용되고 있다.
예를 들어, 자외선 반도체 소자의 경우, 200nm~400nm의 파장대에 분포되어 있는 빛을 발생하는 발광 다이오드로서, 상기 파장대역에서, 단파장의 경우, 살균, 정화 등에 사용되며, 장파장의 경우 노광기 또는 경화기 등에 사용될 수 있다.
자외선은 파장이 긴 순서대로 UV-A(315nm~400nm), UV-B(280nm~315nm), UV-C (200nm~280nm) 세 가지로 나뉠 수 있다. UV-A(315nm~400nm) 영역은 산업용 UV 경화, 인쇄 잉크 경화, 노광기, 위폐 감별, 광촉매 살균, 특수조명(수족관/농업용 등) 등의 다양한 분야에 응용되고 있고, UV-B(280nm~315nm) 영역은 의료용으로 사용되며, UV-C(200nm~280nm) 영역은 공기 정화, 정수, 살균 제품 등에 적용되고 있다.
한편, 고 출력을 제공할 수 있는 반도체 소자가 요청됨에 따라 고 전원을 인가하여 출력을 높일 수 있는 반도체 소자에 대한 연구가 진행되고 있다.
또한, 반도체 소자 패키지에 있어, 반도체 소자의 광 추출 효율을 향상시키고, 패키지 단에서의 광도를 향상시킬 수 있는 방안에 대한 연구가 진행되고 있다. 또한, 반도체 소자 패키지에 있어, 패키지 전극과 반도체 소자 간의 본딩 결합력을 향상시킬 수 있는 방안에 대한 연구가 진행되고 있다.
실시 예는 공정 효율을 향상시키고 새로운 패키지 구조를 제시하여 제조 단가를 줄이고 제조 수율을 향상시킬 수 있는 반도체 소자 패키지, 반도체 소자 패키지 제조방법을 제공할 수 있다.
실시 예는 광 추출 효율 및 전기적 특성을 향상시킬 수 있는 반도체 소자, 반도체 소자 제조방법, 반도체 소자 패키지, 반도체 소자 패키지 제조방법을 제공할 수 있다.
실시 예는 낮은 온도에서 작은 압력의 제공으로 안정적인 본딩이 수행될 수 있는 반도체 소자, 반도체 소자 제조방법, 반도체 소자 패키지, 반도체 소자 패키지 제조방법을 제공할 수 있다.
실시 예는 패키지 전극과 반도체 소자 간의 본딩 결합력을 향상시킬 수 있는 반도체 소자, 반도체 소자 제조방법, 반도체 소자 패키지, 반도체 소자 패키지 제조방법을 제공할 수 있다.
실시 예는 전류 집중 현상이 발생되는 것을 방지하여 신뢰성을 향상시킬 수 있는 반도체 소자, 반도체 소자 제조방법, 반도체 소자 패키지, 반도체 소자 패키지 제조방법을 제공할 수 있다.
실시 예는 반도체 소자 패키지가 기판 등에 재 본딩되거나 열처리가 진행되는 과정에서 반도체 소자 패키지의 본딩 영역에서 리멜팅(re-melting) 현상이 발생되는 것을 방지할 수 있는 반도체 소자, 반도체 소자 제조방법, 반도체 소자 패키지, 반도체 소자 패키지 제조방법을 제공할 수 있다.
실시 예는 반도체 소자 및 반도체 소자 패키지의 전기적 특성을 정확하게 검출할 수 있는 반도체 소자, 반도체 소자 제조방법, 반도체 소자 패키지, 반도체 소자 패키지 제조방법을 제공할 수 있다.
실시 예에 따른 반도체 소자는, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 위에 배치된 활성층, 상기 활성층 위에 배치된 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 발광 구조물 위에 배치된 투광성 전극층; 상기 투광성 전극층 위에 배치되며, 상기 투광성 전극층의 상면을 노출시키는 복수의 제1 개구부와 상기 제1 도전형 반도체층의 상면을 노출시키는 복수의 제2 개구부를 포함하는 반사층; 상기 반사층 위에 배치되며, 상기 복수의 제2 개구부를 통해 상기 제1 도전형 반도체층에 접촉된 제1 전극; 상기 반사층 위에 상기 제1 전극과 이격되어 배치되며, 상기 복수의 제1 개구부를 통해 상기 투광성 전극층에 접촉된 제2 전극; 상기 제1 전극 및 상기 제2 전극 위에 배치되며, 상기 제2 전극의 상면을 노출시키는 복수의 제3 개구부, 상기 제1 전극의 상면을 노출시키는 복수의 제4 개구부를 포함하는 보호층; 상기 보호층 위에 배치되며, 상기 복수의 제4 개구부를 통해 상기 제1 전극에 접촉된 제1 본딩패드; 상기 보호층 위에 배치되며, 상기 복수의 제3 개구부를 통해 상기 제2 전극에 접촉된 제2 본딩패드; 를 포함하고, 상기 제1 전극은 제1 서브 전극과 복수의 제1 가지 전극을 포함하고, 상기 제1 서브 전극은 상기 제1 본딩패드 아래에 배치되고, 상기 복수의 제1 가지 전극은 상기 제1 서브 전극으로부터 상기 제2 전극 방향으로 연장되어 배치되고, 상기 제2 전극은 제2 서브 전극과 복수의 제2 가지 전극을 포함하고, 상기 제2 서브 전극은 상기 제2 본딩패드 아래에 배치되고, 상기 복수의 제2 가지 전극은 상기 제2 서브 전극으로부터 상기 제1 전극 방향으로 연장되어 배치되고, 상기 복수의 제1 가지 전극과 상기 복수의 제2 가지 전극은 상기 반사층의 상면에 서로 엇갈리게 배치되고, 상기 제1 전극과 상기 제2 본딩패드는 서로 어긋나도록 배치되고, 상기 제2 전극과 상기 제1 본딩패드는 서로 어긋나도록 배치될 수 있다.
실시 예에 의하면, 상기 복수의 제1 개구부 중에서 이웃하는 제1 개구부 간의 거리가, 상기 복수의 제1 및 제2 개구부 중에서 이웃하는 제1 개구부와 제2 개구부 간의 거리와 다르게 제공될 수 있다.
실시 예에 의하면, 상기 복수의 제1 개구부 중에서 이웃하는 제1 개구부 간의 거리는 110 마이크로 미터 내지 140 마이크로 미터이고, 상기 복수의 제2 개구부 중에서 이웃하는 제2 개구부 간의 거리는 110 마이크로 미터 내지 140 마이크로 미터이고, 상기 복수의 제1 및 제2 개구부 중에서 이웃하는 제1 개구부와 제2 개구부 간의 거리는 120 마이크로 미터 내지 160 마이크로 미터일 수 있다.
실시 예에 의하면, 상기 복수의 제1 및 제2 가지 전극 중에서 이웃하는 제1 가지 전극과 제2 가지 전극 간의 거리는 110 마이크로 미터 내지 140 마이크로 미터일 수 있다.
실시 예에 의하면 상기 복수의 제1 가지 전극은 상기 반사층의 상면에 수직한 제1 방향에서 상기 복수의 제2 개구부와 중첩되어 제공되고, 상기 복수의 제2 가지 전극은 상기 제1 방향에서 상기 복수의 제1 개구부와 중첩되어 제공될 수 있다.
실시 예에 의하면, 상기 제1 및 제2 본딩패드는 상기 보호층 위에 배치된 Ag층과 상기 Ag층 위에 배치된 Sn층을 포함할 수 있다.
실시 예에 의하면, 상기 제1 및 제2 본딩패드는 Sn층 또는 In층을 포함할 수 있다.
실시 예에 의하면, 상기 Sn층 또는 상기 In층은 수 마이크로 미터의 두께로 제공될 수 있다.
실시 예에 의하면, 상기 보호층은, 상기 제1 전극의 상면을 노출시키는 제1 측정부와 상기 제2 전극의 상면을 노출시키는 제2 측정부를 포함할 수 있다.
실시 예에 따른 반도체 소자 패키지는, 서로 이격되어 배치된 제1 프레임과 제2 프레임; 상기 제1 및 제2 프레임 상에 배치되며, 제1 전극 및 제2 전극을 포함하는 반도체 소자; 상기 제1 전극과 상기 제1 프레임 사이에 배치되며, 상기 제1 전극과 상기 제1 프레임에 전기적으로 연결된 제1 금속간 화합물층; 상기 제2 전극과 상기 제2 프레임 사이에 배치되며, 상기 제2 전극과 상기 제2 프레임에 전기적으로 연결된 제2 금속간 화합물층; 을 포함하고, 상기 제1 및 제2 금속간 화합물층은 AgSn층을 포함하고, 상기 제1 전극은 제1 서브 전극과 복수의 제1 가지 전극을 포함하고, 상기 복수의 제1 가지 전극은 상기 제1 서브 전극으로부터 상기 제2 전극 방향으로 연장되어 배치되고, 상기 제2 전극은 제2 서브 전극과 복수의 제2 가지 전극을 포함하고, 상기 복수의 제2 가지 전극은 상기 제2 서브 전극으로부터 상기 제1 전극 방향으로 연장되여 배치되고, 상기 복수의 제1 가지 전극과 상기 복수의 제2 가지 전극은 서로 엇갈리게 배치될 수 있다.
실시 예에 따른 반도체 소자는, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 위에 배치된 활성층, 상기 활성층 위에 배치된 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 발광 구조물 위에 배치된 투광성 전극층; 상기 투광성 전극층 위에 배치되며, 상기 투광성 전극층의 상면을 노출시키는 복수의 제1 개구부와 상기 제1 도전형 반도체층의 상면을 노출시키는 복수의 제2 개구부를 포함하는 반사층; 상기 반사층 위에 배치되며, 상기 복수의 제2 개구부를 통해 상기 제1 도전형 반도체층에 접촉된 제1 전극; 상기 반사층 위에 상기 제1 전극과 이격되어 배치되며, 상기 복수의 제1 개구부를 통해 상기 투광성 전극층에 접촉된 제2 전극; 상기 제1 전극 및 상기 제2 전극 위에 배치되며, 상기 제2 전극의 상면을 노출시키는 복수의 제3 개구부, 상기 제1 전극의 상면을 노출시키는 복수의 제4 개구부, 상기 제1 전극의 상면을 노출시키는 제1 측정부, 상기 제2 전극의 상면을 노출시키는 제2 측정부를 포함하는 보호층; 상기 보호층 위에 배치되며, 상기 복수의 제4 개구부를 통해 상기 제1 전극에 접촉되고 상기 제1 측정부를 노출시키는 제1 본딩패드; 상기 보호층 위에 배치되며, 상기 복수의 제3 개구부를 통해 상기 제2 전극에 접촉되고 상기 제2 측정부를 노출시키는 제2 본딩패드; 를 포함하고, 상기 제1 전극은 제1 서브 전극과 복수의 제1 가지 전극을 포함하고, 상기 제1 서브 전극은 상기 제1 본딩패드 아래에 배치되고, 상기 복수의 제1 가지 전극은 상기 제1 서브 전극으로부터 상기 제2 전극 방향으로 연장되어 배치되고, 상기 제2 전극은 제2 서브 전극과 복수의 제2 가지 전극을 포함하고, 상기 제2 서브 전극은 상기 제2 본딩패드 아래에 배치되고, 상기 복수의 제2 가지 전극은 상기 제2 서브 전극으로부터 상기 제1 전극 방향으로 연장되여 배치되고, 상기 복수의 제1 가지 전극과 상기 복수의 제2 가지 전극은 상기 반사층의 상면에 서로 엇갈리게 배치되고, 상기 복수의 제1 개구부 중에서 이웃하는 제1 개구부 간의 거리가, 상기 복수의 제1 및 제2 개구부 중에서 이웃하는 제1 개구부와 제2 개구부 간의 거리와 다르게 제공될 수 있다.
실시 예에 따른 반도체 소자는, 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층 및 상기 제2 도전형 반도체층과 상기 활성층을 관통하여 상기 제1 도전형 반도체층의 일부 영역을 노출하는 복수의 리세스를 포함하는 발광구조물; 상기 발광 구조물 상에 배치되며, 상기 복수의 리세스와 수직 방향으로 중첩되는 영역에 복수의 제1 개구부을 갖는 제1 절연층; 상기 제1 절연층 상에 배치되며, 상기 복수의 제1 개구부와 수직 방향으로 중첩되는 복수의 제2 개구부 및 상기 복수의 제2 개구부와 이격되어 배치되는 복수의 제3 개구부를 포함하는 제2 절연층; 상기 제2 절연층 상에 배치되며, 상기 제2 개구부 내에서 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극; 상기 제2 절연층 상에 배치되며, 상기 제3 개구부 내에서 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극; 상기 제1 및 제2 전극 상에 배치되며 상기 제1 및 제2 전극의 일부 영역과 수직 방향으로 중첩되는 복수의 제4 및 제5 개구부를 갖는 제3 절연층; 및 상기 제3 절연층 상에 배치되며 상기 제4 및 제5 개구부 각각에서 상기 제1 및 제2 전극과 각각 전기적으로 연결되는 제1 및 제2 본딩패드; 를 포함하고, 상기 제1 및 제2 전극은 각각 제1 방향으로 연장되는 복수의 제1 및 제2 가지 전극을 포함하며, 상기 제1 본딩패드는 상기 복수의 제2 가지 전극이 연장된 제1 오목부를 포함하고, 상기 제2 본딩패드는 상기 복수의 제1 가지 전극이 연장된 제2 오목부를 포함하며, 상기 제1 및 제2본딩 패드는 상기 제1방향으로 중첩되며, 상기 제1오목부는 상기 제2본딩 패드에 인접한 상기 제1본딩 패드의 비 접촉 영역이며, 상기 제2오목부는 상기 제1본딩 패드에 인접한 상기 제2본딩 패드의 비 접촉 영역으로 제공될 수 있다.
실시 예에 의하면, 상기 제1 및 제2오목부는 상기 제1방향으로 서로 어긋나게 배치될 수 있다.
실시 예에 의하면, 상기 제2오목부의 개수는 상기 제1오목부의 개수보다 더 많으며, 상기 제2가지 전극의 개수는 상기 제2오목부의 개수보다 많고, 상기 제1가지 전극의 개수는 상기 제1오목부의 개수와 동일하게 제공될 수 있다.
실시 예에 의하면, 상기 제2본딩 패드의 사이즈는 상기 제1본딩 패드의 사이즈보다 크게 제공될 수 있다.
실시 예에 따른 반도체 소자 패키지는, 제1개구부를 갖는 제1프레임; 제2개구부를 갖는 제2프레임; 상기 제1 및 제2 프레임 사이에 배치된 몸체; 제1본딩패드 및 제2 본딩패드를 포함하는 발광소자; 상기 제1개구부에 제1도전부; 및 상기 제2개구부에 제2도전부를 포함하며, 상기 제1 개구부는 상기 제1프레임의 상면과 하면을 관통하며, 상기 제2 개구부는 상기 제2 프레임의 상면과 하면을 관통하며, 상기 제1본딩패드는 상기 제1프레임과 대면하고 상기 제1개구부와 수직 방향으로 중첩되며, 상기 제2본딩패드는 상기 제2프레임과 대면하고 상기 제2개구부와 수직 방향으로 중첩되며, 상기 제1본딩패드는 상기 제1개구부 상에서 상기 제1도전부와 접촉되는 제1접촉 영역과, 상기 제1도전부와 비접촉되는 제1비접촉 영역을 포함할 수 있다.
실시 예에 의하면, 상기 제2본딩패드는 상기 제2개구부 상에서 상기 제2도전부와 접촉되는 제2접촉 영역과, 상기 제2도전부와 비접촉되는 제2비접촉 영역을 포함할 수 있다.
실시 예에 의하면, 상기 제1 및 제2도전부는 솔더 페이스트를 포함할 수 있다.
실시 예에 의하면, 상기 제1,2본딩 패드 중 적어도 하나는 상기 제1,2접촉 영역의 각각의 면적이 상기 제1,2도전부를 구성하는 파티클의 면적의 2배 이상으로 제공될 수 있다.
실시 예에 의하면, 상기 제1,2본딩 패드 중 적어도 하나는 상기 제1,2비접촉 영역의 각각의 면적이 상기 제1,2도전부를 구성하는 파티클의 면적의 1.5배 이상으로 제공될 수 있다.
실시 예에 의하면, 상기 제1본딩패드의 제1접촉 영역의 면적은 상기 제1개구부의 상면 면적보다 작고, 상기 제2본딩패드의 제2접촉 영역의 면적은 상기 제2개구부의 상면 면적보다 작게 제공될 수 있다.
실시 예에 의하면, 상기 제1본딩패드의 제1접촉 영역은 상기 제1개구부 상에 하나 또는 복수로 배치되며, 상기 제2전극의 제2접촉 영역은 상기 제2개구부 상에 하나 또는 복수로 배치되며, 상기 제1본딩패드의 제1비접촉 영역은 상기 제1개구부 상에 하나 또는 복수로 배치되며, 상기 제1접촉 영역의 면적보다 작은 면적을 가지며, 상기 제2본딩패드의 제2비접촉 영역은 상기 제2개구부 상에 하나 또는 복수로 배치되며 상기 제2접촉 영역의 면적보다 작은 면적을 가질 수 있다.
실시 예에 의하면, 상기 제1,2도전부는 상기 제1,2비접촉 영역 상에 오목한 곡면을 포함할 수 있다.
실시 예에 따른 반도체 소자 패키지는, 상기 몸체와 상기 발광소자 사이에 배치되는 접착제 및 수지부 중 적어도 하나를 포함할 수 있다.
실시 예에 의하면, 상기 몸체는 상면에서 하면 방향으로 오목한 리세스를 포함하고, 상기 접착제는 상기 리세스에 배치되며, 상기 접착제는 상기 몸체의 상면, 상기 발광소자의 하면, 상기 제1,2본딩패드에 접촉될 수 있다.
실시 예에 의하면, 상기 제1,2본딩 패드의 제1,2비접촉 영역의 외측에, 상기 접착제 및 상기 수지부 중 적어도 하나가 배치될 수 있다.
실시 예에 의하면, 상기 제1,2프레임은 도전성 프레임이며, 상기 접착제는 절연성 수지 재질로 제공될 수 있다.
실시 예에 따른 반도체 소자, 반도체 소자 제조방법, 반도체 소자 패키지, 반도체 소자 패키지 제조방법에 의하면, 광 추출 효율, 각 계면의 접착 특성 및 전기적 특성을 향상시킬 수 있는 장점이 있다.
실시 예에 따른 반도체 소자, 반도체 소자 제조방법, 반도체 소자 패키지, 반도체 소자 패키지 제조방법에 의하면, 낮은 온도에서 작은 압력의 제공으로 안정적인 본딩이 수행될 수 있는 장점이 있다.
실시 예에 따른 반도체 소자, 반도체 소자 제조방법, 반도체 소자 패키지, 반도체 소자 패키지 제조방법에 의하면, 패키지 전극과 반도체 소자 간의 본딩 결합력을 향상시킬 수 있는 장점이 있다.
실시 예에 따른 반도체 소자, 반도체 소자 제조방법, 반도체 소자 패키지, 반도체 소자 패키지 제조방법에 의하면, 전류 집중 현상이 발생되는 것을 방지하여 신뢰성을 향상시킬 수 있는 장점이 있다.
실시 예에 따른 반도체 소자, 반도체 소자 제조방법, 반도체 소자 패키지, 반도체 소자 패키지 제조방법에 의하면, 반도체 소자 패키지가 기판 등에 재 본딩되는 과정에서 반도체 소자 패키지의 본딩 영역에서 리멜팅(re-melting) 현상이 발생되는 것을 방지할 수 있는 장점이 있다.
실시 예에 따른 반도체 소자, 반도체 소자 제조방법, 반도체 소자 패키지, 반도체 소자 패키지 제조방법에 의하면, 반도체 소자 및 반도체 소자 패키지의 전기적 특성을 정확하게 검출할 수 있는 장점이 있다.
도 1은 본 발명의 실시 예에 따른 발광소자 패키지의 평면도이다.
도 2는 도 1에 도시된 발광소자 패키지의 저면도이다.
도 3은 도 1에 도시된 발광소자 패키지의 D-D 선에 따른 단면도이다.
도 4는 도 1에 도시된 발광소자 패키지의 E-E선에 따른 단면도이다.
도 5는 도 1에 도시된 발광소자 패키지의 F-F선에 따른 단면도이다.
도 6은 도 4의 발광 소자의 제1본딩패드와 제1도전부를 나타낸 상세 도면이다.
도 7은 도 5의 발광 소자의 제2본딩패드과 제2도전부를 나타낸 상세 도면이다.
도 8은 도 1의 발광 소자 패키지의 부분 확대도이다.
도 9는 도 8의 발광 소자의 제1,2본딩패드과 제1,2도전부 사이의 접촉 및 비접촉 영역을 설명하기 위한 도면이다.
도 10은 도 8의 발광 소자의 제1,2본딩패드와 개구부의 다른 예이다.
도 11은 실시 예에 따른 발광 소자의 본딩패드의 제1변형 예이다.
도 12는 도 11의 발광 소자의 본딩패드와 몸체의 개구부의 배치 예이다.
도 13은 도 11의 발광 소자의 본딩패드의 제2변형 예이다.
도 14는 도 11의 발광 소자의 본딩패드와 몸체의 개구부의 배치 예이다.
도 15내지 도 18은 본 발명의 실시 예에 따른 발광 소자의 본딩패드의 다른 변형 예이다.
도 19내지 도 22는 본 발명의 실시 예에 따른 발광 소자의 개구부의 예들이다.
도 23은 도 3의 발광 소자 패키지의 제1변형 예이다.
도 24는 도 3의 발광 소자 패키지의 제2변형 예이다.
도 25는 도 3의 발광 소자 패키지가 회로 기판에 배치된 모듈의 예이다.
도 26은 도 3의 발광 소자 패키지가 회로 기판에 배치된 모듈의 예이다.
도 27은 본 발명의 다른 실시 예에 따른 발광 소자 패키지의 측 단면도이다.
도 28은 도 27의 발광 소자 패키지의 다른 측 단면도이다.
도 29는 본 발명의 실시 예에 따른 발광소자 패키지의 발광소자의 평면도의 예이다.
도 30은 도 29의 발광 소자에서 제1본딩패드를 지나는 영역의 측 단면도이다.
도 31는 도 29의 발광소자에서 제2본딩패드를 지나는 영역의 측 단면도이다.
도 32는 본 발명의 실시 예에 따른 반도체 소자를 나타낸 평면도이다.
도 33은 도 32에 도시된 반도체 소자의 A-A 선에 다른 단면도이다.
도 34a 내지 도 34c는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 의하여 반도체층이 형성된 단계를 설명하는 도면이다.
도 35a 내지 도 35c는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 의하여 투광성 전극층이 형성된 단계를 설명하는 도면이다.
도 36a 내지 도 36c는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 의하여 반사층이 형성된 단계를 설명하는 도면이다.
도 37a 내지 도 37c는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 의하여 제1 전극과 제2 전극이 형성된 단계를 설명하는 도면이다.
도 38a 내지 도 38c는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 의하여 보호층이 형성된 단계를 설명하는 도면이다.
도 39a 내지 도 39c는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 의하여 제1 본딩패드와 제2 본딩패드가 형성된 단계를 설명하는 도면이다.
도 40은 본 발명의 실시 예에 따른 반도체 소자의 다른 예를 나타낸 평면도이다.
도 41a 및 도 41b는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 의하여 반도체층이 형성된 단계를 설명하는 도면이다.
도 42a 및 도 42b는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 의하여 투광성 전극층이 형성된 단계를 설명하는 도면이다.
도 43a 및 도 43b는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 의하여 반사층이 형성된 단계를 설명하는 도면이다.
도 44a 및 도 44b는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 의하여 제1 전극과 제2 전극이 형성된 단계를 설명하는 도면이다.
도 45a 및 도 45b는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 의하여 보호층이 형성된 단계를 설명하는 도면이다.
도 46a 및 도 46b는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 의하여 제1 본딩패드와 제2 본딩패드가 형성된 단계를 설명하는 도면이다.
도 47은 본 발명의 실시 예에 따른 반도체 소자 패키지를 나타낸 도면이다.
도 48은 본 발명의 실시 예에 따른 반도체 소자의 다른 예를 나타낸 도면이다.
도 49는 본 발명의 실시 예에 따른 반도체 소자 패키지에 적용된 프레임의 예를 나타낸 도면이다.
도 50은 본 발명의 실시 예에 따른 반도체 소자 패키지에 적용된 금속간 화합물(IMC)층을 설명하는 도면이다.
이하 실시 예를 첨부된 도면을 참조하여 설명한다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명하나 실시 예가 이에 한정되는 것은 아니다.
이하, 첨부된 도면을 참조하여 발명의 실시 예에 따른 반도체 소자 패키지에 대해 상세히 설명하도록 한다. 상기 반도체 소자 패키지의 반도체 소자는 자외선, 적외선 또는 가시광선의 광을 발광하는 발광소자를 포함할 수 있다. 이하에서는 반도체 소자의 예로서 발광소자가 적용된 경우를 기반으로 설명하며, 상기 발광소자가 적용된 패키지 또는 광원 장치에 비 발광소자 예컨대, 제너 다이오드와 같은 소자나 파장이나 열을 감시하는 센싱 소자를 포함할 수 있다.
도 1 내지 도 5를 참조하면, 발명의 실시 예에 따른 반도체 소자 패키지(100)는, 복수의 프레임(111,112)과 상기 복수의 프레임(111,112) 사이에 배치된 몸체(113)을 갖는 패키지 몸체(110)와, 상기 복수의 프레임(111,112) 상에 배치된 반도체 소자 예컨대, 발광소자(120)를 포함할 수 있다.
이하, 상기 반도체 소자 패키지(100)는 발광 소자(120)가 배치된 패키지로서, 발광 소자 패키지를 기반으로 설명하기로 한다.
<패키지 몸체(110)>
상기 복수의 프레임(111,112)은 적어도 2개 예컨대, 제1 프레임(111)과 제2 프레임(112)을 포함할 수 있다. 상기 제1 프레임(111)과 상기 제2 프레임(112)은 서로 이격될 수 있다. 상기 제1 및 제2프레임(111,112)은 제1방향(X)으로 이격될 수 있다. 상기 제1방향은 X 방향이며, 제2방향은 Y 방향이며, 제3방향은 상기 패키지의 두께 방향이거나 제1,2방향과 직교하는 방향일 수 있다.
상기 패키지 몸체(110)는 몸체(113)를 포함할 수 있다. 상기 몸체(113)는 상기 제1 프레임(111)과 상기 제2 프레임(112) 사이에 배치될 수 있다. 상기 몸체(113)는 전극 분리선의 기능을 수행할 수 있다. 상기 몸체(113)는 절연부재로 지칭될 수 있다. 상기 몸체(113)는 서로 마주하는 두 프레임(111,112) 사이에서 제2 방향으로 배치될 수 있다.
상기 몸체(113)는 상기 제1 프레임(111) 위에 배치될 수 있다. 상기 몸체(113)는 상기 제2 프레임(112) 위에 배치될 수 있다. 상기 몸체(113)는 상기 제1 프레임(111)과 상기 제2 프레임(112) 위에 배치된 경사면을 제공할 수 있다. 상기 몸체(113)는 상기 경사면에 의하여 상기 제1 프레임(111)과 상기 제2 프레임(112) 위에 캐비티(C)를 갖는 벽부(110A)를 제공할 수 있다. 상기 벽부(110A)는 상기 몸체(113)와 일체로 형성되거나, 별도로 형성될 수 있다. 발명의 실시 예에 의하면, 상기 패키지 몸체(110)는 캐비티(C)가 있는 구조로 제공될 수 있다. 상기 패키지 몸체(110)는 상부에 캐비티(C)가 없이 평탄한 구조로 제공되거나, 상기 벽부(110A)가 제거될 수 있다.
상기 몸체(113)는 절연 재질 또는 수지 재질을 포함할 수 있다. 예로서, 상기 몸체(113)는 Polyphthalamide(PPA), PCT(Polychloro Tri phenyl), LCP(Liquid Crystal Polymer), PA9T(Polyamide9T), Silicone, Epoxy molding compound(EMC), Silicone molding compound(SMC), 세라믹, PSG(photo sensitive glass), 사파이어(Al2O3) 등을 포함하는 그룹 중에서 선택된 적어도 하나로 형성될 수 있다. 상기 몸체(113)는 TiO2와 SiO2와 같은 고굴절 필러를 포함할 수 있다.
상기 제1 프레임(111)과 상기 제2 프레임(112)은 도전성 프레임을 포함할 수 있다. 상기 제1 프레임(111)과 상기 제2 프레임(112)은 상기 패키지 몸체(110)의 구조적인 강도를 안정적으로 제공할 수 있으며, 상기 발광소자(120)와 전기적으로 연결될 수 있다. 상기 제1 프레임(111)과 상기 제2 프레임(112)은 도전성 프레임인 경우, 리드 프레임으로 정의될 수 있으며, 상기 발광소자(120)로부터 발생된 열을 방열하거나 광을 반사시켜 줄 수 있다.
상기 제1 및 제2프레임(111,112)은 도전성 재질을 포함할 수 있다. 상기 제1 및 제2프레임(111,112)은 금속 예컨대, 백금(Pt), 티타늄(Ti), 니켈(Ni), 구리(Cu), 금(Au), 탄탈늄(Ta), 알루미늄(Al), 은(Ag) 중 적어도 하나를 포함할 수 있으며, 단층이거나 서로 다른 금속 층을 갖는 다층으로 형성될 수 있다.
다른 예로서, 상기 제1 프레임(111)과 상기 제2 프레임(112)은 절연성 프레임으로 제공될 수 있다. 상기 제1 프레임(111)과 상기 제2 프레임(112)이 절연성 프레임인 경우, 상기 패키지 몸체(110)의 구조적인 강도를 안정적으로 제공할 수 있다. 상기 제1 프레임(111)과 상기 제2 프레임(112)이 절연성 프레임인 경우, 상기 몸체(113)와 상기 프레임(111,112)은 동일한 재질로 일체로 형성이거나 다른 재질일 수 있다. 상기 제1 프레임(111)과 상기 제2 프레임(112)이 절연성 프레임으로 형성되는 경우와 도전성 프레임으로 형성되는 경우의 차이점에 대해서는 뒤에서 더 설명하기로 한다.
상기 제1 및 제2프레임(111,112)이 절연성 재질인 경우, 수지 재질 또는 절연 재질일 수 있으며, 예컨대, Polyphthalamide(PPA), PCT(Polychloro Tri phenyl), LCP(Liquid Crystal Polymer), PA9T(Polyamide9T), Silicone, Epoxy molding compound(EMC), Silicone molding compound(SMC), 세라믹, PSG(photo sensitive glass), 사파이어(Al2O3) 등을 포함하는 그룹 중에서 선택된 적어도 하나로 형성될 수 있다. 또한, 상기 제1 및 제2프레임(111,112)은 에폭시 재질에 TiO2와 SiO2와 같은 고굴절 필러를 포함할 수 있다. 상기 제1 및 제2프레임(111,112)은 반사성 수지 재질일 수 있다. 이하, 설명의 편의를 위해, 상기 제1,2프레임(111,112)은 금속 재질로 설명하기로 한다.
도 1 및 도 2와 같이, 상기 제1프레임(111)은 패키지 몸체(110)의 제1측부보다 더 외측으로 돌출될 수 있다. 상기 제2프레임(112)은 패키지 몸체(110)의 제1측부의 반대측 제2측부보다 더 외측으로 돌출될 수 있다.
<발광 소자(120)>
상기 발광소자(120)는 복수의 본딩패드(121,122) 및 반도체층을 갖는 발광 구조물(123)을 포함할 수 있다. 상기 발광 소자(120)는 하나 또는 복수개가 제1,2프레임(111,112) 상에 배치될 수 있다. 설명의 편의를 위해 패키지에는 하나의 발광소자가 제1,2프레임(111,112) 상에 배치된 구조로 설명하기로 한다.
상기 발광 구조물(123)은 제1 도전형 반도체층, 제2 도전형 반도체층, 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 배치된 활성층을 포함할 수 있다. 상기 제1 본딩패드(121)는 상기 제1 도전형 반도체층과 전기적으로 연결될 수 있다. 상기 제2 본딩패드(122)는 상기 제2 도전형 반도체층과 전기적으로 연결될 수 있다.
상기 발광 구조물(123)의 반도체층은 화합물 반도체로 제공될 수 있다. 상기 반도체층은 예로서 II족-VI족 또는 III족-V족 화합물 반도체로 제공될 수 있다. 예로서, 상기 반도체층은 알루미늄(Al), 갈륨(Ga), 인듐(In), 인(P), 비소(As), 질소(N)로부터 선택된 적어도 두 개 이상의 원소를 포함하여 제공될 수 있다.
상기 제1 및 제2 도전형 반도체층은 III족-V족 또는 II족-VI족의 화합물 반도체 중에서 적어도 하나로 구현될 수 있다. 상기 제1 및 제2 도전형 반도체층은 예컨대 InxAlyGa1 -x- yN (0=x≤=1, 0≤=y≤=1, 0≤=x+y≤=1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 예컨대, 상기 제1 및 제2 도전형 반도체층은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등을 포함하는 그룹 중에서 선택된 적어도 하나를 포함할 수 있다. 상기 제1 도전형 반도체층은 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층일 수 있다. 상기 제2 도전형 반도체층은 Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑된 p형 반도체층일 수 있다.
상기 활성층은 화합물 반도체로 구현될 수 있다. 상기 활성층은 예컨대, III족-V족 또는 II족-VI족의 화합물 반도체 중에서 적어도 하나로 구현될 수 있다. 상기 활성층이 다중 우물 구조로 구현된 경우, 상기 활성층은 교대로 배치된 복수의 우물층과 복수의 장벽층을 포함할 수 있다. 상기 우물층 및 장벽층 중 적어도 하나는 InxAlyGa1 -x- yN (0=x≤=1, 0≤=y≤=1, 0≤=x+y≤=1)의 조성식을 갖는 반도체 재료로 배치될 수 있다. 예컨대, 상기 활성층의 우물층/장벽층의 페어는 InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, AlGaAs/GaAs, InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP, InP/GaAs을 포함하는 그룹 중에서 선택된 적어도 하나를 포함할 수 있다.
상기 발광소자(120)는 상기 패키지 몸체(110) 위에 배치될 수 있다. 상기 발광소자(120)는 상기 제1 프레임(111)과 상기 제2 프레임(112) 위에 배치될 수 있다. 상기 발광소자(120)는 상기 제1 프레임(111) 및 상기 제2 프레임(112)과 수직 방향 예컨대, Z축 방향으로 중첩될 수 있다. 상기 발광소자(120)는 상기 캐비티(C) 내에 배치될 수 있다.
상기 발광 소자(120)의 제1,2본딩패드(121,122)는 상기 발광 구조물(123)의 하부에 서로 이격되어 배치될 수 있다. 상기 제1,2본딩패드(121,122)는 상기 발광 구조물(123)과 제1,2프레임(111,112) 사이에 배치될 수 있다. 상기 제1,2본딩패드(121,122)은 프레임(111,112)과 수직 방향으로 대면할 수 있다. 제1 본딩패드(121)는 상기 제1 프레임(111) 위에 배치될 수 있다. 제2 본딩패드(122)는 상기 제2 프레임(112) 위에 배치될 수 있다. 상기 제1본딩패드(121)는 제1프레임(111)과 대면하며, 상기 제2본딩패드(122)는 제2프레임(112)과 대면할 수 있다. 상기 제1 본딩패드(121)과 상기 제2 본딩패드(122)는 상기 발광소자(120)의 하부 면에서 서로 이격되어 배치될 수 있다.
상기 제1본딩패드(121)는 상기 발광 구조물(123)의 반도체층과 제1 프레임(111) 사이에 배치될 수 있다. 상기 제2본딩패드(122)는 상기 발광 구조물(123)의 반도체층과 제2 프레임(112) 사이에 배치될 수 있다. 상기 제1 본딩패드(121)는 상기 제1도전형 반도체층과 상기 제1 프레임(111) 사이에 배치될 수 있다. 상기 제2 본딩패드(122)는 상기 제2도전형 반도체층과 상기 제2 프레임(112) 사이에 배치될 수 있다.
상기 제1 본딩패드(121)와 상기 제2 본딩패드(122)는 Ti, Al, In, Ir, Ta, Pd, Co, Cr, Mg, Zn, Ni, Si, Ge, Ag, Ag alloy, Au, Hf, Pt, Ru, Rh, ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, Ni/IrOx/Au/ITO를 포함하는 그룹 중에서 선택된 하나 이상의 물질 또는 합금을 이용하여 단층 또는 다층으로 형성될 수 있다.
<몸체의 개구부(TH1,TH2)>
도 2 내지 도 5와 같이, 발명의 실시 예에 따른 발광소자 패키지(100)는, 적어도 2개의 개구부를 포함할 수 있다. 상기 개구부는 상기 제1,2프레임(111,112)에 배치되거나, 상기 발광소자(120) 아래에 배치된 몸체(113)에 배치될 수 있다. 상기 개구부는 상면과 하면을 수직하게 관통되는 개구부를 포함할 수 있다. 상기 개구부는 제1 개구부(TH1)와 제2 개구부(TH2)를 포함할 수 있다. 상기 제1 프레임(111)은 상기 제1 개구부(TH1)를 포함할 수 있다. 상기 제2 프레임(112)은 상기 제2 개구부(TH2)를 포함할 수 있다.
상기 제1 개구부(TH1)는 상기 제1 프레임(111)에 하나 또는 복수로 제공될 수 있다. 상기 제1 개구부(TH1)는 상기 제1 프레임(111)을 관통하여 제공될 수 있다. 상기 제1 개구부(TH1)는 상기 제1 프레임(111)의 상면과 하면을 수직 방향(Z)으로 관통될 수 있다.
상기 제1 개구부(TH1)는 상기 발광소자(120)의 상기 제1 본딩패드(121) 아래에 배치될 수 있다. 상기 제1 개구부(TH1)는 상기 발광소자(120)의 상기 제1 본딩패드(121)과 수직 방향으로 중첩되어 제공될 수 있다. 상기 제1 개구부(TH1)는 상기 제1 프레임(111)의 상면에서 하면으로 향하는 수직 방향으로 상기 발광소자(120)의 상기 제1 본딩패드(121)과 중첩되어 제공될 수 있다.
상기 제2 개구부(TH2)는 상기 제2 프레임(112)에 하나 또는 복수로 제공될 수 있다. 상기 제2 개구부(TH2)는 상기 제2 프레임(112)을 관통하여 제공될 수 있다. 상기 제2 개구부(TH2)는 상기 제2 프레임(112)의 상면과 하면을 수직 방향으로 관통하여 제공될 수 있다.
상기 제2 개구부(TH2)는 상기 발광소자(120)의 상기 제2 본딩패드(122) 아래에 배치될 수 있다. 상기 제2 개구부(TH2)는 상기 발광소자(120)의 상기 제2 본딩패드(122)과 중첩되어 제공될 수 있다. 상기 제2 개구부(TH2)는 상기 제2 프레임(112)의 상면에서 하면으로 향하는 방향으로 상기 발광소자(120)의 상기 제2 본딩패드(122)과 중첩되어 제공될 수 있다.
상기 제1 개구부(TH1)와 상기 제2 개구부(TH2)는 서로 이격되어 배치될 수 있다. 상기 제1 개구부(TH1)와 상기 제2 개구부(TH2)는 상기 발광소자(120)의 하부 면 아래에서 서로 이격되어 배치될 수 있다. 상기 제1 개구부(TH1)와 상기 제2 개구부(TH2)는 상기 발광 소자(120)과 제3방향으로 중첩될 수 있다. 상기 제1 개구부(TH1)와 상기 제2 개구부(TH2)는 상기 발광 소자(120)와 중첩되는 영역에 배치되고 상기 몸체(113)로부터 이격될 수 있다.
도 3 및 도 8과 같이, 발명의 실시 예에 의하면, X 방향으로 상기 제1 개구부(TH1)의 상부 영역의 폭(W2)은 상기 제1 본딩패드(121)의 너비(W1)에 비해 작거나 같게 제공될 수 있다. 또한, X 방향으로 상기 제2 개구부(TH2)의 상부 영역의 폭은 상기 제2 본딩패드(122)의 폭에 비해 작거나 같게 제공될 수 있다. 상기 제1,2개구부(TH1,TH2)의 X 방향의 폭은 서로 동일하거나 다를 수 있다. 상기 제1,2본딩패드(121,122)의 X 방향의 폭은 서로 동일하거나 다를 수 있다.
도 4 및 도 8과 같이, 발명의 실시 예에 의하면, Y 방향으로 상기 제1 개구부(TH1)의 상부 영역의 길이(W12)는 상기 제1 본딩패드(121)의 길이(W11)에 비해 작거나 같게 제공될 수 있다. 도 5와 같이, Y 방향으로 상기 제2 개구부(TH2)의 상부 영역의 길이(W13)는 상기 제2 본딩패드(122)의 길이(W14)에 비해 작거나 같게 제공될 수 있다. 상기 제1,2개구부(TH1,TH2)의 Y 방향의 길이(W2,W5)는 서로 다르거나 동일할 수 있다. 상기 제1,2본딩패드(121,122)의 Y 방향의 길이(W1,W6)는 서로 다르거나 동일할 수 있다. 여기서, 본딩패드(121,122)의 길이는 W13=W11인 경우, 상기 개구부(TH1,TH2)의 길이는 W12=W14의 관계를 가질 수 있다. 상기 각 개구부(TH1,TH2)의 상부 면적은 상기 각 본딩패드(121,122)의 하면 면적의 50% 이상이거나 50% 내지 110%의 범위를 가질 수 있다. 또한 상기 각 개구부(TH1,TH2)와 각 본딩패드(121,122)는 부분적으로 대면하는 영역과 중첩되지 않은 비 중첩 영역을 가질 수 있다. 따라서, 상기 발광소자(120)의 상기 제1 본딩패드(121)과 상기 제1 프레임(111)은 상기 제1개구부(TH1)에 의해 제공되는 물질에 의해 부착될 수 있다. 또한, 상기 발광소자(120)의 상기 제2 본딩패드(122)과 상기 제2 프레임(112)은 상기 제1개구부(TH1)에 의해 제공되는 물질에 의해 부착될 수 있다.
상기 제2 개구부(TH2)의 상부 영역으로부터 X 방향으로 상기 제2 본딩패드(122)의 측면 끝단까지의 거리는 40 마이크로 미터 이상 예컨대, 40 내지 60 마이크로 미터로 제공될 수 있다. 상기 거리가 40 마이크로 미터 이상일 때, 상기 제2 본딩패드(122)는 상기 제2 개구부(TH2)의 저면에서 노출되지 않도록 하기 위한 공정 마진을 확보할 수 있다. 또한, 상기 거리가 60 마이크로 미터 이하일 때 상기 제2 개구부(TH2)에 노출되는 상기 제2 본딩패드(122)의 면적은 확보할 수 있고, 상기 제2 개구부(TH2)에 의해 노출되는 제2 본딩패드(122)의 저항은 낮출 수 있으며, 상기 제2 개구부(TH2)에 의해 노출되는 상기 제2 본딩패드(122)를 통한 전류 주입은 원활히 진행될 수 있다.
도 8 및 도 19와 같이, 상기 제1 개구부(TH1)의 상부 영역의 X 방향의 폭(W2)은 상기 제1 개구부(TH1)의 하부 영역의 폭에 비해 작거나, 도 20과 같은 개구부(TH3)와 같이 같은 폭으로 제공될 수 있다. 또한, 상기 제2 개구부(TH2)의 상부 영역의 폭은 상기 제2 개구부(TH2)의 하부 영역의 폭에 비해 작거나 도 20과 같이 동일한 폭을 갖는 개구부(TH3)로 제공될 수 있다. 도 19와 같이, 개구부(TH1,TH2)의 둘레 면은 볼록한 곡면(S1)이거나, 도 20과 같이 수직한 평면(S2)일 수 있다.
도 19, 도 21 및 도 22와 같이, 상기 개구부(TH1,TH2,TH3,TH5)는 하부 영역에서 상부 영역으로 가면서 X 또는 Y 방향의 폭이 점차적으로 작아지는 형상으로 제공될 수 있다. 상기 제1 및 제2 개구부(TH1, TH2)의 상부 영역과 하부 영역 사이의 둘레면(S1,S3,S4)은 기울기가 서로 다른 복수의 경사진 평면(S3)이거나, 곡률을 갖는 곡면(S1)이거나 서로 다른 곡률을 갖는 곡면(S4)일 수 있다. 이러한 개구부(TH1,TH2,TH3,TH4,TH5)는 둘레 면이 평면, 경사진 면, 또는 곡면 중 적어도 하나일 수 있으며, 상기 프레임(111,112)의 재질이 절연성 재질인 경우, 상기 개구부는 도 19 및 도 20과 같은 형상으로 제공될 수 있다. 상기 개구부가 전도성 재질인 경우 도 19 내지 도 22와 같은 형상으로 제공될 수 있다.
상기 제1 프레임(111) 및 상기 제2 프레임(112)의 하면 영역에서 상기 제1 개구부(TH1)와 상기 제2 개구부(TH2) 사이의 간격은 100 마이크로 미터 이상이거나, 100 마이크로 미터 내지 150 마이크로 미터로 제공될 수 있다. 상기 개구부(TH1,TH2) 간의 간격은 발광소자 패키지(100)가 회로기판, 또는 서브 마운트 등에 실장될 때, 본딩패드들 간의 전기적인 단락(short)을 방지하기 위한 최소 거리일 수 있다.
<접착제(130)>
도 3 내지 도 5와 같이, 발명의 실시 예에 따른 발광소자 패키지(100)는 접착제(130)를 포함할 수 있다. 상기 접착제(130)는 상기 몸체(113)와 상기 발광소자(120) 사이에 배치될 수 있다. 상기 접착제(130)는 상기 몸체(113)의 상면과 상기 발광소자(120)의 하면 사이에 배치될 수 있다. 상기 접착제(130)는 상기 발광소자(120)와 수직 방향인 Z축 방향으로 중첩될 수 있다. 상기 접착제(130)는 상기 발광소자(120)와 상기 몸체(113)에 접착될 수 있다. 상기 접착제(130)는 상기 발광소자(120)의 제1본딩패드(121)과 제2본딩패드(122) 사이에 배치되거나 상기 제1 및 제2본딩패드(121,122)에 접촉될 수 있다.
<몸체의 리세스(R)>
도 1, 도 2 내지 도 5에 도시된 바와 같이, 발명의 실시 예에 따른 발광소자 패키지(100)는 리세스(R)를 포함할 수 있다. 상기 리세스(R)는 상기 몸체(113) 또는 몸체(113)의 상부에 제공될 수 있다. 상기 리세스(R)는 상기 제1 개구부(TH1)와 상기 제2 개구부(TH2) 사이에 제공될 수 있다. 상기 리세스(R)는 상기 몸체(113)의 상면에서 하면 방향으로 오목하게 제공될 수 있다. 상기 리세스(R)는 상기 발광소자(120) 아래에 하나 또는 복수로 배치될 수 있다. 상기 리세스(R)는 상기 발광소자(120)와 Z 방향으로 중첩되어 제공될 수 있다. 상기 접착제(130)는 상기 리세스(R)에 배치될 수 있다. 상기 접착제(130)는 상기 발광소자(120)와 상기 패키지 몸체(110) 간의 안정적인 고정력을 제공할 수 있다. 상기 접착제(130)는 상기 발광소자(120)와 상기 몸체(113) 간의 안정적인 고정력을 제공할 수 있다. 상기 접착제(130)는 상기 몸체(113)의 상면에 직접 접촉되어 배치될 수 있다. 또한, 상기 접착제(130)는 상기 발광소자(120)의 하부 면에 직접 접촉되어 배치될 수 있다.
예로서, 상기 접착제(130)는 에폭시(epoxy) 계열의 물질, 실리콘(silicone) 계열의 물질, 에폭시 계열의 물질과 실리콘 계열의 물질을 포함하는 하이브리드(hybrid) 물질 중에서 적어도 하나를 포함할 수 있다. 또한, 예로서, 상기 접착제(130)가 반사 기능을 포함하는 경우 상기 접착제는 화이트 실리콘(white silicone)을 포함할 수 있다.
상기 접착제(130)는 상기 몸체(113)와 상기 발광소자(120) 간의 안정적인 고정력을 제공할 수 있다. 상기 접착제(130)는 상기 발광소자(120)의 하면으로 광이 방출되는 경우, 상기 발광소자(120)와 상기 몸체(113) 사이에서 광 확산 기능을 제공할 수 있다. 상기 발광소자(120)로부터 상기 발광소자(120)의 하면으로 광이 방출될 때 상기 접착제(130)는 광 확산 기능을 제공할 수 있다. 이에 따라 상기 발광소자 패키지(100)의 광 추출 효율은 개선될 수 있다. 또한, 상기 접착제(130)는 상기 발광소자(120)에서 방출하는 광을 반사할 수 있다. 상기 접착제(130)가 반사 기능을 포함하는 경우, 상기 접착제(130)는 TiO2, Silicone 등을 포함하는 물질로 구성될 수 있다.
도 3과 같이, 발명의 실시 예에 의하면, 상기 리세스(R)의 깊이(T1)는 상기 제1 개구부(TH1)의 깊이(T2) 또는 상기 제2 개구부(TH2)의 깊이(T2)에 비해 작게 제공될 수 있다. 상기 리세스(R)의 깊이(T1)는 상기 접착제(130)의 접착력을 고려하여 결정될 수 있다. 또한, 상기 리세스(R)이 깊이(T1)는 상기 몸체(113)의 안정적인 강도를 고려하거나, 상기 발광소자(120)에서 방출되는 열에 의해 상기 발광소자 패키지(100)에 크랙(crack)이 발생하지 않토록 결정될 수 있다.
상기 리세스(R)는 상기 발광소자(120)의 하부에 일종의 언더필(under fill) 공정이 수행될 수 있는 적정 공간을 제공할 수 있다. 여기서, 상기 언더필(Under fill) 공정은 발광소자(120)를 패키지 몸체(110)에 실장한 후 상기 접착제(130)를 상기 발광소자(120) 하부에 배치하는 공정일 수 있다. 상기 언더필(Under fill) 공정은 상기 발광소자(120)를 패키지 몸체(110)에 실장하는 공정에서 상기 접착제(130)를 통해 실장하기 위해 상기 접착제(130)를 상기 리세스(R)에 배치 후 상기 발광소자(120)를 배치하는 공정일 수 있다. 상기 리세스(R)는 상기 발광소자(120)의 하면과 상기 몸체(113)의 상면 사이에 상기 접착제(130)가 충분히 제공될 수 있도록 제1 깊이 이상으로 제공될 수 있다. 또한, 상기 리세스(R)는 상기 몸체(113)의 안정적인 강도를 제공하기 위하여 제2 깊이 이하로 제공될 수 있다.
상기 리세스(R)의 깊이(T1)와 X 방향의 폭(W4)은 상기 접착제(130)의 형성 위치 및 고정력에 영향을 미칠 수 있다. 상기 리세스(R)의 깊이(T1)와 폭(W4)은 상기 몸체(113)와 상기 발광소자(120) 사이에 배치되는 상기 접착제(130)에 의하여 충분한 고정력이 제공될 수 있도록 결정될 수 있다. 예로서, 상기 리세스(R)의 깊이(T1)는 40 마이크로 미터 이상이거나, 40 내지 60 마이크로 미터의 범위로 제공될 수 있다.
상기 리세스(R)의 폭(W4)은 상기 발광소자(120)의 X 방향으로 상기 제1 본딩패드(121)과 상기 제2 본딩패드(122) 간의 간격보다 좁게 제공될 수 있다. 상기 폭(W4)는 140 마이크로 미터 이상이거나, 140 내지 160 마이크로 미터의 범위로 제공될 수 있다. 상기 리세스(R)의 Y 방향의 길이는 상기 발광 소자(120)의 Y 방향의 길이보다 크거나 작게 배치될 수 있고, 접착제(130)의 형성을 가이드하고 Y 방향의 접착력을 강화시켜 줄 수 있다.
상기 제1 개구부(TH1)의 깊이(T2)는 상기 제1 프레임(111)의 두께와 동일할 수 있다. 상기 제1 개구부(TH1)의 깊이(T2)는 상기 제1 프레임(111)의 안정적인 강도를 유지할 수 있는 두께로 제공될 수 있다. 상기 제2 개구부(TH2)의 깊이(T2)는 상기 제2 프레임(112)의 두께와 같을 수 있다. 상기 제2 개구부(TH2)의 깊이(T2)는 상기 제2 프레임(112)의 안정적인 강도를 유지할 수 있는 두께로 제공될 수 있다.
상기 제1 개구부(TH1)의 깊이(T2) 및 상기 제2 개구부(TH2)의 깊이(T2)는 상기 몸체(113)의 두께와 동일할 수 있다. 상기 제1 개구부(TH1)의 깊이(T2) 및 상기 제2 개구부(TH2)의 깊이(T2)는 상기 몸체(113)의 안정적인 강도를 유지할 수 있는 두께로 제공될 수 있다. 예로서, 상기 제1 개구부(TH1)의 깊이(T2)는 180 마이크로 미터 이상이거나, 180 내지 220 마이크로 미터의 범위로 제공될 수 있다. 예로서, 상기 깊이(T2-T1)의 두께 차이는 100 마이크로 미터 이상으로 선택될 수 있다. 이는 상기 몸체(113)의 크랙 프리(crack free)를 제공할 수 있는 사출 공정 두께가 고려된 것이다.
발명의 실시 예에 의하면, T1 깊이와 T2 깊이의 비(T2/T1)는 2 내지 10으로 제공될 수 있다. 예로서, T2의 깊이가 200 마이크로 미터로 제공되는 경우, T1의 깊이는 20 마이크로 미터 내지 100 마이크로 미터로 제공될 수 있다.
<몰딩부(140)>
도 1 내지 도 5에 도시된 바와 같이, 발명의 실시 예에 따른 발광소자 패키지(100)는, 몰딩부(140)를 포함할 수 있다. 상기 몰딩부(140)는 상기 발광소자(120) 위에 제공될 수 있다. 상기 몰딩부(140)는 상기 제1 프레임(111)과 상기 제2 프레임(112) 위에 배치될 수 있다. 상기 몰딩부(140)는 상기 패키지 몸체(110)에 의하여 제공된 캐비티(C)에 배치될 수 있다.
상기 몰딩부(140)는 절연물질을 포함할 수 있다. 또한, 상기 몰딩부(140)는 상기 발광소자(120)로부터 방출되는 빛을 입사 받고, 파장 변환된 빛을 제공하는 파장변환 수단을 포함할 수 있다. 예로서, 상기 몰딩부(140)는 형광체, 양자점 등을 포함하는 그룹 중에서 선택된 적어도 하나를 할 수 있다. 상기 발광소자(120)는 청색, 녹색, 적색, 백색, 적외선 또는 자외선의 광을 발광할 수 있다. 상기 형광체, 또는 양자점은 청색, 녹색, 적색의 광을 발광할 수 있다. 상기 몰딩부(140)는 형성하지 않을 수 있다.
<도전부(321,322)>
도 3 내지 도 5에 도시된 바와 같이, 발명의 실시 예에 따른 발광소자 패키지(100)는, 제1 도전부(321)와 제2 도전부(322)를 포함할 수 있다. 상기 제1 도전부(321)는 상기 제2 도전부(322)와 이격되어 배치될 수 있다.
상기 제1 도전부(321)는 상기 제1 개구부(TH1)에 배치될 수 있다. 상기 제1 도전부(321)는 상기 제1 본딩패드(121) 아래에 배치될 수 있다. X 및 Y 방향으로 상기 제1 도전부(321)의 폭 및 길이는 상기 제1 본딩패드(121)의 폭 및 길이 보다 작게 제공될 수 있다.
상기 제1 본딩패드(121)는 상기 제1 개구부(TH1)가 형성된 Z 방향과 수직한 X 방향의 폭을 가질 수 있다. 상기 제1 본딩패드(121)의 폭은 X 방향으로 상기 제1 개구부(TH1)의 폭(W2)보다 더 크게 제공될 수 있다.
상기 제1 도전부(321)는 상기 제1 본딩패드(121)의 하면과 직접 접촉되어 배치될 수 있다. 상기 제1 도전부(321)는 상기 제1 본딩패드(121)와 전기적으로 연결될 수 있다. 상기 제1프레임(111)은 상기 제1 도전부(321)의 둘레에 배치될 수 있다.
상기 제2 도전부(322)는 상기 제2 개구부(TH2)에 배치될 수 있다. 상기 제2 도전부(322)는 상기 제2 본딩패드(122) 아래에 배치될 수 있다. X 및 Y 방향으로 상기 제2 도전부(322)의 폭 및 길이는 상기 제2 본딩패드(122)의 폭 및 길이에 비해 더 작게 제공될 수 있다. 상기 제2 본딩패드(122)는 상기 제2 개구부(TH2)가 형성된 Z 방향과 수직한 X 방향의 폭(W13)을 가질 수 있다. 상기 제2 본딩패드(122)의 X 방향의 폭(W13)은 상기 제2 개구부(TH2)의 X 방향의 폭(W14)보다 크게 제공될 수 있다.
상기 제2 도전부(322)는 상기 제2 본딩패드(122)의 하면과 직접 접촉되어 배치될 수 있다. 상기 제2 도전부(322)는 상기 제2 본딩패드(122)와 전기적으로 연결될 수 있다. 상기 제2 프레임(112)은 상기 제2 도전부(322)의 둘레에 배치될 수 있다.
상기 제1 도전부(321)와 상기 제2 도전부(322)는 Ag, Au, Pt, Sn, Cu, Zn, In, Bi, 접촉, Ti 등을 포함하는 그룹 중에서 선택된 하나의 물질 또는 그 합금을 포함할 수 있다. 상기 제1 도전부(321)와 상기 제2 도전부(322)로 전도성 기능을 확보할 수 있는 물질이 사용될 수 있다. 상기 제1 및 제2 도전부(321,322)는 솔더 페이스트로서, 파우더 입자 또는 파티클 입자와 플럭스의 혼합으로 형성될 수 있다. 상기 솔더 페이스트는 Sn-Ag-Cu를 포함할 수 있으며, 각 금속의 중량%는 달라질 수 있다.
예로서, 상기 제1 도전부(321)와 상기 제2 도전부(322)는 도전성 페이스트를 이용하여 형성될 수 있다. 상기 도전성 페이스트는 솔더 페이스트(solder paste), 실버 페이스트(silver paste) 등을 포함할 수 있고, 서로 다른 물질로 구성되는 다층 또는 합금으로 구성된 다층 또는 단층으로 구성될 수 있다.
발명의 실시 예에 따른 발광소자 패키지(100)는 상기 제1 개구부(TH1)의 제1도전부(321)를 통해 상기 제1 본딩패드(121)에 전원을 공급할 수 있고, 상기 제2 개구부(TH2)의 제2도전부(322)를 통해 상기 제2 본딩패드(122)에 전원을 공급할 수 있다. 상기 제1 및 제2프레임(111,112)이 전도성 재질인 경우, 상기 제1,2프레임(111,112)은 발광 소자(120)의 본딩패드(121,122)와 전기적으로 연결될 수 있다. 상기 발광 소자(120)의 본딩패드들(121,122)은 상기 제1,2도전부(321,322)와 상기 프레임(111,112) 중 적어도 하나 또는 모두와 전기적으로 연결될 수 있다. 이에 따라, 상기 제1 본딩패드(121) 및 상기 제2 본딩패드(122)를 통하여 공급되는 구동 전원에 의하여 상기 발광소자(120)는 구동될 수 있게 된다. 상기 발광소자(120)에서 발광된 빛은 상기 패키지 몸체(110)의 상부 방향으로 제공될 수 있게 된다.
<하부 리세스(R10,R20)>
도 1 내지 도 3에 도시된 바와 같이, 발명의 실시 예에 따른 발광소자 패키지(100)는 제1 하부 리세스(R10)와 제2 하부 리세스(R20)를 포함할 수 있다. 상기 제1 하부 리세스(R10)와 상기 제2 하부 리세스(R20)는 서로 이격되어 배치될 수 있다.
상기 제1 하부 리세스(R10)는 상기 제1 프레임(111)의 하면에 제공될 수 있다. 상기 제1 하부 리세스(R10)는 상기 제1 프레임(111)의 하면에서 상면 방향으로 오목하게 제공될 수 있다. 상기 제1 하부 리세스(R10)는 상기 제1 개구부(TH1)로부터 이격되어 배치될 수 있다. 상기 제1 하부 리세스(R10)에는 수지부가 제공될 수 있다. 예로서, 상기 제1 하부 리세스(R10)에 채워진 수지부는 상기 몸체(113)와 동일 물질로 제공될 수 있다. 상기 수지부는 상기 제1 및 제2 도전부(321, 322)와의 접착력 및 젖음성이 좋지 않은 물질 중에서 선택되어 제공될 수 있다. 또는 상기 수지부는 상기 제1 및 제2 도전부(321,322)와의 표면 장력이 낮은 물질 중에서 선택되어 제공될 수 있다. 예로서, 상기 제1 하부 리세스(R10)에 채워진 수지부는 상기 제1 프레임(111), 상기 제2 프레임(112), 상기 몸체(113)가 사출 공정 등을 통하여 형성되는 과정에서 제공될 수 있다.
상기 제1 하부 리세스(R10)에 채워진 수지부는 상기 제1 개구부(TH1)를 제공하는 상기 제1 프레임(111)의 하면 영역 주위에 배치될 수 있다. 상기 제1 개구부(TH1)를 제공하는 상기 제1 프레임(111)의 하면 영역은 일종의 아일랜드(island) 형상으로 주위의 상기 제1 프레임(111)을 이루는 하면으로부터 분리되어 배치될 수 있다. 예로서, 도 2에 도시된 바와 같이, 상기 제1 개구부(TH1)를 제공하는 상기 제1 프레임(111)의 하면 영역은 상기 제1 하부 리세스(R10)에 채워진 수지부와 상기 몸체(113)에 의하여 주변의 상기 제1 프레임(111)으로부터 아이솔레이션(isolation)될 수 있다.
따라서, 상기 수지부의 재질이 상기 제1 및 제2 도전부(321, 322)와 접착력이나 젖음성이 좋지 않거나, 상기 제1 및 제2 도전부(321,322)와의 표면 장력이 낮은 물질인 경우, 상기 제1 및 제2 도전부(321,322)의 일부는 상기 제1 및 제2 개구부(TH1,TH2)로부터 벗어날 수 있다. 이때 상기 제1 및 제2 하부 리세스(R10,R20)에 채워진 수지부 또는 상기 몸체(113)의 재질은 상기 도전부(321,322)가 상기 개구부(TH1,TH2)를 벗어나거나 다른 방향으로 확산되는 것을 방지할 수 있다. 상기 수지부 또는 상기 몸체(113)의 재질은 상기 제1 및 제2 도전부(321,322)와 접착성, 젖음성, 표면 장력 등이 좋지 않은 재질로 사용할 것이다. 상기 제1 및 제2도전부(321,322)를 이루는 물질은 상기 제1 및 제2 프레임(111,112)과 좋은 접착 특성을 갖도록 선택될 수 있다. 그리고, 상기 제1 및 제2도전부(321,322)를 이루는 물질은 상기 수지부 및 상기 몸체(113)와 좋지 않은 접착 특성을 갖도록 선택될 수 있다.
이에 따라, 상기 제1 도전부(321)는 상기 제1 개구부(TH1)에서 상기 수지부 또는 상기 몸체(113)가 제공된 영역 외부로 넘치거나 퍼지는 것이 방지될 수 있고, 상기 제1 개구부(TH1)가 제공된 영역에 안정적으로 배치될 수 있게 된다. 따라서, 상기 제1 개구부(TH1)에 배치되는 제1 도전부(321)는 상기 수지부 또는 상기 제1 하부 리세스(R10)의 바깥 영역에 의해 확장되는 것이 방지될 수 있다. 또한, 상기 제1 도전부(321)는 상기 제1 개구부(TH1) 내에서 상기 제1 본딩패드(121)의 하면에 안정적으로 연결될 수 있게 된다.
상기 제1 도전부(321)는 상기 제1 개구부(TH1)에서 상기 제1 하부 리세스(R10)로 연장되어 배치될 수 있다. 따라서, 상기 제1 하부 리세스(R10) 내에는 상기 제1 도전부(321) 및/또는 상기 수지부가 배치될 수 있다. 상기 제2 하부 리세스(R20)는 상기 제2 프레임(112)의 하면에 제공될 수 있다. 상기 제2 하부 리세스(R20)는 상기 제2 프레임(112)의 하면에서 상면 방향으로 오목하게 제공될 수 있다. 상기 제2 하부 리세스(R20)는 상기 제2 개구부(TH2)로부터 이격되어 배치될 수 있다. 예로서, 상기 제1 및 제2 하부 리세스(R10,R20)에 채워진 수지부는 상기 제1 프레임(111), 상기 제2 프레임(112), 상기 몸체(113)가 사출 공정 등을 통하여 형성되는 과정에서 제공될 수 있다.
상기 제2 하부 리세스(R20)에 채워진 수지부는 상기 제2 개구부(TH2)를 제공하는 상기 제2 프레임(112)의 하면 영역 주위에 배치될 수 있다. 상기 제2 개구부(TH2)를 제공하는 상기 제2 프레임(112)의 하면 영역은 아일랜드(island) 형상으로 배치되며, 상기 아일랜드 주위의 상기 제2 프레임(112)을 이루는 하면으로부터 분리될 수 있다. 예로서, 도 2에 도시된 바와 같이, 상기 제2 개구부(TH2)를 제공하는 상기 제2 프레임(112)의 하면 영역은 상기 제2 하부 리세스(R20)에 채워진 수지부와 상기 몸체(113)의 재질에 의하여 주변의 상기 제2 프레임(112)으로부터 아이솔레이션(isolation)될 수 있다. 이에 따라, 상기 제2 도전부(322)는 상기 제2 개구부(TH2)의 외부 방향으로 흐르거나, 상기 수지부 또는 상기 몸체(113)가 제공된 영역 외부로 넘치거나 퍼지는 것이 방지될 수 있다. 이에 따라 상기 제2 도전부(322)는 상기 제2 개구부(TH2)가 제공된 영역에 안정적으로 배치될 수 있게 된다. 따라서, 상기 제2 개구부(TH2)에 배치되는 제1 도전부(322)는 상기 수지부 또는 상기 제2 하부 리세스(R20)의 바깥 영역에 의해 확장되는 것이 방지될 수 있다. 또한, 상기 제2 도전부(322)는 상기 제2 개구부(TH2) 내에서 상기 제2 본딩패드(122)의 하면에 안정적으로 연결될 수 있게 된다.
따라서, 상기 발광소자 패키지가 회로 기판에 실장되는 경우, 상기 제1 도전부(321)와 제2 도전부(322)들은 서로 접촉되지 않을 수 있다. 상기 제1 및 제2 도전부(321,322)는 주입되는 양을 용이하게 제어할 수 있다.
또한, 상기 제2 도전부(322)는 상기 제2 개구부(TH2)에서 상기 제2 하부 리세스(R20)로 연장되어 배치될 수 있다. 따라서, 상기 제2 하부 리세스(R20) 내에는 상기 제2 도전부(321) 및/또는 상기 수지부가 배치될 수 있다. 상기 하부 리세스(R10,R20)은 각 프레임(111,112)에 하나 또는 복수로 배치될 수 있다.
발명의 실시 예에서 도전부(321,322)가 개구부(TH1,TH2)에 채워진 후 경화될 때, 상기 경화되는 도전부(321,322)는 상기 도전부(321,322)에 접촉된 발광 소자(120)의 본딩패드(121,122)를 끌어 당길 수 있다. 이러한 도전부(321,322)가 상기 발광 소자(120)의 본딩패드(121,122)를 끌어당기게 되면, 상기 제1 및 제2 본딩패드(121, 122)는 상기 발광 구조물(123) 또는 반도체층으로부터 부분적으로 분리되는 문제가 발생될 수 있고, 본딩패드와 상기 도전부 사이의 접촉 영역은 줄어들며 전원 공급 효율은 저하될 수 있다. 상기 반도체층과 본딩패드(121,122) 사이의 계면은 분리될 수 있고, 이로 인해 본딩패드(121,122)로 공급되는 전원이 반도체층에 원활하게 공급되지 않아 소자의 신뢰성을 저하시킬 수 있다.
발명의 실시 예에서 발광 소자(120)의 본딩패드(121,122)의 접촉 영역은 비접촉 영역에 의해 분산되거나 도전부(321,322)와 부분 접촉을 위해 도전부(321,322)와의 접촉 면적이 줄어들 수 있다. 이 경우 발광 소자(120)는 상기 도전부(321,322)와 상기 접착제(130)에 의해 충분한 접착력(DST: Die Shear Strength)이 확보되므로, 상기 도전부(321,322)와 상기 제1 및 제2 본딩패드(121, 122) 간이 분산되어 접촉되거나 또는 부분 접촉되더라도, 상기 접착제(130)와 상기 발광 소자(120)의 접착력은 소정 기준 이하로 떨어지지 않을 수 있다.
발명의 실시 예에서 발광 소자(120)의 본딩패드(121,122)들 중 적어도 하나 또는 모두는 상기 개구부(TH1,TH2)에서의 도전부(321,322)와 비접촉된 영역을 포함할 수 있다. 상기 제1 및 제2 본딩패드(121, 122)들 중 적어도 하나 또는 모두는 상기 개구부(TH1,TH2) 상에서 상기 도전부(321,322)와 접촉되는 영역과 비접촉되는 영역을 포함할 수 있다. 상기 제1 및 제2 본딩패드(121, 122) 각각은 접촉 영역과 비접촉 영역을 포함할 수 있다. 이하 설명의 편의를 위해, 상기 제1 및 제2 본딩패드(121, 122) 각각에서 도전부(321,322)와 접촉되는 영역은 접촉 영역이며, 비접촉되는 영역은 비접촉 영역으로 정의할 수 있다. 상기 각 본딩패드(121,122)에서 접촉 영역은 하나 또는 복수의 영역을 포함할 수 있다. 상기 각 본딩패드(121,122)에서 비접촉 영역은 하나 또는 복수의 영역을 포함할 수 있다. 상기 접촉영역은 본딩패드(121,122)들의 하면 영역 일부이며, 상기 비접촉 영역은 상기 본딩패드가 없는 오픈 영역이거나 상기 본딩패드 표면에 절연 재질이 형성된 영역일 수 있다. 상기 비접촉 영역은 본딩패드로부터 오목한 오목부일 수 있다. 상기 오목부는 후술되는 발광소자의 본딩 패드의 오목부일 수 있다.
도 4, 도 8 및 도 9를 참조하면, 발광 소자(120)의 제1본딩패드(121)는 제1접촉 영역(21,22)과 제1비접촉 영역(23)을 포함할 수 있다. 상기 제1접촉 영역(21,22)은 하나 또는 복수의 영역으로 분리될 수 있으며, 상기 복수의 제1접촉 영역(21,22)은 제1연결부(24)에 의해 서로 연결될 수 있다. 상기 제1연결부(24)는 도전부(321,322)와 접촉되거나 비접촉될 수 있다. 상기 제1연결부(24)는 상기 복수의 제1접촉 영역(21,22) 사이에 전원을 연결시켜 주어, 일부 영역이 도전부(321,322)와의 접촉이 낮아지더라도 상기 제1연결부(24)를 통해 다른 영역으로 전원을 전달해 줄 수 있다. 상기 제1비접촉 영역(23)은 내부가 비어있는 영역이거나 수지부가 채워질 수 있다.
상기 제1본딩패드(121)에서 제1비접촉 영역(23)은 상기 제1접촉 영역(21,22)에 인접하거나 상기 제1접촉 영역(21,22)들 사이에 배치될 수 있다. 상기 제1비접촉 영역(23)의 면적은 상기 제1개구부(TH1)의 상면 면적보다 작을 수 있다. 상기 제1비접촉 영역(23)은 상기 제1본딩패드(121)의 X 방향의 너비(W11) 또는 Y방향의 길이(W1)보다 작거나 같을 수 있다. 상기 제1비접촉 영역(23)은 상기 제1개구부(TH1)와 중첩되는 영역 중에서 하나 또는 복수로 배치될 수 있다.
도 8을 참조하면, 상기 제1개구부(TH1)에서 X 방향의 너비(W12)는 Y 방향의 길이(W2)보다 작거나 같을 수 있다. 상기 제2개구부(TH2)에서 X 방향의 너비(W14)는 Y 방향의 길이(W6)보다 작거나 같을 수 있다. 상기 제1본딩패드(121)의 외곽 테두리를 연결한 가상 선의 면적은 상기 제1개구부(TH1)의 상면 면적보다 클 수 있다. 상기 제2본딩패드(122)의 외곽 테두리를 연결한 가상 선의 면적은 상기 제2개구부(TH2)의 상면 면적보다 클 수 있다. 상기 제1본딩패드(121)의 상면 면적은 상기 제2본딩패드(122)의 상면 면적보다 작거나 서로 같을 수 있으며, 이에 대해 한정하지는 않는다.
발광 소자(120)의 제2본딩패드(122)는 제2접촉 영역(31,32)과 제2비접촉 영역(33)을 포함할 수 있다. 상기 제2비접촉 영역(33)은 내부가 비어있는 영역이거나 수지부가 채워질 수 있다. 상기 제2접촉 영역(31,32)은 하나 또는 복수의 영역으로 분리될 수 있으며, 상기 복수의 제2접촉 영역(31,32)은 제2연결부(34)에 의해 서로 연결될 수 있다. 상기 제2연결부(34)는 도전부(321,322)와 접촉되거나 비접촉될 수 있다. 상기 제2연결부(34)는 상기 복수의 제2접촉 영역(31,32) 사이에 전원을 연결시켜 주어, 일부 영역이 도전부(321,322)와의 접촉이 낮아지더라도 상기 제2연결부(34)를 통해 다른 영역으로 전원을 전달해 줄 수 있다.
상기 제2본딩패드(122)에서 제2비접촉 영역(33)은 상기 제2접촉 영역(31,32)에 인접하거나 상기 제2접촉 영역(31,32)들 사이에 배치될 수 있다. 상기 제2비접촉 영역(33)의 면적은 상기 제2개구부(TH2)의 상면 면적보다 작을 수 있다. 상기 제2비접촉 영역(33)은 상기 제2본딩패드(122)의 X 방향의 너비(W13) 또는 Y방향의 길이(W6)보다 작거나 같을 수 있다. 상기 제2비접촉 영역(33)은 상기 제2개구부(TH2)와 중첩되는 영역 중에서 하나 또는 복수로 배치될 수 있다.
도 8을 참조하면, 상기 제1개구부(TH1) 및 제2개구부(TH2)는 X 방향으로 W12<W11, 및 W14<W13의 관계를 가질 수 있으며, Y 방향으로 W2<W1, 및 W5<W6의 관계를 가질 수 있다. 이에 따라 제1,2개구부(TH1,TH2)를 통해 도전부 (321,322)와 본딩패드 (121,122)의 접촉 영역(21,22,31,32)은 분산될 수 있고, 본딩패드(121,122)로 전달되는 외력은 분산될 수 있다.
도 4를 참조하면, 상기 제1본딩패드(121)의 제1접촉 영역(21,22)은 상기 제1개구부(TH1)에 채워지는 제1도전부(321)에 접촉되며, 제1비접촉 영역(33)은 상기 제1개구부(TH1) 및 제1도전부(321)와 Z 방향으로 중첩될 수 있다. 상기 제1비접촉 영역(33)은 상기 제1도전부(321)과 대응되므로, 상기 제1접촉 영역(21,22)은 상기 제1도전부(321)으로부터 이격될 수 있다. 상기 제1비접촉 영역(23)과 대응되는 상기 제1도전부(321)의 상면은 오목한 곡면(C1)을 구비할 수 있다. 상기 제1비접촉 영역(33)은 Y 방향으로 제1접촉 영역(21,22)들 사이에 배치되거나, 상기 발광 소자(120)의 Y 방향의 에지 부분보다는 센터에 인접하게 배치될 수 있다.
도 5를 참조하면, 상기 제2본딩패드(122)의 제2접촉 영역(31,32)은 상기 제1개구부(TH1)에 채워지는 제2도전부(322)에 접촉되며, 상기 제2비접촉 영역(33)은 상기 제2개구부(TH2)와 제2도전부(322)와 Z 방향으로 중첩될 수 있다. 상기 제2비접촉 영역(33)은 상기 제2도전부(322)와 대응되므로, 상기 제2접촉 영역(31,32)은 상기 제2도전부(322)로부터 이격될 수 있다. 상기 제2비접촉 영역(33)과 대응되는 상기 제2도전부(322)의 상면은 오목한 곡면(C1)을 포함할 수 있다. 상기 제2비접촉 영역(33)은 Y 방향으로 제2접촉 영역(31,32)들 사이에 배치되거나, 상기 발광 소자(120)의 Y 방향의 에지 부분보다는 센터에 인접하게 배치될 수 있다.
상기 제1,2본딩패드(121,122)의 제1,2비접촉 영역(23,33)의 외측은 상기 접착제(130)가 배치되거나, 도 23과 같은 수지부(135)가 배치될 수 있어, 도전부의 유동을 차단할 수 있다.
상기 도전부(321,322)와 상기 제1 및 제2 본딩패드(121, 122) 사이의 접촉 면적은 비접촉된 영역에 의해 상기 각 개구부(TH1,TH2)의 상면 면적보다 작을 수 있다. 상기 제1 및 제2 본딩패드(121, 122)의 각 접촉 영역은 원 형상이거나, 다각형 형상이거나, 타원 형상이거나, 곡선 또는 직선을 갖는 형상을 포함할 수 있다. 상기 각 본딩패드(121,122)의 비접촉 영역은 하 방향으로 오픈되고 X 방향, Y방향 및 대각선 방향 중 적어도 한 방향으로 오픈될 수 있으며, 바텀뷰 형상이 원 형상, 다각형 형상, 타원 형상, 또는 비정형 형상을 포함할 수 있다.
도 8 및 도 9를 참조하면, 상기 제1,2도전부(321,322)가 상기 제1 및 제2 본딩패드(121, 122)의 제1,2접촉 영역(21,22,31,32)에 접촉될 때, 상기 제1,2접촉 영역(21,22,31,32)의 면적은 상기 제1,2개구부(TH1,TH2)와 중첩되는 부분(20,30)의 면적이며, 상기 제1,2도전부(321,322)를 구성하는 파티클(320) 또는 파우더(이하, 파티클로 설명함)의 면적보다 클 수 있다. 상기 파이클(320)의 사이즈는 10 마이크로 미터 이거나, 10 내지 40마이크로 미터의 범위, 또는 20내지 40마이크로 미터의 범위를 포함할 수 있다. 상기 파티클(320)의 사이즈가 상기 범위를 벗어난 경우, 상기 개구부(TH1,TH2)에 채워지는 솔더 페이스트의 인쇄성이나 젖음성이 저하될 수 있고, 고도의 신뢰성을 유지할 수 없다.
상기 제1 및 제2 본딩패드(121, 122)의 제1,2접촉 영역(21,22,31,32)에서 상기 제1,2개구부(TH1,TH2)와 중첩되는 부분(20,30)의 면적은 상기 파티클(320)의 면적의 2배 이상일 수 있다. 예컨대, 상기 파티클(320)의 반경이 r인 경우, 상기 제1,2도전부(321,322) 각각과 접촉되는 각 접촉 영역(21,22,32,33)의 최소 면적은 ðХr2로 구해지는 파티클 면적의 2배 이상이거나, nХðХr2의 면적 이상이며, 상기 n=2 이상일 수 있다. 이러한 제1,2본딩패드(121,122)의 제1,2접촉 영역(21,22,31,32)이 상기 파이클(320)의 면적의 최소 2배 이상으로 제공되므로, 제1,2접촉 영역(21,22,31,32)은 솔더 페이스트와의 인쇄성, 젖음성이 개선될 수 있고 고도의 신뢰성을 유지할 수 있다.
상기 제1 및 제2 본딩패드(121, 122)의 상기 제1,2비접촉 영역(23,33)에서 상기 제1,2개구부(TH1,TH2)와 중첩되는 최소 면적은 상기 파티클(320)의 사이즈의 1.5배 이상일 수 있다. 예컨대, 상기 파티클(320)의 반경이 r인 경우, 상기 제1,2도전부(321,322) 각각과 비접촉되는 비접촉 영역(23,33)의 최소 면적은 [π×r2]으로 구해지는 면적의 1.5배 이상일 수 있다. 이러한 제1,2본딩패드(121,122)의 제1,2비접촉 영역(23,33)은 상기 파이클(320)의 면적의 최소 1.5 배 이상으로 제공될 수 있다. 이에 따라 상기 제1,2도전부(321,322)와 상기 개구부(TH1,TH2) 상에서 본딩패드(121,122)와 접촉되는 면적은 줄일 수 있고, 상기 각 본딩패드(121,122)을 끌어당기는 힘은 분산될 수 있고, 본딩패드(121,122)와의 접촉 불량은 줄이고 신뢰성은 개선될 수 있다.
도 8과 같이, 본딩패드(121,122)에서 비접촉 영역(23,33)이 X 방향으로 형성된 경우, Y 방향의 접촉 영역(21,22,31,32)의 너비(W31,W41,W42)는 상기 파티클 직경의 2배 이상이거나 2배 내지 4배의 범위일 수 있다. 상기 너비(W31,W41,W42)는 40 마이크로 미터 이상이거나, 40 내지 100 마이크로 미터의 범위로 형성될 수 있다. 상기 비접촉 영역(23,33)은 Y 방향의 너비(W32,W43)가 상기 파티클 직경의 1.5배 이상일 수 있다. 상기 비접촉 영역(23,33)의 Y 방향의 너비(W32,W43)는 30마이크로 미터 이상 예컨대, 30마이크로 미터 내지 80마이크로 미터의 범위로 형성될 수 있다. 상기 비접촉 영역(23,33)의 X 방향의 너비는 상기 Y 방향의 너비(W32,W43)와 같거나 클 수 있다. 상기 제1 및 제2 본딩패드(121, 122)의 접촉 영역(21,22,31,32)과 비접촉 영역(23,33)이 상기의 너비를 가지는 경우, 각 접촉 영역(21,22,31,32)에서 상기 각 본딩패드(121,122)을 끌어당기는 힘을 분산시켜 줄 수 있으며, 상기 발광소자(120)의 본딩패드(121,122)의 불량을 줄이고 신뢰성은 개선시켜 줄 수 있다.
도 6과 같이, 제1본딩패드(121)의 둘레에는 보호층(129)이 배치될 수 있다. 상기 보호층(129)은 상기 제1본딩패드(121)의 바닥 면을 덮지 않는 영역 예컨대, 상기 제1프레임(111)과 대면하는 영역에 노출될 수 있다. 상기 보호층(129)은 상기 제1본딩패드(121)의 두께보다 작은 두께를 갖고 상기 제1본딩패드(121)를 지지 및 보호할 수 있다. 상기 보호층(129)은 상기 발광소자(120)의 하면에 배치될 수 있다. 상기 제1도전부(321)와 제1본딩패드(121) 사이의 접착력(F1,F2)은 상기 제1개구부(TH1) 내에서 분산될 수 있다. 상기 제1본딩패드(121)의 비접촉 영역(23)은 상기 보호층(129) 상에 배치되어, 도전부(321,322)와 대면할 수 있다. 상기 보호층(129)은 상기 제2본딩패드(122)의 둘레에 배치될 수 있다. 상기 제2본딩패드(122) 및 이의 주변에 배치된 상기의 보호층(129)은 상기의 구성과 동일할 수 있으며, 상기의 설명을 참조하기로 한다.
도 7과 같이, 상기 제1,2본딩패드(121,122)의 둘레에 보호층(129)이 배치될 수 있다. 상기 보호층(129)은 상기 제1,2본딩패드(121,122)의 바닥 면의 외곽 둘레를 덮고 상기 제1,2본딩패드(121,122)의 바닥면의 내부 영역을 노출시켜 줄 수 있다. 상기 제1본딩패드(121)의 바닥 면과 상기 제1도전부(321)의 접촉시, 상기 보호층(129)이 상기 제1본딩패드(121)를 지지할 수 있다. 여기서, 상기 보호층(129)은 상기 제1도전부(321)와 부분적으로 접촉되거나, 비접촉되거나, 접촉되는 부분과 비접촉되는 부분을 포함할 수 있다. 상기 제1,2도전부(321,322)와 제1,2본딩패드(121,122) 사이의 접착력(F1,F2)은 상기 제1,2개구부(TH1,TH2) 내에서 분산될 수 있다. 이러한 제1,2본딩패드(121,122) 상에 배치된 상기 보호층(129)에 의해 비접촉 영역(23)의 면적을 조절할 수 있다. 상기 제1,2본딩패드(121,122)의 비접촉 영역(23)은 상기 보호층(29) 상에 배치되어, 제1,2도전부(321,322)와 대면할 수 있다. 상기 제2본딩패드(122) 및 이의 주변에 배치된 상기의 보호층(129)은 상기의 설명을 참조하기로 한다.
도 4 및 도 5와 같이, 제1,2개구부(TH1,TH2)에 도전부(321,322)가 채워지면, 상기 채워지는 도전부(321,322)는 상기 제1 및 제2 본딩패드(121, 122)의 접촉 영역(21,22,31,32)과 접촉되고, 비접촉 영역(23,33)을 통해 측 방향으로 누출될 수 있다. 예를 들면, 도 8과 같이, 상기 도전부(321,322)는 상기 제1 및 제2 본딩패드(121, 122)의 비접촉 영역(23,33)이 오픈되는 측 방향(F3,F4)을 통해 유출될 수 있다. 이 경우, 도 3과 같이, 상기 발광 소자(120)와 몸체(113) 사이에 접착된 상기 접착제(130)는 상기 도전부(321,322)가 누설되는 것을 차단할 수 있다.
도 8과 같이, 상기 제1 및 제2 본딩패드(121, 122)의 연결부(24,34)는 프레임(111,112)과 인접하거나 상기 도전부(321,322)에 접착된다. 이 경우 도 3과 같이 상기 도전부(321,322)의 유출은 차단할 수 있다.
도 10은 발명의 실시 예에서 개구부와 본딩패드의 다른 예이다. 도 10을 참조하면, 제1개구부(TH1)의 Y 방향 길이(W2)는 제1본딩패드(121)의 Y 방향 길이(W1)보다 클 수 있다. 제2개구부(TH2)의 Y 방향 길이(W5)는 제2본딩패드(122)의 Y 방향 길이(W6)보다 클 수 있다. 이는 제1,2본딩패드(121,122) 중 적어도 하나는 Y 방향의 길이(W1,W5)가 제1,2개구부(TH1,TH2) 중 적어도 하나의 Y 방향의 길이(W2,W6)보다 작을 수 있다. 이 경우 상기 제1 및 제2 본딩패드(121, 122)들의 비접촉 영역은 더 증가될 수 있다.
도 11과 같이, 복수의 본딩패드 중 적어도 하나는 내부의 접촉 영역(21A)과 외부의 접촉 영역(21B)을 포함할 수 있다. 상기 본딩패드(121)의 비접촉 영역(23)은 상기 내부의 접촉 영역(21A)과 외부의 접촉 영역(21B) 사이에 배치될 수 있다. 상기 비접촉 영역(23)은 상기 내부 및 외부 접촉 영역(21A,21B) 사이를 분리시켜 줄 수 있다. 이러한 본딩패드(121)에서 내부 및 외부 접촉영역(21A,21B)이 분리된 경우, 분리된 두 접촉영역은 다른 패턴으로 연결시켜 줄 수 있다. 상기 본딩패드는 도 12와 같이 제1,2본딩패드에 적용될 수 있다.
도 12와 같이, 상기 제1본딩패드(121)는 내부 및 외부 접촉 영역(21A,21B) 사이에 비접촉 영역(23)을 포함할 수 있다. 상기 외부 접촉 영역(21B)은 프레임(111)과 전기적으로 연결될 수 있다. 상기 제2본딩패드(122)는 내부 및 외부 접촉 영역(31A,32A) 사이에 비접촉 영역(33)이 배치될 수 있으며, 프레임(112)과 전기적으로 연결될 수 있다. 이 경우 상기 제1,2본딩패드(121,122)의 접촉 영역(21A,21B,31A,32A)은 프레임(111,112)과 접촉되는 면적이 상기 도전부(321,322)과 접촉되는 면적보다 더 클 수 있다. 이에 따라 각 본딩패드(121,122)의 접촉 영역(21A,21B,31A,32A)을 분리하더라도, 전기적인 특성 저하를 방지할 수 있고, 본딩패드를 끌어당기는 힘을 작게할 수 있다. 상기 외부 접촉 영역(21B,32A)의 너비는 상기 파이클 직경의 2배 이상일 수 있어, 상기 외부 접촉 영역(21B,32A)은 프레임(111,112)과 안정적으로 연결될 수 있다.
상기 제1본딩패드(121)의 상면 면적은 상기 제2본딩패드(122)의 상면 면적과 동일하거나 작을 수 있다. 상기 제1개구부(TH1)의 상면 면적은 상기 제2개구부(TH2)의 상면 면적과 동일하거나 작을 수 있다.
도 13을 참조하면, 복수의 본딩패드 중 적어도 하나는 복수의 접촉 영역(21A,21B)이 연결부(24)로 연결될 수 있다. 상기 연결부(24)의 위치는 상기 복수의 접촉 영역(21A,21B)의 센터 위치일 수 있다. 상기 연결부(24)는 각 접촉 영역(21A,21B)에 대해 수직하거나 경사진 방향으로 연장될 수 있다. 상기 연결부(24)는 하나 또는 복수일 수 있다. 상기 연결부(24)는 도전부(321,322)와 접촉되는 영역일 수 있다. 상기 본딩패드의 형태는 도 14와 같이 적용될 수 있다.
도 14를 참조하면, 상기 제1본딩패드(121)는 복수의 접촉 영역(21A,21B) 사이에 연결부(24), 및 상기 연결부(24)의 양측에 비접촉 영역(23)이 배치될 수 있다. 상기 제1본딩패드(121)는 복수의 접촉 영역(21A,21B) 사이에 연결부(24)가 연결되고, 도전부와 접촉될 수 있다. 상기 제1본딩패드(121)의 비접촉 영역(23)은 상기 연결부(24)에 의해 양측으로 분리될 수 있다. 상기 연결부(24)의 최소 너비는 상기 파티클 직경보다 크거나 작을 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1본딩패드(121)는 복수의 접촉 영역(21A,21B) 사이에 연결부(24)가 각각 배치되며, 도전부과 접촉될 수 있다. 상기 제1본딩패드(121)는 X 방향의 너비와 Y 방향의 길이가 개구부보다 클 수 있다.
상기 제2본딩패드(122)는 복수의 접촉 영역(31A,31B) 사이에 연결부(34) 및 상기 연결부(34)의 양측에 비접촉 영역(33)이 배치될 수 있다. 상기 제2본딩패드(122)는 복수의 접촉 영역(31A,31B) 사이에 연결부(34)가 각각 배치되며, 도전부와 접촉될 수 있다. 상기 제2본딩패드(122)는 X 방향의 너비와 Y 방향의 길이가 개구부보다 클 수 있다.
상기 제1본딩패드(121)의 상면 면적은 상기 제2본딩패드(122)의 상면 면적과 동일하거나 작을 수 있다. 상기 제1개구부(TH1)의 상면 면적은 상기 제2개구부(TH2)의 상면 면적과 동일하거나 작을 수 있다.
도 15 내지 도 18은 발명의 실시 예에 따른 본딩패드의 변형 예들이다.
도 15과 같이, 본딩패드(121,122)는 내부 접촉 영역(25)과 외부 접촉 영역(26)이 대각선 방향으로 연결부(27)에 의해 각각 연결될 수 있다. 상기 외부 접촉 영역(26)은 연결부(27)에 의해 2개 이상의 비접촉 영역(28)이 배치될 수 있다. 상기 비접촉 영역(28)의 최소 너비는 파티클 직경의 1.5배 이상일 수 있으며, 상기 접촉 영역(25,26)의 최소 너비는 상기 파티클 직경의 2배 이상일 수 있다. 분산된 접촉 영역(25,26)에 의해 도전부인 솔더 페이스트의 인쇄성, 젖음성이 개선될 수 있고 고도의 신뢰성을 유지할 수 있다. 상기 내부, 외부 접촉영역(25,26)은 원 형상 또는 다각형 형상을 포함할 수 있다.
도 16과 같이, 본딩패드(121,122)는 복수의 접촉 영역(35,36)이 다각형 형상의 코너 부분에 배치되고, 각 접촉 영역(35,36)들은 연결부(37)로 연결될 수 있다. 상기 각 접촉 영역(35,36)은 원 형상이거나, 다각형 형상이거나, 타원 형상일 수 있다. 상기 각 접촉 영역(35,36)은 곡선 또는 직선을 갖는 형상을 포함할 수 있다. 상기 각 접촉 영역(35,36) 사이는 비접촉 영역(37)일 수 있다. 상기 비접촉 영역(37)의 최소 너비는 파티클 직경의 1.5배 이상일 수 있으며, 상기 접촉 영역(35,36)의 최소 너비는 상기 파티클 직경의 2배 이상일 수 있다. 상기 도전부(321,322)인 솔더 페이스트의 인쇄성, 젖음성이 개선될 수 있고 고도의 신뢰성을 유지할 수 있다.
도 17과 같이, 본딩패드(121,122)는 복수의 접촉 영역(41,42)이 매트릭스 형태로 배열될 수 있으며, 상기 접촉 영역(41,42)들은 연결부(44)로 연결될 수 있다. 상기 각 접촉 영역(41,42) 사이는 비접촉 영역(43)일 수 있다. 상기 비접촉 영역(43)은 2개 또는 3개 이상이 연결부(44)에 의해 분리될 수 있다. 상기 접촉 영역(41,42)은 상기 비접촉 영역(43)의 적어도 세 변을 감싸게 배치되며, 상기 비접촉 영역(43)은 상기 접촉 영역(41,42)의 면적보다 작을 수 있다.
상기 비접촉 영역(43)의 최소 너비는 파티클 직경의 1.5배 이상일 수 있으며, 상기 접촉 영역(41,42)의 최소 너비는 상기 파티클 직경의 2배 이상일 수 있다. 상기 비접촉 영역(38)의 둘레에 접촉 영역(35,36)을 배치함으로써, 도전부와의 접합시 솔더 페이스트의 인쇄성, 젖음성이 개선될 수 있고 고도의 신뢰성을 유지할 수 있다.
도 18과 같이, 본딩패드(121,122)는 비접촉 영역(47)의 둘레에 접촉 영역(45)을 포함할 수 있다. 상기 접촉 영역(45)은 상기 비접촉 영역(47)의 둘레를 차단하며, 상기 비접촉 영역(47)의 면적보다 크게 배치될 수 있다. 상기 비접촉 영역(47)의 최소 너비는 파티클 직경의 1.5배 이상일 수 있으며, 상기 접촉 영역(45)의 최소 너비는 상기 파티클 직경의 2배 이상일 수 있다. 상기 비접촉 영역(47)의 둘레에 접촉 영역(45)을 배치함으로써, 도전부와의 접합시 솔더 페이스트의 인쇄성, 젖음성이 개선될 수 있고 고도의 신뢰성을 유지할 수 있다.
발명의 실시 예는 상기 제1,2본딩패드(121,122)는 접촉 영역을 통해 도전부와 연결될 수 있으며, 비접촉 영역을 통해 개구부 상에서 도전부와 분리될 수 있다. 상기 접촉 영역은 상기 도전부를 통해 프레임과 전기적으로 연결될 수 있다. 이 경우 상기 제1,2본딩패드(121,122)의 접촉 영역은 프레임과 접촉되는 면적이 상기 도전부와 접촉되는 면적보다 클 수 있다. 이에 따라 각 본딩패드의 접촉 영역을 분리하더라도, 전기적인 특성 저하를 방지할 수 있고, 본딩패드를 끌어당기는 힘을 줄여줄 수 있다. 상기 외부 접촉 영역의 너비는 상기 파이클 직경의 2배 이상일 수 있어, 프레임과 안정적으로 연결될 수 있다.
도 23에 도시된 바와 같이, 다른 예로서, 발광소자 패키지(100)는 수지부(135)를 포함할 수 있다. 상기 수지부(135)는 상기 제1 프레임(111)과 상기 발광소자(120) 사이에 배치될 수 있다. 상기 수지부(135)는 상기 제2 프레임(112)과 상기 발광소자(120) 사이에 배치될 수 있다. 상기 수지부(135)는 상기 패키지 몸체(110)에 제공된 캐비티(C)의 바닥 면에 제공될 수 있다.
상기 수지부(135)는 상기 제1 본딩패드(121)의 측면에 배치될 수 있다. 상기 수지부(135)는 상기 제2 본딩패드(122)의 측면에 배치될 수 있다. 상기 수지부(135)는 상기 발광 구조물(123)의 아래에 배치될 수 있다.
예로서, 상기 수지부(135)는 에폭시(epoxy) 계열의 물질, 실리콘(silicone) 계열의 물질, 에폭시 계열의 물질과 실리콘 계열의 물질을 포함하는 하이브리드(hybrid) 물질 중에서 적어도 하나를 포함할 수 있다. 상기 수지부(135)는 상기 발광소자(120)에서 방출되는 광을 반사하는 반사부일 수 있고, 예로서 TiO2 등의 반사 물질을 포함하는 수지일 수 있고 또는 화이트 실리콘(white silicone)을 포함할 수 있다.
상기 수지부(135)는 상기 발광소자(120) 아래에 배치되어 실링(sealing) 기능을 수행할 수 있다. 상기 수지부(135)는 상기 발광소자(120)와 상기 제1 프레임(111) 간의 접착력을 향상시킬 수 있다. 상기 수지부(135)는 상기 발광소자(120)와 상기 제2 프레임(112) 간의 접착력을 향상시킬 수 있다. 상기 수지부(135)는 상기 발광소자(120)의 틸트를 방지할 수 있다.
상기 수지부(135)는 상기 제1 본딩패드(121)와 상기 제2 본딩패드(122)의 주위를 밀봉시킬 수 있다. 상기 수지부(135)는 상기 제1 도전부(321)와 상기 제2 도전부(322)가 상기 제1 개구부(TH1) 영역과 상기 제2 개구부(TH2) 영역을 벗어나 상기 발광소자(120) 외측면 방향으로 확산되어 이동되는 것을 방지할 수 있다. 상기 제1 및 제2 도전부(321, 322)가 상기 발광소자(120)의 외측면 방향으로 확산되어 이동할 경우 상기 제1 및 제2 도전부(321,322)는 상기 발광소자(120)의 활성층과 접할 수 있어 단락 문제가 발생될 수 있다. 따라서, 상기 수지부(135)가 배치되는 경우 상기 제1 및 제2 도전부(321,322)와 활성층에 의한 단락을 방지할 수 있어, 발광소자 패키지의 신뢰성을 향상시킬 수 있다.
또한, 상기 수지부(135)가 화이트 실리콘과 같은 반사 특성이 있는 물질을 포함하는 경우, 상기 수지부(135)는 상기 발광소자(120)로부터 제공되는 빛을 상기 패키지 몸체(110)의 상부 방향으로 반사시켜 발광소자 패키지(100)의 광 추출 효율을 향상시킬 수 있다.
한편, 다른 예에 의하면, 상기 수지부(135) 없이 상기 몰딩부(140)가 상기 제1 프레임(111)과 상기 제2 프레임(112)에 직접 접촉될 수 있다.
도 24는 발명의 실시 예에 따른 발광 소자 패키지의 다른 예이다.
도 24를 참조하면, 발광 소자 패키지는 제1프레임(111) 상에 제1상부 리세스(R3)와 제2프레임(112) 상에 제2상부 리세스(R4)를 포함할 수 있다. 상기 제1 상부 리세스(R3)는 상기 제1 프레임(111)의 상면에 제공될 수 있다. 상기 제1 상부 리세스(R3)는 상기 제1 프레임(111)의 상면에서 하면 방향으로 오목하게 제공될 수 있다. 상기 제1 상부 리세스(R3)는 상기 제1 개구부(TH1)로부터 이격되어 배치될 수 있다. 상기 제1 상부 리세스(R3)는, 탑뷰 형상이 상기 제1 본딩패드(121)의 세 변에 인접하게 제공될 수 있다. 예로서, 상기 제1 상부 리세스(R3)는 상기 제1 본딩패드(121)의 적어도 한 변 또는 세변을 따라 배치될 수 있다.
상기 제2 상부 리세스(R4)는 상기 제2 프레임(112)의 상면에 제공될 수 있다. 상기 제2 상부 리세스(R4)는 상기 제2 프레임(112)의 상면에서 하면 방향으로 오목하게 제공될 수 있다. 상기 제2 상부 리세스(R4)는 상기 제2 개구부(TH2)로부터 이격되어 배치될 수 있다. 상기 제2 상부 리세스(R4)는, 탑뷰 형상이 상기 제2 본딩패드(122)의 세 변에 인접하게 제공될 수 있다. 예로서, 상기 제2 상부 리세스(R4)는 상기 제2 본딩패드(122)의 적어도 한 변 또는 세 변을 따라 배치될 수 있다.
상기 수지부(135)는 상기 제1 상부 리세스(R3)와 상기 제2 상부 리세스(R4)에 제공될 수 있다. 상기 수지부(135)는 상기 제1 본딩패드(121)의 측면에 배치될 수 있다. 상기 수지부(135)는 상기 제1 상부 리세스(R3)에 제공될 수 있으며, 상기 제1 본딩패드(121)이 배치된 영역까지 연장되어 제공될 수 있다. 상기 수지부(135)는 상기 발광 구조물(123)의 아래에 배치될 수 있다.
상기 제1 상부 리세스(R3)의 끝단으로부터 상기 발광소자(120)의 인접한 끝단까지의 거리(L11)는 수백 마이크로 미터 이하로 제공될 수 있다. 예로서, 상기 제1 상부 리세스(R3)의 끝단으로부터 상기 발광소자(120)의 인접한 끝단까지의 거리(L11)는 200 마이크로 미터에 비해 같거나 더 작게 제공될 수 있다.
상기 제1 상부 리세스(R3)의 끝단으로부터 상기 발광소자(120)의 인접한 끝단까지의 거리(L11)는, 상기 제1 상부 리세스(R3)에 채워지는 상기 수지부(135)의 점성 등에 의하여 결정될 수 있다.
상기 제1 상부 리세스(R3)의 끝단으로부터 상기 발광소자(120)의 인접한 끝단까지의 거리(L11)는, 상기 제1 상부 리세스(R3)에 도포된 상기 수지부(135)가 상기 제1 본딩패드(121)이 배치된 영역까지 연장되어 형성될 수 있는 거리로 선택될 수 있다.
또한, 상기 수지부(135)는 상기 제2 본딩패드(122)의 측면에 배치될 수 있다. 상기 수지부(135)는 상기 제2 상부 리세스(R4)에 제공될 수 있으며, 상기 제2 본딩패드(122)이 배치된 영역까지 연장되어 제공될 수 있다. 상기 수지부(135)는 상기 발광 구조물(123)의 아래에 배치될 수 있다.
또한, 상기 수지부(135)는 상기 발광 구조물(123)의 측면에도 제공될 수 있다. 상기 수지부(135)가 상기 발광 구조물(123)의 측면에 배치됨으로써 상기 제1 및 제2 도전부(321,322)가 상기 발광 구조물(123)의 측면으로 이동하는 것을 효과적으로 방지할 수 있다. 또한, 상기 수지부(135)가 상기 발광 구조물(123)의 측면에 배치될 때, 상기 발광 구조물(123)의 활성층 아래에 배치되도록 할 수 있고, 이에 따라 상기 발광소자(120)의 광 추출 효율을 향상시킬 수 있다.
상기 제1 상부 리세스(R3)와 상기 제2 상부 리세스(R4)는 상기 수지부(135)가 제공될 수 있는 충분한 공간을 제공할 수 있다. 예로서, 상기 수지부(135)는 에폭시(epoxy) 계열의 물질, 실리콘(silicone) 계열의 물질, 에폭시 계열의 물질과 실리콘 계열의 물질을 포함하는 하이브리드(hybrid) 물질 중에서 적어도 하나를 포함할 수 있다. 또한, 상기 수지부(135)는 반사성 물질을 포함할 수 있고, 예를 들어 TiO2 및/또는 Silicone을 포함하는 화이트 실리콘(white silicone)을 포함할 수 있다.
상기 수지부(135)는 상기 발광소자(120) 아래에 배치되어 실링(sealing) 기능을 수행할 수 있다. 또한, 상기 수지부(135)는 상기 발광소자(120)와 상기 제1 프레임(111) 간의 접착력을 향상시킬 수 있다. 상기 수지부(135)는 상기 발광소자(120)와 상기 제2 프레임(112) 간의 접착력을 향상시킬 수 있다.
상기 수지부(135)는 상기 제1 본딩패드(121)와 상기 제2 본딩패드(122)의 주위를 밀봉시킬 수 있다. 상기 수지부(135)는 상기 제1 도전부(321)와 상기 제2 도전부(322)가 상기 제1 개구부(TH1) 영역과 상기 제2 개구부(TH2) 영역을 벗어나 상기 발광소자(120) 방향으로 확산되어 이동되는 것을 방지할 수 있다.
상기 수지부(135)가 화이트 실리콘과 같은 반사 특성이 있는 물질을 포함하는 경우, 상기 수지부(135)는 상기 발광소자(120)로부터 제공되는 빛을 상기 패키지 몸체(110)의 상부 방향으로 반사시켜 발광소자 패키지(100)의 광 추출 효율을 향상시킬 수 있다.
한편, 발광 소자 패키지의 제조 과정에 있어서, 상기 개구부에 제1 도전부(321)와 상기 제2 도전부(322)가 형성된 다음, 상기 수지부(135)와 상기 몰딩부(140)가 형성되는 과정으로 진행될 수 있다. 반대로, 상기 수지부(135)와 상기 몰딩부(140)를 형성한 다음, 상기 제1 도전부(321)와 상기 제2 도전부(322)가 상기 개구부에 형성될 수 있다. 또한, 발명의 실시 예에 따른 발광소자 패키지 제조 과정의 다른 예에 의하면, 상기 수지부(135)를 형성하지 않고, 상기 패키지 몸체(110)의 캐비티 내에 상기 몰딩부(140)만 형성할 수 있다.
상기한 발광소자 패키지는 하나 또는 복수개가 회로 기판 상에 배열될 수 있다. 또한 발광소자의 각 본딩패드의 접촉 및 비 접촉 영역에 의해 도전부와의 본딩 영역이 분산될 수 있어, 본딩 효율이 개선될 수 있다.
이상에서 설명된 실시 예에 따른 발광소자 패키지(100)는 서브 마운트 또는 회로기판 등에 실장되어 공급될 수 있다. 그런데, 종래 발광소자 패키지가 서브 마운트 또는 회로기판 등에 실장됨에 있어 리플로우(reflow) 등의 고온 공정이 적용될 수 있다. 이때, 리플로우 공정에서, 발광소자 패키지에 제공된 리드 프레임과 발광소자 간의 본딩 영역에서 리멜팅(re-melting) 현상이 발생될 수 있고, 이로 인해 발광소자와 프레임 간의 전기적 연결 및 물리적 결합의 안정성이 약화될 수 있게 된다. 그러나, 실시 예에 따른 발광소자 패키지 및 발광소자 패키지 제조방법에 의하면, 발광소자의 제1 본딩패드와 제2 본딩패드는 개구부에 배치된 도전부를 통하여 구동 전원을 제공 받을 수 있다. 그리고, 개구부에 배치된 도전부의 용융점이 일반적인 본딩 물질의 용융점에 비해 더 높은 값을 갖도록 선택될 수 있다.
따라서, 실시 예에 따른 발광소자 소자 패키지(100)는 메인 기판 등에 리플로우(reflow) 공정을 통해 본딩되는 경우에도 리멜팅(re-melting) 현상이 발생되지 않으므로 전기적 연결 및 물리적 본딩력이 열화되지 않는 장점이 있다.
또한, 실시 예에 따른 발광소자 패키지(100)에 의하면, 발광소자 패키지를 제조하는 공정에서 패키지 몸체(110)가 고온에 노출될 필요가 없게 된다. 따라서, 실시 예에 의하면, 패키지 몸체(110)가 고온에 노출되어 손상되거나 변색이 발생되는 것을 방지할 수 있다.
이에 따라, 몸체(113)를 구성하는 물질에 대한 선택 폭이 넓어질 수 있게 된다. 실시 예에 의하면, 상기 몸체(113)는 세라믹 등의 고가의 물질뿐만 아니라, 상대적으로 저가의 수지 물질을 이용하여 제공될 수 있다. 예를 들어, 상기 몸체(113)는 PPA(PolyPhtalAmide) resin, PCT(PolyCyclohexylenedimethylene Terephthalate) resin, EMC(Epoxy Molding Compound) resin, SMC(Silicone Molding Compound) resin을 포함하는 그룹 중에서 선택된 적어도 하나의 물질을 포함할 수 있다.
<광원모듈>
도 25를 참조하면, 실시 예에 따른 광원 모듈(300)은 회로기판(310) 상에 하나 또는 복수의 발광소자 패키지(100)가 배치될 수 있다.
상기 회로기판(310)은 제1 패드(311), 제2 패드(312), 기판(313)을 포함할 수 있다. 상기 기판(313)에 상기 발광소자(120)의 구동을 제어하는 전원 공급 회로가 제공될 수 있다.
발광소자 패키지(100)의 상기 제1 개구부(TH1)의 제1도전부(321)를 통해 회로기판(310)의 제1패드(311)에 연결되어 상기 제1 본딩패드(121)에 전원이 연결되고, 상기 제2 개구부(TH2)의 제2도전부(322)를 통해 회로 기판(310)이 제2패드(312)와 연결되어 상기 제2 본딩패드(122)에 전원이 연결될 수 있다. 상기 회로기판(310)의 기판(313)은 연성 또는 비 연성 부재일 수 있다.
상기 패키지 몸체(110)는 상기 회로기판(310) 위에 배치될 수 있다. 상기 제1 패드(311)와 상기 제1 본딩패드(121)는 전기적으로 연결될 수 있다. 상기 제2 패드(312)와 상기 제2 본딩패드(122)는 전기적으로 연결될 수 있다. 상기 제1 패드(311)와 상기 제2 패드(312)는 도전성 물질을 포함할 수 있다. 예컨대, 상기 제1 패드(311)와 상기 제2 패드(312)는 Ti, Cu, Ni, Au, Cr, Ta, Pt, Sn, Ag, P, Fe, Sn, Zn, Al를 포함하는 그룹 중에서 선택된 적어도 하나의 물질 또는 그 합금을 포함할 수 있다. 상기 제1 패드(311)와 상기 제2 패드(312)는 단층 또는 다층으로 제공될 수 있다.
상기 제1 프레임(111)과 상기 제2 프레임(112)이 절연성 프레임으로 형성된 경우, 제1,2도전부(321,322)를 통해 전원을 공급받을 수 있다. 상기 제1 프레임(111)과 상기 제2 프레임(112)이 전도성 프레임으로 형성된 경우, 제1,2도전부(321,322)와 상기 제1,2프레임(111,112)을 통해 전원을 공급받을 수 있다.
도 26은 실시 예에 따른 발광소자 패키지를 갖는 광원 모듈의 다른 예이다.
도 26을 참조하면, 발광 소자 패키지(100)는 회로 기판(410) 상에 하나 또는 복수로 배치될 수 있다. 상기 회로기판(410)은 제1 패드(411), 제2 패드(412), 기판(413)을 포함할 수 있다. 상기 기판(313)에 상기 발광소자(120)의 구동을 제어하는 전원 공급 회로가 제공될 수 있다.
상기 패키지 몸체(110)는 상기 회로기판(410) 위에 배치될 수 있다. 상기 제1 패드(411)와 상기 제1 본딩패드(121)는 전기적으로 연결될 수 있다. 상기 제2 패드(412)와 상기 제2 본딩패드(122)는 전기적으로 연결될 수 있다.
실시 예에 의하면, 상기 회로기판(410)의 상기 제1 패드(411)와 상기 제1 도전부(321)는 전기적으로 연결될 수 있다. 또한, 상기 회로기판(410)의 상기 제2 패드(412)와 상기 제2 도전부(322)는 전기적으로 연결될 수 있다. 상기 제1 패드(411)는 상기 제1 프레임(111)에 전기적으로 연결될 수 있다. 상기 제2 패드(412)는 상기 제2 프레임(112)에 전기적으로 연결될 수 있다. 실시 예에 의하면, 상기 제1 패드(411)와 상기 제1 프레임(111) 사이에 별도의 본딩층이 추가로 제공될 수 있다. 또한, 상기 제2 패드(412)와 상기 제2 프레임(112) 사이에 별도의 본딩층이 추가로 제공될 수 있다. 실시 예에 따른 발광소자 패키지에 의하면, 발광소자의 제1 본딩패드와 제2 본딩패드는 개구부에 배치된 도전부를 통하여 구동 전원을 제공 받을 수 있다. 그리고, 개구부에 배치된 도전부의 용융점이 일반적인 본딩 물질의 용융점에 비해 더 높은 값을 갖도록 선택될 수 있다. 실시 예에 따른 발광소자 소자 패키지는 메인 기판 등에 리플로우(reflow) 공정을 통해 본딩되는 경우에도 리멜팅(re-melting) 현상이 발생되지 않으므로 전기적 연결 및 물리적 본딩력이 열화되지 않는 장점이 있다. 실시 예에 따른 발광소자 패키지에 의하면, 발광소자 패키지를 제조하는 공정에서 패키지 몸체(110)가 고온에 노출될 필요가 없게 된다. 따라서, 실시 예에 의하면, 패키지 몸체(110)가 고온에 노출되어 손상되거나 변색이 발생되는 것을 방지할 수 있다.
실시 예에 따른 발광소자 패키지(100)는 서브 마운트 또는 회로기판 등에 실장되어 공급될 수 있다. 그런데, 종래 발광소자 패키지가 서브 마운트 또는 회로기판 등에 실장됨에 있어 리플로우(reflow) 등의 고온 공정이 적용될 수 있다. 이때, 리플로우 공정에서, 발광소자 패키지에 제공된 프레임과 발광소자 간의 본딩 영역에서 리멜팅(re-melting) 현상이 발생되어 전기적 연결 및 물리적 결합의 안정성이 약화될 수 있고 이에 따라 상기 발광소자의 위치가 변할 수 있어, 상기 발광소자 패키지의 광학적, 전기적 특성 및 신뢰성이 저하될 수 있다. 그러나, 실시 예에 따른 발광소자 패키지에 의하면, 실시 예에 따른 발광소자의 제1 본딩패드와 제2 본딩패드는 개구부에 배치된 도전부를 통하여 구동 전원을 제공 받을 수 있다. 그리고, 개구부에 배치된 도전부의 용융점이 일반적인 본딩 물질의 용융점에 비해 더 높은 값을 갖도록 선택될 수 있다. 따라서, 실시 예에 따른 발광소자 소자 패키지(100)는 메인 기판 등에 리플로우(reflow) 공정을 통해 본딩되는 경우에도 리멜팅(re-melting) 현상이 발생되지 않으므로 전기적 연결 및 물리적 본딩력이 열화되지 않는 장점이 있다.
다음으로, 도 27 및 도 28은 본 발명의 실시 예에 따른 발광 소자 패키지의 측 단면도들이다.
도 27 및 도 28을 참조하여 실시 예를 설명함에 있어서, 이상에서 설명된 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.
도 27 및 도 28과 같이, 발광소자 패키지는 몸체(110B) 및 발광소자(120)를 포함할 수 있다.
상기 몸체(110B)는 상부에 오목한 캐비티(C)를 제공할 수 있다. 상기 캐비티(C)는 입사된 광을 상부 방향으로 반사시킬 수 있다. 상기 캐비티(C)는 바닥면에 대해 경사진 측면을 가질 수 있다. 상기 몸체(110B)는 폴리프탈아미드(PPA: Polyphthalamide), PCT(Polychloro Tri phenyl), LCP(Liquid Crystal Polymer), PA9T(Polyamide9T), Silicone, Epoxy molding compound(EMC), silicone molding compound(SMC), 세라믹, PSG(photo sensitive glass), 사파이어(Al2O3) 등을 포함하는 그룹 중에서 선택된 적어도 하나로 형성될 수 있다. 또한, 상기 몸체(110B)는 TiO2와 SiO2와 같은 고굴절 필러를 포함할 수 있다.
실시 예에 의하면, 상기 발광소자(120)는 제1 본딩패드(121), 제2 본딩패드(122), 반도체층을 갖는 발광 구조물(123)을 포함할 수 있다. 상기 발광소자(120)의 구성은 상기에 개시된 실시 예의 설명을 참조하기로 한다. 도 29와 같이, 제1본딩패드(1172)는 접촉 영역이 영역에 따라 다른 크기로 제공될 수 있다. 도 29는 제1,2본딩패드(1172,1171)의 형상 및 크기를 변형하여, 접촉 영역과 비접촉 영역의 크기를 변경한 예이다.
상기 발광소자(120)는 상기 몸체(110) 위에 배치될 수 있다. 상기 제1 본딩패드(121)는 상기 발광소자(120)의 하부 면에 배치될 수 있다. 상기 제2 본딩패드(122)는 상기 발광소자(120)의 하부 면에 배치될 수 있다.
상기 몸체(110B)는 복수의 개구부 예컨대, 제1개구부(TH1)와 제2 개구부(TH2)를 포함할 수 있다. 상기 제1 개구부(TH1)는 상기 발광소자(120)의 상기 제1 본딩패드(121) 아래에 배치되고 상기 몸체(110B)의 하부에 관통될 수 있다. 상기 제1 개구부(TH1)는 상기 발광소자(120)의 상기 제1 본딩패드(121)와 중첩되어 제공될 수 있다. 상기 제2 개구부(TH2)는 상기 발광소자(120)의 제2본딩패드(122) 아래에 배치되고 상기 몸체(110B)의 하부를 관통하여 제공될 수 있다. 상기 제2 개구부(TH2)는 상기 발광소자(120)의 상기 제2 본딩패드(122)와 중첩되어 제공될 수 있다.
상기 제1본딩패드(121) 및 제2본딩패드(122) 중 적어도 하나 또는 모두는 상기에 개시된 접촉 영역과, 비접촉 영역을 포함할 수 있으며, 구체적인 설명은 상기에 개시된 설명을 참조하기로 한다. 예컨대, 도 28과 같이, 제1본딩패드(121)는 제1접촉 영역(21,22)와 제1비접촉 영역(33)을 포함할 수 있다.
상기 몸체(110B)에는 리세스(R)를 포함할 수 있다. 상기 리세스(R)는 상기 캐비티(C)의 바닥면에서 상기 몸체(110B)의 하면으로 오목하게 제공될 수 있다. 상기 리세스(R)는 상기 발광소자(120) 아래에 배치될 수 있으며, 상기 제1 및 제2본딩패드(121,122) 사이의 영역과 중첩되게 배치될 수 있다.
접착제(130)는 상기 리세스(R)에 배치될 수 있다. 상기 접착제(130)는 상기 발광소자(120)와 상기 캐비티(C)의 바닥면 사이에 배치될 수 있다. 상기 접착제(130)는 상기 제1 본딩패드(121)와 상기 제2 본딩패드(122) 사이에 배치될 수 있다. 예로서, 상기 접착제(130)는 상기 제1 본딩패드(121)의 측면과 상기 제2 본딩패드(122)의 측면에 접촉되어 배치될 수 있다. 상기 접착제(130)는 상기 발광소자(120)와 몸체(110B) 간의 안정적인 고정력을 제공할 수 있다. 상기 접착제(130)는 예로서 몸체(110)의 캐비티(C)의 바닥면에 직접 접촉되어 배치될 수 있다. 또한, 상기 접착제(130)는 상기 발광소자(120)의 하부 면에 직접 접촉되어 배치될 수 있다. 예로서, 상기 접착제(130)는 에폭시(epoxy) 계열의 물질, 실리콘(silicone) 계열의 물질, 에폭시 계열의 물질과 실리콘 계열의 물질을 포함하는 하이브리드(hybrid) 물질 중에서 적어도 하나를 포함할 수 있다.
상기 접착제(130)는 상기 발광 소자(120)의 하면으로 광이 방출되는 경우, 상기 발광소자와 상기 몸체 사이에서 광확산기능을 제공할 수 있다. 상기 발광소자(120)로부터 상기 발광소자(120)의 하면으로 광이 방출될 때 상기 접착제(130)는 광확산기능을 제공할 수 있다. 이에 따라 상기 발광소자 패키지(300)의 광추출효율은 개선될 수 있다.
실시 예에 의하면, 상기 리세스(R)의 깊이(T1)는 개구부(TH1,TH2)의 깊이(T2)보다 작을 수 있다. 상기 리세스(R)의 깊이(T1)는 상기 접착제(130)의 접착력을 고려하여 결정될 수 있다. 또한, 도 28과 같이, 상기 리세스(R)이 깊이(T1)는 상기 마운트부(111)의 안정적인 강도를 고려하거나, 상기 발광소자(120)에서 방출되는 열에 의해 상기 발광소자패키지(300)에 크랙이 발생하지 않도록 결정될 수 있다.
상기 리세스(R)는 상기 발광소자(120) 하부에 일종의 언더필 공정이 수행될 수 있는 적정 공간을 제공할 수 있다. 예로서, 상기 리세스(R)의 깊이(T1)는 40 마이크로 미터 이상 예컨대, 40 내지 60 마이크로 미터로 제공될 수 있다.
상기 제1,2 개구부(TH1,TH2)의 180 마이크로 미터 이상 예컨대, 180 내지 220 마이크로 미터로 제공될 수 있다. 예로서, 상기 깊이 (T2-T1)는 적어도 100 마이크로 미터 이상으로 선택될 수 있다. 실시 예에 의하면, T1 깊이와 T2 깊이의 비율(T2/T1)은 2 내지 10으로 제공될 수 있다. 예로서, T2의 깊이가 200 마이크로 미터로 제공되는 경우, T1의 깊이는 20 마이크로 미터 내지 100 마이크로 미터로 제공될 수 있다.
상기 리세스(R)의 Y 방향 길이는 상기 제1,2개구부(TH1,TH2)의 길이에 비해 더 크게 제공될 수 있다. 상기 제1,2 개구부(TH1,TH2)의 Y 방향 길이는 상기 발광소자(120)의 단축 방향 길이에 비해 더 작게 제공될 수 있다. 또한, 상기 리세스(R)의 Y방향 길이는 상기 발광소자(120)의 단축 방향 길이에 비해 더 크거나 작게 제공될 수 있다. 상기 리세스(R)의 탑뷰 형상은 타원 형상, 다각형 형상 또는 원 형상일 수 있다. 상기 리세스(R)는 상기 발광소자(120)의 하부 영역에 하나 또는 복수로 배치될 수 있다. 상기 리세스(R)의 제2방향(Y) 길이는 상기 발광소자(120)의 길이보다 길거나, 짧게 형성될 수 있다. 상기 리세스(R)는 상기 발광소자(120)의 하부에서 제2방향을 따라 하나 또는 복수로 배치될 수 있다.
상기 제1,2개구부(TH1,TH2)에는 도전부(411,412)가 배치될 수 있다. 상기 도전부(411,412)는 전도성 재질이며 상기 제1,2본딩패드(121,122)와 접촉되어 연결될 수 있다. 상기 도전부(411,412)는 Ag, Au, Pt, Sn, Cu, Zn, In, Bi, Ti 등을 포함하는 그룹 중에서 선택된 하나의 물질 또는 그 합금을 포함할 수 있다. 상기 도전부(411,412)는 솔더 페이스트로서, 파우더 또는 파티클과 플럭스의 혼합으로 형성될 수 있다. 상기 솔더 페이스트는 Sn-Ag-Cu를 포함할 수 있으며, 각 금속의 중량%는 달라질 수 있다. 예로서, 제1 도전부(411)과 제2 도전부(412)은 도전성 페이스트를 이용하여 형성될 수 있다. 상기 도전성 페이스트는 솔더 페이스트(solder paste), 실버 페이스트(silver paste) 등을 포함할 수 있고, 서로 다른 물질로 구성되는 다층 또는 합금으로 구성된 다층 또는 단층으로 구성될 수 있다.
이러한 도전부(411,412)는 개구부(TH1,TH2) 상에서 각 본딩패드(121,122)의 접촉 영역과 접촉되고 비접촉 영역과 비접촉될 수 있다. 이러한 구성은 제1실시 예의 설명을 참조하기로 한다. 이러한 도전부(411,412)가 각 개구부(TH1,TH2) 상에서 상기 제1 및 제2 본딩패드(121, 122)와 비접촉 영역을 갖게 되므로, 상기 도전부(411,412)에 의해 본딩패드(121,122)에 미치는 손해를 차단할 수 있다. 즉, 상기 도전부(411,412)가 상기 제1 및 제2 본딩패드(121, 122)를 끌어당기는 힘을 분산시켜 줄 수 있어, 본딩패드 손해를 차단할 수 있다.
상기한 도 27 및 도 28의 패키지에는 상기에 개시된, 수지부를 포함하거나, 수지부 및 상부 리세스를 포함할 수 있다.
<발광소자>
실시 예에 따른 발광소자 패키지는, 예컨대 플립칩 발광소자가 제공될 수 있다. 예로서, 플립칩 발광소자는 6면 방향으로 빛이 방출되는 투과형 플립칩 발광소자이거나, 5면 방향으로 빛이 방출되는 반사형 플립칩 발광소자로 제공될 수 있다. 상기 5면 방향으로 빛이 방출되는 반사형 플립칩 발광소자는 상기 몸체에 가까운 방향으로 절연층이 배치된 구조를 가질 수 있다. 예를 들어, 상기 반사형 플립칩 발광소자는 하부에 절연성 반사층인 DBR: Distributed Bragg Reflector, 또는 ODR: Omni Directional Reflector 및/또는 전도성 반사층(예를 들어 Ag, Al, Ni, Au 등)을 포함할 수 있다. 또한, 상기 6면 방향으로 빛이 방출되는 플립칩 발광소자는 제1 도전형 반도체층과 전기적으로 연결되는 제1 본딩패드, 제2 도전형 반도체층과 전기적으로 연결되는 제2 본딩패드를 가지며, 상기 제1 본딩패드와 상기 제2 본딩패드 사이에서 빛이 방출되는 수평형 발광소자로 제공될 수 있다.
또한, 상기 6면 방향으로 빛이 방출되는 플립칩 발광소자는, 상기 제1 및 제2 본딩패드 사이에 절연층이 배치된 반사부와 빛이 방출되는 투과 영역을 모두 포함하는 투과형 플립칩 발광소자로 제공될 수 있다. 여기서, 투과형 플립칩 발광소자는 상부면, 4개의 측면, 하부면의 6면으로 빛이 방출되는 소자를 의미한다. 또한, 반사형 플립칩 발광소자는 상부면, 4개의 측면의 5면으로 빛이 방출되는 소자를 의미한다.
다음으로, 첨부된 도면을 참조하여 발명의 실시 예에 따른 발광소자 패키지에 적용된 플립칩 발광소자의 예를 설명하기로 한다.
도 29 내지 도 31을 참조하여 발명의 실시 예에 따른 발광소자를 설명하기로 한다. 도 29는 발명의 실시 예에 따른 발광소자를 나타낸 평면도이고, 도 30은 도 29의 발광 소자에서 제1전극 및 제1본딩패드를 지나는 영역의 측 단면도이며, 도 31은 도 29의 발광소자에서 제2전극 및 제2본딩패드를 지나는 영역의 측 단면도이다. 도 29를 도시함에 있어, 제1 본딩패드(1171)와 제2 본딩패드(1172) 아래에 배치되지만, 상기 제1 본딩패드(1171)에 전기적으로 연결된 제1 전극(1141)과 상기 제2 본딩패드(1172)에 전기적으로 연결된 제2 전극(1142)이 보일 수 있도록 도시되었다.
도 30 및 도 31과 같이, 실시 예에 따른 발광소자(1000)는, 기판(1105) 위에 배치된 발광구조물(1110)을 포함할 수 있다. 상기 기판(1105)은 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge을 포함하는 그룹 중에서 선택될 수 있다. 예로서, 상기 기판(1105)은 상부 면에 요철 패턴이 형성될 수 있으며, 예컨대 PSS(Patterned Sapphire Substrate)로 제공될 수 있다.
상기 발광구조물(1110)은 제1 도전형 반도체층(1111), 활성층(1112), 제2 도전형 반도체층(1113)을 포함할 수 있다. 상기 활성층(1112)은 상기 제1 도전형 반도체층(1111)과 상기 제2 도전형 반도체층(1113) 사이에 배치될 수 있다. 예로서, 상기 제1 도전형 반도체층(1111) 위에 상기 활성층(1112)이 배치되고, 상기 활성층(1112) 위에 상기 제2 도전형 반도체층(1113)이 배치될 수 있다. 상기 기판(1105) 및 상기 발광구조물(1110)은 발광부로 정의될 수 있다.
실시 예에 의하면, 상기 제1 도전형 반도체층(1111)은 n형 반도체층으로 제공되고, 상기 제2 도전형 반도체층(1113)은 p형 반도체층으로 제공될 수 있다. 물론, 다른 실시 예에 의하면, 상기 제1 도전형 반도체층(1111)이 p형 반도체층으로 제공되고, 상기 제2 도전형 반도체층(1113)이 n형 반도체층으로 제공될 수 있다. 상기 발광구조물(1110)은 상기 제2 도전형 반도체층(1113)과 상기 활성층(1112)을 관통하여 상기 제1 도전형 반도체층(1111)의 일부 영역을 노출하는 복수의 리세스(Ra)를 포함할 수 있다.
실시 예에 따른 발광소자(1000)는, 투광성 전극층(1130)을 포함할 수 있다. 상기 투광성 전극층(1130)은 상기 발광구조물(1110) 위에 배치될 수 있다. 도 31과 같이, 상기 투광성 전극층(1130)은 상기 제2도전형 반도체층(113) 위에 배치될 수 있다. 도 30과 같이, 상기 투광성 전극층(1130)은 상기 제2도전형 반도체층(113)의 일부 영역 상에 제1절연층(1125)이 배치된 경우, 상기 제1절연층(1125) 위에 배치될 수 있다. 상기 투광성 전극층(1130)은 전류 확산을 향상시켜 광출력을 증가시킬 수 있다. 예로서, 상기 투광성 전극층(1130)은 금속, 금속 산화물, 금속 질화물을 포함하는 그룹 중에서 선택된 적어도 하나를 포함할 수 있다. 상기 투광성 전극층(1130)은 투광성의 물질을 포함할 수 있다.
상기 투광성 전극층(1130)은, 예를 들어 ITO(indium tin oxide), IZO(indium zinc oxide), IZON(IZO nitride), IZTO (indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, Ni/IrOx/Au/ITO, Pt, Ni, Au, Rh, Pd를 포함하는 그룹 중에서 선택된 적어도 하나를 포함할 수 있다.
도 29 내지 도 31에 도시된 바와 같이, 실시 예에 따른 발광소자(1000)는, 상기 발광 구조물(1110) 위에 절연층(1125,1135,1170)을 포함할 수 있다. 상기 절연층(1125,1135,1170)은 제1 절연층(1125) 및 제2 절연층(1135)을 포함할 수 있다. 상기 제1절연층(1125)은 상기 발광구조물(1110)의 상부 또는/및 상기 투광성 전극층(1130) 위에 배치될 수 있다. 상기 제1절연층(1125)는 복수의 제1개구부(h1)를 포함할 수 있다. 상기 제1개구부(h1) 각각은 상기 리세스(Ra) 각각과 제3방향으로 중첩될 수 있다. 상기 제2절연층(1135)은 상기 투광성 전극층(1130) 위에 배치될 수 있다.
상기 제1 절연층(1125), 상기 제2 절연층(1135) 및 제3절연층(117) 중 적어도 하나는 예를 들어, SixOy, SiOxNy, SixNy, AlxOy 를 포함하는 그룹 중에서 선택된 적어도 하나의 물질로 형성될 수 있다. 상기 제1 절연층(1125)과 상기 제2 절연층(1135) 사이로 방출되는 빛이 도 3과 같은 몸체의 리세스(R) 영역에 배치된 상기 접착제로 입사될 수 있다. 상기 발광소자의 하부 방향으로 방출된 빛이 상기 접착제(도 3의 130)에 의하여 광 확산될 수 있고, 광 추출효율이 향상될 수 있게 된다. 상기 제1,2절연층(1125,1135) 사이에 다른 절연층이 더 배치되어, 광이 접착제 방향으로 입사되는 것을 반사할 수 있다. 상기 제1,2절연층(1125,1135) 중 적어도 하나는 DBR(Distributed Bragg Reflector)층이거나, ODR(Omni Directional Reflector)층으로 제공될 수 있다. 또한, 상기 제1,2절연층 중 어느 하나는 DBR층과 ODR층이 적층되어 제공될 수 있다.
상기 제1 전극(1141)과 상기 제2 전극(1142)이 서로 다른 극성으로 구성되는 경우, 서로 다른 개수의 전극으로 배치될 수 있다. 예를 들어 상기 제1 전극(1141)이 n 전극으로, 상기 제2 전극(1142)이 p 전극으로 구성되는 경우 상기 제1 전극보다 상기 제2 전극의 개수가 더 많을 수 있다. 상기 제2 도전형 반도체층(1113)과 상기 제1 도전형 반도체층(1111)의 전기 전도도 및/또는 저항이 서로 다른 경우, 상기 제1 전극(1141)과 상기 제2 전극(1142)에 의해 상기 발광구조물(1110)로 주입되는 전자와 정공의 균형을 맞출 수 있고 따라서 상기 발광소자의 광학적 특성이 개선될 수 있다.
상기 제1 전극(1141)과 상기 제2 전극(1142)은 단층 또는 다층 구조로 형성될 수 있다. 예를 들어, 상기 제1 전극(1141)과 상기 제2 전극(1142)은 오믹 전극일 수 있다. 예를 들어, 상기 제1 전극(1141)과 상기 제2 전극(1142)은 ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나 또는 이들 중 2개 이상의 물질의 합금일 수 있다.
도 31과 같이, 상기 제2 절연층(1135)은 상기 제1절연층(1125) 상에 배치되며 상기 복수의 제1개구부(h1)와 제3방향으로 중첩되는 복수의 제2개구부(h2)를 포함할 수 있다. 상기 제2 절연층(1135)은 상기 제2개구부(h2)로부터 이격된 제3개구부(h3)를 포함할 수 있다. 도 29 및 도 30과 같이, 상기 제2절연층(1135)의 제2개구부(h2) 및 제1절연층(1125)의 제1개구부(h1)을 통해 제1전극(1141)이 배치되며, 상기 제1전극(1141)은 상기 리세스(Ra) 내에서 제1도전형 반도체층(1111)과 연결될 수 있다.
상기 복수의 제1개구부(h2)에 각각 배치된 제1전극(1141)은 제1가지 전극(1143)에 의해 서로 연결될 수 있다. 상기 제1전극(1141)은 서로 다른 영역에서 제1도전형 반도체층(1111)과 접촉되고, 제1가지 전극(1143)에 의해 서로 연결된다. 이에 따라 상기 발광구조물(11110)은 전 영역을 통해 확산된 전류를 제공받을 수 있다. 복수의 제1가지 전극(1143)은 상기 제1본딩패드(1171)의 영역으로부터 제2본딩패드(1172) 방향으로 연장될 수 있다. 또한 상기 제1가지 전극(1143)은 제1방향으로 긴 길이를 갖고 배치되며, 제2방향으로 하나 이상 또는 둘 이상이 배치될 수 있다. 상기 제1가지 전극(1143)에는 상기 리세스(Ra)와 중첩되는 오목한 구조(Rb)를 포함할 수 있다.
상기 제1전극(1141) 및 제1가지 전극(1143)은 상기 제1도전형 반도체층(1111)과 전기적으로 연결될 수 있다. 상기 제1전극(1141) 및 제1가지 전극(1143) 중 적어도 하나 또는 모두는 상기 제1본딩패드(1171)에 연결될 수 있다. 상기 제1본딩패드(1171)는 제3절연층(1170)의 제4개구부(h4)를 통해 배치될 수 있다. 상기 제1본딩패드(1171)는 상기 제4개구부(h4)를 통해 복수의 접촉 영역(C21,C22)를 갖고 상기 제1가지 전극(1143) 또는/및 제1전극(1141)과 연결될 수 있다. 상기 복수의 접촉 영역(C21,C22)가 서로 이격된 경우, 연결부(1124)는 상기 복수의 접촉 영역(C21,C22)을 서로 연결시켜 줄 수 있다. 상기 제1본딩패드(117)는 칩 에지로부터 소정 거리(W)로 이격될 수 있어, 칩 에지로부터 전달되는 전기적인 또는 물리적인 간섭을 줄여줄 수 있다.
도 29 및 도 31과 같이, 상기 제2절연층(1135)은 복수의 제3개구부(h3)를 포함할 수 있다. 제2전극(1142)은 상기 제2절연층(1135)의 제3개구부(h3)를 통해 투광성 전극층(1130) 또는/및 제2도전형 반도체층(1113)과 연결될 수 있다. 상기 복수의 제3개구부(h3)를 통해 연결된 제2전극(1142)은 제2가지 전극(1144)에 의해 서로 연결될 수 있다. 상기 제2본딩패드(1172)는 상기 제5개구부(h5)를 통해 복수의 접촉 영역(C31,C32,C33)을 갖고 상기 제2가지 전극(1144) 또는/및 제2전극(1142)과 연결될 수 있다. 상기 복수의 접촉 영역(C31,C32,C33)은 연결부를 통해 연결될 수 있다. 복수의 제2가지 전극(1142)은 상기 제2본딩패드(1172)로부터 제1본딩패드(1171) 방향으로 연장될 수 있다. 상기 제2전극(1142) 및 제2가지 전극(1144)은 상기 제2도전형 반도체층(1113)과 전기적으로 연결될 수 있다.
상기 제1 및 제2가지 전극(1142,1144)은 제2방향으로 교대로 배치될 수 있다. 상기 제1 및 제2가지 전극(1142,1144)은 제1방향으로 긴 길이를 갖고 제2방향으로 배열될 수 있다. 상기 제1 및 제2가지 전극(1142,1144) 각각 중 어느 하나는 다른 하나보다 더 많은 개수로 배치될 수 있다. 예컨대, 제2가지 전극(1144)의 개수가 제1가지 전극(1142)보다 더 많을 수 있다.
상기 제3절연층(1170)은 상기 제1전극(1141), 제1가지전극(1143), 제2전극(1142), 제2가지전극(1144) 상에 배치되어, 상기 전극들의 표면을 보호할 수 있다. 상기 제3절연층(1170)은 상기 제1 및 제2본딩패드(1171,1172)를 개방하는 제4 및 5개구부(h4,h5)를 포함할 수 있다.
도 29와 같이, 상기 제1가지전극(1142)은 하나 또는 둘 이상 라인 형상을 갖고 제2본딩패드(1172) 방향으로 연장될 수 있다. 상기 제1전극(1141)은 상기 제1가지 전극(1142) 하부에 하나 또는 복수로 배치될 수 있다. 상기 제2가지전극(1144)은 제1가지전극(1142)의 사이 또는 외측에 라인 형상을 갖고, 제1본딩패드(1171) 방향으로 연장될 수 있다. 상기 제2전극(1142)은 상기 제2가지 전극(1144) 하부에 하나 또는 복수로 배치될 수 있다. 상기 라인 형상의 전극은 가지 전극 또는 암 전극일 수 있다. 상기 제1,2가지 전극(1142,1144)는 서로 어긋나게 배치되고 서로 마주하는 방향으로 연장될 수 있다.
상기 제1 전극(1141)과 상기 제2 본딩패드(1172)는 서로 어긋나도록 배치될 수 있다. 상기 제2 본딩패드(1172)의 상면에 수직한 제1 방향에서 보았을 때, 상기 제1 전극(1141)과 상기 제2 본딩패드(1172)는 상기 제1 방향에서 서로 중첩되지 않게 배치될 수 있다.
또한, 상기 제2 전극(1142)과 상기 제1 본딩패드(1171)는 서로 어긋나도록 배치될 수 있다. 상기 제1 본딩패드(1171)의 상면에 수직한 제1 방향에서 보았을 때, 상기 제2 전극(1142)과 상기 제1 본딩패드(1171)는 상기 제1 방향에서 서로 중첩되지 않게 배치될 수 있다.
상기 제1본딩패드(1171)는 제1오목부(OP1)를 포함할 수 있다. 상기 제1오목부(OP1)는 하나 또는 복수로 배치될 수 있다. 상기 제1오목부(OP1)는 복수의 제2가지 전극(1144) 중 적어도 하나가 제1본딩패드(1171) 방향으로 연장된 영역에 배치되며, 상기 제1본딩패드(1171)의 접촉 영역(C21,C22) 사이의 영역에 배치될 수 있다. 상기 제1오목부(OP1)는 상기 제2가지 전극(1144)이 배치될 수 있다. 상기 제1오목부(OP1)에는 상기 제2가지 전극(1144)과 수직 방향으로 중첩된 영역에 복수의 제2전극(1142)이 배치될 수 있다. 이는 제1본딩패드(1171)의 주변 영역에 제2전극(1142) 및 제2가지전극(1144)이 배치되므로, 발광 구조물(1110)에서의 전류는 확산될 수 있다. 상기 제1오목부(OP1)는 상기 제1본딩패드(1171)의 오픈 영역 또는 비 접촉영역일 수 있다.
상기 제2본딩패드(1172)는 제1오목부(OP2)를 포함할 수 있다. 상기 제2오목부(OP2)는 하나 또는 복수로 배치될 수 있다. 상기 제2오목부(OP2)의 개수는 상기 제1오목부(OP1)와 동일하거나 다른 개수로 배치될 수 있다. 상기 제1,2오목부(OP1,OP2)는 서로 마주하거나 서로 마주하지 않는 영역에 배치될 수 있다. 상기 제2오목부(OP2)는 복수의 제1가지 전극(1143) 중 적어도 하나가 제2본딩패드(1172) 방향으로 연장된 영역에 배치되며, 상기 제2본딩패드(1172)의 접촉 영역(C31,C32,C33) 사이의 영역에 배치될 수 있다. 상기 제2오목부(OP2)는 상기 제1가지 전극(1143)이 배치될 수 있다. 상기 제2오목부(OP2)에 배치된 상기 제1가지 전극(1143)과 수직 방향으로 중첩된 영역에 복수의 제1전극(1141)이 배치될 수 있다. 이는 제2본딩패드(1172)의 주변 영역에 제1전극(1141) 및 제1가지전극(1143)이 배치되므로, 발광 구조물에서의 전류는 확산될 수 있다. 상기 제2오목부(OP2)는 상기 제2본딩패드(1172)의 오픈 영역 또는 비 접촉영역일 수 있다. 상기 제1오목부(OP1)와 상기 제2오목부(OP2)는 제1방향으로 중첩되지 않게 배치될 수 있다.
상기 제1오목부(OP1)는 상기 제2본딩 패드(1172)에 인접한 영역으로부터 상기 제1본딩 패드(1711)의 내부로 연장된 비 접촉 영역일 수 있다. 상기 제2오목부(OP2)는 상기 제1본딩 패드(1171)에 인접한 영역으로부터 상기 제2본딩 패드(1172)의 내부로 연장된 비 접촉 영역일 수 있다.
상기 제2오목부(OP2)의 개수는 상기 제1오목부(OP1)의 개수보다 더 많으며, 상기 제2가지 전극(1144)의 개수는 상기 제2오목부(OP2)의 개수보다 많고, 상기 제1가지 전극(1143)의 개수는 상기 제2오목부(OP2)의 개수와 동일할 수 있다. 상기 제2본딩 패드(1172)의 사이즈는 상기 제1본딩 패드(1171)의 사이즈보다 클 수 있다.
실시 예에 의하면, 복수의 접촉영역을 통해 전원이 공급될 수 있으므로, 접촉 면적 증가 및 가지 전극의 분산에 따라 전류 분산 효과가 발생되고 동작전압이 감소될 수 있는 장점이 있다.
도 30에 도시된 바와 같이, 상기 제1 절연층(1125)과 상기 제2 절연층(1135)은 상기 발광구조물(1110)의 활성층(1112)에서 발광되는 빛을 반사시켜 제1 전극과 제2 전극에서 광 흡수가 발생되는 것을 최소화하여 광도(Po)를 향상시킬 수 있다. 예를 들어, 상기 제1 절연층과 상기 제2 절연층은 예를 들면 DBR 구조를 이룰 수 있다. 상기 DBR 구조는 TiO2, SiO2, Ta2O5, HfO2 중 서로 다른 물질을 포함하는 다층 구조로 배치될 수 있다.
또한, 다른 실시 예에 의하면, 이에 한정하지 않고, 상기 제1 절연층(1125)과 상기 제2 절연층(1135)은 상기 활성층(1112)에서 발광하는 빛의 파장에 따라 상기 활성층(1112)에서 발광하는 빛에 대한 반사도를 조절할 수 있도록 자유롭게 선택될 수 있다. 실시 예에 의하면, 상기 제1 절연층(1125)과 상기 제2 절연층(1135)은 ODR층으로 제공될 수 있다. 또 다른 실시 예에 의하면, 상기 제1 절연층(1125)과 상기 제2 절연층(1135)은 DBR층과 ODR층이 적층된 일종의 하이브리드(hybrid) 형태로 제공될 수 있다.
실시 예에 따른 발광소자가 플립칩 본딩 방식으로 실장되어 발광소자 패키지로 구현되는 경우, 상기 발광구조물(1110)에서 제공되는 빛은 상기 기판(1105)을 통하여 방출될 수 있다. 상기 발광구조물(1110)에서 방출되는 빛은 상기 제1 절연층(1125)과 상기 제2 절연층(1135)에서 반사되어 투광성의 기판(1105) 방향으로 방출될 수 있다. 상기 발광구조물(1110)에서 방출되는 빛은 상기 발광구조물(1110)의 측면 방향으로도 방출될 수 있다. 또한, 상기 발광구조물(1110)에서 방출되는 빛은, 상기 제1 본딩패드(1171)와 상기 제2 본딩패드(1172)가 배치된 면 중에서, 상기 제1 본딩패드(1171)와 상기 제2 본딩패드(1172)가 제공되지 않은 영역을 통하여 외부로 방출될 수 있다. 발광소자(1000)는 6면 방향으로 빛을 방출할 수 있게 되며, 광도를 현저하게 향상시킬 수 있다.
실시 예에 따른 발광소자에 의하면, 발광소자(1000)의 상부 방향에서 보았을 때, 상기 제1 본딩패드(1171)와 상기 제2 본딩패드(1172)의 면적의 합은, 상기 제1 본딩패드(1171)와 상기 제2 본딩패드(1172)가 배치된 상기 발광소자(1000)의 상부 면 전체 면적의 60%에 비해 같거나 작게 제공될 수 있다.
예로서, 상기 발광소자(1000)의 상부 면 전체 면적은 상기 발광구조물(1110)의 제1 도전형 반도체층(1111)의 하부 면의 가로 길이 및 세로 길이에 의하여 정의되는 면적에 대응될 수 있다. 또한, 상기 발광소자(1000)의 상부 면 전체 면적은 상기 기판(1105)의 상부 면 또는 하부 면의 면적에 대응될 수 있다.
이와 같이, 상기 제1 본딩패드(1171)와 상기 제2 본딩패드(1172)의 면적의 합이 상기 발광소자(1000)의 전체 면적의 60%에 비해 같거나 작게 제공되도록 함으로써, 상기 제1 본딩패드(1171)와 상기 제2 본딩패드(1172)가 배치된 면으로 방출되는 빛의 양이 증가될 수 있게 된다. 이에 따라, 실시 예에 의하면, 상기 발광소자(1000)의 6면 방향으로 방출되는 빛의 양이 많아지게 되므로 광 추출 효율이 향상되고 광도(Po)가 증가될 수 있게 된다. 상기 제1 본딩패드(1171)와 상기 제2 본딩패드(1172)는 동일한 면적 비율이거나, 제1본딩패드(1171)의 면적이 제2본딩패드(1172)의 면적보다 1% 이하 예컨대, 1내지 40%의 범위로 작을 수 있다. 상기 제1본딩패드(1172)는 칩 측면으로부터 소정 거리(W)로 이격될 수 있다.
또한, 상기 발광소자의 상부 방향에서 보았을 때, 상기 제1 본딩패드(1171)의 면적과 상기 제2 본딩패드(1172)의 면적의 합은 상기 발광소자(1000)의 전체 면적의 30%에 비해 같거나 크게 제공될 수 있다. 이와 같이, 상기 제1 본딩패드(1171)와 상기 제2 본딩패드(1172)의 면적의 합이 상기 발광소자(1000)의 전체 면적의 30%에 비해 같거나 크게 제공되도록 함으로써, 상기 제1 본딩패드(1171)와 상기 제2 본딩패드(1172)를 통하여 안정적인 실장이 수행될 수 있고, 상기 발광소자(1000)의 전기적인 특성을 확보할 수 있게 된다.
실시 예에 따른 발광소자(1000)는, 광 추출 효율 및 본딩의 안정성 확보를 고려하여, 상기 제1 본딩패드(1171)와 상기 제2 본딩패드(1172)의 면적의 합이 상기 발광소자(1000)의 전체 면적의 30% 이상이고 60% 이하로 선택될 수 있다. 즉, 상기 제1 본딩패드(1171)와 상기 제2 본딩패드(1172)의 면적의 합이 상기 발광소자(1000)의 전체 면적의 30% 내지 100% 범위인 경우, 상기 발광소자(1000)의 전기적 특성은 개선되고, 발광소자의 본딩력은 안정적일 수 있다.
또한, 상기 제1 본딩패드(1171)와 상기 제2 본딩패드(1172)의 면적의 합이 상기 발광소자(1000)의 전체 면적의 0% 초과 내지 60% 이하인 경우, 상기 제1 본딩패드(1171)와 상기 제2 본딩패드(1172)가 배치된 면으로 방출되는 광량이 증가하여 상기 발광소자(1000)의 광추출 효율이 향상되고, 광도(Po)가 증가될 수 있다.
상기 제3 절연층(1170)의 면적이 상기 발광소자(1000)의 상부 면 전체의 10% 이상일 때, 상기 발광소자의 하부에 배치되는 패키지 몸체가 변색되거나 균열의 발생을 방지할 수 있고, 25% 이하일 경우 상기 발광소자의 6면으로 발광하도록 하는 광추출효율을 확보하기에 유리하다.
실시 예에 의하면, 상기 제1 절연층(1125)과 상기 제2 절연층(1135)에 의하여, 상기 발광구조물(1110)로부터 방출되는 빛은 상기 제1 본딩패드(1172)와 상기 제2 본딩패드(1171)에 입사되지 않고 반사될 수 있게 된다. 이에 따라, 실시 예에 의하면, 상기 발광구조물(1110)에서 생성되어 방출되는 빛이 상기 제1 본딩패드(1172)와 상기 제2 본딩패드(1171)에 입사되어 손실되는 것을 최소화할 수 있다.
실시 예에 따른 발광소자(1000)에 의하면, 상기 제3 절연층(1170)이 상기 제1 본딩패드(1172)와 상기 제2 본딩패드(1171) 사이에 배치되므로, 상기 제1 본딩패드(1172)와 상기 제2 본딩패드(1171) 사이로 방출되는 빛의 양을 조절할 수 있게 된다.
앞에서 설명된 바와 같이, 실시 예에 따른 발광소자(1000)는 예를 들어 플립칩 본딩 방식으로 실장되어 발광소자 패키지 형태로 제공될 수 있다. 이때, 발광소자(1000)가 실장되는 패키지 몸체가 수지 등으로 제공되는 경우, 상기 발광소자(1000)의 하부 영역에서, 상기 발광소자(1000)로부터 방출되는 단파장의 강한 빛에 의하여 패키지 몸체가 변색되거나 균열이 발생될 수 있다.
상기 제1,2절연층(1125,1135)과 상기 투광성 전극층(1130)에 접촉되는 경우, 상기 제1,2절연층(1125,1135)과 상기 투광성 전극층(1130) 간의 결합력 또는 접착력이 약화될 수 있다. 예를 들어, 절연층과 금속층이 결합되는 경우, 물질 상호 간의 결합력 또는 접착력이 약화될 수 있다.
예로서, 상기 절연층과 상기 오믹접촉층 간의 결합력 또는 접착력이 약한 경우, 두 층 간에 박리가 발생될 수 있다. 이와 같이 상기 절연층과 상기 오믹접촉층 사이에 박리가 발생되면 발광소자(1000)의 특성이 열화될 수 있으며, 또한 발광소자(1000)의 신뢰성을 확보할 수 없게 된다.
실시 예에 따른 발광소자 패키지에 의하면, 실시 예에 따른 발광소자의 전극 중 적어도 하나 또는 모두는 상기 프레임 또는 몸체의 개구부에 대응될 수 있으며, 상기 개구부에 대응되는 상기 전극 중 적어도 하나는 도전부와 접촉되는 영역과 비접촉되는 영역으로 상기 개구부와 대응될 수 있다. 이에 따라 상기 발광 소자의 전극은 상기 프레임 또는/및 도전부를 통해 구동 전원을 제공 받을 수 있다. 상기 도전부와 전극의 접촉 면적이 상기 개구부의 상면 면적보다 작은 면적으로 제공되므로, 상기 도전부와 상기 전극 사이의 접착력이 완화될 수 있어, 상기 전극과 반도체층 사이의 계면 분리를 방지할 수 있다.
또한 상기 개구부에 배치된 도전부의 용융점이 일반적인 본딩 물질의 용융점에 비해 더 높은 값을 갖도록 선택될 수 있다. 따라서, 실시 예에 따른 발광소자 소자 패키지는 메인 기판 등에 리플로우(reflow) 공정을 통해 본딩되는 경우에도 리멜팅(re-melting) 현상이 발생되지 않으므로 전기적 연결 및 물리적 본딩력이 열화되지 않는 장점이 있다.
또한, 실시 예에 따른 발광소자 패키지에 의하면, 발광소자 패키지를 제조하는 공정에서 패키지 몸체(110)가 고온에 노출될 필요가 없게 된다. 따라서, 실시 예에 의하면, 패키지 몸체(110)가 고온에 노출되어 손상되거나 변색이 발생되는 것을 방지할 수 있다.
발명의 실시 예에 의하면, 발광소자의 본딩패드들에 패키지 몸체의 개구부에 대응되는 영역에 접촉 영역과 비접촉 영역을 제공하여, 본딩패드들에 미치는 손해를 줄여줄 수 있다. 발광소자 패키지의 광 추출 효율 및 전기적 특성은 개선될 수 있다. 발광소자 패키지의 공정 효율은 향상시키고 새로운 패키지 구조를 제시하여 제조 단가는 줄이고 제조 수율은 향상시킬 수 있다. 발명의 실시 예에 따른 패키지는 반사율이 높은 몸체를 제공함으로써, 반사체가 변색되지 않도록 방지할 수 있어 반도체 소자 패키지의 신뢰성은 개선할 수 있다. 발명의 실시 예에 따른 발광소자 또는 발광소자패키지에 의하면, 낮은 온도에서 작은 압력의 제공으로 안정적인 본딩이 수행될 수 있으며, 기판에 재 본딩되는 과정에서 발광소자 또는 반도체 소자의 본딩 영역에서 리멜팅(re-melting) 현상이 발생되는 것을 방지할 수 있는 장점이 있다. 발명의 실시 예에 따른 반도체 소자 패키지 또는 발광 소자 패키지의 신뢰성을 개선시켜 줄 수 있다.
다음으로, 도 32 및 도 33을 참조하여 본 발명의 실시 예에 적용될 수 있는 반도체 소자의 다른 예를 설명하기로 한다. 도 32는 본 발명의 실시 예에 따른 반도체 소자를 나타낸 평면도이고, 도 33은 도 32에 도시된 반도체 소자의 A-A 선에 따른 단면도이다.
한편, 이해를 돕기 위해, 도 32를 도시함에 있어, 제1 본딩패드(3171)와 제2 본딩패드(3172) 아래에 배치되지만, 상기 제1 본딩패드(3171)에 전기적으로 연결된 제1 전극(3141)과 상기 제2 본딩패드(3172)에 전기적으로 연결된 제2 전극(3142)이 보일 수 있도록 도시되었다.
실시 예에 따른 반도체 소자(3100)는, 도 32 및 도 33에 도시된 바와 같이, 기판(3105) 위에 배치된 발광 구조물(3110)을 포함할 수 있다.
상기 기판(3105)은 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge을 포함하는 그룹 중에서 선택될 수 있다. 예로서, 상기 기판(3105)은 상부 면에 요철 패턴이 형성된 PSS(Patterned Sapphire Substrate)로 제공될 수 있다.
상기 발광 구조물(3110)은 제1 도전형 반도체층(3111), 활성층(3112), 제2 도전형 반도체층(3113)을 포함할 수 있다. 상기 활성층(3112)은 상기 제1 도전형 반도체층(3111)과 상기 제2 도전형 반도체층(3113) 사이에 배치될 수 있다. 예로서, 상기 제1 도전형 반도체층(3111) 위에 상기 활성층(3112)이 배치되고, 상기 활성층(3112) 위에 상기 제2 도전형 반도체층(3113)이 배치될 수 있다.
실시 예에 의하면, 상기 제1 도전형 반도체층(3111)은 n형 반도체층으로 제공되고, 상기 제2 도전형 반도체층(3113)은 p형 반도체층으로 제공될 수 있다. 물론, 다른 실시 예에 의하면, 상기 제1 도전형 반도체층(3111)이 p형 반도체층으로 제공되고, 상기 제2 도전형 반도체층(3113)이 n형 반도체층으로 제공될 수도 있다.
이하에서는 설명의 편의를 위해 상기 제1 도전형 반도체층(3111)이 n형 반도체층으로 제공되고 상기 제2 도전형 반도체층(3113)이 p형 반도체층으로 제공된 경우를 기준으로 설명하기로 한다.
또한, 이상의 설명에서는 상기 기판(3105) 위에 상기 제1 도전형 반도체층(3111)이 접촉되어 배치된 경우를 기준으로 설명되었다. 그러나, 상기 제1 도전형 반도체층(3111)과 상기 기판(3105) 사이에 버퍼층이 더 배치될 수도 있다. 예로서, 버퍼층은 상기 기판(3105)과 상기 발광 구조물(3110) 간의 격자 상수 차이를 줄여 주고 결정성을 향상시키는 기능을 제공할 수 있다.
실시 예에 따른 반도체 소자(3100)는, 도 33에 도시된 바와 같이, 투광성 전극층(3130)을 포함할 수 있다. 상기 투광성 전극층(3130)은 전류 확산을 향상시켜 광출력을 증가시킬 수 있다. 상기 투광성 전극층(3130)의 배치 위치 및 형상에 대해서는 실시 예에 따른 반도체 소자 제조방법을 설명하면서 더 살펴 보기로 한다.
예로서, 상기 투광성 전극층(3130)은 금속, 금속 산화물, 금속 질화물을 포함하는 그룹 중에서 선택된 적어도 하나를 포함할 수 있다. 상기 투광성 전극층(3130)은 투광성의 물질을 포함할 수 있다. 상기 투광성 전극층(3130)은 오믹 접촉층으로 지칭될 수도 있다.
상기 투광성 전극층(3130)은, 예를 들어 ITO(indium tin oxide), IZO(indium zinc oxide), IZON(IZO nitride), IZTO (indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, Ni/IrOx/Au/ITO, Pt, Ni, Au, Rh, Pd를 포함하는 그룹 중에서 선택된 적어도 하나를 포함할 수 있다.
실시 예에 따른 반도체 소자(3100)는, 도 32 및 도 33에 도시된 바와 같이, 반사층(3160)을 포함할 수 있다. 상기 반사층(3160)은 상기 투광성 전극층(3130) 위에 배치될 수 있다.
상기 반사층(3160)이 상기 투광성 전극층(3130) 상에 배치됨으로써, 상기 활성층(3112)에서 방출되는 광이 상기 반사층(3160)에서 반사될 수 있다. 이에 따라, 상기 활성층(3112)에서 방출되는 광이 뒤에서 설명될 제1 전극(3141) 및 제2 전극(3142)에 흡수되어 손실되는 것이 방지될 수 있으므로 상기 반도체 소자(3100)의 광추출효율이 개선될 수 있다.
즉, 본 실시예에서는 전기적 특성을 확보하기 위해 상기 투광성 전극층(3130)과 상기 반사층(3160)을 구비하였다. 다만, 이에 한정하지 않고, 다른 실시 예에 의하면, 상기 투광성 전극층(3130)을 배치하지 않고 상기 반사층(3160)만을 구비하여 전기적, 광학적 특성을 모두 확보하도록 구성하는 실시 예를 포함할 수도 있다.
상기 반사층(3160)은 상기 투광성 전극층(3130)을 노출시키는 제1 개구부(h1)를 포함할 수 있다. 상기 반사층(3160)은 상기 투광성 전극층(3130) 위에 제공된 복수의 제1 개구부(h1)를 포함할 수 있다.
상기 반사층(3160)은 상기 제1 도전형 반도체층(3111)의 상면을 노출시키는 제2 개구부(h2)를 포함할 수 있다. 상기 반사층(3160)은 상기 제1 도전형 반도체층(3111)의 상면을 노출시키는 복수의 제2 개구부(h2)를 포함할 수 있다.
실시 예에 의하면, 상기 제1 개구부(h1) 아래에 전류확산층(3120)이 더 배치될 수 있다. 상기 전류확산층(3120)은 상기 제2 도전형 반도체층(3113)과 상기 투광성 전극층(3130) 사이에 배치될 수 있다.
실시 예에 의하면, 상기 복수의 제1 개구부(h1) 중에서 이웃하는 제1 개구부 간의 거리(d1)는 110 마이크로 미터 내지 140 마이크로 미터로 제공될 수 있다. 상기 복수의 제2 개구부(h2) 중에서 이웃하는 제2 개구부 간의 거리(d1)는 110 마이크로 미터 내지 140 마이크로 미터로 제공될 수 있다. 상기 복수의 제1 및 제2 개구부(h1, h2) 중에서 이웃하는 제1 개구부(h1)와 제2 개구부(h2) 간의 거리(d2)는 120 마이크로 미터 내지 160 마이크로 미터로 제공될 수 있다.
상기 복수의 제1 및 제2 개구부(h1, h2)에는 제1 전극(3141) 또는 제2 전극(3142)이 배치되어 상기 제1 도전형 반도체층(3111)과 상기 제2 도전형 반도체층(3113)에 전원이 제공될 수 있다.
따라서, 상기 제1 및 제2 개구부(h1, h2)의 배치 간격은 반도체 소자의 크기 및 전류 확산 특성을 고려하여 설정될 수 있다.
실시 예에 의하면, 상기 복수의 제1 개구부(h1) 중에서 이웃하는 제1 개구부(h1) 간의 거리가, 상기 복수의 제1 및 제2 개구부(h1, h2) 중에서 이웃하는 제1 개구부(h1)와 제2 개구부(h2) 간의 거리와 다르게 제공될 수 있다.
예로서, 상기 복수의 제1 개구부(h1) 중에서 이웃하는 제1 개구부(h1) 간의 거리가, 상기 복수의 제1 및 제2 개구부(h1, h2) 중에서 이웃하는 제1 개구부(h1)와 제2 개구부(h2) 간의 거리에 비해 더 작게 제공될 수 있다.
또한, 상기 복수의 제2 개구부(h2) 중에서 이웃하는 제2 개구부(h2) 간의 거리가, 상기 복수의 제1 및 제2 개구부(h1, h2) 중에서 이웃하는 제1 개구부(h1)와 제2 개구부(h2) 간의 거리에 비해 더 작게 제공될 수 있다. 상기 복수의 제2 개구부(h2) 중에서 이웃하는 제2 개구부(h2) 간의 거리가, 상기 복수의 제1 개구부(h1) 중에서 이웃하는 제1 개구부(h1) 간의 거리와 유사하게 제공될 수 있다.
이에 대해서는, 뒤에서 상기 제1 전극(3141) 및 상기 제2 전극(3142)의 배치 간격을 설명하면서 더 살펴 보도록 한다.
또한, 실시 예에 따른 상기 반사층(3160), 상기 투광성 전극층(3130), 상기 전류확산층(3120)의 배치 위치 및 형상에 대해서는 실시 예에 따른 반도체 소자 제조방법을 설명하면서 더 살펴 보기로 한다.
상기 반사층(3160)은 절연성 반사층으로 제공될 수 있다. 예로서, 상기 반사층(3160)은 DBR(Distributed Bragg Reflector)층으로 제공될 수 있다. 또한, 상기 반사층(3160)은 ODR(Omni Directional Reflector)층으로 제공될 수 있다. 또한, 상기 반사층(3160)은 DBR층과 ODR층이 적층되어 제공될 수도 있다.
실시 예에 따른 반도체 소자(3100)는, 도 32 및 도 33에 도시된 바와 같이, 제1 전극(3141)과 제2 전극(3142)을 포함할 수 있다.
상기 제1 전극(3141)은 상기 제2 개구부(h2) 내부에서 상기 제1 도전형 반도체층(3111)과 전기적으로 연결될 수 있다. 상기 제1 전극(3141)은 상기 제1 도전형 반도체층(3111) 위에 배치될 수 있다.
예로서, 실시 예에 따른 반도체 소자(3100)에 의하면, 상기 제1 전극(3141)은 상기 제2 도전형 반도체층(3113), 상기 활성층(3112)을 관통하여 제1 도전형 반도체층(3111)의 일부 영역까지 배치되는 리세스 내에서 상기 제1 도전형 반도체층(3111)의 상면에 배치될 수 있다.
상기 제1 전극(3141)은 상기 반사층(3160)에 제공된 제2 개구부(h2)를 통하여 상기 제1 도전형 반도체층(3111)의 상면에 전기적으로 연결될 수 있다. 상기 제2 개구부(h2)와 상기 리세스는 수직으로 중첩할 수 있고 예로서, 상기 제1 전극(3141)은, 도 32 및 도 33에 도시된 바와 같이, 복수의 리세스 영역에서 상기 제1 도전형 반도체층(3111)의 상면에 직접 접촉될 수 있다.
상기 제2 개구부(h2)의 측면과 상기 리세스의 측면은 서로 다른 경사각을 가질 수 있다. 상기 제2 개구부(h2)의 측면과 상기 리세스의 바닥면이 이루는 경사각은 상기 리세스의 측면과 상기 리세스의 바닥면이 이루는 경사각과 상이할 수 있다. 상기 반사층(3160)이 상기 리세스 내에 배치되는 경우, 상기 반사층(3160)이 배치되기 위한 공정에서 스텝 커버리지(Step-coverage) 특성으로 인해, 상기 리세스의 측면과 상기 리세스의 바닥면이 이루는 경사각과 상기 제2 개구부(h2)의 측면과 상기 리세스의 바닥면이 이루는 경사각이 서로 상이할 수 있다.
따라서 상기 리세스의 하부에 배치되는 반사층(3160)의 수평 방향의 폭과 상기 리세스의 상부에 배치되는 반사층(3160)의 수평 방향의 폭이 서로 상이할 수 있다. 상기 리세스 하부에 배치되는 반사층(3160)의 수평 방향의 폭과 상기 리세스 상부에 배치되는 반사층(3160)의 수평 방향의 폭이 서로 상이함에 따라 상기 반도체 소자의 전기적 신뢰성이 개선되고, 반사층(3160)에 의한 광학적 특성이 개선될 수 있다.
상기 제2 전극(3142)은 상기 제2 도전형 반도체층(3113)에 전기적으로 연결될 수 있다. 상기 제2 전극(3142)은 상기 제2 도전형 반도체층(3113) 위에 배치될 수 있다. 실시 예에 의하면, 상기 제2 전극(3142)과 상기 제2 도전형 반도체층(3113) 사이에 상기 투광성 전극층(3130)이 배치될 수 있다.
상기 제2 전극(3142)은 상기 반사층(3160)에 제공된 제1 개구부(h1)를 통하여 상기 제2 도전형 반도체층(3113)과 전기적으로 연결될 수 있다. 예로서, 상기 제2 전극(3142)은, 도 32 및 도 33에 도시된 바와 같이, 복수의 영역에서 상기 투광성 전극층(3130)을 통하여 상기 제2 도전형 반도체층(3113)에 전기적으로 연결될 수 있다.
상기 제2 전극(3142)은, 도 32 및 도 33에 도시된 바와 같이, 복수의 영역에서 상기 반사층(3160)에 제공된 복수의 제1 개구부(h1)를 통하여 상기 투광성 전극층(3130)의 상면에 직접 접촉될 수 있다.
실시 예에 의하면, 도 32 및 도 33에 도시된 바와 같이, 상기 제1 전극(3141)과 상기 제2 전극(3142)은 서로 다른 극성을 가질 수 있고, 서로 이격되어 배치될 수 있다.
상기 제1 전극(3141)은 예로서 복수의 라인 형상으로 제공될 수 있다. 또한, 상기 제2 전극(3142)은 예로서 복수의 라인 형상으로 제공될 수 있다. 상기 제1 전극(3141)과 상기 제2 전극(3142)은 각각 복수의 가지 전극을 포함할 수 있다. 상기 제1 전극(3141)은 이웃된 복수의 제2 전극(3142) 사이에 배치될 수 있다. 상기 제2 전극(3142)은 이웃된 복수의 제1 전극(3141) 사이에 배치될 수 있다.
상기 제1 전극(3141)은 제1 서브 전극(3141a)과 복수의 제1 가지 전극(3141a1, 3141a2)을 포함할 수 있다. 상기 제1 서브 전극(3141a)은 상기 제1 본딩패드(3171) 아래에 배치될 수 있다. 상기 복수의 제1 가지 전극(3141a1, 3141a2)은 상기 제1 서브 전극(3141a) 으로부터 상기 제2 전극(3142) 방향으로 연장되어 배치될 수 있다.
상기 제2 전극(3142)은 제2 서브 전극(3142a)과 복수의 제2 가지 전극(3142a1, 3142a2, 3142a3)을 포함할 수 있다. 상기 제2 서브 전극(3142a)은 상기 제2 본딩패드(3172) 아래에 배치될 수 있다. 상기 복수의 제2 가지 전극(3142a1, 3142a2, 3142a3)은 상기 제2 서브 전극(3142a)으로부터 상기 제1 전극(3141) 방향으로 연장되여 배치될 수 있다.
예로서, 상기 복수의 제1 가지 전극(3141a1, 3141a2)과 상기 복수의 제2 가지 전극(3142a1, 3142a2, 3142a3)은 상기 반사층(3160)의 상면에 서로 엇갈리게 배치될 수 있다.
또한, 상기 복수의 제1 및 제2 가지 전극(3141a1, 3141a2, 3142a1, 3142a2, 3142a3) 중에서 이웃하는 제1 가지 전극과 제2 가지 전극 간의 거리는 110 마이크로 미터 내지 140 마이크로 미터로 제공될 수 있다. 또한, 상기 복수의 제1 및 제2 가지 전극(3141a1, 3141a2, 3142a1, 3142a2, 3142a3)의 각각의 폭은 수 마이크로 미터 내지 수십 마이크로 미터로 제공될 수 있다.
상기 복수의 제1 및 제2 가지 전극(3141a1, 3141a2, 3142a1, 3142a2, 3142a3)의 개수 및 폭은 반도체 소자의 크기 및 전류 확산 정도를 고려하여 설정될 수 있다.
상기 복수의 제1 및 제2 가지 전극(3141a1, 3141a2, 3142a1, 3142a2, 3142a3)의 개수가 많을 경우에는 전류 확산에 더 유리할 수 있다.
또한, 상기 복수의 제1 및 제2 가지 전극(3141a1, 3141a2, 3142a1, 3142a2, 3142a3)의 개수가 작을 경우에는 상기 활성층(3112)에서 생성된 빛이 상기 복수의 제1 및 제2 가지 전극(3141a1, 3141a2, 3142a1, 3142a2, 3142a3)에서 흡수되는 것을 줄일 수 있으므로 광 추출 효율이 향상될 수 있다.
실시 예에 따른 반도체 소자에 의하면, 상기 복수의 제1 및 제2 가지 전극(3141a1, 3141a2, 3142a1, 3142a2, 3142a3)의 개수를 5 개로 하고, 이상에서 설명된 바와 같은 수치 범위에서 제공되도록 함으로써, 전류 확산 효율 및 광 추출 효율을 향상시킬 수 있다.
한편, 도 32에서는 상기 복수의 제1 가지 전극(3141a1, 3141a2)이 2 개로 제공되고, 복수의 제2 가지 전극(3142a1, 3142a2, 3142a3)이 3 개로 제공된 경우를 예로서 도시하였다. 그러나, 반도체 소자의 크기 및 전류 확산을 고려하여 상기 복수의 제1 및 제2 가지 전극의 숫자는 5 개보다 더 많게 제공될 수도 있고, 또한 더 작게 제공될 수도 있다.
실시 예에 의하면, 상기 복수의 제1 가지 전극(3141a1, 3141a2)은 상기 반사층(3160)의 상면에 수직한 제1 방향에서 상기 복수의 제2 개구부(h2)와 중첩되어 제공될 수 있다.
또한, 상기 복수의 제2 가지 전극(3142a1, 3142a2, 3142a3)은 상기 제1 방향에서 상기 복수의 제1 개구부(h1)와 중첩되어 제공될 수 있다.
상기 제1 전극(3141)과 상기 제2 전극(3142)이 서로 다른 극성으로 구성되는 경우, 서로 다른 개수의 가지 전극으로 배치될 수 있다. 예를 들어 상기 제1 전극(3141)이 n 전극으로, 상기 제2 전극(3142)이 p 전극으로 구성되는 경우 상기 제1 전극(3141)의 가지 전극보다 상기 제2 전극(3142)의 가지 전극의 개수가 더 많을 수 있다.
예로서, 상기 제2 전극(3142)이 상기 제1 개구부(h1)를 통해 상기 제2 도전형 반도체층(3113)과 접하는 영역의 전체 면적이 상기 제1 전극(3141)이 상기 제2 개구부(h2)를 통해 상기 제1 도전형 반도체층(3111)과 접하는 영역의 전체 면적에 비해 더 크게 제공될 수 있다.
상기 제2 도전형 반도체층(3113)과 상기 제1 도전형 반도체층(3111)의 전기 전도도 및/또는 저항이 서로 다른 경우, 상기 제1 전극(3141)과 상기 제2 전극(3142)에 의해 상기 발광 구조물(3110)로 주입되는 전자와 정공의 균형을 맞출 수 있고 따라서 상기 반도체 소자의 광학적 특성이 개선될 수 있다.
상기 제1 전극(3141)과 상기 제2 전극(3142)은 단층 또는 다층 구조로 형성될 수 있다. 예를 들어, 상기 제1 전극(3141)과 상기 제2 전극(3142)은 오믹 전극일 수 있다. 예를 들어, 상기 제1 전극(3141)과 상기 제2 전극(3142)은 ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Cr/Al/Ni/Au, Cr/Al/Ni/Au/Ti 중 적어도 하나 또는 이들 중 2개 이상의 물질의 합금일 수 있다.
실시 예에 따른 반도체 소자(3100)는, 도 32 및 도 33에 도시된 바와 같이, 보호층(3150)을 포함할 수 있다.
상기 보호층(3150)은 상기 반사층(3160) 위에 배치될 수 있다. 상기 보호층(3150)은 상기 제1 전극(3141) 및 상기 제2 전극(3142) 위에 배치될 수 있다.
상기 보호층(3150)은 상기 제2 전극(3142)의 상면을 노출시키는 복수의 제3 개구부(h3)를 포함할 수 있다. 또한, 상기 보호층(3150)은 상기 제2 전극(3142)의 상면을 노출시키는 제2 측정부(PB2)를 포함할 수 있다. 도 32 및 도 33에는 상기 제2 측정부(PB2)가 하나만 제공된 것으로 도시되었으나, 상기 제2 측정부(PB2)는 복수로 제공될 수도 있다.
또한, 상기 보호층(3150)은 상기 제1 전극(3141)의 상면을 노출시키는 복수의 제4 개구부(h4)를 포함할 수 있다. 상기 보호층(3150)은 상기 제1 전극(3141)의 상면을 노출시키는 제1 측정부(PB1)를 포함할 수 있다. 도 32 및 도 33에는 상기 제1 측정부(PB1)가 하나만 제공된 것으로 도시되었으나, 상기 제1 측정부(PB1)는 복수로 제공될 수도 있다.
상기 제1 측정부(PB1)와 상기 제2 측정부(PB2)는 반도체 소자(3100)의 전기적 특성을 검출하는 데 이용될 수 있다. 상기 제1 측정부(PB1)와 상기 제2 측정부(PB2)를 통하여 검사장비의 측정단자가 상기 제1 및 제2 전극(3141, 3142)에 접촉되고 반도체 소자(3100)의 전기적 특성을 검출할 수 있다. 상기 제1 및 제2 측정부(PB1, PB2)를 포함하는 반도체 소자(3100)의 장점에 대해서는 뒤에서 더 설명하기로 한다.
예로서, 상기 보호층(3150)은 절연물질로 제공될 수 있다. 예를 들어, 상기 보호층(3150)은 SixOy, SiOxNy, SixNy, AlxOy 를 포함하는 그룹 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.
실시 예에 따른 반도체 소자(3100)는, 도 32 및 도 33에 도시된 바와 같이, 상기 보호층(3150) 위에 배치된 제1 본딩패드(3171)와 제2 본딩패드(3172)를 포함할 수 있다.
상기 제1 본딩패드(3171)는 상기 반사층(3160) 위에 배치될 수 있다. 상기 제1 본딩패드(3171)는 상기 제1 전극(3141) 위에 배치될 수 있다.
또한, 상기 제2 본딩패드(3172)는 상기 반사층(3160) 위에 배치될 수 있다. 상기 제2 본딩패드(3172)는 상기 제2 전극(3142) 위에 배치될 수 있다. 상기 제2 본딩패드(3172)는 상기 제1 본딩패드(3171)와 이격되어 배치될 수 있다.
상기 제1 본딩패드(3171)는 상기 보호층(3150)에 제공된 상기 복수의 제4 개구부(h4)를 통하여 상기 제1 전극(3141)의 상부 면에 접촉될 수 있다. 상기 복수의 제4 개구부(h4)는 상기 제2 개구부(h2)와 수직 방향에서 서로 중첩되지 않고 어긋나도록 배치될 수 있다. 상기 복수의 제4 개구부(h4)와 상기 제2 개구부(h2)가 서로 수직으로 어긋나는 경우, 상기 제1 본딩패드(3171)로 주입되는 전류가 상기 제1 전극(3141)의 수평 방향으로 골고루 퍼질 수 있고, 따라서 상기 복수의 제4 개구부(h4)에서 전류가 골고루 주입될 수 있다.
또한, 상기 제2 본딩패드(3172)는 상기 보호층(3150)에 제공된 상기 복수의 제3 개구부(h3)를 통하여 상기 제2 전극(3142)의 상부 면에 접촉될 수 있다. 상기 복수의 제3 개구부(h3)는 상기 복수의 제1 개구부(h1)와 수직 방향에서 서로 중첩되지 않도록 배치되는 경우 상기 제2 본딩패드(3172)로 주입되는 전류가 상기 제2 전극(3142)의 수평 방향으로 골고루 퍼질 수 있다. 이에 따라, 상기 복수의 제3 개구부(h3)에서 전류가 골고루 주입될 수 있다.
이와 같이 실시 예에 따른 반도체 소자(3100)에 의하면, 상기 제1 본딩패드(3171)와 상기 제1 전극(3141)은 상기 복수의 제4 개구부(h4) 영역에서 접촉될 수 있다. 또한, 상기 제2 본딩패드(3172)와 상기 제2 전극(3142)이 복수의 영역에서 접촉될 수 있다. 이에 따라, 실시 예에 의하면, 복수의 영역을 통해 전원이 공급될 수 있으므로, 접촉 면적 증가 및 접촉 영역의 분산에 따라 전류 분산 효과가 발생되고 동작전압이 감소될 수 있는 장점이 있다.
또한, 실시 예에 따른 반도체 소자(3100)에 의하면, 도 33에 도시된 바와 같이, 상기 반사층(3160)이 상기 제1 전극(3141) 및 상기 제2 전극(3142) 아래에 배치될 수 있다. 이에 따라, 상기 반사층(3160)은 상기 발광 구조물(3110)의 활성층(3112)에서 발광되는 빛을 반사시켜 상기 제1 전극(3141)과 상기 제2 전극(3142)에서 광 흡수가 발생되는 것을 최소화하여 광도(Po)를 향상시킬 수 있다.
예를 들어, 상기 반사층(3160)은 절연성 재료로 이루어지되, 상기 활성층(114)에서 방출된 빛의 반사를 위하여 반사율이 높은 재료, 예를 들면 DBR 구조를 이룰 수 있다.
상기 반사층(3160)은 굴절률이 다른 물질이 서로 반복하여 배치된 DBR 구조를 이룰 수 있다. 예를 들어, 상기 반사층(3160)은 TiO2, SiO2, Ta2O5, HfO2 중 적어도 하나 이상을 포함하는 단층 또는 적층 구조로 배치될 수 있다.
또한, 다른 실시 예에 의하면, 이에 한정하지 않고, 상기 반사층(3160)은 상기 활성층(3112)에서 발광하는 빛의 파장에 따라 상기 활성층(3112)에서 발광하는 빛에 대한 반사도를 조절할 수 있도록 자유롭게 선택될 수 있다.
또한, 다른 실시 예에 의하면, 상기 반사층(3160)은 ODR층으로 제공될 수도 있다. 또 다른 실시 예에 의하면, 상기 반사층(3160)은 DBR층과 ODR층이 적층된 일종의 하이브리드(hybrid) 형태로 제공될 수도 있다.
실시 예에 따른 반도체 소자는 플립칩 본딩 방식으로 외부 전원에 연결될 수 있다. 예로서, 반도체 소자 패키지를 제조함에 있어, 상기 제1 본딩패드(3171)의 상부 면과 상기 제2 본딩패드(3172)의 상부 면이 서브 마운트, 리드 프레임, 또는 회로기판 등에 부착되도록 배치될 수 있다.
예를 들어, 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)는 Au, AuTi 등으로 형성됨으로써 실장공장이 안정적으로 진행될 수 있다. 또한 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)는 Ti, Al, In, Ir, Ta, Pd, Co, Cr, Mg, Zn, Ni, Si, Ge, Ag, Ag alloy, Au, Hf, Pt, Ru, Rh, Sn, ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 등 중에서 하나 이상의 물질 또는 합금을 이용하여 단층 또는 다층으로 형성될 수 있다.
실시 예에 따른 반도체 소자가 플립칩 본딩 방식으로 실장되어 반도체 소자 패키지로 구현되는 경우, 상기 발광 구조물(3110)에서 제공되는 빛은 상기 기판(3105)을 통하여 방출될 수 있다. 상기 발광 구조물(3110)에서 방출되는 빛은 상기 반사층(3160)에서 반사되어 상기 기판(3105) 방향으로 방출될 수 있다. 또한, 상기 발광 구조물(3110)에서 방출되는 빛은 상기 발광 구조물(3110)의 측면 방향으로도 방출될 수 있다.
또한, 실시 예에 따른 반도체 소자 및 반도체 소자 패키지에 의하면, 넓은 면적을 갖는 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)가 전원을 제공하는 회로기판에 직접 본딩될 수 있으므로 플립칩 본딩 공정이 쉽고 안정적으로 진행될 수 있다.
한편, 실시 예에 따른 반도체 소자에 의하면, 반도체 소자(3100)의 상부 방향에서 보았을 때, 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)의 면적의 합은, 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)가 배치된 상기 반도체 소자(3100)의 상부 면 전체 면적의 60%에 비해 같거나 작게 제공될 수 있다.
예로서, 상기 반도체 소자(3100)의 상부 면 전체 면적은 상기 발광 구조물(3110)의 제1 도전형 반도체층(3111)의 하부 면의 가로 길이 및 세로 길이에 의하여 정의되는 면적에 대응될 수 있다. 또한, 상기 반도체 소자(3100)의 상부 면 전체 면적은 상기 기판(3105)의 상부 면 또는 하부 면의 면적에 대응될 수 있다.
또한, 상기 반도체 소자의 상부 방향에서 보았을 때, 상기 제1 본딩패드(3171)의 면적과 상기 제2 본딩패드(3172)의 면적의 합은 상기 반도체 소자(3100)의 전체 면적의 30%에 비해 같거나 크게 제공될 수 있다.
이와 같이, 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)의 면적의 합이 상기 반도체 소자(3100)의 전체 면적의 30%에 비해 같거나 크게 제공되도록 함으로써, 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)를 통하여 안정적인 실장이 수행될 수 있고, 상기 반도체 소자(3100)의 전기적인 특성을 확보할 수 있게 된다.
실시 예에 따른 반도체 소자(3100)는, 광 추출 효율 및 본딩의 안정성 확보를 고려하여, 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)의 면적의 합이 상기 반도체 소자(3100)의 전체 면적의 30% 이상이고 60% 이하로 선택될 수 있다.
상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)의 면적의 합이 상기 반도체 소자(3100)의 전체 면적의 30% 이상 내지 100% 이하인 경우, 상기 반도체 소자(3100)의 전기적 특성을 확보하고, 반도체 소자 패키지에 실장되는 본딩력을 확보하여 안정적인 실장이 수행될 수 있다.
또한, 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172) 사이에는 적정 간격이 제공되어야 반도체 소자 패키지 제조 시 프레임에 실장되는 과정에서 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)가 전기적으로 연결되는 것을 방지할 수 있다. 이러한 점을 고려하여 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)의 면적의 합이 상기 반도체 소자(3100)의 전체 면적의 60% 이하가 되도록 설정될 수 있다. 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172) 사이의 적정 간격은 뒤에서 더 살펴 보기로 한다.
실시 예에서는 상기 반도체 소자(3100)의 전기적 특성과 반도체 소자 패키지에 실장되는 본딩력을 확보하고, 신뢰성을 향상시키기 위해, 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)의 면적의 합이 상기 반도체 소자(3100)의 전체 면적의 30% 이상 내지 60% 이하로 선택하였다.
실시 예에 의하면, 상기 반사층(3160)에 의하여, 상기 발광 구조물(3110)로부터 방출되는 빛이 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)에 입사되지 않고 반사될 수 있게 된다. 이에 따라, 실시 예에 의하면, 상기 발광 구조물(3110)에서 생성되어 방출되는 빛이 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)에 입사되어 손실되는 것을 최소화할 수 있다.
또한, 실시 예에 따른 반도체 소자(3100)에 의하면, 상기 반사층(3160)이 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172) 사이에 배치되므로, 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172) 사이로 빛이 방출되는 것을 방지할 수 있다.
또한, 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172) 사이의 최소 간격은 125 마이크로 미터에 비해 같거나 크게 제공될 수 있다. 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172) 사이의 최소 간격은 상기 반도체 소자(3100)가 실장 되는 패키지 몸체의 제1 패드부와 제2 패드부 간의 간격을 고려하여 선택될 수 있다.
예로서, 패키지 몸체의 제1 패드부와 제2 패드부 간의 최소 간격이 최소 125 마이크로 미터로 제공될 수 있으며, 최대 200 마이크로 미터로 제공될 수 있다. 이때, 공정 오차를 고려하면, 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172) 사이의 간격은 예로서 125 마이크로 미터 이상이고 300 마이크로 미터 이하로 제공될 수 있다.
또한, 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172) 사이의 간격이 125 마이크로 미터보다 크게 배치되어야, 반도체 소자의 제1 본딩패드(3171)와 제2 본딩패드(3172) 사이에서 단락이 발생하지 않을 수 있도록 최소 공간이 확보될 수 있다.
또한, 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172) 사이의 간격이 300 마이크로 미터 이하로 제공되어야 상기 반도체 소자 패키지의 제1 패드부 및 제2 패드부와 상기 반도체 소자의 제1 본딩패드(3171) 및 제2 본딩패드(3172)가 충분한 본딩력을 가지며 본딩될 수 있고, 상기 반도체 소자(3100)의 전기적 특성이 확보될 수 있다.
상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172) 사이의 최소 간격은 광학적 특성을 확보하고, 공정 마진을 확보하기 위해 125 마이크로 미터보다 크게 배치되고, 전기적 특성과 본딩력에 의한 신뢰성을 확보하기 위해 300 마이크로 미터보다 작게 배치될 수 있다.
실시 예에서는 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172) 사이의 간격으로서, 125 마이크로 미터 이상 300 마이크로 이하를 예시하였다. 그러나, 이에 한정하지 않고, 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172) 사이의 간격은, 반도체 소자 패키지의 전기적 특성 또는 신뢰성을 향상시키기 위해서 125 마이크로 미터보다 작게 배치될 수도 있고, 광학적 특성을 향상시키기 위해서 300 마이크로 미터보다 크게 배치될 수도 있다.
또한, 실시 예에 의하면, 상기 반사층(3160)에 의하여, 상기 발광 구조물(3110)로부터 방출되는 빛이 상기 제1 전극(3141)과 상기 제2 전극(3142)에 입사되지 않고 반사될 수 있게 된다. 이에 따라, 실시 예에 의하면, 상기 발광 구조물(3110)에서 생성되어 방출되는 빛이 상기 제1 전극(3141)과 상기 제2 전극(3142)에 입사되어 손실되는 것을 최소화할 수 있다.
앞에서 설명된 바와 같이, 실시 예에 따른 반도체 소자(3100)는 예를 들어 플립칩 본딩 방식으로 실장되어 반도체 소자 패키지 형태로 제공될 수 있다. 이때, 반도체 소자(3100)가 실장되는 패키지 몸체가 수지 등으로 제공되는 경우, 상기 반도체 소자(3100)의 하부 영역에서, 상기 반도체 소자(3100)로부터 방출되는 단파장의 강한 빛에 의하여 패키지 몸체가 변색되거나 균열이 발생될 수 있다.
그러나, 실시 예에 따른 반도체 소자(3100)에 의하면 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)가 배치된 영역 사이로 빛이 방출되는 것을 방지할 수 있으므로, 상기 반도체 소자(3100)의 하부 영역에 배치된 패키지 몸체가 변색되거나 균열되는 것을 방지할 수 있다.
한편, 실시 예에 따른 반도체 소자(3100)에 의하면, 상기 제1 본딩패드(3171) 및 상기 제2 본딩패드(3172)는 Sn층 또는 In층을 포함할 수 있다. 예로서, 상기 제1 및 제2 본딩패드(3171, 3172)는 상기 보호층(3150) 위에 배치된 Ag층과 상기 Ag층 위에 배치된 Sn층 또는 In층을 포함할 수 있다.
실시 예에 따른 상기 제1 및 제2 본딩패드(3171, 3172)가 Ag층과 Sn층을 포함하는 경우, 반도체 소자 패키지를 제조하는 과정에서 패키지 몸체에 제공된 프레임 또는 패드부 간의 본딩 과정에서 금속간 화합물(IMC: InterMetallic Compound)층이 형성될 수 있다.
이때, 상기 금속간 화합물(IMC)층은 상기 제1 및 제2 본딩패드(3171, 3172)에 포함된 물질과 패키지의 프레임 또는 패드부에 포함된 물질 간의 반응에 의하여 형성될 수 있다. 예로서, 상기 금속간 화합물(IMC)층은 Ag와 Sn을 포함할 수 있다. 또한, 금속간 화합물층은 AgSn층을 포함할 수 있다.
금속간 화합물(IMC)층의 형성을 이용하는 반도체 소자 패키지 및 반도체 소자 패키지 제조방법에 의하면, 실시 예에 따른 반도체 소자(3100)의 제1 및 제2 본딩패드(3171, 3172)와 패키지 몸체의 프레임 간의 결합에 의한 금속간 화합물층의 용융점이 일반적인 본딩 물질의 용융점에 비해 더 높은 값을 갖도록 선택될 수 있다.
따라서, 실시 예에 따른 반도체 소자 소자 패키지는 메인 기판 등에 리플로우(reflow) 공정을 통해 본딩되는 경우에도 리멜팅(re-melting) 현상이 발생되지 않으므로 전기적 연결 및 물리적 본딩력이 열화되지 않는 장점이 있다.
또한, 실시 예에 따른 반도체 소자 패키지 및 반도체 소자 패키지 제조방법에 의하면, 반도체 소자를 패키지 몸체에 실장하는 프리 본딩 공정 및 에어 리플로우 공정이 상대적으로 저온에서 수행될 수 있다. 이에 따라, 반도체 소자 패키지를 제조하는 공정에서 상기 패키지 몸체가 고온에 노출되지 않게 된다. 실시 예에 의하면, 상기 패키지 몸체가 고온에 노출되어 손상되거나 변색이 발생되는 것을 방지할 수 있다.
이에 따라, 패키지 몸체를 구성하는 물질에 대한 선택 폭이 넓어질 수 있게 된다. 실시 예에 의하면, 패키지 몸체는 세라믹 등의 고가의 물질뿐만 아니라, 상대적으로 저가의 수지 물질을 이용하여 제공될 수도 있다.
예를 들어, 패키지 몸체는 PPA(PolyPhtalAmide) 수지, PCT(PolyCyclohexylenedimethylene Terephthalate) 수지, EMC(Epoxy Molding Compound) 수지, SMC(Silicone Molding Compound) 수지를 포함하는 그룹 중에서 선택된 적어도 하나의 물질을 포함할 수 있다.
상기 제1 본딩패드(3171) 및 상기 제2 본딩 패드(3172)가 Sn 또는 In을 포함하는 저융점의 금속 물질을 포함하고, 반도체 소자 패키지 제조 과정에서 금속간 화합물(IMC)이 형성되는 경우에 대한 설명 및 장점에 대해서는 뒤에서 도면을 참조하여 더 살펴 보기로 한다.
한편, 반도체 소자(3100)의 전기적 특성을 검출하는 방안으로서 검사장비의 측정단자를 상기 제1 본딩패드(3171) 및 상기 제2 본딩패드(3172)에 접촉하여 전기적 특성을 측정하는 방법이 이용될 수 있다.
그런데, 상기 제1 및 제2 본딩패드(3171, 3172)가 Sn 또는 In 등의 저융점 금속 물질을 포함하는 경우, 검사가 수행되는 과정에서 검사장비의 측정단자가 상기 제1 및 제2 본딩패드(3171, 3172)에 접촉됨에 따라 Sn 또는 In에 의한 오염 등의 부작용으로 인하여 측정결과가 왜곡되어 검출되는 현상이 발생될 수 있다.
예를 들어, 반도체 소자(3100)의 실제 동작전압(Vf) 특성은 정상이지만 검사장비의 측정단자가 오염됨에 따라 동작전압이 높게 측정되거나 실제 동작전압과 다른 값을 갖는 것으로 검출되는 오류가 발생될 수 있다.
실시 예에 의하면, 상기 보호층(3150)에 제공된 제1 측정부(PB1) 및 제2 측정부(PB2)를 통하여 상기 제1 전극(3141)과 상기 제2 전극(3142)에 검사장비의 측정단자를 직접 접촉시키고 반도체 소자(3100)의 전기적 특성을 검출할 수 있다.
도 32 및 도 33에 도시된 바와 같이, 상기 제1 측정부(PB1)는 상기 제1 본딩패드(3171)에 제공된 제1 리세스(R1)를 통하여 노출될 수 있다. 또한, 상기 제2 측정부(PB2)는 상기 제2 본딩패드(3172)에 제공된 제2 리세스(R2)를 통하여 노출될 수 있다.
따라서, 실시 예에 따른 반도체 소자(3100)에 의하면, 반도체 소자(3100)의 전기적 특성을 검출함에 있어 검사장비의 측정단자가 상기 제1 및 제2 본딩패드(3171, 3172)에 접촉될 필요가 없으므로 측정단자가 오염되지 않을 수 있으며, 반도체 소자(3100)의 왜곡되지 않은 전기적 특성을 정확하게 검출할 수 있게 된다.
그러면, 첨부된 도면을 참조하여 실시 예에 따른 반도체 소자 제조방법을 설명하기로 한다. 실시 예에 따른 반도체 소자 제조방법을 설명함에 있어, 도 32 및 도 33을 참조하여 설명된 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.
먼저, 실시 예에 따른 반도체 소자 제조방법에 의하면, 도 34a 내지 도 34c에 도시된 바와 같이, 기판(3105) 위에 발광 구조물(3110)이 형성될 수 있다.
도 34a는 실시 예에 따른 반도체 소자 제조방법에 따라 형성된 발광 구조물의 형상을 나타낸 평면도이고, 도 34b는 도 34a에 도시된 단위 공정이 수행된 결과물을 나타낸 평면도이고, 도 34c는 도 34a에 도시된 반도체 소자의 A-A 선에 따른 공정 단면도를 나타낸 것이다.
실시 예에 의하면, 상기 기판(3105) 위에 발광 구조물(3110)이 형성될 수 있다. 예로서, 상기 기판(3105) 위에 제1 도전형 반도체층(3111), 활성층(3112), 제2 도전형 반도체층(3113)이 형성될 수 있다.
또한, 실시 예에 의하면, 상기 발광 구조물 위에 전류확산층(3120)이 형성될 수 있다. 상기 전류확산층(3120)은 상기 제2 도전형 반도체층(3113) 위에 형성될 수 있다. 상기 전류확산층(3120)은 복수로 제공될 수 있으며 서로 이격되어 제공될 수 있다.
예로서, 상기 전류확산층(3120)은 산화물 또는 질화물 등으로 제공될 수 있다.
다음으로, 도 35a 내지 도 35c에 도시된 바와 같이, 투광성 전극층(3130)이 형성될 수 있다.
도 35a는 실시 예에 따른 반도체 소자 제조방법에 따라 형성된 투광성 전극층의 형상을 나타낸 평면도이고, 도 35b는 도 35a에 도시된 단위 공정이 수행된 결과물을 나타낸 평면도이고, 도 35c는 도 35a에 도시된 반도체 소자의 A-A 선에 따른 공정 단면도를 나타낸 것이다.
실시 예에 의하면, 상기 발광 구조물(3110) 위에 상기 투광성 전극층(3130)이 형성되고 메사 식각이 수행될 수 있다. 상기 제2 도전형 반도체층(3113) 위에 상기 투광성 전극층(3130)이 형성될 수 있으며, 상기 제1 도전형 반도체층(3111)을 노출시키는 메사 식각 공정이 수행될 수 있다.
실시 예에 의하면, 메사 식각 공정을 통하여 상기 제1 도전형 반도체층(3111)의 일부 영역이 노출되도록 형성될 수 있다. 상기 발광 구조물(3110)은 메사 식각에 의하여 상기 제1 도전형 반도체층(3111)을 노출시키는 복수의 메사 개구부(M)를 포함할 수 있다. 예로서, 상기 메사 개구부(M)는 복수의 원 형상으로 제공될 수 있다. 또한, 상기 메사 개구부(M)는 리세스로 지칭될 수도 있다. 상기 메사 개구부(M)는 원 형상뿐만 아니라, 타원형 또는 다각형 등의 다양한 형상으로 제공될 수도 있다.
다음으로, 도 36a 내지 도 36c에 도시된 바와 같이, 반사층(3160)이 형성될 수 있다.
도 36a는 실시 예에 따른 반도체 소자 제조방법에 따라 형성된 반사층의 형상을 나타낸 평면도이고, 도 36b는 도 36a에 도시된 단위 공정이 수행된 결과물을 나타낸 평면도이고, 도 36c는 도 36a에 도시된 반도체 소자의 A-A 선에 따른 공정 단면도를 나타낸 것이다.
상기 반사층(3160)은 상기 투광성 전극층(3130) 위에 배치될 수 있다.
상기 반사층(3160)은 복수의 개구부를 포함할 수 있다. 예로서, 상기 반사층(3160)은 상기 기판(3105)의 상면에 수직한 제1 방향에서 상기 전류확산층(3120)과 중첩되는 복수의 제1 개구부(h1)를 포함할 수 있다. 상기 복수의 제1 개구부(h1)를 통해 상기 전류확산층(3120) 위에 배치된 상기 투광성 전극층(3130)이 노출될 수 있다.
또한, 상기 반사층(3160)은 상기 제1 방향에서 상기 복수의 메사 리세스(M)와 중첩되는 복수의 제2 개구부(h2)를 포함할 수 있다. 상기 복수의 제2 개구부(h2)를 통해 상기 제1 도전형 반도체층(3111)의 상부 면이 노출될 수 있다. 상기 복수의 제2 개구부(h2)는 상기 발광 구조물(3110)에 형성된 상기 복수의 메사 개구부(M) 영역에 대응되어 제공될 수 있다. 또한, 상기 복수의 제2 개구부(h2)는 상기 투광성 전극층(3130)에 제공된 복수의 개구부 영역에 대응되어 제공될 수 있다.
예를 들어, 상기 복수의 제1 개구부(h1)는 상기 기판(3105)의 장축 방향을 따라 복수의 라인 형상으로 배열되어 제공될 수 있다. 또한, 상기 복수의 제2 개구부(h2)는 상기 기판(3105)의 장축 방향을 따라 복수의 라인 형상으로 배열되어 제공될 수 있다. 상기 복수의 제1 개구부(h1)와 상기 복수의 제2 개구부(h2)는 상기 기판(3105)의 단축 방향에서 서로 순차적으로 배열되어 제공될 수 있다.
실시 예에 의하면, 상기 복수의 제1 개구부(h1) 중에서 이웃하는 제1 개구부 간의 거리(d1)는 110 마이크로 미터 내지 140 마이크로 미터로 제공될 수 있다. 상기 복수의 제2 개구부(h2) 중에서 이웃하는 제2 개구부 간의 거리(d1)는 110 마이크로 미터 내지 140 마이크로 미터로 제공될 수 있다. 상기 복수의 제1 및 제2 개구부(h1, h2) 중에서 이웃하는 제1 개구부(h1)와 제2 개구부(h2) 간의 거리(d2)는 120 마이크로 미터 내지 160 마이크로 미터로 제공될 수 있다.
상기 복수의 제1 및 제2 개구부(h1, h2)에는 제1 전극(3141) 또는 제2 전극(3142)이 배치되어 상기 제1 도전형 반도체층(3111)과 상기 제2 도전형 반도체층(3113)에 전원이 제공될 수 있다.
따라서, 상기 제1 및 제2 개구부(h1, h2)의 배치 간격은 반도체 소자의 크기 및 전류 확산 특성을 고려하여 설정될 수 있다.
실시 예에 의하면, 상기 복수의 제1 개구부(h1) 중에서 이웃하는 제1 개구부(h1) 간의 거리가, 상기 복수의 제1 및 제2 개구부(h1, h2) 중에서 이웃하는 제1 개구부(h1)와 제2 개구부(h2) 간의 거리와 다르게 제공될 수 있다.
예로서, 상기 복수의 제1 개구부(h1) 중에서 이웃하는 제1 개구부(h1) 간의 거리가, 상기 복수의 제1 및 제2 개구부(h1, h2) 중에서 이웃하는 제1 개구부(h1)와 제2 개구부(h2) 간의 거리에 비해 더 작게 제공될 수 있다.
또한, 상기 복수의 제2 개구부(h2) 중에서 이웃하는 제2 개구부(h2) 간의 거리가, 상기 복수의 제1 및 제2 개구부(h1, h2) 중에서 이웃하는 제1 개구부(h1)와 제2 개구부(h2) 간의 거리에 비해 더 작게 제공될 수 있다. 상기 복수의 제2 개구부(h2) 중에서 이웃하는 제2 개구부(h2) 간의 거리가, 상기 복수의 제1 개구부(h1) 중에서 이웃하는 제1 개구부(h1) 간의 거리와 유사하게 제공될 수 있다.
이에 대해서는, 뒤에서 제1 전극(3141) 및 제2 전극(3142)의 배치 간격을 설명하면서 더 살펴 보도록 한다.
이어서, 도 37a 내지 도 37c에 도시된 바와 같이, 제1 전극(3141)과 제2 전극(3142)이 형성될 수 있다.
도 37a는 실시 예에 따른 반도체 소자 제조방법에 따라 형성된 제1 전극 및 제2 전극의 형상을 나타낸 평면도이고, 도 37b는 도 37a에 도시된 단위 공정이 수행된 결과물을 나타낸 평면도이고, 도 37c는 도 37a에 도시된 반도체 소자의 A-A 선에 따른 공정 단면도를 나타낸 것이다.
실시 예에 의하면, 상기 제1 전극(3141)과 상기 제2 전극(3142)은 서로 이격되어 배치될 수 있다.
상기 제1 전극(3141)은 상기 제1 도전형 반도체층(3111)에 전기적으로 연결될 수 있다. 상기 제1 전극(3141)은 상기 제1 도전형 반도체층(3111) 위에 배치될 수 있다. 예로서, 실시 예에 따른 반도체 소자(3100)에 의하면, 상기 제1 전극(3141)은 상기 제2 도전형 반도체층(3113)의 일부와 상기 활성층(3112)의 일부가 제거되어 노출된 제1 도전형 반도체층(3111)의 상면에 배치될 수 있다.
상기 제1 전극(3141)은 상기 반사층(3160)에 제공된 제2 개구부(h2)를 통하여 상기 제1 도전형 반도체층(3111)의 상면에 전기적으로 연결될 수 있다. 예로서, 상기 제1 전극(3141)은, 복수의 영역에서 상기 제1 도전형 반도체층(3111)의 상면에 직접 접촉될 수 있다.
상기 제2 전극(3142)은 상기 제2 도전형 반도체층(3113)에 전기적으로 연결될 수 있다. 상기 제2 전극(3142)은 상기 제2 도전형 반도체층(3113) 위에 배치될 수 있다. 실시 예에 의하면, 상기 제2 전극(3142)과 상기 제2 도전형 반도체층(3113) 사이에 상기 투광성 전극층(3130)이 배치될 수 있다.
상기 제2 전극(3142)은 상기 반사층(3160)에 제공된 제1 개구부(h1)를 통하여 상기 제2 도전형 반도체층(3113)의 상면에 전기적으로 연결될 수 있다. 예로서, 상기 제2 전극(3142)은, 복수의 영역에서 상기 투광성 전극층(3130)을 통하여 상기 제2 도전형 반도체층(3113)에 전기적으로 연결될 수 있다. 상기 제2 전극(3142)은 복수의 영역에서 상기 투광성 전극층(3130)의 상부 면에 직접 접촉될 수 있다.
상기 제1 전극(3141)은 제1 서브 전극(3141a)과 복수의 제1 가지 전극(3141a1, 3141a2)을 포함할 수 있다. 상기 제1 서브 전극(3141a)은 상기 제1 본딩패드(3171) 아래에 배치될 수 있다. 상기 복수의 제1 가지 전극(3141a1, 3141a2)은 상기 제1 서브 전극(3141a)으로부터 상기 제2 전극(3142) 방향으로 연장되어 배치될 수 있다.
상기 제2 전극(3142)은 제2 서브 전극(3142a)과 복수의 제2 가지 전극(3142a1, 3142a2, 3142a3)을 포함할 수 있다. 상기 제2 서브 전극(3142a)은 상기 제2 본딩패드(3172) 아래에 배치될 수 있다. 상기 복수의 제2 가지 전극(3142a1, 3142a2, 3142a3)은 상기 제2 서브 전극(3142a)으로부터 상기 제1 전극(3141) 방향으로 연장되여 배치될 수 있다.
예로서, 상기 복수의 제1 가지 전극(3141a1, 3141a2)과 상기 복수의 제2 가지 전극(3142a1, 3142a2, 3142a3)은 상기 반사층(3160)의 상면에 서로 엇갈리게 배치될 수 있다.
또한, 상기 복수의 제1 및 제2 가지 전극(3141a1, 3141a2, 3142a1, 3142a2, 3142a3) 중에서 이웃하는 제1 가지 전극과 제2 가지 전극 간의 거리는 110 마이크로 미터 내지 140 마이크로 미터로 제공될 수 있다. 또한, 상기 복수의 제1 및 제2 가지 전극(3141a1, 3141a2, 3142a1, 3142a2, 3142a3)의 각각의 폭은 수 마이크로 미터 내지 수십 마이크로 미터로 제공될 수 있다.
상기 복수의 제1 및 제2 가지 전극(3141a1, 3141a2, 3142a1, 3142a2, 3142a3)의 개수 및 폭은 반도체 소자의 크기 및 전류 확산 정도를 고려하여 설정될 수 있다.
상기 복수의 제1 및 제2 가지 전극(3141a1, 3141a2, 3142a1, 3142a2, 3142a3)의 개수가 많을 경우에는 전류 확산에 더 유리할 수 있다.
또한, 상기 복수의 제1 및 제2 가지 전극(3141a1, 3141a2, 3142a1, 3142a2, 3142a3)의 개수가 작을 경우에는 상기 활성층(3112)에서 생성된 빛이 상기 복수의 제1 및 제2 가지 전극(3141a1, 3141a2, 3142a1, 3142a2, 3142a3)에서 흡수되는 것을 줄일 수 있으므로 광 추출 효율이 향상될 수 있다.
실시 예에 따른 반도체 소자에 의하면, 상기 복수의 제1 및 제2 가지 전극(3141a1, 3141a2, 3142a1, 3142a2, 3142a3)의 개수를 5 개로 하고, 이상에서 설명된 바와 같은 수치 범위에서 제공되도록 함으로써, 전류 확산 효율 및 광 추출 효율을 향상시킬 수 있다.
한편, 도 37a 내지 도 37c에서는, 상기 복수의 제1 가지 전극(3141a1, 3141a2)이 2 개로 제공되고, 복수의 제2 가지 전극(3142a1, 3142a2, 3142a3)이 3 개로 제공된 경우를 예로서 도시하였다. 그러나, 반도체 소자의 크기 및 전류 확산을 고려하여 상기 복수의 제1 및 제2 가지 전극의 숫자는 5 개보다 더 많게 제공될 수도 있고, 또한 더 작게 제공될 수도 있다.
실시 예에 의하면, 상기 복수의 제1 가지 전극(3141a1, 3141a2)은 상기 반사층(3160)의 상면에 수직한 제1 방향에서 상기 복수의 제2 개구부(h2)와 중첩되어 제공될 수 있다.
또한, 상기 복수의 제2 가지 전극(3142a1, 3142a2, 3142a3)은 상기 제1 방향에서 상기 복수의 제1 개구부(h1)와 중첩되어 제공될 수 있다.
상기 제1 전극(3141)과 상기 제2 전극(3142)이 서로 다른 극성으로 구성되는 경우, 서로 다른 개수의 가지 전극으로 배치될 수 있다. 예를 들어 상기 제1 전극(3141)이 n 전극으로, 상기 제2 전극(3142)이 p 전극으로 구성되는 경우 상기 제1 전극(3141)의 가지 전극보다 상기 제2 전극(3142)의 가지 전극의 개수가 더 많을 수 있다.
예로서, 상기 제2 전극(3142)이 상기 제1 개구부(h1)를 통해 상기 제2 도전형 반도체층(3113)과 접하는 영역의 전체 면적이 상기 제1 전극(3141)이 상기 제2 개구부(h2)를 통해 상기 제1 도전형 반도체층(3111)과 접하는 영역의 전체 면적에 비해 더 크게 제공될 수 있다.
상기 제2 도전형 반도체층(3113)과 상기 제1 도전형 반도체층(3111)의 전기 전도도 및/또는 저항이 서로 다른 경우, 상기 제1 전극(3141)과 상기 제2 전극(3142)에 의해 상기 발광 구조물(3110)로 주입되는 전자와 정공의 균형을 맞출 수 있고 따라서 상기 반도체 소자의 광학적 특성이 개선될 수 있다.
다음으로, 도 38a 내지 도 38c에 도시된 바와 같이, 보호층(3150)이 형성될 수 있다.
도 38a는 실시 예에 따른 반도체 소자 제조방법에 따라 형성된 보호층의 형상을 나타낸 평면도이고, 도 38b는 도 38a에 도시된 단위 공정이 수행된 결과물을 나타낸 평면도이고, 도 38c는 도 38a에 도시된 반도체 소자의 A-A 선에 따른 공정 단면도를 나타낸 것이다.
상기 보호층(3150)은 상기 제1 전극(3141)과 상기 제2 전극(3142) 위에 배치될 수 있다. 상기 보호층(3150)은 상기 반사층(3160) 위에 배치될 수 있다.
상기 보호층(3150)은 상기 제1 전극(3141)의 상부 면을 노출시키는 제4 개구부(h4)를 포함할 수 있다. 상기 보호층(3150)은 상기 제1 전극(3141)의 복수의 영역을 노출시키는 복수의 제4 개구부(h4)를 포함할 수 있다.
상기 보호층(3150)은 상기 제2 전극(3142)의 상부 면을 노출시키는 제3 개구부(h3)를 포함할 수 있다. 상기 보호층(3150)은 상기 제2 전극(3142)의 복수의 영역을 노출시키는 복수의 제3 개구부(h3)를 포함할 수 있다.
상기 보호층(3150)은 상기 제1 전극(3141)의 상면을 노출시키는 제1 측정부(PB1)를 포함할 수 있다. 도 38a 내지 도 38c에는 상기 제1 측정부(PB1)가 하나만 제공된 것으로 도시되었으나, 상기 제1 측정부(PB1)는 복수로 제공될 수도 있다.
또한, 상기 보호층(3150)은 상기 제2 전극(3142)의 상면을 노출시키는 제2 측정부(PB2)를 포함할 수 있다. 도 38a 내지 도 38c에는 상기 제2 측정부(PB2)가 하나만 제공된 것으로 도시되었으나, 상기 제2 측정부(PB2)는 복수로 제공될 수도 있다.
상기 제1 측정부(PB1)와 상기 제2 측정부(PB2)는 반도체 소자(3100)의 전기적 특성을 검출하는 데 이용될 수 있다. 상기 제1 측정부(PB1)와 상기 제2 측정부(PB2)를 통하여 검사장비의 측정단자가 상기 제1 및 제2 전극(3141, 3142)에 접촉되고 반도체 소자(3100)의 전기적 특성을 검출할 수 있다.
이어서, 도 39a 내지 도 39c에 도시된 바와 같이, 제1 본딩패드(3171)와 제2 본딩패드(3172)가 형성될 수 있다.
도 39a는 실시 예에 따른 반도체 소자 제조방법에 따라 형성된 제1 및 제2 본딩패드의 형상을 나타낸 평면도이고, 도 39b는 도 39a에 도시된 단위 공정이 수행된 결과물을 나타낸 평면도이고, 도 39c는 도 39a에 도시된 반도체 소자의 A-A 선에 따른 공정 단면도를 나타낸 것이다.
실시 예에 의하면, 도 39a에 도시된 형상으로 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)가 형성될 수 있다. 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)는 상기 보호층(3150) 위에 배치될 수 있다.
상기 제1 본딩패드(3171)는 상기 반사층(3160) 위에 배치될 수 있다. 상기 제1 본딩패드(3171)는 상기 제1 전극(3141) 위에 배치될 수 있다.
상기 제2 본딩패드(3172)는 상기 반사층(3160) 위에 배치될 수 있다. 상기 제2 본딩패드(3172)는 상기 제2 전극(3142) 위에 배치될 수 있다. 상기 제2 본딩패드(3172)는 상기 제1 본딩패드(3171)와 이격되어 배치될 수 있다.
상기 제1 본딩패드(3171)는 상기 보호층(3150)에 제공된 상기 복수의 제4 개구부(h4)를 통하여 상기 제1 전극(3141)의 상부 면에 접촉될 수 있다. 상기 복수의 제4 개구부(h4)는 상기 제2 개구부(h2)와 수직 방향에서 서로 중첩되지 않고 어긋나도록 배치될 수 있다. 상기 복수의 제4 개구부(h4)와 상기 제2 개구부(h2)가 서로 수직으로 어긋나는 경우, 상기 제1 본딩패드(3171)로 주입되는 전류가 상기 제1 전극(3141)의 수평 방향으로 골고루 퍼질 수 있고, 따라서 상기 복수의 제4 개구부(h4)에서 전류가 골고루 주입될 수 있다.
또한, 상기 제2 본딩패드(3172)는 상기 보호층(3150)에 제공된 상기 복수의 제3 개구부(h3)를 통하여 상기 제2 전극(3142)의 상부 면에 접촉될 수 있다. 상기 복수의 제3 개구부(h3)는 상기 복수의 제1 개구부(h1)와 수직 방향에서 서로 중첩되지 않도록 배치되는 경우 상기 제2 본딩패드(3172)로 주입되는 전류가 상기 제2 전극(3142)의 수평 방향으로 골고루 퍼질 수 있고, 따라서 상기 복수의 제3 개구부(h3)에서 전류가 골고루 주입될 수 있다.
이와 같이 실시 예에 따른 반도체 소자(3100)에 의하면, 상기 제1 본딩패드(3171)와 상기 제1 전극(3141)은 상기 복수의 제4 개구부(h4) 영역에서 접촉될 수 있다. 또한, 상기 제2 본딩패드(3172)와 상기 제2 전극(3142)이 복수의 영역에서 접촉될 수 있다. 이에 따라, 실시 예에 의하면, 복수의 영역을 통해 전원이 공급될 수 있으므로, 접촉 면적 증가 및 접촉 영역의 분산에 따라 전류 분산 효과가 발생되고 동작전압이 감소될 수 있는 장점이 있다.
실시 예에 의하면, 상기 제1 본딩패드(3171)와 상기 제2 전극패드(3172)에 전원이 인가됨에 따라, 상기 발광 구조물(3110)이 발광될 수 있게 된다.
이와 같이 실시 예에 따른 반도체 소자(3100)에 의하면, 상기 제1 본딩패드(3171)와 상기 제1 전극(3141)이 복수의 영역에서 접촉될 수 있다. 또한, 상기 제2 본딩패드(3172)와 상기 제2 전극(3142)이 복수의 영역에서 접촉될 수 있다. 이에 따라, 실시 예에 의하면, 복수의 영역을 통해 전원이 공급될 수 있으므로, 접촉 면적 증가 및 접촉 영역의 분산에 따라 전류 분산 효과가 발생되고 동작전압이 감소될 수 있는 장점이 있다.
실시 예에 따른 반도체 소자는 플립칩 본딩 방식으로 외부 전원에 연결될 수 있다. 예로서, 반도체 소자 패키지를 제조함에 있어, 상기 제1 본딩패드(3171)의 상부 면과 상기 제2 본딩패드(3172)의 상부 면이 서브 마운트, 리드 프레임, 또는 회로기판 등에 부착되도록 배치될 수 있다.
실시 예에 따른 반도체 소자가 플립칩 본딩 방식으로 실장되어 반도체 소자 패키지로 구현되는 경우, 상기 발광 구조물(3110)에서 제공되는 빛은 상기 기판(3105)을 통하여 방출될 수 있다. 상기 발광 구조물(3110)에서 방출되는 빛은 상기 반사층(3160)에서 반사되어 상기 기판(3105) 방향으로 방출될 수 있다. 또한, 상기 발광 구조물(3110)에서 방출되는 빛은 상기 발광 구조물(3110)의 측면 방향으로도 방출될 수 있다.
또한, 실시 예에 따른 반도체 소자 및 반도체 소자 패키지에 의하면, 넓은 면적을 갖는 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)가 전원을 제공하는 회로기판에 직접 본딩될 수 있으므로 플립칩 본딩 공정이 쉽고 안정적으로 진행될 수 있다.
한편, 실시 예에 따른 반도체 소자에 의하면, 반도체 소자(3100)의 상부 방향에서 보았을 때, 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)의 면적의 합은, 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)가 배치된 상기 반도체 소자(3100)의 상부 면 전체 면적의 60%에 비해 같거나 작게 제공될 수 있다.
예로서, 상기 반도체 소자(3100)의 상부 면 전체 면적은 상기 발광 구조물(3110)의 제1 도전형 반도체층(3111)의 하부 면의 가로 길이 및 세로 길이에 의하여 정의되는 면적에 대응될 수 있다. 또한, 상기 반도체 소자(3100)의 상부 면 전체 면적은 상기 기판(3105)의 상부 면 또는 하부 면의 면적에 대응될 수 있다.
또한, 상기 반도체 소자의 상부 방향에서 보았을 때, 상기 제1 본딩패드(3171)의 면적과 상기 제2 본딩패드(3172)의 면적의 합은 상기 반도체 소자(3100)의 전체 면적의 30%에 비해 같거나 크게 제공될 수 있다.
이와 같이, 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)의 면적의 합이 상기 반도체 소자(3100)의 전체 면적의 30%에 비해 같거나 크게 제공되도록 함으로써, 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)를 통하여 안정적인 실장이 수행될 수 있고, 상기 반도체 소자(3100)의 전기적인 특성을 확보할 수 있게 된다.
실시 예에 따른 반도체 소자(3100)는, 광 추출 효율 및 본딩의 안정성 확보를 고려하여, 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)의 면적의 합이 상기 반도체 소자(3100)의 전체 면적의 30% 이상이고 60% 이하로 선택될 수 있다.
상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)의 면적의 합이 상기 반도체 소자(3100)의 전체 면적의 30% 이상 내지 100% 이하인 경우, 상기 반도체 소자(3100)의 전기적 특성을 확보하고, 반도체 소자 패키지에 실장되는 본딩력을 확보하여 안정적인 실장이 수행될 수 있다.
또한, 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172) 사이에는 적정 간격이 제공되어야 반도체 소자 패키지 제조 시 프레임에 실장되는 과정에서 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)가 전기적으로 연결되는 것을 방지할 수 있다. 이러한 점을 고려하여 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)의 면적의 합이 상기 반도체 소자(3100)의 전체 면적의 60% 이하가 되도록 설정될 수 있다.
실시 예에서는 상기 반도체 소자(3100)의 전기적 특성과 반도체 소자 패키지에 실장되는 본딩력을 확보하고, 신뢰성을 향상시키기 위해, 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)의 면적의 합이 상기 반도체 소자(3100)의 전체 면적의 30% 이상 내지 60% 이하로 선택하였다.
실시 예에 의하면, 상기 반사층(3160)에 의하여, 상기 발광 구조물(3110)로부터 방출되는 빛이 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)에 입사되지 않고 반사될 수 있게 된다. 이에 따라, 실시 예에 의하면, 상기 발광 구조물(3110)에서 생성되어 방출되는 빛이 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)에 입사되어 손실되는 것을 최소화할 수 있다.
또한, 실시 예에 따른 반도체 소자(3100)에 의하면, 상기 반사층(3160)이 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172) 사이에 배치되므로, 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172) 사이로 빛이 방출되는 것을 방지할 수 있다.
또한, 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172) 사이의 최소 간격은 125 마이크로 미터에 비해 같거나 크게 제공될 수 있다. 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172) 사이의 최소 간격은 상기 반도체 소자(3100)가 실장 되는 패키지 몸체의 제1 전극패드와 제2 전극패드 간의 간격을 고려하여 선택될 수 있다.
예로서, 패키지 몸체의 제1 패드부와 제2 패드부 간의 최소 간격이 최소 125 마이크로 미터로 제공될 수 있으며, 최대 200 마이크로 미터로 제공될 수 있다. 이때, 공정 오차를 고려하면, 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172) 사이의 간격은 예로서 125 마이크로 미터 이상이고 300 마이크로 미터 이하로 제공될 수 있다.
또한, 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172) 사이의 간격이 125 마이크로 미터보다 크게 배치되어야, 반도체 소자의 제1 본딩패드(3171)와 제2 본딩패드(3172) 사이에서 단락이 발생하지 않을 수 있도록 최소 공간이 확보될 수 있다.
또한, 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172) 사이의 간격이 300 마이크로 미터 이하로 제공되어야 상기 반도체 소자 패키지의 제1 패드부 및 제2 패드부와 상기 반도체 소자의 제1 본딩패드(3171) 및 제2 본딩패드(3172)가 충분한 본딩력을 가지며 본딩될 수 있고, 상기 반도체 소자(3100)의 전기적 특성이 확보될 수 있다.
상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172) 사이의 최소 간격은 광학적 특성을 확보하고 공정 마진을 확보하기 위해 125 마이크로 미터보다 크게 배치되고, 전기적 특성과 본딩력에 의한 신뢰성을 확보하기 위해 300 마이크로 미터보다 작게 배치될 수 있다.
실시 예에서는 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172) 사이의 간격으로서, 125 마이크로 미터 이상 300 마이크로 이하를 예시하였다. 그러나, 이에 한정하지 않고, 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172) 사이의 간격은, 반도체 소자 패키지의 전기적 특성 또는 신뢰성을 향상시키기 위해서 125 마이크로 미터보다 작게 배치될 수도 있고, 광학적 특성을 향상시키기 위해서 300 마이크로 미터보다 크게 배치될 수도 있다.
실시 예에 의하면, 상기 반사층(3160)에 의하여, 상기 발광 구조물(3110)로부터 방출되는 빛이 상기 제1 전극(3141)과 상기 제2 전극(3142)에 입사되지 않고 반사될 수 있게 된다. 이에 따라, 상기 발광 구조물(3110)에서 생성되어 방출되는 빛이 상기 제1 전극(3141)과 상기 제2 전극(3142)에 입사되어 손실되는 것을 최소화할 수 있다.
앞에서 설명된 바와 같이, 실시 예에 따른 반도체 소자(3100)는 예를 들어 플립칩 본딩 방식으로 실장되어 반도체 소자 패키지 형태로 제공될 수 있다. 이때, 반도체 소자(3100)가 실장되는 패키지 몸체가 수지 등으로 제공되는 경우, 상기 반도체 소자(3100)의 하부 영역에서, 상기 반도체 소자(3100)로부터 방출되는 단파장의 강한 빛에 의하여 패키지 몸체가 변색되거나 균열이 발생될 수 있다.
그러나, 실시 예에 따른 반도체 소자(3100)에 의하면 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)가 배치된 영역 사이로 빛이 방출되는 것을 방지할 수 있으므로, 상기 반도체 소자(3100)의 하부 영역에 배치된 패키지 몸체가 변색되거나 균열되는 것을 방지할 수 있다.
한편, 이상의 설명에서는 상기 투광성 전극층(3130) 위에 상기 반사층(3160)이 직접 접촉되어 배치된 반도체 소자(3100)를 기준으로 설명되었다. 그러나, 다른 실시 예에 따른 반도체 소자에 의하면, 상기 투광성 전극층(3130)과 상기 반사층(3160) 사이에 절연층 또는 전극이 더 배치될 수도 있다. 또한, 상기 투광성 전극층(3130)과 상기 발광 구조물(3110) 사이에 전류확산층이 더 배치될 수도 있다.
한편, 실시 예에 따른 반도체 소자(3100)에 의하면, 상기 제1 본딩패드(3171) 및 상기 제2 본딩패드(3172)는 Sn층 또는 In층을 포함할 수 있다. 예로서, 상기 제1 및 제2 본딩패드(3171, 3172)는 상기 보호층(3150) 위에 배치된 Ag층과 상기 Ag층 위에 배치된 Sn층 또는 In층을 포함할 수 있다.
실시 예에 따른 상기 제1 및 제2 본딩패드(3171, 3172)가 Ag층과 Sn층을 포함하는 경우, 반도체 소자 패키지를 제조하는 과정에서 패키지 몸체에 제공된 프레임 또는 패드부 간의 본딩 과정에서 금속간 화합물(IMC: InterMetallic Compound)층이 형성될 수 있다.
이때, 상기 금속간 화합물(IMC)층은 상기 제1 및 제2 본딩패드(3171, 3172)에 포함된 물질과 패키지의 프레임 또는 패드부에 포함된 물질 간의 반응에 의하여 형성될 수 있다. 예로서, 상기 금속간 화합물(IMC)층은 Ag와 Sn을 포함할 수 있다. 또한, 금속간 화합물층은 AgSn층을 포함할 수 있다.
금속간 화합물(IMC)층의 형성을 이용하는 반도체 소자 패키지 및 반도체 소자 패키지 제조방법에 의하면, 실시 예에 따른 반도체 소자(3100)의 제1 및 제2 본딩패드(3171, 3172)와 패키지 몸체의 프레임 간의 결합에 의한 금속간 화합물층의 용융점이 일반적인 본딩 물질의 용융점에 비해 더 높은 값을 갖도록 선택될 수 있다.
따라서, 실시 예에 따른 반도체 소자 소자 패키지는 메인 기판 등에 리플로우(reflow) 공정을 통해 본딩되는 경우에도 리멜팅(re-melting) 현상이 발생되지 않으므로 전기적 연결 및 물리적 본딩력이 열화되지 않는 장점이 있다.
또한, 실시 예에 따른 반도체 소자 패키지 및 반도체 소자 패키지 제조방법에 의하면, 반도체 소자를 패키지 몸체에 실장하는 프리 본딩 공정 및 에어 리플로우 공정이 상대적으로 저온에서 수행될 수 있다. 이에 따라, 반도체 소자 패키지를 제조하는 공정에서 상기 패키지 몸체가 고온에 노출되지 않게 된다. 실시 예에 의하면, 상기 패키지 몸체가 고온에 노출되어 손상되거나 변색이 발생되는 것을 방지할 수 있다.
이에 따라, 패키지 몸체를 구성하는 물질에 대한 선택 폭이 넓어질 수 있게 된다. 실시 예에 의하면, 패키지 몸체는 세라믹 등의 고가의 물질뿐만 아니라, 상대적으로 저가의 수지 물질을 이용하여 제공될 수도 있다.
예를 들어, 패키지 몸체는 PPA(PolyPhtalAmide) 수지, PCT(PolyCyclohexylenedimethylene Terephthalate) 수지, EMC(Epoxy Molding Compound) 수지, SMC(Silicone Molding Compound) 수지를 포함하는 그룹 중에서 선택된 적어도 하나의 물질을 포함할 수 있다.
상기 제1 본딩패드(3171) 및 상기 제2 본딩 패드(3172)가 Sn 또는 In을 포함하는 저융점의 금속 물질을 포함하고, 반도체 소자 패키지 제조 과정에서 금속간 화합물(IMC)이 형성되는 경우에 대한 설명 및 장점에 대해서는 뒤에서 도면을 참조하여 더 살펴 보기로 한다.
한편, 반도체 소자(3100)의 전기적 특성을 검출하는 방안으로서 검사장비의 측정단자를 상기 제1 본딩패드(3171) 및 상기 제2 본딩패드(3172)에 접촉하여 전기적 특성을 측정하는 방법이 이용될 수 있다.
그런데, 상기 제1 및 제2 본딩패드(3171, 3172)가 Sn 또는 In 등의 저융점 금속 물질을 포함하는 경우, 검사가 수행되는 과정에서 검사장비의 측정단자가 상기 제1 및 제2 본딩패드(3171, 3172)에 접촉됨에 따라 Sn 또는 In에 의한 오염 등의 부작용으로 인하여 측정결과가 왜곡되어 검출되는 현상이 발생될 수 있다.
예를 들어, 반도체 소자(3100)의 실제 동작전압(Vf) 특성은 정상이지만 검사장비의 측정단자가 오염됨에 따라 동작전압이 높게 측정되거나 실제 동작전압과 다른 값을 갖는 것으로 검출되는 오류가 발생될 수 있다.
실시 예에 의하면, 상기 보호층(3150)에 제공된 제1 측정부(PB1) 및 제2 측정부(PB2)를 통하여 상기 제1 전극(3141)과 상기 제2 전극(3142)에 검사장비의 측정단자를 직접 접촉시키고 반도체 소자(3100)의 전기적 특성을 검출할 수 있다.
상기 제1 측정부(PB1)는 상기 제1 본딩패드(3171)에 제공된 제1 리세스(R1)를 통하여 노출될 수 있다. 또한, 상기 제2 측정부(PB2)는 상기 제2 본딩패드(3172)에 제공된 제2 리세스(R2)를 통하여 노출될 수 있다.
따라서, 실시 예에 따른 반도체 소자(3100)에 의하면, 반도체 소자(3100)의 전기적 특성을 검출함에 있어 검사장비의 측정단자가 상기 제1 및 제2 본딩패드(3171, 3172)에 접촉될 필요가 없으므로 측정단자가 오염되지 않을 수 있으며, 반도체 소자(3100)의 왜곡되지 않은 전기적 특성을 정확하게 검출할 수 있게 된다.
한편, 다른 실시 예에 의하면, 도 29 내지 도 31을 참조하여 설명된 바와 유사하게, 상기 제1 전극(3141)과 상기 제2 본딩패드(3172)는 서로 어긋나도록 배치될 수도 있다. 상기 제2 본딩패드(3172)의 상면에 수직한 제1 방향에서 보았을 때, 상기 제1 전극(3141)과 상기 제2 본딩패드(3172)는 상기 제1 방향에서 서로 중첩되지 않게 배치될 수도 있다. 또한, 상기 제2 전극(3142)과 상기 제1 본딩패드(3171)는 서로 어긋나도록 배치될 수도 있다. 상기 제1 본딩패드(3171)의 상면에 수직한 제1 방향에서 보았을 때, 상기 제2 전극(3142)과 상기 제1 본딩패드(3171)는 상기 제1 방향에서 서로 중첩되지 않게 배치될 수도 있다.
다음으로, 도 40을 참조하여 실시 예에 따른 반도체 소자의 다른 예를 설명하기로 한다. 도 40은 본 발명의 실시 예에 따른 반도체 소자의 다른 예를 나타낸 평면도이다.
도 40을 참조하여 실시 예에 따른 반도체 소자의 다른 예를 설명함에 있어, 이상에서 설명된 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.
실시 예에 따른 반도체 소자(3100)는, 도 40에 도시된 바와 같이, 복수의 측정부(PB1, PB2, PB3, PB4)를 포함할 수 있다. 상기 복수의 측정부(PB1, PB2, PB3, PB4)는 보호층(3150)에 제공되어 제1 전극(3141) 또는 제2 전극(3142)을 노출시킬 수 있다.
예로서, 제1 및 제3 측정부(PB1, PB3)는 상기 보호층(3150)에 제공되어 상기 제1 전극층(3141)의 상면을 노출시킬 수 있다. 제2 및 제4 측정부(PB2, PB4)는 상기 보호층(3150)에 제공되어 상기 제2 전극층(3142)의 상면을 노출시킬 수 있다.
상기 제1 전극(3141) 위에 배치된 제1 본딩패드(3171)는 상기 제1 및 제3 측정부(PB1, PB3)를 노출시키는 제1 및 제3 리세스(R1, R3)를 포함할 수 있다. 또한, 상기 제2 전극(3142) 위에 배치된 제2 본딩패드(3172)는 상기 제2 및 제4 측정부(PB2, PB4)를 노출시키는 제2 및 제4 리세스(R2, R4)를 포함할 수 있다.
그러면, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 반도체 소자 제조방법을 설명하면서, 반도체 소자의 구조를 더 살펴 보기로 한다. 실시 예에 따른 반도체 소자 제조방법을 설명함에 있어, 이상에서 설명된 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.
먼저, 실시 예에 따른 반도체 소자 제조방법에 의하면, 도 41a 및 도 41b에 도시된 바와 같이, 기판(3105) 위에 발광 구조물(3110)이 형성될 수 있다.
도 41a는 실시 예에 따른 반도체 소자 제조방법에 따라 형성된 발광 구조물의 형상을 나타낸 평면도이고, 도 41b는 도 41a에 도시된 단위 공정이 수행된 결과물을 나타낸 평면도이다.
실시 예에 의하면, 상기 기판(3105) 위에 발광 구조물(3110)이 형성될 수 있다. 예로서, 상기 기판(3105) 위에 제1 도전형 반도체층(3111), 활성층(3112), 제2 도전형 반도체층(3113)이 형성될 수 있다.
또한, 실시 예에 의하면, 상기 발광 구조물 위에 전류확산층(3120)이 형성될 수 있다. 상기 전류확산층(3120)은 상기 제2 도전형 반도체층(103) 위에 형성될 수 있다. 상기 전류확산층(3120)은 복수로 제공될 수 있으며 서로 이격되어 제공될 수 있다.
다음으로, 도 42a 및 도 42b에 도시된 바와 같이, 투광성 전극층(3130)이 형성될 수 있다.
도 42a는 실시 예에 따른 반도체 소자 제조방법에 따라 형성된 투광성 전극층의 형상을 나타낸 평면도이고, 도 42b는 도 42a에 도시된 단위 공정이 수행된 결과물을 나타낸 평면도이다.
실시 예에 의하면, 상기 발광 구조물(3110) 위에 상기 투광성 전극층(3130)이 형성되고 메사 식각이 수행될 수 있다. 상기 제2 도전형 반도체층(3113) 위에 상기 투광성 전극층(3130)이 형성될 수 있으며, 상기 제1 도전형 반도체층(3111)을 노출시키는 메사 식각 공정이 수행될 수 있다.
실시 예에 의하면, 메사 식각 공정을 통하여 상기 제1 도전형 반도체층(3111)의 일부 영역이 노출되도록 형성될 수 있다. 상기 발광 구조물(3110)은 메사 식각에 의하여 상기 제1 도전형 반도체층(3111)을 노출시키는 복수의 메사 개구부(M)를 포함할 수 있다. 예로서, 상기 메사 개구부(M)는 복수의 원 형상으로 제공될 수 있다. 또한, 상기 메사 개구부(M)는 리세스로 지칭될 수도 있다. 상기 메사 개구부(M)는 원 형상뿐만 아니라, 타원형 또는 다각형 등의 다양한 형상으로 제공될 수도 있다.
다음으로, 도 43a 및 도 43b에 도시된 바와 같이, 반사층(3160)이 형성될 수 있다.
도 43a는 실시 예에 따른 반도체 소자 제조방법에 따라 형성된 반사층의 형상을 나타낸 평면도이고, 도 43b는 도 43a에 도시된 단위 공정이 수행된 결과물을 나타낸 평면도이다.
상기 반사층(3160)은 상기 투광성 전극층(3130) 위에 배치될 수 있다.
상기 반사층(3160)은 복수의 개구부를 포함할 수 있다. 예로서, 상기 반사층(3160)은 상기 기판(3105)의 상면에 수직한 제1 방향에서 상기 전류확산층(3120)과 중첩되는 복수의 제1 개구부(h1)를 포함할 수 있다. 상기 복수의 제1 개구부(h1)를 통해 상기 전류확산층(3120) 위에 배치된 상기 투광성 전극층(3130)이 노출될 수 있다.
또한, 상기 반사층(3160)은 상기 제1 방향에서 상기 복수의 메사 리세스(M)와 중첩되는 복수의 제2 개구부(h2)를 포함할 수 있다. 상기 복수의 제2 개구부(h2)를 통해 상기 제1 도전형 반도체층(3111)의 상부 면이 노출될 수 있다. 상기 복수의 제2 개구부(h2)는 상기 발광 구조물(3110)에 형성된 상기 복수의 메사 개구부(M) 영역에 대응되어 제공될 수 있다. 또한, 상기 복수의 제2 개구부(h2)는 상기 투광성 전극층(3130)에 제공된 복수의 개구부 영역에 대응되어 제공될 수 있다.
예를 들어, 상기 복수의 제1 개구부(h1)는 상기 기판(3105)의 장축 방향을 따라 복수의 라인 형상으로 배열되어 제공될 수 있다. 또한, 상기 복수의 제2 개구부(h2)는 상기 기판(3105)의 장축 방향을 따라 복수의 라인 형상으로 배열되어 제공될 수 있다. 상기 복수의 제1 개구부(h1)와 상기 복수의 제2 개구부(h2)는 상기 기판(3105)의 단축 방향에서 서로 순차적으로 배열되어 제공될 수 있다.
실시 예에 의하면, 상기 복수의 제1 개구부(h1) 중에서 이웃하는 제1 개구부 간의 거리(d1)는 110 마이크로 미터 내지 140 마이크로 미터로 제공될 수 있다. 상기 복수의 제2 개구부(h2) 중에서 이웃하는 제2 개구부 간의 거리(d1)는 110 마이크로 미터 내지 140 마이크로 미터로 제공될 수 있다. 상기 복수의 제1 및 제2 개구부(h1, h2) 중에서 이웃하는 제1 개구부(h1)와 제2 개구부(h2) 간의 거리(d2)는 120 마이크로 미터 내지 160 마이크로 미터로 제공될 수 있다.
상기 복수의 제1 및 제2 개구부(h1, h2)에는 제1 전극(3141) 또는 제2 전극(3142)이 배치되어 상기 제1 도전형 반도체층(3111)과 상기 제2 도전형 반도체층(3113)에 전원이 제공될 수 있다.
따라서, 상기 제1 및 제2 개구부(h1, h2)의 배치 간격은 반도체 소자의 크기 및 전류 확산 특성을 고려하여 설정될 수 있다. 이에 대해서는, 뒤에서 제1 전극(3141) 및 제2 전극(3142)의 배치 간격을 설명하면서 더 살펴 보도록 한다.
이어서, 도 44a 및 도 44b에 도시된 바와 같이, 제1 전극(3141)과 제2 전극(3142)이 형성될 수 있다.
도 44a는 실시 예에 따른 반도체 소자 제조방법에 따라 형성된 제1 전극 및 제2 전극의 형상을 나타낸 평면도이고, 도 44b는 도 44a에 도시된 단위 공정이 수행된 결과물을 나타낸 평면도이다.
실시 예에 의하면, 상기 제1 전극(3141)과 상기 제2 전극(3142)은 서로 이격되어 배치될 수 있다.
상기 제1 전극(3141)은 상기 제1 도전형 반도체층(3111)에 전기적으로 연결될 수 있다. 상기 제1 전극(3141)은 상기 제1 도전형 반도체층(3111) 위에 배치될 수 있다. 예로서, 실시 예에 따른 반도체 소자(3100)에 의하면, 상기 제1 전극(3141)은 상기 제2 도전형 반도체층(3113)의 일부와 상기 활성층(3112)의 일부가 제거되어 노출된 제1 도전형 반도체층(3111)의 상면에 배치될 수 있다.
상기 제1 전극(3141)은 상기 반사층(3160)에 제공된 제2 개구부(h2)를 통하여 상기 제1 도전형 반도체층(3111)의 상면에 전기적으로 연결될 수 있다. 예로서, 상기 제1 전극(3141)은, 복수의 영역에서 상기 제1 도전형 반도체층(3111)의 상면에 직접 접촉될 수 있다.
상기 제2 전극(3142)은 상기 제2 도전형 반도체층(3113)에 전기적으로 연결될 수 있다. 상기 제2 전극(3142)은 상기 제2 도전형 반도체층(3113) 위에 배치될 수 있다. 실시 예에 의하면, 상기 제2 전극(3142)과 상기 제2 도전형 반도체층(3113) 사이에 상기 투광성 전극층(3130)이 배치될 수 있다.
상기 제2 전극(3142)은 상기 반사층(3160)에 제공된 제1 개구부(h1)를 통하여 상기 제2 도전형 반도체층(3113)의 상면에 전기적으로 연결될 수 있다. 예로서, 상기 제2 전극(3142)은, 복수의 영역에서 상기 투광성 전극층(3130)을 통하여 상기 제2 도전형 반도체층(3113)에 전기적으로 연결될 수 있다. 상기 제2 전극(3142)은 복수의 영역에서 상기 투광성 전극층(3130)의 상부 면에 직접 접촉될 수 있다.
상기 제1 전극(3141)은 제1 서브 전극(3141a)과 복수의 제1 가지 전극(3141a1, 3141a2)을 포함할 수 있다. 상기 제1 서브 전극(3141a)은 상기 제1 본딩패드(3171) 아래에 배치될 수 있다. 상기 복수의 제1 가지 전극(3141a1, 3141a2)은 상기 제1 서브 전극(3141a)으로부터 상기 제2 전극(3142) 방향으로 연장되어 배치될 수 있다.
상기 제2 전극(3142)은 제2 서브 전극(3142a)과 복수의 제2 가지 전극(3142a1, 3142a2, 3142a3)을 포함할 수 있다. 상기 제2 서브 전극(3142a)은 상기 제2 본딩패드(3172) 아래에 배치될 수 있다. 상기 복수의 제2 가지 전극(3142a1, 3142a2, 3142a3)은 상기 제2 서브 전극(3142a)으로부터 상기 제1 전극(3141) 방향으로 연장되여 배치될 수 있다.
예로서, 상기 복수의 제1 가지 전극(3141a1, 3141a2)과 상기 복수의 제2 가지 전극(3142a1, 3142a2, 3142a3)은 상기 반사층(3160)의 상면에 서로 엇갈리게 배치될 수 있다.
또한, 상기 복수의 제1 및 제2 가지 전극(3141a1, 3141a2, 3142a1, 3142a2, 3142a3) 중에서 이웃하는 제1 가지 전극과 제2 가지 전극 간의 거리는 110 마이크로 미터 내지 140 마이크로 미터로 제공될 수 있다. 또한, 상기 복수의 제1 및 제2 가지 전극(3141a1, 3141a2, 3142a1, 3142a2, 3142a3)의 각각의 폭은 수 마이크로 미터 내지 수십 마이크로 미터로 제공될 수 있다.
상기 복수의 제1 및 제2 가지 전극(3141a1, 3141a2, 3142a1, 3142a2, 3142a3)의 개수 및 폭은 반도체 소자의 크기 및 전류 확산 정도를 고려하여 설정될 수 있다.
상기 복수의 제1 및 제2 가지 전극(3141a1, 3141a2, 3142a1, 3142a2, 3142a3)의 개수가 많을 경우에는 전류 확산에 더 유리할 수 있다.
또한, 상기 복수의 제1 및 제2 가지 전극(3141a1, 3141a2, 3142a1, 3142a2, 3142a3)의 개수가 작을 경우에는 상기 활성층(3112)에서 생성된 빛이 상기 복수의 제1 및 제2 가지 전극(3141a1, 3141a2, 3142a1, 3142a2, 3142a3)에서 흡수되는 것을 줄일 수 있으므로 광 추출 효율이 향상될 수 있다.
실시 예에 따른 반도체 소자에 의하면, 상기 복수의 제1 및 제2 가지 전극(3141a1, 3141a2, 3142a1, 3142a2, 3142a3)의 개수를 5 개로 하고, 이상에서 설명된 바와 같은 수치 범위에서 제공되도록 함으로써, 전류 확산 효율 및 광 추출 효율을 향상시킬 수 있다.
한편, 도 44a 및 도 44b에는, 상기 복수의 제1 가지 전극(3141a1, 3141a2)이 2 개로 제공되고, 복수의 제2 가지 전극(3142a1, 3142a2, 3142a3)이 3 개로 제공된 경우를 예로서 도시하였다. 그러나, 반도체 소자의 크기 및 전류 확산을 고려하여 상기 복수의 제1 및 제2 가지 전극의 숫자는 5 개보다 더 많게 제공될 수도 있고, 또한 더 작게 제공될 수도 있다.
실시 예에 의하면, 상기 복수의 제1 가지 전극(3141a1, 3141a2)은 상기 반사층(3160)의 상면에 수직한 제1 방향에서 상기 복수의 제2 개구부(h2)와 중첩되어 제공될 수 있다.
또한, 상기 복수의 제2 가지 전극(3142a1, 3142a2, 3142a3)은 상기 제1 방향에서 상기 복수의 제1 개구부(h1)와 중첩되어 제공될 수 있다.
상기 제1 전극(3141)과 상기 제2 전극(3142)이 서로 다른 극성으로 구성되는 경우, 서로 다른 개수의 가지 전극으로 배치될 수 있다. 예를 들어 상기 제1 전극(3141)이 n 전극으로, 상기 제2 전극(3142)이 p 전극으로 구성되는 경우 상기 제1 전극(3141)의 가지 전극보다 상기 제2 전극(3142)의 가지 전극의 개수가 더 많을 수 있다.
상기 제2 도전형 반도체층(3113)과 상기 제1 도전형 반도체층(3111)의 전기 전도도 및/또는 저항이 서로 다른 경우, 상기 제1 전극(3141)과 상기 제2 전극(3142)에 의해 상기 발광 구조물(3110)로 주입되는 전자와 정공의 균형을 맞출 수 있고 따라서 상기 반도체 소자의 광학적 특성이 개선될 수 있다.
다음으로, 도 45a 및 도 45b에 도시된 바와 같이, 보호층(3150)이 형성될 수 있다.
도 45a는 실시 예에 따른 반도체 소자 제조방법에 따라 형성된 보호층의 형상을 나타낸 평면도이고, 도 45b는 도 45a에 도시된 단위 공정이 수행된 결과물을 나타낸 평면도이다.
상기 보호층(3150)은 상기 제1 전극(3141)과 상기 제2 전극(3142) 위에 배치될 수 있다. 상기 보호층(3150)은 상기 반사층(3160) 위에 배치될 수 있다.
상기 보호층(3150)은 상기 제1 전극(3141)의 상부 면을 노출시키는 제4 개구부(h4)를 포함할 수 있다. 상기 보호층(3150)은 상기 제1 전극(3141)의 복수의 영역을 노출시키는 복수의 제4 개구부(h4)를 포함할 수 있다.
상기 보호층(3150)은 상기 제2 전극(3142)의 상부 면을 노출시키는 제3 개구부(h3)를 포함할 수 있다. 상기 보호층(3150)은 상기 제2 전극(3142)의 복수의 영역을 노출시키는 복수의 제3 개구부(h3)를 포함할 수 있다.
상기 보호층(3150)은 상기 제1 전극(3141)의 상면을 노출시키는 제1 측정부(PB1)와 제3 측정부(PB3)를 포함할 수 있다. 도 45a 및 도 45b에는 상기 제1 측정부(PB1)와 상기 제3 측정부(PB3)가 제공된 것으로 도시되었으나, 상기 측정부는 하나가 제공될 수도 있으며 3개 이상으로 제공될 수도 있다.
또한, 상기 보호층(3150)은 상기 제2 전극(3142)의 상면을 노출시키는 제2 측정부(PB2)와 제4 측정부(PB4)를 포함할 수 있다. 도 45a 및 도 45b에는 상기 제2 측정부(PB2)와 상기 제4 측정부(PB4)가 제공된 것으로 도시되었으나, 상기 측정부는 하나가 제공될 수도 있으며 3개 이상으로 제공될 수도 있다.
상기 복수의 측정부(PB1, PB2, PB3, PB4)는 반도체 소자(3100)의 전기적 특성을 검출하는 데 이용될 수 있다. 상기 복수의 측정부(PB1, PB2, PB3, PB4)를 통하여 검사장비의 측정단자가 상기 제1 및 제2 전극(3141, 3142)에 접촉되고 반도체 소자(3100)의 전기적 특성을 검출할 수 있다.
이어서, 도 46a 및 도 46b에 도시된 바와 같이, 제1 본딩패드(3171)와 제2 본딩패드(3172)가 형성될 수 있다.
도 46a는 실시 예에 따른 반도체 소자 제조방법에 따라 형성된 제1 및 제2 본딩패드의 형상을 나타낸 평면도이고, 도 46b는 도 46a에 도시된 단위 공정이 수행된 결과물을 나타낸 평면도이다.
실시 예에 의하면, 도 46a에 도시된 형상으로 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)가 형성될 수 있다. 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)는 상기 보호층(3150) 위에 배치될 수 있다.
상기 제1 본딩패드(3171)는 상기 반사층(3160) 위에 배치될 수 있다. 상기 제1 본딩패드(3171)는 상기 제1 전극(3141) 위에 배치될 수 있다.
상기 제2 본딩패드(3172)는 상기 반사층(3160) 위에 배치될 수 있다. 상기 제2 본딩패드(3172)는 상기 제2 전극(3142) 위에 배치될 수 있다. 상기 제2 본딩패드(3172)는 상기 제1 본딩패드(3171)와 이격되어 배치될 수 있다.
상기 제1 본딩패드(3171)는 상기 보호층(3150)에 제공된 상기 복수의 제4 개구부(h4)를 통하여 상기 제1 전극(3141)의 상부 면에 접촉될 수 있다. 상기 복수의 제4 개구부(h4)는 상기 제2 개구부(h2)와 수직 방향에서 서로 중첩되지 않고 어긋나도록 배치될 수 있다. 상기 복수의 제4 개구부(h4)와 상기 제2 개구부(h2)가 서로 수직으로 어긋나는 경우, 상기 제1 본딩패드(3171)로 주입되는 전류가 상기 제1 전극(3141)의 수평 방향으로 골고루 퍼질 수 있고, 따라서 상기 복수의 제4 개구부(h4)에서 전류가 골고루 주입될 수 있다.
또한, 상기 제2 본딩패드(3172)는 상기 보호층(3150)에 제공된 상기 복수의 제3 개구부(h3)를 통하여 상기 제2 전극(3142)의 상부 면에 접촉될 수 있다. 상기 복수의 제3 개구부(h3)는 상기 복수의 제1 개구부(h1)와 수직 방향에서 서로 중첩되지 않도록 배치되는 경우 상기 제2 본딩패드(3172)로 주입되는 전류가 상기 제2 전극(3142)의 수평 방향으로 골고루 퍼질 수 있다. 이에 따라, 상기 복수의 제3 개구부(h3)에서 전류가 골고루 주입될 수 있다.
이와 같이 실시 예에 따른 반도체 소자(3100)에 의하면, 상기 제1 본딩패드(3171)와 상기 제1 전극(3141)은 상기 복수의 제4 개구부(h4) 영역에서 접촉될 수 있다. 또한, 상기 제2 본딩패드(3172)와 상기 제2 전극(3142)이 복수의 영역에서 접촉될 수 있다. 이에 따라, 실시 예에 의하면, 복수의 영역을 통해 전원이 공급될 수 있으므로, 접촉 면적 증가 및 접촉 영역의 분산에 따라 전류 분산 효과가 발생되고 동작전압이 감소될 수 있는 장점이 있다.
실시 예에 의하면, 상기 제1 본딩패드(3171)와 상기 제2 전극패드(3172)에 전원이 인가됨에 따라, 상기 발광 구조물(3110)이 발광될 수 있게 된다.
이와 같이 실시 예에 따른 반도체 소자(3100)에 의하면, 상기 제1 본딩패드(3171)와 상기 제1 전극(3141)이 복수의 영역에서 접촉될 수 있다. 또한, 상기 제2 본딩패드(3172)와 상기 제2 전극(3142)이 복수의 영역에서 접촉될 수 있다. 이에 따라, 실시 예에 의하면, 복수의 영역을 통해 전원이 공급될 수 있으므로, 접촉 면적 증가 및 접촉 영역의 분산에 따라 전류 분산 효과가 발생되고 동작전압이 감소될 수 있는 장점이 있다.
실시 예에 따른 반도체 소자는 플립칩 본딩 방식으로 외부 전원에 연결될 수 있다. 예로서, 반도체 소자 패키지를 제조함에 있어, 상기 제1 본딩패드(3171)의 상부 면과 상기 제2 본딩패드(3172)의 상부 면이 서브 마운트, 리드 프레임, 또는 회로기판 등에 부착되도록 배치될 수 있다.
실시 예에 따른 반도체 소자가 플립칩 본딩 방식으로 실장되어 반도체 소자 패키지로 구현되는 경우, 상기 발광 구조물(3110)에서 제공되는 빛은 상기 기판(3105)을 통하여 방출될 수 있다. 상기 발광 구조물(3110)에서 방출되는 빛은 상기 반사층(3160)에서 반사되어 상기 기판(3105) 방향으로 방출될 수 있다. 또한, 상기 발광 구조물(3110)에서 방출되는 빛은 상기 발광 구조물(3110)의 측면 방향으로도 방출될 수 있다.
또한, 실시 예에 따른 반도체 소자 및 반도체 소자 패키지에 의하면, 넓은 면적을 갖는 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)가 전원을 제공하는 회로기판에 직접 본딩될 수 있으므로 플립칩 본딩 공정이 쉽고 안정적으로 진행될 수 있다.
한편, 실시 예에 따른 반도체 소자에 의하면, 반도체 소자(3100)의 상부 방향에서 보았을 때, 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)의 면적의 합은, 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)가 배치된 상기 반도체 소자(3100)의 상부 면 전체 면적의 60%에 비해 같거나 작게 제공될 수 있다.
예로서, 상기 반도체 소자(3100)의 상부 면 전체 면적은 상기 발광 구조물(3110)의 제1 도전형 반도체층(3111)의 하부 면의 가로 길이 및 세로 길이에 의하여 정의되는 면적에 대응될 수 있다. 또한, 상기 반도체 소자(3100)의 상부 면 전체 면적은 상기 기판(3105)의 상부 면 또는 하부 면의 면적에 대응될 수 있다.
또한, 상기 반도체 소자의 상부 방향에서 보았을 때, 상기 제1 본딩패드(3171)의 면적과 상기 제2 본딩패드(3172)의 면적의 합은 상기 반도체 소자(3100)의 전체 면적의 30%에 비해 같거나 크게 제공될 수 있다.
이와 같이, 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)의 면적의 합이 상기 반도체 소자(3100)의 전체 면적의 30%에 비해 같거나 크게 제공되도록 함으로써, 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)를 통하여 안정적인 실장이 수행될 수 있고, 상기 반도체 소자(3100)의 전기적인 특성을 확보할 수 있게 된다.
실시 예에 따른 반도체 소자(3100)는, 광 추출 효율 및 본딩의 안정성 확보를 고려하여, 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)의 면적의 합이 상기 반도체 소자(3100)의 전체 면적의 30% 이상이고 60% 이하로 선택될 수 있다.
상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)의 면적의 합이 상기 반도체 소자(3100)의 전체 면적의 30% 이상 내지 100% 이하인 경우, 상기 반도체 소자(3100)의 전기적 특성을 확보하고, 반도체 소자 패키지에 실장되는 본딩력을 확보하여 안정적인 실장이 수행될 수 있다.
또한, 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172) 사이에는 적정 간격이 제공되어야 반도체 소자 패키지 제조 시 프레임에 실장되는 과정에서 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)가 전기적으로 연결되는 것을 방지할 수 있다. 이러한 점을 고려하여 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)의 면적의 합이 상기 반도체 소자(3100)의 전체 면적의 60% 이하가 되도록 설정될 수 있다.
실시 예에서는 상기 반도체 소자(3100)의 전기적 특성과 반도체 소자 패키지에 실장되는 본딩력을 확보하고, 신뢰성을 향상시키기 위해, 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)의 면적의 합이 상기 반도체 소자(3100)의 전체 면적의 30% 이상 내지 60% 이하로 선택하였다.
실시 예에 의하면, 상기 반사층(3160)에 의하여, 상기 발광 구조물(3110)로부터 방출되는 빛이 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)에 입사되지 않고 반사될 수 있게 된다. 이에 따라, 실시 예에 의하면, 상기 발광 구조물(3110)에서 생성되어 방출되는 빛이 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)에 입사되어 손실되는 것을 최소화할 수 있다.
또한, 실시 예에 따른 반도체 소자(3100)에 의하면, 상기 반사층(3160)이 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172) 사이에 배치되므로, 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172) 사이로 빛이 방출되는 것을 방지할 수 있다.
또한, 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172) 사이의 최소 간격은 125 마이크로 미터에 비해 같거나 크게 제공될 수 있다. 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172) 사이의 최소 간격은 상기 반도체 소자(3100)가 실장 되는 패키지 몸체의 제1 전극패드와 제2 전극패드 간의 간격을 고려하여 선택될 수 있다.
또한, 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172) 사이의 간격이 300 마이크로 미터 이하로 제공되어야 상기 반도체 소자 패키지의 제1 패드부 및 제2 패드부와 상기 반도체 소자의 제1 본딩패드(3171) 및 제2 본딩패드(3172)가 충분한 본딩력을 가지며 본딩될 수 있고, 상기 반도체 소자(3100)의 전기적 특성이 확보될 수 있다.
상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172) 사이의 최소 간격은 광학적 특성을 확보하고 공정 마진을 확보하기 위해 125 마이크로 미터보다 크게 배치되고, 전기적 특성과 본딩력에 의한 신뢰성을 확보하기 위해 300 마이크로 미터보다 작게 배치될 수 있다.
실시 예에서는 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172) 사이의 간격으로서, 125 마이크로 미터 이상 300 마이크로 이하를 예시하였다. 그러나, 이에 한정하지 않고, 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172) 사이의 간격은, 반도체 소자 패키지의 전기적 특성 또는 신뢰성을 향상시키기 위해서 125 마이크로 미터보다 작게 배치될 수도 있고, 광학적 특성을 향상시키기 위해서 300 마이크로 미터보다 크게 배치될 수도 있다.
실시 예에 의하면, 상기 반사층(3160)에 의하여, 상기 발광 구조물(3110)로부터 방출되는 빛이 상기 제1 전극(3141)과 상기 제2 전극(3142)에 입사되지 않고 반사될 수 있게 된다. 이에 따라, 상기 발광 구조물(3110)에서 생성되어 방출되는 빛이 상기 제1 전극(3141)과 상기 제2 전극(3142)에 입사되어 손실되는 것을 최소화할 수 있다.
앞에서 설명된 바와 같이, 실시 예에 따른 반도체 소자(3100)는 예를 들어 플립칩 본딩 방식으로 실장되어 반도체 소자 패키지 형태로 제공될 수 있다. 이때, 반도체 소자(3100)가 실장되는 패키지 몸체가 수지 등으로 제공되는 경우, 상기 반도체 소자(3100)의 하부 영역에서, 상기 반도체 소자(3100)로부터 방출되는 단파장의 강한 빛에 의하여 패키지 몸체가 변색되거나 균열이 발생될 수 있다.
그러나, 실시 예에 따른 반도체 소자(3100)에 의하면 상기 제1 본딩패드(3171)와 상기 제2 본딩패드(3172)가 배치된 영역 사이로 빛이 방출되는 것을 방지할 수 있으므로, 상기 반도체 소자(3100)의 하부 영역에 배치된 패키지 몸체가 변색되거나 균열되는 것을 방지할 수 있다.
한편, 실시 예에 따른 반도체 소자(3100)에 의하면, 상기 제1 본딩패드(3171) 및 상기 제2 본딩패드(3172)는 Sn층 또는 In층을 포함할 수 있다. 예로서, 상기 제1 및 제2 본딩패드(3171, 3172)는 상기 보호층(3150) 위에 배치된 Ag층과 상기 Ag층 위에 배치된 Sn층 또는 In층을 포함할 수 있다.
실시 예에 따른 상기 제1 및 제2 본딩패드(3171, 3172)가 Ag층과 Sn층을 포함하는 경우, 반도체 소자 패키지를 제조하는 과정에서 패키지 몸체에 제공된 프레임 또는 패드부 간의 본딩 과정에서 금속간 화합물(IMC: InterMetallic Compound)층이 형성될 수 있다.
이때, 상기 금속간 화합물(IMC)층은 상기 제1 및 제2 본딩패드(3171, 3172)에 포함된 물질과 패키지의 프레임 또는 패드부에 포함된 물질 간의 반응에 의하여 형성될 수 있다. 예로서, 상기 금속간 화합물(IMC)층은 Ag와 Sn을 포함할 수 있다. 또한, 금속간 화합물층은 AgSn층을 포함할 수 있다.
금속간 화합물(IMC)층의 형성을 이용하는 반도체 소자 패키지 및 반도체 소자 패키지 제조방법에 의하면, 실시 예에 따른 반도체 소자(3100)의 제1 및 제2 본딩패드(3171, 3172)와 패키지 몸체의 프레임 간의 결합에 의한 금속간 화합물층의 용융점이 일반적인 본딩 물질의 용융점에 비해 더 높은 값을 갖도록 선택될 수 있다.
따라서, 실시 예에 따른 반도체 소자 소자 패키지는 메인 기판 등에 리플로우(reflow) 공정을 통해 본딩되는 경우에도 리멜팅(re-melting) 현상이 발생되지 않으므로 전기적 연결 및 물리적 본딩력이 열화되지 않는 장점이 있다.
또한, 실시 예에 따른 반도체 소자 패키지 및 반도체 소자 패키지 제조방법에 의하면, 반도체 소자를 패키지 몸체에 실장하는 프리 본딩 공정 및 에어 리플로우 공정이 상대적으로 저온에서 수행될 수 있으므로, 반도체 소자 패키지를 제조하는 공정에서 상기 패키지 몸체가 고온에 노출되지 않게 된다. 따라서, 실시 예에 의하면, 상기 패키지 몸체가 고온에 노출되어 손상되거나 변색이 발생되는 것을 방지할 수 있다.
이에 따라, 패키지 몸체를 구성하는 물질에 대한 선택 폭이 넓어질 수 있게 된다. 실시 예에 의하면, 패키지 몸체는 세라믹 등의 고가의 물질뿐만 아니라, 상대적으로 저가의 수지 물질을 이용하여 제공될 수도 있다.
예를 들어, 패키지 몸체는 PPA(PolyPhtalAmide) 수지, PCT(PolyCyclohexylenedimethylene Terephthalate) 수지, EMC(Epoxy Molding Compound) 수지, SMC(Silicone Molding Compound) 수지를 포함하는 그룹 중에서 선택된 적어도 하나의 물질을 포함할 수 있다.
상기 제1 본딩패드(3171) 및 상기 제2 본딩 패드(3172)가 Sn 또는 In을 포함하는 저융점의 금속 물질을 포함하고, 반도체 소자 패키지 제조 과정에서 금속간 화합물(IMC)이 형성되는 경우에 대한 설명 및 장점에 대해서는 뒤에서 도면을 참조하여 더 살펴 보기로 한다.
한편, 반도체 소자(3100)의 전기적 특성을 검출하는 방안으로서 검사장비의 측정단자를 상기 제1 본딩패드(3171) 및 상기 제2 본딩패드(3172)에 접촉하여 전기적 특성을 측정하는 방법이 이용될 수 있다.
그런데, 상기 제1 및 제2 본딩패드(3171, 3172)가 Sn 또는 In 등의 저융점 금속 물질을 포함하는 경우, 검사가 수행되는 과정에서 검사장비의 측정단자가 상기 제1 및 제2 본딩패드(3171, 3172)에 접촉됨에 따라 Sn 또는 In에 의한 오염 등의 부작용으로 인하여 측정결과가 왜곡되어 검출되는 현상이 발생될 수 있다.
예를 들어, 반도체 소자(3100)의 실제 동작전압(Vf) 특성은 정상이지만 검사장비의 측정단자가 오염됨에 따라 동작전압이 높게 측정되거나 실제 동작전압과 다른 값을 갖는 것으로 검출되는 오류가 발생될 수 있다.
실시 예에 의하면, 상기 보호층(3150)에 제공된 복수의 측정부(PB1, PB2, PB3, PB4)를 통하여 상기 제1 전극(3141)과 상기 제2 전극(3142)에 검사장비의 측정단자를 직접 접촉시키고 반도체 소자(3100)의 전기적 특성을 검출할 수 있다.
상기 제1 및 제3 측정부(PB1, PB3)는 상기 제1 본딩패드(3171)에 제공된 제1 및 제3 리세스(R1, R3)를 통하여 노출될 수 있다. 또한, 상기 제2 및 제4 측정부(PB2, PB4)는 상기 제2 본딩패드(3172)에 제공된 제2 및 제4 리세스(R2, R4)를 통하여 노출될 수 있다.
따라서, 실시 예에 따른 반도체 소자(3100)에 의하면, 반도체 소자(3100)의 전기적 특성을 검출함에 있어 검사장비의 측정단자가 상기 제1 및 제2 본딩패드(3171, 3172)에 접촉될 필요가 없으므로 측정단자가 오염되지 않을 수 있으며, 반도체 소자(3100)의 왜곡되지 않은 전기적 특성을 정확하게 검출할 수 있게 된다.
한편, 다른 실시 예에 의하면, 도 29 내지 도 31을 참조하여 설명된 바와 유사하게, 상기 제1 전극(3141)과 상기 제2 본딩패드(3172)는 서로 어긋나도록 배치될 수도 있다. 상기 제2 본딩패드(3172)의 상면에 수직한 제1 방향에서 보았을 때, 상기 제1 전극(3141)과 상기 제2 본딩패드(3172)는 상기 제1 방향에서 서로 중첩되지 않게 배치될 수도 있다. 또한, 상기 제2 전극(3142)과 상기 제1 본딩패드(3171)는 서로 어긋나도록 배치될 수도 있다. 상기 제1 본딩패드(3171)의 상면에 수직한 제1 방향에서 보았을 때, 상기 제2 전극(3142)과 상기 제1 본딩패드(3171)는 상기 제1 방향에서 서로 중첩되지 않게 배치될 수도 있다.
그러면, 도 47 내지 도 50을 참조하여, 반도체 소자의 제1 본딩패드 및 제2 본딩 패드가 Sn 또는 In을 포함하는 저융점의 금속 물질을 포함하고, 반도체 소자 패키지 제조 과정에서 금속간 화합물(IMC)층이 형성되는 경우에 대해 살펴 보기로 한다.
먼저, 도 47은 본 발명의 실시 예에 따른 반도체 소자 패키지를 나타낸 도면이다. 도 47을 참조하여 실시 예에 따른 반도체 소자 패키지를 설명함에 있어, 이상에서 설명된 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.
실시 예에 따른 반도체 소자 패키지(3800)는, 도 47에 도시된 바와 같이, 반도체 소자(3650), 패드부(3210), 리드 프레임(3220), 패키지 몸체(3230), 메인기판(3300)을 포함할 수 있다.
상기 반도체 소자(3650)는 패키지 몸체(3230)에 제공된 상기 패드부(3210)에 전기적으로 연결될 수 있다. 상기 패드부(3210)는 하부에 배치된 상기 메인기판(3300)에 전기적으로 연결될 수 있다. 예로서, 상기 패드부(3210)는 하부에 배치된 상기 리드 프레임(3220)을 통하여 상기 메인기판(3300)에 전기적으로 연결될 수 있다.
상기 패드부(3210)는 상기 리드 프레임(3220)과 일체로 제공될 수도 있고, 서로 분리된 구조로 제공될 수도 있다.
상기 반도체 소자(3650)는 상기 리드 프레임(3220) 위에 제공된 상기 패드부(3210)에 배치될 수 있다. 상기 반도체 소자(3650) 위에는 몰딩부(3240)가 배치될 수 있다. 예로서, 상기 몰딩부(3240)는 상기 반도체 소자(3650)로부터 제공되는 빛을 입사 받고 파장 변환된 빛을 방출하는 파장변환 입자를 포함할 수 있다.
실시 예에 따른 반도체 소자 패키지(3800)는, 도 47에 도시된 바와 같이, 상기 패드부(3210) 위에 배치된 금속간 화합물(IMC)층(3710)과 상기 리드 프레임(3220) 아래에 배치된 본딩층(3310)을 포함할 수 있다.
예로서, 상기 금속간 화합물(IMC)층(3710)은 상기 반도체 소자(3650)가 상기 패드부(3210)에 실장되는 과정에서 형성될 수 있다. 또한, 상기 본딩층(3310)은 솔더링 등의 본딩 공정에 이용되는 본딩 물질을 포함할 수 있다. 예로서, 상기 본딩층(3310)은 Sn, In을 포함하는 저 융점 본딩 물질 중에서 선택된 적어도 하나 또는 그 합금을 포함할 수 있다.
실시 예에 의하면, 상기 금속간 화합물(IMC)층(3710)은 상기 본딩층(3310)에 비해 더 높은 용융점을 가질 수 있다. 또한, 상기 금속간 화합물(IMC)층(3710)은 상기 본딩층(3310)의 용융점 아래에서 형성될 수 있다.
실시 예에 따른 반도체 소자 패키지(3800) 제조방법에 의하면, 상기 반도체 소자(3650)와 상기 패드부(3210) 간의 본딩 공정은 상대적으로 저온의 제1 온도에서 수행될 수 있다. 또한, 상기 반도체 소자(3650)와 상기 패드부(3210) 간의 본딩 공정은 상대적으로 낮은 제1 압력을 가하면서 수행될 수 있다.
그리고, 상기 리드 프레임(3220)과 상기 메인기판(3300) 간의 본딩 공정은 상대적으로 고온의 제2 온도에서 수행될 수 있다. 또한, 상기 리드 프레임(3220)과 상기 메인기판(3300) 간의 본딩 공정은 상대적으로 높은 제2 압력을 가하면서 수행될 수 있다.
그러나, 이상에서 설명된 바와 같이, 상기 금속간 화합물(IMC)층(3710)의 용융점이 상기 제2 온도에 비해 더 높으므로, 상기 리드 프레임(3220)과 상기 메인기판(3300) 간의 본딩을 위한 리플로우(reflow) 공정에서 상기 반도체 소자(3650)와 상기 패드부(3210) 간의 결합력이 열화되지 않게 된다.
또한, 이상에서 설명된 바와 같이, 상기 반도체 소자(3650)와 상기 패드부(3210) 간의 본딩 공정은 비교적 낮은 상기 제1 온도에서 수행될 수 있게 된다. 이에 따라, 실시 예에 의하면 상기 반도체 소자(3650)와 상기 패드부(3210) 간의 본딩 과정에서 상기 패키지 몸체(3230)가 손상되거나 변색이 발생되는 것을 방지할 수 있게 된다.
실시 예에 의하면, 상기 반도체 소자(3650)와 상기 패드부(3210) 간의 본딩 공정은 비교적 낮은 상기 제1 온도에서 수행될 수 있으므로, 상기 패키지 몸체(3230)를 구성하는 물질에 대한 선택 폭이 넓어질 수 있게 된다. 실시 예에 의하면, 상기 패키지 몸체(3230)는 세라믹 등의 고가의 물질뿐만 아니라, 상대적으로 저가의 수지 물질을 이용하여 제공될 수도 있다.
한편, 도 48은 본 발명의 실시 예에 따른 반도체 소자의 다른 예를 나타낸 도면이고, 도 49는 본 발명의 실시 예에 따른 반도체 소자 패키지에 적용된 프레임의 예를 나타낸 도면이다.
도 48 및 도 49를 참조하여 실시 예에 따른 반도체 소자 및 반도체 소자 패키지를 설명함에 있어, 도 32 내지 도 47을 참조하여 설명된 부분과 중복되는 사항에 대해서는 설명이 생략될 수 있다.
실시 예에 따른 반도체 소자(3500)는, 도 48에 도시된 바와 같이, 반도체층(3510)을 포함할 수 있다. 도 48에 도시된 반도체 소자(3500)는 상기 반도체층(3510)에 외부로부터 전원이 공급되는 일부 영역만이 도시된 것이다. 상기 반도체층(3510)은 n형의 도펀트를 포함하는 제1 도전형 반도체층으로 제공될 수 있다. 또한, 상기 반도체층(3510)은 p형의 도펀트를 포함하는 제2 도전형 반도체층으로 제공될 수도 있다.
또한, 실시 예에 따른 반도체 소자(3500)는, 도 48에 도시된 바와 같이, 금속층(3520)을 포함할 수 있다.
상기 금속층(3520)은 상기 반도체층(3510) 위에 배치될 수 있다. 상기 금속층(3510)은 단일층으로 제공될 수도 있으며, 복수의 층으로 제공될 수도 있다. 예로서, 상기 금속층(3510)은 접착 금속층, 반사 금속층, 배리어 금속층 중에서 적어도 하나의 층을 포함할 수 있다.
예로서, 상기 금속층(3520)은 수십 나노미터의 두께로 제공될 수 있다. 상기 금속층(3520)은 20 마이크로 미터 내지 40 마이크로 미터의 두께로 제공될 수 있다.
실시 예에 의하면, 상기 접착 금속층은 상기 반도체층(3510)과의 접착력이 우수한 물질을 포함할 수 있다. 상기 접착 금속층은 예로서, Cr, Ti 등의 물질을 포함하는 그룹 중에서 선택된 적어도 하나 또는 그 합금을 포함할 수 있다. 상기 접착 금속층은 단일층 또는 복수의 층으로 제공될 수 있다.
상기 반사 금속층은 상기 반도체 소자(3500)로부터 방출되는 빛의 파장 대역에 대해 반사도가 높은 물질을 포함할 수 있다. 상기 반사 금속층은 예로서, Al, Ag, Rh 등의 물질을 포함하는 그룹 중에서 선택된 적어도 하나 또는 그 합금을 포함할 수 있다. 상기 반사 금속층은 단일층 또는 복수의 층으로 제공될 수 있다.
상기 배리어 금속층은 상기 반도체 소자(3500)가 패키지 몸체 등의 프레임에 본딩되는 과정에서 본딩 물질이 상기 반도체층(3510)으로 확산되는 것을 방지할 수 있는 물질을 포함할 수 있다. 상기 배리어 금속층은 예로서, Ni, Cr, Ti, Cu, Pt, Au 등의 물질을 포함하는 그룹 중에서 선택된 적어도 하나 또는 그 합금을 포함할 수 있다. 상기 배리어 금속층은 단일층 또는 복수의 층으로 제공될 수 있다.
실시 예에 의하면, 상기 금속층(3520)은 상기 반도체층(3510)의 제1 도전형 반도체층에 전기적으로 연결된 제1 전극과 상기 반도체층(3510)의 제2 도전형 반도체층에 전기적으로 연결된 제2 전극을 포함할 수 있다.
한편, 실시 예에 따른 반도체 소자(3500)는, 도 48에 도시된 바와 같이, 제1 Ag층(3530)과 Sn층(3550)을 포함할 수 있다.
상기 제1 Ag층(3530)은 상기 반도체층(3510) 위에 배치될 수 있다. 상기 제1 Ag층(3530)은 상기 금속층(3520) 위에 배치될 수 있다. 상기 Sn층(3550)은 상기 제1 Ag층(3530) 위에 배치될 수 있다.
실시 예에 의하면, 상기 제1 Ag층(3530)과 상기 Sn층(3550)은 추후 실시 예에 따른 반도체 소자(3500)가 반도체 소자 패키지의 프레임에 본딩되는 과정에서 금속간 화합물(IMC)층을 형성하게 된다. 실시 예에 따른 금속간 화합물(IMC)층 형성 과정에 대해서는 뒤에서 다시 설명하기로 한다.
또한, 실시 예에 따른 반도체 소자(3500)는, 도 48에 도시된 바와 같이, 제1 배리어층(3540)과 제2 배리어층(3560)을 포함할 수 있다.
상기 제1 배리어층(3540)은 상기 제1 Ag층(3530) 위에 배치될 수 있다. 상기 제1 배리어층(3540)은 상기 제1 Ag층(3530)과 상기 Sn층(3550) 사이에 배치될 수 있다.
상기 Sn층(3550)은 상기 제1 배리어층(3540) 위에 배치될 수 있다. 상기 Sn층(3550)은 상기 제1 배리어층(3540)과 상기 제2 배리어층(3560) 사이에 배치될 수 있다.
상기 제1 배리어층(3540)과 상기 제2 배리어층(3560)은 예로서, Ni, Cr, Ti, Cu, Pt, Au 등의 물질을 포함하는 그룹 중에서 선택된 적어도 하나 또는 그 합금을 포함할 수 있다. 상기 제1 배리어층(3540)과 상기 제2 배리어층(3560)은 단일층 또는 복수의 층으로 제공될 수 있다.
예로서, 상기 제1 배리어층(3540)은 상기 제1 Ag층(3530)이 산화되는 것을 방지하는 기능을 제공할 수 있다. 또한, 상기 제2 배리어층(3560)은 상기 Sn층(3550)이 산화되는 것을 방지하는 기능을 제공할 수 있다.
또한, 상기 제2 배리어층(3560)은 실시 예에 따른 반도체 소자(3500)가 패키지 몸체 등의 프레임에 본딩되는 과정에서 프레임과의 접착력을 향상시키는 기능을 제공할 수 있다.
상기 제1 배리어층(3540)과 상기 제2 배리어층(3560)은 같은 물질로 형성될 수도 있고, 또한 서로 다른 물질로 형성될 수도 있다. 상기 제1 배리어층(3540)과 상기 제2 배리어층(3560)은 수십 나노미터의 두께로 제공될 수 있다. 예로서, 상기 제1 배리어층(3540)과 상기 제2 배리어층(3560)은 20 나노미터 내지 40 나노미터의 두께로 제공될 수 있다.
한편, 실시 예에 따른 반도체 소자(3500)에 의하면, 상기 금속층(3520)과 상기 반도체층(3510) 사이에 상기 반도체층(3510)에 전기적으로 접속된 별도의 전도성 물질이 더 제공될 수도 있다. 또한, 다른 실시 예에 따른 반도체 소자(3500)에 의하면, 상기 금속층(3520)이 제공되지 않고, 상기 제1 Ag층(3530)이 상기 반도체층(3510)에 직접 접촉되어 배치될 수도 있다.
또한, 실시 예에 따른 반도체 소자(3500)에 의하면, 상기 제1 배리어층(3540)과 상기 제2 배리어층(3560) 중에서 적어도 하나가 제공될 수 있다. 또한, 다른 실시 예에 따른 반도체 소자(3500)에 의하면, 상기 제1 배리어층(3540)과 상기 제2 배리어층(3560)이 모두 제공되지 않도록 선택될 수도 있다.
상기 제1 Ag층(3530)의 양은 상기 Sn층(3550)의 양에 비하여 질량 퍼센트(Wt%) 기준으로 2.73 배 보다 작게 제공될 수 있다. 상기 Sn층(3550)의 양이 상기 제1 Ag층(3530)의 양에 비하여 질량 퍼센트(Wt%) 기준으로 1/2.73 보다 크게 제공될 수 있다.
상기 제1 Ag층(3530)과 상기 Sn층(3550)이 금속간 화합물(IMC)층을 형성하는 경우, Ag의 양과 Sn의 양이 질량 퍼센트(Wt%) 기준으로 2.73:1의 비율로 결합이 진행될 수 있다. 또한, Ag의 원자량이 107.8682 이고, Sn의 원자량이 118.710 이므로, At% 기준으로 보면, Ag와 Sn은 3:1의 비율로 결합이 진행될 수 있다.
그런데, 실시 예에 따른 상기 Sn층(3550)은 상기 제1 Ag층(3530)뿐만 아니라, 상기 반도체 소자(3500)가 본딩될 패키지 몸체의 프레임에 제공된 금속층과도 금속간 화합물(IMC)층을 형성할 수 있어야 한다.
이에 따라, 상기 Sn층(3550)과 상기 제1 Ag층(3530)의 양은, 상기 Sn층(3550)과 상기 제1 Ag층(3530) 간의 금속간 화합물(IMC)층이 형성될 때, 상기 Sn층(3550)이 남을 수 있도록 각 층의 양이 선택되어야 한다.
이는 상기 Sn층(3550)이 상기 제1 Ag층(3530) 뿐만 아니라 프레임과도 금속간 화합물(IMC)층을 형성할 수 있어야, 실시 예에 따른 반도체 소자와 프레임에 제공된 패드부 간에 안정적인 본딩 결합력이 제공될 수 있기 때문이다.
예로서, 상기 제1 Ag층(3530)과 상기 Sn층(3550)은 각각 수 마이크로 미터의 두께로 제공될 수 있다. 상기 제1 Ag층(3530)의 두께는 상기 Sn층(3550)의 두께에 비하여 0.47 배 보다 작게 제공될 수 있다.
실시 예에 의하면 상기 Sn층(3550)의 두께는 2 마이크로 미터 내지 4 마이크로 미터로 제공될 수 있다. 그리고, 상기 제1 Ag층(3530)의 두께는 0.6 마이크로 미터 내지 1.8 마이크로 미터로 제공될 수 있다.
실시 예에 따른 반도체 소자(3500)에 의하면, 상기 반도체층(3510) 위에 배치된 층들은 본딩패드로 지칭될 수도 있다. 상기 반도체층(3510)은 본딩패드를 통하여 전원을 공급받을 수 있다.
예로서, 실시 예에 따른 본딩패드는 Ag층/Au층/Sn층/Au층을 포함할 수 있다. 또한, 실시 예에 따른 본딩패드는 Ti층/Ag층/Au층/Sn층/Au층을 포함할 수 있다. 또한, 실시 예에 따른 본딩패드는 Ag층/Au층/Sn층, Ag층/Sn층/Au층, 또는 Ag층/Sn층을 포함할 수도 있다.
한편, 본 발명의 실시 예에 따른 반도체 소자 패키지에 적용된 프레임(3600)은, 도 49에 도시된 바와 같이, 복수의 층으로 제공될 수 있다.
실시 예에 따른 프레임(3600)은, 도 49에 도시된 바와 같이, 제1층(3610), 제2층(3620), 제2 Ag층(3630)을 포함할 수 있다.
참고로, 도 49에 도시된 실시 예에 따른 프레임(3600)은 도 48을 참조하여 설명된 상기 반도체 소자(3500)가 본딩되기 전의 상태를 나타낸 것이다.
상기 제1층(3610)은 상기 프레임(3600)의 기본 지지부재이며 예로서 Cu층으로 제공될 수 있다. 또한, 상기 제2층(3620)은 가공된 상기 제1층(3610)의 상면에 도금층으로 형성될 수 있다. 예로서, 상기 제2층(3620)은 Ni 도금층으로 제공될 수 있으며, 상면이 평탄하게 제공될 수 있다.
실시 예에 따른 프레임(3600)은 상기 제2 Ag층(3630)을 포함할 수 있다. 상기 제2 Ag층(3630)은 도 48을 참조하여 설명된 상기 반도체 소자(3500)가 본딩되는 과정에서 상기 Sn층(3550)과의 결합에 의하여 금속간 화합물(IMC)층을 형성할 수 있다.
예로서, 상기 제1층(3610)의 두께는 수십 마이크로 미터 내지 수백 마이크로 미터로 제공될 수 있다. 또한, 상기 제2층(3620)의 두께는 수 마이크로 미터로 제공될 수 있다. 또한, 상기 제2 Ag층(3630)의 두께는 수 마이크로 미터로 제공될 수 있다.
실시 예에 의하면, 상기 제2 Ag층(3630)의 두께는 Ag 물질과 함께 결합되어 금속간 화합물(IMC)층을 형성할 상기 반도체 소자(3500)에 제공된 상기 Sn층(3550)의 양에 따라 그 두께 및 양이 선택될 수 있다.
또한, 상기 제2층(3620)이 Ni층으로 형성되는 경우, Ni층은 열 팽창에 대한 변화가 작은 것으로 알려져 있다. 이에 따라, 패키지 몸체가 열 팽창에 의하여 그 크기 또는 배치 위치가 변화되는 경우에도, 상기 Ni층에 의하여 상부에 본딩된 본딩패드의 위치가 안정적으로 고정될 수 있게 된다. 상기 제2층(3620)의 두께는 예로서 1 마이크로 미터 내지 2 마이크로 미터로 제공될 수 있다.
다음으로, 실시 예에 따른 반도체 소자(3500)가 프레임(3600)에 본딩된 반도체 소자 패키지에서 금속간 화합물(IMC)층이 형성된 예에 대해 살펴 보기로 한다.
도 50은 본 발명의 실시 예에 따른 반도체 소자 패키지에 적용된 금속간 화합물(IMC)층을 설명하는 도면이다.
도 50을 참조하여 실시 예에 따른 반도체 소자 패키지에 적용된 금속간 화합물층을 설명함에 있어 이상에서 설명된 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.
실시 예에 따른 반도체 소자 패키지(3700)는, 도 50에 도시된 바와 같이, 프레임(3600), 금속간 화합물(IMC)층(3710), 반도체층(3510)을 포함할 수 있다.
상기 프레임(3600)은 도 49를 참조하여 설명된 제1층(3610)과 제2층(3620)을 포함할 수 있다. 상기 금속간 화합물(IMC)층(3710)은 상기 프레임(3600) 위에 배치될 수 있다. 상기 금속간 화합물(IMC)층(3710)은 상기 프레임(3600)과 상기 반도체층(3510) 사이에 배치될 수 있다. 상기 반도체층(3510)은 상기 금속간 화합물(IMC)층(3710) 위에 배치될 수 있다.
상기 금속간 화합물(IMC)층(3710)은 Ag와 Sn을 포함하는 금속간 화합물(IMC)층으로 제공될 수 있다. 상기 금속간 화합물(IMC)층(3710)은, 도 48 및 도 49을 참조하여 설명된 바와 같이, 상기 제1 및 제2 Ag층(3530, 3630)과 상기 Sn층(3550) 간의 결합에 의하여 형성될 수 있다.
실시 예에 따른 상기 금속간 화합물(IMC)층(3710)은, 실시 예에 따른 반도체 소자(3500)가 상기 프레임(3600) 위에 배치되고 에어 리플로우(air reflow)가 수행되는 공정에서 형성될 수 있다.
실시 예에 의하면, 에어 리플로우(air reflow) 공정에 의하여, 상기 Sn층(3550)에 포함된 Sn 물질이 상기 제1 Ag층(3530) 방향으로 확산되고 결합됨에 따라, Sn 물질과 Ag 물질에 의한 상기 금속간 화합물(IMC)층(3710)이 형성될 수 있다. 또한, 에어 리플로우(air reflow) 공정에 의하여, 상기 Sn층(3550)에 포함된 Sn 물질이 상기 제2 Ag층(3630) 방향으로 확산되고 결합됨에 따라, Sn 물질과 Ag 물질에 의한 상기 금속간 화합물(IMC)층(3710)이 형성될 수 있다.
예로서, 상기 금속간 화합물(IMC)층(3710)은 Ag의 양과 Sn의 양이 질량 퍼센트(Wt%) 기준으로 2.73:1의 비율로 형성될 수 있다.
한편, 실시 예에 의하면, 상기 금속간 화합물(IMC)층(3710)은 Ag와 Sn의 조성비가 일정 범위 내에서 변화되어 형성될 수도 있다. 예로서, 상기 금속간 화합물(IMC)층(3710)은 Ag의 양이 질량 퍼센트(Wt%)를 기준으로 Sn의 양에 비해 2.27:1 내지 3.18:1의 범위로 제공될 수도 있다.
또한, 실시 예에 의하면, 상기 금속간 화합물(IMC)층(3710)은 Au가 더 포함된 영역을 포함할 수 있다. 실시 예에 따른 반도체 소자(3500)는 도 48에 도시된 바와 같이 제1 및 제2 배리어층(3540, 3560)을 포함할 수도 있는데, 상기 제1 및 제2 배리어층(3540, 3560)에 포함된 Au 물질이 상기 금속간 화합물(IMC)층(3710)에 포함될 수 있다.
예로서, 상기 Au가 포함된 영역은 상기 금속간 화합물(IMC)층(3710)의 중앙 영역과 상기 프레임(3600) 사이에 제공될 수 있다. 상기 Au가 포함된 영역은 상기 금속간 화합물(IMC)층(3710) 내에서 상기 반도체층(3510)에 비해 상기 프레임(3600)에 더 가깝게 제공될 수 있다.
한편, 실시 예에 따른 반도체 소자 패키지에 의하면, 상기 금속간 화합물(IMC)층(3710)과 상기 제2층(3620) 사이에, 도 49을 참조로 설명된 상기 제2 Ag층(3630)이 더 배치될 수도 있다.
예로서, 상기 금속간 화합물(IMC)층(3710)이 형성됨에 있어, 상기 제2 Ag층(3630)에 포함된 Ag 물질 중에서 상기 Sn층(3550)과 금속간 화합물층을 형성하지 않고 남는 양이 존재하는 경우, 상기 금속간 화합물(IMC)층(3710)과 상기 제2층(3630) 사이에 상기 제2 Ag층(3630)이 존재할 수도 있다.
또한, 실시 예에 의하면, 상기 반도체층(3510)과 상기 금속간 화합물(IMC)층(3710) 사이에 도 48을 참조하여 설명된 금속층(3520)이 더 배치될 수도 있다.
이상에서 설명된 바와 같이, 실시 예에 따른 반도체 소자 패키지 및 반도체 소자 패키지 제조방법에 의하면, 실시 예에 따른 반도체 소자의 본딩패드와 프레임 간의 결합에 의한 금속간 화합물층의 용융점이 일반적인 본딩 물질의 용융점에 비해 더 높은 값을 갖도록 선택될 수 있다.
따라서, 실시 예에 따른 반도체 소자 소자 패키지는 메인 기판 등에 리플로우(reflow) 공정을 통해 본딩되는 경우에도 리멜팅(re-melting) 현상이 발생되지 않으므로 전기적 연결 및 물리적 본딩력이 열화되지 않는 장점이 있다.
또한, 실시 예에 따른 반도체 소자 패키지 및 반도체 소자 패키지 제조방법에 의하면, 프리 본딩 공정 및 에어 리플로우 공정이 상대적으로 저온에서 수행되므로, 반도체 소자 패키지를 제조하는 공정에서 패키지 몸체가 고온에 노출되지 않게 된다. 따라서, 실시 예에 의하면, 패키지 몸체가 고온에 노출되어 손상되거나 변색이 발생되는 것을 방지할 수 있다.
이에 따라, 패키지 몸체를 구성하는 물질에 대한 선택 폭이 넓어질 수 있게 된다. 실시 예에 의하면, 상기 패키지 몸체는 세라믹 등의 고가의 물질뿐만 아니라, 상대적으로 저가의 수지 물질을 이용하여 제공될 수도 있다.
예를 들어, 패키지 몸체는 PPA(PolyPhtalAmide) 수지, PCT(PolyCyclohexylenedimethylene Terephthalate) 수지, EMC(Epoxy Molding Compound) 수지, SMC(Silicone Molding Compound) 수지를 포함하는 그룹 중에서 선택된 적어도 하나의 물질을 포함할 수 있다.
한편, 실시 예에 따른 반도체 소자 및 반도체 소자 패키지는 광원 장치에 적용될 수 있다.
또한, 광원 장치는 산업 분야에 따라 표시 장치, 조명 장치, 헤드 램프 등을 포함할 수 있다.
광원 장치의 예로, 표시 장치는 바텀 커버와, 바텀 커버 위에 배치되는 반사판과, 광을 방출하며 반도체 소자를 포함하는 발광 모듈과, 반사판의 전방에 배치되며 발광 모듈에서 발산되는 빛을 전방으로 안내하는 도광판과, 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널과, 디스플레이 패널과 연결되고 디스플레이 패널에 화상 신호를 공급하는 화상 신호 출력 회로와, 디스플레이 패널의 전방에 배치되는 컬러 필터를 포함할 수 있다. 여기서 바텀 커버, 반사판, 발광 모듈, 도광판, 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다. 또한, 표시 장치는 컬러 필터를 포함하지 않고, 적색(Red), 녹색(Gren), 청색(Blue) 광을 방출하는 반도체 소자가 각각 배치되는 구조를 이룰 수도 있다.
광원 장치의 또 다른 예로, 헤드 램프는 기판 상에 배치되는 반도체 소자 패키지를 포함하는 발광 모듈, 발광 모듈로부터 조사되는 빛을 일정 방향, 예컨대, 전방으로 반사시키는 리플렉터(reflector), 리플렉터에 의하여 반사되는 빛을 전방으로 굴절시키는 렌즈, 및 리플렉터에 의하여 반사되어 렌즈로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 쉐이드(shade)를 포함할 수 있다.
광원 장치의 다른 예인 조명 장치는 커버, 광원 모듈, 방열체, 전원 제공부, 내부 케이스, 소켓을 포함할 수 있다. 또한, 실시 예에 따른 광원 장치는 부재와 홀더 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈은 실시 예에 따른 반도체 소자 또는 반도체 소자 패키지를 포함할 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시 예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시 예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 특허청구범위에서 설정하는 실시 예의 범위에 포함되는 것으로 해석되어야 할 것이다.
실시 예에 따른 반도체 소자, 반도체 소자 제조방법, 반도체 소자 패키지, 반도체 소자 패키지 제조방법에 의하면, 광 추출 효율, 각 계면의 접착 특성 및 전기적 특성을 향상시킬 수 있는 장점이 있다.
실시 예에 따른 반도체 소자, 반도체 소자 제조방법, 반도체 소자 패키지, 반도체 소자 패키지 제조방법에 의하면, 낮은 온도에서 작은 압력의 제공으로 안정적인 본딩이 수행될 수 있는 장점이 있다.
실시 예에 따른 반도체 소자, 반도체 소자 제조방법, 반도체 소자 패키지, 반도체 소자 패키지 제조방법에 의하면, 패키지 전극과 반도체 소자 간의 본딩 결합력을 향상시킬 수 있는 장점이 있다.
실시 예에 따른 반도체 소자, 반도체 소자 제조방법, 반도체 소자 패키지, 반도체 소자 패키지 제조방법에 의하면, 전류 집중 현상이 발생되는 것을 방지하여 신뢰성을 향상시킬 수 있는 장점이 있다.
실시 예에 따른 반도체 소자, 반도체 소자 제조방법, 반도체 소자 패키지, 반도체 소자 패키지 제조방법에 의하면, 반도체 소자 패키지가 기판 등에 재 본딩되는 과정에서 반도체 소자 패키지의 본딩 영역에서 리멜팅(re-melting) 현상이 발생되는 것을 방지할 수 있는 장점이 있다.
실시 예에 따른 반도체 소자, 반도체 소자 제조방법, 반도체 소자 패키지, 반도체 소자 패키지 제조방법에 의하면, 반도체 소자 및 반도체 소자 패키지의 전기적 특성을 정확하게 검출할 수 있는 장점이 있다.

Claims (10)

  1. 제1 도전형 반도체층, 상기 제1 도전형 반도체층 위에 배치된 활성층, 상기 활성층 위에 배치된 제2 도전형 반도체층을 포함하는 발광 구조물;
    상기 발광 구조물 위에 배치된 투광성 전극층;
    상기 투광성 전극층 위에 배치되며, 상기 투광성 전극층의 상면을 노출시키는 복수의 제1 개구부와 상기 제1 도전형 반도체층의 상면을 노출시키는 복수의 제2 개구부를 포함하는 반사층;
    상기 반사층 위에 배치되며, 상기 복수의 제2 개구부를 통해 상기 제1 도전형 반도체층에 접촉된 제1 전극;
    상기 반사층 위에 상기 제1 전극과 이격되어 배치되며, 상기 복수의 제1 개구부를 통해 상기 투광성 전극층에 접촉된 제2 전극;
    상기 제1 전극 및 상기 제2 전극 위에 배치되며, 상기 제2 전극의 상면을 노출시키는 복수의 제3 개구부, 상기 제1 전극의 상면을 노출시키는 복수의 제4 개구부를 포함하는 보호층;
    상기 보호층 위에 배치되며, 상기 복수의 제4 개구부를 통해 상기 제1 전극에 접촉된 제1 본딩패드;
    상기 보호층 위에 배치되며, 상기 복수의 제3 개구부를 통해 상기 제2 전극에 접촉된 제2 본딩패드;
    를 포함하고,
    상기 제1 전극은 제1 서브 전극과 복수의 제1 가지 전극을 포함하고,
    상기 제1 서브 전극은 상기 제1 본딩패드 아래에 배치되고, 상기 복수의 제1 가지 전극은 상기 제1 서브 전극으로부터 상기 제2 전극 방향으로 연장되어 배치되고,
    상기 제2 전극은 제2 서브 전극과 복수의 제2 가지 전극을 포함하고,
    상기 제2 서브 전극은 상기 제2 본딩패드 아래에 배치되고, 상기 복수의 제2 가지 전극은 상기 제2 서브 전극으로부터 상기 제1 전극 방향으로 연장되어 배치되고,
    상기 복수의 제1 가지 전극과 상기 복수의 제2 가지 전극은 상기 반사층의 상면에 서로 엇갈리게 배치되고,
    상기 제1 전극과 상기 제2 본딩패드는 서로 어긋나도록 배치되고,
    상기 제2 전극과 상기 제1 본딩패드는 서로 어긋나도록 배치되는 반도체 소자.
  2. 제1항에 있어서,
    상기 복수의 제1 개구부 중에서 이웃하는 제1 개구부 간의 거리가, 상기 복수의 제1 및 제2 개구부 중에서 이웃하는 제1 개구부와 제2 개구부 간의 거리와 다르게 제공된 반도체 소자.
  3. 제1항에 있어서,
    상기 복수의 제1 개구부 중에서 이웃하는 제1 개구부 간의 거리는 110 마이크로 미터 내지 140 마이크로 미터이고,
    상기 복수의 제2 개구부 중에서 이웃하는 제2 개구부 간의 거리는 110 마이크로 미터 내지 140 마이크로 미터이고,
    상기 복수의 제1 및 제2 개구부 중에서 이웃하는 제1 개구부와 제2 개구부 간의 거리는 120 마이크로 미터 내지 160 마이크로 미터인 반도체 소자.
  4. 제1항에 있어서,
    상기 복수의 제1 및 제2 가지 전극 중에서 이웃하는 제1 가지 전극과 제2 가지 전극 간의 거리는 110 마이크로 미터 내지 140 마이크로 미터인 반도체 소자.
  5. 제1항에 있어서,
    상기 복수의 제1 가지 전극은 상기 반사층의 상면에 수직한 제1 방향에서 상기 복수의 제2 개구부와 중첩되어 제공되고,
    상기 복수의 제2 가지 전극은 상기 제1 방향에서 상기 복수의 제1 개구부와 중첩되어 제공된 반도체 소자.
  6. 제1항에 있어서,
    상기 제1 및 제2 본딩패드는 상기 보호층 위에 배치된 Ag층과 상기 Ag층 위에 배치된 Sn층을 포함하는 반도체 소자.
  7. 제1항에 있어서,
    상기 제1 및 제2 본딩패드는 Sn층 또는 In층을 포함하는 반도체 소자.
  8. 제7항에 있어서,
    상기 Sn층 또는 상기 In층은 수 마이크로 미터의 두께로 제공된 반도체 소자.
  9. 제1항에 있어서,
    상기 보호층은, 상기 제1 전극의 상면을 노출시키는 제1 측정부와 상기 제2 전극의 상면을 노출시키는 제2 측정부를 포함하는 반도체 소자.
  10. 서로 이격되어 배치된 제1 프레임과 제2 프레임;
    상기 제1 및 제2 프레임 상에 배치되며, 제1 전극 및 제2 전극을 포함하는 반도체 소자;
    상기 제1 전극과 상기 제1 프레임 사이에 배치되며, 상기 제1 전극과 상기 제1 프레임에 전기적으로 연결된 제1 금속간 화합물층;
    상기 제2 전극과 상기 제2 프레임 사이에 배치되며, 상기 제2 전극과 상기 제2 프레임에 전기적으로 연결된 제2 금속간 화합물층;
    을 포함하고,
    상기 제1 및 제2 금속간 화합물층은 AgSn층을 포함하고,
    상기 제1 전극은 제1 서브 전극과 복수의 제1 가지 전극을 포함하고, 상기 복수의 제1 가지 전극은 상기 제1 서브 전극으로부터 상기 제2 전극 방향으로 연장되어 배치되고,
    상기 제2 전극은 제2 서브 전극과 복수의 제2 가지 전극을 포함하고, 상기 복수의 제2 가지 전극은 상기 제2 서브 전극으로부터 상기 제1 전극 방향으로 연장되여 배치되고,
    상기 복수의 제1 가지 전극과 상기 복수의 제2 가지 전극은 서로 엇갈리게 배치된 반도체 소자 패키지.
PCT/KR2018/009815 2017-08-25 2018-08-24 반도체 소자 및 반도체 소자 패키지 WO2019039914A2 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/641,296 US11749778B2 (en) 2017-08-25 2018-08-24 Semiconductor device and semiconductor device package having an electrode recess with a different inclination angle than an inclination angle of an electrode in the recess

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020170108220A KR102392862B1 (ko) 2017-08-25 2017-08-25 반도체 소자 및 반도체 소자 패키지
KR10-2017-0108220 2017-08-25
KR10-2017-0108145 2017-08-25
KR1020170108145A KR102379833B1 (ko) 2017-08-25 2017-08-25 반도체 소자 및 반도체 소자 패키지

Publications (2)

Publication Number Publication Date
WO2019039914A2 true WO2019039914A2 (ko) 2019-02-28
WO2019039914A3 WO2019039914A3 (ko) 2019-04-18

Family

ID=65439138

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2018/009815 WO2019039914A2 (ko) 2017-08-25 2018-08-24 반도체 소자 및 반도체 소자 패키지

Country Status (2)

Country Link
US (1) US11749778B2 (ko)
WO (1) WO2019039914A2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019125447A1 (de) * 2019-09-20 2021-03-25 Infineon Technologies Ag Halbleitersubstrat mit einem Bondpat-Material auf Aluminiumbasis

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060032290A (ko) 2004-10-12 2006-04-17 현대자동차주식회사 자동차의 도어 트림 씰 부착구조
TWI247152B (en) * 2004-12-24 2006-01-11 Ind Tech Res Inst Array type optical sub-device
US20090179211A1 (en) * 2005-07-14 2009-07-16 Tae-Kyung Yoo Light emitting device
JP5152133B2 (ja) 2009-09-18 2013-02-27 豊田合成株式会社 発光素子
KR101142965B1 (ko) 2010-09-24 2012-05-08 서울반도체 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR20120064870A (ko) * 2010-12-10 2012-06-20 엘지이노텍 주식회사 발광소자 및 발광소자 패키지
WO2013105834A1 (ko) 2012-01-13 2013-07-18 주식회사 세미콘라이트 반도체 발광소자
KR101368720B1 (ko) * 2013-01-10 2014-03-03 주식회사 세미콘라이트 반도체 발광소자
CN103988322B (zh) * 2012-07-18 2016-10-12 世迈克琉明有限公司 半导体发光器件
JP6327570B2 (ja) * 2013-01-18 2018-05-23 エイチエムディー グローバル オーユーＨｍｄ Ｇｌｏｂａｌ Ｏｙ 通信システムにおける発見
WO2015053595A1 (ko) * 2013-10-11 2015-04-16 주식회사 세미콘라이트 반도체 발광소자
KR101561203B1 (ko) 2014-03-31 2015-10-20 주식회사 세미콘라이트 반도체 발광소자
TW201543720A (zh) * 2014-05-06 2015-11-16 Genesis Photonics Inc 封裝結構及其製備方法
KR20160025455A (ko) 2014-08-27 2016-03-08 서울바이오시스 주식회사 발광 소자 및 이의 제조 방법
KR102255305B1 (ko) 2014-10-14 2021-05-24 삼성전자주식회사 수직형 반도체 발광소자 및 그 제조 방법
KR20160051394A (ko) * 2014-11-03 2016-05-11 엘지이노텍 주식회사 발광소자 및 조명시스템
US9646957B2 (en) 2015-01-14 2017-05-09 Everlight Electronics Co., Ltd. LED packaging structure having stacked arrangement of protection element and LED chip
US9887180B2 (en) * 2015-01-30 2018-02-06 Osram Opto Semiconductors Gmbh Method for producing a semiconductor component and a semiconductor component
KR20160143430A (ko) 2015-06-05 2016-12-14 서울바이오시스 주식회사 발광 다이오드
KR102546307B1 (ko) * 2015-12-02 2023-06-21 삼성전자주식회사 발광 소자 및 이를 포함하는 표시 장치
TWI611124B (zh) 2017-02-24 2018-01-11 彥豪金屬工業股份有限公司 變速器總成及其換檔狀態之偵測方法

Also Published As

Publication number Publication date
WO2019039914A3 (ko) 2019-04-18
US11749778B2 (en) 2023-09-05
US20200203566A1 (en) 2020-06-25

Similar Documents

Publication Publication Date Title
WO2019054547A1 (ko) 발광소자 패키지 및 이를 포함하는 조명장치
WO2019004518A1 (ko) 발광소자 패키지 및 광원 장치
WO2017222279A1 (ko) 반도체 소자
WO2017160119A1 (ko) 반도체 소자 및 이를 포함하는 표시장치
WO2019117656A1 (en) Light emitting stacked structure and display device having the same
WO2019045167A1 (ko) 발광소자 패키지 및 이를 구비한 광원 장치
WO2018164371A1 (ko) 반도체 소자 및 반도체 소자 패키지
WO2017078402A1 (ko) 광학 플레이트, 조명 소자 및 광원 모듈
WO2019074149A1 (ko) 발광소자 패키지 및 광원 장치
WO2017191923A1 (ko) 발광 다이오드
WO2016129873A2 (ko) 발광소자 및 발광 다이오드
WO2019045166A1 (ko) 발광소자 패키지
WO2018174539A1 (ko) 반도체소자 패키지 및 자동 초점 장치
WO2018139877A1 (ko) 반도체 소자
WO2019045513A1 (ko) 발광소자 패키지 및 이를 포함하는 조명장치
WO2018139770A1 (ko) 반도체 소자 및 반도체 소자 패키지
WO2018048275A1 (ko) 반도체 소자
WO2020159068A1 (ko) 발광 다이오드
WO2019054548A1 (ko) 발광소자 패키지
WO2019054793A1 (ko) 발광소자 패키지
WO2016144103A1 (ko) 발광 모듈 및 이를 구비한 조명 장치
WO2018110981A1 (ko) 광 전송 모듈
WO2019059703A2 (ko) 발광소자 패키지 및 조명 모듈
WO2018143751A1 (ko) 반도체 소자 및 이를 포함하는 디스플레이 장치
WO2019054802A1 (ko) 발광소자 패키지

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18848498

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18848498

Country of ref document: EP

Kind code of ref document: A2