TWI811298B - 發射器、發射裝置以及相關的顯示幕和製造方法 - Google Patents

發射器、發射裝置以及相關的顯示幕和製造方法 Download PDF

Info

Publication number
TWI811298B
TWI811298B TW108104401A TW108104401A TWI811298B TW I811298 B TWI811298 B TW I811298B TW 108104401 A TW108104401 A TW 108104401A TW 108104401 A TW108104401 A TW 108104401A TW I811298 B TWI811298 B TW I811298B
Authority
TW
Taiwan
Prior art keywords
layer
mesa
radiation
semiconductor material
thickness
Prior art date
Application number
TW108104401A
Other languages
English (en)
Other versions
TW201935510A (zh
Inventor
偉新 譚
丰塞卡 帕梅拉 魯埃達
菲利普 吉萊
Original Assignee
法商奧雷迪亞公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商奧雷迪亞公司 filed Critical 法商奧雷迪亞公司
Publication of TW201935510A publication Critical patent/TW201935510A/zh
Application granted granted Critical
Publication of TWI811298B publication Critical patent/TWI811298B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/508—Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本發明是有關於發射器、發射裝置以及相關的顯示幕和製造方法。該發射器（25）適於發射第一輻射，該發射器（25）包括：基板（55）；由具有第一能隙值的第一半導體材料製成的台面，台面具有上部側（70）和側部側（75）；覆蓋層（45），覆蓋層包括一個或多個輻射發射層（85），輻射發射層由具有第二能隙值的第二半導體材料製成，第二能隙值嚴格低於第一能隙值，每個輻射發射層（85）具有對應於上部側（70）的第一部分（95）和對應於側部側（75）的第二部分（100），第一厚度（e1）被限定以用於第一部分（95）並且第二厚度（e2）被限定以用於第二部分（100），第二厚度（e2）嚴格低於第一厚度（e1）。

Description

發射器、發射裝置以及相關的顯示幕和製造方法
本發明是有關於一種發射器。本發明還有關於一種包括至少兩個這種發射器的發射裝置。本發明還有關於一種包括一組這種發射裝置的顯示幕。本發明同樣有關於一種用於製造這種發射器的方法。
發光結構包括疊加的半導體層的堆疊，該半導體層被構造成形成一組單獨的發光台面。通常通過蝕刻掉二維層的堆疊的一部分來製造這種結構，以便限定出發光台面。光發射由發光層提供，該發光層通常位於台面的頂部或附近。
由於發光台面彼此分開，因此這種結構允許容易地控制每個台面的發射，因為每個台面可以獨立地供應電力，降低了電流洩露到相鄰台面的風險。由於上述優點，已有的建議是使用這種發光結構作為顯示幕的一部分，如果螢幕是單色螢幕，則每個台面形成像素；如果該螢幕是多色螢幕，則每個台面形成子像素。因此，這種顯示幕的空間解析度與台面的側向尺寸直接相關聯。
然而，台面的暴露的側部側會引起載流子的表面複合的增加。因為減小的側向尺寸導致側部側的表面相對于發光層的表面的相對增加，因此，這種結構的總光發射效率（也稱為“插座效率（wall-plug efficiency）”）隨著台面的側向尺寸的減小而降低。因此，當螢幕解析度增加、特別是當台面的側向尺寸大約為10微米（µm）或更小時，基於台面的像素或者顯示幕的插座效率降低。
因此，需要一種具有小的側部側尺寸並且具有高的插座效率的光發射器。
為此，本說明書提供一種適於發射第一輻射的發射器，該發射器包括： 基板， 台面，該台面由第一半導體材料製成，該第一半導體材料具有第一能隙值，該台面具有上部側和側部側，該側部側圍繞該上部側並且在該基板和該上部側之間延伸， 覆蓋層，該覆蓋層包括一個或多個輻射發射層，至少一個輻射發射層由第二半導體材料製成，該第二半導體材料具有第二能隙值，該第二能隙值嚴格低於第一能隙值，每個輻射發射層具有對應於上部側的第一部分和對應於側部側的第二部分，第一厚度被限定以用於第一部分並且第二厚度被限定以用於第二部分，第二厚度嚴格低於第一厚度。
根據特定實施例，發射器包括單獨地或根據任意可能的組合的一個或多個以下特徵： - 滿足以下特性中的至少一個： • 第一部分至少部分地覆蓋台面的上部側，並且第二部分至少部分地覆蓋台面的側部側； • 第二部分形成至少一個量子阱，和 • 側部側包括多個平面。 - 滿足以下特性中的至少一個： • 基板由半導體材料製成，台面沿著垂直於基板的第一方向從基板延伸並且電連接到基板，基板具有在垂直於第一方向的平面中圍繞台面的主表面，基板進一步包括在主表面上延伸的電絕緣層，該絕緣層在基板和覆蓋層之間形成屏障，和 • 對於側部側的每個點，與穿過該點並且垂直於該側部側的方向相對應的軸線被限定出，並且其中，垂直於基板的第一方向和軸線之間的角度介於30度至80度之間。 - 滿足以下特性中的至少一個： • 第一半導體材料和第二半導體材料中的至少一種是III族氮化物材料，和 • 晶體結構被限定以用於第一半導體材料，晶體結構具有至少一個極性方向和至少一個半極性方向，上部側垂直於極軸，對於側部側的每個點，與穿過該點並垂直於側部側的方向相對應的軸線被限定出，該軸線垂直於半極性方向。 - 滿足以下特性中的至少一個： • 發射器進一步包括電連接到第一部分的第一電接觸部，該發射器被構造成當電流流過第一電接觸部、覆蓋層和台面時發射第一輻射，該第一電接觸部進一步電連接到第二部分； • 發射器進一步包括電連接到第一部分的第一電接觸部，該發射器被構造成當電流流過第一電接觸部、覆蓋層和台面時發射第一輻射，該第一電接觸部包括第一連接層和第二屏障層，該第二屏障層插入在第一連接層和覆蓋層之間，該第一連接層由第四材料製成，該第四材料是導電材料或半導體材料，該第二屏障層由絕緣材料製成，覆蓋層、第二屏障層和第一連接層形成隧道結； • 覆蓋層包括至少兩個由第二半導體材料製成的疊加的輻射發射層、插入在每對連續的輻射發射層之間的由第三半導體材料製成的第一屏障層，該第三半導體材料具有第三能隙值，該第三能隙值嚴格優於第二能隙值，和 • 第一輻射包括第一組電磁波，輻射發射層被構造成發射包括第二組電磁波的第二輻射，發射器進一步包括輻射轉換器，該輻射轉換器被構造成吸收第二輻射並且作為響應而發射第一輻射，每個電磁波被限定一波長，第一組對應於第一波長範圍並且第二組對應於第二波長範圍，第一範圍具有第一平均波長並且第二範圍具有第二平均波長，第一平均波長不同於第二平均波長。 - 滿足以下特性中的至少一個： • 第一厚度和第二厚度之間的比率介於1.5至6之間； • 台面具有最小側向尺寸和高度，該高度在垂直於基板的第一方向上被測量出，並且該最小側向尺寸在垂直於第一方向的平面中被測量出，該高度嚴格低於該最小側向尺寸； • 台面形成平截頭體，該平截頭體具有與基板接觸的基部，該基部為矩形； • 台面形成平截頭體，該平截頭體具有與基板接觸的基部，該基部為六邊形； • 台面具有沿著垂直於基板的第一方向測量的高度，該高度介於100奈米至1000奈米之間，和 • 上部側具有介於9平方微米至900平方微米之間的表面。
還提出了一種包括至少兩個如前所限定的發射器的發射裝置。 根據特定實施例，發射裝置包括單獨地或根據任意可能的組合的一個或多個以下特徵： 台面的側部側彼此接觸。 每個發射器包括電連接到發射器的第一部分的第一電接觸部，發射裝置進一步包括單個連接結構，該連接結構包括台面、覆蓋層和第二電接觸部，該第二電接觸部至少部分地覆蓋上部側並且至少部分地覆蓋連接結構的台面的側部側，該第二電接觸部電連接到基板，每個發射器被構造成當電流流過相對應的第一電接觸部、相對應的覆蓋層、相對應的台面、基板和第二電接觸部時發射相應的第一輻射。 發射裝置包括三個發射器，每個第一輻射包括第一組電磁波，每個電磁波被限定一波長，每個第一組對應於第一波長範圍，每個第一範圍具有相對應的第一平均波長，每個發射器的第一平均波長不同於每個其他發射器的第一平均波長。
還提出了一種包括一組如前所限定的發射裝置的顯示幕。
本說明書還涉及用於製造適於發射第一輻射的發射器的方法，該方法包括以下步驟： 供應基板， 製造台面，該台面由第一半導體材料製成，該第一半導體材料具有第一能隙值，該台面具有上部側和側部側，該側部側圍繞上部側並在基板（55）和上部側之間延伸，和 在台面上沉積覆蓋層，該覆蓋層包括一個或多個輻射發射層，至少一個輻射發射層由第二半導體材料製成，該第二半導體材料具有第二能隙值，該第二能隙值嚴格低於第一能隙值，每個輻射發射層具有對應於上部側的第一部分和對應於側部側的第二部分，為第一部分限定出第一厚度並且為第二部分限定出第二厚度，第二厚度嚴格低於第一厚度。
本說明書進一步描述了一種用於製造包括第一發射器和至少一個第二發射器的發射裝置的方法，每個發射器適於發射相對應的第一輻射，該方法包括以下步驟： 供應基板， 為每個發射器製造台面，該台面由第一半導體材料製成，該第一半導體材料具有第一能隙值，該台面具有上部側和側部側，該側部側圍繞上部側並在基板和上部側之間延伸，和 在每個台面上沉積覆蓋層，該覆蓋層包括一個或多個輻射發射層，至少一個輻射發射層由第二半導體材料製成，該第二半導體材料具有第二能隙值，該第二能隙值嚴格低於第一能隙值，每個輻射發射層具有對應於上部側的第一部分和對應於側部側的第二部分，為第一部分限定出第一厚度並且為第二部分限定出第二厚度，第二厚度嚴格低於第一厚度。
根據特定實施例，基板具有第一側和第二側，第一側支撐台面，第一側和第二側彼此平行，每個第一輻射包括第一組電磁波，每個第二發射器的輻射發射層被構造成發射包括第二組電磁波的第二輻射，該方法進一步包括用於為每個發射器形成電連接到第一部分的第一電接觸部的步驟，發射器被構造成當電流流過第一電接觸部、覆蓋層和台面時發射相對應的第一輻射。該方法還包括用於將每個第一電接觸部連接到適於產生每個電流的控制電路的步驟以及用於在基板的第二側上安置輻射轉換器的步驟，該輻射轉換器被構造成吸收第二輻射並且作為響應發送對應於第二發射器的第一輻射，為每個電磁波限定一波長，第二發射器的第一組對應於第一波長範圍並且第二組對應於第二波長範圍，第一範圍具有第一平均波長並且第二範圍具有第二平均波長，第一平均波長不同於第二平均波長。
顯示幕10在圖1中部分地示出並且在圖12中示意性地示出。
例如，顯示幕10整合在諸如行動電話、平板電腦或膝上型電腦的電子裝置中。在另一個實施例中，顯示幕10可以整合在諸如電視機、桌上型電腦螢幕、智慧手錶或者智慧眼鏡的專用顯示裝置中。
顯示幕10被構造成用於顯示一組圖像。
顯示幕10包括一種發射裝置15和控制電路20。
每個發射裝置15（也稱為“圖像元素”，或者簡稱為“像素”）被構造成用於發射至少一個第一輻射。
為方便起見，在下文中，發射裝置15被命名為像素15。
例如，每個像素15被構造成發射包括三個第一輻射的一組電磁波中的一個電磁波。
在變型中，可以考慮具有被構造成用於發射多於或者少於三個輻射（例如四個）的像素15的實施例。
每個第一輻射包括第一組電磁波。
為每個電磁波限定波長。
每個第一組電磁波對應於第一波長範圍。第一波長範圍是由第一組電磁波的所有波長形成的組。
為每個第一波長範圍限定第一平均波長。
每個像素15包括至少一個光發射器25和至少一個連接結構30。例如，每個像素15包括三個光發射器25和單個連接結構30。
每個光發射器25被構造成發射相應的第一輻射。特別地，每個光發射器25被構造成當第一電流流過光發射器25時發射相應的第一輻射。
例如，每個光發射器25的第一平均波長不同於相同像素15的每個其他光發射器25的第一平均波長。
根據一個實施例，一個光發射器25的第一平均波長介於430奈米（nm）至480nm之間，另一個光發射器25的第一平均波長介於500nm至560nm之間，並且第三個光發射器25的第一平均波長介於580nm至680nm之間。
還可以考慮其中單個像素15的兩個不同光發射器25的第一平均波長是相同的實施例。
如圖2所示，每個光發射器25包括基板55、台面40、覆蓋層45、第一電接觸部50、輻射轉換器52和絕緣層60。
基板55被構造成支撐台面40、覆蓋層45和第一電接觸部50。
例如，基板55對於所有光發射器25以及對於接觸部塊或連接結構是共有的。
在一些實施例中，基板55可以進一步包括支撐板120。在圖2和圖3所示的實施例中，基板55不包括任何支撐板120。
例如，基板55是平面的。平面基板是具有平坦主表面65的基板。
為基板55限定出法線方向D。基板55的主表面65垂直於法線方向D。
主表面65在垂直於法線方向D的平面中圍繞每個台面40。
基板55由第一半導體材料製成。為第一半導體材料限定出第一能隙值。
表述“能隙值”應當理解為表示材料的價帶和導帶之間的禁帶的值。
例如，能隙值以電子伏特（eV）測量。
在材料中允許電子存在的能帶中，價帶被定義為具有最高能量同時在低於或等於20開爾文（K）的溫度下被完全填充的帶。
為每個價帶限定第一能階。第一能階是價帶的最高能階。
在材料中允許電子存在的能帶中，導帶被定義為具有最低能量同時在低於或等於20K的溫度下不被完全填充的帶。
為每個導帶限定第二能階。第二能階是導帶的最高能階。
因此，在材料的第一能階和第二能階之間測量每個能隙值。
半導體材料是具有嚴格優於零並且低於或者等於6.5eV的能隙值的材料。
例如，第一半導體材料是III族氮化物材料。III族氮化物材料是包括氮化鎵（GaN）、氮化鋁（AlN）和氮化銦（InN）以及GaN、AlN和InN的合金的一組材料。
根據一個實施例，第一材料是GaN。
摻雜被定義為在材料中存在帶有自由電荷載流子的雜質。例如，雜質是不自然存在於材料中的元素的原子。
當雜質相對於未摻雜材料增加材料中電洞的體積密度時，摻雜為p型。例如，通過添加鎂（Mg）原子來對GaN的層進行p型摻雜。
當雜質相對於未摻雜材料增加材料中自由電子的體積密度時，摻雜為n型。例如，通過添加矽（Si）原子來對GaN的層進行n型摻雜。
例如，第一材料是n型摻雜的。然而，在一些實施例中，摻雜的類型可以變化。
例如，第一材料是晶體材料。晶體或者晶體材料是固體材料，其成分（諸如原子、分子或離子）以高度有序的微觀結構排列，形成在所有方向上延伸的晶格。
為第一材料限定晶體結構。在晶體學中，晶體結構是對晶體材料中原子、離子或分子的有序排列的描述。
例如，晶體結構是極性結構。極性結構是晶體結構，其中，正電荷和負電荷的重心是空間分離的。
例如，晶體結構具有極性方向、至少一個非極性方向和至少一個半極性方向。
極性方向是正電荷和負電荷的重心進行空間分離所沿著的方向。
非極性方向是正電荷和負電荷的重心相同所沿著的方向。
半極性方向是與極軸和材料的每個非極性方向均形成非零角度的方向。
例如，晶體結構是諸如纖維鋅礦的六邊形結構。纖維鋅礦是III族氮化物最常見的晶體結構。纖維鋅礦結構的極軸稱為c軸線。
例如，法線方向D平行於晶體結構的極性方向。
絕緣層60在主表面65上延伸。例如，絕緣層60在垂直於法線方向D的平面中圍繞每個台面40。
絕緣層60由電絕緣材料製成。例如，絕緣層60由氧化矽製成。
絕緣層60在覆蓋層45和基板55之間形成屏障。特別地，絕緣層60防止電流在覆蓋層45和基板55之間流動而不流過台面40。
每個台面40沿著法線方向D從基板55延伸。
每個台面40具有上部側70、側部側75和基部80。
台面40由基部80和上部側70沿著法線方向D界定。
例如，每個台面40是平截頭體的形狀。
在幾何學中，平截頭體是固體的位於切割固體的一個或兩個平行平面之間的部分。截頭棱錐體是平截頭體的一個示例。
例如，台面40是截頭直角棱錐體的形狀。在幾何學中，棱錐體是通過連接多邊形基部80和點（稱為頂點）而形成的多面體。直角棱錐體的頂點直接位於其基部80的質心上方。
更確切地說，台面40是截頭棱錐體的形狀，該截頭棱錐體的頂點沿著法線方向D與基部80的質心對齊。
每個台面40具有沿著法線方向D測量的高度h和在垂直於法線方向的平面中測量的側向尺寸。在側向尺寸中，台面的最小側向尺寸l被定義為台面40的沿著垂直於法線方向D的所有方向中的如下方向中測量的尺寸，台面40沿所述方向具有最小尺寸。
當台面40是截頭直角棱錐體（其基部80具有偶數個側部側）的形狀時，最小側向尺寸l是基部80的兩個相對側部側之間的距離。
高度h嚴格低於最小側向尺寸l。
高度h介於100nm至2µm之間，例如介於100nm至1µm之間。
台面40由半導體材料製成。例如，台面40由第一半導體材料製成。
台面40電連接到基板55。在一個實施例中，台面40與基板55成一體。
例如，上部側70是平面的。在圖2所示的實施例中，上部側70垂直於法線方向D。
上部側70是多邊形的。
如圖1所示，例如，基部80是矩形的。方形上部側70是矩形上部側70的一個示例。
在其他實施例中，上部側70是六邊形或者三角形的。
上部側70具有介於4平方微米（µm²）至900平方微米（µm²）之間的表面，例如介於9µm²至900µm²之間。
側部側75在基板55和上部側70之間延伸。
如圖3中可見，側部側75圍繞上部側70。側部側75在垂直於法線方向D的平面中界定台面40。
為側部側75的每個點限定軸線A。軸線A對應於穿過點並且在該點垂直於側部側75的方向。
法線方向和軸向A之間的角度α在側部側75的任意點處嚴格低於90度（°）。具體地，角度α介於30°至80°之間。例如，每個軸線A垂直於半極性方向。
換句話說，法線方向D和側部側75上的線（該線包含在包括法線方向D的垂直平面中）之間的角度β嚴格優於零，例如介於10°至60°之間。
根據一個實施例，每個角度α介於50°至80°之間。換句話說，角度β介於10°至40°之間。
根據一個實施例，角度α介於55°至65°之間。
例如，側部側75包括多個平面。特別地，當台面40是截頭棱錐體時，每個平面是三角形的並且從基部80側延伸到上部側70那側。在此情況下，同一平面的任意兩個點的角度α是相同的。
根據一個實施例，單個像素的至少兩個發射器25的側部側75彼此接觸。
台面40的基部80與基板55接觸。
基部80具有嚴格優於上部側70的表面的表面。
基部80是多邊形的。矩形或者六邊形基部80是多邊形基部80的示例。例如，基部80的形狀與上部側70的形狀相同。
根據圖1所示的示例，每個台面40的基部80的側部側彼此平行。
覆蓋層45在圖3中更詳細地示出。
覆蓋層45覆蓋台面40的至少一部分。
覆蓋層45適於將第一電流從台面40傳輸到第一電接觸部50。
覆蓋層45在上部側70的至少一部分和側部側75的至少一部分上延伸。特別地，覆蓋層45具有與上部側70接觸的頂端部分77和與側部側75接觸的側向部分78。
每個覆蓋層45插入在第一電接觸部50和台面40之間，使得在台面40和第一電接觸部50之間流動的第一電流流過覆蓋層45。
覆蓋層45包括至少一個輻射發射層85。例如，覆蓋層45包括多個疊加的輻射發射層85和至少一個第一屏障層90。
覆蓋層45被構造成使得當第一電流流過覆蓋層45時，第一電流流過每個輻射發射層85。
每個輻射發射層85被構造成當第一電流流過輻射發射層85時發射輻射。例如，每個輻射發射層85被構造成發射第二輻射。
每個第二輻射包括第二組電磁波。
每個第二組電磁波對應於第二波長範圍。第二波長範圍是由第二組電磁波的所有波長形成的組。
為每個第二波長範圍限定第二平均波長。第二平均波長不同於第一輻射的第一平均波長，該第一輻射對應於光發射器25，輻射發射層85構成該光發射器的一部分。例如，第二平均波長嚴格低於第一平均波長。
根據另一個實施例，第二平均波長等於第一輻射的第一平均波長。
第一半導體材料對第二輻射是透明的。
每個輻射發射層85由第二半導體材料製成。
第二半導體材料具有第二能隙值。第二能隙值嚴格低於第一能隙值。
第二半導體材料是晶體材料。例如，第二半導體材料具有與第一半導體材料相同的晶體結構。可以設想其中第二半導體材料具有與第一半導體材料不同的晶體結構的實施例。
例如，第二半導體材料是III族氮化物材料。特別地，當第一半導體材料是GaN（氮化鎵）時，第二半導體材料是氮化銦鎵（InGaN）。
每個輻射發射層85在側部側75上和在上部側70上延伸。
特別地，每個輻射發射層85覆蓋側部側75的至少一部分並且覆蓋在上部側70上。換句話說，每個輻射發射層85由側部側75和上部側70支撐。
每個輻射發射層85具有第一部分95和第二部分100。
輻射發射層85的第一部分95是輻射發射層85的一部分，即是覆蓋層45的頂端部分77的一部分。
第一部分95對應於上部側70。特別地，第一部分95覆蓋上部側70的至少一部分。例如，第一部分95完全覆蓋上部側70。
第一部分95垂直於法線方向D。
第一部分95具有第一厚度e1。該第一厚度e1沿著法線方向D測量出。
在單量子阱的情況下，第一厚度e1介於1nm至20nm之間。
同一發射器25中的所有輻射發射層85的第一部分95沿著法線方向D疊加。換句話說，第一部分95形成沿著法線方向D堆疊的第一部分95的堆疊。
輻射發射層85的第二部分100是輻射發射層85的一部分，即是覆蓋層45的側向部分78的一部分。
第二部分100對應於側部側75。特別地，第二部分100覆蓋側部側75的至少一部分。
根據一個實施例，第二部分覆蓋側部側75的表面的至少百分之30（%）。例如，第二部分100覆蓋側部側75的至少50%。可以設想其中第二部分100覆蓋側部側75的至少90%、尤其是完全覆蓋側部側75的實施例。
例如，通過僅考慮側部側75的、不與絕緣層60接觸的表面來計算側部側75的、由第二部分覆蓋的表面的百分比的上述值。
然而，可以考慮其中通過考慮側部側75的、不與絕緣層60接觸的表面以及側部側75的、由絕緣層60覆蓋的表面兩者來計算側部側75的、由第二部分覆蓋的表面的百分比的實施例。
第二部分100在側部側75的任意點處垂直於軸線A。
同一發射器25中的所有輻射發射層85的第二部分100彼此疊加。換句話說，這些第二部分100形成第二部分100的堆疊。第二部分100沿著軸線A堆疊。
每個第二部分100具有第二厚度e2。該第二厚度e2在第二部分100的任意點處沿著相對應的軸線A測量出。
第二厚度e2嚴格低於第一厚度e1。例如，第一厚度e1和第二厚度e2的比率介於1.5至6之間。
第二部分100被佈置成使得第二部分100內的電荷載流子的能階嚴格優於第一部分95內的電荷載流子的能階。
第二厚度e2使得第二部分100為第二材料中的電荷載流子形成量子阱。
在結構上，通過將第一半導體材料的層插入在第二半導體材料的兩個層之間來製造單量子阱，摻雜的第一半導體材料和第二半導體材料具有不同的能隙值。相比之下，多個量子阱結構是具有量子阱和屏障交替的半導體層的堆疊。
在功能上，量子阱是對於電荷載流子的至少一種類型在一個方向上發生量子限制的結構。量子限制的影響發生在結構的尺寸沿著該方向變得等於或者小於載流子的德布羅意（de Broglie）波長時，這通常是導致稱為“能量子帶”的能階的電子和/或電洞。
在這樣的量子阱中，載流子可以僅具有離散的能量值，但通常能夠在與限制發生的方向垂直的平面內移動。當量子阱的尺寸沿著限制發生的方向減小時，載流子可用的能量值（也稱為“能階”）增加。因此，由於第二部分100的第二厚度e2小於第一部分95的第一厚度e1，因此第二部分100中的能階高於第一部分95中的能階。
在量子力學中，當粒子被認為是波時，“德布羅意波長”是粒子的波長。電子的德布羅意波長也稱為“電子波長”。電荷載流子的德布羅意波長取決於載流子所在的材料。
第二部分100具有的第二厚度e2嚴格低於第二半導體材料中的電子的電子波長與五的乘積，該第二部分是量子阱的一個示例。
例如，第二厚度e2介於0.3nm至10nm之間。
每個屏障層90由第三半導體材料製成。第三半導體材料具有第三能隙值。第三能隙值嚴格大於第二能隙值。
在一個實施例中，第三半導體材料是第一半導體材料。例如，第三半導體材料是諸如GaN的III族氮化物材料。
例如，第三半導體材料是摻雜的。例如，第三半導體材料的摻雜類型不同於第一半導體材料的摻雜類型。特別地，第三半導體材料是p型摻雜的。
一個屏障層90插入在每對連續的輻射發射層85之間。
在一個實施例中，一個屏障層90還覆蓋距離台面40最遠的輻射發射層85。該屏障層90在距離台面40最遠的輻射發射層85和發射器25的外部之間形成屏障。
每個屏障層90具有介於1nm至30nm之間的厚度。第一電接觸部50被構造成將第一電流從控制電路20傳輸到覆蓋層45。
第一電接觸部50與覆蓋層45的頂端部分77接觸。例如，第一電接觸部50電連接到頂端部分77和側向部分78，並因此電連接到發光層85的第一部分95和第二部分100。
例如，第一電接觸部50由金屬材料製成。
在另一個實施例中，第一電接觸部50包括連接層和第二屏障層。
連接層由第四材料製成。第四材料是導電材料或者半導體材料。第四材料是第一導電類型的重摻雜，其具有摻雜劑濃度大於1019 原子/立方釐米、優選地大於1020 原子/立方釐米的摻雜劑。
第二屏障層由電絕緣材料製成。
第二屏障層插入在連接層和覆蓋層45之間。
第二屏障層被構造成使得覆蓋層45、第二屏障層和連接層形成隧道結。
在這種情況下，覆蓋層是第二導電類型的半導體重摻雜，其具有摻雜劑濃度大於1019 原子/立方釐米、優選地大於1020 原子/立方釐米的摻雜劑。第二導電類型不同於第一半導體類型。
隧道結是在兩種導電材料之間包括屏障（諸如薄的絕緣層或者電勢）的結構。由於屏障的薄度，即使屏障由絕緣材料製成，電子也可以通過量子隧穿技術穿過該屏障。
第二屏障層具有介於50nm至300nm之間的厚度。
輻射轉換器52適於將第二輻射轉換成第一輻射。
輻射轉換器52是光致發光材料，例如是磷光體或者奈米磷光體。
在變型中，光致發光材料是一組粒子。光致發光材料的一個示例是由三價鈰離子啟動的釔鋁石榴石（yttrium aluminum garnet，YAG），也稱為YAG:Ce或者YAG:Ce3+。常規的光致發光材料的粒子的平均尺寸大於5μm。
在一個實施例中，光致發光材料是具有半導體材料的奈米範圍單晶顆粒的基質，在下文中也稱為半導體奈米晶體或者奈米磷光體顆粒，所述基質中分散有半導體材料。
根據一個實施例，奈米晶體的平均尺寸在0.5nm至1000nm範圍內、優選地在0.5nm至500nm範圍內、更優選地在1nm至100nm範圍內、特別地在2nm至30nm範圍內。對於小於50nm的尺寸，半導體奈米晶體的光轉換性質基本上取決於量子限制現象。然後，半導體奈米晶體對應於量子盒或者量子點。
根據一個實施例，半導體晶體的半導體材料選自包括以下各項的組：硒化鎘（cadmium selenide，CdSe）、磷化銦（indium phosphide，InP）、硫化鎘（cadmium sulfide，CdS）、硫化鋅（zinc sulfide，ZnS）、硒化鋅（zinc selenide，ZnSe）、碲化鎘（cadmium telluride，CdTe）、碲化鋅（zinc telluride，ZnTe）、氧化鎘（cadmium oxide，CdO）、氧化鋅鎘（zinc cadmium oxide，ZnCdO）、硫化鎘鋅（cadmium zinc sulfide，CdZnS）、硒化鎘鋅（cadmium zinc selenide，CdZnSe）、銀銦硫化物（silver indium sulfide，AgInS2）以及這些化合物中的至少兩種的混合物。
基質由至少部分透明的材料製成。基質例如由二氧化矽製成。基質例如由任意至少部分透明的聚合物製成，特別地由矽氧烷（silicone）、環氧樹脂（epoxy）或者聚乙酸（polyacetic acid，PLA）製成。基質可以由與三維印表機一起使用的、至少部分透明的聚合物（諸如PLA）製成。根據一個實施例，基質包含有2%至90%、優選地有10%至60%品質的奈米晶體，例如大約20%品質的奈米晶體。
根據其他可能的實施例，輻射轉換器52包括嵌在光敏樹脂中的一組半導體粒子。如圖2所示，輻射轉換器52由基板55的、與主表面65相對的底面102支撐，並且面向台面40。
例如，底面102平行於主表面65。在圖2所示的示例中，底面102沿著法線方向D界定基板55。
例如，基板55由主表面65和底表面102沿著法線方向D界定。
沿著法線方向測量的底表面102和主表面65之間的距離例如介於500nm至50µm之間。
連接結構30被構造成電連接基板55和控制電路20。
例如，連接結構30包括台面40、覆蓋層45和第二電接觸部105。
連接結構30的台面40和覆蓋層45與光發射器的台面40和覆蓋層45相同。
第二電接觸部105電連接控制電路20和基板55。例如，第二電接觸部105通過絕緣層60連接控制電路20和基板55。
第二電接觸部105由諸如金屬材料的導電材料製成。
第二電接觸部105由連接結構30的台面40和覆蓋層45支撐。例如，第二電接觸部105覆蓋連接結構30的頂端部分77和側向部分78的至少一部分。
控制電路20被構造成產生對應於每個光發射器25的第一電流並且將每個第一電流傳輸到相對應的光發射器25。
例如，控制電路20包括連接墊110，每個連接墊連接到第一電接觸部50或者第二電接觸部105。
更確切地說，對應於第二電接觸部105的連接墊110與第二電接觸部105的一部分接觸。第二電接觸部105的所述部分插入在相對應的覆蓋層45的第一部分95和連接墊110之間。
現在將描述光發射器25的操作。
當控制電路20產生第一電流時，第一電流依次流過第二電接觸部105、基板55、台面40、覆蓋層45和第一電接觸部50。
電流導致電子和電洞到達每個發光層85。電子-電洞對在一個發光層或多個發光層85中的複合導致第二輻射的發射。
至少部分第二輻射被轉換器52吸收。第二輻射的吸收導致轉換器發射第一輻射。
在光發射器25的操作期間，因為電荷載流子在第二部分100中的能階高於相同載流子在第一部分95內的能階，因此電荷載流子被一個發光層或多個發光層85的第二部分100排斥。因此，電荷載流子被驅動遠離台面40的側部側75。
因此，當與不包括第二部分100的光發射器25比較時，台面40的側部側75上的載流子的表面複合減小。因此，光發射器25的發射效率高於現有技術中已知的光發射器25的發射效率。
當台面40的側向尺寸減小時，這種效果增加。此外，如果側部側75的30%或更多的表面被第二部分100覆蓋，則這種效果更強。
使用比第一部分95薄的第二部分100是在第二部分100中獲得比第一部分95中的能階更高的能階的方法，當第二部分100足夠薄以形成量子阱時，該方法容易再現。介於1.5至6之間的第一厚度與第二厚度的比率對應於第一部分95和第二部分100之間的能量差，這允許載流子從第二部分100的良好排斥。
在角度α介於10°至50°之間的台面40上沉積發光層85允許容易地獲得這種更薄的第二部分100。實際上，由於通常的材料沉積室的幾何形狀，沉積在這樣的側向面75上的材料比當沉積到上部側70上時生長得慢。
現在參考執行製造這種像素15的方法的示例來描述像素15的這種容易獲得，該方法的示例由圖4至圖12示意性地示出。
用於製造像素15的方法包括：供應步驟、製造步驟、絕緣步驟、沉積步驟、形成步驟、連接步驟和安置步驟。
在供應步驟期間，供應基板55。在供應步驟期間，基板55包括對基板55進行支撐的支撐板120。例如，支撐板120是矽或者藍寶石板（尤其參見圖4）。
在製造步驟期間，製造每個台面40。例如，通過蝕刻掉由第一材料製成的主體的一部分來製造每個台面40。
根據一個實施例，通過蝕刻掉基板55（尤其參見圖5）的一部分來製造每個台面40，在這種情況下主體是基板55。
根據可能的變型，該方法包括用於將第一材料的層沉積到基板55上的步驟。因此，該層由基板55支撐。然後，通過蝕刻掉所述層的一部分來製造每個台面40。在此情況下，主體因此是由基板55支撐的第一材料的層。
在絕緣步驟期間，絕緣層60沉積在基板55的主表面的選定區域上。
例如，將電絕緣材料沉積到基板55和台面40上，然後從台面40移除該電絕緣材料。在其他實施例中，將光敏樹脂的層沉積到台面40上，使得將電絕緣材料僅沉積到主表面65上。
沉積步驟包括將每個覆蓋層45沉積在相對應的台面40（尤其參見圖6）上。例如，將相同的覆蓋層45沉積在每個台面40上。
例如，使用諸如金屬-有機化學氣相沉積（Metal-Organic Chemical Vapor Deposition，MOCVD）的沉積技術來執行沉積。
MOCVD也稱為“MOVPE”，其代表“金屬-有機氣相磊晶（Molecular Beam Epitaxy）”。也可以設想其他化學氣相沉積（Chemical Vapor Deposition，CVD）方法。
然而，可以使用其他沉積技術，諸如分子束磊晶（Molecular Beam Epitaxy，MBE）、氣源MBE（Gas-source MBE，GSMBE）、金屬-有機MBE（Metal-Organic MBE，MOMBE）、電漿輔助MBE（Plasma-assisted MBE，PAMBE）、原子層磊晶（Atomic-layer Epitaxy，ALE）或者氫化物氣相磊晶（Hydride Vapor Phase Epitaxy，HVPE）。
由於上部側70和側部側75的不同晶體取向，發光層85的沉積導致第二厚度e2低於第一厚度e1。第一厚度e1和第二厚度e2之間的比率尤其取決於角度α。
在形成步驟期間，形成每個第一電接觸部50。例如，如圖7所示，將每個第一電接觸部50和每個第二電接觸部105同時沉積到相對應的台面40和覆蓋層45上。
在一個實施例中，在沉積之前，將一層保護樹脂形成到基板55、台面40和覆蓋層45上並且將其圖案化，以便僅使電接觸部50、105將要沉積（參見圖8和圖9）的區域清晰可見。
例如，使用諸如電子束沉積、熱蒸發和濺射沉積的金屬沉積技術來沉積電接觸部50、105。
然後，在連接步驟期間，每個第一電接觸部50和第二電接觸部105電連接到控制電路20（參見圖9）。
從基板55移除支撐板以暴露基板55（參見圖10）的底面102。
然後，每個輻射轉換器52與相對應的台面40相對地形成到底面102上。微影是用於安置這種轉換器（參見圖11）的合適方法的示例。
先前已經在包括多個光發射器的像素15的情況下描述了像素的製造。然而，用於製造單個光發射器25的方法可以包括供應步驟和沉積步驟，前提是在製造步驟期間僅製造一個台面40，並且在沉積步驟期間僅將覆蓋層45沉積在所製造的台面40上。
因此，每種製造方法都易於實現。
此外，由於通過蝕刻掉第一材料的現有主體的一部分來製造台面40，因此可以有效地控制台面40的形狀。特別地，可以任意選擇角度α並且不受在生長期間自然獲得的角度的限制。因此，可以獲得允許第一厚度e1和第二厚度e2的比率與載流子從第二部分100的良好排斥相容的角度α。特別地，可以根據期望的厚度e1和厚度e2來修改角度α。
發射器25還提供了現在描述的附加優點。
當第一電接觸部50電連接到第二部分100時，電流沿著軸線A在第二部分100和第一電接觸部50之間行進。當軸線A平行於晶體結構的半極性方向時，電洞更容易注入覆蓋層45中。
由於覆蓋層45和第一電接觸部50之間的接觸區域較大，電壓降低以及插座效率提高（參見圖14）。
絕緣層60的存在通過基板55和覆蓋層45之間的短路減少了電損耗。如果相鄰的光發射器的台面40彼此接觸，則獲得相同的效果，因為在那種情況下也消除了覆蓋層45和基板55之間的電接觸。
當材料的晶體結構是六邊形時，由於纖維鋅礦的六邊形對稱性，基部80的六邊形形狀允許側部側75的面的特性彼此相同。
此外，六邊形或矩形基部80允許台面40以緊湊的方式佈置在基板55上，因此，像素15更小。因此，包括一組像素15的顯示幕10的解析度更高。
使用光轉換器52允許具有相同發光層85的光發射器25發射不同的第一輻射，特別是不同顏色的第一輻射，同時還易於製造，因為僅執行一次沉積步驟就可沉積所有發光層85。
當單個像素15的三個光發射器25中的每一個發射不同的第一輻射時，該像素可以用作顯示幕中的彩色像素。
然而，可以設想其中一個或多個光發射器25不包括輻射轉換器52的實施例。在此情況下，由發光層85發射的輻射是第一發射。
例如，光發射器25中的兩個包括輻射轉換器52，但是第三個光發射器25不包括任何輻射轉換器52，特別是當第三個光發射器25發射藍色第一輻射時。在另一個實施例中，光發射器25中沒有一個包括輻射轉換器52，例如，如果光發射器25的第二材料是不同的，則光發射器25的發光層85被構造成發射具有不同平均波長的第一輻射。
去除輻射轉換器52的光發射器25更有效。
此外，可以設想其中每個光發射器25包括輻射轉換器52的實施例。例如，每個輻射發射層85是紫外輻射，並且每個輻射轉換器52將紫外輻射轉換成相對應的第一輻射。
上文已經描述了在截頭棱錐體形狀的情況下的台面40。然而，台面40的形狀可以變化。
在一個實施例中，台面40是截頭錐的形狀。例如，上部側70和基部80是圓形的。
在上文的示例中，僅將第二部分100描述為量子阱。然而，可以設想其中第一部分95形成量子阱的實施例。量子阱的發射效率通常優於較厚層的發射效率。
值得注意的是可以使用平坦化層。平坦化層是沉積在基板55上、台面40上和覆蓋層45上的材料的層，使得台面40和覆蓋層45嵌在該平坦化層中，從而形成平坦表面。平坦表面可以有益於裝置處理並且可以提供更均勻的電注入（參見圖17）。
例如，平坦化層由第一半導體材料製成。
在一個實施例中，平坦化層是摻雜的。特別地，平坦化層具有不同於台面40的摻雜類型。
在特定示例中，平坦化層由p型摻雜的GaN製成。
已經將發光層85描述為單一材料的緻密層。還設想了其中發光層85是超晶格的實施例。超晶格是由兩種或更多種不同材料的子層的堆疊形成的層，形成沿著堆疊方向重複的圖案，該子層太薄以至於存在子層之間的量子耦合。
上文描述的不同半導體材料是纖維鋅礦結構III族氮化物材料。然而，可以使用其它晶體結構和材料。
例如，可以在砷化物材料（諸如砷化鋁AlAs、砷化鎵GaAs、砷化銦InAs）中、在磷化物材料（諸如磷化鋁AlP、磷化鎵GaP、磷化銦InP）中、在II族-VI族材料（諸如硒化鋅ZnSe、硒化鎘CdSe、碲化鋅ZnTe、碲化鎘CdTe）中、在IV族材料（諸如矽Si和鍺Ge）中或者在這些材料的任何合金中選擇第一半導體材料、第二半導體材料、第三半導體材料和第四半導體材料中的任何一種。
作為可以考慮的不同實施例的一般說明，尤其參考圖13至圖17，這些圖是像素的示例的示意性側視圖。
圖13對應於台面微型LED；圖14對應於重疊的p型金屬；圖15對應於隧道結接觸部；圖16對應於緊密堆積的台面微型LED和圖17對應於具有平坦化表面的緊密堆積的台面微型LED。
此外，可以考慮其中將超晶格添加到量子阱下方的實施例。
圖18至圖20描繪了用於製造像素15的方法的另一個示例。
根據該示例，在沉積絕緣層60之前沉積覆蓋層45。因此，覆蓋層45覆蓋台面40和主表面65（參見圖18）。
在隨後的移除步驟期間，例如通過蝕刻（參見圖19）移除覆蓋主表面65的覆蓋層45的一部分。在一個實施例中，覆蓋台面40的最下部的覆蓋層45的部分也被移除，因此該覆蓋層與主表面65電接觸。
絕緣步驟可以可選地在移除之後執行，以便用電絕緣材料（參見圖20）覆蓋主表面65。
在上文已經將連接結構30描述為包括台面40、覆蓋層45和第二電接觸部105。然而，可以設想其中連接結構僅包括第二電接觸部105的更簡單的實施例。在此情況下，例如，第二電接觸部是導電材料的塊體，該第二電接觸部的總高度等於發射器25的總高度（參見圖21）。
10‧‧‧顯示幕 15‧‧‧發射裝置、像素 20‧‧‧控制電路 25‧‧‧發射器 30‧‧‧連接結構 40‧‧‧台面 45‧‧‧覆蓋層 50‧‧‧第一電接觸部 52‧‧‧輻射轉換器 55‧‧‧基板 60‧‧‧絕緣層 65‧‧‧主表面 70‧‧‧上部側 75‧‧‧側部側 77‧‧‧頂端部分 78‧‧‧側向部分 80‧‧‧基部 85‧‧‧輻射發射層、發光層 90‧‧‧屏障層 95‧‧‧第一部分 100‧‧‧第二部分 102‧‧‧底面 105‧‧‧第二電接觸部 110‧‧‧連接墊 120‧‧‧支撐板 A‧‧‧軸線 D‧‧‧法線方向 e1‧‧‧第一厚度 e2‧‧‧第二厚度 h‧‧‧高度 l‧‧‧最小側向尺寸 α、β‧‧‧角度 II-II‧‧‧線
本發明的特徵和優點將通過以下說明書變得清楚，所述說明書僅作為非限制性示例並且參照附圖給出，在附圖中： 圖1是包括一組發射裝置的顯示幕的局部俯視圖， 圖2是沿著圖1中的線II-II的發射裝置的一部分的側視圖，每個發射裝置包括一組發射器， 圖3是圖2的發射器的一部分的放大側視圖， 圖4至圖12是用於製造發射裝置的方法的示例的各個階段的結果的示意圖， 圖13至圖17是發射裝置的示例的示意性側視圖， 圖18至圖20是用於製造發射裝置的方法的另一個示例的各個階段的結果的示意圖，和 圖21是發射裝置的另一個示例的示意性側視圖。
25‧‧‧發射器
45‧‧‧覆蓋層
50‧‧‧第一電接觸部
55‧‧‧基板
65‧‧‧主表面
70‧‧‧上部側
75‧‧‧側部側
85‧‧‧輻射發射層、發光層
90‧‧‧屏障層
95‧‧‧第一部分
100‧‧‧第二部分
A‧‧‧軸線
D‧‧‧法線方向
e1‧‧‧第一厚度
e2‧‧‧第二厚度
h‧‧‧高度
l‧‧‧最小側向尺寸
α、β‧‧‧角度

Claims (15)

  1. 一種適於發射第一輻射的發射器(25)，所述發射器(25)包括：基板(55)，台面(40)，所述台面(40)由第一半導體材料製成，所述第一半導體材料具有第一能隙值，所述台面(40)具有上部側(70)和側部側(75)，所述側部側(75)圍繞所述上部側(70)並且在所述基板(55)和所述上部側(70)之間延伸，覆蓋層(45)，所述覆蓋層包括一個或多個輻射發射層(85)，至少一個輻射發射層(85)由第二半導體材料製成，所述第二半導體材料具有第二能隙值，所述第二能隙值嚴格低於所述第一能隙值，每個輻射發射層(85)具有對應於所述上部側(70)的第一部分(95)和對應於所述側部側(75)的第二部分(100)，第一厚度(e1)被限定以用於所述第一部分(95)並且第二厚度(e2)被限定以用於所述第二部分(100)，所述第二厚度(e2)嚴格低於所述第一厚度(e1)，其中所述第一厚度(e1)和所述第二厚度(e2)之間的比率介於1.5至6之間，其中所述上部側(70)具有介於9平方微米至900平方微米之間的表面。
  2. 如申請專利範圍第1項所述的發射器，其中，滿足以下特性中的至少一個： 所述第一部分(95)至少部分地覆蓋所述台面的所述上部側(70)，以及所述第二部分(100)至少部分地覆蓋所述台面(40)的所述側部側(75)；所述第二部分(100)形成至少一個量子阱，和所述側部側(75)包括多個平面。
  3. 如申請專利範圍第1或2項所述的發射器，其中，滿足以下特性中的至少一個：所述基板(55)由半導體材料製成，所述台面(40)沿著垂直於所述基板(55)的第一方向(D)從所述基板(55)延伸出並且電連接到所述基板(55)，所述基板(55)具有在垂直於所述第一方向(D)的平面中圍繞所述台面(40)的主表面(65)，所述基板(55)進一步包括在所述主表面(65)上延伸的電絕緣層(60)，所述絕緣層(60)在所述基板(55)和所述覆蓋層(45)之間形成屏障，和對於所述側部側(75)的每個點，與穿過所述點並且垂直於所述側部側(75)的方向相對應的軸線(A)被限定出，並且其中，垂直於所述基板(55)的第一方向(D)和所述軸線(A)之間的角度(α)介於30度至80度之間。
  4. 如申請專利範圍第1或2項所述的發射器，其中，滿足以下特性中的至少一個：所述第一半導體材料和所述第二半導體材料中的至少一種是III族氮化物材料，和 晶體結構被限定以用於所述第一半導體材料，所述晶體結構具有至少一個極性方向和至少一個半極性方向，所述上部側(70)垂直於極軸，對於所述側部側(75)的每個點，與穿過所述點並且垂直於所述側部側(75)的方向相對應的軸線被限定出，所述軸線(A)垂直於所述半極性方向。
  5. 如申請專利範圍第1或2項所述的發射器，其中，滿足以下特性中的至少一個：所述發射器(25)進一步包括電連接到所述第一部分(95)的第一電接觸部(50)，所述發射器(25)被構造成當電流流過所述第一電接觸部(50)、所述覆蓋層(45)和所述台面(40)時發射所述第一輻射，所述第一電接觸部(50)進一步電連接到所述第二部分(100)；所述發射器(25)進一步包括電連接到所述第一部分(95)的第一電接觸部(50)，所述發射器(25)被構造成當電流流過所述第一電接觸部(50)、所述覆蓋層(45)和所述台面(40)時發射所述第一輻射，所述第一電接觸部(50)包括第一連接層和第二屏障層，所述第二屏障層插入在所述第一連接層和所述覆蓋層(45)之間，所述第一連接層由第四材料製成，所述第四材料是導電材料或者半導體材料，所述第二屏障層由絕緣材料製成，所述覆蓋層(45)、所述第二屏障層和所述第一連接層形成隧道結；所述覆蓋層(45)包括至少兩個由所述第二半導體材料製成的疊加的輻射發射層(85)、插入在每對連續的輻射發射層(85) 之間的由第三半導體材料製成的第一屏障層(90)，所述第三半導體材料具有第三能隙值，所述第三能隙值嚴格優於所述第二能隙值，和所述第一輻射包括第一組電磁波，所述輻射發射層(85)被構造成發射包括第二組電磁波的第二輻射，所述發射器(25)進一步包括輻射轉換器(52)，所述輻射轉換器被構造成吸收所述第二輻射並且作為響應而發射所述第一輻射，每個電磁波被限定一波長，所述第一組對應於第一波長範圍並且所述第二組對應於第二波長範圍，所述第一波長範圍具有第一平均波長並且所述第二波長範圍具有第二平均波長，所述第一平均波長不同於所述第二平均波長。
  6. 如申請專利範圍第1或2項所述的發射器，其中，滿足以下特性中的至少一個：所述台面(40)具有最小側向尺寸(l)和高度(h)，所述高度(h)在垂直於所述基板(55)的第一方向(D)上被測量出，並且所述最小側向尺寸(l)在垂直於所述第一方向(D)的平面中被測量出，所述高度(h)嚴格低於所述最小側向尺寸(l)；所述台面(40)形成平截頭體，所述平截頭體具有與所述基板(55)接觸的基部(80)，所述基部(80)是矩形或者六邊形；和所述台面(40)具有沿著垂直於所述基板(55)的第一方向(D)測量的高度(h)，所述高度(h)介於100奈米至1000奈米 之間。
  7. 如申請專利範圍第1或2項所述的發射器，其中，對於所述側部側(75)的每個點，與穿過所述點並且垂直於所述側部側(75)的方向相對應的軸線(A)被限定出，並且其中，垂直於所述基板(55)的第一方向(D)和所述軸線(A)之間的角度(α)介於55度至65度之間。
  8. 一種發射裝置(15)，所述發射裝置包括至少兩個如申請專利範圍第1至7項中任一項所述的發射器(25)。
  9. 一種顯示幕(10)，所述顯示幕包括一組如申請專利範圍第8項所述的發射裝置(15)。
  10. 一種用於製造適於發射第一輻射的發射器(25)的方法，所述方法包括以下步驟：供應基板(55)，製造台面(40)，所述台面由第一半導體材料製成，所述第一半導體材料具有第一能隙值，所述台面(40)具有上部側(70)和側部側(75)，所述側部側(75)圍繞所述上部側(70)並且在所述基板(55)和所述上部側(70)之間延伸，和在所述台面(40)上沉積覆蓋層(45)，所述覆蓋層包括一個或多個輻射發射層(85)，至少一個輻射發射層(85)由第二半導體材料製成，所述第二半導體材料具有第二能隙值，所述第二能隙值嚴格低於所述第一能隙值，每個輻射發射層(85)具有對應於所述上部側(70)的第一部分(95)和對應於所述側部側(75) 的第二部分(100)，為所述第一部分(95)限定出第一厚度(e1)並且為所述第二部分(100)限定出第二厚度(e2)，所述第二厚度(e2)嚴格低於所述第一厚度(e1)，其中所述第一厚度(e1)和所述第二厚度(e2)之間的比率介於1.5至6之間，其中所述上部側(70)具有介於9平方微米至900平方微米之間的表面。
  11. 如申請專利範圍第10項所述的方法，其中，用於製造台面(40)的步驟包括蝕刻掉由所述第一半導體材料製成的主體的一部分以製造所述台面(40)。
  12. 一種用於製造包括第一發射器(25)和至少一個第二發射器(25)的發射裝置(15)的方法，每個發射器(25)適於發射相對應的第一輻射，所述方法包括以下步驟：供應基板(55)，為每個發射器(25)製造台面(40)，所述台面由第一半導體材料製成，所述第一半導體材料具有第一能隙值，所述台面(40)具有上部側(70)和側部側(75)，所述側部側(75)圍繞所述上部側(70)並且在所述基板(55)和所述上部側(75)之間延伸，和在每個台面(40)上沉積覆蓋層(45)，所述覆蓋層包括一個或多個輻射發射層(85)，至少一個輻射發射層(85)由第二半導體材料製成，所述第二半導體材料具有第二能隙值，所述第二能 隙值嚴格低於所述第一能隙值，每個輻射發射層(85)具有對應於所述上部側(70)的第一部分(95)和對應於所述側部側(75)的第二部分(100)，為所述第一部分(95)限定出第一厚度(e1)並且為所述第二部分(100)限定出第二厚度(e2)，所述第二厚度(e2)嚴格低於所述第一厚度(e1)，其中所述第一厚度(e1)和所述第二厚度(e2)之間的比率介於1.5至6之間，其中所述上部側(70)具有介於9平方微米至900平方微米之間的表面。
  13. 如申請專利範圍第12項所述的方法，其中，用於製造每個台面(40)的步驟包括蝕刻掉由所述第一半導體材料製成的主體的一部分以製造每個台面(40)。
  14. 如申請專利範圍第11或13項所述的方法，其中，所述主體是所述基板(55)。
  15. 如申請專利範圍第11或13項所述的方法，其中，所述主體是由所述第一半導體材料製成並且由所述基板(55)支撐的層。
TW108104401A 2018-02-07 2019-02-11 發射器、發射裝置以及相關的顯示幕和製造方法 TWI811298B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1851027 2018-02-07
FR1851027A FR3077680B1 (fr) 2018-02-07 2018-02-07 Emetteur, dispositif emetteur et ecran d'affichage et procede de fabrication associes
??1851027 2018-02-07

Publications (2)

Publication Number Publication Date
TW201935510A TW201935510A (zh) 2019-09-01
TWI811298B true TWI811298B (zh) 2023-08-11

Family

ID=63407268

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108104401A TWI811298B (zh) 2018-02-07 2019-02-11 發射器、發射裝置以及相關的顯示幕和製造方法

Country Status (8)

Country Link
US (1) US20200373461A1 (zh)
EP (1) EP3750188B1 (zh)
JP (1) JP7382943B2 (zh)
KR (1) KR102654909B1 (zh)
CN (1) CN111788691B (zh)
FR (1) FR3077680B1 (zh)
TW (1) TWI811298B (zh)
WO (1) WO2019154878A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2586862B (en) * 2019-09-06 2021-12-15 Plessey Semiconductors Ltd LED precursor incorporating strain relaxing structure
US11101418B1 (en) 2019-09-10 2021-08-24 Facebook Technologies, Llc Spacer for self-aligned mesa
US11164995B2 (en) 2020-02-20 2021-11-02 Facebook Technologies, Llc 3-D structure for increasing contact surface area for LEDs
CN113764557B (zh) * 2021-08-31 2024-08-06 北海惠科光电技术有限公司 Led芯片、显示面板以及led芯片的转移方法
WO2024052971A1 (ja) * 2022-09-06 2024-03-14 アルディーテック株式会社 発光ダイオードチップ、発光ダイオードチップ集積装置および発光ダイオードチップ集積装置の製造方法
WO2024180704A1 (ja) * 2023-03-01 2024-09-06 アルディーテック株式会社 発光ダイオードチップ、発光ダイオードチップ集積装置、光データ通信装置、発光装置およびｘｒグラス

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952681A (en) * 1997-11-24 1999-09-14 Chen; Hsing Light emitting diode emitting red, green and blue light
JP2008060375A (ja) * 2006-08-31 2008-03-13 Sanyo Electric Co Ltd 窒化物系半導体発光素子の製造方法および窒化物系半導体発光素子
TW200905928A (en) * 2007-03-29 2009-02-01 Univ California Dual surface-roughened N-face high-brightness LED
US20110012169A1 (en) * 2008-03-28 2011-01-20 Toshiyuki Takizawa Nitride semiconductor light-emitting device
TW201725756A (zh) * 2016-01-13 2017-07-16 晶元光電股份有限公司 發光二極體裝置及其製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4876319B2 (ja) * 2001-03-09 2012-02-15 ソニー株式会社 表示装置およびその製造方法
JP4254157B2 (ja) * 2001-08-22 2009-04-15 ソニー株式会社 窒化物半導体素子及び窒化物半導体素子の製造方法
JP2003179311A (ja) * 2001-12-12 2003-06-27 Sony Corp ＧａＮ系半導体レーザ素子及びその作製方法
JP2003218034A (ja) * 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
US7002182B2 (en) * 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
WO2007029655A1 (ja) * 2005-09-05 2007-03-15 Matsushita Electric Industrial Co., Ltd. 六方晶系窒化物単結晶の製造方法、六方晶系窒化物半導体結晶及び六方晶系窒化物単結晶ウエハの製造方法
KR100649769B1 (ko) * 2005-12-28 2006-11-27 삼성전기주식회사 반도체 발광 다이오드 및 그 제조 방법
DE102006025964A1 (de) * 2006-06-02 2007-12-06 Osram Opto Semiconductors Gmbh Mehrfachquantentopfstruktur, strahlungsemittierender Halbleiterkörper und strahlungsemittierendes Bauelement
WO2010011201A1 (en) * 2008-07-21 2010-01-28 Pan Shaoher X Light emitting device
KR20100073757A (ko) * 2008-12-23 2010-07-01 삼성전자주식회사 마이크로 로드를 이용한 발광소자 및 그 제조방법
KR20110091245A (ko) * 2010-02-05 2011-08-11 삼성엘이디 주식회사 반도체 발광소자 및 그 제조방법
KR101881064B1 (ko) * 2012-03-05 2018-07-24 삼성전자주식회사 질화물 반도체 발광소자 및 그 제조방법
JP2013209226A (ja) * 2012-03-30 2013-10-10 Mitsubishi Chemicals Corp 半導体バルク結晶の製造方法
KR101901320B1 (ko) * 2012-05-22 2018-09-21 삼성전자주식회사 발광소자 및 그 제조방법
KR101767078B1 (ko) * 2013-07-29 2017-08-10 에피스타 코포레이션 반도체 소자를 선택적으로 전이하는 방법
US20170110630A1 (en) * 2014-03-31 2017-04-20 Ushio Denki Kabushiki Kaisha Semiconductor light emitting element, production method therefor, led element and electron-beam-pumped light source device
JP2016195148A (ja) * 2015-03-31 2016-11-17 旭化成株式会社 紫外線発光素子の製造方法
DE102016208717B4 (de) * 2016-05-20 2022-03-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit erhöhter Effizienz und Verfahren zur Herstellung eines Bauelements

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952681A (en) * 1997-11-24 1999-09-14 Chen; Hsing Light emitting diode emitting red, green and blue light
JP2008060375A (ja) * 2006-08-31 2008-03-13 Sanyo Electric Co Ltd 窒化物系半導体発光素子の製造方法および窒化物系半導体発光素子
TW200905928A (en) * 2007-03-29 2009-02-01 Univ California Dual surface-roughened N-face high-brightness LED
US20110012169A1 (en) * 2008-03-28 2011-01-20 Toshiyuki Takizawa Nitride semiconductor light-emitting device
TW201725756A (zh) * 2016-01-13 2017-07-16 晶元光電股份有限公司 發光二極體裝置及其製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
期刊 Yang et al. "InGaN/GaN multiple quantum wells on selectively grown GaN microfacets and the applications for phosphor-free white light-emitting diodes", Reviews in Physics, Volume 1, 無, November 2016, Pages 101-119. *

Also Published As

Publication number Publication date
TW201935510A (zh) 2019-09-01
FR3077680B1 (fr) 2020-02-28
WO2019154878A1 (en) 2019-08-15
EP3750188B1 (en) 2023-06-14
EP3750188A1 (en) 2020-12-16
JP2021513741A (ja) 2021-05-27
CN111788691A (zh) 2020-10-16
FR3077680A1 (fr) 2019-08-09
US20200373461A1 (en) 2020-11-26
JP7382943B2 (ja) 2023-11-17
CN111788691B (zh) 2024-02-09
KR102654909B1 (ko) 2024-04-05
KR20200118043A (ko) 2020-10-14

Similar Documents

Publication Publication Date Title
TWI811298B (zh) 發射器、發射裝置以及相關的顯示幕和製造方法
US10916579B2 (en) Optoelectronic device with light-emitting diodes
TWI750289B (zh) 具有發光二極體的光電裝置
TW201911558A (zh) 包括以軸向配置的三維半導體結構之光電裝置
US20110114917A1 (en) Light emitting device
CN111129026B (zh) 多色发光器件及制造这种器件的方法
TWI758392B (zh) 具有發光二極體的光電裝置及其製造方法
KR101322927B1 (ko) 발광 다이오드 소자 및 그의 제조 방법
US12027568B2 (en) Multi-colour electroluminescent display device and method for manufacturing such a device