TWI750289B - 具有發光二極體的光電裝置 - Google Patents

具有發光二極體的光電裝置 Download PDF

Info

Publication number
TWI750289B
TWI750289B TW106146147A TW106146147A TWI750289B TW I750289 B TWI750289 B TW I750289B TW 106146147 A TW106146147 A TW 106146147A TW 106146147 A TW106146147 A TW 106146147A TW I750289 B TWI750289 B TW I750289B
Authority
TW
Taiwan
Prior art keywords
stack
substrate
optoelectronic device
face
openings
Prior art date
Application number
TW106146147A
Other languages
English (en)
Other versions
TW201838202A (zh
Inventor
鄭松 趙
威辛 談
文森 班克斯
菲利普 吉萊特
皮爾 喬芬
Original Assignee
法商艾勒迪亞公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商艾勒迪亞公司 filed Critical 法商艾勒迪亞公司
Publication of TW201838202A publication Critical patent/TW201838202A/zh
Application granted granted Critical
Publication of TWI750289B publication Critical patent/TWI750289B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本發明係關於一種製造光電裝置(10)的方法，包含以下相繼步驟： 提供至少部分由半導體材料製成並且具有第一及第二相對面的基板； 在第一面上形成半導體層（22、23、24）之堆疊(19)，該堆疊(19)包含第三及第四相對面（20、21），第四面(21)在基板之側面上，該堆疊包含發光二極體(16)； 在基板中從第二面的側面形成穿過開口(34)，該等開口與發光二極體的至少部分相對並且界定基板中的壁(30)； 在至少一些開口中的第四面上與堆疊相接觸地形成導電墊(36)；以及 在至少一些開口中形成光致發光區塊(38)。

Description

具有發光二極體的光電裝置
本揭示係關於一種具有基於半導體材料的發光二極體的光電裝置，特定言之，一種顯示螢幕或一種影像投影裝置，以及其製造方法。
影像之像元對應於由光電裝置顯示的影像之單位元素。當光電裝置係彩色影像顯示光電裝置時，針對影像之每個像元之顯示一般包含至少三個組件，亦稱為顯示子像元，每個顯示子像元發射實質上呈單色的光輻射（例如，紅色、綠色、及藍色）。由三個顯示子像元發射的輻射之疊加向觀察者提供對應於所顯示影像之像元的彩色感覺。在此情形中，由用以顯示影像之像元的三個子顯示像元形成的總成被稱為光電裝置的顯示像元。
存在包含基於半導體材料之發光二極體的光電裝置，該等半導體材料包含半導體層之堆疊，該等半導體層例如包含至少一種第III族元素及一種第V族元素，後文稱為III-V化合物，特定言之氮化鎵(GaN)。
光致發光材料之區塊可在半導體層之堆疊上形成。每個區塊適用於將由發光二極體發射的輻射轉換為期望輻射。區塊根據子像元排列而位於半導體層之堆疊上。
在影像顯示裝置中，當由與一個子像元相關的發光二極體發射的光到達與另一子像元相關的光致發光區塊時發生串擾。為了減少在子像元之間的串擾，已知在光致發光區塊之間提供不透明或反射壁。壁可由電鍍技術製成。然而，此等技術一般不允許形成具有適用於子像元及光致發光區塊的尺寸的縱橫比的壁。
一實施例的目的意欲克服先前所描述的光電裝置的全部或部分缺點，該等光電裝置包含發光二極體。
一實施例的另一目的係減少在相鄰子像元之間的串擾。
一實施例的另一目的係發光二極體包含半導體層之堆疊，例如主要包含III-V化合物。
一實施例的另一目的係壁應形成空腔以在與發光二極體相同之區塊中不存在紅色、綠色及藍色之固有色彩的情形中容納色彩轉換層。在與發光二極體相同之區塊中存在紅色、綠色及藍色之固有色彩的情形中，例如主要包含III-V化合物情況下，壁應用作像元區塊之子像元。
因此，一實施例提供了一種製造光電裝置的方法，包含以下相繼步驟： a)提供至少部分由半導體材料製成並且具有第一及第二相對面的基板； b)在第一面上形成半導體層之堆疊，該堆疊包含第三及第四相對面，該第四面在基板之側面上，該堆疊包含發光二極體； c)在第三面(20)之側面上將堆疊(19)結合至電子電路(14)； d)在基板中從第二面的側面形成穿過開口，該等開口與發光二極體的至少部分相對並且界定基板中的壁； e)在至少一些開口中的第四面上與堆疊相接觸地形成導電墊；以及 f)在至少一些開口中形成光致發光區塊。
根據一實施例，步驟b)包含與基板相接觸地形成晶種層，該晶種層由有助於生長堆疊之半導體層之至少一個的材料製成。
根據一實施例，晶種層可能至少部分由氮化鋁、氮化鋁鎵、氮化鋁銦鎵、氮化鋁銦或氮化矽製成。
根據一實施例，基板包含由電氣絕緣層覆蓋的支撐件，該電氣絕緣層由半導體基底覆蓋，並且於步驟b)，在半導體基底上與該半導體基底相接觸地形成堆疊。
根據一實施例，步驟d)包含完全蝕刻支撐件並且穿過絕緣層及半導體基底蝕刻開口。
根據一實施例，在步驟c)之前，該方法進一步包含在堆疊中蝕刻溝槽，該等溝槽在堆疊中從第三面延伸，並且利用電氣絕緣塗層覆蓋每個溝槽的步驟。
根據一實施例，在步驟c)之前，該方法進一步包含在堆疊中植入離子以形成在堆疊中從第三面延伸之電氣絕緣區域的步驟。
根據一實施例，在步驟b)之前，該方法進一步包含在基板中從第一面形成開口並且在該等開口中形成壁，該等壁至少部分由與基板不同的一材料製成，在步驟d)中，該方法進一步包含移除基板以暴露該等壁。
另一實施例提供了一種光電裝置，包含： 堆疊，包含發光二極體； 壁，至少部分由放置在堆疊上的半導體或電氣絕緣材料製成，該等壁界定開口，該等開口與發光二極體之至少部分相對； 導電墊，在至少一些開口中，與堆疊相接觸；以及 光致發光區塊，在至少一些開口中。
根據一實施例，光電裝置在壁與堆疊之間進一步包含與壁及堆疊相接觸的晶種部分，該等晶種部分由有助於生長堆疊之半導體層之至少一個的材料製成。
根據一實施例，晶種部分可能至少部分由氮化鋁、氮化鋁鎵、氮化鋁銦鎵、氮化鋁銦或氮化矽製成。
根據一實施例，光電裝置在壁之頂部上進一步包含電氣絕緣部分。
根據一實施例，光電裝置進一步包含在堆疊中延伸的溝槽，每個溝槽利用電氣絕緣塗層覆蓋。
根據一實施例，光電裝置進一步包含在堆疊中延伸的電氣絕緣區域。
根據一實施例，堆疊包含經粗糙化或包括週期圖案的面。
根據一實施例，導電墊由對輻射至少部分透明的材料製成，該輻射由發光二極體發射。
根據一實施例，光電裝置進一步包含從第三面至第四面穿過堆疊的電氣連接，該等電氣連接與堆疊之半導體層絕緣並與壁接觸。
根據一實施例，每個壁包含利用電氣絕緣層覆蓋的半導體材料之核心。
為了清晰起見，在諸圖中相同元件已經利用相同參考數字表示，並且進一步地，按照在電子電路圖中的慣例，諸圖並非按比例繪製。進一步地，已經僅示出並將描述可用以理解本描述的彼等元件。特定言之，用於偏置光電裝置的發光二極體的構件係熟知的並且將不描述。
在以下描述中，除非另外指出，術語「實質上」、「近似」、以及「在…的量級上」意謂「至10%內」。此外，發光二極體的「有效區域」表示從此發射由發光二極體提供的大部分電磁輻射的發光二極體的區域。進一步地，當第一元件被稱為藉由磊晶關係連接至第二元件時，這意謂著第一元件由第一層製成並且第二元件由第二層製成，該第二層藉由在第一層上磊晶來生長或反之亦然。
進一步地，諸如在本揭示之上下文中所使用，術語「粒子」應以廣義理解並且不僅對應於或多或少具有球形的緻密粒子，亦對應於角形粒子、扁平粒子、薄片狀粒子、纖維狀粒子、或纖維粒子、等等。應理解在本揭示之上下文中粒子之「大小」意謂粒子之最小橫向尺寸。材料之粒子意謂已知材料可能以粒子簇形式出現時單獨考慮的粒子，亦即，材料之單位元素。粒子之片語「平均大小」根據本揭示意謂粒子大小之算術平均值，亦即，粒子大小除以粒子數量之總和。粒子之粒度分析可能藉由雷射粒度分析來量測，該雷射粒度分析藉由使用例如Malvern Mastersizer 2000。
第1圖及第2圖圖示了光電裝置10的實施例，例如，對應於顯示螢幕或影像投影裝置。
裝置10包含兩個積體電路12、14。第一積體電路12包含發光二極體16並且在以下描述中被稱為光電電路或光電晶片。第二積體電路14包含用以控制第一積體電路12之發光二極體16的未圖示的電子組件，特別為電晶體。第二積體電路14在以下描述中被稱為控制電路或控制晶片。光電電路12結合至控制電路14。根據結合類型，結合墊18可能在光電晶片12與控制晶片14之間存在。
根據一實施例，發光二極體16係由具有兩個相對面20、21之半導體層之堆疊19形成。在第1圖中，堆疊19從底部至頂部包含： 第一導電類型（例如，P型摻雜）並界定面20的摻雜之半導體層22； 有效區域23；以及 與第一導電類型相反的第二導電類型（例如，N型摻雜）並界定面21的摻雜之半導體層24。
光電電路12亦包含層24上的壁30。壁30放置在插入壁30與層24之間的晶種部分32上。晶種部分32與層24之面21相接觸並與壁30相接觸。壁30界定暴露面21之部分的開口34。根據一實施例，壁30形成柵格並且開口34按行及列排列。舉例而言，在第2圖中圖示了九個子像元Pix。在本實施例中，在第2圖中開口34具有方形形狀。然而，開口34之形狀可能係不同的。
接觸墊36與面21相接觸地位於每個開口34中。接觸墊36由導電材料製成。在本實施例中，接觸墊36可能對由發光二極體16發射之光不透明。較佳地，接觸墊36僅部分覆蓋面21在開口34中的暴露之部分。在本實施例中，針對每個子像元Pix，接觸墊36在開口34之四個拐角處存在並且一些接觸墊36沿著壁30伸展。此外，相鄰子像元Pix之接觸墊36可能藉由連接部分37彼此連接，該連接部分在分離兩個子像元Pix的壁30上方延伸。作為一變化，針對每個子像元Pix，接觸墊36可能作為覆蓋面21之柵格排列。
光致發光區塊38與面21相接觸地位於至少一些開口34中。光致發光區塊38未在第2圖中圖示。在一些開口34中可能不存在光致發光區塊。當光致發光區塊38由子像元Pix之發光二極體16發射的光激發時，每個光致發光區塊38包含能夠發射於一波長的光的磷光體，該波長與由發光二極體16發射之光的波長不同。
在層22側面上將光電電路12結合至控制電路14。根據一實施例，針對每個子像元Pix提供一個結合墊18。
在操作中，在接觸墊36與結合墊18之間施加電壓，使得針對每個子像元Pix，有效區域23面對子像元Pix之開口34的部分發射具有一強度之光，該強度取決於與子像元Pix相關的在接觸墊36與結合墊18之間施加的電壓。壁30減少在相鄰子像元Pix之間的串擾。
根據一實施例，面21在開口34中的暴露之部分可經粗糙化及/或圖案化以改良光提取。
半導體層22、24至少部分由至少一種半導體材料製成。半導體材料可能係矽、鍺、碳化矽、III-V化合物、II-VI化合物、或此等化合物之至少兩種之組合。半導體層22之厚度係在從10 nm至1 μm之範圍中。半導體層24之厚度係在從10 nm至10 μm之範圍中。當減小層24之厚度時，實質上減少在子像元之間的串擾。
半導體層22、24可能至少部分由主要包含III-V化合物（例如，III-N化合物）的半導體材料製成。第III族元素之實例包含鎵(Ga)、銦(In)、或鋁(Al)。III-N化合物之實例係GaN、AlN、InN、InGaN、AlGaN、或AlInGaN。亦可能使用其他第V族元素，例如，磷或砷。一般而言，在III-V化合物中之元素可能以不同莫耳分數組合。
半導體層22、24可能至少部分由主要包含II-VI化合物的半導體材料製成。第II族元素之實例包含第IIA族元素，特定言之鈹(Be)及鎂(Mg)，以及第IIB族元素，特定言之鋅(Zn)、鎘(Cd)、及汞(Hg)。第VI族元素之實例包含第VIA族元素，特定言之氧(O)及碲(Te)。II-VI化合物之實例係ZnO、ZnMgO、CdZnO、CdZnMgO、CdHgTe、CdTe、或HgTe。一般而言，在II-VI化合物中之元素可能以不同莫耳分數結合。較佳地，層24藉由磊晶關係連接至晶種部分32。
有效區域23係具有由從其發射之發光二極體LED供應的大部分輻射的層。根據一實例，有效區域23可能包含限制構件。有效區域23可能包含單個量子井。其可能隨後包含與形成半導體層22及24之半導體材料不同的半導體材料，並且具有小於半導體層22及24之能帶間隙的能帶間隙。有效區域23可能包含多個量子井。其隨後包含形成量子井之交替的半導體層的堆疊以及障壁層的堆疊。其係例如由GaN及InGaN層之交替形成，該等層具有從3 nm至20 nm（例如，6 nm）及從1 nm至10 nm（例如，2.5 nm）的相應厚度。GaN層可能例如由N型或P型摻雜。根據另一實例，有效層可能包含單個InGaN層，例如，具有大於10 nm之厚度。較佳地，有效區域23之層藉由磊晶關係連接至層24。
壁30至少部分由至少一種半導體材料製成。半導體材料可能係矽、鍺、碳化矽、III-V化合物、II-VI化合物、或此等化合物的至少兩種的組合。較佳地，壁30由與在微電子元件中實施的製造方法相容的半導體材料製成。壁30可能經重摻雜、輕摻雜或不摻雜。較佳地，壁30由單晶矽製成。
在與面21正交之方向中量測的壁30之高度係在從500 nm至200 μm、較佳地從5 μm至30 μm之範圍中。在與面21平行之方向中量測的壁30之厚度係在從100 nm至50 μm、較佳地從0.5 μm至10 μm之範圍中。在第2圖之視圖中，開口34之區域對應於具有從1 μm至100 μm、較佳地從3 μm至15 μm變化的側面之方形的區域。
根據一實施例，壁30可由針對由光致發光區塊38及/或發光二極體16發射的輻射之波長之反射材料製成或由反射塗層覆蓋。
晶種部分32由有助於生長半導體層24之材料製成。晶種部分32亦可用作過渡層以便於當生長半導體層24時使缺陷或斷裂較少。舉例而言，形成晶種部分32之材料可能係III-氮化物材料。舉例而言，晶種部分32可能由氮化鋁(AlN)、氮化鋁鎵(AlGaN)、氮化鋁銦鎵(AlInGaN)、氮化鋁銦(AlInN)或氮化矽(SiN)製成。晶種部分32可能由與壁30相同之導電類型摻雜。在與面21正交之方向中量測的晶種部分32之厚度係在從1 nm至10 μm、較佳地在50 nm與3 μm之間之範圍中。較佳地，晶種部分32藉由磊晶關係連接至壁30。
接觸墊36由導電材料（例如，金屬諸如鋁、鈦、鎳、金、銀、銅、或鋅）製成。在與面21正交之方向中量測的接觸墊36之高度係在從5 nm至10 μm之範圍中。在與面21平行之方向中量測的接觸墊36之厚度係在從1 nm至100 μm之範圍中。接觸墊36與半導體層24相接觸。接觸墊36亦可能與壁30相接觸。
每個光致發光區塊38包含至少一種光致發光材料之粒子。光致發光材料之實例係由三價鈰離子激活的釔鋁石榴石(yttrium aluminum garnet; YAG)，亦稱為YAG:Ce或YAG:Ce3+ 。習知光致發光材料之粒子的平均大小一般大於5 μm。
在一實施例中，每個光致發光區塊38包含具有其中分散的半導體材料之奈米範圍之單晶粒子的基質，後文亦稱為半導體奈米晶體。光致發光材料之內部量子效率QYint 等於發射之光子數量與由光致發光物質吸收之光子數量的比率。半導體奈米晶體之內部量子效率QYint 大於5%，較佳地大於10%，更佳地大於20%。
根據一實施例，奈米晶體之平均大小係在從0.5 nm至1,000 nm、較佳地從0.5 nm至500 nm、更佳地從1 nm至100 nm、特定言之從2 nm至30 nm之範圍中。針對小於50 nm之尺寸，半導體奈米晶體之光轉換性質基本上取決於量子侷限現象。半導體奈米晶體隨後對應於量子盒。
根據一實施例，半導體晶體之半導體材料選自包含硒化鎘(CdSe)、磷化銦(InP)、硫化鎘(CdS)、硫化鋅(ZnS)、硒化鋅(ZnSe)、碲化鎘(CdTe)、碲化鋅(ZnTe)、氧化鎘(CdO)、氧化鋅鎘(ZnCdO)、硫化鎘鋅(CdZnS)、硒化鎘鋅(CdZnSe)、硫化銀銦(AgInS2 )、及此等化合物之至少兩種之混合物的群組。根據一實施例，半導體奈米晶體之半導體材料選自在Le Blevenec等人的出版物Physica Status Solidi (RRL)中-Rapid Research Letters，第8卷，第4號，第349-352頁，2014年4月中提及之材料。
根據一實施例，半導體奈米晶體之尺寸根據由半導體奈米晶體發射之輻射的期望波長來選擇。舉例而言，具有3.6 nm量級之平均大小的CdSe奈米晶體能夠將藍光轉換為紅光並且具有1.3 nm量級之平均大小的CdSe奈米晶體能夠將藍光轉換為綠光。根據另一實施例，半導體奈米晶體之組成根據由半導體奈米晶體發射之輻射的期望波長來選擇。
基質通常由與光致發光材料（諸如磷光體、亞微米磷光體及奈米晶體材料）混合以形成光致發光區塊38的封裝劑組成。基質由至少部分透明之材料製成。基質例如由氧化矽製成。基質係例如由任何至少部分透明之塑料材料製成，特定言之由至少部分透明之聚合物製成，特定言之由聚矽氧或聚乙酸(polyacetic acid; PLA)或聚(甲基丙烯酸甲酯)(poly(methyl methacrylate); PMMA)製成。基質可能由與三維列印機一起使用的至少部分透明之聚合物（諸如PLA）製成。根據一實施例，基質含有以奈米晶體之質量計從2%至90%，較佳地從10%至60%，例如，以奈米晶體之質量計近似20%。
在與面21正交之方向中量測的光致發光區塊38之高度係在從100 nm至1 mm之範圍中。光致發光區塊38之高度較佳地低於壁30及晶種部分32之高度的總和。
第3圖係包含發光二極體的光電裝置40之一實施例的部分簡化之橫截面圖。光電裝置40包含與第1圖所示之光電裝置10相同的元件，並且亦包含覆蓋壁30之頂部的絕緣部分42。如在後文中揭示，絕緣部分42可能對應於來自用以形成壁30的基板的剩餘物。
絕緣部分42可能由介電材料製成，例如，由氧化矽(SiO2 )、氮化矽（Six Ny ，其中x近似等於3並且y近似等於4，例如，Si3 N4 ）、氮氧化矽（特定言之通式SiOx Ny ，例如，Si2 ON2 ）、氧化鋁(Al2 O3 )、氧化鉿(HfO2 )、或金剛石製成。在與面21正交之方向中量測的絕緣部分42之厚度係在從10 nm至10 μm之範圍中。
第4圖係包含發光二極體的光電裝置50之一實施例的部分簡化橫截面圖。光電裝置50包含與第1圖所示之光電裝置10相同的元件，並且亦包含從面20穿過堆疊19延伸的溝槽52。溝槽52至少穿過層22及有效區域23之整個厚度延伸。溝槽52可能不穿過層24延伸或部分或完全穿過層24延伸。溝槽52亦可能在晶種部分32之厚度之全部部分上方穿過晶種部分32延伸。溝槽52亦可能在壁30之高度之全部部分上方穿過壁30延伸。
針對每個發光二極體16，溝槽52界定包含層22之部分54及有效區域23之部分56的區塊。每個溝槽52利用電氣絕緣層或塗層58覆蓋。溝槽52可能利用填充材料60填充。填充材料60可能係不透明的反射層或透明層、或該等材料特性之組合。溝槽52較佳地與壁30成直線。溝槽52進一步減少在相鄰子像元Pix之間的串擾。
在與面21平行之方向中量測的溝槽52之厚度係在從10 nm至10 μm之範圍中。溝槽52之厚度可能實質上等於壁30之厚度。絕緣層58之厚度可能在從1 nm至10 μm之範圍中。絕緣層58可能由與先前針對絕緣部分42所描述者相同之材料製成。填充材料60可能選自包含環氧樹脂、樹脂、聚矽氧、金屬層、介電質、或空氣的群組。
在另一實施例中，光電電路12可能包含完全穿過堆疊19並且與堆疊19之層絕緣的電氣連接（通孔）。電氣連接可能在一個末端處與壁30相接觸並且在相對末端處與一些墊18相接觸，此等墊18在彼情形中與層22絕緣。較佳地，接觸墊36與壁30相接觸並且可能藉由該等電氣連接之方式藉由控制電路14將電壓施加至接觸墊36。當存在先前揭示之溝槽52時，電氣連接可能藉由使用導電的填充材料60來製成。
第5圖係包含發光二極體的光電裝置70之一實施例的部分簡化之橫截面圖。光電裝置70包含與第4圖所示之光電裝置50相同的元件，差異之處在於每個接觸墊36由導電層72替代，該導電層對由光電二極體16發射之電磁輻射至少部分透明。導電層72可能覆蓋由壁30針對每個子像元界定的面21的暴露之部分的全部。導電層72可能由透明且導電的材料（諸如石墨烯）或透明導電氧化物(transparent conductive oxide; TCO)（例如，氧化銦錫(indium tin oxide; ITO)、由鋁或鎵摻雜的氧化鋅(zinc oxide; ZnO)或二者）製成。舉例而言，導電層72具有在從5 nm至500 nm、較佳地從20 nm至50 nm之範圍中的厚度。
第6圖係包含發光二極體的光電裝置80之一實施例的部分簡化橫截面圖。光電裝置80包含與第3圖所示之光電裝置40相同的元件，並且亦包含從面20穿過形成發光二極體的堆疊19延伸的實質上電氣絕緣之區域82。絕緣區域82至少穿過層22及有效區域23的總厚度延伸。絕緣區域82可能不穿過層24延伸或部分或完全穿過層24延伸。在第6圖中，圖示了完全穿過層24延伸的絕緣區域82。針對每個發光二極體16，絕緣區域82界定包含層22之部分84、有效區域23之部分86、以及（若可用）層24之部分88的區塊。絕緣區域82可藉由在堆疊19中離子植入來形成，並且通常藉由離子植入非電氣有效物質（諸如N或Ar）以產生晶格破壞來產生。劑量經設計以產生足夠破壞，進而導致高電阻率。絕緣區域82較佳地與壁30對齊，但與壁30相比亦可更寬或更窄。絕緣區域82進一步減少在相鄰子像元Pix之間的串擾。
在與面21平行之方向中量測的絕緣區域82之厚度係在從10 nm至100 μm之範圍中。
第7A圖至第7E圖係於製造第1圖所示之光電裝置10的方法的一實施例的相繼步驟獲得的結構之部分簡化橫截面圖。
第7A圖圖示了在以下步驟之後獲得的結構： 提供了具有兩個相對面91、92之一片基板90； 在基板90之面92上形成晶種層94； 在晶種層94上形成層24； 在層24上形成有效區域23；以及 在有效區域23上形成層22。
基板90由與壁30相同之材料製成。基板90亦可係SOI基板。晶種層94由與晶種部分32相同之材料製成。晶種層94可能藉由方法諸如化學氣相沉積(chemical vapor deposition; CVD)或亦稱為金屬有機氣相磊晶(metal-organic vapor phase epitaxy; MOVPE)的金屬有機化學氣相沉積(metal-organic chemical vapor deposition; MOCVD)來獲得。然而，可能使用方法諸如分子束磊晶(molecular-beam epitaxy; MBE)、氣源MBE(gas-source MBE; GSMBE)、金屬有機MBE(metal-organic MBE; MOMBE)、電漿輔助MBE(plasma-assisted MBE; PAMBE)、原子層磊晶(atomic layer epitaxy; ALE)、氫化物氣相磊晶(hydride vapor phase epitaxy; HVPE)，以及原子層沉積(atomic layer deposition; ALD)或物理氣相沉積(physical vaporde position; PVD)。進一步地，可能使用方法諸如蒸發或反應性陰極濺射。晶種層94由有助於生長半導體層24之材料製成。晶種層94亦可能用作應力鬆弛層以便於當生長半導體層24時使缺陷或斷裂減少。
層24、有效區域23及層22可能由CVD、MOCVD、MBE、GSMBE、PAMBE、ALE、HVPE、ALD類型之製程生長。
第7B圖圖示了在層22之側面上將控制晶片14結合至光電晶片12之後獲得的結構。在本實施例中，將控制晶片14結合至光電晶片12可能使用嵌入物（諸如連接微珠粒或柱形凸塊18）進行。或者，將控制晶片14結合至光電晶片12可能在不使用嵌入物的情況下藉由直接結合進行。直接結合可能包含光電晶片12之金屬區域與控制晶片14之金屬區域的直接金屬至金屬結合或共晶結合。其亦可基於在光電晶片12之表面處的介電區域與在控制晶片14之表面處的介電區域的介電至介電結合。將控制晶片14結合至光電晶片12可能在施加壓力及熱的情況下藉由熱壓方法進行，其中光電晶片12抵靠控制晶片14放置。
第7C圖圖示了在基板90中從面91以及暴露面21之部分並界定壁30及晶種部分32的晶種層94蝕刻開口34之後獲得的結構。開口34之尺寸對應於光致發光區塊38之期望尺寸。此蝕刻在層24上或部分穿過層24終止。層21的表面形態可係光滑的，但亦可經粗糙化或含有週期特徵以改良光提取效率。所實施的蝕刻可能係乾式蝕刻，例如，經由基於氯化物或氟化物的電漿或感應耦合之電漿蝕刻(inductively coupled plasma etching; ICP)、反應性離子蝕刻(reactive ion etching; RIE)、濕式蝕刻、化學機械拋光或該等方法之組合。在另一實施例中，在形成開口34之前，可能首先減薄基板90至壁高度，例如經由化學機械製程(chemical mechanical process; CMP)。隨後使用乾式或濕式蝕刻製程蝕刻開口34。
第7D圖圖示了在形成接觸墊36之後獲得的結構。這可能藉由在開口34內部的面21上並在壁30上方保形地沉積導電層並且藉由蝕刻導電層以界定接觸墊36來獲得，該導電層由接觸墊36之材料製成。所實施的蝕刻可能係乾式蝕刻，例如，經由基於氯化物或氟化物之電漿或反應性離子蝕刻(reactive ion etching; RIE)。接觸墊36亦可經由剝離製程形成。
第7E圖圖示了在至少一些開口34內部形成光致發光區塊38之後獲得的結構。光致發光區塊38可能藉由利用結合基質中的半導體奈米晶體之膠體分散填充某些開口34（可能藉由利用樹脂阻塞某些開口34）而形成，例如，藉由所謂之增材製程。所謂之增材製程可能包含於期望位置直接印刷膠體分散液，例如，藉由噴墨印刷、凹版印刷、絲網印刷、彈性印刷、噴塗、氣溶膠塗覆或液滴流延。
第8A圖至第8D圖係於製造第3圖所示之光電裝置40的方法的一實施例的相繼步驟獲得的結構之部分簡化橫截面圖。
第8A圖圖示了在以下步驟之後獲得的結構： 在SOI基板100之表面102上形成晶種層94； 在晶種層94上形成層24； 在層24上形成有效區域23；以及 在有效區域23上形成層22。
基板100可能對應於包含覆蓋半導體基底108之絕緣層106以及覆蓋絕緣層106之半導體層110的多層結構。半導體層110可能由與先前針對壁30所描述者相同的材料製成。絕緣層106可能由與先前針對絕緣部分42所描述者相同的材料製成。
第8B圖圖示了在層22之側面上將控制晶片14結合至光電晶片12之後獲得的結構。其可能如先前關於第7B圖所描述來完成。
第8C圖圖示了在蝕刻半導體基底108之後獲得的結構。此蝕刻在絕緣層106上終止。所實施的蝕刻可能係乾式蝕刻（例如，經由基於電漿之製程，諸如感應耦合之電漿(inductively coupled plasma; ICP)或使用Cl2 或SF6 化學試劑的反應性粒子蝕刻(reactive ion etching; RIE)）、或濕式化學蝕刻。經由化學機械拋光(chemical mechanical polishing; CMP)之晶圓減薄亦可用以在乾式/濕式蝕刻製程之前減薄基板。
第8D圖圖示了在絕緣層106、半導體層110及晶種層94中蝕刻暴露面21之部分並界定絕緣部分42的開口34以針對每個像元形成壁30及晶種部分32之後獲得的結構。所實施的蝕刻可能係乾式蝕刻（例如，經由基於Cl2的電漿）、或反應性離子蝕刻(reactive ion etching; RIE)、或濕式蝕刻。
該方法之後續步驟可能係先前已關於第7D圖及第7E圖描述的彼等。
製造第4圖所示之光電裝置50的方法的一實施例可能包含先前關於第7A圖至第7E圖描述之步驟，並且在將控制晶片14結合至光電晶片12的步驟之前，進一步包含至少在層22及有效區域23中並且可能在層24中、在晶種部分32中及在壁30中蝕刻溝槽52，進而在溝槽52內部形成絕緣層58並利用填充材料60填充溝槽52的步驟。
製造第6圖所示之光電裝置80的方法的一實施例可能包含先前關於第7A圖至第7E圖描述之步驟，並且在將控制晶片14結合至光電晶片12的步驟之前，進一步包含在堆疊19內部植入離子以形成絕緣區域82的步驟。
第9圖係與包含發光二極體之光電裝置120之另一實施例之第1圖類似的部分簡化之橫截面圖。光電裝置120包含與第1圖所示之光電裝置10相同的元件，差異之處在於壁30由放置在晶種部分32上的壁122替代，每個壁122包含利用電氣絕緣層126覆蓋的填充材料之核心124。作為一變化，針對每個壁122，可能不存在絕緣層126。
壁122之尺寸可能與壁30之尺寸相同。核心124可能由半導體材料（例如，矽，特定言之多晶矽）或電氣絕緣材料（例如，SiO2 ）製成。絕緣層126可能由介電材料製成，例如，由氧化矽(SiO2 )、氮化矽（Six Ny ，其中x近似等於3並且y近似等於4，例如，Si3 N4 ）、或氮氧化矽（特定言之通式SiOx Ny ，例如，Si2 ON2 ）、或氧化鉿(HfO2 )製成。絕緣層126係例如由熱氧化矽製成。絕緣層126之厚度可能在從50 nm至1000 nm之範圍中。
第10A圖至第10G圖係於製造第9圖所示之光電裝置120的方法的一實施例的相繼步驟獲得的結構之部分簡化橫截面圖。
第10A圖圖示了於壁122之期望位置從面92在基板90中形成開口128之後獲得的結構。開口128可藉由蝕刻基板90（例如，藉由乾式蝕刻）獲得。
第10B圖圖示了在每個開口128中形成絕緣層126及絕緣核心124之後獲得的結構。根據一個實施例，構成絕緣層126的材料層可能在開口128中並在基板90之面92之剩餘部分上沉積，並且構成核心124之材料層可能在整個結構上沉積，特定言之用以填充開口128。例如，藉由蝕刻移除在開口128外部的構成絕緣層126之材料層以及構成核心124之材料層。因此獲得壁122。優點係可以利用減小之寬度獲得具有高縱橫比（壁之高度與寬度的比率）的壁122。與基板90接觸的壁122之外層具有允許在製程之後續階段實施的相對於壁122實施基板90之選擇性蝕刻的材料。因此，當基板90由矽製成時，壁122之絕緣層126可能由SiO2 製成。當基板90由GaN或GaAlS製成時，可能不存在層126並且壁122可能完全由矽製成。
第10C圖圖示了在與先前關於第7A圖所描述之彼等相同的步驟之後獲得的結構。
第10D圖圖示了在與先前關於第7B圖所描述者相同的步驟之後獲得的結構。
第10E圖圖示了在收回基板90以暴露壁122之後獲得的結構。收回基板90可能在至少兩個步驟中進行，例如，從面91例如藉由機械拋光減薄基板90的第一步驟，此步驟在到達絕緣層126之前終止，以及用以移除基板90之剩餘部分的第二蝕刻步驟，例如，化學蝕刻。優點係在蝕刻基板90期間絕緣層126可用作終止層。
第10F圖圖示了在與先前關於第7D圖所描述者相同的步驟之後獲得的結構。
第10G圖圖示了在與先前關於第7E圖所描述之彼等相同的步驟之後獲得的結構。
已經描述了特定實施例。熟習該項技術者將想到各種變化及修改。特定言之，儘管在先前所描述的實施例中，光電晶片12直接結合至控制晶片14，光電晶片12及控制晶片14可能每個結合至印刷電路。此外，儘管在先前所描述的實施例中，壁30具有實質上與表面21正交的橫向面，可能例如相對於面21傾斜而成型壁30之橫向面。
此外，已經描述了具有各種變化的若干實施例。可以組合此等實施例及變化之一些元件。舉例而言，在先前關於第5圖所描述之光電電路70中，可能不存在溝槽52，與在先前關於第1圖及第3圖所描述之實施例10及40中一樣。
10‧‧‧光電裝置12‧‧‧積體電路14‧‧‧積體電路16‧‧‧發光二極體18‧‧‧結合墊19‧‧‧堆疊20‧‧‧面21‧‧‧面22‧‧‧半導體層23‧‧‧有效區域24‧‧‧半導體層30‧‧‧壁32‧‧‧晶種部分34‧‧‧開口36‧‧‧接觸墊37‧‧‧連接部分38‧‧‧光致發光區塊40‧‧‧光電裝置42‧‧‧絕緣部分50‧‧‧光電裝置52‧‧‧溝槽54‧‧‧層22之部分56‧‧‧有效區域23之部分58‧‧‧塗層60‧‧‧填充材料70‧‧‧光電裝置72‧‧‧導電層80‧‧‧光電裝置82‧‧‧絕緣區域84‧‧‧層22之部分86‧‧‧有效區域23之部分88‧‧‧層24之部分90‧‧‧基板91‧‧‧面92‧‧‧面94‧‧‧晶種層100‧‧‧基板102‧‧‧表面106‧‧‧絕緣層108‧‧‧半導體基底110‧‧‧半導體層120‧‧‧光電裝置122‧‧‧壁124‧‧‧核心126‧‧‧電氣絕緣層128‧‧‧開口
以上及其他特徵及優點將與附圖結合地在下文對特定實施例的不作限制的描述中詳細論述，其中：
第1圖及第2圖分別係光電裝置之一實施例的簡化橫截面圖及俯視圖；
第3圖至第6圖係光電裝置之其他實施例的部分簡化橫截面圖；
第7A圖至第7E圖係於製造第2圖所示之光電裝置的方法的一實施例之相繼步驟獲得的結構之部分簡化橫截面圖；
第8A圖至第8D圖係於製造第3圖所示之光電裝置的方法的一實施例之相繼步驟獲得的結構之部分簡化橫截面圖；
第9圖係光電裝置的另一實施例的部分簡化之橫截面圖；以及
第10A圖至第10G圖係於製造第9圖所示之光電裝置的方法的一實施例之相繼步驟獲得的結構之部分簡化橫截面圖。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
10‧‧‧光電裝置
12‧‧‧積體電路
14‧‧‧積體電路
16‧‧‧發光二極體
18‧‧‧結合墊
19‧‧‧堆疊
20‧‧‧面
21‧‧‧面
22‧‧‧半導體層
23‧‧‧有效區域
24‧‧‧半導體層
30‧‧‧壁
32‧‧‧晶種部分
34‧‧‧開口
36‧‧‧接觸墊
38‧‧‧光致發光區塊

Claims (18)

  1. 一種製造一光電裝置(10；40；50；70；80)的方法，包含以下相繼步驟：a)提供至少部分由一半導體材料製成並具有第一及第二相對面(91、92)的一基板(90；100)；b)在該第一面(92)上形成半導體層(22、23、24)之一堆疊(19)，該堆疊(19)包含第三及第四相對面(20、21)，該第四面(21)係位於該基板所在之一側，該堆疊包含發光二極體(16)；c)於該第三面(20)這一側將該堆疊(19)結合至一電子電路(14)；d)在該基板中從該第二面(91)這一側形成穿過開口(34)，該等開口與該等發光二極體的至少部分相對並界定該基板中的壁(30；122)；e)在至少一些該等開口中的該第四面上與該堆疊相接觸地形成導電墊(36；72)；以及f)在至少一些該等開口中形成光致發光區塊(38)。
  2. 如請求項1所述之方法，其中步驟b)包含以下步驟：與該基板(100)相接觸地形成一晶種層(94)，該晶種層由有助於該堆疊(19)之半導體層之至少一個之該生長的一材料製成。
  3. 如請求項2所述之方法，其中該晶種層(94) 可能至少部分由氮化鋁(AlN)、氮化鋁鎵(AlGaN)、氮化鋁銦鎵(AlInGaN)、氮化鋁銦(AlInN)或氮化矽(SiN)製成。
  4. 如請求項1至3中任一項所述之方法，其中該基板(100)包含由一電氣絕緣層(106)覆蓋的一支撐件(108)，該電氣絕緣層由一半導體基底(110)覆蓋，並且其中，於步驟b)，該堆疊(19)與該半導體基底相接觸地在該半導體基底上形成。
  5. 如請求項4所述之方法，其中步驟d)包含以下步驟：完全蝕刻該支撐件(108)並穿過該絕緣層(106)及該半導體基底(110)蝕刻該等開口(34)。
  6. 如請求項1所述之方法，在步驟c)之前，進一步包含在該堆疊(19)中蝕刻溝槽(52)並利用一電氣絕緣塗層(58)覆蓋每個溝槽的步驟，該等溝槽在該堆疊中從該第三面(20)延伸。
  7. 如請求項1所述之方法，在步驟c)之前，進一步包含在該堆疊(19)中植入離子以形成在該堆疊中從該第三面(20)延伸的電氣絕緣區域(34)的該步驟。
  8. 如請求項1所述之方法，在步驟b)之前，包含以下步驟：在該基板(90)中從該第一面(92)形成開口(128)並且在該等開口中形成該等壁(122)，該等壁 至少部分由與該基板不同的一材料製成，在步驟d)中，該方法進一步包含移除該基板以暴露該等壁。
  9. 一種光電裝置(10；40；50；70；80)，包含：一堆疊(19)，包含發光二極體(16)，該堆疊(19)包含第三及第四相對面(20、21)；一電子電路(14)，於該第三面(20)這一側結合至該堆疊；壁(30；122)，至少部分由設置於該堆疊之該第四面(21)上的一半導體或電氣絕緣材料製成，該等壁界定開口(34)，該等開口與該等發光二極體之至少部分相對；導電墊(36；72)，在至少一些該等開口中，與該堆疊相接觸；以及光致發光區塊(38)，在至少一些該等開口中。
  10. 如請求項9所述之光電裝置，在該等壁(30)與該堆疊(19)之間進一步包含與該等壁及該堆疊相接觸的晶種部分(32)，該等晶種部分由有助於該堆疊(19)之該等半導體層之至少一個之該生長的一材料製成。
  11. 如請求項10所述之光電裝置，其中該等晶種部分(32)可能至少部分由氮化鋁(AlN)、氮化鋁鎵 (AlGaN)、氮化鋁銦鎵(AlInGaN)、氮化鋁銦(AlInN)或氮化矽(SiN)製成。
  12. 如請求項9至11中任一項所述之光電裝置，進一步包含在該等壁(30)之頂部上的電氣絕緣部分(42)。
  13. 如請求項9所述之光電裝置，進一步包含在該堆疊(19)中延伸的溝槽(52)，每個溝槽利用一電氣絕緣塗層(58)覆蓋。
  14. 如請求項9所述之光電裝置，進一步包含在該堆疊中延伸的電氣絕緣區域(34)。
  15. 如請求項9所述之光電裝置，其中該堆疊(19)包含經粗糙化或包括週期圖案的一面(21)。
  16. 如請求項9所述之光電裝置，其中導電墊(72)由對由該等發光二極體(16)發射之輻射至少部分透明的一材料製成。
  17. 如請求項9所述之光電裝置，進一步包含從該第三面(20)至該第四面(21)穿過該堆疊(19)的電氣連接，該等電氣連接與該堆疊之該等半導體層絕緣並與該等壁(30)接觸。
  18. 如請求項9所述之光電裝置，其中每個壁(122)包含利用一電氣絕緣層(126)覆蓋的一半導體材料之一核心(124)。
TW106146147A 2016-12-29 2017-12-28 具有發光二極體的光電裝置 TWI750289B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??1663509 2016-12-29
FR1663509 2016-12-29
FR1663509A FR3061603B1 (fr) 2016-12-29 2016-12-29 Dispositif optoelectronique a diodes electroluminescentes

Publications (2)

Publication Number Publication Date
TW201838202A TW201838202A (zh) 2018-10-16
TWI750289B true TWI750289B (zh) 2021-12-21

Family

ID=58737671

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106146147A TWI750289B (zh) 2016-12-29 2017-12-28 具有發光二極體的光電裝置

Country Status (8)

Country Link
US (1) US10916580B2 (zh)
EP (1) EP3563425B1 (zh)
JP (1) JP7306992B2 (zh)
KR (1) KR102496367B1 (zh)
CN (1) CN110168753B (zh)
FR (1) FR3061603B1 (zh)
TW (1) TWI750289B (zh)
WO (1) WO2018122354A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018118808A1 (de) * 2018-08-02 2020-02-06 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines bauteils und optoelektronisches bauteil
KR20200062863A (ko) * 2018-11-27 2020-06-04 삼성전자주식회사 디스플레이 장치 및 제조 방법
DE102019107030A1 (de) * 2019-03-19 2020-09-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische halbleitervorrichtung mit einer vielzahl von bildelementen und trennelementen und verfahren zur herstellung der optoelektronischen halbleitervorrichtung
GB2593699B (en) * 2020-03-30 2022-10-26 Plessey Semiconductors Ltd Monolithic LED pixel
CN112864290B (zh) * 2020-04-09 2022-04-22 镭昱光电科技(苏州)有限公司 微型led显示器及其制造方法
JP7091598B2 (ja) * 2020-05-20 2022-06-28 日亜化学工業株式会社 発光装置の製造方法
TWI729846B (zh) * 2020-06-10 2021-06-01 友達光電股份有限公司 發光裝置
US20230268468A1 (en) * 2022-02-22 2023-08-24 Osram Opto Semiconductors Gmbh Light emitting semiconductor chip and method for manufacturing a plurality of light emitting semiconductor chips

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120248457A1 (en) * 2008-08-06 2012-10-04 Showa Denko K.K. Group iii nitride semiconductor multilayer structure and production method thereof
CN103503171A (zh) * 2011-03-02 2014-01-08 阿祖罗半导体股份公司 半导体发光装置
TW201426152A (zh) * 2012-12-25 2014-07-01 Au Optronics Corp 顯示裝置
TW201622171A (zh) * 2014-12-05 2016-06-16 High Power Optoelectronics Inc 電致光與光致光多波段白光發光二極體

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5449926A (en) * 1994-05-09 1995-09-12 Motorola, Inc. High density LED arrays with semiconductor interconnects
US6547249B2 (en) 2001-03-29 2003-04-15 Lumileds Lighting U.S., Llc Monolithic series/parallel led arrays formed on highly resistive substrates
JP2007525830A (ja) * 2003-12-22 2007-09-06 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体ナノワイヤ群の製作及びナノワイヤ群を備える電子デバイス
CN100487931C (zh) * 2004-09-27 2009-05-13 松下电器产业株式会社 半导体发光元件及其制造方法和安装方法、发光器件
KR100755598B1 (ko) * 2006-06-30 2007-09-06 삼성전기주식회사 질화물 반도체 발광소자 어레이
JP5091445B2 (ja) * 2006-09-15 2012-12-05 株式会社東芝 半導体装置およびその製造方法
JP5253740B2 (ja) * 2007-01-09 2013-07-31 学校法人上智学院 Ｉｉｉ族窒化物半導体微細柱状結晶の製造方法およびｉｉｉ族窒化物構造体
KR101468696B1 (ko) * 2007-12-31 2014-12-08 서울반도체 주식회사 발광 소자
DE102008016534A1 (de) * 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements
US20110140072A1 (en) * 2008-08-21 2011-06-16 Nanocrystal Corporation Defect-free group iii - nitride nanostructures and devices using pulsed and non-pulsed growth techniques
TW201044568A (en) 2009-04-20 2010-12-16 3M Innovative Properties Co Non-radiatively pumped wavelength converter
JP5277270B2 (ja) 2010-07-08 2013-08-28 学校法人立命館 結晶成長方法および半導体素子
US8796665B2 (en) * 2011-08-26 2014-08-05 Micron Technology, Inc. Solid state radiation transducers and methods of manufacturing
DE102011056888A1 (de) 2011-12-22 2013-06-27 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
FR2985989B1 (fr) * 2012-01-23 2017-03-03 Commissariat Energie Atomique Procede d'isolation de nanofils ou de microfils
JP3174776U (ja) 2012-01-26 2012-04-05 サンケン電気株式会社 半導体発光装置
KR20130104612A (ko) * 2012-03-14 2013-09-25 서울바이오시스 주식회사 발광 다이오드 및 그것을 제조하는 방법
FR3003403B1 (fr) 2013-03-14 2016-11-04 Commissariat Energie Atomique Procede de formation de diodes electroluminescentes
US9059339B1 (en) * 2014-02-11 2015-06-16 International Business Machines Corporation Light emitting diodes with via contact scheme
DE102014112551A1 (de) * 2014-09-01 2016-03-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
US20160141446A1 (en) * 2014-11-18 2016-05-19 PlayNitride Inc. Method for manufacturing light emitting device
DE102015103055A1 (de) * 2014-12-04 2016-06-09 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
JP5838357B1 (ja) 2015-01-13 2016-01-06 パナソニックＩｐマネジメント株式会社 発光装置及びその製造方法
FR3033939B1 (fr) * 2015-03-20 2018-04-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique a diode electroluminescente

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120248457A1 (en) * 2008-08-06 2012-10-04 Showa Denko K.K. Group iii nitride semiconductor multilayer structure and production method thereof
CN103503171A (zh) * 2011-03-02 2014-01-08 阿祖罗半导体股份公司 半导体发光装置
TW201426152A (zh) * 2012-12-25 2014-07-01 Au Optronics Corp 顯示裝置
TW201622171A (zh) * 2014-12-05 2016-06-16 High Power Optoelectronics Inc 電致光與光致光多波段白光發光二極體

Also Published As

Publication number Publication date
US20190326351A1 (en) 2019-10-24
US10916580B2 (en) 2021-02-09
FR3061603A1 (fr) 2018-07-06
EP3563425B1 (en) 2023-05-17
EP3563425A1 (en) 2019-11-06
WO2018122354A1 (en) 2018-07-05
JP2020503691A (ja) 2020-01-30
CN110168753B (zh) 2022-03-08
JP7306992B2 (ja) 2023-07-11
KR20190098239A (ko) 2019-08-21
KR102496367B1 (ko) 2023-02-03
CN110168753A (zh) 2019-08-23
FR3061603B1 (fr) 2021-01-29
TW201838202A (zh) 2018-10-16

Similar Documents

Publication Publication Date Title
TWI750289B (zh) 具有發光二極體的光電裝置
JP6262745B2 (ja) 発光ダイオードディスプレイの製造方法および発光ダイオードディスプレイ
US9711694B2 (en) Optoelectronic device with light-emitting diodes
US9373755B2 (en) Light-emitting diodes on concave texture substrate
TWI745518B (zh) 具有發光二極體的光電裝置及其製造方法
US9130115B2 (en) Light-emitting diode with textured substrate
TW201911558A (zh) 包括以軸向配置的三維半導體結構之光電裝置
TWI758392B (zh) 具有發光二極體的光電裝置及其製造方法
TWI811298B (zh) 發射器、發射裝置以及相關的顯示幕和製造方法
TWI741608B (zh) 包含鈍化層的led前驅物
TWI770898B (zh) 單體ｌｅｄ像素