CN111788691B - 辐射发射器、发射装置及其制造方法和相关的显示屏 - Google Patents

辐射发射器、发射装置及其制造方法和相关的显示屏 Download PDF

Info

Publication number
CN111788691B
CN111788691B CN201980011916.8A CN201980011916A CN111788691B CN 111788691 B CN111788691 B CN 111788691B CN 201980011916 A CN201980011916 A CN 201980011916A CN 111788691 B CN111788691 B CN 111788691B
Authority
CN
China
Prior art keywords
mesa
substrate
radiation
thickness
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980011916.8A
Other languages
English (en)
Other versions
CN111788691A (zh
Inventor
W·S·谭
P·吕埃达·丰塞卡
P·吉莱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aledia
Original Assignee
Aledia
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aledia filed Critical Aledia
Publication of CN111788691A publication Critical patent/CN111788691A/zh
Application granted granted Critical
Publication of CN111788691B publication Critical patent/CN111788691B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/508—Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本发明涉及适于发射第一辐射的发射器(25)，包括至少两个这种发射器的发射装置(15)，和用于制造其的方法。所述发射器(25)包括：‑基板(55)，‑由具有第一带隙值的第一半导体材料制成的台面(40)，所述台面具有上表面(70)和侧面(75)，‑覆盖层(45)，包括由第二半导体材料制成的至少一个辐射发射层(85)，所述第二半导体材料具有严格小于所述第一带隙值的第二带隙值，至少一个辐射发射层(85)具有对应于上表面(70)的第一部分(95)和对应于侧面(75)的第二部分(100)，针对第一部分(95)定义了第一厚度(e1)，以及针对第二部分(100)定义了第二厚度(e2)，第二厚度(e2)严格小于第一厚度(e1)。

Description

辐射发射器、发射装置及其制造方法和相关的显示屏
技术领域
本发明涉及一种发射器。本发明还涉及一种包括至少两个这种发射器的发射装置。本发明还涉及一种包括一组这种发射装置的显示屏。本发明同样涉及一种制造这种发射器的方法。
背景技术
发光结构包括一叠的叠置半导体层，该叠置半导体层被构造为形成一组单独的发光台面。通常通过蚀刻掉一叠二维层的一部分以定义所述发光台面来制造这种结构。由通常位于或靠近台面顶部的光发射层提供发光。
因为发光台面彼此分离，所以这样的结构允许容易地控制每个台面的发射，因为可以为每个台面独立地供电，从而减小了电流泄漏到相邻台面的风险。由于上述优点，已有人建议使用这种发光结构作为显示屏的一部分，如果该屏是单色屏则每个台面形成一个像素，或者如果该屏是多色屏则每个台面形成一个子像素。因此，这种显示屏的空间分辨率直接与台面的横向尺寸相关。
然而，台面的暴露的侧面导致载体的表面重组增加。因此，这种结构的整体发光效率(也称为“电光转换效率”)随着台面的横向尺寸而降低，因为减小的横向尺寸导致横向侧面的表面相对于光发射层的表面相对增加。结果，当屏幕分辨率提高时，尤其是当台面的横向尺寸为10微米(μm)或更小的级别时，基于台面的像素或显示屏的电光转换效率会降低。
因此，需要具有较小的横向尺寸并且具有高的电光转换效率的光发射器。
发明内容
为此，本发明涉及适于发射第一辐射的发射器，所述发射器包括：
-基板
-台面，所述台面由第一半导体材料制成，所述第一半导体材料具有第一带隙值，所述台面具有上表面和侧面，所述侧面围绕所述上表面并且在所述基板和所述上表面之间延伸，
-覆盖层，其包括一个或多个辐射发射层，至少一个辐射发射层由第二半导体材料制成，所述第二半导体材料具有第二带隙值，所述第二带隙值严格小于所述第一带隙值，每个辐射发射层具有对应于上表面的第一部分和对应于侧面的第二部分，针对第一部分定义了第一厚度，针对第二部分定义了第二厚度，所述第二厚度严格小于所述第一厚度。
根据特定的实施方案，所述发射器包括以下特征中的一个或多个，单独地或根据任何可能的组合具有这些特征：
-至少满足以下特性之一：
·第一部分至少部分覆盖所述台面的上表面，以及第二部分至少部分覆盖所述台面的侧面；
·第二部分形成至少一个量子阱，以及
·侧面包括多个平面。
-至少满足以下特性之一：
·基板由半导体材料制成，台面从基板沿着垂直于基板的第一方向延伸，并且电连接到基板，基板具有在垂直于第一方向的平面上围绕台面的主表面，基板还包括在主表面上延伸的电绝缘层，所述绝缘层在基板和覆盖层之间形成势垒，以及
·针对侧面的每个点，定义了与穿过该点并垂直于侧面的方向对应的轴线，并且其中垂直于基板的第一方向与所述轴线之间的角度为3-80度。
-至少满足以下特性之一：
·第一半导体材料和第二半导体材料中的至少一个是III族氮化物材料，以及
·针对第一半导体材料定义了晶体结构，所述晶体结构具有至少一个极性方向和至少一个半极性方向，上表面垂直于极轴，针对侧面的每个点定义了对应于穿过所述点并垂直于所述侧面的方向的轴线，所述轴线垂直于所述半极性方向。
-至少满足以下特性之一：
·发射器还包括电连接到第一部分的第一电触头，发射器被配置为当电流流过第一电触头、覆盖层和台面时发射第一辐射，第一电触头进一步电连接到第二部分；
·发射器还包括电连接到第一部分的第一电触头、发射器被配置为当电流流过第一电触头、覆盖层和台面时发射第一辐射，第一电触头包括第一连接层和第二势垒层，所述第二势垒层插在所述第一连接层和覆盖层之间，所述第一连接层由第四材料制成，所述第四材料为导电材料或半导体材料，所述第二势垒层由绝缘材料制成，所述覆盖层、所述第二势垒层和所述第一连接层形成隧道结。
·覆盖层包括由第二半导体材料制成的至少两个叠置的辐射发射层，由第三半导体材料制成的第一势垒层插在每对连续的辐射发射层之间，所述第三半导体材料具有第三带隙值，第三带隙值严格地大于第二带隙值，以及
·第一辐射包括第一组电磁波，辐射发射层被配置为发射包括第二组电磁波的第二辐射，发射器还包括辐射转换器，所述辐射转换器被配置为吸收第二辐射并响应于第一辐射而发射，针对每个电磁波定义波长，第一组电磁波对应于第一波长范围，以及第二组电磁波对应于第二波长范围，第一波长范围具有第一平均波长，以及第二波长范围具有第二平均波长，第一平均波长不同于第二平均波长。
-至少满足以下特性之一：
·第一厚度和第二厚度之间的比率为1.5-6；
·台面具有最小横向尺寸和高度，所述高度是在垂直于基板的第一方向上测量的，所述最小横向尺寸是在垂直于第一方向的平面上测量的，所述高度严格小于所述最小横向尺寸；
·台面形成具有与基板接触的基底的平截头体，所述基底为矩形；
·台面形成具有与基板接触的基底的平截头体，所述基底为六边形；
·台面具有沿垂直于基板的第一方向测量的高度，所述高度为100-1000纳米，以及
·上表面具有9-900平方微米的表面。
还提出了一种包括如先前所定义的至少两个发射器的发射装置。
根据特定实施方案，所述发射装置包括以下特征中的一个或多个，单独地或根据任何可能的组合具有这些特征：
-台面的侧面相互接触。
-每个发射器包括电连接到发射器的第一部分的第一电触头，发射装置还包括单个连接结构，所述连接结构包括台面、覆盖层和第二电触头，第二电触头覆盖连接结构的台面的至少部分上表面和至少部分侧面，第二电触头电连接到基板，每个发射器被配置为当电流流过相应的第一电触头、相应的覆盖层、相应的台面、基板和第二电触头时发射相应的第一辐射。
-发射装置包括三个发射器，每个第一辐射包括第一组电磁波，针对每个电磁波定义波长，每个第一组电磁波对应于第一波长范围，每个第一波长范围具有相应的第一平均波长，每个发射器的第一平均波长不同于每个其他发射器的第一平均波长。
还提出了一种包括如先前定义的一组发射装置的显示屏。
本说明书还涉及一种制造适于发射第一辐射的发射器的方法，所述方法包括以下步骤：
-提供基板，
-创建由第一半导体材料制成的台面，所述第一半导体材料具有第一带隙值，所述台面具有上表面和侧面，所述侧面围绕上表面并在基板(55)和上表面之间延伸，以及
-在台面上沉积包括一个或多个辐射发射层的覆盖层，至少一个辐射发射层由第二半导体材料制成，所述第二半导体材料具有第二带隙值，第二带隙值严格小于第一带隙值，每个辐射发射层具有对应于上表面的第一部分和对应于侧面的第二部分，针对为第一部分定义了第一厚度，针对第二部分定义了第二厚度，第二厚度严格小于第一厚度。
本说明书进一步描述了一种制造包括第一发射器和至少一个第二发射器的发射装置的方法，每个发射器适于发射相应的第一辐射，所述方法包括以下步骤：
-提供基板，
-对于每个发射器创建由第一半导体材料制成的台面，所述第一半导体材料具有第一带隙值，所述台面具有上表面和侧面，所述侧面围绕所述上表面并且在所述基板与所述上表面之间延伸，以及
-在每个台面上沉积包括一个或多个辐射发射层的覆盖层，至少一个辐射发射层由第二半导体材料制成，所述第二半导体材料具有第二带隙值，第二带隙值严格小于第一带隙值，每个辐射发射层具有对应于上表面的第一部分和对应于侧面的第二部分，针对第一部分定义了第一厚度，针对第二部分定义了第二厚度，第二厚度严格小于第一厚度。
根据特定实施方案，所述基板具有第一侧和第二侧，第一侧支撑所述台面，第一侧和第二侧彼此平行，每个第一辐射包括第一组电磁波，每个第二发射器的辐射发射层被配置为发射包括第二组电磁波的第二辐射，所述方法还包括用于对于每个发射器形成电连接到第一部分的第一电触头的步骤，所述发射器被配置为当电流流过第一电触头、覆盖层和所述台面时发射相应的第一辐射。所述方法还包括用于将每个第一电触头连接到适于产生每个电流的控制电路的步骤，以及用于将辐射转换器放置在基板的第二侧上的步骤，所述辐射转换器被配置为吸收第二辐射并响应对应于第二发射器的第一辐射而发射，针对每个电磁波定义波长，第二发射器的第一组电磁波对应于第一波长范围，第二组电磁波对应于第二波长范围，第一波长范围具有第一平均波长，以及第二波长范围具有第二平均波长，第一平均波长不同于第二平均波长。
附图说明
通过仅作为非限制性实例给出的以下说明并参考附图，将使本发明的特征和优点变得清楚。
-图1是包括一组发射装置的显示屏的局部俯视图，
-图2是沿着图1的II-II线的发射装置截面的侧视图，每个发射装置包括一组发射器，
-图3是图2的发射器截面的放大侧视图。
-图4-12是在制造发射装置的方法的实例的各个阶段结果的示意图，
-图13-17是发射装置实例的示意性侧视图，
-图18-20是制造发射装置的方法的另一实例的各个阶段结果的示意图，以及
-图21是发射装置的另一实例的示意性侧视图。
具体实施方式
显示屏10部分地显示在图1上，并在图12中示意性地表示。
显示屏10，例如被集成在诸如移动电话、平板电脑或膝上型计算机的电子设备中。在另一实施方案中，显示屏10可以被集成在诸如电视机、台式计算机屏幕、智能手表或智能眼镜的专用显示设备中。
显示屏10被配置为显示一组图像。
显示屏10包括一组发射装置15和控制电路20。
每个发射装置15，也称为“图片元件”，或者简称为“像素”，被配置用于发射至少一个第一辐射。
为了方便起见，在下文中，将发射装置15称为像素15。
例如，每个像素15被配置为发射包括三个第一辐射的一组电磁波中的一个。
在变型中，可以考虑具有被配置为发射多于或少于三个辐射(例如四个)的像素15的实施方案。
每个第一辐射包括第一组电磁波。
针对每个电磁波定义波长。
每个第一组电磁波对应于第一波长范围。第一波长范围是由第一组电磁波的所有波长形成的组。
针对每个第一波长范围定义第一平均波长。
每个像素15包括至少一个光发射器25和至少一个连接结构30。例如，每个像素15包括三个光发射器25和单个连接结构30。
每个光发射器25被配置为发射各自的第一辐射。具体地，每个光发射器25被配置为当第一电流流过光发射器25时发射各自的第一辐射。
每个光发射器25的第一平均波长，例如不同于同一像素15的每个其他光发射器25的第一平均波长。
根据一个实施方案，一个光发射器25的第一平均波长为430-480纳米(nm)，另一个光发射器25的第一平均波长为500-560nm，并且第三光发射器25的第一平均波长为580-680nm。
也可以考虑单个像素15的两个不同的光发射器25的第一平均波长相同的实施方案。
如图2所示，每个光发射器25包括基板55、台面40、覆盖层45、第一电触头50、辐射转换器52和绝缘层60。
基板55被配置为支撑台面40、覆盖层45和第一电触头50。
基板55，例如是对所有光发射器25以及接触块或连接结构公共的。
在一些实施方案中，基板55可以进一步包括支撑板120。在图2和图3所示的实施方案中，基板55不包括任何支撑板120。
基板55，例如是平面的。平面基板是具有平面主表面65的基板。
针对基板55定义了法线方向D。基板55的主表面65垂直于法线方向D。
主表面65在垂直于法线方向D的平面中围绕每个台面40。
基板55由第一半导体材料制成。针对第一半导体材料定义第一带隙值。
表述“带隙值”应理解为是指材料的价带和导带之间的禁带的值。
带隙值，例如以电子伏特(eV)为单位。
价带定义为在材料中电子允许的能带中，具有最高能量的能带，同时在小于或等于20开尔文(K)的温度下被完全填充。
针对每个价带定义第一能级。第一能级是价带的最高能级。
导带定义为在材料中电子允许的能带中，能量最低的带，但在小于或等于20K的温度下未完全填充。
针对每个导带定义第二能级。第二能级是导带的最高能级。
因此，在材料的第一能级和第二能级之间测量每个带隙值。
半导体材料是一种带隙值严格大于零且小于或等于6.5eV的材料。
第一半导体材料是，例如III族氮化物材料。III族氮化物材料是包括GaN、AlN和InN以及GaN、AlN和InN合金的一组材料。
根据实施例，第一材料是GaN。
掺杂定义为材料中会带来自由电荷载流子的杂质的存在。杂质是例如材料中天然不存在的元素的原子。
当杂质增加材料中空穴的体积密度时，相对于未掺杂的材料，掺杂的是p型。例如，通过添加镁(Mg)原子对GaN层进行p掺杂。
当杂质增加材料中自由电子的体积密度时，相对于未掺杂的材料，掺杂的为n型。例如，通过添加硅(Si)原子对GaN层进行n掺杂。
第一材料，例如是n掺杂的。然而，在一些实施例中，掺杂的类型可以变化。
第一材料，例如是结晶材料。晶体或晶体材料是固体材料，其成分(如原子、分子或离子)以高度有序的微观结构排列，形成在所有方向上延伸的晶格。
针对第一材料定义了晶体结构。在晶体学中，晶体结构是对晶体材料中原子、离子或分子的有序排列的描述。
晶体结构，例如是极性结构。极性结构是其中正电荷和负电荷的重心在空间上分开的晶体结构。
晶体结构，例如具有极性方向、至少一个非极性方向和至少一个半极性方向。
极性方向是沿该方向正电荷和负电荷的重心在空间上分离的方向。
非极性方向是沿该方向正电荷和负电荷的重心相同的方向。
半极性方向是与材料的极轴和每个非极性方向都形成非零角度的方向。
例如，晶体结构是六边形结构，如纤锌矿。纤锌矿是III族氮化物最常见的晶体结构。纤锌矿结构的极轴称为c-轴。
法线方向D，例如平行于晶体结构的极性方向。
绝缘层60在主表面65上延伸。绝缘层60，例如在垂直于法线方向D的平面中围绕每个台面40。
绝缘层60由电绝缘材料制成。例如，绝缘层60由氧化硅制成。
绝缘层60在覆盖层45和基板55之间形成势垒。具体地，绝缘层60防止电流在不流经台面40的情况下在覆盖层45和基板55之间流动。
每个台面40从基板55沿着法线方向D延伸。
每个台面40具有上表面70、侧面75和基底80。
台面40沿法线方向D由基底80和上表面70界定。
每个台面40，例如为平截头体的形状。
在几何学中，平截头体是位于一个或两个平行平面之间的实体部分，所述平面切割该实体。截顶的棱锥就是平截头体的一个实例。
例如，台面40为截顶的直立棱锥的形状。在几何学中，棱锥是通过将多边形基底80和一个称为顶点的点相连而形成的多面体。直立棱锥的顶点直接位于其基底80的质心上方。
更精确地，台面40呈截顶棱锥的形状，其顶点沿法线方向D与基底80的质心对准。
每个台面40具有沿法线方向D测量的高度h和在垂直于法线方向的平面中测量的横向尺寸。在横向尺寸中，台面的最小横向尺寸l被定义为台面40的尺寸，其沿着在垂直于法线方向D的所有方向中台面40具有最小尺寸的方向测量。
当台面40的形状为截顶直立棱锥，其基底80的边数为偶数时，最小横向尺寸l是基底80的两个相对边之间的距离。
高度h严格小于最小横向尺寸l。
高度h为100nm-2μm，例如100nm-1μm。
台面40由半导体材料制成。例如，台面40由第一半导体材料制成。
台面40电连接到基板55。在一个实施方案中，台面40与基板55集成。
上表面70例如是平面的。在图2所示的实施例中，上表面70垂直于法线方向D。
上表面70是多边形的。
如图1所示，基底80例如是矩形的。正方形上表面70是矩形上表面70的实例。
在其他实施方案中，上表面70是六边形或三角形。
上表面70具有为4-900平方微米(μm2)的表面，例如为9-900μm2。
侧面75在基板55和上表面70之间延伸。
如图3所示，侧面75围绕上表面70。侧面75在垂直于法线方向D的平面中界定了台面40。
针对侧面75的每个点定义了轴线A。轴线A对应于穿过所述点并在该点上垂直于侧面75的方向。
在侧面75的任何点上，法线方向与轴线A之间的角度α严格小于90度(°)。具体地，角度α为30°-80°。例如，每个轴A垂直于半极性方向。
换句话说，法线方向D与侧面75上的线(所述线包含在包括法线方向D的垂直平面中)之间的夹角β严格地大于零，例如为10°-60°。
根据实施例，每个角度α为50°-80°。换句话说，角度β为10°-40°。
根据实施例，角度α为55°-65°。
侧面75包括例如多个平面。具体地，当台面40是截顶的棱锥时，每个平面都是矩形的，并且从基底80的一侧延伸到上表面70的一侧。在这种情况下，同一平面表面的任意两个点的角度α是相同的。
根据实施例，单个像素的至少两个发射器25的侧面75彼此接触。
台面40的基底80与基板55接触。
基底80具有严格高于上表面70表面的表面。
基底80是多边形的。矩形或六边形基底80是多边形基底80的实例。例如，基底80的形状与上表面70的形状相同。
根据图1所示的实例，每个台面40的基底80的侧面彼此平行。
在图3上更详细地示出了覆盖层45。
覆盖层45覆盖台面40的至少一部分。
覆盖层45适于将第一电流从台面40传输到第一电触头50。
覆盖层45在上表面70的至少一部分和侧面75的至少一部分上延伸。具体地，覆盖层45具有与上表面70接触的顶部77和与侧面75接触的侧部78。
每个覆盖层45插在第一电触头50和台面40之间，使得在台面40和第一电触头50之间流动的第一电流流过覆盖层45。
覆盖层45包括至少一个辐射发射层85。例如，覆盖层45包括多个叠置的辐射发射层85和至少一个第一势垒层90。
覆盖层45被配置为使得当第一电流流过覆盖层45时，第一电流流过每个辐射发射层85。
每个辐射发射层85被配置为在第一电流流过辐射发射层85时发射辐射。例如，每个辐射发射层85被配置为发射第二辐射。
每个第二辐射包括第二组电磁波。
每个第二组电磁波对应于第二波长范围。第二波长范围是由第二组电磁波的所有波长形成的组。
针对每个第二波长范围定义第二平均波长。第二平均波长不同于第一辐射的第一平均波长，所述第一辐射对应于辐射发射层85构成其一部分的光发射器25。例如，第二平均波长严格小于第一平均波长。
根据另一实施例，第二平均波长等于第一辐射的第一平均波长。
第一半导体材料对于第二辐射是透明的。
每个辐射发射层85由第二半导体材料制成。
第二半导体材料具有第二带隙值。第二带隙值严格小于第一带隙值。
第二半导体材料是结晶材料。例如，第二半导体材料具有与第一半导体材料相同的晶体结构。可以预期第二半导体材料具有与第一半导体材料不同的晶体结构的实施例。
第二半导体材料是例如III族-N材料。具体地，当第一半导体材料是GaN时，第二半导体材料是InGaN。
每个辐射发射层85在侧面75和上表面70上延伸。
具体地，每个辐射发射层85覆盖侧面75的至少一部分并且在上表面70上。换句话说，每个辐射发射层85由侧面75和上表面70支撑。
每个辐射发射层85具有第一部分95和第二部分100。
辐射发射层85的第一部分95是辐射发射层85的一部分，该部分是覆盖层45的顶部77的一部分。
第一部分95对应于上表面70。具体地，第一部分95覆盖上表面70的至少一部分。例如，第一部分95完全覆盖上表面70。
第一部分95垂直于法线方向D。
第一部分95具有第一厚度e1。第一厚度e1是沿法线方向D测量的。
在单量子阱的情况下，第一厚度e1为1-20nm。
同一辐射体25中的所有辐射发射层85的第一部分95沿法线方向D叠置。换句话说，第一部分95形成沿法线方向D堆叠的一叠第一部分95。
辐射发射层85的第二部分100是辐射发射层85的一部分，该部分是覆盖层45的侧部78的一部分。
第二部分100对应于侧面75。具体地，第二部分100覆盖侧面75的至少一部分。
根据实施例，第二部分覆盖侧面75的表面的至少30％。例如，第二部分100覆盖侧面75的至少50％。可以预期第二部分100覆盖侧面75的至少90％，特别是覆盖整个侧面75的实施方案。
例如，通过仅考虑不与绝缘层60接触的侧面75的表面来计算被第二部分覆盖的侧面75表面的百分比的上述值。
然而，可以预期通过考虑不与绝缘层60接触的侧面75的表面和被绝缘层60覆盖的侧面75的表面两者来计算被第二部分覆盖的侧面75表面的百分比的实施例。
第二部分100在侧面75的任何点垂直于轴线A。
在同一发射器25中所有辐射发射层85的第二部分100彼此叠置。换句话说，这些第二部分100形成一叠第二部分100。第二部分100沿着轴线A堆叠。
每个第二部分100具有第二厚度e2。第二厚度e2是在第二部分100的任意点沿相应的轴线A测量的。
第二厚度e2严格小于第一厚度e1。例如，第一厚度e1与第二厚度e2的比率为1.5-6。
第二部分100被布置为使得第二部分100内部的电荷载流子的能级严格地高于第一部分95内部的电荷载流子的能级。
第二厚度e2使得第二部分100形成第二材料中的电荷载流子的量子阱。
在结构上，通过将第一半导体材料的层插在第二半导体材料的两层之间来制造单量子阱，掺杂的第一半导体材料和第二半导体材料具有不同的带隙值。相反，多量子阱结构是一叠具有量子阱和势垒交替的半导体层。
在功能上，量子阱是一种结构，其中对于至少一种类型的电荷载流子，在一个方向上发生量子限制。当沿该方向的结构尺寸变得等于或小于通常为电子和/或空穴的载流子的德布罗意波长时，就会发生量子限制效应，从而产生称为“能量子带”的能级。
在这样的量子阱中，载流子可能仅具有离散的能量值，但是通常能够在垂直于所述限制发生的方向的平面内移动。当量子阱的尺寸沿着所述限制发生的方向减小时，载流子可用的能量值(也称为“能级”)会增加。因此，由于第二部分100的第二厚度e2小于第一部分95的第一厚度e1，因此第二部分100中的能级高于第一部分95中的能级。
在量子力学中，“德布罗意波长”是当粒子被视为波时的粒子波长。电子的德布罗意波长也称为“电子波长”。电荷载流子的德布罗意波长取决于载流子所处的材料。
具有严格小于第二半导体材料中电子的电子波长与五的乘积的第二厚度e2的第二部分100是量子阱的实例。
第二厚度e2例如为0.3-10nm。
每个势垒层90由第三半导体材料制成。第三半导体材料具有第三带隙值。第三带隙值严格大于第二带隙值。
在实施例中，第三半导体材料是第一半导体材料。例如，第三半导体材料是诸如GaN的III族氮化物材料。
第三半导体材料例如是掺杂的。第三半导体材料的掺杂类型，例如不同于第一半导体材料的掺杂类型。具体地，第三半导体材料是p-掺杂的。
一个势垒层90插在每对连续的辐射发射层85之间。
在一个实施方案中，一个势垒层90还覆盖离台面40最远的辐射发射层85。该势垒层90在离台面40最远的辐射发射层85和发射器25外部之间形成势垒。
每个势垒层90具有1-30nm的厚度。第一电触头50被配置为将第一电流从控制电路20传输到覆盖层45。
第一电触头50与覆盖层45的顶部77接触。例如，第一电触头50既与顶部77也与侧部78电连接，因此与光发射层85的第一部分95和第二部分100均电连接。
第一电触点50例如由金属材料制成。
在另一实施例中，第一电触点50包括连接层和第二势垒层。
连接层由第四材料制成。第四材料是导电材料或半导体材料。第四材料用第一导电类型掺杂剂以大于1019原子/cm3，优选大于1020原子/cm3的掺杂剂浓度重掺杂。
第二势垒层由电绝缘材料制成。
第二势垒层插在连接层和覆盖层45之间。
第二势垒层被配置为使得覆盖层45、第二势垒层和连接层形成隧道结。
在这种情况下，覆盖层是重掺杂了第二导电类型掺杂剂的半导体，其掺杂剂浓度大于1019原子/cm3，优选大于1020原子/cm3。第二导电类型不同于第一半导体类型。
隧道结是一种在两种导电材料之间包括势垒(如薄绝缘层或电势)的结构。由于势垒的薄，即使势垒由绝缘材料制成，电子也可以通过量子隧穿技术穿过势垒。
第二势垒层的厚度为50-300nm。
辐射转换器52适于将第二辐射转换成第一辐射。
辐射转换器52是光致发光材料，例如，磷光体或纳米磷光体。
作为变型，光致发光材料是一组颗粒。光致发光材料的一个实例是被三价铈离子活化的钇铝石榴石(YAG)，也称为YAG：Ce或YAG：Ce3+。常规光致发光材料颗粒的平均尺寸大于5μm。
在实施例中，光致发光材料是具有分散在其中的半导体材料的纳米范围单晶颗粒(以下也称为半导体纳米晶体，或下文的纳米磷光体颗粒)的基质。
根据一个实施方案，纳米晶体的平均尺寸范围为0.5-1,000nm，优选0.5-500nm，更优选1-100nm，特别是2-30nm。对于小于50nm的尺寸，半导体纳米晶体的光转换特性主要取决于量子限制现象。半导体纳米晶体然后对应于量子盒或量子点。
根据一个实施方案，半导体晶体的半导体材料选自：硒化镉(CdSe)、磷化铟(InP)、硫化镉(CdS)、硫化锌(ZnS)、硒化锌(ZnSe)、碲化镉(CdTe)、碲化锌(ZnTe)、氧化镉(CdO)、氧化锌镉(ZnCdO)、硫化镉锌(CdZnS)、硒化镉锌(CdZnSe)、硫化银铟(AgInS2)以及这些化合物中至少两种的混合物。
基质由至少部分透明的材料制成。基质例如由二氧化硅制成。基质例如由任何至少部分透明的聚合物制成，特别是由硅酮、环氧树脂或聚乙酸(PLA)制成。基质可以由至少部分透明的聚合物(例如PLA)制成，该聚合物与三维打印机一起使用。根据一个实施方案，基质包含按质量计2％-90％，优选10％-60％，例如约20％的纳米晶体。
根据其他可能的实施例，辐射转换器52包括嵌入在光敏树脂中的一组半导体颗粒。如图2所示，辐射转换器52由与主表面65相对并面向台面40的基板55的底面102支撑。
底面102例如平行于主表面65。在图2所示的实例中，底面102沿法线方向D界定基板55。
基板55，例如沿着法线方向D由主表面65和底面102界定。
沿法线方向测量的底面102与主表面65之间的距离，例如为500nm-50μm。
连接结构30被配置为将基板55和控制电路20电连接。
连接结构30包括例如台面40、覆盖层45和第二电触点105。
连接结构30的台面40和覆盖层45与光发射器的台面40和覆盖层45相同。
第二电触点105电连接控制电路20和基板55。例如，第二电触点105通过绝缘层60连接控制电路20和基板55。
第二电触点105由诸如金属材料的导电材料制成。
第二电触头105由连接结构30的台面40和覆盖层45支撑。例如，第二电触头105覆盖连接结构30的顶部77和侧部78的至少一部分。
控制电路20被配置为产生对应于每个光发射器25的第一电流，并且将每个第一电流传输到对应的光发射器25。
控制电路20包括，例如分别连接至第一或第二电触点50、105的连接垫110。
更精确地，对应于第二电触头105的连接垫110与第二电触头105的一部分接触。第二电触头105的所述部分插在对应的覆盖层45的第一部分95和连接垫110之间。
现在将描述光发射器25的操作。
当控制电路20产生第一电流时，第一电流依次流过第二电触点105、基板55、台面40、覆盖层45和第一电触点50。
电流导致电子和空穴到达每个光发射层85中。一个或多个光发射层85中的电子-空穴对的复合导致第二辐射的发射。
至少一部分第二辐射被转换器52吸收。第二辐射的吸收使得转换器发射第一辐射。
在光发射器25的操作期间，电荷载流子被一个或多个光发射层85的第二部分100排斥，因为第二部分100中的电荷载流子的能级高于第一部分95中相同载流子的能级。因此，载流子被从台面40的侧面75驱离。
因此，当与不包括第二部分100的光发射器25相比时，台面40的侧面75上的载流子的表面重组减少。结果，光发射器25的发射效率高于现有技术中已知的光发射器25的发射效率。
当台面40的横向尺寸减小时，这种效果增加。此外，如果侧面75的30％或更多的表面被第二部分100覆盖，则该效果更强。
使用比第一部分95薄的第二部分100是在第二部分100中获得比第一部分95中更高能级的一种方式，当第二部分100足够薄以形成量子阱时，该能量能容易地再现。1.5-6的第一厚度与第二厚度之比率对应于第一部分95和第二部分100之间的能量差，该能量差允许载流子从第二部分100良好排斥。
光发射层85在台面40上的沉积(台面40的角度α为10°-50°)允许容易地获得如此薄的第二部分100。实际上，由于通常的材料沉积腔室的几何形状，沉积在这样的侧面75上的材料生长得比沉积在上表面70上时慢。
现在参考实施图4-12示意性示出的制造这种像素15的方法实施的实例来描述像素15的这种容易获得。
制造像素15的方法包括：提供步骤、创建步骤、绝缘步骤、沉积步骤、形成步骤、连接步骤和放置步骤。
在提供步骤期间，提供基板55。在提供步骤期间，基板55包括支撑基板55的支撑板120。支撑板120例如是硅或蓝宝石板(尤其参见图4)。
在创建步骤期间，创建每个台面40。例如，每个台面40是通过蚀刻掉由第一材料制成的块体的一部分而形成的。
根据实施例，每个台面40是通过蚀刻掉基板55的一部分(特别是参见图5)而形成的，在这种情况下，所述块体是基板55。
根据可能的变型，所述方法包括用于将第一材料的层沉积到基板55上的步骤。因此，所述层由基板55支撑。然后通过蚀刻掉所述层的一部分来产生每个台面40。因此，在这种情况下，所述块体是由基板55支撑的第一材料的层。
在绝缘步骤中，绝缘层60被沉积在基板55的主表面的选定区域上。
例如，电绝缘材料被沉积在基板55和台面40上，然后从台面40上去除。在其他实施例中，光敏树脂层被沉积在台面40上，使得仅电绝缘材料被沉积在主表面65上。
沉积步骤包括将每个覆盖层45沉积在相应的台面40上(特别是参见图6)。例如，相同的覆盖层45沉积在每个台面40上。
例如，使用诸如金属有机化学气相沉积(MOCVD)的沉积技术来执行沉积。
MOCVD也称为“MOVPE”，其代表“金属有机气相外延(Metal-Organic Vapor PhaseEpitaxy)”。也可以考虑其他化学气相沉积(CVD)方法。
但是，可以使用其他沉积技术，如分子束外延(MBE)、气源MBE(GSMBE)、金属有机MBE(MOMBE)、等离子辅助MBE(PAMBE)、原子层外延(ALE)，或氢化物气相外延(HVPE)。
由于上表面70和侧面75不同的晶体取向，光发射层85的沉积导致第二厚度e2小于第一厚度e1。第一厚度e1和第二厚度e2之间的比率尤其取决于角度α。
在形成步骤期间，形成每个第一电触点50。例如，每个第一电触头50和每个第二电触头105同时沉积在相应的台面40和覆盖层45上，如图7所示。
在实施例中，在沉积之前，在基板55、台面40和覆盖层45上形成保护树脂的层，并形成图案以仅留下明显的区域，在该区域上将沉积电触头50、105(参见图8和9)。
电触头50、105，例如使用金属沉积技术如电子束沉积、热蒸发和溅射沉积来沉积。
然后，在连接步骤期间，第一和第二电触头50、105中的每一个电连接到控制电路20(参见图9)。
从基板55移除支撑板以暴露基板55的底面102(参见图10)。
然后，每个辐射转换器52与对应的台面40相对地形成到底面102上。光刻是用于放置这种转换器的合适方法的实例(参见图11)。
像素的制造先前已经在包括多个光发射器的像素15的情况下进行了描述。但是，制造单个光发射器25的方法可以包括用于提供的步骤和用于沉积的步骤，只要在创建步骤期间仅创建一个台面40，并且在沉积步骤期间仅将覆盖层45沉积在所创建的台面40上即可。
因此，每种制造方法都易于实现。
此外，由于台面40是通过蚀刻掉第一材料现有块体的一部分而形成的，因此，可以有效地控制台面40的形状。具体地，角度α可以任意选择，并且不受在生长期间自然获得的角度的限制。因此，可以获得允许第一厚度e1和第二厚度e2的比率与载流子从第二部分100良好排斥的角度α。具体地，可以根据期望的厚度e1和e2来改变角度α。
发射器25还提供了现在描述的其他优点。
当第一电触头50电连接到第二部分100时，电流沿着轴线A在第二部分100和第一电触头50之间传播。当轴线A平行于晶体结构的半极性方向时，使得空穴向覆盖层45的注入更容易。
由于覆盖层45和第一电触头50之间的接触面积较大，因此电压降低，并且电光转换效率提高(参见图14)。
绝缘层60的存在减少了由于基板55和覆盖层45之间的短路引起的电损耗。如果相邻的光发射器的台面40彼此接触，则可以获得相同的效果，因为在这种情况下，同样地覆盖层45和基板55之间的电接触被消除。
当材料的晶体结构是六边形时，由于纤锌矿的六边形对称性，基底80的六边形形状使得侧面75的面的特性彼此相同。
此外，六角形或矩形的基底80允许台面40以紧凑的方式布置在基板55上，并且因此使得像素15更小。因此，包括一组像素15的显示屏10的分辨率较高。
使用光转换器52使得具有相同光发射层85的光发射器25发出不同的第一辐射，特别是第一辐射的不同颜色，同时容易制造，因为仅执行一个沉积步骤来沉积所有光发射层85。
当单个像素15的三个光发射器25中的每个发射不同的第一辐射时，所述像素可以用作显示屏中的彩色像素。
然而，可以预期其中一个或几个光发射器25不包括辐射转换器52的实施例。在这种情况下，由光发射层85发射的辐射是第一发射。
例如，两个光发射器25包括辐射转换器52，但是第三光发射器25不包括任何辐射转换器52，特别是当第三光发射器25发射蓝色的第一辐射时。在另一实施例中，光发射器25都不包括辐射转换器52，例如，如果光发射器25的第二材料不同，则光发射器25的光发射层85被配置为发射具有不同平均波长的第一辐射。
缺少辐射转换器52的光发射器25更有效。
此外，可以预期其中每个光发射器25包括辐射转换器52的实施例。例如，每个辐射发射层85是紫外线辐射，并且每个辐射转换器52将紫外线辐射转换为相应的第一辐射。
台面40在上面已经在截顶的棱锥形状的情况下进行了描述。但是，台面40的形状可以变化。
在实施例中，台面40呈截顶锥形的形状。例如，上表面70和基底80是圆形的。
在以上实例中，仅第二部分100已经被描述为量子阱。然而，可以预期其中第一部分95形成量子阱的实施例。量子阱的发射效率通常优于较厚层的发射效率。
注意，可以使用平坦化层。平坦化层是沉积在基板55上、台面40上和覆盖层45上的材料层，使得台面40和覆盖层45嵌入在平坦化层中，从而形成平坦表面。平坦表面可能有益于器件加工，并且可以提供更均匀的电注入(参见图17)。
平坦化层例如由第一半导体材料制成。
在实施例中，平坦化层是掺杂的。具体地，平坦化层具有与台面40不同的掺杂类型。
在特定实例中，平坦化层由p-掺杂的GaN制成。
光发射层85已经被描述为单一材料的致密层。还可以预期光发射层85是超晶格的实施方案。超晶格是由两种或多种不同材料的子层的堆叠形成的层，形成沿堆叠方向重复的图案，这些子层是如此之薄使得子层之间存在量子耦合。
上文描述的不同半导体材料是纤锌矿结构的III族氮化物材料。但是，可以使用其他晶体结构和材料。
例如，可以从诸如AlAs、GaAs、InAs的砷化物材料，诸如AlP、GaP、InP的磷化物材料，诸如ZnSe、CdSe、ZnTe、CdTe的II-VI材料，诸如Si和Ge的IV材料，或这些材料的任何合金之间中，选择第一、第二、第三和第四半导体材料中的任何一种。
作为可以考虑的不同实施例的一般说明，具体地参考图13-17，其为像素的实例的示意性侧视图。
图13对应台面microLED；图14对应重叠的p-型金属；图15对应隧道结接触；图16对应紧凑型台面microLED，以及图17对应具有平坦表面的紧凑型台面microLED。
此外，可以考虑在量子阱下方添加超晶格的实施例。
图18-20示出了用于制造像素15的方法的另一实例。
根据该实例，覆盖层45在沉积绝缘层60之前被沉积。因此，覆盖层45覆盖了台面40和主表面65(参见图18)。
在随后的去除步骤中，覆盖主表面65的覆盖层45部分例如通过蚀刻被去除(参见图19)。在实施例中，覆盖台面40的最下部并因此与主表面65电接触的覆盖层45部分也被去除。
绝缘步骤可任选地在去除之后执行，以用电绝缘材料覆盖主表面65(参见图20)。
上面已经将连接结构30描述为包括台面40、覆盖层45和第二电触头105。然而，可以预期其中连接结构仅包括第二电触头105的更简单的实施例。在这种情况下，第二电触头例如是一块导电材料，其总高度等于发射极25的总高度(参见图21)。

Claims (15)

1.一种适于发射第一辐射的发射器(25)，所述发射器(25)包括：
-基板(55)，
-台面(40)，所述台面(40)由第一半导体材料制成，所述第一半导体材料具有第一带隙值，所述台面(40)具有上表面(70)和侧面(75)，所述侧面(75)围绕上表面(70)并在基板(55)和上表面(70)之间延伸，
-覆盖层(45)，包括一个或多个辐射发射层(85)，至少一个辐射发射层(85)由第二半导体材料制成，所述第二半导体材料具有第二带隙值，所述第二带隙值严格小于所述第一带隙值，每个辐射发射层(85)具有对应于上表面(70)的第一部分(95)和对应于侧面(75)的第二部分(100)，针对第一部分(95)定义了第一厚度(e1)，以及针对第二部分(100)定义了第二厚度(e2)，第二厚度(e2)严格小于第一厚度(e1)，
其中所述第一厚度(e1)和所述第二厚度(e2)的比率为1.5-6，
所述上表面(70)具有为9-900平方微米的表面，并且
所述覆盖层(45)覆盖所述台面(40)的至少一部分。
2.根据权利要求1所述的发射器(25)，其中至少满足以下特性之一：
-第一部分(95)至少部分覆盖所述台面的上表面(70)，以及第二部分(100)至少部分覆盖台面(40)的侧面(75)；
-第二部分(100)形成至少一个量子阱，和
-侧面(75)包括多个平面。
3.根据权利要求1所述的发射器(25)，其中至少满足以下特性之一：
-基板(55)由半导体材料制成，台面(40)从基板(55)沿着垂直于基板(55)的第一方向(D)延伸，并且电连接到基板(55)，基板(55)具有在垂直于第一方向(D)的平面上围绕台面(40)的主表面(65)，基板(55)还包括在主表面(65)上延伸的电绝缘层(60)，绝缘层(60)在基板(55)和覆盖层(45)之间形成势垒，以及
-针对侧面(75)的每个点，定义了与穿过该点并垂直于侧面(75)的方向对应的轴线(A)，并且其中垂直于基板(55)的第一方向(D)和轴线(A)之间的角度(α)为30-80度。
4.根据权利要求1所述的发射器(25)，其中至少满足以下特性之一：
-第一半导体材料和第二半导体材料中的至少一个是III族氮化物材料，并且
-针对第一半导体材料定义了晶体结构，所述晶体结构具有至少一个极性方向和至少一个半极性方向，上表面(70)垂直于极性方向，针对侧面(75)的每个点定义了对应于穿过所述点并垂直于侧面(75)的方向的轴线，所述轴线(A)垂直于所述半极性方向。
5.根据权利要求1所述的发射器(25)，其中至少满足以下特性之一：
-发射器(25)还包括电连接到第一部分(95)的第一电触头(50)，发射器(25)被配置为当电流流过第一电触头(50)、覆盖层(45)和台面(40)时发射第一辐射，第一电触头(50)进一步电连接到第二部分(100)；
-发射器(25)还包括电连接到第一部分(95)的第一电触头(50)，发射器(25)被配置为当电流流过第一电触头(50)、覆盖层(45)和台面(40)时发射第一辐射，第一电触头(50)包括第一连接层和第二势垒层，所述第二势垒层插在所述第一连接层和覆盖层(45)之间，所述第一连接层由第四材料制成，所述第四材料为导电材料或半导体材料，所述第二势垒层由绝缘材料制成，所述覆盖层(45)、所述第二势垒层和所述第一连接层形成隧道结；
-覆盖层(45)包括由第二半导体材料制成的至少两个叠置的辐射发射层(85)，由第三半导体材料制成的第一势垒层(90)插在每对连续的辐射发射层(85)之间，所述第三半导体材料具有第三带隙值，第三带隙值严格地大于第二带隙值，以及
-第一辐射包括第一组电磁波，辐射发射层(85)被配置为发射包括第二组电磁波的第二辐射，发射器(25)还包括辐射转换器(52)，所述辐射转换器被配置为吸收第二辐射并响应于第一辐射而发射，针对每个电磁波定义波长，第一组电磁波对应于第一波长范围，第二组电磁波对应于第二波长范围，第一波长范围具有第一平均波长，以及第二波长范围具有第二平均波长，第一平均波长不同于第二平均波长。
6.根据权利要求1所述的发射器(25)，其中至少满足以下特性之一：
-台面(40)具有最小横向尺寸(l)和高度(h)，高度(h)是在垂直于基板(55)的第一方向(D)上测量的，并且最小横向尺寸(l)是在垂直于第一方向(D)的平面上测量的，高度(h)严格小于最小横向尺寸(l)；
-台面(40)形成具有与基板(55)接触的基底(80)的平截头体，基底(80)是矩形或六边形，并且
-台面(40)具有沿垂直于基板(55)的第一方向(D)测量的高度(h)，高度(h)为100-1000纳米。
7.根据权利要求1所述的发射器(25)，其中针对侧面(75)的每个点，定义了与穿过该点并且垂直于侧面(75)的方向对应的轴线(A)，并且其中垂直于基板(55)的第一方向(D)和轴线(A)之间的角度(α)为55-65度。
8.一种发射装置(15)，包括至少两个根据权利要求1-7中任一项所述的发射器(25)。
9.一种显示屏(10)，包括一组根据权利要求8所述的发射装置(15)。
10.一种制造适于发射第一辐射的发射器(25)的方法，所述方法包括以下步骤：
-提供基板(55)，
-创建由第一半导体材料制成的台面(40)，所述第一半导体材料具有第一带隙值，台面(40)具有上表面(70)和侧面(75)，侧面(75)围绕上表面(70)并在基板(55)和上表面(70)之间延伸，以及
-在台面(40)上沉积包括一个或多个辐射发射层(85)的覆盖层(45)，至少一个辐射发射层(85)由第二半导体材料制成，所述第二半导体材料具有第二带隙值，第二带隙值严格小于第一带隙值，每个辐射发射层(85)具有对应于上表面(70)的第一部分(95)和对应于侧面(75)的第二部分(100)，针对第一部分(95)定义了第一厚度(e1)，针对第二部分(100)定义了第二厚度(e2)，第二厚度(e2)严格小于第一厚度(e1)，
其中所述第一厚度(e1)和所述第二厚度(e2)之间的比率为1.5-6，并且
所述上表面(70)具有为9-900平方微米的表面。
11.根据权利要求10所述的方法，其中用于创建台面(40)的步骤包括蚀刻掉由所述第一半导体材料制成的块体的一部分以创建台面(40)。
12.一种制造包括第一发射器(25)和至少一个第二发射器(25)的发射装置(15)的方法，每个发射器(25)适于发射相应的第一辐射，所述方法包括以下步骤：
-提供基板(55)，
-为每个发射器(25)创建由第一半导体材料制成的台面(40)，所述第一半导体材料具有第一带隙值，台面(40)具有上表面(70)和侧面(75)，侧面(75)围绕上表面(70)并在基板(55)和上表面(70)之间延伸，以及
-在每个台面(40)上沉积包括一个或多个辐射发射层(85)的覆盖层(45)，至少一个辐射发射层(85)由第二半导体材料制成，所述第二半导体材料具有第二带隙值，第二带隙值严格小于第一带隙值，每个辐射发射层(85)具有对应于上表面(70)的第一部分(95)和对应于侧面(75)的第二部分(100)，针对第一部分(95)定义了第一厚度(e1)，针对第二部分(100)定义了第二厚度(e2)，第二厚度(e2)严格小于第一厚度(e1)，
其中所述第一厚度(e1)和所述第二厚度(e2)之间的比率为1.5-6，并且
所述上表面(70)具有为9-900平方微米的表面。
13.根据权利要求12所述的方法，其中用于创建每个台面(40)的步骤包括蚀刻掉由第一半导体材料制成的块体的一部分以创建每个台面(40)。
14.根据权利要求11或13所述的方法，其中所述块体是基板(55)。
15.根据权利要求11或13所述的方法，其中所述块体是由所述第一半导体材料制成并且由基板(55)支撑的层。
CN201980011916.8A 2018-02-07 2019-02-06 辐射发射器、发射装置及其制造方法和相关的显示屏 Active CN111788691B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1851027A FR3077680B1 (fr) 2018-02-07 2018-02-07 Emetteur, dispositif emetteur et ecran d'affichage et procede de fabrication associes
FR1851027 2018-02-07
PCT/EP2019/052942 WO2019154878A1 (en) 2018-02-07 2019-02-06 Radiation emitter, emitting device with the same, methods for fabricating the same, and associated display screen

Publications (2)

Publication Number Publication Date
CN111788691A CN111788691A (zh) 2020-10-16
CN111788691B true CN111788691B (zh) 2024-02-09

Family

ID=63407268

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980011916.8A Active CN111788691B (zh) 2018-02-07 2019-02-06 辐射发射器、发射装置及其制造方法和相关的显示屏

Country Status (8)

Country Link
US (1) US20200373461A1 (zh)
EP (1) EP3750188B1 (zh)
JP (1) JP7382943B2 (zh)
KR (1) KR102654909B1 (zh)
CN (1) CN111788691B (zh)
FR (1) FR3077680B1 (zh)
TW (1) TWI811298B (zh)
WO (1) WO2019154878A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2586862B (en) * 2019-09-06 2021-12-15 Plessey Semiconductors Ltd LED precursor incorporating strain relaxing structure
US11101418B1 (en) 2019-09-10 2021-08-24 Facebook Technologies, Llc Spacer for self-aligned mesa
US11164995B2 (en) * 2020-02-20 2021-11-02 Facebook Technologies, Llc 3-D structure for increasing contact surface area for LEDs
CN113764557A (zh) * 2021-08-31 2021-12-07 北海惠科光电技术有限公司 Led芯片、显示面板以及led芯片的转移方法
WO2024052971A1 (ja) * 2022-09-06 2024-03-14 アルディーテック株式会社 発光ダイオードチップ、発光ダイオードチップ集積装置および発光ダイオードチップ集積装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060375A (ja) * 2006-08-31 2008-03-13 Sanyo Electric Co Ltd 窒化物系半導体発光素子の製造方法および窒化物系半導体発光素子
CN101461069A (zh) * 2006-06-02 2009-06-17 奥斯兰姆奥普托半导体有限责任公司 多量子阱结构、发射辐射的半导体本体和发射辐射的器件

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952681A (en) * 1997-11-24 1999-09-14 Chen; Hsing Light emitting diode emitting red, green and blue light
JP4876319B2 (ja) 2001-03-09 2012-02-15 ソニー株式会社 表示装置およびその製造方法
JP4254157B2 (ja) 2001-08-22 2009-04-15 ソニー株式会社 窒化物半導体素子及び窒化物半導体素子の製造方法
JP2003179311A (ja) 2001-12-12 2003-06-27 Sony Corp ＧａＮ系半導体レーザ素子及びその作製方法
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
US7002182B2 (en) * 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
JP5026271B2 (ja) 2005-09-05 2012-09-12 パナソニック株式会社 六方晶系窒化物単結晶の製造方法、六方晶系窒化物半導体結晶及び六方晶系窒化物単結晶ウエハの製造方法
KR100649769B1 (ko) 2005-12-28 2006-11-27 삼성전기주식회사 반도체 발광 다이오드 및 그 제조 방법
JP2010523006A (ja) * 2007-03-29 2010-07-08 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア デュアル表面粗面化ｎ面高輝度ｌｅｄ
WO2009118979A1 (ja) 2008-03-28 2009-10-01 パナソニック株式会社 窒化物半導体発光装置
WO2010011201A1 (en) * 2008-07-21 2010-01-28 Pan Shaoher X Light emitting device
KR20100073757A (ko) * 2008-12-23 2010-07-01 삼성전자주식회사 마이크로 로드를 이용한 발광소자 및 그 제조방법
KR20110091245A (ko) * 2010-02-05 2011-08-11 삼성엘이디 주식회사 반도체 발광소자 및 그 제조방법
KR101881064B1 (ko) * 2012-03-05 2018-07-24 삼성전자주식회사 질화물 반도체 발광소자 및 그 제조방법
JP2013209226A (ja) 2012-03-30 2013-10-10 Mitsubishi Chemicals Corp 半導体バルク結晶の製造方法
KR101901320B1 (ko) * 2012-05-22 2018-09-21 삼성전자주식회사 발광소자 및 그 제조방법
US9508894B2 (en) 2013-07-29 2016-11-29 Epistar Corporation Method of selectively transferring semiconductor device
WO2015152228A1 (ja) * 2014-03-31 2015-10-08 ウシオ電機株式会社 半導体発光素子、半導体発光素子の製造方法、ｌｅｄ素子、電子線励起型光源装置
JP2016195148A (ja) 2015-03-31 2016-11-17 旭化成株式会社 紫外線発光素子の製造方法
TWI605617B (zh) * 2016-01-13 2017-11-11 晶元光電股份有限公司 發光二極體裝置及其製造方法
DE102016208717B4 (de) * 2016-05-20 2022-03-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit erhöhter Effizienz und Verfahren zur Herstellung eines Bauelements

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101461069A (zh) * 2006-06-02 2009-06-17 奥斯兰姆奥普托半导体有限责任公司 多量子阱结构、发射辐射的半导体本体和发射辐射的器件
JP2008060375A (ja) * 2006-08-31 2008-03-13 Sanyo Electric Co Ltd 窒化物系半導体発光素子の製造方法および窒化物系半導体発光素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
InGaN/GaN multiple quantum wells on selectively grown GaN microfacets and the applications for phosphor-free white light-emitting diodes;G.F. Yang et al.;ELSEVIER;第101-119页 *

Also Published As

Publication number Publication date
JP2021513741A (ja) 2021-05-27
WO2019154878A1 (en) 2019-08-15
JP7382943B2 (ja) 2023-11-17
KR102654909B1 (ko) 2024-04-05
FR3077680A1 (fr) 2019-08-09
CN111788691A (zh) 2020-10-16
TW201935510A (zh) 2019-09-01
FR3077680B1 (fr) 2020-02-28
KR20200118043A (ko) 2020-10-14
EP3750188B1 (en) 2023-06-14
EP3750188A1 (en) 2020-12-16
US20200373461A1 (en) 2020-11-26
TWI811298B (zh) 2023-08-11

Similar Documents

Publication Publication Date Title
CN111788691B (zh) 辐射发射器、发射装置及其制造方法和相关的显示屏
CN110301047B (zh) 具有发光二极管的光电设备
CN110168753B (zh) 具有发光二极管的光电器件
US10923530B2 (en) Optoelectronic device with light-emitting diodes
TWI758392B (zh) 具有發光二極體的光電裝置及其製造方法
US20210391500A1 (en) Optoelectronic device, associated display screen and method for fabricating such an optoelectronic device
US11411145B2 (en) Light-emitting element package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant