WO2009118979A1 - 窒化物半導体発光装置 - Google Patents

窒化物半導体発光装置 Download PDF

Info

Publication number
WO2009118979A1
WO2009118979A1 PCT/JP2009/000379 JP2009000379W WO2009118979A1 WO 2009118979 A1 WO2009118979 A1 WO 2009118979A1 JP 2009000379 W JP2009000379 W JP 2009000379W WO 2009118979 A1 WO2009118979 A1 WO 2009118979A1
Authority
WO
WIPO (PCT)
Prior art keywords
nitride semiconductor
layer
semiconductor layer
light emitting
substrate
Prior art date
Application number
PCT/JP2009/000379
Other languages
English (en)
French (fr)
Inventor
俊幸 瀧澤
上田哲三
薄田学
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to CN2009801032863A priority Critical patent/CN101926013B/zh
Priority to US12/933,283 priority patent/US8283677B2/en
Priority to JP2010505288A priority patent/JPWO2009118979A1/ja
Publication of WO2009118979A1 publication Critical patent/WO2009118979A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Definitions

  • the present invention relates to a nitride semiconductor light emitting device made of a gallium nitride (GaN) compound semiconductor and made of a light emitting diode element or a semiconductor laser element.
  • GaN gallium nitride
  • light-emitting diode elements Since light-emitting diode elements have low power consumption, long life, and small size, they are used in display units of many electronic devices. Recently, it has been widely used in personal devices such as button lighting for mobile phones.
  • the light emitting diode element has limited applications such as the initial emission intensity is weak and the emission wavelength is longer than green.
  • light-emitting diode elements using nitride semiconductors have been put into practical use, and various light-emitting diode elements having high luminance have been mass-produced. Therefore, outdoor display devices, automobile headlamps, and indoor lighting It is applied to light sources.
  • a nitride semiconductor is a material system based on gallium nitride (GaN), and in particular, the emission wavelength can be controlled by adding indium (In) to GaN. It plays a part in In such a nitride light-emitting diode element, sapphire (single crystal Al 2 O 3 ), silicon carbide (SiC), or the like is usually used as a nitride semiconductor growth substrate. The former is the substrate most commonly used in crystal growth of nitride semiconductors. Since sapphire is transparent to the emitted light, there is an advantage that the emitted light can be extracted also from the back surface of the element.
  • GaN gallium nitride
  • T. Egawa et al. "Improved Characteristics of Blue and Green InGaN-Based Light-Emitting Diodes on Si Grown by Metalorganic Chemical Vapor Deposition", Jpn. J. Appl. Physics Vol. 41 (2002) pp. L663-L664 JP 2007-235100 A
  • the nitride semiconductor layer grown on the Si substrate has a very high dislocation density, and the sapphire substrate, SiC substrate or The problem is that the luminous efficiency in the active layer is lower than when a GaN free-standing substrate is used.
  • the selective growth method using only ammonia (NH 3 ) as a nitrogen source the thickness of the grown nitride semiconductor layer increases. Therefore, there is a problem that cracks are generated on the surface of the nitride semiconductor layer. This is because the difference in thermal expansion coefficient between Si and GaN is large, and this is due to an increase in tensile strain on the nitride semiconductor layer in the temperature lowering process after crystal growth.
  • the present invention solves the above-mentioned conventional problems, and can realize a nitride semiconductor light emitting device having high luminance and high reliability with few defects and crack-free, even if silicon is used for a substrate for growing a nitride semiconductor.
  • the purpose is to do so.
  • a nitride semiconductor light-emitting device is further formed from a side surface of a first nitride semiconductor layer (seed layer) selectively grown from a crystal growth substrate.
  • a nitride semiconductor layer (LEG layer) can be crystal-grown only from the side surface of the seed layer by using an organic nitrogen raw material such as dimethylhydrazine (DMHy). Further, it has been experimentally found that the nitride semiconductor layer including the active layer grown on the crystal on the LEG layer is dislocation-free and crack-free, and the luminous efficiency of the active layer is greatly increased. This is because, in the LEG layer, dislocations and the like can be efficiently directed in the lateral direction (direction parallel to the main surface of the substrate), and the total thickness of the nitride semiconductor layer can be reduced.
  • an organic nitrogen raw material such as dimethylhydrazine (DMHy).
  • the present invention is made on the basis of the above knowledge, and specifically takes the following configuration.
  • the nitride semiconductor light emitting device includes a substrate, a mask film formed on the main surface of the substrate and having at least one opening, and a first selectively formed on the opening in the substrate.
  • the first nitride semiconductor layer serving as the seed layer is selectively formed from the opening of the mask film, and the side surface of the formed first nitride semiconductor layer is not Two nitride semiconductor layers are formed.
  • the second nitride semiconductor layer is formed by crystal growth using an organic nitrogen raw material as a nitrogen source, the second nitride semiconductor layer is formed from the side surface of the first nitride semiconductor layer. It grows almost parallel to the substrate surface, and at this time, dislocations and the like also proceed parallel to the substrate surface.
  • the third nitride semiconductor layer including the light emitting layer formed on the second nitride semiconductor layer the occurrence of dislocations and the like is extremely reduced, and the third nitride semiconductor layer has the third nitride semiconductor layer.
  • the total film thickness up to the nitride semiconductor layer can be reduced. As a result, a nitride semiconductor light emitting device with high brightness and reliability can be realized.
  • the second nitride semiconductor layer preferably has a lower hydrogen concentration or a higher carbon concentration than the first nitride semiconductor layer and the third nitride semiconductor layer.
  • the hydrogen concentration of the second nitride semiconductor layer is lower than that of the third nitride semiconductor layer, the hydrogen concentration from the second nitride semiconductor layer to the light emitting layer of the third nitride semiconductor layer is reduced. Since the diffusion can be efficiently suppressed, the light emitting operation can be performed with a stable operating voltage.
  • the lattice constant can be increased by intentionally mixing carbon into the second nitride semiconductor layer. That is, the lattice constant of the third nitride semiconductor layer formed on the second nitride semiconductor layer can also be increased.
  • indium (In) is added to the light emitting layer, the indium composition can be increased. That is, since the emission wavelength can be increased without lowering the growth temperature of the InGan layer, which is normally lower than the growth temperature of the GaN layer, a nitride semiconductor light-emitting device with high luminance and reliability can be obtained.
  • the upper surface of the side surface of the first nitride semiconductor layer is inclined inward of the opening relative to the lower portion.
  • the side surface of the opening is lower than the lower portion. Tilt inward. Therefore, the first nitride semiconductor layer is selectively grown from the opening of the mask film.
  • the nitride semiconductor light-emitting device of the present invention is further formed on the mask film so as to cover the opening, and further includes a fourth nitride semiconductor layer mainly composed of aluminum, and the first nitride semiconductor layer includes:
  • the opening is preferably formed on the fourth nitride semiconductor layer.
  • At least one of the interface between the first nitride semiconductor layer and the second nitride semiconductor layer and the interface between the second nitride semiconductor layer and the third nitride semiconductor layer is preferably free of oxygen.
  • the first nitride semiconductor layer and the second nitride semiconductor layer or the second nitride semiconductor layer and the third nitride semiconductor layer are continuously grown (without being taken out of the growth furnace).
  • the interface between the semiconductor layers is formed in an ideal state.
  • generation of defects due to impurities or unintended diffusion can be prevented.
  • the mask film preferably has a reflectance of 50% or more with respect to light emitted from the light emitting layer.
  • the emitted light emitted from the light emitting layer to the substrate side can be reflected to the third nitride semiconductor layer side, the emitted light can be efficiently extracted to the outside.
  • the mask film has conductivity and is electrically connected to the third nitride semiconductor layer.
  • the electrode and the wiring that are normally formed on the third nitride semiconductor layer can be embedded in the mask film located below the third nitride semiconductor layer, so that the electrode and the wiring are Since there is no shadow of emitted light, high brightness can be achieved.
  • the mask film has a plurality of openings, and one of the second nitride semiconductor layer and the third nitride formed in one opening adjacent to each other. It is preferable that the semiconductor layer and the other second nitride semiconductor layer and third nitride semiconductor layer formed in other openings adjacent to each other are formed at a distance from each other.
  • the second nitride semiconductor layer and the third nitride semiconductor layer that are adjacent to the second nitride semiconductor layer and the third nitride semiconductor layer formed for each opening are adjacent to each other.
  • a void is formed in the mask film.
  • the connection between the substrate and each of the first to third nitride semiconductor layers is substantially only the opening of the mask film.
  • the third nitride semiconductor layer is also formed on the first nitride semiconductor layer, and the light emitting layer has an upper portion from the upper portion of the second nitride semiconductor layer.
  • the emission wavelength is preferably longer than the emission wavelength from the upper portion of the first nitride semiconductor layer in the emission layer.
  • the upper portion of the second nitride semiconductor layer in the light emitting layer has a smaller forbidden band width (band gap energy) than the upper portion of the first nitride semiconductor layer in the light emitting layer.
  • the carriers flow more in the light emitting layer located in the upper portion of the second nitride semiconductor layer having a low dislocation density, thereby improving luminance and reliability. Can be planned.
  • the light emitting layer includes indium in its composition, and the indium composition in the upper portion of the second nitride semiconductor layer in the light emitting layer is the upper side of the first nitride semiconductor layer in the light emitting layer.
  • the indium composition in the portion is preferably larger.
  • This configuration also means that the upper band portion of the second nitride semiconductor layer in the light emitting layer has a smaller forbidden band width than the upper portion of the first nitride semiconductor layer in the light emitting layer. Therefore, when carriers are injected into the third nitride semiconductor layer, the carriers flow more in the light emitting layer located in the upper portion of the second nitride semiconductor layer having a low dislocation density, thereby improving luminance and reliability. Can be planned.
  • the substrate is preferably made of silicon.
  • silicon (Si) is used for the growth substrate of the first nitride semiconductor layer, a high-luminance and high-reliability nitride semiconductor light-emitting device can be obtained at low cost.
  • the upper portion of the substrate in contact with the mask film contains at least 50% silicon.
  • SiC silicon carbide
  • the upper portion of the mask film has a composition that prevents the first nitride semiconductor layer from growing.
  • the upper part of the mask film is preferably made of silicon oxide.
  • the nitride semiconductor light emitting device of the present invention even when silicon is used for the growth substrate of the nitride semiconductor, the nitride semiconductor light emitting device has few defects and is crack free, and has high luminance and high reliability. Can be realized.
  • FIG. 1 is a sectional view showing a nitride semiconductor light emitting device according to the first embodiment of the present invention.
  • FIGS. 2A to 2D are cross-sectional views in order of steps showing the method for manufacturing the nitride semiconductor light emitting device according to the first embodiment of the present invention.
  • FIG. 3A to FIG. 3C are cross-sectional views in order of steps showing the method for manufacturing the nitride semiconductor light emitting device according to the first embodiment of the present invention.
  • FIG. 4A is a graph showing an X-ray diffraction result after crystal growth of the first semiconductor layer (seed layer) in the nitride semiconductor light emitting device according to the first embodiment of the present invention.
  • FIG. 1 is a sectional view showing a nitride semiconductor light emitting device according to the first embodiment of the present invention.
  • FIGS. 2A to 2D are cross-sectional views in order of steps showing the method for manufacturing the nitride semiconductor light emitting device according to the
  • FIG. 4B is a graph showing an X-ray diffraction result after crystal growth of the second semiconductor layer (LEG layer) in the nitride semiconductor light emitting device according to the first embodiment of the present invention.
  • FIG. 5 is a transmission electron microscope image after crystal growth of the third semiconductor layer (active layer) in the nitride semiconductor light emitting device according to the first embodiment of the present invention.
  • FIG. 6 is a graph showing an X-ray diffraction result after crystal growth of the third semiconductor layer (active layer) in the nitride semiconductor light emitting device according to the first embodiment of the present invention.
  • FIG. 5 is a transmission electron microscope image after crystal growth of the third semiconductor layer (active layer) in the nitride semiconductor light emitting device according to the first embodiment of the present invention.
  • FIG. 6 is a graph showing an X-ray diffraction result after crystal growth of the third semiconductor layer (active layer) in the nitride semiconductor light emitting device according to the first embodiment of the present invention.
  • FIG. 7 is a graph showing a wide-area X-ray diffraction result after crystal growth of the third semiconductor layer (active layer) in the nitride semiconductor light emitting device according to the first embodiment of the present invention.
  • FIG. 8A to FIG. 8C show the observation results after crystal growth of the third semiconductor layer (active layer) in the nitride semiconductor light emitting device according to the first embodiment of the present invention.
  • (A) is a scanning electron microscope image
  • FIG. 8 (b) is a cathodoluminescence image in the entire wavelength region
  • FIG. 8 (c) is a wavelength mapping image.
  • FIG. 9 is a graph showing the results of photoluminescence measurement after crystal growth of the third semiconductor layer (active layer) in the nitride semiconductor light emitting device according to the first embodiment of the present invention, together with a comparative example.
  • FIG. 10 is a cross-sectional view showing a nitride semiconductor light emitting device according to the second embodiment of the present invention.
  • FIG. 11A to FIG. 11D are cross-sectional views in order of steps showing the method for manufacturing the nitride semiconductor light emitting device according to the second embodiment of the present invention.
  • 12 (a) to 12 (d) are cross-sectional views in order of steps showing the method for manufacturing the nitride semiconductor light emitting device according to the second embodiment of the present invention.
  • FIG. 10 is a cross-sectional view showing a nitride semiconductor light emitting device according to the second embodiment of the present invention.
  • FIG. 11A to FIG. 11D are cross-sectional views in order of steps showing the method for manufacturing the nit
  • FIG. 13 is a cross-sectional view showing a nitride semiconductor light emitting device according to a modification of the second embodiment of the present invention.
  • 14 (a) to 14 (d) are cross-sectional views in order of steps showing a method for manufacturing a nitride semiconductor light emitting device according to a modification of the second embodiment of the present invention.
  • FIG. 15 is a graph showing the relationship between the size and distribution of small pieces divided by cracks generated in a nitride semiconductor grown on a silicon substrate according to the third embodiment of the present invention.
  • FIG. 16 is a perspective view showing a nitride semiconductor light emitting device according to the third embodiment of the present invention.
  • FIG. 17C are perspective views in order of steps showing a method for manufacturing a nitride semiconductor light emitting device according to the third embodiment of the present invention.
  • FIG. 18A to FIG. 18C are perspective views in order of steps showing a method for manufacturing a nitride semiconductor light emitting device according to the third embodiment of the present invention.
  • FIG. 19 is a cross-sectional view showing a nitride semiconductor light emitting device according to the fourth embodiment of the present invention.
  • 20A to 20C are cross-sectional views in order of steps showing a method for manufacturing a nitride semiconductor light emitting device according to the fourth embodiment of the present invention.
  • FIG. 1 is a nitride semiconductor light emitting device according to a first embodiment of the present invention, and shows a cross-sectional configuration of a nitride light emitting diode element.
  • the light-emitting diode element shown in FIG. 1 is a blue nitride light-emitting diode element using a hexagonal GaN-based semiconductor and having an emission wavelength of 450 nm.
  • a substrate 101 made of silicon (Si) whose surface orientation is the (111) plane, there is an opening 102a, for example, silicon oxide (SiO 2 ) having a thickness of 50 nm.
  • a mask film 102 made of is formed.
  • the planar shape of the opening 102a is a rectangular shape that is long in the front-rear direction of the drawing, as will be described later.
  • the plane orientation perpendicular to the cross section of the substrate 101 made of Si belonging to the cubic system is the ⁇ 1-10 ⁇ plane, and the plane is parallel to the cross section.
  • the direction is the ⁇ 11-2 ⁇ plane.
  • the minus sign attached to the Miller index of the plane orientation represents the inversion of one index following the minus sign for convenience.
  • a buffer layer 103 made of, for example, aluminum nitride (AlN) having a thickness of 40 nm is formed on the mask film 102 over the entire surface including the opening 102a.
  • a seed layer 104 as a first nitride semiconductor layer made of gallium nitride (GaN) having a thickness of 100 nm is selectively formed by crystal growth.
  • the plane orientation of the buffer layer 103 and the seed layer 104 corresponds to the (0001) plane in the direction parallel to the main surface of the substrate 101, and is relative to the cross section of the substrate 101 (relative to the drawing).
  • the plane orientation in the vertical direction corresponds to the ⁇ 1-100 ⁇ plane
  • the plane orientation in the direction parallel to the cross section corresponds to the ⁇ 11-20 ⁇ plane.
  • Each side surface of the seed layer 104 is an inclined surface whose upper side is inclined inward of the opening 102a with respect to the normal line of the main surface of the substrate 101, and the surface orientation is a ⁇ 11-22 ⁇ plane.
  • the surface orientations of the Si and GaN-based semiconductors described above are the same in the following embodiments.
  • a LEG layer 105 is formed as a second nitride semiconductor layer, which is selectively grown from each side surface of the seed layer 104 in the lateral direction (direction parallel to the substrate surface).
  • a p-type GaN layer 108 having a thickness of 200 nm is sequentially formed by crystal growth.
  • the p-type GaN layer 108 and the active layer 107 above the seed layer 104 are provided with a recess exposing the n-type GaN layer 106, and titanium (Ti) and gold (Au) are formed on the bottom surface of the recess.
  • An n-side electrode 110 made of a laminated film is formed.
  • a semitransparent electrode 109 made of a laminated film of nickel (Ni) and gold (Au) having a total film thickness of 10 nm or less is formed.
  • a p-side electrode 111 having the same configuration as that of the n-side electrode 110 is formed in a region outside the concave portion on 109.
  • the n-side electrode 110 is not limited to a Ti / Au laminated film, and a metal capable of ohmic contact with the n-type GaN layer 106 can be used. Further, since the p-side electrode 111 is formed on the translucent electrode 109 made of Ni / Au, a metal having the same composition as that of the n-side electrode 110 can be used.
  • FIGS. 3 (a) to 3 (c) show cross-sectional structures in order of steps of the method for manufacturing a nitride light-emitting diode device according to the first embodiment of the present invention. ing.
  • a mask film 102 having a thickness of 50 nm is formed on a main surface of a substrate 101 made of Si having a (111) plane orientation of the main surface.
  • the mask film 102 is, for example, a thermal oxide film obtained by a thermal oxidation method in an oxygen atmosphere.
  • the plane orientation of Si in the substrate 101 and the plane orientation of each nitride semiconductor layer described later are the same as those in FIG.
  • a resist (not shown) is applied on the mask film 102, and then patterned by a light exposure (lithography) method, and then immersed in a buffered hydrofluoric acid aqueous solution and etched, whereby openings are formed in the mask film 102. 102a is formed. Thereafter, the resist is removed with an organic solvent to obtain the base substrate shown in FIG.
  • the opening 102 a is formed on the prepared base substrate, that is, on the mask film 102 by, for example, metal organic chemical vapor deposition (MOCVD).
  • MOCVD metal organic chemical vapor deposition
  • a buffer layer 103 made of AlN having a thickness of 40 nm is grown over the entire surface.
  • a seed layer 104 made of GaN having a thickness of 100 nm is selectively grown on the upper portion of the opening 102 a in the buffer layer 103.
  • trimethylgallium (TMG), trimethylaluminum (TMA) and ammonia (NH 3 ) are used as raw materials for gallium (Ga), aluminum (Al) and nitrogen (N), respectively. Its growth temperature is about 1000 ° C.
  • the buffer layer 103 made of AlN covers the entire surface of the base substrate. This is because the migration distance of AlN is short, and the buffer layer 103 grows over the entire surface of the base substrate regardless of the presence or absence of the opening 102a. On the other hand, the seed layer 104 on the buffer layer 103 grows only in the opening 102a of the base substrate.
  • the buffer layer 103 made of AlN covers the entire base substrate, only the upper portion of the opening 102 a in the buffer layer 103 follows the crystallinity of Si in the substrate 101.
  • the crystallinity of AlN is inferior in the upper portion of the mask film 102 in the buffer layer 103.
  • GaN has a much longer migration distance than AlN during growth, and after the gallium material reaches the surface of the buffer layer 103, it does not stick immediately and runs around the surface until it loses kinetic energy. After that, it finally settles on the buffer layer 103 above the opening 102a with good crystallinity.
  • the seed layer 104 made of GaN grows in a region formed mainly on the upper side of the opening 102 a of the buffer layer 103.
  • the side surface of the seed layer 104 is exposed as a slope having a ⁇ 11-22 ⁇ plane.
  • the buffer layer 103 and the seed layer 104 grow in a direction substantially perpendicular to the main surface of the substrate 101 while maintaining the Si crystal information and the dislocation direction of the substrate 101. Dislocations in the layer 104 are mainly in a direction perpendicular to the main surface of the substrate 101.
  • the nitrogen source is changed from ammonia (NH 3 ) to dimethylhydrazine (DMHy), and the LEG layer 105 made of GaN is replaced with the seed layer 104. Crystals grow selectively from each side.
  • the crystal growth temperature at this time is about 800 ° C., and the supply of ammonia is stopped.
  • the growth of GaN by DMHy can realize a special growth mode as compared with the case of using ammonia, and GaN newly grows only in the lateral direction only from the side surface of the seed layer 104.
  • This semiconductor layer that grows only in the lateral direction is called a lateral epitaxial growth (LEG) layer 105.
  • LEG lateral epitaxial growth
  • a high crystal growth rate of about 10 ⁇ m / h is achieved by setting a large flow rate of DMHy. Nevertheless, high quality crystallinity is maintained.
  • the crystal plane orientation of the LEG layer 105 is the same as that of the seed layer 104. Thus, since the LEG layer 105 grows only in the lateral direction, all dislocations at the interface with the seed layer 104 are bent in the lateral direction (direction parallel to the substrate surface).
  • the carbon (C) contained in DMHy is intentionally (positively) taken into the LEG layer 105 by setting a large flow rate of DMHy. It is trying to be.
  • the carbon actively incorporated into the LEG layer 105 has a function of increasing the lattice constant of the LEG layer 105, and further has a function of increasing the indium composition of the active layer 107 formed in a later step.
  • the carbon concentration in the LEG layer 105 is, for example, about 1 ⁇ 10 19 cm ⁇ 3 to about 5 ⁇ 10 20 cm ⁇ 3 .
  • the hydrogen (H) concentration in the LEG layer 105 can be lowered. This is because an unstable methyl (CH 3 ) group is liberated in the thermal decomposition process of DMHy, and this is efficiently combined with hydrogen on the surface to stabilize as methane (CH 4 ). Because. As a result, the hydrogen concentration in the LEG layer 105 is further reduced as compared with other nitride semiconductor layers such as the n-type GaN layer 106. Thereby, the diffusion of hydrogen into the active layer 107 is efficiently suppressed, which contributes to the stabilization of the operating voltage of the present light emitting diode element.
  • the diffraction peak is GaN (0002) constituting the seed layer 104.
  • the horizontal axis is the 2 ⁇ - ⁇ axis and corresponds to the reciprocal of the lattice constant.
  • the vertical axis is the ⁇ -axis and represents the tilt of the crystal from the center. From FIG. 4A, a unimodal GaN (0002) peak can be confirmed.
  • crystal growth is continuously performed on the epitaxial structure shown in FIG.
  • the supply of ammonia is started simultaneously with stopping the supply of DMHy.
  • the crystal growth temperature is increased to about 1000 ° C., which is the optimum temperature for growing the epitaxial layer after the n-type GaN layer 106, and then MOCVD growth is performed.
  • trimethylindium (TMI) is used as an indium (In) material added to the active layer 107.
  • silane (SiH 4 ) gas and biscyclopentadienyl magnesium (Cp 2 Mg) are used for the n-type doping material and the p-type doping material, respectively.
  • the other raw materials are the same as those used for the epitaxial layers up to the LEG layer 105.
  • an n-type GaN layer 106 having a thickness of 200 nm is grown on the seed layer 104 and the LEG layer 105 so that the upper surface is flat.
  • an active layer 107 having a multiple quantum well structure (3QW) made of InGaN is grown on the n-type GaN layer 106.
  • the layer thickness and the indium composition of the well layer in the active layer 107 are strictly controlled so that the emission wavelength is 450 nm.
  • a p-type GaN layer 108 having a thickness of 200 nm is grown on the active layer 107. Thereafter, the temperature is lowered while flowing ammonia, and the series of crystal growth operations is completed.
  • crystal growth layers such as the LEG layer 105 and the n-type GaN layer 106 are not independently grown on the upper portion of the mask film 102 in the buffer layer 103 made of AlN. Each crystal growth layer is grown only from the seed layer 104. This is because the crystallinity of AlN in the upper portion of the mask film 102 is low as described above.
  • FIG. 5 shows a transmission electron microscope (TEM) photograph of the epitaxial layer on which a series of crystal growth was performed in this way.
  • TEM transmission electron microscope
  • seed-GaN grows from silicon of the base substrate, and thus dislocations extend in a direction perpendicular to the substrate surface. Since the second growth part LEG-GaN has a LEG structure of DMHy, it can be seen that the dislocations extend only in the lateral direction starting from the interface with the seed-GaN. It can also be seen that in the third growth portion 3QW / GaN, dislocations continuously grow upward immediately above seed-GaN. On the other hand, in the third growth part 3QW / GaN, almost no dislocation is observed on the second growth part LEG-GaN.
  • LEG-GaN is selective growth from the side surface by DMHy, so there is no dislocation in the vertical direction, and as a result, 3QW / GaN grown on LEG-GaN is dislocation-free. Conceivable. For this reason, the active layer grown on LEG-GaN has almost no dislocations, and high luminous efficiency can be realized. On the other hand, the active layer grown on seed-GaN is expected to have many threading dislocations and low luminous efficiency.
  • the buffer layer 103 does not exist between the mask film 102 and the LEG layer 105 and the mask film 102 and the LEG layer 105 are in direct contact with each other, a non-uniform force is applied from the substrate 101 to each crystal growth layer. Therefore, it can be a factor causing cracks in each crystal growth layer. That is, as shown in FIG. 2 (c), since the buffer layer 103 made of AlN is formed on the mask film 102, a crack can be intentionally introduced into the mask film 102. It has succeeded in suppressing cracks generated in each crystal growth layer. Further, since the residual strain of each crystal growth layer can be reduced, carrier separation due to polarization in the quantum well layer in the active layer 107 can be reduced. Therefore, the luminous efficiency can be further increased.
  • FIG. 6 shows an X-ray diffraction result after the growth up to the third growth portion 3QW / GaN in FIG.
  • the vicinity of the GaN (0002) peak is shown enlarged.
  • the vertical axis and the horizontal axis are the same as those in FIGS. 4 (a) and 4 (b).
  • the two small peaks that were visible in FIG. 4 (b) have disappeared. Instead, it is understood that they are integrated as an elliptical unimodal peak that is long in the vertical direction. This is because the LEG layer 105 made of DMHy is pulled by the third growth portion. Further, since the pulling force is very strong, it can be seen that cracks in the mask film 102 reduce the overall residual strain of the crystal growth layer.
  • the lattice constant is slightly larger than the GaN peak. For this reason, the peak has an arcuate shape that is long in the vertical axis direction. Furthermore, since the full width at half maximum with respect to the ⁇ -axis direction of the peak is considerably wide, it can be seen that the surface of the n-type GaN layer 106 is slightly inclined on the LEG layer 105.
  • FIG. 7 shows a wide-area X-ray diffraction result of the sample grown up to the third growth portion 3QW / GaN.
  • the maximum peak corresponds to GaN (0002), and the reason for extending from the maximum peak in the vertical axis direction is as described above.
  • a peak is seen at a lower angle side by 0.5 degrees than the GaN (0002) peak, which corresponds to the zero-order diffraction peak of the quantum well layer made of InGaN. From this, it can be determined that the indium composition is about 8%.
  • the zero-order diffraction peak of the quantum well layer shifts to the lower angle side as the ⁇ -axis shifts from the origin.
  • the shift amount from the GaN (0002) peak at ⁇ 0.5 ° is about ⁇ 0.7 degrees, which corresponds to an indium composition of about 10%.
  • the surface of the n-type GaN layer 106 on the LEG layer 105 is slightly inclined, which is considered to increase the indium capturing efficiency. That is, it means that a quantum well structure having a high indium composition can be realized despite the same growth temperature as that of the n-type GaN layer 106.
  • the active layer 107 having the property can be crystal-grown.
  • FIG. 8 (a) shows an upper surface observation image of the manufactured sample by a scanning electron microscope (Scanning Electron Microscope: SEM).
  • SEM scanning Electron Microscope
  • the sample used is the same as the sample used for TEM observation.
  • the dark gray portion is the mask film 102 and the relatively light gray portion is the regrowth active layer 107.
  • FIG. 8A shows that the surface of the active layer 107 is completely flat at the SEM observation level.
  • no step or the like is seen at the junction of each crystal growth layer.
  • a nitride semiconductor is crystal-grown on a substrate made of silicon without using a mask, cracks begin to occur at a thickness of about 0.5 ⁇ m.
  • the total film thickness is about 1.5 ⁇ m, no cracks are observed on the surface of the crystal growth layer. This is because the silicon substrate 101 is supported only by the opening 102a of the mask film 102, and thus the resistance to cracks has been improved. Further, as also seen in the TEM observation, it is caused by the preferential cracking in the mask film 102.
  • FIG. 8B shows the result of measuring the same region in the sample of FIG. 8A by the cathodoluminescence (Cathode (Luminescence: CL) method.
  • FIG. 8B shows that the upper portion of the LEG layer 105 emits light entirely over the upper portion of the seed layer 104 in the active layer 107.
  • many dark spots can be confirmed in the upper portion of the seed layer 104. This is considered to be due to threading dislocations extending to the surface of the sample, as can be confirmed from the result of TEM observation in FIG.
  • the CL method since there is no threading dislocation in the upper portion of the LEG layer 105 in the active layer 107, no dark spot is seen in the observation result by the CL method, and it is considered that the entire surface emits light.
  • FIG. 8C shows the CL emission peak wavelength mapping result.
  • the measurement area of the sample is the same as in FIGS. 8 (a) and 8 (b).
  • FIG. 8C shows that the CL peak wavelength of the upper portion of the seed layer 104 in the active layer 107 is about 390 nm.
  • the CL peak wavelength of the upper portion of the LEG layer 105 in the active layer 107 is longer than that of the upper portion of the seed layer 104 by about 20 nm to 30 nm.
  • the indium incorporation increased due to the increase in the lattice constant due to the incorporation of carbon and the slight inclination of the surface of the n-type GaN layer 106.
  • the emission wavelength is shifted to the long wavelength side by about 20 nm, and it can be seen that the X-ray diffraction result and the CL result match.
  • the CL peak wavelength of the upper portion of the LEG layer 105 in the active layer 107 is further shifted to the long wavelength side as the distance from the seed layer 104 increases. This is because the outer portion of the n-type GaN layer 106 has a more relaxed strain and a larger lattice constant, and the surface is an inclined surface that is easier to capture indium than the inner portion. I think that the.
  • FIG. 9 shows the measurement result by photoluminescence (Photo Luminescence: PL) measurement of the emission intensity from the active layer 107.
  • a PL measurement result in a quantum well active layer crystal-grown on a substrate made of silicon without using a mask film is also shown.
  • the growth conditions of the quantum well layer according to the comparative example are the same as those of the sample according to the present invention.
  • the PL emission intensity of the sample according to the present invention is improved several times compared to the comparative example. This is presumably because dislocations are remarkably reduced in the upper portion of the LEG layer 105 in the active layer 107, and carrier leakage via the dislocations is greatly reduced.
  • the active layer 107 having the quantum well structure has a large indium composition, it is considered that the carrier confinement effect in the well layer acts effectively.
  • the PL emission peak wavelength of the sample according to the present invention is significantly shifted to around 430 nm as compared with the comparative example. As described above, this is considered to be due to an increase in lattice constant due to carbon incorporation and a slight inclination of the surface of the n-type GaN layer 106.
  • the region on the opening 102a of the mask film 102 in the active layer 107 also emitted light at a wavelength near 390 nm.
  • the emission intensity is weak, the light emission in the region on the LEG layer 105 in the active layer 107 It is buried in the peak and it is impossible to separate it.
  • the forbidden band width on the LEG layer 105 in the active layer 107 is narrower than the forbidden band width on the seed layer 104, it is also considered that carriers are transferred to the upper side of the LEG layer 105 and contribute to light emission. .
  • the inventors of the present application have obtained the following four findings.
  • (1) By introducing LEG growth, the active layer can be formed without dislocation.
  • (2) It is possible to increase the indium composition of the active layer by intentionally incorporating carbon into the LEG growth part and giving a slight inclination to the GaN layer on the LEG growth part.
  • (3) By depositing AlN on the mask film, it is possible to intentionally make a crack in the mask film, and to alleviate the distortion of the active layer and suppress the crack.
  • a desired nitride light-emitting diode element is obtained by sequentially proceeding with the excellent light emission efficiency and crack-free epitaxial structure shown in FIG.
  • a translucent electrode 109 made of Ni / Au having a thickness of 10 nm or less is formed on the p-type GaN layer 108 by vacuum deposition or sputtering. .
  • ICP inductively coupled plasma
  • a resist pattern (not shown) as a mask
  • the semitransparent electrode 109, the p-type GaN layer 108, and the active layer 107 in the upper portion of the seed layer 104 are sequentially etched to form a recess exposing the n-type GaN layer 106.
  • annealing treatment is performed in a nitrogen (N 2 ) atmosphere in order to recover etching damage due to chlorine.
  • a laminated film made of Ti / Au is formed on the resist film by a vacuum deposition method or a sputtering method, and a p-side electrode 111 is formed on the translucent electrode 109 by a lift-off method for removing the resist film.
  • the n-side electrode 110 is formed on the exposed portion from the recess on the n-type GaN layer 106.
  • a single n-type GaN layer 106 is formed between the active layer 107, the seed layer 104, and the LEG layer 105.
  • a nitride semiconductor layer having a short-period superlattice structure may be formed.
  • the p-type GaN layer 108 may be a nitride semiconductor layer having a short-period superlattice structure. If it does in this way, it will become possible to further control the crack which arises in a nitride semiconductor layer, and the growth of the further thick film will be attained. In addition, when a short-period superlattice structure is used for the p-type GaN layer 108, an effect of improving the acceptor activation rate is also achieved.
  • FIG. 10 is a nitride semiconductor light emitting device according to the second embodiment of the present invention, and shows a cross-sectional configuration of a nitride light emitting diode element. 10, the description of the same components as shown in FIG. 1 is omitted by retaining the same reference numerals.
  • the nitride light-emitting diode element shown in FIG. 10 is a blue nitride light-emitting diode element using a hexagonal GaN-based semiconductor and having an emission wavelength of 450 nm.
  • an opening 205a is provided on the main surface of a substrate 201 made of n-type silicon (Si) whose main surface has a (111) plane orientation, and the first insulating film 202, A mask film 205 made of the conductive film 203 and the second insulating film 204 is formed.
  • the mask film 205 according to the second embodiment has a laminated structure in which the conductive film 203 is sandwiched between the first insulating film 202 and the second insulating film 204.
  • the first insulating film 202 is made of SiO 2 with a thickness of 100 nm
  • the conductive film 203 is made of n-type polysilicon with a thickness of 100 nm
  • the second insulating film 204 is made of SiO with a thickness of 300 nm. It consists of two .
  • a conductive film 203 is formed inside a mask film 205. Therefore, the p-side electrode 111 can be formed on the mask film 205 by electrically connecting the end of the translucent electrode 109 to the conductive film 203 of the mask film 205. For this reason, since it is not necessary to provide the p-side electrode 111 on the p-type GaN layer 108, a high degree of freedom with respect to the electrode pad formation position without sacrificing the transmission area of the emitted light in the p-type GaN layer 108. You can get a degree.
  • the n-side electrode 110 is also electrically connected to the substrate 201 through the opening 205 a of the mask film 205 in the seed layer 104 and the buffer layer 103.
  • a titanium silicide layer 201a is formed at the junction with the substrate 201 in the n-side electrode 110
  • a nickel silicide layer 203a is formed at the junction with the conductive film 203 in the p-side electrode 111.
  • FIGS. 11 (a) to 11 (d) and FIGS. 12 (a) to 12 (d) show cross-sectional structures in order of steps of the method for manufacturing a nitride light-emitting diode device according to the second embodiment of the present invention. ing.
  • a main surface of a substrate 201 made of n-type silicon whose main surface has a (111) plane orientation is made of a SiO 2 film having a thickness of 100 nm by thermal oxidation.
  • a first insulating film 202 is formed.
  • a conductive film 203 made of n-type polysilicon to which phosphorus (P) is added as an n-type impurity is formed on the first insulating film 202 by chemical vapor deposition using silane gas.
  • a second insulating film 204 made of a SiO 2 film having a thickness of 100 nm is formed on the conductive film 203 by plasma vapor deposition (p-CVD).
  • a resist pattern is formed on the second insulating film 204 by applying a resist, exposing to light, and developing, and the second insulating film 204 is formed using the formed resist pattern.
  • a mask film 205 having an opening 205a as shown in FIG. 11B is formed on the conductive film 203 and the first insulating film 202.
  • etching gas mainly composed of CF 4 CF 4 based gas
  • an opening pattern is transferred to the second insulating film 204, followed by chlorine
  • the opening pattern is also transferred to the conductive film 203 by a dry etching method using a gas.
  • an undercut having a width (depth) of 40 nm or more is formed on the exposed portion of the conductive film 203 from the side wall of the opening 205a using aqua regia.
  • AlN aluminum nitride
  • FIG. 12D shows a planar configuration of the conductive film 203 in FIG. 11B, and FIG. 11B corresponds to a cross section taken along line XIb-XIb in FIG.
  • each planar rectangular region is an exposed portion of the substrate 201 which is a base layer.
  • the second insulating film 204 is virtually peeled off and an underlayer is formed.
  • a conductive film 203 with a cut is shown. As shown in FIG.
  • the conductive film 203 is removed by undercut between the substrate 201 and the conductive film 203 exposed as a planar rectangular shape, and the first insulating film 202 and the second insulating film 202 are removed. Only the film 204 is formed. As can be seen from FIG. 12D, the conductive film 203 is continuously formed over the entire surface of the substrate 201. This is because the conductive film 203 is used for electrical conduction as described later.
  • the buffer layer 103 made of AlN and the n-type GaN are formed on the mask film 205 including the opening 205a by the MOCVD method.
  • a seed layer 104, a LEG layer 105 made of DMHy, an n-type GaN layer 106, an active layer 107 made of InGaN, and a p-type GaN layer 108 are sequentially formed by crystal growth.
  • the seed layer 104 is doped with silicon in consideration of the n-side electrode 110 to be formed in a later step, and the electric conduction characteristic is n-type.
  • the active layer 107 grown on the LEG layer 105 hardly generates dislocations, and each crystal growth layer made of a nitride semiconductor has its entire surface. No cracks exist.
  • a resist film (not shown) having an opening pattern on both sides of the p-type GaN layer 108 on the buffer layer 103 is formed by resist application, light exposure and development. Form. Subsequently, using the formed resist film as a mask, the buffer layer 103 and the second insulating film 204 are dug by ICP dry etching, and the conductive film 203 therebelow is exposed.
  • a translucent electrode 109 made of Ni / Au is formed by vapor deposition, and a predetermined annealing treatment is performed.
  • the electrical resistance between the p-type GaN 108 and the semitransparent electrode 109 is reduced, and a nickel silicide layer 203a is formed between the conductive film 203 and the semitransparent electrode 611 constituting the mask film 205.
  • the electrical resistance at the junction between the conductive film 203 and the translucent electrode 611 can also be reduced.
  • a resist film (not shown) having an opening pattern is formed on the upper portion of the seed layer 104 on the translucent electrode 109 by resist application, light exposure and development. .
  • the resist film is used as a mask, the upper part of the seed layer 104 having low emission efficiency due to dislocation in the p-type GaN layer 108 and the active layer 107 is etched by ICP dry etching. Further, the n-type GaN layer 106 and the seed layer 104 are etched until the substrate 201 is exposed.
  • an n-side electrode 110 and a p-side electrode 111 each made of Ti / Au are formed by a lift-off method.
  • the p-side electrode 111 is made of the same material as the n-side electrode 110, the resistance between the translucent electrode 109 and the p-side electrode 111 can be reduced. Therefore, the same material is used for the convenience of the process.
  • the formed n-side electrode 110 and the p-side electrode 111 are annealed to form a titanium silicide 201a at the junction between the n-side electrode 110 and the substrate 201, whereby the substrate 201 is used as an electrode pad of the n-side electrode 110. Used.
  • the p-side electrode 111 is not formed on the p-type GaN layer 108 positioned above the active layer 107.
  • the area where the light emitted from the active layer 107 can be emitted can be increased.
  • the conductive film 203 made of n-type polysilicon is provided throughout the mask film 205, the degree of freedom regarding the arrangement position of the p-type electrode 111 can be set high. Therefore, it is possible to obtain a high degree of freedom with respect to the formation position of the p-side electrode pad without sacrificing the area that can emit light by the p-side electrode 111. Thereby, a nitride light-emitting diode element having high luminance and high reliability can be realized.
  • the conductive film 203 made of n-type polysilicon to be incorporated into the mask film 205 is formed by a vapor phase growth method.
  • the present invention can be applied even if an SOI (silicon-on-insulator) substrate is used. The effect of is not impaired.
  • the n-side electrode 110 is connected to the substrate 201 made of n-type silicon, the effect of the present invention can be sufficiently exerted even when taken out from the surface of the n-type GaN layer 106 as in the first embodiment. Is done.
  • FIG. 13 is a nitride semiconductor light emitting device according to a modification of the second embodiment of the present invention, and shows a cross-sectional configuration of a nitride light emitting diode element.
  • FIG. 13 the same components as those shown in FIG. 13
  • a reflective film made of rhodium (Rh) having a thickness of 50 nm between the conductive film 203 made of n-type polysilicon and the second insulating film 204 made of SiO 2. 301 is provided.
  • Rhodium has a reflectivity of about 75% for blue light, and is about 60% higher than 46% of the reflectivity of silicon. Rhodium is an optimum metal material because it has a melting point of 2000 ° C. or higher and does not react with silicon.
  • the conductive film 203 made of n-type polysilicon is introduced in order to suppress the deformation of the reflective film 301 during heat treatment and to improve the adhesion with the first insulating film 202.
  • the pad region of the p-side electrode 111 is formed in the region outside the p-type GaN layer 108 in contact with the translucent electrode 109 made of Ti / Au and the reflective film 301 made of Rh. Therefore, in the first modification, no silicide layer is formed in the pad region.
  • 14 (a) to 14 (d) show cross-sectional structures in the order of steps of the method for manufacturing a nitride light-emitting diode device according to a modification of the second embodiment of the present invention.
  • a main surface of a substrate 201 made of n-type silicon whose main surface has a (111) plane orientation is made of a SiO 2 film having a thickness of 100 nm by thermal oxidation.
  • a first insulating film 202 is formed, and then a conductive film 203 made of n-type polysilicon is formed on the first insulating film 202.
  • a resist film (not shown) having a mask pattern covering the opening 205a is formed on the conductive film 203 by resist application, light exposure, and development.
  • a rhodium film having a thickness of 50 nm is deposited over the entire surface of the conductive film 203 including the resist film by a vacuum deposition method, and then an opening pattern is formed from the rhodium film by a lift-off method for removing the resist film.
  • a reflective film 301 is formed.
  • a second insulating film 204 made of a SiO 2 film having a thickness of 100 nm is formed on the reflective film 301 having an opening pattern by plasma vapor deposition.
  • an opening 205a is provided at the center of the opening pattern of the reflective film 301 by using the reactive ion etching method and the wet etching method.
  • a mask film 205 is formed.
  • the buffer layer 103 made of AlN and the n-type GaN are formed on the mask film 205 including the opening 205a by the MOCVD method.
  • a seed layer 104, a LEG layer 105 made of DMHy, an n-type GaN layer 106, an active layer 107 made of InGaN, and a p-type GaN layer 108 are sequentially formed by crystal growth.
  • rhodium constituting the reflective film 301 is chemically very stable, it is not affected by ammonia or the like even during crystal growth.
  • the p-side electrode 111 is formed so as to be connected to the translucent electrode 109 and the reflective film 301 at the outer portion of the p-type GaN layer 108.
  • the substrate 201 is exposed through the buffer layer 103 from the p-type GaN layer 108 located above the opening 205a of the mask film 205, and the exposed portion between the n-type GaN layer 106 and the substrate 201 is electrically connected.
  • the n-side electrode 110 is formed.
  • the mask film 205 is provided with the reflective film 301 made of rhodium having a high reflectance, so that the light emitted toward the substrate 201 in the active layer 107 is reflected by the reflective film 301. Is reflected above the substrate 201.
  • a metal for the reflective film 301 there are several advantages of using a metal for the reflective film 301.
  • a noble metal such as rhodium (Rh)
  • Rh has electroconductivity
  • it since it has electroconductivity, it can replace with the electrically conductive film 203 which consists of n-type polysilicon, and can also flow an electric current. Since metal has a higher conductivity than polysilicon, the driving voltage can be reduced and the generation of heat can also be suppressed.
  • the mask film 205 is configured as a dielectric multilayer reflective film formed by laminating a plurality of dielectric films, if the incident direction of light is deviated from the design angle of the dielectric multilayer reflective film, The reflectivity cannot be shown. For this reason, if all the reflectances with respect to the incident direction of light are averaged, it is actually impossible to obtain a very high reflectance.
  • the reflective film 301 is made of metal, there is no dependency of the incident angle on the reflectance. For example, in the case of rhodium, a reflectance of about 75% can be obtained with respect to all directions. Furthermore, in this case, even if an average value in all incident directions is taken, the reflectance is still about 75%, and a higher overall reflectance than that of the dielectric multilayer reflective film can be realized.
  • the reflective film 301 made of metal inside the mask film 205, the light extraction efficiency can be improved, so that a nitride light-emitting diode element having high luminance and high reliability is obtained. be able to.
  • the reflective film 301 is provided over the entire surface except for the opening 205a.
  • the reflective film 301 is not necessarily provided over the entire mask film 205, that is, at least the active layer 107 is provided. If provided in the lower region, the effect of the present invention is exhibited. Further, if not provided over the entire surface, there is an effect that thermal stress due to the metal constituting the reflective film 301 can be reduced.
  • rhodium is used for the reflective film 301, but it is also effective to use a silver palladium (AgPd) alloy instead of rhodium.
  • Silver alone has a high reflectivity of 90% or more with respect to blue light, but its melting point is low.
  • the melting point can be improved to about 1300 ° C., and a reflective material that can withstand crystal growth of a nitride semiconductor can be obtained.
  • the reflectance with respect to blue light of palladium is about 64%, the reflectance of an alloy falls compared with the reflectance of a silver simple substance, and becomes about 70%.
  • This reflectance value is almost equivalent to the reflectance of rhodium. Further, since the silver-palladium alloy can be etched with aqua regia or the like, there is an advantage that in the formation method for forming the opening pattern, options such as the wet etching method are increased in addition to the lift-off method.
  • the threshold value is about 0.5 ⁇ m in thickness, and cracks abruptly occur when the threshold value is exceeded.
  • the inventors of the present application examined in detail the cracks generated on the surface of a sample grown on a silicon substrate with a thickness of 1.2 ⁇ m gallium nitride (GaN).
  • a small piece takes a shape such as a regular triangle, a parallelogram, or a trapezoid due to a crack.
  • the angle formed by each vertex is a value close to 60 ° or 120 °.
  • the parallelogram was tabulated as being equivalent to a trapezoid having the same area and outer circumference.
  • FIG. 15 shows the distribution of small pieces with respect to side a and side b.
  • the above expression can be regarded as a relational expression between a and b.
  • the relationship between a and b is obtained in FIG. 15 by shaking the values of A and d in [Equation 1] so that the maximum value of the distribution is covered. It is a curve shown with a broken line.
  • a and d were 8000 ⁇ m 2 and 6.5 ⁇ m, respectively.
  • the maximum value of the distribution of small pieces can be obtained from the geometrical relationship given by [Equation 1].
  • the length of one side is 13 ⁇ m or less, the area A is a negative value. In this case, it means that no crack occurs. In particular, in FIG. 15, it is thought that this is why very long strips are scattered.
  • the margin d is an area adjacent to the crack. For this reason, it is considered that the residual strain between the silicon and the nitride semiconductor is almost released by the crack. That is, the margin d corresponds to a region where residual strain is eliminated due to a crack. On the other hand, since the portion of the area A after subtracting the margin d region is inside the side, the residual distortion is maintained. Further, the fact that the maximum size of the small piece is regulated by the remaining area A means that there is a limit value of residual strain energy for the existence of the small piece. Further, as the growth film thickness increases, the value of the area A tends to decrease almost in inverse proportion, resulting in an increase in small-area pieces. On the other hand, the margin d does not seem to change much even if the growth film thickness increases.
  • the chip size of a normal light emitting device has a minimum value of about 200 ⁇ m ⁇ 200 ⁇ m because of easy handling work. In this case, the chip area is 40,000 ⁇ m 2 and the film thickness for crack-free is only allowed up to several hundred nm.
  • the blue-violet laser element is fabricated on a silicon substrate, a thicker film is required to stabilize the beam shape and avoid interference with the underlying substrate. This is the same for a light emitting diode element (LED), and a certain thickness is required in consideration of forming an n-side electrode by digging into an n-type GaN layer located under the active layer.
  • LED light emitting diode element
  • a certain thickness is required in consideration of forming an n-side electrode by digging into an n-type GaN layer located under the active layer.
  • the maximum size of the small piece is restricted by the area A, it is necessary to adopt a device structure in which a plurality of light emitting elements are formed on one chip.
  • an SOI (Silicon-on-Insulator) substrate is used for a method of efficiently connecting a plurality of light-emitting elements. It explains using.
  • the nitride light-emitting diode element shown in FIG. 16 is a blue nitride light-emitting diode element using a hexagonal GaN-based semiconductor and having an emission wavelength of 450 nm. For example, two pairs of element A and element B are paired. Minutes included.
  • the light-emitting diode element according to the third embodiment is composed of a Si substrate 401 as an underlayer, an insulating layer 402, and a Si thin film layer 403 made of highly doped n-type silicon and having a (111) plane.
  • An SOI substrate 400 is used.
  • the Si thin film layer 403 has a first pattern serving as a seed crystal of a seed layer 406 made of GaN, a second pattern connected to the p-side electrode 411, and an insulating film 412 interposed therebetween. A third pattern connected to the n-side electrode 413 is patterned.
  • a mask film 404 made of SiO 2 having an opening exposing the first pattern of the Si thin film layer 403 is formed on the Si thin film layer 403 and includes the opening.
  • a buffer layer 405 made of AlN On the mask film 404, a buffer layer 405 made of AlN, a seed layer 406 made of GaN, a LEG layer 407 on the side surface of the seed layer 406, and an n-type GaN layer 408 on the seed layer 406 and the LEG layer 407, An active layer 409 and a p-type GaN layer 410 are sequentially formed by crystal growth.
  • the p-side electrode 411 made of Ni / Au is electrically connected to the second pattern of the Si thin film layer 403 in a region outside the p-type GaN layer 410. It is formed to be.
  • the n-side electrode 413 penetrates the insulating film 412, the p-type GaN layer 410, and the active layer 409, and is electrically connected to the n-type GaN layer 408 below the active layer 409.
  • the elements A and B are shared.
  • FIGS. 17 (a) to 17 (c) and FIGS. 18 (a) to 18 (c) show the sequential structure of the method of manufacturing the nitride light-emitting diode device according to the third embodiment of the present invention. Yes.
  • Layer 403 is patterned.
  • patterning is performed into a first pattern 403a that becomes a seed crystal of a seed layer made of GaN, a second pattern 403b that is connected to the p-side electrode, and a third pattern 403c that is connected to the n-side electrode.
  • a mask film 404 made of SiO 2 is deposited on the patterned Si thin film layer 403 by plasma vapor deposition. Subsequently, openings 404a exposing the first patterns 403a of the Si thin film layer 403 are formed in the mask film 404 by a light exposure method and a dry etching method using CF 4 , respectively.
  • a buffer layer 405 made of AlN, a seed layer 406 made of GaN, a LEG layer 407 made of DMHy, and n are formed by MOCVD.
  • the type GaN layer 408, the active layer 409, and the p-type GaN layer 410 are sequentially crystal-grown.
  • the seed layer 406 grows only from the upper portion of the opening 404 a in the buffer layer 405, and the LEG layer 407 grows only laterally from each side of the seed layer 406.
  • the nitride semiconductor layers that are grown from the respective openings 404a of the mask film 404 and that constitute the elements A and B are formed at a distance from each other.
  • the upper portion of the third pattern 403c in the Si thin film layer 403, which is a region facing the element A and the element B in the buffer layer 405, by a light exposure method and an etching method. Is etched to selectively expose the third pattern 403c.
  • the second pattern 403b is selectively exposed by etching the region outside the elements A and B in the buffer layer 405 and on the upper side of the second pattern 403b in the Si thin film layer 403.
  • the n-type GaN layer 408 under the p-type GaN layer 410 and the active layer 409 is selectively exposed in a region sandwiching the exposed portion of the third pattern 403c in each element A and B.
  • dry etching using a chlorine-based gas is performed for etching each nitride semiconductor layer
  • wet etching using a hydrofluoric acid-based etchant is performed for etching the mask film 404 made of SiO 2 .
  • an insulating film 412 made of SiO 2 is deposited on the entire surface of the SOI substrate 400 by thermal vapor deposition.
  • an insulating film 412 made of SiO 2 is deposited on the entire surface of the SOI substrate 400 by thermal vapor deposition.
  • the deposited insulating film 412 is selectively etched to remove a region of the insulating film 412 opposite to the region where the element A and the element B face each other. Then, the p-type GaN layer 410 is exposed. At this time, the exposed region of the n-type GaN layer 408 and the second pattern 403b and the third pattern 403c of the Si thin film layer 403 are exposed again.
  • hydrofluoric acid-based wet etching is used for etching performed on the mask film 404 in order to avoid damage due to plasma.
  • a p-side electrode 411 made of Ni / Au is formed so as to straddle the exposed region of the second pattern 403b of the Si thin film layer 403 from above the exposed p-type GaN layer 410 by a vacuum evaporation method and a lift-off method. Further, an n-side electrode 413 made of Ti / Au is formed so as to straddle the exposed region of the third pattern 403c of the Si thin film layer 403 from above the exposed n-type GaN layer 408.
  • Ni and Au forming the p-side electrode 411 are deposited as thin as several nm, respectively. Thereby, the nitride light-emitting diode element shown in FIG. 16 is obtained.
  • the feature of the third embodiment is that the p-side electrodes 411 formed by vapor deposition are shared by the elements A, and the n-side electrodes 413 are shared by the elements A and B. That is, the p-side electrode 411 connects the exposed portion of the Si thin film layer 403 from the opening area of the second pattern 403b and the p-type GaN layer 410 with a relatively large area. On the other hand, the n-side electrode 413 connects the exposed portion of the Si thin film layer 403 from the opening region of the third pattern 403 c and the exposed portion of the n-type GaN layer 408 from the insulating film 412.
  • the wiring only covers a small part of the light emitting elements, and all the wiring is covered with the Si thin film layer 403 located below the nitride semiconductor layer. Since the second pattern 403b and the third pattern 403c can respectively be routed, the wiring member can be pulled out while maintaining the luminous efficiency of the emitted light.
  • each element A and B is formed so as to have a convex structure upward from the SOI substrate 400, the light extraction efficiency is naturally higher than that of a film structure having a flat entire surface, and light is emitted with higher efficiency. Is possible.
  • the p-side electrode 411 and the n-side electrode 413 are connected through a plurality of openings, it is also advantageous in that the resistance to disconnection and the like is high.
  • the SOI substrate 400 is used in the third embodiment
  • the structure shown in the first and second embodiments is a structure in which an SIO 2 layer and an n-type polysilicon layer are deposited on a normal silicon substrate.
  • the effect of the present invention is exhibited.
  • the seed crystal needs to be a surface portion of the underlying silicon substrate.
  • the uppermost part of the SOI substrate 400 is constituted by the Si thin film layer 403, the same effect can be obtained even when the Si thin film layer 403 is carbonized and only the surface thereof is made of silicon carbide (SiC).
  • SiC silicon carbide
  • the Si substrate 401 and either one of the second pattern 403b and the third pattern 403c are electrically connected. Good. In this way, since any one of the electrodes connected from the back surface of the Si substrate 401 can be taken out, the light emitting diode element can be easily mounted.
  • FIG. 19 shows a cross-sectional configuration of a blue-violet semiconductor laser device, which is a nitride semiconductor light emitting device according to the fourth embodiment of the present invention.
  • the semiconductor laser device shown in FIG. 19 is a blue-violet nitride semiconductor laser device using a hexagonal GaN-based semiconductor and having an emission wavelength of 405 nm.
  • an opening 502a is formed on the main surface of a substrate 501 made of n-type Si whose surface orientation is the (111) plane, for example, SiO 2 having a thickness of 50 nm.
  • a mask film 502 is formed.
  • a buffer layer 503 made of, for example, AlN having a film thickness of 40 nm is formed over the entire surface including the opening 502a.
  • a seed layer 504 as a first nitride semiconductor layer made of n-type GaN having a thickness of 100 nm is selectively formed by crystal growth.
  • a LEG layer 505 is formed as a second nitride semiconductor layer, which is selectively grown in the lateral direction (direction parallel to the substrate surface) from each side surface of the seed layer 504.
  • an n-type GaN layer 506 as a third nitride semiconductor layer an active layer (light emitting layer) 507 having a multiple quantum well structure made of InGaN, and a p-type GaN layer Reference numeral 508 is sequentially formed by crystal growth.
  • the p-type GaN layer 508 and the active layer 507 are formed only on one of the two LEG layers 505 formed on both side surfaces of the seed layer 504. Further, the p-type GaN layer 508 includes a crystal A striped ridge extending in the ⁇ 1-100> direction of the axis is formed.
  • a p-side electrode 510 made of, for example, Ni / Pt / Au or the like is formed on the upper surface of the ridge portion in the p-type GaN layer 508.
  • An n-side electrode 509 made of Ti / Au is formed so as to straddle the region where the active layer 507 in the n-type GaN layer 506 is removed and the exposed portion of the substrate 501 from the mask film 502.
  • a titanium silicide layer 501 a is formed in an exposed portion (pad region) of the substrate 501 from the mask film 502.
  • 20 (a) to 20 (c) show cross-sectional structures in order of steps of the method for manufacturing a nitride semiconductor laser device according to the fourth embodiment of the present invention.
  • an opening 502a is formed on the main surface of a substrate 501 made of n-type Si whose main surface has a (111) plane orientation.
  • a mask film 502 made of SiO 2 is formed, and subsequently, a buffer layer 503 made of AlN, a seed layer 504 made of n-type GaN, and a LEG layer made of DMHy are formed on the mask film 502 including the opening 502a by MOCVD.
  • a buffer layer 503 made of AlN, a seed layer 504 made of n-type GaN, and a LEG layer made of DMHy are formed on the mask film 502 including the opening 502a by MOCVD.
  • an n-type GaN layer 506, an active layer 507, and a p-type GaN layer 508 are sequentially grown.
  • the seed layer 504 grows only from the upper part of the opening 502a in the buffer layer 503, and the LEG layer 505 grows only laterally from each side of the seed layer 504.
  • a stripe-shaped ridge portion is formed on one LEG layer 505 in the p-type GaN layer 508 by ICP dry etching. Further, a side portion of the ridge portion, which is an upper portion of the seed layer 504 and the other LEG layer 505 in the p-type GaN layer 508, the active layer 507, and the n-type GaN layer 506 is etched to form an n-type GaN layer. 506 is exposed. At this time, an opening for forming an electrode pad is formed in an outer portion of the other LEG layer 505 in the buffer layer 405 and the mask film 502.
  • the n-side electrode 509 and the p-side electrode 510 are formed by a lift-off method.
  • a titanium silicide layer 501a is formed on the bonding surface between the exposed portion of the substrate 501 from the mask film 502 and the n-side electrode 509 by annealing.
  • an electrode that can form an ohmic junction is also formed on the back surface of the substrate 501 by vapor deposition or the like, so that current injection into the n-side electrode 509 can be taken from the back surface of the substrate 501.
  • the substrate 501 in a wafer state is cleaved into chips to form a laser end face.
  • the cleavage plane of the crystal growth layer made of a nitride semiconductor formed on the substrate 501 made of n-type silicon and the cleavage plane of the substrate 501 are formed to be parallel to each other. That is, since the ⁇ 1-10 ⁇ plane of silicon and the ⁇ 1-100 ⁇ plane of the nitride semiconductor coincide, the cleavage of the substrate 501 also cleaves the nitride semiconductor layer grown thereon. As a result, a laser structure can be realized.
  • the n-type GaN layer 506 and the p-type GaN layer 508 are both single layers.
  • the effect of the present invention is impaired even if a heterostructure such as a short-period superlattice structure is formed therein. It will never be.
  • the n-type GaN layer 506 has a short-period superlattice structure, it is possible to increase the thickness of the crystal growth layer. Therefore, the laser light emitted from the active layer 507 is less affected by the reflection by the substrate 501, and the radiation angle can be further stabilized.
  • the titanium silicide layer 501a is formed.
  • the nitride semiconductor light-emitting device is a nitride semiconductor light-emitting device that has few defects and is crack-free, and has high brightness and high reliability even when silicon is used for the growth substrate of the nitride semiconductor. This can be realized, and is useful for a light source for white illumination, a liquid crystal backlight, an outdoor display device, and the like. Further, when applied to a semiconductor laser element, the unit cost of a chip can be greatly reduced.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

　シリコンからなる基板（１０１）と、基板（１０１）の主面上に形成され、少なくとも１つの開口部（１０２ａ）を有する酸化シリコンからなるマスク膜（１０２）と、基板（１０１）における開口部（１０２ａ）の上に選択的に形成されたＧａＮからなるシード層（１０４）と、シード層（１０４）の側面に形成されたＬＥＧ層（１０５）と、ＬＥＧ層（１０５）の上に形成され、活性層（１０７）を含むｎ型ＧａＮ層（１０６）及びｐ型ＧａＮ層（１０８）とを有している。ここで、ＬＥＧ層（１０５）は、窒素源に有機窒素原料を用いた結晶成長により形成されている。

Description

窒化物半導体発光装置
　本発明は、窒化ガリウム（ＧａＮ）系化合物半導体からなり、発光ダイオード素子又は半導体レーザ素子等からなる窒化物半導体発光装置に関する。
　発光ダイオード素子は、低消費電力、長寿命及び小型であるため、数多くの電子機器の表示部に利用されている。最近では、携帯電話のボタン照明等の身の回りの機器にも多く採用されている。発光ダイオード素子は、当初発光強度が微弱であったり、発光波長が緑色よりも長波長であったりと用途に制限があった。近年、窒化物半導体を用いた発光ダイオード素子が実用化され、また、輝度が高い種々の発光ダイオード素子が量産化されるようになったことから、屋外ディスプレイ装置、自動車のヘッドランプ及び屋内照明の光源等に応用されている。
　窒化物半導体は、窒化ガリウム（ＧａＮ）をベースとする材料系であり、特にＧａＮにインジウム（Ｉｎ）を添加することにより、発光波長を制御することができることから、高輝度青色発光ダイオード素子の実用化の一翼を担っている。このような窒化物発光ダイオード素子は、通常、窒化物半導体の成長用基板として、サファイア（単結晶Ａｌ２Ｏ３）又は炭化シリコン（ＳｉＣ）等が用いられる。前者は窒化物半導体の結晶成長において最も一般的に用いられる基板である。サファイアは発光光に対して透明であることから、素子の裏面からも発光光を取り出すことができるという利点がある。しかしながら、サファイアは絶縁体であるため、電極は必ず上面（窒化物半導体側）に設ける必要があること、また、サファイアは非常に硬いため、加工が困難であることという問題がある。一方、ＳｉＣはＧａＮと格子定数が近いことから、高品質な窒化物半導体を結晶成長することができることは利点である。しかしながら、ＳｉＣ基板は高価であることから、チップ単価は必然的に高価となってしまう。
　また、近年では、窒化物半導体の成長用基板として、転位密度が十分に低い窒化ガリウム（ＧａＮ）自立基板が実用化され始めている。これを用いると、サファイア基板及びＳｉＣ基板のヘテロエピタキシャル成長ではなく、ホモエピタキシャル成長が実現できるため、低転位な結晶成長が可能となる。このため、次世代光ディスク装置の光源として用いられる青紫色窒化物半導体レーザ素子に多く使用されている。一方、ＧａＮ自立基板を用いた窒化物発光ダイオード素子の量産化も進められているが、ＧａＮ自立基板が非常に高額であるため、チップ単価はＳｉＣ基板と比べても高額となってしまう。
　近年、さらに、窒化物半導体の成長用基板にシリコン（Ｓｉ）を用いる試みがなされている（例えば、非特許文献１を参照）。Ｓｉ基板は径が約３０．５ｃｍ（＝１２インチ）までの大口径ウェハを安価で入手できることから、チップ単価をかなり安価に抑えることができる。また、シリコン基板上に半導体レーザ素子が実現できた場合は、チップ単価を現在に比べて１桁以上も抑えることが可能となる。
T. Egawa et al. "Improved Characteristics of Blue and Green InGaN-Based Light-Emitting Diodes on Si Grown by Metalorganic Chemical Vapor Deposition", Jpn. J. Appl. Physics Vol.41 (2002) pp. L663-L664 特開２００７－２３５１００号公報
　しかしながら、シリコン（Ｓｉ）と窒化ガリウム（ＧａＮ）との格子定数は２０％も異なっていることから、Ｓｉ基板上に成長した窒化物半導体層は転位密度が非常に高く、サファイア基板、ＳｉＣ基板又はＧａＮ自立基板を用いた場合と比べて、活性層における発光効率が低いことが問題である。これを解決するために、選択成長法による低欠陥化等が試みられているが、窒素源にアンモニア（ＮＨ３）のみを用いる選択成長法では、成長した窒化物半導体層の膜厚が大きくなることから、該窒化物半導体層の表面にクラックが発生するという問題がある。これは、ＳｉとＧａＮとの熱膨張係数の差が大きいため、結晶成長後の降温過程における窒化物半導体層への引っ張り歪みの増大が原因である。
　本発明は、前記従来の問題を解決し、窒化物半導体の成長用基板にシリコンを用いたとしても、欠陥が少なくクラックフリーで、高輝度且つ高信頼性を有する窒化物半導体発光装置を実現できるようにすることを目的とする。
　前記の目的を達成するため、本発明は、窒化物半導体発光装置を、結晶成長用基板から選択的に成長させた第１の窒化物半導体層（シード層）の側面から、さらに第２の窒化物半導体（ＬＥＧ：Lateral Epitaxial Growth）層を選択的に成長させ、選択成長した第２の窒化物半導体層の上に発光層（活性層）を含む第３の窒化物半導体層を成長させる構成とする。
　本願発明者らは、ジメチルヒドラジン（ＤＭＨｙ）等の有機窒素原料を用いることにより、シード層の側面のみから窒化物半導体層（ＬＥＧ層）を結晶成長することができることを見出した。さらに、ＬＥＧ層の上に結晶成長した、活性層を含む窒化物半導体層は無転位で且つクラックフリーとなって、活性層の発光効率が大幅に増大することを実験的に見出した。これは、ＬＥＧ層において、転位等を効率的に横方向（基板の主面に平行な方向）に向けることができると共に、窒化物半導体層の総膜厚を小さくすることができるためである。
　本発明は前記の知見に基づいてなされ、具体的には以下の構成を採る。
　本発明に係る窒化物半導体発光装置は、基板と、基板の主面上に形成され、少なくとも１つの開口部を有するマスク膜と、基板における開口部の上に選択的に形成された第１の窒化物半導体層と、第１の窒化物半導体層における、前記基板の主面に平行な面を除く側面に形成された第２の窒化物半導体層と、第２の窒化物半導体層の上に形成され、発光層を含む第３の窒化物半導体層とを備えていることを特徴とする。
　本発明の窒化物半導体発光装置によると、シード層となる第１の窒化物半導体層はマスク膜の開口部から選択的に形成され、形成された第１の窒化物半導体層の側面には第２の窒化物半導体層が形成されている。ここで、第２の窒化物半導体層が窒素源に有機窒素原料を用いた結晶成長により形成されている場合には、該第２の窒化物半導体層は第１の窒化物半導体層の側面から基板面にほぼ平行に成長し、このとき転位等も基板面に平行に進行する。従って、第２の窒化物半導体層の上に形成された発光層を含む第３の窒化物半導体層には、転位等の発生が極めて少なくなり、且つ第１の窒化物半導体層から第３の窒化物半導体層までの総膜厚を小さくすることができる。その結果、輝度及び信頼性が高い窒化物半導体発光装置を実現することができる。
　本発明の窒化物半導体発光装置において、第２の窒化物半導体層は、第１の窒化物半導体層及び第３の窒化物半導体層と比べて水素濃度が低いか又は炭素濃度が高いことが好ましい。
　このように、第２の窒化物半導体層の水素濃度が第３の窒化物半導体層と比べて低いため、第２の窒化物半導体層から第３の窒化物半導体層の発光層への水素の拡散を効率良く抑制することができるので、安定した動作電圧にて発光動作を行えるようになる。また、第２の窒化物半導体層には炭素を意図的に混入させることにより、格子定数を大きくすることができる。すなわち、第２の窒化物半導体層の上に形成される第３の窒化物半導体層の格子定数をも大きくすることができる。これにより、発光層にインジウム（Ｉｎ）を添加する場合には、そのインジウム組成を大きくすることが可能となる。すなわち、通常ＧａＮ層よりも成長温度が低いＩｎＧａｎ層の成長温度を下げることなく、発光波長を長波長化することができるため、輝度及び信頼性が高い窒化物半導体発光装置を得ることができる。
　本発明の窒化物半導体発光装置において、第１の窒化物半導体層の側面は、その上部が下部に対して開口部の内側に傾斜していることが好ましい。
　基板の上に形成されたマスク膜の開口部から選択的に成長して形成された第１の窒化物半導体層は六方晶系に属することから、その側面は上部が下部に対して開口部の内側に傾斜する。従って、第１の窒化物半導体層がマスク膜の開口部から選択成長されたことになる。
　本発明の窒化物半導体発光装置は、マスク膜の上に開口部を覆うように形成され、アルミニウムを主成分とする第４の窒化物半導体層をさらに備え、第１の窒化物半導体層は、開口部において第４の窒化物半導体層の上に形成されていることが好ましい。
　このようにすると、アルミニウムを主成分とする窒化物半導体は高い強度を有するため、第４の窒化物半導体層の上に形成される各半導体層に生じるクラックを効率良く抑制することができる。
　本発明の窒化物半導体発光装置において、第１の窒化物半導体層と第２の窒化物半導体層との界面及び第２の窒化物半導体層と第３の窒化物半導体層との界面の少なくとも１つは、酸素を含まないことが好ましい。
　このようにすると、第１の窒化物半導体層と第２の窒化物半導体層又は第２の窒化物半導体層と第３の窒化物半導体層は連続して（成長炉から取り出すことなく）結晶成長により形成されたことになり、すなわち、各半導体層同士の界面が理想的な状態で形成されていることになる。その上、不純物による欠陥の発生又は意図しない拡散を防止することができる。
　本発明の窒化物半導体発光装置において、マスク膜は、発光層が発する光に対して５０％以上の反射率を有していることが好ましい。
　このようにすると、発光層から基板側に放射される発光光を第３の窒化物半導体層側へ反射できるため、発光光を外部に効率良く取り出すことができる。
　本発明の窒化物半導体発光装置において、マスク膜は導電性を有しており、且つ第３の窒化物半導体層と電気的に接続されていることが好ましい。
　このようにすると、通常は第３の窒化物半導体層の上に形成される電極及び配線を第３の窒化物半導体層の下側に位置するマスク膜に埋め込むことができるため、電極及び配線が発光光の影となることがなくなるので、高輝度化を図ることができる。
　本発明の窒化物半導体発光装置において、マスク膜には、開口部が複数形成されており、互いに隣接する一の開口部に形成された一方の第２の窒化物半導体層及び第３の窒化物半導体層と、互いに隣接する他の開口部に形成された他方の第２の窒化物半導体層及び第３の窒化物半導体層とは、互いに間隔をおいて形成されていることが好ましい。
　このようにすると、開口部ごとに形成される一の第２の窒化物半導体層及び第３の窒化物半導体層がそれと隣接する他の第２の窒化物半導体層及び第３の窒化物半導体層から、例えば結晶成長後の降温時の熱応力等の影響を受けなくすることができる。このため、各第２の窒化物半導体層及び各第３の窒化物半導体層に生じるクラックをさらに抑制することができる。
　本発明の窒化物半導体発光装置において、マスク膜には空隙部が形成されていることが好ましい。
　このように、マスク膜にクラック等の空隙部が形成されていると、基板と第１から第３の各窒化物半導体層との接続部は実質的にマスク膜の開口部分のみとなる。これにより、基板から各窒化物半導体層に印加される応力がより一層小さくなるため、各窒化物半導体層に生じるクラックをさらに抑制することができる。
　本発明の窒化物半導体発光装置において、第３の窒化物半導体層は、第１の窒化物半導体層の上にも形成されており、発光層における第２の窒化物半導体層の上側部分からの発光波長は、発光層における第１の窒化物半導体層の上側部分からの発光波長よりも長いことが好ましい。
　この構成において、発光層における第２の窒化物半導体層の上側部分の方が、発光層における第１の窒化物半導体層の上側部分と比べて禁制帯幅（バンドギャップエネルギー）が小さいことを意味する。従って、第３の窒化物半導体層にキャリアを注入した場合に、キャリアは転位密度が低い第２の窒化物半導体層の上側部分に位置する発光層により多く流れるため、輝度及び信頼性の向上を図ることができる。
　本発明の窒化物半導体発光装置において、発光層はその組成にインジウムを含み、発光層における第２の窒化物半導体層の上側部分におけるインジウム組成は、発光層における第１の窒化物半導体層の上側部分におけるインジウム組成よりも大きいことが好ましい。
　この構成も、発光層における第２の窒化物半導体層の上側部分の方が、発光層における第１の窒化物半導体層の上側部分と比べて禁制帯幅が小さいことを意味する。従って、第３の窒化物半導体層にキャリアを注入した場合に、キャリアは転位密度が低い第２の窒化物半導体層の上側部分に位置する発光層により多く流れるため、輝度及び信頼性の向上を図ることができる。
　本発明の窒化物半導体発光装置において、基板はシリコンからなることが好ましい。
　このように、第１の窒化物半導体層の成長用基板にシリコン（Ｓｉ）を用いると、高輝度及び高信頼性の窒化物半導体発光装置を低コストで得ることができる。
　本発明の窒化物半導体発光装置において、基板はマスク膜と接する上部が少なくとも５０％のシリコンを含むことが好ましい。
　このようにすると、バルク状のシリコン基板のみならず、少なくとも上部が炭化された炭化シリコン（ＳｉＣ）基板をも用いることができる。
　また、本発明の窒化物半導体発光装置において、マスク膜の上部は第１の窒化物半導体層が成長しない組成であることが好ましい。
　このようにすると、第１の窒化物半導体層をマスク膜の開口部のみから確実に形成することができる。
　この場合に、マスク膜の上部は酸化シリコンからなることが好ましい。
　本発明に係る窒化物半導体発光装置によると、窒化物半導体の成長用基板にシリコンを用いた場合であっても、欠陥が少なくクラックフリーで、高輝度且つ高信頼性を有する窒化物半導体発光装置を実現することができる。
図１は本発明の第１の実施形態に係る窒化物半導体発光装置を示す断面図である。 図２（ａ）～図２（ｄ）は本発明の第１の実施形態に係る窒化物半導体発光装置の製造方法を示す工程順の断面図である。 図３（ａ）～図３（ｃ）は本発明の第１の実施形態に係る窒化物半導体発光装置の製造方法を示す工程順の断面図である。 図４（ａ）は本発明の第１の実施形態に係る窒化物半導体発光装置における第１の半導体層（シード層）を結晶成長した後のＸ線回折結果を示すグラフである。図４（ｂ）は本発明の第１の実施形態に係る窒化物半導体発光装置における第２の半導体層（ＬＥＧ層）を結晶成長した後のＸ線回折結果を示すグラフである。 図５は本発明の第１の実施形態に係る窒化物半導体発光装置における第３の半導体層（活性層）を結晶成長した後の透過型電子顕微鏡像である。 図６は本発明の第１の実施形態に係る窒化物半導体発光装置における第３の半導体層（活性層）を結晶成長した後のＸ線回折結果を示すグラフである。 図７は本発明の第１の実施形態に係る窒化物半導体発光装置における第３の半導体層（活性層）を結晶成長した後の広域のＸ線回折結果を示すグラフである。 図８（ａ）～図８（ｃ）は本発明の第１の実施形態に係る窒化物半導体発光装置における第３の半導体層（活性層）を結晶成長した後の観察結果を示し、図８（ａ）は査走査型電子顕微鏡像であり、図８（ｂ）は全波長域のカソードルミネッセンス像であり、図８（ｃ）は波長マッピング像である。 図９は本発明の第１の実施形態に係る窒化物半導体発光装置における第３の半導体層（活性層）を結晶成長した後のフォトルミネッセンス測定の結果を比較例と共に示すグラフである。 図１０は本発明の第２の実施形態に係る窒化物半導体発光装置を示す断面図である。 図１１（ａ）～図１１（ｄ）は本発明の第２の実施形態に係る窒化物半導体発光装置の製造方法を示す工程順の断面図である。 図１２（ａ）～図１２（ｄ）は本発明の第２の実施形態に係る窒化物半導体発光装置の製造方法を示す工程順の断面図である。 図１３は本発明の第２の実施形態の一変形例に係る窒化物半導体発光装置を示す断面図である。 図１４（ａ）～図１４（ｄ）は本発明の第２の実施形態の一変形例に係る窒化物半導体発光装置の製造方法を示す工程順の断面図である。 図１５は本発明の第３の実施形態であって、シリコン基板上に成長する窒化物半導体に生じるクラックにより分割された小片のサイズと分布との関係を示すグラフである。 図１６は本発明の第３の実施形態に係る窒化物半導体発光装置を示す斜視図である。 図１７（ａ）～図１７（ｃ）は本発明の第３の実施形態に係る窒化物半導体発光装置の製造方法を示す工程順の斜視図である。 図１８（ａ）～図１８（ｃ）は本発明の第３の実施形態に係る窒化物半導体発光装置の製造方法を示す工程順の斜視図である。 図１９は本発明の第４の実施形態に係る窒化物半導体発光装置を示す断面図である。 図２０（ａ）～図２０（ｃ）は本発明の第４の実施形態に係る窒化物半導体発光装置の製造方法を示す工程順の断面図である。
符号の説明
１０１　　基板
１０２　　マスク膜
１０２ａ　開口部
１０３　　バッファ層
１０４　　シード層
１０５　　ＬＥＧ層
１０６　　ｎ型ＧａＮ層
１０７　　活性層
１０８　　ｐ型ＧａＮ層
１０９　　半透明電極
１１０　　ｎ側電極
１１１　　ｐ側電極
２０１　　基板
２０１ａ　チタンシリサイド層
２０２　　第１の絶縁膜
２０３　　導電膜
２０４　　第２の絶縁膜
２０５　　マスク膜
２０５ａ　開口部
３０１　　反射膜
Ａ　　　　素子
Ｂ　　　　素子
４００　　ＳＯＩ基板
４０１　　Ｓｉ基板
４０２　　絶縁層
４０３　　Ｓｉ薄膜層
４０３ａ　第１パターン
４０３ｂ　第２パターン
４０３ｃ　第３パターン
４０４　　マスク膜
４０４ａ　開口部
４０５　　バッファ層
４０６　　シード層
４０７　　ＬＥＧ層
４０８　　ｎ型ＧａＮ層
４０９　　活性層
４１０　　ｐ型ＧａＮ層
４１１　　ｐ側電極
４１２　　絶縁膜
４１３　　ｎ側電極
５０１　　基板
５０２　　マスク膜
５０２ａ　開口部
５０３　　バッファ層
５０４　　シード層
５０５　　ＬＥＧ層
５０６　　ｎ型ＧａＮ層
５０７　　活性層
５０８　　ｐ型ＧａＮ層
５０９　　ｎ側電極
５１０　　ｐ側電極
　（第１の実施形態）
　本発明の第１の実施形態について図面を参照しながら説明する。
　図１は本発明の第１の実施形態に係る窒化物半導体発光装置であって、窒化物発光ダイオード素子の断面構成を示している。
　図１に示す発光ダイオード素子は、六方晶ＧａＮ系半導体を用いた、発光波長が４５０ｎｍの青色窒化物発光ダイオード素子である。図１において、主面の面方位が（１１１）面であるシリコン（Ｓｉ）からなる基板１０１の主面上には、開口部１０２ａを有し、例えば厚さが５０ｎｍの酸化シリコン（ＳｉＯ２）からなるマスク膜１０２が形成されている。ここで、開口部１０２ａの平面形状は後述するように、図面の前後方向に長い長方形状である。また、立方晶系に属するＳｉからなる基板１０１の断面に対して（図面に対して）垂直な方向の面方位が｛１－１０｝面であり、また、断面に対して平行な方向の面方位が｛１１－２｝面である。なお、面方位のミラー指数に付した負符号は該負符号に続く一の指数の反転を便宜的に表している。
　マスク膜１０２の上には開口部１０２ａを含む全面にわたって、例えば膜厚が４０ｎｍの窒化アルミニウム（ＡｌＮ）からなるバッファ層１０３が形成されている。バッファ層１０３における開口部１０２ａの底面上からは、膜厚が１００ｎｍの窒化ガリウム（ＧａＮ）からなる第１の窒化物半導体層としてのシード層１０４が結晶成長により選択的に形成されている。ここで、バッファ層１０３及びシード層１０４の面方位は、基板１０１の主面に平行な方向の面方位が（０００１）面に対応しており、基板１０１の断面に対して（図面に対して）垂直な方向の面方位が｛１－１００｝面と対応し、また、断面に対して平行な方向の面方位が｛１１－２０｝面と対応する。なお、シード層１０４における各側面は、基板１０１の主面の法線に対して上方が開口部１０２ａの内側に傾く斜面であり、その面方位は｛１１－２２｝面である。以上説明したＳｉ及びＧａＮ系半導体の各面方位は、以下の実施形態においても同様である。
　マスク膜１０２の上には、シード層１０４の各側面から横方向（基板面に平行な方向）に選択成長してなる、第２の窒化物半導体層としてのＬＥＧ層１０５が形成されている。
　シード層１０４を含めＬＥＧ層１０５の上には、第３の窒化物半導体層としての、厚さが２００ｎｍのｎ型ＧａＮ層１０６、ＩｎＧａＮからなる多重量子井戸構造を有する活性層（発光層）１０７及び厚さが２００ｎｍのｐ型ＧａＮ層１０８が順次結晶成長により形成されている。
　シード層１０４の上側におけるｐ型ＧａＮ層１０８及び活性層１０７には、ｎ型ＧａＮ層１０６を露出する凹部が設けられており、該凹部の底面上には、チタン（Ｔｉ）と金（Ａｕ）との積層膜からなるｎ側電極１１０が形成されている。また、凹部を除くｐ型ＧａＮ層１０８の上には、総膜厚が１０ｎｍ以下のニッケル（Ｎｉ）と金（Ａｕ）との積層膜からなる半透明電極１０９が形成されており、半透明電極１０９上における凹部に対して外側の領域には、ｎ側電極１１０と構成が同一のｐ側電極１１１が形成されている。なお、ｎ側電極１１０は、Ｔｉ／Ａｕの積層膜に限られず、ｎ型ＧａＮ層１０６とオーミック接合が可能な金属を用いることができる。また、ｐ側電極１１１は、Ｎｉ／Ａｕからなる半透明電極１０９の上に形成されるため、ｎ側電極１１０と同一組成の金属を用いることができる。
　以下、前記のように構成された窒化物発光ダイオード素子の製造方法について図面を参照しながら説明する。
　図２（ａ）～図２（ｄ）及び図３（ａ）～図３（ｃ）は本発明の第１の実施形態に係る窒化物発光ダイオード素子の製造方法の工程順の断面構成を示している。
　まず、図２（ａ）に示すように、主面の面方位が（１１１）面のＳｉからなる基板１０１の主面上に、厚さが５０ｎｍのマスク膜１０２を形成する。ここで、マスク膜１０２は例えば、酸素雰囲気での熱酸化法により得られる熱酸化膜としている。なお、図中の基板１０１におけるＳｉの面方位及び後述する各窒化物半導体層の面方位は図１と同等である。続いて、マスク膜１０２の上にレジスト（図示せず）を塗布し、その後、光露光（リソグラフィ）法によりパターニングした後、緩衝フッ酸水溶液に浸してエッチングすることにより、マスク膜１０２に開口部１０２ａを形成する。その後、有機溶媒によりレジストを除去することにより、図２（ａ）に示す下地基板を得る。
　次に、図２（ｂ）に示すように、例えば有機金属気相成長（Metalorganic Chemical Vapor Deposition：ＭＯＣＶＤ）法により、用意した下地基板の上に、すなわちマスク膜１０２の上にその開口部１０２ａを含む全面にわたって、膜厚が４０ｎｍのＡｌＮからなるバッファ層１０３を成長する。続いて、膜厚が１００ｎｍのＧａＮからなるシード層１０４をバッファ層１０３における開口部１０２ａの上側部分に選択的に成長する。ここでの結晶成長には、ガリウム（Ｇａ）、アルミニウム（Ａｌ）及び窒素（Ｎ）の各原料として、それぞれトリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）及びアンモニア（ＮＨ３）を用いており、その成長温度は約１０００℃である。このように、ＡｌＮからなるバッファ層１０３は、下地基板の全面を被覆する。これは、ＡｌＮのマイグレーション距離が短いためであり、バッファ層１０３は開口部１０２ａの有無を問わず下地基板の全面に対して成長する。一方、バッファ層１０３の上のシード層１０４は下地基板の開口部１０２ａにのみ成長する。
　これは、以下のように説明される。ＡｌＮからなるバッファ層１０３は、下地基板を全面的に被覆しているものの、バッファ層１０３における開口部１０２ａの上側部分のみが基板１０１におけるＳｉの結晶性を踏襲している。これに対し、バッファ層１０３におけるマスク膜１０２の上側部分においてはＡｌＮの結晶性が劣る。ＧａＮは成長時におけるマイグレーション距離がＡｌＮと比べてはるかに大きく、ガリウム原料がバッファ層１０３の表面に到達した後、すぐには固着せず、運動エネルギーを失うまでの間に表面を走り回る。その後、結晶性が良好な開口部１０２ａの上のバッファ層１０３上において最終的に落ち着くことになる。このような機構により、ＧａＮからなるシード層１０４は、バッファ層１０３の主に開口部１０２ａの上側に形成された領域に成長することになる。ここで、シード層１０４の側面はその面方位が｛１１－２２｝面の斜面となって露出する。これに対し、バッファ層１０３及びシード層１０４は、基板１０１のＳｉの結晶情報及び転位方向を保ちながら、基板１０１の主面に対してほぼ垂直な方向に結晶成長するため、バッファ層１０３及びシード層１０４における転位は主に基板１０１の主面に対して垂直な方向となる。
　次に、図２（ｃ）に示すように、シード層１０４の成長に続き、窒素原料をアンモニア（ＮＨ３）からジメチルヒドラジン（ＤＭＨｙ）に代えて、ＧａＮからなるＬＥＧ層１０５をシード層１０４の各側面から選択的に結晶成長する。このときの結晶成長温度は約８００℃であり、アンモニアの供給は停止している。具体的には、ＤＭＨｙによるＧａＮの成長はアンモニアを用いる場合と比べて特殊な成長モードを実現することができ、シード層１０４の側面のみからＧａＮが横方向にのみ新たに成長する。この横方向にのみ成長する半導体層を横方向エピタキシャル成長（ＬＥＧ）層１０５と呼んでおり、ここでは、ＤＭＨｙの流量を多く設定することにより、約１０μｍ／ｈの高速な結晶成長速度であるにも拘わらず、高品質な結晶性が維持されている。ＬＥＧ層１０５の結晶面方位はシード層１０４と同一となっている。このように、ＬＥＧ層１０５は横方向にのみ成長するため、シード層１０４との界面における転位は全て横方向（基板面に平行な方向）に曲げられる。
　また、上述したように、ＧａＮからなるＬＥＧ層１０５の成長条件として、ＤＭＨｙの流量を多く設定することにより、ＤＭＨｙに含まれる炭素（Ｃ）がＬＥＧ層１０５に意図的に（積極的に）取り込まれるようにしている。ＬＥＧ層１０５に積極的に取り込まれた炭素は、該ＬＥＧ層１０５の格子定数を大きくする働きを担っており、さらには、後工程で形成される活性層１０７のインジウム組成を増大させる働きをも有している。ここでは、ＬＥＧ層１０５における炭素濃度は、例えば１×１０１９ｃｍ－３から５×１０２０ｃｍ－３程度である。
　さらに、ＬＥＧ層１０５の窒素原料にＤＭＨｙを用いることにより、ＬＥＧ層１０５における水素（Ｈ）濃度を低下することが可能である。これは、ＤＭＨｙの熱分解過程において不安定なメチル（ＣＨ３）基が遊離することに起因するためであり、これがメタン（ＣＨ４）として安定化するために表面にある水素と効率良く結合するためである。その結果、ＬＥＧ層１０５における水素濃度は、ｎ型ＧａＮ層１０６等の他の窒化物半導体層と比べてさらに低下する。これにより、活性層１０７への水素の拡散が効率良く抑制され、ひいては本発光ダイオード素子の動作電圧の安定化に寄与する。
　ここで、本願発明者らが得た詳細な実験結果について説明する。
　図４（ａ）及び図４（ｂ）はそれぞれＤＭＨｙによるＬＥＧ層１０５の成長前後におけるＸ線回折結果を示している。回折ピークはシード層１０４を構成するＧａＮ（０００２）としている。横軸は２θ－ω軸であり、格子定数の逆数に対応している。一方、縦軸はω軸であり、中心からの結晶の傾きを表している。図４（ａ）からは、単峰性のＧａＮ（０００２）ピークを確認することができる。一方、図４（ｂ）に示すＤＭＨｙを用いたＬＥＧ層１０５の成長後のＸ線回折結果からは、ＧａＮ（０００２）ピークよりも低角側に２つの鋭いピークが存在していることが分かる。これら２つのピークはＬＥＧ層１０５の結晶情報であり、半値幅の鋭さから結晶性は良好であることが分かる。また、２θ－ω軸において低角側であることから、格子定数が大きくなっていることが分かる。これは前述した炭素（Ｃ）の意図的な取り込み効果による。また、ω軸に対しても±０．３度程度のずれを有していることから、各ＬＥＧ層１０５の上面における法線は基板１０１における開口部１０２ａ上の法線に対しそれぞれ外側に傾斜していることを意味する。
　次に、図２（ｄ）に示すように、図２（ｃ）に示したエピタキシャル構造の上に、連続して結晶成長を行う。結晶成長を開始する前に、ＤＭＨｙの供給を停止すると同時にアンモニアの供給を開始する。結晶成長温度をｎ型ＧａＮ層１０６以降のエピタキシャル層を成長するのに最適な温度である約１０００℃にまで上昇し、その後、ＭＯＣＶＤ成長を行う。ここでの成長には、活性層１０７に添加するインジウム（Ｉｎ）原料にトリメチルインジウム（ＴＭＩ）を用いる。また、ｎ型のドーピング原料及びｐ型のドーピング原料には、それぞれシラン（ＳｉＨ４）ガス及びビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用いる。他の原料はＬＥＧ層１０５までのエピタキシャル層に用いた原料と同一である。
　具体的には、シード層１０４及びＬＥＧ層１０５の上に、厚さが２００ｎｍのｎ型ＧａＮ層１０６を上面が平坦となるように成長する。続いて、ｎ型ＧａＮ層１０６の上にＩｎＧａＮからなる多重量子井戸構造（３ＱＷ）を有する活性層１０７を成長する。ここでは、活性層１０７における井戸層は発光波長が４５０ｎｍとなるように、その層厚及びインジウム組成が厳密に制御されている。続いて、活性層１０７の上に、厚さが２００ｎｍのｐ型ＧａＮ層１０８を成長する。その後、アンモニアを流しつつ温度を下げていき、一連の結晶成長作業を終了する。このとき、図２（ａ）に示す下地基板から一貫して結晶成長を行うため、各結晶成長層の界面には酸素等の汚染物質は存在しない。このため、各結晶成長層の界面において不要な欠陥や転位が発生することはない。また、常温にまで降温することなく一貫して結晶成長を行うため、各結晶成長層に不要な熱ストレスを与えることもなく、良好な結晶性を保つことができる。第１の実施形態においては、ＡｌＮからなるバッファ層１０３におけるマスク膜１０２の上側部分には、ＬＥＧ層１０５及びｎ型ＧａＮ層１０６等の結晶成長層が独立して成長していない。各結晶成長層は、シード層１０４のみから成長している。これは前述した通り、マスク膜１０２の上側部分におけるＡｌＮの結晶性が低いためである。
　このように一連の結晶成長を行ったエピタキシャル層の透過型電子顕微鏡（Transmission Electron Microscope：ＴＥＭ）写真を図５に示す。ここでは、活性層１０７および下地構造の評価を行うため、ｐ型ＧａＮ層１０８の成長をせず、活性層１０７で成長を停止した試料を評価に用いている。また、総成長膜厚は約１．５μｍとしている。図５において、黒い筋状部分は転位である。また、分かりやすいように、図５には白い破線で各部の境界を示しており、それぞれ、シリコンからなる基板、ＳｉＯ２からなるマスク膜、アンモニアによる第１の成長部（ｓｅｅｄ－ＧａＮ）、ＤＭＨｙによる第２の成長部（ＬＥＧ－ＧａＮ）及びアンモニアによる第３の成長部３ＱＷ／ＧａＮを表している。
　図５からは、ｓｅｅｄ－ＧａＮは下地基板のシリコンから成長しているため、転位が基板面に対して垂直な方向に延びていることが分かる。第２の成長部ＬＥＧ－ＧａＮは、ＤＭＨｙによるＬＥＧ構造であるため、転位はｓｅｅｄ－ＧａＮとの界面を起点として、横方向にのみ延びていることが分かる。また、第３の成長部３ＱＷ／ＧａＮは、ｓｅｅｄ－ＧａＮの直上では転位が連続的に上方に成長していることが分かる。これに対し、第３の成長部３ＱＷ／ＧａＮは、第２の成長部ＬＥＧ－ＧａＮの上では転位がほとんど見られない。これは、ＬＥＧ－ＧａＮがＤＭＨｙによる側面からの選択成長であるため、転位が上下方向には存在せず、その結果、ＬＥＧ－ＧａＮの上に成長した３ＱＷ／ＧａＮは無転位になったものと考えられる。このため、ＬＥＧ－ＧａＮの上に成長した活性層には転位がほとんどなく、高い発光効率を実現することができる。一方、ｓｅｅｄ－ＧａＮの上に成長した活性層は貫通転位が多く、発光効率も低いことが予想される。
　図５の右端部に注目すると、ＳｉＯ２からなるマスク膜には、右端部に斜め上方に延びる白い筋（空隙部）が見られる。これは、結晶成長後の降温時における各結晶成長層における熱収縮量が、下地基板のシリコンと比べて大きいことが原因であり、例えばＬＥＧ－ＧａＮに引きずられて最も強度的に弱いマスク膜にクラックが入ったためである。これは選択成長であるにも拘わらず、図２（ｃ）に示したマスク膜１Ｏ２上のバッファ層１０３とその上のＬＥＧ層１０５との密着性が非常に高いことに起因する。もし、バッファ層１０３がマスク膜１０２とＬＥＧ層１０５との間に存在せず、マスク膜１０２とＬＥＧ層１０５とが直接に接している場合は、基板１０１から不均一な力が各結晶成長層に印加されるため、各結晶成長層にクラックを引き起こす要因となり得る。すなわち、図２（ｃ）に示すように、ＡｌＮからなるバッファ層１０３がマスク膜１０２の上に形成されていることにより、マスク膜１０２に意図的にクラックを導入することができ、これにより、各結晶成長層に生じるクラックを抑制することに成功している。また、各結晶成長層の残留歪みを小さくすることができるため、活性層１０７における量子井戸層内の分極によるキャリア分離を軽減することができる。従って、発光効率をさらに増大させることが可能となる。
　図６に、図５における第３の成長部３ＱＷ／ＧａＮまで成長した後のＸ線回折結果を示す。ここでは、ＧａＮ（０００２）ピークの近傍について拡大して示している。縦軸及び横軸は図４（ａ）及び図４（ｂ）と同様である。図６には、図４（ｂ）において見えていた２つの小さなピークは消失している。代わりに、縦方向に長い楕円状の単峰性ピークとして一体化していることが分かる。これは、第３の成長部により、ＤＭＨｙによるＬＥＧ層１０５が引っ張られるためである。また、引っ張る力が非常に強いため、マスク膜１０２にクラックが入ることによって結晶成長層の全体の残留歪みを低減させていることが分かる。しかしながら、前述の通り、ＬＥＧ層１０５には炭素を意図的に多く含ませていることから、ＧａＮピークと比べて格子定数が若干大きくなっている。このため、ピークは縦軸方向に長い弓形となっている。さらに、ピークのω軸方向に対する半値幅がかなり広くなっていることから、ｎ型ＧａＮ層１０６の表面はＬＥＧ層１０５の上では微傾斜していることが分かる。
　図７に、第３の成長部３ＱＷ／ＧａＮまで成長した試料の広域Ｘ線回折結果を示す。図７において、最大ピークがＧａＮ（０００２）に対応しており、該最大ピークから縦軸方向に延びている理由は前述した通りである。図７には、ＧａＮに起因する強いピークの左右にいくつかのピークがある。特に２θ－ω軸の原点位置において、ＧａＮ（０００２）ピークよりも０．５度だけ低角側にピークが見られるが、これはＩｎＧａＮからなる量子井戸層の０次回折ピークに対応しており、ここからインジウム組成が約８％であることを求めることができる。一方、ω軸が原点からずれるに従って、量子井戸層の０次回折ピークが低角側にシフトしているのが分かる。例えば、±０．５°におけるＧａＮ（０００２）ピークからのシフト量は約－０．７度になっており、これはインジウム組成約１０％に相当する。これは前述した通り、ＬＥＧ層１０５の上のｎ型ＧａＮ層１０６の表面は微傾斜していることから、インジウムの取り込み効率が増すためと考えられる。すなわち、ｎ型ＧａＮ層１０６と同一の成長温度であるにも拘わらず、インジウム組成が高い量子井戸構造を実現できることを意味している。また、インジウムの取り込み効率は、成長温度が上昇するに従い減少する傾向があることを考えると、比較的に高温下においても高インジウム組成のＩｎＧａＮ量子井戸構造を作製することが可能となり、より高い結晶性を有する活性層１０７を結晶成長することができる。
　図８（ａ）に作製した試料の走査型電子顕微鏡（Scanning Electron Microscope：ＳＥＭ）による上面観察像を示す。用いた試料はＴＥＭ観察に用いた試料と同一である。図８（ａ）において、濃い灰色部分がマスク膜１０２であり、比較的薄い灰色部分が再成長した活性層１０７である。図８（ａ）からは、ＳＥＭ観察レベルでは、活性層１０７の表面が完全に平坦であることが分かる。また、各結晶成長層の接合部においても段差等は一切見られない。通常、マスクを用いずにシリコンからなる基板の上に窒化物半導体を結晶成長すると、約０．５μｍの厚さでクラックが発生し始める。本発明においては、総膜厚が約１．５μｍであるにも拘わらず、結晶成長層の表面にはクラックが一切見られない。これは、シリコンからなる基板１０１とはマスク膜１０２の開口部１０２ａのみで支持されているため、クラックに対する耐性が向上したことによる。また、ＴＥＭ観察においても見られた通り、マスク膜１０２に優先的にクラックが入ることにも起因する。
　次に、図８（ｂ）に、図８（ａ）の試料における同一の領域をカソードルミネッセンス（Cathode Luminescence：ＣＬ）法により測定した結果を示す。図８（ｂ）からは、活性層１０７におけるシード層１０４の上側部分と比べて、ＬＥＧ層１０５の上側部分が全面発光していることが分かる。また、シード層１０４の上側部分には多数の暗点が確認できる。これは図５のＴＥＭ観察の結果からも確認できる通り、試料の表面に延びる貫通転位によると考えられる。一方、活性層１０７におけるＬＥＧ層１０５の上側部分には貫通転位が存在しないため、ＣＬ法による観察結果においても暗点も見られず、全面発光していると考えられる。
　次に、活性層１０７へのインジウム（Ｉｎ）の取り込み効率を調べるために、図８（ｃ）にＣＬ発光ピーク波長のマッピング結果を示す。試料の測定領域は図８（ａ）及び図８（ｂ）と同一である。図８（ｃ）からは、活性層１０７におけるシード層１０４の上側部分のＣＬピーク波長は約３９０ｎｍであることが分かる。これに対し、活性層１０７におけるＬＥＧ層１０５の上側部分のＣＬピーク波長はシード層１０４の上側部分と比べて２０ｎｍ～３０ｎｍ程度だけ長波長となっている。これは前述した通り、炭素の取り込みによる格子定数の増大と、ｎ型ＧａＮ層１０６の表面の微傾斜により、インジウムの取り込みが増大したためである。インジウム組成が２％だけ増大したとすると、発光波長は約２０ｎｍ程度だけ長波長側にシフトし、Ｘ線回折の結果とＣＬ結果とが整合することが分かる。また、活性層１０７におけるＬＥＧ層１０５の上側部分のＣＬピーク波長は、シード層１０４から離れるに従い、長波長側にさらにシフトしている。これは、ｎ型ＧａＮ層１０６の外側部分が、より歪みが緩和され且つ格子定数がより大きくなっているためと、内側と比べて表面がよりインジウムの取り込みが容易な傾斜面となっているためと思われる。
　次に、図９に活性層１０７からの発光強度について、フォトルミネッセンス（Photo Luminescence：ＰＬ）測定による測定結果を示す。比較例として、マスク膜を用いないシリコンからなる基板上に結晶成長した量子井戸活性層におけるＰＬ測定結果も同時に示す。ここで、比較例に係る量子井戸層の成長条件は、本発明に係る試料と同一としている。図９から分かるように、本発明に係る試料は、比較例と比べてＰＬ発光強度が数倍向上している。これは、活性層１０７におけるＬＥＧ層１０５の上側部分においては、転位が著しく減少しており、転位を介したキャリアのリークが大幅に減少しているためと考えられる。また、量子井戸構造の活性層１０７はインジウム組成が大きいことから、井戸層におけるキャリアの閉じ込め効果が有効に作用しているためと考えられる。ＣＬ測定の結果でも述べたように、本発明に係る試料のＰＬ発光ピーク波長は、比較例と比べて４３０ｎｍ付近に大幅にシフトしている。これは前述の通り、炭素の取り込みによる格子定数の増大とｎ型ＧａＮ層１０６の表面の微傾斜とによると思われる。ＣＬ測定では、活性層１０７におけるマスク膜１０２の開口部１０２ａ上の領域も３９０ｎｍ付近の波長で発光していたが、発光強度が微弱であるため、活性層１０７におけるＬＥＧ層１０５上の領域の発光ピークに埋もれてしまっており、これを分離することは不可能である。また、活性層１０７におけるＬＥＧ層１０５上の禁制帯幅は、シード層１０４上の禁制帯幅よりも狭いため、キャリアがＬＥＧ層１０５の上側に移流して発光に寄与していることも考えられる。
　このように、第１の実施形態に係る窒化物半導体層の成長技術を検証した結果、本願発明者らは以下の４点の知見を得ている。
（１）ＬＥＧ成長を導入することにより、活性層を無転位で形成することが可能。
（２）ＬＥＧ成長部へ意図的に炭素を取り込ませ、且つＬＥＧ成長部上のＧａＮ層に微傾斜を与えることにより、活性層のインジウム組成を増大させることが可能。
（３）マスク膜上にＡｌＮを堆積することにより、マスク膜にクラックを意図的に入れることができ、活性層の歪み緩和とクラックの抑制とを図ることが可能。
（４）マスク膜の複数の開口部の上にそれぞれ形成された複数の窒化物半導体層は互いに分離されている方が厚膜化が容易であり、クラックに対する耐性は飛躍的に向上すること（詳細は後述。）。
　以上説明したように、図２（ｄ）に示す優れた発光効率及びクラックフリーのエピタキシャル構造に対して、プロセスを順次進行することにより、所望の窒化物発光ダイオード素子を得る。
　具体的には、図３（ａ）に示すように、真空蒸着法又はスパッタ法により、ｐ型ＧａＮ層１０８の上に、厚さが１０ｎｍ以下のＮｉ／Ａｕからなる半透明電極１０９を形成する。
　次に、図３（ｂ）に示すように、塩素（Ｃｌ２）をエッチングガスとする誘導結合プラズマ（Inductively Coupled Plasma：ＩＣＰ）エッチング装置を用いて、レジストパターン（図示せず）をマスクとして、シード層１０４の上側部分の半透明電極１０９、ｐ型ＧａＮ層１０８及び活性層１０７を順次エッチングしてｎ型ＧａＮ層１０６を露出する凹部を形成する。その後、塩素によるエッチング損傷を回復するため、窒素（Ｎ２）雰囲気でアニール処理を施す。
　次に、図３（ｃ）に示すように、レジスト塗布、光露光及び現像により、半透明電極１０９上における凹部に対して外側の領域と凹部の底面とを露出する開口パターンを有するレジスト膜（図示せず）を形成する。その後、真空蒸着法又はスパッタ法により、レジスト膜の上にＴｉ／Ａｕからなる積層膜を形成し、レジスト膜を除去するリフトオフ法により、半透明電極１０９の上にはｐ側電極１１１を形成し、ｎ型ＧａＮ層１０６の上における凹部からの露出部分には、ｎ側電極１１０を形成する。
　以上のプロセスを経て、高輝度且つ信頼性が高い窒化物発光ダイオード素子を実現できる。
　なお、第１の実施形態においては、活性層１０７とシード層１０４及びＬＥＧ層１０５との間に単層のｎ型ＧａＮ層１０６を形成しているが、該単層のｎ型ＧａＮ層１０６に代えて短周期超格子構造を有する窒化物半導体層を形成してもよい。
　また、ｐ型ＧａＮ層１０８に対しても、短周期超格子構造を有する窒化物半導体層としてもよい。このようにすると、窒化物半導体層に生じるクラックをさらに抑制することが可能となり、さらなる厚膜の成長が可能となる。その上、ｐ型ＧａＮ層１０８に短周期超格子構造を用いると、アクセプタの活性化率を向上する効果も奏する。
　（第２の実施形態）
　以下、本発明の第２の実施形態について図面を参照しながら説明する。
　図１０は本発明の第２の実施形態に係る窒化物半導体発光装置であって、窒化物発光ダイオード素子の断面構成を示している。図１０において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
　図１０に示す窒化物発光ダイオード素子は、六方晶ＧａＮ系半導体を用いた、発光波長が４５０ｎｍの青色窒化物発光ダイオード素子である。
　図１０に示すように、主面の面方位が（１１１）面であるｎ型シリコン（Ｓｉ）からなる基板２０１の主面上には、開口部２０５ａを有し、第１の絶縁膜２０２、導電膜２０３及び第２の絶縁膜２０４からなるマスク膜２０５が形成されている。このように、第２の実施形態に係るマスク膜２０５は、第１の絶縁膜２０２及び第２の絶縁膜２０４の間に、導電膜２０３を挟んでなる積層構造としている。ここでは、例えば第１の絶縁膜２０２は膜厚が１００ｎｍのＳｉＯ２からなり、導電膜２０３は膜厚が１００ｎｍのｎ型ポリシリコンからなり、第２の絶縁膜２０４は膜厚が３００ｎｍのＳｉＯ２からなる。
　図１０に示すように、第２の実施形態に係る窒化物発光ダイオード素子は、マスク膜２０５の内部に導電膜２０３を形成している。従って、半透明電極１０９の端部をマスク膜２０５の導電膜２０３と電気的に接続することにより、ｐ側電極１１１をマスク膜２０５の上に形成することができる。このため、ｐ型ＧａＮ層１０８の上にｐ側電極１１１を設ける必要がなくなるので、ｐ型ＧａＮ層１０８における発光光の透過面積を犠牲にすることなく、電極パッドの形成位置に対して高い自由度を得られるようになる。
　さらに、第２の実施形態においては、ｎ側電極１１０においても、シード層１０４及びバッファ層１０３におけるマスク膜２０５の開口部２０５ａを貫通して、基板２０１と電気的に接続されている。なお、ここでは、ｎ側電極１１０における基板２０１との接合部分にはチタンシリサイド層２０１ａが形成され、ｐ側電極１１１における導電膜２０３との接合部分にはニッケルシリサイド層２０３ａが形成されている。
　以下、前記のように構成された窒化物発光ダイオード素子の製造方法について図面を参照しながら説明する。
　図１１（ａ）～図１１（ｄ）及び図１２（ａ）～図１２（ｄ）は本発明の第２の実施形態に係る窒化物発光ダイオード素子の製造方法の工程順の断面構成を示している。
　まず、図１１（ａ）に示すように、主面の面方位が（１１１）面のｎ型シリコンからなる基板２０１の主面に、熱酸化法により、厚さが１００ｎｍのＳｉＯ２膜からなる第１の絶縁膜２０２を形成する。続いて、シランガスを用いた化学的気相成長法により、第１の絶縁膜２０２の上に、ｎ型不純物としてリン（Ｐ）を添加したｎ型ポリシリコンからなる導電膜２０３を形成する。続いて、プラズマ気相成長（ｐ－ＣＶＤ）法により、導電膜２０３の上に、厚さが１００ｎｍのＳｉＯ２膜からなる第２の絶縁膜２０４を形成する。
　次に、図示はしていないが、第２の絶縁膜２０４の上にレジストの塗布、光露光及び現像を行ってレジストパターンを形成し、形成したレジストパターンを用いて、第２の絶縁膜２０４、導電膜２０３及び第１の絶縁膜２０２に、図１１（ｂ）に示すような、開口部２０５ａを有するマスク膜２０５を形成する。具体的には、まず、ＣＦ４系ガス（ＣＦ４を主成分とするエッチングガス）を用いた反応性イオンエッチング法により、第２の絶縁膜２０４に開口パターンを転写し、続いて、塩素系ガスを用いたドライエッチング法により、導電膜２０３にも開口パターンを転写する。続いて、王水を用いて導電膜２０３における開口部２０５ａの側壁からの露出部分に、幅（奥行き）が４０ｎｍ以上となるアンダーカットを形成する。これは、導電膜２０３の開口部２０５ａからの露出面である（１１１）面から、後工程においてバッファ層１０３を構成する窒化アルミニウム（ＡｌＮ）が異常成長して、基板２０１から成長したバッファ層１０３に悪影響を与えないためである。続いて、再度、ＣＦ４系反応性イオンエッチング法により、第１の絶縁膜２０２に開口パターンを転写した後、レジストパターンを有機溶媒により除去する。このように、ドライエッチング法及びウェットエッチング法を用いて、再現性に優れた開口部２０５ａを有するマスク膜２０５を形成できる。図１２（ｄ）は図１１（ｂ）における導電膜２０３の平面構成を示し、該図１１（ｂ）は図１２（ｄ）のＸＩｂ－ＸＩｂ線における断面に相当する。図１２（ｄ）に示すように、それぞれ平面長方形状の領域が下地層である基板２０１の露出部分であり、図面の右側には、第２の絶縁膜２０４を仮想的に剥離して、アンダーカットを入れた導電膜２０３を図示している。図１２（ｄ）に示すように、平面長方形状として露出している基板２０１と導電膜２０３との間はアンダーカットによって導電膜２０３が除去されて、第１の絶縁膜２０２及び第２の絶縁膜２０４のみとなる。なお、図１２（ｄ）から分かるように、導電膜２０３は、基板２０１上の全面にわたって連続して形成されている。これは後で述べるように、この導電膜２０３を用いて配線等として電気伝導させるためである。
　次に、図１１（ｃ）に示すように、第１の実施形態と同様に、ＭＯＣＶＤ法により、開口部２０５ａを含むマスク膜２０５の上に、ＡｌＮからなるバッファ層１０３、ｎ型ＧａＮからなるシード層１０４、ＤＭＨｙによるＬＥＧ層１０５、ｎ型ＧａＮ層１０６、ＩｎＧａＮからなる活性層１０７及びｐ型ＧａＮ層１０８を順次結晶成長により形成する。なお、第２の実施形態においては、シード層１０４は、後工程で形成するｎ側電極１１０を考慮して、シリコンをドーピングしており、電気伝導特性はｎ型となっている。また、ＬＥＧ層１０５においても、第１の実施形態と同様に、該ＬＥＧ層１０５のに成長した活性層１０７には転位がほとんど発生せず、且つ窒化物半導体からなる各結晶成長層はその全面においてクラックが存在していない。
　次に、図１１（ｄ）に示すように、レジスト塗布、光露光及び現像により、バッファ層１０３の上におけるｐ型ＧａＮ層１０８の両側方部分に開口パターンを有するレジスト膜（図示せず）を形成する。続いて、形成したレジスト膜をマスクとして、ＩＣＰドライエッチング法により、バッファ層１０３及び第２の絶縁膜２０４を掘り込んで、その下の導電膜２０３を露出する。
　次に、図１２（ａ）に示すように、レジスト膜を除去した後、Ｎｉ／Ａｕからなる半透明電極１０９を蒸着して形成し、所定のアニール処理を施す。これにより、ｐ型ＧａＮ１０８と半透明電極１０９との電気抵抗を低減させると共に、マスク膜２０５を構成する導電膜２０３と半透明電極６１１との間においてニッケルシリサイド層２０３ａが形成される。その結果、導電膜２０３と半透明電極６１１との接合部における電気抵抗をも低減させることができる。
　次に、図１２（ｂ）に示すように、レジスト塗布、光露光及び現像により、半透明電極１０９の上におけるシード層１０４の上側部分に開口パターンを有するレジスト膜（図示せず）を形成する。続いて、レジスト膜をマスクとして、ＩＣＰドライエッチング法により、ｐ型ＧａＮ層１０８及び活性層１０７における、転位により発光効率が低いシード層１０４の上側部分をエッチングする。さらに、ｎ型ＧａＮ層１０６及びシード層１０４を基板２０１が露出するまでエッチングする。
　次に、図１２（ｃ）に示すように、リフトオフ法により、それぞれがＴｉ／Ａｕからなるｎ側電極１１０及びｐ側電１１１を形成する。ここでも、第１の実施形態と同様に、ｐ側電極１１１をｎ側電極１１０と同一の材料としても、半透明電極１０９とｐ側電極１１１との間の抵抗を小さくすることが可能となるため、プロセスの簡便性から材料を同一としている。その後、形成されたｎ側電極１１０及びｐ側電１１１をアニールして、ｎ側電極１１０と基板２０１との接合部をチタンシリサイド２０１ａとすることにより、基板２０１をｎ側電極１１０の電極パッドとして用いている。
　このように、第２の実施形態においては、ｐ側電極１１１が、活性層１０７の上側に位置するｐ型ＧａＮ層１０８の上に形成されない。その結果、ｐ側電極１１１がｐ型ＧａＮ層１０８の上に形成されている場合と比べて、活性層１０７からの発光光の発光可能な面積を増やすことができる。
　また、ｎ型ポリシリコンからなる導電膜２０３をマスク膜２０５の内部の全体に設けていることから、ｐ型電極１１１の配置位置に関する自由度を高く設定することができる。従って、ｐ側電極１１１により発光可能な面積を犠牲にすることなく、ｐ側電極パッドの形成位置に対して高い自由度を得ることができる。これにより、高輝度且つ高信頼性を有する窒化物発光ダイオード素子を実現することができる。
　なお、第２の実施形態においては、マスク膜２０５に組み込むｎ型ポリシリコンからなる導電膜２０３を気相成長法により形成しているが、ＳＯＩ（silicon on insulator）基板を用いても、本発明の効果が損なわれることはない。
　また、ｎ側電極１１０はｎ型シリコンからなる基板２０１と接続しているが、第１の実施形態と同様に、ｎ型ＧａＮ層１０６の表面から取り出しても、本発明の効果は十分に発揮される。
　（第２の実施形態の一変形例）
　以下、本発明の第２の実施形態の一変形例について図面を参照しながら説明する。
　図１３は本発明の第２の実施形態の一変形例に係る窒化物半導体発光装置であって、窒化物発光ダイオード素子の断面構成を示している。図１３において、図１０に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
　図１３に示すように、マスク膜２０５において、ｎ型ポリシリコンからなる導電膜２０３とＳｉＯ２からなる第２の絶縁膜２０４との間に、厚さが５０ｎｍのロジウム（Ｒｈ）からなる反射膜３０１を設けていることを特徴とする。
　ロジウムは、青色光に対して約７５％の反射率を有しており、シリコンの反射率の４６％と比べて約６割程度も高い。また、ロジウムは融点が２０００℃以上であり、シリコンとも反応しないことから、最適の金属材料である。ここで、ｎ型ポリシリコンからなる導電膜２０３は、熱処理における反射膜３０１の変形を抑制すると共に、第１の絶縁膜２０２との密着性を改善するために導入している。
　また、ｐ側電極１１１のパッド領域は、ｐ型ＧａＮ層１０８の外側の領域において、Ｔｉ／Ａｕからなる半透明電極１０９とＲｈからなる反射膜３０１とが接して形成される。従って、第１変形例においては、パッド領域にシリサイド層は形成されない。
　以下、前記のように構成された窒化物発光ダイオード素子の製造方法について図面を参照しながら説明する。
　図１４（ａ）～図１４（ｄ）は本発明の第２の実施形態の一変形例に係る窒化物発光ダイオード素子の製造方法の工程順の断面構成を示している。
　まず、図１４（ａ）に示すように、主面の面方位が（１１１）面のｎ型シリコンからなる基板２０１の主面に、熱酸化法により、厚さが１００ｎｍのＳｉＯ２膜からなる第１の絶縁膜２０２を形成し、続いて、第１の絶縁膜２０２の上にｎ型ポリシリコンからなる導電膜２０３を形成する。
　次に、図１４（ｂ）に示すように、レジスト塗布、光露光及び現像により、導電膜２０３の上に、開口部２０５ａを覆うマスクパターンを有するレジスト膜（図示せず）を形成する。続いて、真空蒸着法により、レジスト膜を含め導電膜２０３の上に全面にわたって、厚さが５０ｎｍのロジウム膜を蒸着し、その後、レジスト膜を除去するリフトオフ法により、ロジウム膜から開口パターンを有する反射膜３０１を形成する。続いて、プラズマ気相成長法により、開口パターンを有する反射膜３０１の上に、厚さが１００ｎｍのＳｉＯ２膜からなる第２の絶縁膜２０４を形成する。
　次に、図１４（ｃ）に示すように、第２の実施形態と同様に、反応性イオンエッチング法及びウェットエッチング法を用いて、反射膜３０１の開口パターンの中央部分に開口部２０５ａを有するマスク膜２０５を形成する。
　次に、図１４（ｄ）に示すように、第２の実施形態と同様に、ＭＯＣＶＤ法により、開口部２０５ａを含むマスク膜２０５の上に、ＡｌＮからなるバッファ層１０３、ｎ型ＧａＮからなるシード層１０４、ＤＭＨｙによるＬＥＧ層１０５、ｎ型ＧａＮ層１０６、ＩｎＧａＮからなる活性層１０７及びｐ型ＧａＮ層１０８を順次結晶成長により形成する。このとき、反射膜３０１を構成するロジウムは化学的に非常に安定であるため、結晶の成長中においても、アンモニア等により冒されることはない。
　続いて、ｐ側電極１１１をｐ型ＧａＮ層１０８の外側部分で半透明電極１０９及び反射膜３０１と接続されるように形成する。その後、マスク膜２０５の開口部２０５ａの上側に位置するｐ型ＧａＮ層１０８からバッファ層１０３を貫通して基板２０１を露出し、ｎ型ＧａＮ層１０６と基板２０１との露出部分を電気的に接続するようにｎ側電極１１０を形成する。
　以上説明したように、本変形例においては、マスク膜２０５に、高い反射率を有するロジウムからなる反射膜３０１を設けているため、活性層１０７において基板２０１方向に発光した光は、反射膜３０１によって基板２０１の上方に反射される。反射膜３０１に金属を用いる利点は、いくつか挙げられる。まず、ロジウム（Ｒｈ）のような貴金属の場合は、経年劣化しないことが挙げられる。また、導電性を有しているため、ｎ型ポリシリコンからなる導電膜２０３に代えて電流を流すことができることも挙げられる。金属はポリシリコンと比べて導電率が高いため、駆動電圧を低減できると共に、熱の発生をも抑制することができる。
　また、マスク膜２０５を複数の誘電体膜を積層してなる誘電体多層反射膜として構成する場合には、光の入射方向が誘電体多層反射膜の設計角度からずれていると、設計通りの反射率を示すことができない。このため、光の入射方向に対する反射率を全て平均化すると、あまり高い反射率を得ることができなくるのが現実である。これに対し、反射膜３０１を金属で構成する場合には反射率に対する入射角度の依存性は存在せず、例えばロジウムの場合は全方位に対して約７５％の反射率を得ることができる。さらに、この場合は、全入射方向に対する平均値を取ってもやはり反射率は約７５％となり、誘電体多層反射膜と比べて総合的に高い反射率を実現することができる。
　このように、マスク膜２０５の内部に金属からなる反射膜３０１を形成することにより、光取り出し効率を向上することが可能となるため、高輝度且つ高信頼性を有する窒化物発光ダイオード素子を得ることができる。
　なお、本変形例においては、反射膜３０１を開口部２０５ａを除いて全面的に設けているが、反射膜３０１は必ずしもマスク膜２０５に全面的に設ける必要はない、すなわち、活性層１０７の少なくとも下側の領域に設けてあれば、本発明の効果は発揮される。また、全面的に設けないようにすると、反射膜３０１を構成する金属による熱ストレスを低減することができるという効果もある。
　また、本変形例においては、反射膜３０１にロジウム（Ｒｈ）を用いているが、ロジウムに代えて、銀パラジウム（ＡｇＰｄ）合金を用いることも効果的である。銀単体は青色光に対して９０％以上の高い反射率を有しているが、その融点が低いことが問題である。これに対し、パラジウムを５０％程度含む合金とすると、融点を１３００℃程度にまで向上することが可能となり、窒化物半導体の結晶成長に耐えられる反射材料となる。なお、パラジウムの青色光に対する反射率は約６４％であるため、合金の反射率は銀単体の反射率と比べると低下し、７０％程度となる。この反射率の値はロジウムの反射率とほぼ同等となる。また、銀パラジウム合金は王水等によりエッチングが可能であるため、開口パターンを形成する形成方法においても、リフトオフ法に加え、ウェットエッチング法等の選択肢が増えることも利点である。
　（第３の実施形態）
　以下、本発明の第３の実施形態について説明する。
　まず、シリコン（Ｓｉ）からなる基板と該基板の上に成長する窒化物半導体層に生じるクラックとの関係について、本願発明者らが行った実験結果に基づいて説明する。
　シリコン基板の上に窒化物半導体を結晶成長した場合に、比較的に厚く成長するとクラックが入ることは前述した通りである。特に厚さが０．５μｍ程度がしきい値であり、それを超えると急激にクラックが発生する。本願発明者ら、シリコン基板の上に厚さが１．２μｍの窒化ガリウム（ＧａＮ）を成長した試料の表面に発生したクラックについて詳細に調べた。
　成長した試料の表面にクラックが発生すると、試料の表面は多数の小片に分割される。小片はクラックにより、平面形状が正三角形、平行四辺形又は台形等の形状を取る。また、窒化物半導体は面方位の（０００１）面において６回対称性を有しているため、各頂点がなす角度は６０°又は１２０°に近い値となる。ここでは、各小片のうち最も長い辺の長さａと、それに隣接する辺の長さｂとを測定した。従って、ａ＝ｂの場合は正三角形を意味し、ａ＞ｂの場合は平行四辺形又は台形を意味する。平行四辺形については、面積及び外周の長さが等しい台形と等価であるとして集計した。
　図１５は、辺ａ及び辺ｂに対する小片の分布である。図１５においては、分かりやすいように、ａとｂとを入れ替えた場合（直線ａ＝ｂに対して鏡像）の分布も同時に記している。図１５から、ａ＝ｂである正三角形が非常に多く、その近辺のサイズに多数が分布していることが分かる。一方、長辺が非常に長い小片も存在しており、数百μｍに及ぶ小片も存在することが分かる。
　ここで、図１５の挿し絵に記されているように、台形の周囲からマージンｄだけを切り取った際の、内側の面積Ａを求めると、単純な幾何学的な計算の結果、面積Ａはａ、ｂ及びｄを用いて以下の式［数１］で表される。
Figure JPOXMLDOC01-appb-M000001
 　ここで、面積Ａとマージンｄとをパラメータと見なすと、上式はａとｂとの関係式と見なすことができる。図１５で得られた分布に対し、［数１］のＡとｄとの値を振って分布の最大値がカバーされるように、ａとｂとの関係を求めたものが、図１５中で破線で示される曲線である。このときのＡ及びｄは、それぞれ８０００μｍ２及び６．５μｍであった。このように、小片の分布の最大値は、［数１］で与えられる幾何学的な関係によって求めることができる。また、一方の辺の長さが１３μｍ以下である場合は、面積Ａは負値となる。この場合は、クラックが発生しないことを意味している。特に図１５において、非常に細長い小片が散見されるのは、そのためであると考えられる。
　これの物理的な解釈は、下記のように与えられる。
　まず、マージンｄは、クラックと隣接している領域である。このため、シリコンと窒化物半導体との間にある残留歪みはクラックによってほとんど解放されていると考えられる。すなわち、マージンｄはクラックによって残留歪みがなくなった領域に相当する。一方、マージンｄの領域を差し引いた面積Ａの部分は辺の内側であるため、残留歪みは維持されている。また、残りの面積Ａの領域によって小片の最大サイズが規制されているという事実は、小片が存在するための残留歪みエネルギーの限界値が存在することを意味している。また、成長膜厚が大きくなるほど、面積Ａの値はほぼ反比例して小さくなっていく傾向があるため、結果的に小面積の小片が増えることになる。一方、マージンｄについては、成長膜厚が増大してもあまり変化しないようである。
　以上のように、成長膜厚に対して小片が存在するための限界値があることが分かる。また、シリコン基板上に窒化物半導体をアイランド状に成長させ、アイランド状に成長した窒化物半導体に発光デバイスを作製する場合は、面積Ａを超えないようなサイズとする必要がある。ところで、通常の発光デバイスのチップサイズは、ハンドリング作業の容易さから、最小値が２００μｍ×２００μｍ程度である。この場合のチップ面積は４００００μｍ２であり、クラックフリーであるための膜厚は数百ｎｍまでしか許されない。もし青紫色レーザ素子をシリコン基板上に作製する場合は、ビーム形状の安定性及び下地基板による干渉を回避するために、もっと厚い膜厚が必要となる。これは、発光ダイオード素子（ＬＥＤ）でも同様であり、活性層の下に位置するｎ型ＧａＮ層にまで掘り込んでｎ側電極を形成することを考えると、ある程度の厚さは必要である。しかしながら、前述のように、面積Ａによって小片の最大サイズが規制されてしまうため、１つのチップの上に複数の発光素子が形成されたデバイス構造を採る必要がある。
　以上のクラックに関する実験結果及び考察を踏まえた上で、本発明に係る窒化物半導体発光装置である発光ダイオード素子を例に図面を参照しながら説明する。
　特に、本実施形態においては、第２の実施形態と同様に基板上に形成されるマスク膜への機能付加に加え、複数の発光素子を効率良く接続する方法についてＳＯＩ（Silicon on Insulator）基板を用いて説明する。
　図１６に示す窒化物発光ダイオード素子は、六方晶ＧａＮ系半導体を用いた、発光波長が４５０ｎｍの青色窒化物発光ダイオード素子であり、例えば素子Ａと素子Ｂとを１対とする素子が２対分含まれている。
　第３の実施形態に係る発光ダイオード素子は、下地層のＳｉ基板４０１と、絶縁層４０２と、高ドープのｎ型シリコンからなり面方位が（１１１）面のＳｉ薄膜層４０３とにより構成されたＳＯＩ基板４００を用いている。
　ここでは、Ｓｉ薄膜層４０３は、後述するように、ＧａＮからなるシード層４０６の種結晶となる第１パターンと、ｐ側電極４１１と接続される第２パターンと、絶縁膜４１２を介在させてｎ側電極４１３と接続される第３パターンとにパターニングされている。
　素子Ａを例に採ると、Ｓｉ薄膜層４０３の上には、Ｓｉ薄膜層４０３の第１パターンを露出する開口部を有するＳｉＯ２からなるマスク膜４０４が形成されており、該開口部を含むマスク膜４０４の上には、ＡｌＮからなるバッファ層４０５、ＧａＮからなるシード層４０６、該シード層４０６の側面のＬＥＧ層４０７、並びにシード層４０６及びＬＥＧ層４０７の上のｎ型ＧａＮ層４０８、活性層４０９及びｐ型ＧａＮ層４１０が順次結晶成長により形成されている。
　ｐ型ＧａＮ層４１０の上面における絶縁膜４１２を除く部分には、Ｎｉ／Ａｕからなるｐ側電極４１１がｐ型ＧａＮ層４１０の外側の領域でＳｉ薄膜層４０３の第２パターンと電気的に接続されるように形成されている。また、ｎ側電極４１３は、絶縁膜４１２、ｐ型ＧａＮ層４１０及び活性層４０９を貫通して、該活性層４０９の下側のｎ型ＧａＮ層４０８と電気的に接続される共に、１対の素子Ａ及びＢ同士で共有されている。
　以下、前記のように構成された窒化物発光ダイオード素子の製造方法について図面を参照しながら説明する。
　図１７（ａ）～図１７（ｃ）及び図１８（ａ）～図１８（ｃ）は本発明の第３の実施形態に係る窒化物発光ダイオード素子の製造方法の工程順の構成を示している。
　まず、図１７（ａ）に示すように、光露光法及びＣＦ４を用いたドライエッチング法により、Ｓｉ基板４０１、ＳｉＯ２からなる絶縁層４０２及びＳｉ薄膜層４０３からなるＳＯＩ基板４００におけるＳｉ薄膜層４０３をパターニングする。ここでは、ＧａＮからなるシード層の種結晶となる第１パターン４０３ａと、ｐ側電極と接続される第２パターン４０３ｂと、ｎ側電極と接続される第３パターン４０３ｃとにパターニングする。
　まず、図１７（ｂ）に示すように、プラズマ気相成長法により、パターニングしたＳｉ薄膜層４０３の上に、ＳｉＯ２からなるマスク膜４０４を堆積する。続いて、光露光法及びＣＦ４によるドライエッチング法により、マスク膜４０４にＳｉ薄膜層４０３の各第１パターン４０３ａを露出する開口部４０４ａをそれぞれ形成する。
　次に、図１７（ｃ）に示すように、ＭＯＣＶＤ法により、開口部４０４ａを含むマスク膜４０４の上に、ＡｌＮからなるバッファ層４０５、ＧａＮからなるシード層４０６、ＤＭＨｙによるＬＥＧ層４０７、ｎ型ＧａＮ層４０８、活性層４０９及びｐ型ＧａＮ層４１０を順次結晶成長する。ここでも、シード層４０６はバッファ層４０５における開口部４０４ａの上側部分のみから成長し、ＬＥＧ層４０７はシード層４０６の各側面から横方向にのみ成長する。また、このとき、素子Ａ及びＢを構成する、マスク膜４０４の各開口部４０４ａからそれぞれ結晶成長した窒化物半導体層は、互いに間隔をおいた状態で形成される。
　次に、図１８（ａ）に示すように、光露光法及びエッチング法により、バッファ層４０５における素子Ａと素子Ｂとの対向領域であって、Ｓｉ薄膜層４０３における第３パターン４０３ｃの上側部分をエッチングして、第３パターン４０３ｃを選択的に露出する。また、同時に、バッファ層４０５における各素子Ａ、Ｂの外側の領域であって、Ｓｉ薄膜層４０３における第２パターン４０３ｂの上側部分をエッチングして、第２パターン４０３ｂを選択的に露出する。さらに、各素子Ａ、Ｂにおける第３パターン４０３ｃの露出部分を挟む領域に、ｐ型ＧａＮ層４１０及び活性層４０９を貫通してその下側のｎ型ＧａＮ層４０８を選択的に露出する。ここでは、各窒化物半導体層のエッチングには塩素系ガスを用いたドライエッチングを行い、ＳｉＯ２からなるマスク膜４０４のエッチングにはフッ酸系のエッチャントを用いたウェットエッチングを行っている。
　次に、図１８（ｂ）に示すように、熱気相成長法により、ＳＯＩ基板４００上の全面に、ＳｉＯ２からなる絶縁膜４１２を堆積する。このように絶縁膜４１２により、各窒化物半導体層の全面を覆うことにより、電極同士の間のリーク電流の低減を図ることができる。
　次に、図１８（ｃ）に示すように、堆積した絶縁膜４１２に対して選択的にエッチングを行って、絶縁膜４１２における素子Ａと素子Ｂとの対向領域の反対側の領域を除去してｐ型ＧａＮ層４１０を露出する。このとき、ｎ型ＧａＮ層４０８の露出領域並びにＳｉ薄膜層４０３の第２パターン４０３ｂ及び第３パターン４０３ｃを再度露出させる。なお、ここでも、マスク膜４０４に対して行うエッチングには、プラズマによるダメージを避けるため、フッ酸系のウェットエッチングを用いている。
　次に、真空蒸着法及びリフトオフ法により、露出したｐ型ＧａＮ層４１０の上からＳｉ薄膜層４０３の第２パターン４０３ｂの露出領域に跨るように、Ｎｉ／Ａｕからなるｐ側電極４１１を形成し、また、露出したｎ型ＧａＮ層４０８の上からＳｉ薄膜層４０３の第３パターン４０３ｃの露出領域に跨るように、Ｔｉ／Ａｕからなるｎ側電極４１３を形成する。第３の実施形態においては、ｐ側電極４１１を通して出射光を取り出すため、ｐ側電極４１１を形成するＮｉ及びＡｕはそれぞれ数ｎｍと極めて薄く蒸着している。これにより、図１６に示す窒化物発光ダイオード素子を得る。
　第３の実施形態の特徴は、蒸着により形成されたｐ側電極４１１同士は素子Ａ同士で共有され、ｎ側電極４１３同士は素子Ａ及びＢで共有されていることにある。すなわち、ｐ側電極４１１は、Ｓｉ薄膜層４０３の第２パターン４０３ｂの開口領域からの露出部分とｐ型ＧａＮ層４１０とを比較的に大きい面積で接続している。これに対し、ｎ側電極４１３は、Ｓｉ薄膜層４０３の第３パターン４０３ｃの開口領域からの露出部分とｎ型ＧａＮ層４０８における絶縁膜４１２からの露出部分とを接続している。
　さらに、全ての素子Ａ及びＢは、同様の構成によってＳｉ薄膜層４０３と接続されている。このため、ＳＯＩ基板４００に複数の発光素子が形成されていても、配線は発光素子のごく一部を覆うだけであり、全ての配線を窒化物半導体層の下側に位置するＳｉ薄膜層４０３の第２パターン４０３ｂ及び第３パターン４０３ｃによってそれぞれ引き回すことができるため、発光光の発光効率を高く維持したまま、配線部材を外部に引き出すことが可能となる。
　また、各素子Ａ及びＢはＳＯＩ基板４００から上方に凸構造となるように形成されているため、全面が平坦な膜構造と比べて光取り出し効率が自ずと高くなり、より高効率で発光することが可能となる。
　また、第３の実施形態においては、ｐ側電極４１１及びｎ側電極４１３は、複数の開口部を介して接続されているため、断線等に対する耐性が高いことも利点である。
　また、第３の実施形態においてはＳＯＩ基板４００を用いているが、第１及び第２の実施形態で示した、通常のシリコン基板にＳＩＯ２層及びｎ型ポリシリコン層を堆積した構造であっても本発明の効力は発揮される。この場合は、種結晶は下地のシリコン基板の表面部分である必要がある。
　また、ＳＯＩ基板４００の最上部はＳｉ薄膜層４０３により構成したが、Ｓｉ薄膜層４０３を炭化して、その表面のみを炭化シリコン（ＳｉＣ）とした場合でも、同様の効果を得ることができる。ＳｉＣ化した場合は、ＳｉＣはＳｉと比べてIII族元素と合金化しにくいため、結晶成長はより簡便となる。
　また、ＳＯＩ基板４００における下地のＳｉ基板４０１が導電性を有している場合は、Ｓｉ基板４０１と、第２パターン４０３ｂ及び第３パターン４０３ｃのいずれか一方とが電気的に接続されていてもよい。このようにすると、Ｓｉ基板４０１の裏面から接続されたいずれか一方の電極を取り出せるため、発光ダイオード素子の実装が容易となる。
　（第４の実施形態）
　以下、本発明の第４の実施形態について図面を参照しながら説明する。
　図１９は本発明の第４の実施形態に係る窒化物半導体発光装置であって、青紫色半導体レーザ素子の断面構成を示している。
　図１９に示す半導体レーザ素子は、六方晶ＧａＮ系半導体を用いた、発光波長が４０５ｎｍの青紫色窒化物半導体レーザ素子である。
　図１９に示すように、主面の面方位が（１１１）面であるｎ型Ｓｉからなる基板５０１の主面上には、開口部５０２ａを有し、例えば厚さが５０ｎｍのＳｉＯ２からなるマスク膜５０２が形成されている。マスク膜５０２の上には、開口部５０２ａを含む全面にわたって、例えば膜厚が４０ｎｍのＡｌＮからなるバッファ層５０３が形成されている。バッファ層５０３における開口部５０２ａの底面上からは、膜厚が１００ｎｍのｎ型ＧａＮからなる第１の窒化物半導体層としてのシード層５０４が結晶成長により選択的に形成されている。
　マスク膜５０２の上には、シード層５０４の各側面から横方向（基板面に平行な方向）に選択成長してなる、第２の窒化物半導体層としてのＬＥＧ層５０５が形成されている。
　シード層５０４を含めＬＥＧ層５０５の上には、第３の窒化物半導体層としての、ｎ型ＧａＮ層５０６、ＩｎＧａＮからなる多重量子井戸構造を有する活性層（発光層）５０７及びｐ型ＧａＮ層５０８が順次結晶成長により形成されている。
　ｐ型ＧａＮ層５０８及び活性層５０７は、シード層５０４の両側面上に形成された２つのＬＥＧ層５０５のうちの一方の上にのみ形成されており、さらに、ｐ型ＧａＮ層５０８は、結晶軸の＜１－１００＞方向に延びるストライプ状のリッジ部が形成されている。
　ｐ型ＧａＮ層５０８におけるリッジ部の上面には、例えば、Ｎｉ／Ｐｔ／Ａｕ等からなるｐ側電極５１０が形成されている。また、ｎ型ＧａＮ層５０６における活性層５０７が除去された領域と基板５０１におけるマスク膜５０２からの露出部分とを跨ぐように、Ｔｉ／Ａｕからなるｎ側電極５０９が形成されている。ここで、基板５０１におけるマスク膜５０２からの露出部分（パッド領域）には、チタンシリサイド層５０１ａが形成されている。
　以下、前記のように構成された窒化物半導体レーザ素子の製造方法について図面を参照しながら説明する。
　図２０（ａ）～図２０（ｃ）は本発明の第４の実施形態に係る窒化物半導体レーザ素子の製造方法の工程順の断面構成を示している。
　まず、図２０（ａ）に示すように、第１の実施形態と同様に、主面の面方位が（１１１）面のｎ型Ｓｉからなる基板５０１の主面上に、開口部５０２ａを有するＳｉＯ２からなるマスク膜５０２を形成し、続いて、ＭＯＣＶＤ法により、開口部５０２ａを含むマスク膜５０２の上に、ＡｌＮからなるバッファ層５０３、ｎ型ＧａＮからなるシード層５０４、ＤＭＨｙによるＬＥＧ層５０５、ｎ型ＧａＮ層５０６、活性層５０７及びｐ型ＧａＮ層５０８を順次結晶成長する。ここでも、シード層５０４はバッファ層５０３における開口部５０２ａの上側部分のみから成長し、ＬＥＧ層５０５はシード層５０４の各側面から横方向にのみ成長する。
　次に、図２０（ｂ）に示すように、ＩＣＰドライエッチング法により、ｐ型ＧａＮ層５０８における一方のＬＥＧ層５０５の上にストライプ状のリッジ部を形成する。さらに、リッジ部の側方部分であって、ｐ型ＧａＮ層５０８、活性層５０７及びｎ型ＧａＮ層５０６におけるシード層５０４と他方のＬＥＧ層５０５との上側部分をエッチングして、ｎ型ＧａＮ層５０６を露出する。このとき、バッファ層４０５及びマスク膜５０２における他方のＬＥＧ層５０５の外側部分に電極パッド形成用の開口部を形成する。
　次に、ｎ側電極５０９及びｐ側電極５１０をリフトオフ法により形成する。続いて、アニール処理を施すことにより、基板５０１のマスク膜５０２からの露出部分とｎ側電極５０９との接合面にチタンシリサイド層５０１ａを形成する。その後、基板５０１の裏面にもオーミック接合が取れる電極を蒸着等により形成することにより、ｎ側電極５０９への電流注入を基板５０１の裏面から取れるようにする。
　次に、図２０（ｃ）に示すように、ウェハ状態にある基板５０１をチップ状に劈開することにより、レーザ端面を形成する。ここでは、ｎ型シリコンからなる基板５０１の上に形成された窒化物半導体からなる結晶成長層の劈開面と基板５０１の劈開面とは互いに平行となるように形成されている。すなわち、シリコンの｛１－１０｝面と窒化物半導体の｛１－１００｝面とは一致するため、基板５０１の劈開を行うことにより、その上に成長した窒化物半導体層も劈開される。その結果、レーザ構造を実現することができる。
　なお、第４の実施形態においては、ｎ型ＧａＮ層５０６及びｐ型ＧａＮ層５０８は共に単層としたが、その内部に短周期超格子構造等のヘテロ構造としても、本発明の効果が損なわれることはない。特に、ｎ型ＧａＮ層５０６を短周期超格子構造とした場合は、結晶成長層の厚膜化が可能となる。従って、活性層５０７から出射されたレーザ光は基板５０１による反射の影響を受けにくくなるため、放射角をさらに安定化させることが可能である。
　また、第４の実施形態においては、チタンシリサイド層５０１ａを形成しているが、ｎ側電極５０９への電流注入を基板５０１の表面側から行う場合は必ずしも必要ではない。基板５０１の表面側から電流を注入する場合は、基板５０１の裏面への金属の蒸着をも省略できることはいうまでもない。
　本発明に係る窒化物半導体発光装置は、窒化物半導体の成長用基板にシリコンを用いた場合であっても、欠陥が少なくクラックフリーで、高輝度且つ高信頼性を有する窒化物半導体発光装置を実現することができ、白色照明の光源及び液晶バックライト、さらには屋外ディスプレイ装置等に有用であり、また、半導体レーザ素子に適用することにより、チップ単価を大幅に下げることが可能となる。

Claims (15)

  1. 　基板と、
    　前記基板の主面上に形成され、少なくとも１つの開口部を有するマスク膜と、
    　前記基板における前記開口部の上に選択的に形成された第１の窒化物半導体層と、
    　前記第１の窒化物半導体層における、前記基板の主面に平行な面を除く側面に形成された第２の窒化物半導体層と、
    　前記第２の窒化物半導体層の上に形成され、発光層を含む第３の窒化物半導体層とを備えている窒化物半導体発光装置。
  2. 　請求項１において、
    　前記第２の窒化物半導体層は、前記第１の窒化物半導体層及び第３の窒化物半導体層と比べて水素濃度が低いか又は炭素濃度が高い窒化物半導体発光装置。
  3. 　請求項１又は２において、
    　前記第１の窒化物半導体層の側面は、その上部が下部に対して前記開口部の内側に傾斜している窒化物半導体発光装置。
  4. 　請求項１～３のいずれか１項において、
    　前記マスク膜の上に前記開口部を覆うように形成され、アルミニウムを主成分とする第４の窒化物半導体層をさらに備え、
    　前記第１の窒化物半導体層は、前記開口部において前記第４の窒化物半導体層の上に形成されている窒化物半導体発光装置。
  5. 　請求項１～４のいずれか１項において、
    　前記第１の窒化物半導体層と前記第２の窒化物半導体層との界面及び前記第２の窒化物半導体層と前記第３の窒化物半導体層との界面の少なくとも１つは、酸素を含まない窒化物半導体発光装置。
  6. 　請求項１において、
    　前記マスク膜は、前記発光層が発する光に対して５０％以上の反射率を有している窒化物半導体発光装置。
  7. 　請求項１又は６において、
    　前記マスク膜は導電性を有しており、且つ、前記第３の窒化物半導体層と電気的に接続されている窒化物半導体発光装置。
  8. 　請求項１～７のいずれか１項において、
    　前記マスク膜には、前記開口部が複数形成されており、
    　互いに隣接する一の開口部に形成された一方の前記第２の窒化物半導体層及び第３の窒化物半導体層と、互いに隣接する他の開口部に形成された他方の前記第２の窒化物半導体層及び第３の窒化物半導体層とは、互いに間隔をおいて形成されている窒化物半導体発光装置。
  9. 　請求項１～８のいずれか１項において、
    　前記マスク膜には、空隙部が形成されている窒化物半導体発光装置。
  10. 　請求項１～９のいずれか１項において、
    　前記第３の窒化物半導体層は、前記第１の窒化物半導体層の上にも形成されており、
    　前記発光層における前記第２の窒化物半導体層の上側部分からの発光波長は、前記発光層における前記第１の窒化物半導体層の上側部分からの発光波長よりも長い窒化物半導体発光装置。
  11. 　請求項１０において、
    　前記発光層は、その組成にインジウムを含み、
    　前記発光層における前記第２の窒化物半導体層の上側部分におけるインジウム組成は、前記発光層における前記第１の窒化物半導体層の上側部分におけるインジウム組成よりも大きい窒化物半導体発光装置。
  12. 　請求項１において、
    　前記基板は、シリコンからなる窒化物半導体発光装置。
  13. 　請求項１において、
    　前記基板は、前記マスク膜と接する上部が少なくとも５０％のシリコンを含む窒化物半導体発光装置。
  14. 　請求項１～１３のいずれか１項において、
    　前記マスク膜の上部は、前記第１の窒化物半導体層が成長しない組成である窒化物半導体発光装置。
  15. 　請求項１４において、
    　前記マスク膜の上部は、酸化シリコンからなる窒化物半導体発光装置。
PCT/JP2009/000379 2008-03-28 2009-02-02 窒化物半導体発光装置 WO2009118979A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2009801032863A CN101926013B (zh) 2008-03-28 2009-02-02 氮化物半导体发光装置
US12/933,283 US8283677B2 (en) 2008-03-28 2009-02-02 Nitride semiconductor light-emitting device
JP2010505288A JPWO2009118979A1 (ja) 2008-03-28 2009-02-02 窒化物半導体発光装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008087975 2008-03-28
JP2008-087975 2008-03-28

Publications (1)

Publication Number Publication Date
WO2009118979A1 true WO2009118979A1 (ja) 2009-10-01

Family

ID=41113201

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/000379 WO2009118979A1 (ja) 2008-03-28 2009-02-02 窒化物半導体発光装置

Country Status (4)

Country Link
US (1) US8283677B2 (ja)
JP (1) JPWO2009118979A1 (ja)
CN (1) CN101926013B (ja)
WO (1) WO2009118979A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102107852A (zh) * 2009-12-24 2011-06-29 中国科学院微电子研究所 半导体纳米结构和制造方法及其应用
CN102185070A (zh) * 2011-05-06 2011-09-14 西安神光安瑞光电科技有限公司 发光二极管及其制备方法
US20130334550A1 (en) * 2010-01-19 2013-12-19 Lg Innotek Co., Ltd. Light emitting device, light emitting device package and illumination system
JP2021513741A (ja) * 2018-02-07 2021-05-27 アレディア エミッタ、発光デバイス及び関連する表示画面並びに製造方法
CN114600248A (zh) * 2019-10-29 2022-06-07 京瓷株式会社 半导体元件和半导体元件的制造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8847480B2 (en) 2009-03-18 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Lighting device
US8405116B2 (en) 2009-03-18 2013-03-26 Semiconductor Energy Laboratory Co., Ltd. Lighting device
JP2012238835A (ja) * 2011-04-28 2012-12-06 Toshiba Corp 半導体発光素子、ウェーハ及び半導体発光素子の製造方法
TW201331990A (zh) * 2012-01-31 2013-08-01 Nat Univ Tsing Hua 混合光電元件
JP5985322B2 (ja) 2012-03-23 2016-09-06 株式会社東芝 半導体発光装置及びその製造方法
US9105579B2 (en) 2012-07-18 2015-08-11 Avogy, Inc. GaN power device with solderable back metal
US8916871B2 (en) * 2012-09-12 2014-12-23 Avogy, Inc. Bondable top metal contacts for gallium nitride power devices
US9099381B2 (en) * 2012-11-15 2015-08-04 International Business Machines Corporation Selective gallium nitride regrowth on (100) silicon
KR101971202B1 (ko) * 2012-11-22 2019-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
US8937317B2 (en) 2012-12-28 2015-01-20 Avogy, Inc. Method and system for co-packaging gallium nitride electronics
US9324645B2 (en) 2013-05-23 2016-04-26 Avogy, Inc. Method and system for co-packaging vertical gallium nitride power devices
US9324809B2 (en) 2013-11-18 2016-04-26 Avogy, Inc. Method and system for interleaved boost converter with co-packaged gallium nitride power devices
US20150179873A1 (en) * 2013-12-20 2015-06-25 Palo Alto Research Center Incorporated Small-sized light-emitting diode chiplets and method of fabrication thereof
EP3087616A4 (en) * 2013-12-23 2017-08-02 Intel Corporation Method of fabricating semiconductor structures on dissimilar substrates
US10204989B2 (en) 2013-12-23 2019-02-12 Intel Corporation Method of fabricating semiconductor structures on dissimilar substrates
DE102016116986A1 (de) * 2016-09-09 2018-03-15 Osram Opto Semiconductors Gmbh Bauelement zur Darstellung eines Piktogramms und Verfahren zur Herstellung eines Bauelements
US10319880B2 (en) * 2016-12-02 2019-06-11 Innolux Corporation Display device
CN108288661B (zh) * 2017-01-10 2021-05-11 英属开曼群岛商錼创科技股份有限公司 微型发光二极管晶片以及显示面板
CN110603651B (zh) * 2017-05-05 2023-07-18 加利福尼亚大学董事会 移除衬底的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11103135A (ja) * 1997-07-30 1999-04-13 Mitsubishi Cable Ind Ltd ＧａＮ系結晶成長用基板およびその用途
JP2006128450A (ja) * 2004-10-29 2006-05-18 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
JP2006270125A (ja) * 2000-10-04 2006-10-05 Sanyo Electric Co Ltd 窒化物系半導体素子および窒化物系半導体の形成方法
JP2006319277A (ja) * 2005-05-16 2006-11-24 Sony Corp 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器
JP2007235100A (ja) * 2006-01-26 2007-09-13 Matsushita Electric Ind Co Ltd 窒化物半導体素子及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998047170A1 (en) * 1997-04-11 1998-10-22 Nichia Chemical Industries, Ltd. Method of growing nitride semiconductors, nitride semiconductor substrate and nitride semiconductor device
US6015979A (en) * 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
JP3491538B2 (ja) 1997-10-09 2004-01-26 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JP3567826B2 (ja) 1999-11-02 2004-09-22 日亜化学工業株式会社 窒化ガリウム系化合物半導体の成長方法
JP2002026456A (ja) * 2000-06-30 2002-01-25 Toshiba Corp 半導体装置、半導体レーザ及びその製造方法並びにエッチング方法
JP3863720B2 (ja) * 2000-10-04 2006-12-27 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
JP3714188B2 (ja) * 2001-04-19 2005-11-09 ソニー株式会社 窒化物半導体の気相成長方法及び窒化物半導体素子
JP2004288799A (ja) * 2003-03-20 2004-10-14 Sony Corp 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
WO2005106977A1 (ja) * 2004-04-27 2005-11-10 Matsushita Electric Industrial Co., Ltd. 窒化物半導体素子およびその製造方法
JP4978009B2 (ja) * 2006-01-16 2012-07-18 ソニー株式会社 ＧａＮ系半導体発光素子及びその製造方法
US20070170441A1 (en) * 2006-01-26 2007-07-26 Toshiyuki Takizawa Nitride semiconductor device and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11103135A (ja) * 1997-07-30 1999-04-13 Mitsubishi Cable Ind Ltd ＧａＮ系結晶成長用基板およびその用途
JP2006270125A (ja) * 2000-10-04 2006-10-05 Sanyo Electric Co Ltd 窒化物系半導体素子および窒化物系半導体の形成方法
JP2006128450A (ja) * 2004-10-29 2006-05-18 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
JP2006319277A (ja) * 2005-05-16 2006-11-24 Sony Corp 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器
JP2007235100A (ja) * 2006-01-26 2007-09-13 Matsushita Electric Ind Co Ltd 窒化物半導体素子及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JUN SHIMIZU ET AL.: "Dimethylhydrazine o Chissogen ni Mochiita GaN no Maskless ELO Seicho", IEICE TECHNICAL REPORT, vol. 106, no. 271, 28 September 2006 (2006-09-28), pages 97 - 101 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102107852A (zh) * 2009-12-24 2011-06-29 中国科学院微电子研究所 半导体纳米结构和制造方法及其应用
US20130334550A1 (en) * 2010-01-19 2013-12-19 Lg Innotek Co., Ltd. Light emitting device, light emitting device package and illumination system
US9012944B2 (en) * 2010-01-19 2015-04-21 Lg Innotek Co., Ltd. Light emitting device, light emitting device package and illumination system for reducing dislocation in semiconductor layer
CN102185070A (zh) * 2011-05-06 2011-09-14 西安神光安瑞光电科技有限公司 发光二极管及其制备方法
JP2021513741A (ja) * 2018-02-07 2021-05-27 アレディア エミッタ、発光デバイス及び関連する表示画面並びに製造方法
JP7382943B2 (ja) 2018-02-07 2023-11-17 アレディア エミッタ、発光デバイス及び関連する表示画面並びに製造方法
CN114600248A (zh) * 2019-10-29 2022-06-07 京瓷株式会社 半导体元件和半导体元件的制造方法

Also Published As

Publication number Publication date
CN101926013B (zh) 2012-09-26
JPWO2009118979A1 (ja) 2011-07-21
US8283677B2 (en) 2012-10-09
US20110012169A1 (en) 2011-01-20
CN101926013A (zh) 2010-12-22

Similar Documents

Publication Publication Date Title
WO2009118979A1 (ja) 窒化物半導体発光装置
US7002182B2 (en) Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
TWI317565B (en) Light emitting diode, method for manufacturing light emitting diode, integrated light emitting diode, method for manufacturing integrated light emitting diode, light emitting diode backlight, light emitting diode illumination device, light emitting diode
US7244957B2 (en) Group III nitride compound semiconductor light-emitting device and method for producing the same
JP5050574B2 (ja) Ｉｉｉ族窒化物系半導体発光素子
US7664151B2 (en) Nitride semiconductor laser diode
US6611004B2 (en) Gallium nitride based light emitting element
TWI377697B (en) Method for growing a nitride-based iii-v group compound semiconductor
US8750343B2 (en) Nitride-based semiconductor light-emitting device, nitride-based semiconductor laser device, nitride-based semiconductor light-emitting diode, method of manufacturing the same, and method of forming nitride-based semiconductor layer
US20100133506A1 (en) Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
US20080179623A1 (en) Semiconductor light emitting element
JP2010537408A (ja) マイクロピクセル紫外発光ダイオード
JP2003037289A (ja) 低駆動電圧のｉｉｉ族窒化物発光素子
JP2007227938A (ja) 窒化物系半導体発光素子及びその製造方法
JP2005311375A (ja) 面内発光層を含む半導体発光装置
US8350278B2 (en) Nitride semiconductor light-emitting device
TW202221938A (zh) Ｌｅｄ及製造方法
TWI493747B (zh) 發光二極體及其形成方法
KR100982988B1 (ko) 수직구조 반도체 발광소자 및 그 제조방법
JP2006339426A (ja) 発光ダイオード及びその製造方法
JP2007036174A (ja) 窒化ガリウム系発光ダイオード
JP4493041B2 (ja) 窒化物半導体発光素子
US20120211725A1 (en) Nitride semiconductor element and manufacturing method therefor
US7511314B2 (en) Light emitting device and method of fabricating the same
JP2008085012A (ja) 半導体発光素子、半導体発光素子の製造方法、光源セルユニット、バックライト、ディスプレイおよび電子機器

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980103286.3

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09726154

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2010505288

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 12933283

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09726154

Country of ref document: EP

Kind code of ref document: A1