JP2006319277A - 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器 - Google Patents

発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器 Download PDF

Info

Publication number
JP2006319277A
JP2006319277A JP2005143019A JP2005143019A JP2006319277A JP 2006319277 A JP2006319277 A JP 2006319277A JP 2005143019 A JP2005143019 A JP 2005143019A JP 2005143019 A JP2005143019 A JP 2005143019A JP 2006319277 A JP2006319277 A JP 2006319277A
Authority
JP
Japan
Prior art keywords
nitride
compound semiconductor
semiconductor layer
light emitting
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005143019A
Other languages
English (en)
Other versions
JP4735037B2 (ja
Inventor
Jugo Otomo
重吾 御友
Akira Omae
暁 大前
Katsunori Yanashima
克典 簗嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005143019A priority Critical patent/JP4735037B2/ja
Publication of JP2006319277A publication Critical patent/JP2006319277A/ja
Application granted granted Critical
Publication of JP4735037B2 publication Critical patent/JP4735037B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

【課題】 光の取り出し効率の向上および無効電流の大幅な低減により発光効率が極めて高い発光ダイオードおよびその製造方法を提供する。
【解決手段】 凹凸加工を施したサファイア基板11の凹部11aに、その底面を底辺とする三角形の断面形状となる状態を経てn型GaN層12を成長させることによりこの凹部11aを埋めた後、このn型GaN層12から凸部11b上に横方向成長を行う。n型GaN層12の会合が起きる前にドーパントをp型ドーパントに切り替え、p型GaN層13が完全に会合するまで横方向成長を行う。このp型GaN層13を電流狭窄領域として用いる。n型GaN層12およびp型GaN層13上に、n型GaN層14、活性層15、p型AlGaN層16およびp型GaN層17を成長させて発光ダイオード構造を形成する。このGaN系発光ダイオードを用いて発光ダイオードバックライトなどを製造する。
【選択図】 図1

Description

この発明は、発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器に関し、特に、窒化物系III−V族化合物半導体を用いた発光ダイオードおよびこの発光ダイオードを用いる各種の装置または機器に適用して好適なものである。
従来、GaN系発光ダイオードは、GaN系半導体を有機金属化学気相成長(MOCVD)法などによりサファイア基板やSiC基板などの異種基板上にエピタキシャル成長させることにより製造するのが一般的である。ところが、GaN系半導体をサファイア基板やSiC基板などの上にエピタキシャル成長させる場合には、両者の格子定数差や熱膨張係数差が大きいため、結晶欠陥、特に貫通転位が高密度に発生してしまう。また、サファイア基板やSiC基板などとその上にエピタキシャル成長されるGaN系半導体層との界面では、それらの屈折率の違いから反射が起きるため、基板を通した光の取り出しを良好に行うことができない。
そこで、これらの問題を解決するため、基板にあらかじめ凹凸加工を施し、この凹凸加工基板上にGaN系半導体をエピタキシャル成長させる方法が提案されている(例えば、非特許文献1、特許文献1、2参照。)。この方法の概要を図16に示す。この方法によれば、まず、図16Aに示すように、c面のサファイア基板101の一主面に凹凸加工を施す。符号101aは凹部、101bは凸部を示す。これらの凹部101aおよび凸部101bはサファイア基板11の〈1−100〉方向に延在する。次に、このサファイア基板101上に、図16BおよびCに示す過程を経て、n型GaN層102を成長させる。図15C中、点線は成長途中の成長界面を示す。
三菱電線工業時報 第98号 2001年10月:LEPS法を用いた高出力紫外LEDの開発 特開2004−6931号公報 特開2004−6937号公報
図17に、図16に示す方法により成長されたn型GaN層102の結晶欠陥分布を模式的に示す。図17に示すように、n型GaN層102のうちの凸部101bの上の部分に、この凸部101bの上面との界面から垂直方向に貫通転位104が発生して高欠陥密度領域105が形成され、凹部101aの上方の、高欠陥密度領域105の間の部分が低欠陥密度領域106となっている。
図18に示すように、発光ダイオード構造を形成するために、このn型GaN層102上に例えば活性層107、p型AlGaN層108およびp型GaN層109を順次成長させるときに、高欠陥密度領域105の貫通転位104を起点としてピット110が発生し、これが活性層107からp型GaN層109に向かって広がる。このため、p型GaN層109上にp側電極111を形成するために金属の蒸着などを行う際に、このピット110の中にも金属が入ることから、p側電極111は活性層107に達した形で形成される。図19にこの活性層107の近傍を拡大して示す。n型GaN層102、活性層107、p型AlGaN層108およびp型GaN層109には、凹部101aと直交する方向に電極溝112が形成され、その底面のn型GaN層102上にn側電極113が形成されている。
この図18に示すGaN系発光ダイオードにおいては、動作時にp側電極111とn側電極113との間に順方向電圧を印加して電流を流す場合、ピット110を経由する電流経路の方が、ピット110を経由しない電流経路より電流が流れやすいため、図18および図19中の点線で示すように、電流の多くがピット110を経由して流れる。ところが、このピット110を経由して流れる電流は、活性層107中を全く流れないか、一部しか流れないため、発光に殆ど寄与しない。すなわち、発光に寄与しない無効電流が多い。このため、このGaN系発光ダイオードの発光効率は低かった。
そこで、この発明が解決しようとする課題は、光の取り出し効率の向上および無効電流の大幅な低減により発光効率が極めて高い発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法を提供することである。
この発明が解決しようとする他の課題は、上記のような発光ダイオードを用いた高性能の発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器を提供することである。
上記課題を解決するために、第1の発明は、
一主面に凹凸構造を有する基板と、
上記基板上の第1の導電型の第1の窒化物系III−V族化合物半導体層と、
上記第1の窒化物系III−V族化合物半導体層上の活性層と、
上記活性層上の第2の導電型の第2の窒化物系III−V族化合物半導体層とを有し、
上記第1の窒化物系III−V族化合物半導体層のうちの上記基板の凸部の上の第1の部分の欠陥密度は凹部の上の第2の部分の欠陥密度より高く、
上記第1の窒化物系III−V族化合物半導体層の少なくとも一つの上記第1の部分に電流狭窄領域が設けられている
ことを特徴とする発光ダイオードである。
電流狭窄領域は、無効電流低減の観点から、好適には、第1の窒化物系III−V族化合物半導体層の導電型と異なる第2の導電型であるが、この電流狭窄領域は十分に高抵抗であれば足りるため例えばアンドープであってもよい。同じく無効電流低減の観点から、この電流狭窄領域は、好適には、第1の窒化物系III−V族化合物半導体層の厚さ方向の全体にわたって設けられるが、厚さ方向の途中の深さまで設けられるのでもよい。
第1の窒化物系III−V族化合物半導体層と活性層との間には、必要に応じて、第1の導電型の第3の窒化物系III−V族化合物半導体層が設けられることもある。この第3の窒化物系III−V族化合物半導体層は、貫通転位を基板の凸部の上に形成される会合面に集中させるのに資するものである。この第3の窒化物系III−V族化合物半導体層は、厚さが小さい方が発光に寄与しない無効電流の低減を図ることができるため、貫通転位を集中させることが可能な範囲で可能な限り厚さを小さくするのが望ましい。
第1の窒化物系III−V族化合物半導体層においては、好適には、基板の凹部の底面との界面から基板の一主面に対して垂直方向に発生した転位が、その凹部の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記の一主面に平行な方向に、三角形部から遠ざかるように屈曲している。基板の凹部および凸部は、一方向にストライプ状に延在するようにしてもよいし、少なくとも、互いに交差する第1の方向および第2の方向に延在するようにしてもよい。例えば、基板の凹部および凸部は、第1の窒化物系III−V族化合物半導体層の〈1−100〉方向に延在する。凹部の断面形状は、長方形や逆台形などの種々の形状であってよく、その側壁も平面だけでなく、緩やかな傾斜を持つ曲面であってもよく、角が丸まっていてもよい。光の取り出し効率の向上を図る観点より、好適には、この凹部の断面形状は逆台形とする。また、第1の窒化物系III−V族化合物半導体層の転位密度を最小化する観点より、好適には、この凹部の深さをd、この凹部の底面の幅をWg 、凹部の底面を底辺とする三角形部の第1の窒化物系III−V族化合物半導体層の斜面と基板の一主面とがなす角度をαとしたとき、2d≧Wg tanαが成立するようにd、Wg 、αを決める。αは通常一定であるため、この式が成立するようにd、Wg を決める。dは、大きすぎると原料ガスが凹部の内部に十分に供給されず、凹部の底面からの第1の窒化物系III−V族化合物半導体層の成長に支障を来し、逆に小さすぎるとこの凹部だけでなく、その両側の凸部にも第1の窒化物系III−V族化合物半導体層が成長してしまうため、これらを防止する観点より、一般的には0.5μm<d<5μmの範囲内に選ばれ、典型的には1.0±0.2μmの範囲内に選ばれる。Wg は、一般的には0.5〜5μmであり、典型的には2±0.5μmの範囲内に選ばれる。また、凸部の上面の幅Wt は、基本的には自由に選ぶことができるが、この凸部は第1の窒化物系III−V族化合物半導体層の横方向成長に使用する領域であるため、長ければ長いほど転位密度の少ない部分の面積を大きくすることができる。Wt は、一般的には1〜1000μm、典型的には4±2μmの範囲内である。
典型的には、第1の窒化物系III−V族化合物半導体層、活性層および第2の窒化物系III−V族化合物半導体層に、基板の凹部および凸部と交差する方向に延在する電極溝が設けられる。この電極溝は通常、少なくとも電流狭窄領域まで達するように設けられる。この電極溝の底面の第1の窒化物系III−V族化合物半導体層には、これと電気的に接続された状態で第1の導電型側の電極が形成される。同様に、第2の窒化物系III−V族化合物半導体層上には、これと電気的に接続された状態で第2の導電型側の電極が形成される。
基板としては種々のものを用いることができる。窒化物系III−V族化合物半導体と異なる物質からなる基板としては、具体的には、例えば、サファイア(Al2 3 )(c面、a面、r面などを含み、これらの面からオフした面のものも含む)、SiC(6H、4H、3Cを含む)、ZnS、ZnOなどからなる基板を用いることができ、好適には、これらの材料からなる六方晶基板または立方晶基板、より好適には六方晶基板を用いる。基板としては、窒化物系III−V族化合物半導体(GaN、InAlGaN、AlNなど)からなる基板を用いてもよい。場合によっては、基板として、窒化物系III−V族化合物半導体と異なる物質からなる基板上に窒化物系III−V族化合物半導体層を成長させ、この窒化物系III−V族化合物半導体層に上記の凹部を形成したものであってもよい。基板は、これらの基板(特に、サファイア基板、SiC基板、GaN基板など)を組み合わせて積層させた複合基板であってもよい。これらの基板は、いずれも緑色の光および青色の光に対して透明であるから、発光波長が緑色または青色の波長帯である場合には、基板の第1の窒化物系III−V族化合物半導体層と反対側の主面からこの基板を通して外部に光を取り出すことができる。
なお、基板は、必要であれば除去してもよい。
第1〜第3の窒化物系III−V族化合物半導体層および活性層を構成する窒化物系III−V族化合物半導体層は、最も一般的には、AlX y Ga1-x-y-z Inz Asu 1-u-v v (ただし、0≦x≦1、0≦y≦1、0≦z≦1、0≦u≦1、0≦v≦1、0≦x+y+z<1、0≦u+v<1)からなり、より具体的には、AlX y Ga1-x-y-z Inz N(ただし、0≦x≦1、0≦y≦1、0≦z≦1、0≦x+y+z<1)からなり、典型的には、AlX Ga1-x-z Inz N(ただし、0≦x≦1、0≦z≦1)からなり、具体例を挙げると、GaN、InN、AlN、AlGaN、InGaN、AlGaInNなどからなる。特に第1〜第3の窒化物系III−V族化合物半導体層としては、好適には、GaN、InX Ga1-x N(0<x<0.5)、AlX Ga1-x N(0<x<0.5)、AlX Iny Ga1-x-y N(0<x<0.5、0<y<0.2)からなるものが用いられる。第1の導電型はn型であってもp型であってもよく、それに応じて第2の導電型はp型またはn型である。
第1〜第3の窒化物系III−V族化合物半導体層および活性層を構成する窒化物系III−V族化合物半導体層の成長方法としては、例えば、有機金属化学気相成長(MOCVD)、ハイドライド気相エピタキシャル成長あるいはハライド気相エピタキシャル成長(HVPE)、分子線エピタキシー(MBE)などの各種のエピタキシャル成長法を用いることができる。
第2の発明は、
一主面に凹凸構造を有する基板の当該凹部に、その底面を底辺とする三角形の断面形状となる状態を経て第1の導電型の第4の窒化物系III−V族化合物半導体層を成長させることにより当該凹部を埋める工程と、
上記第4の窒化物系III−V族化合物半導体層から上記基板上に第1の導電型の第5の窒化物系III−V族化合物半導体層を成長界面が完全に会合する前の状態まで横方向成長させ、続いて第2の導電型の第6の窒化物系III−V族化合物半導体層を成長界面が完全に会合するまで横方向成長させる工程と、
上記第4の窒化物系III−V族化合物半導体層、上記第5の窒化物系III−V族化合物半導体層および上記第6の窒化物系III−V族化合物半導体層上に活性層および第2の導電型の第2の窒化物系III−V族化合物半導体層を順次成長させる工程と
を有することを特徴とする発光ダイオードの製造方法である。
この発光ダイオードの製造方法によれば、第1の発明による発光ダイオードを製造することができる。この場合、第4の窒化物系III−V族化合物半導体層および上記第5の窒化物系III−V族化合物半導体層の全体が、第1の発明における第1の窒化物系III−V族化合物半導体層に相当する。また、第6の窒化物系III−V族化合物半導体層は、第1の発明における電流狭窄層に相当する。
好適には、第4の窒化物系III−V族化合物半導体層を成長させる際に、基板の凹部の底面との界面から基板の一主面に対して垂直方向に発生する転位が、上記の三角形の断面形状となる状態の第4の窒化物系III−V族化合物半導体層の斜面またはその近傍に到達したとき、上記の一主面に平行な方向に屈曲する。
この第2の発明においては、その性質に反しない限り、第1の発明に関連して説明したことが成立する。
第3の発明は、
複数の発光ダイオードが集積された集積型発光ダイオードにおいて、
少なくとも一つの上記発光ダイオードが、
一主面に凹凸構造を有する基板と、
上記基板上の第1の導電型の第1の窒化物系III−V族化合物半導体層と、
上記第1の窒化物系III−V族化合物半導体層上の活性層と、
上記活性層上の第2の導電型の第2の窒化物系III−V族化合物半導体層とを有し、
上記第1の窒化物系III−V族化合物半導体層のうちの上記基板の凸部の上の第1の部分の欠陥密度は凹部の上の第2の部分の欠陥密度より高く、
上記第1の窒化物系III−V族化合物半導体層の少なくとも一つの上記第1の部分に電流狭窄領域が設けられている
ことを特徴とするものである。
第4の発明は、
複数の発光ダイオードが集積された集積型発光ダイオードの製造方法において、
一主面に凹凸構造を有する基板の当該凹部に、その底面を底辺とする三角形の断面形状となる状態を経て第1の導電型の第4の窒化物系III−V族化合物半導体層を成長させることにより当該凹部を埋める工程と、
上記第4の窒化物系III−V族化合物半導体層から上記基板上に第1の導電型の第5の窒化物系III−V族化合物半導体層を成長界面が完全に会合する前の状態まで横方向成長させ、続いて第2の導電型の第6の窒化物系III−V族化合物半導体層を成長界面が完全に会合するまで横方向成長させる工程と、
上記第4の窒化物系III−V族化合物半導体層、上記第5の窒化物系III−V族化合物半導体層および上記第6の窒化物系III−V族化合物半導体層上に活性層および第2の導電型の第2の窒化物系III−V族化合物半導体層を順次成長させる工程と
を有することを特徴とするものである。
第3および第4の発明において、集積型発光ダイオードはその用途を問わないが、典型的な用途を挙げると、液晶ディスプレイなどに用いられる発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイなどである。この集積型発光ダイオードは、発光ダイオードの配列の仕方や形状は問わないが、例えば、発光ダイオードが二次元アレイ状に配列されたものや、ストライプ状の発光ダイオードが一列または複数列配列されたものなどである。
第3および第4の発明においては、その性質に反しない限り、第1および第2の発明に関連して説明したことが成立する。
第5の発明は、
赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオードバックライトにおいて、
上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に凹凸構造を有する基板と、
上記基板上の第1の導電型の第1の窒化物系III−V族化合物半導体層と、
上記第1の窒化物系III−V族化合物半導体層上の活性層と、
上記活性層上の第2の導電型の第2の窒化物系III−V族化合物半導体層とを有し、
上記第1の窒化物系III−V族化合物半導体層のうちの上記基板の凸部の上の第1の部分の欠陥密度は凹部の上の第2の部分の欠陥密度より高く、
上記第1の窒化物系III−V族化合物半導体層の少なくとも一つの上記第1の部分に電流狭窄領域が設けられている
ことを特徴とするものである。
第6の発明は、
赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオード照明装置において、
上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に凹凸構造を有する基板と、
上記基板上の第1の導電型の第1の窒化物系III−V族化合物半導体層と、
上記第1の窒化物系III−V族化合物半導体層上の活性層と、
上記活性層上の第2の導電型の第2の窒化物系III−V族化合物半導体層とを有し、
上記第1の窒化物系III−V族化合物半導体層のうちの上記基板の凸部の上の第1の部分の欠陥密度は凹部の上の第2の部分の欠陥密度より高く、
上記第1の窒化物系III−V族化合物半導体層の少なくとも一つの上記第1の部分に電流狭窄領域が設けられている
ことを特徴とするものである。
第7の発明は、
赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオードディスプレイにおいて、
上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に凹凸構造を有する基板と、
上記基板上の第1の導電型の第1の窒化物系III−V族化合物半導体層と、
上記第1の窒化物系III−V族化合物半導体層上の活性層と、
上記活性層上の第2の導電型の第2の窒化物系III−V族化合物半導体層とを有し、
上記第1の窒化物系III−V族化合物半導体層のうちの上記基板の凸部の上の第1の部分の欠陥密度は凹部の上の第2の部分の欠陥密度より高く、
上記第1の窒化物系III−V族化合物半導体層の少なくとも一つの上記第1の部分に電流狭窄領域が設けられている
ことを特徴とするものである。
第5〜第7の発明において、赤色発光の発光ダイオードとしては、例えば、AlGaInP系半導体を用いたものを用いることができる。
第8の発明は、
一つまたは複数の発光ダイオードを有する電子機器において、
少なくとも一つの上記発光ダイオードが、
一主面に凹凸構造を有する基板と、
上記基板上の第1の導電型の第1の窒化物系III−V族化合物半導体層と、
上記第1の窒化物系III−V族化合物半導体層上の活性層と、
上記活性層上の第2の導電型の第2の窒化物系III−V族化合物半導体層とを有し、
上記第1の窒化物系III−V族化合物半導体層のうちの上記基板の凸部の上の第1の部分の欠陥密度は凹部の上の第2の部分の欠陥密度より高く、
上記第1の窒化物系III−V族化合物半導体層の少なくとも一つの上記第1の部分に電流狭窄領域が設けられている
ことを特徴とするものである。
第8の発明において、電子機器は、液晶ディスプレイのバックライト、表示、照明その他の目的で少なくとも一つの発光ダイオードを有するものであれば、基本的にはどのようなものであってもよく、携帯型のものと据え置き型のものとの双方を含むが、具体例を挙げると、携帯電話、モバイル機器、ロボット、パーソナルコンピュータ、車載機器、各種家庭電気製品などである。
上述のように構成されたこの発明においては、第1の窒化物系III−V族化合物半導体層のうちの欠陥密度が高い第1の部分の貫通転位を起点として活性層および第2の窒化物系III−V族化合物半導体層にピットが形成され、電極形成時にその中に電極が形成されても、この第1の部分に電流狭窄領域が設けられていることにより、発光ダイオードの動作時にp側電極とn側電極との間に順方向電圧を印加して電流を流す場合、このピットを経由しない電流経路の方が、ピットを経由する電流経路より電流が流れやすいため、電流の多くがピットを経由せず、活性層中を流れるようになり、発光に寄与することになる。すなわち、発光に寄与しない無効電流の大幅な低減を図ることができる。
この発明によれば、第1の窒化物系III−V族化合物半導体層のうちの欠陥密度が高い第1の部分に電流狭窄領域が設けられていることにより無効電流の大幅な低減を図ることができるため、凹凸加工基板を用いていることも相まって、発光効率が極めて高い発光ダイオードを得ることができる。そして、この発光効率が高い発光ダイオードを用いて高性能の発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイ、各種の電子機器などを実現することができる。
以下、この発明の実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
図1〜図4はこの発明の第1の実施形態によるGaN系発光ダイオードの製造方法を工程順に示す。
この第1の実施形態においては、図1Aに示すように、まず、一主面に周期的な凹凸加工が施されたサファイア基板11を用意する。符号11aは凹部、11bは凸部を示す。凹部11aは長方形または逆台形の断面形状を有する。例えば、サファイア基板11の主面はc面またはc面から0.15°程度までオフした面、凹部11aはサファイア基板11の〈1−100〉方向に延在するストライプ形状である。このサファイア基板11の凹凸加工は、RIE法などにより行うことができる。これらの凹部11aおよび凸部11bの寸法などの詳細については後述する。
次に、例えば水素ガス雰囲気中において1200〜1230℃程度の温度でサーマルクリーニングを行うことによりこのサファイア基板11の表面を清浄化した後、このサファイア基板11上に従来公知の方法により例えば510〜550℃程度の成長温度で例えば厚さが50nm程度のGaNバッファ層(図示せず)を成長させる。続いて、図1Bに示すように、このサファイア基板11上に例えばMOCVD法によりn型GaNのエピタキシャル成長を行う。このとき、図1Bに示すように、まず、凹部11aの底面から成長を開始させ、この底面を底辺とし、サファイア基板11の主面に対して傾斜したファセットを斜面に有する二等辺三角形の断面形状となるようにn型GaN層12を成長させる。例えば、このn型GaN層12の延在方向はその〈1−100〉方向であり、その斜面のファセットは(1−101)面である。このn型GaN層12の成長条件については後述する。
引き続いて、n型GaN層12の成長をその斜面のファセット面方位を維持しながら行うことにより、図1Cに示すように、凹部11aの内部を完全に埋める。
次に、成長条件を横方向成長が支配的となる条件に設定して成長を続けると、図2Aに示すように、n型GaN層12は凸部11b上に横方向成長により広がって行くが、隣接する凹部11aから成長したn型GaN層12同士が凸部11b上で接触する前、言い換えるとサファイア基板11がn型GaN層12により完全に覆われる前の状態で、ドーパントをn型不純物からp型不純物に切り替えて成長を続けることにより、図2Bに示すように、p型GaN層13が凸部11b上に横方向成長により広がって行き、遂にはp型GaN層13同士が凸部11bの中央部の上で会合して一体化する。このp型GaN層13は電流狭窄領域となるものである。後述のように、凸部11bの上に成長するこのp型GaN層13は、凸部11bの上に成長するn型GaN層12より欠陥密度(転位密度)が高い。
p型GaN層13がn型GaN層12上に成長する前に、成長条件を縦方向成長が支配的となる条件に切り替え、図2Cに示すように、n型GaN層12およびp型GaN層13上にn型GaN層14を成長させる。このn型GaN層14においては、凸部11bの中央部の上の部分に形成される会合面に貫通転位が集中する。このn型GaN層14は、厚さが小さい方が発光に寄与しない無効電流の低減を図ることができるため可能な限り厚さを小さくするのが望ましいが、通常は50nm程度の厚さで十分である。
次に、図3AおよびBに示すように、n型GaN層14上に、例えばMOCVD法により、InGaN井戸層とGaN障壁層とからなる多重量子井戸(MQW)構造を有する活性層15、p型AlGaN層16およびp型GaN層17を順次エピタキシャル成長させる。この活性層15のIn組成は、発光ダイオードの発光波長に応じて選ばれ、例えば、発光波長405nmでは11%、450nmでは18%、520nmでは24%である。活性層15の成長は、例えば窒素ガス雰囲気中において750〜790℃程度の温度で行う。また、p型AlGaN層16の成長は、例えば水素ガス雰囲気中において800〜850℃程度の温度で行う。また、p型GaN層17の成長は、例えば水素ガス雰囲気中において850〜890℃程度の温度で行う。p型AlGaN層16の厚さは例えば10〜20nm程度、p型GaN層17の厚さは例えば110〜150nm程度である。
図3AおよびBに示すように、活性層15、p型AlGaN層16およびp型GaN層17の成長時には、サファイア基板11の凸部11bの上の部分にある会合面に集中して形成された貫通転位18の一部を起点として、活性層15から成長表面に向けて六角形状に開くファセットを持つ六角錐状のピット19が形成される。
次に、p型AlGaN層16およびp型GaN層17のp型不純物を活性化するため、例えば、N2 とO2 との混合ガス(組成は例えばN2 が99%、O2 が1%)の雰囲気中において580〜620℃(例えば、600℃)の温度で熱処理を行う。ここで、N2 にO2 を混合することで活性化が起きやすくなる。この熱処理の時間は例えば40分〜2時間、一般的には60分程度である。熱処理の温度を比較的低くするのは、熱処理時の活性層15などの劣化を防止するためである。
上記のGaN系半導体層の成長原料は、例えば、Gaの原料としてはトリメチルガリウム((CH3 3 Ga、TMG)、Alの原料としてはトリメチルアルミニウム((CH3 3 Al、TMA)、Inの原料としてはトリメチルインジウム((CH3 3 In、TMI)を、Nの原料としてはアンモニア(NH3 )を用いる。ドーパントについては、n型ドーパントとしては例えばシラン(SiH4 )を、p型ドーパントとしては例えばビス(メチルシクロペンタジエニル)マグネシウム((CH3 5 4 2 Mg)あるいはビス(シクロペンタジエニル)マグネシウム((C5 5 2 Mg)を用いる。
次に、上述のようにしてGaN系半導体層を成長させたサファイア基板11をMOCVD装置から取り出す。
次に、p型GaN層17上に、サファイア基板11の凹部11aと直交する方向に延在する所定幅のレジストパターン(図示せず)をリソグラフィーにより形成した後、このレジストパターンをマスクとして例えばRIE法により少なくともn型GaN層12およびp型GaN層13に達する深さまでエッチングすることにより、図4Aに示すように、凹部11aと直交する方向に延在する電極溝20を形成する。
次に、図4Bに示すように、真空蒸着法などにより、p型GaN層17上にp側電極21を形成するとともに、電極溝20の底部のn型GaN層12上にn側電極22を形成する。p側電極21はピット19の中にも形成される。p側電極21の材料としては、高反射率を有するオーミック金属、例えばAgやPd/Agなどを用いるのが好ましい。n側電極22としては、例えばTi/Pt/Au構造のものを用いる。
必要に応じて、上述のようにして発光ダイオード構造が形成されたサファイア基板11をその裏面側から研削やラッピングすることにより厚さを減少させた後、このサファイア基板11のスクライビングを行い、バーを形成し、さらにこのバーのスクライビングを行うことでチップ化する。
こうして得られたGaN系発光ダイオードにおいては、p側電極21とn側電極22との間に順方向電圧を印加して電流を流すことにより発光を行わせ、サファイア基板11を通して外部に光を取り出す。活性層15のIn組成の選定により、青色発光または緑色発光を得ることができる。この場合、活性層15から発生した光のうち、サファイア基板11に向かう光は、サファイア基板11とその凹部11aのn型GaN層12との界面で屈折した後、サファイア基板11を通って外部に出て行き、活性層15から発生した光のうち、p側電極21に向かう光は、このp側電極21で反射されてサファイア基板11に向かい、サファイア基板11を通って外部に出て行く。
このGaN系発光ダイオードによれば、サファイア基板11の凸部11b上に電流狭窄領域となるp型GaN層13が設けられているので、図5および図6に示すように、動作時にp側電極21とn側電極22との間に電流(図5および図6中、点線で示す)を流す場合、電流はp型GaN層13を避けるようにストライプ状のn型GaN層12に流れ、さらにこのn型GaN層12を通ってn側電極22に流れ込む。すなわち、この場合、ピット19を経由しない電流経路の方が、ピット19を経由する電流経路より電流が流れやすいため、電流の多くがピット19を経由せず、活性層15中を流れるようになり、発光に寄与することになる。すなわち、発光に寄与しない無効電流の大幅な低減を図ることができる。
この第1の実施形態においては、n型GaN層12の貫通転位密度を最小化するため、凹部11aの底面の幅Wg 、深さd、およびn型GaN層12の斜面とサファイア基板11の主面とのなす角度αが下記の式を満たすように決められている(図7参照)。
2d≧Wg tanα
例えば、Wg =2.1μm、α=59度の場合にはd≧1.75μm、Wg =2μm、α=59度の場合にはd≧1.66μm、Wg =1.5μm、α=59度の場合にはd≧1.245μm、Wg =1.2μm、α=59度の場合にはd≧0.966μmとする。ただし、いずれの場合もd<5μmとするのが望ましい。
図1BおよびCに示す工程におけるn型GaN層12の成長時には、成長原料のV/III比を高めに、例えば13000±2000の範囲、成長温度を低めに、例えば1050±50℃に設定する。こうすることで、図1BおよびCに示すように、基板11の主面に対して傾斜したファセットを斜面に出しながら、凹部11aを完全に埋める形でn型GaN層12が成長する。この際、凸部11b上にはn型GaN層12は殆ど成長しない。また、このn型GaN層12の成長は、例えば1.0〜2.0気圧、好適には1.6気圧程度の圧力条件下で行う。これは、横方向成長を抑え、凹部11aへのn型GaN層12の選択成長を容易にするためである。成長速度は一般的には1.0〜5.0μm/h、好適には3.0μm/h程度とする。原料ガスの流量は、例えば、TMGは20SCCM、NH3 は20SLMである。一方、図2AおよびBに示す工程におけるn型GaN層12およびp型GaN層13の横方向成長は、成長原料のV/III比を低めに、例えば5000±2000の範囲、成長温度を高めに、例えば1150±50℃の範囲に設定する。この範囲より成長温度が高いとn型GaN層12およびp型GaN層13の表面が荒れやすくなり、逆に低いと会合部にピットが生じやすくなる。原料ガスの流量は、例えば、TMGは40SCCM、NH3 は20SLMである。こうすることで、図2AおよびBに示すように、n型GaN層12およびp型GaN層13が横方向成長し、平坦な表面が得られる。この際、n型GaN層12とサファイア基板11との間に空隙は生じない。
図8に、n型GaN層12の成長時の原料ガスの流れおよびサファイア基板11上での拡散の様子を模式的に示す。この成長において最も重要な点は、成長初期に、サファイア基板11の凸部11b(テラス部)にはn型GaN層12は成長せず、凹部11aにおいてn型GaN層12の成長が開始することである。これは、一般に、GaNの成長は、Ga原料としてTMG、N原料としてNH3 を用いる場合を考えると
Ga(CH3 3 (g)+3/2H2 (g)→Ga(g)+3CH4 (g)
NH3 (g)→(1−α)NH3 (g)+α/2N2 (g)+3α/2H2 (g)
Ga(g)+NH3 (g)=GaN(s)+3/2H2 (g)
なる反応式で表現されるように、NH3 とGaとが直接反応することで起きる。この際、H2 ガスが発生するが、このH2 ガスは結晶成長とは逆の作用、すなわちエッチング作用をする。図1BおよびCに示す工程では、従来の平坦な基板上でのGaNの成長では行わない条件、すなわちエッチング作用を高め、成長しにくい条件(V/III比を高める)を用いることにより、凸部11bでの成長を抑制する。一方、凹部11aの内部では、このエッチング作用が弱まるので、結晶成長が起きる。さらに、従来は、成長結晶表面の平坦性を向上させるため、横方向成長の度合いが高まる条件(より高温)で成長させるが、この第1の実施形態においては、貫通転位をサファイア基板11の主面に平行な方向に屈曲させることにより低減させたり、より早期に凹部11aの内部をn型GaN層12で埋めたりする目的で、既に述べたように従来より低温(例えば、1050±50℃)で成長させる。
図9に、n型GaN層12およびp型GaN層13の結晶欠陥分布を模式的に示す。図9に示すように、凸部11bの中央部近傍、すなわち互いに隣接する凹部11aから成長するp型GaN層13同士の会合部で少し転位密度が高くなっているものの、凸部11bの上の部分および凹部11aと凸部11bとの境界領域の上の部分を含めて全体的に転位密度が低くなっている。例えば、凹部11aの深さd=1μm、底面の幅Wg =2μm、凸部11bの上面の幅Wt =2μmの場合、これらのn型GaN層12およびp型GaN層13の転位密度は例えば107 /cm2 程度である。凹部11aの側壁に対して垂直方向への転位の発生は一切起きない。
光取り出し効率を高めるためには、凹部11aの側壁の斜面の面積を最大化することが好ましい。具体的には、図10より、凹部11aの延在方向に単位長の部分を考えると、一周期分の凹部11aおよび凸部11bがサファイア基板11上に占める面積は(Wt +Wg )+d/tanγ、凹部11aの側壁の斜面の面積はd/sinγと表される。したがって、光取り出し効率を高めるためには斜面面積比
(d/sinγ)/((Wt +Wg )+d/tanγ)
を最大化することが有効である。例えば、d=1μm、Wt +Wg =4μmの場合には、γ=69度で斜面面積比は0.24となる。
以上のように、この第1の実施形態によれば、サファイア基板11の凸部11b上に電流狭窄領域となるp型GaN層13が設けられているので、発光に寄与しない無効電流の大幅な低減を図ることができる。また、n型GaN層12およびp型GaN層13の全体が例えば107 /cm2 程度の低転位密度となって結晶性が良好であることから、n型GaN層14およびその上に成長される活性層15などのGaN系半導体層全体の結晶性も大幅に向上し、非発光中心なども大幅に減少する。また、凹凸加工を施したサファイア基板11を用いていることにより、活性層15から発生した光をこの凹凸で屈折させることにより外部に取り出しやすくなる。加えて、サファイア基板11とn型GaN層12との間に空隙が形成されないことにより、発光ダイオードの動作時に活性層から発生する光が、この空隙の内部で反射を繰り返し、その結果光が吸収されてしまうことに起因する光取り出し効率の低下を防止することができる。これらによって、発光効率が極めて高く、特性のばらつきも極めて少ないGaN系発光ダイオードを得ることができる。また、このGaN系発光ダイオードの製造に必要なエピタキシャル成長は一回で済むため、製造コストが安価である。
次に、この発明の第2の実施形態によるGaN系発光ダイオードの製造方法について説明する。
この第2の実施形態においては、図11に示すように、p型GaN層13の横方向成長を開始させる部位が、第1の実施形態と異なる。具体的には、隣接する凹部11aから成長したn型GaN層12同士が凸部11b上で接触した後、完全に会合する前に、ドーパントをn型不純物からp型不純物に切り替えて成長を続け、p型GaN層13を凸部11b上に横方向成長させ、凸部11bの中央部の上で完全に会合させて一体化させる。
図12に、p側電極21およびn側電極22を形成した状態のGaN系発光ダイオードを示す。
上記以外のことは第1の実施形態と同様であるので、説明を省略する。
この第2の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
次に、この発明の第3の実施形態によるGaN系発光ダイオードの製造方法について説明する。
この第3の実施形態においては、第1の実施形態におけるp型GaN層13の代わりにアンドープGaN層を成長させる。この場合、隣接する凹部11aから成長したn型GaN層12同士が凸部11b上で接触する前、言い換えるとサファイア基板11がn型GaN層12により完全に覆われる前の状態で、ドーパントの供給を停止して成長を続けることにより、アンドープGaN層が凸部11b上に横方向成長により広がって行き、遂にはアンドープGaN層同士が凸部11bの中央部の上で会合して一体化する。
上記以外のことは、第1の実施形態と同様であるので、説明を省略する。
この第3の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
次に、この発明の第4の実施形態によるGaN系発光ダイオードの製造方法について説明する。
この第4の実施形態においては、第2の実施形態におけるp型GaN層13の代わりにアンドープGaN層を成長させる。この場合、隣接する凹部11aから成長したn型GaN層12同士が凸部11b上で接触した後、完全に会合する前に、ドーパントの供給を停止して成長を続け、アンドープGaN層を凸部11b上に横方向成長させ、凸部11bの中央部の上で完全に会合させて一体化させる。
上記以外のことは、第1の実施形態と同様であるので、説明を省略する。
この第4の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
次に、この発明の第5の実施形態について説明する。
この第5の実施形態においては、第1の実施形態による方法により得られる青色発光のGaN系発光ダイオードおよび緑色発光のGaN系発光ダイオードに加え、別途用意する赤色発光のAlGaInP系発光ダイオードを用いて発光ダイオードバックライトを製造する場合について説明する。
第1の実施形態による方法によりサファイア基板11上に青色発光のGaN系発光ダイオード構造を形成し、さらにp側電極21およびn側電極22上にそれぞれバンプ(図示せず)を形成した後、これをチップ化することによりフリップチップの形で青色発光のGaN系発光ダイオードを得る。同様にして、緑色発光のGaN系発光ダイオードをフリップチップの形で得る。一方、赤色発光のAlGaInP系発光ダイオードとしては、n型GaAs基板上にAlGaInP系半導体層を積層してダイオード構造を形成し、その上部にp側電極を形成するとともに、n型GaAs基板の裏面にn側電極を形成した一般的なものをチップの形で用いるものとする。
そして、これらの赤色発光のAlGaInP系発光ダイオードチップ、緑色発光のGaN系発光ダイオードチップおよび青色発光のGaN系発光ダイオードチップをそれぞれAlNなどからなるサブマウント上にマウントした後、これをサブマウントを下にして例えばAl基板などの基板上に所定の配置でマウントする。この状態を図13Aに示す。図13A中、符号61は基板、62はサブマウント、63は赤色発光のAlGaInP系発光ダイオードチップ、64は緑色発光のGaN系発光ダイオードチップ、65は青色発光のGaN系発光ダイオードチップを示す。これらの赤色発光のAlGaInP系発光ダイオードチップ63、緑色発光のGaN系発光ダイオードチップ64および青色発光のGaN系発光ダイオードチップ65のチップサイズは例えば350μm角である。ここで、赤色発光のAlGaInP系発光ダイオードチップ63はそのn側電極がサブマウント62上に来るようにマウントし、緑色発光のGaN系発光ダイオードチップ64および青色発光のGaN系発光ダイオードチップ65はそのp側電極およびn側電極が、バンプを介してサブマウント62上に来るようにする。赤色発光のAlGaInP系発光ダイオードチップ63がマウントされているサブマウント62上にはn側電極用の引き出し電極(図示せず)が所定のパターン形状に形成されており、この引き出し電極上の所定部分にAlGaInP系発光ダイオードチップ63のn側電極側がマウントされている。そして、このAlGaInP系発光ダイオードチップ63のp側電極と、基板21上に設けられた所定のパッド電極66とにこれらを接続するようにワイヤ67がボンディングされているとともに、上記の引き出し電極の一端と基板61上に設けられた別のパッド電極とにこれらを接続するようにワイヤ(図示せず)がボンディングされている。緑色発光のGaN系発光ダイオードチップ64がマウントされているサブマウント62上には、p側電極用の引き出し電極およびn側電極用の引き出し電極(いずれも図示せず)がそれぞれ所定のパターン形状に形成されており、これらのp側電極用の引き出し電極およびn側電極用の引き出し電極上の所定部分に、GaN系発光ダイオードチップ64のp側電極およびn側電極側がそれらの上に形成されたバンプを介してそれぞれマウントされている。そして、このGaN系発光ダイオードチップ64のp側電極用の引き出し電極の一端と、基板61上に設けられたパッド電極とにこれらを接続するようにワイヤ(図示せず)がボンディングされているとともに、そのn側電極用の引き出し電極の一端と、基板61上に設けられたパッド電極とにこれらを接続するようにワイヤ(図示せず)がボンディングされている。青色発光のGaN系発光ダイオードチップ65も同様である。
上述のような赤色発光のAlGaInP系発光ダイオードチップ63、緑色発光のGaN系発光ダイオードチップ64および青色発光のGaN系発光ダイオードチップ65を一単位とし、これを基板61上に所定のパターンで必要な数配置する。その一例を図14に示す。次に、図13Bに示すように、この一単位を覆うように透明樹脂68のポッティングを行う。この後、透明樹脂68のキュア処理を行う。このキュア処理により透明樹脂68は固化し、それに伴い少し縮小する(図13C)。こうして、図15に示すように、赤色発光のAlGaInP系発光ダイオードチップ63、緑色発光のGaN系発光ダイオードチップ64および青色発光のGaN系発光ダイオードチップ65を一単位としたものが基板61上にアレイ状に配列された発光ダイオードバックライトが得られる。この場合、透明樹脂68は緑色発光のGaN系発光ダイオードチップ64および青色発光のGaN系発光ダイオードチップ65のサファイア基板11の裏面と接触しているため、このサファイア基板11の裏面が空気と直接接触している場合に比べて屈折率差が小さくなり、したがってこのサファイア基板11を透過して外部に出ようとする光がこのサファイア基板11の裏面で反射される割合が減少し、それによって光取り出し効率が向上することで発光効率が向上する。
この発光ダイオードバックライトは、例えば液晶パネルのバックライトに用いて好適なものである。
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
例えば、上述の第1〜第5の実施形態において挙げた数値、材料、ドーパント、構造、形状、基板、原料、プロセス、凹部11aの方位などはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、材料、ドーパント、構造、形状、基板、原料、プロセス、凹部11aの方位などを用いてもよい。
具体的には、例えば、上述の第1〜第5の実施形態において、p型GaN系半導体層およびn型GaN系半導体層の導電型を互いに逆にしてもよい。また、サファイア基板11の代わりに、すでに述べたSiC基板、Si基板などの他の基板を用いてもよい。
また、凹部11aの延在方向は、n型GaN層12の〈1−100〉方向だけでなく、n型GaN層12のc軸方向であってもよい。
この発明の第1の実施形態によるGaN系発光ダイオードの製造方法を説明するための断面図である。 この発明の第1の実施形態によるGaN系発光ダイオードの製造方法を説明するための断面図である。 この発明の第1の実施形態によるGaN系発光ダイオードの製造方法を説明するための断面図である。 この発明の第1の実施形態によるGaN系発光ダイオードの製造方法を説明するための断面図および斜視図である。 この発明の第1の実施形態により製造されるGaN系発光ダイオードの動作を説明するための斜視図である。 この発明の第1の実施形態により製造されるGaN系発光ダイオードの動作を説明するための斜視図である。 この発明の第1の実施形態によるGaN系発光ダイオードの製造方法において用いるサファイア基板を示す略線図である。 この発明の第1の実施形態によるGaN系発光ダイオードの製造方法におけるサファイア基板上のGaN層の成長の様子を説明するための略線図である。 この発明の第1の実施形態によるGaN系発光ダイオードの製造方法においてサファイア基板上に成長させたGaN層の結晶欠陥分布を示す略線図である。 この発明の第1の実施形態により製造されるGaN系発光ダイオードの光取り出し効率向上のための最適化条件を説明するための略線図である。 この発明の第2の実施形態によるGaN系発光ダイオードの製造方法を説明するための断面図である。 この発明の第1の実施形態により製造されるGaN系発光ダイオードを示す斜視図である。 この発明の第5の実施形態による発光ダイオードバックライトの製造方法を説明するための断面図である。 この発明の第5の実施形態による発光ダイオードバックライトの製造方法を説明するための斜視図である。 この発明の第5の実施形態による発光ダイオードバックライトの製造方法を説明するための斜視図である。 従来の凹凸加工基板上へのGaN系半導体層の成長方法を説明するための断面図である。 図15に示す従来の成長方法により得られるGaN系半導体層の欠陥密度分布を説明するための断面図である。 図15に示す従来のGaN系半導体層の成長方法の課題を説明するための斜視図である。 図15に示す従来のGaN系半導体層の成長方法の課題を説明するための斜視図である。
符号の説明
11…サファイア基板、11a…凹部、11b…凸部、12…n型GaN層、13…p型GaN層、14…n型GaN層、15…活性層、16…p型AlGaN層、17…p型GaN層、18…貫通転位、19…ピット、20…電極溝、21…p側電極、22…n側電極

Claims (19)

  1. 一主面に凹凸構造を有する基板と、
    上記基板上の第1の導電型の第1の窒化物系III−V族化合物半導体層と、
    上記第1の窒化物系III−V族化合物半導体層上の活性層と、
    上記活性層上の第2の導電型の第2の窒化物系III−V族化合物半導体層とを有し、
    上記第1の窒化物系III−V族化合物半導体層のうちの上記基板の凸部の上の第1の部分の欠陥密度は凹部の上の第2の部分の欠陥密度より高く、
    上記第1の窒化物系III−V族化合物半導体層の少なくとも一つの上記第1の部分に電流狭窄領域が設けられている
    ことを特徴とする発光ダイオード。
  2. 上記電流狭窄領域は第2の導電型またはアンドープであることを特徴とする請求項1記載の発光ダイオード。
  3. 上記電流狭窄領域は上記第1の窒化物系III−V族化合物半導体層の厚さ方向の全体にわたって設けられていることを特徴とする請求項1記載の発光ダイオード。
  4. 上記電流狭窄領域は上記第1の窒化物系III−V族化合物半導体層の厚さ方向の途中の深さまで設けられていることを特徴とする請求項1記載の発光ダイオード。
  5. 上記第1の窒化物系III−V族化合物半導体層と上記活性層との間に第1の導電型の第3の窒化物系III−V族化合物半導体層が設けられていることを特徴とする請求項1記載の発光ダイオード。
  6. 上記基板の上記第1の窒化物系III−V族化合物半導体層と反対側の主面から光を取り出すことを特徴とする請求項1記載の発光ダイオード。
  7. 上記基板の凹部および凸部は上記第1の窒化物系III−V族化合物半導体層の〈1−100〉方向に延在していることを特徴とする請求項1記載の発光ダイオード。
  8. 上記基板がサファイア基板、SiC基板、GaN基板またはこれらを組み合わせて積層させた複合基板であることを特徴とする請求項1記載の発光ダイオード。
  9. 上記第1の窒化物系III−V族化合物半導体層、上記活性層および上記第2の窒化物系III−V族化合物半導体層に、上記基板の上記凹部および上記凸部と交差する方向に延在する電極溝が設けられていることを特徴とする請求項7記載の発光ダイオード。
  10. 上記電極溝は少なくとも上記電流狭窄領域まで達していることを特徴とする請求項9記載の発光ダイオード。
  11. 上記第1の窒化物系III−V族化合物半導体層において、上記基板の凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲していることを特徴とする請求項1記載の発光ダイオード。
  12. 一主面に凹凸構造を有する基板の当該凹部に、その底面を底辺とする三角形の断面形状となる状態を経て第1の導電型の第4の窒化物系III−V族化合物半導体層を成長させることにより当該凹部を埋める工程と、
    上記第4の窒化物系III−V族化合物半導体層から上記基板上に第1の導電型の第5の窒化物系III−V族化合物半導体層を成長界面が完全に会合する前の状態まで横方向成長させ、続いて第2の導電型の第6の窒化物系III−V族化合物半導体層を成長界面が完全に会合するまで横方向成長させる工程と、
    上記第4の窒化物系III−V族化合物半導体層、上記第5の窒化物系III−V族化合物半導体層および上記第6の窒化物系III−V族化合物半導体層上に活性層および第2の導電型の第2の窒化物系III−V族化合物半導体層を順次成長させる工程と
    を有することを特徴とする発光ダイオードの製造方法。
  13. 上記第4の窒化物系III−V族化合物半導体層を成長させる際に、上記凹部の底面との界面から上記一主面に対して垂直方向に発生する転位が、上記三角形の断面形状となる状態の上記第4の窒化物系III−V族化合物半導体層の斜面またはその近傍に到達したとき、上記一主面に平行な方向に屈曲することを特徴とする請求項12記載の発光ダイオードの製造方法。
  14. 複数の発光ダイオードが集積された集積型発光ダイオードの製造方法において、
    一主面に凹凸構造を有する基板の当該凹部に、その底面を底辺とする三角形の断面形状となる状態を経て第1の導電型の第4の窒化物系III−V族化合物半導体層を成長させることにより当該凹部を埋める工程と、
    上記第4の窒化物系III−V族化合物半導体層から上記基板上に第1の導電型の第5の窒化物系III−V族化合物半導体層を成長界面が完全に会合する前の状態まで横方向成長させ、続いて第2の導電型の第6の窒化物系III−V族化合物半導体層を成長界面が完全に会合するまで横方向成長させる工程と、
    上記第4の窒化物系III−V族化合物半導体層、上記第5の窒化物系III−V族化合物半導体層および上記第6の窒化物系III−V族化合物半導体層上に活性層および第2の導電型の第2の窒化物系III−V族化合物半導体層を順次成長させる工程と
    を有することを特徴とする集積型発光ダイオードの製造方法。
  15. 複数の発光ダイオードが集積された集積型発光ダイオードにおいて、
    少なくとも一つの上記発光ダイオードが、
    一主面に凹凸構造を有する基板と、
    上記基板上の第1の導電型の第1の窒化物系III−V族化合物半導体層と、
    上記第1の窒化物系III−V族化合物半導体層上の活性層と、
    上記活性層上の第2の導電型の第2の窒化物系III−V族化合物半導体層とを有し、
    上記第1の窒化物系III−V族化合物半導体層のうちの上記基板の凸部の上の第1の部分の欠陥密度は凹部の上の第2の部分の欠陥密度より高く、
    上記第1の窒化物系III−V族化合物半導体層の少なくとも一つの上記第1の部分に電流狭窄領域が設けられている
    ことを特徴とする集積型発光ダイオード。
  16. 赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオードバックライトにおいて、
    上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
    一主面に凹凸構造を有する基板と、
    上記基板上の第1の導電型の第1の窒化物系III−V族化合物半導体層と、
    上記第1の窒化物系III−V族化合物半導体層上の活性層と、
    上記活性層上の第2の導電型の第2の窒化物系III−V族化合物半導体層とを有し、
    上記第1の窒化物系III−V族化合物半導体層のうちの上記基板の凸部の上の第1の部分の欠陥密度は凹部の上の第2の部分の欠陥密度より高く、
    上記第1の窒化物系III−V族化合物半導体層の少なくとも一つの上記第1の部分に電流狭窄領域が設けられている
    ことを特徴とする発光ダイオードバックライト。
  17. 赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオード照明装置において、
    上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
    一主面に凹凸構造を有する基板と、
    上記基板上の第1の導電型の第1の窒化物系III−V族化合物半導体層と、
    上記第1の窒化物系III−V族化合物半導体層上の活性層と、
    上記活性層上の第2の導電型の第2の窒化物系III−V族化合物半導体層とを有し、
    上記第1の窒化物系III−V族化合物半導体層のうちの上記基板の凸部の上の第1の部分の欠陥密度は凹部の上の第2の部分の欠陥密度より高く、
    上記第1の窒化物系III−V族化合物半導体層の少なくとも一つの上記第1の部分に電流狭窄領域が設けられている
    ことを特徴とする発光ダイオード照明装置。
  18. 赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオードディスプレイにおいて、
    上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
    一主面に凹凸構造を有する基板と、
    上記基板上の第1の導電型の第1の窒化物系III−V族化合物半導体層と、
    上記第1の窒化物系III−V族化合物半導体層上の活性層と、
    上記活性層上の第2の導電型の第2の窒化物系III−V族化合物半導体層とを有し、
    上記第1の窒化物系III−V族化合物半導体層のうちの上記基板の凸部の上の第1の部分の欠陥密度は凹部の上の第2の部分の欠陥密度より高く、
    上記第1の窒化物系III−V族化合物半導体層の少なくとも一つの上記第1の部分に電流狭窄領域が設けられている
    ことを特徴とする発光ダイオードディスプレイ。
  19. 一つまたは複数の発光ダイオードを有する電子機器において、
    少なくとも一つの上記発光ダイオードが、
    一主面に凹凸構造を有する基板と、
    上記基板上の第1の導電型の第1の窒化物系III−V族化合物半導体層と、
    上記第1の窒化物系III−V族化合物半導体層上の活性層と、
    上記活性層上の第2の導電型の第2の窒化物系III−V族化合物半導体層とを有し、
    上記第1の窒化物系III−V族化合物半導体層のうちの上記基板の凸部の上の第1の部分の欠陥密度は凹部の上の第2の部分の欠陥密度より高く、
    上記第1の窒化物系III−V族化合物半導体層の少なくとも一つの上記第1の部分に電流狭窄領域が設けられている
    ことを特徴とする電子機器。
JP2005143019A 2005-05-16 2005-05-16 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器 Expired - Fee Related JP4735037B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005143019A JP4735037B2 (ja) 2005-05-16 2005-05-16 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005143019A JP4735037B2 (ja) 2005-05-16 2005-05-16 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器

Publications (2)

Publication Number Publication Date
JP2006319277A true JP2006319277A (ja) 2006-11-24
JP4735037B2 JP4735037B2 (ja) 2011-07-27

Family

ID=37539646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005143019A Expired - Fee Related JP4735037B2 (ja) 2005-05-16 2005-05-16 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器

Country Status (1)

Country Link
JP (1) JP4735037B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009118979A1 (ja) * 2008-03-28 2009-10-01 パナソニック株式会社 窒化物半導体発光装置
US8686457B2 (en) * 2006-12-21 2014-04-01 Nichia Corporation Method for manufacturing substrate for semiconductor light emitting element and semiconductor light emitting element using the same
WO2015194382A1 (ja) * 2014-06-17 2015-12-23 エルシード株式会社 発光素子の製造方法及び発光素子
JP5866044B1 (ja) * 2014-11-13 2016-02-17 エルシード株式会社 発光素子の製造方法及び発光素子
US9853183B2 (en) 2014-06-17 2017-12-26 El-Seed Corporation Method for manufacturing light emitting element and light emitting element

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156524A (ja) * 1998-09-14 2000-06-06 Matsushita Electronics Industry Corp 半導体装置、半導体基板とそれらの製造方法
JP2002305160A (ja) * 2001-04-06 2002-10-18 Sony Corp 化合物半導体基板の製造方法
JP2003133586A (ja) * 2001-10-30 2003-05-09 Hitachi Cable Ltd 発光ダイオード用エピタキシャルウェハ及び発光ダイオード並びにその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156524A (ja) * 1998-09-14 2000-06-06 Matsushita Electronics Industry Corp 半導体装置、半導体基板とそれらの製造方法
JP2002305160A (ja) * 2001-04-06 2002-10-18 Sony Corp 化合物半導体基板の製造方法
JP2003133586A (ja) * 2001-10-30 2003-05-09 Hitachi Cable Ltd 発光ダイオード用エピタキシャルウェハ及び発光ダイオード並びにその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8686457B2 (en) * 2006-12-21 2014-04-01 Nichia Corporation Method for manufacturing substrate for semiconductor light emitting element and semiconductor light emitting element using the same
US9054271B2 (en) 2006-12-21 2015-06-09 Nichia Corporation Method for manufacturing substrate for semiconductor light emitting element and semiconductor light emitting element using the same
WO2009118979A1 (ja) * 2008-03-28 2009-10-01 パナソニック株式会社 窒化物半導体発光装置
JPWO2009118979A1 (ja) * 2008-03-28 2011-07-21 パナソニック株式会社 窒化物半導体発光装置
US8283677B2 (en) 2008-03-28 2012-10-09 Panasonic Corporation Nitride semiconductor light-emitting device
WO2015194382A1 (ja) * 2014-06-17 2015-12-23 エルシード株式会社 発光素子の製造方法及び発光素子
US9853183B2 (en) 2014-06-17 2017-12-26 El-Seed Corporation Method for manufacturing light emitting element and light emitting element
JP5866044B1 (ja) * 2014-11-13 2016-02-17 エルシード株式会社 発光素子の製造方法及び発光素子

Also Published As

Publication number Publication date
JP4735037B2 (ja) 2011-07-27

Similar Documents

Publication Publication Date Title
JP5082278B2 (ja) 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系iii−v族化合物半導体の成長方法
JP2006339534A (ja) 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
JP2006324331A (ja) 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに窒化物系iii−v族化合物半導体の成長方法ならびに窒化物系iii−v族化合物半導体成長用基板ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器
KR101453563B1 (ko) 반도체층 성장 방법, 반도체 발광 소자 제조 방법, 반도체발광 소자 및 전자 장치
TWI317565B (en) Light emitting diode, method for manufacturing light emitting diode, integrated light emitting diode, method for manufacturing integrated light emitting diode, light emitting diode backlight, light emitting diode illumination device, light emitting diode
JP5084837B2 (ja) 深紫外線発光素子及びその製造方法
KR101350594B1 (ko) 발광 다이오드 및 그 제조 방법과 집적형 발광 다이오드 및그 제조 방법과 질화물계 ⅲ-ⅴ족 화합물 반도체의 성장방법과 질화물계 ⅲ-ⅴ족 화합물 반도체 성장용 기판과광원 셀 유닛과 광원 다이오드 백 라이트와 발광 다이오드조명 장치와 발광 다이오드 디스플레이와 전자 기기와 전자장치 및 그 제조 방법
JP4910608B2 (ja) 発光ダイオードの製造方法および電子装置の製造方法
JP5152121B2 (ja) 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系iii−v族化合物半導体の成長方法
JP5232969B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
JP4915218B2 (ja) 発光ダイオードの製造方法
US20090045434A1 (en) Gallium nitride-based compound semiconductor light-emitting device
JP2008172040A (ja) 半導体発光素子、半導体発光素子の製造方法、バックライト、ディスプレイおよび電子機器
JP2006190851A (ja) 集積型発光ダイオード、集積型発光ダイオードの製造方法、微小発光ダイオード、発光ダイオードディスプレイおよび発光ダイオード照明装置
JP2008130606A (ja) 半導体発光素子、半導体発光素子の製造方法、光源セルユニット、バックライト、照明装置、ディスプレイ、電子機器、半導体素子および半導体素子の製造方法
JP2011060917A (ja) 半導体発光素子
JP4735037B2 (ja) 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器
JP3951973B2 (ja) 窒化物半導体素子
JP5140979B2 (ja) AlGaInP系発光ダイオード、光源セルユニット、ディスプレイおよび電子機器
US8816354B2 (en) Group III nitride semiconductor light-emitting device and production method therefor
JP2005012063A (ja) 紫外発光素子およびその製造方法
JP2005252086A (ja) 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置
JP2006156802A (ja) Iii族窒化物半導体素子
JP2005167282A (ja) 窒化物半導体素子及びその製造方法
JP2007180111A (ja) 発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110411

R151 Written notification of patent or utility model registration

Ref document number: 4735037

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees