JP2006319277A - 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器 - Google Patents
発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器 Download PDFInfo
- Publication number
- JP2006319277A JP2006319277A JP2005143019A JP2005143019A JP2006319277A JP 2006319277 A JP2006319277 A JP 2006319277A JP 2005143019 A JP2005143019 A JP 2005143019A JP 2005143019 A JP2005143019 A JP 2005143019A JP 2006319277 A JP2006319277 A JP 2006319277A
- Authority
- JP
- Japan
- Prior art keywords
- nitride
- compound semiconductor
- semiconductor layer
- light emitting
- emitting diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
【解決手段】 凹凸加工を施したサファイア基板11の凹部11aに、その底面を底辺とする三角形の断面形状となる状態を経てn型GaN層12を成長させることによりこの凹部11aを埋めた後、このn型GaN層12から凸部11b上に横方向成長を行う。n型GaN層12の会合が起きる前にドーパントをp型ドーパントに切り替え、p型GaN層13が完全に会合するまで横方向成長を行う。このp型GaN層13を電流狭窄領域として用いる。n型GaN層12およびp型GaN層13上に、n型GaN層14、活性層15、p型AlGaN層16およびp型GaN層17を成長させて発光ダイオード構造を形成する。このGaN系発光ダイオードを用いて発光ダイオードバックライトなどを製造する。
【選択図】 図1
Description
この発明が解決しようとする他の課題は、上記のような発光ダイオードを用いた高性能の発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器を提供することである。
一主面に凹凸構造を有する基板と、
上記基板上の第1の導電型の第1の窒化物系III−V族化合物半導体層と、
上記第1の窒化物系III−V族化合物半導体層上の活性層と、
上記活性層上の第2の導電型の第2の窒化物系III−V族化合物半導体層とを有し、
上記第1の窒化物系III−V族化合物半導体層のうちの上記基板の凸部の上の第1の部分の欠陥密度は凹部の上の第2の部分の欠陥密度より高く、
上記第1の窒化物系III−V族化合物半導体層の少なくとも一つの上記第1の部分に電流狭窄領域が設けられている
ことを特徴とする発光ダイオードである。
なお、基板は、必要であれば除去してもよい。
第1〜第3の窒化物系III−V族化合物半導体層および活性層を構成する窒化物系III−V族化合物半導体層の成長方法としては、例えば、有機金属化学気相成長(MOCVD)、ハイドライド気相エピタキシャル成長あるいはハライド気相エピタキシャル成長(HVPE)、分子線エピタキシー(MBE)などの各種のエピタキシャル成長法を用いることができる。
一主面に凹凸構造を有する基板の当該凹部に、その底面を底辺とする三角形の断面形状となる状態を経て第1の導電型の第4の窒化物系III−V族化合物半導体層を成長させることにより当該凹部を埋める工程と、
上記第4の窒化物系III−V族化合物半導体層から上記基板上に第1の導電型の第5の窒化物系III−V族化合物半導体層を成長界面が完全に会合する前の状態まで横方向成長させ、続いて第2の導電型の第6の窒化物系III−V族化合物半導体層を成長界面が完全に会合するまで横方向成長させる工程と、
上記第4の窒化物系III−V族化合物半導体層、上記第5の窒化物系III−V族化合物半導体層および上記第6の窒化物系III−V族化合物半導体層上に活性層および第2の導電型の第2の窒化物系III−V族化合物半導体層を順次成長させる工程と
を有することを特徴とする発光ダイオードの製造方法である。
好適には、第4の窒化物系III−V族化合物半導体層を成長させる際に、基板の凹部の底面との界面から基板の一主面に対して垂直方向に発生する転位が、上記の三角形の断面形状となる状態の第4の窒化物系III−V族化合物半導体層の斜面またはその近傍に到達したとき、上記の一主面に平行な方向に屈曲する。
この第2の発明においては、その性質に反しない限り、第1の発明に関連して説明したことが成立する。
複数の発光ダイオードが集積された集積型発光ダイオードにおいて、
少なくとも一つの上記発光ダイオードが、
一主面に凹凸構造を有する基板と、
上記基板上の第1の導電型の第1の窒化物系III−V族化合物半導体層と、
上記第1の窒化物系III−V族化合物半導体層上の活性層と、
上記活性層上の第2の導電型の第2の窒化物系III−V族化合物半導体層とを有し、
上記第1の窒化物系III−V族化合物半導体層のうちの上記基板の凸部の上の第1の部分の欠陥密度は凹部の上の第2の部分の欠陥密度より高く、
上記第1の窒化物系III−V族化合物半導体層の少なくとも一つの上記第1の部分に電流狭窄領域が設けられている
ことを特徴とするものである。
複数の発光ダイオードが集積された集積型発光ダイオードの製造方法において、
一主面に凹凸構造を有する基板の当該凹部に、その底面を底辺とする三角形の断面形状となる状態を経て第1の導電型の第4の窒化物系III−V族化合物半導体層を成長させることにより当該凹部を埋める工程と、
上記第4の窒化物系III−V族化合物半導体層から上記基板上に第1の導電型の第5の窒化物系III−V族化合物半導体層を成長界面が完全に会合する前の状態まで横方向成長させ、続いて第2の導電型の第6の窒化物系III−V族化合物半導体層を成長界面が完全に会合するまで横方向成長させる工程と、
上記第4の窒化物系III−V族化合物半導体層、上記第5の窒化物系III−V族化合物半導体層および上記第6の窒化物系III−V族化合物半導体層上に活性層および第2の導電型の第2の窒化物系III−V族化合物半導体層を順次成長させる工程と
を有することを特徴とするものである。
第3および第4の発明においては、その性質に反しない限り、第1および第2の発明に関連して説明したことが成立する。
赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオードバックライトにおいて、
上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に凹凸構造を有する基板と、
上記基板上の第1の導電型の第1の窒化物系III−V族化合物半導体層と、
上記第1の窒化物系III−V族化合物半導体層上の活性層と、
上記活性層上の第2の導電型の第2の窒化物系III−V族化合物半導体層とを有し、
上記第1の窒化物系III−V族化合物半導体層のうちの上記基板の凸部の上の第1の部分の欠陥密度は凹部の上の第2の部分の欠陥密度より高く、
上記第1の窒化物系III−V族化合物半導体層の少なくとも一つの上記第1の部分に電流狭窄領域が設けられている
ことを特徴とするものである。
赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオード照明装置において、
上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に凹凸構造を有する基板と、
上記基板上の第1の導電型の第1の窒化物系III−V族化合物半導体層と、
上記第1の窒化物系III−V族化合物半導体層上の活性層と、
上記活性層上の第2の導電型の第2の窒化物系III−V族化合物半導体層とを有し、
上記第1の窒化物系III−V族化合物半導体層のうちの上記基板の凸部の上の第1の部分の欠陥密度は凹部の上の第2の部分の欠陥密度より高く、
上記第1の窒化物系III−V族化合物半導体層の少なくとも一つの上記第1の部分に電流狭窄領域が設けられている
ことを特徴とするものである。
赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオードディスプレイにおいて、
上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に凹凸構造を有する基板と、
上記基板上の第1の導電型の第1の窒化物系III−V族化合物半導体層と、
上記第1の窒化物系III−V族化合物半導体層上の活性層と、
上記活性層上の第2の導電型の第2の窒化物系III−V族化合物半導体層とを有し、
上記第1の窒化物系III−V族化合物半導体層のうちの上記基板の凸部の上の第1の部分の欠陥密度は凹部の上の第2の部分の欠陥密度より高く、
上記第1の窒化物系III−V族化合物半導体層の少なくとも一つの上記第1の部分に電流狭窄領域が設けられている
ことを特徴とするものである。
第5〜第7の発明において、赤色発光の発光ダイオードとしては、例えば、AlGaInP系半導体を用いたものを用いることができる。
一つまたは複数の発光ダイオードを有する電子機器において、
少なくとも一つの上記発光ダイオードが、
一主面に凹凸構造を有する基板と、
上記基板上の第1の導電型の第1の窒化物系III−V族化合物半導体層と、
上記第1の窒化物系III−V族化合物半導体層上の活性層と、
上記活性層上の第2の導電型の第2の窒化物系III−V族化合物半導体層とを有し、
上記第1の窒化物系III−V族化合物半導体層のうちの上記基板の凸部の上の第1の部分の欠陥密度は凹部の上の第2の部分の欠陥密度より高く、
上記第1の窒化物系III−V族化合物半導体層の少なくとも一つの上記第1の部分に電流狭窄領域が設けられている
ことを特徴とするものである。
図1〜図4はこの発明の第1の実施形態によるGaN系発光ダイオードの製造方法を工程順に示す。
この第1の実施形態においては、図1Aに示すように、まず、一主面に周期的な凹凸加工が施されたサファイア基板11を用意する。符号11aは凹部、11bは凸部を示す。凹部11aは長方形または逆台形の断面形状を有する。例えば、サファイア基板11の主面はc面またはc面から0.15°程度までオフした面、凹部11aはサファイア基板11の〈1−100〉方向に延在するストライプ形状である。このサファイア基板11の凹凸加工は、RIE法などにより行うことができる。これらの凹部11aおよび凸部11bの寸法などの詳細については後述する。
次に、成長条件を横方向成長が支配的となる条件に設定して成長を続けると、図2Aに示すように、n型GaN層12は凸部11b上に横方向成長により広がって行くが、隣接する凹部11aから成長したn型GaN層12同士が凸部11b上で接触する前、言い換えるとサファイア基板11がn型GaN層12により完全に覆われる前の状態で、ドーパントをn型不純物からp型不純物に切り替えて成長を続けることにより、図2Bに示すように、p型GaN層13が凸部11b上に横方向成長により広がって行き、遂にはp型GaN層13同士が凸部11bの中央部の上で会合して一体化する。このp型GaN層13は電流狭窄領域となるものである。後述のように、凸部11bの上に成長するこのp型GaN層13は、凸部11bの上に成長するn型GaN層12より欠陥密度(転位密度)が高い。
次に、p型AlGaN層16およびp型GaN層17のp型不純物を活性化するため、例えば、N2 とO2 との混合ガス(組成は例えばN2 が99%、O2 が1%)の雰囲気中において580〜620℃(例えば、600℃)の温度で熱処理を行う。ここで、N2 にO2 を混合することで活性化が起きやすくなる。この熱処理の時間は例えば40分〜2時間、一般的には60分程度である。熱処理の温度を比較的低くするのは、熱処理時の活性層15などの劣化を防止するためである。
次に、p型GaN層17上に、サファイア基板11の凹部11aと直交する方向に延在する所定幅のレジストパターン(図示せず)をリソグラフィーにより形成した後、このレジストパターンをマスクとして例えばRIE法により少なくともn型GaN層12およびp型GaN層13に達する深さまでエッチングすることにより、図4Aに示すように、凹部11aと直交する方向に延在する電極溝20を形成する。
必要に応じて、上述のようにして発光ダイオード構造が形成されたサファイア基板11をその裏面側から研削やラッピングすることにより厚さを減少させた後、このサファイア基板11のスクライビングを行い、バーを形成し、さらにこのバーのスクライビングを行うことでチップ化する。
2d≧Wg tanα
例えば、Wg =2.1μm、α=59度の場合にはd≧1.75μm、Wg =2μm、α=59度の場合にはd≧1.66μm、Wg =1.5μm、α=59度の場合にはd≧1.245μm、Wg =1.2μm、α=59度の場合にはd≧0.966μmとする。ただし、いずれの場合もd<5μmとするのが望ましい。
Ga(CH3 )3 (g)+3/2H2 (g)→Ga(g)+3CH4 (g)
NH3 (g)→(1−α)NH3 (g)+α/2N2 (g)+3α/2H2 (g)
Ga(g)+NH3 (g)=GaN(s)+3/2H2 (g)
なる反応式で表現されるように、NH3 とGaとが直接反応することで起きる。この際、H2 ガスが発生するが、このH2 ガスは結晶成長とは逆の作用、すなわちエッチング作用をする。図1BおよびCに示す工程では、従来の平坦な基板上でのGaNの成長では行わない条件、すなわちエッチング作用を高め、成長しにくい条件(V/III比を高める)を用いることにより、凸部11bでの成長を抑制する。一方、凹部11aの内部では、このエッチング作用が弱まるので、結晶成長が起きる。さらに、従来は、成長結晶表面の平坦性を向上させるため、横方向成長の度合いが高まる条件(より高温)で成長させるが、この第1の実施形態においては、貫通転位をサファイア基板11の主面に平行な方向に屈曲させることにより低減させたり、より早期に凹部11aの内部をn型GaN層12で埋めたりする目的で、既に述べたように従来より低温(例えば、1050±50℃)で成長させる。
(d/sinγ)/((Wt +Wg )+d/tanγ)
を最大化することが有効である。例えば、d=1μm、Wt +Wg =4μmの場合には、γ=69度で斜面面積比は0.24となる。
この第2の実施形態においては、図11に示すように、p型GaN層13の横方向成長を開始させる部位が、第1の実施形態と異なる。具体的には、隣接する凹部11aから成長したn型GaN層12同士が凸部11b上で接触した後、完全に会合する前に、ドーパントをn型不純物からp型不純物に切り替えて成長を続け、p型GaN層13を凸部11b上に横方向成長させ、凸部11bの中央部の上で完全に会合させて一体化させる。
図12に、p側電極21およびn側電極22を形成した状態のGaN系発光ダイオードを示す。
上記以外のことは第1の実施形態と同様であるので、説明を省略する。
この第2の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
この第3の実施形態においては、第1の実施形態におけるp型GaN層13の代わりにアンドープGaN層を成長させる。この場合、隣接する凹部11aから成長したn型GaN層12同士が凸部11b上で接触する前、言い換えるとサファイア基板11がn型GaN層12により完全に覆われる前の状態で、ドーパントの供給を停止して成長を続けることにより、アンドープGaN層が凸部11b上に横方向成長により広がって行き、遂にはアンドープGaN層同士が凸部11bの中央部の上で会合して一体化する。
上記以外のことは、第1の実施形態と同様であるので、説明を省略する。
この第3の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
この第4の実施形態においては、第2の実施形態におけるp型GaN層13の代わりにアンドープGaN層を成長させる。この場合、隣接する凹部11aから成長したn型GaN層12同士が凸部11b上で接触した後、完全に会合する前に、ドーパントの供給を停止して成長を続け、アンドープGaN層を凸部11b上に横方向成長させ、凸部11bの中央部の上で完全に会合させて一体化させる。
上記以外のことは、第1の実施形態と同様であるので、説明を省略する。
この第4の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
この第5の実施形態においては、第1の実施形態による方法により得られる青色発光のGaN系発光ダイオードおよび緑色発光のGaN系発光ダイオードに加え、別途用意する赤色発光のAlGaInP系発光ダイオードを用いて発光ダイオードバックライトを製造する場合について説明する。
第1の実施形態による方法によりサファイア基板11上に青色発光のGaN系発光ダイオード構造を形成し、さらにp側電極21およびn側電極22上にそれぞれバンプ(図示せず)を形成した後、これをチップ化することによりフリップチップの形で青色発光のGaN系発光ダイオードを得る。同様にして、緑色発光のGaN系発光ダイオードをフリップチップの形で得る。一方、赤色発光のAlGaInP系発光ダイオードとしては、n型GaAs基板上にAlGaInP系半導体層を積層してダイオード構造を形成し、その上部にp側電極を形成するとともに、n型GaAs基板の裏面にn側電極を形成した一般的なものをチップの形で用いるものとする。
この発光ダイオードバックライトは、例えば液晶パネルのバックライトに用いて好適なものである。
例えば、上述の第1〜第5の実施形態において挙げた数値、材料、ドーパント、構造、形状、基板、原料、プロセス、凹部11aの方位などはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、材料、ドーパント、構造、形状、基板、原料、プロセス、凹部11aの方位などを用いてもよい。
また、凹部11aの延在方向は、n型GaN層12の〈1−100〉方向だけでなく、n型GaN層12のc軸方向であってもよい。
Claims (19)
- 一主面に凹凸構造を有する基板と、
上記基板上の第1の導電型の第1の窒化物系III−V族化合物半導体層と、
上記第1の窒化物系III−V族化合物半導体層上の活性層と、
上記活性層上の第2の導電型の第2の窒化物系III−V族化合物半導体層とを有し、
上記第1の窒化物系III−V族化合物半導体層のうちの上記基板の凸部の上の第1の部分の欠陥密度は凹部の上の第2の部分の欠陥密度より高く、
上記第1の窒化物系III−V族化合物半導体層の少なくとも一つの上記第1の部分に電流狭窄領域が設けられている
ことを特徴とする発光ダイオード。 - 上記電流狭窄領域は第2の導電型またはアンドープであることを特徴とする請求項1記載の発光ダイオード。
- 上記電流狭窄領域は上記第1の窒化物系III−V族化合物半導体層の厚さ方向の全体にわたって設けられていることを特徴とする請求項1記載の発光ダイオード。
- 上記電流狭窄領域は上記第1の窒化物系III−V族化合物半導体層の厚さ方向の途中の深さまで設けられていることを特徴とする請求項1記載の発光ダイオード。
- 上記第1の窒化物系III−V族化合物半導体層と上記活性層との間に第1の導電型の第3の窒化物系III−V族化合物半導体層が設けられていることを特徴とする請求項1記載の発光ダイオード。
- 上記基板の上記第1の窒化物系III−V族化合物半導体層と反対側の主面から光を取り出すことを特徴とする請求項1記載の発光ダイオード。
- 上記基板の凹部および凸部は上記第1の窒化物系III−V族化合物半導体層の〈1−100〉方向に延在していることを特徴とする請求項1記載の発光ダイオード。
- 上記基板がサファイア基板、SiC基板、GaN基板またはこれらを組み合わせて積層させた複合基板であることを特徴とする請求項1記載の発光ダイオード。
- 上記第1の窒化物系III−V族化合物半導体層、上記活性層および上記第2の窒化物系III−V族化合物半導体層に、上記基板の上記凹部および上記凸部と交差する方向に延在する電極溝が設けられていることを特徴とする請求項7記載の発光ダイオード。
- 上記電極溝は少なくとも上記電流狭窄領域まで達していることを特徴とする請求項9記載の発光ダイオード。
- 上記第1の窒化物系III−V族化合物半導体層において、上記基板の凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲していることを特徴とする請求項1記載の発光ダイオード。
- 一主面に凹凸構造を有する基板の当該凹部に、その底面を底辺とする三角形の断面形状となる状態を経て第1の導電型の第4の窒化物系III−V族化合物半導体層を成長させることにより当該凹部を埋める工程と、
上記第4の窒化物系III−V族化合物半導体層から上記基板上に第1の導電型の第5の窒化物系III−V族化合物半導体層を成長界面が完全に会合する前の状態まで横方向成長させ、続いて第2の導電型の第6の窒化物系III−V族化合物半導体層を成長界面が完全に会合するまで横方向成長させる工程と、
上記第4の窒化物系III−V族化合物半導体層、上記第5の窒化物系III−V族化合物半導体層および上記第6の窒化物系III−V族化合物半導体層上に活性層および第2の導電型の第2の窒化物系III−V族化合物半導体層を順次成長させる工程と
を有することを特徴とする発光ダイオードの製造方法。 - 上記第4の窒化物系III−V族化合物半導体層を成長させる際に、上記凹部の底面との界面から上記一主面に対して垂直方向に発生する転位が、上記三角形の断面形状となる状態の上記第4の窒化物系III−V族化合物半導体層の斜面またはその近傍に到達したとき、上記一主面に平行な方向に屈曲することを特徴とする請求項12記載の発光ダイオードの製造方法。
- 複数の発光ダイオードが集積された集積型発光ダイオードの製造方法において、
一主面に凹凸構造を有する基板の当該凹部に、その底面を底辺とする三角形の断面形状となる状態を経て第1の導電型の第4の窒化物系III−V族化合物半導体層を成長させることにより当該凹部を埋める工程と、
上記第4の窒化物系III−V族化合物半導体層から上記基板上に第1の導電型の第5の窒化物系III−V族化合物半導体層を成長界面が完全に会合する前の状態まで横方向成長させ、続いて第2の導電型の第6の窒化物系III−V族化合物半導体層を成長界面が完全に会合するまで横方向成長させる工程と、
上記第4の窒化物系III−V族化合物半導体層、上記第5の窒化物系III−V族化合物半導体層および上記第6の窒化物系III−V族化合物半導体層上に活性層および第2の導電型の第2の窒化物系III−V族化合物半導体層を順次成長させる工程と
を有することを特徴とする集積型発光ダイオードの製造方法。 - 複数の発光ダイオードが集積された集積型発光ダイオードにおいて、
少なくとも一つの上記発光ダイオードが、
一主面に凹凸構造を有する基板と、
上記基板上の第1の導電型の第1の窒化物系III−V族化合物半導体層と、
上記第1の窒化物系III−V族化合物半導体層上の活性層と、
上記活性層上の第2の導電型の第2の窒化物系III−V族化合物半導体層とを有し、
上記第1の窒化物系III−V族化合物半導体層のうちの上記基板の凸部の上の第1の部分の欠陥密度は凹部の上の第2の部分の欠陥密度より高く、
上記第1の窒化物系III−V族化合物半導体層の少なくとも一つの上記第1の部分に電流狭窄領域が設けられている
ことを特徴とする集積型発光ダイオード。 - 赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオードバックライトにおいて、
上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に凹凸構造を有する基板と、
上記基板上の第1の導電型の第1の窒化物系III−V族化合物半導体層と、
上記第1の窒化物系III−V族化合物半導体層上の活性層と、
上記活性層上の第2の導電型の第2の窒化物系III−V族化合物半導体層とを有し、
上記第1の窒化物系III−V族化合物半導体層のうちの上記基板の凸部の上の第1の部分の欠陥密度は凹部の上の第2の部分の欠陥密度より高く、
上記第1の窒化物系III−V族化合物半導体層の少なくとも一つの上記第1の部分に電流狭窄領域が設けられている
ことを特徴とする発光ダイオードバックライト。 - 赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオード照明装置において、
上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に凹凸構造を有する基板と、
上記基板上の第1の導電型の第1の窒化物系III−V族化合物半導体層と、
上記第1の窒化物系III−V族化合物半導体層上の活性層と、
上記活性層上の第2の導電型の第2の窒化物系III−V族化合物半導体層とを有し、
上記第1の窒化物系III−V族化合物半導体層のうちの上記基板の凸部の上の第1の部分の欠陥密度は凹部の上の第2の部分の欠陥密度より高く、
上記第1の窒化物系III−V族化合物半導体層の少なくとも一つの上記第1の部分に電流狭窄領域が設けられている
ことを特徴とする発光ダイオード照明装置。 - 赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオードディスプレイにおいて、
上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に凹凸構造を有する基板と、
上記基板上の第1の導電型の第1の窒化物系III−V族化合物半導体層と、
上記第1の窒化物系III−V族化合物半導体層上の活性層と、
上記活性層上の第2の導電型の第2の窒化物系III−V族化合物半導体層とを有し、
上記第1の窒化物系III−V族化合物半導体層のうちの上記基板の凸部の上の第1の部分の欠陥密度は凹部の上の第2の部分の欠陥密度より高く、
上記第1の窒化物系III−V族化合物半導体層の少なくとも一つの上記第1の部分に電流狭窄領域が設けられている
ことを特徴とする発光ダイオードディスプレイ。 - 一つまたは複数の発光ダイオードを有する電子機器において、
少なくとも一つの上記発光ダイオードが、
一主面に凹凸構造を有する基板と、
上記基板上の第1の導電型の第1の窒化物系III−V族化合物半導体層と、
上記第1の窒化物系III−V族化合物半導体層上の活性層と、
上記活性層上の第2の導電型の第2の窒化物系III−V族化合物半導体層とを有し、
上記第1の窒化物系III−V族化合物半導体層のうちの上記基板の凸部の上の第1の部分の欠陥密度は凹部の上の第2の部分の欠陥密度より高く、
上記第1の窒化物系III−V族化合物半導体層の少なくとも一つの上記第1の部分に電流狭窄領域が設けられている
ことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005143019A JP4735037B2 (ja) | 2005-05-16 | 2005-05-16 | 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005143019A JP4735037B2 (ja) | 2005-05-16 | 2005-05-16 | 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006319277A true JP2006319277A (ja) | 2006-11-24 |
JP4735037B2 JP4735037B2 (ja) | 2011-07-27 |
Family
ID=37539646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005143019A Expired - Fee Related JP4735037B2 (ja) | 2005-05-16 | 2005-05-16 | 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4735037B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009118979A1 (ja) * | 2008-03-28 | 2009-10-01 | パナソニック株式会社 | 窒化物半導体発光装置 |
US8686457B2 (en) * | 2006-12-21 | 2014-04-01 | Nichia Corporation | Method for manufacturing substrate for semiconductor light emitting element and semiconductor light emitting element using the same |
WO2015194382A1 (ja) * | 2014-06-17 | 2015-12-23 | エルシード株式会社 | 発光素子の製造方法及び発光素子 |
JP5866044B1 (ja) * | 2014-11-13 | 2016-02-17 | エルシード株式会社 | 発光素子の製造方法及び発光素子 |
US9853183B2 (en) | 2014-06-17 | 2017-12-26 | El-Seed Corporation | Method for manufacturing light emitting element and light emitting element |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000156524A (ja) * | 1998-09-14 | 2000-06-06 | Matsushita Electronics Industry Corp | 半導体装置、半導体基板とそれらの製造方法 |
JP2002305160A (ja) * | 2001-04-06 | 2002-10-18 | Sony Corp | 化合物半導体基板の製造方法 |
JP2003133586A (ja) * | 2001-10-30 | 2003-05-09 | Hitachi Cable Ltd | 発光ダイオード用エピタキシャルウェハ及び発光ダイオード並びにその製造方法 |
-
2005
- 2005-05-16 JP JP2005143019A patent/JP4735037B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000156524A (ja) * | 1998-09-14 | 2000-06-06 | Matsushita Electronics Industry Corp | 半導体装置、半導体基板とそれらの製造方法 |
JP2002305160A (ja) * | 2001-04-06 | 2002-10-18 | Sony Corp | 化合物半導体基板の製造方法 |
JP2003133586A (ja) * | 2001-10-30 | 2003-05-09 | Hitachi Cable Ltd | 発光ダイオード用エピタキシャルウェハ及び発光ダイオード並びにその製造方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8686457B2 (en) * | 2006-12-21 | 2014-04-01 | Nichia Corporation | Method for manufacturing substrate for semiconductor light emitting element and semiconductor light emitting element using the same |
US9054271B2 (en) | 2006-12-21 | 2015-06-09 | Nichia Corporation | Method for manufacturing substrate for semiconductor light emitting element and semiconductor light emitting element using the same |
WO2009118979A1 (ja) * | 2008-03-28 | 2009-10-01 | パナソニック株式会社 | 窒化物半導体発光装置 |
JPWO2009118979A1 (ja) * | 2008-03-28 | 2011-07-21 | パナソニック株式会社 | 窒化物半導体発光装置 |
US8283677B2 (en) | 2008-03-28 | 2012-10-09 | Panasonic Corporation | Nitride semiconductor light-emitting device |
WO2015194382A1 (ja) * | 2014-06-17 | 2015-12-23 | エルシード株式会社 | 発光素子の製造方法及び発光素子 |
US9853183B2 (en) | 2014-06-17 | 2017-12-26 | El-Seed Corporation | Method for manufacturing light emitting element and light emitting element |
JP5866044B1 (ja) * | 2014-11-13 | 2016-02-17 | エルシード株式会社 | 発光素子の製造方法及び発光素子 |
Also Published As
Publication number | Publication date |
---|---|
JP4735037B2 (ja) | 2011-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5082278B2 (ja) | 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系iii−v族化合物半導体の成長方法 | |
JP2006339534A (ja) | 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器 | |
JP2006324331A (ja) | 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに窒化物系iii−v族化合物半導体の成長方法ならびに窒化物系iii−v族化合物半導体成長用基板ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器 | |
KR101453563B1 (ko) | 반도체층 성장 방법, 반도체 발광 소자 제조 방법, 반도체발광 소자 및 전자 장치 | |
TWI317565B (en) | Light emitting diode, method for manufacturing light emitting diode, integrated light emitting diode, method for manufacturing integrated light emitting diode, light emitting diode backlight, light emitting diode illumination device, light emitting diode | |
JP5084837B2 (ja) | 深紫外線発光素子及びその製造方法 | |
KR101350594B1 (ko) | 발광 다이오드 및 그 제조 방법과 집적형 발광 다이오드 및그 제조 방법과 질화물계 ⅲ-ⅴ족 화합물 반도체의 성장방법과 질화물계 ⅲ-ⅴ족 화합물 반도체 성장용 기판과광원 셀 유닛과 광원 다이오드 백 라이트와 발광 다이오드조명 장치와 발광 다이오드 디스플레이와 전자 기기와 전자장치 및 그 제조 방법 | |
JP4910608B2 (ja) | 発光ダイオードの製造方法および電子装置の製造方法 | |
JP5152121B2 (ja) | 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系iii−v族化合物半導体の成長方法 | |
JP5232969B2 (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法 | |
JP4915218B2 (ja) | 発光ダイオードの製造方法 | |
US20090045434A1 (en) | Gallium nitride-based compound semiconductor light-emitting device | |
JP2008172040A (ja) | 半導体発光素子、半導体発光素子の製造方法、バックライト、ディスプレイおよび電子機器 | |
JP2006190851A (ja) | 集積型発光ダイオード、集積型発光ダイオードの製造方法、微小発光ダイオード、発光ダイオードディスプレイおよび発光ダイオード照明装置 | |
JP2008130606A (ja) | 半導体発光素子、半導体発光素子の製造方法、光源セルユニット、バックライト、照明装置、ディスプレイ、電子機器、半導体素子および半導体素子の製造方法 | |
JP2011060917A (ja) | 半導体発光素子 | |
JP4735037B2 (ja) | 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器 | |
JP3951973B2 (ja) | 窒化物半導体素子 | |
JP5140979B2 (ja) | AlGaInP系発光ダイオード、光源セルユニット、ディスプレイおよび電子機器 | |
US8816354B2 (en) | Group III nitride semiconductor light-emitting device and production method therefor | |
JP2005012063A (ja) | 紫外発光素子およびその製造方法 | |
JP2005252086A (ja) | 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置 | |
JP2006156802A (ja) | Iii族窒化物半導体素子 | |
JP2005167282A (ja) | 窒化物半導体素子及びその製造方法 | |
JP2007180111A (ja) | 発光装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080507 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110411 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4735037 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |