JP3659201B2 - 半導体発光素子、画像表示装置、照明装置及び半導体発光素子の製造方法 - Google Patents
半導体発光素子、画像表示装置、照明装置及び半導体発光素子の製造方法 Download PDFInfo
- Publication number
- JP3659201B2 JP3659201B2 JP2001211366A JP2001211366A JP3659201B2 JP 3659201 B2 JP3659201 B2 JP 3659201B2 JP 2001211366 A JP2001211366 A JP 2001211366A JP 2001211366 A JP2001211366 A JP 2001211366A JP 3659201 B2 JP3659201 B2 JP 3659201B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- semiconductor light
- substrate
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
Description
【０００１】
【発明の属する技術分野】
本発明は第１導電型層、活性層、第２導電型層を積層させたダブルへテロ構造を有する半導体発光素子、画像表示装置、照明装置、及び半導体発光素子の製造方法に関し、特に光取り出し効率の良い半導体発光素子とその製造方法に関する。
【０００２】
【従来の技術】
半導体発光素子の輝度を上げるためには種々の方法が行なわれている。大きく分けて、素子自体の入力電流に対する発光量を上げる方法と発生した光を効率良く素子外部に取り出す光取り出し効率を上げる方法が挙げられる。前者は、結晶層を構成する材料、結晶構造、結晶成長性の良し悪しやそれら結晶層の組み合わせおよび製造プロセスに負うところが大きい。後者は、素子の構造やその素子を装置基板に搭載したときの構造による光の反射等を検討し、発生した光を減衰させずに漏れなく素子外部に取り出すところが重要になる。
【０００３】
特に後者について、半導体発光素子の内部の発光領域で発生した光は、外部に光を取り出す面に対して入射角が大きいと全反射によって外部に光を取り出すことができない。素子をパッケージングしたとき境界面で全反射される光をパッケージ内の内部ミラーで再度反射させて外部に取り出す方法や半導体発光素子から発生した光を角度調整されたパッケージ内の内部ミラーで直接反射して外部に取り出す方法などが採られている。例えば、結晶成長基板に対して平行な面に結晶層を成長させたプレーナ型と呼ばれる構造を有する半導体発光素子では、全反射による光取り出し効率の低下を抑制するために、パッケージに含まれる外部ミラーによって発光領域である結晶層に対してランダムな方向に発生する光を一方向に揃える方法が採られる場合もある。
【０００４】
上記以外にも光取り出し効率を増強する方法が提供されており、例えば、発光領域を含む半導体発光素子本体と、前記素子とは別に光反射部を具備した素子マウント部から成る発光素子も知られている（特開平９−５１１２４号公報）。
【０００５】
一方、パッケージに備えられた反射ミラー等で発生した光の角度調整を行なうのではなく、素子内部の電極を利用する半導体発光素子も近年提案されている。一例として、窒化ガリウム系化合物半導体を結晶層の材料として用いた外形がピラミッド型の半導体発光素子が挙げられる。前記素子では、素子自体の入力電流に対する発光量を上げると同時に、パッケージ構造に依らない素子自体における光取り出し効率の増強を実現している。
【０００６】
【発明が解決しようとする課題】
ところで、特定の結晶面を持った平坦な基板主面にエピタキシャル成長によって結晶を成長させて作成する半導体発光素子では、基板と結晶層の境界面は平坦であり、基板と素子が接合していた素子側の面である結晶層の下側の面が光の取り出し面になる場合には、発生した光のうち全反射によって外部に取り出せない光も存在し、光取り出し効率を上げることができない。
【０００７】
さらに、発光領域を含む素子本体以外に、光の進路を一方向に揃えるための光制御板などを必要とする面状の画像表示装置を作成した場合は、微小化した素子を配列して素子毎の発光を制御して解像度の高い画像を表示させることが困難になる。
【０００８】
よって、発光領域からランダムな方向に発生する光のうち、素子内部から外部への光取り出し面における全反射によって素子外部に取り出すことができない光を減らし、素子から外部への光取り出し効率を上げることによって、素子サイズを変えずに高輝度の素子を作成、若しくは素子サイズを小型化し、素子を配列して成る画像表示装置や照明装置をさらに高性能化することが望まれている。
【０００９】
特に、ピラミッド型の半導体発光素子では、素子内部の光発生領域から種々の方向に向かって発生する光を傾斜面に形成された電極で多重反射し光の取り出し効率を向上させている。しかし、電極を形成している傾斜面が光取り出し面に対して一定の角度でしかなく、全反射されてしまう角度で平坦な光取り出し面に入射する光が依然として存在する。その結果、更に光取り出し効率を上げることができず、素子の性能が十分に発揮されないことになる。よって、本発明は製造工程を増加させることなく、半導体発光素子の光取り出し効率を高め、同時に該素子の小型化を可能にする半導体発光素子とその製造方法を提供することを目的とする。さらに、本発明は前記半導体発光素子を複数配列して作製される高性能の画像表示装置と照明装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明の半導体発光素子は、基板上に結晶成長層を形成し、前記結晶成長層の上側に第１導電型層、活性層、及び第２導電型層からなる結晶層が設けられ、前記結晶成長層の下側の面は前記基板にエネルギービームを照射して前記基板を剥離することにより形成された凹凸を有していることによって、素子内部で発生する光が前記結晶成長層の下側の面で全反射されることを抑制し、同時に光散乱されることによって光取り出し効率を向上させることを特徴とする。
【００１１】
結晶成長層の下側の面に形成される凹凸は、エネルギービームを照射して基板を剥離することにより形成することが可能である。また、凹凸を有する基板上に結晶成長層を成長させた後、前記基板から半導体発光素子を分離することによって結晶成長層の下側の面に凹凸を形成することもできる。
【００１２】
また、本発明の半導体発光素子の一例として、ウルツ鉱型の結晶構造を有する窒化物半導体を用いて結晶層を構成することができる。さらに前記結晶層の下側に形成された凹凸によって光取りだし効率を増強することができ、その性能を十分に発揮することができる。
【００１３】
また、本発明は、上述の形状を有する素子に限らず結晶層の面が平坦であることに起因する全反射によって光取り出し効率を上げることができない構造を有する半導体発光素子のいずれにも好適な製造方法である。さらに、該素子が複数個配列され、信号に応じて各素子が発光するように構成された構造を有する画像表示装置や照明装置を構成することができる。
【００１４】
【発明の実施の形態】
本発明は、半導体発光素子、画像表示装置、照明装置及び半導体発光素子の製造方法に関する。詳しくは、半導体発光素子の結晶成長層の結晶層を成長させる面と反対側の面に凹凸を形成することによって、光取り出し効率を増強することができる半導体発光素子とその製造方法に関する。
【００１５】
本発明の半導体発光素子は、基板上に結晶成長層が形成され、前記結晶成長層の上側に第１導電型層、活性層、及び第２導電型層からなる結晶層が設けられ、前記結晶層の下側の面は前記基板にエネルギービームを照射して前記基板を剥離することにより形成された凹凸を有していることを特徴とする。前記結晶層は基板の主面に対して平行に成長させてなる結晶層でも、前記基板主面に対して傾斜している傾斜結晶層であってもよい。本実施形態では、基板主面に対して傾斜した傾斜結晶面を有する半導体発光素子を例に挙げて説明する。
【００１６】
本発明に用いられる基板は、種々のものを使用できるが、特に基板の主面に対して傾斜した傾斜結晶面を有する結晶層を形成する場合に適用なものを例示すると、サファイア（Ａｌ２Ｏ３、Ａ面、Ｒ面、Ｃ面を含む。）、ＳｉＣ（６Ｈ、４Ｈ、３Ｃを含む。）、ＧａＮ、Ｓｉ、ＺｎＳ、ＺｎＯ、ＡｌＮ、ＬｉＭｇＯ、ＧａＡｓ、ＭｇＡｌ２Ｏ４、ＩｎＡｌＧａＮなどからなる基板であり、好ましくはこれらの材料からなる六方晶系基板または立方晶系基板であり、より好ましくは六方晶系基板である。例えば、サファイア基板を用いる場合では、窒化ガリウム（ＧａＮ）系化合物半導体の材料を成長させる場合に多く利用されているＣ面を主面としたサファイア基板を用いることができる。この場合の基板主面としてのＣ面は、５乃至６度の範囲で傾いた面方位を含むものである。基板自体は製品としての発光素子には含まれない構造であり、製造の途中で素子部分を保持させるために使用され、完成前に取り外しされる構造である。
【００１７】
基板主面に対して傾斜した傾斜結晶面である結晶層は第１導電型層、活性層、及び第２導電型層からなる発光領域を形成可能な材料層であれば良く、特に限定されるものではないが、その中でもウルツ鉱型の結晶構造を有することが好ましい。このような結晶層としては、例えばIII族系化合物半導体やＢｅＭｇＺｎＣｄＳ系化合物半導体、ＢｅＭｇＺｎＣｄＯ系化合物半導体を用いることができ、更には窒化インジウム（ＩｎＮ）系化合物半導体、窒化インジウムガリウム（ＩｎＧａＮ）系化合物半導体、窒化アルミニウムガリウム（ＡｌＧａＮ）系化合物半導体を好ましくは形成でき、特に窒化ガリウム系化合物半導体などの窒化物半導体などが好ましい。また、傾斜結晶面は、Ｓ面や（１１−２２）面に対してそれぞれ５乃至６度の範囲で傾いた面方位を含むものである。
【００１８】
結晶層を形成する前に、下地成長層を基板上に形成することが好ましい。この下地成長層は例えば窒化ガリウム層や窒化アルミニウム層からなり、下地成長層は低温バッファ層と高温バッファ層との組み合わせ或いはバッファ層と結晶種として機能する結晶種層との組み合わせからなる構造であっても良い。
【００１９】
また、選択成長を用いて結晶成長を行うには結晶種層がないとバッファ層から形成する必要があるが、バッファ層から選択成長を行なった場合、成長の阻害された成長しなくても良い部分に成長が起こりやすくなる。従って、結晶種層を用いることで、成長が必要な領域に選択性良く結晶を成長させることができることになる。
【００２０】
本発明では、結晶層は基板の主面に対して傾斜した傾斜結晶面を有するが、特に、結晶層はＳ面または該Ｓ面に実質的に等価な面が略六角錐形状の斜面をそれぞれ構成する構造であっても良く、或いは、Ｓ面または該Ｓ面に実質的に等価な面が略六角錐台形状の斜面をそれぞれ構成すると共にＣ面または該Ｃ面に実質的に等価な面が前記略六角錐台形状の上平面部を構成する構造、所謂略六角錐台形状であっても良い。これら略六角錐形状や略六角錐台形状は、正確に六角錐であることを必要とせず、そのなかのいくつかの面が消失したようなものも含む。好適な一例において傾斜結晶面は六面で略対称となるように配設される。略対称とは、完全に対称形状になっている場合のほか、多少対称形状よりずれている場合も含む。また、結晶層の結晶面間の稜線は必ずしも直線でなくても良い。また、略六角錐形状や略六角錐台形状は直線状に延在された形状であっても良い。
【００２１】
具体的な選択成長法としては、そのような選択成長は下地成長層の一部を選択的に除去することを利用して行なわれたり、あるいは、選択的に前記下地成長層上にまたは前記下地成長層形成前に形成されたマスク層の開口された部分を利用して行なわれる。例えば、前記下地成長層がバッファ層と結晶種層とからなる場合、バッファ層上の結晶種層を点在する１０μｍ径程度の少領域に細分化し、それぞれの部分からの結晶成長によってＳ面等を有する結晶層を形成することが可能である。例えば、細分化された結晶種層は、発光素子として分離するためのマージンを見込んで離間するように配列することができ、個々の小領域としては、円形状、正方形状、六角形状、三角形状、矩形状、菱形及びこれらの変形形状などの形状にすることができる。下地成長層の上にマスク層を形成し、そのマスク層を選択的に開口して窓領域を形成することでも、選択成長が可能である。マスク層は例えば酸化シリコン層或いは窒化シリコン層によっても構成することができる。前述のような略六角錐台形状や略六角錐形状が直線状に延在された形状である場合、一方向を長手方向とするような角錐台や角錐形状はマスク層の窓領域を帯状にすることでも可能である。
【００２２】
また、選択成長マスクを用いて選択成長する場合であって、選択マスク開口部の上だけに成長する際には横方向成長が存在しないため、マイクロチャネルエピタキシーを用いて横方向成長させ窓領域より拡大した形状にすることが可能である。このようなマイクロチャネルエピタキシーを用いて横方向成長したほうが貫通転位を避けやすくなり、転位が減ることがわかっている。また、このような横方向成長により発光領域も増大し、さらに電流の均一化、電流集中の回避、及び電流密度の低減を図ることができる。
【００２３】
本発明における半導体発光素子は、基板の主面に対して傾斜した傾斜結晶面に平行な面内に延在する第１導電型層、活性層、及び第２導電型層を結晶層に形成する。第１導電型層はｐ型又はｎ型のクラッド層であり、第２導電型層はその反対の導電型である。例えばＳ面を構成する結晶層をシリコンドープの窒化ガリウム系化合物半導体層によって構成した場合では、ｎ型クラッド層をシリコンドープの窒化ガリウム系化合物半導体層によって構成し、その上にＩｎＧａＮ層を活性層として形成し、さらにその上にｐ型クラッド層としてマグネシウムドープの窒化ガリウム系化合物半導体層を形成してダブルへテロ構造をとることができる。活性層であるＩｎＧａＮ層をＡｌＧａＮ層で挟む構造とすることも可能である。また、活性層は単一のバルク活性層で構成することも可能であるが、単一量子井戸（ＳＱＷ）構造、二重量子井戸（ＤＱＷ）、多重量子井戸（ＭＱＷ）構造などの量子井戸構造を形成するものであっても良い。量子井戸構造には必要に応じて量子井戸を分離するための障壁層が併用される。活性層をＩｎＧａＮ層とした場合には、特に製造工程上も製造し易い構造となり、素子の発光特性を良くすることが出来る。さらに、このＩｎＧａＮ層は、窒素原子の脱離しにくい構造であるＳ面の上での成長では特に結晶化しやすくしかも結晶性はも良くなり、発光効率を上げることができる。
【００２４】
なお、窒化物半導体はノンドープでも結晶中にできる窒素空孔のためにｎ型となる性質があるが、通常Ｓｉ、Ｇｅ、Ｓｅ、などのドナー不純物を結晶成長中にドープすることで、キャリア濃度の好ましいｎ型とすることがきる。また、窒化物半導体をｐ型とするには、結晶中にＭｇ、Ｚｎ、Ｃ、Ｂｅ、Ｃａ、Ｂａなどのアクセプター不純物をドープすることによって得られるが、高キャリア濃度のｐ層を得るためには、アクセプター不純物のドープ後、窒素、アルゴンなどの不活性ガス雰囲気で４００℃以上でアニールリングを行なうことが好ましく、電子線照射などより活性化する方法もあり、マイクロ波照射、光照射などで活性化する方法もある。
【００２５】
これら第１導電型層、活性層、及び第２導電型層は基板の主面に対して傾斜した傾斜結晶面に平行な面内に延在されるが、このような面内への延在は傾斜結晶面が形成されているところで続けて結晶成長させれば容易に行なうことができる。結晶層が略六角錐形状や略六角錐台形状となり、各傾斜結晶面がＳ面とされる場合では、第１導電型層、活性層、及び第２導電型層からなる発光領域を全部または一部のＳ面上に形成することができる。略六角錐台形状の場合には、基板主面に平行な上面上にも第１導電型層、活性層、及び第２導電型層を形成できる。傾斜したＳ面を利用して発光させることで、平行平板では多重反射により光が減衰していくが、傾いた面があると光は多重反射の影響を免れて半導体の外に出ることができるという利点がある。第１導電型層すなわちクラッド層はＳ面を構成する結晶層と同じ材料で同じ導電型とすることができ、Ｓ面を構成する結晶層を形成した後、連続的に濃度を調整しながら形成することもでき、また他の例として、Ｓ面の構成する結晶層の一部が第１導電型層として機能する構造であっても良い。また、基板に対して面が垂直でないほうが光取り出し効率が改善されることになる。
【００２６】
上記の半導体発光素子では、傾斜した傾斜結晶面の結晶性の良さを利用して、発光効率を高めることができる。このように活性層の面積を大きなものとすることで、素子の発光する面積が大きくなり、それだけで電流密度を低減することができる。また、活性層の面積を大きくとることで、輝度飽和の低減に役立ち、これにより発光効率をあげることができる。
【００２７】
六角錐状の結晶層を考えた場合、Ｓ面の特に頂点近くの部分がステップの状態が悪くなり、頂点部は発光効率が低くなる。これは、六角錐形状の素子では、それぞれの面のほぼ中心部分を中心に頂点側、側辺左側、底辺側に４箇所に区分され、特に頂点側部分は最もステップの状態が波打っていて、頂点付近になると異常成長が起こりやすくなっているためである。これに対して、側辺側の二箇所はどちらもステップがほぼ直線状でしかもステップが密集しており極めて良好な成長状態になっており、また、底面に近い部分はやや波打つステップであるが、頂点側ほどの異常成長は起こっていない。そこで、上記の半導体発光素子では、活性層への電流注入は頂点近傍側で周囲側より低密度となるように制御することが可能である。このような頂点近傍側で低密度の電流を流すためには、電極を傾斜の側部には形成するが、頂点部分では電極を形成しないような構造としたり、或いは頂点部分に電極形成前に電流ブロック領域を形成する構造とすることができる。
【００２８】
結晶層と第２導電型層には、それぞれ電極が形成される。接触抵抗を下げるために、コンタクト層を形成し、その後で電極をコンタクト層に形成しても良い。特に、これらの電極を結晶層の同じ側に蒸着法により形成する場合、ｐ電極、ｎ電極が結晶層とマスクの下に形成された結晶種層との双方についてしまうと短絡してしまうことがあり、それぞれ精度よく蒸着することが必要となる。
【００２９】
上記の半導体発光素子は複数個並べて画像表示装置や照明装置を構成することが可能である。各素子を３原色分揃え、走査可能に配列することで、Ｓ面を利用して電極面積を抑えることが出来るため、少ない面積でディスプレイとして利用できる。
【００３０】
［第１の実施形態］
まず、半導体発光素子の第１導電型層、活性層、第２導電型層及び第２導電型層に電極を形成するまでの工程について図１乃至図４を参照しながら説明し、併せてその素子構造について述べる。
【００３１】
基板主面をＣ＋面とするサファイア基板１上に、低温バッファ層を形成し、その後昇温し１０００℃でシリコンドープのＧａＮ層２を形成する。その後、ＳｉＯ２又はＳｉＮを用いたマスク層３を全面に厚さ１００〜５００ｎｍの範囲で形成し、図１に示すように、フォトリソグラフィーとフッ酸エッチャントを用いて１０μｍ程度の円形状の開口部からなる窓領域４をマスク層３に形成する。この開口部の大きさは作りたい素子の特性により変える。
【００３２】
次に再度、成長温度１０００℃でシリコンドープのＧａＮ層５の結晶成長を行う。当初、シリコンドープのＧａＮ層５は円形の窓領域４から成長するが、しばらく成長を続けると周囲がＳ面（１−１０１）よりなる六角錐の形状を露呈してくる。成長時間が足りない場合は六角錐台形状になるが、六角錐をシリコンドープのＧａＮ層５を形成した後暫く成長を続け、六角錐の大きさが幅２０μｍ程度（一辺が１０μｍ程度）になった際、高さは六角錐としてその一辺の１．６倍程度となる。すると図２に示すように、１６μｍ程度の窓領域４よりも底面が広がったシリコンドープのＧａＮ層５が形成される。なお、六角錐の大きさが幅２０μｍ程度は例示であり、例えば六角錐の大きさを幅１０μｍ程度とすることもできる。
【００３３】
さらに、シリコンドープのＧａＮ層５を成長し、その後成長温度を低減し活性層となるＩｎＧａＮ層６を成長する。その後、図３に示すように、成長温度を再び上昇させ、ｐ型クラッド層としてのマグネシウムドープのＧａＮ層７を成長させる。その際のＩｎＧａＮ層６の厚さは０．５ｎｍから３ｎｍ程度である。さらに、活性層を（Ａｌ）ＧａＮ／ＩｎＧａＮの量子井戸層や多重量子井戸層などにすることもあり、ガイド層として機能するＧａＮまたはＩｎＧａＮを用いて多重構造とすることもある。その際、ＩｎＧａＮのすぐ上の層にはＡｌＧａＮ層を成長することが望ましい。
【００３４】
さらに、六角錐上に成長した最表層にＮｉ／Ｐｔ／Ａｕ又はＮｉ（Ｐｄ）／Ｐｔ／Ａｕを蒸着する。この蒸着によりｐ電極８が完成する。このとき、マスク層３の一部を開口してＧａＮ層を露出させ、さらにその除去した部分にＴｉ／Ａｌ／Ｐｔ／Ａｕ電極を蒸着し、ｎ電極としても良い。
【００３５】
このような製造工程で製造された本実施形態の半導体発光素子は、図４に示す素子構造を有している。その主な構成はＣ＋面を基板主面とするサファイア基板１上に結晶種層となるシリコンドープのＧａＮ層５を有している。このシリコンドープのＧａＮ層５は基板主面とは傾斜してなるＳ面に覆われた周面を有している。さらに本素子には、このＳ面に平行に延在してなる形状で活性層であるＩｎＧａＮ層６が形成され、さらにそのＩｎＧａＮ層６上にクラッド層としてマグネシウムドープのＧａＮ層７が形成されている。ｐ電極８はマグネシウムドープのＧａＮ層７の上面に形成されている。ｎ電極を傾斜した結晶面が形成されている側と同じ側に形成しておく場合には、六角錐部分の側面で開口された領域が形成されており、シリコンドープのＧａＮ層２を介してシリコンドープのＧａＮ層５に接続することができる。このような構造を有する半導体発光素子は、基板主面に傾斜した傾斜結晶面を用いることで、多重反射を防止することができ、発光した光を効率良く素子外部に導くことができる。次に、サファイア基板１上に作成された当該半導体発光素子をＲＩＥ（反応性イオンエッチング）又はダイサーなどで分離する。
【００３６】
次に、図５乃至図１１を用いてバッファ層であるシリコンドープされたＧａＮ層２のサファイア基板１との境界面に凹凸を形成し、素子が完成するまでの工程について説明する。尚、図５乃至図１１は、複数形成された素子のうち１つの素子を抜き出して示している。まず、粘着材層９が塗布された保持用基板１０をサファイア基板１上に形成された複数の素子の頂上部側から接触させ、図５に示すように、粘着材層９によって該素子の六角錐形状部の略全体が覆われる状態で該素子を保持用基板１０に保持する。エネルギービームとしてエキシマレーザー光などの高出力パルス紫外線レーザーをサファイア基板１の裏面側から表面側に透過するように照射する。この高出力パルス紫外線レーザーの照射によって、サファイア基板１と結晶層であるシリコンドープされたＧａＮ層２の界面近傍で、例えば窒化ガリウム層が窒素ガスと金属ガリウムに分解し、そのＧａＮ層２とサファイア基板１との間の接合力が弱くなり、その結果、図６に示すように、サファイア基板１と結晶層であるシリコンドープされたＧａＮ層２との間を容易に剥離することが出来る。このとき、照射するエキシマレーザーの照射条件を最適化することによって、剥離と同時にシリコンドープされたＧａＮ層２に凹凸を形成することもできる。サファイア基板１を剥離した後、各素子は素子分離された状態で一時保持用基板１０の粘着材層９に保持され、ＧａＮ層２のサファイア基板１と接合していた面１１が露出した状態で保持される。
【００３７】
次に、面１１に凹凸を形成する工程を図７と図８を用いて説明する。半導体発光素子から発生する光を効率良く外部に取り出すためには、該素子の内部で発生した光の取り出し面である面１１に微小な凹凸を形成し、シリコンドープされたＧａＮ層２の上部にある発光領域あるＩｎＧａＮ層６やそこから発生した光のうちｐ電極８によって反射され広範囲な入射角を持って面１１に入射してくる光が面１１で全反射されないようにする必要がある。よって、平坦な面である面１１に凹凸を形成するためにエネルギービームを照射し、面１１近傍の窒化ガリウム層を部分的に分解する。エネルギービームとしては、例えば、エキシマレーザー光などの高出力パルス紫外線レーザーを用いることができる。このとき、エキシマレーザーの発生装置から直接面１１に照射するだけに留まらず、図７に示すように、一旦凸レンズ１２でエキシマレーザーを集光して焦点を面１１表面近傍に合わせることによって、さらに高出力なパワーを面１１表面近傍の局所に集中させ、短時間で面１１の局所に凹凸を形成することが出来る。さらに、焦点を面１１上で移動させることによって、図８に示すように、面１１全体の表面近傍に凹凸を形成することができる。
【００３８】
次に、凹凸が形成された面１１にｎ電極を形成する工程についていわゆるリフトオフ法を用いた場合を説明する。凹凸が形成された面１１にフォトレジスト層１５を塗布し、さらに面１１が露出するように露光現象を行ない、図９に示すように略矩形の開口部１６を形成する。ここで開口部１６は、発光領域であるＩｎＧａＮ層６や発生した光を反射する機能を有するｐ電極８の直下を避けて形成される。次に、開口部１６を含むフォトレジスト層１５全体に、例えば、Ｔｉ／Ａｌ／Ｐｔ／Ａｕを蒸着し、図１０に示すように、金属薄膜層１８を形成する。フォトレジスト層１５を溶剤により除去すると、図１１に示すように、開口部１６の位置にＴｉ／Ａｌ／Ｐｔ／Ａｕで構成される電極が残ることになり、これがｎ電極１７となる。ｎ電極１７は光を透過しない金属で構成されるので、素子外部に光を取り出す領域を避けて形成される必要がある。また、凹凸を有する面１１上にｎ電極１７を形成することによって、ｎ電極１７と面１１の実質的な接触面積を大きくとることができ、平坦な面にｎ電極を形成する場合に比べ電流密度を低減することができる。
【００３９】
画像表示装置や照明装置のように該半導体発光素子を配列してなる装置を製造する場合には、粘着材層９に該素子を保持したまま装置基板の該素子の配列位置に配置したのち粘着材層９から該素子を分離すれば良い。また、選択的にエキシマレーザーの照射を行なうことによって、特定の位置に配置されていた素子とサファイア基板１を分離しておき、装置基板の所定の位置に素子が配置されるようにしても良い。
【００４０】
［第２の実施形態］
次に、エネルギービームを用いて凹凸を形成する他の方法を図１２に示す。本実施形態における凹凸の形成方法を用いることで、第１の実施形態と比較し、さらに短時間且つ容易に凹凸を形成することができる。尚、該素子を結晶成長によって形成し、シリコンドープのＧａＮ層とサファイア基板を分離するまでの工程とｎ電極を形成する工程は第１の実施形態における場合と同様にして行い、素子構造の共通部分についても同じ符号を用いて説明する。
【００４１】
まず、エキシマレーザー光が照射されるだけではほとんど劣化が進行せず、光を透過させない材質で構成されるマスク１３を、その像がサファイア基板１が分離されたシリコンドープのＧａＮ層２の下側の面である面１１に結像するように投影レンズ２０を介して配置する。マスク１３には微小な開口部１４がランダムに形成されている。開口部１４の径やマスク１３に作成される数は、面１１に形成する凹凸の大きさ、エキシマレーザーのエネルギー密度、工程能率など様々な条件を検討して最適な条件で形成しておけば良く、形状は円形に限らず、矩形状、三角形状、六角形状、その他これらの変形形状であっても良い。そして、マスク１３に対して面１１の反対側からエキシマレーザー光をマスク１３に照射すると、開口部１４によって細線化されたエキシマレーザー光が、複数同時に面１１に照射されることになる。第１の実施形態と異なり、複数同時にエキシマレーザー光を面１１に照射できることから、同時に複数の凹凸を効率良く面１１に形成することができる。
【００４２】
また、第１の実施形態における方法と組み合わせて、同時に複数の微小な凹凸を形成することもできる。例えば、マスク１３の開口部１４毎に微小な凸レンズを形成した構造のマスクにエキシマレーザ−光を照射し、開口部１４で細線化された光がさらに凸レンズによって集光され、面１１の複数の部分に面積当りのエネルギー密度が高いエキシマレーザー光が同時に照射され、さらに効率良く、微小な凹凸を形成することもできる。
【００４３】
［第３の実施形態］
本発明の第３の実施形態を図１３乃至図２２を用いて説明する。本実施形態は、基板の主面に凹凸を形成しておき、その上に半導体発光素子を構成する結晶層を成長させる一形態である。
【００４４】
本実施形態で用いられる基板は、一例としてサファイア基板が使用されるが、窒化物半導体の結晶成長で一般的に使用されるサファイア基板に限定されるものではなく、他の異種基板もしくは他の窒化物半導体基板でも良い。まず、基板主面をＣ＋面とするＣ面サファイア基板３０の基板主面の表面に反応性イオンエッチングやフッ酸エッチャントを用いて、図１３に示すように、サファイア基板３０の基板主面の表面に凹凸部３１を形成する。凹凸部３１を形成するには、例えば、ダイアモンドなどの硬度が高い物質を用いてサファイア基板３０の基板主面の表面を研磨し、複数の微小な谷部３３と山部３２からなる凹凸部３１を形成しても良い。また、凹凸部３１は本発明の目的である光の全反射を低減し、光散乱によって十分な光量が素子外部に取り出せる程度の粗さに形成されていれば十分であり、谷部３３の略垂直からずれて伸びた山部３２を形成しても良いし、谷部３３の深さと山部３２の高さがそれぞれ異なっていても良い。また、上記方法を幾つか組み合わせて凹凸部３１を形成しても良い。
【００４５】
このようにして基板主面の表面を加工したサファイア基板３０を、例えば有機金属気相成長装置の中に導入し、窒素原料であるアンモニアとキャリアガスとして水素と窒素を流しながら昇温し、約１０００℃程度でＧａ原料であるトリメチルガリウムを供給する。暫く成長すると山部３３から横方向成長が生じ、図１４に示すように山部３２の上端側を覆うように結晶成長が開始されて第１窒化物半導体層であるＧａＮ層３４が形成される。このような山部３２の上端側での結晶成長によって谷部３３の部分はそのまま空隙部分になる。
【００４６】
さらに成長を続けると図１５に示すように各山部３２におけるＧａＮ層３４同士が横方向成長し、結合するように会合する。そして、更に厚み方向に成長を続けて、図１６に示すように、層状に成長したＧａＮ層３４が形成される。
【００４７】
その後、ＳｉＯ２またはＳｉＮを用いたマスク層３５を全面に厚さ１００〜５００ｎｍの範囲で形成し、図１７に示すように、フォトリソグラフィーとフッ酸エッチャントを用いて１０μｍ程度の円形状の開口部からなる窓領域３６をマスク層３５に形成した後、第１の実施形態と同様な方法で第１導電型層、活性層、第２導電型層、ｐ電極を形成し、図１８に示すように、凹凸を有するサファイア基板３０上に該素子が形成される。このとき、マスク層３５の一部をエッチングなどによって除去し、露出させたＧａＮ層上にｎ電極を蒸着法などによって形成しておいても良い。このとき、エッチングもしくはダイサーなどでマスク層３５を除去し、素子分離を行なっておく。尚、該素子を構成する第１の実施形態と共通の部分については同一の符号を用いて以下の説明を行う。
【００４８】
次に、エネルギービームとしてエキシマレーザー光などの高出力パルス紫外線レーザーをサファイア基板３０の裏面側から表面側に透過するように照射する。この高出力パルス紫外線レーザーの照射によって、サファイア基板３０と結晶層であるＧａＮ層３４の界面近傍で、例えば窒化ガリウム層が窒素ガスと金属ガリウムに分解し、そのＧａＮ層３４とサファイア基板３０との間の接合力が弱くなり、その結果、図１９に示すように、サファイア基板３０と結晶層であるＧａＮ層３４との間を容易に分離することが出来る。このようにして、光取り出し面である面３７に凹凸を形成することが出来る。
【００４９】
次に、凹凸が形成された面３７にｎ電極を形成する工程についていわゆるリフトオフ法を用いた場合について説明する。凹凸が形成された面３７にフォトレジスト層３８を塗布し、さらに面３７が露出するように露光現象を行い、略矩形の開口部３９を形成する。ここで開口部３９は、発光領域であるＩｎＧａＮ層６や発生した光を反射する機能を有するｐ電極８の直下を避けて形成される。次に、開口部３９を含むフォトレジスト層３８全体に、例えば、Ｔｉ／Ａｌ／Ｐｔ／Ａｕを蒸着し、金属薄膜層４１を形成する。この後、フォトレジスト層３８を溶剤により除去する。図２０に示すように、開口部３９の位置にＴｉ／Ａｌ／Ｐｔ／Ａｕで構成される電極が残ることになり、これがｎ電極４０となる。ｎ電極４０は光を透過しない金属で構成されるので、素子外部に光を取り出す領域を避けて形成される必要がある。また、ＩＴＯ（Ｉｎｄｉｕｍｕ ｔｉｎ Ｏｘｉｄｅ）などで構成される透明電極を活性層６の直下の面３７に形成しても良い。さらに、凹凸を有する面３７上にｎ電極４０を形成することによって、ｎ電極４０と面３７の実質的な接合面積を大きくとることができ、平坦な面にｎ電極を形成する場合に比べ電流密度を低減することもできる。
【００５０】
［第４の実施形態］
次に、基板上に形成された結晶成長層の下側の面に前記基板にエネルギービームを照射して前記基板を剥離することにより形成された凹凸を有する複数の半導体発光素子を配列してなる画像表示装置、照明装置について説明する。本実施形態では傾斜結晶面を有する素子と併せて結晶成長層が素子を形成する基板に平行なものを配置した画像表示装置を一例として説明する。尚、傾斜結晶層を有する素子は、第１の実施形態乃至第３の実施形態で説明した方法で作成された半導体発光素子である。
【００５１】
図２１は画像表示装置の一画素を形成する領域に素子を配置した断面図であり、ＲＧＢの３色の発光ダイオード１００、１０１、１０２が基板１０３に配列され、絶縁層１０４が塗布されている。絶縁層１０４としては透明エポキシ接着剤、ＵＶ硬化型接着剤、ポリイミドなどを用いることができる。３色のダイオード１００、１０１、１０２は必ずしも同じ形状でなくとも良い。発光ダイオード１００は赤色の発光ダイオードであり、六角錐のＧａＮ層を有しない構造とされ、発光ダイオード１０１、１０２はそれぞれ緑色、青色の発光ダイオードであり、発光する色に合わせて結晶成長をさせる方法、素子構造及び材料が異なり、それによって素子形状に違いが現れている。
【００５２】
各発光ダイオードは、素子構造の違いにかかわらず同一の取り扱いをするために樹脂からなる接着剤層１０５で覆われており、同一形状の樹脂形成チップにされている。また、樹脂形成チップの接着剤層１０５の一部を除去して電極と回路を接続するために電極パッド１０６が形成されている。さらに、各発光ダイオード１００、１０１、１０２の凹凸を有する下側側の面にはｎ電極１１０が形成されている。
【００５３】
また、基板１０３は可視光や赤外線、或いはレーザービームなどの光エネルギーを透過する光透過性の基板であればよく、例えば、ガラス基板、石英ガラス基板、プラスチック基板などを用いることができる。また、樹脂形成チップと基板１０３を接着するための熱可塑性樹脂層１０７としてはポリオレフィン、ポリ塩化ビニル、ポリアミド、ポリエステルなどが挙げられる。電極層１０８は各発光ダイオードに給電するための金属層や金属シリサイド層で構成されており、電極層１０８の画面側の表面すなわち該画像表示装置をみる人がいる側の面に電磁波吸収層として黒クロム層１０９が形成されている。この黒クロム層１０９はシャドウマスクとして機能し、画像のコントラストを向上させることができる。
【００５４】
さらに、基板１０３に配列された各発光ダイオードの上側の電極に配線を施すことによって画像表示装置の表示パネルが完成する。以上述べたように各発光ダイオードの下側の面に凹凸が形成されていることで光取り出し効率が向上していることから、画質の良好な画像表示装置を作成することができる。
【００５５】
【発明の効果】
本発明の半導体発光素子とその製造方法によれば、光取り出し部である基板上に形成された結晶成長層の下側の面に前記基板にエネルギービームを照射して前記基板を剥離することにより形成された凹凸を形成することによって、発光領域から発生した光のうち全反射によって外部に取り出すことが出来なかった光を取り出すことができ、さらに、光を散乱させることによって光取り出し効率を増強することができる。
【００５６】
一方、ｎ型半導体層である結晶成長層の下側に凹凸を形成し、その凹凸を有する面上にｎ電極を形成することによって、ｎ電極と結晶成長層の実質的な接合面積を大きく取ることができ、平坦な面に電極を形成する場合に比べ、電流密度を低減することができる。さらに、光の取りだし領域を避けてｎ電極を形成するもしくは透明電極を光取り出し領域に形成することによって、光取りだし効率を減少させることなく、上記の効果を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の半導体発光素子の製造工程におけるマスク形成工程を示す工程断面図である。
【図２】本発明の第１の実施形態の半導体発光素子の製造工程における結晶層の形成工程を示す工程断面図である。
【図３】本発明の第１の実施形態の半導体発光素子の製造工程における活性層の形成工程を示す工程断面図である。
【図４】本発明の第１の実施形態の半導体発光素子の製造工程における電極の形成工程を示す工程断面図である。
【図５】本発明の第１の実施形態の半導体発光素子の製造工程における保持用基板に該素子を保持する工程を示す工程断面図である。
【図６】本発明の第１の実施形態の半導体発光素子の製造工程における該素子からサファイア基板を剥離する工程を示す工程断面図である。
【図７】本発明の第１の実施形態の半導体発光素子の製造工程における該素子の結晶層にレーザービームを照射して凹凸を形成する工程を示す工程断面図である。
【図８】本発明の第１の実施形態の半導体発光素子の製造工程における該素子の結晶層に下側に凹凸が形成された工程断面図である。
【図９】本発明の第１の実施形態の半導体発光素子の製造工程におけるマスク形成工程を示す工程断面図である。
【図１０】本発明の第１の実施形態の半導体発光素子の製造工程におけるｎ電極の形成工程を示す工程断面図である。
【図１１】本発明の第１の実施形態の半導体発光素子の製造工程における完成した該素子の構造を示す構造断面図である。
【図１２】本発明の第２の実施形態の半導体発光素子の製造工程における該素子の結晶層にレーザーレーザービームを照射して凹凸を形成する工程を示す工程断面図である
【図１３】本発明の第３の実施形態の半導体発光素子の製造工程におけるサファイア基板上に凹凸を形成する工程を示す工程断面図である。
【図１４】本発明の第３の実施形態の半導体発光素子の製造工程におけるサファイア基板上の凹凸部に結晶層が形成される工程を示す工程断面図である。
【図１５】本発明の第３の実施形態の半導体発光素子の製造工程における凹凸部の結晶層が横方向成長する工程を示す工程断面図である。
【図１６】本発明の第３の実施形態の半導体発光素子の製造工程における凹凸部の結晶層が層状に成長する工程を示す工程断面図である。
【図１７】本発明の第３の実施形態の半導体発光素子の製造工程におけるマスク形成工程を示す工程断面図である。
【図１８】本発明の第３の実施形態の半導体発光素子の製造工程における電極の形成工程を示す工程断面図である。
【図１９】本発明の第３の実施形態の半導体発光素子の製造工程における該素子からサファイア基板を剥離する工程を示す工程断面図である。
【図２０】本発明の第３の実施形態の半導体発光素子の製造工程における完成した該素子の構造を示す構造断面図である。
【図２１】本発明の第４の実施形態の画像表示装置において、半導体発光素子を配置した状態を示す構造断面図である。
【符号の説明】
１、３０ サファイア基板
２ ＧａＮ：Ｓｉ層
３ マスク層
４ 窓領域
５ ＧａＮ：Ｓｉ層
６ ＩｎＧａＮ層
７ ＧａＮ：Ｍｇ層
８ ｐ電極
９ 粘着材層
１０ 保持用基板
１２ 凸レンズ
１３ マスク
１４ 開口部
１５ マスク層
１６ 開口部
１７、４０、１１０ ｎ電極
３４ ＧａＮ層
３５ マスク層
３６ 窓領域
３８ マスク層
３９ 開口部
【発明の属する技術分野】
本発明は第１導電型層、活性層、第２導電型層を積層させたダブルへテロ構造を有する半導体発光素子、画像表示装置、照明装置、及び半導体発光素子の製造方法に関し、特に光取り出し効率の良い半導体発光素子とその製造方法に関する。
【０００２】
【従来の技術】
半導体発光素子の輝度を上げるためには種々の方法が行なわれている。大きく分けて、素子自体の入力電流に対する発光量を上げる方法と発生した光を効率良く素子外部に取り出す光取り出し効率を上げる方法が挙げられる。前者は、結晶層を構成する材料、結晶構造、結晶成長性の良し悪しやそれら結晶層の組み合わせおよび製造プロセスに負うところが大きい。後者は、素子の構造やその素子を装置基板に搭載したときの構造による光の反射等を検討し、発生した光を減衰させずに漏れなく素子外部に取り出すところが重要になる。
【０００３】
特に後者について、半導体発光素子の内部の発光領域で発生した光は、外部に光を取り出す面に対して入射角が大きいと全反射によって外部に光を取り出すことができない。素子をパッケージングしたとき境界面で全反射される光をパッケージ内の内部ミラーで再度反射させて外部に取り出す方法や半導体発光素子から発生した光を角度調整されたパッケージ内の内部ミラーで直接反射して外部に取り出す方法などが採られている。例えば、結晶成長基板に対して平行な面に結晶層を成長させたプレーナ型と呼ばれる構造を有する半導体発光素子では、全反射による光取り出し効率の低下を抑制するために、パッケージに含まれる外部ミラーによって発光領域である結晶層に対してランダムな方向に発生する光を一方向に揃える方法が採られる場合もある。
【０００４】
上記以外にも光取り出し効率を増強する方法が提供されており、例えば、発光領域を含む半導体発光素子本体と、前記素子とは別に光反射部を具備した素子マウント部から成る発光素子も知られている（特開平９−５１１２４号公報）。
【０００５】
一方、パッケージに備えられた反射ミラー等で発生した光の角度調整を行なうのではなく、素子内部の電極を利用する半導体発光素子も近年提案されている。一例として、窒化ガリウム系化合物半導体を結晶層の材料として用いた外形がピラミッド型の半導体発光素子が挙げられる。前記素子では、素子自体の入力電流に対する発光量を上げると同時に、パッケージ構造に依らない素子自体における光取り出し効率の増強を実現している。
【０００６】
【発明が解決しようとする課題】
ところで、特定の結晶面を持った平坦な基板主面にエピタキシャル成長によって結晶を成長させて作成する半導体発光素子では、基板と結晶層の境界面は平坦であり、基板と素子が接合していた素子側の面である結晶層の下側の面が光の取り出し面になる場合には、発生した光のうち全反射によって外部に取り出せない光も存在し、光取り出し効率を上げることができない。
【０００７】
さらに、発光領域を含む素子本体以外に、光の進路を一方向に揃えるための光制御板などを必要とする面状の画像表示装置を作成した場合は、微小化した素子を配列して素子毎の発光を制御して解像度の高い画像を表示させることが困難になる。
【０００８】
よって、発光領域からランダムな方向に発生する光のうち、素子内部から外部への光取り出し面における全反射によって素子外部に取り出すことができない光を減らし、素子から外部への光取り出し効率を上げることによって、素子サイズを変えずに高輝度の素子を作成、若しくは素子サイズを小型化し、素子を配列して成る画像表示装置や照明装置をさらに高性能化することが望まれている。
【０００９】
特に、ピラミッド型の半導体発光素子では、素子内部の光発生領域から種々の方向に向かって発生する光を傾斜面に形成された電極で多重反射し光の取り出し効率を向上させている。しかし、電極を形成している傾斜面が光取り出し面に対して一定の角度でしかなく、全反射されてしまう角度で平坦な光取り出し面に入射する光が依然として存在する。その結果、更に光取り出し効率を上げることができず、素子の性能が十分に発揮されないことになる。よって、本発明は製造工程を増加させることなく、半導体発光素子の光取り出し効率を高め、同時に該素子の小型化を可能にする半導体発光素子とその製造方法を提供することを目的とする。さらに、本発明は前記半導体発光素子を複数配列して作製される高性能の画像表示装置と照明装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明の半導体発光素子は、基板上に結晶成長層を形成し、前記結晶成長層の上側に第１導電型層、活性層、及び第２導電型層からなる結晶層が設けられ、前記結晶成長層の下側の面は前記基板にエネルギービームを照射して前記基板を剥離することにより形成された凹凸を有していることによって、素子内部で発生する光が前記結晶成長層の下側の面で全反射されることを抑制し、同時に光散乱されることによって光取り出し効率を向上させることを特徴とする。
【００１１】
結晶成長層の下側の面に形成される凹凸は、エネルギービームを照射して基板を剥離することにより形成することが可能である。また、凹凸を有する基板上に結晶成長層を成長させた後、前記基板から半導体発光素子を分離することによって結晶成長層の下側の面に凹凸を形成することもできる。
【００１２】
また、本発明の半導体発光素子の一例として、ウルツ鉱型の結晶構造を有する窒化物半導体を用いて結晶層を構成することができる。さらに前記結晶層の下側に形成された凹凸によって光取りだし効率を増強することができ、その性能を十分に発揮することができる。
【００１３】
また、本発明は、上述の形状を有する素子に限らず結晶層の面が平坦であることに起因する全反射によって光取り出し効率を上げることができない構造を有する半導体発光素子のいずれにも好適な製造方法である。さらに、該素子が複数個配列され、信号に応じて各素子が発光するように構成された構造を有する画像表示装置や照明装置を構成することができる。
【００１４】
【発明の実施の形態】
本発明は、半導体発光素子、画像表示装置、照明装置及び半導体発光素子の製造方法に関する。詳しくは、半導体発光素子の結晶成長層の結晶層を成長させる面と反対側の面に凹凸を形成することによって、光取り出し効率を増強することができる半導体発光素子とその製造方法に関する。
【００１５】
本発明の半導体発光素子は、基板上に結晶成長層が形成され、前記結晶成長層の上側に第１導電型層、活性層、及び第２導電型層からなる結晶層が設けられ、前記結晶層の下側の面は前記基板にエネルギービームを照射して前記基板を剥離することにより形成された凹凸を有していることを特徴とする。前記結晶層は基板の主面に対して平行に成長させてなる結晶層でも、前記基板主面に対して傾斜している傾斜結晶層であってもよい。本実施形態では、基板主面に対して傾斜した傾斜結晶面を有する半導体発光素子を例に挙げて説明する。
【００１６】
本発明に用いられる基板は、種々のものを使用できるが、特に基板の主面に対して傾斜した傾斜結晶面を有する結晶層を形成する場合に適用なものを例示すると、サファイア（Ａｌ２Ｏ３、Ａ面、Ｒ面、Ｃ面を含む。）、ＳｉＣ（６Ｈ、４Ｈ、３Ｃを含む。）、ＧａＮ、Ｓｉ、ＺｎＳ、ＺｎＯ、ＡｌＮ、ＬｉＭｇＯ、ＧａＡｓ、ＭｇＡｌ２Ｏ４、ＩｎＡｌＧａＮなどからなる基板であり、好ましくはこれらの材料からなる六方晶系基板または立方晶系基板であり、より好ましくは六方晶系基板である。例えば、サファイア基板を用いる場合では、窒化ガリウム（ＧａＮ）系化合物半導体の材料を成長させる場合に多く利用されているＣ面を主面としたサファイア基板を用いることができる。この場合の基板主面としてのＣ面は、５乃至６度の範囲で傾いた面方位を含むものである。基板自体は製品としての発光素子には含まれない構造であり、製造の途中で素子部分を保持させるために使用され、完成前に取り外しされる構造である。
【００１７】
基板主面に対して傾斜した傾斜結晶面である結晶層は第１導電型層、活性層、及び第２導電型層からなる発光領域を形成可能な材料層であれば良く、特に限定されるものではないが、その中でもウルツ鉱型の結晶構造を有することが好ましい。このような結晶層としては、例えばIII族系化合物半導体やＢｅＭｇＺｎＣｄＳ系化合物半導体、ＢｅＭｇＺｎＣｄＯ系化合物半導体を用いることができ、更には窒化インジウム（ＩｎＮ）系化合物半導体、窒化インジウムガリウム（ＩｎＧａＮ）系化合物半導体、窒化アルミニウムガリウム（ＡｌＧａＮ）系化合物半導体を好ましくは形成でき、特に窒化ガリウム系化合物半導体などの窒化物半導体などが好ましい。また、傾斜結晶面は、Ｓ面や（１１−２２）面に対してそれぞれ５乃至６度の範囲で傾いた面方位を含むものである。
【００１８】
結晶層を形成する前に、下地成長層を基板上に形成することが好ましい。この下地成長層は例えば窒化ガリウム層や窒化アルミニウム層からなり、下地成長層は低温バッファ層と高温バッファ層との組み合わせ或いはバッファ層と結晶種として機能する結晶種層との組み合わせからなる構造であっても良い。
【００１９】
また、選択成長を用いて結晶成長を行うには結晶種層がないとバッファ層から形成する必要があるが、バッファ層から選択成長を行なった場合、成長の阻害された成長しなくても良い部分に成長が起こりやすくなる。従って、結晶種層を用いることで、成長が必要な領域に選択性良く結晶を成長させることができることになる。
【００２０】
本発明では、結晶層は基板の主面に対して傾斜した傾斜結晶面を有するが、特に、結晶層はＳ面または該Ｓ面に実質的に等価な面が略六角錐形状の斜面をそれぞれ構成する構造であっても良く、或いは、Ｓ面または該Ｓ面に実質的に等価な面が略六角錐台形状の斜面をそれぞれ構成すると共にＣ面または該Ｃ面に実質的に等価な面が前記略六角錐台形状の上平面部を構成する構造、所謂略六角錐台形状であっても良い。これら略六角錐形状や略六角錐台形状は、正確に六角錐であることを必要とせず、そのなかのいくつかの面が消失したようなものも含む。好適な一例において傾斜結晶面は六面で略対称となるように配設される。略対称とは、完全に対称形状になっている場合のほか、多少対称形状よりずれている場合も含む。また、結晶層の結晶面間の稜線は必ずしも直線でなくても良い。また、略六角錐形状や略六角錐台形状は直線状に延在された形状であっても良い。
【００２１】
具体的な選択成長法としては、そのような選択成長は下地成長層の一部を選択的に除去することを利用して行なわれたり、あるいは、選択的に前記下地成長層上にまたは前記下地成長層形成前に形成されたマスク層の開口された部分を利用して行なわれる。例えば、前記下地成長層がバッファ層と結晶種層とからなる場合、バッファ層上の結晶種層を点在する１０μｍ径程度の少領域に細分化し、それぞれの部分からの結晶成長によってＳ面等を有する結晶層を形成することが可能である。例えば、細分化された結晶種層は、発光素子として分離するためのマージンを見込んで離間するように配列することができ、個々の小領域としては、円形状、正方形状、六角形状、三角形状、矩形状、菱形及びこれらの変形形状などの形状にすることができる。下地成長層の上にマスク層を形成し、そのマスク層を選択的に開口して窓領域を形成することでも、選択成長が可能である。マスク層は例えば酸化シリコン層或いは窒化シリコン層によっても構成することができる。前述のような略六角錐台形状や略六角錐形状が直線状に延在された形状である場合、一方向を長手方向とするような角錐台や角錐形状はマスク層の窓領域を帯状にすることでも可能である。
【００２２】
また、選択成長マスクを用いて選択成長する場合であって、選択マスク開口部の上だけに成長する際には横方向成長が存在しないため、マイクロチャネルエピタキシーを用いて横方向成長させ窓領域より拡大した形状にすることが可能である。このようなマイクロチャネルエピタキシーを用いて横方向成長したほうが貫通転位を避けやすくなり、転位が減ることがわかっている。また、このような横方向成長により発光領域も増大し、さらに電流の均一化、電流集中の回避、及び電流密度の低減を図ることができる。
【００２３】
本発明における半導体発光素子は、基板の主面に対して傾斜した傾斜結晶面に平行な面内に延在する第１導電型層、活性層、及び第２導電型層を結晶層に形成する。第１導電型層はｐ型又はｎ型のクラッド層であり、第２導電型層はその反対の導電型である。例えばＳ面を構成する結晶層をシリコンドープの窒化ガリウム系化合物半導体層によって構成した場合では、ｎ型クラッド層をシリコンドープの窒化ガリウム系化合物半導体層によって構成し、その上にＩｎＧａＮ層を活性層として形成し、さらにその上にｐ型クラッド層としてマグネシウムドープの窒化ガリウム系化合物半導体層を形成してダブルへテロ構造をとることができる。活性層であるＩｎＧａＮ層をＡｌＧａＮ層で挟む構造とすることも可能である。また、活性層は単一のバルク活性層で構成することも可能であるが、単一量子井戸（ＳＱＷ）構造、二重量子井戸（ＤＱＷ）、多重量子井戸（ＭＱＷ）構造などの量子井戸構造を形成するものであっても良い。量子井戸構造には必要に応じて量子井戸を分離するための障壁層が併用される。活性層をＩｎＧａＮ層とした場合には、特に製造工程上も製造し易い構造となり、素子の発光特性を良くすることが出来る。さらに、このＩｎＧａＮ層は、窒素原子の脱離しにくい構造であるＳ面の上での成長では特に結晶化しやすくしかも結晶性はも良くなり、発光効率を上げることができる。
【００２４】
なお、窒化物半導体はノンドープでも結晶中にできる窒素空孔のためにｎ型となる性質があるが、通常Ｓｉ、Ｇｅ、Ｓｅ、などのドナー不純物を結晶成長中にドープすることで、キャリア濃度の好ましいｎ型とすることがきる。また、窒化物半導体をｐ型とするには、結晶中にＭｇ、Ｚｎ、Ｃ、Ｂｅ、Ｃａ、Ｂａなどのアクセプター不純物をドープすることによって得られるが、高キャリア濃度のｐ層を得るためには、アクセプター不純物のドープ後、窒素、アルゴンなどの不活性ガス雰囲気で４００℃以上でアニールリングを行なうことが好ましく、電子線照射などより活性化する方法もあり、マイクロ波照射、光照射などで活性化する方法もある。
【００２５】
これら第１導電型層、活性層、及び第２導電型層は基板の主面に対して傾斜した傾斜結晶面に平行な面内に延在されるが、このような面内への延在は傾斜結晶面が形成されているところで続けて結晶成長させれば容易に行なうことができる。結晶層が略六角錐形状や略六角錐台形状となり、各傾斜結晶面がＳ面とされる場合では、第１導電型層、活性層、及び第２導電型層からなる発光領域を全部または一部のＳ面上に形成することができる。略六角錐台形状の場合には、基板主面に平行な上面上にも第１導電型層、活性層、及び第２導電型層を形成できる。傾斜したＳ面を利用して発光させることで、平行平板では多重反射により光が減衰していくが、傾いた面があると光は多重反射の影響を免れて半導体の外に出ることができるという利点がある。第１導電型層すなわちクラッド層はＳ面を構成する結晶層と同じ材料で同じ導電型とすることができ、Ｓ面を構成する結晶層を形成した後、連続的に濃度を調整しながら形成することもでき、また他の例として、Ｓ面の構成する結晶層の一部が第１導電型層として機能する構造であっても良い。また、基板に対して面が垂直でないほうが光取り出し効率が改善されることになる。
【００２６】
上記の半導体発光素子では、傾斜した傾斜結晶面の結晶性の良さを利用して、発光効率を高めることができる。このように活性層の面積を大きなものとすることで、素子の発光する面積が大きくなり、それだけで電流密度を低減することができる。また、活性層の面積を大きくとることで、輝度飽和の低減に役立ち、これにより発光効率をあげることができる。
【００２７】
六角錐状の結晶層を考えた場合、Ｓ面の特に頂点近くの部分がステップの状態が悪くなり、頂点部は発光効率が低くなる。これは、六角錐形状の素子では、それぞれの面のほぼ中心部分を中心に頂点側、側辺左側、底辺側に４箇所に区分され、特に頂点側部分は最もステップの状態が波打っていて、頂点付近になると異常成長が起こりやすくなっているためである。これに対して、側辺側の二箇所はどちらもステップがほぼ直線状でしかもステップが密集しており極めて良好な成長状態になっており、また、底面に近い部分はやや波打つステップであるが、頂点側ほどの異常成長は起こっていない。そこで、上記の半導体発光素子では、活性層への電流注入は頂点近傍側で周囲側より低密度となるように制御することが可能である。このような頂点近傍側で低密度の電流を流すためには、電極を傾斜の側部には形成するが、頂点部分では電極を形成しないような構造としたり、或いは頂点部分に電極形成前に電流ブロック領域を形成する構造とすることができる。
【００２８】
結晶層と第２導電型層には、それぞれ電極が形成される。接触抵抗を下げるために、コンタクト層を形成し、その後で電極をコンタクト層に形成しても良い。特に、これらの電極を結晶層の同じ側に蒸着法により形成する場合、ｐ電極、ｎ電極が結晶層とマスクの下に形成された結晶種層との双方についてしまうと短絡してしまうことがあり、それぞれ精度よく蒸着することが必要となる。
【００２９】
上記の半導体発光素子は複数個並べて画像表示装置や照明装置を構成することが可能である。各素子を３原色分揃え、走査可能に配列することで、Ｓ面を利用して電極面積を抑えることが出来るため、少ない面積でディスプレイとして利用できる。
【００３０】
［第１の実施形態］
まず、半導体発光素子の第１導電型層、活性層、第２導電型層及び第２導電型層に電極を形成するまでの工程について図１乃至図４を参照しながら説明し、併せてその素子構造について述べる。
【００３１】
基板主面をＣ＋面とするサファイア基板１上に、低温バッファ層を形成し、その後昇温し１０００℃でシリコンドープのＧａＮ層２を形成する。その後、ＳｉＯ２又はＳｉＮを用いたマスク層３を全面に厚さ１００〜５００ｎｍの範囲で形成し、図１に示すように、フォトリソグラフィーとフッ酸エッチャントを用いて１０μｍ程度の円形状の開口部からなる窓領域４をマスク層３に形成する。この開口部の大きさは作りたい素子の特性により変える。
【００３２】
次に再度、成長温度１０００℃でシリコンドープのＧａＮ層５の結晶成長を行う。当初、シリコンドープのＧａＮ層５は円形の窓領域４から成長するが、しばらく成長を続けると周囲がＳ面（１−１０１）よりなる六角錐の形状を露呈してくる。成長時間が足りない場合は六角錐台形状になるが、六角錐をシリコンドープのＧａＮ層５を形成した後暫く成長を続け、六角錐の大きさが幅２０μｍ程度（一辺が１０μｍ程度）になった際、高さは六角錐としてその一辺の１．６倍程度となる。すると図２に示すように、１６μｍ程度の窓領域４よりも底面が広がったシリコンドープのＧａＮ層５が形成される。なお、六角錐の大きさが幅２０μｍ程度は例示であり、例えば六角錐の大きさを幅１０μｍ程度とすることもできる。
【００３３】
さらに、シリコンドープのＧａＮ層５を成長し、その後成長温度を低減し活性層となるＩｎＧａＮ層６を成長する。その後、図３に示すように、成長温度を再び上昇させ、ｐ型クラッド層としてのマグネシウムドープのＧａＮ層７を成長させる。その際のＩｎＧａＮ層６の厚さは０．５ｎｍから３ｎｍ程度である。さらに、活性層を（Ａｌ）ＧａＮ／ＩｎＧａＮの量子井戸層や多重量子井戸層などにすることもあり、ガイド層として機能するＧａＮまたはＩｎＧａＮを用いて多重構造とすることもある。その際、ＩｎＧａＮのすぐ上の層にはＡｌＧａＮ層を成長することが望ましい。
【００３４】
さらに、六角錐上に成長した最表層にＮｉ／Ｐｔ／Ａｕ又はＮｉ（Ｐｄ）／Ｐｔ／Ａｕを蒸着する。この蒸着によりｐ電極８が完成する。このとき、マスク層３の一部を開口してＧａＮ層を露出させ、さらにその除去した部分にＴｉ／Ａｌ／Ｐｔ／Ａｕ電極を蒸着し、ｎ電極としても良い。
【００３５】
このような製造工程で製造された本実施形態の半導体発光素子は、図４に示す素子構造を有している。その主な構成はＣ＋面を基板主面とするサファイア基板１上に結晶種層となるシリコンドープのＧａＮ層５を有している。このシリコンドープのＧａＮ層５は基板主面とは傾斜してなるＳ面に覆われた周面を有している。さらに本素子には、このＳ面に平行に延在してなる形状で活性層であるＩｎＧａＮ層６が形成され、さらにそのＩｎＧａＮ層６上にクラッド層としてマグネシウムドープのＧａＮ層７が形成されている。ｐ電極８はマグネシウムドープのＧａＮ層７の上面に形成されている。ｎ電極を傾斜した結晶面が形成されている側と同じ側に形成しておく場合には、六角錐部分の側面で開口された領域が形成されており、シリコンドープのＧａＮ層２を介してシリコンドープのＧａＮ層５に接続することができる。このような構造を有する半導体発光素子は、基板主面に傾斜した傾斜結晶面を用いることで、多重反射を防止することができ、発光した光を効率良く素子外部に導くことができる。次に、サファイア基板１上に作成された当該半導体発光素子をＲＩＥ（反応性イオンエッチング）又はダイサーなどで分離する。
【００３６】
次に、図５乃至図１１を用いてバッファ層であるシリコンドープされたＧａＮ層２のサファイア基板１との境界面に凹凸を形成し、素子が完成するまでの工程について説明する。尚、図５乃至図１１は、複数形成された素子のうち１つの素子を抜き出して示している。まず、粘着材層９が塗布された保持用基板１０をサファイア基板１上に形成された複数の素子の頂上部側から接触させ、図５に示すように、粘着材層９によって該素子の六角錐形状部の略全体が覆われる状態で該素子を保持用基板１０に保持する。エネルギービームとしてエキシマレーザー光などの高出力パルス紫外線レーザーをサファイア基板１の裏面側から表面側に透過するように照射する。この高出力パルス紫外線レーザーの照射によって、サファイア基板１と結晶層であるシリコンドープされたＧａＮ層２の界面近傍で、例えば窒化ガリウム層が窒素ガスと金属ガリウムに分解し、そのＧａＮ層２とサファイア基板１との間の接合力が弱くなり、その結果、図６に示すように、サファイア基板１と結晶層であるシリコンドープされたＧａＮ層２との間を容易に剥離することが出来る。このとき、照射するエキシマレーザーの照射条件を最適化することによって、剥離と同時にシリコンドープされたＧａＮ層２に凹凸を形成することもできる。サファイア基板１を剥離した後、各素子は素子分離された状態で一時保持用基板１０の粘着材層９に保持され、ＧａＮ層２のサファイア基板１と接合していた面１１が露出した状態で保持される。
【００３７】
次に、面１１に凹凸を形成する工程を図７と図８を用いて説明する。半導体発光素子から発生する光を効率良く外部に取り出すためには、該素子の内部で発生した光の取り出し面である面１１に微小な凹凸を形成し、シリコンドープされたＧａＮ層２の上部にある発光領域あるＩｎＧａＮ層６やそこから発生した光のうちｐ電極８によって反射され広範囲な入射角を持って面１１に入射してくる光が面１１で全反射されないようにする必要がある。よって、平坦な面である面１１に凹凸を形成するためにエネルギービームを照射し、面１１近傍の窒化ガリウム層を部分的に分解する。エネルギービームとしては、例えば、エキシマレーザー光などの高出力パルス紫外線レーザーを用いることができる。このとき、エキシマレーザーの発生装置から直接面１１に照射するだけに留まらず、図７に示すように、一旦凸レンズ１２でエキシマレーザーを集光して焦点を面１１表面近傍に合わせることによって、さらに高出力なパワーを面１１表面近傍の局所に集中させ、短時間で面１１の局所に凹凸を形成することが出来る。さらに、焦点を面１１上で移動させることによって、図８に示すように、面１１全体の表面近傍に凹凸を形成することができる。
【００３８】
次に、凹凸が形成された面１１にｎ電極を形成する工程についていわゆるリフトオフ法を用いた場合を説明する。凹凸が形成された面１１にフォトレジスト層１５を塗布し、さらに面１１が露出するように露光現象を行ない、図９に示すように略矩形の開口部１６を形成する。ここで開口部１６は、発光領域であるＩｎＧａＮ層６や発生した光を反射する機能を有するｐ電極８の直下を避けて形成される。次に、開口部１６を含むフォトレジスト層１５全体に、例えば、Ｔｉ／Ａｌ／Ｐｔ／Ａｕを蒸着し、図１０に示すように、金属薄膜層１８を形成する。フォトレジスト層１５を溶剤により除去すると、図１１に示すように、開口部１６の位置にＴｉ／Ａｌ／Ｐｔ／Ａｕで構成される電極が残ることになり、これがｎ電極１７となる。ｎ電極１７は光を透過しない金属で構成されるので、素子外部に光を取り出す領域を避けて形成される必要がある。また、凹凸を有する面１１上にｎ電極１７を形成することによって、ｎ電極１７と面１１の実質的な接触面積を大きくとることができ、平坦な面にｎ電極を形成する場合に比べ電流密度を低減することができる。
【００３９】
画像表示装置や照明装置のように該半導体発光素子を配列してなる装置を製造する場合には、粘着材層９に該素子を保持したまま装置基板の該素子の配列位置に配置したのち粘着材層９から該素子を分離すれば良い。また、選択的にエキシマレーザーの照射を行なうことによって、特定の位置に配置されていた素子とサファイア基板１を分離しておき、装置基板の所定の位置に素子が配置されるようにしても良い。
【００４０】
［第２の実施形態］
次に、エネルギービームを用いて凹凸を形成する他の方法を図１２に示す。本実施形態における凹凸の形成方法を用いることで、第１の実施形態と比較し、さらに短時間且つ容易に凹凸を形成することができる。尚、該素子を結晶成長によって形成し、シリコンドープのＧａＮ層とサファイア基板を分離するまでの工程とｎ電極を形成する工程は第１の実施形態における場合と同様にして行い、素子構造の共通部分についても同じ符号を用いて説明する。
【００４１】
まず、エキシマレーザー光が照射されるだけではほとんど劣化が進行せず、光を透過させない材質で構成されるマスク１３を、その像がサファイア基板１が分離されたシリコンドープのＧａＮ層２の下側の面である面１１に結像するように投影レンズ２０を介して配置する。マスク１３には微小な開口部１４がランダムに形成されている。開口部１４の径やマスク１３に作成される数は、面１１に形成する凹凸の大きさ、エキシマレーザーのエネルギー密度、工程能率など様々な条件を検討して最適な条件で形成しておけば良く、形状は円形に限らず、矩形状、三角形状、六角形状、その他これらの変形形状であっても良い。そして、マスク１３に対して面１１の反対側からエキシマレーザー光をマスク１３に照射すると、開口部１４によって細線化されたエキシマレーザー光が、複数同時に面１１に照射されることになる。第１の実施形態と異なり、複数同時にエキシマレーザー光を面１１に照射できることから、同時に複数の凹凸を効率良く面１１に形成することができる。
【００４２】
また、第１の実施形態における方法と組み合わせて、同時に複数の微小な凹凸を形成することもできる。例えば、マスク１３の開口部１４毎に微小な凸レンズを形成した構造のマスクにエキシマレーザ−光を照射し、開口部１４で細線化された光がさらに凸レンズによって集光され、面１１の複数の部分に面積当りのエネルギー密度が高いエキシマレーザー光が同時に照射され、さらに効率良く、微小な凹凸を形成することもできる。
【００４３】
［第３の実施形態］
本発明の第３の実施形態を図１３乃至図２２を用いて説明する。本実施形態は、基板の主面に凹凸を形成しておき、その上に半導体発光素子を構成する結晶層を成長させる一形態である。
【００４４】
本実施形態で用いられる基板は、一例としてサファイア基板が使用されるが、窒化物半導体の結晶成長で一般的に使用されるサファイア基板に限定されるものではなく、他の異種基板もしくは他の窒化物半導体基板でも良い。まず、基板主面をＣ＋面とするＣ面サファイア基板３０の基板主面の表面に反応性イオンエッチングやフッ酸エッチャントを用いて、図１３に示すように、サファイア基板３０の基板主面の表面に凹凸部３１を形成する。凹凸部３１を形成するには、例えば、ダイアモンドなどの硬度が高い物質を用いてサファイア基板３０の基板主面の表面を研磨し、複数の微小な谷部３３と山部３２からなる凹凸部３１を形成しても良い。また、凹凸部３１は本発明の目的である光の全反射を低減し、光散乱によって十分な光量が素子外部に取り出せる程度の粗さに形成されていれば十分であり、谷部３３の略垂直からずれて伸びた山部３２を形成しても良いし、谷部３３の深さと山部３２の高さがそれぞれ異なっていても良い。また、上記方法を幾つか組み合わせて凹凸部３１を形成しても良い。
【００４５】
このようにして基板主面の表面を加工したサファイア基板３０を、例えば有機金属気相成長装置の中に導入し、窒素原料であるアンモニアとキャリアガスとして水素と窒素を流しながら昇温し、約１０００℃程度でＧａ原料であるトリメチルガリウムを供給する。暫く成長すると山部３３から横方向成長が生じ、図１４に示すように山部３２の上端側を覆うように結晶成長が開始されて第１窒化物半導体層であるＧａＮ層３４が形成される。このような山部３２の上端側での結晶成長によって谷部３３の部分はそのまま空隙部分になる。
【００４６】
さらに成長を続けると図１５に示すように各山部３２におけるＧａＮ層３４同士が横方向成長し、結合するように会合する。そして、更に厚み方向に成長を続けて、図１６に示すように、層状に成長したＧａＮ層３４が形成される。
【００４７】
その後、ＳｉＯ２またはＳｉＮを用いたマスク層３５を全面に厚さ１００〜５００ｎｍの範囲で形成し、図１７に示すように、フォトリソグラフィーとフッ酸エッチャントを用いて１０μｍ程度の円形状の開口部からなる窓領域３６をマスク層３５に形成した後、第１の実施形態と同様な方法で第１導電型層、活性層、第２導電型層、ｐ電極を形成し、図１８に示すように、凹凸を有するサファイア基板３０上に該素子が形成される。このとき、マスク層３５の一部をエッチングなどによって除去し、露出させたＧａＮ層上にｎ電極を蒸着法などによって形成しておいても良い。このとき、エッチングもしくはダイサーなどでマスク層３５を除去し、素子分離を行なっておく。尚、該素子を構成する第１の実施形態と共通の部分については同一の符号を用いて以下の説明を行う。
【００４８】
次に、エネルギービームとしてエキシマレーザー光などの高出力パルス紫外線レーザーをサファイア基板３０の裏面側から表面側に透過するように照射する。この高出力パルス紫外線レーザーの照射によって、サファイア基板３０と結晶層であるＧａＮ層３４の界面近傍で、例えば窒化ガリウム層が窒素ガスと金属ガリウムに分解し、そのＧａＮ層３４とサファイア基板３０との間の接合力が弱くなり、その結果、図１９に示すように、サファイア基板３０と結晶層であるＧａＮ層３４との間を容易に分離することが出来る。このようにして、光取り出し面である面３７に凹凸を形成することが出来る。
【００４９】
次に、凹凸が形成された面３７にｎ電極を形成する工程についていわゆるリフトオフ法を用いた場合について説明する。凹凸が形成された面３７にフォトレジスト層３８を塗布し、さらに面３７が露出するように露光現象を行い、略矩形の開口部３９を形成する。ここで開口部３９は、発光領域であるＩｎＧａＮ層６や発生した光を反射する機能を有するｐ電極８の直下を避けて形成される。次に、開口部３９を含むフォトレジスト層３８全体に、例えば、Ｔｉ／Ａｌ／Ｐｔ／Ａｕを蒸着し、金属薄膜層４１を形成する。この後、フォトレジスト層３８を溶剤により除去する。図２０に示すように、開口部３９の位置にＴｉ／Ａｌ／Ｐｔ／Ａｕで構成される電極が残ることになり、これがｎ電極４０となる。ｎ電極４０は光を透過しない金属で構成されるので、素子外部に光を取り出す領域を避けて形成される必要がある。また、ＩＴＯ（Ｉｎｄｉｕｍｕ ｔｉｎ Ｏｘｉｄｅ）などで構成される透明電極を活性層６の直下の面３７に形成しても良い。さらに、凹凸を有する面３７上にｎ電極４０を形成することによって、ｎ電極４０と面３７の実質的な接合面積を大きくとることができ、平坦な面にｎ電極を形成する場合に比べ電流密度を低減することもできる。
【００５０】
［第４の実施形態］
次に、基板上に形成された結晶成長層の下側の面に前記基板にエネルギービームを照射して前記基板を剥離することにより形成された凹凸を有する複数の半導体発光素子を配列してなる画像表示装置、照明装置について説明する。本実施形態では傾斜結晶面を有する素子と併せて結晶成長層が素子を形成する基板に平行なものを配置した画像表示装置を一例として説明する。尚、傾斜結晶層を有する素子は、第１の実施形態乃至第３の実施形態で説明した方法で作成された半導体発光素子である。
【００５１】
図２１は画像表示装置の一画素を形成する領域に素子を配置した断面図であり、ＲＧＢの３色の発光ダイオード１００、１０１、１０２が基板１０３に配列され、絶縁層１０４が塗布されている。絶縁層１０４としては透明エポキシ接着剤、ＵＶ硬化型接着剤、ポリイミドなどを用いることができる。３色のダイオード１００、１０１、１０２は必ずしも同じ形状でなくとも良い。発光ダイオード１００は赤色の発光ダイオードであり、六角錐のＧａＮ層を有しない構造とされ、発光ダイオード１０１、１０２はそれぞれ緑色、青色の発光ダイオードであり、発光する色に合わせて結晶成長をさせる方法、素子構造及び材料が異なり、それによって素子形状に違いが現れている。
【００５２】
各発光ダイオードは、素子構造の違いにかかわらず同一の取り扱いをするために樹脂からなる接着剤層１０５で覆われており、同一形状の樹脂形成チップにされている。また、樹脂形成チップの接着剤層１０５の一部を除去して電極と回路を接続するために電極パッド１０６が形成されている。さらに、各発光ダイオード１００、１０１、１０２の凹凸を有する下側側の面にはｎ電極１１０が形成されている。
【００５３】
また、基板１０３は可視光や赤外線、或いはレーザービームなどの光エネルギーを透過する光透過性の基板であればよく、例えば、ガラス基板、石英ガラス基板、プラスチック基板などを用いることができる。また、樹脂形成チップと基板１０３を接着するための熱可塑性樹脂層１０７としてはポリオレフィン、ポリ塩化ビニル、ポリアミド、ポリエステルなどが挙げられる。電極層１０８は各発光ダイオードに給電するための金属層や金属シリサイド層で構成されており、電極層１０８の画面側の表面すなわち該画像表示装置をみる人がいる側の面に電磁波吸収層として黒クロム層１０９が形成されている。この黒クロム層１０９はシャドウマスクとして機能し、画像のコントラストを向上させることができる。
【００５４】
さらに、基板１０３に配列された各発光ダイオードの上側の電極に配線を施すことによって画像表示装置の表示パネルが完成する。以上述べたように各発光ダイオードの下側の面に凹凸が形成されていることで光取り出し効率が向上していることから、画質の良好な画像表示装置を作成することができる。
【００５５】
【発明の効果】
本発明の半導体発光素子とその製造方法によれば、光取り出し部である基板上に形成された結晶成長層の下側の面に前記基板にエネルギービームを照射して前記基板を剥離することにより形成された凹凸を形成することによって、発光領域から発生した光のうち全反射によって外部に取り出すことが出来なかった光を取り出すことができ、さらに、光を散乱させることによって光取り出し効率を増強することができる。
【００５６】
一方、ｎ型半導体層である結晶成長層の下側に凹凸を形成し、その凹凸を有する面上にｎ電極を形成することによって、ｎ電極と結晶成長層の実質的な接合面積を大きく取ることができ、平坦な面に電極を形成する場合に比べ、電流密度を低減することができる。さらに、光の取りだし領域を避けてｎ電極を形成するもしくは透明電極を光取り出し領域に形成することによって、光取りだし効率を減少させることなく、上記の効果を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の半導体発光素子の製造工程におけるマスク形成工程を示す工程断面図である。
【図２】本発明の第１の実施形態の半導体発光素子の製造工程における結晶層の形成工程を示す工程断面図である。
【図３】本発明の第１の実施形態の半導体発光素子の製造工程における活性層の形成工程を示す工程断面図である。
【図４】本発明の第１の実施形態の半導体発光素子の製造工程における電極の形成工程を示す工程断面図である。
【図５】本発明の第１の実施形態の半導体発光素子の製造工程における保持用基板に該素子を保持する工程を示す工程断面図である。
【図６】本発明の第１の実施形態の半導体発光素子の製造工程における該素子からサファイア基板を剥離する工程を示す工程断面図である。
【図７】本発明の第１の実施形態の半導体発光素子の製造工程における該素子の結晶層にレーザービームを照射して凹凸を形成する工程を示す工程断面図である。
【図８】本発明の第１の実施形態の半導体発光素子の製造工程における該素子の結晶層に下側に凹凸が形成された工程断面図である。
【図９】本発明の第１の実施形態の半導体発光素子の製造工程におけるマスク形成工程を示す工程断面図である。
【図１０】本発明の第１の実施形態の半導体発光素子の製造工程におけるｎ電極の形成工程を示す工程断面図である。
【図１１】本発明の第１の実施形態の半導体発光素子の製造工程における完成した該素子の構造を示す構造断面図である。
【図１２】本発明の第２の実施形態の半導体発光素子の製造工程における該素子の結晶層にレーザーレーザービームを照射して凹凸を形成する工程を示す工程断面図である
【図１３】本発明の第３の実施形態の半導体発光素子の製造工程におけるサファイア基板上に凹凸を形成する工程を示す工程断面図である。
【図１４】本発明の第３の実施形態の半導体発光素子の製造工程におけるサファイア基板上の凹凸部に結晶層が形成される工程を示す工程断面図である。
【図１５】本発明の第３の実施形態の半導体発光素子の製造工程における凹凸部の結晶層が横方向成長する工程を示す工程断面図である。
【図１６】本発明の第３の実施形態の半導体発光素子の製造工程における凹凸部の結晶層が層状に成長する工程を示す工程断面図である。
【図１７】本発明の第３の実施形態の半導体発光素子の製造工程におけるマスク形成工程を示す工程断面図である。
【図１８】本発明の第３の実施形態の半導体発光素子の製造工程における電極の形成工程を示す工程断面図である。
【図１９】本発明の第３の実施形態の半導体発光素子の製造工程における該素子からサファイア基板を剥離する工程を示す工程断面図である。
【図２０】本発明の第３の実施形態の半導体発光素子の製造工程における完成した該素子の構造を示す構造断面図である。
【図２１】本発明の第４の実施形態の画像表示装置において、半導体発光素子を配置した状態を示す構造断面図である。
【符号の説明】
１、３０ サファイア基板
２ ＧａＮ：Ｓｉ層
３ マスク層
４ 窓領域
５ ＧａＮ：Ｓｉ層
６ ＩｎＧａＮ層
７ ＧａＮ：Ｍｇ層
８ ｐ電極
９ 粘着材層
１０ 保持用基板
１２ 凸レンズ
１３ マスク
１４ 開口部
１５ マスク層
１６ 開口部
１７、４０、１１０ ｎ電極
３４ ＧａＮ層
３５ マスク層
３６ 窓領域
３８ マスク層
３９ 開口部
Claims (20)
- 基板上に結晶成長層が形成され、前記結晶成長層の上側に第１導電型層、活性層、及び第２導電型層からなる結晶層が設けられ、前記結晶成長層の下側の面は前記基板にエネルギービームを照射して前記基板を剥離することにより形成された凹凸を有していることを特徴とする半導体発光素子。
- 前記基板の主面は凹凸を有することを特徴とする請求項１記載の半導体発光素子。
- 前記基板の主面はＣ面又はこれと実質的に等しいことを特徴とする請求項１記載の半導体発光素子。
- 前記結晶層はウルツ鉱型の結晶構造を有することを特徴とする請求項１記載の半導体発光素子。
- 前記結晶層は窒化物半導体からなることを特徴とする請求項１記載の半導体発光素子。
- 前記活性層はＩｎＧａＮを用いて構成されることを特徴とする請求項１記載の半導体発光素子。
- 前記結晶層は前記基板の主面に対して傾斜した傾斜結晶面を有することを特徴とする請求項２又は請求項３記載の半導体発光素子。
- 前記結晶層は六角錐形状又は六角錐台形状であることを特徴とする請求項１記載の半導体発光素子。
- 前記傾斜結晶面はＳ面及び（１１−２２）面の少なくとも一方を含むことを特徴とする請求項７記載の半導体発光素子。
- 前記傾斜結晶面に一方の電極が形成されることを特徴とする請求項７に記載の半導体発光素子。
- 前記一方の電極はｐ電極であることを特徴とする請求項１０記載の半導体発光素子。
- 基板上に結晶成長層が形成され、前記結晶成長層の上側に第１導電層、活性層、及び第２導電型層からなる結晶層が設けられ、前記結晶成長層の下側の面に前記基板にエネルギービームを照射して前記基板を剥離することにより形成された光散乱領域を形成してなることを特徴とする半導体発光素子。
- 基板上に結晶成長層が形成され、前記結晶成長層の上側に第１導電型層、活性層、及び第２導電型層からなる結晶層が設けられ、前記結晶成長層の下側の面に前記基板にエネルギービームを照射して前記基板を剥離することにより形成された凹凸を有している半導体発光素子を並べ、信号に応じて各半導体発光素子が発光するように構成されてなることを特徴とする画像表示装置。
- 基板上に結晶成長層が形成され、前記結晶成長層の上側に第１導電型層、活性層、及び第２導電型層からなる結晶層が設けられ、前記結晶成長層の下側の面に前記基板にエネルギービームを照射して前記基板を剥離することにより形成された凹凸を有する半導体発光素子を並べ、信号に応じて各半導体発光素子が発光するように構成されてなることを特徴とする照明装置。
- 基板上に結晶成長層を形成し、前記結晶成長層の上側に第１導電型層、活性層、及び第２導電型層からなる結晶層を形成し、前記結晶成長層の下側の面に前記基板にエネルギービームを照射して前記基板を剥離することにより形成された凹凸を形成することを特徴とする半導体発光素子の製造方法。
- 前記基板の主面は凹凸を有していることを特徴とする請求項１５記載の半導体発光素子の製造方法。
- 前記基板上に複数の半導体発光素子を形成した後、各半導体発光素子毎に分離することを特徴とする請求項１５又は請求項１６記載の半導体発光素子の製造方法。
- 前記分離した各半導体発光素子の前記結晶成長層の下側の面に一方の電極が形成されることを特徴とする請求項１７記載の半導体発光素子の製造方法。
- 前記一方の電極は、前記活性層の直下を避けて形成されることを特徴とする請求項１８記載の半導体発光素子の製造方法。
- 前記一方の電極はｎ電極であることを特徴とする請求項１８に記載の半導体発光素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001211366A JP3659201B2 (ja) | 2001-07-11 | 2001-07-11 | 半導体発光素子、画像表示装置、照明装置及び半導体発光素子の製造方法 |
| US10/192,232 US7087934B2 (en) | 2001-07-11 | 2002-07-10 | Semiconductor light emitting device, image display unit, lighting apparatus, and method of fabricating semiconductor light emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001211366A JP3659201B2 (ja) | 2001-07-11 | 2001-07-11 | 半導体発光素子、画像表示装置、照明装置及び半導体発光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003031841A JP2003031841A (ja) | 2003-01-31 |
| JP3659201B2 true JP3659201B2 (ja) | 2005-06-15 |
Family
ID=19046694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001211366A Expired - Lifetime JP3659201B2 (ja) | 2001-07-11 | 2001-07-11 | 半導体発光素子、画像表示装置、照明装置及び半導体発光素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7087934B2 (ja) |
| JP (1) | JP3659201B2 (ja) |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1363318A1 (en) * | 2001-12-20 | 2003-11-19 | Matsushita Electric Industrial Co., Ltd. | Method for making nitride semiconductor substrate and method for making nitride semiconductor device |
| US20030198301A1 (en) * | 2002-01-30 | 2003-10-23 | Kazutaka Terashima | Method of epitaxial lateral overgrowth |
| US7002182B2 (en) * | 2002-09-06 | 2006-02-21 | Sony Corporation | Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit |
| US20040173808A1 (en) * | 2003-03-07 | 2004-09-09 | Bor-Jen Wu | Flip-chip like light emitting device package |
| JP2004304161A (ja) * | 2003-03-14 | 2004-10-28 | Sony Corp | 発光素子、発光装置、画像表示装置、発光素子の製造方法及び画像表示装置の製造方法 |
| GB2418532A (en) * | 2004-09-28 | 2006-03-29 | Arima Optoelectronic | Textured light emitting diode structure with enhanced fill factor |
| KR100682873B1 (ko) * | 2004-12-28 | 2007-02-15 | 삼성전기주식회사 | 반도체 발광 소자 및 그 제조 방법 |
| JP2006190782A (ja) * | 2005-01-05 | 2006-07-20 | Fujitsu Ltd | 光半導体装置及びその製造方法 |
| KR100661716B1 (ko) | 2005-06-16 | 2006-12-26 | 엘지전자 주식회사 | 발광 소자 성장용 기판, 이 기판에 성장된 삼차원 구조의발광층을 구비한 발광 소자 및 그의 제조 방법 |
| JP2007194450A (ja) * | 2006-01-20 | 2007-08-02 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| KR100857410B1 (ko) | 2007-03-08 | 2008-09-08 | 전북대학교산학협력단 | 백색 엘이디의 제조방법 |
| US20090032799A1 (en) * | 2007-06-12 | 2009-02-05 | Siphoton, Inc | Light emitting device |
| US7956370B2 (en) * | 2007-06-12 | 2011-06-07 | Siphoton, Inc. | Silicon based solid state lighting |
| WO2009015350A1 (en) * | 2007-07-26 | 2009-01-29 | S.O.I.Tec Silicon On Insulator Technologies | Epitaxial methods and templates grown by the methods |
| US20100237343A1 (en) * | 2007-08-27 | 2010-09-23 | Rohm Co., Ltd. | ZnO-BASED THIN FILM AND SEMICONDUCTOR DEVICE |
| US7985979B2 (en) * | 2007-12-19 | 2011-07-26 | Koninklijke Philips Electronics, N.V. | Semiconductor light emitting device with light extraction structures |
| KR101491139B1 (ko) * | 2007-12-20 | 2015-02-06 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| US20110108800A1 (en) * | 2008-06-24 | 2011-05-12 | Pan Shaoher X | Silicon based solid state lighting |
| US20110114917A1 (en) * | 2008-07-21 | 2011-05-19 | Pan Shaoher X | Light emitting device |
| US8058082B2 (en) * | 2008-08-11 | 2011-11-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light-emitting diode with textured substrate |
| US8716723B2 (en) * | 2008-08-18 | 2014-05-06 | Tsmc Solid State Lighting Ltd. | Reflective layer between light-emitting diodes |
| US9293656B2 (en) * | 2012-11-02 | 2016-03-22 | Epistar Corporation | Light emitting device |
| JP4915598B2 (ja) * | 2008-10-10 | 2012-04-11 | パナソニック株式会社 | 発光素子の製造方法 |
| JP4970400B2 (ja) * | 2008-10-10 | 2012-07-04 | パナソニック株式会社 | 発光素子の製造方法 |
| US20100308300A1 (en) * | 2009-06-08 | 2010-12-09 | Siphoton, Inc. | Integrated circuit light emission device, module and fabrication process |
| KR101173072B1 (ko) * | 2009-08-27 | 2012-08-13 | 한국산업기술대학교산학협력단 | 경사진 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법 |
| US8283676B2 (en) * | 2010-01-21 | 2012-10-09 | Siphoton Inc. | Manufacturing process for solid state lighting device on a conductive substrate |
| US8722441B2 (en) | 2010-01-21 | 2014-05-13 | Siphoton Inc. | Manufacturing process for solid state lighting device on a conductive substrate |
| US8674383B2 (en) * | 2010-01-21 | 2014-03-18 | Siphoton Inc. | Solid state lighting device on a conductive substrate |
| MX2012013614A (es) * | 2010-05-26 | 2013-03-20 | Univ Toledo | Estructuras fotovoltaicas que tienen una capa de interfaz de difraccion de luz y metodos para fabricar las mismas. |
| CN102263173A (zh) * | 2010-05-28 | 2011-11-30 | 展晶科技(深圳)有限公司 | 发光二极管及其制造方法 |
| CN102569541B (zh) * | 2010-12-28 | 2014-10-15 | 展晶科技(深圳)有限公司 | 半导体发光芯片制造方法 |
| US8624292B2 (en) | 2011-02-14 | 2014-01-07 | Siphoton Inc. | Non-polar semiconductor light emission devices |
| KR101922118B1 (ko) * | 2012-08-27 | 2018-11-26 | 삼성전자주식회사 | 플렉서블 반도체소자 및 그 제조방법 |
| KR102059133B1 (ko) | 2013-07-31 | 2019-12-24 | 삼성전자주식회사 | GaN 베이스 발광소자와 기계적 후처리를 이용한 그 제조방법 |
| KR102073791B1 (ko) * | 2013-09-03 | 2020-02-05 | 삼성전자주식회사 | 가요성 전자 소자 및 그 제조 방법 |
| CN105449053B (zh) * | 2014-09-19 | 2018-04-03 | 展晶科技(深圳)有限公司 | 发光二极管晶粒及其制造方法 |
| JP2016081562A (ja) * | 2014-10-09 | 2016-05-16 | ソニー株式会社 | 表示装置、表示装置の製造方法および電子機器 |
| US10520769B2 (en) | 2014-10-31 | 2019-12-31 | eLux, Inc. | Emissive display with printed light modification structures |
| US10381335B2 (en) | 2014-10-31 | 2019-08-13 | ehux, Inc. | Hybrid display using inorganic micro light emitting diodes (uLEDs) and organic LEDs (OLEDs) |
| US10242977B2 (en) | 2014-10-31 | 2019-03-26 | eLux, Inc. | Fluid-suspended microcomponent harvest, distribution, and reclamation |
| US10236279B2 (en) | 2014-10-31 | 2019-03-19 | eLux, Inc. | Emissive display with light management system |
| US10535640B2 (en) | 2014-10-31 | 2020-01-14 | eLux Inc. | System and method for the fluidic assembly of micro-LEDs utilizing negative pressure |
| US10446728B2 (en) | 2014-10-31 | 2019-10-15 | eLux, Inc. | Pick-and remove system and method for emissive display repair |
| US10381332B2 (en) | 2014-10-31 | 2019-08-13 | eLux Inc. | Fabrication method for emissive display with light management system |
| US9825202B2 (en) | 2014-10-31 | 2017-11-21 | eLux, Inc. | Display with surface mount emissive elements |
| US10319878B2 (en) | 2014-10-31 | 2019-06-11 | eLux, Inc. | Stratified quantum dot phosphor structure |
| US10418527B2 (en) | 2014-10-31 | 2019-09-17 | eLux, Inc. | System and method for the fluidic assembly of emissive displays |
| US10543486B2 (en) | 2014-10-31 | 2020-01-28 | eLux Inc. | Microperturbation assembly system and method |
| CN105720157A (zh) * | 2016-02-26 | 2016-06-29 | 中国科学院半导体研究所 | 氮化镓基微纳米锥结构发光二极管及其制备方法 |
| US10193018B2 (en) * | 2016-12-29 | 2019-01-29 | Intel Corporation | Compact low power head-mounted display with light emitting diodes that exhibit a desired beam angle |
| FR3087942B1 (fr) * | 2018-10-29 | 2021-09-17 | Commissariat Energie Atomique | Dispositif d'affichage electroluminescent multi-couleurs et procede de fabrication d'un tel dispositif |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2690736B2 (ja) | 1987-10-27 | 1997-12-17 | 日本放送協会 | テープ状帯移送記録再生装置 |
| JP2830591B2 (ja) * | 1992-03-12 | 1998-12-02 | 日本電気株式会社 | 半導体光機能素子 |
| JPH0951124A (ja) | 1995-08-07 | 1997-02-18 | Stanley Electric Co Ltd | チップマウントｌｅｄ素子 |
| JP3584575B2 (ja) | 1995-10-13 | 2004-11-04 | ソニー株式会社 | 光学的素子 |
| JP3565529B2 (ja) * | 1996-05-28 | 2004-09-15 | 浜松ホトニクス株式会社 | 半導体光電陰極およびこれを用いた半導体光電陰極装置 |
| JP2773742B2 (ja) | 1996-06-26 | 1998-07-09 | 日本電気株式会社 | Ｅｌ素子 |
| JPH10106327A (ja) | 1996-10-02 | 1998-04-24 | Kuraray Co Ltd | 面光源素子およびそれを用いた表示装置 |
| JP2002261327A (ja) * | 2001-03-06 | 2002-09-13 | Sony Corp | 半導体発光素子及び半導体発光素子の製造方法 |
-
2001
- 2001-07-11 JP JP2001211366A patent/JP3659201B2/ja not_active Expired - Lifetime
-
2002
- 2002-07-10 US US10/192,232 patent/US7087934B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20030087467A1 (en) | 2003-05-08 |
| US7087934B2 (en) | 2006-08-08 |
| JP2003031841A (ja) | 2003-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3659201B2 (ja) | 半導体発光素子、画像表示装置、照明装置及び半導体発光素子の製造方法 | |
| US10573786B2 (en) | Semiconductor light emitting device | |
| US6967353B2 (en) | Semiconductor light emitting device and fabrication method thereof | |
| KR100989564B1 (ko) | 반도체 발광소자와 그 제조방법, 집적형 반도체 발광장치와 그 제조방법, 화상 표시장치와 그 제조방법, 및 조명 장치와 그 제조방법 | |
| JP5270088B2 (ja) | 垂直型発光素子及びその製造方法 | |
| US11710805B2 (en) | Light emitting diode containing oxidized metal contacts | |
| JP3906654B2 (ja) | 半導体発光素子及び半導体発光装置 | |
| US7221001B2 (en) | Semiconductor light-emitting device and process for producing the same | |
| JP5255745B2 (ja) | 窒化物半導体発光素子 | |
| JP4876319B2 (ja) | 表示装置およびその製造方法 | |
| JP2002335016A (ja) | 表示装置及び半導体発光素子 | |
| US11810943B2 (en) | Light-emitting device and manufacturing method thereof | |
| US7989826B2 (en) | Semiconductor light emitting device | |
| JP2003162229A (ja) | 画像表示装置用フィルタ及び画像表示装置、並びに画像表示装置の製造方法 | |
| US11784210B2 (en) | Light-emitting device and manufacturing method thereof | |
| KR100675268B1 (ko) | 다수의 발광 셀이 어레이된 플립칩 구조의 반도체 발광소자 및 이의 제조 방법 | |
| US11362238B2 (en) | Light emitting diode containing oxidized metal contacts | |
| JP3786128B2 (ja) | 表示装置の製造方法 | |
| JP4483566B2 (ja) | 発光装置 | |
| JP2006128730A (ja) | 表示装置 | |
| JP2006173533A (ja) | 発光装置 | |
| KR20170011823A (ko) | 발광소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040802 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050222 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050307 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3659201 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080325 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090325 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100325 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100325 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130325 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140325 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |