KR101491139B1 - 반도체 발광소자 및 그 제조방법 - Google Patents

반도체 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR101491139B1
KR101491139B1 KR20070133918A KR20070133918A KR101491139B1 KR 101491139 B1 KR101491139 B1 KR 101491139B1 KR 20070133918 A KR20070133918 A KR 20070133918A KR 20070133918 A KR20070133918 A KR 20070133918A KR 101491139 B1 KR101491139 B1 KR 101491139B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
conductive
layer
conductive semiconductor
light emitting
Prior art date
Application number
KR20070133918A
Other languages
English (en)
Other versions
KR20090066413A (ko
Inventor
정환희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR20070133918A priority Critical patent/KR101491139B1/ko
Priority to US12/445,182 priority patent/US8772815B2/en
Priority to PCT/KR2008/007475 priority patent/WO2009082121A2/en
Priority to CN2008801220247A priority patent/CN101904023B/zh
Priority to EP08863776.4A priority patent/EP2232594B1/en
Publication of KR20090066413A publication Critical patent/KR20090066413A/ko
Application granted granted Critical
Publication of KR101491139B1 publication Critical patent/KR101491139B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

본 발명의 실시 예는 반도체 발광소자 및 그 제조방법에 관한 것이다.
본 발명의 실시 예에 따른 반도체 발광소자는, 제 1도전성 반도체층, 활성층 및 제 2도전성 반도체층을 포함하는 발광 구조물; 채널 영역에 형성되어, 상기 발광 구조물의 외측을 보호하는 제 3도전성 반도체층; 상기 발광 구조물 및 제 3도전성 반도체층의 위에 형성된 오믹층; 상기 오믹층 위에 형성된 전도성 지지부재를 포함한다.
LED, 수직형, 채널 영역

Description

반도체 발광소자 및 그 제조방법{Semiconductor light emitting device and fabrication method thereof}
본 발명의 실시 예는 반도체 발광소자 및 그 제조방법에 관한 것이다.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져 있다.
발광 다이오드(Light Emitting Diode : LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
이러한 질화물 반도체 재료를 이용한 LED 혹은 LD의 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 핸드폰의 키패드 발광부, 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다.
본 발명의 실시 예는 발광 구조물의 외측 채널 영역을 질화물 반도체로 형성시켜 줄 수 있도록 한 반도체 발광소자 및 그 제조방법을 제공한다.
본 발명의 실시 예에 따른 반도체 발광소자는, 제 1도전성 반도체층, 활성층 및 제 2도전성 반도체층을 포함하는 발광 구조물; 채널 영역에 형성되어, 상기 발광 구조물의 외측을 보호하는 제 3도전성 반도체층; 상기 발광 구조물 및 제 3도전성 반도체층의 위에 형성된 오믹층; 상기 오믹층 위에 형성된 전도성 지지부재를 포함한다. 실시예에 따른 발광소자는 1도전성 반도체층, 활성층 및 제 2도전성 반도체층을 포함하는 발광 구조물; 상기 발광 구조물의 측면 상에 배치되는 제3 반도체층; 상기 제 2도전성 반도체층 및 상기 제3 반도체층과 접촉하는 도전층; 상기 도전층 위에 형성된 전도성 지지부재를 포함할 수 있다. 상기 발광구조물은 상기 제3 반도체층과 상기 도전층 내측에 배치되며, 상기 제1 도전성 반도체층의 저면과 상기 제3 반도체층의 저면은 같은 높이에 위치할 수 있다. 상기 제2 도전성 반도체층은 p형 반도체층을 포함하고, 상기 제3 반도체층은 상기 제2 도전성 반도체층 상에 접하여 배치될 수 있다. 상기 도전층은 상기 반도체층과 오믹 콘택을 형성하는 할 수 있다. 상기 도전층은 오믹층을 포함할 수 있다.
본 발명의 실시 예에 따른 반도체 발광소자 제조방법은 분리용 기판 위에 적어도 제 1도전성 반도체층, 활성층 및 제 2도전성 반도체층의 구조를 포함하는 발광 구조물을 형성하는 단계; 상기 발광 구조물의 외측 채널 영역으로 제 3도전성 반도체층을 형성하는 단계; 상기 제 2도전성 반도체층 및 제 3도전성 반도체층의 위에 오믹층을 형성하는 단계; 상기 오믹층 위에 전도성 지지부재를 형성하는 단계를 포함한다.
본 발명의 실시 예에 따른 반도체 발광소자 및 그 제조방법에 의하면, 발광 구조물의 채널 영역에 질화물 반도체로 형성함으로써, 절연막과 같은 페시베이션층을 형성하거나 이를 제거하는 공정을 수행하지 않아, 제조 공정을 개선시켜 줄 수 있다.
또한 발광 구조물의 측면에도 활성층을 배치함으로써, 발광 구조물의 전기적 및 광학적 특성을 개선시켜 줄 수 있다.
이하, 첨부된 도면을 참조하여 실시 예를 설명하면 다음과 같다. 이러한 실시 예를 설명함에 있어서, 각 층의 위 또는 아래에 대한 정의는 각 도면을 기준으로 설명하기로 한다.
도 1은 본 발명의 제 1실시 예에 따른 반도체 발광소자를 나타낸 단면도이다. 이러한 실시 예를 설명함에 있어서, 층의 위 또는 아래에 대한 기준은 해당 도면을 참조하여 설명하기로 한다.
도 1을 참조하면, 반도체 발광소자(100)는 제 1도전성 반도체층, 활성층, 제 2도전성 반도체층, 제 3도전성 반도체층, 오믹층 및 전도성 지지부재를 포함한다. 여기서, 상기 제 1도전성 반도체층, 활성층 및 제 2도전성 반도체층은 발광 구조물로 정의될 수 있으며, 상기 발광 구조물은 상기와 같은 구조물뿐만 아니라, 상기 활성층 위 또는/및 아래에 복수개의 도전성 반도체층이 적층된 구조물을 포함할 수도 있다.
상기 제 1도전성 반도체층(110)은 n형 반도체층으로 구현될 수 있으며, 상기 n형 반도체층은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있고, n형 도펀트(예; Si, Ge, Sn , Se, Te 등)가 도핑된다.
상기 제 1도전성 반도체층(110)의 표면에는 소정 형상의 러프니스(112)가 형성될 수도 있으며, 제 1전극(109)이 형성된다.
상기 제 1도전성 반도체층(110)은 육면체 등의 다면체 형상 또는 원 기둥 형상으로 이루어지며, 측면이 수평한 면을 기준으로 직각 형태로 형성되거나 소정 각도로 경사지게 형성될 수 있다.
상기 제 1도전성 반도체층(110)의 위에는 활성층(120)이 형성된다. 상기 활성층(120)은 절곡되는 형태로 상기 제 1도전성 반도체층(110)의 상면 및 측면을 따라 형성된다. 즉, 상기 활성층(120)은 러프니스가 형성된 면을 제외한 상면 및 측면에 형성된다.
이러한 활성층(120)은 제 1도전성 반도체층(110) 위에 단일 또는 다중 양자우물 구조로 형성되는 데, 예컨대, InGaN 우물층/GaN 장벽층을 한 주기로 하여, 단일 또는 다중 양자 우물 구조로 형성될 수 있다.
상기 활성층(120) 위에는 제 2도전성 반도체층(130)이 형성된다. 상기 제 2도전성 반도체층(130)은 활성층(120)의 상면 및 측면을 따라 형성된다. 상기 제 2도전성 반도체층(130)은 p형 도펀트(예: Mg)가 도핑된 p형 반도체층으로 구현될 수 있으며, 상기 p형 반도체층은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다.
또한 상기 제 2도전성 반도체층(130) 위에는 제 4도전성 반도체층(미도시)을 형성할 수도 있다. 여기서 제 4도전성 반도체층은 n형 반도체층으로 구현될 수 있 다. 또한 실시 예에서는 제 1도전성 반도체층(110)이 p형 반도체층이고, 제 2도전성 반도체층(130)이 n형 반도체층으로 구현될 수도 있으며, 이에 한정하지는 않는다. 여기서, 발광 구조물의 측면 영역까지 활성층이 형성됨으로써, 발광 효율이 개선될 수 있다.
상기 제 3도전성 반도체층(140)은 상기 제 2도전성 반도체층(130)의 측면 일부 또는 측면과 상면 일부까지 형성된다. 이러한 제 3도전성 반도체층(140)은 n형 또는 p형 도펀트가 도핑된 n형 반도체층 또는 p형 반도체층으로 구현될 수 있으며, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 이러한 제 3도전성 반도체층(140)은 발광 구조물(110,120,130)의 측면에 형성됨으로써, 분리된 칩의 분리 영역에 형성되어, 발광 구조물의 외측을 보호하게 된다.
상기 오믹층(150)은 상기 제 2도전성 반도체층(130)의 위 및 제 3도전성 반도체층(140)의 위에 형성된다. 이러한 오믹층(150)은 제 2도전성 반도체층(130)과 제 3도전성 반도체층(140)에 오믹 접촉되며, 전도성 지지부재(160)에 대한 금속 씨드로 기능하게 된다. 이에 따라 오믹층(150)은 오믹 특성, 반사 특성, 그리고 금속 씨드 특성을 갖는 물질 예컨대, ITO, Pt, Ni, Au, Rh, Pd, Ag 중 적어도 하나 또는 이들의 합금 형태로 이루어질 수 있고, 적어도 한 층으로 증착될 수 있다.
상기 전도성 지지부재(160)은 상기 오믹층(150) 위에 전도성 물질 예컨대, 구리 또는 금으로 이루어질 수 있다. 상기 전도성 지지부재(160)는 상기 구리에 도금이나 웨이퍼 본딩 기술을 이용하여 형성할 수 있으며, 이에 대해 한정하지는 않 는다.
도 2내지 도 7는 본 발명의 제 1실시 예에 따른 반도체 발광소자의 제조 과정을 나타낸 도면이다.
도 2 및 도 3을 참조하면, 분리용 기판(101) 위의 채널 영역 또는 칩 분리 영역에 제 1산화막 패턴(103)을 형성하게 된다. 상기 분리용 기판(101)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있다. 여기서, 상기 채널 영역은 기판 상에서 발광 구조물과 인접한 발광 구조물의 사이의 영역으로 정의될 수 있다.
상기 제 1산화막 패턴(103)은 산화막 계열(예: SiO2 등)이거나 질화물 반도체가 잘 성장되지 않는 재료를 이용하여 소정 두께(예: 1000~5000Å)로 형성되며, 습식 또는 건식 식각을 통해 소정 패턴으로 형성된다. 여기서, 상기 분리용 기판(101) 위에 버퍼층(미도시) 또는 버퍼층/언도프드 반도체층(미도시)이 형성한 후 상기 제 1산화막 패턴(103)을 형성될 수 있다. 여기서, 상기 버퍼층(미도시)은 3족과 5족 원소가 결합된 형태이거나 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중에서 어느 하나로 이루어질 수 있으며, 도펀트가 도핑될 수도 있다.
상기 분리용 기판(101) 위에 제 1도전성 반도체층(110)을 형성하게 된다. 상기 제 1도전성 반도체층(110)은 제 1산화막 패턴(103) 위에 성장되지 않는 특성을 이용하여 형성되기 때문에, 분리용 기판(101) 위의 칩 형성 영역으로 형성된다. 여기서, 상기 분리용 기판(101) 위에 제 1산화막 패턴(103)이 형성되면, 그 분리용 기판(101) 위에 버퍼층(미도시) 또는 버퍼층/언도프드 반도체층(미도시)을 형성한 후 상기 제 1도전성 반도체층(110)을 형성할 수 있다. 또한 버퍼층(미도시) 및 언도프드 반도체층(미도시) 중 적어도 한 층은 상기 제 1산화막 패턴(103)의 형성 전 또는 형성 후에 형성될 수 있으며, 이러한 성장 순서는 변경될 수 있다.
상기 제 1도전성 반도체층(110)은 상기 제 1산화막 패턴(103)에 의해 그 성장 모양이 결정되는 데, 예컨대 육면체 등의 다면체 형상 또는 원 기둥 형상으로 이루어질 수 있으며, 4.0~7.0um의 두께로 형성될 수 있다.
상기 제 1도전성 반도체층(110) 위에는 활성층(120) 및 제 2도전성 반도체층(130)을 형성하게 된다. 여기서, 상기 활성층(120) 및 제 2도전성 반도체층(130)은 상기 제 1도전성 반도체층(110)의 상면 및 측면을 따라 형성된다. 이러한 제 1도전성 반도체층(110)의 상면 및 측면에 활성층(120) 및 제 2도전성 반도체층(130)이 형성됨으로써, 발광 면적을 개선시켜 줄 수 있다.
여기서, 상기 제 1도전성 반도체층(110)은 n형 도펀트가 도핑된 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 형성되며, 상기 활성층(120)은 단일 또는 다중 양자 우물 구조로 형성될 수 있고, 상기 제 2도전성 반도체층(130)은 p형 도펀트가 도핑된 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 형성될 수 있다.
그리고 제 2도전성 반도체층(130)을 형성한 후, 채널 영역에 형성된 상기 제 1산화막 패턴(103)을 에칭 공정(예: 습식 에칭 등)을 통해 제거하게 된다. 여기서, 상기 제 1산화막 패턴(103)은 분리용 기판 분리 후 제거할 수도 있으며, 이러 한 제 1산화막 패턴(103)의 제거 순서는 변경될 수도 있다.
도 2 및 도 3에 도시된 바와 같이, 상기 제 1산화막 패턴(103)이 제거되면 상기 제 2도전성 반도체층(130) 상면에 제 2산화막 패턴(135)을 형성하게 된다. 상기 제 2산화막 패턴(135)은 제 2도전성 반도체층(130)의 상면 또는 채널 영역을 제외한 영역에 형성될 수 있다.
그리고 제 2산화막 패턴(135)이 형성되지 않는 영역으로 제 3도전성 반도체층(140)을 형성하게 된다. 상기 제 3도전성 반도체층(140)은 분리용 기판(101) 위에서 제 2도전성 반도체층(130)의 측면 또는 측면에서 그 상면 일부까지 형성될 수 있으며, 발광 구조물의 두께 또는 그 이상 예컨대, 2~8um의 두께로 형성될 수 있다. 또한 제 3도전성 반도체층(140)은 발광 구조물의 두께에 비해 ±1~2um의 범위로 형성될 수 있다.
상기 제 3도전성 반도체층(140)은 n형 반도체층 또는 p형 반도체층으로서, 3족 및 5족 화합물 반도체인 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 형성될 수 있다. 여기서, 발광 구조물 사이의 채널 영역으로 절연막과 같은 페시베이션층(passivation layer)의 형성을 위해 건식 식각 공정을 수행하고 절연막을 형성하는 공정을 수행하지 않아도 된다.
상기 제 3도전성 반도체층(140)이 형성되면,, 제 2산화막 패턴(135)을 제거하게 된다. 상기 제 2산화막 패턴(135)은 습식 또는 건식 에칭 방식으로 제거하게 된다.
도 4를 참조하면, 상기 제 2산화막 패턴(135)이 제거되면 상기 제 2도전성 반도체층(130) 위 및 제 3도전성 반도체층(140) 위에 오믹 접촉되는 오믹층(150)을 형성하게 된다.
상기 오믹층(150)은 오믹 특성, 반사 특성, 그리고 금속 씨드 특성을 갖는 물질 예컨대, ITO, Pt, Ni, Au, Rh, Pd, Ag 중 적어도 하나 또는 이들의 합금 형태로 이루어질 수 있고, 적어도 한 층으로 증착될 수 있다.
도 5를 참조하면, 상기 오믹층(150) 위에는 전도성 지지부재(160)가 형성된다. 상기 전도성 지지부재(160)는 전도성 물질 예컨대, 구리 또는 금으로 이루어질 수 있으며, 소정 두께(예: 70~150um)로 형성된다.
도 6 및 도 7을 참조하면, 상기 분리용 기판(101)을 물리적 방식(예: LLO(Laser Lift Off))으로 분리하게 된다. 그리고 분리용 기판(101)이 제거된 제 1 및 제 3도전성 반도체층(110,140)의 표면(즉, 하면)에 대해 도 2의 제 1산화막 패턴 두께 이상으로 표면 전처리를 수행하게 된다. 여기서, 표면 전치리 공정은 BOE, HF, HCl 및 KOH 용액을 이용한 습식 에칭과 ICP, RIE 등의 건식 에칭 방식을 각가 사용하거나 혼합하여 사용할 수도 있다. 이때 제 1도전성 반도체층(110)의 표면이 에칭되면서 러프니스(112)가 형성된다. 또한 도시하지 않았지만 제 3도전성 반도체층(130)의 표면에도 러프니스가 형성될 수 있으며, 이러한 러프니스의 크기 또는 형상은 에칭 정도에 따라 변경될 수 있으며, 상기 러프니스가 형성되지 않을 수도 있다.
여기서, 분리용 기판(101) 위에 상기에 설명한 바와 같이, 버퍼층(미도시) 또는/및 언도프드 반도체층(미도시)이 형성되어 있을 경우 이에 대해 습식 에칭과 건식 에칭을 선택적으로 이용하여 제 1도전성 반도체층(110)을 노출시켜 준다.
도 7을 참조하면, 상기 제 1도전성 반도체층(110)의 하면에 제 1전극(109)을 형성하게 된다.
이러한 제 1전극(109)이 형성되면, 발광 구조물의 채널 영역을 통해 레이저 스크라이버(laser scriber)를 이용하여 칩 크기로 분리하게 된다. 이때 칩 크기로 분리시 전도성 지지부재(160)와 제 3도전성 반도체층(140)이 함께 분리된다. 이에 따라 도 1과 같은 반도체 발광소자(100)가 제조될 수 있다. 이때에는 칩 측면을 별도로 건식 에칭을 수행하지 않아도 된다. 여기서, 발광 구조물은 제 1도전성 반도체층(110), 활성층(120), 제 2도전성 반도체층(130)을 포함하는 구조로서, 제 3도전성 반도체층(140) 및 오믹층(150)의 내측에 배치된다.
도 8 내지 도 10은 본 발명의 제 2실시 예에 따른 반도체 발광소자의 제조 과정을 나타낸 도면이다.
도 8을 참조하면, 분리용 기판(101) 위에 버퍼층(105) 및 언도프드 반도체층(예: undoped GaN)(106), 그리고 제 1도전성 반도체층(110)을 형성하게 된다. 이때 제 1도전성 반도체층(110)의 상면 높이는 분리용 기판(101)의 표면을 기준으로 1~5um로 형성될 수 있다.
그리고 분리용 기판(101) 위의 채널 영역에 대해 건식 에칭(예: ICP 등)을 수행하여 도 9와 같이 상기 분리용 기판(101)의 표면이 노출되도록 한다. 이때의 반도체층의 측면 에칭 각도는 직각 또는 경사지게 조절할 수 있다.
그리고 상기 제 1도전성 반도체층(110) 위와 분리용 기판(101) 위에 제 1A도전성 반도체층(111)이 재 성장된다. 이때의 제 1A도전성 반도체층(111)은 n형 반도체층으로 구현될 수 있으며, 분리용 기판(101)의 채널 영역까지 연장되어 형성된다. 즉, 분리용 기판(101)의 표면, 제 1도전성 반도체층(110)의 측면 및 상면으로 형성된다.
이러한 제 1A도전성 반도체층(111) 위에는 활성층(121) 및 제 2도전성 반도체층(131)이 형성되며, 상기 제 2도전성 반도체층(131) 위에 제 2산화막 패턴(미도시, 도 3의 135)을 형성하고, 채널 영역의 제 2도전성 반도체층(131) 위에 제 3도전성 반도체층(140)을 형성하게 된다. 상기 제 2산화막 패턴(미도시)을 제거한 후 오믹층(150) 및 전도성 지지부재(160)를 형성하게 된다. 이러한 분리용 기판(101) 위의 발광 구조물의 적층 구조로 제 2실시 예와 같이 한정하지는 않으며, 다양하게 변경할 수 있다.
도 10을 참조하면, 상기 분리용 기판(101)을 물리적인 방법으로 제거하고, 상기 분리용 기판(101)이 제거된 표면에 대해 전처리 과정을 수행하여 상기 버퍼층(도 9의 105) 및 언도프드 반도체층(도 9의 106)을 제거하게 되며, 제 1도전성 반도체층(110)의 표면에 러프니스(112)가 형성되며, 제 1전극(109)을 형성하게 된다. 이에 따라 칩 크기로 분리된 반도체 발광소자(100A)가 제조된다. 여기서, 발광 구조물은 제 1, 제1A 도전성 반도체층(110,111), 활성층(121), 제 2도전성 반도체층(131)을 포함하는 구조이며, 상기 발광 구조물의 외측이 제 3도전성 반도체층(140)의 아래에 배치된다.
본 발명의 제 1 및 제 2실시 예는 수직형 반도체 발광소자에 있어서, 채널 영역에 질화물 반도체로 형성함으로써, 별도의 절연막과 같은 페시베이션층을 형성할 필요가 없으며, 칩 크기로 분리한 후 상기 절연막을 제거하는 공정이 필요하지 않게 된다.
또한 제 1 및 제 2실시 예는 발광 구조물의 외측 페시베이션층으로 제 3도전성 반도체층으로 형성시켜 줌으로써, 발광 면적의 감소 없이도 제조 공정을 단순화시켜 줄 수 있다.
본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "directly"와 "indirectly"의 의미를 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
이상에서 본 발명에 대하여 그 바람직한 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 본 발명의 제 1실시 예에 따른 반도체 발광소자를 나타낸 측 단면도.
도 2 내지 도 7은 본 발명의 제 1실시 예에 따른 반도체 발광소자 제조과정을 나타낸 도면.
도 8 내지 도 10은 본 발명의 제 2실시 예에 따른 반도체 발광소자의 제조과정을 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
100,100A : 반도체 발광소자 101 : 분리용 기판
103 : 제 1산화막 패턴 105 : 버퍼층
106 : 언도프드 반도체층 109 : 제 1전극
110 : 제 1도전성 반도체층 111 : 제 1A 도전성 반도체층
120,121 : 활성층 130,131 : 제 2도전성 반도체층
135 : 제 2산화막 패턴 140 : 제 3도전성 반도체층
150 : 오믹층 160 : 전도성 지지부재

Claims (21)

  1. 제1 도전성 반도체층, 활성층 및 제2 도전성 반도체층을 포함하는 발광 구조물;
    상기 발광 구조물의 측면의 상기 제2 도전성 반도체층 상에 배치되는 제3 반도체층;
    상기 제 2도전성 반도체층 및 상기 제3 반도체층과 접촉하는 도전층;
    상기 도전층 위에 형성된 전도성 지지부재를 포함하며,
    상기 활성층은 상기 제1 도전성 반도체층과 상기 제2 도전성 반도체층 사이에 배치되며,
    상기 제3 반도체층은 n형 반도체층을 포함하며,
    상기 제2 도전성 반도체층은 p형 반도체층을 포함하고, 상기 제3 반도체층은 상기 제2 도전성 반도체층 상에 접하여 배치되는 반도체 발광소자.
  2. 제1항에 있어서,
    상기 제3 반도체층의 하면의 일부는 상기 제1 도전성 반도체층의 하면과 동일 면상에 배치되는 반도체 발광소자.
  3. 제1항에 있어서,
    상기 제1 도전성 반도체층의 아래에 배치되는 전극을 더 포함하는 반도체 발광소자.
  4. 제1항에 있어서,
    상기 제1 도전성 반도체층의 아래에 배치되는 광 추출 구조물을 더 포함하는 반도체 발광소자.
  5. 제1항에 있어서,
    상기 도전층은 상기 제2 도전성 반도체층과 오믹 콘택을 형성하는 반도체 발광소자.
  6. 제1항에 있어서,
    상기 도전층은 제1 영역과 제2 영역을 가지고, 상기 제1 영역은 상기 제2 도전성 반도체층과 접촉하고 상기 제2 영역은 상기 제3 반도체층과 접촉하는 반도체 발광소자.
  7. 제 1항에 있어서,
    상기 발광 구조물은 상기 제3 반도체층과 상기 도전층의 내측에 다면체 또는 원 기둥 형상으로 형성되는 반도체 발광소자.
  8. 제 1항에 있어서,
    상기 발광구조물은
    상기 제3 반도체층과 상기 도전층 내측에 배치되며,
    상기 제1 도전성 반도체층의 저면과 상기 제3 반도체층의 저면은 같은 높이에 위치하는 반도체 발광소자.
  9. 삭제
  10. 제 1항에 있어서,
    상기 발광 구조물은 상기 제3 반도체층의 아래에 형성된 제 2도전성 반도체층, 상기 제 2도전성 반도체층의 아래에 형성된 활성층, 상기 활성층의 아래에 다면체 또는 원 기둥 형상으로 형성되는 제 1도전성 반도체층을 포함하는 반도체 발광소자.
  11. 제 10항에 있어서,
    상기 활성층과 제 1도전성 반도체층 사이에 상기 제 1도전성 반도체층과 동일한 반도체로 형성되며, 채널 영역으로 연장된 제 1A도전성 반도체층을 포함하는 반도체 발광소자.
  12. 기판 위에 적어도 제 1도전성 반도체층, 활성층 및 제 2도전성 반도체층의 구조를 포함하는 발광 구조물을 형성하는 단계;
    상기 제 2도전성 반도체층의 상면에 제 2산화막 패턴을 형성하는 단계;
    상기 발광 구조물의 외측 채널 영역으로 상기 제2 도전성 반도체층 상에 제3 반도체층을 형성하는 단계;
    상기 제2 도전성 반도체층 및 상기 제3 반도체층의 위에 도전층을 형성하는 단계;
    상기 도전층 위에 전도성 지지부재를 형성하는 단계를 포함하며,
    상기 활성층은 상기 제1 도전성 반도체층과 상기 제2 도전성 반도체층 사이에 배치되며,
    상기 제3 반도체층은 n형 반도체층을 포함하며,
    상기 제2 도전성 반도체층은 p형 반도체층을 포함하고, 상기 제3 반도체층은 상기 제2 도전성 반도체층 상에 접하여 배치되는 반도체 발광소자 제조방법.
  13. 제 12항에 있어서,
    상기 기판 위의 채널 영역에 제 1산화막 패턴을 형성한 후, 상기 발광 구조물을 형성하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  14. 제 13항에 있어서,
    상기 제 1산화막 패턴의 형성 전 또는 후에 버퍼층 또는 버퍼층/언도프드 반도체층이 형성되는 단계를 포함하는 반도체 발광소자 제조방법.
  15. 제 13항에 있어서,
    상기 발광 구조물이 형성되면, 상기 제 1산화막 패턴을 제거하는 단계를 포함하는 반도체 발광소자 제조방법.
  16. 제 12항 내지 제 15항 중 어느 한 항에 있어서,
    상기 형성된 제 2산화막 패턴을 제거하는 단계를 더 포함하는 반도체 발광소자 제조방법.
  17. 제 12항 또는 제 15항에 있어서,
    상기 발광구조물은
    상기 제3 반도체층과 상기 도전층 내측에 배치되며,
    상기 제1 도전성 반도체층의 저면과 상기 제3 반도체층의 저면은 같은 높이에 위치하는 반도체 발광소자 제조방법.
  18. 삭제
  19. 제 13항 내지 제 15항 중 어느 한 항에 있어서,
    상기 기판을 제거한 후, 상기 제 1도전성 반도체층의 표면을 러프니스하게 에칭하는 단계를 포함하는 반도체 발광소자 제조방법.
  20. 제 19항에 있어서,
    상기 제 1도전성 반도체층의 표면 에칭은 상기 제 1산화막 패턴의 두께 이상으로 습식 에칭하는 반도체 발광소자 제조방법.
  21. 제 12항에 있어서,
    상기 발광 구조물은 상기 채널 영역까지 연장되어 형성되는 반도체 발광소자 제조방법.
KR20070133918A 2007-12-20 2007-12-20 반도체 발광소자 및 그 제조방법 KR101491139B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR20070133918A KR101491139B1 (ko) 2007-12-20 2007-12-20 반도체 발광소자 및 그 제조방법
US12/445,182 US8772815B2 (en) 2007-12-20 2008-12-17 Semiconductor light emitting device having a protecting member and method of fabricating the same
PCT/KR2008/007475 WO2009082121A2 (en) 2007-12-20 2008-12-17 Semiconductor light emitting device and method of fabricating the same
CN2008801220247A CN101904023B (zh) 2007-12-20 2008-12-17 半导体发光器件及其制造方法
EP08863776.4A EP2232594B1 (en) 2007-12-20 2008-12-17 Semiconductor light emitting device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20070133918A KR101491139B1 (ko) 2007-12-20 2007-12-20 반도체 발광소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090066413A KR20090066413A (ko) 2009-06-24
KR101491139B1 true KR101491139B1 (ko) 2015-02-06

Family

ID=40801664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20070133918A KR101491139B1 (ko) 2007-12-20 2007-12-20 반도체 발광소자 및 그 제조방법

Country Status (5)

Country Link
US (1) US8772815B2 (ko)
EP (1) EP2232594B1 (ko)
KR (1) KR101491139B1 (ko)
CN (1) CN101904023B (ko)
WO (1) WO2009082121A2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101014045B1 (ko) * 2009-02-18 2011-02-10 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR101064049B1 (ko) * 2010-02-18 2011-09-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법, 발광소자 패키지
TWI470829B (zh) * 2011-04-27 2015-01-21 Sino American Silicon Prod Inc 磊晶基板的製作方法、發光二極體，及其製作方法
KR102471116B1 (ko) * 2016-05-12 2022-11-28 삼성디스플레이 주식회사 롤러블 디스플레이
US11302248B2 (en) 2019-01-29 2022-04-12 Osram Opto Semiconductors Gmbh U-led, u-led device, display and method for the same
US11271143B2 (en) 2019-01-29 2022-03-08 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11610868B2 (en) 2019-01-29 2023-03-21 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11156759B2 (en) 2019-01-29 2021-10-26 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11538852B2 (en) 2019-04-23 2022-12-27 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309286A (ja) * 2002-04-17 2003-10-31 Sharp Corp 窒化物系半導体発光素子およびその製造方法
US20040245540A1 (en) * 2003-02-07 2004-12-09 Masayuki Hata Semiconductor device and method of fabricating the same
KR100649769B1 (ko) * 2005-12-28 2006-11-27 삼성전기주식회사 반도체 발광 다이오드 및 그 제조 방법
KR20070044099A (ko) * 2005-10-24 2007-04-27 김성진 질화물 반도체 발광 다이오드 및 그 제조방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3653843B2 (ja) 1996-02-20 2005-06-02 株式会社日立製作所 半導体レーザ素子
JP4083866B2 (ja) * 1998-04-28 2008-04-30 シャープ株式会社 半導体レーザ素子
JP2000068593A (ja) * 1998-08-25 2000-03-03 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
JP3893874B2 (ja) * 1999-12-21 2007-03-14 日亜化学工業株式会社 窒化物半導体発光素子の製造方法
JP3659201B2 (ja) 2001-07-11 2005-06-15 ソニー株式会社 半導体発光素子、画像表示装置、照明装置及び半導体発光素子の製造方法
WO2003019678A1 (fr) 2001-08-22 2003-03-06 Sony Corporation Element semiconducteur au nitrure et procede de production de cet element
CN100595938C (zh) * 2002-08-01 2010-03-24 日亚化学工业株式会社 半导体发光元件及其制造方法、使用此的发光装置
US6744196B1 (en) * 2002-12-11 2004-06-01 Oriol, Inc. Thin film LED
JP2004288799A (ja) 2003-03-20 2004-10-14 Sony Corp 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
JP4296921B2 (ja) * 2003-12-15 2009-07-15 昭和電工株式会社 発光素子
JP2005277374A (ja) * 2004-02-26 2005-10-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
JP2006210961A (ja) * 2006-05-10 2006-08-10 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309286A (ja) * 2002-04-17 2003-10-31 Sharp Corp 窒化物系半導体発光素子およびその製造方法
US20040245540A1 (en) * 2003-02-07 2004-12-09 Masayuki Hata Semiconductor device and method of fabricating the same
KR20070044099A (ko) * 2005-10-24 2007-04-27 김성진 질화물 반도체 발광 다이오드 및 그 제조방법
KR100649769B1 (ko) * 2005-12-28 2006-11-27 삼성전기주식회사 반도체 발광 다이오드 및 그 제조 방법

Also Published As

Publication number Publication date
EP2232594A2 (en) 2010-09-29
WO2009082121A2 (en) 2009-07-02
US20100187558A1 (en) 2010-07-29
EP2232594A4 (en) 2011-08-10
WO2009082121A3 (en) 2009-09-11
US8772815B2 (en) 2014-07-08
KR20090066413A (ko) 2009-06-24
CN101904023B (zh) 2012-06-27
EP2232594B1 (en) 2016-03-02
CN101904023A (zh) 2010-12-01

Similar Documents

Publication Publication Date Title
KR101491139B1 (ko) 반도체 발광소자 및 그 제조방법
KR100992776B1 (ko) 반도체 발광소자 및 그 제조방법
KR101428085B1 (ko) 반도체 발광소자 및 그 제조방법
KR101428053B1 (ko) 반도체 발광소자 및 그 제조방법
KR100999688B1 (ko) 반도체 발광소자 및 그 제조방법
KR101103882B1 (ko) 반도체 발광소자 및 그 제조방법
KR101449005B1 (ko) 반도체 발광소자 및 그 제조방법
KR100946523B1 (ko) 반도체 발광소자 및 그 제조방법
EP2816614A1 (en) Semiconductor light emitting device and method of fabricating the same
EP2657992A2 (en) Light emitting device and light emitting device package
KR101007117B1 (ko) 반도체 발광소자 및 그 제조방법
KR100682255B1 (ko) 수직형 발광 다이오드의 제조방법
KR100993077B1 (ko) 반도체 발광소자 및 그 제조방법, 발광소자 패키지
KR100962899B1 (ko) 반도체 발광소자 및 그 제조방법
US20120074384A1 (en) Protection for the epitaxial structure of metal devices
KR100969146B1 (ko) 반도체 발광소자 및 그 제조방법
KR100992657B1 (ko) 반도체 발광소자 및 그 제조방법
KR101795053B1 (ko) 발광 소자, 발광 소자 패키지, 라이트 유닛
KR20090119596A (ko) 반도체 발광소자 및 그 제조방법
KR100962898B1 (ko) 반도체 발광소자 및 그 제조방법
KR101428088B1 (ko) 반도체 발광소자 및 그 제조방법
KR101007113B1 (ko) 반도체 발광소자 및 그 제조방법
KR100986544B1 (ko) 반도체 발광소자 및 그 제조방법
KR20100093977A (ko) 반도체 발광소자 및 그 제조방법
KR101382783B1 (ko) 반도체 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
J201 Request for trial against refusal decision
J501 Disposition of invalidation of trial
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180105

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200109

Year of fee payment: 6