CN102569541B - 半导体发光芯片制造方法 - Google Patents
半导体发光芯片制造方法 Download PDFInfo
- Publication number
- CN102569541B CN102569541B CN201010606544.4A CN201010606544A CN102569541B CN 102569541 B CN102569541 B CN 102569541B CN 201010606544 A CN201010606544 A CN 201010606544A CN 102569541 B CN102569541 B CN 102569541B
- Authority
- CN
- China
- Prior art keywords
- layer
- etch
- articulamentum
- etching
- ray structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 16
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 19
- 229910002601 GaN Inorganic materials 0.000 claims description 17
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 230000007423 decrease Effects 0.000 abstract 1
- 238000004020 luminiscence type Methods 0.000 description 20
- 230000007547 defect Effects 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
一种半导体发光芯片制造方法，其包括步骤：提供基板；在基板上形成第一蚀刻层；在第一蚀刻层上形成连接层；在连接层上形成第二蚀刻层；在第二蚀刻层上形成发光结构层；蚀刻第一蚀刻层、连接层、第二蚀刻层及发光结构层，第一蚀刻层及第二蚀刻层的蚀刻速率大于连接层及发光结构层的蚀刻速率而使连接层及发光结构层形成宽度从上至下渐减的形状。该方法可节约蚀刻时间，从而加快发光元件的制造过程。
Description
技术领域
本发明涉及一种发光芯片制造方法，特别是指一种半导体发光芯片制造方法。
背景技术
发光二极管作为一种新兴的光源，目前已广泛应用于多种场合之中，并大有取代传统光源的趋势。
发光二极管中最重要的元件为发光芯片，其决定了发光二极管的各种出光参数，如强度、颜色等。现有的发光芯片通常是由依次生长在基板的N型半导体层、发光层及P型半导体层所组成。通过外界电流的激发，发光芯片的N型半导体层的电子与P型半导体层的空穴在发光层复合而向外辐射出光线。
为提升发光芯片的出光效率，业界设计出各种方法对发光芯片的结构进行改进，其中应用较为广泛的一种为芯片侧边倾斜化处理，即将发光芯片的侧边进行蚀刻，使其呈现出上宽下窄的锥形结构。通过此种处理后的发光芯片可通过其倾斜的侧边将更多的光线朝向出光方向反射，从而使出光效率得到提升。然而，现有的蚀刻方法所需耗费的时间较长，造成发光芯片的整个制造周期较长，不利于快速量产。
发明内容
因此，有必要提供一种时间较短的半导体发光芯片的制造方法。
一种半导体发光芯片的制造方法，包括步骤：
提供基板；
在基板上形成第一蚀刻层；
在第一蚀刻层上形成连接层；
在连接层上形成第二蚀刻层；
在第二蚀刻层上形成发光结构层；
同时蚀刻第一蚀刻层、第二蚀刻层、连接层及发光结构层而使连接层及发光结构层均形成宽度从上至下渐减的形状，其中第一蚀刻层及第二蚀刻层的蚀刻速率快于连接层及发光结构层的蚀刻速率，在蚀刻第一蚀刻层及第二蚀刻层时第一蚀刻层及第二蚀刻层的两端先被蚀刻掉而分别在基板与连接层之间以及发光结构层与连接层之间形成空隙，发光结构层及连接层的底面暴露在空隙中。
由于在连接层与基板之间以及发光结构层与连接层之间均形成有蚀刻速率相对较快的蚀刻层，因此在对芯片进行蚀刻时该两层蚀刻层将会首先被蚀刻而露出发光结构层及连接层的底面。发光结构层及连接层暴露出的底面可同时与其侧面发生蚀刻，从而加速整个蚀刻过程，使整体的制造时间得到缩短。
下面参照附图，结合具体实施例对本发明作进一步的描述。
附图说明
图1为本发明的半导体发光芯片制造方法中使用的发光芯片在蚀刻之前的结构示意图。
图2为图1中的发光芯片的第二蚀刻层的部分放大图。
图3为图2中的第二蚀刻层在蚀刻一段时间之后的形态。
图4为图3中的第二蚀刻层在进一步蚀刻一段时间之后的形态。
图5为图1中的发光芯片蚀刻之后的结构示意图，其中透明导电层、第一电极及第二电极被制作在发光芯片上。
主要元件符号说明
| 基板 | 10 |
| 第一蚀刻层 | 20 |
| 连接层 | 30 |
| 第二蚀刻层 | 40 |
| 氮化镓层 | 42 |
| 氮化铝层 | 44 |
| 空隙 | 440 |
| 发光结构层 | 50 |
| 第一半导体层 | 52 |
| 发光层 | 54 |
| 第二半导体层 | 56 |
| 透明导电层 | 60 |
| 第一电极 | 70 |
| 第二电极 | 72 |
| 缺陷 | 80 |
具体实施方式
参见图1-2，本发明公开了一种速率较快的半导体发光芯片的制造方法，其包括如下步骤：
首先，提供一基板10。该基板10可由硅(Si)、碳化硅(SiC)、氮化镓(GaN)、蓝宝石(sapphire)等材料所制成，本实施例中优选为蓝宝石。
然后，在基板10顶面通过有机金属化学气相沉积法(MOCVD)、分子束磊晶法(Molecular Beam Epitaxy；MBE)或卤化物化学气相磊晶法(HydrideVapor Phase Epitaxy；HVPE)等方式形成一第一蚀刻层20。本实施例中该第一蚀刻层20为一厚度为20nm的低温缓冲层(Low Temperature Buffer Layer)，其可由氮化镓(GaN)或氮化铝(AlN)所制成，以为后续半导体层的生长提供良好的环境。
随后，在第一蚀刻层20的上方继续生长一连接层30。本实施例中该连接层30优选为一非掺杂的氮化镓层，其厚度为1μm。
之后，在连接层30顶面再生长一第二蚀刻层40。本实施例中该第二蚀刻层40为一由多层氮化镓层42及氮化铝层44交替形成的超晶格层。每一氮化镓层42的厚度优选为40nm，每一氮化铝层44的厚度优选为20nm。这些氮化镓层42及氮化铝层44的总层数优选为20层，因此第二蚀刻层40的总厚度达到0.6μm。
随后，在第二蚀刻层40的顶面再生长一发光结构层50。该发光结构层50由一第一半导体层52、发光层54及第二半导体层56依次生长而成。该第一半导体层52、发光层54及第二半导体层56分别优选采用N型掺杂的氮化镓层、多重量子井氮化镓层以及P型掺杂的氮化镓层所制造。该第一半导体层52、发光层54以及第二半导体层56的厚度分别为3μm、145nm以及0.1μm。
请一并参阅图3-4，然后，使用90摄氏度的氢氧化钾溶液浸泡这些半导体层约5至10分钟。由于第二蚀刻层40的氮化铝层44的晶格排列较为散乱，其蚀刻速率要快于氮化镓层42，因此第二蚀刻层40中的氮化铝层44将率先被蚀刻掉左右两端的部分而形成空隙440并暴露出氮化镓层42的底面。由于氮化镓的晶格以(000-1)方向的斜面的表面能最低，因此在暴露出底面之后，氮化镓层42还将从该斜面开始腐蚀。最终氮化镓层42的底面及侧面一同被腐蚀而留下最稳定的(10-1-1)及(11-2-2)两个晶格面，从而形成倾角介于57至62度之间的侧面。另外，第一蚀刻层20的晶格排列也较为疏散，因此其蚀刻速率相对也较快。在蚀刻过程中第一蚀刻层20及第二蚀刻层40率先被蚀刻掉左右两端部而在连接层30底面与基板10顶面之间以及连接层30顶面与发光结构层50底面之间分别形成空隙，以暴露出发光结构层50及连接层30的底部。与第二蚀刻层40中的氮化镓层42的蚀刻过程类似，暴露出底面的发光结构层50及连接层30也将从(000-1)方向进行蚀刻，并最终在左右两侧形成57至62度之间的倾角。
最后，如图5所示在蚀刻完成的发光结构层50的第二半导体层56顶面形成一透明导电层60，再蚀刻发光结构层50的右侧部分而暴露出第一半导体层52，然后在透明导电层60及暴露出的第一半导体层52上分别制作一第二电极72及一第一电极70。该透明导电层60可采用氧化铟锡(ITO)或镍金合金(Ni/Au)等导电性较佳的材料制成，以将电流均匀地分布在第二半导体层56表面。
由于采用在连接层30与基板10之间以及发光结构层50与连接层30之间分别形成有第一蚀刻层20及第二蚀刻层40，因此可在第一蚀刻层20及第二蚀刻层40蚀刻掉部分区域而形成空隙之后同时对连接层30及发光结构层50的底面进行蚀刻。相比于现有技术中仅从连接层30的底部蚀刻形成倒锥形的发光芯片而言，本发明的方法在连接层30以及发光结构层50的底部同时进行蚀刻，可有效地节省蚀刻时间。举例而言，假如仅仅是从连接层30的底部进行蚀刻，形成具有特定倾角的侧面需要时间t2；而如果是同时从连接层30及发光结构层50的底部进行蚀刻，则形成相同倾角的侧面仅需要时间t1。显然，t1<t2，因此本方法所需时间更短，有利于缩短发光芯片的制造周期。可以理解地，通过调节第二蚀刻层40的位置，可达到控制发光芯片的蚀刻时间的效果，具体而言，第二蚀刻层40越靠近发光层54，整个发光芯片所需的蚀刻时间就越短。因此，可通过此种方式来灵活地控制整个发光芯片的制造周期，以适应各种生产制程的需求。
此外，由于第二蚀刻层40为一超晶格层，其可有效地阻挡连接层30的缺陷80向发光层54延伸，从而提升发光芯片的发光效率。具体而言，由于晶格常数的不匹配，氮化镓制成的连接层30在生长时会在内部形成贯穿的缺陷80，如若不加以阻止，这些缺陷80将会直接延伸至发光层54内部而影响电子与空穴的复合，从而造成发光效率的降低。然而，在发光结构层50与连接层30之间加入一层超晶格层之后，可通过超晶格层所产生的应力作用改变这种贯穿的缺陷80的延伸路径，使这些缺陷80经由滑移而发生弯曲以致彼此相互作用而形成封闭的路径，不会继续向上延伸至发光结构层50内。因此，通过使用超晶格层可有效降低延伸至发光结构层50内的缺陷80，从而提升整体的发光效率。
另外，由于通过蚀刻在发光结构层50及连接层30的两侧形成有宽度自上至下逐渐减小的侧面，其可将自发光层54向下发射的光线朝向上方反射，从而增加该部分光线向外辐射的几率，进而提升发光芯片的出光效率。
Claims (9)
1.一种半导体发光芯片制造方法，其包括步骤：
提供基板；
在基板上形成第一蚀刻层；
在第一蚀刻层上形成连接层；
在连接层上形成第二蚀刻层；
在第二蚀刻层上形成发光结构层；
同时蚀刻第一蚀刻层、连接层、第二蚀刻层及发光结构层，第一蚀刻层及第二蚀刻层的蚀刻速率大于连接层及发光结构层的蚀刻速率而使连接层及发光结构层形成宽度自上而下渐减的形状，在蚀刻第一蚀刻层及第二蚀刻层时第一蚀刻层及第二蚀刻层的两端先被蚀刻掉而分别在基板与连接层之间以及发光结构层与连接层之间形成空隙，发光结构层及连接层的底面暴露在空隙中。
2.如权利要求1所述的半导体发光芯片制造方法，其特征在于：第一蚀刻层为缓冲层。
3.如权利要求1所述的半导体发光芯片制造方法，其特征在于：第二蚀刻层为超晶格层。
4.如权利要求3所述的半导体发光芯片制造方法，其特征在于：第二蚀刻层包括多层交替形成的氮化镓层及氮化铝层。
5.如权利要求4所述的半导体发光芯片制造方法，其特征在于：氮化镓层的厚度大于氮化铝层的厚度。
6.如权利要求1所述的半导体发光芯片制造方法，其特征在于：连接层由非掺杂的氮化镓制成。
7.如权利要求1所述的半导体发光芯片制造方法，其特征在于：发光结构层包括依次生长的第一半导体层、发光层及第二半导体层。
8.如权利要求7所述的半导体发光芯片制造方法，其特征在于：蚀刻完第一蚀刻层、第二蚀刻层、发光结构层及连接层之后还包括在第二半导体层顶面形成透明导电层及蚀刻发光结构层以暴露出第一半导体层，并分别在透明导电层上及暴露出的第一半导体层上制作第二电极及第一电极的步骤。
9.如权利要求1至8任一项所述的半导体发光芯片制造方法，其特征在于：蚀刻之后的连接层及发光结构层的侧面的倾角介于57至62度之间。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010606544.4A CN102569541B (zh) | 2010-12-28 | 2010-12-28 | 半导体发光芯片制造方法 |
| US13/216,260 US8513039B2 (en) | 2010-12-28 | 2011-08-24 | Method for fabricating semiconductor lighting chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010606544.4A CN102569541B (zh) | 2010-12-28 | 2010-12-28 | 半导体发光芯片制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102569541A CN102569541A (zh) | 2012-07-11 |
| CN102569541B true CN102569541B (zh) | 2014-10-15 |
Family
ID=46317686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010606544.4A Expired - Fee Related CN102569541B (zh) | 2010-12-28 | 2010-12-28 | 半导体发光芯片制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8513039B2 (zh) |
| CN (1) | CN102569541B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102487111B (zh) * | 2010-12-04 | 2014-08-27 | 展晶科技(深圳)有限公司 | 半导体发光芯片制造方法 |
| TW201405864A (zh) * | 2012-07-30 | 2014-02-01 | Lextar Electronics Corp | 具有底切結構之發光二極體及其製造方法 |
| US9276170B2 (en) * | 2012-10-23 | 2016-03-01 | Toyoda Gosei Co., Ltd. | Semiconductor light emitting element and method of manufacturing semiconductor light emitting element |
| JP6068165B2 (ja) * | 2013-01-29 | 2017-01-25 | スタンレー電気株式会社 | 半導体光学装置、および半導体光学装置の製造方法 |
| CN105762250A (zh) * | 2016-02-26 | 2016-07-13 | 华灿光电股份有限公司 | 一种发光二极管及其制作方法 |
| DE102016105056A1 (de) * | 2016-03-18 | 2017-09-21 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip |
| CN114864775A (zh) * | 2020-07-23 | 2022-08-05 | 天津三安光电有限公司 | 一种半导体发光元件及其制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101887934A (zh) * | 2009-05-13 | 2010-11-17 | 索尼公司 | 发光二极管及其制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11274657A (ja) * | 1999-02-15 | 1999-10-08 | Nec Corp | 半導体レ―ザ及びその製造方法 |
| JP2002176226A (ja) * | 2000-09-22 | 2002-06-21 | Toshiba Corp | 光素子およびその製造方法 |
| JP3659201B2 (ja) * | 2001-07-11 | 2005-06-15 | ソニー株式会社 | 半導体発光素子、画像表示装置、照明装置及び半導体発光素子の製造方法 |
| FR2892594B1 (fr) * | 2005-10-21 | 2007-12-07 | Saint Gobain | Structure lumineuse comportant au moins une diode electroluminescente, sa fabrication et ses applications |
| US7579202B2 (en) * | 2007-12-21 | 2009-08-25 | Tekcore Co., Ltd. | Method for fabricating light emitting diode element |
| KR101428719B1 (ko) * | 2008-05-22 | 2014-08-12 | 삼성전자 주식회사 | 발광 소자 및 발광 장치의 제조 방법, 상기 방법을이용하여 제조한 발광 소자 및 발광 장치 |
| CN102487111B (zh) * | 2010-12-04 | 2014-08-27 | 展晶科技(深圳)有限公司 | 半导体发光芯片制造方法 |
| CN102544248B (zh) * | 2010-12-29 | 2015-01-07 | 展晶科技(深圳)有限公司 | 发光二极管晶粒的制作方法 |
-
2010
- 2010-12-28 CN CN201010606544.4A patent/CN102569541B/zh not_active Expired - Fee Related
-
2011
- 2011-08-24 US US13/216,260 patent/US8513039B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101887934A (zh) * | 2009-05-13 | 2010-11-17 | 索尼公司 | 发光二极管及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| JP特开平11-274657A 1999.10.08 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120164773A1 (en) | 2012-06-28 |
| CN102569541A (zh) | 2012-07-11 |
| US8513039B2 (en) | 2013-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102569541B (zh) | 半导体发光芯片制造方法 | |
| US7687376B2 (en) | Method of manufacturing vertical gallium nitride-based light emitting diode | |
| JP5520942B2 (ja) | オプトエレクトロニクス部品の製造方法 | |
| KR101041843B1 (ko) | 질화물계 화합물 반도체 발광소자 및 그 제조방법 | |
| US9246048B2 (en) | Semiconductor light emitting devices having an uneven emission pattern layer and methods of manufacturing the same | |
| JP4715370B2 (ja) | 発光素子及びその製造方法 | |
| WO2016192434A1 (zh) | 一种利用化学腐蚀的方法剥离生长衬底的方法 | |
| KR20120092326A (ko) | 광 결정 구조를 갖는 비극성 발광 다이오드 및 그것을 제조하는 방법 | |
| JP2006332383A (ja) | 半導体発光素子およびその製造方法 | |
| CN107408602B (zh) | Uv发光二极管 | |
| JP2010098068A (ja) | 発光ダイオード及びその製造方法、並びにランプ | |
| TW201526287A (zh) | 半導體裝置之製造方法 | |
| JP2016149462A (ja) | 発光素子およびその製造方法 | |
| CN101807649B (zh) | 具有引入粗化层的高亮度铝镓铟磷基发光二极管及其制作方法 | |
| CN205645854U (zh) | 一种垂直结构发光二极管 | |
| JP2010092965A (ja) | 発光装置及びその製造方法 | |
| CN107534073B (zh) | Uv发光装置 | |
| JP2010087218A (ja) | Ｉｉｉ族窒化物半導体からなる発光素子およびその製造方法 | |
| KR20110082863A (ko) | 반도체 발광소자용 지지 웨이퍼, 그 제조 방법 및 이를 이용한 수직 구조 반도체 발광소자의 제조 방법 | |
| KR100810492B1 (ko) | Ｚｎ 화합물로 된 전극층을 갖는 수직형 발광다이오드 및그 제조방법 | |
| TWI423478B (zh) | 半導體發光晶片製造方法 | |
| JP2013128150A (ja) | Ｉｉｉ族窒化物半導体からなる発光素子の製造方法 | |
| KR101140138B1 (ko) | 수직형 발광 다이오드의 제조 방법 | |
| TW201225338A (en) | Method for manufacturing light-emitting semiconductor chip | |
| CN102569548B (zh) | 半导体表面粗糙化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20141015 Termination date: 20151228 |
|
| EXPY | Termination of patent right or utility model |