CN101887934A - 发光二极管及其制造方法 - Google Patents

发光二极管及其制造方法 Download PDF

Info

Publication number
CN101887934A
CN101887934A CN2010101733232A CN201010173323A CN101887934A CN 101887934 A CN101887934 A CN 101887934A CN 2010101733232 A CN2010101733232 A CN 2010101733232A CN 201010173323 A CN201010173323 A CN 201010173323A CN 101887934 A CN101887934 A CN 101887934A
Authority
CN
China
Prior art keywords
cover layer
active layer
layer
emitting diode
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010101733232A
Other languages
English (en)
Other versions
CN101887934B (zh
Inventor
小岛健介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101887934A publication Critical patent/CN101887934A/zh
Application granted granted Critical
Publication of CN101887934B publication Critical patent/CN101887934B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及一种发光二极管及其制造方法。该发光二极管的制造方法包括以下步骤:在基板上依次生长第一覆盖层、有源层以及第二覆盖层;将第一覆盖层、有源层以及第二覆盖层图案化为特定的平面形状,并使得有源层的外围部分的至少一部分突出至第一覆盖层和第二覆盖层中的至少一个的外部。

Description

发光二极管及其制造方法
相关申请的参考
本申请包含2009年5月13日向日本专利局提交的日本优先权专利申请JP 2009-116348公开的主题,全部内容引用于此以供参考。
技术领域
本发明涉及一种发光二极管及其制造方法,特别是一种微型发光二极管。
背景技术
近年来,提出了尺寸为数十微米的微型发光二极管(参见例如国际公开WO 02/07231和JP-A-2005-150673(专利文献1和2))。图14为这样的发光二极管的一个实例,为AlGaInP基发光二极管。如图14所示,为了制造AlGaInP基发光二极管,在未示出的n型GaAs基板上生长蚀刻终止层,且n型AlInP覆盖层101、有源层(active layer,活性层)102以及p型AlInP覆盖层103顺次生长于其上。接着,使用具有特定的平面形状的掩模对n型AlInP覆盖层101、有源层102以及p型AlInP覆盖层103进行干蚀刻并且图案化,以形成具有相对于这些层的表面相倾斜的倾斜表面的端面104。其后,尽管未示出,在p型AlInP覆盖层103的上表面上形成p侧电极,在n型AlInP覆盖层101的下表面上形成n侧电极。在AlGaInP基发光二极管中,有源层102中产生的光经由端面104反射,射向n型AlInP覆盖层101的下表面,即出射表面,从而提高了光出射效率。
另外,提出了一种发光二极管的制造方法,其中,在该端面发光型发光二极管中,至少包括有源层的上下表面夹在覆盖层之间的双异质结结构的发光部以及将载流子注入发光部的电极对,该方法通过湿蚀刻将发光部的光出射面形成为倒平顶山(mesa)形状(参见例如JP-A-10-242507(专利文献3))。
发明内容
然而,在图14所示的现有技术中的AlGaInP基发光二极管中,由于AlGaInP化合物半导体结晶易受到干蚀刻破坏,干蚀刻时在有源层102的外围部分发生蚀刻损伤。从而在有源层102的外围部分中存在许多对发光无贡献的非发光再结合中心。结果,在驱动AlGaInP基发光二极管时,注入有源层102的外围部分的载流子被外围部分中的非发光再结合中心消耗,因此存在发光效率大幅降低的问题。
该问题不限于AlGaInP基发光二极管,在其他发光二极管中同样存在。
因此期望提供一种发光效率大幅提升的发光二极管及其制造方法。
根据本发明的一实施方式,提供了一种发光二极管的制造方法,包括以下步骤:在基板上顺次生长第一覆盖层、有源层以及第二覆盖层;将第一覆盖层、有源层以及第二覆盖层图案化为特定的平面形状,以使有源层的外围部分的至少一部分突出至第一覆盖层和第二覆盖层中的至少一个的外部。
典型的,第一覆盖层、有源层以及第二覆盖层通过干蚀刻图案化为特定的平面形状。另外,典型的,第一覆盖层和第二覆盖层中的至少一个、或优选两个都相对于有源层被侧蚀刻,从而有源层的外围部分的至少一部分,优选大部分或更优选全部突出至第一覆盖层和第二覆盖层中的至少一个或优选两个的外部。侧蚀刻典型地通过湿蚀刻执行。根据构成第一覆盖层、有源层以及第二覆盖层的半导体恰当地选择用于湿蚀刻的蚀刻剂(蚀刻液体)。当第一覆盖层、有源层以及第二覆盖层由磷基化合物半导体制成时,通过湿蚀刻进行的侧蚀刻特别有效。为了相对于有源层侧蚀刻第一覆盖层和第二覆盖层中的至少一个,在通过干蚀刻对第一覆盖层、有源层以及第二覆盖层进行图案化后,在进行湿蚀刻前使有源层的端面在品质上发生改变。如上所述,通过改变有源层的端面的品质,与第一覆盖层和第二覆盖层的蚀刻率相比,湿蚀刻时有源层的蚀刻率能够足够低。结果,可容易地形成有源层的外围部分的至少一部分突出至第一覆盖层和第二覆盖层中的至少一个的外部的结构。该方法在有源层具有多量子阱结构时十分有效。对于改变有源层的端面的品质的方法,有各种方法,例如一种方法是在通过干蚀刻对第一覆盖层、有源层以及第二覆盖层进行图案化处理时或之后,在有源层的端面造成严重的蚀刻损伤,可根据需要选择方法。
另外,根据本发明的另一实施方式,提供了一种发光二极管,其包括第一覆盖层、第一覆盖层上的有源层以及有源层上的第二覆盖层,其中,有源层的外围部分的至少一部分突出至第一覆盖层和第二覆盖层中的至少一个的外部。
在本发明的实施方式中,尽管未特别限定发光二极管的尺寸,通常最大尺寸为50μm以下,典型的为30μm以下。可使用各种半导体作为构成发光二极管的第一覆盖层、有源层以及第二覆盖层的半导体,例如III-V族化合物半导体和II-VI族化合物半导体。使用III-V族化合物半导体或II-VI族化合物半导体的发光二极管的具体实例以及发光波长带如下所述。
1.III-V族化合物半导体
异质结             发光波长
AlN/AlInGaN        紫外
InGaN/GaN          蓝,绿
GaInP/Al GaInP     红
GaInP/AlGaP        红
AlGaAs/InGaAs      红
AlGaAs/AlGaP       红
GaInAsP/GaP        红外
GaInNP/AlGaP       红外
GaAs/AlGaAs        红外
2.II-VI族化合物半导体
ZnO/ZnMgO          蓝
ZnTe/ZnMgTe        绿
ZnCdSe/BeZnTe      黄绿
MgSe/BeZnTe    黄绿
MgSe/ZnCdSe    黄绿
III-V族化合物半导体的具体实例如下所述。
GaN、GaP、GaAs、GaSb、AlN、AlP、AlAs、AlSb、InN、InP、InAs、InSb、GaNP、GaNAs、GaNSb、GaPAs、GaPSb、AlNP、AlNAs、AlNSb、AlPAs、AlPSb、InNP、InNAs、InNSb、InPAs、InPSb、GaAlNP、GaAlNAs、GaAlNSb、GaAlPAs、GaAlPSb、GaInNP、GaInNAs、GaInNSb、GaInPAs、GaInPSb、InAlNP、InAlNAs、InAlNSb、InAlPAs、InAlPSb
II-V族化合物半导体的具体实例如下所述。
CdSe、CdTe、ZnS、ZnSe、ZnTe、ZnO、HgS、HgSe、HgTe、CdSeS、CdSeTe、CdSTe、ZnSeS、ZnSeTe、ZnSTe、HgSeS、HgSeTe、HgSTe、CdZnS、CdZnSe、CdZnTe、CdHgS、CdHgSe、CdHgTe、HgZnS、HgZnSe、HgZnTe、CdZnSeS、CdZnSeTe、CdZnSTe、CdHgSeS、CdHgSeTe、CdHgSTe、HgZnSeS、HgZnSeTe、HgZnSTe
在具有上述构成的本发明的实施方式中,由于有源层的外围部分从第一覆盖层和第二覆盖层中的至少一个突出的结构,当施加电流来驱动发光二极管时,能够使电流不流经具有许多非发光再结合中心的有源层的外围部分。另外,由于有源层的外围部分从第一覆盖层和第二覆盖层中的至少一个突出的结构,驱动发光二极管时有源层产生的光也可从突出部的端面出射至外部。
根据本发明的实施方式,能够避免注入有源层的外围部分的载流子被非发光再结合中心消耗的问题,且光出射效率得以提升,从而发光二极管的发光效率得到大幅提升。
附图说明
图1A和图1B为根据本发明第一实施方式的AlGaInP基发光二极管的截面图和平面图。
图2A~图2C为说明根据第一实施方式的AlGaInP基发光二极管的制造方法的截面图。
图3A和图3B为说明根据第一实施方式的AlGaInP基发光二极管的制造方法的截面图。
图4为根据第一实施方式的AlGaInP基发光二极管的制造方法中蚀刻时使用的掩模的平面图。
图5为根据本发明第一实施方式的AlGaInP基发光二极管的SEM图像的照片。
图6为根据本发明第一实施方式的AlGaInP基发光二极管的SEM图像的照片。
图7为根据本发明第一实施方式的AlGaInP基发光二极管的电致发光图像的照片。
图8为根据本发明第七实施方式的GaN基发光二极管的截面图。
图9为说明根据本发明第七实施方式的GaN基发光二极管的制造方法的截面图。
图10为说明根据本发明第七实施方式的GaN基发光二极管的制造方法的截面图。
图11为说明根据本发明第七实施方式的GaN基发光二极管的制造方法的截面图。
图12为说明根据本发明第七实施方式的GaN基发光二极管的制造方法的截面图。
图13为说明根据本发明第七实施方式的GaN基发光二极管的制造方法的截面图。
图14为现有技术的AlGaInP基发光二极管的截面图。
具体实施方式
以下描述本发明实现的方式(以下称之为“实施方式”)。按下述顺序进行描述。
1.第一实施方式(AlGaInP基发光二极管及其制造方法)
2.第二实施方式(AlGaInP基发光二极管的制造方法)
3.第三实施方式(AlGaInP基发光二极管的制造方法)
4.第四实施方式(AlGaInP基发光二极管的制造方法)
5.第五实施方式(AlGaInP基发光二极管的制造方法)
6.第六实施方式(AlGaInP基发光二极管的制造方法)
7。第七实施方式(GaN基发光二极管及其制造方法)
第一实施方式
AlGaInP基发光二极管及其制造方法
图1A为根据第一实施方式的AlGaInP基发光二极管的截面图,图1B为该AlGaInP基发光二极管的平面形状的实例的平面图。图1A为图1B中沿A-A线的截面图。
如图1A和图1B所示,在AlGaInP基发光二极管中,发光二极管结构包括n型AlInP覆盖层11、其上的有源层12以及有源层12上的p型AlInP覆盖层13。n型AlInP覆盖层11、有源层12以及p型AlInP覆盖层13均具有例如(001)取向。在这种情况下,有源层12具有例如AlGaInP/GaInP多量子阱(MQW)结构,该结构包括AlGaInP层的阻挡层以及GaInP层的阱层。在这种情况下,n型AlInP覆盖层11、有源层12以及p型AlInP覆盖层13均具有矩形的各角部形成斜角的平面形状,然而,对此没有限制。
在有源层12的整个外围,有源层12的外围部分都突出至n型AlInP覆盖层11和p型AlInP覆盖层13的外部。换言之,有源层12的外围部分不是夹在n型AlInP覆盖层11和p型AlInP覆盖层13之间。尽管有源层12的突出部的长度例如为0.3μm至2μm,但不限于此。在有源层12的整个外围,有源层12的突出部可具有不同长度。另外,n型AlInP覆盖层11、有源层12以及p型AlInP覆盖层13的端面是相对于这些层的主面倾斜θ度(0<θ<90°,例如30°<θ<60°)的斜面。除了有源层12的突出部,n型AlInP覆盖层11、有源层12以及p型AlInP覆盖层13的截面形状为梯形。尽管图1A中示出的截面图中n型AlInP覆盖层11、有源层12以及p型AlInP覆盖层13的端面具有典型的由(111)面构成的斜面,但不限于此。
具有例如矩形平面形状的p侧电极15经由p型GaAs层14形成在p型AlInP覆盖层13上。具有例如矩形平面形状的n侧电极16形成在n型AlInP覆盖层11的下表面上。
在AlGaInP基发光二极管中,可根据需要,将透明树脂(未示出)形成在n型AlInP覆盖层11、有源层12以及p型AlInP覆盖层13的端面上,以及p侧电极15周围部分的p型AlInP覆盖层13的表面上。
驱动AlGaInP基发光二极管时,在p侧电极15和n侧电极16间流过的电流流经有源层12的夹在n型AlInP覆盖层11和p型AlInP覆盖层13之间的部分。光产生在有源层12中电流流经的部分。电流未流过有源层12的未夹在n型AlInP覆盖层11和p型AlInP覆盖层13之间的部分。在具有n型AlInP覆盖层11、有源层12以及p型AlInP覆盖层13的发光二极管结构内,有源层12中产生的光在反复反射的同时进行循环。通过在n型AlInP覆盖层11和p型AlInP覆盖层13的倾斜θ角的端面上反射,循环光从n型AlInP覆盖层101的下表面有效地出射至外部。此外,循环光从突出至n型AlInP覆盖层11和p型AlInP覆盖层13的外部的部分的有源层12的端面有效地出射至外部。这样,具有有源层和p型AlInP覆盖层13的发光二极管结构内的循环光能够有效地出射至外部。
下面描述AlGaInP基发光二极管的制造方法。
如图2A所示,首先,在例如约800℃的温度下通过例如有机金属化学气相沉积法(MOCVD),在具有例如(001)主面的n型GaAs基板17上生长n型GaAs蚀刻终止层18,顺次在其上生长n型AlInP覆盖层11、有源层12、p型AlInP覆盖层13以及p型GaAs层14。n型GaAs蚀刻终止层18的厚度例如为500nm,p型GaAs层14的厚度例如为50nm。
AlGaInP基半导体层的生长原料如下所述。例如将三甲基镓((CH3)3Ga,TMG)用作镓的原料。例如三甲基铝((CH3)3Al,TMA)用作铝的原料。例如三甲基铟((CH3)3In,TMI)用作铟的原料。例如磷化氢(PH3)用作磷的原料。对于掺杂物,例如硒化氢(H2Se)用作n型掺杂物,例如二甲基锌((CH3)2Zn,DMZn)用作p型掺杂物。
接着,从MOCVD设备中取出其上生长有AlGaInP基半导体层的上述n型GaAs基板17。
接着,如图2B所示,通过光刻,在p型GaAs层14上形成具有矩形平面形状的抗蚀剂图案19。如图4所示,抗蚀剂图案19形成为其长边侧垂直于n型AlInP覆盖层11、有源层12、p型AlInP覆盖层13以及p型GaAs层14的[110]方向。
接着,用抗蚀剂图案19作为掩模,通过干蚀刻,例如反应性离子蚀刻(RIE),在进行楔形蚀刻的情况下,在厚度方向上蚀刻至n型AlInP覆盖层11的一部分(halfway)的深度。该干蚀刻使用例如氯(Cl2)系气体作为蚀刻气体。如图2C所示,在与抗蚀剂图案19的长侧平行的方向形成了相对于n型GaAs基板17的主面倾斜的斜面的端面。干蚀刻时,具有MQW结构的有源层12的端面通过受到比n型AlInP覆盖层11和p型AlInP覆盖层13的端面更多的蚀刻损伤而改变品质。这样形成的改变层被认为处于例如以下状态:有源层12的阱层和阻挡层因蚀刻损伤而受到破坏,而这些构成要素任意混合,即处于伪合金化状态。
接着,用抗蚀剂图案19作为掩模,通过湿蚀刻,顺次蚀刻p型GaAs层14、p型AlInP覆盖层13、有源层12以及n型AlInP覆盖层11。在该湿蚀刻中,当n型GaAs蚀刻终止层18暴露时终止蚀刻。作为湿蚀刻的蚀刻剂,例如可使用冷却至5℃以下、优选0℃以下、更优选-5℃以下、或进一步优选-10℃以下的低温的盐酸。尽管盐酸制成的蚀刻剂对AlGaInP基半导体的蚀刻无选择性,但由于有源层12的端面因上述蚀刻损伤而品质发生改变,因此有源层12的侧蚀刻率与n型AlInP覆盖层11和p型AlInP覆盖层13的侧蚀刻率相比非常低。换言之,与有源层12相比,n型AlInP覆盖层11和p型AlInP覆盖层13以非常高的蚀刻率被侧蚀刻。结果,如图3A所示,形成了有源层12的外围部分突出至n型AlInP覆盖层11和p型AlInP覆盖层13的外部的结构。另外,垂直于[110]方向的n型AlInP覆盖层11、有源层12以及p型AlInP覆盖层13的端面变为典型的由(111)面形成的斜面。
接着,去除抗蚀剂图案19。
接着,通过光刻,在基板的表面上形成具有特定的平面形状的抗蚀剂图案(未示出),并通过例如溅射法在基板的整个表面上顺次形成Au膜、Pt膜和Au膜。其后,抗蚀剂图案连同其上形成的Au膜、Pt膜和Au膜一同被去除(剥离)。这样,如图3B所示,在p型GaAs层14上形成了具有Au/Pt/Au结构和矩形平面形状的p侧电极15。接着,通过蚀刻,去除p侧电极15以外的p型GaAs层14的部分。
接着,AlGaInP基发光二极管的p侧电极15侧通过树脂等贴合至另一单独准备的基板,例如蓝宝石基板(未示出)。
接着,通过使用例如氨基蚀刻剂从背面进行湿蚀刻去除n型GaAs基板17,n型GaAs蚀刻终止层18也通过蚀刻去除。在此时间点,形成各AlGaIn基发光二极管彼此分离的状态。
接着,通过光刻,在n型AlInP覆盖层11的表面上形成具有特定的平面形状的抗蚀剂图案(未示出),并通过例如溅射法在整个表面上顺次形成Pd膜、AuGe膜和Au膜。其后,抗蚀剂图案连同其上形成的Pd膜、AuGe膜和Au膜一同被去除(剥离)。这样,在n型AlInP覆盖层11上形成了具有Pd/AuGe/Au结构和矩形平面形状的n侧电极16。
其后,去除p侧电极15贴合的蓝宝石基板,各AlGaInP基发光二极管彼此分离。
如图1A和图1B所示,通过上述工序,完成了目标AlGaInP基发光二极管。这样制造的AlGaInP基发光二极管根据应用可作为单个组件使用,或者可贴合至其他基板、转印或用配线连接。
以下描述通过光线追踪对AlGaInP基发光二极管的光出射效率进行计算而得到的结果。该计算中,n型AlInP覆盖层11和p型AlInP覆盖层13的厚度分别为0.5μm,有源层12的厚度为0.8μm,总厚度为1.8μm。另外,该计算中忽略了p型GaAs层14。图1A中所示的梯形截面形状的上底长度为9μm,下底长度为14μm,纵深长度为14μm,有源层12的面积为178μm2。n型AlInP覆盖层11、有源层12和p型AlInP覆盖层13的折射率为3.1。在此条件下计算的结果,光出射效率为13.39%。
另一方面,在相同条件下计算图14所示的现有技术中的具有梯形截面形状的AlGaInP基发光二极管的光出射效率,结果光出射效率为3.88%。更进一步,在计算条件改变的情况下,计算图14所示的AlGaInP基发光二极管的光出射效率。具体来说,在以下条件下进行计算:n型AlInP覆盖层101和p型AlInP覆盖层103的厚度分别变为1.0μm,有源层102的厚度变为0.8μm,总厚度变为2.8μm,图14中所示的梯形截面形状的上底长度变为6.5μm,下底长度变为14μm,有源层的面积变为138μm2。结果光出射效率为4.16%。光出射效率比3.88%高0.28%,这是因为通过增加n型AlInP覆盖层101、有源层102以及p型AlInP覆盖层103的总厚度,扩大了端面104的面积。
从上述内容可以理解,根据第一实施方式的AlGaInP基发光二极管的光出射效率约为图14所示的现有技术的AlGaInP基发光二极管的光出射效率的三倍以上。光出射效率的大幅提升是因为,在根据第一实施方式的AlGaInP基发光二极管中,有源层12突出至n型AlInP覆盖层11和p型AlInP覆盖层13的外部。即,这是因为除了从n型AlInP覆盖层11的下表面出射外,光还从有源层12的突出至外部的端面射出至外部。
实施例
n型AlInP覆盖层11和p型AlInP覆盖层13的厚度分别为0.5μm,有源层12的厚度为0.8μm,总厚度为1.8μm。另外,图1A中所示的梯形截面形状的上底长度为9μm,下底长度为14μm,纵深长度为14μm。有源层12具有包括Ga0.5In0.5P阱层和(Al0.5Ga0.5)0.5In0.5P阻挡层的MQW结构。
使用感应耦合等离子体(ICP,induction coupling plasma)干蚀刻设备,通过RIE进行干蚀刻以图案化n型AlInP覆盖层11、有源层12以及p型AlInP覆盖层13。蚀刻条件如下:
蚀刻气体:氯气
压力:0.66Pa
等离子体功率:200W
偏置功率:100W
蚀刻深度:1.6μm
在此蚀刻条件下,抗蚀剂和AlGaInP的蚀刻选择比接近1∶1,蚀刻可控性优异。随后使用冷却至-15℃的盐酸作为蚀刻剂进行湿蚀刻。
图5和图6示出从p型AlInP覆盖层13侧和侧面侧通过扫描电子显微图(SEM,scanning electron micrograph)观察的湿蚀刻后的AlGaInP基发光二极管的SEM图像。如图5和图6所示,可见有源层12的外围部分从n型AlInP覆盖层11和p型AlInP覆盖层13突出。
图7示出在形成了p侧电极15和n侧电极16的状态下,AlGaInP基发光二极管的n型AlInP覆盖层11侧的电致发光图像。参见图7,可见光从突出至外部的有源层12的外围部分射出。
如上所述,根据第一实施方式,由于有源层12的外围部分从n型AlInP覆盖层11和p型AlInP覆盖层13突出,因此能够得到与现有技术相比具有非常高的光出射效率的AlGaInP基发光二极管。另外,在驱动AlGaInP基发光二极管时,由于能够使电流不流经具有许多非发光再结合中心的有源层12的外围部分,避免了注入有源层12的外围部分的载流子被非发光再结合中心无谓消耗的问题。根据上述,能够获得与图14所示的现有技术的AlGaInP基发光二极管相比具有非常高的发光效率的AlGaInP基发光二极管。在该AlGaInP基发光二极管中,发光效率的改善效果在低电流区域尤为突出。
该AlGaInP基发光二极管适用于各种电子装备,如发光二极管显示、发光二极管背光以及发光二极管照明设备。
第二实施方式
AlGaInP基发光二极管的制造方法
在根据第二实施方式的AlGaInP基发光二极管的制造方法中,与根据第一实施方式的AlGaInP基发光二极管的制造方法相同,使用抗蚀剂图案19作为掩模,通过干蚀刻进行图案化。与第一实施方式不同的是,在此时间点,有源层12的端面的蚀刻损伤可较低。
接着,通过执行抛光处理(ashing process)及在氧等离子体的作用下,有源层12的端面被破坏,并通过热处理使其品质发生改变。这样,与第一实施方式相同,能够使得有源层12的端面的蚀刻率与n型AlInP覆盖层11和p型AlInP覆盖层13的蚀刻率相比非常低。
之后进行与第一实施方式相同的工序,从而制造出目标AlGaInP基发光二极管。
根据第二实施方式,可获得与第一实施方式相同的优点。
第三实施方式
AlGaInP基发光二极管的制造方法
在根据第三实施方式的AlGaInP基发光二极管的制造方法中,与根据第一实施方式的AlGaInP基发光二极管的制造方法相同,使用抗蚀剂图案19作为掩模,通过干蚀刻进行图案化。与第一实施方式不同的是,在此时间点,有源层12的端面的蚀刻损伤可较低。
接着,在含有特定的反应性气体的气氛中进行退火处理,有源层12的端面与反应性气体发生反应从而伪合金化。这样,与第一实施方式相同,能够使得有源层12的端面的蚀刻率与n型AlInP覆盖层11和p型AlInP覆盖层13的蚀刻率相比非常低。
之后进行与第一实施方式相同的工序,从而制造出目标AlGaInP基发光二极管。
根据第三实施方式,可获得与第一实施方式相同的优点。
第四实施方式
AlGaInP基发光二极管的制造方法
在根据第四实施方式的AlGaInP基发光二极管的制造方法中,与根据第一实施方式的AlGaInP基发光二极管的制造方法相同,使用抗蚀剂图案19作为掩模,通过干蚀刻进行图案化。与第一实施方式不同的是,在此时间点,有源层12的端面的蚀刻损伤可较低。
接着,使用特定的掩模,将自由基离子注入有源层12的端面,或者使用具有大离子半径的离子撞击有源层12的端面,以使其品质改变。这样,与第一实施方式相同,能够使得有源层12的端面的蚀刻率与n型AlInP覆盖层11和p型AlInP覆盖层13的蚀刻率相比非常低。
之后进行与第一实施方式相同的工序,从而制造出目标AlGaInP基发光二极管。
根据第四实施方式,可获得与第一实施方式相同的优点。
第五实施方式
AlGaInP基发光二极管的制造方法
在根据第五实施方式的AlGaInP基发光二极管的制造方法中,与根据第一实施方式的AlGaInP基发光二极管的制造方法相同,使用抗蚀剂图案19作为掩模,通过干蚀刻进行图案化。与第一实施方式不同的是,在此时间点,有源层12的蚀刻损伤可较低。
接着,将特定的催化剂附着于有源层12的端面,光照射至该催化剂,进行加热,并进行化学处理从而使品质改变。这样,与第一实施方式相同,能够使得有源层12的端面的蚀刻率与n型AlInP覆盖层11和p型AlInP覆盖层13的蚀刻率相比非常低。
之后进行与第一实施方式相同的工序,从而制造出目标AlGaInP基发光二极管。
根据第五实施方式,可获得与第一实施方式相同的优点。
第六实施方式
AlGaInP基发光二极管的制造方法
在根据第六实施方式的AlGaInP基发光二极管的制造方法中,与第一实施方式的AlGaInP基发光二极管的制造方法相同,使用抗蚀剂图案19作为掩模,通过干蚀刻进行图案化。与第一实施方式不同的是,在此时间点,有源层12的端面的蚀刻损伤可较低。
接着,有源层12的端面通过化学处理被破坏,使原子分离。其后进行退火以使键闭合,从而改变其品质。这样,与第一实施方式相同,能够使得有源层12的端面的蚀刻率与n型AlInP覆盖层11和p型AlInP覆盖层13的蚀刻率相比非常低。
之后进行与第一实施方式相同的工序,从而制造出目标AlGaInP基发光二极管。
根据第六实施方式,可获得与第一实施方式相同的优点。
第七实施方式
GaN基发光二极管及其制造方法
图8示出根据第七实施方式的GaN基发光二极管。
如图8所示,在GaN基发光二极管中,发光二极管结构包括n型GaN覆盖层51、其上的有源层52以及有源层52上的p型GaN覆盖层53。这种情况下,有源层52具有例如Ga1-xInxN/Ga1-yInyNMQW结构,其中Ga1-xInxN层为阻挡层,Ga1-yInyN(y>x,0≤x<1)为阱层。n型GaN覆盖层51、有源层52以及p型GaN覆盖层53整体上具有例如矩形平面形状。
在有源层52的整个外围,有源层52的外围部分都突出至n型GaN覆盖层51和p型GaN覆盖层53的外部。换言之,有源层52的外围部分不夹在n型GaN覆盖层51和p型GaN覆盖层53之间。尽管有源层52的突出部的长度例如为0.3μm至2μm,但不限于此。在有源层52的整个外围,有源层52的突出部可具有不同长度。另外,n型GaN覆盖层51、有源层52以及p型GaN覆盖层53的端面是相对于这些层的主面倾斜θ度(0<θ<90°,例如30°<θ<60°)的斜面。
具有例如矩形平面形状的p侧电极54形成在p型GaN覆盖层53上。具有例如矩形平面形状的n侧电极55形成在n型GaN覆盖层51的下表面上。
在GaN基发光二极管中,可根据需要,将透明树脂(未示出)形成在n型GaN覆盖层51、有源层52以及p型GaN覆盖层53的端面上,以及p侧电极54的周围部分的p型GaN覆盖层53的表面上。
驱动GaN基发光二极管时,使在p侧电极54和n侧电极55间流过的电流流经有源层52的夹在n型GaN覆盖层51和p型GaN覆盖层53之间的部分。光产生在有源层52中电流流经的部分。电流未流过有源层52的未夹在n型GaN覆盖层51和p型GaN覆盖层53之间的部分。在包括n型GaN覆盖层51、有源层52以及p型GaN覆盖层53的发光二极管结构内,有源层52中产生的光在反复反射的同时进行循环。通过在有源层52和p型GaN覆盖层53的倾斜端面上反射,循环光从n型GaN覆盖层51的下表面有效地出射至外部。并且,循环光从有源层52的突出至n型GaN覆盖层51和p型GaN覆盖层53的外部的部分的端面有效地出射至外部。这样,具有n型GaN覆盖层51、有源层以及p型GaN覆盖层53的发光二极管结构内的循环光能够有效地出射至外部。
GaN基发光二极管各部分的尺寸、材料等的具体例子如下所述。n型GaN覆盖层51的厚度例如为2.6μm,有源层52的厚度例如为0.2μm,p型GaN覆盖层53的厚度例如为0.2μm。GaN基发光二极管的最大尺寸例如为20μm。p侧电极54由例如Ag/Pt/Au结构的金属多层膜制成。Ag膜的厚度例如为50nm,Pt膜的厚度例如为50nm,Au膜的厚度例如为2μm。p侧电极14可由银单层膜制成。n侧电极55由例如Ti/Pt/Au结构的金属层叠膜制成,Ti膜和Pt膜的厚度例如分别为50nm,Au膜的厚度例如为2μm。
下面描述GaN基发光二极管的制造方法。
如图9所示,首先,准备主面为C+面、厚度为430μm的蓝宝石基板56,通过热清洁等方法清洁其表面。接着,在低温下,例如约500℃,通过MOCVD方法,在蓝宝石基板56上生长厚度例如为1μm的GaN缓冲层(未示出),随后温度上升至约1000℃,以进行结晶。随后,在GaN缓冲层上顺次生长掺杂例如Si作为n型杂质的n型GaN覆盖层51、具有MQW结构的有源层52、以及掺杂例如Mg作为p型杂质的p型GaN覆盖层53。这里,n型GaN覆盖层51在例如约1000℃的温度生长,有源层52在例如约750℃的温度生长,p型GaN覆盖层53在例如约900℃的温度生长。并且,n型GaN覆盖层51在例如氢气的气氛中生长,有源层52在例如氮气的气氛中生长,p型GaN覆盖层53在例如氢气的气氛中生长。
上述GaN半导体层的生长原料如下。例如三甲基镓((CH3)3Ga,TMG)用作镓的原料。例如三甲基铝((CH3)3Al,TMA)用作铝的原料。例如三甲基铟((CH3)3In,TMI)用作铟的原料。例如氨(NH3)用作氮的原料。对于掺杂物,例如硅烷(SiH4)用作n型掺杂物,例如二(甲基环戊二烯基)镁((CH3C5H4)2Mg)或二(环戊二烯基)镁((C5H5)2Mg)用作p型掺杂物。
接着,从MOCVD设备中取出在其上以上述方式生长了GaN半导体层的蓝宝石基板56。
接着,用抗蚀剂图案(未示出)作为掩模,例如通过使用Cl2气作为蚀刻气体的反应性离子蚀刻法,在进行楔形蚀刻的条件下,蚀刻至有源层52的一部分(halfway)的深度,随后移除抗蚀剂图案。这样,如图9所示,在有源层52的上部和p型GaN覆盖层53,形成相对于这些层的平面倾斜的端面。
接着,通过光刻,在基板表面上形成具有特定的平面形状的抗蚀剂图案(未示出)。接着,例如通过溅射法在基板的整个表面上依次形成Ag膜、Pt膜以及Au膜,之后,抗蚀剂图案连同在其上形成的Ag膜、Pt膜以及Au膜一起被移除(剥离)。这样,如图10所示,在p型GaN覆盖层53上形成了具有Ag/Pt/Au结构的p侧电极54。
接着,如图11所示,使用粘合剂58将发光二极管结构的p侧电极54侧贴合至支持基板57。可使用各种基板作为支持基板57,例如使用蓝宝石基板、硅基板等。
接着,如图12所示,从准分子激光器等发射的激光束从蓝宝石基板56的背面侧照射基板,以消融蓝宝石基板56和n型GaN层51之间的界面,从而剥离蓝宝石基板56。
接着,通过光刻,在这样暴露的n型GaN覆盖层51上形成具有特定的平面形状的抗蚀剂图案(未示出)。接着,用抗蚀剂图案作为掩模,通过使用例如Cl2气体作为蚀刻气体的反应性离子蚀刻法,在进行楔形蚀刻的条件下,蚀刻n型GaN覆盖层51和有源层52。随后移除抗蚀剂图案。这样,如图13所示,产生了各个GaN基发光二极管彼此分离的状态,相对于n型GaN覆盖层51和有源层52的主面倾斜的端面形成于这些层上。
随后,通过光刻,在n型GaN覆盖层51的表面上形成具有特定的平面形状的抗蚀剂图案(未示出)。接着通过例如溅射法在其整个表面上依次形成Ti膜、Pt膜以及Au膜。之后,抗蚀剂图案连同在其上形成的Ti膜、Pt膜以及Au膜一起被移除(剥离)。从而在n型GaN覆盖层51上形成了具有Ti/Pt/Au结构和特定的平面形状的n侧电极55。
之后,移除支持基板57和粘合剂58。
通过上述工序,如图8所示,完成了目标GaN基发光二极管。这样制造的GaN基发光二极管根据使用的场合,可作为单个组件使用,或者可贴合至其他基板、转印或用配线连接。
如上所述,根据第七实施方式,有源层52的外围部分从n型GaN覆盖层51和p型GaN覆盖层53突出,因此能够得到与现有技术相比具有非常高的光出射效率的GaN基发光二极管。另外,在驱动GaN基发光二极管时,由于能使电流不流经有源层52的具有许多非发光再结合中心的外围部分,因此避免了注入有源层52的外围部分的载流子被非发光再结合中心无谓消耗的问题。根据上述,能够获得与现有技术的GaN基发光二极管相比具有非常高的发光效率的GaN基发光二极管。
该GaN基发光二极管适用于各种电子装备,如发光二极管显示、发光二极管背光以及发光二极管照明设备。
虽然已具体描述了本发明的实施方式和实施例,但本发明不限于上述实施方式和实施例,在本发明技术内容基础上可进行各种修改。
例如,上述实施方式和实施例给出的数值、结构、组成、形状、材料等仅为示例,可根据需要使用不同的数值、结构、组成、形状、材料等。
本领域技术人员可以理解,根据设计要求和其他因素,可进行各种修改、组合、子组合和变化,均应包含在所附权利要求书及其等同物的范围内。

Claims (13)

1.一种发光二极管的制造方法,包括以下步骤:
在基板上依次生长第一覆盖层、有源层以及第二覆盖层;以及
将所述第一覆盖层、所述有源层以及所述第二覆盖层图案化为特定的平面形状,并且使得所述有源层的外围部分的至少一部分突出至所述第一覆盖层和所述第二覆盖层中的至少一个的外部。
2.根据权利要求1所述的发光二极管的制造方法,其中,所述第一覆盖层、所述有源层以及所述第二覆盖层通过干蚀刻进行图案化。
3.根据权利要求2所述的发光二极管的制造方法,其中,所述第一覆盖层和所述第二覆盖层中的至少一个相对于所述有源层被侧蚀刻,并且所述有源层的外围部分的至少所述一部分突出至所述第一覆盖层和所述第二覆盖层中的至少一个的外部。
4.根据权利要求3所述的发光二极管的制造方法,其中,通过湿蚀刻进行所述侧蚀刻。
5.根据权利要求4所述的发光二极管的制造方法,其中,在所述第一覆盖层、所述有源层以及所述第二覆盖层通过干蚀刻进行图案化后,在通过湿蚀刻进行所述侧蚀刻之前使所述有源层的端面在品质上发生改变。
6.根据权利要求5所述的发光二极管的制造方法,其中,所述有源层具有多量子阱结构。
7.根据权利要求6所述的发光二极管的制造方法,其中,所述第一覆盖层、所述有源层以及所述第二覆盖层由磷基化合物半导体制成。
8.根据权利要求7所述的发光二极管的制造方法,其中,使用由冷却至5℃以下低温的盐酸制成的蚀刻剂进行所述湿蚀刻。
9.根据权利要求8所述的发光二极管的制造方法,其中,进行所述湿蚀刻后,所述第一覆盖层、所述有源层以及所述第二覆盖层具有(111)面的端面。
10.一种发光二极管,包括:
第一覆盖层;
在所述第一覆盖层上的有源层;以及
在所述有源层上的第二覆盖层,
其中,所述有源层的外围部分的至少一部分突出至所述第一覆盖层和所述第二覆盖层中的至少一个的外部。
11.根据权利要求10所述的发光二极管,其中,所述有源层具有多量子阱结构。
12.根据权利要求11所述的发光二极管,其中,所述第一覆盖层、所述有源层以及所述第二覆盖层由磷基化合物半导体制成。
13.根据权利要求12所述的发光二极管,其中,所述第一覆盖层、所述有源层以及所述第二覆盖层具有(111)面的端面。
CN2010101733232A 2009-05-13 2010-05-06 发光二极管及其制造方法 Expired - Fee Related CN101887934B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009116348A JP5257231B2 (ja) 2009-05-13 2009-05-13 発光ダイオードおよびその製造方法
JP2009-116348 2009-05-13

Publications (2)

Publication Number Publication Date
CN101887934A true CN101887934A (zh) 2010-11-17
CN101887934B CN101887934B (zh) 2012-12-05

Family

ID=43067778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101733232A Expired - Fee Related CN101887934B (zh) 2009-05-13 2010-05-06 发光二极管及其制造方法

Country Status (3)

Country Link
US (1) US8222056B2 (zh)
JP (1) JP5257231B2 (zh)
CN (1) CN101887934B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569541A (zh) * 2010-12-28 2012-07-11 展晶科技(深圳)有限公司 半导体发光芯片制造方法
CN110164900A (zh) * 2019-05-29 2019-08-23 京东方科技集团股份有限公司 LED芯片及其制备方法、芯片晶圆、Micro-LED显示装置
CN116759497A (zh) * 2023-08-11 2023-09-15 晶能光电股份有限公司 MicroLED像素化方法
WO2023212898A1 (zh) * 2022-05-06 2023-11-09 泉州三安半导体科技有限公司 微发光二极管和显示面板

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI697133B (zh) * 2010-02-09 2020-06-21 晶元光電股份有限公司 光電元件
TWI518915B (zh) * 2012-03-30 2016-01-21 群康科技(深圳)有限公司 陣列基板結構與顯示面板及其製造方法
WO2013188371A1 (en) 2012-06-11 2013-12-19 Cardiff Products Seat headrest
US8975616B2 (en) 2012-07-03 2015-03-10 Liang Wang Quantum efficiency of multiple quantum wells
US9276170B2 (en) * 2012-10-23 2016-03-01 Toyoda Gosei Co., Ltd. Semiconductor light emitting element and method of manufacturing semiconductor light emitting element

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0252472A (ja) * 1988-08-17 1990-02-22 Oki Electric Ind Co Ltd 発光ダイオード及びその製造方法
US5296717A (en) * 1990-05-23 1994-03-22 U.S. Philips Corporation Radiation-emitting semiconductor device and method of manufacturing same
US5418374A (en) * 1992-06-03 1995-05-23 Sony Corporation Semiconductor device having an active layer with regions with different bandgaps
US20060169997A1 (en) * 2005-01-13 2006-08-03 Jun Suzuki Semiconductor light-emitting device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07307489A (ja) * 1994-05-13 1995-11-21 Toshiba Corp 半導体発光素子及びその製造方法
JPH10242507A (ja) 1997-02-21 1998-09-11 Oki Electric Ind Co Ltd 発光ダイオードおよびその製造方法
JP3882539B2 (ja) 2000-07-18 2007-02-21 ソニー株式会社 半導体発光素子およびその製造方法、並びに画像表示装置
JP4325471B2 (ja) 2003-10-23 2009-09-02 ソニー株式会社 エッチング方法および素子分離方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0252472A (ja) * 1988-08-17 1990-02-22 Oki Electric Ind Co Ltd 発光ダイオード及びその製造方法
US5296717A (en) * 1990-05-23 1994-03-22 U.S. Philips Corporation Radiation-emitting semiconductor device and method of manufacturing same
US5418374A (en) * 1992-06-03 1995-05-23 Sony Corporation Semiconductor device having an active layer with regions with different bandgaps
US20060169997A1 (en) * 2005-01-13 2006-08-03 Jun Suzuki Semiconductor light-emitting device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569541A (zh) * 2010-12-28 2012-07-11 展晶科技(深圳)有限公司 半导体发光芯片制造方法
CN102569541B (zh) * 2010-12-28 2014-10-15 展晶科技(深圳)有限公司 半导体发光芯片制造方法
CN110164900A (zh) * 2019-05-29 2019-08-23 京东方科技集团股份有限公司 LED芯片及其制备方法、芯片晶圆、Micro-LED显示装置
WO2020238395A1 (zh) * 2019-05-29 2020-12-03 京东方科技集团股份有限公司 LED芯片及其制备方法、芯片晶圆、Micro-LED显示装置
CN110164900B (zh) * 2019-05-29 2021-04-02 京东方科技集团股份有限公司 LED芯片及其制备方法、芯片晶圆、Micro-LED显示装置
WO2023212898A1 (zh) * 2022-05-06 2023-11-09 泉州三安半导体科技有限公司 微发光二极管和显示面板
CN116759497A (zh) * 2023-08-11 2023-09-15 晶能光电股份有限公司 MicroLED像素化方法

Also Published As

Publication number Publication date
US20100289000A1 (en) 2010-11-18
JP5257231B2 (ja) 2013-08-07
US8222056B2 (en) 2012-07-17
JP2010267699A (ja) 2010-11-25
CN101887934B (zh) 2012-12-05

Similar Documents

Publication Publication Date Title
CN101887934B (zh) 发光二极管及其制造方法
TWI436508B (zh) 半導體發光裝置
CN109216400B (zh) Micro LED阵列器件的巨量转移装置及相关方法
US8043942B2 (en) Method for producing core-shell nanowires, nanowires produced by the method and nanowire device comprising the nanowires
KR101282775B1 (ko) 수직형 발광 소자 및 그 제조방법
US10199593B2 (en) Display device and manufacturing method of the same
KR20120067158A (ko) 양자점 발광 소자
US8659714B2 (en) Light emitting device
JP2011211082A (ja) 発光ダイオードおよびその製造方法
US11901493B2 (en) Semiconductor devices incorporating quantum dots
US8344395B2 (en) Light-emitting diode and manufacturing method thereof
JP2011216668A (ja) 発光装置
US20180375002A1 (en) Conversion element and radiation-emitting semiconductor device comprising a conversion element of said type
US20220352237A1 (en) Display device
US20220352246A1 (en) Display device
KR20120029174A (ko) 양자점 발광소자
KR20080089860A (ko) 반도체 발광소자 및 반도체 발광소자의 제조 방법
TWI476957B (zh) 發光二極體的製備方法
JP2003060233A (ja) 半導体発光素子、半導体発光素子の製造方法、及び半導体発光装置
US20220352140A1 (en) Display device
TWI496322B (zh) 發光二極體
KR20080069767A (ko) 질화물 반도체 발광소자 및 질화물 반도체 발광소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121205

CF01 Termination of patent right due to non-payment of annual fee