JP4325471B2 - エッチング方法および素子分離方法 - Google Patents

エッチング方法および素子分離方法 Download PDF

Info

Publication number
JP4325471B2
JP4325471B2 JP2004120335A JP2004120335A JP4325471B2 JP 4325471 B2 JP4325471 B2 JP 4325471B2 JP 2004120335 A JP2004120335 A JP 2004120335A JP 2004120335 A JP2004120335 A JP 2004120335A JP 4325471 B2 JP4325471 B2 JP 4325471B2
Authority
JP
Japan
Prior art keywords
etching
layer
etchant
element isolation
phosphorus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004120335A
Other languages
English (en)
Other versions
JP2005150673A (ja
Inventor
健介 小嶋
勝寛 友田
豊治 大畑
正人 土居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004120335A priority Critical patent/JP4325471B2/ja
Publication of JP2005150673A publication Critical patent/JP2005150673A/ja
Application granted granted Critical
Publication of JP4325471B2 publication Critical patent/JP4325471B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Weting (AREA)
  • Led Devices (AREA)

Description

本発明は、エッチングを用いた半導体素子の素子分離方法に関するものであり、特に多元素で多層構造の半導体素子のエッチング方法および素子分離方法に関するものである。
従来から、基板上に複数の半導体素子を形成した後に各半導体素子を個別に分離するために、エッチングを用いて半導体素子間を除去して素子分離溝を形成する素子分離法が用いられてきた。エッチングに用いられるエッチャントは、除去する対象である層構造の構成元素により適宜選択されるが、ガリウム・インジウム・リン(GaInP)系の半導体素子においては塩化水素(HCl)と酢酸(CHCOOH)を混合した水溶液が用いられていた。(例えば特許文献1参照)
素子分離溝を形成して半導体素子を分離するためのエッチングでは、半導体素子のサイズを均一にする必要があるためと、半導体素子の表面状態を整えるために、単位時間あたりの半導体層の除去速度であるエッチングレートを制御することが重要となる。エッチングレートが大きすぎると、エッチング時間の変動によって半導体層の除去量が変化してしまい、半導体素子のサイズを均一にすることが困難になる。また、エッチングレートが大きすぎると、局所的にエッチングの進行が遅い領域であるムラが生じて、半導体素子の表面状態が乱れて半導体素子の性能にも悪影響を及ぼすおそれがある。
従来の技術である酢酸と塩化水素を混合したエッチャントを用いたエッチングでは、酢酸を緩衝材として用いて酢酸の濃度を制御することでエッチングレートを調節していた。また、一般に半導体層のエッチング反応では反応時の温度によってエッチングレートが変化するため、エッチャントの温度を制御することでもエッチングレートを制御していた。
特開2002−198616号公報
しかし、特許文献1に記載されている酢酸を含んだエッチャントは、酢酸の凝固点である5℃付近で酢酸が凝固し始めてしまい、5℃以下の温度範囲ではエッチャントがゲル状になり、半導体素子のエッチングには用いることが出来なくなるという問題があった。また、エッチャントに含まれる酢酸の割合を低下させると、塩化水素の濃度が上昇するためにエッチングレートが大きくなり、エッチングにより除去される半導体層の厚さを制御することが困難になるという問題もあった。
また、半導体素子の構造が多元素で多層構造の場合には、各層に対するエッチングレートが異なることから層ごとに異なる量のエッチングが行われるため、複数の層にわたって半導体層の除去を行う素子分離のためのエッチングでは、エッチング面が均一にならないという問題があった。また、特許文献1に記載されている技術では、除去対象がガリウム・インジウム・リン(GaInP)であるために酢酸の凝固点以上の温度範囲でエッチングを行ったとしても、エッチングレートが小さいために除去量の制御をしやすい。しかし、例えばアルミニウム(Al)を含有する層などではエッチングレートが大きくなり、エッチングに要する時間が極端に短く、除去量の制御が困難になるという問題があった。例えば反応熱でエッチングの終了時に2℃ほど温度が上昇する場合には、8℃程度でのエッチング終了時には10℃にまでなるためにエッチングレートが急変化し、秒単位でのエッチング量の制御も困難であった。
また、発光ダイオード(light-emitting diode:LED)構造を形成したウェハを素子分離する際には、ダイシングや劈開という方法を用いている。しかし、LEDをダイシングすると劈開面にダメージが入りやすく、素子の側面に傾斜面を形成することは困難である。そこで例えば、LED構造の膜厚に対して十分に厚いn−typeのガリウムリン(GaP)基板と、LEDのn−typeクラッド層とを貼り合せたものをダイシングによって素子分離を行い、この際にGaP基板側に傾斜面を形成して素子側面に光取り出し向上のための斜面を形成するなどしている。
LEDをウエットエッチングで素子分離して傾斜面を形成する場合には、エッチャントとして塩酸に酢酸を緩衝剤として混入し、溶液が凝固しない5℃以上室温以下の低温領域で、エッチャントの塩酸と酢酸を十分に混合するために攪拌をしながらウエットエッチングを行っていた。しかしながら、このエッチング技術を用いた素子形状の作製では、単位時間当たりのエッチング量を精度良く制御することが困難であり、材料組成および材料組成比率が異なる多層膜では層ごとにエッチングされる速度も異なるため、素子側面に均一な傾斜面(例えば111面)を形成することが難しく、傾斜角度や面積も均一にすることは困難であった。
このように従来の方法ではエッチングレートを厳密にコントロールすることが難しいため、微細な素子に均一な側面形状を形成することが極めて困難であり、物理的な外力を加えて素子形状を形成することとなり、加工によって素子側面にダメージが生じてしまうという問題があった。素子にダメージが生じると、電気伝導度や発光特性など素子の物理的特性に変化や不良が発生してしまうという問題がある。
したがって本発明は、多層構造の半導体素子や多元系の半導体素子など多様な半導体素子においても均一かつ制御が容易なエッチングを行うことが可能なエッチング方法および素子分離方法を提供することを目的とする。
上記課題を解決するために本発明のエッチング方法は、基板上に形成された、複数層のリン系半導体層に対してエッチングを行うエッチング方法であって、複数層のリン系半導体層がGaInP層及びAlGaInP層を含み、塩酸からなるエッチャントを5℃より低温に冷却して、複数層のリン系半導体層を前記エッチャントに浸漬して、このエッチャントにより複数層のリン系半導体層に対して連続してエッチングを行うことを特徴とする。
エッチャントとして塩酸を用い、5℃より低温の温度領域まで冷却してリン系半導体層のエッチングを行うことにより、エッチングレートを低くすることができる。したがってエッチングに要する時間を長時間化し、除去量を容易に制御して均一なエッチングを行うことが可能となる。また、エッチングでの反応熱によるエッチングレートの変動を抑制することが出来るため、除去量の制御を容易に行うことができる。
また、塩酸からなるエッチャントを5℃より低温まで冷却してエッチングを行うことで、リン系半導体層が多層構造を有する場合にも、多層構造の各層を除去するエッチングレートが均一になり除去量の制御が容易になる。また、アルミニウムを含有する層などエッチングレートが比較的高い層においても、他の層と同様のエッチングレートで均一に除去を行うことができるため、素子分離溝の端面を整えて素子分離を行うことが可能となる。またリン系半導体層の多層構造がガリウム・インジウム・リンを含む層を有するであっても、エッチングレートを均一かつ低くすることができる。
また、微量のリン酸が含まれたエッチャントでも、エッチングレートは低く抑制できるので除去量の制御は容易である。また、エッチャントの冷却を行うための冷媒としてアルコールを用いることで、エッチャントを容易に5℃より低温の温度領域まで冷却することができ、エッチングレートを低く抑制して除去量の制御性を向上させることができる。冷媒としてアルコールを用いることで、エッチャントを0℃以下に冷却してエッチングレートの制御をさらに容易にすることも可能となる。さらに、エッチャントを−5℃以下に冷却することで、複数回のエッチングを繰り返してリン系半導体層表面の洗浄を行った場合でも良好なエッチング量の制御を行うことが可能となる。
塩酸からなるエッチャントを5℃より低温まで冷却してエッチングを行うことで、エッチングに要する時間の長時間化を図ることができるため、エッチングを複数回繰り返して行うことができる。そして、第一のエッチングと第二のエッチングの間に、リン系半導体層の表面に付着した気泡を除去する洗浄を行った場合には、リン系半導体層の表面に発生した気泡を除去してエッチングムラの発生を抑制して均一な除去を実現することができる。
また、上記課題を解決するために本発明の素子分離方法は、塩酸からなるエッチャントを5℃より低温に冷却して、GaInP層及びAlGaInP層を含み、基板上に形成された複数層のリン系半導体層を前記エッチャントに浸漬して、このエッチャントにより複数層のリン系半導体層に対して連続してエッチングを行うことにより素子分離溝を形成することを特徴とする。
エッチャントとして塩酸を用い、5℃より低温の温度領域まで冷却してリン系半導体層のエッチングを行うことにより、エッチングレートを低くすることができる。したがってエッチングに要する時間を長時間化し、除去量を容易に制御して均一な素子分離溝を形成することが可能となる。また、エッチングでの反応熱によるエッチングレートの変動を抑制することが出来るため、除去量の制御を容易に行うことができる。
また、本発明の素子分離方法において、さらに、リン系半導体層の表面に、前記エッチャントに対する溶解度が高い結晶方位と所定の角度で交わる辺を有するマスクを形成し、素子分離溝に傾斜面を形成する。
低温領域で塩酸をエッチャントとして用い、エッチング対象の結晶面方位によってエッチングレートが異なるという所謂エッチング異方性を利用することで、素子にダメージを加えずに素子分離溝に傾斜面を形成することができ、光の取り出し効率を向上させるなど素子の特性を向上させることが可能である。
このとき、マスクの一辺が、リン系半導体層のエッチャントに対する溶解度が高い結晶方位と垂直方向に形成されているとすることや、マスクの一辺が、リン系半導体層のエッチャントに対する溶解度が低い結晶方位と平行方向に形成されていることにより、簡便に溶解度が低い面を素子分離溝の傾斜面として形成することが可能となる。エッチャントに対する溶解度が高い結晶方位がリン系半導体層の110方向であり、傾斜面はリン系半導体層の111面である。また、傾斜面の基板に対する傾斜角度を30度乃至60度の範囲内とすることにより、素子内部で発光した光を100面から取り出す場合の光取り出し効率を向上させることが可能である。
塩酸からなるエッチャントに5℃より低温の環境下でリン系半導体層を浸漬することにより、エッチングでの反応熱による温度上昇を考慮しても低速なエッチングレートを実現することができるため、エッチング作業時間を長時間化して除去量の制御を容易にすることが可能となる。また、多元素で多層構造の半導体層においても、各層のエッチングレートを均一にすることができるため、各層の除去量を均一にして整った素子分離溝を形成して素子形状を均一化することが可能となる。
以下、本発明を適用したエッチング方法および素子分離方法について、図面を参照しながら詳細に説明する。なお本発明は、以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。
[第一の実施の形態]
図1は本発明のエッチング方法および素子分離方法を説明するための工程段面図である。本発明のエッチング方法および素子分離方法は、基板上に複数の半導体素子を形成するために、基板上にリン系半導体層の多層構造を形成したのちに各素子の間をエッチングして除去し、素子分離溝を形成するものである。
はじめに図1(a)に示すように、素子分離を行う対象であるリン系半導体層として、基板上にn型ドープしたガリウム・砒素(n−GaAs)層11上にn型ドープしたアルミニウム・ガリウム・インジウム・リン(n−AlGaInP)層12、多重量子井戸(Multi Quantum Well)を構成する活性層13、p型ドープしたアルミニウム・ガリウム・インジウム・リン(p−AlGaInP)層14、p型ドープしたガリウム・インジウム・リン(p−GaInP)層15、p型ドープしたガリウム・砒素(p−GaAs)層16が形成された多層構造を有する多層半導体部10を用意する。その後、最上層であるp−GaAs層16上にレジストを塗布し、素子分離のパターンに露光した後にレジストを除去してマスク層17を作成する。マスク層17を形成した後に、エッチングを行い、マスク層17の開口部に対応した位置のp−GaAs層16を除去する。
ここで、基板上に形成されたリン系半導体層としてアルミニウム・ガリウム・インジウム・リン層やガリウム・インジウム・リン層を示したが、リンを含んだ半導体層が形成されていれば他の組成の半導体層であってよい。また、全ての層にリンを含んでいる必要は無く、エッチングによって除去する対象の層にリンを含んだ半導体層が形成されていればよい。また、図1(a)に示した基板上に形成されたリン系半導体層である多層半導体部10は、エッチングによって素子が分離されて発光素子であるLED(light-emitting diode)が形成されるものであるが、エッチングにより分離される素子は発光素子である必要はない。
次に、図1(b)に示すように、塩酸を−11℃まで冷却したエッチャントに多層半導体部10を浸漬して、p−GaInP層15、p−AlGaInP層14、活性層13、n−AlGaInP層12を除去する。本発明のエッチングに用いるエッチャントは、酢酸を含んでいないためにエッチャントの温度を酢酸の凝固点より低温まで冷却することが可能であり、エッチングレートが抑制されるために、従来の酢酸を含んだ場合よりもエッチングの反応がゆっくりと進行する。低温のエッチャントを用いた低いエッチングレートでエッチングを行うことで、エッチングに要する時間が長くなるため、エッチングによる除去量を制御することが容易となる。
また、塩酸からなるエッチャントを用いてエッチングを行っていることで、多層構造の多層半導体部10においてもエッチングが除去対象の組成に限らず均等に進行する。したがって、多層半導体部10でのエッチング反応は等方的になり、アルミニウムを含んだ層においても他層と同程度の除去量を実現することができる。エッチングによる反応が各層で等方的であることにより、エッチングが徐々に多層半導体部10の下層方向に進行していき、p−GaInP層15、p−AlGaInP層14、活性層13、n−AlGaInP層12の除去が行われても、図1(b)に示すようにV字形状の溝が徐々に深さ方向と水平方向へと形成されていくことになる。
図1(c)に示すように、塩酸を用いたエッチング反応が多層半導体部10の多層構造の各層で均一かつ等方的に進行していき、最下層であるn−GaAs層11にまでエッチャントが到達する。n−GaAs層11は塩酸からなるエッチャントとは反応しないために、エッチング反応はn−GaAs層11で停止し、n−GaAs層11はエッチングストップ層として機能する。n−GaAs層11で深さ方向へのエッチング反応が停止した後には、エッチャントから多層半導体部10を取り出すまで各層の水平方向に対してエッチング反応が進行していく。これらのエッチング反応が終了すると、マスク層17の開口部に対応した位置に素子分離溝18が形成され、半導体素子の分離が完了する。
図1で示したエッチング方法および素子分離方法では、低温のエッチャントを用いた低いエッチングレートでエッチングを行うことで、エッチングに要する時間が長くなるため、エッチングによる除去量を制御することが容易となる。また、塩酸で低温にてエッチングを行うことで、多層半導体部10が多層構造であり、アルミニウムを含有する層やガリウム・インジウム・リンを含む層を有する場合においても、多層構造の各層を除去するエッチングレートが均一になり除去量の制御が容易になる。また、アルミニウムを含有する層などエッチングレートが比較的高い層においても、他の層と同様のエッチングレートで均一に除去を行うことができるため、素子分離溝の端面を整えて素子分離を行うことが可能となる。
図2は、上述した本発明のエッチング方法および素子分離方法を実現するための装置構成例を示した模式図である。ペルチェ素子などでエッチャントを冷却して0℃以下の温度範囲を実現するための冷却用容器21に、0℃以下でも凝固しないアルコールなどの冷媒22を入れ、冷媒22中に反応容器23を設置する。反応容器23の中には塩酸からなるエッチャント24を入れ、エッチャント24に素子分離溝を形成するためのマスクを形成した多層半導体部10を浸す。
エッチャント24として塩酸を用い、5℃より低温の温度領域まで冷却して多層半導体部10のエッチングを行うことにより、エッチングレートを低くすることができる。したがってエッチングに要する時間を長時間化し、除去量を容易に制御して均一な素子分離溝を形成することが可能となる。また、エッチングでの反応熱によるエッチングレートの変動を抑制することが出来るため、除去量の制御を容易に行うことができる。このとき、エッチャントを−10℃以下に冷却することにより、さらにエッチングレートが低くなり除去量を制御しやすくなる。
ここでは冷媒22としてアルコールを例示したが、0℃以下にまでエッチャントを冷却することが可能な材料であればよく、例えば塩酸の凝固点程度まで冷却可能な材料を冷媒として用いることが好ましい。また、冷却用容器21を冷却する手段としてペルチェ素子を例示したが、熱電効果による冷却手段ではなくコンプレッサーと冷媒を用いた冷却手段など、多の方法を用いるとしても良い。また、エッチャントとしては塩酸であるとしているが、リン酸などの他の溶液を若干混合するとしても良いが、実質的に塩酸からなるエッチャントである必要がある。例えば、塩酸にリン酸を微量添加した水溶液をエッチャントとして用いる場合には、エッチングが停止するn−GaAs層11も若干除去されてしまうが、多少のn−GaAs層11除去を許容することが出来るならばリン酸の混入も許容される。微量のリン酸が含まれたエッチャントでも、エッチングレートは低く抑制できるので除去量の制御は容易である。
また、塩酸からなるエッチャントでは、塩化水素のみで約−50℃程度が凝固点であり、例えば市販の濃度30%の塩酸で約−10℃以下の凝固点となるため、上述したエッチャントの温度は−11℃に限定せず、エッチャントが液体を保持できる温度範囲でエッチングを行うとしても良い。化学的反応はギブスの自由エネルギーが低下することで抑制されるため、エッチャント温度が低温になるほどエッチングレートが低下し、エッチング時間が長時間化するために除去量の制御性は向上する。エッチングの対象層にアルミニウム(Al)が含まれていると、エッチングが早く進むため低温でエッチングを行うことで、除去される量を調整し易くすることが可能である。
従来の技術では、エッチャントを冷却するための冷媒として水を用いていたため、エッチャントを0℃より低い温度領域まで冷却することが出来ず、エッチングレートの下限が限定されていたため、エッチング時間を長時間することが困難であり除去量の制御が困難であった。しかし、本発明の素子分離方法では冷媒としてアルコール等を用いることで、0℃以下の温度領域までエッチャントを冷却することができ、エッチングレートを低くしてエッチング時間を長時間化することができるため、除去量の制御が容易になる。
図3は、エッチングを行った後の半導体素子の状態を示す顕微鏡写真であり、図3(a)は本発明の素子分離法を用いた場合の半導体素子を示しており、図3(b)は従来の素子分離法を用いた場合の半導体素子を示している。
図3(a)で示した本発明の素子分離法では、図1を用いて説明したように、塩酸を−10℃まで冷却したエッチャントに多層半導体部10を浸漬してエッチングを行い、n−GaAs層11に到達するまで素子分離溝18を形成した。本発明の素子分離方法を用いることで、図3(a)の顕微鏡写真に示すように、素子分離溝18の側面が多層構造の各層にわたって均一に除去されており、多層構造の多層半導体部10でも等方的にエッチング反応が進行したことがわかる。
比較対象である図3(b)で示した従来の素子分離法では、塩化水素(HCl)と酢酸(CHCOOH)を混合した水溶液を8℃まで冷却したエッチャントに多層半導体部10を30秒間浸漬して、n−GaAs層11に到達するまで素子分離溝18を形成した。図3(b)に顕微鏡写真で示すように、素子分離溝18の側面が不均一に除去され、多層構造の各層毎に階段状になっていることがわかる。緩衝剤である酢酸(CHCOOH)を混合せず、8℃程度で塩酸のみのエッチャントを用いた場合には、エッチングレートが高すぎるために1秒程度しかエッチングを行えず、除去量の制御がさらに困難になる。
図4(a)は、図3(a)に示した塩酸からなるエッチャントを用いて素子分離方法を用いた場合の多層半導体部10の断面を模式的に示した図であり、多元素で多層構造の多層半導体部10においても均一にエッチングを行って素子分離溝18が形成できる様子を示している。特に、アルミニウム(Al)を含有する層であっても含有しない層であっても、均一にエッチングが進行することがわかる。
図4(b)は、図3(b)に示した塩化水素(HCl)と酢酸(CHCOOH)を混合したエッチャントを用いた場合での多層半導体部10の断面を模式的に示した図であり、多元素で多層構造のリン系半導体層では、各層の構成元素によってエッチングレートが異なるために、素子分離溝18の側面が不均一になってしまっている様子を示している。酢酸を混合したエッチャントを用いているために、酢酸の凝固点である5℃以上の温度範囲でエッチングを行う必要があり、アルミニウム(Al)を含有する層においてエッチングレートが大きくなり素子分離溝18の均一性を保つことが困難となる。
図5は、塩酸からなるエッチャントを−5℃まで冷却して多層半導体部10を浸漬し、素子分離溝を形成した後に水洗いした状態での多層半導体部10表面を示す顕微鏡写真である。エッチングの反応で水素(H)とみられる気泡が多層半導体部10の表面や、形成途中の素子分離溝18の表面に付着する。これを放置したままエッチング反応を持続していくと、気泡が付着した領域ではエッチャントが多層半導体部10や素子分離溝18と接触せず、エッチングにムラが生じて表面が乱れて図5に示すように残渣が発生することがある。
上述した様に、本発明のエッチング方法および素子分離方法では、塩酸からなるエッチャントを5℃よりも低温まで冷却してエッチングを行うことにより、エッチング反応の長時間化を図ることができるため、複数回のエッチングを実施することが出来る。
そこで低温でのエッチングで反応時間を長時間化し、エッチングを2回以上の複数回にわけて実行する。このとき、一度目のエッチングと二度目のエッチングとの合間に多層半導体部10をエッチャント24から引き上げ、流水で多層半導体部10の表面を洗浄して気泡の除去を行う。エッチングの合間に洗浄を行うことで、エッチング反応によって気泡が発生する場合にも、気泡の影響によるエッチングムラの発生を抑制して均一な除去を実現することができ、素子分離溝の端面が整った素子分離を行うことが可能となる。
図6は、素子の活性層面積を基板面内の5箇所で測定した結果を示すグラフである。素子分離に際しては、直径3インチの半導体基板上に結晶成長を行い、−10℃の塩酸に浸漬した後に、多層半導体部10表面を純水で洗浄し、再度−10℃の塩酸に浸漬して素子分離溝の形成を行った。
図7は、本発明のエッチング方法および素子分離方法を用いた場合でのLEDの活性層面積の温度特性と、エッチングレートの温度特性を示したグラフである。図中横軸はエッチャントである塩酸の温度を示しており、縦軸は基板上に形成されたLED素子の活性層面積を示し、縦軸は塩酸を用いたエッチングでのエッチングレートを示している。また、図中白抜き三角で示したグラフは基板上に形成されたリン系半導体層を塩酸に浸漬することでエッチングを行った結果を示している。また、図中白抜き四角で示したグラフは基板上に形成されたリン系半導体層を塩酸に浸漬した後に純水洗浄を行い、再度塩酸に浸漬してエッチングを行った二重エッチング後の結果を示している。図中黒塗り三角で示したグラフは塩酸のエッチングレートを示している。
図中白抜き三角で示したグラフからわかるように、エッチャントの温度が上昇するにしたがって基板上に形成されるLED素子の活性層面積は減少していき、エッチングレートの上昇に伴って0℃より高温では活性層面積は著しく小さくなってしまうことがわかる。また、図中白抜き三角で示したグラフの−2℃以下では、半導体層の表面に図5で示したような残渣が発生する場合があった。しかし、図中白抜き四角で示したように純水洗浄後に追加エッチングを行う二重エッチング後には、残渣の発生は見られなかった。
この結果から、エッチャントの温度範囲が5℃より高温の塩酸では、素子分離後にはサイドエッチングによって素子サイズが設計値のおおよそ8割以下程度になってしまうということがわかる。このサイドエッチングレートはエッチャント温度に大きく依存しているが、0℃以下においては追加エッチングしてもエッチングレートがほとんど変わらないため素子分離に最適なエッチング時間の制御を行うことができる。図中白抜き四角で示したように、エッチャントの温度が0℃以下では、二重エッチングを行った場合においても活性層面積が維持されており、特に−5℃以下では80%以上の活性層面積を維持可能であり、−10℃以下では90%以上の活性層面積を維持可能である。したがって好ましくは−5℃以下、さらに好ましくは−10℃以下の温度範囲でエッチングを行うことが活性層面積を維持するためには重要であることがわかる。
図7に示したエッチングレートの温度依存性から、塩酸の温度に対してエッチングレートは指数関数的に増加することがわかる。これはギブスエネルギー的な振る舞いによるもので化学反応律則に順ずる結果であると言える。例えば、エッチャント温度が−10℃で60秒間のエッチングを行うのと同程度の素子形状を、5℃のエッチャント温度でのエッチングにより実現しようとした場合、単純にエッチングレートの比率から計算するとエッチングに要する時間は4.5秒以下となってしまう。
実際の製造工程においては、このような短時間のエッチング時間内で終始作業を完全にコントロールするのは困難である。さらに、5℃より高温の温度範囲で3インチの基板上に形成された半導体層をエッチングする場合には、化学反応による生成熱も大面積になるほど大きくなりエッチングレートに大きく影響を与えることになる。したがって、エッチングの作業精度向上のためにも、エッチャントの温度範囲は5℃より低温、好ましくは0℃以下、活性総面積の維持を考慮すると−5℃以下や−10℃以下とする必要がある。
−10℃で二重エッチングを行った3インチウエハの面内での素子形状は図6に示すように非常に均一性が高いものであった。3インチウエハでは面積が大きくなるために温度依存実験をしたときの同条件での活性層面積に対して若干小さくなっているが、これは化学反応による生成熱の影響であると考えられる。エッチャントの液温が5℃以上の場合では、反応熱の影響によりエッチングレートが大きく変化するため、均一な素子形状の制御というものは大変困難であると考えることができる。
上述した様に、エッチングレートの温度依存性と素子形状の温度依存性、および作業精度の観点からも、塩酸をエッチャントとして用いた素子分離方法では、エッチャントの温度範囲は5℃より低温が望ましく、さらに好ましい温度範囲は活性層面積ができる0度以下である。また、二重エッチングを行っても活性層面積が良好に維持されている−5℃以下、さらに好ましくは−10℃以下であることがわかる。
[第二の実施の形態]
次に、本発明の素子分離方法の他の実施の形態について図面を用いて説明する。なお、本実施の形態の素子分離方法では、低温領域で塩酸をエッチャントとして用いてエッチングを行い、エッチング対象の結晶面方位によってエッチングレートが異なるという所謂エッチング異方性を利用している。エッチング異方性を利用してエッチングを行うことにより、素子分離後のエッチング面として斜面を形成することができ、光の取り出し効率を向上させるなど素子の特性を向上させることが可能である。
第一の実施の形態である図1(a)と同様に、素子分離を行う対象であるリン系半導体層として、基板上にn型ドープしたガリウム・砒素(n−GaAs)層11上にn型ドープしたアルミニウム・ガリウム・インジウム・リン(n−AlGaInP)層12、多重量子井戸(Multi Quantum Well)を構成する活性層13、p型ドープしたアルミニウム・ガリウム・インジウム・リン(p−AlGaInP)層14、p型ドープしたガリウム・インジウム・リン(p−GaInP)層15、p型ドープしたガリウム・砒素(p−GaAs)層16が形成された多層構造を有する多層半導体部10を用意する。
その後、最上層であるp−GaAs層16上にレジストを塗布し、素子分離のパターンに露光した後にレジストを除去してマスク層17を作成する。マスク層17を形成した後に、リン酸(HPO)と過酸化水素水(H)と水(HO)を混合した水溶液でエッチングを行い、マスク層17の開口部に対応した位置のp−GaAs層16を除去する。
図8(a)は、リン系半導体層のp−GaAs層16上にマスク層17を形成した状態を示す平面図である。図中矢印で示した方向が結晶方位のa軸およびb軸方向であり、紙面に垂直方向がc軸方向である。図8(b)は、リン酸系半導体層である多層半導体部10の110面および111面を示すためにマスク形状の短辺側から見た図である。また図8(c)は、リン酸系半導体層である多層半導体部10の111面をマスク形状の長辺側から見た図である。図中に太い矢印で示した方向は多層半導体部10の110面に対して垂直な方向にエッチングが進行することを示している。
マスク層17の形状を図に示すように長方形とし、その長辺方向がリン系半導体層の110方向に対して垂直となるようにする。一般的に、ウエットエッチングではエッチング対象の結晶面方位によってエッチングレートが異なる。このため、面方位に応じてエッチングの反応が進行していき、エッチングで除去される領域の形状が結晶面方位に依存することになる。本実施の形態で用いているリン系半導体層のエッチングでは、特に110方向へのエッチング速度が極めて速い。このため、p−GaInP層15、p−AlGaInP層14、活性層13、n−AlGaInP層12をウエットエッチングで除去する場合、エッチングの反応が進行してn−GaAs層11のエッチングストップ層に達した後は、110面を侵食していく方向にエッチングが進行することになる。
p−GaInP層15、p−AlGaInP層14、活性層13、n−AlGaInP層12のエッチングは、図1(b)と同様に、濃度30%の塩酸を−10℃まで冷却したエッチャントに多層半導体部10を浸漬して行う。このとき、多層半導体部10をエッチャント内で揺動させる必要はない。
本発明のエッチングに用いるエッチャントは、酢酸を含んでいないためにエッチャントの温度を酢酸の凝固点より低温まで冷却することが可能であり、エッチングレートが抑制されるために、従来の酢酸を含んだ場合よりもエッチングの反応がゆっくりと進行する。低温のエッチャントを用いた低いエッチングレートでエッチングを行うことで、エッチングに要する時間が長くなるため、エッチングによる除去量を制御することが容易となる。また、2回のエッチングの合間に洗浄を行うことで、エッチング反応によって気泡が発生する場合にも、気泡の影響によるエッチングムラの発生を抑制して均一な除去を実現することができ、素子分離溝の端面が整った素子分離を行うことが可能となる。
図1(c)に示すように、塩酸を用いたエッチング反応が多層半導体部10の多層構造の各層で均一かつ等方的に進行していき、V字形状に素子分離工18が形成されて最下層であるn−GaAs層11にまでエッチャントが到達する。n−GaAs層11は塩酸からなるエッチャントとは反応しないために、エッチング反応はn−GaAs層11で停止し、n−GaAs層11はエッチングストップ層として機能する。n−GaAs層11で深さ方向へのエッチング反応が停止した後には、エッチャントから多層半導体部10を取り出すまで各層の水平方向に対してエッチング反応が進行していく。これらのエッチング反応が終了すると、マスク層17の開口部に対応した位置に素子分離溝18が形成され、半導体素子の分離が完了する。
上述したように、エッチングストップ層であるn−GaAs層11まで到達したエッチャントは、各層の水平方向に対してエッチング反応が進行していく。このとき、多層半導体部10に対するエッチング速度は、111面をエッチングする速度が110面をエッチングする速度に対して約百分の一程度であるため、110方向に対して垂直に形成されているマスク層17の長辺側では、111面が露出することによってエッチングの反応が抑制される。したがって、多層半導体部10をエッチャントから取り出して素子分離を終了した後には、111面によって素子の長辺側にのみ斜面が形成される。これに対して、マスク層17の短辺側では、111面が面として露出するとが無いために110面に対するエッチングの反応が進行していき、エッチング速度が減速されずに、マスク層17の短辺領域までエッチングされて垂直面が形成されることになる。
図9(a)は、多層半導体10の多層構造を形成する半導体基板の面方位と、マスク層17の形成方向との関係を示す模式図である。半導体基板の面方位を示すオリエンテーションフラットが110面を示しており、110方向に対して垂直方向にマスク層17の長辺方向を形成している。図中では、マスク層17の長辺方向と半導体基板の面方位の関係を示すためにマスク層17の大きさを拡大して示しているが、マスク層17の大きさは任意であり、通常は半導体基板の大きさと比較して非常に微細なパターンとして形成される。
図9(b)は、図9(a)のようにマスク層17を形成した後に、上述して説明した低温での塩酸を用いたエッチングによって素子分離を行った後の顕微鏡写真である。図中で長方形として示した領域はマスク層17が施された素子形状であり、隣り合う素子同士の間にはエッチングによって素子分離溝が形成されている。図中で素子の長辺領域が黒くなっているのは、マスク層17の長辺方向と同一方向であり、111面が露出することによってエッチング反応が抑制されて111面に対応する傾斜が形成されているためである。それに対して、素子の短辺領域には傾斜が形成されておらず、ほぼ垂直方向に素子分離溝を形成できていることがわかる。
図10(a)は、多層半導体10の110面に対してマスク層17の短辺方向が垂直となるようにした場合の半導体基板の面方位とマスク層17の形成方向との関係を示す模式図である。半導体基板の面方位を示すオリエンテーションフラットが110面を示しており、110方向に対して垂直方向にマスク層17の長辺方向を形成している。図10(b)は、図10(a)のようにマスク層17を形成した後に、上述して説明した低温での塩酸を用いたエッチングによって素子分離を行った後の顕微鏡写真である。図9と同様に、110面に対して垂直方向に形成されたマスク層17の短辺領域で、111面が露出することによってエッチング反応が抑制されて111面に対応する傾斜が形成されている。本発明の素子分離方法では、111面のエッチング反応が110面のエッチング反応よりも遅いことを用いて素子分離溝の斜面を形成することができる。したがって、マスク層17の短辺方向もしくは長辺方向を110方向に垂直に形成することで、素子分離溝の傾斜を任意方向に形成することが可能である。
図11は、低温での塩酸によるエッチングで素子分離を行った後の、素子分離溝の状態を示す顕微鏡写真である。図中左右方向が110方向であり、図中上下方向が100方向である。素子の周辺領域では、110方向に対して垂直方向に形成された辺が傾斜面となり、110方向に形成された辺は基板に対して垂直方向にエッチングが進行して素子分離されていることがわかる。このとき、傾斜面として形成された素子分離溝の側面は、基板に対しておおよそ45度の角度で形成されていた。111面は基板に対して約55度の角度であることから、110方向に対して垂直方向の辺での素子分離溝の傾斜は、完全に111面が露出した状態ではなく、塩酸の濃度や温度などのエッチング条件によって決定されると考えられる。したがって、エッチング条件を変更することで、111面の傾斜角度と同程度の傾斜角度を形成することができ、基板に対して約30〜60度の傾斜面を形成することが可能である。
このように、低温での塩酸を用いてエッチングを行うことと、110方向に垂直方向にマスク層17を形成することにより、多層半導体部10の111面がエッチングされ難い性質を利用して素子の側面に傾斜面を形成することができる。素子として発光ダイオード(LED)を形成して発光を行う場合には、素子内部で横方向に導波する光が傾斜面によって反射し縦方向へと進行していくことになる。例えばリン酸系半導体を用いた発光ダイオード材料は屈折率が高く、発光ダイオードの活性層で発光した光は空気との界面で素子内部方向に反射をおこし、横方向に進行した光は傾斜面の界面で効率良く反射されて縦方向に取り出されるため、光の取り出し効率を向上させることが可能である。
図12は、リン系半導体層のp−GaAs層16上に八角形状のマスク層17を形成した例を示す平面図である。八角形状のマスク層17も、長辺方向は110方向に対して垂直に形成され、短辺方向が110面に対して垂直に形成されている。上述した様に、110方向に対して垂直方向に形成された辺では、素子分離溝に傾斜面が形成されることになる。しかし、マスク層17を長方形として形成した場合には、長方形の頂点領域はサイドエッチングによって斜め方向に対してエッチングが進行していくことになる。図9ないし図11でも、マスク層17の頂点近傍では素子分離溝が221面方向に形成されていることがわかる。したがって、マスク層17の形状を長方形ではなく八角形状としておいてもよい。
図13は、八角形状のマスク層17を形成してエッチングを行った様子を示す図であり、図13(a)はエッチングによって形成される素子分離溝の側面形状を示し、図13(b)はエッチングを行った後の素子形状を示す顕微鏡写真である。マスク層17の長辺方向は110方向に対して垂直に形成されているため、エッチング速度が遅い111面によって傾斜面が形成されている。また、221面に対するエッチング反応が進行することで、マスク層17の短辺と長辺が交差する周辺では、221面が露出するような傾斜面が形成されることになる。
110面に対して垂直方向に形成されたマスク層17の辺では、110面のエッチング速度が大きいために素子分離溝は基板に対して略垂直に形成される。素子の側面が基板に対して垂直であると、上述して説明した傾斜面による光の反射で光の取り出し効率を向上させることができない。しかし、221面が露出する傾斜面を形成することにより、基板に対して垂直な素子側面が減少して光の取り出し効率をさらに向上させることが可能となる。
図14は、八角形状のマスク層17を形成してエッチングを過剰に行った様子を示す図であり、図14(a)はエッチングによって形成される素子分離溝の側面形状を示し、図14(b)はエッチングを行った後の素子形状を示す顕微鏡写真である。エッチング時間を長くすると、221面を侵食するエッチング反応が進行していき、基板に対して垂直な素子側面が消滅することになる。エッチングを過剰に行った場合には、素子の面積を確保することが困難となり発光効率が落ちてしまう可能性があるが、エッチング時間を制御することによって基板に対して垂直な素子側面の面積を制御することが可能となる。
上述した様に、多層半導体部10の異方性エッチングを利用して、マスクの長辺を110方向に対して垂直になるようにパターニングするで、素子の長辺側に111面によって形成された傾斜面を形成することができる。この傾斜面を素子分離溝、つまり素子の側面に形成することで、素子内部での発光により発生した素子の横方向への光の進路を縦方向へと反射させ、素子の100面から取り出す光量を増加させて光取り出し効率を向上させることができる。エッチングによる傾斜面の形成では、ダイシングや劈開などの物理的外力を加えるよりも素子へのダメージを少なくすることができ、素子の特性悪化を防止することができる。
本発明のエッチング方法および素子分離方法を説明する工程断面図である。 本発明のエッチング方法および素子分離方法を実現するための装置構成例を示す模式図である。 素子分離溝を形成した多層半導体部の顕微鏡写真であり、図3(a)は本発明の塩酸をエッチャントとして用いた素子分離方法によるもので、図3(b)は塩化水素(HCl)と酢酸(CHCOOH)を混合したエッチャントを用いたものである。 素子分離溝を形成した多層半導体部の断面模式図であり、図4(a)は本発明の塩酸をエッチャントとして用いた素子分離方法によるもので、図4(b)は塩化水素(HCl)と酢酸(CHCOOH)を混合したエッチャントを用いたものである。 素子分離溝を形成した際に残渣が発生した状態を示す顕微鏡写真である。 塩酸でのエッチングを2回に分けて実行した場合の、基板面内での活性層面積の分布を示すグラフである。 本発明のエッチング方法および素子分離方法を用いた場合でのLEDの活性層面積の温度特性と、エッチングレートの温度特性を示したグラフである。 本発明の第二の実施の形態における素子分離方法を示す模式図であり、マスク層の長辺方向を110方向に対して垂直に形成した状態を示している。 本発明の第二の実施の形態における素子分離方法で形成した素子形状を示す図であり、図9(a)は半導体基板の面方位とマスク層の形成方向との関係を示す模式図であり、図9(b)は素子分離を行った後の顕微鏡写真である。 本発明の第二の実施の形態における素子分離方法で形成した素子形状を示す図であり、図10(a)は半導体基板の面方位とマスク層の形成方向との関係を示す模式図であり、図10(b)は素子分離を行った後の顕微鏡写真である。 本発明の第二の実施の形態における素子分離方法で素子分離を行った後の、素子分離溝の状態を示す顕微鏡写真である。 本発明の第二の実施の形態における素子分離方法を示す模式図であり、八角形状のマスク層を形成した例を示す平面図である。 八角形状のマスク層を形成してエッチングを行った様子を示す図であり、図13(a)はエッチングによって形成される素子分離溝の側面形状を示し、図13(b)はエッチングを行った後の素子形状を示す顕微鏡写真である。 八角形状のマスク層を形成してエッチングを過剰に行った様子を示す図であり、図14(a)はエッチングによって形成される素子分離溝の側面形状を示し、図14(b)はエッチングを行った後の素子形状を示す顕微鏡写真である。
符号の説明
10 多層半導体部
11 n−GaAs層
12 n−AlGaInP層
13 活性層
14 p−AlGaInP層
15 p−GaInP層
16 p−GaAs層
17 マスク層
18 素子分離溝
21 冷却用容器
22 冷媒
23 反応容器
24 エッチャント

Claims (9)

  1. 基板上に形成された、複数層のリン系半導体層に対してエッチングを行うエッチング方法であって、
    前記複数層のリン系半導体層が、GaInP層及びAlGaInP層を含み、
    塩酸からなるエッチャントを5℃より低温に冷却して、前記複数層のリン系半導体層を前記エッチャントに浸漬して、前記エッチャントにより前記複数層のリン系半導体層に対して連続してエッチングを行う
    エッチング方法。
  2. 前記エッチャントの冷却を行うための冷媒としてアルコールを用いる請求項1記載のエッチング方法。
  3. 塩酸からなるエッチャントを5℃より低温に冷却して、
    GaInP層及びAlGaInP層を含み、基板上に形成された複数層のリン系半導体層を前記エッチャントに浸漬して、前記エッチャントにより前記複数層のリン系半導体層に対して連続してエッチングを行うことにより素子分離溝を形成する素子分離方法。
  4. 前記複数層のリン系半導体層の表面に、前記エッチャントに対する溶解度が高い結晶方位と所定の角度で交わる辺を有するマスクを形成し、前記素子分離溝に傾斜面を形成する請求項3記載の素子分離方法。
  5. 前記マスクの一辺を、前記リン系半導体層の前記エッチャントに対する溶解度が高い結晶方位と垂直方向に形成する請求項4記載の素子分離方法。
  6. 前記マスクの一辺を、前記リン系半導体層の前記エッチャントに対する溶解度が低い結晶方位と平行方向に形成する請求項4記載の素子分離方法。
  7. 前記エッチャントに対する溶解度が高い結晶方位が、前記リン系半導体層の110方向である請求項4記載の素子分離方法。
  8. 前記傾斜面は前記リン系半導体層の111面である請求項4記載の素子分離方法。
  9. 前記傾斜面の基板に対する傾斜角度は、30度乃至60度の範囲内である請求項4記載の素子分離方法。
JP2004120335A 2003-10-23 2004-04-15 エッチング方法および素子分離方法 Expired - Fee Related JP4325471B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004120335A JP4325471B2 (ja) 2003-10-23 2004-04-15 エッチング方法および素子分離方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003362962 2003-10-23
JP2004120335A JP4325471B2 (ja) 2003-10-23 2004-04-15 エッチング方法および素子分離方法

Publications (2)

Publication Number Publication Date
JP2005150673A JP2005150673A (ja) 2005-06-09
JP4325471B2 true JP4325471B2 (ja) 2009-09-02

Family

ID=34703143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004120335A Expired - Fee Related JP4325471B2 (ja) 2003-10-23 2004-04-15 エッチング方法および素子分離方法

Country Status (1)

Country Link
JP (1) JP4325471B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021016042A1 (en) * 2019-07-19 2021-01-28 Tokyo Electron Limited Method for tuning stress transitions of films on a substrate

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344885A (ja) * 2005-06-10 2006-12-21 Seiko Epson Corp 受光素子およびその製造方法
JP5250856B2 (ja) 2006-06-13 2013-07-31 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子の製造方法
JP2008118024A (ja) * 2006-11-07 2008-05-22 Sony Corp 発光素子及びその製造方法
JP2009289899A (ja) * 2008-05-28 2009-12-10 Kyocera Corp 半導体発光素子、これを備えたledアレイチップ、及び半導体発光素子の製造方法
JP5257231B2 (ja) 2009-05-13 2013-08-07 ソニー株式会社 発光ダイオードおよびその製造方法
JP2010278274A (ja) 2009-05-29 2010-12-09 Sony Corp 発光ダイオードおよびその製造方法
TWI609505B (zh) * 2010-02-09 2017-12-21 晶元光電股份有限公司 光電元件
JP7302363B2 (ja) * 2019-07-31 2023-07-04 住友電気工業株式会社 光半導体素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021016042A1 (en) * 2019-07-19 2021-01-28 Tokyo Electron Limited Method for tuning stress transitions of films on a substrate
US11990334B2 (en) 2019-07-19 2024-05-21 Tokyo Electron Limited Method for tuning stress transitions of films on a substrate

Also Published As

Publication number Publication date
JP2005150673A (ja) 2005-06-09

Similar Documents

Publication Publication Date Title
JP4802556B2 (ja) チップ状電子部品の製造方法
US8211781B2 (en) Semiconductor manufacturing method
JP4325471B2 (ja) エッチング方法および素子分離方法
JP2006036561A (ja) 半導体結晶の結晶成長方法、光半導体素子、及び結晶成長基板
JP2005317664A (ja) 発光素子の製造方法及び発光素子
JP2005317663A (ja) 発光素子の製造方法及び発光素子
JP2006339294A (ja) 発光素子の製造方法
WO2004107424A1 (ja) シリコンウェーハの加工方法
US20190044028A1 (en) Methods and devices for light extraction from a group iii-nitride volumetric led using surface and sidewall roughening
JP2010021537A (ja) 基板構造体及びこの基板構造体を除去する方法
JP2006344710A (ja) 半導体発光素子及びその製造方法、並びに半導体発光装置及びその製造方法
KR101001782B1 (ko) 반도체소자를 기판으로부터 분리하는 방법
JP6724687B2 (ja) ナノロッドの形成方法及び半導体素子の製造方法
JP2006165070A (ja) 窒化物半導体結晶の製造方法
JP5004885B2 (ja) 半導体構造の加工方法
JPH0992877A (ja) 半導体発光素子の製造方法
JPH09232678A (ja) 半導体装置及びその製造方法、並びに半導体レーザ及びその製造方法
KR100487391B1 (ko) 화합물 반도체소자 및 그의 제조방법
KR101226905B1 (ko) 3족 질화물 반도체 증착용 기판의 재생 방법
JP2011526841A (ja) 改善された均一性を有する微小ポストおよびそれを製作する方法
JP5310441B2 (ja) 半導体レーザの製造方法
US10763100B2 (en) Method for manufacturing restored substrate and method for manufacturing light emitting element
US10403793B2 (en) Method of forming nanorods and method of manufacturing semiconductor element
JP4013664B2 (ja) 半導体発光素子の製造方法
JPH05290779A (ja) 透過電子顕微鏡用試料の作製方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050527

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050617

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090519

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090601

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130619

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees