JP2006165070A - 窒化物半導体結晶の製造方法 - Google Patents

窒化物半導体結晶の製造方法 Download PDF

Info

Publication number
JP2006165070A
JP2006165070A JP2004350463A JP2004350463A JP2006165070A JP 2006165070 A JP2006165070 A JP 2006165070A JP 2004350463 A JP2004350463 A JP 2004350463A JP 2004350463 A JP2004350463 A JP 2004350463A JP 2006165070 A JP2006165070 A JP 2006165070A
Authority
JP
Japan
Prior art keywords
substrate
crystal
nitride semiconductor
gan
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004350463A
Other languages
English (en)
Inventor
Susumu Hiraoka
晋 平岡
Hiroaki Okagawa
広明 岡川
Hiromitsu Kudo
広光 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Cable Industries Ltd
Original Assignee
Mitsubishi Cable Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Cable Industries Ltd filed Critical Mitsubishi Cable Industries Ltd
Priority to JP2004350463A priority Critical patent/JP2006165070A/ja
Publication of JP2006165070A publication Critical patent/JP2006165070A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】ファセットLEPS法を用いてGaN系結晶を歩留り良く製造する方法を提供すること。
【解決手段】窒化物半導体結晶がc軸配向し得る主面Sを有する異種基板1を用い、該主面にドライエッチングにより凹凸加工を施して、段差0.5μm以下の段差部で区画された凹部底面1aと凸部上面1bとを有する凹凸面とする。次に、前記凹部底面1aおよび凸部上面1bのそれぞれに、斜めファセット2fを側壁面として有する窒化物半導体の結晶単位2を成長させた後、上面が平坦化した結晶層となるように前記結晶単位同士を互いにつなげて成長させ、窒化物半導体結晶層3とし、窒化物半導体結晶を得る。
【選択図】図1

Description

本発明は、窒化物半導体以外の材料からなる異種基板の主面に凹凸加工を施す工程と、該凹凸加工された主面上に窒化物半導体結晶を成長させる工程とを有する、窒化物半導体結晶の製造方法に関するものである。
窒化物半導体は、式AlInGa1−a−bN(0≦a≦1、0≦b≦1、0≦a+b≦1)で決定される3族窒化物からなる化合物半導体である。前記式中の組成比a、bを選択することによって、例えば、GaN、AlGaN、InGaN、AlInGaNなど、2元〜4元の任意の混晶が得られる。
窒化物半導体結晶(以下「GaN系結晶」とも呼ぶ)を単結晶状の薄膜として成長させるには、その結晶成長が最初に出発するための結晶基板が必要である。そのような基板は、GaN系結晶との格子整合性が良好でなくてはならず、かつGaN系結晶の気相成長温度(1000℃以上にも達する場合がある)に耐えねばならないため、実際に利用可能な基板の材料は極めて限られている。
高品質なGaN系結晶を成長させるための理想的な基板は、GaN系結晶との格子整合が完全であるという点から、それ自体がGaN系結晶からなる基板(以下、「GaN基板」ともいう)とされている。しかし、現在のところ、GaN基板はまだ普及しておらず、GaN基板上に良質のGaN系結晶を成長させる技術も確立されているとはいえない。
今日、良質なGaN系結晶を成長させることが可能な代表的な基板は、サファイア基板である。サファイア基板は、GaN系結晶との格子整合性が完全ではないが、バッファ層形成や窒化処理などの表面処理技術の開発によって、GaN系結晶を単結晶状に成長させることが可能となっている。
最近では、サファイア基板とGaN系結晶との格子不整合から生じる転位が、結晶層の厚さ方向に伝播するのを妨げるために、横方向成長を意図的に発生させる技術の開発が盛んになっている。次に説明するLEPS法も、そのような成長方法のひとつである。
LEPS法(Lateral Epitaxy on a Patterned Substrate)は、基板の主面に凹凸加工を施し、その凹凸上にGaN系結晶を成長させる方法である。
LEPS法は、基板の主面への加工を完了させた後に、前述の基板表面処理(バッファ層の形成、窒化処理等)を含めたGaN系結晶の成長を行う方法であり、また、SiOなどからなる選択成長マスクは用いない。これらの点から、LEPS法は、結晶の横方向成長を意図的に発生させる方法の中でも、最も製造工程が簡素化でき、かつ、GaN系結晶の汚染や変質を最小限に抑えられる方法である。
LEPS法の中でも、図5に示す方法は、ファセットLEPS法などと呼ばれている方法であって、平坦化後の結晶層表面における転位密度(貫通転移の密度)が一様に低くなる優れた結晶成長法である(特許文献1)。
この方法は、図5(a)に示すように、サファイア基板100の主面100aに形成した凹凸の凹部底面301と凸部上面302とのそれぞれに、基板の主面に対して傾斜したファセット401を側壁面として有する独立した結晶体400を発生させた後、これら結晶体を成長させて互いに合体させ、図5(b)に示すように、表面が平坦なGaN系結晶層110へと成長させるという方法である。以下、ファセットLEPS法を実施し得るように表面に凹凸加工が施された結晶基板を、単に「凹凸基板」ともいう。
しかしながら、本発明者等がファセットLEPS法による結晶成長をより詳細に検討したところ、凹凸基板上に成長したGaN系結晶層の表面に六角形状の窪み(ピット)が多数現れたり、結晶に目視で確認できる程の白濁が生じるという現象がしばしば発生し、歩留りが良好でないという問題があることが判った。
特開2002−164296号公報 特開平9−8403号公報 特開2004−87775号公報 特開平10−178202号公報 特開2001−284314号公報
本発明の課題は上記問題を克服し、ファセットLEPS法を用いてGaN系結晶を歩留り良く製造する方法を提供することである。
本発明者等は、上記課題を解決すべく鋭意研究した結果、凹凸基板における凹部・凸部間の段差を適正な範囲へと限定することによって、ファセットLEPS法により成長するGaN系結晶の歩留りが改善されることを見出し、本発明を完成させた。即ち、本発明は次の特徴を有するものである。
(1)(i)窒化物半導体結晶がc軸配向し得る主面を有する異種基板を用い、該主面にドライエッチングにより凹凸加工を施して、該主面を、段差0.5μm以下の段差部で区画された凹部底面と凸部上面とを有する凹凸面とする工程と、
(ii)前記凹部底面および凸部上面のそれぞれに、斜めファセットを側壁面として有する窒化物半導体の結晶単位を成長させた後、上面が平坦化した結晶層となるように前記結晶単位同士を互いにつなげて成長させ、窒化物半導体結晶層とする工程とを有する、
窒化物半導体結晶の製造方法。
(2)上記(i)の工程における段差が0.1μm以上である、上記(1)記載の製造方法。
(3)上記(i)の工程において、ドライエッチングによる凹凸加工に用いるマスクが、フォトレジストからなるマスクである、上記(1)または(2)に記載の製造方法。
(4)上記(ii)の工程の後に、更に(iii)の工程として、上記(ii)の工程によって得られた、異種基板と窒化物半導体結晶層とを有する積層体から異種基板を除去する工程を有する、上記(1)〜(3)のいずれかに記載の製造方法。
(5)上記(ii)の工程の後であってかつ上記(iii)の工程の前に、更に(iv)の工程として、上記(ii)の工程において成長した窒化物半導体結晶層上に、他の窒化物半導体結晶層を成長させて積層構造とする工程を有し、
前記積層構造には、n型不純物が添加された窒化物半導体結晶層と、p型不純物が添加された窒化物半導体結晶層とが含まれている、上記(4)記載の製造方法。
(6)上記(iii)の工程における異種基板の除去方法が、レーザリフトオフである、上記(4)または(5)記載の製造方法。
(7)上記(iii)の工程における異種基板の除去方法が、基板の研磨である、上記(4)または(5)記載の製造方法。
(8)上記(ii)の工程において、少なくとも凹部底面および凸部上面に、窒化物半導体結晶に対して選択的に溶解可能な材料からなるバッファ層を形成した後に窒化物半導体の結晶単位を成長させ、
上記(iii)の工程において、該バッファ層を選択的に溶解することによって、異種基板を除去するものである、上記(4)または(5)記載の製造方法。
(9)異種基板がサファイア基板である、上記(1)〜(8)のいずれかに記載の製造方法。
本発明の製造方法は、上記(1)に示したとおり、(i)の凹凸加工工程と、(ii)の結晶成長工程とを少なくとも有する。
上記(i)の凹凸加工工程では、図1に示すように、GaN系結晶がc軸配向し得る主面を有する基板1を用い、該主面に凹凸加工を施し、該主面を段差部により区画された凹部底面1aと凸部上面1bとを有する凹凸面とする。ここで、凹部底面1aと凸部上面1bとの間の段差tを0.5μm以下とすることが重要である。段差tをこのように限定することによって、ファセットLEPS法を実施したときのGaN系結晶層の品質が安定する。具体的には、成長されたGaN系結晶の表面に多数のピットが生じたり、結晶層に白濁が生じたりする現象が抑制される。このような効果が奏されるメカニズムは、次のように説明される。
ファセットLEPS法は、次のステップを有する結晶成長方法である。
先ず、GaN系結晶がc軸配向し得る主面(その主面上にGaN系結晶を成長させた場合にその結晶のc軸が該主面に対し垂直となるような板面)を有する基板を用いる。
そして、該基板の主面に凹凸加工を施し、該主面上に、c軸方向の成長速度が高く、c軸に直交する方向の成長速度が低くなる成長条件を用いて、GaN系結晶を成長させる。これによって、結晶成長の過程で、基板の凹部底面1aおよび凸部上面1bのそれぞれに、{1−101}ファセット、{11−22}ファセットのような、基板の主面に対して斜めに配向したファセット(以下「斜めファセット」という)2fを側壁面とする、独立した結晶単位(ひとつの連続した結晶体)2を発生させる。その後、それらの結晶単位を互いに合体させて結晶層とする。
基板の主面の凹凸加工は、具体的には、ドライエッチングにより凹部を加工形成することにより行うが、ドライエッチングによる加工の過程では、マスクもエッチングを受けて変形するために、凹部と凸部との間の段差面(図1(a)に符号1cで示した面)は、基板の主面に対して垂直とはならず、傾斜を持つことになる。
この段差面の傾斜が緩やか(図1(a)に示した角度θが小さい)であると、上記成長条件を用いてGaN系結晶を成長したときに、ファセットLEPS法において予定しない、段差面1cからの結晶成長が生じる。この成長により生じる結晶は、凹部底面1aおよび凸部上面1bに成長する結晶とは異なる方向に配向する。以下、この結晶成長態様を異常成長と呼ぶことにする。
異常成長により生じる結晶と、凹部底面と凸部上面とから正常に成長する結晶とは、結晶方位が異なるために、結晶成長過程において合体することがない。それだけではなく、異常成長により生じる結晶は、凹部底面から成長する結晶と、凸部上面から成長する結晶とに挟まれる位置に成長するために、凹部底面と凸部上面とから正常に成長する結晶同士の合体を妨害する。これが、ファセットLEPS法で成長したGaN系結晶においてしばしば発生する、表面のピットや白濁の原因である。
従って、上記の問題を解決するためには、凹凸基板の段差面が全体的に急峻となるように凹凸を形成することが望まれる。
本発明の製造方法では、凹部の加工深さを0.5μm以下に抑えているので、ドライエッチングの過程におけるマスクの変形が小さく抑えられる。そのために、段差面が全体的に急峻に形成され、GaN系結晶の異常成長を抑制することができる。
前記作用に加えて、本発明の製造方法では、凹部の加工深さを0.5μm以下に抑えているので、段差面も狭くなっている。そのために、該段差面から異常成長が発生したとしても、異常成長による結晶が大きなサイズに成長し難くなるという効果もある。
また、本発明の製造方法では、凹凸基板の凹部の加工深さを浅くするので、凹凸の加工に必要なエネルギーや時間(コスト)が抑えられ、より少ないエネルギー・時間(コスト)でファセットLEPS法による転位低減の効果を得ることができる。
特に、サファイアは安定な物質であって、エッチングされ難いため、他の材料と比較してエッチングに要するエネルギーや時間が大きいことから、本発明の効果は、サファイア基板を用いる場合に顕著となる。
また、凹凸基板の凹凸の段差を小さく限定することによって、ファセットLEPS法によってGaN系結晶を成長させた後、凹凸基板を除去する場合に、好ましい効果が得られる。
以下、本発明の最良の形態について説明する。
凹凸加工工程では平坦な基板の主面に、ドライエッチングにより凹部を加工することにより凹部と凸部を形成する。その際、凹部底面1aと凸部上面1bとの間の段差tの範囲は、0<t≦0.5μmとすればよいが、後述するように、実用的な成長条件の下でファセットLEPS法に特有の結晶成長態様を発生させるためには、0.1μm≦tとすることが好ましい。一方、段差部が全体的に急峻となるように凹凸を形成するには、段差tは0.5μm以下の範囲内においても、できるだけ小さい方が好ましい。これらの点から、段差tは、0.2μm≦t≦0.4μmがより好ましい範囲であり、0.2μm≦t≦0.3μmが特に好ましい範囲である。
凹凸基板の表面を上から見た時の凹凸が描くパターンは、ファセットLEPS法が実施され得るパターンであればよく、従来公知の凹凸基板のパターンを参照してよい。好ましい態様としては、構成辺の全てが基板の結晶方位との関係において等価な方向に配向した多角形状の凸部(または凹部)が、規則的に配列されたパターン、直線状または曲線状の凹溝(または凸尾根)が一定間隔で配列されたストライプ状の凹凸パターンなどが挙げられる。
これらのパターンの中でも、直線状の凹溝(または凸尾根)が一定間隔で配列されたストライプ状パターンは、加工が容易であるため、好ましいパターンである。
凹凸のパターンをストライプ状とする場合のストライプの長手方向や、凸部または凹部を多角形状とする場合の、該多角形の構成辺の方向は、その上に成長するGaN系結晶にとって<11−20>方向、<1−100>方向などとすることが好ましい。これらの方向は、公知のファセットLEPS法を参照して、ファセットLEPS法に特有の結晶成長態様が発生し易い成長条件(ガス種、成長圧力、成長温度、など)と適宜組合わせればよい。
段差以外の凹凸の寸法は特に限定されないが、凹凸をストライプ状パターンとする場合、図1(a)に示す凹部底面の帯幅(凹溝幅)W1、凸部上面の帯幅(凸稜幅)W2は、共に1μm〜10μm、特に2μm〜6μmが好ましい。
W1:W2は、2:3〜3:2、特に1:1とすることが好ましい。
これらの値は、凹凸を多角形状とする場合の、多角形の高さや、隣接する多角形の構成辺間の間隔として適用してよい。
基板の主面に凹凸を加工する方法としては、前述のように、フォトリソグラフィの技法を用いて目的の凹部形状に合わせた開口部をパターニングしたフォトレジスト膜をエッチングマスクとして、ドライエッチングにより凹部を加工形成する方法が挙げられる。
ドライエッチングの際に用いるエッチングマスクはフォトレジストに限定されず、無機材料や金属材料からなるマスクも使用することができる。樹脂製のフォトレジスト膜は製膜、パターニング、除去の各操作を簡便に行うことができ、特に基板表面に大きなダメージを与えることなく除去できることから、最も好ましいマスクである。ただし、樹脂材料からなるために、ドライエッチングによる加工時間が長くなると基板表面への焼き付きが生じ、良好なGaN系結晶の成長が不可能となる。本発明の製造方法によれば、凹部の加工深さを浅くするために、ドライエッチングによる加工時間が短くなるので、このマスクの焼き付きの問題が改善される。
ドライエッチングには、プラズマエッチング、反応性イオンエッチング(RIE)があり、いずれも好ましく用いることができる。これらのドライエッチングに用いるエッチングガスは、使用する基板の材料に合わせて、従来公知のガスから選択することができる。
ドライエッチングの中でも、反応性イオンエッチングは、原理的に、エッチングが等方的ではなく、基板の主面に垂直な方向に進む傾向が強いので、段差面を急峻に形成するのに適しているが、マスクと被加工物のエッチング速度の比(選択比)が小さいという特徴を有している。そのために、凹部の加工深さが深い程、マスクの変形が大きくなり、段差面の傾斜が緩やかになるので、凹部の加工を浅くする本発明の製造方法を適用することが望ましい。
ドライエッチングの過程で特に問題となるのは、図2(a)に示したマスクMが、図2(b)に示すように、厚さ方向だけではなく、幅方向にもエッチングを受け、僅かずつではあるが、マスクの側縁部が後退し、開口部(露出部)が広くなっていくことである。その結果、加工時間とともに、基板表面の凹部は、図2(c)に示すように開口部が広がった形状、すなわち、凸部上面に近い領域ほど段差面1cの傾斜が緩やかになった形状となる。このことから、凹部深さが深くなる程、段差面の上方から結晶の異常成長が生じる傾向が強くなる。
本発明の製造方法によれば、段差を0.5μm以内に抑えることにより、ドライエッチングによる凹部の加工時間が短縮されるため、この問題が軽減される。
凹凸の断面形状は、図1に示すように、基本的に矩形(台形を含む)波状が好ましい。
図1に示すように、基板1の主面Sと段差面1cとのなす角度θは、60°≦θ≦90°が好ましく、70°≦θ≦90°が特に好ましい範囲である。θは、段差面1cの全体にわたって、この範囲内とすることが望ましい。
基板は、窒化物半導体以外の材料からなる異種基板であり、かつ、GaN系結晶がc軸配向してエピタキシャル成長し得るものであればよく、例えば、サファイア(C面、A面、R面)、SiC(6H、4H、3C)、Si、スピネル、ZnO、GaAs、NGO、LGOなどが挙げられる。
サファイア基板は、従来技術の説明において述べたとおり、GaN系結晶を成長させるための基板として特に好ましい基板である。
上記(ii)の結晶成長工程では、図1(b)に成長の途中経過として一点鎖線で示すように、先ず、凹部底面1aおよび凸部上面1bのそれぞれに、窒化物半導体の結晶単位2を成長させる。この結晶単位2は、斜めファセット2fを側壁面として有し、かつ、凹部底面1a、凸部上面1bのそれぞれで、独立的に発生したものである。
その後、結晶成長を継続して、独立した前記結晶単位同士を互いにつなげて、上面が平坦化したGaN系結晶層3を形成する。
以下、このような過程からなる結晶成長工程の中でも、独立した凹部底面および凸部上面のそれぞれに、斜めファセットを側壁面とする独立した結晶単位を発生させる工程を「ファセット成長工程」と呼び、該ファセット成長工程における結晶成長態様を「ファセット成長」と呼ぶことにする。また、該独立した結晶単位同士を互いにつなげて、上面が平坦化したGaN系結晶層を形成する工程を「平坦化工程」と呼ぶことにする。
ファセット成長工程においては、まず、凹凸基板の表面に対して、バッファ層の成長や窒化処理等、通常の平坦基板上にGaN系結晶を成長させる場合に必要となる表面処理と同様の表面処理を行う。
バッファ層としては、公知のものを用いてよいが、例えば、AlN、AlGaN、GaNなどからなるGaN系低温成長バッファ層や、GaN系結晶や基板に対して選択的にエッチングが可能な材料からなるバッファ層(後述のZnO等)などが挙げられる。
次に、c軸方向の成長速度に対して、c軸に直交する方向の成長速度が低くなる結晶成長条件を用いて、GaN系結晶の成長を行う。指針として、減圧成長ではNH3分圧が低い場合<1−101>ファセットが出易く、常圧成長では減圧に比べ斜めファセットが出易い。また成長温度を上げると横方向成長が促進されるが、低温成長すると横方向成長よりもc軸方向の成長が速くなり、斜めファセットが形成され易くなる。
上述の成長条件は、ファセット成長工程における好ましい成長条件ではあるが、ファセット成長が発生する十分条件ではない。その理由は、c軸に直交する方向の成長速度がどれだけ低い成長条件を用いたとしても、段差tがそれにも増して小さい場合には、隣り合った凹部と凸部から発生した結晶が、成長開始から僅かな時間で段差部を乗り越えて成長し、相互に合体するために、凹部底面と凸部上面とで独立した結晶体が十分に成長する前に、成長面が平坦化してしまうからである。
逆にいえば、c軸に直交する方向の成長速度が極めて低くなる結晶成長条件を用いたときには、段差tを相当に小さくしても、ファセット成長が生じ得る。
従って、ファセット成長の発生に必要な凹凸間の段差tは、結晶成長条件によって変わることになる。
しかしながら、c軸に直交する方向の成長速度が極めて低い成長条件は、結晶成長そのものが極めて遅い成長条件となるために、製造効率の観点からは好ましくない。
そこで、結晶の成長速度が低くなり過ぎない、実用的な成長条件の下でファセット成長が発生するようにするには、段差tを0.1μm以上とすることが好ましく、0.2μm以上とすることがより好ましい。
ファセット成長工程では、成長の初期に、斜めファセットを側壁面として有する微小な結晶が多数形成される。この微小な結晶同士が合体を繰り返して大きくなる過程で、転位の伝播方向が曲がり、逆方向の転位がループを形成して消滅していくことにより、転位密度の低減が生じる。
また、ファセット成長工程から平坦化工程に移行するとき、凹部底面および凸部上面に発生した結晶体の側壁面から横方向成長が発生し、転位の伝播方向が曲げられるために、上方に伝播する転位の密度が低減する。
後者の効果を最大とするために、ファセット成長工程で発生させる結晶体は、側壁面となる斜めファセットの面積が最大となる形状とすることが好ましい。その形状は、多角形状の凹部または凸部から成長する結晶体の場合には、該多角形を底面とする角錐状であり、ストライプ状の凹部または凸部から成長する結晶体の場合には、ストライプの長手方向に伸びる、断面三角形の尾根形である。
凹部底面および凸部上面に形成される結晶体における、斜めファセットの発達の程度は、結晶のc軸方向の成長速度と、c軸に垂直な方向の成長速度との比率により定まる。即ち、c軸方向の成長速度がより高くなる条件とする程、結晶体は、斜めファセットの面積の大きな形状(先端の尖った形状)を呈すようになる。逆の条件を用いたときには、上部に平坦な部分を有する、断面が台形状の結晶体が生じる。
ファセット成長によって、凹部底面と凸部上面のそれぞれに独立した結晶単位が発生した後も、成長を継続すると、各結晶単位は横方向にも徐々に伸張してゆく。やがて、段差部を挟んで隣り合った凹部と凸部とから成長した結晶体とが接すると(言い換えれば、基板の表面がGaN系結晶により覆い尽くされると)、より速い横方向成長が発生して、隣り合う結晶単位の側壁面(斜めファセット)の間が埋め込まれてゆき、表面が平坦化する。これが、平坦化工程である。
平坦化工程を早く開始させるには、それぞれの凹部底面と凸部上面に独立した結晶単位が形成されたところで、成長条件を変化させ、横方向成長が優勢となる成長条件(上述の逆である、ファセット面が出にくい成長条件)に切り替える。
このような成長条件の切り替えを行うと、基板表面が短時間でGaN系結晶に覆い尽くされ、またその後の、隣り合った結晶単位の側壁面の間の埋め込みも短時間で進み、表面平坦化がより早く達成される。
凹凸基板上にGaN系結晶を成長させる方法は、有機金属化合物気相成長法(MOVPE法)や、ハイドライド気相成長法(HVPE法)などが挙げられる。
凹凸基板上に成長するGaN系結晶は、3族元素の一部をホウ素(B)、タリウム(Tl)等で置換することができ、また、Nの一部をリン(P)、ヒ素(As)、アンチモン(Sb)、ビスマス(Bi)等で置換できる。
本発明の製造方法は、凹凸基板上に形成されたGaN系素子の製造において、凹凸基板に接するGaN系結晶層をファセットLEPS法を用いて成長させる際に好適に用い得るが、それだけではなく、次に説明する「基板除去法」を実施する場合においても、好ましい効果を発揮する。
前述のように、サファイア基板は、GaN系結晶を成長させるための基板としては優れているが、絶縁性であるために、サファイア基板上にGaN系素子を形成する場合には、図6に示すように、2つ以上の電極を基板の同一面側に形成する必要があり、チップ面積が大きくならざるを得ないという問題がある。また、サファイアは熱伝導性が良好でないことから、サファイア基板を含む素子は放熱性が悪く、信頼性や寿命が低下するという問題がある。
上記問題を解決する素子の作製方法および素子構造として、特許文献2には、本明細書の図3(a)〜(c)に示すように、サファイア基板100上にGaN系結晶層(n型層110、発光層120、p型層130)を有する積層体を成長させた後、該積層体の最上面にp電極P20を介して支持基板200を接合し、最下層のサファイア基板100を除去し素子中に残さないようにするGaN系素子の作製方法および構造が記載されている。
また、この変形態様として、本明細書の図4(a)〜(c)に示すように、サファイア基板100上にGaN系結晶層(n型層110、発光層120、p型層130)を有する積層体を成長させた後、該積層体の最上面に一時的な保持基材200を接合し、最下層のサファイア基板100を除去した後、GaN系結晶層の積層構造の最下層にn電極P10を介して支持基板300を接合し、最終的に上記一時的な保持基材200を除去する方法がある。
以下、このような、GaN系結晶層を結晶成長用基板の上に成長させた後、該GaN系結晶層および該結晶成長用基板とからなる積層体より、該結晶成長用基板を除去する工程を含むGaN系素子の製造方法を「基板除去法」と呼ぶことにする。
基板除去法において結晶成長用基板を除去する方法としては、次の方法が挙げられる。
(A)レーザ光の照射によって、GaN系結晶のうち結晶成長用基板と接する界面部分を光分解し、結晶成長用基板とGaN系結晶とを剥離させる、レーザリフトオフとも称される方法(特許文献3)。
(B)結晶成長用基板を研磨して摩滅させる方法(特許文献2)。
(C)結晶成長用基板とGaN系結晶の間に介在させるバッファ層を、結晶成長用基板とGaN系結晶を残して溶解可能な材料で構成し、バッファ層の溶解によって結晶成長用基板とGaN系結晶とを剥離させる方法。例えば、結晶成長用基板がサファイアの場合、バッファ層をZnO等の2族酸化物で形成すると、塩酸、硫酸、硝酸等の酸によって、サファイアとGaN系結晶を残し、バッファ層だけを溶解させることができる(特許文献4)。
基板除去法において、結晶成長用基板を凹凸基板とし、GaN系結晶を成長させる際にファセットLEPS法を用いることができるが、凹凸基板の表面に設ける段差が大きいとき、基板除去の工程において、次のような問題が生じる。
(a)上記(A)のレーザリフトオフでは、凹凸基板とした結晶成長用基板の段差面に対してレーザ光を十分に照射することが困難であるため、GaN系結晶の光分解が十分に起こらず、結晶成長用基板とGaN系結晶とが剥離し難くなる。
(b)結晶成長用基板を研磨して摩滅させる上記(B)の方法では、研磨が凹凸部まで進むと、硬さの互いに異なる結晶成長用基板材料とGaN系結晶とが混在する面が現れるため、その後の研磨を良好に行うことが困難になる。
(c)バッファ層の溶解によって結晶成長用基板とGaN系結晶とを剥離させる上記(C)の方法では、凹凸によって基板とGaN系結晶とが入り組んでいるために、溶媒の浸透と流出が起こり難くなり、剥離が生じるまでの時間が長くなる。また、凸部の側壁面(または凹部の内壁面)にバッファ層が介在していない部分が存在する場合もある。
本発明では、ファセットLEPS法を実施するに際して、基板の凹凸の段差を0.5μm以下に限定するために、基板除去法を同時に行ったとき、上記の問題が軽減され、凹凸基板とした結晶成長用基板を好ましく除去することが可能となる。
本発明では凹凸基板の段差を小さくしたので、レーザリフトオフでは段差面にもレーザ光が十分に照射されることになり、この部分でもGaN系結晶の光分解が充分に起こり、サファイア基板とGaN系結晶との剥離が容易となる。
また、レーザリフトオフでは、段差部でのレーザ光の散乱の程度が小さくなるため、散乱されたレーザ光によって素子部が予期せぬダメージを受けるという問題が軽減される。
基板を研磨して摩滅させる場合、研磨が基板の凹凸部まで進んでも、互いに硬さの異なるサファイアとGaN系結晶とが混在して露出する部分が薄いため、研磨が容易である。
バッファ層を選択的に溶解させて基板を分離する方法では、バッファ層が形成された領域への溶媒の浸透と流出が起こり易くなり、剥離が生じるまでの時間が短縮される。
これらの効果は、GaN系素子の製造方法である基板除去法のみならず、GaN基板の製造方法(凹凸基板上に、LEPS法を用いて、窒化物半導体の単結晶厚膜を含むGaN系結晶層を成長した後、凹凸基板を除去する方法)においても有用である。つまり、本発明の製造方法は、GaN基板の製造方法にも好適に用い得る。
レーザリフトオフやバッファ層を溶解させる方法では、結晶成長用基板からGaN系結晶層を剥離させた後に露出するGaN系結晶層の剥離面が凹凸形状となるが、この剥離面を研磨しいったん平坦化する場合に、研磨厚さが薄くて済む(前記平坦化の目的は、例えば、該剥離面に電極を形成することや、発光素子の場合に、該剥離面に更に光散乱用の凹凸加工を施すこと、あるいは、該剥離面に支持基板を接合することなどが挙げられる)。
なお、この効果は、基板を除去する方法として、基板そのものを溶解させて除去する方法(特許文献5)を採用する場合にも有用である。
レーザリフトオフやバッファ層溶解で基板を剥離した場合に、GaN系結晶の剥離面に残る凹凸を平坦化することなく、凹凸状の剥離面に電極を形成したり、電極を形成する層を露出させるために凹凸状の剥離面の上からエッチングを行ってもよい。
本発明の製造方法では、該剥離面に残る凹凸の段差が0.5μmよりも小さくなるので、電極の膜厚を0.5μmよりも大きくすれば、凹凸を残したままで電極を直接形成することができる。また、凹凸面からエッチングを行うと、該エッチングにより露出される表面にも凹凸が残るが、本発明の製造方法ではこの凹凸も小さくなるので、該表面に電極を形成するうえで都合がよい。
基板除去法を用いて作製されるGaN系素子に限定はなく、LED、LD等の発光素子の他、受光素子、電子素子、複合素子などが例示される。
実施例1
本実施例では、サファイア基板の表面にストライプ状の凹凸加工を施しかつ凹部の深さを種々変えた試料を作成し、それぞれの凹凸基板上にGaN系結晶をファセット成長させた場合の結晶の歩留まりを調べた。
〔凹凸基板の作製〕
直径2インチのc面サファイア基板(円板状ウエハ)の表面にフォトレジスト膜を形成し、フォトリソグラフィ技法を用いて、フォトレジスト膜によって被覆された帯状のマスク領域と、帯状の開口領域(サファイア基板の表面が露出している領域)とが交互に配列されたストライプ状のパターンへとパターニングした。ここで、マスク領域と開口領域は、それぞれの幅をいずれも3μmとし、長手方向がサファイアの<1−100>方向と平行(即ち、その上に成長するGaN系結晶に関しては<11−20>方向)になるようにした。
次に、このフォトレジスト膜をマスクとして、反応性イオンエッチングによりサファイア基板の表面に凹部を加工形成した。その後エッチングマスクを除去することにより、ストライプ状の凹凸が加工された凹凸基板を得た。
凹部の深さ(=凹凸間の段差)は、本実施例用として、0.1μm(試料1)、0.3μm(試料2)、0.5μm(試料3)とし、比較検討用として、0.8μm(比較用試料1)、1.0μm(比較用試料2)とした。
この凹凸基板を、各試料毎にそれぞれ5枚づつ作製した。
〔凹凸基板上へのGaN結晶層の形成〕
上記凹凸基板を常圧型のMOVPE装置の成長炉内にセットし、水素雰囲気下で基板温度を1100℃まで上昇させて、表面のサーマルクリーニングを行った。
次に、基板温度を500℃まで下げ、3族原料としてトリメチルガリウム(TMG)、5族原料としてアンモニアを用いて、GaN低温バッファ層を成長させた。
続いて、基板温度を900℃に昇温し、TMGとアンモニアを供給して、GaN結晶を成長した。
この成長条件における結晶の成長態様および成長速度を調べるために、別途、成長時間を変化させた試料を作製し、断面のSEM(走査型電子顕微鏡)観察を行ったところ、試料1〜3、比較用試料1、2のいずれの凹凸基板を用いた場合も、それぞれの凹部底面および凸部上面に、ストライプ状の凹凸の長手方向に伸びる尾根状の結晶単位が独立して発生することが確認された。また、この結晶単位は、尾根の長手方向に垂直な断面の形状が三角形であり、{1−101}ファセットを側壁面(三角形の傾斜面)として有するものであった。
上記の成長条件を用いて、上記尾根状の結晶単位の形成が完了するまで成長させた時点で、c軸に直交する方向の結晶成長を促進するために基板温度を上昇させ、その後、表面が平坦となり、サファイア基板の凸部上面からの厚さが8μmとなるまで、GaN結晶層を成長させ、凹凸基板とGaN結晶層とを有してなるウエハ(各試料毎に5枚)を得た。
以下、試料1の凹凸基板を用いて得たウエハを「試料1のウエハ」と呼び、他の試料を用いて得たウエハもこれに準じて説明を行なう。
〔評価〕
試料1〜3、比較用試料1、2のウエハ(各5枚)について、目視観察と、微分干渉顕微鏡を用いた表面観察を行った。
その結果、試料1〜3のウエハは、それぞれ5枚全てについて、結晶の白濁は目視では観察されず、また微分干渉顕微鏡で観察した結晶の表面は平坦であった。
一方、比較用試料1のウエハは5枚中1枚に、また比較用試料2のウエハは5枚中2枚に、ウエハの周辺部に同心円状に白濁が発生していることが目視で観察された。この白濁領域を微分干渉顕微鏡で観察したところ、GaN結晶の表面には多数のピットが発生していた。
次に、各試料のウエハについて断面のSEM観察を行った。
試料1〜3のウエハでは、凹凸基板の表面に形成された段差面からの、GaNの異常成長は見られず、隣り合った凹部底面と凸部上面から成長した結晶は、きれいに合体していた。
一方、目視にて白濁が観察された比較用試料1、2のウエハでは、白濁が生じた領域において、段差面の上方部からの異常な結晶成長が生じており、この結晶と、凹部底面および凸部上面から正常に成長した結晶との間には、境界が明確に観察された。
更に、結晶の異常成長が発生した段差面を挟んで隣り合う凹部と凸部から正常に成長した結晶の間には、基板に接する領域から結晶表面に至るまで、明確な境界(倍率10〜10のSEM観察時)が存在し、凹部底面から成長した結晶と、凸部上面から成長した結晶とが、結晶として合体していないことが分かった。
実施例2
本実施例では、上記実施例1で作製した試料のウエハに対して、さらにレーザリフトオフの実験を行なった。
上記試料3のウエハに対して、サファイア基板側からNd:YVOレーザの4倍波(266nm)を照射した。その際、まず、レーザの焦点距離を変えて、レーザ照射した跡が薄い銀色になる照射条件(GaNが分解して金属ガリウムが生じる条件)を出し、該条件にて、速度300mm/secでウエハ面の走査を行った。
レーザ照射後、ウエハの側部をピンセットの先端で軽く突いただけでGaN結晶層全体がサファイア基板から全面的にきれいに剥離した。
剥離したGaN結晶層の剥離面は銀色となっており、剥離面側から緑色光を当て、反対側から光学顕微鏡で観察したところ、剥離面が完全に金属ガリウムで覆われているために、光の漏れは観察されなかった。
一方、比較用試料2のウエハに対して、上記と同様の手順でレーザ照射を行ったところ、GaN結晶層を部分的にサファイア基板から剥離することができたが、一部はサファイア基板の表面に残り、剥離することができなかった。
剥離したGaN結晶層の剥離面側から緑色光を当て、反対側から光学顕微鏡で観察したところ、サファイア基板から転写された凹凸の段差部分から光が漏れていた。このことは、段差部分には金属ガリウムが付着していないこと、即ち、該部分ではGaNの光分解が生じなかったことを示しており、そのために、GaN結晶層と基板とが剥離し難くなったものと考えられる。その理由として、サファイア基板表面の凹凸の段差が試料3のウエハと比較して大きいために、段差部付近にレーザ光が照射され難くなったことが考えられる。また、サファイア基板の凹部底面と凸部上面に接するGaN結晶の分解によって、該凹部底面と凸部上面上に生じた金属ガリウムがレーザ光を反射または吸収し、段差部付近はその陰となってレーザ光の照射が不十分となった可能性が考えられる。
以上のように、本発明によって、ファセットLEPS法によりGaN系結晶を成長させる際の、歩留りが良好でないという問題が改善された。
本発明による製造方法によってGaN系結晶が形成されていく様子を順次示した模式図である。 凹部と凸部の間の段差面に傾斜が生じる原因を説明する図である。 基板除去法によって得られる電極対向型の素子の製造工程を示す模式図である。説明のために支持基板200を上側にして描いている。 基板除去法によって得られる電極対向型の素子の製造工程を示す模式図である。 従来公知のファセットLEPS法によって、凹凸基板上にGaN系結晶が成長していく状態を示した模式図である。 サファイア基板を用いて構成した従来のGaN系発光ダイオード(LED)の代表的な素子構造例である。
符号の説明
1 基板
1a 凹部底面
1b 凸部上面
2 結晶単位
2f 斜めファセット
3 窒化物半導体結晶層(GaN系結晶層)

Claims (9)

  1. (i)窒化物半導体結晶がc軸配向し得る主面を有する異種基板を用い、該主面にドライエッチングにより凹凸加工を施して、該主面を、段差0.5μm以下の段差部で区画された凹部底面と凸部上面とを有する凹凸面とする工程と、
    (ii)前記凹部底面および凸部上面のそれぞれに、斜めファセットを側壁面として有する窒化物半導体の結晶単位を成長させた後、上面が平坦化した結晶層となるように前記結晶単位同士を互いにつなげて成長させ、窒化物半導体結晶層とする工程とを有する、
    窒化物半導体結晶の製造方法。
  2. 上記(i)の工程における段差が0.1μm以上である、請求項1記載の製造方法。
  3. 上記(i)の工程において、ドライエッチングによる凹凸加工に用いるマスクが、フォトレジストからなるマスクである、請求項1または2記載の製造方法。
  4. 上記(ii)の工程の後に、更に(iii)の工程として、上記(ii)の工程によって得られた、異種基板と窒化物半導体結晶層とを有する積層体から異種基板を除去する工程を有する、請求項1〜3のいずれかに記載の製造方法。
  5. 上記(ii)の工程の後であってかつ上記(iii)の工程の前に、更に(iv)の工程として、上記(ii)の工程において成長した窒化物半導体結晶層上に、他の窒化物半導体結晶層を成長させて積層構造とする工程を有し、
    前記積層構造には、n型不純物が添加された窒化物半導体結晶層と、p型不純物が添加された窒化物半導体結晶層とが含まれている、請求項4記載の製造方法。
  6. 上記(iii)の工程における異種基板の除去方法が、レーザリフトオフである、請求項4または5記載の製造方法。
  7. 上記(iii)の工程における異種基板の除去方法が、基板の研磨である、請求項4または5記載の製造方法。
  8. 上記(ii)の工程において、少なくとも凹部底面および凸部上面に、窒化物半導体結晶に対して選択的に溶解可能な材料からなるバッファ層を形成した後に窒化物半導体の結晶単位を成長させ、
    上記(iii)の工程において、該バッファ層を選択的に溶解することによって、異種基板を除去するものである、請求項4または5記載の製造方法。
  9. 異種基板がサファイア基板である、請求項1〜8のいずれかに記載の製造方法。
JP2004350463A 2004-12-02 2004-12-02 窒化物半導体結晶の製造方法 Pending JP2006165070A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004350463A JP2006165070A (ja) 2004-12-02 2004-12-02 窒化物半導体結晶の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004350463A JP2006165070A (ja) 2004-12-02 2004-12-02 窒化物半導体結晶の製造方法

Publications (1)

Publication Number Publication Date
JP2006165070A true JP2006165070A (ja) 2006-06-22

Family

ID=36666762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004350463A Pending JP2006165070A (ja) 2004-12-02 2004-12-02 窒化物半導体結晶の製造方法

Country Status (1)

Country Link
JP (1) JP2006165070A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009046369A (ja) * 2007-08-22 2009-03-05 Hitachi Cable Ltd Iii−v族窒化物半導体基板及びiii−v族窒化物半導体基板の製造方法
JP2009203151A (ja) * 2008-01-29 2009-09-10 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体の製造方法、iii族窒化物系化合物半導体の形成されたウエハ及びiii族窒化物系化合物半導体素子
JP2009206374A (ja) * 2008-02-28 2009-09-10 Sanyo Electric Co Ltd 窒化物系半導体発光ダイオードおよびその製造方法
JP2011077265A (ja) * 2009-09-30 2011-04-14 Toyoda Gosei Co Ltd Iii族窒化物半導体の製造方法
WO2011046203A1 (ja) * 2009-10-16 2011-04-21 日本碍子株式会社 下地基板、3b族窒化物結晶及びその製法
JP2012056797A (ja) * 2010-09-09 2012-03-22 Furukawa Co Ltd Iii族窒化物半導体基板の製造方法
JP2012109343A (ja) * 2010-11-16 2012-06-07 Stanley Electric Co Ltd 半導体発光装置の製造方法および半導体ウエハ
US8680581B2 (en) 2008-12-26 2014-03-25 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor and template substrate

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098403A (ja) * 1995-06-15 1997-01-10 Nichia Chem Ind Ltd 窒化物半導体素子の製造方法及び窒化物半導体素子
JPH10178202A (ja) * 1996-12-18 1998-06-30 Mitsubishi Cable Ind Ltd GaN系基板の製造方法
JP2002164296A (ja) * 2000-09-18 2002-06-07 Mitsubishi Cable Ind Ltd 半導体基材及びその作製方法
JP2002280611A (ja) * 2001-03-21 2002-09-27 Mitsubishi Cable Ind Ltd 半導体発光素子
JP2004072052A (ja) * 2002-08-09 2004-03-04 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004087775A (ja) * 2002-08-27 2004-03-18 Matsushita Electric Ind Co Ltd レーザリフトオフ工法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098403A (ja) * 1995-06-15 1997-01-10 Nichia Chem Ind Ltd 窒化物半導体素子の製造方法及び窒化物半導体素子
JPH10178202A (ja) * 1996-12-18 1998-06-30 Mitsubishi Cable Ind Ltd GaN系基板の製造方法
JP2002164296A (ja) * 2000-09-18 2002-06-07 Mitsubishi Cable Ind Ltd 半導体基材及びその作製方法
JP2002280611A (ja) * 2001-03-21 2002-09-27 Mitsubishi Cable Ind Ltd 半導体発光素子
JP2004072052A (ja) * 2002-08-09 2004-03-04 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004087775A (ja) * 2002-08-27 2004-03-18 Matsushita Electric Ind Co Ltd レーザリフトオフ工法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009046369A (ja) * 2007-08-22 2009-03-05 Hitachi Cable Ltd Iii−v族窒化物半導体基板及びiii−v族窒化物半導体基板の製造方法
JP2009203151A (ja) * 2008-01-29 2009-09-10 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体の製造方法、iii族窒化物系化合物半導体の形成されたウエハ及びiii族窒化物系化合物半導体素子
US8518806B2 (en) 2008-01-29 2013-08-27 Toyoda Gosei Co., Ltd. Method for producing group III nitride-based compound semiconductor, wafer including group III nitride-based compound semiconductor, and group III nitrided-based compound semiconductor device
JP2009206374A (ja) * 2008-02-28 2009-09-10 Sanyo Electric Co Ltd 窒化物系半導体発光ダイオードおよびその製造方法
US8680581B2 (en) 2008-12-26 2014-03-25 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor and template substrate
US9318559B2 (en) 2008-12-26 2016-04-19 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor and template substrate
US9196687B2 (en) 2008-12-26 2015-11-24 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor and template substrate
JP2011077265A (ja) * 2009-09-30 2011-04-14 Toyoda Gosei Co Ltd Iii族窒化物半導体の製造方法
JP5667574B2 (ja) * 2009-10-16 2015-02-12 日本碍子株式会社 下地基板、3b族窒化物結晶及びその製法
US9290861B2 (en) 2009-10-16 2016-03-22 Ngk Insulators, Ltd. Group 13 nitride crystal with stepped surface
WO2011046203A1 (ja) * 2009-10-16 2011-04-21 日本碍子株式会社 下地基板、3b族窒化物結晶及びその製法
JP2012056797A (ja) * 2010-09-09 2012-03-22 Furukawa Co Ltd Iii族窒化物半導体基板の製造方法
JP2012109343A (ja) * 2010-11-16 2012-06-07 Stanley Electric Co Ltd 半導体発光装置の製造方法および半導体ウエハ

Similar Documents

Publication Publication Date Title
EP1756857B1 (en) Production method of compound semiconductor device wafer
JP5180050B2 (ja) 半導体素子の製造方法
JP5552627B2 (ja) エピタキシャル成長用内部改質基板及びそれを用いて作製される結晶成膜体、デバイス、バルク基板及びそれらの製造方法
JP4201541B2 (ja) 半導体結晶の製造方法及びiii族窒化物系化合物半導体発光素子の製造方法
JP3556916B2 (ja) 半導体基材の製造方法
KR100401898B1 (ko) 결정 성장용 기판 및 이를 이용한 기판 제조방법
JP3583375B2 (ja) GaN系半導体基材およびその製造方法
JP2011084469A (ja) GaN単結晶基板の製造方法及びインゴット
JP2001085736A (ja) 窒化物半導体チップの製造方法
JP2007254258A (ja) 窒化物半導体基板とその製造方法
TW200849670A (en) Process for producing compound semiconductor device and compound semiconductor device
JP2008150284A (ja) 窒化物半導体基板及びその製造方法
JP3546023B2 (ja) 結晶成長用基板の製造方法、およびGaN系結晶の製造方法
US20110291074A1 (en) Semi-Polar Nitride-Based Light Emitting Structure and Method of Forming Same
JP2007184503A (ja) 半導体部材及びその製造方法
JP3441415B2 (ja) 半導体結晶の製造方法
JP2006273716A (ja) GaN単結晶基板の製造方法
JP2006165070A (ja) 窒化物半導体結晶の製造方法
EP2020691A2 (en) III-Nitride semiconductor light emitting device
JP2011157231A (ja) 窒化物半導体単結晶及び窒化物半導体基板の製造方法
JP4915009B2 (ja) 半導体部材の製造方法
JP2004022785A (ja) 窒化ガリウム系半導体素子の製造方法
JP4786587B2 (ja) Iii族窒化物半導体およびその製造方法、iii族窒化物半導体製造用基板
JP4780113B2 (ja) 半導体発光素子
JP3927218B2 (ja) 半導体基材

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070928

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080404

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110208