JP2008150284A - 窒化物半導体基板及びその製造方法 - Google Patents

窒化物半導体基板及びその製造方法 Download PDF

Info

Publication number
JP2008150284A
JP2008150284A JP2007323451A JP2007323451A JP2008150284A JP 2008150284 A JP2008150284 A JP 2008150284A JP 2007323451 A JP2007323451 A JP 2007323451A JP 2007323451 A JP2007323451 A JP 2007323451A JP 2008150284 A JP2008150284 A JP 2008150284A
Authority
JP
Japan
Prior art keywords
base substrate
nitride semiconductor
trenches
substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007323451A
Other languages
English (en)
Other versions
JP4741572B2 (ja
Inventor
Doo-Soo Kim
ドゥス キム
Ho Jun Lee
ホジュン リ
Yonjin Kimu
ヨンジン キム
Dong-Kun Lee
ドンゴン リ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Siltron Co Ltd
Original Assignee
Siltron Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltron Inc filed Critical Siltron Inc
Publication of JP2008150284A publication Critical patent/JP2008150284A/ja
Application granted granted Critical
Publication of JP4741572B2 publication Critical patent/JP4741572B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】基材基板上に窒化ガリウム（ＧａＮ）など窒化物半導体膜を成長させて得られる窒化物半導体基板及びその製造方法を提供する。
【解決手段】基材基板上に窒化物半導体膜を成長させる際に加えられる応力が基板の周辺部に行くほど大きいという点を考慮し、基材基板の裏面に複数のトレンチを、該応力の吸収軽減に適するように形成する。すなわち、基材基板の裏面に形成される複数のトレンチ間のピッチを基板の中心部から周辺部に行くほど徐々に狭くするか、トレンチの幅を基板の中心部から周辺部に行くほど徐々に広くするか、トレンチの深さを基板の中心部から周辺部に行くほど徐々に深く形成する。
【選択図】図１

Description

本発明は、基材基板上に窒化ガリウム（ＧａＮ）などの窒化物半導体膜を成長させて得られる窒化物半導体基板、及びその製造方法に関する。
窒化ガリウム（ＧａＮ）は、ウルツ鉱（Ｗｕｒｔｚｉｔｅ）構造を有する窒化物半導体であり、常温で、可視光線の青色波長帯に当たる３．４ｅＶの直接遷移型バンドギャップを有するだけでなく、ＩｎＮ及びＡｌＮと全率固溶体をなして禁止帯幅の調整が可能であり、全率固溶体の全ての組成範囲内で直接遷移型半導体の特性を示すため、青色表示及び発光素子の材料として最も脚光を浴びている。
ＧａＮ膜は、通常、サファイア（Ａｌ２Ｏ３）、炭化ケイ素（ＳｉＣ）、またはシリコン（Ｓｉ）からなる基材基板上に、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＨＶＰＥ（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法などで形成される。ところが、この場合、基材基板とＧａＮ膜とは互いに格子定数及び熱膨張係数が異なるため、格子不整合などによって基材基板上にＧａＮ膜をエピタキシャル成長させることが非常に難しい。ＧａＮだけでなく、ＡｌＮ、ＩｎＮ、ＧａＩｎＮ、ＡｌＧａＮ及びＧａＡｌＩｎＮなどの窒化物系半導体の全てが同様である。
これを克服するための方法として、格子ひずみ（ｌａｔｔｉｃｅ ｓｔｒａｉｎ）を緩和させるために、まず類似の格子定数を有する緩衝層を、基材基板上に比較的低温で形成させた後、緩衝層上にＧａＮ膜を成長させる方法などが提案された。
しかし、このような方法は、高価な基材基板を用いなければならなく、緩衝層の形成時にさらに他の成長装置を用いなければいけないので、煩雑であるだけでなく、ＧａＮ膜のエピタキシャル成長が可能ではあるものの、ＧａＮ膜内の転位密度が依然として高く、レーザーダイオードや発光ダイオードなどへの応用に制限がある。
サファイア基材基板を用いてＧａＮ膜を形成する場合、現在の技術水準では、サファイア基材基板上にＧａＮ膜をエピタキシャル成長させることは容易であるが、ＧａＮ膜をさらに他の素子の基板として使うためには、ＧａＮ膜が成長された基板からサファイア基材基板を分離しなければならない。すなわち、サファイア基材基板上にＧａＮ厚膜を成長させた後、ＧａＮ厚膜とサファイア基材基板とを分離するために、サファイア基材基板にレーザーを照射して熱分解を起こして、ＧａＮ膜を分離する。それには長時間を必要とし、分離歩留まりが低下するという問題点がある。
これを克服するために、安価なシリコン基材基板上にＧａＮ厚膜を成長させ、これを分離してＧａＮ基板を得ようと、数多くの努力がなされたが、未だにシリコン基材基板上にＧａＮ膜を成長させることそのものが容易ではなく、シリコン基材基板がエッチングされるなどの問題点がある。その上、シリコン基材基板上にＧａＮ膜を成長させても、熱膨張係数及び格子定数の差によって基板の反りや亀裂などの問題点が生じる場合が多い。
一方、韓国特許第５１９３２６号明細書は、サファイア基材基板の裏面に所定の結晶方向に複数個の溝を均一間隔で形成してから、サファイア基材基板の前面にＧａＮ層を形成することにより、バルク窒化ガリウムを成長させた後にサファイア基材基板を除去するときに必要な最小限の応力を軽減させることが記載され、それによりバルク窒化ガリウムに生成される微細クラックを減らして、バルク窒化ガリウムの結晶性を向上させる技術を提案している。しかし、上記特許は、ＧａＮを成長させるための基材基板としてサファイア基板を使っており、サファイア基材基板の分離に相変らず長期間を必要とし、分離歩留まりが低いという問題がある。また、上記特許ではサファイア基材基板の裏面に溝を形成することで、基材基板を分離するときの応力を軽減しているが、均一間隔で形成された溝は、特にＧａＮ膜の成長時の熱膨張係数差による基板の反りや亀裂の防止にはあまり効果的ではないという点が、本発明の発明者等によって確認された。
本発明は、前述したような問題点を解決するために案出されたものであり、その目的は、基材基板上に反りや亀裂なく窒化物半導体膜を成長することができる窒化物半導体基板の製造方法、及びこれによって製造された窒化物半導体基板を提供することである。
また、本発明の他の目的は、基材基板の分離のために長時間を必要とせず、分離歩留まりが高い窒化物半導体基板の製造方法、及びこれによって製造された窒化物半導体基板を提供することである。
前述した技術的課題を達成するため、本発明においては、基材基板上に窒化物半導体膜を成長させる際に加えられる応力が、基板の周辺部にいくほど大きいという点を考慮し、基材基板の裏面に複数のトレンチを、該応力の吸収軽減に適するように形成する。すなわち、基材基板の裏面に形成される複数のトレンチ間のピッチを基板の中心部から周辺部にいくほど徐々に狭くするか、トレンチの幅を基板の中心部から周辺部にいくほど徐々に広くするか、またはトレンチの深さを基板の中心部から周辺部にいくほど徐々に深くして形成する。
本発明の一側面による窒化物半導体基板は、基材基板と、基材基板の表面上に成長された窒化物半導体膜とを含み、基材基板の裏面には第１方向に平行に形成された複数の第１トレンチが形成され、複数の第１トレンチ間のピッチが前記基材基板の中心部から周辺部にいくほど徐々に狭くなることを特徴とする。
本発明の他の実施例による窒化物半導体基板は、基材基板と、基材基板の表面上に成長された窒化物半導体膜とを含み、基材基板の裏面には第１方向に平行に形成された複数の第１トレンチが形成され、複数の第１トレンチの幅が前記基材基板の中心部から周辺部にいくほど徐々に広くなることを特徴とする。
本発明のさらに他の例による窒化物半導体基板は、基材基板と、基材基板の表面上に成長された窒化物半導体膜とを含み、基材基板の裏面には第１方向に平行に形成された複数の第１トレンチが形成され、複数の第１トレンチの深さが前記基材基板の中心部から周辺部にいくほど徐々に深くなることを特徴とする。
また、上記各例による窒化物半導体基板において、前記基材基板の裏面には、複数の第１トレンチの他に、前記第１方向と交差する第２方向に平行に形成された複数の第２トレンチがさらに形成され、複数の第２トレンチ間のピッチ、第２トレンチの幅または深さが、それぞれ前記第１トレンチ間のピッチ、第１トレンチの幅または深さと同様に、それぞれ徐々に狭くなるか、広くなるか、または深くなることが好ましい。
また、前記基材基板はシリコンからなることが望ましい。
本発明の一側面による窒化物半導体基板の製造方法は、基材基板の一面に、第１方向に平行な複数の第１トレンチを形成するステップと、基材基板の第１トレンチが形成された面とは反対の面上に、窒化物半導体膜を形成するステップとを含み、複数の第１トレンチ間のピッチが前記基材基板の中心部から周辺部にいくほど徐々に狭くなることを特徴とする。
本発明の他の例による窒化物半導体基板の製造方法は、基材基板の一面に、第１方向に平行な複数の第１トレンチを形成するステップと、基材基板の第１トレンチが形成された面とは反対の面上に、窒化物半導体膜を形成するステップとを含み、複数の第１トレンチの幅が前記基材基板の中心部から周辺部にいくほど徐々に広くなることを特徴とする。
本発明のさらに他の例による窒化物半導体基板の製造方法は、基材基板の一面に、第１方向に平行な複数の第１トレンチを形成するステップと、基材基板の第１トレンチが形成された面とは反対の面上に、窒化物半導体膜を形成するステップとを含み、複数の第１トレンチの深さが前記基材基板の中心部から周辺部にいくほど徐々に深くなることを特徴とする。
また、上記の各例による窒化物半導体基板の製造方法は、前記基材基板の一面には複数の第１トレンチの他に、前記第１方向と交差する第２方向に平行な複数の第２トレンチを形成するステップをさらに含むことができ、ここで複数の第２トレンチ間のピッチ、第２トレンチの幅または深さが、それぞれ前記第１トレンチ間のピッチ、第１トレンチの幅または深さと同様に、それぞれ徐々に狭くなるか、広くなるか、または深くなることが望ましい。
ここで、前記第１及び／又は第２トレンチは、ソーイングホイール（ｓａｗｉｎｇ ｗｈｅｅｌ）を用いて形成することができ、フォトリソグラフィー法を用いて形成することもできる。
また、前記窒化物半導体膜は、ＭＯＣＶＤ法またはＨＶＰＥ法で形成することができる。
さらに、本発明の窒化物半導体基板の製造方法は、前述したように窒化物半導体膜を形成した後、前記基材基板を除去するステップをさらに含むことができ、このとき、基材基板がシリコンである場合、ウェットエッチング法によって除去することができる。
このように本発明においては、基材基板の裏面に複数のトレンチを形成するが、そのピッチ、幅または深さを基材基板の中心部から周辺部にいくほど、それぞれ狭く、広く、または深くして、大きい応力が加えられる基板の周辺部で応力を十分に吸収軽減できるようにする。それにより、一般的に、窒化物半導体膜を形成するのが困難であるといわれるシリコン基材基板を用いても、反りや亀裂のない高品質の窒化物半導体基板を得ることができる。
本発明によれば、窒化物半導体膜を成長させる前に、基材基板の裏面に複数のトレンチを形成するが、基板の中心部から周辺部にいくほどそのピッチを減少させるか、トレンチの幅を増加させるか、またはトレンチの深さを増加させることで、窒化物半導体膜の成長時に発生する熱的変形による基板の反りや窒化物半導体膜の亀裂の発生を防止することができる。
したがって、通常、窒化物半導体膜を形成することが困難であるといわれるシリコン基材基板を用いても、反りや亀裂のない高品質の窒化物半導体基板を得ることができる。
また、基材基板としてシリコン基板を用いる場合には、ウェットエッチングのような化学的手法によって簡単に基材基板を除去することができ、短時間かつ低コストで高い歩留まりの窒化物半導体基板を得ることができる。
以下、添付された図面を参照して本発明の実施例を詳しく説明する。これに先立ち、本明細書及び請求範囲に使われた用語や単語は、通常の辞書的な意味に限定して解釈されてはならず、発明者自らが発明を最善の方法で説明するために用語の概念を適切に定義できるという原則に則して、本発明の技術的な思想に応ずる意味及び概念で解釈されねばならない。したがって、本明細書に記載された実施例及び図面に示された構成は、本発明の最も望ましい例の一つに過ぎず、本発明の技術的な思想のすべてを代弁するものではない。そのため、本出願の時点においてこれらに代替できる多様な均等物及び変形例があり得ることを理解せねばならない。
それぞれ本発明の一例に従って製造された窒化ガリウム（ＧａＮ）基板の断面図及びその底面図である図１及び図２に示されるように、本実施例のＧａＮ基板は、基材基板１０と、その上に形成されたＧａＮ膜２０を備える。
本実施例において、基材基板１０は単結晶シリコンウェハーを用いる。しかし、本発明は必ずこれに限定されることなく、サファイア（Ａｌ２Ｏ３）や炭化ケイ素（ＳｉＣ）を基材基板として用いることができる。但し、単結晶シリコンウェハーを用いることが簡便であり、基材基板を除去する場合、ウェットエッチングによって簡単に除去できて便利である。
基材基板１０のＧａＮ膜２０が形成された表面の反対側の面には、複数のトレンチ１１および１２が形成されている。ここで、トレンチ１１および１２は、図２に示されたように、互いに垂直に交差する第１トレンチ１１及び第２トレンチ１２からなる。また、第１及び第２トレンチのピッチＰは、基板の中心部から周辺部にいくほど徐々に狭くなるように形成されている。すなわち、基板の周辺部にいくほどトレンチが密に形成されている。これは、後述するように、ＧａＮ膜２０の成長時に基板の周辺部にいくほど応力が大きく働き、基板の反りやＧａＮ膜の亀裂が生じ易くなるので、この周辺部の大きい応力を吸収させるためである。
具体的に、第１及び第２トレンチ１１および１２のピッチＰは、０．０１ｃｍから１．０ｃｍの範囲で変化させることができる。すなわち、基板の中心部に形成されたトレンチ間のピッチを１．０ｃｍにし、縁部に形成されたトレンチ間のピッチを０．０１ｃｍにすることができる。また、該ピッチは幾つかのトレンチをグループにして、各グループ内では同一ピッチにし、グループ毎に段階的に変化させてもよいし、一つずつのトレンチ間のピッチを断続的に変化させてもよい。
また、各トレンチ１１および１２の幅は、１μｍから１ｍｍの範囲内で適切に調節することができる。また、各トレンチ１１および１２の深さｄは、基材基板１０の厚さに応じて異なるが、基材基板１０の厚さを５０μｍから１ｍｍにしたとき、５μｍ〜９００μｍの範囲内で適切に調節することができる。
一方、以上例示したトレンチのピッチ、幅、深さの具体的な数値は、あくまでも例示的なものである。すなわち、後述するＧａＮ膜２０の形成方法、その工程条件、または厚さ、さらには基材基板に使われる材料の種類及び大きさによって、基板中央部及び周辺部に加えられる応力の大きさ及びその差の範囲は異なる。したがって、トレンチのピッチ、幅、深さは、基板の各部分に加えられる応力及び応力差の吸収軽減に適する範囲で調節することができ、前述した範囲から逸脱する場合もある。
また、本実施例においては、トレンチ１１および１２間のピッチを変化させる一方、トレンチの幅及び深さは一定に固定したが、後述する他の実施例のように、トレンチ間のピッチを固定してトレンチの幅または深さを変化させることもでき、ピッチ、幅、深さの任意の組合せを変化させることもできる。
さらに、図１及び図２に示された構造において、基材基板１０の裏面に形成されたトレンチ１１と１２は、互いに垂直で交差する第１トレンチ１１及び第２トレンチ１２からなるが、必ずしも垂直で交差する構成に限定されることはない。また、基材基板１０の裏面には、図３に示されるような、多様な形態のトレンチを形成してもよい。すなわち、図３の（ａ）に示されたように、本実施例のトレンチは一方向のみをストライプ状に形成し、そのピッチを中心部から周辺部にいくほど徐々に狭くする形態で形成することができる。また、図３の（ｃ）に示されたように、互いに交差する３つの方向で形成することもできる。
基材基板１０のトレンチ１１および１２が形成された裏面とは反対の面である表面には、ＧａＮ膜２０が形成されている。前記ＧａＮ膜は、後述する適切な形成方法に従って形成され、ＧａＮ基板の用途に応じて適切な厚さ、例えば１０μｍから５００μｍの厚さとされる。また、前記ＧａＮ膜の厚さの変化に合わせて、基板基板のトレンチの幅及び間隔が変化することができる。ＧａＮ膜の厚さの変化によって応力が変わるため、これに応じてトレンチ幅、間隔、そしてピッチも調節して変えなければならない。
一方、本発明の原理は、純粋なＧａＮのみに適用されるものではなく、ＡｌＮ、ＩｎＮ、ＧａＩｎＮ、ＡｌＧａＮ、及びＧａＡｌＩｎＮなどの窒化物系半導体にも同様に適用することができる。よって、本実施例のＧａＮ膜２０は、このような窒化物半導体膜に代替でき、さらには窒化物半導体膜を含む複数の膜が積層された構造にもなり得る。
図４は、本発明の他の実施例によるＧａＮ基板の構造を示した断面図である。図４を参照して、本実施例のＧａＮ基板を、前述した実施例のＧａＮ基板と異なる点を中心に説明する。
本実施例のＧａＮ基板が、前述した実施例のＧａＮ基板と異なる点は、トレンチの構造である。すなわち本実施例において、基材基板１０ａの裏面に形成されたトレンチ１１ａは、トレンチ間のピッチＰおよびトレンチの深さｄが一定である一方、トレンチ１１ａの幅Ｗが基板の中心部から周辺部にいくほど徐々に広くなる構造を有する。このようにトレンチを、基板の周辺部にいくほどその幅が広い構造にすることで、基板の周辺部にいくほど大きくなる応力を吸収軽減でき、基板の反りや亀裂の発生を防止することができる。具体的に、トレンチ１１ａの幅Ｗは１μｍ〜１ｍｍの範囲内で調節して変化させることができる。この数値範囲はあくまでも例示的な数値であり、前述したように、ＧａＮ膜２０の形成方法、その工程条件または厚さ、基材基板の種類や大きさなどによって任意に変更可能である。
図５は、本発明のさらに他の実施例によるＧａＮ基板の構造を示した断面図である。図５を参照して、本実施例のＧａＮ基板を、前述した実施例のＧａＮ基板と異なる点を中心に説明する。
本実施例のＧａＮ基板が前述した実施例のＧａＮ基板と異なる点は、トレンチの構造である。すなわち、本実施例において、基材基板１０ｂの裏面に形成されたトレンチ１１ｂは、トレンチ間のピッチＰおよびトレンチの幅Ｗは一定である一方、トレンチ１１ｂの深さｄが基板の中心部から周辺部にいくほど徐々に深くなる構造を有する。このようにトレンチを、基板の周辺部にいくほど深さが深い構造にすることで、基板の周辺部にいくほど大きくなる応力を吸収軽減でき、基板の反りや亀裂の発生を防止することができる。具体的に、トレンチ１１ａの深さｄは、基材基板１０ｂの厚さによって異なるが、基材基板１０ｂの厚さを５０μｍ〜ｍｍ１の範囲にしたとき、５μｍ〜９００μｍの範囲内で調節して変化させることができる。但しこの数値範囲は、あくまでも例示的な数値であり、前述したように、ＧａＮ膜２０の形成方法、その工程条件または厚さ、基材基板であるシリコンウェハーの大きさなどによって任意に変更可能である。
また、図４及び図５に示された実施例においても、図１に示された実施例と同様に、図３に示されたような多様なトレンチの形態を有することができ、さらに、図１、図４及び図５に示された形態の任意の組合せを取ることもできる。要するに、本発明の窒化物半導体基板は、基材基板の裏面に形成されるトレンチを、そのピッチ、幅、または深さを調節して、基板の周辺部に加えられるより大きい応力を吸収軽減できるようにしたものである。
以下、本発明の窒化物半導体基板の製造方法について詳しく説明する。ここでも、基材基板１０として単結晶シリコンウェハーを用いて、窒化物半導体膜としてＧａＮ膜２０を形成する場合を説明するが、本発明が必ずしもこれに限定されないことは前述した通りである。
まず、基材基板として基板表面が（１１１）の面方位を有するシリコンウェハーを用意する。基材基板１０の裏面に、前述したような構造及び形態のトレンチ１１および１２、１１ａ、ならびに１１ｂを形成する。トレンチは、ウェハーの切断に使われるソーイングホイール（ｓａｗｉｎｇ ｗｈｅｅｌ）を用いるか、または半導体製造工程で使われるフォトリソグラフィー法で形成することができる。ソーイングホイールを使う場合、ソーイングホイールの厚さがトレンチの幅を規定するが、０．０１ｍｍ〜１ｍｍの厚さを有するソーイングホイールを選択して使うことで、トレンチの幅を調節することができる。また、トレンチの深さ及びピッチは、ソーイングホイールの切断深さ、及びソーイングホイールと基材基板との相対的な位置を制御することで調節することができる。一方、フォトリソグラフィー法を用いてトレンチを形成する場合には、基材基板１０の裏面に、所望の構造及び形態のトレンチを形成するためのエッチングマスク（フォトレジストパターンまたは別のシリコン酸化膜パターン）を形成し、適切なエッチングガスまたはエッチング液を用いて、基材基板をエッチングすればよい。このとき、トレンチのピッチや幅は、エッチングマストのパターンによって容易に調節でき、現在の半導体製造技術によれば、ソーイングホイールよりもさらに精密なパターンを形成することができる。但し、図５に示されたようなトレンチの深さが変化するトレンチ構造は、複数回のフォト工程またはエッチング工程を行わなければならず、コストがさらに増加する。
次いで、所望のトレンチ構造が形成された基材基板１０の表面に、ＧａＮ膜２０を形成する。ＧａＮ膜は、ＭＯＣＶＤ法やＨＶＰＥ法などの公知の方法で、所望の厚さまで形成できる。例えば１０００℃〜１１００℃の反応器内に、ＧａソースガスとＮソースガスとを同時に流して、ＧａＮ膜を成長させることができ、例えばＨＶＰＥ法によって、ＧａＮ膜を１０μｍ〜５００μｍの厚さに成長させることができる。ここで、ＧａソースガスとしてＧａＣｌ３ガスを使ったり、またはＧａメタルにキャリアガスとしてＨＣｌガスを流し、かつ前記ＮソースガスとしてＮＨ３ガスを使ったりすることができる。すると、基板の中心部から周辺部にいくほど大きくなる応力の吸収軽減に適するように形成されたトレンチがあるため、成長されるＧａＮ膜２０は亀裂や剥離などの不良が発生せず、また基板も反らず、高品質のＧａＮ膜を得ることができる。
また、ＧａＮ膜２０を形成する前に、適切な緩衝層を先に形成してもよく、さらに必要に応じて、ＧａＮ膜上に他の膜を形成してもよい。
このようにして、本発明のＧａＮ基板が得られるが、該ＧａＮ基板を他の素子の基板として使うためには、基材基板１０を分離または除去しなければならない場合がある。本実施例においては、シリコンからなる基材基板を用いたので、基材基板１０をウェットエッチングによって簡単に除去することができる。すなわち、シリコン基材基板１０は、例えば、窒酸（ＨＮＯ３、７０％）溶液とフッ酸（ＨＦ、５０％）溶液とを、混合率０．１〜１０の範囲で適切に混合することでエッチング液を用意し、このエッチング液に、図１、図４または図５に示されたＧａＮ基板を浸漬すると、１から１００μｍ／ｍｉｎのエッチング率で除去される。次いで、このエッチング液に、酢酸溶液を１０％以下で添加して残留シリコンを除去する。
一方、基材基板としてサファイア基板や炭化ケイ素基板を用いた場合には、レーザーを用いた熱分解や、ダイヤモンド研磨などのような、他の公知の方法で基材基板を除去することができる。
次いで、具体的な実験例を挙げて本発明の効果を確認する。
図６は、本発明の実施例及び比較例にしたがって、基材基板の裏面にそれぞれ異なる形態のトレンチを形成した後に、基材基板の表面にＧａＮ膜を形成し、ＧａＮ膜の亀裂などの不良や基板の反りが生じたか否かを観察した写真である。図６の（ａ）〜（ｄ）に示された各試片は、６インチシリコンウェハー（厚さ６７０μｍ）の６つの四角形領域のそれぞれに、同一構造のトレンチを形成してから、その６つの領域を切り取り、トレンチ構造が形成された面とは反対側の面にＧａＮ膜（厚さ６０μｍ）を成長させて得た。各試片において、トレンチの深さは１５０μｍで一定であり、トレンチの幅も５００μｍで一定である。
図６の（ａ）は、基材基板の裏面に、一方向のみに均一なピッチ（１ｍｍ）のトレンチを形成した場合である、写真に示されたように、基板が反ってＧａＮ膜の亀裂及びそれに伴う剥離現象が現われていることを目視で確認することができた。
図６の（ｂ）は、基材基板の裏面に，互いに垂直である２つの方向に，それぞれ同一ピッチのトレンチを形成したが、横と縦のピッチを異ならせた場合（横ピッチ０．５ｍｍ、縦ピッチ１ｍｍ）である。相変らず基板が反って、ＧａＮ膜の亀裂が確認された。
図６の（ｃ）は、基材基板の裏面に、互いに垂直である２つの方向に、同一ピッチのトレンチを形成したが、横と縦のピッチを同一にした場合（ピッチ０．５ｍｍ）である。（ｂ）に比べて反りが大きく改善されたものの、縁部に反りが確認され、ＧａＮ膜の亀裂が生じたことを確認することができた。
図６の（ｄ）は、基材基板の裏面に、互いに垂直である２つの方向に、トレンチを形成したが、本発明に従って中心部から周辺部にいくほど、ピッチを１０ｍｍ、４ｍｍ、２ｍｍ、１ｍｍと、４段階にわたって狭くした。写真から確認できるように、基板の反りはなく、ＧａＮ膜の亀裂も発生しなかった。
以上のように、本発明を限定された実施例及び図面によって説明したが、本発明は、これに限定されるものでなく、本発明が属する技術分野で通常の知識を持った者によって本発明の技術思想及び特許請求の範囲の均等範囲内で多様な修正及び変形が可能であることは言うまでもない。
本発明の一実施例に従って製造された窒化ガリウム基板の断面図である。 図１に示された窒化ガリウム基板の底面図である。 本発明によって基材基板の裏面に形成されるトレンチの例を示した図面である。 本発明の他の実施例に従って製造された窒化ガリウム基板の断面図である。 本発明のさらに他の実施例に従って製造された窒化ガリウム基板の断面図である。 本発明の実施例及び比較例に従って基材基板の裏面にそれぞれ異なる形態のトレンチを形成して基材基板の表面に窒化ガリウム膜を形成した後、窒化ガリウム膜の亀裂及び基板の反りが生じたか否かを観察した写真である。

Claims (26)

  1. 基材基板と、前記基材基板の表面上に成長された窒化物半導体膜と、を含み、
    前記基材基板の裏面には、第１方向に平行に形成された複数の第１トレンチが形成され、
    前記複数の第１トレンチ間のピッチが、前記基材基板の中心部から周辺部に行くほど徐々に狭くなることを特徴とする窒化物半導体基板。
  2. 前記基材基板の裏面には、前記第１方向と交差する第２方向に平行に形成された複数の第２トレンチがさらに形成され、
    前記複数の第２トレンチ間のピッチが、前記基材基板の中心部から周辺部に行くほど徐々に狭くなることを特徴とする、請求項１に記載の窒化物半導体基板。
  3. 基材基板と、前記基材基板の表面上に成長された窒化物半導体膜と、を含み、
    前記基材基板の裏面には、第１方向に平行に形成された複数の第１トレンチが形成され、
    前記複数の第１トレンチの幅が、前記基材基板の中心部から周辺部に行くほど徐々に広くなることを特徴とする窒化物半導体基板。
  4. 前記基材基板の裏面には前記第１方向と交差する第２方向に平行に形成された複数の第２トレンチがさらに形成され、
    前記複数の第２トレンチの幅が前記基材基板の中心部から周辺部に行くほど徐々に広くなることを特徴とする、請求項３に記載の窒化物半導体基板。
  5. 基材基板と、前記基材基板の表面上に成長された窒化物半導体膜と、を含み、
    前記基材基板の裏面には、第１方向に平行に形成された複数の第１トレンチが形成され、
    前記複数の第１トレンチの深さが、前記基材基板の中心部から周辺部に行くほど徐々に深くなることを特徴とする窒化物半導体基板。
  6. 前記基材基板の裏面には、前記第１方向と交差する第２方向に平行に形成された複数の第２トレンチがさらに形成され、
    前記複数の第２トレンチの深さが、前記基材基板の中心部から周辺部に行くほど徐々に深くなることを特徴とする、請求項５に記載の窒化物半導体基板。
  7. 前記第１方向と第２方向は互いに垂直で交差することを特徴とする、請求項２、請求項４または請求項６に記載の窒化物半導体基板。
  8. 前記基材基板はシリコンからなることを特徴とする、請求項１から請求項６のうちいずれか一項に記載の窒化物半導体基板。
  9. 基材基板の一面に、第１方向に平行な複数の第１トレンチを形成するステップと、
    前記基材基板の前記第１トレンチが形成された面とは反対の面上に、窒化物半導体膜を形成するステップと、を含み、
    前記複数の第１トレンチ間のピッチが、前記基材基板の中心部から周辺部に行くほど徐々に狭くなることを特徴とする、窒化物半導体基板の製造方法。
  10. 前記基材基板の一面に、前記第１方向と交差する第２方向に平行な複数の第２トレンチを形成するステップをさらに含み、
    前記複数の第２トレンチ間のピッチが、前記基材基板の中心部から周辺部に行くほど徐々に狭くなることを特徴とする、請求項９に記載の窒化物半導体基板の製造方法。
  11. 基材基板の一面に、第１方向に平行な複数の第１トレンチを形成するステップと、
    前記基材基板の前記第１トレンチが形成された面とは反対の面上に、窒化物半導体膜を形成するステップと、を含み、
    前記複数の第１トレンチの幅が、前記基材基板の中心部から周辺部に行くほど徐々に広くなることを特徴とする、窒化物半導体基板の製造方法。
  12. 前記基材基板の一面に、前記第１方向と交差する第２方向に平行な複数の第２トレンチを形成するステップをさらに含み、
    前記複数の第２トレンチの幅が前記基材基板の中心部から周辺部に行くほど徐々に広くなることを特徴とする、請求項１１に記載の窒化物半導体基板の製造方法。
  13. 基材基板の一面に、第１方向に平行な複数の第１トレンチを形成するステップと、
    前記基材基板の前記第１トレンチが形成された面とは反対の面上に、窒化物半導体膜を形成するステップと、を含み、
    前記複数の第１トレンチの深さが、前記基材基板の中心部から周辺部に行くほど徐々に深くなることを特徴とする窒化物半導体基板の製造方法。
  14. 前記基材基板の一面に、前記第１方向と交差する第２方向に平行な複数の第２トレンチを形成するステップをさらに含み、
    前記複数の第２トレンチの深さが、前記基材基板の中心部から周辺部に行くほど徐々に深くなることを特徴とする、請求項１３に記載の窒化物半導体基板の製造方法。
  15. 前記第１方向と第２方向は、互いに垂直で交差することを特徴とする、請求項１０、請求項１２または請求項１４に記載の窒化物半導体基板の製造方法。
  16. 前記第１トレンチは、ソーイングホイール（ｓａｗｉｎｇ ｗｈｅｅｌ）を用いて形成されることを特徴とする、請求項９、請求項１１または請求項１３に記載の窒化物半導体基板の製造方法。
  17. 前記第１トレンチは、フォトリソグラフィー法を用いて形成されることを特徴とする、請求項９、請求項１１または請求項１３に記載の窒化物半導体基板の製造方法。
  18. 前記窒化物半導体膜は、ＭＯＣＶＤ法またはＨＶＰＥ法で形成されることを特徴とする、請求項９、請求項１１または請求項１３に記載の窒化物半導体基板の製造方法。
  19. 前記基材基板はシリコンからなることを特徴とする、請求項９、請求項１１または請求項１３に記載の窒化物半導体基板の製造方法。
  20. 前記窒化物半導体膜を形成した後、前記基材基板を除去するステップをさらに含むことを特徴とする、請求項９、請求項１１または請求項１３に記載の窒化物半導体基板の製造方法。
  21. 前記基材基板はシリコンからなり、前記基材基板はウェットエッチング法で除去されることを特徴とする、請求項２０に記載の窒化物半導体基板の製造方法。
  22. 前記第１及び第２トレンチは、ソーイングホイールを用いて形成されることを特徴とする、請求項１０、請求項１２または請求項１４に記載の窒化物半導体基板の製造方法。
  23. 前記第１及び第２トレンチは、フォトリソグラフィー法を用いて形成されることを特徴とする、請求項１０、請求項１２または請求項１４に記載の窒化物半導体基板の製造方法。
  24. 前記窒化物半導体膜は、ＭＯＣＶＤ法またはＨＶＰＥ法で形成されることを特徴とする請求項１０、請求項１２または請求項１４に記載の窒化物半導体基板の製造方法。
  25. 前記窒化物半導体膜を形成した後、前記基材基板を除去するステップをさらに含むことを特徴とする、請求項１０、請求項１２または請求項１４に記載の窒化物半導体基板の製造方法。
  26. 前記基材基板はシリコンからなり、前記基材基板はウェットエッチング法で除去されることを特徴とする、請求項２５に記載の窒化物半導体基板の製造方法。
JP2007323451A 2006-12-18 2007-12-14 窒化物半導体基板及びその製造方法 Expired - Fee Related JP4741572B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2006-0129128 2006-12-18
KR1020060129128A KR100941305B1 (ko) 2006-12-18 2006-12-18 질화물 반도체 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2008150284A true JP2008150284A (ja) 2008-07-03
JP4741572B2 JP4741572B2 (ja) 2011-08-03

Family

ID=39092778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007323451A Expired - Fee Related JP4741572B2 (ja) 2006-12-18 2007-12-14 窒化物半導体基板及びその製造方法

Country Status (6)

Country Link
US (2) US7915698B2 (ja)
EP (1) EP1936668B1 (ja)
JP (1) JP4741572B2 (ja)
KR (1) KR100941305B1 (ja)
CN (1) CN101207174B (ja)
SG (1) SG144121A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017530081A (ja) * 2014-09-11 2017-10-12 シックスポイント マテリアルズ， インコーポレイテッド Ｉｉｉ族窒化物結晶成長用基板及びその製造方法
US10283595B2 (en) 2015-04-10 2019-05-07 Panasonic Corporation Silicon carbide semiconductor substrate used to form semiconductor epitaxial layer thereon

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160076168A1 (en) * 2006-04-07 2016-03-17 Sixpoint Materials, Inc. Substrates for growing group iii nitride crystals and their fabrication method
US8664747B2 (en) * 2008-04-28 2014-03-04 Toshiba Techno Center Inc. Trenched substrate for crystal growth and wafer bonding
US8242008B2 (en) * 2009-05-18 2012-08-14 Micron Technology, Inc. Methods of removing noble metal-containing nanoparticles, methods of forming NAND string gates, and methods of forming integrated circuitry
CN102339798B (zh) * 2010-07-22 2014-11-05 展晶科技(深圳)有限公司 复合式基板、氮化镓基元件及氮化镓基元件的制造方法
US10707082B2 (en) * 2011-07-06 2020-07-07 Asm International N.V. Methods for depositing thin films comprising indium nitride by atomic layer deposition
CN103094443A (zh) * 2011-11-03 2013-05-08 亚威朗光电(中国)有限公司 图形生长衬底
CN103137434B (zh) * 2011-11-23 2016-02-10 上海华虹宏力半导体制造有限公司 硅基GaN薄膜的制造方法
CN103078028A (zh) * 2011-12-09 2013-05-01 光达光电设备科技（嘉兴）有限公司 衬底、衬底的制作方法和使用方法
KR102076519B1 (ko) * 2013-08-19 2020-02-12 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조 방법
US9553126B2 (en) * 2014-05-05 2017-01-24 Omnivision Technologies, Inc. Wafer-level bonding method for camera fabrication
US9362332B1 (en) * 2014-11-14 2016-06-07 Semiconductor Manufacturing International (Shanghai) Corporation Method for semiconductor selective etching and BSI image sensor
CN104681415A (zh) * 2015-03-11 2015-06-03 华进半导体封装先导技术研发中心有限公司 一种超薄硅基板的制作工艺和结构
CN107635453B (zh) * 2015-06-22 2019-07-26 奥林巴斯株式会社 内窥镜用摄像装置
CN105514244A (zh) * 2015-12-15 2016-04-20 天津三安光电有限公司 一种发光二极管结构
JP6862154B2 (ja) * 2016-11-22 2021-04-21 キヤノン株式会社 光学素子、露光装置、および物品の製造方法
KR102562658B1 (ko) * 2017-02-20 2023-08-01 한국전기연구원 반도체 웨이퍼 시닝 방법
FR3071099A1 (fr) * 2017-09-12 2019-03-15 Commissariat A L'energie Atomique Et Aux Energies Alternatives Substrat structure pour la fabrication de composants de puissance
CN107785244A (zh) * 2017-09-27 2018-03-09 厦门三安光电有限公司 一种半导体外延生长方法及其石墨承载盘
CN111082307B (zh) * 2019-12-31 2021-07-06 长春理工大学 一种低应力高导热半导体衬底及其制备方法
CN116799038A (zh) * 2021-06-28 2023-09-22 厦门市三安集成电路有限公司 一种外延结构及其制备方法
CN115527837B (zh) * 2022-09-29 2023-06-02 松山湖材料实验室 氮化铝复合衬底的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07277884A (ja) * 1994-04-05 1995-10-24 Mitsubishi Cable Ind Ltd 半導体用単結晶の製造方法
KR20000066759A (ko) * 1999-04-20 2000-11-15 구자홍 질화갈륨 반도체 레이저 다이오드의 기판 제조방법
JP2004273964A (ja) * 2003-03-12 2004-09-30 Nikko Materials Co Ltd 半導体単結晶の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58138033A (ja) * 1982-02-10 1983-08-16 Toshiba Corp 半導体基板及び半導体装置の製造方法
JP3542491B2 (ja) * 1997-03-17 2004-07-14 キヤノン株式会社 化合物半導体層を有する半導体基板とその作製方法及び該半導体基板に作製された電子デバイス
CA2231625C (en) 1997-03-17 2002-04-02 Canon Kabushiki Kaisha Semiconductor substrate having compound semiconductor layer, process for its production, and electronic device fabricated on semiconductor substrate
US6015979A (en) * 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
US7229499B2 (en) * 2003-08-22 2007-06-12 Matsushita Electric Industrial Co., Ltd. Manufacturing method for semiconductor device, semiconductor device and semiconductor wafer
JP2005298245A (ja) * 2004-04-08 2005-10-27 Kobe Steel Ltd 単結晶基板
JP2005298254A (ja) 2004-04-09 2005-10-27 Hitachi Cable Ltd 化合物半導体単結晶成長用容器及びそれを用いた化合物半導体単結晶の製造方法
KR20060030636A (ko) * 2004-10-06 2006-04-11 주식회사 이츠웰 질화물 반도체 성장용 사파이어 기판과 그 제조 방법.
JP2006179511A (ja) * 2004-12-20 2006-07-06 Sumitomo Electric Ind Ltd 発光装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07277884A (ja) * 1994-04-05 1995-10-24 Mitsubishi Cable Ind Ltd 半導体用単結晶の製造方法
KR20000066759A (ko) * 1999-04-20 2000-11-15 구자홍 질화갈륨 반도체 레이저 다이오드의 기판 제조방법
JP2004273964A (ja) * 2003-03-12 2004-09-30 Nikko Materials Co Ltd 半導体単結晶の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017530081A (ja) * 2014-09-11 2017-10-12 シックスポイント マテリアルズ， インコーポレイテッド Ｉｉｉ族窒化物結晶成長用基板及びその製造方法
US10283595B2 (en) 2015-04-10 2019-05-07 Panasonic Corporation Silicon carbide semiconductor substrate used to form semiconductor epitaxial layer thereon

Also Published As

Publication number Publication date
US20110143525A1 (en) 2011-06-16
KR100941305B1 (ko) 2010-02-11
KR20080056347A (ko) 2008-06-23
EP1936668A3 (en) 2011-10-05
US7915698B2 (en) 2011-03-29
EP1936668B1 (en) 2013-03-27
SG144121A1 (en) 2008-07-29
EP1936668A2 (en) 2008-06-25
US20080142846A1 (en) 2008-06-19
US8138003B2 (en) 2012-03-20
CN101207174A (zh) 2008-06-25
JP4741572B2 (ja) 2011-08-03
CN101207174B (zh) 2010-10-06

Similar Documents

Publication Publication Date Title
JP4741572B2 (ja) 窒化物半導体基板及びその製造方法
JP5328931B2 (ja) 低欠陥密度の自立窒化ガリウム基板の製法およびそれにより製造されたデバイス
JP5371430B2 (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP4691911B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法
JP3821232B2 (ja) エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法
JP2010512301A (ja) 様々な基板上の（Ａｌ，Ｉｎ，Ｇａ，Ｂ）ＮのＭ面および半極性面の結晶成長
JP2005343713A (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
JP2006128626A (ja) 窒化物系半導体装置及びその製造方法
KR102071034B1 (ko) 질화물 기판 제조 방법
JP6212203B2 (ja) 窒化物半導体単結晶基板の製造方法
JP2009102218A (ja) 化合物半導体基板の製造方法
JP3441415B2 (ja) 半導体結晶の製造方法
JP2005306680A (ja) 半導体基板、自立基板及びそれらの製造方法、並びに基板の研磨方法
JP2007246289A (ja) 窒化ガリウム系半導体基板の作製方法
JP5120285B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法
JP5233894B2 (ja) 窒化物半導体自立基板の製造方法
JP2005064336A (ja) Ｉｉｉ族窒化物系化合物半導体基板の製造方法
KR100323710B1 (ko) 질화갈륨 반도체 레이저 기판의 제조방법
JP4233894B2 (ja) 半導体単結晶の製造方法
TWI451480B (zh) 三族氮化物半導體之製造方法
KR100327379B1 (ko) 질화갈륨 반도체 기판 제조 방법
KR101094409B1 (ko) 질화갈륨 단결정 후막의 제조 방법
JP2017530081A (ja) Ｉｉｉ族窒化物結晶成長用基板及びその製造方法
JP2005259896A (ja) 半導体基板及びその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110506

R150 Certificate of patent or registration of utility model

Ref document number: 4741572

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees