CN107785244A - 一种半导体外延生长方法及其石墨承载盘 - Google Patents

一种半导体外延生长方法及其石墨承载盘 Download PDF

Info

Publication number
CN107785244A
CN107785244A CN201710892884.XA CN201710892884A CN107785244A CN 107785244 A CN107785244 A CN 107785244A CN 201710892884 A CN201710892884 A CN 201710892884A CN 107785244 A CN107785244 A CN 107785244A
Authority
CN
China
Prior art keywords
wafer
take
growth method
epitaxial growth
tightening force
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710892884.XA
Other languages
English (en)
Inventor
林科闯
张中英
邓有财
彭伟伦
赖昭序
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Sanan Optoelectronics Technology Co Ltd
Original Assignee
Xiamen Sanan Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Optoelectronics Technology Co Ltd filed Critical Xiamen Sanan Optoelectronics Technology Co Ltd
Priority to CN201710892884.XA priority Critical patent/CN107785244A/zh
Publication of CN107785244A publication Critical patent/CN107785244A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一种半导体外延生长方法，通过沉积法在晶圆上制作外延层，在沉积外延时，对晶圆施加远离晶圆圆心方向的拉紧力，拉紧力方向平行于晶圆表面，用于拉紧晶圆，拉紧力通过拉紧装置施加到晶圆上，保证晶圆的平整性，均匀地沉积外延材料。

Description

一种半导体外延生长方法及其石墨承载盘
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体外延生长方法及其石墨承载盘。
背景技术
半导体外延片是一种广泛应用于各种半导体器件的半导体材料。半导体外延片的翘曲度(WARP)主要是在外延沉积工艺中，外延片中形成的生长热应力使外延片发生塑性形变.在集成电路(VLSI)微米和亚微米线宽的自动化设备中，翘曲严重影响光刻的精确度，甚至使光刻无法进行。减小硅片翘曲度就意味着可进一步减小线宽，提高集成度.改善电路性能。目前控制硅外延片翘曲度的方法主要是通过控制和筛选衬底材料的翘曲度(WARP)来实现，该方法的缺点是1)大大降低了衬底材料的成品率；2)对背面有多晶硅背封的衬底材料，衬底的翘曲度(WARP)数值和外延后的大小并不对应，因此这种筛选方法并不能有效控制外延后的翘曲度(WARP) ;3)对外延后因为翘曲度(WARP)造成的不合格无法返工或修复。
发明内容
为了解决背景技术中关于提升翘曲度的需求，一方面，本发明提供了一种半导体外延生长方法的技术方案：通过沉积法在晶圆上制作外延层，在沉积外延时，对晶圆施加远离晶圆圆心方向的拉紧力，所述拉紧力在平行于晶圆表面，用于拉紧晶圆。
进一步地，所述拉紧力作用在晶圆的边缘。
进一步地，所述拉紧力通过拉紧装置施加到晶圆上。
进一步地，所述拉紧装置包括螺母、卡扣或者弹性部件。
进一步地，所述拉紧装置与晶圆接触的部位跟后续芯片工艺废点位置对应。
进一步地，所述拉紧装置与晶圆为离散接触。
进一步地，所述拉紧装置与晶圆的接触区域为3~9块，所述晶圆跟晶圆的最小间距小于10mm。
另一方面，本发明还提供了一种石墨承载盘，用于外延沉积时承载固定晶圆，具有拉紧装置，用于拉紧晶圆，在晶圆沉积外延时，所述拉紧装置向晶圆施加远离晶圆圆心方向的拉紧力，拉紧力在平行于晶圆表面，用于拉紧晶圆。
进一步地，所述晶圆跟晶圆的最小间距小于10mm。
进一步地，所述拉紧装置与晶圆上表面接触的固定部件为螺母、卡扣或者弹性部件，所述晶圆后续将进行芯片工艺，芯片由于固定晶圆的需要而产生废弃区域，固定部件的分布和所述废弃区域相对应。
进一步地，所述固定部件为离散分布。
进一步地，每个晶圆对应的固定部件为3~9个。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。此外，附图数据是描述概要，不是按比例绘制。
图1 本发明的技术方案示意图；
图2 本发明在未拉紧状态下的石墨承载盘俯视示意图；
图3 本发明在拉紧状态下的，石墨承载盘俯视示意图；
图4~图5 本发明的石墨盘固定装置分布示意图；
图中各标号表示如下： 100、晶圆，110、外延层；200、石墨承载盘，210、螺母，220、弹性部件。
具体实施方式
下面结合示意图对本发明的发光二极管芯片及其制作方法进行详细的描述，在进一步介绍本发明之前，应当理解，由于可以对特定的实施例进行改造，因此，本发明并不限于下述的特定实施例。还应当理解，由于本发明的范围只由所附权利要求限定，因此所采用的实施例只是介绍性的，而不是限制性的。除非另有说明，否则这里所用的所有技术和科学用语与本领域的普通技术人员所普遍理解的意义相同。
实施例1
本实施先提供一种半导体外延生长方法，通过沉积法在晶圆100上制作外延层110，本实施例利用MOCVD金属有机气相沉积设备生长外延层110，在沉积外延时，晶圆100置于石墨承载盘200上，外延材料在晶圆100上堆叠。为了应对生长应力，阻止晶圆100翘曲形变，参看图1~图3，本实施例通过拉紧装置对晶圆100施加远离晶圆圆心方向的拉紧力，拉紧装置包括螺母210、卡扣或者弹性部件220，拉紧力作用在晶圆100边缘，拉紧力方向平行于晶圆100表面，用于拉紧晶圆100，本实施例的拉紧力为摩擦力。
晶圆100在后续芯片制程中，惯常采用PSS湿法蚀刻或者DBR镀膜等工艺，会具有由于晶圆100固定时遮挡造成的废点，拉紧装置与晶圆100接触的部位跟后续芯片工艺废点位置对应，减少晶圆100上的芯片损失。
通过本实施制作的晶圆100，在拉紧状态下沉积外延层110，保证在沉积过程中晶圆100的平整无翘曲，从而实现均匀地在晶圆100上沉积外延材料，因此采用本实施例方法制作出来的外延性能稳定。
参看图4和图5，为提高单次外延工艺生长外延片的数量，在本实施例基础上，进一步优化，通过设计拉紧装置，缩小晶圆100作业时的相互间距，拉紧装置与晶圆100设计为离散型接触，接触区域为3~9块，晶圆100之间的最小间距小于10mm，大幅度提案了单次制程生长晶圆100的数量。
实施例2
参看图2和图3，为了更好地实现本发明的设计目的，本实施例提出了一种石墨承载盘200，用于外延沉积时承载固定晶圆100，具有拉紧装置，用于拉紧晶圆100，在晶圆100沉积外延时，拉紧装置向晶圆100施加远离晶圆100圆心方向的拉紧力，拉紧力在平行于晶圆100表面，用于拉紧晶圆100。拉紧装置包括螺母210、卡扣或者弹性部件220，通过在石墨承载盘孔洞内设置弹性部件200，再利用螺母锁紧跟弹性部件夹持晶圆，对晶圆产生静摩擦力，用于拉紧晶圆。拉紧装置与晶圆上表面接触的固定部件可以为螺母、卡扣或者弹性部件，参看图4和图5，本实施例选择螺母210与晶圆100上表面接触作为固定部件，晶圆100后续将进行芯片工艺，芯片工艺由于固定晶圆100的需要而产生废弃区域，固定部件的分布和所述废弃区域相对应。所述固定部件为离散分布，每个晶圆100对应的固定部件为3~9个。
应当理解的是，上述具体实施方案仅为本发明的部分优选实施例，以上实施例还可以进行各种组合、变形。本发明的范围不限于以上实施例，凡依本发明所做的任何变更，皆属本发明的保护范围之内。

Claims (12)

1.一种半导体外延生长方法，通过沉积法在晶圆上制作外延层，在沉积外延时，对晶圆施加远离晶圆圆心方向的拉紧力，所述拉紧力在平行于晶圆表面，用于拉紧晶圆。
2.根据权利要求1所述的一种半导体外延生长方法，其特征在于：所述拉紧力作用在晶圆的边缘。
3.根据权利要求1所述的一种半导体外延生长方法，其特征在于：所述拉紧力通过拉紧装置施加到晶圆上。
4.根据权利要求3所述的一种半导体外延生长方法，其特征在于：所述拉紧装置包括螺母、卡扣或者弹性部件。
5.根据权利要求3所述的一种半导体外延生长方法，其特征在于：所述拉紧装置与晶圆接触的部位跟后续芯片工艺废点位置对应。
6.根据权利要求3所述的一种半导体外延生长方法，其特征在于：所述拉紧装置与晶圆为离散接触。
7.根据权利要求6所述的一种石墨盘承载盘，其特征在于：所述拉紧装置与晶圆的接触区域为3~9块，所述晶圆跟晶圆的最小间距小于10mm。
8.一种石墨承载盘，用于外延沉积时承载固定晶圆，其特征在于，具有拉紧装置，用于拉紧晶圆，在晶圆沉积外延时，所述拉紧装置向晶圆施加远离晶圆圆心方向的拉紧力，拉紧力在平行于晶圆表面，用于拉紧晶圆。
9.根据权利要求8所述的一种石墨承载盘，其特征在于：所述晶圆跟晶圆的最小间距小于10mm。
10.根据权利要求8所述的一种石墨承载盘，其特征在于：所述拉紧装置与晶圆上表面接触的固定部件为螺母、卡扣或者弹性部件，所述晶圆后续将进行芯片工艺，芯片由于固定晶圆的需要而产生废弃区域，固定部件的分布和所述废弃区域相对应。
11.根据权利要求10所述的一种石墨盘承载盘，其特征在于：所述固定部件为离散分布。
12.根据权利要求10所述的一种石墨盘承载盘，其特征在于：每个晶圆对应的固定部件为3~9个。
CN201710892884.XA 2017-09-27 2017-09-27 一种半导体外延生长方法及其石墨承载盘 Pending CN107785244A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710892884.XA CN107785244A (zh) 2017-09-27 2017-09-27 一种半导体外延生长方法及其石墨承载盘

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710892884.XA CN107785244A (zh) 2017-09-27 2017-09-27 一种半导体外延生长方法及其石墨承载盘

Publications (1)

Publication Number Publication Date
CN107785244A true CN107785244A (zh) 2018-03-09

Family

ID=61434121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710892884.XA Pending CN107785244A (zh) 2017-09-27 2017-09-27 一种半导体外延生长方法及其石墨承载盘

Country Status (1)

Country Link
CN (1) CN107785244A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878347A (zh) * 2018-07-03 2018-11-23 宁波江丰电子材料股份有限公司 一种不锈钢晶片载体及其制备方法
CN109003884A (zh) * 2018-07-04 2018-12-14 上海晶盟硅材料有限公司 无背面硅单晶的外延片的制备方法、外延片和半导体器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207174A (zh) * 2006-12-18 2008-06-25 斯尔瑞恩公司 氮化物半导体衬底及其制造方法
JP2008147508A (ja) * 2006-12-12 2008-06-26 Mitsubishi Electric Corp 基板処理装置、電子機器の製造方法、及び前記基板処理装置を用いて製造された電子機器
CN102543678A (zh) * 2010-12-22 2012-07-04 索泰克公司 用于使基片裂开的工艺
CN205081103U (zh) * 2015-11-17 2016-03-09 新奥光伏能源有限公司 一种用于放置片状元件的托盘
CN206432250U (zh) * 2017-01-19 2017-08-22 厦门三安光电有限公司 一种dbr卡环

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147508A (ja) * 2006-12-12 2008-06-26 Mitsubishi Electric Corp 基板処理装置、電子機器の製造方法、及び前記基板処理装置を用いて製造された電子機器
CN101207174A (zh) * 2006-12-18 2008-06-25 斯尔瑞恩公司 氮化物半导体衬底及其制造方法
CN102543678A (zh) * 2010-12-22 2012-07-04 索泰克公司 用于使基片裂开的工艺
CN205081103U (zh) * 2015-11-17 2016-03-09 新奥光伏能源有限公司 一种用于放置片状元件的托盘
CN206432250U (zh) * 2017-01-19 2017-08-22 厦门三安光电有限公司 一种dbr卡环

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878347A (zh) * 2018-07-03 2018-11-23 宁波江丰电子材料股份有限公司 一种不锈钢晶片载体及其制备方法
CN108878347B (zh) * 2018-07-03 2020-11-27 宁波江丰电子材料股份有限公司 一种不锈钢晶片载体及其制备方法
CN109003884A (zh) * 2018-07-04 2018-12-14 上海晶盟硅材料有限公司 无背面硅单晶的外延片的制备方法、外延片和半导体器件

Similar Documents

Publication Publication Date Title
US9196483B1 (en) Carrier channel with element concentration gradient distribution and fabrication method thereof
US8283672B2 (en) Semiconductor devices having gallium nitride epilayers on diamond substrates
CN103985628A (zh) 用于晶片转移的方法
CN103985796A (zh) 电子器件
CN110223918A (zh) 一种孔径式复合衬底氮化镓器件及其制备方法
CN108183065A (zh) 一种消除晶圆翘曲的方法及复合衬底
CN108172556B (zh) 基于原子键合的片内微流散热氮化镓晶体管及其制造方法
CN102925969B (zh) 图形化的SiC衬底
US9012912B2 (en) Wafers, panels, semiconductor devices, and glass treatment methods
CN107785244A (zh) 一种半导体外延生长方法及其石墨承载盘
CN105448845B (zh) 三层混合晶向绝缘体上半导体结构及其制作方法
CN109065449A (zh) 外延结构的减薄方法
CN105810615A (zh) 通过晶振实现对刻蚀样品原位刻蚀监控的方法及系统
Verma et al. Fluidic self-assembly of silicon microstructures
CN106784197A (zh) 一种图案化衬底及其制作方法和利用其制作外延膜的方法
US10056453B2 (en) Semiconductor wafers with reduced bow and warpage
CN109461656A (zh) 半导体器件制造方法
CN107112329B (zh) 具有背侧应变拓扑结构的绝缘体上覆半导体
CN106887495B (zh) 发光二极管的外延片及其制作方法
Matsubara et al. Plasma dicing technology
US11450747B2 (en) Semiconductor structure with an epitaxial layer
Tyagi et al. The influence of As and Ga prelayers on the metal-organic chemical vapor deposition of GaAs/Ge
CN104867965A (zh) 图形化衬底及其制备方法
CN111383914B (zh) 异质键合结构翘曲度的调节方法及后处理方法
TW202119473A (zh) 用於移轉微半導體結構之方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180309