CN103985628A - 用于晶片转移的方法 - Google Patents

用于晶片转移的方法 Download PDF

Info

Publication number
CN103985628A
CN103985628A CN201410088505.8A CN201410088505A CN103985628A CN 103985628 A CN103985628 A CN 103985628A CN 201410088505 A CN201410088505 A CN 201410088505A CN 103985628 A CN103985628 A CN 103985628A
Authority
CN
China
Prior art keywords
layer
sic
extension layer
substrate
graphene
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410088505.8A
Other languages
English (en)
Other versions
CN103985628B (zh
Inventor
C·巴伊拉姆
J·O·初
C·蒂米特拉克普洛斯
金志焕
朴弘植
D·K·萨达那
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN103985628A publication Critical patent/CN103985628A/zh
Application granted granted Critical
Publication of CN103985628B publication Critical patent/CN103985628B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02485—Other chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种用于晶片转移的方法。一种用于晶片转移方法包括在单晶SiC衬底上形成扩展层，该扩展层包括石墨烯。包括一个或多个层的半导体层形成在该晶体SiC层上并且该半导体层与该晶体SiC层晶格匹配。该半导体层被转移至处理衬底，以及该扩展层被分裂以移除该单晶SiC衬底。

Description

用于晶片转移的方法
相关申请数据
本申请涉及共同受让的申请序列号为(TDB)(律师案号YOR920120995US1(163-609))，其被同时提交并通过引用结合到这里。
技术领域
本发明涉及半导体处理，更具体地涉及使用晶片转移来形成III族氮化物电子器件的制造工艺和器件结构。
背景技术
III族氮化物材料是一类特有的半导体材料族，其能被使用在广泛应用中，包括，例如，光电子、光伏电子和发光领域。III族氮化物材料是氮和至少一种III族元素的化合物，即，铝(Al)，镓(Ga)和铟(In)。一些常见的镓的氮化物示意性的示例是GaN、GaAlN和GaAlInN。通过改变III族氮化物材料中Al、Ga和/或In的成分，III族氮化物材料可沿电磁光谱调整；大体从210nm到1770nm。该光谱包括可见光发光二极管(LED)，这是超过100亿美元的工业并被预测以两位数的年增长率。这种对LED需求的持续增长使得基于III族氮化物的半导体器件的生长和制造的蓬勃发展。
发光二极管(LED)是传统灯泡的高能效替代品。LED典型的是形成在衬底上并封装在芯片中。传统的衬底(如蓝宝石)的价格是高的，这导致LED芯片的价格增加。这种衬底不可重复使用。LED包括形成在衬底的同一侧上形成的前侧接触和后侧接触。不导电的衬底防止后侧接触布置，这导致所有的接触都形成在LED的一侧。这种并排(side-to-side)接触布置会导致电流群集效应，降低载流子注入。
此外，传统蓝宝石衬底的热导率为约42W/m-k。蓝宝石衬底提供了边缘(marginal)热管理和导致更高的结温。这导致器件特性和寿命的降低。
对于其他衬底，例如InGaN的折射率(nGaN)为2.5，临界角(θC)约为23°，光提取效率期望值仅为4％，假设在LED结构中存在一个光逸出锥。这导致外量子效率降低，这因为产出光不能有效耦合出射。
发明内容
一种电子装置包括扩展层和形成在扩展层上并与之接触的第一接触层。第一接触层由导热晶体材料形成，该导热晶体材料具有高于或等于有源层材料的热导率的热导率。有源层包括一种或多种III族氮化物层。第二接触层形成在有源层上，其中有源层垂直没置在第一和第二接触层之间，以形成垂直薄膜叠层。
另一电子装置包括二维材料扩展层，其具有1-5个单层(monolayer)的厚度。第一接触层形成在扩展层上并与之接触，用SiC晶体材料形成。有源层包括具有多个III族氮化物周期结构的多量子阱(MQW)结构，该多量子阱结构具有小于约100nm的总厚度。第二接触层形成在有源层上，其中有源层垂直设置在第一和第二接触层之间，以形成垂直发光二极管(LED)。
一种无衬底电子装置包括第一接触层，其用导热SiC晶体材料形成，该导热SiC晶体材料具有高于或等于有源层材料的热导率的热导率。有源层包括一个或多个III族氮化物层，且第二接触层形成在有源层上，其中有源层垂直没置在第一和第二接触层之间，以形成垂直薄膜叠层。
一种晶片转移方法，包括在单晶衬底上形成扩展层，扩展层包括具有在两个维度上的强键和第三维度上的弱键的材料；在扩展层上生长成晶体层；在晶体层上形成一个或多个III族氮化物层；将在一个或多个III族氮化物层晶片接合至处理衬底；以及并沿着弱键分裂该扩展层以去除该单晶衬底。
另一用于晶片转移以形成电子装置的方法，包括在单晶衬底上形成扩展层；在扩展层上生长晶体层以形成第一接触层；在该晶体层上形成包括一层或多层III族氮化物层的有源层；在有源层上形成第二接触层，其中该有源层垂直设置在第一和第二接触层之间；将第二接触层晶片接合至处理衬底；以及分裂该扩展层以去除该单晶衬底。
一种用于晶片转移以形成发光二极管的方法，包括在单晶SiC衬底上形成扩展层，其包括一到五个石墨烯的单层；生长晶体SiC层以形成第一接触层；在晶体SiC层上形成包括一层或多层的GaN层的有源层；在有源层上形成第二接触层，其中该有源层垂直设置在第一和第二接触层之间；将该第二接触层晶片接合至处理衬底；以及分裂该扩展层以去除该单晶SiC衬底。
另一种用于晶片转移的方法，包括在单晶衬底上形成扩展层，该扩展层包括具有两个维度上的强键和第三维度上的弱键的材料，该扩展层被延展以与单晶衬底晶格匹配；在扩展层上生长晶体层；在该晶体层上形成一层或多层的半导体层；转移该一层或多层的半导体层至处理衬底；以及沿弱键分裂该扩展层以去除该单晶衬底。
又一种用于晶片转移的方法，包括在单晶SiC衬底上形成扩展层，其包括石墨烯；形成包括与晶体SiC层晶格匹配的一层或多层的半导体层；转移该半导体层至处理衬底；以及分裂该扩展层以去除单晶SiC衬底。
根据以下对示例性实施例的详细描述(其与附图相结合地阅读)，这些以及其他的特点和优点将是显而易见的。
附图说明
结合附图，本公开在以下优选实施例中的描述中提供细节其中：
图1是根据本发明的原理的具有形成在单晶衬底和晶体材料之间的扩展层的结构的横截面图；
图2是根据本发明的原理的接合至处理衬底并在扩展层处分离的图1的晶片结构的横截面图；
图3A-3E显示根据一个实施例的用于提供无应力GaN层的方法步骤；
图4是根据一个示例性实施例的具有SiC和石墨烯层的发光二极管结构的横截面图；
图5是根据一个示例性的实施例的具有附加接触层的图4的发光二极管结构的横截面图；
图6是根据另一示例性实施例的具有SiC和石墨烯层的发光二极管结构的横截面图；
图7是根据一个示例性实施例的具有附加接触层的图6的发光二极管结构的横截面图；
图8是根据本发明的原理的具有形成在晶体材料之间用于减小应力的缓冲层的结构的横截面图。
图9A是根据本发明的原理的具有垂直结构并包括背反射器的LED的横截面图。
图9B是根据现有技术的分离接触结构的横截面图。
图10是根据一个示例性实施例的显示反射接触和粗糙表面的LED结构横截面图；以及
图11是根据示例性实施例的示出了制造LED的方法的方块/流程图。
具体实施方式
根据本发明原理，一种先进的方法被提供以制造半导体器件，如发光二极管(LED)，其旨在解决传统方法和器件的不足。在特别有效的实施例中，衬底材料和它们的处理被改变。SiC衬底包括可被从SiC衬底(不像蓝宝石或硅)去除的LED外延层或有源层。因而，衬底能被重复使用。由于LED外延层能独立存在(不需要基础衬底)，两个接触(即，顶和背接触)能被布置在外延层的相对的侧面，从而能优化电流注入和性能。这进一步使得垂直LED(VLED)集成体优于横向LED的形成。VLED具有更佳的能量输出。
去除热传导差的衬底(即蓝宝石或硅)能使得更高的热导率(如SiC层和/或AlN基片)来作为热转移层至热沉来降低结温。在衬底被去除后，诸如表面粗化或光子晶体使用的光提取技术能被更容易地实施。在一个实施例中，该外延或有源层材料可包括GaN，与蓝宝石相比，由于硬度更低它更易于被构图。硅可吸收可见光，举例来说，产生光的一半将被硅吸收，SiC对于可见光是透明的。其他的优点、结构和方法将被描述以获得根据本发明原理的进一步的这些和其它示意性目的。
可以理解的是，本发明将关于给定的示例性结构被描述；然而，其他构造、结构、衬底材料和工艺特征以及步骤可在本发明的范围内调整。
同样可理解的是，当元件诸如层、区域或衬底被称为“在另一个元件上或之上”时，这可以是直接在另一元件上或存在中间元件。相反，当元件被称为“直接在另一元件上或之上”时，则不存在中间元件。也可理解的是，当元件被称为与另一元件“连接”或“耦合”时，可以是直接连接或耦合到另一元件，或可存在中间元件。相反，当元件被称为与另一元件“直接连接”或“直接耦合”时，则没有中间元件。
集成电路芯片或光子器件的设计可以图形计算机编程语言没计，并存储在计算机存储介质中(如磁盘、磁带，物理硬盘或虚拟硬盘如网络接入存储器)。如果设计者不制造芯片或用光刻掩模制造芯片，设计者可通过物理方法直接地或间接地传送最终没计(如通过提供存储有设计的存储介质的拷贝)或电子方式(如通过互联网)到实体。该存储的设计然后转换成适宜的格式(如GDSII)用于光刻掩模的制造，这典型地包括该被讨论的芯片设计的多个副本，它们被形成在晶片上。该光刻掩模被用来定义晶片的区域(和/或其上的层)以被蚀刻或被其他处理。
上述方法在此可被用来制造集成电路芯片或光子器件。该产生的集成电路芯片或光子器件能通过制造者以原料晶片形式(这就是，具有多个未封装芯片的单晶片)，作为裸芯片，或以封装形式分发。在后一种情况下，该芯片安装在单芯片封装中(例如，塑料载体，具有附着到母板或其他更高级载体的引线)或安装在多芯片封装中(例如，具有任一或两个表面互连或掩埋互连的陶瓷载体)。在任何情况下，该芯片或器件然后与其他芯片、分立电路元件、和/或其他信号处理器件集成在一起，作为(a)诸如母板、光源等等的中间产品或(b)终端产品的一部分。这些终端产品可以是包括集成电路芯片的任何产品，范围从玩具和其他低端应用到具有显示器、键盘或其他输入装置以及中央处理器的先进计算机产品或包括发光二极管或其他电子器件的任意装置。
应当能被理解的是，材料化合物关于列出的元素描述，例如，InGaN、AlGaN、InGaAs或SiC。这些化合物包括化合物中的元素的不同比例，例如，InGaAs包括InxGayAs1-x-y，其中x，y小于或等于1，或SiC包括SixC1-x其中x小于或等于1，等等。此外，其他元素可包括在该化合物中，诸如，AlInGaAs，并根据本发明的原理实现功能。具有附加元素的化合物称为合金。
本实施例可以是光子器件或电路的一部分，并且本文描述的电路可以是用作集成电路芯片、印刷布线板、显示装置、应用、发光器件等等的设计的一部分。
在说明书中提及的本发明原理的“一个实施例”或“实施例”以及其它变化例，意味着关于实施例描述的特定特征、结构、特性等等包括在本原理的至少一个实施例中。由此，短语“在一个实施例中”或“在实施例中”的出现以及在说明书的各位置中出现的任何其他变体不必都参考相同的实施例。
可以理解，例如在“A/B”、“A和/或B”以及“A和B中的至少一个”的情况下的下列“/”、“和/或”以及“中的至少一个”的使用，旨在包括下列，指仅选择第一个列出的选项(A)，或仅选择第二个列出的选项(B)，或包括两个选项(A和B)的选择。作为进一步的实例，在“A、B和/或C”以及“A、B和C中的至少一个”的情况中，这样的短语意思是指包括仅选择第一列出选项(A)，或仅选择第二列出选项(B)，或仅选择第三列出选项(C)，或仅选择第一和第二列出选项(A和B)，或仅选择第一和第三列出选项(A和C)，或仅选择第二和第三列出选项(B和C)，或选择所有的三个列出选项(A和B和C)。对于列出的项目，这些可被扩展，对于本领域或相关领域普通技术人员是显而易见的。
现在参照图形，其中类似的标号表示相同或相似的元件并且初始于图1，示例性示出了结构10，该结构10用于执行根据示例性实施例的用于形成电子器件的剥离工艺。该结构10包括单晶衬底12。在一个实施例中，该单晶衬底12可包括任意的衬底材料。SiC或其合金，由此可被解释性描述为衬底12。扩展或分离层14形成在该衬底12上。
该扩展层14优选包括二维(2D)材料-两个维度上的强键和第三维度的弱键。2D材料可包括垂直于层的弱范德华力(弱垂直键)，以便该材料沿原子层或阶层(strata)方向容易地分离(如，沿2D方向的强度)。这样的2D材料被用作夹层以有助于随后生长的半导体膜的层转移。
尽管任意衬底都能用作基础衬底12，基础衬底12应能够提供籽晶位置以供单晶沉积(例如，单晶石墨烯沉积)。该扩展层14可被沉积(外延生长)在衬底12上。该扩展层14可包括石墨烯，或其他2D材料，如MoS2或WS2。
在一个特别有用的实施例中，石墨烯被用作扩展层14并且可通过在SiC晶片(衬底12)的(0001)面的热分解形成。Si从SiC表面去除后导致在SiC表面形成石墨烯。在另一实施例中，外延碳单层(monolayer)沉积可用来在SiC衬底12的表面上形成石墨烯。
在一个实施例中，石墨烯通过加热SiC衬底到大于1000摄氏度使得Si从衬底蒸发留下单晶碳的单层(其是石墨烯)而形成。与SiC衬底(12)晶格匹配的任意单晶材料，(如，石墨烯与SiC衬底晶格匹配很好)，能在石墨烯顶上生长。
外延石墨烯可以在感应加热石墨接受器内的半绝缘4H-或6H-(0001)SiC晶片表面上生长，其中感应加热石墨接受器位于抽真空腔室中(如不锈钢真空腔或石英管炉)使用包括表面制备步骤的多步骤工艺。例如，这些步骤可包括进行退火，条件为810℃下10分钟和1140℃下7分钟，在He中的20％乙硅烷的流动下进行，或在H2气体中大约为1600℃的温度下退火。然后，采用石墨烯化步骤，条件为1450-1620摄氏度在Ar流动下，腔室压力从3.5毫托到900毫托，持续5分钟到2小时。其他工艺参数同样可预期。
石墨烯是原子级平滑的，并且当应用到衬底12上时，希望小的厚度。在一个实施例中，石墨烯扩展层14的厚度优选为一个单层，尽管1-5个单层也可接受。在有用的实施例中，优选没有残留的石墨烯，但实际仅有少数石墨烯单层可被使用，这取决于需要洁净地分离石墨烯以生产前述的晶片分裂。每个单层石墨烯吸收大约3％的可见光-对于最高的光提取；更少的吸收更佳。然而，石墨烯是“完美的”导体，从而有助于空穴(p型载流子)注入的电流扩散。因此，单层是期望的。
外延生长层16可形成在该扩展层14上(如，石墨烯)。该层16可包括SiC，但优选的材料的热导率高于有源层(外延层)材料(如GaN)的热导率，以用于后面制造的电子器件。
在2D材料上形成3D材料(衬底晶格)是一个困难的任务，这是由于3D材料在2D材料上会趋于形成团簇，这是因为弱的衬底覆层相互作用(如Volmer-Weber生长模式)(参见如W.Jaegermann，C.Pettenkofer，和B.A.Parkinson，Phys.Rev.B42，7487(1990))。根据本发明原理，考虑到SiC的晶格常数(a(SiC)＝3.1埃)与GaN的晶格常数(a(GaN)＝3.2埃)接近但不相同，并且与自支撑石墨烯的晶格常数(a(石墨烯)＝2.5埃)不接近，SiC和GaN与自支撑石墨烯具有大的晶格失配。然而，如果石墨烯(14)形成在SiC衬底(12)上，石墨烯因应变而具有与SiC衬底相同的晶格常数。从而，SiC沉积在石墨烯/SiC衬底上不会带来晶格失配。
在这些情况中，通过使衬底12与遵守在其上生长2D材料的衬底的2D材料匹配，使得半导体衬底18生长为匹配衬底12，而较少关注插入的2D材料(如石墨烯)。在上述例子中，GaN或其他材料(18)(如GaN、GaAlN、GaAlInN等等)能沉积在SiC(12)上，这更容易，因为和3D材料在2D材料上生长相比3D材料能够有效生长在3D材料上。换言之，石墨烯扩展层14的晶格形成在SiC衬底12上，其能够提供石墨烯的更大晶格，所以其能更好地匹配光电子或其他半导体材料。此外，薄SiC层(16)可选地外延生长在石墨烯上，和在SiC衬底之上，作为缓冲层以能更容易地保征衬底18(在3D材料上的3D)外延生长。
当在石墨烯扩展层14上使用GaN时，优选使用缓冲层16(如外延SiC)。该SiC层16也作为扩散缓冲层因为GaN直接在石墨烯层上会导致石墨烯氮化。因此在SiC衬底12上的石墨烯14上的SiC层16是一个特别有用的在SiC膜上制造用于GaN沉积的模板的实施例。在SiC衬底(12)上的石墨烯(14)上的SiC外延(层16)与在SiC衬底上处延生长SiC膜同样容易，因为石墨烯晶格与SiC衬底晶格类似，这导致在SiC衬底12上的石墨烯应变较小。
层16的厚度应当至少为1单层后，以能够外延再生长附加层。在一个实施例中，层16形成在层14上的外延生长的接触层。外延层生长(层16)在扩展层14上是可选的。任何半导体18，如SiGe、III族氮化物(GaN、InN、AlN等等)，III族砷化物，III族磷化物等等，只要晶格常数匹配就能在石墨烯层14上生长。
附加层或多个层18可包括GaN或其他衬底材料。GaN可作为缓冲层也作为电子结构的接触层。应可理解的是，如果采用层16，其可包括高掺杂层，比如，p-SiC。可选地，该层16(p-SiC)的材料可用p-GaN替换，或者第二接触层可用p-GaN形成。层18显示为体以做简化，但也可包括有源层、接触层、阻挡层，等等，下面将对示例性结构做更为具体的表述。
参考图2，处理衬底20可被附着到层18。处理衬底20可包括任意适合的材料和包括挠性材料。接下来，裂开工艺被采用以分裂或展开该扩展层14以从层16(和/或层18)分开该单晶衬底12。该单晶衬底12可再使用于其他步骤或用于生长附加层(层16或层18)用于其他器件。该裂开工艺包括通过机械力的层分裂(如剥脱、智能切割等等)。采用这种方式，层18能自衬底12被剥离。通过施加应力，石墨烯14和/或该半导体衬底18从衬底(SiC)12分开，因为石墨烯与SiC是弱接合的。SiC上的石墨烯能作为籽晶用于任意外延材料，以及在石墨烯顶上形成的外延层使用处理衬底20转移。该层18可用来形成电子器件，比如LED、晶体管、光电器件、光学器件等等，下面将进行更具体的描述。
参考图3A，另一实施例显示的步骤能实现无缺陷III族氮化物材料以用来形成LED。开始于单晶衬底12，在衬底12上形成扩展层14。超薄应变GaN(未弛豫)层22(或其他材料)形成在扩展层14上。软衬底24形成在该层22上。该软衬底22可包括用来保护层22的带或箔。在图3B中该扩展层14被分裂以剥离该层22。在图3C中，该扩展层14(如石墨烯)用O2等离子体蚀刻以去除该扩展层14。该软衬底24用化学溶液去除。衬底12和扩展层14的去除能弛豫超薄层22的应力。在图3D中，该弛豫超薄层22用粘结或其他接合技术安装在高温衬底26上。该弛豫超薄层22现在用于外延生长厚的GaN膜28，该膜在图3E中是无缺陷的。该膜可被接合至其他层以形成下面所描述的结构。应当可理解的是，根据本发明原理，上面所描述的关于图1、2和3A-3E的技术可包括附加层用来形成电子器件，比如LED、晶体管、光子器件等等。
下面的描述包括几个结构，可用来剥离和无缺陷衬底工艺，以形成电子器件结构。这些结构可用晶片转移工艺和外延生长工艺的结合来形成。根据本发明原理，该结构采用更高的热导率材料，利用以垂直柱层叠的薄膜，并且不用基础衬底(其可用作导电沟道)。在特别有益的实施例中，SiC和GaN层一起使用。这些材料具有较小的晶格失配(SiC和GaN晶格常数更接近)。更接近的晶格常数能提高性能和可靠性，与在厚衬底上的GaN相比在GaN薄膜中具有最小的位错密度，厚衬底比如是蓝宝石。由于SiC和GaN的热膨胀系数比常规的材料(如蓝宝石衬底)更接近，SiC和GaN之间具有较小的晶片弯曲失配。SiC和GaN具有改善的均匀性并具有更大的晶片直径。这都是晶片转移工艺所要考虑的。
根据本发明原理，能够在SiC材料间使用石墨烯扩展层去除基础衬底(衬底释放)。这使得费用降低，通过被接触形成而获得更好的载流子注入，通过配置反射器提高光提取，由于直接接合而改善热管理。由于SiC的宽带隙在LED中获得更高的光提取(没有光被再吸收)。该SiC单衬底可再次利用，这降低了费用。为了简明，此处描述的这些结构和工艺涉及LED器件；但是，本发明原理可应用于其他任意电子器件，特别是对于那些使用困难工艺的III族氮化物材料是器件。
根据本发明原理，对于使用GaN材料的LED衬底的电子拥塞问题可通过采用垂直层叠薄膜解决。对于LED或类似器件这种结构也能提高载流子注入并获得更好的光产生均匀性。背接触构图和增加背反射器成为可能并更容易(如进一步提高光提取)。根据本发明原理，该结构增加了LED产量和密度。由于该薄膜没计和取向，以及使用了高热导率材料，如SiC，从而实现更好的热管理。此外，通过允许选择外延层(有源层)的向上或向下接合，该无衬底叠层使得管芯接合更容易。由于没有基础衬底处延层的使用是可逆的。此外，挠性LED阵列或器件以及透明的或更透明的LED装置(视觉上是不可见的，由于材料的选择，如使用SiC)被提供。
参考图4，第一结构100包括被剥离了单晶衬底的扩展层14。该扩展层14可包括1-2个石墨烯单层。p-SiC接触层102(图1中层16)形成在扩展层14上。该接触层可包括厚度为0.3-300nm的p掺杂SiC。
接触层102是在扩展层14(如石墨烯)上的外延生长层。该层102可包括SiC。层102应该是外延再生长的至少1个单层的厚度。由于SiC具有高的热导率，整个的p接触能由p-SiC组成。在该情况中层102应具有高的掺杂水平大约为0.5×1018cm-3到大约5×1018cm-3。
阻挡层104形成在接触层102上。对于LED设计，该阻挡层104可包括10-100nm的p掺杂AlGaInN。该p型电流阻挡层104包括Al和In成分，这取决于发射波长(有源层设计)，因为需要足够的导带偏移以用于适当的电子阻挡。层104可仅包括AlGaN，其中Al为20％，厚度约为25nm。
有源层106形成在阻挡层104上。该有源层106包括由GaN/InGaN/GaN多层组成的有源叠层，总厚度在2到100nm之间。这种多量子阱(MQW)结构可是2-5nm厚/1-4nm厚/2-5nm厚(对于GaN/InGaN/GaN)每个GaN/InGaN周期厚度大约为3-9nm。通常，用作较高功率器件时多周期为3到8个周期(层组)是常见的，这使得有源层厚度大约为100nm。另一接触层108形成在有源层106上。该接触层108可包括n掺杂的GaN。该层是n接触层。大约500nm厚但可制成任意的厚度，如更薄的，这需要具有更高的掺杂浓度。这取决于应用，更薄者能获得更高的光提取。
参考图5，另一个结构200包括与结构100同样的层，带有附加的第二p接触层202。在一个实施例中，p接触层202外延生长在层102上。层202可包括GaN。GaN可用作缓冲层以及接触层。应可理解的是，如果高掺杂p-SiC用作层102，层202则可不需要。作为替代，层102(p-SiC)的材料能用p-GaN替换。接触层202包括p掺杂的厚度在100-1000nm之间的GaN层。
参考图6，另一个结构300包括翻转的来自结构100的p和n接触。提供的扩展层14可包括原子平滑的1-2个石墨烯单层。n接触层302可包括生长在扩展层14(如石墨烯)上的n-SiC。由于SiC具有更高的热导率，整个的n接触可由n-SiC组成。该掺杂应较高，如在0.5到5×1018cm-3。n-SiC能被替代或采用n-GaN(参见结构400，图7)。该GaN能作为缓冲层也能作为接触层。有源层304可包括多量子阱(MQW)结构，其包括交替的GaN和InGaN层。该有源层304由GaN/InGaN/GaN叠层组成。该结构可为2-5nm厚/1-4nm厚/2-5nm厚，每个GaN/InGaN/GaN周期总厚度大约3-9nm。通常，多周期用在更高功率器件，如3到8个周期是常见的，这使有源层304厚度为100nm厚。
电流阻挡层306可包括p掺杂AlGaInN。其中的Al和In成分取决于发射波长(有源层设计)，由于需要足够的导带偏移以用于适当的电子阻挡。AlGaN可用作该阻挡层304，其中Al为20％，厚度约为25nm。P接触层308可包括p-GaN。该层308是p接触层且可为大约500nm厚，但可以制成任意厚度。如果更薄，则需更更高掺杂。取块于应用，更薄的层能获得更高的光提取。
参考图7，另一个结构400包括与结构300相同的层，具有附加的第二n接触层402。在一个实施例中，n接触层402外延生长在层302上。层402可包括n掺杂GaN。GaN能作为缓冲层也能作为接触层。应当理解的是，如果高掺杂n-SiC用作层302，层402则不是必需的。作为替代，层302的材料(n-SiC)能用n-GaN替换。接触层402包括n掺杂的厚度在约100-1000nm之间的GaN层。
此外根据本发明原理使用的材料，新的结构用来降低电荷载流子拥塞。如，在常规LED中，顶接触和背接触都是在衬底上彼此邻近地横向向形成，并且电荷流过顶和背接触之间以及在该两接触之间(横向注入)横向流过。根据本发明原理，顶和背接触是垂直对准的，因此，电荷是直接注入的。采用直接注入比横向注入能解决或显著缓解电子拥塞问题。
参考图8，关于半导体晶片的尺度，商用SiC晶片直径为4英寸。使用300mm直径的SiC晶片(与硅晶片尺寸类以)来进行上述工艺更适用于硅晶片工艺技术，这有其优越性。为此，可采用在外延生长SiC层上(如在上述结构的基于SiC和GaN的层之间)的设计的缓冲层450。300mm SiC晶片可用作单晶衬底452(参见同养的衬底12)，以正确的应变工程处理。与Si相比(目前在300mm晶片上生长的)，GaN具有与SiC的较低的热膨胀系数(TEC)失配。该涉及的缓冲层450可由AlGaN和/或GaN组成，且厚度为大约1-3微米，处于外延生长SiC层454和GaN有源结构456之间。取决于该结构，该缓冲层456为n型或p型，并包括与石墨烯层14之后生长的外延SiC层454同样的掺杂。
通过使用图8的示例性技术，300mm的SiC和/或GaN(或其他半导体材料)可被形成。这种方法可用来提供任意尺寸的晶片来加快或简化工艺过程。
参考图9A，根据示意性实施例的LED结构500被示出。LED结构500包括背接触502和顶接触504，设置成垂直柱状配置。该配置可改善载流子注入，随电流密度增加的更均匀的光产生，以及保持光分布均匀性。该背接触502能被构图而不会妨碍前接触504，这是由于该接触是在该结构的相对侧(无衬底)。
此外，背反射器506可被加设于背表面以增加光输出。例如，背反射器可包括基于钝化层(如SiO2/TiO2)的布拉格光反射器(也就是提高光提取)。该结构500进一步增加LED产量/密度，这是通过允许降低接触空间实现的，因为顶接触502和背接触504在同一垂直面而不是水平平面中对准。示出的其他层包括有源层508、阻挡层510以及扩展层512。注意，该阻挡层510可被去除，这取决于其他层的掺杂。
参考图9B，与图9A相比，常规方法显示在衬底524上彼此邻近的顶接触520和背接触522。该接触520和522之间的载流子流横向通过该衬底(箭头“A”)。这导致许多缺点，包括电荷拥塞等。
参考图10，光提取的改善可根据示例性LED结构600实现。对于InGaN发光二极管，在nGaN为2.5，θC为大约23°时，光提取效率预期仅为4％，假设在LED结构中有一个光逸出锥。为了提高LED中的光提取，可采用许多方法包括制造具有构图的蓝宝石衬底的LED、具有粗化顶表面的LED、具有纹理化p-GaN层的LED、具有光子晶体结构的LED，等等。由于硅吸收可见光，优选从LED器件中去除硅。
结构600包括薄膜倒装芯片结构，具有n掺杂GaN有源层602，在衬底602的底切部分具有反射n接触604。衬底602包括粗化顶表面606。p-GaN层608具有在其上形成的反射p接触(p-GaN)610。该反射接触604和610向上反射产生的光612并且该粗化表面606引导和漫射所产生的光。
由于LED的寿命极大地取决于结温，对于LED器件热管理成为重要关注点。两端点间的温度差由下式得出：
T 2 - T 1 = q × L k × A
其中k是热导率，q是通过材料转移的热量，L是与热流平行的材料的有效厚度，以及A是热通路的有效面积。
典型的高功率LED的结温范围在75-125℃之间。更高的热导率、更大的表面积、以及更薄的材料对于大多数改善热管理是最好的选择。根据本发明原理，通过开发材料特性和尺度以减小热积蓄并且包括从结离开的热流可获得更低的结温。例如，通过使用SiC和石墨烯，可比常规结构获得更高的热导率。
在横向LED中电流拥塞对于载流子流动和热转移的效率低有很大作用。横向LED能被设想为两个邻近的“平台”并且电流需要流经两个平台之间的衬底。电流密度方程为：
J ( x ) = J ( 0 ) exp ( - ρ n t n ( ρ c + ρ p t p ) ) - - - ( 1 )
电流扩展长度的定义为：
J(Ls)/J(0)＝1/e    (2)
利用方程(2)解出方程(1)：
L s = ( ρ c + ρ p t p ) t n ρ n - - - ( 3 )
上式中，J(0)＝平台边缘处的电流密度；ρn和ρp＝n型和p型层的各自的电阻率；tn和tp＝n型和p型层的各自的厚度；ρc＝p型比接触电阻。Ls是电流扩散长度。对于LED的典型值包括：tn＝800nm；tp＝100nm；ρn＝0.02Ω.cm；ρc＝5.4×10-3Ω.cm2；ρp＝125Ω.cm；Ls＝52μm。电流扩散长度Ls定义为当电流密度降低到其在平台的边缘处的值的1/e(J(Ls)/J(0)＝1/e)时的长度。
LED中电流拥塞会造成器件退化，这是由于较高的局部热效应。经过LED的多数电流局限在在平台的外边缘处，也就是说，形成平台的两个接触之间的最短的距离处。在接触层的更高的掺杂和电流扩散层增加的厚度是仅有的解决该问题的方法。然而，该解决方案受到几个因素的限制，包括原位外延层生长能力的限制。
根据本发明原理，提高热管理可通过除去导电衬底和通过采用更好的导电材料如SiC，而不是GaN或蓝宝石。作为例子，常规的衬底蓝宝石的热导率是42W/m-K，GaN＝130W/m-K，以及SiC＝490W/m-K。因此，根据本发明原理，薄膜LED的结温将会显著低于常规LED的结温。
关于LED单管芯尺寸(面积)，该LED的面积受制于电流扩散和热。更大的LED芯片面积增加了功率但也增加了散热的问题。SiC具有较大的热导率从而(相比常规设计的温度)可降低结温至少10度(通常更高)。如果制成薄膜形式，当用SiC替代GaN时，结温的降低应更大(SiC是更好的热导体，大约三倍)。此外，LED的有源层将距离热沉更近(从300微米到大约几个微米，这是显著的距离减小)。这会增加器件的寿命和/或允许更大面积的芯片以获得更高的输出功率。该更大的面积导致更大的电流和功率。寿命和功率能根据需要平衡。例如，相似的结构可获得更长的寿命，或更大的功率结构可在寿命相同时输出更大功率。
除了性能和热管理的好处之外，根据本发明原理形成的LED同样能带来封装的益处。例如，当外延层向上或向下接合的选项可得时芯片接合更容易(也就是说芯片是可翻转的)。此即，在提供更多选项时，外延层(如SiC外延等)能被倒转以产生更好的集成技术。此外，去除衬底能够在挠性的衬底上或其他底板或平台上布置独立薄膜LED。由于这些材料具有较大的带隙，它们的透明性同样好。因此，对于LED、晶体管、光学调制器、光子器件等等，挠性和透明器件能够实现。
参考图11，示意性地显示了形成电子结构(如发光二极管)的方法。应当注意到，在一些替代实施方案中，方块中注明的功能会背离图中标注的顺序。例如，顺序示出的两个方块，实际上，它们被基本上同时执行，或者该方块有时可以相反的顺序执行，这取决于其包括的功能。也应注意到，方块图中和/或流程图示的每一个方块以及方块图中和/或流程图示的方块的结合，能通过基于专用硬件的系统或专用硬件和计算机指令的组合执行，该系统执行特定的功能或动作。
在方块702中，扩展层形成在单晶衬底上，例如SiC。该扩展层包括一到五个石墨烯或其他2D材料的单层，优选大约一个单层。该扩展层可包括石墨烯并通过SiC衬底的热分解形成。可替代地，该扩展层可包括外延沉积的石墨烯。
在方块704中，晶体层被生长以形成第一接触层。该层可包括在大约0.3nm和大约300nm之间的厚度且可包括SiC，尽管其他材料也是可采用的。取决于导电率(也即，该外延生长SiC层的掺杂浓度)，在方块708中，与SiC层接触的第二第一接触层可被采用，其包括GaN或其他Ⅲ族氮化物层。方块704提供的结构可用于任意电子装置，如LED、晶体管、光子器件等等。例如，该“第一接触层”可用作形成晶体管沟道和源/漏区域。附加层也可形成在第一接触层上以产生栅极结构等等。
根据图示的LED例子或其他结构，在方块710中，可形成阻挡层，如AlGaInN，在接触层和有源层之间。在方块712中，有源层形成为包括一个或多个GaN层(或其他III族氮化物材料)且在晶体层上(如在接触层或多层之上或上面)或在阻挡层上。有源层包括形成有多量子阱(MQW)结构。该MQW结构可包括多个GaN/InGaN周期，周期总厚度小于大约100nm。
在方块714中，第二接触层形成在有源层上面，其中该有源层垂直设置在第一和第二接触层之间。该第一接触层和第二接触层可被分离，距离为100nm或更小。
在方块718中，第二接触层被晶片接合到处理衬底。在方块720中，扩展层被分裂以去除单晶衬底。在方块722中，该单晶衬底被重复用于进一步处理。
LED可被单独封装和可逆(reversible)使用，或该LED可被形成为LED阵列。该LED或多个LED可被设置在挠性和/或透明介质上，并可用于许多应用中，包括装置、军事应用、车量辆、电子显示等等。参考图11所述的这些步骤可被采用以形成晶体管、二极管、光子器件或其他电子器件。根据本发明原理，优选采用SiC、石墨烯、GaN或其他III族氮化物一起形成更好的电子器件和克服了现有技术的限制。通过采用晶片转移方法，SiC/GaN器件可被实现，且薄膜垂直设置的装置能被生产，而不需要基础衬底。该薄膜器件可以转移至芯片、底板或其他平台，作为阵列或作为独立器件。
已经描述了用于薄膜晶片转移和电子器件结构的实施例(在此意在示例性说明而不是做限制)，在此指出，根据上面的教导本领域技术人员可作出调整或改变。可以理解的是，对于特定的公开的实施例的改变均包括在本发明范围内并作为所附权利要求的略述。已经描述了本发明的各方面，包括细节和特性均是专利法所要求的，这些权利记载在所附的权利要求中通过专利证书以获得保护。

Claims (25)

1.一种用于晶片转移的方法，包括：
在单晶衬底上形成扩展层，所述扩展层包括具有两个维度上的强键和第三维度上的弱键的材料，所述扩展层被延展以与所述单晶衬底晶格匹配；
在所述扩展层上生长晶体层；
在所述晶体层上形成一个或多个半导体层；
转移所述一个或多个半导体层至处理衬底；以及
沿所述弱键分裂所述扩展层以去除所述单晶衬底。
2.根据权利要求1所述的方法，其中所述扩展层包括1到5个石墨烯的单层。
3.根据权利要求1所述的方法，其中所述扩展层包括WS2或MoS2中的一种。
4.根据权利要求1所述的方法，其中所述单晶衬底包括SiC、SiGe、III族氮化物、III族砷化物和III族磷化物中的一种。
5.根据权利要求1所述的方法，其中在所述扩展层上生长所述晶体层包括外延生长所述晶体层。
6.根据权利要求1所述的方法，其中所述单晶衬底包括SiC以及形成所述扩展层包括热分解所述SiC以形成石墨烯扩展层。
7.根据权利要求1所述的方法，其中形成所述扩展层包括外延生长石墨烯扩展层。
8.根据权利要求1所述的方法，其中所述单晶层包括SiC，所述扩展层包括石墨烯以及所述一个或多个III族氮化物层包括GaN。
9.根据权利要求1所述的方法，其中所述一个或多个III族氮化物层形成用于电子器件的有源层。
10.根据权利要求1所述的方法，进一步包括重复使用所述单晶SiC以用于进一步处理。
11.一种用于晶片转移以形成电子器件的方法，包括：
在单晶衬底上形成扩展层；
在所述扩展层上生长晶体层以形成第一接触层；
在所述晶体层上形成包括一个或多个III族氮化物层的有源层；
在所述有源层上形成第二接触层，其中所述有源层被垂直设置在所述第一和第二接触层之间；
转移所述第二接触层至处理衬底；以及
分裂所述扩展层以去除所述单晶衬底。
12.根据权利要求11所述的方法，其中所述扩展层包括1到5个石墨烯单层。
13.根据权利要求11所述的方法，其中形成所述有源层包括形成多量子阱(MQW)结构。
14.根据权利要求13所述的方法，其中MQW结构包括总厚度小于大约100nm的多个GaN/InGaN周期。
15.根据权利要求11所述的方法，进一步包括重复使用所述单晶衬底以用于进一步处理。
16.根据权利要求11所述的方法，其中所述第一接触层和第二接触层被分开，距离为100nm或更小。
17.根据权利要求11所述的方法，其中所述扩展层包括WS2或MoS2中的一种。
18.根据权利要求11所述的方法，其中所述单晶衬底包括SiC、SiGe、III族氮化物、III族砷化物和III族磷化物中的一种。
19.根据权利要求11所述的方法，其中所述单晶衬底包括SiC以及形成扩展层包括热分解所述SiC以形成石墨烯扩展层。
20.根据权利要求11所述的方法，其中形成所述扩展层包括外延生长石墨烯扩展层。
21.根据权利要求11所述的方法，其中所述单晶层包括SiC，所述扩展层包括石墨烯以及所述一个或多个III族氮化物层包括GaN。
22.一种用于晶片转移方法，包括：
在单晶SiC衬底上形成扩展层，所述扩展层包括石墨烯；
形成包括与所述单晶SiC层晶格匹配的一个或多个层的半导体层；
转移所述半导体层至处理衬底；以及
分裂所述扩展层以去除所述单晶SiC衬底。
23.根据权利要求22所述的方法，进一步包括重复使用所述单晶SiC以用于进一步处理。
24.根据权利要求22所述的方法，其中所述单晶衬底包括SiC以及形成所述扩展层包括以下中的一个：热分解所述SiC以形成石墨烯扩展层；和外延生长石墨烯扩展层。
25.根据权利要求22所述的方法，进一步包括在所述扩展层上生长晶体SiC层。
CN201410088505.8A 2013-02-05 2014-01-29 用于晶片转移的方法 Active CN103985628B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/759,724 2013-02-05
US13/759,724 US8916451B2 (en) 2013-02-05 2013-02-05 Thin film wafer transfer and structure for electronic devices

Publications (2)

Publication Number Publication Date
CN103985628A true CN103985628A (zh) 2014-08-13
CN103985628B CN103985628B (zh) 2017-04-12

Family

ID=51259559

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410088505.8A Active CN103985628B (zh) 2013-02-05 2014-01-29 用于晶片转移的方法

Country Status (2)

Country Link
US (1) US8916451B2 (zh)
CN (1) CN103985628B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409580A (zh) * 2014-11-12 2015-03-11 无锡格菲电子薄膜科技有限公司 一种GaN基LED外延片及其制备方法
CN104576850A (zh) * 2015-01-16 2015-04-29 太原理工大学 一种垂直结构发光二极管的制备方法
CN108281376A (zh) * 2018-01-22 2018-07-13 南京工业大学 一种半导体器件的制备方法
CN110050335A (zh) * 2016-11-08 2019-07-23 麻省理工学院 用于层转移的位错过滤系统和方法
CN110164811A (zh) * 2019-05-23 2019-08-23 芜湖启迪半导体有限公司 一种碳化硅衬底循环使用的方法和GaN HEMT器件的制作方法
CN112839813A (zh) * 2018-10-16 2021-05-25 麻省理工学院 在升华的sic基底上使用碳缓冲的外延生长模板

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102049487B1 (ko) * 2013-03-08 2019-11-28 삼성디스플레이 주식회사 표시 장치의 제조 방법
US9875935B2 (en) * 2013-03-08 2018-01-23 Infineon Technologies Austria Ag Semiconductor device and method for producing the same
KR102113176B1 (ko) * 2013-07-16 2020-05-29 삼성디스플레이 주식회사 플렉서블 표시장치 및 그 제조방법
JP2017524636A (ja) 2014-06-20 2017-08-31 ザ・リージェンツ・オブ・ザ・ユニバーシティー・オブ・カリフォルニアＴｈｅ Ｒｅｇｅｎｔｓ Ｏｆ Ｔｈｅ Ｕｎｉｖｅｒｓｉｔｙ Ｏｆ Ｃａｌｉｆｏｒｎｉａ グラフェンの製造および転写のための方法
EP3186836B1 (en) 2014-08-28 2019-04-17 Konica Minolta Laboratory U.S.A., Inc. Two dimensional layered material quantum well junction devices
US9857328B2 (en) 2014-12-18 2018-01-02 Agilome, Inc. Chemically-sensitive field effect transistors, systems and methods for manufacturing and using the same
CA2971589C (en) 2014-12-18 2021-09-28 Edico Genome Corporation Chemically-sensitive field effect transistor
US9618474B2 (en) 2014-12-18 2017-04-11 Edico Genome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
US10020300B2 (en) 2014-12-18 2018-07-10 Agilome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
US9859394B2 (en) 2014-12-18 2018-01-02 Agilome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
US10006910B2 (en) 2014-12-18 2018-06-26 Agilome, Inc. Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same
DE102015103323A1 (de) * 2015-03-06 2016-09-08 Infineon Technologies Austria Ag Verfahren zum Herstellen von Halbleitervorrichtungen durch Bonden einer Halbleiterscheibe auf ein Basissubstrat, zusammengesetzter Wafer und Halbleitervorrichtung
JP6938468B2 (ja) * 2015-09-08 2021-09-22 マサチューセッツ インスティテュート オブ テクノロジー グラフェンベースの層転写のためのシステム及び方法
EP3455875A1 (en) 2016-05-10 2019-03-20 King Abdullah University Of Science And Technology Light emitters on transition metal dichalcogenides directly converted from thermally and electrically conductive substrates and method of making the same
WO2017201081A1 (en) 2016-05-16 2017-11-23 Agilome, Inc. Graphene fet devices, systems, and methods of using the same for sequencing nucleic acids
US9991113B2 (en) 2016-06-03 2018-06-05 Massachusetts Institute Of Technology Systems and methods for fabricating single-crystalline diamond membranes
KR102152195B1 (ko) 2016-07-27 2020-09-07 한국전자통신연구원 반도체 소자 및 그 제조 방법
CN108122823B (zh) * 2016-11-30 2020-11-03 中芯国际集成电路制造(上海)有限公司 晶圆键合方法及晶圆键合结构
US11127590B2 (en) * 2016-12-05 2021-09-21 The Regents Of The University Of California Method for ALD deposition on inert surfaces via Al2O3 nanoparticles
US11063073B2 (en) 2017-02-24 2021-07-13 Massachusetts Institute Of Technology Apparatus and methods for curved focal plane array
EP3586368A4 (en) * 2017-02-24 2020-12-09 Massachusetts Institute of Technology (MIT) METHOD AND DEVICE FOR VERTICALLY STACKED MULTICOLORED LIGHT DIODE (LED) DISPLAY
US20200286786A1 (en) * 2017-11-14 2020-09-10 Massachusetts Institute Of Technology Epitaxial growth and transfer via patterned two-dimensional (2d) layers
JP2020038968A (ja) * 2018-08-31 2020-03-12 国立大学法人福井大学 半導体積層構造体の製造方法及び半導体積層構造体
JP6622445B1 (ja) * 2018-10-02 2019-12-18 株式会社フィルネックス 半導体素子の製造方法及び半導体基板
WO2020070986A1 (ja) * 2018-10-02 2020-04-09 株式会社フィルネックス 半導体素子の製造方法及び半導体基板
JPWO2021020574A1 (zh) 2019-08-01 2021-02-04
JPWO2022123872A1 (zh) * 2020-12-10 2022-06-16
DE112021006661T5 (de) 2021-01-25 2023-10-05 Rohm Co., Ltd. Halbleitersubstrat und herstellungsverfahren des halbleitersubstrats
JPWO2022163052A1 (zh) 2021-02-01 2022-08-04

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11224856A (ja) * 1998-02-05 1999-08-17 Sony Corp ＧａＮ系半導体の成長方法およびＧａＮ系半導体成長用基板
US20020031153A1 (en) * 1996-10-30 2002-03-14 Atsuko Niwa Optical information processing equipment and semiconductor light emitting device suitable therefor
US7148119B1 (en) * 1994-03-10 2006-12-12 Canon Kabushiki Kaisha Process for production of semiconductor substrate
CN101931035A (zh) * 2009-06-23 2010-12-29 日本冲信息株式会社 氮化物半导体层分离方法、半导体器件和晶片及制造方法
CN102373506A (zh) * 2010-08-17 2012-03-14 中国科学院物理研究所 在SiC衬底上外延生长石墨烯的方法以及石墨烯和石墨烯器件

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5389799A (en) 1992-06-12 1995-02-14 Kabushiki Kaisha Toshiba Semiconductor device
JP3257580B2 (ja) * 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
EP1744365B1 (en) * 1996-08-27 2009-04-15 Seiko Epson Corporation Exfoliating method and transferring method of thin film device
JP2003017667A (ja) * 2001-06-29 2003-01-17 Canon Inc 部材の分離方法及び分離装置
TW574762B (en) 2002-10-16 2004-02-01 Univ Nat Cheng Kung Method for growing monocrystal GaN on silicon substrate
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
US7943491B2 (en) 2004-06-04 2011-05-17 The Board Of Trustees Of The University Of Illinois Pattern transfer printing by kinetic control of adhesion to an elastomeric stamp
US7368757B2 (en) 2004-12-24 2008-05-06 Covalent Materials Corporation Compound semiconductor and compound semiconductor device using the same
US20110311722A1 (en) 2005-04-07 2011-12-22 Faris Sadeg M Method of and system for forming nanostructures and nanotubes
JP4913375B2 (ja) 2005-08-08 2012-04-11 昭和電工株式会社 半導体素子の製造方法
DE102007016995A1 (de) 2007-04-11 2008-10-16 Beyer, André Verfahren zum Übertragen einer Nanoschicht
US8958070B2 (en) 2007-05-29 2015-02-17 OptoTrace (SuZhou) Technologies, Inc. Multi-layer variable micro structure for sensing substance
JP5237274B2 (ja) 2007-06-28 2013-07-17 京セラ株式会社 発光素子及び照明装置
US8536614B2 (en) 2008-01-11 2013-09-17 Industrial Technology Research Institute Nitride semiconductor light emitting device with magnetic film
JP5303957B2 (ja) 2008-02-20 2013-10-02 株式会社デンソー グラフェン基板及びその製造方法
US8076717B2 (en) 2009-05-20 2011-12-13 Micron Technology, Inc. Vertically-oriented semiconductor selection device for cross-point array memory
JP5097172B2 (ja) 2009-06-23 2012-12-12 株式会社沖データ グラフェン層の剥離方法、グラフェンウエハの製造方法、及び、グラフェン素子の製造方法
JP5070247B2 (ja) 2009-06-23 2012-11-07 株式会社沖データ 半導体装置の製造方法、及び半導体装置
US8753468B2 (en) 2009-08-27 2014-06-17 The United States Of America, As Represented By The Secretary Of The Navy Method for the reduction of graphene film thickness and the removal and transfer of epitaxial graphene films from SiC substrates
US8242030B2 (en) 2009-09-25 2012-08-14 International Business Machines Corporation Activation of graphene buffer layers on silicon carbide by ultra low temperature oxidation
US20110108854A1 (en) 2009-11-10 2011-05-12 Chien-Min Sung Substantially lattice matched semiconductor materials and associated methods
KR101652787B1 (ko) 2009-11-12 2016-09-01 삼성전자주식회사 대면적 그라핀의 제조방법 및 전사방법
US20120141799A1 (en) 2010-12-03 2012-06-07 Francis Kub Film on Graphene on a Substrate and Method and Devices Therefor
KR20120081506A (ko) 2011-01-11 2012-07-19 삼성전자주식회사 수직형 발광소자
US8476617B2 (en) 2011-02-18 2013-07-02 International Business Machines Corporation Graphene-containing semiconductor structures and devices on a silicon carbide substrate having a defined miscut angle
CN102637801A (zh) 2011-12-14 2012-08-15 中国科学院苏州纳米技术与纳米仿生研究所 发光二极管

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148119B1 (en) * 1994-03-10 2006-12-12 Canon Kabushiki Kaisha Process for production of semiconductor substrate
US20020031153A1 (en) * 1996-10-30 2002-03-14 Atsuko Niwa Optical information processing equipment and semiconductor light emitting device suitable therefor
JPH11224856A (ja) * 1998-02-05 1999-08-17 Sony Corp ＧａＮ系半導体の成長方法およびＧａＮ系半導体成長用基板
CN101931035A (zh) * 2009-06-23 2010-12-29 日本冲信息株式会社 氮化物半导体层分离方法、半导体器件和晶片及制造方法
CN102373506A (zh) * 2010-08-17 2012-03-14 中国科学院物理研究所 在SiC衬底上外延生长石墨烯的方法以及石墨烯和石墨烯器件

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409580A (zh) * 2014-11-12 2015-03-11 无锡格菲电子薄膜科技有限公司 一种GaN基LED外延片及其制备方法
CN104409580B (zh) * 2014-11-12 2017-02-01 无锡格菲电子薄膜科技有限公司 一种GaN基LED外延片及其制备方法
CN104576850A (zh) * 2015-01-16 2015-04-29 太原理工大学 一种垂直结构发光二极管的制备方法
CN104576850B (zh) * 2015-01-16 2017-02-22 太原理工大学 一种垂直结构发光二极管的制备方法
CN110050335A (zh) * 2016-11-08 2019-07-23 麻省理工学院 用于层转移的位错过滤系统和方法
CN108281376A (zh) * 2018-01-22 2018-07-13 南京工业大学 一种半导体器件的制备方法
CN112839813A (zh) * 2018-10-16 2021-05-25 麻省理工学院 在升华的sic基底上使用碳缓冲的外延生长模板
CN110164811A (zh) * 2019-05-23 2019-08-23 芜湖启迪半导体有限公司 一种碳化硅衬底循环使用的方法和GaN HEMT器件的制作方法

Also Published As

Publication number Publication date
US8916451B2 (en) 2014-12-23
CN103985628B (zh) 2017-04-12
US20140220764A1 (en) 2014-08-07

Similar Documents

Publication Publication Date Title
CN103985628A (zh) 用于晶片转移的方法
CN103985796A (zh) 电子器件
Chung et al. Transferable GaN layers grown on ZnO-coated graphene layers for optoelectronic devices
US8278125B2 (en) Group-III nitride epitaxial layer on silicon substrate
Zhang et al. Near milliwatt power AlGaN-based ultraviolet light emitting diodes based on lateral epitaxial overgrowth of AlN on Si (111)
Cho et al. Surface plasmon enhanced light emission from AlGaN-based ultraviolet light-emitting diodes grown on Si (111)
JP6174113B2 (ja) ＧａＮＨＥＭＴデバイスに関する裏面バイアのダイヤモンドの直接成長
TWI472061B (zh) 依據結晶小面化表面而改良之外部擷取發光二極體
US10090172B2 (en) Semiconductor device with high thermal conductivity substrate and process for making the same
TW541732B (en) Manufacturing method of LED having transparent substrate
CN105612622B (zh) 在硅鳍状物上形成led结构
Chan et al. Growth of highly relaxed InGaN pseudo-substrates over full 2-in. wafers
TW200618432A (en) Semiconductor device and semiconductor device manufacturing method
CN103597618A (zh) 具有位错弯曲结构的发光装置
Li et al. High-power AlGaN-based near-ultraviolet light-emitting diodes grown on Si (111)
Li et al. Demonstration of ultra-small 5× 5 μm2 607 nm InGaN amber micro-light-emitting diodes with an external quantum efficiency over 2%
TW200947747A (en) Manufacturing method of semiconductor device
Wang et al. Temperature-dependent electroluminescence from InGaN/GaN green light-emitting diodes on silicon with different quantum-well structures
Shervin et al. Bendable III-N visible light-emitting diodes beyond mechanical flexibility: theoretical study on quantum efficiency improvement and color tunability by external strain
Keller et al. Patterned III‐Nitrides on Porous GaN: Extending Elastic Relaxation from the Nano‐to the Micrometer Scale
CN104659163A (zh) 发光二极管及其形成方法
KR20190141512A (ko) 반도체 발광소자용 웨이퍼 및 이를 이용하는 반도체 발광소자 패널을 제조하는 방법
Wen et al. Nitride-based LEDs with modulation-doped Al/sub 0.12/Ga/sub 0.88/N-GaN superlattice structures
CN104412395A (zh) 降低或者消除ⅲ-氮化物结构中的纳米管缺陷
Wu et al. High quality AlN film assisted by graphene/sputtered AlN buffer layer for deep-ultraviolet-LED

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant