CN110050335A - 用于层转移的位错过滤系统和方法 - Google Patents

用于层转移的位错过滤系统和方法 Download PDF

Info

Publication number
CN110050335A
CN110050335A CN201780075423.1A CN201780075423A CN110050335A CN 110050335 A CN110050335 A CN 110050335A CN 201780075423 A CN201780075423 A CN 201780075423A CN 110050335 A CN110050335 A CN 110050335A
Authority
CN
China
Prior art keywords
layer
substrate
graphene
epitaxial layer
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780075423.1A
Other languages
English (en)
Inventor
金知桓
李屈桑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Massachusetts Institute of Technology
Original Assignee
Massachusetts Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Massachusetts Institute of Technology filed Critical Massachusetts Institute of Technology
Publication of CN110050335A publication Critical patent/CN110050335A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02485—Other chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10335—Indium phosphide [InP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10338—Indium gallium phosphide [InGaP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10346—Indium gallium nitride [InGaN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

一种制造半导体器件的方法包括在第一基底上形成第一外延层。第一基底包括具有第一晶格常数的第一半导体材料，并且第一外延层包括具有与第一晶格常数不同的第二晶格常数的第二半导体材料。该方法还包括在第一外延层上设置石墨烯层，以及在石墨烯层上形成包括第二半导体材料的第二外延层。该方法可以提高基底的重复使用性，提高功能层的释放速率，并且实现对剥离厚度的精确控制。

Description

用于层转移的位错过滤系统和方法
相关申请的交叉引用
本申请根据35U.S.C.§119(e)要求于2016年11月8日提交的标题为“DISLOCATION-FILTERING TECHNIQUE FOR GRAPHENE-BASED LAYER TRANSFER(用于基于石墨烯的层转移的位错过滤技术)”的美国申请第62/418,964号的优先权，因此其全部内容通过引用并入本文中。
背景技术
在先进的电子和光子技术中，器件通常由功能半导体制造，例如III-N半导体、III-V族半导体、第II-VI族半导体以及Ge。这些功能半导体的晶格常数通常与硅基底的晶格常数不匹配。基底与在基底上的外延层之间的晶格常数失配可能将应变引入到外延层中，从而阻止较厚层在没有缺陷情况下的外延生长。因此，通常将非硅基底用作用于大多数功能半导体的外延生长的晶种。然而，具有与功能材料的晶格常数相匹配的晶格常数的非Si基底可能是昂贵的，因此限制了非Si电子/光子器件的发展。
一种解决非硅基底高成本的方法是“层转移”技术，在该技术中，在晶格匹配的基底上生长功能器件层，然后将该功能器件层移除并转移到其他基底。然后，可以重新使用剩余的晶格匹配基底来制造另一器件层，从而降低成本。为了显著地降低制造成本，可能期望层转移方法具有以下性质：1)基底重复使用性；2)在层释放后的最少基底翻新步骤；3)快的释放速率；以及4)释放厚度的精确控制。
从晶格匹配的基底移除并转移器件层的常规方法包括化学剥离(也称为外延剥离或ELO)、光学剥离(也称为激光剥离或LLO)以及机械剥落(也称为受控剥落)。遗憾地是，这些方法中没有一种方法同时具有这四种期望的特性。
化学剥离技术可以用于从GaAs晶片剥离由III-V族半导体制成的器件层。AlAs的牺牲层通常以外延方式插入在器件层与基底之间。化学剥离在湿式化学溶液中对牺牲层进行选择性地蚀刻以释放器件层。
尽管在过去三十年间不断发展，但是化学剥离仍具有若干缺点。例如，由于化学蚀刻剂缓慢渗透通过牺牲层，所以释放速率缓慢(例如，通常几天释放单个8英寸晶片)。第二，在释放后，蚀刻残余物往往变成表面污染物。第三，由于在释放后执行化学机械平坦化(CMP)以将粗糙的基底表面恢复成外延就绪的表面，所以化学剥离具有有限的重复使用性。第四，处理在化学溶液中所释放的外延层可能具有挑战性。
光学剥离技术通常使用高功率激光器来辐照晶格匹配基底(例如，透明蓝宝石或SiC基底)的背面并选择性地加热器件-基底界面，从而引起界面的分解和器件层(例如，III-N膜)的释放。此技术可以降低制造基于III-N的发光二极管(LED)的成本，并且通过将释放的III-N膜转移到具有高热导率的基底来解决来自器件的热量积聚的问题。
然而，光学剥离自身也有局限性。第一，因为熔化的III-N/基底界面可能使基底粗糙，所以通常在重新使用之前进行修复步骤，从而将重复使用性降低到小于五次。第二，由高功率热辐照引起的界面处的局部加压可能诱发裂纹或位错。第三，激光扫描速度可能太慢而不能实现高处理能力。
与光学剥离相比，受控剥落可以具有较高的处理能力。在此技术中，在外延膜上沉积高应力膜(也称为“应力源”)，从而诱发在外延层下方的断裂并且导致活性材料与基底的分离。当足够的拉伸应力被施加到界面时，KII剪切模式可能引发裂纹，并且KI开放模式可以允许裂纹的扩展平行于外延层与基底之间的界面。通过控制应力源的内应力和厚度，可以提供足以达到临界KI的应变能，从而导致膜/基底界面的断裂。因为剥落通过裂纹扩展而发生，所以剥落过程会引起膜的快速释放。
然而，出于至少以下原因，受控剥落不够成熟，无法用于商业制造。第一，因为裂纹扩展通常通过并不总是在垂直于表面而对准的解理面上发生，所以表面可能需要抛光以重新使用。第二，通常使用厚应力源来提供足够的能量以分离强共价键，特别是在与如III-N半导体的高杨氏模量材料一起使用时。第三，应力源的内应力可能只能被控制在狭窄的范围内，这限制所得到的剥落膜的可获得厚度。例如，因为典型Ni应力源中的最大内应力为约1GPa，所以引发GaAs膜剥落的1GPa拉伸应力下的临界Ni厚度为约1.5μm，如果GaAs为约10μm厚，那么可能诱发GaAs膜自身的剥落。因此，当使用Ni应力源时，制作厚度小于10μm的GaAs膜可能具有挑战性，这是个缺点，因为通常大多数器件使用薄得多的膜。
发明内容
本发明的实施方案包括用于纳米制造的装置、系统以及方法。在一个实施例中，一种制造半导体器件的方法包括在第一基底上形成第一外延层。第一基底包括具有第一晶格常数的第一半导体材料，并且第一外延层包括具有与第一晶格常数不同的第二晶格常数的第二半导体材料。该方法还包括在第一外延层上设置石墨烯层，以及在石墨烯层上形成包括第二半导体材料的第二外延层。
在另一实施例中，制造半导体器件的方法包括将在包括具有第一晶格常数的第一半导体材料的第一基底上设置石墨烯层。该方法还包括在石墨烯层上形成外延层。外延层包括具有与第一晶格常数不同的第二晶格常数的第二半导体材料。该方法还包括将外延层转移到主基底。
在又一实施例中，制造半导体器件的方法包括在包括具有第一晶格常数的第一半导体材料的第一基底上设置石墨烯层。该方法还包括在石墨烯层上形成渐变缓冲层，并且在渐变缓冲层上形成转移操作层。该方法还包括使用转移操作层将渐变缓冲层转移到主基底。
应理解，前述概念和下面更详细讨论的附加的概念的所有组合(假设这样的概念不相互矛盾)应被设想为是本文公开的创新性主题的一部分。特别地，出现在该公开内容的末尾处的所要求保护的主题的所有组成被认为是在本文中公开的创新性主题的一部分。还应理解，本文明确采用的还可能出现在通过引用并入的任何公开内容中的术语应当符合与本文公开的特定概念最一致的含义。
附图说明
本领域技术人员将理解，附图主要用于说明的目的，并非旨在限制本文所描述的创新性主题的范围。附图不一定按比例绘制；在一些情况下，本文所公开的发明主题的各个方面在附图中可能夸大或放大示出，以促进对不同特征结构的理解。在附图中，相同的附图标记通常指代相同的特征(例如，功能上相似和/或结构上相似的元件)。
图1A至图1C示出了使用用于位错过滤的二维(2D)材料层制造半导体器件的方法。
图2A至图2C示出了在2D材料层上使用远程外延制造半导体器件的方法。
图3A至图3E示出了基于渐变缓冲层制造半导体器件的方法。
图4A和图4B分别示出了在单个2D材料层和多个2D材料层上制造的渐变缓冲层的示意图。
图5A至图5D示出了在包括2D材料层的可重复使用的平台上制造半导体器件的方法。
具体实施方式
综述
如上所述，可能期望层转移工艺具有基底重复使用性、对于释放后处理的最低需求、快速释放速率、释放界面的精确控制、以及用于大范围器件材料的通用性。常规的层转移工艺可能展现出一些期望的特性。例如，对于机械剥离的层释放比化学剥离或光学剥离的层释放快得多，而在化学剥离和光学剥离中可以更好地控制释放位置。然而，常规的层转移方法在层释放后形成粗糙的表面，从而限制了基底的重复使用性。事实上，在常规的层转移方法中翻新基底表面的工艺成本通常超过基底成本，所以制造中的实际应用可能具有挑战性。此外，每种常规方法通常适用于有限数目的特定材料(例如，化学剥离用于晶格接近于GaAs的晶格的III-V族材料，光学剥离用于可以生长在透明基底上的材料)。因此，使这些方法普遍使用也具有挑战性。
为了克服传统层转移方法中的缺点，本文所描述的系统和方法采用基于二维(2D)材料(例如，石墨烯)的层转移技术。2D材料可以执行若干功能以促进功能层的生长和转移。例如，2D材料可以用作过滤器以减少和/或消除功能层中的位错(参见，例如图1A至图1C)。在该实施例中，在2D材料上以外延的方式生长功能层，并且在功能层(例如，由III-V族半导体制成)与2D材料之间的范德瓦尔斯结合可以物理地中断界面处的位错。
2D材料还可以用作允许在表面处快速、精确和可重复释放的释放层。在这种情况下，远程外延可以与自发弛豫相结合，以在设置在基底(也称为母基底)上的2D材料上生长具有低位错密度的功能层。然后可以容易地将功能层转移到另一基底(也称为主基底)以进行进一步处理(参见，例如图2A至图2C)，留下母基底和2D材料用于另一制造周期。
层转移技术还可以制造和转移生长基底。例如，可以在2D材料上生长渐变缓冲层，并且然后将该渐变缓冲层转移到主基底以制造功能层(参见，例如图3A至图3E)。因此，该技术可以用于构建多用途平台以适应不同的制造需求。
用于基于石墨烯的层转移的位错过滤
图1A至图1C示出了使用用于位错过滤的二维(2D)材料层制造半导体器件的方法100。在方法100中，在第一基底110上形成第一外延层120，如图1A所示。第一基底110和第一外延层120可以具有不同的晶格结构(例如，不同的晶格常数)。例如，第一基底可以包括具有第一晶格结构(例如，第一晶格常数)的第一半导体材料并且第一外延层120可以包括具有与第一晶格结构不同的第二晶格结构(例如，第二晶格常数)的第二半导体材料。
图1B示出了在第一外延层120上形成由二维材料(2D)制成的过滤层130。然后，在过滤层130上生长由与第一外延层120的材料相同的材料制成的第二外延层140，以形成结构150(也称为器件150)，如图1C所示。如上所述，第二外延层140与过滤层130之间的范德瓦尔斯结合可以物理地中断界面处的位错，从而在第二外延层140中产生高质量的晶体结构。
第一基底110可以包括适于外延生长的任何基底。例如，第一基底110可以包括GaN，并且第一外延层120可以包括InGaN。在另一实施例中，第一基底110包括GaAs，并且第一外延层120包括InGaAs。在又一实施例中，第一基底110包括InP，并且第一外延层120包括InGaP。在又一个实施例中，第一外延层120可以包括碳化硅(SiC)，并且第一基底110可以包括可以用于制备SiC的任何平台。
第一基底110和第一外延层120的材料通常可以具有晶格失配。因此，第一外延层120可以包括位错。在实践中，晶格失配可以是约0％至约70％(例如，约0％、约10％、约20％、约30％、约40％、约50％、约60％和约70％，包括在其间的任意值和子范围)。然而，由于过滤层130的过滤效果，所以第一外延层120中的位错不会影响第二外延层140的质量。
通常，较厚的第一外延层120可以产生更好的界面以用于后续处理，但是制造第一外延层120也可能会花费较长的时间。在一些情况中，第一外延层120的厚度可以为约100nm至约10μm(例如，约100nm、约200nm、约300nm、约500nm、约1μm、约2μm、约3μm、约4μm、约5μm、约6μm、约7μm，约8μm、约9μm或约10μm，包括在其间的任意值和子范围)。
可以使用各种类型的2D材料用于过滤层130。在一个实施例中，过滤层130包括石墨烯(例如，单层石墨烯或多层石墨烯)。在另一实施例中，过滤层130包括过渡金属二硫属化物(TMD)单层，该单层是MX2型的原子级薄半导体，其中M是过渡金属原子(例如，Mo、W等)，并且X是硫属元素原子(例如，S、Se或Te)。在TMD晶格中，一个M原子层通常夹在两个X原子层之间。在另一实施例中，过滤层130可以包括诸如钯和铑的单原子金属层。
在这些2D材料中，石墨烯可以具有若干期望的性质。例如，石墨烯是晶体膜并且是用于生长外延覆盖层的合适基底。第二，石墨烯与其他材料的弱相互作用可以显著缓解外延生长的晶格失配规则，可能允许具有低缺陷密度的大多数半导体膜的生长。第三，由于石墨烯的弱范德瓦尔斯相互作用，因此可以容易且精确地从基底释放生长在石墨烯基底上的外延层，从而允许外延层的快速机械释放而无需进行释放表面的释放后修复。第四，石墨烯的机械稳健性可以增加其重复使用性或者使其重复使用性最大化以用于多次生长/释放循环。
由石墨烯制成的过滤层130也称为石墨烯层130，并且可以通过各种方法制备过滤层130。例如，可在另一基底(也称为母基底，图1A至图1C中未示出)上制造石墨烯层130。在该实施例中，石墨烯层130可以包括具有单晶取向的外延石墨烯，并且母基底可以包括具有硅表面的(0001)4H-SiC晶片。石墨烯层130的制造可包括多步退火步骤。可以在H2气体中执行第一退火步骤以进行表面蚀刻和邻接化(vicinalization)，并且可以在氩气中执行第二退火步骤以在高温(例如，约1575℃)下进行石墨化。
在另一实施例中，可以通过化学气相沉积(CVD)工艺在母基底上生长石墨烯层130。母基底可以包括镍基底或铜基底(例如，以制造多晶石墨烯层)。可替选地，母基底可以包括由SiO2、HfO2、Al2O3、Si3N4或实际上与CVD相容的任何其他高温平面材料制成的绝缘基底。
在又一实施例中，母基底可以是能够保持石墨烯层130的任何基底，并且制造可以包括机械剥离工艺。在该实施例中，母基底可以用作石墨烯层130的临时保持器。
还可以使用各种方法将石墨烯层130从母基底转移到第二基底。在一个实施例中，可以将载体膜附接至石墨烯层130。载体膜可以包括聚(甲基丙烯酸甲酯)(PMMA)的厚膜或热释放胶带，并且所述附接可以通过旋涂工艺来实现。在将载体膜和石墨烯层130的组合设置在第一外延层120上之后，可以将载体膜溶解(例如，在丙酮中)，以在石墨烯层130上进一步制造第二外延层140。
在另一实施例中，可以将包括弹性体材料(例如聚二甲基硅氧烷(PDMS))的印模层附接至石墨烯层130，并且可以将母基底蚀刻掉，留下印模层和石墨烯层130的组合。在将印模层和石墨烯层130放置在第一外延层120上之后，可以通过机械分离来移除印模层，从而产生石墨烯层130的清洁表面以供进一步处理。
在又一实施例中，可以使用自释放转移方法用于将石墨烯层130转移到第一外延层120。在该方法中，首先在石墨烯层130上方旋涂自释放层。然后将弹性体印模设置成与自释放层共形接触。可以将母基底蚀刻掉以留下印模层、自释放层和石墨烯层130的组合。在将该组合放置在第一外延层120上之后，可以机械地移除印模层，并且可以在温和条件下将自释放层溶解在合适的溶剂中。释放层可以包括聚苯乙烯(PS)、聚(异丁烯)(PIB)以及特氟隆AF(聚[4,5-二氟-2,2-双(三氟甲基)-1,3-二氧杂环戊烯-共-四氟乙烯])。
可以使用本领域中已知的任何合适的半导体制造技术来进行第二外延层140的制造。例如，可以使用低压金属-有机化学气相沉积(MOCVD)在过滤层130上生长第二外延层140(例如，GaN膜)。在该实施例中，可以对过滤层130和第一基底110进行烘烤(例如，在H2下以>1100℃进行>15分钟)以清洁表面。然后，可以在例如200mbar下执行包括GaN的第二外延层140的沉积。可以使用三甲基镓、氨和氢分别作为Ga源、氮源和载气。可以采用改进的两步生长工艺来获得在石墨烯过滤层130上的GaN外延膜。第一步骤可以在1100℃的生长温度下进行几分钟，在该步骤中可以促进在平台边缘处的引导成核。第二生长步骤可以在1250℃的高温下进行以促进侧向生长。在这种情况中的垂直GaN生长速率可以是每分钟约20nm。
第二外延层140也称为功能层或器件层，第二外延层140可以被转移到另一基底(也称为主基底，图1A至图1C中未示出)以进一步处理来制造各种类型的半导体器件。这些器件包括例如太阳能电池、光电探测器、晶体管、发光二极管(LED)和半导体层等。在第二外延层140被转移出去之后，可以使用包括过滤层130、第一外延层120和第一基底110的剩余平台用于形成另一外延层(例如，基本上类似于第二外延层140的第三外延层)。在一些情况下，可以将过滤层130连同第二外延层140一起转移出去。然后，在下一轮外延生长之前，可以在第一外延层120上设置新的过滤层。可以在2016年9月8日提交的题为“SYSTEMS ANDMETHODS FOR GRAPHENE BASED LAYER TRANSFER”的PCT申请第PCT/US2016/050701号中找到关于第二外延层140的转移和进一步处理的更多细节，因此其全部内容通过引用并入本文中。
使用远程外延的层转移技术
图2A至图2C示出了在2D材料层上使用远程外延(remote epitaxy)制造半导体器件的方法200。在方法200中，在第一基底210上直接形成2D材料层220(也称为2D层220)，如图2A所示。图2B示出了在2D层220上生长外延层230。第一基底210包括具有第一晶格常数的第一半导体材料，并且外延层230包括具有与第一晶格常数不同的第二晶格常数的第二半导体材料。图2C示出了外延层230被转移到主基底240以形成结构250用于进一步处理(例如，形成诸如太阳能电池、光电探测器、晶体管、LED和半导体层等的半导体器件)。
虽然第一基底210中的第一半导体材料和外延层230中的第二半导体材料通常具有晶格失配，但是如果外延层230的厚度大于阈值(也称为临界厚度)，则外延层230的表面可以基本上没有位错。例如，外延层230的厚度可以为约50nm至约5μm(例如，约50nm、约100nm、约200nm、约300nm、约500nm、约1μm、约2μm、约3μm、约4μm或约5μm，包括在其间的任意值和子范围)。第一半导体材料与第二半导体材料之间的晶格失配可以是约0％至约70％(例如，约0％、约10％、约20％、约30％、约40％、约50％、约60％和约70％，包括在其间的任意值和子范围)。
第一基底210可以包括适于外延生长的任何基底，并且外延层230可以包括与第一基底210兼容的任何材料。在一个实施例中，第一基底210包括GaN，并且外延层230包括InGaN。在另一实施例中，第一基底210包括GaAs，并且外延层230包括InGaP。在又一实施例中，第一基底210包括InP，并且外延层230包括InGaAs。
在方法200中2D层220主要用作释放层。在一个实施例中，2D层220包括石墨烯，并且2D层220的厚度可以基本上等于或小于1nm(例如，约1nm、约0.9nm、约0.8nm、约0.7nm、约0.6nm、约0.5nm或更小，包括在其间的任何值和子范围)。
可以通过本文中描述的或国际申请第PCT/US2016/050701号中所述的任何技术将外延层230转移到主基底240，该国际申请全部内容通过引用并入本文中。例如，可以在外延层230上形成金属应力源，并且然后可以在金属应力源上设置柔性胶带。然后可以通过使用柔性胶带将外延层230和金属应力源拉离2D层220来转移外延层230。
主基底240可以包括任何合适的基底来保持外延层230以进行进一步处理。主基底230的示例可以包括半导体、塑料片和金属箔等。
在将外延层230移动到主基底240之后，可以使用包括设置在第一基底210上的2D层220的剩余平台用于另一轮外延生长。例如，可以在2D层220上生长可以与外延层230基本相似的第二外延层。在一些情况下，新外延层可以不同于外延层230。例如，新外延层和外延层230可以具有不同的厚度或不同的材料组成。该过程可以被重复多次(例如，约50次、约100次或更多次)，直到例如2D层220被损坏为止。此时，被损坏的2D层220可以被移除(例如，由于2D材料与第一基底210的低相互作用强度而通过剥离方法)，并且可以在第一基底210上设置新的2D层。
使用渐变缓冲层的层转移技术
图3A至图3E示出了使用渐变缓冲层300制造半导体器件的方法300。图3A示出了在第一基底310上设置2D层320。2D层320和第一基底310可以基本上类似于图2A至图2C所示以及如上所述的2D层220和第一基底210。图3B示出了在2D层320上形成渐变缓冲层330。渐变缓冲层330包括具有第一晶格常数的第一子层332和具有与第一晶格常数不同的第二晶格常数的第二子层334。然后在渐变缓冲层330上形成操作层340，如图3C所示。操作层340可以促进渐变缓冲层330至主基底350的转移，如图3D所示。在图3E中，在渐变缓冲层330上(例如，通过外延生长)形成器件层360，以形成结构370用于进一步处理。
优选地选择渐变缓冲层330的晶格参数以实现与在其末端处接触的层的晶格匹配以及外延关系。例如，渐变缓冲层330可以外延到第一基底310，在其整个厚度中在组成上进行渐变，并且在另一侧上外延到器件层360。换句话说，第一子层332可以外延到第一基底310，并且第二子层334可以外延到器件层360。
在图3A至图3E中，仅示出了两个子层(332和334)。在实践中，渐变缓冲层330中的子层的数目可以大于2(例如，3个子层、5个子层、10个子层、15个子层、20个子层或更多，包括在其间的任何值和子范围)。子层的晶格常数可以在渐变缓冲层330的整个厚度中进行单调地变化。渐变缓冲层330中的第i子层可以具有对应的晶格常数ai。在一个实施例中，晶格常数可以沿厚度单调地增加，即，ai<ai+1。可替选地，晶格常数可以沿厚度单调地减小，即，ai>ai+1。
渐变缓冲层330的总厚度可以取决于子层的数目。例如，渐变缓冲层330的总厚度为约1μm至约10μm(例如，约1μm、约2μm、约3μm、约4μm、约5μm、约6μm、约7μm、约8μm、约9μm或约10μm，包括在其间的任意值和子范围)。每个子层的厚度可以是例如约50nm至约2μm(例如，约50nm、约100nm、约200nm、约300nm、约500nm、约1μm或约2μm，包括在其间的任意值和子范围)。
使用渐变缓冲层330可以在图3E中所示的所得结构的整个厚度中实现期望的晶格匹配和外延关系。这种晶格匹配和外延关系可以减小内部应力和应变，并且促进在图3E所示结构的整个厚度中的良好的电子运动。渐变缓冲层330还可以缓解器件层360的晶格匹配，使得器件层360的组成可以被配置成产生用于实际功能(例如，太阳能电池中的光转换、或者光电探测器中的光探测)的期望的能带隙，而不是产生精确的晶格匹配。
可以通过渐变缓冲层330中的每个子层的组成来控制渐变缓冲层330内的晶格常数的分布。例如，渐变缓冲层330可以包括InGaAs，并且可以通过改变每个子层中的In与Ga的比率来调整渐变缓冲层330的晶格常数。在这种情况下，第一基底310可以包括GaAs，并且器件层360可以包括InGaAs。渐变缓冲层330中的第一子层(与2D层320接触)可以是GaAs(即，没有In)，而且Ga的量逐渐减少并且In的量逐渐增加直到最后的子层(与器件层360接触)外延到InGaAs为止。类似地，也可以使用In与Ga的比率用于改变InGaP的晶格常数。
操作层340还可以包括设置在渐变缓冲层330上的应力源以及设置在应力源上用于操作应力源的胶带层。例如，应力源可以包括高应力金属膜例如Ni膜。在该实施例中，可以在1×10-5托的真空水平下在蒸发器中沉积Ni应力源。通过向渐变缓冲层330与2D层320之间的界面施加高应变能，将胶带和应力源一起使用可以以快速的释放速率将渐变缓冲层330从2D层320机械地剥离。至少由于2D层320中的2D材料(例如，石墨烯)与诸如渐变缓冲层330的材料(例如，GaAs)之间的弱范德瓦尔斯结合，因此释放速率可以是快速的。
图3D还示出了移除操作层340，从而留下渐变缓冲层330用于器件层360的生长。在一个实施例中，可以通过基于FeCl3的溶液蚀刻掉操作层(例如，包括胶带层和应力源)。
图4A和图4B分别示出了在单个2D材料层和多个2D材料层上制造的渐变缓冲层的示意图。图4A示出了半导体器件401，半导体器件401包括在石墨烯层421上制造的渐变缓冲层431，石墨烯层421又设置在基底411上。渐变缓冲层431包括多个子层431(1)至431(n)，其中n是正整数。子层的数目n可以例如大于2(例如，3个子层、5个子层、10个子层、15个子层、20个子层或更多，包括在其间的任意值和子范围)。在系统401中，子层431(1)至431(n)直接堆叠在一起而没有任何间隔物。在制造期间，在子层432(i)上沉积子层432(i+1)，i＝1，2，...，n-1。
图4B示出了半导体器件402，半导体器件402包括设置在基底412上的渐变缓冲层432。渐变缓冲层432包括多个子层432(1)、432(2)、...、432(n)，并且相邻的子层432(i)和432(i+1)由对应的石墨烯层422(i+1)分隔开。在系统402中，在其上形成有第一子层432(1)的基底412上设置第一石墨烯层422(1)。然后在第一子层432(1)上设置第二石墨烯层422(2)，并且该过程继续直到形成最后的子层432(n)为止。通常，使用包括多个子层的渐变缓冲层(431或432)可以多次过滤位错，从而使得在渐变缓冲层上制造的外延层中的位错减少。
图5A至图5D示出了在包括2D材料层的可重复使用的平台上制造半导体器件的方法500。在图5A中，使用转移操作层540将渐变缓冲层530从石墨烯层520移除。在基底510上设置石墨烯层520以形成可重复使用的平台550。在主基底560上设置渐变缓冲层530，如图5B所示。然后(例如，通过蚀刻)移除处理层540以使渐变缓冲层530的表面露出以用于进一步处理(例如，器件层的外延生长)。可以使用包括设置在基底510上的石墨烯层520的可重复使用的平台550用于形成新的渐变缓冲层，如图5D所示。在一个实施例中，新的渐变缓冲层可以与渐变缓冲层530基本相似。在另一实施例中，新的渐变缓冲层可以与渐变缓冲层530不同。例如，这两个渐变缓冲层可以具有不同的材料组成或不同的子层数目。
在一些情况下，可以使用可重复使用平台550用于制造器件层(例如，图2A至图2C中的外延层230)。因此，可重复使用平台550可以配置为多功能平台以适应不同的制造需求(例如，在不改变平台550中的硬件组成的情况下，在一个时间制造器件层，而在另一时间制造渐变缓冲层)。
结论
尽管本文中已对各种创新性实施方案进行了描述和说明，但是本领域普通技术人员将容易想到各种其他方法和/或结构来执行本文所描述的功能和/或获得本文所描述的结果和/或一个或更多个优点，并且认为这些变化或修改中的每一个均在本文所述的创新性实施方案的范围内。更普遍地，本领域技术人员将容易理解，本文描述的所有参数、尺寸、材料和构型意在示例，而实际参数、尺寸、材料和/或构型将取决于具体应用或本发明教导所用于的应用。本领域技术人员将认识或者能够仅使用常规实验就能够确定本文描述的具体发明实施方案的许多等同方案。因此，应该理解，前述实施方案仅作为示例示出，并且在所附权利要求书及其等同方案的范围内，发明技术方案可以以不同于具体描述和要求保护的其他方式实践。本公开内容的创新性实施方案涉及本文所述的每一个单独的特征、系统、制品、材料、试剂盒和/或方法。此外，如果这些特征、系统、制品、材料、试剂盒和/或方法不相互矛盾，则两个或更多个这些特征、系统、制品、材料、试剂盒和/或方法的任意组合均包括在本公开内容的创新性范围内。
另外，各种发明构思可以实施为已提供实例的一种或更多种方法。作为方法的一部分而执行的动作可以以任何合适的方式排序。因此，可以构造其中以不同于所示的顺序执行动作的实施方案，即使在说明性实施方案中示出为顺序动作，其也可以包括同时执行一些动作。
如所定义和本文使用的所有定义应理解为优先于字典定义、通过引用并入的文献中的定义和/或所定义的术语的一般含义。
除非明确地相反指示，否则如本在说明书和权利要求中使用的不定冠词“一个”，“一种”应理解为意指“至少一个”。
如在本说明书和权利要求中使用的短语“和/或”，应理解为表示这样结合的元素(即，在一些情况下结合地存在而在其他情况下分离地存在的元素)的“任意一个或两个”。用“和/或”列举的多个元素应以相同方式理解，即所如此连接的元素中的“一个或更多个”。除了由“和/或”子句具体标识的元素之外，可以可选地存在其他元素，不管与具体标识的那些元素相关或不相关。因此，作为非限制性实例，当与诸如“包括”的开放式语言结合使用时，对“A和/或B”的引用可以在一个实施方案中仅指代A(可选地包含除B之外的元素)；在另一个实施方案中，仅指代B(可选地包含除A之外的元素)；在又一个实施方案中，指代A和B二者(可选地包含其他元素)；等。
如本文在说明书和权利要求书中使用的“或”应当理解为具有与如上定义的“和/或”相同的含义。例如，当分开列表中的项目时，“或”或“和/或”应理解为包括性的，即，包括多个要素或要素列表中的至少一个元素，但也包括多于一个，以及可以可选地包括另外的未列举的项目。仅清楚地相反指示的术语，例如“……的仅之一”或“……的恰好之一”，或当用于权利要求中使用时的“由……组成”将指示包括多个元素或元素列表中的恰好一个元素。一般而言，本文使用的术语“或”当在排他性术语例如“任一”、“之一”、“仅之一”、或“恰好之一”之前时，应当仅被理解为表示排他性替选(即，一个或另一个，但不是二者)。当在权利要求书使用中时，“基本由……组成”应具有其在专利法领域中所使用的普通含义。
如在本文说明书和权利要求中所使用的短语“至少一个”，在指代一个或更多个要素的列表时，应理解为意指从要素列表中的任一个或更多个要素中选出的至少一个要素，而并不一定包括在要素列表中具体列举的每个和每一个要素中的至少一个，并且不排除要素列表中要素的任何组合。该定义还允许除了在短语“至少一个”所指代的元素列表中具体标识的元素之外的元素可以可选地存在，而不管与具体标识的那些元素相关还是无关。因此，作为非限制性实例，“A和B中的至少一个”(或等同地，“A或B中的至少一个”，或者等同地，“A和/或B中的至少一个”)在一个实施方案中可以指至少一个A，可选地包括多于一个A，但不存在B(并且可选地包括除了B以外的元素)；在另一个实施方案中，可以指代至少一个B，可选地包括多于一个B，但不存在A(并且可选地包括除了A以外的元素)；在又一个实施方案中，可以指代至少一个A，可选地包括多于一个A，和至少一个B，可选地包括多于一个B(并且可选地包括其他的元素)；等。
在上述权利要求书以及说明书中，所有的连接词例如“包含”、“包括”、“承载”、“具有”、“含有”、“涉及”、“持有”、“由……构成”应被理解为是开放式的，即意指包括但不限制于。如美国专利局专利审查程序手册第2111.03节中所述，仅连接词“由......组成”和“基本上由......组成”应分别是封闭或半封闭的连接词。

Claims (26)

1.一种制造半导体器件的方法，所述方法包括：
在第一基底上形成第一外延层，所述第一基底包括具有第一晶格常数的第一半导体材料，以及所述第一外延层包括具有与所述第一晶格常数不同的第二晶格常数的第二半导体材料；
在所述第一外延层上设置石墨烯层；以及
在所述石墨烯层上形成包括所述第二半导体材料的第二外延层。
2.根据权利要求1所述的方法，其中所述第一基底包括GaN以及所述第一外延层包括InGaN。
3.根据权利要求1所述的方法，其中所述第一基底包括GaAs以及所述第一外延层包括InGaP。
4.根据权利要求1所述的方法，其中所述第一基底包括InP以及所述第一外延层包括InGaAs。
5.根据权利要求1所述的方法，其中设置所述石墨烯层包括：
在第二基底上形成所述石墨烯层；以及
将所述石墨烯层从所述第二基底转移到所述第一外延层。
6.根据权利要求5所述的方法，其中所述第二基底包括碳化硅以及所述石墨烯层包括单晶石墨烯层。
7.根据权利要求5所述的方法，其中所述第二基底包括铜箔以及所述石墨烯层包括多晶石墨烯层。
8.根据权利要求1所述的方法，还包括：
将所述第二外延层转移到主基底。
9.根据权利要求8所述的方法，其中转移所述第二外延层包括将所述第二外延层从所述石墨烯层剥离以及在所述主基底上设置所述第二外延层。
10.根据权利要求8所述的方法，其中转移所述第二外延层包括：
在所述第二外延层上形成金属应力源；
在所述金属应力源上设置柔性胶带；以及
利用所述柔性胶带将所述第二外延层和所述金属应力源拉离所述石墨烯层。
11.根据权利要求8的所述方法，还包括：
在将所述第二外延层转移到所述主基底之后，在所述石墨烯层上形成包括所述第二半导体材料的第三外延层。
12.一种通过权利要求1所述的方法形成的半导体器件。
13.一种制造半导体器件的方法，所述方法包括：
在包括具有第一晶格常数的第一半导体材料的第一基底上设置石墨烯层；
在所述石墨烯层上形成外延层，所述外延层包括具有与所述第一晶格常数不同的第二晶格常数的第二半导体材料；以及
将所述外延层转移到主基底。
14.根据权利13所述的方法，其中所述石墨烯层具有基本上等于或小于1nm的厚度。
15.根据权利13所述的方法，其中设置所述石墨烯层包括：
在第二基底上形成所述石墨烯层；以及
将所述石墨烯层从所述第二基底转移到所述第一基底。
16.根据权利要求15所述的方法，其中所述第二基底包括碳化硅以及所述石墨烯层包括单晶石墨烯层。
17.根据权利要求15所述的方法，其中所述第二基底包括铜箔以及所述石墨烯层包括多晶石墨烯层。
18.根据权利要求13所述的方法，其中转移所述外延层包括：
在所述外延层上形成金属应力源；
在所述金属应力源上设置柔性胶带；以及
利用所述柔性胶带将所述外延层和所述金属应力源拉离所述石墨烯层。
19.根据权利要求18所述的方法，其中所述外延层是第一外延层，所述方法还包括：
在将所述第一外延层转移到所述主基底之后，在所述石墨烯层上形成包括所述第二半导体材料的第二外延层。
20.一种通过权利要求13所述的方法形成的半导体器件。
21.一种制造半导体器件的方法，所述方法包括：
在包括具有第一晶格常数的第一半导体材料的第一基底上设置石墨烯层；
在所述石墨烯层上形成渐变缓冲层；
在所述渐变缓冲层上形成转移操作层；以及
使用所述转移操作层将所述渐变缓冲层转移到主基底。
22.根据权利要求21所述的方法，其中所述渐变缓冲层包括：
第一缓冲层，其具有第一晶格常数；以及
第二缓冲层，其设置在所述第一缓冲层上并且具有与所述第一晶格常数不同的第二晶格常数。
23.根据权利要求21所述的方法，其中所述渐变缓冲层包括：
第一缓冲层，其具有第一晶格常数；
分隔层，其包括设置在所述第一缓冲层上的石墨烯；以及
第二缓冲层，其具有与所述第一晶格常数不同的第二晶格常数。
24.根据权利要求21所述的方法，其中所述渐变缓冲层包括：
复数个缓冲层，所述复数个缓冲层中的第i个缓冲层具有晶格常数ai以及所述复数个缓冲层中的第(i+1)个缓冲层具有大于ai的晶格常数ai+1，其中i是正整数；以及
包括石墨烯的复数个分隔层，所述复数个分离层中的第i个分离层设置在所述第i个缓冲层与所述第(i+1)个缓冲层之间。
25.根据权利要求21所述的方法，其中所述渐变缓冲层是第一渐变缓冲层，所述方法还包括：
在将所述第一渐变缓冲层转移到所述主基底之后，在所述石墨烯层上形成第二渐变缓冲层。
26.根据权利要求21所述的方法，还包括：
将所述转移操作层移除以使所述渐变缓冲层露出；以及
在所述渐变缓冲层上形成外延层。
CN201780075423.1A 2016-11-08 2017-11-08 用于层转移的位错过滤系统和方法 Pending CN110050335A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662418964P 2016-11-08 2016-11-08
US62/418,964 2016-11-08
PCT/US2017/060568 WO2018089444A1 (en) 2016-11-08 2017-11-08 Systems and methods of dislocation filtering for layer transfer

Publications (1)

Publication Number Publication Date
CN110050335A true CN110050335A (zh) 2019-07-23

Family

ID=62110590

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780075423.1A Pending CN110050335A (zh) 2016-11-08 2017-11-08 用于层转移的位错过滤系统和方法

Country Status (6)

Country Link
US (1) US10903073B2 (zh)
EP (1) EP3539152A4 (zh)
JP (1) JP2020500424A (zh)
KR (1) KR20190073558A (zh)
CN (1) CN110050335A (zh)
WO (1) WO2018089444A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110491826A (zh) * 2019-07-31 2019-11-22 北京工业大学 化合物半导体单晶薄膜层的转移方法及单晶GaAs-OI复合晶圆的制备方法
CN111584627A (zh) * 2020-05-28 2020-08-25 西安电子科技大学芜湖研究院 一种近似同质外延hemt器件结构及其制备方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108140552A (zh) 2015-09-08 2018-06-08 麻省理工学院 基于石墨烯的层转移的系统和方法
KR20190118189A (ko) 2017-02-24 2019-10-17 메사추세츠 인스티튜트 오브 테크놀로지 곡선형 초점면 어레이를 위한 장치 및 방법들
US10811557B2 (en) * 2017-06-16 2020-10-20 Alta Devices, Inc. Growth structure under a release layer for manufacturing of optoelectronic devices
US10873001B2 (en) * 2017-06-16 2020-12-22 Alta Devices, Inc. Methods of manufacturing optoelectronic devices using different growth substrates
US11075313B2 (en) * 2017-06-16 2021-07-27 Utica Leaseco, Llc Optoelectronic devices manufactured using different growth substrates
WO2020041650A1 (en) 2018-08-23 2020-02-27 Massachusetts Institute Of Technology Atomic precision control of wafer-scale two-dimensional materials
US10950638B2 (en) 2019-03-29 2021-03-16 Toyota Motor Engineering & Manufacturing North America, Inc. Tunable imaging systems and methods thereof
WO2021076992A1 (en) * 2019-10-18 2021-04-22 Utica Leaseco, Llc Methods of manufacturing optoelectronic devices using different growth substrates

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4471367A (en) * 1981-12-04 1984-09-11 At&T Bell Laboratories MESFET Using a shallow junction gate structure on GaInAs
US5391257A (en) * 1993-12-10 1995-02-21 Rockwell International Corporation Method of transferring a thin film to an alternate substrate
JP2009242124A (ja) * 2008-03-28 2009-10-22 Asahi Kasei Electronics Co Ltd 半導体基板
CN103378239A (zh) * 2012-04-25 2013-10-30 清华大学 外延结构体
CN103985628A (zh) * 2013-02-05 2014-08-13 国际商业机器公司 用于晶片转移的方法
US20150084074A1 (en) * 2013-09-26 2015-03-26 International Business Machines Corporation Gallium nitride material and device deposition on graphene terminated wafer and method of forming the same

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4236947A (en) 1979-05-21 1980-12-02 General Electric Company Fabrication of grown-in p-n junctions using liquid phase epitaxial growth of silicon
US4727047A (en) 1980-04-10 1988-02-23 Massachusetts Institute Of Technology Method of producing sheets of crystalline material
GB8912498D0 (en) 1989-05-31 1989-07-19 De Beers Ind Diamond Diamond growth
US5264071A (en) 1990-06-13 1993-11-23 General Electric Company Free standing diamond sheet and method and apparatus for making same
US5308661A (en) 1993-03-03 1994-05-03 The Regents Of The University Of California Pretreatment process for forming a smooth surface diamond film on a carbon-coated substrate
US5527559A (en) 1994-07-18 1996-06-18 Saint Gobain/Norton Industrial Ceramics Corp. Method of depositing a diamond film on a graphite substrate
US5641381A (en) 1995-03-27 1997-06-24 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Preferentially etched epitaxial liftoff of InP material
US5792254A (en) 1996-06-12 1998-08-11 Saint-Gobain/Norton Industrial Ceramics Corp. Production of diamond film
US6566256B1 (en) 1999-04-16 2003-05-20 Gbl Technologies, Inc. Dual process semiconductor heterostructures and methods
KR100605504B1 (ko) * 2003-07-30 2006-07-28 삼성전자주식회사 저전위밀도를 갖는 에피텍셜층을 포함하는 반도체 소자 및 상기 반도체 소자의 제조방법
US7786421B2 (en) 2003-09-12 2010-08-31 California Institute Of Technology Solid-state curved focal plane arrays
WO2006015185A2 (en) 2004-07-30 2006-02-09 Aonex Technologies, Inc. GaInP/GaAs/Si TRIPLE JUNCTION SOLAR CELL ENABLED BY WAFER BONDING AND LAYER TRANSFER
US7619257B2 (en) 2006-02-16 2009-11-17 Alcatel-Lucent Usa Inc. Devices including graphene layers epitaxially grown on single crystal substrates
US7755079B2 (en) 2007-08-17 2010-07-13 Sandia Corporation Strained-layer superlattice focal plane array having a planar structure
DE502007005577D1 (de) 2007-12-21 2010-12-16 Condias Gmbh Verfahren zur Aufbringung einer Diamantschicht auf ein Graphitsubstrat
US8916890B2 (en) 2008-03-19 2014-12-23 Cree, Inc. Light emitting diodes with light filters
US8193078B2 (en) 2008-10-28 2012-06-05 Athenaeum, Llc Method of integrating epitaxial film onto assembly substrate
US8859399B2 (en) 2008-11-19 2014-10-14 Agency For Science, Technology And Research Method of at least partially releasing an epitaxial layer
US8629353B2 (en) 2009-03-05 2014-01-14 The Board Of Trustees Of The Leland Stanford Junior University Apparatus and method using patterned array with separated islands
US8507797B2 (en) 2009-08-07 2013-08-13 Guardian Industries Corp. Large area deposition and doping of graphene, and products including the same
US8629065B2 (en) 2009-11-06 2014-01-14 Ostendo Technologies, Inc. Growth of planar non-polar {10-10} M-plane gallium nitride with hydride vapor phase epitaxy (HVPE)
KR101758649B1 (ko) 2010-03-31 2017-07-18 삼성전자주식회사 게르마늄층을 이용한 그래핀 제조방법
US8933436B2 (en) 2010-10-13 2015-01-13 The Regents Of The University Of Michigan Ordered organic-organic multilayer growth
US20120141799A1 (en) 2010-12-03 2012-06-07 Francis Kub Film on Graphene on a Substrate and Method and Devices Therefor
US9065010B2 (en) 2011-06-28 2015-06-23 Universal Display Corporation Non-planar inorganic optoelectronic device fabrication
US8367556B1 (en) 2011-12-01 2013-02-05 International Business Machines Corporation Use of an organic planarizing mask for cutting a plurality of gate lines
JP5829508B2 (ja) 2011-12-16 2015-12-09 株式会社豊田自動織機 ＳｉＣ結晶の結晶成長方法およびＳｉＣ結晶基板
AU2013222069A1 (en) * 2012-02-26 2014-10-16 Solexel, Inc. Systems and methods for laser splitting and device layer transfer
US8906772B2 (en) 2012-04-16 2014-12-09 Uchicago Argonne, Llc Graphene layer formation at low substrate temperature on a metal and carbon based substrate
CN103378237B (zh) 2012-04-25 2016-04-13 清华大学 外延结构
CN103374751B (zh) * 2012-04-25 2016-06-15 清华大学 具有微构造的外延结构体的制备方法
US8936961B2 (en) 2012-05-26 2015-01-20 International Business Machines Corporation Removal of stressor layer from a spalled layer and method of making a bifacial solar cell using the same
EP2679540A1 (en) 2012-06-29 2014-01-01 Graphenea, S.A. Method of manufacturing a graphene monolayer on insulating substrates
US9096050B2 (en) * 2013-04-02 2015-08-04 International Business Machines Corporation Wafer scale epitaxial graphene transfer
US9337274B2 (en) * 2013-05-15 2016-05-10 Globalfoundries Inc. Formation of large scale single crystalline graphene
WO2014186731A1 (en) 2013-05-16 2014-11-20 United States Of America, As Represented By The Administrator Of The National Aeronautics And Space Administration Integrated multi-color light emitting device made with hybrid crystal structure
US9601579B2 (en) 2013-05-24 2017-03-21 The University Of North Carolina At Charlotte Growth of semiconductors on hetero-substrates using graphene as an interfacial layer
US9284640B2 (en) 2013-11-01 2016-03-15 Advanced Graphene Products Sp. Z.O.O. Method of producing graphene from liquid metal
KR20160108440A (ko) 2014-01-15 2016-09-19 더 리젠츠 오브 더 유니버시티 오브 미시간 인쇄법을 통한 에피택셜 리프트오프 태양 전지와 포물형 미니 집광기 어레이의 집적화
US10680132B2 (en) 2014-01-15 2020-06-09 The Regents Of The University Of Michigan Non-destructive wafer recycling for epitaxial lift-off thin-film device using a superlattice epitaxial layer
DE102015213426B4 (de) 2014-07-25 2022-05-05 Semiconductor Energy Laboratory Co.,Ltd. Licht emittierendes Element, Licht emittierende Vorrichtung, elekronisches Gerät, Beleuchtungsvorrichtung und organische Verbindung
AU2015333580B2 (en) 2014-10-15 2019-04-11 The University Of Melbourne Method of fabricating a diamond membrane
KR102374118B1 (ko) 2014-10-31 2022-03-14 삼성전자주식회사 그래핀층 및 그 형성방법과 그래핀층을 포함하는 소자 및 그 제조방법
US9530643B2 (en) 2015-03-12 2016-12-27 International Business Machines Corporation Selective epitaxy using epitaxy-prevention layers
US10494713B2 (en) 2015-04-16 2019-12-03 Ii-Vi Incorporated Method of forming an optically-finished thin diamond film, diamond substrate, or diamond window of high aspect ratio
DE102015111453B4 (de) 2015-07-15 2022-03-10 Infineon Technologies Ag Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements
CN108140552A (zh) 2015-09-08 2018-06-08 麻省理工学院 基于石墨烯的层转移的系统和方法
WO2017222796A2 (en) 2016-06-03 2017-12-28 Massachusetts Institute Of Technology Systems and methods for fabricating single-crystalline diamond membranes
KR20190118189A (ko) 2017-02-24 2019-10-17 메사추세츠 인스티튜트 오브 테크놀로지 곡선형 초점면 어레이를 위한 장치 및 방법들
KR20190117706A (ko) 2017-02-24 2019-10-16 메사추세츠 인스티튜트 오브 테크놀로지 수직으로 적층된 다색 발광 다이오드(led) 디스플레이를 위한 방법들 및 장치들
JP2020520552A (ja) 2017-04-18 2020-07-09 マサチューセッツ インスティテュート オブ テクノロジー 遠隔エピタキシを介して半導体素子を製作するためのシステムおよび方法
WO2018195412A1 (en) 2017-04-21 2018-10-25 Massachusetts Institute Of Technology Systems and methods for fabricating photovoltaic devices via remote epitaxy
WO2019099461A1 (en) 2017-11-14 2019-05-23 Massachusetts Institute Of Technology Epitaxial growth and transfer via patterned two-dimensional (2d) layers

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4471367A (en) * 1981-12-04 1984-09-11 At&T Bell Laboratories MESFET Using a shallow junction gate structure on GaInAs
US5391257A (en) * 1993-12-10 1995-02-21 Rockwell International Corporation Method of transferring a thin film to an alternate substrate
JP2009242124A (ja) * 2008-03-28 2009-10-22 Asahi Kasei Electronics Co Ltd 半導体基板
CN103378239A (zh) * 2012-04-25 2013-10-30 清华大学 外延结构体
CN103985628A (zh) * 2013-02-05 2014-08-13 国际商业机器公司 用于晶片转移的方法
US20150084074A1 (en) * 2013-09-26 2015-03-26 International Business Machines Corporation Gallium nitride material and device deposition on graphene terminated wafer and method of forming the same
US20150083036A1 (en) * 2013-09-26 2015-03-26 International Business Machines Corporation Gallium nitride material and device deposition on graphene terminated wafer and method of forming the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110491826A (zh) * 2019-07-31 2019-11-22 北京工业大学 化合物半导体单晶薄膜层的转移方法及单晶GaAs-OI复合晶圆的制备方法
WO2021017038A1 (zh) * 2019-07-31 2021-02-04 北京工业大学 化合物半导体单晶薄膜层的转移方法及单晶GaAs-OI复合晶圆的制备方法
US11574839B2 (en) 2019-07-31 2023-02-07 Beijing University Of Technology Method for transferring compound semiconductor single crystal thin film layer and method for preparing single crystal GaAs-OI composite wafer
CN111584627A (zh) * 2020-05-28 2020-08-25 西安电子科技大学芜湖研究院 一种近似同质外延hemt器件结构及其制备方法

Also Published As

Publication number Publication date
KR20190073558A (ko) 2019-06-26
US10903073B2 (en) 2021-01-26
JP2020500424A (ja) 2020-01-09
EP3539152A4 (en) 2020-06-24
US20190259608A1 (en) 2019-08-22
WO2018089444A1 (en) 2018-05-17
EP3539152A1 (en) 2019-09-18

Similar Documents

Publication Publication Date Title
CN110050335A (zh) 用于层转移的位错过滤系统和方法
US10770289B2 (en) Systems and methods for graphene based layer transfer
US10680132B2 (en) Non-destructive wafer recycling for epitaxial lift-off thin-film device using a superlattice epitaxial layer
US20200043790A1 (en) Systems and methods for fabricating semiconductor devices via remote epitaxy
CN109585270B (zh) 基于非晶衬底生长氮化物的方法及结构
US20240153763A1 (en) Systems and methods for growth of silicon carbide over a layer comprising graphene and/or hexagonal boron nitride and related articles
CN113921380A (zh) 制造纳米棒的方法以及通过该方法制造的纳米棒
US20220367275A1 (en) Method and structure for thin-film fabrication
CN108987463B (zh) 包括石墨烯的半导体器件以及制造该半导体器件的方法
WO2020072867A1 (en) Methods, apparatus, and systems for remote epitaxy using stitched graphene
US20210351033A1 (en) Epitaxial growth template using carbon buffer on sublimated sic substrate
US9970126B2 (en) Production of free-standing crystalline material layers
JP2012212840A (ja) シリコン層転写用基板及び半導体基板の製造方法
Ooi et al. GaN nano-membrane for optoelectronic and electronic device applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190723