TWI520206B - 至少部分分離磊晶層的方法 - Google Patents

至少部分分離磊晶層的方法 Download PDF

Info

Publication number
TWI520206B
TWI520206B TW098139303A TW98139303A TWI520206B TW I520206 B TWI520206 B TW I520206B TW 098139303 A TW098139303 A TW 098139303A TW 98139303 A TW98139303 A TW 98139303A TW I520206 B TWI520206 B TW I520206B
Authority
TW
Taiwan
Prior art keywords
layer
epitaxial layer
sacrificial layer
substrate
epitaxial
Prior art date
Application number
TW098139303A
Other languages
English (en)
Other versions
TW201030837A (en
Inventor
冉祈安
滕京華
蔡樹仁
Original Assignee
新加坡科技研究局
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡科技研究局 filed Critical 新加坡科技研究局
Publication of TW201030837A publication Critical patent/TW201030837A/zh
Application granted granted Critical
Publication of TWI520206B publication Critical patent/TWI520206B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y10S977/742—Carbon nanotubes, CNTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Description

至少部分分離磊晶層的方法 發明領域
本發明大致關於一種至少部分分離磊晶層的方法。
 發明背景
掀離磊晶層係用於半導體工業或其他奈米技術相關工業的方法。例如，半導體材料可以呈現適用於潛力應用範疇之磊晶層材料的型式，該潛力應用包括紫外線至可見光光電子學(例如LEDs及雷射)與高溫電子學(例如電晶體)。在這些半導體材料之中，第III-V族氮化物半導體材料包括氮化鋁(AlN)、氮化鎵(GaN)及氮化銦(InN)與其等相關的三元及四元合金，諸如氮化鋁鎵(AlGaN)及氮化銦鎵(InGaN)。
在第III-V族氮化物為主的材料中，GaN為一種具有寬(3.4eV)頻帶間隙之纖鋅礦結晶結構的直接頻帶間隙半導體材料，GaN現在被認為是應用於光電子學(例如從UV至藍綠光及用於固態照明之白光的LEDs，雷射二極體)及高功率及高頻率電子裝置(例如高電子移動性電晶體(HEMT))的最卓越半導體。它對於離子化輻射的敏感度很低，使得它成為用於衛星之太陽能電池陣列的合適材料。更且，因為GaN電晶體可在高溫及高電壓下操作，在微波頻率下它們創造理想的功率擴大器。
GaN具有機械堅硬及化學鈍性的優點。然而，由於在合成III-V氮化物之生長溫度的高融點及高氮(N2)平衡蒸氣壓，所以在高溫、高壓狀況下產生用於均質磊晶術的大量單一結晶係非常昂貴的而且現在它僅限於2吋晶圓。結晶型GaN通常磊晶地生長在相異材料的基材上。矽(Si)、碳化矽(SiC)及藍寶石為最通常使用的基材，GaN薄膜經由諸如，但不限於，金屬-有機化學蒸氣沉積(MOCVD)，分子束磊晶術(MBE)或氫化物蒸氣相磊晶術(HVPE)方法沉積。儘管應用廣泛，但是藍寶石的物理特性，諸如電氣絕緣與相當不良的導熱性，使得它對裝置製造而言係不合適的。此外，雖然這些基材被用於商業產品，但是依然有降低生長在它們上之磊晶膜品質的問題。典型上，由於晶格及熱配置不當之故，磊晶膜呈現大約108~109cm-2的結晶型缺陷程度。此種高度的結晶型缺陷對於裝置表現而言是個障礙。例如，它會導致低的內部光發射效率及短的壽命。
況且，除了磊晶膜品質外，從裝置表現觀點而言，大量的基材性質離最佳化甚遠。它們由於不良的導熱及導電性，因而抑制裝置的表現。這些基材的不良導熱性阻止GaN-為主之高電流裝置(諸如雷射二極體及高功率電晶體)產生之熱量的有效散失，因而最終抑制裝置的表現。這些外部基材，尤其是藍寶石的不良導電性使接觸及封裝計畫變得複雜，導致廣泛散佈的電阻不利益，以及使得裝置的操作需要較高的電壓。
使GaN磊晶膜結構從藍寶石基材移除的技術牽涉利用雷射來掀離磊晶地生長於藍寶石基材上的GaN薄膜。雷射束穿過基材的背側照射到磊晶膜，其局部加熱接近基材界面的磊晶膜並分解磊晶膜成為其組成份(Ga金屬及氮氣)。照射之後，藉著加熱至高於Ga金屬熔點攝氏30度以上可以將磊晶膜及基材分離。因為GaN及藍寶石在可見波長下呈透明狀，所以在UV波長範圍內的強力光束是必須的，其僅能藉由昂貴的高功率雷射，諸如激生分子雷射產生。受限的雷射束點尺寸表示該束必須掃描橫過相當大的施用區域，這在加熱及橫過晶圓熱膨脹時會產生暫時性的空間不一致性，因而於雷射掀離期間破裂磊晶膜。此外，相當昂貴的雷射設備與低生產效率之雷射設備的短壽命使得這個技術不適用於大量生產。然而，有報導說高能雷射處理也可造成表面粗糙以及鋁及氧相互擴散進入GaN中，而且通常需要後拋光以達成想要的表面粗糙度及薄膜厚度。更且，加工過程中的高能雷射增加了產品的費用。
第二種從藍寶石基材移除GaN磊晶膜結構的方法為磊晶掀離技術，其牽涉使用設於磊晶膜層及基材之間的犧牲層。典型的犧牲層由與殘留層化學上區隔的化合物製成，且其可被選擇地蝕刻、移除或分解，藉此使GaN磊晶膜結構從生長基材分離。
ELO方法具有下述的缺點。首先，它需要使用與GaN磊晶生長相容且可以化學蝕刻選擇地移除的材料系統。雖然有一些使用犧牲層，例如，GaN/ZnO(作為犧牲層)/藍寶石或者GaN/CrN(作為犧牲層)/藍寶石的報導，然而，材料品質遠非最佳。其次，於蝕刻層溶解期間，由於氧化還原反應在蝕刻位置產生的氣泡會引起上述薄GaN層的捲曲及破裂，因而影響它的電氣及光學特性。因為降低在遠端電極(陰極)處實行，所以於ELO中使用電化學蝕刻技術可解決氣泡形成的問題。
上述方法的變形之一包括施加電化學電位於層化材料/基材及相對電極之間以氧化並溶解置於薄膜及基材間之薄蝕刻層的步驟，其可將層化材料從基材釋放出來。
此方法的另一變形為光電化學(PEC)蝕刻，其使用高功率UV燈以選擇地激發在藍寶石上之GaN之磊晶膜結構內部的犧牲層，使得犧牲層被電解質電化學蝕刻/溶解。光激發反應是必要的以產生電子洞對來參與材料移除所必須的反應。
然而，迄今報導的PEC過程導致具有切面島或晶鬚形成的粗糙蝕刻界面，因此，後蝕刻或拋光過程是必要的。而且，通常用於PEC蝕刻的電解質(HCl或KOH)也會攻擊靠近線差排的結構層，導致頂表面上掀離薄膜的損壞。此外，犧牲層及結構層之間的蝕刻選擇性很差，如此使得其中具有摻雜GaN及主動層之電氣驅動裝置結構的掀離變得困難。
除了上述關於從GaN磊晶膜結構移除基材的問題之外，就LED應用而言，藉由總內部折射，光線易於被捕捉在高折射率的半導體內，這對於光汲取是個問題。考量GaN(n=2.5)與空氣的折射率，則光逃脫角錐的臨界角為約23°。假設光從側壁發射且忽略背側，可以預期大約只有4%的內部光可從表面汲取。逃脫角錐外部的光背反射入基材中且被重複地反射，然後為主動層或電極再吸收，除非它穿過側壁逃脫。表面奈米圖案化係用於改善光汲取的方法之一，因為奈米圖案化的表面減少內部光反射以及使光向外散射。
所以存在有一種需求，希望提供一種尋求解決上述問題之至少一者的至少部分分離磊晶層的方法。
 發明概要
依據本發明的第一面向，提供一種從基材至少部分分離材料磊晶層的方法，該方法包括以下步驟：於該基材上形成一圖案化犧牲層，使得該基材為該犧牲層部分地暴露及部分地覆蓋；以奈米磊晶橫向過度生長於該圖案化犧牲層上生長該磊晶層，使得該磊晶層形成於包括該圖案化犧牲層及該材料之一中間層的上方；及選擇地蝕刻該圖案化犧牲層，使得該磊晶層從該基材至少部分地分離。
該圖案化犧牲層被選擇地蝕刻，使得該磊晶層從該模板層脫黏而掀離。
該磊晶層在該模板層及該材料之奈米結構之間的界面處脫黏，該材料形成於該模板層上成為該磊晶層之奈米磊晶生長的一部分。
該圖案化犧牲層被選擇地蝕刻，使得該磊晶層被底切或使得一凹洞形成於該磊晶層下方。
該基材包括用以促進非磊晶過度生長的一模板層。
該模板層及磊晶層包括一第III-V族氮化物；或一第III-V族氮化物的三元或四元合金。
該第III-V族氮化物包括由氮化鋁(AlN)、氮化鎵(GaN)、氮化銦(InN)、氮化鋁鎵(AlGaN)及氮化銦鎵(InGaN)組成之群組的一或多者。
該基材包括由矽(Si)、碳化矽(SiC)及藍寶石組成之群組的一或多者。
該模板層由一方法形成，該方法包括由金屬-有機化學蒸氣沉積(MOCVD)、分子束磊晶術(MBE)或氫化物蒸氣相磊晶術(HVPE)組成之群組的一或多者。
該圖案化犧牲層由一方法形成，該方法包括由電漿強化的化學蒸氣沉積(PECVD)、噴濺或在玻璃上旋轉(spin-on glass)組成之群組的一或多者。
該圖案化犧牲層包括由二氧化矽(SiO2)，矽氮化物(Si3N4)及二氧化鈦(TiO2)組成之群組的一或多者。
該圖案化犧牲層以一方法圖案化，該方法包括由奈米壓印微影術(NIL)、使用陽極化的氧化鋁(AAO)作為蝕刻遮罩、電子束微影術及干涉微影術組成之群組的一或多者。
該奈米磊晶橫向過度生長由一方法形成，該方法包括由金屬-有機化學蒸氣沉積(MOCVD)、分子束磊晶術(MBE)或氫化物蒸氣相磊晶術(HVPE)組成之群組的一或多者。
該圖案化犧牲層包括多數的洞、點或條紋。
該方法更包括，於蝕刻該圖案化犧牲層之前，在該基材中形成溝槽以在該基材上界定台面結構，藉此有助於在該台面結構之區域中對該圖案化犧牲層的蝕刻。
形成該圖案化犧牲層的步驟包括基於該掀離磊晶層想要的光學特性選擇一圖案。
該圖案被選擇以增加該掀離磊晶層的表面粗糙度。
該圖案被選擇以在該掀離磊晶層的一表面上提供一繞射光柵。
依據本發明的第二面向提供一種包括一磊晶層的裝置，該磊晶層使用前述的方法而至少部分地被分離。
該裝置，包括一LED結構、一雷射二極體或高電子移動性電晶體。
圖式簡單說明
由以下的描述，僅藉由實例以及與圖式結合，本發明的例示實施例將被更加地了解且可被習於此藝者快速地明白，其中：第1(a)-(d)圖係依據本發明實施例之奈米磊晶橫向過度生長(奈米-ELO) GaN磊晶層之奈米製造及生長過程的簡要橫截面圖。
第2圖係使用AAO層為蝕刻遮罩而製成之奈米結構SiO2犧牲層之表面型態的掃描電子顯微(SEM)影像。
第3圖係依據本發明實施例之包括奈米洞之奈米結構犧牲層的簡要頂視圖。
第4(a)圖係依據本發明實施例製成之奈米磊晶橫向過度生長(奈米-ELO) GaN磊晶結構的簡要橫截面圖。
第4(b)圖係第4(a)圖簡要圖的對應SEM影像。
第5(a)-(b)圖係依據本發明實施例之自我掀離奈米-ELO GaN結構的立體圖。
第6(a)圖係在一段短時間的蝕刻之後脫黏的奈米-ELO GaN磊晶層的SEM影像。
第6(b)圖係第6(a)圖之鏡頭推遠的(zoomed-out) SEM影像。
第7(a)圖係浸於20% HF溶液10分鐘之後，奈米-ELO GaN磊晶層之頂表面的光學顯微影像。
第7(b)圖係第7(a)圖的放大影像。
第8(a)及(b)圖分別顯示朝向奈米結構圖案化犧牲層之脫黏的奈米-ELO GaN磊晶層之表面型態的原子力顯微鏡(AFM)平面圖及立體圖影像。
第9圖係於矽轉送基材上之掀離的奈米-ELO GaN磊晶層的光致發光(PL)繪圖影像。
第10(a)及(b)圖係依據另一本發明實施例之自我掀離奈米-ELO GaN結構的立體圖。
第11(a)及(b)圖係依據再一本發明實施例之自我掀離奈米-ELO GaN結構的立體圖。
第12(a)及(b)圖係依據又一本發明實施例之自我掀離奈米-ELO GaN結構的簡要橫截面圖。
第12(c)圖係依據上述實施例之包括溝槽之晶圓的簡要頂視圖。
第13圖係垂直之GaN LED裝置的簡要橫截面圖。
第14圖係依據本發明實施例之從基材至少部分分離材料磊晶層之方法的流程圖。
 詳細說明
本發明關於經由結合奈米磊晶術及濕化學蝕刻從外部基材至少部分分離磊晶層的方法。為說明之目的，氮化鎵(GaN)，第III-V族氮化物化合物用於先前的描述。然而，將會明白的是本發明也可應用於其他化合物，諸如，但不限於，第III-V族氮化物化合物與其等相關的三元及四元合金。第III-V族氮化物化合物與其等相關的三元及四元合金包括，但不限於，氮化鋁(AlN)、氮化銦(InN)、氮化鋁鎵(AlGaN)及氮化銦鎵(InGaN)。除上述化合物之外，其他材料系統包括III-V半導體諸如，但不限於，GaAs、InP、InAs、AlGaAs、InGaAs；及II-IV半導體諸如，但不限於，CdTe、CdS。
第1(a)-(d)圖係依據本發明實施例之奈米磊晶橫向過度生長(奈米-ELO)之GaN磊晶層的奈米製造及生長過程的簡要橫截面圖形。
如第1(a)圖所示，GaN模板104薄層生長於基材102上。合適的基材材料包括，但不限於，藍寶石、碳化矽(SiC)及矽(Si)。習於此藝者將會了解GaN模板104將可利用方法諸如，但不限於，金屬-有機化學蒸氣沉積(MOCVD)、分子束磊晶術(MBE)或氫化物蒸氣相磊晶術(HVPE)而生長。
以下，如第1(b)圖所示，犧牲層106沉積於GaN模板104表面。合適的犧牲層材料包括，但不限於，氧化矽(SiO2)、氮化矽(Si3N4)及氧化鈦(TiO2)。犧牲層106較佳地藉由方法諸如，但不限於，電漿強化的化學蒸氣沉積(PECVD)、噴濺或於玻璃上旋轉(spin-on glass)而沉積於GaN模板104上。
再者，如第1(c)圖所示，奈米結構圖案化的犧牲層108利用奈米製造及接著蝕刻形成由犧牲層106(如第1(b)圖所示)形成，如此模板層104為犧牲層108部分地暴露及部分地覆蓋。合適的奈米製造方法包括，但不限於，奈米壓印微影術(NIL)、使用陽極化的氧化鋁(AAO)作為蝕刻遮罩，電子束微影術及干涉微影術。
於一實施例中，藉由在犧牲層106(如第1(b)圖所示)上進行電子束蒸發，首先沉積大約1μm厚的鋁薄膜(未顯示)而產生犧牲層106。鋁薄膜經由兩步驟陽極化過程形成陽極化的氧化鋁(AAO)層，其中在約3℃下，鋁薄膜於約0.3M草酸中首先被陽極化及接著進行約5wt %的磷酸(H3PO4)濕處理約70分鐘來加大AAO層中的奈米洞。
CHF3為主的電感耦合電漿(ICP)蝕刻條件可以使用以將陽極化氧化鋁(AAO)層中的奈米洞轉送至犧牲層106上。AAO層然後可以合適的化學蝕刻劑移除，在犧牲層106中造成緊密堆疊的奈米洞陣列以在GaN模板104表面上形成奈米結構圖案化的犧牲層108。
第2圖為掃描式電子顯微鏡(SEM)影像，一般標明為元件編號200，其係依據本發明實施例利用AAO層作為蝕刻遮罩製成之SiO2奈米結構圖案化犧牲層的表面型態。於第2圖中，平均洞直徑及洞間距離分別為約60nm及110nm。
第3圖係奈米結構圖案化犧牲層的簡要頂視圖，一般標明為元件編號300，其包括依據本發明實施例的奈米洞。洞半徑及洞間距離分別標示為r及d。奈米結構圖案化犧牲層上的圖案(例如洞、條紋、點等等)有利地為奈米大小(即：約少於1μm)以便利接著的磊晶層自我掀離及增強來自磊晶層的光輸出。基於掀離磊晶層之想要的光學特性，藉由選擇圖案而形成圖案化犧牲層。例如，選擇的圖案可為形成繞射光柵的網狀條紋。表面粗糙度可為選擇圖案的另一考量因素。
參考第1(d)圖，連續GaN磊晶層110以奈米磊晶橫向過度生長(奈米-ELO)方法生長於奈米圖案化犧牲層108上方。奈米磊晶橫向過度生長可有利地使用方法諸如，但不限於，金屬-有機化學蒸氣沉積(MOCVD)、分子束磊晶術(MBE)或氫化物蒸氣相磊晶術(HVPE)來實施。
第4(a)圖係依據本發明實施例製成之奈米磊晶橫向過度生長(奈米-ELO)之GaN磊晶結構的簡要橫截面圖，一般標明為元件編號400。製成的奈米磊晶橫向過度生長(奈米-ELO)的GaN磊晶結構400包括基材402、GaN模板404、奈米結構圖案化犧牲層408及奈米-ELO GaN磊晶層410。
第4(b)圖係第4(a)圖簡要圖形的對應SEM影像，一般標明為元件編號401。小圖420係接近奈米結構圖案化犧牲層408的放大SEM影像。
第5(a)圖係依據本發明實施例之自我掀離之奈米-ELO GaN結構的立體圖，一般標明為元件編號500，其包括基材502、GaN模板504、奈米結構圖案化犧牲層508及奈米-ELO GaN磊晶層510。奈米-ELO GaN磊晶層510較佳地利用環氧化物作為黏劑結合至矽基材(未顯示)。當奈米-ELO GaN磊晶層510被掀離，它依然黏附至結合的矽基材。
第5(b)圖係依據本發明實施例之自我掀離之奈米-ELO GaN結構的立體圖，一般標明為元件編號501，其顯示在浸於合適的化學溶液之後，奈米-ELO GaN磊晶層510及GaN模板504界面處的掀離過程。奈米-ELO GaN結構500可浸在合適的化學溶液中，化學溶液可選擇地移除位在GaN模板504及奈米-ELO GaN磊晶層510之間的奈米結構圖案化犧牲層508。這些化學劑包括，但不限於，氫氟酸(HF)及BHF(蝕刻SiO2犧牲層)、H3PO4(蝕刻Si3N4犧牲層)及NH4OH與H2O2(蝕刻TiO2犧牲層)。
移除奈米結構圖案化犧牲層508後，在奈米-ELO GaN磊晶層510及GaN模板504之間的界面處，奈米-ELO GaN磊晶層510有利地自我脫黏，然後可被掀離並與基材502及GaN模板504分開。自我脫黏可借助於奈米-ELO GaN磊晶層510處於奈米-磊晶術期間產生的應力場及界面處的微弱結合。
第6(a)圖係短暫蝕刻(例如在約20% HF溶液中約10分鐘)之後，脫黏的奈米-ELO GaN磊晶層610的SEM影像，一般標明為元件編號600。奈米-ELO GaN磊晶層610從GaN模板604及基材602脫黏。脫黏的空氣間隙612(大約500nm)於脫黏的奈米-ELO GaN磊晶層610及GaN模板604間的界面處可以觀察到。第6(b)圖SEM影像600的鏡頭推遠(zoomed-out)的SEM影像，一般標明為元件編號601。
第7(a)圖係奈米-ELO GaN磊晶層於浸在約20% HF溶液約10分鐘之後，其頂表面的光學顯微影像，一般標明為元件編號700。虛線長方形702所圍繞的區域代表在脫黏界面處的GaN磊晶層掀離區域。於此例中，蝕刻速度估計為約10μm/分鐘，蝕刻開始在HF與奈米結構圖案化犧牲層反應的邊緣。若使用純HF或較高濃度HF(而非20% HF)的話，則蝕刻速率會增加。第7(b)圖係第7(a)圖的放大影像，一般標明為元件編號704。
第8(a)及(b)圖分別顯示脫黏的奈米-ELO GaN磊晶層朝向奈米結構圖案化犧牲層之表面型態的原子力顯微鏡(AFM)平面圖800及立體圖802影像。稠密的奈米柱陣列804可於表面觀察到。奈米柱直徑大約60nm，高度大約100nm，其與奈米結構圖案化犧牲層的奈米洞實質上相同大小。這表示脫黏開始於奈米-ELO GaN磊晶層及GaN模板的界面處，如先前第5圖所示者。掀離表面的奈米結構有利地提供粗糙表面，其可改良GaN為主之光電子裝置的光汲取效率。
第9圖係矽轉送基材上之掀離奈米-ELO GaN磊晶層的光致發光(PL)繪圖影像，一般標明為元件編號900。於此例中，尺寸0.3cm x 0.5cm之奈米-ELO GaN磊晶層樣品結合至矽轉送基材，接著進行掀離約5小時。浸於HF溶液5小時後，奈米-ELO GaN磊晶層從藍寶石基材脫離。PL繪圖圖譜顯示矽轉送基材上之奈米-ELO GaN磊晶層的一致性。相較於掀離前的奈米-ELO GaN磊晶層，發現PL峰強度實質地增加。
第10(a)及(b)圖係依據另一本發明實施例之奈米-ELO GaN結構的立體圖，一般分別標明為元件編號1000及1001，其包括基材1002、GaN模板1004、奈米結構圖案化犧牲層1008、將量子井1012夾在中間的奈米-ELO GaN磊晶層1010a，b與多數例如以圖案化及乾蝕刻形成的光子洞(如：1014)。第10(b)圖係奈米-ELO GaN結構的立體圖，其中蝕刻劑(例如HF溶液)進入多數光子洞中並部分地分離奈米-ELO GaN磊晶層1010a，以界定光學凹洞1016於奈米-ELO GaN磊晶層1010a，b中。於此實施例中，藉由控制蝕刻時間與圖案化犧牲層1008厚度，可以控制光學凹洞1016的橫向尺寸，而奈米-ELO GaN磊晶層1010a，b的厚度可控制光學凹洞1016的垂直尺寸。
光子洞有利地提供對於來自分散布勒格(Bragg)反射之光學凹洞1016的平面(in-plane)模型限制，底切槽1018藉總體內反射有利地提供垂直的光學限制。相較於使用現存的連續犧牲層或PEC掀離方法，於例示實施例中，可基於展現的最佳化品質選擇用於圖案化犧牲層的材料，最佳化品質提供想要的裝置表現，例如，更好的雷射裝置輸出功率。
或者，使用依據本發明實施例方法製成呈底切盤型式的光學凹洞，其中濕蝕刻位於盤邊緣開端下方的圖案化犧牲層，該盤最初例如藉由圖案或及乾蝕刻而形成。
於上述例示實施例中，由於例如較佳的蝕刻選擇性及過程的簡化可以達成較佳的控制性。
第11(a)及(b)圖係依據另一本發明實施例之自我掀離奈米-ELO GaN結構的立體圖，一般分別標明為元件編號1100及1101，其包括基材1102、GaN模板1104、奈米結構圖案化犧牲層1108及奈米-ELO GaN磊晶層1110。於此另一本發明實施例中，奈米結構圖案化犧牲層1108呈網狀條線型態，導致於掀離奈米-ELO結構的表面上形成繞射光柵。於此種實施例中，繞射光柵可在微光學系統中提供諸多優點。
第11(a)圖係奈米-ELO GaN磊晶層1110從基材1102及GaN模板1104掀離之前的橫截面圖。第11(b)圖已經從基材1102及GaN模板1104掀離之後的奈米-ELO GaN磊晶層1210的橫截面圖。
為了顯示放大至較大晶圓尺寸(例如未來的3”晶圓)的可能性及減少不同實施例中的總掀離時間，晶圓被蝕刻成深溝槽以形成台面結構。參考第12(a)圖，於一實施例中，晶圓1250上的各個台面結構1252包括例如第1(d)圖所述的結構。於一實施例中，界定例如約300μm×300μm台面結構1252的溝槽(例如1254)藉由使用感應耦合電漿(ICP)蝕刻形成。例如，溝槽寬度可從約2μm至約100μm及溝槽深度根據樣品厚度不同可從樣品表面至犧牲層，例如，它可為約8μm。真正的掀離時間於一實例中因而可大幅減少至約20分鐘。是故，當例如LED及電晶體工業持續降低裝置尺寸時，更多的裝置得因此被形成於各個單一晶圓上，而且特別是若未來使用較大晶圓時，蝕刻速率及蝕刻程度將不會受到晶圓尺寸的影響。可觀察到蝕刻開始於各個台面結構1252的邊緣，即從HF與SiO2反應的溝槽(例如1254)開始。蝕刻朝向各個台面結構1252的中心繼續。底切槽區域及非底切槽區域間的光學外緣及明亮對比可以觀察到。使用原位光學顯微鏡，於一實例中，掀離約300μm×300μm台面結構面積的橫向蝕刻速率預估為約15μm/min，而發現在20分鐘之內得完全掀離約300μm×300μm的台面結構。
第12(b)及(c)圖係依據本發明此種實施例之自我掀離奈米-ELO GaN結構的簡要橫截面圖，一般分別標明為元件編號1200及1201。自我掀離之奈米-ELO GaN結構1200/1201包括基材1202、GaN模板1204、奈米結構圖案化犧牲層1208及利用環氧化物1212作為黏劑結合至矽基材1214並用於掀離的奈米-ELO GaN磊晶台面結構1210。各個台面結構1210包括例如前面第1(d)圖所述的結構。第12(a)圖係奈米-ELO GaN磊晶台面結構1210從基材1202及GaN模板1204掀離之前的橫截面圖。第12(b)圖係奈米-ELO GaN磊晶台面結構1210從基材1202及GaN模板1204掀離之後的橫截面圖。
現在說明依據本發明實施例之方法的實際應用例子。參考第1d)圖，於形成n-GaN磊晶層之後(比較第19d圖的110)，InGaN MQWs層再形成於n-GaN層的頂部上，接著形成p-GaN層。再者，背部接觸/鏡結構被沉積，並使用環氧化物結合至轉送基材。所得的結構然後進行依據本發明實施例的掀離過程。
第13a)圖係垂直GaN LED裝置於掀離之後的簡要橫截面圖，一般標明為元件編號1300。此實例中的裝置包括銅(轉送)基材1302、銀環氧化物結合層1304、背部接觸1305、鏡層1306、p-GaN層1308、InGaN MQWs層1310及n-GaN層1312。n-金屬接觸1314沉積於n-GaN層1312(掀離後)上。用於背部接觸1305的材料可包括，但不限於Ni/Au雙層。鏡層1306的材料可包括，但不限於Ti/Al或Ti/Ag雙層。
第13b)圖顯示從依據第13a)圖製成之例示裝置測得的藍色電致發光(EL)發射。
第14圖係流程圖，一般標明為元件編號1400，其顯示從基材至少部分分離材料磊晶層的方法，依據本發明實施例。於步驟1402中，圖案化犧牲層形成於基材上，使得基材為犧牲層部分地暴露及部分地覆蓋。於步驟1404中，藉由奈米-磊晶橫向過度生長，磊晶層生長在圖案化犧牲層上，如此磊晶層形成於包括圖案化犧牲層及該材料之中間層的上方。於步驟1406中，圖案化犧牲層被選擇蝕刻使得磊晶層至少部分地與基材分離。
本發明實施例提供一種掀離第III-V族氮化物為主之磊晶層的方法，其有利之處在於設計簡單、可為正確控制、不昂貴及可被放大至較大晶圓尺寸及用於批次加工。依據本發明實施例的方法基於奈米-磊晶生長也可有利地讓具有高結晶品質與低缺陷密度之第III-V族氮化物磊晶膜(特別是GaN磊晶膜)的生產成為可能。這可使得包括發光二極體、雷射二極體或高電子移動性電晶體(HEMTs)之高效率及高能光電子儀器的大規模製造成為可能。
依據本發明實施例方法也可大規模用於掀離第III-V族氮化物為主的光電子裝置(即發光二極體及雷射二極體)，其可安裝至散熱槽上以獲得更好的散熱效果及為高功率使用之更好的結晶品質。
本發明實施例也提供一種不會損壞分離之基材的方法，有利地讓基材可以重複使用。
依據本發明實施例之掀離第III-V族氮化物為主之磊晶層之方法的特性在於(i)圖案化可被濕化學品(例如HF溶液)選擇地移除的犧牲層材料及(ii)在移除圖案化犧牲層之後，奈米結構圖案化犧牲層使奈米-ELO第III-V族氮化物層在界面處的自我脫黏變為可能。
習於此藝者將會了解，其可對如實施例中所顯示之本發明進行無數的變化及/或修改，但依然不會逸脫概括說明之本發明的精神與範圍。所以，實施例在各方面而言應該被認為是說明非限制。
例如，本發明並不限於以上例示實施例中所描述的材料系統。本發明可更一般地應用至藉由奈米磊晶橫向過度生長而生長在圖案化犧牲層上的材料，如此磊晶層形成於包括圖案化犧牲層及材料之中間層的上方；及選擇地蝕刻圖案化犧牲層，使得磊晶層至少部分地與基材分離。在一些實施例中，可利用在界面處的機械力量以自基材中掀離而分離與奈米柱狀結構一起離開的磊晶層。
102．．．基材
104．．．GaN模板
106．．．犧牲層
108．．．奈米結構圖案化的犧牲層
110．．．GaN磊晶層
200．．．掃描式電子顯微鏡影像
300．．．奈米結構圖案化犧牲層的簡要頂視圖
400．．．GaN磊晶結構的簡要橫截面圖
401．．．對應SEM影像
402．．．基材
404．．．GaN模板
408．．．奈米結構圖案化犧牲層
410．．．奈米-ELO GaN磊晶層
420．．．小圖
500．．．奈米-ELO GaN結構的立體圖
501．．．奈米-ELO GaN結構的立體圖
502．．．基材
504．．．GaN模板
508．．．奈米結構圖案化犧牲層
510．．．奈米-ELO GaN磊晶層
600．．．脫黏的奈米-ELO GaN磊晶層
601．．．影像600的鏡頭推遠SEM影像
602．．．基材
604．．．GaN模板
610．．．奈米-ELO GaN磊晶
612．．．脫黏的空氣間隙
700．．．奈米-ELO GaN磊晶層頂表面的光學顯微影像
702．．．虛線長方形
704．．．放大影像
800．．．脫黏的奈米-ELO GaN磊晶層表面型態的原子力顯微鏡的平面圖
802．．．脫黏的奈米-ELO GaN磊晶層表面型態的原子力顯微鏡的立體圖
804．．．奈米柱陣列
900．．．掀離奈米-ELO GaN磊晶層的光致發光繪圖
1000．．．奈米-ELO GaN結構的立體圖
1002．．．基材
1004．．．GaN模板
1008．．．奈米結構圖案化犧牲層
1010a．．．奈米-ELO GaN磊晶層
1010b．．．奈米-ELO GaN磊晶層
1012．．．量子井
1014．．．光子洞
1100．．．自我掀離奈米-ELO GaN結構的立體圖
1101．．．自我掀離奈米-ELO GaN結構的立體圖
1102．．．基材
1104．．．GaN模板
1108．．．奈米結構圖案化犧牲層
1110．．．奈米-ELO GaN磊晶層
1200．．．自我掀離奈米-ELO GaN結構的簡要橫截面圖
1201．．．自我掀離奈米-ELO GaN結構的簡要橫截面圖
1202．．．基材
1204．．．GaN模板
1208．．．奈米結構圖案化犧牲層
1210．．．台面結構
1212．．．環氧化物
1214．．．矽基材
1250．．．晶圓
1252．．．台面結構
1254．．．溝槽
1300．．．垂直GaN LED裝置於掀離之後的簡要橫截面圖
1302．．．銅(轉送)基材
1304．．．銀環氧化物結合層
1305．．．背部接觸
1306．．．鏡層
1308．．．p-GaN層
1310．．．InGaN MQWs層
1312．．．n-GaN層
1314．．．n-金屬接觸
1400．．．流程圖
1402．．．步驟
1404．．．步驟
1406．．．步驟
第1(a)-(d)圖係依據本發明實施例之奈米磊晶橫向過度生長(奈米-ELO) GaN磊晶層之奈米製造及生長過程的簡要橫截面圖。
第2圖係使用AAO層為蝕刻遮罩而製成之奈米結構SiO2犧牲層之表面型態的掃描電子顯微(SEM)影像。
第3圖係依據本發明實施例之包括奈米洞之奈米結構犧牲層的簡要頂視圖。
第4(a)圖係依據本發明實施例製成之奈米磊晶橫向過度生長(奈米-ELO) GaN磊晶結構的簡要橫截面圖。
第4(b)圖係第4(a)圖簡要圖的對應SEM影像。
第5(a)-(b)圖係依據本發明實施例之自我掀離奈米-ELO GaN結構的立體圖。
第6(a)圖係在一段短時間的蝕刻之後脫黏的奈米-ELO GaN磊晶層的SEM影像。
第6(b)圖係第6(a)圖之鏡頭推遠的(zoomed-out) SEM影像。
第7(a)圖係浸於20% HF溶液10分鐘之後，奈米-ELO GaN磊晶層之頂表面的光學顯微影像。
第7(b)圖係第7(a)圖的放大影像。
第8(a)及(b)圖分別顯示朝向奈米結構圖案化犧牲層之脫黏的奈米-ELO GaN磊晶層之表面型態的原子力顯微鏡(AFM)平面圖及立體圖影像。
第9圖係於矽轉送基材上之掀離的奈米-ELO GaN磊晶層的光致發光(PL)繪圖影像。
第10(a)及(b)圖係依據另一本發明實施例之自我掀離奈米-ELO GaN結構的立體圖。
第11(a)及(b)圖係依據再一本發明實施例之自我掀離奈米-ELO GaN結構的立體圖。
第12(a)及(b)圖係依據又一本發明實施例之自我掀離奈米-ELO GaN結構的簡要橫截面圖。
第12(c)圖係依據上述實施例之包括溝槽之晶圓的簡要頂視圖。
第13圖係垂直之GaN LED裝置的簡要橫截面圖。
第14圖係依據本發明實施例之從基材至少部分分離材料磊晶層之方法的流程圖。
1400．．．流程圖
1402．．．步驟
1404．．．步驟
1406．．．步驟

Claims (22)

  1. 一種從基材至少部分分離材料磊晶層的方法，該方法包括以下步驟：於該基材上形成一圖案化犧牲層，使得該基材為該犧牲層部分地暴露及部分地覆蓋；以奈米磊晶橫向過度生長於該圖案化犧牲層上生長該磊晶層，使得該磊晶層形成於包括該圖案化犧牲層及該材料之一中間層的上方；及選擇地蝕刻該圖案化犧牲層，使得該磊晶層從該基材脫黏而掀離。
  2. 如申請專利範圍第1項的方法，其中該基材包括用以促進奈米磊晶過度生長的一模板層。
  3. 如申請專利範圍第2項的方法，其中該圖案化犧牲層被選擇地蝕刻，使得該磊晶層從該模板層脫黏而掀離。
  4. 如申請專利範圍第3項的方法，其中該磊晶層在該模板層及該材料之奈米結構之間的界面處脫黏，該材料形成於該模板層上成為該磊晶層之奈米磊晶生長的一部分。
  5. 如申請專利範圍第2項的方法，其中該模板層及磊晶層包括一第III-V族氮化物；或一第III-V族氮化物的三元或四元合金。
  6. 如申請專利範圍第5項的方法，其中該第III-V族氮化物包括由氮化鋁(AlN)、氮化鎵(GaN)、氮化銦(InN)、氮化鋁鎵(AlGaN)及氮化銦鎵(InGaN)組成之群組的一或多者。
  7. 如申請專利範圍第1項的方法，其中該基材包括由矽(Si)、碳化矽(SiC)及藍寶石組成之群組的一或多者。
  8. 如申請專利範圍第2項的方法，其中該模板層由一方法形成，該方法包括由金屬-有機化學蒸氣沉積(MOCVD)、分子束磊晶術(MBE)或氫化物蒸氣相磊晶術(HVPE)組成之群組的一或多者。
  9. 如申請專利範圍第1項的方法，其中該圖案化犧牲層由一方法形成，該方法包括由電漿強化的化學蒸氣沉積(PECVD)、噴濺或在玻璃上旋轉(spin-on glass)組成之群組的一或多者。
  10. 如申請專利範圍第1項的方法，其中該圖案化犧牲層包括由二氧化矽(SiO2)、矽氮化物(Si3N4)及二氧化鈦(TiO2)組成之群組的一或多者。
  11. 如申請專利範圍第1項的方法，其中該圖案化犧牲層以一方法圖案化，該方法包括由奈米壓印微影術(NIL)、使用陽極化的氧化鋁(AAO)作為蝕刻遮罩、電子束微影術及干涉微影術組成之群組的一或多者。
  12. 如申請專利範圍第1項的方法，其中該奈米磊晶橫向過度生長由一方法形成，該方法包括由金屬-有機化學蒸氣沉積(MOCVD)、分子束磊晶術(MBE)或氫化物蒸氣相磊晶術(HVPE)組成之群組的一或多者。
  13. 如申請專利範圍第1項的方法，其中該圖案化犧牲層包括多數的洞、點或條紋。
  14. 如申請專利範圍第1項的方法，更包括，於蝕刻該圖案 化犧牲層之前，在該基材中形成溝槽以在該基材上界定台面結構，藉此有助於在該台面結構之區域中對該圖案化犧牲層的蝕刻。
  15. 如申請專利範圍第1項的方法，其中形成該圖案化犧牲層的步驟包括基於該掀離磊晶層想要的光學特性選擇一圖案。
  16. 如申請專利範圍第15項的方法，其中該圖案被選擇以增加該掀離磊晶層的表面粗糙度。
  17. 如申請專利範圍第15項的方法，其中該圖案被選擇以在該掀離磊晶層的一表面上提供一繞射光柵。
  18. 一種包括一磊晶層的裝置，該磊晶層使用如申請專利範圍第1項的方法而至少部分地被分離。
  19. 如申請專利範圍第18項的裝置，包括一LED結構、一雷射二極體或高電子移動性電晶體。
  20. 一種從基材至少部分分離材料磊晶層的方法，該方法包括以下步驟：於該基材上形成一圖案化犧牲層，使得該基材為該犧牲層部分地暴露及部分地覆蓋；以奈米磊晶橫向過度生長於該圖案化犧牲層上生長該磊晶層，使得該磊晶層形成於包括該圖案化犧牲層及該材料之一中間層的上方；於該磊晶層上形成一或多孔以使一蝕刻劑進入而接觸該圖案化犧牲層；及以該蝕刻劑選擇地蝕刻該圖案化犧牲層，使得該磊晶層 至少部分地與該基材分離。
  21. 如申請專利範圍第20項的方法，其中該圖案化犧牲層選擇性地被蝕刻使得該磊晶層被底切或使得一凹洞形成於該磊晶層下方。
  22. 如申請專利範圍第20項的方法，其中該孔被形成為光子洞以提供一光學凹洞於該磊晶層中。
TW098139303A 2008-11-19 2009-11-19 至少部分分離磊晶層的方法 TWI520206B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11606808P 2008-11-19 2008-11-19

Publications (2)

Publication Number Publication Date
TW201030837A TW201030837A (en) 2010-08-16
TWI520206B true TWI520206B (zh) 2016-02-01

Family

ID=42198374

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098139303A TWI520206B (zh) 2008-11-19 2009-11-19 至少部分分離磊晶層的方法

Country Status (4)

Country Link
US (1) US8859399B2 (zh)
SG (1) SG171762A1 (zh)
TW (1) TWI520206B (zh)
WO (1) WO2010059131A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI452621B (zh) * 2010-11-01 2014-09-11 Univ Nat Cheng Kung Separation method of epitaxial element
GB2485346A (en) * 2010-11-08 2012-05-16 Nanogan Ltd High quality devices growth on pixelated patent templates
TWI452691B (zh) * 2011-04-25 2014-09-11 Univ Nat Cheng Kung 半導體結構及其製作方法和磊晶半成品的製作方法
TWI459592B (zh) * 2011-04-26 2014-11-01 Univ Nat Chiao Tung 奈米級側向成長磊晶之薄膜發光二極體及其製作方法
CN102760801B (zh) * 2011-04-29 2015-04-01 清华大学 发光二极管的制备方法
CN102201332B (zh) * 2011-05-08 2012-11-14 北京燕园中镓半导体工程研发中心有限公司 一种GaN衬底的制备方法
KR101781438B1 (ko) * 2011-06-14 2017-09-25 삼성전자주식회사 반도체 발광소자의 제조방법
CN102222734B (zh) * 2011-07-07 2012-11-14 厦门市三安光电科技有限公司 一种倒置太阳能电池制作方法
CN102244162B (zh) * 2011-07-14 2013-03-13 北京燕园中镓半导体工程研发中心有限公司 一种发光二极管的制备方法
DE102011114671A1 (de) * 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
TWI474507B (zh) * 2011-10-18 2015-02-21 Lextar Electronics Corp 固態發光元件之製作方法
TWI460885B (zh) * 2011-12-09 2014-11-11 Univ Nat Chiao Tung 具有空氣介質層之半導體光電元件及空氣介質層之製作方法
US9879357B2 (en) 2013-03-11 2018-01-30 Tivra Corporation Methods and systems for thin film deposition processes
US9487885B2 (en) * 2012-06-14 2016-11-08 Tivra Corporation Substrate structures and methods
DE102012109594A1 (de) * 2012-10-09 2014-04-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
US9831363B2 (en) * 2014-06-19 2017-11-28 John Farah Laser epitaxial lift-off of high efficiency solar cell
US9508894B2 (en) * 2013-07-29 2016-11-29 Epistar Corporation Method of selectively transferring semiconductor device
DE102014105208A1 (de) * 2014-04-11 2015-10-29 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements
CN104465925B (zh) * 2014-12-16 2017-04-12 聚灿光电科技股份有限公司 一种led芯片外延层的制作方法及led芯片结构
CN107624197A (zh) 2015-03-18 2018-01-23 密歇根大学董事会 通过预图案化台面进行的减轻应变的外延剥离
EP4105966A3 (en) 2015-09-08 2023-06-21 Massachusetts Institute Of Technology Systems and methods for graphene based layer transfer
KR101787435B1 (ko) * 2016-02-29 2017-10-19 피에스아이 주식회사 나노 로드 제조방법
CN110050335A (zh) 2016-11-08 2019-07-23 麻省理工学院 用于层转移的位错过滤系统和方法
WO2018156877A1 (en) 2017-02-24 2018-08-30 Massachusetts Institute Of Technology Apparatus and methods for curved focal plane array
US10522363B2 (en) * 2017-07-24 2019-12-31 Microlink Devices, Inc. Systems and methods for perforation and ohmic contact formation for GaN epitaxial lift-off using an etch stop layer
WO2019099461A1 (en) * 2017-11-14 2019-05-23 Massachusetts Institute Of Technology Epitaxial growth and transfer via patterned two-dimensional (2d) layers
FR3074960B1 (fr) * 2017-12-07 2019-12-06 Soitec Procede de transfert d'une couche utilisant une structure demontable
JPWO2019163646A1 (ja) * 2018-02-23 2021-02-04 株式会社カネカ 太陽電池の製造方法
US10840093B2 (en) 2018-09-11 2020-11-17 International Business Machines Corporation Fabrication of semiconductor substrates
CN113451108B (zh) * 2020-03-24 2024-06-25 中国科学院苏州纳米技术与纳米仿生研究所 一种超柔性透明半导体薄膜及其制备方法
TWI783233B (zh) * 2020-06-08 2022-11-11 勤友光電股份有限公司 用於分離工件的雷射剝離方法
CN112018033B (zh) * 2020-08-13 2022-05-31 华南师范大学 一种外延薄膜晶圆级剥离方法及其装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5073230A (en) * 1990-04-17 1991-12-17 Arizona Board Of Regents Acting On Behalf Of Arizona State University Means and methods of lifting and relocating an epitaxial device layer
US6201342B1 (en) * 1997-06-30 2001-03-13 The United States Of America As Represented By The Secretary Of The Navy Automatically sharp field emission cathodes
US6177359B1 (en) 1999-06-07 2001-01-23 Agilent Technologies, Inc. Method for detaching an epitaxial layer from one substrate and transferring it to another substrate
US20020027124A1 (en) * 2000-06-09 2002-03-07 Rashid Bashir Bio-mediated assembly of micrometer-scale and nanometer-scale structures
JPWO2003015143A1 (ja) * 2001-08-01 2004-12-02 財団法人名古屋産業科学研究所 Ｉｉｉ族窒化物半導体膜およびその製造方法
TWI300589B (zh) 2002-07-17 2008-09-01 Univ Nat Chiao Tung
US20040077156A1 (en) * 2002-10-18 2004-04-22 Loucas Tsakalakos Methods of defect reduction in wide bandgap thin films using nanolithography
TW200527668A (en) * 2003-12-23 2005-08-16 Koninkl Philips Electronics Nv Method of manufacturing and semiconductor device comprising a pn-heterojunction
US20050186757A1 (en) 2004-02-20 2005-08-25 National Chiao Tung University Method for lift off GaN pseudomask epitaxy layer using wafer bonding way
KR100531073B1 (ko) 2004-12-08 2005-11-29 럭스피아 주식회사 나노 바늘을 가지는 반도체 발광 소자 및 그 제조 방법
US7957648B2 (en) * 2005-02-28 2011-06-07 The Invention Science Fund I, Llc Electromagnetic device with integral non-linear component
US20070186629A1 (en) * 2006-02-10 2007-08-16 Ying-Lan Chang Functionalizable nanowire-based AFM probe
GB0702560D0 (en) * 2007-02-09 2007-03-21 Univ Bath Production of Semiconductor devices
US7888270B2 (en) * 2007-09-04 2011-02-15 National Chiao Tung University Etching method for nitride semiconductor
TWM386591U (en) * 2009-07-30 2010-08-11 Sino American Silicon Prod Inc Nano patterned substrate and epitaxial structure
TW201246599A (en) * 2011-05-06 2012-11-16 Nanocrystal Asia Inc Taiwan Semiconductor substrate and fabricating method thereof
US9000464B2 (en) * 2012-03-01 2015-04-07 Design Express Limited Semiconductor structure for substrate separation and method for manufacturing the same

Also Published As

Publication number Publication date
US20110294281A1 (en) 2011-12-01
US8859399B2 (en) 2014-10-14
SG171762A1 (en) 2011-07-28
TW201030837A (en) 2010-08-16
WO2010059131A1 (en) 2010-05-27

Similar Documents

Publication Publication Date Title
TWI520206B (zh) 至少部分分離磊晶層的方法
JP7062757B2 (ja) 材料および半導体構造を多孔質化する方法
TWI453799B (zh) 非極性第ｉｉｉ－ｖ族氮化物材料及製造方法
KR101038923B1 (ko) 개선된 발광 효율을 갖는 발광 다이오드 및 이의 제조방법
CN101640169B (zh) 用于氮化物外延生长的纳米级图形化衬底的制备方法
US9000464B2 (en) Semiconductor structure for substrate separation and method for manufacturing the same
US9647183B2 (en) Vertical light emitting diode with photonic nanostructures and method of fabrication thereof
TW201118946A (en) Method for manufacturing free-standing substrate and free-standing light-emitting device
CN101599466B (zh) 一种外延生长用的图形衬底及其制作方法
TW201405635A (zh) 半導體材料之選擇性側壁生長技術
US9355840B2 (en) High quality devices growth on pixelated patterned templates
US20130099277A1 (en) SELECTIVE DRY ETCHING OF N-FACE (Al,In,Ga)N HETEROSTRUCTURES
KR101245509B1 (ko) 다공성 기판의 제조 및 이에 의한 발광다이오드 제조 방법
WO2017101520A1 (zh) 氮化物底层及其制作方法
US9006084B2 (en) Method of preparing semiconductor layer including cavities
Li et al. Monolithic integration of GaAs/InGaAs lasers on virtual Ge substrates via aspect-ratio trapping
Liou et al. Implementation of a high-performance GaN-based light-emitting diode grown on a nanocomb-shaped patterned sapphire substrate
TW202228194A (zh) 從晶圓分離多個led結構的方法
JP2023523546A (ja) エピタキシャル側方過成長技法を使用してデバイスを除去するための方法
KR101112118B1 (ko) 자립형 ｉｉｉ족 질화물 기판의 제조방법
JP2006135222A (ja) エッチング方法及び半導体素子の製造方法
Zhanga et al. Epitaxial Lift-Off of GaN Films
CN115513342A (zh) 由GaN/InGaN基底制造松弛外延InGaN层的方法、基底和发光二极管
CA3213630A1 (en) Substrate for semiconductor device, semiconductor component and method of manufacturing same
MICRO Hock M. Ng and Aref Chowdhury Bell Laboratories, Lucent Technologies 600 Mountain Avenue, Murray Hill, NJ 07974, USA E-mail: hmng Qlucent. com

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees