TWI453799B - 非極性第ｉｉｉ－ｖ族氮化物材料及製造方法 - Google Patents

非極性第ｉｉｉ－ｖ族氮化物材料及製造方法 Download PDF

Info

Publication number
TWI453799B
TWI453799B TW097136868A TW97136868A TWI453799B TW I453799 B TWI453799 B TW I453799B TW 097136868 A TW097136868 A TW 097136868A TW 97136868 A TW97136868 A TW 97136868A TW I453799 B TWI453799 B TW I453799B
Authority
TW
Taiwan
Prior art keywords
polar
nitride
template
layer
iii
Prior art date
Application number
TW097136868A
Other languages
English (en)
Other versions
TW200921764A (en
Inventor
Wang Nang Wang
Original Assignee
Wang Nang Wang
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wang Nang Wang filed Critical Wang Nang Wang
Publication of TW200921764A publication Critical patent/TW200921764A/zh
Application granted granted Critical
Publication of TWI453799B publication Critical patent/TWI453799B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Composite Materials (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

非極性第III-V族氮化物材料及製造方法 發明領域
本發明係關注於製造具有低缺陷密度及低應力兩者之非極性第III族氮化物材料之方法，且更特別地關注於一種方法，該方法利用一組建之奈米孔洞及奈米網絡順應層，偕同著一HVPE、MOCVD、及整合之HVPE/MOCVD生成方法。
 發明背景
寬能帶隙之第III-V族氮化物材料係公認為在該等最引人注目、使用於各式各樣元件之化合物半導體之中。他們適合用於光電子及微電子元件其係運作於從可見光至紫外光之寬光譜範圍，及運作於高溫/高電應用區域。當使用於光電子及微電子元件時，氮化物半導體相較於其他寬能帶隙之半導體，其主要優勢係為他們於高溫及高電下降解之傾向係為低的。
現今工業用氮化物半導體產物典型地係以c-軸型極性第III-V族氮化物材料為基礎。在c-軸型取向六角形第III-V族氮化物材料中，自發性及應變誘發之壓電極化作用產生強烈電場，該電場引致量子阱之能帶彎曲及電子與電洞之空間分離。再者，這些性質即使在雷射運作所要求之高載子密度下依舊存在，此係如該項技藝中先前已說明之(見，例如，I.H. Brown等人於”IEEE J. Quant. Elec.42 1202,2006”)。必然地，當使用這些常見材料時，以量子效率為代價，其輻射重合週期係提高的，且其發射發生紅位移。相應地，非極性第III族氮化物材料，其中，這些極化場及其引致之能帶彎曲係不存在，其開啟了組建高效率及高電力之UV-可見光發射器之可能性。
磊晶側向生長技術(ELOG)及其修正，諸如刻面起始磊晶側向生長技術(FLELO)及懸空法(Pendeo，來自拉丁文懸掛或懸吊)係為運用於壓制關聯於這些材料之彎曲及貫穿式差排(threading dislocations)最廣泛使用之途徑。事實上，側向生長氧化物(或金屬)片其澱積於最初生成之GaN膜上者，該側向生長之氧化物(或金屬)片，已顯示在差排密度上達成約二次方之大小降低，降低差排密度至107 cm-2 之量。然而該低缺陷密度材料僅發生於位於聚結面之翅域，且僅僅大概代表該晶圓表面積之五分之一。大的聚結面傾斜及大的抗拉應力兩者都存在於該生長域。相同的ELOG法及懸空法法亦可以使用以降低非極性GaN(於a-面或m-面)中之缺陷密度，儘管在這些材料中由Ga極性翅與N極性翅不同之生成速度所引起之翅傾斜於該聚結邊界引入進一步之複雜性。
低缺陷密度、獨立式之c-軸極性GaN是現今能達成光電子元件及微電子元件想望規格之選擇材料之一。然而，使用非極性第III族氮化物材料用於半導體元件，諸如高電流密度驅動之發光二級體(LEDs)及雷射二級體(LDs)，可能會破壞極性材料之電勢。塊狀(熔化或昇華)及氫化物氣相磊晶法(HVPE)係為用於生成獨立式及低缺陷密度之c-軸極性及非極性第III族氮化物半導體材料之兩種主要之技術。於～15kbar之非常高壓力下運作之塊狀GaN生成技術已成功地生成低差排密度(＜107 cm-2 )之材料。不幸地，此技術忍受一低的生長速度且係受限於小直徑之基板，使得這些材料用於工業製造上非常昂貴且不經濟。
HVPE係為一可逆、平衡基準、熱壁式之方法，該方法具有幾個優勢，包括高達約400μm/hr之高生成速度，其快於有機金屬化學蒸氣澱積法(MOCVD)及分子束磊晶法(MBE)之生成速度多於100倍、低運行成本、及於厚的GaN中之較低之缺陷密度，此較低之缺陷密度係為混合差排相互消滅的結果。然而，歸因於其生長於異種基板上，HVPE技術仍然具有相同於如其他生成技術之固有難題。所以，使用HVPE生成厚的GaN一般必須克服兩個緊要的問題，首先，降低起始之GaN厚膜(30-100μm)於異種基板上之彎曲及破裂，及其次，將GaN之缺陷密度降到最小。
為了降低缺陷密度(主要是貫穿式差排)及應變，且為了改良由HVPE生成之GaN厚膜之表面形態，各種技術已被運用。舉例而言，ELOG其係於較低之反應器壓力下生成者，及ELOG其係與TiN中間層、Six Ny 多孔層、AlN/GaN超晶格、第III族半導體奈米柱、或於削弱之Si、GaAs與其他第III-V族單晶晶圓上深的倒轉角錐蝕刻斑生成者，全已經使用以嘗試及對付表面形態。使用缺陷過濾層、多孔中間層及第III族氮化物半導體奈米柱之各種缺陷降低法係於美國專利第6,835,246號、6,596,377號及6,844,569號，以及美國專利公開案第2004/0157358號、2006/0270201號、2003/0006211號、2002/0111044號、2004/0123796號、2004/0251519號及2001/0055881號中說明。額外可仿效之揭露內容係可以於國外之專利公開案案號JP 2005136106、WO 02/44444、EP 1246233及EP 1422748，以及下列之非專利文獻中發現：R.F. Davis等人之’Review of懸空法-Epitaxial Growth and Characterization of Thin Films of GaN and AlGaN Alloys on 6H-SiC(0001)and Si(111)Substrates’,MRS Internet J. Nitride Semicond. Res. 6,14,1(2001)；K. Kusakabe,A. Kikuchi與K. Kishino之’Overgrowth of GaN layer on GaN nano-columns by RF-molecular beam epitaxy’,J. Crystl. Growth,237-239,988(2002)；C.C. Mitchell等人之,Mass transport in the epitaxial lateral overgrowth of gallium nitride’,J. Cryst. Growth.,222,144(2001)；K. Hiramatsu之’Epitaxial lateral overgrowth techniques used in III-V nitride epitaxy’,J. Phys:Condens,Matter.,13,6961(2001)及R.F. Strittmatter之博士論文’Development of micro-electromechnical systems in GaN’,California Institute of Technology,P.92(2003)。這些參考資料每一者之揭露內容係併入於此以做為參考。
然而，使用這些技術之生成方法係為冗長、耗時及昂貴的。再者，使用此種技術製造之GaN仍然具有遭受彎曲及非想望之殘留應變之主要劣勢。相應地，製造具有低缺陷密度及低應力兩者之非極性第III族氮化物材料之改良方法係有需要的。
 發明概要
在一實施例中，本發明係關注於一種製造具有低缺陷密度及低應力兩者之非極性第III族氮化物材料之方法。
在另一實施例中，乾式及濕式蝕刻之組合係執行以創造包圍奈米孔洞之奈米網絡，該等奈米孔洞係由數層非極性第III族氮化物材料及使用以生成該非極性第III族氮化物材料之基板所組成。在此一種實施例中該奈米網絡包含一祭祀層，該祭祀層係為一機械性削弱之結構、或一結構其於某些選擇性波長有高出許多之光子吸收、或一結構其可以選擇性地藉由濕式化學、電化學或光化學蝕刻而蝕刻。
在還另一個實施例中，非極性第III-V族氮化物材料及/或元件然後係藉由氫化物蒸氣相磊晶法(HVPE)及MOVPE(或MOCVD)法澱積於包圍該等奈米孔洞之奈米網絡上。
圖式簡單說明
本發明之特定實施例等現在將參照伴隨之圖式等而說明，其中：第1圖顯示於一第III族氮化物模板頂部上之一陽極多孔氧化鋁圖案之平面圖；第2圖顯示由GaN(500nm)及基板組成的蝕刻之奈米孔洞及奈米網絡之橫截面圖；第3a-b圖示意地顯示包括奈米孔洞及奈米網絡之一模板之俯視圖(第3a圖)及橫截面圖(第3b圖)；及第4圖示意地顯示在一GaN奈米網絡及奈米孔洞模板上該起始之奈米-懸空法及進一步之磊晶生成方法之效果。
為了更清楚地例示本發明，下列之詳細說明及依據本發明之方法使用技術之各種實踐實施例係於下文說明之。
 較佳實施例之詳細說明
本發明提供一方法其適合於任何適合之異種基板上生成平坦、低缺陷密度及無應變之厚的非極性第III-V族氮化物材料與元件，該方法使用一組建之奈米孔洞及奈米網絡順應層，以最小生成發生於該等奈米孔洞中之一方式，偕同著一HVPE、MOCVD、及整合之HVPE/MOCVD生成方法。本發明之奈米網絡之指標特徵係為該網絡沿著該模板之表面係為連續的。其應不言而明的是，在本發明之奈米網絡中，其包含該非極性之第III-V族氮化物材料及使用以生成該非極性第III-V族氮化物材料之基板，且該奈米孔洞可以為任何形狀，舉例而言，正方形、圓形、三角形及多邊形。使用組建好、包含該非極性第III-V族氮化物材料層及基板之奈米網絡，舉例而言，做為順應層，以生成厚的非極性GaN具有幾種優勢。
首先，使用本發明之方法，該材料之應力及差排大部分位於該奈米網絡及其頂部側向生成層中間之界面。結果，生成導致了該幾乎無應力及無差排之頂部側向生長層。此外，具有狹窄直徑之奈米孔洞之地形允許了其與一非常薄之生長層之聚結，具體地，對連續生長之GaN層，典型地，係為要求之厚度僅僅為～0.2m。此狹窄之空氣奈米孔洞亦促使非常迅速之聚結以形成連續之非極性AlGaN，藉由AlGaN於這些奈米孔洞上之磊晶側向生長。
有了上文所描述之所有優勢，高品質、厚的非極性GaN可以生成於此組建好之奈米孔洞及奈米網絡順應層，該者相較於依據其他ELOG方法或懸空方法所製出之材料，其在該聚結面或該奈米孔洞及奈米網絡之頂部兩者任一方都具有非常小之傾斜。
歸因於GaN及基板之間熱膨脹係數差異之非極性GaN晶圓彎曲係亦藉由該等奈米孔洞及奈米網絡之平衡維度而降到最低，其作用以消除且緩和該雙軸向應變。所以，厚及平坦之非極性GaN膜可以使用此技術而生成，包括所謂之非極性GaN人造晶塊，該人造晶塊可能足夠厚以切片成多重晶圓。
侷限於該奈米網絡及其頂部側向生長層之間之應力亦容許該厚的非極性GaN在快速冷卻期間能立即地從該基板分離開來，特別是假若一抗拉應力薄祭祀層係包括於該組建之奈米網絡中，或其生成於該等奈米網絡之頂部。一用於非極性p-GaN之陽極電化學選擇性蝕刻方法亦可以使用以從該基板分離該非極性之GaN膜。該厚的非極性GaN，亦即是一人造晶塊，然後可能進行切片、研磨、磨光及拋光加工，只要其在一設計以製造工業用份量之方法中適於製造標準厚度(~350-500)之非極性GaN晶圓。在此種情形中製造之非極性第III-V族氮化物晶圓可能用於依據本發明之一進一步方法中，使用做為晶種。
依據本發明，該等奈米孔洞及奈米網絡可以使用具有一非極性第III-V族氮化物層之模板組建，該氮化物層可以藉由MBE、MOCVD[諸如金屬有機蒸氣相磊晶(MOVPE)]、HVPE或任何其他半導體生成法在一適合基板之上生成。各種適合用於生成GaN材料之蒸氣澱積法係於美國專利第6,413,627號、5,980,632號、6,673,149號、6,616,757號、4,574,093號及6,657,232號中說明，其揭露內容係併入於此以做為參考。
該模板可以由一簡單層、一異質結構或超晶格製成，該簡單層、異質結構或超晶格係由非極性n-型及p-型摻雜及未摻雜之第III-V族氮化物材料組成，諸如非極性之Inx Gay Al1-x-y N，其中0≦x≦1，0≦y≦1，且0≦x＋y≦1。在該模板中，該等生成之非極性第III-V族氮化物層之總厚度較佳地係小於3μm。於該模板中，該較薄之非極性第III-V族氮化物層由於較少之質量輸送用於垂直向下之生成，將會促使其側向生成。此種模板之例子可以為基板/AlN(~20nm)/GaN(0.1-1μm)、基板/AlN(~20nm)/AlGaN(0.5μm)/GaN(10-100nm)、基板/GaN(100nm)/GaN(300nm)、基板/GaN/(AlGaN 2.5-10nm/AlN 2.5-10nm超晶格)/GaN(10-100nm)、基板/GaN/(InGaN 2.5-10nm/GaN 2.5-10nm超晶格)/GaN(10-100nm)、基板/Si3 N4 /AlN(~20nm)/GaN(1-3μm)/p-GaN(10-100nm)。
在本發明之此種實施例中，諸如SiO2 或Si3 N4 之介電材料可以藉由濺鍍、電子束蒸發及電漿增強型化學式氣相澱積(PECVD)而澱積，由於其具有來自藉由上文提及之技術而製造之奈米遮罩的複製圖案，其將當作遮罩。該介電層之厚度取決於該介電材料及該(等)半導體層之間之蝕刻選擇性。
非極性第III-V族氮化物層(等)之乾式蝕刻可以藉由活性離子蝕刻(RIE)，或使用Ar、Cl2 、BCl3 或H2 氣體混合物之感應耦合電漿蝕刻(ICP)而實行。較佳之蝕刻深度係為向下蝕刻以移除部分之基板。進一步濕式蝕刻使用不同的酸及鹼，其容許了該奈米孔洞及奈米網絡維度之微調。
該等奈米網絡之原位或異位氮化作用或氧化作用亦可以施行以降低在側向生長期間該等奈米網絡之聚結，以必然地維持該等奈米孔洞之完整，用於消除在該基板及該側向生長層之間之熱膨脹差異。
該組建好之非極性第III族氮化物奈米孔洞及奈米網絡模板可以裝載用於該起始之薄的連續非極性GaN奈米-懸空法之生成，該生成使用MBE、MOCVD或HVPE。該由此製備之模板然後可以裝載用於該厚的非極性GaN之生成，該生成使用HVPE。
該生成之非極性GaN可以藉由下列之方法達成分離。在諸如藍寶石及第III-V族氮化物之脆弱材料中，當該應力超過一臨界值時破裂可能容易發生。該等組建的第III族氮化物奈米孔洞及奈米網絡由於他們高的高寬比及奈米維度，歸因於熱膨脹係數的大差異，將會促進該基板及其頂部厚的GaN之間的破裂機制，特別是當在生成之後實行快速冷卻時。進一步之機械性扭轉將迫使該侷限之應力超過該臨界值以分離該厚膜。另一種將該非極性GaN從該基板分離開之方法係為使用陽極電化學蝕刻。在此種事例中，一薄的p-GaN層係澱積於該非極性第III-V族氮化物層之頂部。具有p-GaN尖端之奈米網絡可能藉由蝕刻方法組建。使用一適合之電解質及偏電壓引致了p-GaN之選擇性蝕刻，留下該未改變之厚的頂部GaN(未摻雜或n-摻雜)。濕式化學蝕刻其於高溫下使用H3 PO4 或KOH在蝕刻AlN(尤其是非晶態之AlN)係非常有效率的，而HCl於蝕刻(100)LiAlO2 係有效率的。
儘管依據本發明之方法已於上文中描述一般，轉向一實施例之方法之細節，該依據本發明之方法一般地包含步驟：
(a)提供一模板材料其包含至少一層之非極性第III-V族氮化物半導體材料；
(b)創造一遮罩其係於該模板材料之頂部上；及
(c)使用該遮罩於該模板材料中形成至少一奈米孔洞及至少一奈米網絡；及可選擇地
(d)在該等奈米孔洞及奈米網絡之上生成非極性第III-V族氮化物半導體材料。
考慮到步驟(a)，該模板材料可以選自由非極性(m-或a-面)p-型摻雜、n-型摻雜或未摻雜之第III-V族氮化物化合物所組成之群組。該第III-V族材料層可能包含該非極性第III-V族氮化物化合物之一簡單層、多重層、一異質結構或超晶格。該半導體層可能包含非極性Inx Gay Al1-x-y N之一，其中0≦x≦1，0≦y≦1，且0≦x＋y≦1。反過來說，該模板之層結構可以由一簡單層、多重層、一異質結構或超晶格製成。該簡單層、多重層、異質結構或超晶格係由非極性n-及p-型摻雜及未摻雜之半導體組成，該等半導體諸如Alx Gay In1-x-y N，其中1≧x≧0，1≧y≧0。在一較佳實施例中，該模板材料可能包含一非極性p-GaN之祭祀層。
在一實施例中該模板非極性第III-V族氮化物半導體層係藉由在一基板之上澱積而形成，藉由磊晶生成法。在此一種實施例中，該生成之非極性第III-V族氮化物層之總厚度較佳地係小於3μm。此種模板之例子可以為基板/非晶態AlN(~20至500nm)/GaN(50-100nm)、基板/AlN(~20nm)/AlGaN(~0.5μm)/InGaN(10-100nm)/GaN(10-100nm)、基板/GaN/p-GaN(10-100nm)/n-GaN(10-100nm)。在該模板中之非極性第III-V族氮化物材料越薄，在該奈米網絡上之頂部非極性第III-V族氮化物材料生成期間的側向聚結將發生的越迅速。
在另一個實施例中，該基板可能包含一材料其係選自由γ-面藍寶石、m-面碳化矽、LiAlO2 (100)或其他適合用於非極性第III-V族氮化物材料生成之基板所組成之群組。或者，該基板可以包含一材料其係選自由非極性第Ⅲ-Ⅴ族氮化物之未摻雜、n-型或p-型材料所組成之群組。
在步驟(b)中，該遮罩或奈米遮罩可以使用任何可用之遮罩製成技術而創造，舉例而言，陽極多孔氧化鋁、電子束微影術、干涉術、全像術、光微影術或奈米壓印法之一。該遮罩圖案可以為隨機或業已決定的，其取決於所使用之遮罩組建方法以達成所想望之物理或化學性質，該組建方法係如下文中所概述。舉例而言，該遮罩可以藉由在例如一半導體層或一基板兩者任一之模板材料之上澱積一層介電材料而創造。該遮罩亦可能藉由使用一奈米壓印法壓印至該介電材料之上而形成。或者，一層金屬可以運用至該介電材料層之上。在此種事例中，該遮罩可能藉由移除該金屬層區而形成。
在步驟(c)中，該等奈米孔洞可能藉由蝕刻該模板材料而形成，其可能藉由濕式、乾式或濕式及乾式之組合之蝕刻。該蝕刻較佳地係使用以移除部分之基板。換句話說，在此一種實施例中該蝕刻深度延伸至該基板上表面之下。在蝕刻之後，在該等奈米網絡上餘下之任何金屬及/或介電材料可以被移除的。在一較佳實施例中，該方法包括將該等奈米網絡遭受一氮化或氧化方法，其可以於原位或異位兩者任一。
不考慮使用之技術，於該模板中之奈米網絡較佳地係為連續的。該等奈米孔洞可能包含一形狀其係選自由圓形、正方形、矩形、三角形、梯形及其他多邊形所組成之群組。
較佳地，該等奈米網絡之每一者可能包含一祭祀層，該祭祀層係為機械性削弱之結構、一結構其包含在某些選擇性波長高光子吸收之材料、或一結構其包含化學抗性較小之材料，且該祭祀層可以為非極性第III-V族氮化物材料中之一層，或為絕緣或材料其係使用以生成該非極性第III-V族氮化物材料者。在m-面氮化物生成於(100)LiAlO2 之例子中，該LiAlO2 可以藉由HCl溶液迅速地蝕刻，且弄細該等奈米網絡壁之厚度使其遠細於其頂部生成之m-面氮化物層者。在該基板中之機械性削弱之LiAlO2 祭祀層可以使用以將該頂部生成之m-面非極性材料從該基板輕易地分離開來，藉由快速冷卻或機械性扭轉。在γ-面藍寶石之例子，該頂部生成之非極性a-面第III-V族氮化物可能含有一InGaN層，歸因於其較小之能帶隙，該InGaN層將強烈地吸收波長短於360nm之光子。所以，雷射剝蝕其使用雷射波長短於360nm者，將藉由此祭祀層強烈地吸收，引致該層分解成In及Ga金屬滴，其可以輕易地從該基板分離開。
步驟(d)可能包含藉由奈米-懸空法在該等奈米網絡上側向地生成非極性第III-V族氮化物材料之一起始層，然後垂直地在該起始層之上生成該非極性第III-V族氮化物材料。該非極性第III-V族氮化物材料之側向生成可能藉由一MOCVD、MBE或HVPE法而實行。該側向生成可能包含組合之低溫(100-500℃)及高溫(700-1400℃)之生成方法。或者，該非極性第III-V族氮化物材料之側向生成可能藉由一整合之脈衝生成及正常方法而實行。該非極性第III-V族氮化物材料之垂直生成可能藉由一HVPE法而實行。在步驟(d)中之該非極性第III-V族氮化物材料可能為未摻雜、或n-型或p-型摻雜。
在一較佳實施例，在步驟(d)中該非極性第III-V族氮化物材料之生成係於一氣體室中旋轉且同時維持該模板表面與氣體出氣口之間之距離而施行。
儘管在上文中未明確地陳述，其應不言而明的是，在步驟(d)中生成之該非極性第III-V族氮化物材料可能包含一個不同於該等奈米網絡之材料。
儘管在上文提供之方法概述中未明確地陳述，其應不言而明的是，本發明之方法亦可能包括在該非極性第III-V族氮化物材料之上形成少一個半導體元件之步驟。此種元件可能包含，舉例而言，發光二極體(LEDs)、雷射二極體(LDs)及光二極體(PDs)。該非極性第III-V族氮化物材料可能接合至一具有優良熱管理性質之底板，諸如優良之導熱性。在此一種實施例中，一n-接面然後可能澱積在該非極性n-GaN上用於該元件。
該方法可能進一步包含從該基板分離該非極性第III-V族氮化物材料之步驟。該非極性第III-V族氮化物材料可能經由該等奈米網絡之祭祀層而從該基板分離開來，藉由快速冷卻該物質、或藉由機械性分離、光化學蝕刻、濕式蝕刻、電化學蝕刻或雷射剝蝕。在雷射剝蝕之事例中，該雷射可能從該基板那邊定向至該基板-材料之界面。
此外，該方法可能進一步包含將該非極性第III-V族氮化物材料切片、研磨、磨光及/或拋光至一業已決定之厚度之步驟。該生成之非極性第III-V族氮化物材料可以切片以產生一預選擇厚度之非極性第III-V族氮化物材料層。在此種方式中製造之非極性第III-V族氮化物晶圓可以使用做為晶種材料用於進一步生成厚的非極性第III-V族氮化物材料。
儘管上文之方法係描述為使用一提供之模板，用於形成非極性第III-V族氮化物材料及元件，其應不言而明的是，該模板材料可能包含一材料其係藉由該方法於先前製造的。同樣地，該非極性第III-V族氮化物半導體奈米網絡可能藉由根據該第一觀點之方法而形成。最後，一非極性第III-V族氮化物單晶材料使用根據該第一觀點之方法而形成。
今轉向步驟(b)之細節，如上文所說明，該遮罩(歸因於涉及之維度，亦命名為一『奈米遮罩』)可以藉由金屬退火法、陽極多孔氧化鋁干涉法、電子束微影術、干涉術、全像術、光微影術、奈米壓印法或其他任何適合之方法而製造。亦如上文說明的是，該等奈米孔洞之圖案形成可能為隨機或是預決定兩者之一，其取決於所運用之方法。舉例而言，該陽極氧化鋁法可能產生隨機圖案及已決定之六角形圖案兩者，其取決於該使用方法之應力，例如一預壓痕之遮罩是否係使用的。陽極多孔氧化鋁奈米遮罩組建方法涉及了：
(a)在該模板材料之上澱積介電材料，該模板材料舉例而言包含一非極性第III-V族氮化物材料層結構；
(b)在該介電層之上澱積薄的Al；
(c)在控制之電解質、溫度及電壓下陽極處理該Al以形成高密度之陽極多孔氧化鋁奈米網絡；
(d)使用該陽極氧化鋁及介電奈米遮罩乾式及濕式蝕刻該等材料以形成高密度之奈米孔洞及奈米網絡。
最後，光微影術、干涉術及奈米壓印法全部亦可以製造訂製之圖案。奈米壓印奈米遮罩組建方法涉及：
(a)在該模板材料之上澱積介電材料，該模板材料舉例而言包含一非極性第III-V族氮化物材料層結構；
(b)在該介電材料之上奈米壓印且發展該奈米洞遮罩；
(c)使用金屬奈米遮罩乾式及濕式蝕刻該介電材料；
(d)使用該金屬及介電奈米遮罩乾式及濕式蝕刻該等材料以形成一高密度之奈米孔洞及奈米網絡。
在奈米壓印奈米遮罩組建技術中，該『主』遮罩可以藉由諸如干涉術、電子束微影術、亞微米光微影術或x-光微影術等方法而製造。該遮罩圖案為了想望之光學效果可以客製化的由一光子晶體結構、高度對稱之光子準晶體、光柵及其他任何圖案所組成。
在上文所有實施例中，該基板可能包含一材料其係選自由γ-藍寶石、m-面碳化矽、LiAlO2 (100)或其他適合用於非極性第III-V族氮化物材料生成之基板所組成之群組。在一些事例中，該模板可能僅僅包含一半導體材料基板，亦即是在該基板頂部不具有任何生成之半導體層。在此種事例中，該遮罩係直接組建於該基板之上。
介電材料諸如SiO2 或Si3 N4 可以藉由濺鍍、電子束蒸發及電漿增強型化學式氣相澱積(PECVD)而澱積，由於其具有來自藉由上文提及之技術而製造之奈米遮罩的複製圖案，其將當作遮罩。該介電層之厚度取決於該介電材料及該被蝕刻之第III-V族氮化物材料層之間之蝕刻選擇性。
由此組建之奈米孔洞及奈米網絡較佳地具有一遠大於一之高寬比(亦即是，該等奈米孔洞之平均直徑相對於該等奈米網絡之平均壁厚)。該蝕刻方法較佳地蝕刻該非極性第III-V族氮化物材料層直到該基板亦蝕刻至想望之厚度。所以該奈米網絡包含該非極性第III-V族氮化物材料及使用以生成非極性第III-V族氮化物材料之基板兩者。該等奈米網絡較佳地包含一祭祀層，該祭祀層可能為，舉例而言，機械性削弱的，或為一材料其在某些選擇性波長具有非常高之光子吸收，或其可以藉由濕式化學、電化學及光化學蝕刻選擇性地蝕刻。
該等空氣奈米孔洞可能具有不同的形狀，諸如圓形、正方形、矩形、三角形、梯形及其他多邊形。該等奈米孔洞之維度可以藉由進一步之濕式蝕刻而修正。此種處理容許了該等奈米孔洞及奈米網絡直徑之微調以用於最佳化之側向生長，且立即地將此種生成之厚的、獨立式非極性第III-V族氮化物材料從該基板分離開來。
進一步之異位或原位氮化作用可以防止該等奈米網絡在根部之聚結，因此將該等奈米孔洞及奈米網絡之消除機制提到最高，以降低其頂部側向生成厚層之缺陷密度及破裂。該等奈米網絡之層結構之一個例子包含了諸如(100)LiAlO2 /多孔之GaN(~50-100nm)/n-Al0.06 GaN0.94 (~10nm)/n-GaN(300nm)之層。該等奈米孔洞然後可能藉由向下蝕刻以暴露約600nm(100)之LiAlO2 而組建。進一步使用HCl之濕式蝕刻將藉由降低其直徑而削弱該(100)LiAlO2 。一PECVD氮化方法然後可能使用以在該等奈米孔洞之上澱積Si3N4 ，其有助於防止GaN在該等奈米孔洞之底部側向生成。該等奈米網絡之間空隙的完整促使了低應力及低缺陷密度之頂層在隨後之側向磊晶生成期間形成。該等連續之奈米網絡促使了GaN之表面擴散，且因此提升了具有奈米孔洞最小化底部生成之側向生成。
實施例
一依據本發明之一般示範性方法利用HVPE，使用奈米網絡順應層以在異種基板之上生成高品質、平坦且厚的非極性第III-V族氮化物材料。適合之奈米孔洞之例子包括不同形狀之奈米孔洞，舉例而言，圓形、正方形、三角形或其他多邊形，該等奈米孔洞沿著其主維度具有變化的直徑。非極性第III-V族氮化物材料之奈米孔洞及奈米網絡可以組建於任何異種基板其具有藉由MBE、CVD、MOCVD(MOVPE)或HVPE法生成之起始的非極性第III-V族氮化物層者。此種奈米孔洞典型地可能具有約20至500nm之直徑。進一步之連續非極性第III-V族氮化物厚膜或晶圓之生成可以藉由使用MOCVD或HVPE之磊晶側向生長而達成。歸因於晶格錯置及化合物材料與該基板之間熱膨脹係數之差異的化合物半導體厚膜及晶圓彎曲係可以藉由該等空氣奈米孔洞及奈米網絡之平衡維度而降到最低，該者能作用以消除該基板之衝擊。所以，厚及平坦的獨立式非極性第III-V族氮化物材料可以使用此技術生成。
使用這些奈米孔洞及奈米網絡之奈米-懸空法側向生長將透過該等奈米網絡及側向生成層介面中之缺陷彎曲機制將該頂部非極性第III-V族氮化物厚膜上之缺陷降到最低。該等奈米孔洞之小維度亦將側向生長層晶粒界上的facet傾斜降到最低。該等奈米孔洞及奈米網絡受控制之維度，及在該等奈米網絡及側向生成層之間侷限之應力亦容許該厚的非極性第III-V族氮化物材料，舉例而言，a-GaN，在快速冷卻期間立即地從該基板分離。當蝕刻之奈米孔洞包括一薄的非極性p-GaN頂層時，一用於非極性p-GaN之陽極電化學選擇性蝕刻方法亦可以使用以從該基板分離該非極性GaN膜。該厚的非極性GaN然後可以進行切片、研磨、磨光及拋光加工以製造非極性第III-V族氮化物晶圓。此種製造之非極性GaN可以使用做為晶種，用於進一步生成厚的獨立式非極性GaN，因為其從該晶圓中心到邊緣一致的晶向及低缺陷密度。因此，該方法可以提供一用於獨立式非極性第III-V族氮化物材料之非常經濟的大量製造技術。
儘管特定材料之生成將於下文中說明，其應不言而明的是，由本發明提供之該等生成方法可以應用於第III-V族氮化物化合物之整個家族，該等化合物一般地化學式為Inx Gay Al1-x-y N，其中0≦x≦1，0≦y≦1，且0≦x＋y≦1。貫穿下列之說明，為了方便起見，本發明係使用GaN做為一非極性磊晶第III-V族氮化物層之例子之材料而說明，雖然任何適合之非極性第III-V族氮化物材料可以使用。舉例而言，於上文說明之相同生成方法亦可以應用至其他非極性第III-V族氮化物材料之生成。舉例而言，厚的、平坦且低缺陷之非極性AlN及AlGaN可以使用AlCl3 及GaCl前驅物生成，其中AlCl3 及GaCl係藉由將HCl通過Al及Ga而形成。非極性AlN於正常ELOG生成技術下聚結係非常困難的，但使用依據本發明之一具有奈米尺寸空氣隙之奈米管柱順應層將會促使非極性AlN及AlGaN非常快速的聚結。AlN於正常ELOG生成技術下聚結亦係非常困難的，但使用一具有依據本發明之奈米尺寸奈米孔洞之奈米孔洞及奈米網絡之順應層將會促使非極性AlN及AlGaN非常快速的聚結。
實施例1
一直徑約2英吋、具有MOCVD澱積、約0.6μm之a-面AlN(20nm)及GaN之γ-面定向之藍寶石係裝載至HVPE垂直反應器之基板座之上。在裝載之前，該a-面GaN模板係於KOH中脫脂幾秒、在去離子水中潤洗、於80℃下在H2 SO4 /H3PO4 =3：1之溶液中蝕刻幾分鐘，然後於去離子水中潤洗。之後在該模板之上創造一遮罩係有必要的。首先，SiO2 或Si3 N4 之之薄的介電層~200nm係藉由PECVD澱積在該GaN模板上。然後約60-200nm薄的Al金屬係藉由電子束蒸發或濺鍍澱積在該介電層之上。一兩步驟之陽極化方法係使用的。一第一陽極化作用係於0.3M草酸溶液、在5℃以～100mA之電流及20V執行約6小時以在該鋁層頂部上形成一層氧化物(氧化鋁)。該鋁層之表面紋理係藉由該陽極化方法改變以產生凹度。然後該氧化物係藉由約6wt%之H3 PO4 及1.8wt%之H2 CrO4 之混合物60℃下1-1.5小時而移除。一第二陽極化作用係在相同之草酸溶液於～100mA及40V下執行約5小時。該第二陽極化作用係需要的以創造一更一致之奈米遮罩圖案。微量的鋁然後可能從該氧化鋁層移除掉。5wt%H3 PO4 係使用以光滑並擴大該陽極多孔氧化鋁之孔洞。第1圖顯示在該兩步驟陽極化方法之後、在該模板頂部之陽極多孔氧化鋁圖案。該孔洞及壁之維度分別為74nm及32nm。下一個階段係為創造具有連續非極性a-GaN網絡之奈米孔洞。使用Ar及CHF3 之活性離子蝕刻(RIE)係使用以蝕刻該等介電材料，該蝕刻使用氧化鋁遮罩。然後使用Ar、H2 、Cl2 或BCl3 氣體混合物之ICP蝕刻係實行以蝕刻a-面GaN材料及藍寶石基板，該蝕刻使用氧化鋁及介電奈米遮罩以形成一高密度之奈米孔洞，諸如第2圖中所呈現者。一大於一之高寬比(奈米孔洞之直徑相對於該奈米網絡壁之厚度)可以在該結構看見。
殘餘之陽極氧化鋁係使用磷酸移除。殘餘之介電材料SiO2 或Si3 N4 係藉由緩衝之氧化物蝕刻溶液及磷酸分別地移除。進一步，使用KOH之濕式蝕刻係使用以微調該奈米孔洞之維度。
一異位氮化方法其使用PECVD偕同矽烷及NH3氣體係實行的。該氮化之表面具有一抗界面活性劑效果，該者抑制了a-面GaN之側向生成。所以在奈米孔洞上使用氮化作用預防了該奈米孔洞在根部的急遽聚結，該者將破壞藉由使用奈米孔洞可能的消除機制。該氮化之奈米孔洞之頂端係藉由RIE輕微地蝕刻，如由第3圖所例示。
該起始之磊晶側向生長係藉由MOCVD生成方法實行。該氮化之a-面GaN奈米柱模板係裝載入該反應器中。該基板溫度然後升高至約1020℃，偕同著約2000sccm之NH3 流量及約5sccm之三甲基鎵(TMG)流量。在約60分鐘生成之後，該TMG流量係設定為約10sccm對約20分鐘之生成，然後為約20sccm對30分鐘之生成。該連續之a-面GaN在約前60分鐘之內全面地聚結。
該奈米-懸空法生成之a-面GaN模板然後係裝載至該HVPE反應器用於塊狀a-面GaN生成。該氣體加熱器係加熱至約500℃之溫度。該生成室之壓力係維持在約200mbar。N2 係經由所有的氣體注入器引入至該室中約30分鐘以沖洗該反應器。該奈米-懸空法a-面GaN模板係加熱至約350℃。NH3 流量係以約1000sccm引入至該室中。該GaCl氣體前驅物係藉由將在N2 中約10%之HCl通過一加熱至約800℃之Ga起泡器而產生。該轉化速度對GaCl係近乎100%。然後該模板係加熱至約1050℃之溫度。該生成室之壓力係升高至約300mbar。傳送至該生成室之氣體係設定如下用於該生成方法：NH3 流量約2500sccm、GaCl流量約60sccm，且N2 與H2 構成剩下之氣體。貫穿該整個生成方法，一個約3500sccm之穩定的總氣體流量係維持的。該生成係持續直至一足夠厚度之GaN磊晶層係產生的。在生成期間，該模板係旋轉以維持該氣體出氣口與該塊狀a-面GaN表面之間本質上恆定之距離。對在一垂直HVPE反應器中具有V/III比率設定在10與40之間之生成，一生長速度在約20160m/小時之間係可以達成的。在一2英吋(5.08cm)晶圓中，不具有該輔助旋轉之生成的均勻性從一邊到另一邊係多於約2%。
在氮化物生成終止作用中，GaCl氣體係切斷的，NH3 之流量係維持在相同量，而N2 流量係提高以構成該穩定之總氣體流量。該基板之冷卻在第一階段1050℃與500℃之間係非常快速的。然後，該NH3 之流量在溫度500℃以下係切斷的，在500℃與室溫之間冷卻係以一快於100℃/min之速度持續著。在這段時間內，該氣體加熱器維持著約150℃之溫度，且該基板係從該室降下以獲得快速冷卻。遵循著該生成方法之結論，一如第4圖中顯示之結構係獲得的。
一旦該基板係冷卻且從該反應器移除，該γ-藍寶石基板可以看見從該厚的a-面GaN磊晶層全部或部分地分離開來。一進一步之機械扭力係足夠分離該部分分離之a-GaN層。
實施例2
於此，在實施例1中描述之起始的MOCVD磊晶側向生成法係藉由一脈衝與正常之MOCVD組合之生成法而取代。在此方法中，該等反應氣體之流量順序係依次地開啟(開啟NH3 與TMG)與關上(開啟TMG且關上NH3 )用於該增強的側向生成模式。用於開啟與關上之時間週期係分別地設定為在20~60秒及10~15秒附近。該a-面n-GaN生成步驟係持續直到一連續之a-面n-GaN磊晶層係產生。然後一全面的非極性LED元件結構係於該a-面GaN之頂部生成。然後一Ni(10nm)/Au(10nm)接面係澱積的且在O2 中550℃下退火1分鐘。Ti/Al/Ti/Au與Al做為反射體然後係澱積在該Ni/Au接面之頂部。為了優良之熱處理，該非極性元件然後係軟焊接合至一底板。該底板可能包含SiC、CVD金鋼石、AlN、金屬、合金或矽。該基板/模板然後係如之前般移除。
實施例3
在此實施例中，該厚的非極性m-面n-GaN係生成在該等奈米孔洞及奈米網絡模板上，其中包圍該等奈米孔洞之奈米網絡包含非極性之m-面GaN、AlN及(100)LiAlO2 。(100)LiAlO2 係藉由使用稀釋之HCl之進一步濕式蝕刻而削弱。該厚的非極性m-面n-GaN係透過該削弱之(100)LiAlO2 奈米網絡之機械性破裂而從該基板分離開來。
實施例4
類似於實施例1，該起始之磊晶側向生長係藉由一MOCVD生成方法而實行。在該模板中之a-面第III-V族氮化物材料包括一用於雷射剝離分離作用之InGaN祭祀層。該全面元件之磊晶生長然後係執行以生成寬的量子阱綠光LEDs。在此事例中，一LED磊晶生成係於該MOCVD反應器中持續著。該生成之LED結構包含下列等層：一n-型Si-摻雜之a-AGaN層(約1.5-2μm)、一Inx Ga1-x N障壁/Iny Ga1 -y aNMQW活性區(約80/80，2-6對，且X~0.03，且y≧x＋0.25)、一AlGaN：Mg覆蓋層(～200)及P-型Mg-摻雜GaN(約0.2-0.3μm)。在GaN：Si與GaN：Mg層中產生之電子與電洞之濃度分別約為1018 cm-3 與6×1017 cm-3 ，其係適合用於製造光及UV區之波長。
總結
對熟習該項技藝者而言，其係明顯的是，在本發明之發明範圍內，一廣泛範圍之方法與方法參數係可以被調節的，而非只有於上文明確說明者。舉例而言，對熟習該項技藝者而言，係為明顯的是奈米孔洞可以在各式各樣的情形中組建。舉例而言，該遮罩可以使用任何適合之方法製造，而非只有於上文詳細列舉者。該等奈米孔洞可以組建使得其具有各種形狀，選擇適於現有之應用者。包圍該等奈米孔洞之奈米網絡之材料不需要恆定，舉例而言，其合金含量可以沿著其高度變化以便其性質適合用於特定之應用。舉例而言，該合金含量可以選擇使得在雷射剝離分離方法期間之吸收最佳化。或者，該合金含量之改變可能最佳化生長之半導體之晶格常數。進一步的，該奈米網絡材料不需要完全相同於該生長之化合物半導體之材料。
在該等說明之特定實施例中，奈米孔洞係在材料生長之前從非極性第III-V族氮化物材料模板組建來。然而，使用一奈米網絡層可能允許該半導體相對容易地移除，而不會對其下之基板造成過渡之傷害。該材料然後可以製備使用做為晶種，藉由HVPE用於進一步生成該材料。在HVPE生成中缺陷消滅之全面益處可以使用以達成具有最低缺陷之材料，該者係藉由使用一先前生成之半導體做為晶種。換言之，該奈米孔洞組建方法可能只需要做一次，然後該半導體可以使用做為晶種用於該材料之生長。此將對第二次生長或隨後之每一次生長具有明顯的成本節省。
概括而言，雖然前述之發明之較佳實施例為了達成例示之目的係已陳述，前述之說明於此不應認為本發明之限制。相應地，對熟習該項技藝者而言，不同的修正、修改與選擇可以發生而不悖離本發明之精神與發明範圍。
第1圖顯示於一第III族氮化物模板頂部上之一陽極多孔氧化鋁圖案之平面圖；
第2圖顯示由GaN(500nm)及基板組成的蝕刻之奈米孔洞及奈米網絡之橫截面圖；
第3a-b圖示意地顯示包括奈米孔洞及奈米網絡之一模板之俯視圖(第3a圖)及橫截面圖(第3b圖)；及
第4圖示意地顯示在一GaN奈米網絡及奈米孔洞模板上該起始之奈米-懸空法及進一步之磊晶生成方法之效果。

Claims (23)

  1. 一種用於生成非極性第III-V族氮化物材料之方法，其包含：(a)提供一模板材料其包含至少一層之非極性第III-V族氮化物半導體材料；(b)創造一遮罩其係於該模板材料之頂部上；及(c)使用該遮罩於該模板材料中形成至少一奈米孔洞及一奈米網絡。
  2. 如申請專利範圍第1項之方法，其進一步包含該步驟：(d)在該等奈米孔洞及奈米網絡之上生成非極性第III-V族氮化物半導體材料。
  3. 如申請專利範圍第1項之方法，其中該模板材料半導體層係選自由非極性p-型摻雜、n-型摻雜或未摻雜之III-V族氮化物化合物所組成之群組。
  4. 如申請專利範圍第1項之方法，其中該模板材料包含一結構其係選自由該非極性第III-V族氮化物化合物之一單一層、多重層、一異質結構及超晶格所組成之群組。
  5. 如申請專利範圍第1項之方法，其中該模板材料半導體層包含非極性Inx Gay Al1-x-y N之一，其中0≦x≦1，0≦y≦1，且0≦x+y≦1。
  6. 如申請專利範圍第1項之方法，其中該模板非極性第Ⅲ-V族氮化物層係藉由磊晶生成法、藉由在一基板之上澱積而形成。
  7. 如申請專利範圍第1項之方法，其中該模板包含一基 板，該基板包含一材料其係選自由γ-藍寶石、m-碳化矽、(100)LiAlO2 、非極性第III-V族氮化物之未摻雜、n-型摻雜、p-型摻雜、及其他適合用於非極性第III-V族氮化物材料生成之材料所組成之群組。
  8. 如申請專利範圍第1項之方法，其中在步驟(b)中該遮罩係使用一技術而創造，該技術係選自由金屬退火、陽極多孔氧化鋁、電子束微影術、干涉術、全像術、光微影術或奈米壓印法所組成之群組。
  9. 如申請專利範圍第1項之方法，其中該模板材料包含一非極性p-GaN之祭祀層。
  10. 如申請專利範圍第1項之方法，其中在步驟(c)中該等奈米孔洞及奈米網絡係藉由蝕刻該模板材料而形成。
  11. 如申請專利範圍第10項之方法，其中該蝕刻係使用以移除部分之基板。
  12. 如申請專利範圍第10項之方法，其中在蝕刻之後於該等奈米孔洞及奈米網絡上餘下之金屬或介電材料係移除的。
  13. 如申請專利範圍第1項之方法，其中該奈米網絡在該模板中係為連續的。
  14. 如申請專利範圍第1項之方法，其中該等奈米孔洞包含一形狀其係選自由圓形、正方形、矩形、三角形、梯形及其他多邊形所組成之群組。
  15. 如申請專利範圍第1項之方法，其進一步包含將該等奈米孔洞及奈米網絡遭受一氮化方法或氧化方法之步驟。
  16. 如申請專利範圍第1項之方法，其中每一個奈米網絡包含一祭祀層，該祭祀層不是機械性削弱的就是可以藉由一方法選擇地蝕刻之，該蝕刻方法係選自由濕式、光化學及電化學等手段所組成之群組。
  17. 如申請專利範圍第2項之方法，其中步驟(d)包含側向生長一個非極性第III-V族氮化物材料之起始層且然後在該起始層之上垂直地生成該材料或元件結構。
  18. 如申請專利範圍第17項之一方法，其中該側向生長及垂直生成之非極性第III-V族氮化物材料包含一個不同於該奈米網絡之材料。
  19. 如申請專利範圍第2項之方法，其進一步包含在該非極性第III-V族氮化物材料之上形成一半導體元件結構。
  20. 如申請專利範圍第2項之方法，其進一步包含將該生成之非極性第III-V族氮化物材料接合至一具有優良熱管理性質之底板。
  21. 如申請專利範圍第2項之方法，其進一步包含藉由一方法將該非極性第III-V族氮化物材料從該模板分離開來，該方法係選自由快速冷卻該材料、機械性分離、濕式蝕刻、電化學蝕刻及雷射剝蝕所組成之群組。
  22. 如申請專利範圍第2項之方法，其進一步包含藉由至少一種方法加工該生成之非極性第III-V族氮化物材料至一業已決定之厚度，該方法係選自由切片、研磨、磨光及拋光所組成之群組。
  23. 如申請專利範圍第1項之方法，其中該模板材料包含藉 由一方法於先前製造之一非極性第III-V族氮化物材料，該方法包含：(a)提供一模板材料其包含至少一層之非極性第III-V族氮化物半導體材料；(b)創造一遮罩其係於該模板材料之頂部上；及(c)使用該遮罩於該模板材料中形成至少一奈米孔洞及至少一奈米網絡；及(d)在該等奈米孔洞及奈米網絡之上生成非極性第III-V族氮化物半導體材料。
TW097136868A 2007-09-26 2008-09-25 非極性第ｉｉｉ－ｖ族氮化物材料及製造方法 TWI453799B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/861,747 US8118934B2 (en) 2007-09-26 2007-09-26 Non-polar III-V nitride material and production method

Publications (2)

Publication Number Publication Date
TW200921764A TW200921764A (en) 2009-05-16
TWI453799B true TWI453799B (zh) 2014-09-21

Family

ID=40297676

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097136868A TWI453799B (zh) 2007-09-26 2008-09-25 非極性第ｉｉｉ－ｖ族氮化物材料及製造方法

Country Status (3)

Country Link
US (1) US8118934B2 (zh)
TW (1) TWI453799B (zh)
WO (1) WO2009040579A1 (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2436398B (en) * 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
GB0701069D0 (en) * 2007-01-19 2007-02-28 Univ Bath Nanostructure template and production of semiconductors using the template
US20090001416A1 (en) * 2007-06-28 2009-01-01 National University Of Singapore Growth of indium gallium nitride (InGaN) on porous gallium nitride (GaN) template by metal-organic chemical vapor deposition (MOCVD)
US8652947B2 (en) * 2007-09-26 2014-02-18 Wang Nang Wang Non-polar III-V nitride semiconductor and growth method
TWI360236B (en) * 2007-12-20 2012-03-11 Nat Univ Tsing Hua Manufacturing method of self-separation layer
GB2460898B (en) * 2008-06-19 2012-10-10 Wang Nang Wang Production of semiconductor material and devices using oblique angle etched templates
US8633493B2 (en) * 2008-08-04 2014-01-21 Goldeneye, Inc. Large area thin freestanding nitride layers and their use as circuit layers
KR101650840B1 (ko) * 2009-08-26 2016-08-24 삼성전자주식회사 발광소자 및 이의 제조방법
KR101118268B1 (ko) * 2009-08-27 2012-03-20 한국산업기술대학교산학협력단 요철 패턴 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
KR101082788B1 (ko) * 2009-10-16 2011-11-14 한국산업기술대학교산학협력단 다공성 질화물 반도체 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
KR101162084B1 (ko) 2010-05-06 2012-07-03 광주과학기술원 수직형 발광 다이오드의 제조방법 및 막질들의 분리방법
JP2012033708A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置の製造方法
KR101162090B1 (ko) * 2010-09-16 2012-07-03 광주과학기술원 결정성 막대를 이용한 수직형 발광 다이오드의 제조방법
TWI469184B (zh) * 2010-10-22 2015-01-11 Aceplux Optotech Inc And a method for producing a substrate for preparing a semiconductor compound
KR101749694B1 (ko) * 2010-12-17 2017-06-22 삼성전자주식회사 반도체 소자 및 그 제조 방법과 상기 반도체 소자를 포함하는 전자 장치
TWI412069B (zh) * 2010-12-27 2013-10-11 Ind Tech Res Inst 氮化物半導體基板及其製造方法
JP5603812B2 (ja) * 2011-03-11 2014-10-08 スタンレー電気株式会社 半導体素子の製造方法
JP5612516B2 (ja) * 2011-03-11 2014-10-22 スタンレー電気株式会社 半導体素子の製造方法
KR101781438B1 (ko) * 2011-06-14 2017-09-25 삼성전자주식회사 반도체 발광소자의 제조방법
TWI474507B (zh) * 2011-10-18 2015-02-21 Lextar Electronics Corp 固態發光元件之製作方法
US8956960B2 (en) 2012-11-16 2015-02-17 Infineon Technologies Ag Method for stress reduced manufacturing semiconductor devices
TW201424059A (zh) * 2012-12-14 2014-06-16 Epistar Corp 光電元件及其製造方法
US9048387B2 (en) * 2013-08-09 2015-06-02 Qingdao Jason Electric Co., Ltd. Light-emitting device with improved light extraction efficiency
US9574135B2 (en) * 2013-08-22 2017-02-21 Nanoco Technologies Ltd. Gas phase enhancement of emission color quality in solid state LEDs
WO2015061325A1 (en) * 2013-10-21 2015-04-30 Sensor Electronic Technology, Inc. Heterostructure including a composite semiconductor layer
CN105990475B (zh) * 2015-02-11 2019-03-08 中国科学院苏州纳米技术与纳米仿生研究所 光电子器件及其制作方法
CA2985254A1 (en) * 2017-11-14 2019-05-14 Vuereal Inc Integration and bonding of micro-devices into system substrate
JP7112857B2 (ja) * 2018-03-02 2022-08-04 株式会社サイオクス ＧａＮ材料および半導体装置の製造方法
CN112334606A (zh) * 2018-06-26 2021-02-05 株式会社Flosfia 结晶性氧化物膜
CN110067022B (zh) * 2019-03-20 2020-07-31 华南师范大学 一种单晶GaN纳米线及其制备方法
CN110508262B (zh) * 2019-07-29 2021-08-10 肇庆学院 一种铅镉离子印迹磁性sba-15微粒及其制备方法
EP3812487A1 (en) * 2019-10-25 2021-04-28 Xie, Fengjie Non-polar iii-nitride binary and ternary materials, method for obtaining thereof and uses
CN112880821B (zh) * 2019-11-29 2022-05-13 中国科学技术大学 日盲紫外光电化学光探测器及其制备方法
JP7478928B2 (ja) 2020-05-29 2024-05-08 日亜化学工業株式会社 発光装置及びその製造方法
CN111710594A (zh) * 2020-06-28 2020-09-25 中国科学院半导体研究所 高质量低应力AlN图形模板的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW595010B (en) * 2000-01-13 2004-06-21 Sony Corp Semiconductor device
US7023892B2 (en) * 2002-01-03 2006-04-04 Arima Optoelectronics Corp. Semiconductor laser based on matrix, array or single triangle optical cavity with spatially distributed current injection
TW200703464A (en) * 2005-06-01 2007-01-16 Univ California Technique for the growth and fabrication of semipolar (Ga,Al,In,B)N thin films, heterostructures, and devices
TW200733386A (en) * 2005-11-29 2007-09-01 Sharp Kk Semiconductor device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19803013B4 (de) * 1998-01-27 2005-02-03 Robert Bosch Gmbh Verfahren zum Ablösen einer Epitaxieschicht oder eines Schichtsystems und nachfolgendem Aufbringen auf einen alternativen Träger
US6380108B1 (en) * 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
US6596377B1 (en) * 2000-03-27 2003-07-22 Science & Technology Corporation @ Unm Thin film product and method of forming
WO2002044444A1 (en) 2000-11-30 2002-06-06 Kyma Technologies, Inc. Method and apparatus for producing miiin columns and miiin materials grown thereon
WO2002064864A1 (fr) * 2001-02-14 2002-08-22 Toyoda Gosei Co., Ltd. Procede de production de cristal semi-conducteur et element lumineux semi-conducteur
JP3631724B2 (ja) 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
EP1276140A3 (en) * 2001-07-04 2007-10-24 FUJIFILM Corporation Substrate including wide low-defect region for use in semiconductor element
WO2003015143A1 (fr) * 2001-08-01 2003-02-20 Nagoya Industrial Science Research Institute Film semi-conducteur en nitrure du groupe iii et son procede de production
US6835246B2 (en) * 2001-11-16 2004-12-28 Saleem H. Zaidi Nanostructures for hetero-expitaxial growth on silicon substrates
JP4451846B2 (ja) * 2003-01-14 2010-04-14 パナソニック株式会社 窒化物半導体素子の製造方法
JP2005136106A (ja) 2003-10-29 2005-05-26 Kyocera Corp 単結晶サファイア基板とその製造方法及び半導体発光素子
KR100576854B1 (ko) * 2003-12-20 2006-05-10 삼성전기주식회사 질화물 반도체 제조 방법과 이를 이용한 질화물 반도체
KR100664986B1 (ko) 2004-10-29 2007-01-09 삼성전기주식회사 나노로드를 이용한 질화물계 반도체 소자 및 그 제조 방법
WO2007011401A2 (en) * 2004-11-23 2007-01-25 Trustees Of Boston University Composite mixed oxide ionic and electronic conductors for hydrogen separation
US20060270201A1 (en) * 2005-05-13 2006-11-30 Chua Soo J Nano-air-bridged lateral overgrowth of GaN semiconductor layer
GB2436398B (en) 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
GB0701069D0 (en) 2007-01-19 2007-02-28 Univ Bath Nanostructure template and production of semiconductors using the template
GB0702560D0 (en) 2007-02-09 2007-03-21 Univ Bath Production of Semiconductor devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW595010B (en) * 2000-01-13 2004-06-21 Sony Corp Semiconductor device
US7023892B2 (en) * 2002-01-03 2006-04-04 Arima Optoelectronics Corp. Semiconductor laser based on matrix, array or single triangle optical cavity with spatially distributed current injection
TW200703464A (en) * 2005-06-01 2007-01-16 Univ California Technique for the growth and fabrication of semipolar (Ga,Al,In,B)N thin films, heterostructures, and devices
TW200733386A (en) * 2005-11-29 2007-09-01 Sharp Kk Semiconductor device

Also Published As

Publication number Publication date
WO2009040579A1 (en) 2009-04-02
US20090079035A1 (en) 2009-03-26
TW200921764A (en) 2009-05-16
US8118934B2 (en) 2012-02-21

Similar Documents

Publication Publication Date Title
TWI453799B (zh) 非極性第ｉｉｉ－ｖ族氮化物材料及製造方法
JP5586233B2 (ja) ナノ構造テンプレートを使用した単結晶半導体材料の製造
US8652947B2 (en) Non-polar III-V nitride semiconductor and growth method
TWI395260B (zh) 半導體元件之製造
TWI445054B (zh) 藉由氫化物汽相磊晶術生長減少差排密度之非極性氮化鎵
KR100401898B1 (ko) 결정 성장용 기판 및 이를 이용한 기판 제조방법
TWI500827B (zh) 使用奈米結構緩衝層和氫化物氣相沉積（ｈｖｐｅ）來製造高品質化合物半導體材料的成長方法
US20150125976A1 (en) Selective sidewall growth of semiconductor material
US9627199B2 (en) Methods of fabricating micro- and nanostructure arrays and structures formed therefrom
JPWO2003015143A1 (ja) Ｉｉｉ族窒化物半導体膜およびその製造方法
EP2136390A2 (en) Production of semiconductor material and devices using oblique angle etched templates
GB2470097A (en) Epitaxial overgrowth
Wang et al. Lateral epitaxial overgrowth of GaN on a patterned GaN-on-silicon substrate by molecular beam epitaxy