CN105990475B - 光电子器件及其制作方法 - Google Patents
光电子器件及其制作方法 Download PDFInfo
- Publication number
- CN105990475B CN105990475B CN201510071944.2A CN201510071944A CN105990475B CN 105990475 B CN105990475 B CN 105990475B CN 201510071944 A CN201510071944 A CN 201510071944A CN 105990475 B CN105990475 B CN 105990475B
- Authority
- CN
- China
- Prior art keywords
- opto
- electronic device
- dielectric structure
- base substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 50
- 238000002360 preparation method Methods 0.000 title description 8
- 239000000463 material Substances 0.000 claims abstract description 73
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims description 25
- 229910052594 sapphire Inorganic materials 0.000 claims description 20
- 239000010980 sapphire Substances 0.000 claims description 20
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 12
- 238000001259 photo etching Methods 0.000 claims description 12
- 230000005764 inhibitory process Effects 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 229910052681 coesite Inorganic materials 0.000 claims description 4
- 229910052906 cristobalite Inorganic materials 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 229910052682 stishovite Inorganic materials 0.000 claims description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052905 tridymite Inorganic materials 0.000 claims description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052593 corundum Inorganic materials 0.000 claims description 3
- 238000010894 electron beam technology Methods 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 3
- 229910002601 GaN Inorganic materials 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 claims description 2
- 238000004943 liquid phase epitaxy Methods 0.000 claims description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 2
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 230000005611 electricity Effects 0.000 claims 1
- 239000013078 crystal Substances 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000001534 heteroepitaxy Methods 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000005622 photoelectricity Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 238000007363 ring formation reaction Methods 0.000 description 1
- WGPCGCOKHWGKJJ-UHFFFAOYSA-N sulfanylidenezinc Chemical compound [Zn]=S WGPCGCOKHWGKJJ-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052984 zinc sulfide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Photovoltaic Devices (AREA)
Abstract
本申请公开了一种光电子器件,包括基础衬底、形成于所述基础衬底上的具有高深宽比的介质结构、高深宽比介质结构内的大失配异质半导体材料以及覆盖于正面和背面的电极,其中,所述光电子器件的大失配异质半导体材料至少包括无应变缓冲层、芯层和包覆层均位于所述介质结构的沟槽内,且所述半导体材料不突出于所述介质结构的顶面。此外,该器件结构还包括位于介质沟槽内或者沟槽上的电极接触层以及正面和背面电极。本发明可以完全将失配材料和基础衬底之间的失配位错被介质结构捕获,且光电子器件的半导体材料生长在介质结构内,晶体质量高。
Description
技术领域
本申请属于半导体制造技术领域,特别是涉及一种光电子器件及其制作方法。
背景技术
基于Si材料在微电子技术领域的成熟程度,Si基光电子技术一度受到人们重视。且基于SOI技术,Si基无源光子器件获得了空前发展,但是由于Si是间接禁带半导体,难以实现有源光子器件,从而直接阻碍了Si基光电子器件的发展。尽管基于拉曼受激实现了Si基激光器,但是其转换效率太低。Si衬底上集成III-V材料成为降低III-V器件成本、实现有源无源光电子器件集成的最佳方案。但是Si衬底和III-V材料之间大的晶格失配和热失配成为其完成上述方案的障碍。
目前公认的解决方案有两类,一类是在需要有源器件的部位采用晶片键合方式实现Si基III-V族光电子器件,另一类是在Si衬底上直接生长III-V半导体材料,然后制备光电子器件。但是前者需要分别在不同的衬底上制备有源无源器件,然后对准键合,不仅工序繁、成本高、速度慢,成品率低,而且键合工艺要受到所作有源无源器件上各种材料和结构的制约,局限性大。Si衬底上直接生长III-V半导体材料的方法包括两种:(1)应变缓冲层技术(2)横向外延技术(3)高深宽比位错捕获技术。
其中,应变缓冲层技术是在原有基础衬底上逐步生长应变增加的材料,使得失配位错逐渐释放,直到要生长的异质材料。采用该种方法生长的材料,不仅位错密度降低有限,且缓冲层生长高达数个微米,成本高。
横向外延技术属于二次外延技术,首先在基础衬底上外延生长一薄层晶格失配的种子层,然后再在种子层上沉积介质膜层(厚度为几十个纳米);然后采用光刻和腐蚀技术在掩模上形成具有微米量级特定占空比的条形窗口,露出种子层材料,最后继续进行相应失配材料外延。该方法首先在窗口区内通过选择外延在种子层上外延失配材料,当外延材料暴露出窗口区后,失配材料开始实现三维生长,其中,横向生长使得外延层最终合并,形成薄膜结构。横向外延通过介质掩模底部阻挡穿透位错向上继续传播和滑移,横向生长开始后窗口区的穿透位错转向或闭合成环实现位错湮灭,从而降低位错密度。但是该种外延方法受到大失配材料外延生长各个晶向速度的制约,不适合闪锌矿结构的III-V族半导体材料。此外,该方法也不能彻底消除失配位错。
目前的高深宽比位错捕获技术与横向外延技术比较类似,首先在基础衬底上制备高深宽比介质掩模结构(其介质掩模结构的深宽比至少大于1),并且将该高深宽比的介质掩模结构内暴露出基础衬底,然后在该暴露出的基础衬底上外延生长位错抑制层、无位错层直到外延层高于介质掩模结构;然后在此基础上三维生长聚合层,直到相邻生长面相互连接从而合并。由于绝大多数半导体材料都是立方晶系材料,大失配外延产生的穿透位错一般都是60度位错,因此通过介质掩模结构的侧壁可以完全抑制位错攀移,在介质掩模结构内能获得无位错层,但是高出介质掩模之后,材料继续三维生长,横向生长聚合过程中在介质膜上生长的半导体材料不可避免地引入位错、孪晶、层错等缺陷,使得即使后期抛光也难以获得低缺陷密度的半导体薄膜,而且材料经聚合后,表面不平整,必须经过进一步抛光,才能继续制备光电子器件。这给高质量材料生长和器件制备都带来一定的难度和隐患。
因此,到目前为止,国际上在大失配衬底上制备光电子器件还没有彻底突破,特别是Si基光电子有源器件远没有达到实用化要求。
发明内容
本发明的目的在于提供一种光电子器件及其制作方法,以克服现有技术中的不足。
为实现上述目的,本发明提供如下技术方案:
本申请实施例公开了一种光电子器件,包括基础衬底、形成于所述基础衬底上的具有高深宽比的介质结构、以及生长于介质结构内的大失配半导体材料体系,所述的大失配半导体材料体系包括大失配位错抑制层、无位错缓冲层、芯层和包覆层,所述的大失配半导体材料体系的各层构成光电子器件材料主体,从介质结构内的基础衬底依次向上生长,但不露出介质结构,所述光电子器件还包括形成于所述包覆层之上的半导体接触层以及正面和背面电极。
优选的,在上述的光电子器件中,所述基础衬底的材质选自Si、Ge、GaAs、GaN、蓝宝石。
优选的,在上述的光电子器件中,所述基础衬底与大失配半导体材料体系构成的材料体系包括Si/GaAs、Si/InP、Si/GaN、Si/AlN、Si/BN、Si/Ge、Si/InN、Si/SiC、Ge/GaAs、Ge/InP、蓝宝石/GaN、蓝宝石/AlN、蓝宝石/BN、蓝宝石/InN、蓝宝石/SiC、Si/ZnO、蓝宝石/ZnO、GaAs/InP。
优选的,在上述的光电子器件中,所述介质结构沟槽深度小于5μm,所述介质结构窗口宽度小于2μm。
优选的,在上述的光电子器件中,所述介质结构为一维栅状结构或者二维网状结构,所述介质结构的窗口结构内暴露出基础衬底表面。
优选的,在上述的光电子器件中,所述介质结构材料包括SiO2、SiNO、SiN、TiO2和Al2O3。
优选的,在上述的光电子器件中,所述介质结构形成方法包括介质膜沉积、结构图案采用电子束曝光、纳米压印、纳球光刻、全息干涉光刻、投影式光刻、普通光刻、阳极氧化获得以及介质结构通过上述掩膜腐蚀获得。
优选的,在上述的光电子器件中,所述大失配位错抑制层、无位错缓冲层、芯层和包覆层采用MOCVD、MBE、HVPE、LPE、或CVD方法生长。
优选的,在上述的光电子器件中,所述正面和背面电极采用蒸发或者溅射的方法制备。
相应地,本申请实施例还公开了一种光电子器件的制作方法,采用微缩投影式曝光在位于基础衬底上的介质膜表面形成纳米级分辨率图案,然后将该图案转移到介质膜上,形成具有高深宽比的介质结构,在所述介质结构的沟槽内依次生长位错抑制层、无位错缓冲层、光电子器件芯层、包覆层和电极接触层。
与现有技术相比,本发明的优点在于:
(1)工艺简单,成本低。无需分别外延III-V族材料、制备相应有源器件、然后与Si芯片键合;
(2)大失配材料晶体质量高。无论是采用应变缓冲层技术、横向外延技术还是现有的高深宽比位错捕获技术,均不可避免地在大失配半导体内形成位错,且往往位错密度超过106,成为光电子器件实现的障碍。而该方案可以将大失配半导体材料和基础衬底之间的失配位错捕获在介质结构的侧壁,且完全利用介质结构内的无位错层制备光电子器件,晶体质量高。
(3)泄漏损耗小。无论是III-V衬底,还是Si衬底,由于同一材料体系的材料折射率都非常接近,以至于单一衬底上形成的光电子器件不可避免地存在一定程度的泄漏损耗,背反射小,使得光场难以有效重复利用。对本发明形成的光电子器件而言,由于基础衬底和大失配半导体材料的色散关系不一致,因此在基础衬底上制备大失配半导体材料光电子器件,其泄漏损耗势必低于同质衬底上制备的光电子器件,光的利用率提高。
(4)功能性强,介质结构和生长的半导体材料结构构成周期性折射率变化结构,每个单元相互之间的耦合,本身可实现特定功能。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1a~图1h所示为本发明第一实施例中制作光电子器件的流程示意图;
图2a和图2b所示为本发明第二实施例中制作光电子器件的流程示意图;
图3a和图3b所示为本发明第三实施例中制作光电子器件的流程示意图。
具体实施方式
本发明提出一种大失配异质衬底上光电子器件制备方法,首先在基础衬底上制备高深宽比介质结构,然后在该介质结构内利用高深宽比位错捕获技术依次生长光电子器件需要的大失配异质材料,材料生长完成后,在正面和背面分别制备相应电极,形成需要的光电子器件。
为使本发明的目的、技术方案和优点更加清楚,下面结合附图对本发明的具体实施方式进行详细说明。这些优选实施方式的示例在附图中进行了例示。附图中所示和根据附图描述的本发明的实施方式仅仅是示例性的,并且本发明并不限于这些实施方式。
在此,还需要说明的是,为了避免因不必要的细节而模糊了本发明,在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤,而省略了与本发明关系不大的其他细节。
光电子器件的制作方法包括:
(1)、参图1a所示,提供一异质外延用基础衬底10,该基础衬底10的材料为Si、Ge、GaAs、GaN、或蓝宝石,优选为Si;
(2)、参图1b所示,在异质外延用基础衬底10上形成介质膜20,介质膜20的材质为SiNO、SiN、SiO2、Al2O3或TiO2,优选为SiO2。
(3)、参图1c所示,利用电子束曝光、纳米压印、纳球光刻、全息干涉光刻、投影式光刻、普通紫外光刻、阳极氧化、X-ray光刻等工艺,在形成的介质膜20上获得介质结构需要的的掩膜图案30。
(4)、参图1d所示,以上述掩膜图案30为掩膜刻蚀介质膜20。刻蚀方法包括干法刻蚀和湿法腐蚀以及二者的混用。
(5)、参图1e所示,去除掩膜,获得具有高深宽比的介质结构40,其中所获得介质结构40为一维栅状结构或者二维网状结构,即为条形沟槽结构或者格型沟槽,每个沟槽的深宽比大于1,且每个沟槽的深度小于5μm,每个沟槽的宽度小于2μm。
(6)、参图1f所示,在介质结构40的沟槽内依次生长大失配半导体材料的位错抑制层51和无位错缓冲层52。
(7)、参图1g所示,在介质结构40的沟槽内继续依次生长光电子器件芯层53、包覆层54和电极接触层55。
所述基础衬底与大失配半导体材料体系构成的材料体系包括Si/GaAs、Si/InP、Si/GaN、Si/AlN、Si/InN、Si/CSi、Si/BN、Si/ZnO、Ge/GaAs、Ge/InP、蓝宝石/GaN、蓝宝石/AlN、蓝宝石/BN、蓝宝石/InN、蓝宝石/CSi、蓝宝石/ZnO、GaAs/InP。
(8)、参图1h所示,在上述器件的上下两侧分别制作正面电极60和背面电极70。正面和背面电极采用蒸发或者溅射的方法制备。
生长于介质结构内的大失配位错抑制层、无位错缓冲层、芯层和包覆层以及其上的电极接触层均为与基础衬底有着大的晶格失配,但它们之间失配较小,在传统薄膜生长中属于共格生长,且上述各层材料所属体系根据器件需求来定,各层具体材料根据器件具体指标需求来定,但一定属于一个材料体系。如光纤通信器件,选择Si基InP系材料,则大失配位错抑制层为InP或与InP晶格匹配的其他材料,无位错缓冲层为InP或与InP晶格匹配的其他材料,光电子器件芯层为InGaAsP(InGaAlAs、InGaNAs)材料、包覆层为InP材料或与InP晶格匹配的其他材料、电极接触层为InGaAs或与InP晶格匹配的满足电极接触的其他材料、正面电极根据接触层极性为Ti/Pb/Au或者Au/Ge/Ni结构,背面电极与Si接触,为Al、Ag等材料。
在本发明第二实施例中,参图2a所示,电极接触层形成于介质结构的沟槽内并凸伸出介质结构的上表面,所制作的光电子器件如图2b所示。
在本发明第三实施例中,参图3a所示,电极接触层形成于介质结构上方并与介质结构内的包覆层接触,所制作的光电子器件如图3b所示。
上述的光电子器件还可以为LED、太阳能电池、探测器、激光器、调制器等其他光电子器件。
最后,还需要说明的是,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。
Claims (9)
1.一种光电子器件,其特征在于,包括基础衬底、形成于所述基础衬底上的具有高深宽比的介质结构、以及生长于介质结构内的大失配半导体材料体系,所述的大失配半导体材料体系包括大失配位错抑制层、无位错缓冲层、芯层和包覆层,所述的大失配半导体材料体系的各层构成光电子器件材料主体,从介质结构内的基础衬底依次向上生长,但不露出介质结构,所述光电子器件还包括形成于所述包覆层之上的半导体接触层以及正面和背面电极。
2.根据权利要求1所述的光电子器件,其特征在于:所述基础衬底的材质选自Si、Ge、GaAs、GaN、蓝宝石中的一种。
3.根据权利要求1所述的光电子器件,其特征在于:所述基础衬底与大失配半导体材料体系构成的材料体系包括Si/GaAs、Si/InP、Si/GaN、Si/AlN、Si/InN、Si/Ge、Si/BN、Si/CSi、Ge/GaAs、Ge/InP、蓝宝石/GaN、蓝宝石/AlN、蓝宝石/BN、蓝宝石/InN、蓝宝石/SiC、蓝宝石/ZnO、GaAs/InP中的一种。
4.根据权利要求1所述的光电子器件,其特征在于:所述介质结构沟槽深度小于5μm,所述介质结构的窗口宽度小于2μm。
5.根据权利要求1所述的光电子器件,其特征在于:所述介质结构为一维栅状结构或者二维网状结构,所述介质结构的窗口结构内暴露出基础衬底表面。
6.根据权利要求1所述的光电子器件,其特征在于:所述介质结构材料包括SiO2、SiNO、SiN、TiO2和Al2O3中的一种。
7.根据权利要求1所述的光电子器件,其特征在于:所述介质结构形成方法包括首先在基础衬底上获得介质膜,然后采用电子束曝光、纳米压印、纳球光刻、全息干涉光刻、投影式光刻、普通光刻、阳极氧化中的一种方法形成介质结构图案,最后腐蚀掉部分介质材料,形成介质结构,且在介质结构内暴露出基础衬底表面。
8.根据权利要求1所述的光电子器件,其特征在于:所述大失配位错抑制层、无位错缓冲层、芯层、包覆层以及电极接触层采用MOCVD、MBE、HVPE、LPE、或CVD方法生长。
9.根据权利要求1所述的光电子器件,其特征在于:所述正面和背面电极采用蒸发或者溅射的方法制备。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510071944.2A CN105990475B (zh) | 2015-02-11 | 2015-02-11 | 光电子器件及其制作方法 |
PCT/CN2015/094197 WO2016127675A1 (zh) | 2015-02-11 | 2015-11-10 | 光电子器件及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510071944.2A CN105990475B (zh) | 2015-02-11 | 2015-02-11 | 光电子器件及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105990475A CN105990475A (zh) | 2016-10-05 |
CN105990475B true CN105990475B (zh) | 2019-03-08 |
Family
ID=56614135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510071944.2A Active CN105990475B (zh) | 2015-02-11 | 2015-02-11 | 光电子器件及其制作方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN105990475B (zh) |
WO (1) | WO2016127675A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10193308B2 (en) * | 2017-06-19 | 2019-01-29 | Intel Corporation | Semiconductor laser with tensile strained InAlAs electron blocker for 1310 nanometer high temperature operation |
CN108198926A (zh) * | 2018-01-31 | 2018-06-22 | 南昌大学 | 一种薄膜型AlGaInP发光二极管芯片及其制备方法 |
CN113366657B (zh) * | 2019-12-17 | 2023-05-16 | 重庆康佳光电技术研究院有限公司 | 一种目标转移结构及其制造方法、以及发光二极管固定方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101183702A (zh) * | 2006-11-17 | 2008-05-21 | 夏普株式会社 | 半导体发光元件及其制造方法 |
US20090079035A1 (en) * | 2007-09-26 | 2009-03-26 | Wang Nang Wang | Non-polar iii-v nitride material and production method |
CN102439740A (zh) * | 2009-03-06 | 2012-05-02 | 李贞勋 | 发光器件 |
CN102723404A (zh) * | 2012-06-26 | 2012-10-10 | 中国科学院苏州纳米技术与纳米仿生研究所 | 倒置生长宽谱吸收iii-v多结电池的制备方法 |
US20140175378A1 (en) * | 2012-12-20 | 2014-06-26 | Niti Goel | Epitaxial film growth on patterned substrate |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102570309B (zh) * | 2012-02-14 | 2013-04-17 | 中国科学院半导体研究所 | 采用选区生长有源区的硅基850nm激光器的制备方法 |
-
2015
- 2015-02-11 CN CN201510071944.2A patent/CN105990475B/zh active Active
- 2015-11-10 WO PCT/CN2015/094197 patent/WO2016127675A1/zh active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101183702A (zh) * | 2006-11-17 | 2008-05-21 | 夏普株式会社 | 半导体发光元件及其制造方法 |
US20090079035A1 (en) * | 2007-09-26 | 2009-03-26 | Wang Nang Wang | Non-polar iii-v nitride material and production method |
CN102439740A (zh) * | 2009-03-06 | 2012-05-02 | 李贞勋 | 发光器件 |
CN102723404A (zh) * | 2012-06-26 | 2012-10-10 | 中国科学院苏州纳米技术与纳米仿生研究所 | 倒置生长宽谱吸收iii-v多结电池的制备方法 |
US20140175378A1 (en) * | 2012-12-20 | 2014-06-26 | Niti Goel | Epitaxial film growth on patterned substrate |
Also Published As
Publication number | Publication date |
---|---|
CN105990475A (zh) | 2016-10-05 |
WO2016127675A1 (zh) | 2016-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103038959B (zh) | 半导体面发光元件以及其制造方法 | |
CN105453277B (zh) | 半导体发光元件及其制造方法 | |
CN106350783B (zh) | 一种基于MOCVD侧向外延制备低位错密度AlGaN薄膜的方法及AlGaN薄膜 | |
CN107069430B (zh) | 硅基电注入激光器及其制备方法 | |
CN102856447B (zh) | 一种提高AlGaN基紫外LED发光效率的方法 | |
Huang et al. | High extraction efficiency GaN-based light-emitting diodes on embedded SiO2 nanorod array and nanoscale patterned sapphire substrate | |
JP2007300095A (ja) | Si/SiGe光検知器用の(110)シリコン基板上の垂直側壁の製造方法 | |
CN105185862B (zh) | 具有汇聚增强功能的蘑菇型高速光探测器及其制备方法 | |
CN105990475B (zh) | 光电子器件及其制作方法 | |
US20220148877A1 (en) | Method for semiconductor film lift-off and substrate transfer | |
JP5929115B2 (ja) | 半導体ナノデバイス | |
Vaisman et al. | GaAs solar cells on nanopatterned Si substrates | |
CN107666110B (zh) | 光半导体装置 | |
CN104016294A (zh) | 一种硅基iii-v族纳米管与微米管及其制备方法 | |
WO2020088509A1 (zh) | 硅基衬底、衬底基板及其制造方法、光电器件 | |
CN110364428B (zh) | 一种锗-硅基砷化镓材料及其制备方法和应用 | |
CN106480498A (zh) | 一种纳米图形衬底侧向外延硅基量子点激光器材料及其制备方法 | |
CN109860022B (zh) | 半导体器件和制备半导体器件的方法 | |
JP6423159B2 (ja) | Ge系半導体装置、その製造方法及び光インターコネクトシステム | |
KR102300006B1 (ko) | 그래핀층 위의 선택적 영역 에피텍시 구조체 및 그 제조 방법 | |
CN111785818A (zh) | 基于多孔下包层的GaN基波导器件及其制备方法和应用 | |
JPH0677580A (ja) | オプトエレクトロニクス部品用の半導体構造 | |
TW201331990A (zh) | 混合光電元件 | |
TWI452621B (zh) | Separation method of epitaxial element | |
CN103107251A (zh) | 一种具有六棱锥形p型氮化镓的发光二极管制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |